KR102856470B1 - Display device using light emitting diode - Google Patents
Display device using light emitting diodeInfo
- Publication number
- KR102856470B1 KR102856470B1 KR1020190161508A KR20190161508A KR102856470B1 KR 102856470 B1 KR102856470 B1 KR 102856470B1 KR 1020190161508 A KR1020190161508 A KR 1020190161508A KR 20190161508 A KR20190161508 A KR 20190161508A KR 102856470 B1 KR102856470 B1 KR 102856470B1
- Authority
- KR
- South Korea
- Prior art keywords
- light
- emitting diode
- light emitting
- display device
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
- H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
- H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
- H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/83—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/855—Optical field-shaping means, e.g. lenses
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
발광 다이오드를 포함하는 표시 장치가 제공된다. 표시 장치는 단위 화소를 포함하는 기판, 기판 상에 배치되고 단위 화소에 포함된 적어도 하나의 발광 다이오드, 및 기판 및 적어도 하나의 발광 다이오드 상에 배치된 복수의 집광패턴을 포함하고, 기판은 적어도 하나의 발광 다이오드와 중첩되는 발광 영역 및 발광 영역과 구분되는 미발광 영역을 포함하며, 복수의 집광패턴은 미발광 영역에 배치된다.A display device including a light emitting diode is provided. The display device includes a substrate including a unit pixel, at least one light emitting diode disposed on the substrate and included in the unit pixel, and a plurality of light-gathering patterns disposed on the substrate and the at least one light emitting diode, wherein the substrate includes a light-emitting region overlapping at least one light emitting diode and a non-light-emitting region distinct from the light-emitting region, and the plurality of light-gathering patterns are disposed in the non-light-gathering region.
Description
본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 발광 다이오드(Light Emitting Diode; LED)를 이용한 표시 장치에 관한 것이다.The present invention relates to a display device, and more particularly, to a display device using a light emitting diode (LED).
현재 본격적인 정보화 시대로 접어들면서 전기적 정보신호를 시각적으로 표시하는 표시 장치 분야가 급속도로 발전하고 있으며, 여러 가지 표시 장치에 대해 박형화, 경량화 및 저소비 전력화 등의 성능을 개발시키기 위한 연구가 계속되고 있다.As we enter the full-fledged information age, the field of display devices that visually display electrical information signals is rapidly developing, and research is ongoing to develop performances such as thinning, weight reduction, and low power consumption for various display devices.
다양한 표시 장치 중, 발광 표시 장치는 자체 발광형 표시 장치로서, 액정 표시 장치와는 달리 별도의 광원이 필요하지 않아 경량 박형으로 제조가 가능하다. 또한, 발광 표시 장치는 저전압 구동에 의해 소비 전력 측면에서 유리할 뿐만 아니라, 색상 구현, 응답 속도, 시야각(viewing angle), 명암 대비비(Contrast Ratio; CR)도 우수하여, 다양한 분야에서 활용이 기대되고 있다.Among various display devices, light-emitting displays (LEDs) are self-luminous. Unlike liquid crystal displays (LCDs), they do not require a separate light source, allowing for lightweight and thin designs. Furthermore, LEDs offer advantages in power consumption due to their low-voltage operation. Furthermore, they boast superior color reproduction, response speed, viewing angle, and contrast ratio (CR), leading to their potential applications in a wide range of fields.
발광 표시 장치로 초소형 LED(Light Emitting Diode)를 박막 트랜지스터 어레이 기판에 전사하거나, LED가 성장된 웨이퍼 상에 박막 트랜지스터를 형성하여 제조된 발광 표시 장치가 사용되고 있다. LED는 점등 속도가 빠를 뿐만 아니라, 소비 전력이 적고, 내충격성이 강해 안정성이 뛰어나며, 고휘도의 영상을 표시할 수 있기 때문에 주목 받고 있는 발광 소자이다. 최근, 초고해상도 표시 장치 및 초소형 웨어러블 표시 장치의 수요가 증가하고 있는데, 이에 따라 화소간 색간섭과 시야각에 대한 요구 조건이 갈수록 까다로워지고 있다. Light-emitting displays are manufactured by transferring ultra-small light-emitting diodes (LEDs) onto thin-film transistor array substrates or by forming thin-film transistors on wafers grown with LEDs. LEDs are attracting attention as light-emitting devices because they not only light up quickly, but also consume little power, are highly impact-resistant, offer excellent stability, and can display high-brightness images. Recently, demand for ultra-high-resolution displays and ultra-small wearable displays has increased, leading to increasingly stringent requirements for inter-pixel color interference and viewing angles.
이에, 본 발명의 발명자들은 시야각 제어가 가능하고, 화소간 색간섭을 최소화할 수 있는 표시 장치를 발명하였다. Accordingly, the inventors of the present invention invented a display device capable of controlling the viewing angle and minimizing color interference between pixels.
본 발명이 해결하고자 하는 과제는 화소간 색간섭을 최소화하여 색품질이 향상된 표시 장치를 제공하는 것이다.The problem to be solved by the present invention is to provide a display device with improved color quality by minimizing color interference between pixels.
또한, 본 발명이 해결하고자 하는 또 다른 과제는 발광 소자의 시야각을 제어하여 초고해상도 구현이 가능한 표시 장치를 제공하는 것이다.In addition, another problem that the present invention seeks to solve is to provide a display device capable of implementing ultra-high resolution by controlling the viewing angle of a light-emitting element.
또한, 본 발명이 해결하고자 하는 또 다른 과제는 제품군별로 다양하게 요구되는 조건들을 용이하게 충족시킬 수 있는 표시 장치를 제공하는 것이다.In addition, another problem that the present invention seeks to solve is to provide a display device that can easily satisfy various conditions required for each product group.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The tasks of the present invention are not limited to the tasks mentioned above, and other tasks not mentioned will be clearly understood by those skilled in the art from the description below.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 발광 다이오드 표시 장치는 단위 화소를 포함하는 기판, 기판 상에 배치되고 단위 화소에 포함된 적어도 하나의 발광 다이오드, 및 기판 및 적어도 하나의 발광 다이오드 상에 배치된 복수의 집광패턴을 포함하고, 기판은 적어도 하나의 발광 다이오드와 중첩되는 발광 영역 및 발광 영역과 구분되는 미발광 영역을 포함하며, 복수의 집광패턴은 미발광 영역에 배치된 것을 특징으로 한다.In order to solve the above-described problem, a light emitting diode display device according to an embodiment of the present invention includes a substrate including a unit pixel, at least one light emitting diode disposed on the substrate and included in the unit pixel, and a plurality of light-gathering patterns disposed on the substrate and the at least one light emitting diode, wherein the substrate includes a light-emitting region overlapping at least one light emitting diode and a non-light-emitting region distinct from the light-emitting region, and the plurality of light-gathering patterns are characterized in that they are disposed in the non-light-gathering region.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Specific details of other embodiments are included in the detailed description and drawings.
본 발명은 발광 다이오드 주변부에 집광패턴을 배치함으로써 발광 표시 장치의 시야각을 제어할 수 있다.The present invention can control the viewing angle of a light-emitting display device by arranging a light-gathering pattern around a light-emitting diode.
또한, 본 발명은 화소 주변에 집광패턴을 배치함으로써 제품군별로 다르게 요구되는 시야각 조건을 충족시킬 수 있다.In addition, the present invention can satisfy viewing angle conditions required differently for each product group by arranging a light collection pattern around a pixel.
또한, 본 발명은 발광 다이오드 주변부에 집광패턴을 배치함으로써 화소 간 색간섭을 최소화하여 표시 장치의 색품질을 향상시킬 수 있다.In addition, the present invention can improve the color quality of a display device by minimizing color interference between pixels by arranging a light-gathering pattern around a light-emitting diode.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.The effects according to the present invention are not limited to those exemplified above, and more diverse effects are included in this specification.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 6은 본 발명의 다양한 실시예의 실험 결과를 보여주는 표이다.
도 7은 본 발명의 또 다른 실시예에 따른 화소의 개략도이다.
도 8은 본 발명의 또 다른 실시예에 따른 화소의 개략도이다.
도 9a 및 9b는 본 발명의 또 다른 실시예에 따른 화소의 개략도이다.
도 10a 및 10b는 본 발명의 다양한 실시예의 실험 결과를 보여주는 표이다.Figure 1 is a schematic diagram of a display device according to one embodiment of the present invention.
Figure 2 is a cross-sectional view of a display device according to one embodiment of the present invention.
Figure 3 is a cross-sectional view of a display device according to another embodiment of the present invention.
Figure 4 is a cross-sectional view of a display device according to one embodiment of the present invention.
Figure 5 is a cross-sectional view of a display device according to one embodiment of the present invention.
Figure 6 is a table showing experimental results of various embodiments of the present invention.
Figure 7 is a schematic diagram of a pixel according to another embodiment of the present invention.
Figure 8 is a schematic diagram of a pixel according to another embodiment of the present invention.
Figures 9a and 9b are schematic diagrams of pixels according to another embodiment of the present invention.
Figures 10a and 10b are tables showing experimental results of various embodiments of the present invention.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. The advantages and features of the present invention, and the methods for achieving them, will become clearer with reference to the embodiments described in detail below together with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various different forms. These embodiments are provided solely to ensure that the disclosure of the present invention is complete and to fully inform those skilled in the art of the scope of the invention, and the present invention is defined solely by the scope of the claims.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. The shapes, sizes, ratios, angles, numbers, etc. disclosed in the drawings for explaining embodiments of the present invention are exemplary, and therefore the present invention is not limited to the matters illustrated. In addition, in describing the present invention, if it is determined that a detailed description of a related known technology may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted. When the terms “includes,” “has,” and “consists of” are used in this specification, other parts may be added unless “only” is used. When a component is expressed in the singular, it includes a case where the plural is included unless there is a specifically explicit description.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.When interpreting a component, it is interpreted as including the error range even if there is no separate explicit description.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~측면에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다. When describing a positional relationship, for example, when the positional relationship between two parts is described as 'on top of', 'upper part of', 'lower part of', 'on the side of', etc., one or more other parts may be located between the two parts, unless 'right away' or 'directly' is used.
소자 또는 층이 다른 소자 또는 층 위 (on)로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.When an element or layer is referred to as being on another element or layer, this includes both cases where the other element is directly on top of the other element or layer or where another layer or other element is interposed therebetween.
또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.While terms like "first" and "second" are used to describe various components, these components are not limited by these terms. These terms are merely used to distinguish one component from another. Accordingly, a "first" component referred to below may also be a "second" component within the technical scope of the present invention.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Identical reference numerals throughout the specification refer to identical components.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.The size and thickness of each component shown in the drawing are shown for convenience of explanation, and the present invention is not necessarily limited to the size and thickness of the component shown.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.The features of each of the various embodiments of the present invention can be partially or wholly combined or combined with each other, and various technical connections and operations are possible, and each embodiment can be implemented independently of each other or implemented together in a related relationship.
이하에서는 도면을 참조하여 본 발명에 대해 설명하기로 한다.Hereinafter, the present invention will be described with reference to the drawings.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략도이다. 발광 다이오드 표시 장치(100)는 기판(110), 게이트 구동부(GC), 데이터 구동부(DC) 및 타이밍 컨트롤러(TC)를 포함한다.Figure 1 is a schematic diagram of a display device according to one embodiment of the present invention. The light emitting diode display device (100) includes a substrate (110), a gate driver (GC), a data driver (DC), and a timing controller (TC).
표시 장치(100)는 기판(110) 상에 배치된 다양한 회로, 배선 및 발광 소자를 포함할 수 있다. 기판(110)은 복수의 화소(PX)를 포함하며, 화소(PX)는 상호 교차하는 복수의 데이터 라인(DL) 및 복수의 게이트 라인(GL)에 의해 구분될 수 있다. 기판(110)은 복수의 화소(PX)를 포함하는 표시 영역과 각종 신호 라인들이나 패드 등이 형성되는 비표시 영역으로 구분될 수 있다. 각각의 화소(PX)는 발광 소자로서 발광 다이오드(도 2의 140)를 포함할 수 있으며, 예를 들어, 크기가 100 μm 이하인 마이크로 발광 다이오드(μ-LED) 가 사용될 수 있다. 도 1에 도시된 화소(PX)는 복수의 서브 화소로 구성될 수 있다. 복수의 서브 화소 각각은 발광 다이오드(140)를 포함할 수 있고, 하나의 화소(PX)에 포함된 복수의 발광 다이오드(140)는 각기 다른 색으로 발광될 수 있다. 표시 장치(100)가 표시할 수 있는 모든 색을 구현할 수 있는 최소 단위의 화소(PX)를 단위 화소라 하며, 이 때, 단위 화소는 도 1에 도시된 화소(PX)에 대응될 수 있다.The display device (100) may include various circuits, wiring, and light-emitting elements arranged on a substrate (110). The substrate (110) includes a plurality of pixels (PX), and the pixels (PX) may be distinguished by a plurality of data lines (DL) and a plurality of gate lines (GL) that intersect each other. The substrate (110) may be divided into a display area including a plurality of pixels (PX) and a non-display area in which various signal lines or pads are formed. Each pixel (PX) may include a light-emitting diode (140 in FIG. 2) as a light-emitting element, and for example, a micro light-emitting diode (μ-LED) having a size of 100 μm or less may be used. The pixel (PX) illustrated in FIG. 1 may be composed of a plurality of sub-pixels. Each of the plurality of sub-pixels may include a light-emitting diode (140), and the plurality of light-emitting diodes (140) included in one pixel (PX) may emit light in different colors. The smallest unit pixel (PX) that can implement all colors that the display device (100) can display is called a unit pixel, and at this time, the unit pixel can correspond to the pixel (PX) illustrated in FIG. 1.
타이밍 컨트롤러(TC)는 호스트 시스템에 연결된 LVDS 또는 TMDS 인터페이스 등의 수신 회로를 통해 수직 동기 신호, 수평 동기 신호, 데이터 인에이블 신호, 도트 클럭 등의 타이밍 신호를 입력받는다. 타이밍 컨트롤러(TC)는 입력된 타이밍 신호를 기준으로 데이터 구동부(DC)와 게이트 구동부(GC)를 제어하기 위한 타이밍 제어 신호들을 발생시킨다.The timing controller (TC) receives timing signals such as vertical synchronization signals, horizontal synchronization signals, data enable signals, and dot clocks through a receiving circuit such as an LVDS or TMDS interface connected to the host system. The timing controller (TC) generates timing control signals for controlling the data driver (DC) and gate driver (GC) based on the input timing signals.
데이터 구동부(DC)는 표시 장치(100)의 복수의 데이터 라인(DL)과 연결되며, 복수의 화소(PX)에 데이터 전압(Vdata)을 공급한다. 데이터 구동부(DC)는 복수의 소스 드라이브 IC(Integrated Circuit)를 포함할 수 있다. 복수의 소스 드라이브 IC는 타이밍 컨트롤러(TC)로부터 디지털 비디오 데이터들(RGB)과 소스 타이밍 제어 신호(DDC)를 공급받을 수 있다. 복수의 소스 드라이브 IC는 소스 타이밍 제어 신호(DDC)에 응답하여 디지털 비디오 데이터들(RGB)을 감마 전압으로 변환하여 데이터 전압(Vdata)을 생성하고, 데이터 전압(Vdata)을 표시 장치(100)의 복수의 데이터 라인(DL)을 통해 공급할 수 있다. 복수의 소스 드라이브 IC는 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정에 의해 표시 장치(100)의 복수의 데이터 라인(DL)에 접속될 수 있다. 또한, 복수의 소스 드라이브 IC들은 기판(110) 상에 형성되거나, 별도의 PCB 기판에 형성되어 기판(110)과 전기적으로 접속되는 구조일 수도 있다.A data driving unit (DC) is connected to a plurality of data lines (DL) of a display device (100) and supplies a data voltage (Vdata) to a plurality of pixels (PX). The data driving unit (DC) may include a plurality of source drive ICs (Integrated Circuits). The plurality of source drive ICs may receive digital video data (RGB) and a source timing control signal (DDC) from a timing controller (TC). The plurality of source drive ICs may convert the digital video data (RGB) into a gamma voltage in response to the source timing control signal (DDC) to generate a data voltage (Vdata), and supply the data voltage (Vdata) through a plurality of data lines (DL) of the display device (100). The plurality of source drive ICs may be connected to a plurality of data lines (DL) of the display device (100) by a COG (Chip On Glass) process or a TAB (Tape Automated Bonding) process. Additionally, multiple source drive ICs may be formed on the substrate (110) or may be formed on a separate PCB substrate and electrically connected to the substrate (110).
게이트 구동부(GC)는 기판(110) 상의 복수의 게이트 라인(GL)과 연결되며, 복수의 화소(PX)에 게이트 신호를 공급한다. 게이트 구동부(GC)는 레벨 시프터 및 시프트 레지스터를 포함할 수 있다. 레벨 시프터는 타이밍 컨트롤러(TC)로부터 TTL(Transistor-Transistor-Logic) 레벨로 입력되는 클럭 신호(CLK)의 레벨을 시프팅한 후 시프트 레지스터에 공급할 수 있다. 시프트 레지스터는 GIP 방식에 의해 기판(110)의 비표시 영역에 형성될 수 있으나, 이에 제한되는 것은 아니다. 시프트 레지스터는 클럭 신호(CLK) 및 구동 신호에 대응하여 게이트 신호를 시프트하여 출력하는 복수의 스테이지로 구성될 수 있다. 시프트 레지스터에 포함된 복수의 스테이지는 복수의 출력단을 통해 게이트 신호를 순차적으로 출력할 수 있다. A gate driver (GC) is connected to a plurality of gate lines (GL) on a substrate (110) and supplies gate signals to a plurality of pixels (PX). The gate driver (GC) may include a level shifter and a shift register. The level shifter may shift the level of a clock signal (CLK) input from a timing controller (TC) at a TTL (Transistor-Transistor-Logic) level and supply the shift signal to the shift register. The shift register may be formed in a non-display area of the substrate (110) by the GIP method, but is not limited thereto. The shift register may be configured with a plurality of stages that shift and output gate signals in response to the clock signal (CLK) and the driving signal. The plurality of stages included in the shift register may sequentially output gate signals through a plurality of output terminals.
한편, 게이트 구동부(GC), 데이터 구동부(DC) 및 타이밍 컨트롤러(TC)는 기판(110)의 하부에 배치되고, 게이트 배선(GL) 및 데이터 배선(DL)과 같은 복수의 배선은 기판(110)의 측면에 배치될 수 있다.Meanwhile, the gate driver (GC), data driver (DC), and timing controller (TC) are arranged on the lower side of the substrate (110), and a plurality of wires such as gate wires (GL) and data wires (DL) can be arranged on the side of the substrate (110).
도 2는 본 발명의 일 실시예에 따른 표시 장치의 단면도이며, 도 3은 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다. 구체적으로, 도 2 및 도 3은 도 1에 도시된 표시 장치(100)에서 Ⅱ 에서 Ⅱ' 까지의 수직 단면도에 대한 서로 다른 실시예들이며, 화소(PX) 중 서브 화소 영역에 해당하는 수직 단면도일 수 있다. Fig. 2 is a cross-sectional view of a display device according to one embodiment of the present invention, and Fig. 3 is a cross-sectional view of a display device according to another embodiment of the present invention. Specifically, Figs. 2 and 3 are different embodiments of vertical cross-sectional views from II to II' in the display device (100) illustrated in Fig. 1, and may be vertical cross-sectional views corresponding to a sub-pixel area among pixels (PX).
도 1 및 2를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(100)는 복수의 화소(PX) 각각에 발광 다이오드(140)가 배치된다. 화소(PX)는 빛이 발광되는 개별 단위로서, 복수의 발광 소자 및 복수의 발광 소자를 개별적으로 구동하기 위한 복수의 화소 회로를 포함할 수 있다. Referring to FIGS. 1 and 2, a display device (100) according to one embodiment of the present invention has a light emitting diode (140) arranged in each of a plurality of pixels (PX). A pixel (PX) is an individual unit that emits light and may include a plurality of light emitting elements and a plurality of pixel circuits for individually driving the plurality of light emitting elements.
본 발명의 일 실시예에 따른 표시 장치(100)는, 기판(110), 반도체 소자(120), 게이트 절연층(131), 보호층(132), 반사층(RF), 접착층(133), 발광 다이오드(140), 절연층(150), 및 연결 전극(161, 162)을 포함할 수 있다.A display device (100) according to one embodiment of the present invention may include a substrate (110), a semiconductor element (120), a gate insulating layer (131), a protective layer (132), a reflective layer (RF), an adhesive layer (133), a light-emitting diode (140), an insulating layer (150), and a connecting electrode (161, 162).
기판(110)은 다양한 기능 요소들을 지지하는 기판으로서, 절연 물질일 수 있다. 예를 들어, 기판(110)은 유리 또는 폴리이미드(polyimide)를 포함할 수 있다. 기판(110)이 가요성(flexibility)을 갖는 경우, 기판(110)은 기판(110)을 보강하기 위해 기판(110)의 배면에 결합된 백 플레이트를 더 포함할 수 있다. 백 플레이트는 플라스틱 재질, 예를 들어, 폴리에틸렌 테레프탈레이트(polyethylene terephthalate) 재질을 포함할 수 있다. The substrate (110) supports various functional elements and may be an insulating material. For example, the substrate (110) may include glass or polyimide. If the substrate (110) is flexible, the substrate (110) may further include a back plate bonded to the back surface of the substrate (110) to reinforce the substrate (110). The back plate may include a plastic material, for example, polyethylene terephthalate.
기판(110) 상에는 반도체 소자(120)가 배치된다. 반도체 소자(120)는 표시 장치(100)의 구동 소자로 사용될 수 있다. 반도체 소자(120)는 예를 들어, 박막 트랜지스터(Thin Film Transistor; TFT), N형 금속 산화막 반도체(N-channel Metal Oxide Semiconductor; NMOS), P형 금속 산화막 반도체(P-channel Metal Oxide Semiconductor; PMOS), 상보성 금속 산화막 반도체(Complementary Metal Oxide Semiconductor; CMOS), 전계 효과 트랜지스터(Field Effect Transistor; FET) 등일 수 있으나, 이에 제한되지 않는다. 이하에서는, 복수의 반도체 소자(120)가 박막 트랜지스터인 것으로 가정하여 설명하기로 하나, 이에 제한되지 않는다.A semiconductor element (120) is arranged on a substrate (110). The semiconductor element (120) can be used as a driving element of a display device (100). The semiconductor element (120) may be, for example, a thin film transistor (TFT), an N-channel metal oxide semiconductor (NMOS), a P-channel metal oxide semiconductor (PMOS), a complementary metal oxide semiconductor (CMOS), a field effect transistor (FET), etc., but is not limited thereto. Hereinafter, it is assumed that the plurality of semiconductor elements (120) are thin film transistors, but is not limited thereto.
반도체 소자(120)는 게이트 전극(121), 액티브층(122), 소스 전극(123) 및 드레인 전극(124)을 포함한다.The semiconductor device (120) includes a gate electrode (121), an active layer (122), a source electrode (123), and a drain electrode (124).
기판(110) 상에 게이트 전극(121)이 배치된다. 게이트 전극(121)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 또는 이들의 합금으로 구성될 수 있으나, 이에 제한되지 않는다.A gate electrode (121) is disposed on a substrate (110). The gate electrode (121) may be composed of a conductive material, for example, copper (Cu), aluminum (Al), molybdenum (Mo), titanium (Ti), or an alloy thereof, but is not limited thereto.
게이트 전극(121) 상에 게이트 절연층(131)이 배치된다. 게이트 절연층(131)은 게이트 전극(121)과 액티브층(122)을 절연시키기 위한 층으로, 절연 물질로 이루어질 수 있다. 예를 들어, 게이트 절연층(131)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다. A gate insulating layer (131) is disposed on the gate electrode (121). The gate insulating layer (131) is a layer for insulating the gate electrode (121) and the active layer (122) and may be formed of an insulating material. For example, the gate insulating layer (131) may be formed of a single layer or multiple layers of silicon oxide (SiOx) or silicon nitride (SiNx), but is not limited thereto.
게이트 절연층(131) 상에 액티브층(122)이 배치된다. 예를 들어, 액티브층(122)은 산화물 반도체, 비정질 실리콘 또는 폴리 실리콘 등으로 이루어질 수 있으나, 이에 제한되지 않는다.An active layer (122) is disposed on the gate insulating layer (131). For example, the active layer (122) may be made of, but is not limited to, an oxide semiconductor, amorphous silicon, or polysilicon.
액티브층(122) 상에 소스 전극(123) 및 드레인 전극(124)이 서로 이격되어 배치된다. 소스 전극(123) 및 드레인 전극(124)은 액티브층(122)과 전기적으로 연결될 수 있다. 소스 전극(123) 및 드레인 전극(124)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 또는 이들의 합금으로 구성될 수 있으나, 이에 제한되는 것은 아니다.A source electrode (123) and a drain electrode (124) are arranged spaced apart from each other on the active layer (122). The source electrode (123) and the drain electrode (124) can be electrically connected to the active layer (122). The source electrode (123) and the drain electrode (124) can be made of a conductive material, for example, copper (Cu), aluminum (Al), molybdenum (Mo), titanium (Ti), or an alloy thereof, but are not limited thereto.
반도체 소자(120) 상에 보호층(132)이 배치된다. 보호층(132)을 구비함으로써 보호층(132) 하부에 배치되는 요소, 예를 들어 반도체 소자(120)를 보호할 수 있다. 보호층(132)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다. 보호층(132)은 반도체 소자(120)와 제 1 연결 전극(161)을 전기적으로 연결하기 위한 제 1 홀(H1) 및 공통 배선(CL)과 제 2 연결 전극(162)을 전기적으로 연결하기 위한 제 2 홀(H2)을 포함할 수 있다. A protective layer (132) is disposed on a semiconductor element (120). By providing the protective layer (132), an element disposed under the protective layer (132), for example, the semiconductor element (120), can be protected. The protective layer (132) may be composed of a single layer or multiple layers of silicon oxide (SiOx) or silicon nitride (SiNx), but is not limited thereto. The protective layer (132) may include a first hole (H1) for electrically connecting the semiconductor element (120) and the first connection electrode (161), and a second hole (H2) for electrically connecting the common wiring (CL) and the second connection electrode (162).
기판(110)과 반도체 소자(120) 사이에는 버퍼층이 더 배치될 수 있다. 버퍼층은 기판(110)으로부터 수분 또는 불순물이 기판(110) 상부로 확산되는 것을 최소화할 수 있다. 버퍼층은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.A buffer layer may be further disposed between the substrate (110) and the semiconductor element (120). The buffer layer may minimize the diffusion of moisture or impurities from the substrate (110) to the upper portion of the substrate (110). The buffer layer may be composed of a single layer or multiple layers of silicon oxide (SiOx) or silicon nitride (SiNx), but is not limited thereto.
기판(110) 상에 게이트 배선(GL) 및 데이터 배선(DL)이 배치된다. 게이트 배선(GL)은 게이트 절연층(131) 상에 배치되거나, 게이트 전극(121)과 동일 층 상에 배치될 수 있다. 게이트 배선(GL)은 게이트 전극(121)과 동일한 물질로 이루어질 수 있다. 데이터 배선(DL) 또한 게이트 배선(GL)과 동일한 취지로 형성될 수 있으며, 데이터 배선(DL)은 게이트 배선(GL)과는 다른 방향으로 연장될 수 있다.A gate wiring (GL) and a data wiring (DL) are arranged on a substrate (110). The gate wiring (GL) may be arranged on a gate insulating layer (131) or on the same layer as the gate electrode (121). The gate wiring (GL) may be made of the same material as the gate electrode (121). The data wiring (DL) may also be formed in the same manner as the gate wiring (GL), and the data wiring (DL) may extend in a different direction from the gate wiring (GL).
게이트 절연층(131) 상에 공통 배선(CL)이 배치될 수 있다. 공통 배선(CL)은 발광 다이오드(140)에 공통 전압을 인가하기 위한 배선으로, 게이트 배선(GL) 또는 데이터 배선(DL)과 이격되어 배치될 수 있다. 공통 배선(CL)은 게이트 배선(GL) 또는 데이터 배선(DL)과 동일한 방향으로 연장될 수 있다. 공통 배선(CL)은 소스 전극(123) 및 드레인 전극(124)과 동일한 물질로 이루어지거나, 게이트 전극(121)과 동일한 물질로 이루어질 수 있다. A common wiring (CL) may be arranged on the gate insulating layer (131). The common wiring (CL) is a wiring for applying a common voltage to the light emitting diode (140) and may be arranged to be spaced apart from the gate wiring (GL) or the data wiring (DL). The common wiring (CL) may extend in the same direction as the gate wiring (GL) or the data wiring (DL). The common wiring (CL) may be made of the same material as the source electrode (123) and the drain electrode (124), or may be made of the same material as the gate electrode (121).
보호층(132) 상에 반사층(RF)이 배치된다. 반사층(RF)은 발광 다이오드(140)의 발광 효율을 향상시키기 위한 층이다. 반사층(RF)은 발광 다이오드(140)에서 발광된 광 중 기판(110) 측으로 향한 광을 표시 장치(100)의 상부로 반사시켜 표시 장치(100) 외부로 출광시킨다. 반사층(RF)은 높은 반사율을 갖는 금속 물질로 이루어질 수 있으며, 예를 들어 은(Ag), 알루미늄(Al) 등을 포함할 수 있다. 한편, 순수한 은(Ag)은 산소 또는 질소와 반응하여 반사도가 저하될 수 있으므로, 반사층(RF)은 ITO/Ag/ITO의 다중층으로 형성되거나, 팔라듐(Pd)이나 구리(Cu)의 불순물을 첨가하여 형성될 수 있다. A reflective layer (RF) is disposed on the protective layer (132). The reflective layer (RF) is a layer for improving the light emission efficiency of the light emitting diode (140). The reflective layer (RF) reflects light emitted from the light emitting diode (140) toward the substrate (110) toward the upper portion of the display device (100) and emits the light to the outside of the display device (100). The reflective layer (RF) may be made of a metal material having a high reflectivity and may include, for example, silver (Ag), aluminum (Al), etc. Meanwhile, pure silver (Ag) may react with oxygen or nitrogen, which may lower the reflectivity, and therefore, the reflective layer (RF) may be formed as a multilayer of ITO/Ag/ITO, or may be formed by adding impurities such as palladium (Pd) or copper (Cu).
반사층(RF) 상에 접착층(133)이 배치된다. 접착층(133)은 기판(110) 상에 발광 다이오드(140)를 고정시키기 위한 층이며, 금속 물질을 포함하는 반사층(RF)과 발광 다이오드(140)를 전기적으로 절연시킬 수 있다. 하지만, 반드시 이에 제한되는 것은 아니며, 발광 다이오드가 하부의 일 전극이 노출된 구조인 버티컬 타입일 경우 접착층(133)은 발광 다이오드의 일 전극과 반사층(RF)이 전기적으로 연결될 수 있도록 접착층(133)은 전도성 물질을 포함할 수도 있다. 접착층(133)은 열 경화 물질 또는 광 경화 물질로 이루어질 수 있으며, 접착층(133)은 Adhesive polymer, epoxy resist, UV resin, polyimide 계열, acrylate 계열, 우레탄 계열, Polydimethylsiloxane(PDMS) 중 어느 하나로 선택될 수 있으나, 이에 한정되는 것은 아니다. 한편, 접착층(133)은 기판(110) 전면을 덮을 수 있으며, 접착층(133)은 도 3에 도시된 바와 같이 반사층(RF) 및 발광 다이오드(140)와 중첩하도록 복수의 아일랜드 모양일 수 있다. An adhesive layer (133) is disposed on the reflective layer (RF). The adhesive layer (133) is a layer for fixing the light-emitting diode (140) on the substrate (110), and can electrically insulate the reflective layer (RF) containing a metal material from the light-emitting diode (140). However, it is not necessarily limited thereto, and when the light-emitting diode is of a vertical type in which one electrode of the lower portion is exposed, the adhesive layer (133) may include a conductive material so that one electrode of the light-emitting diode and the reflective layer (RF) can be electrically connected. The adhesive layer (133) may be made of a heat-curing material or a photo-curing material, and the adhesive layer (133) may be selected from any one of adhesive polymer, epoxy resist, UV resin, polyimide series, acrylate series, urethane series, and polydimethylsiloxane (PDMS), but is not limited thereto. Meanwhile, the adhesive layer (133) can cover the entire surface of the substrate (110), and the adhesive layer (133) can have a plurality of island shapes to overlap with the reflective layer (RF) and the light-emitting diode (140) as shown in FIG. 3.
복수의 발광 다이오드(140)는 별도의 성장 기판 상에 형성된 뒤, 성장 기판과의 분리 공정을 통해 기판(110) 상으로 이동될 수 있다. 복수의 발광 다이오드(140)를 성장 기판과 분리하는 기판 분리 공정에는 레이저 리프트 오프(Laser Lift Off; LLO) 또는 케미컬 리프트 오프(Chemical Lift Off; CLO) 공정 등이 적용될 수 있다. A plurality of light emitting diodes (140) may be formed on a separate growth substrate and then transferred onto a substrate (110) through a separation process from the growth substrate. A laser lift off (LLO) process or a chemical lift off (CLO) process may be applied to the substrate separation process for separating the plurality of light emitting diodes (140) from the growth substrate.
발광 다이오드(140)가 접착층(133) 상에 반사층(RF)과 중첩하도록 배치된다. 발광 다이오드(140)는 n형층(141), 활성층(142), p형층(143), n전극(145), 및 p전극(144)을 포함할 수 있다. 본 명세서에서는, 발광 다이오드(140)가 n전극(145) 및 p전극(144)이 발광 다이오드(140)의 상면에 나란히 배치된 수평형(lateral) 구조인 것으로 설명하였지만, 반드시 이에 제한되는 것은 아니다. 예를 들어, 발광 다이오드(140)는 n전극(145) 및 p전극(144)이 서로 다른 면에 배치된 수직형(vertical) 구조이거나, n전극(145) 및 p전극(144)이 동일한 면에 배치된 플립(flip) 구조일 수도 있다. A light emitting diode (140) is arranged on the adhesive layer (133) to overlap with a reflective layer (RF). The light emitting diode (140) may include an n-type layer (141), an active layer (142), a p-type layer (143), an n-electrode (145), and a p-electrode (144). In this specification, the light emitting diode (140) is described as having a lateral structure in which the n-electrode (145) and the p-electrode (144) are arranged side by side on the upper surface of the light emitting diode (140), but is not necessarily limited thereto. For example, the light emitting diode (140) may have a vertical structure in which the n-electrode (145) and the p-electrode (144) are arranged on different surfaces, or a flip structure in which the n-electrode (145) and the p-electrode (144) are arranged on the same surface.
n형층(141)은 음의 전하를 가지는 자유 전자가 캐리어로서 이동하여 전류가 생기는 반도체층으로서, n-GaN계 물질로 이루어질 수 있다. n-GaN계 물질은 GaN, AlGaN, InGaN, AlInGaN 등일 수 있고, n형층(141)의 도핑에 사용되는 불순물로는 Si, Ge, Se, Te, C 등이 사용될 수 있다. 그리고, 경우에 따라 성장 기판과 n형층(141) 사이에는 도핑되지 않은 GaN계 반도체층과 같은 버퍼층이 추가로 형성될 수 있다.The n-type layer (141) is a semiconductor layer in which free electrons with negative charges move as carriers to generate current, and may be formed of an n-GaN-based material. The n-GaN-based material may be GaN, AlGaN, InGaN, AlInGaN, etc., and Si, Ge, Se, Te, C, etc. may be used as impurities used for doping the n-type layer (141). In addition, in some cases, a buffer layer such as an undoped GaN-based semiconductor layer may be additionally formed between the growth substrate and the n-type layer (141).
활성층(142)은 n형층(141) 상에 배치되고, 우물층과 우물층보다 밴드 갭이 높은 장벽층을 갖는 다중 양자 우물(MQW; Multi Quantum Well) 구조를 가질 수 있다. 예를 들어, 활성층(142)은 InGaN/GaN 등의 다중 양자 우물 구조를 가질 수 있다.The active layer (142) is disposed on the n-type layer (141) and may have a multi-quantum well (MQW) structure having a well layer and a barrier layer having a higher band gap than the well layer. For example, the active layer (142) may have a multi-quantum well structure such as InGaN/GaN.
p형층(143)은 양의 전하를 가지는 정공이 캐리어로서 이동하여 전류가 생기는 반도체층으로서, p-GaN계 물질로 이루어질 수 있다. p-GaN계 물질은 GaN, AlGaN, InGaN, AlInGaN 등일 수 있고, p형층(143)의 도핑에 사용되는 불순물로는 Mg, Zn, Be 등이 사용될 수 있다.The p-type layer (143) is a semiconductor layer in which holes with positive charges move as carriers to generate current, and may be formed of a p-GaN-based material. The p-GaN-based material may be GaN, AlGaN, InGaN, AlInGaN, etc., and impurities such as Mg, Zn, Be, etc. may be used for doping the p-type layer (143).
p형층(143) 상에는 오믹 접촉(ohmic contact)을 형성하기 위하여 p전극(144)이 배치된다. p전극(144)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등과 같은 투명 도전 물질일 수 있지만, 이에 한정되지는 않는다. 그리고 n형층(141) 상에는 오믹 접촉을 위한 n전극(145)이 배치된다. n전극(145)은 p전극(144)과 동일한 물질로 이루어질 수 있다.A p electrode (144) is arranged on the p-type layer (143) to form an ohmic contact. The p electrode (144) may be a transparent conductive material such as ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide), but is not limited thereto. In addition, an n electrode (145) for an ohmic contact is arranged on the n-type layer (141). The n electrode (145) may be made of the same material as the p electrode (144).
n형층(141) 및 p형층(143) 상에는 n형층(141) 및 p형층(143)을 보호하기 위한 봉지막(146)이 배치된다. 봉지막(146)은 SiO2, Si3N4 또는 레진(Resin)으로 이루어질 수 있다. 봉지막(146)은 발광 다이오드(140)의 하부를 제외한 발광 다이오드(140)의 전체 면에 배치될 수 있다. 다만, 봉지막(146)에 의해 p전극(144) 및 n전극(145)의 일부가 노출될 수 있으며, 상기 노출된 영역을 통해 p전극(144) 및 n전극(145)은 제 1 연결 전극(161) 및 제 2 연결 전극(162)과 각각 오믹 접촉된다.A sealing film (146) is disposed on the n-type layer (141) and the p-type layer (143) to protect the n-type layer (141) and the p-type layer (143). The sealing film (146) may be made of SiO2, Si3N4, or resin. The sealing film (146) may be disposed on the entire surface of the light-emitting diode (140) except for the lower portion of the light-emitting diode (140). However, a portion of the p-electrode (144) and the n-electrode (145) may be exposed by the sealing film (146), and the p-electrode (144) and the n-electrode (145) are in ohmic contact with the first connection electrode (161) and the second connection electrode (162), respectively, through the exposed area.
기판(110) 및 반도체 소자(120) 상에 절연층(150)이 배치된다. 절연층(150)은 제 1 절연층(151) 및 제 1 절연층(151) 상의 제 2 절연층(152)을 포함할 수 있다. 제 1 절연층(151) 및 제 2 절연층(152)은 포토아크릴(photo acryl), 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene resin), 아크릴레이트계 수지(acrylate) 등의 유기 물질로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 제 1 절연층(151)은 제 2 절연층(152)과 동일한 물질로 이루어질 수 있다.An insulating layer (150) is disposed on a substrate (110) and a semiconductor element (120). The insulating layer (150) may include a first insulating layer (151) and a second insulating layer (152) on the first insulating layer (151). The first insulating layer (151) and the second insulating layer (152) may be made of an organic material such as photo acryl, polyimide, benzocyclobutene resin, or acrylate, but are not limited thereto. The first insulating layer (151) may be made of the same material as the second insulating layer (152).
제 1 절연층(151)은 기판(110)의 전면을 덮도록 배치될 수 있다. 또한, 제 1 절연층(151)은 발광 다이오드(140)의 측면에 인접하여 배치됨으로써 발광 다이오드(140)를 기판(110) 상에 단단히 고정시킬 수 있다. 한편, 발광 다이오드(140)의 측면은 봉지막(146)의 일부가 손상될 수 있고, 이에 따라 n형층(141)의 일부가 노출된 채로 기판(110) 상에 배치될 수 있다. 제 1 절연층(151)은 발광 다이오드(140)의 측면에 밀착하여 배치됨으로써 발광 다이오드(140)의 n형층(141)과 p형층(143)을 전기적으로 절연시킬 수 있다.The first insulating layer (151) may be arranged to cover the entire surface of the substrate (110). In addition, the first insulating layer (151) may be arranged adjacent to the side surface of the light-emitting diode (140) so as to firmly fix the light-emitting diode (140) on the substrate (110). Meanwhile, the side surface of the light-emitting diode (140) may be arranged on the substrate (110) with a portion of the sealing film (146) damaged, and thus a portion of the n-type layer (141) exposed. The first insulating layer (151) may be arranged in close contact with the side surface of the light-emitting diode (140) so as to electrically insulate the n-type layer (141) and the p-type layer (143) of the light-emitting diode (140).
제 1 절연층(151)은 반도체 소자(120)와 제 1 연결 전극(161)을 전기적으로 연결하기 위한 제 1 홀(H1), 및 공통 배선(CL)과 제 2 연결 전극(162)을 전기적으로 연결하기 위한 제 2 홀(H2)을 포함할 수 있다. 이 때, 제 1 절연층(151)에 포함된 제 1 홀(H1) 및 제 2 홀(H2)은 접착층(133)에 포함된 제 1 홀(H1) 및 제 2 홀(H2)보다 큰 단면적을 가질 수 있다.The first insulating layer (151) may include a first hole (H1) for electrically connecting the semiconductor element (120) and the first connection electrode (161), and a second hole (H2) for electrically connecting the common wiring (CL) and the second connection electrode (162). At this time, the first hole (H1) and the second hole (H2) included in the first insulating layer (151) may have a larger cross-sectional area than the first hole (H1) and the second hole (H2) included in the adhesive layer (133).
제 1 절연층(151)은 복수의 발광 다이오드(150) 사이 영역을 평탄화시킬 수 있다. 제 1 절연층(151)은 반도체 소자(120) 및 반사층(RF) 등으로 인한 기판(110) 상의 단차를 보상하여 연결 전극(161, 162)이 반도체 소자(120) 또는 공통 배선(CL)과 원활한 오믹 접촉을 할 수 있도록 도와준다.The first insulating layer (151) can flatten the area between the plurality of light-emitting diodes (150). The first insulating layer (151) compensates for the step difference on the substrate (110) caused by the semiconductor element (120) and the reflective layer (RF), etc., thereby helping the connecting electrodes (161, 162) to make smooth ohmic contact with the semiconductor element (120) or the common wiring (CL).
제 1 절연층(151)은 발광 다이오드(140)보다 두꺼운 두께일 수 있다. 즉, 제 1 절연층(151)은 발광 다이오드(140)의 상부와 중첩될 수 있다. 몇몇 실시예에서, 제 1 절연층(151) 상에 제 2 절연층(152)이 더 배치될 수 있다. 이 경우, 제 2 절연층(152)은 발광 다이오드(140)의 상부와 중첩될 수 있다. 즉, 제 1 절연층(151)과 제 2 절연층(152)을 더한 높이는 발광 다이오드(140)의 높이보다 클 수 있다. 제 2 절연층(152)은 반도체 소자(120)와 제 1 연결 전극(161)을 전기적으로 연결하기 위한 제 1 홀(H1), 및 공통 배선(CL)과 제 2 연결 전극(162)을 전기적으로 연결하기 위한 제 2 홀(H2)을 포함할 수 있다. 이 때, 제 2 절연층(152)에 포함된 제 1 홀(H1) 및 제 2 홀(H2)은 제 1 절연층(151)에 포함된 제 1 홀(H1) 및 제 2 홀(H2)보다 큰 단면적을 가질 수 있다.The first insulating layer (151) may have a thickness thicker than the light emitting diode (140). That is, the first insulating layer (151) may overlap with the upper portion of the light emitting diode (140). In some embodiments, a second insulating layer (152) may be further disposed on the first insulating layer (151). In this case, the second insulating layer (152) may overlap with the upper portion of the light emitting diode (140). That is, the height of the first insulating layer (151) and the second insulating layer (152) added together may be greater than the height of the light emitting diode (140). The second insulating layer (152) may include a first hole (H1) for electrically connecting the semiconductor element (120) and the first connection electrode (161), and a second hole (H2) for electrically connecting the common wiring (CL) and the second connection electrode (162). At this time, the first hole (H1) and the second hole (H2) included in the second insulating layer (152) may have a larger cross-sectional area than the first hole (H1) and the second hole (H2) included in the first insulating layer (151).
제 1 절연층(151) 또는 제 2 절연층(152)은 발광 다이오드(140) 상에 배치되며, p전극(144) 및 n전극(145)의 적어도 일부 영역을 노출하도록 배치된다. 이에 따라, 제 1 연결 전극(161)은 p전극(144)과 전기적으로 접속될 수 있고, 제 2 연결 전극(162)은 n전극(145)과 전기적으로 접속될 수 있다.The first insulating layer (151) or the second insulating layer (152) is disposed on the light-emitting diode (140) and is disposed so as to expose at least a portion of the p-electrode (144) and the n-electrode (145). Accordingly, the first connection electrode (161) can be electrically connected to the p-electrode (144), and the second connection electrode (162) can be electrically connected to the n-electrode (145).
도 2를 참조하면, 제 1 연결 전극(161)이 제 1 절연층(151), 제 2 절연층(152), 및 발광 다이오드(140) 상에 배치된다. 제 1 연결 전극(161)은 발광 다이오드(140)의 p형층(143)과 반도체 소자(120)를 전기적으로 연결시킨다. 제 1 연결 전극(161)은 제 1 홀(H1)을 통해 반도체 소자(120)의 소스 전극(123)과 연결된다. 제 1 연결 전극(161)은 표시 장치(100)가 전면 발광 타입일 경우에는 투명 도전 물질로 이루어지고, 표시 장치(100)가 배면 발광 타입을 경우에는 반사성 도전 물질로 이루어질 수 있다. 투명 도전 물질은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등이 될 수 있지만, 반드시 이에 한정되지는 않는다. 반사성 도전 물질은 Al, Ag, Au, Pt, 또는 Cu 등이 될 수 있지만, 반드시 이에 한정되지는 않는다. Referring to FIG. 2, a first connection electrode (161) is disposed on a first insulating layer (151), a second insulating layer (152), and a light-emitting diode (140). The first connection electrode (161) electrically connects a p-type layer (143) of the light-emitting diode (140) and a semiconductor element (120). The first connection electrode (161) is connected to a source electrode (123) of the semiconductor element (120) through a first hole (H1). The first connection electrode (161) may be made of a transparent conductive material when the display device (100) is a front-emitting type, and may be made of a reflective conductive material when the display device (100) is a back-emitting type. The transparent conductive material may be, but is not necessarily limited to, ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide). The reflective challenge material may be, but is not necessarily limited to, Al, Ag, Au, Pt, or Cu.
제 2 연결 전극(162)이 제 1 절연층(151), 제 2 절연층(152), 및 발광 다이오드(140) 상에 배치된다. 제 2 연결 전극(162)은 발광 다이오드(140)의 n형층(141)과 공통 배선(CL)을 전기적으로 연결시킨다. 제 2 연결 전극(162)은 제 2 홀(H2)을 통해 공통 배선(CL)과 연결된다. 제 2 연결 전극(162)은 제 1 연결 전극(161)과 동일한 물질로 이루어질 수 있다. A second connection electrode (162) is disposed on the first insulating layer (151), the second insulating layer (152), and the light-emitting diode (140). The second connection electrode (162) electrically connects the n-type layer (141) of the light-emitting diode (140) and the common wiring (CL). The second connection electrode (162) is connected to the common wiring (CL) through the second hole (H2). The second connection electrode (162) may be made of the same material as the first connection electrode (161).
도 2를 참조하면, 기판(110) 상에 제 3 절연층(153)이 더 배치될 수 있다. 제 3 절연층(153)은 제 2 절연층(152) 상에 배치되며, 유기 물질 또는 절연층(150)과 동일한 물질로 이루어질 수 있다. 제 3 절연층(153)은 발광 다이오드(140)에서 발광된 광이 이웃 화소(PX)로 이동하여 화소(PX)간 혼색 현상이 발생하는 것을 방지하기 위해, 흑색 물질을 포함하여 광을 흡수하도록 구성될 수 있다.Referring to FIG. 2, a third insulating layer (153) may be further disposed on the substrate (110). The third insulating layer (153) is disposed on the second insulating layer (152) and may be formed of an organic material or the same material as the insulating layer (150). The third insulating layer (153) may be configured to absorb light by including a black material in order to prevent light emitted from the light emitting diode (140) from moving to an adjacent pixel (PX) and causing a color mixing phenomenon between pixels (PX).
도 2를 참조하면, 기판(110)은 발광 영역(EA)와 비발광 영역(NEA)으로 구분될 수 있다. 발광 영역(EA)은 발광 다이오드(140)가 배치된 영역이며, 즉, 발광 영역(EA)은 발광 다이오드(140)와 중첩된 영역이다. 그리고 비발광 영역(NEA)은 발광 영역(EA)이 아닌 그 외의 영역이다. 화소(PX) 영역 중 실질적으로 색이 구현되는 영역은 제 3 절연층에 의해 정의될 수 있지만, 본 명세서에서는 설명의 편의를 위해 발광 영역(EA)을 발광 다이오드(140)와 중첩된 영역인 것으로 설명한다. 즉, 화소(PX)에서 실질적으로 광이 출광되는 영역은 발광 영역(EA)과 더불어 비발광 영역(NEA)의 적어도 일부 영역일 수 있다.Referring to FIG. 2, the substrate (110) can be divided into an emission area (EA) and a non-emission area (NEA). The emission area (EA) is an area where the light emitting diode (140) is arranged, that is, the emission area (EA) is an area overlapping the light emitting diode (140). And, the non-emission area (NEA) is an area other than the emission area (EA). The area where color is actually implemented among the pixel (PX) areas can be defined by the third insulating layer, but in this specification, the emission area (EA) is described as an area overlapping the light emitting diode (140) for convenience of explanation. That is, the area where light is actually emitted from the pixel (PX) can be at least a portion of the non-emission area (NEA) in addition to the emission area (EA).
본 발명의 일 실시예에 따른 표시 장치(100)는 기판(110) 상에 보호 기판(210)이 배치될 수 있다. 보호 기판(210)은 투명한 물질일 수 있으며, 예를 들어 유리일 수 있다. 보호 기판(210)은 외부의 충격으로부터 표시 장치(100)를 보호하며, 먼지나 수분 등이 표시 장치(100) 내부로 유입되지 않도록 한다. 보호 기판(210)과 기판(110) 사이에는 제 4 절연층(154)이 배치될 수 있다. 제 4 절연층(154)는 접착 성질을 가진 물질을 포함할 수 있고, 이에 따라, 보호 기판(210)은 기판(110)과 고정될 수 있다.According to one embodiment of the present invention, a display device (100) may have a protective substrate (210) disposed on a substrate (110). The protective substrate (210) may be a transparent material, for example, glass. The protective substrate (210) protects the display device (100) from external impact and prevents dust, moisture, etc. from entering the interior of the display device (100). A fourth insulating layer (154) may be disposed between the protective substrate (210) and the substrate (110). The fourth insulating layer (154) may include a material having adhesive properties, and thus, the protective substrate (210) may be fixed to the substrate (110).
보호 기판(210)은 집광패턴(180)을 포함할 수 있다. 집광패턴(180)은 보호 기판(210) 내부에 배치되며, 비발광 영역(NEA)에 배치될 수 있다. 즉, 집광패턴(180)은 발광 다이오드(140)와 중첩되지 않도록 복수의 발광 다이오드(140)의 사이에 배치될 수 있다. 집광패턴(180)은 발광 다이오드(140)로부터 발광된 빛을 발광 영역(EA) 상부로 반사시키고, 이에 따라, 표시 장치(100)의 광효율을 향상시키고 시야각을 제어할 수 있다.The protective substrate (210) may include a light-gathering pattern (180). The light-gathering pattern (180) is disposed inside the protective substrate (210) and may be disposed in a non-light-emitting area (NEA). That is, the light-gathering pattern (180) may be disposed between a plurality of light-emitting diodes (140) so as not to overlap with the light-emitting diodes (140). The light-gathering pattern (180) reflects light emitted from the light-emitting diodes (140) toward the upper portion of the light-emitting area (EA), thereby improving the light efficiency of the display device (100) and controlling the viewing angle.
집광패턴(180)은 고밀도로 집속된 레이저 빔의 에너지가 보호 기판(210) 내부의 밀도를 변경시킴으로써 형성될 수 있다. 즉, 집광패턴(180)은 보호 기판(210) 내부에 레이저 빔을 집중시킴으로써 보호 기판(210) 내부의 특정 영역의 특성을 변화시킬 수 있다. 이 때 사용되는 레이저는 극초단 펄스 레이저가 사용될 수 있으며, 보호 기판(210) 내부의 밀도를 변경시켜 보호 기판(210) 내부에 공동(Cavitation) 현상을 유도함으로써 집광패턴(180)이 형성될 수 있다. 집광패턴(180)의 굴절률과 보호 기판(210)의 굴절률 간에는 불균질성이 발생하게 되고, 이러한 광학적인 불균질부가 육안 확인이나 광전자적 검출에 의해서 집광패턴(180)으로 인지될 수 있다. 집광패턴(180)의 밀도는 보호 기판(210)의 밀도보다 낮을 수 있으며, 예를 들어, 보호 기판(210)의 물질이 유리인 경우, 집광패턴(180)의 굴절률은 1.0 일 수 있다. The focusing pattern (180) can be formed by changing the density inside the protective substrate (210) by the energy of a high-density focused laser beam. That is, the focusing pattern (180) can change the characteristics of a specific region inside the protective substrate (210) by concentrating the laser beam inside the protective substrate (210). At this time, an ultrashort pulse laser can be used as the laser used, and the focusing pattern (180) can be formed by changing the density inside the protective substrate (210) to induce a cavitation phenomenon inside the protective substrate (210). Inhomogeneity occurs between the refractive index of the focusing pattern (180) and the refractive index of the protective substrate (210), and this optical inhomogeneity can be recognized as the focusing pattern (180) by visual confirmation or photoelectric detection. The density of the light-gathering pattern (180) may be lower than the density of the protective substrate (210). For example, when the material of the protective substrate (210) is glass, the refractive index of the light-gathering pattern (180) may be 1.0.
집광패턴(180)은 입체 형상일 수 있으며, 하부 단면적보다 상부 단면적이 크도록 집광패턴(180)의 측면은 경사진 기울기를 가질 수 있다. 또한, 집광패턴(180)의 하면과 측면이 이루는 각도는 예각이 되도록 형성될 수 있다. The light collecting pattern (180) may have a three-dimensional shape, and the side surface of the light collecting pattern (180) may have an inclined slope so that the upper cross-sectional area is larger than the lower cross-sectional area. In addition, the angle formed by the lower surface and the side surface of the light collecting pattern (180) may be formed to be an acute angle.
도 2에 도시된 본 발명이 일 실시예에 따른 표시 장치(100)는, 집광패턴(180)이 배치된 보호 기판(210)을 기판(110) 상에 간단히 배치함으로, 표시 장치(100)의 시야각을 손쉽게 제어할 수 있다. 제품군에 따라 다양한 시야각 조건이 요구될 수 있는데, 본 발명은 각 제품군의 요구 조건을 낮은 공정 비용으로 만족시킬 수 있는 표시 장치(100)를 제공할 수 있다.The display device (100) according to one embodiment of the present invention illustrated in FIG. 2 can easily control the viewing angle of the display device (100) by simply placing a protective substrate (210) on which a light-collecting pattern (180) is arranged on the substrate (110). Various viewing angle conditions may be required depending on the product group, and the present invention can provide a display device (100) that can satisfy the requirements of each product group at a low process cost.
도 3에 도시된 표시 장치(300)는 도 2에 도시된 표시 장치(100)와 비교하여 제 5 절연층(355) 및 제 5 절연층(355)에 포함된 집광패턴(380)이 다를 뿐, 도 2의 표시 장치(100)와 실질적으로 동일하므로 중복 설명은 생략한다.The display device (300) illustrated in FIG. 3 is substantially the same as the display device (100) illustrated in FIG. 2 except that the fifth insulating layer (355) and the light collection pattern (380) included in the fifth insulating layer (355) are different from the display device (100) illustrated in FIG. 2, so a duplicate description is omitted.
도 1 및 도 3을 참조하면, 기판(110) 상에 제 5 절연층(355)이 배치될 수 있다. 제 5 절연층(355)은 제 1 절연층(151)과 동일한 물질일 수 있으며, 포토아크릴(photo acryl), 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene resin), 아크릴레이트계 수지(acrylate) 등의 유기 물질로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 제 5 절연층(355)은 기판(110) 상의 단차를 보상할 수 있다. 즉, 기판(110) 상의 제 1 홀(H1) 및 제 2 홀(H2)은 제 5 절연층(355)으로 채워지고, 이에 따라, 기판(110)은 평평한 상부면을 가질 수 있다.Referring to FIGS. 1 and 3, a fifth insulating layer (355) may be disposed on the substrate (110). The fifth insulating layer (355) may be the same material as the first insulating layer (151), and may be made of an organic material such as photo acryl, polyimide, benzocyclobutene resin, or acrylate resin, but is not limited thereto. The fifth insulating layer (355) may compensate for a step difference on the substrate (110). That is, the first hole (H1) and the second hole (H2) on the substrate (110) are filled with the fifth insulating layer (355), and thus, the substrate (110) may have a flat upper surface.
집광패턴(380)이 제 5 절연층(355) 내부에 배치될 수 있다. 도 3에 도시된 집광패턴(380)은 도 2에 도시된 집광패턴(180)과 비교하여 기판(110) 및 발광 다이오드(140)와 더 가까이 배치되며, 이에 따라 표시 장치(300)의 광효율은 더욱 향상될 수 있다. 도 3에 도시된 표시 장치(300)는 도 2에 도시된 표시 장치(100)와 비교하여 제 3 절연층(153)이 생략될 수 있다. 집광패턴(380)이 발광 다이오드(140)와 가깝게 배치되기 때문에 발광 다이오드(140)에서 발광된 빛은 집광패턴(380)에 의해 발광 영역(EA) 상부로 가이드될 수 있다. 또한, 집광패턴(380)은 이웃한 발광 다이오드(140) 간의 혼색을 최소화하여 주고, 이에 따라 뚜렷한 블랙을 구현할 수 있어 표시 장치(300)의 화상 품질이 향상될 수 있다. The light-gathering pattern (380) may be arranged inside the fifth insulating layer (355). The light-gathering pattern (380) illustrated in FIG. 3 is arranged closer to the substrate (110) and the light-emitting diode (140) compared to the light-gathering pattern (180) illustrated in FIG. 2, and accordingly, the light efficiency of the display device (300) may be further improved. The display device (300) illustrated in FIG. 3 may omit the third insulating layer (153) compared to the display device (100) illustrated in FIG. 2. Since the light-gathering pattern (380) is arranged closer to the light-emitting diode (140), light emitted from the light-emitting diode (140) may be guided to the upper portion of the light-emitting area (EA) by the light-gathering pattern (380). In addition, the light collection pattern (380) minimizes color mixing between adjacent light-emitting diodes (140), thereby enabling a distinct black to be implemented, thereby improving the image quality of the display device (300).
집광패턴(380)은 비발광 영역(NEA)에 배치되며, 제 1 홀(H1) 또는 제 2 홀(H3)과 중첩될 수 있다. 하지만, 반드시 이에 제한되는 것은 아니며, 집광패턴(380)은 비발광 영역(NEA)의 반도체 소자(120)와 중첩되거나, 반사층(RF)의 일부와 중첩될 수 있다. 단, 집광패턴(380)은 발광 다이오드(140)에서 발광된 빛과 만나는 지점에 배치되어야 한다. 도 3에 도시된 집광패턴(380)은 도 2에 도시된 집광패턴(180)과 동일한 공정으로 형성될 수 있고, 동일한 모양을 가질 수 있다. 즉, 집광패턴(380)은 집광패턴(380)의 수직 단면도 기준으로 하면과 측면의 각도가 예각을 이루도록 형성될 수 있다. The light-gathering pattern (380) is arranged in the non-light-emitting area (NEA) and may overlap with the first hole (H1) or the second hole (H3). However, it is not necessarily limited thereto, and the light-gathering pattern (380) may overlap with the semiconductor element (120) of the non-light-emitting area (NEA) or may overlap with a portion of the reflective layer (RF). However, the light-gathering pattern (380) must be arranged at a point where it meets the light emitted from the light-emitting diode (140). The light-gathering pattern (380) illustrated in FIG. 3 may be formed by the same process as the light-gathering pattern (180) illustrated in FIG. 2 and may have the same shape. That is, the light-gathering pattern (380) may be formed such that the angle between the lower surface and the side surface is acute based on the vertical cross-section of the light-gathering pattern (380).
도 4 및 도 5는 본 발명의 일 실시예에 따른 표시 장치의 단면도이며, 도 6은 본 발명의 다양한 실시예의 실험 결과를 보여주는 표이다. 구체적으로, 도 4는 본 발명의 다양한 실시예에 따른 표시 장치(400)의 개략적인 수직 단면도이며, 도 5는 집광패턴(480)의 특징을 설명하기 위한 개략적인 수직 단면도이다. 도 4 및 도 5의 표시 장치(400)는 집광패턴(480)의 특징을 용이하게 설명하기 위해, 기판(110) 및 상부 기판(410)만을 포함하는 것으로 도시하였지만, 도 2 및 도 3에 도시된 표시 장치(100, 300)의 구조가 도 4 및 도 5에 도시된 표시 장치(400)에도 동일하게 적용될 수 있다.FIGS. 4 and 5 are cross-sectional views of display devices according to one embodiment of the present invention, and FIG. 6 is a table showing experimental results of various embodiments of the present invention. Specifically, FIG. 4 is a schematic vertical cross-sectional view of a display device (400) according to various embodiments of the present invention, and FIG. 5 is a schematic vertical cross-sectional view for explaining the characteristics of a light collection pattern (480). Although the display device (400) of FIGS. 4 and 5 is illustrated as including only a substrate (110) and an upper substrate (410) in order to easily explain the characteristics of the light collection pattern (480), the structure of the display device (100, 300) illustrated in FIGS. 2 and 3 can be equally applied to the display device (400) illustrated in FIGS. 4 and 5.
기판(110) 상에 복수 개의 발광 다이오드(140A, 140B, 140C)가 배치된다. 도 4에 도시된 복수 개의 발광 다이오드(140A, 140B, 140C)는 하나의 단위 화소(PX)에 포함된 것일 수 있지만, 반드시 이에 제한되는 것은 아니다. 예를 들어, 발광 다이오드(140)와 집광패턴(480)의 관계를 설명하기 위해서 복수 개의 발광 다이오드(140A, 140B, 140C)는 발광 소자에 대응될 수 있으며, 또는 화소(PX)와 집광패턴(480)의 관계를 설명하기 위해서 복수 개의 발광 다이오드(140A, 140B, 140C)는 단위 화소(PX)에 대응될 수 있다. 즉, 복수 개의 발광 다이오드(140A, 140B, 140C) 각각은 발광 소자 또는 단위 화소(PX)를 나타내는 것으로 이해될 수 있다.A plurality of light emitting diodes (140A, 140B, 140C) are arranged on a substrate (110). The plurality of light emitting diodes (140A, 140B, 140C) illustrated in FIG. 4 may be included in one unit pixel (PX), but are not necessarily limited thereto. For example, in order to explain the relationship between the light emitting diode (140) and the light collection pattern (480), the plurality of light emitting diodes (140A, 140B, 140C) may correspond to light emitting elements, or in order to explain the relationship between the pixel (PX) and the light collection pattern (480), the plurality of light emitting diodes (140A, 140B, 140C) may correspond to the unit pixel (PX). That is, each of the plurality of light emitting diodes (140A, 140B, 140C) may be understood to represent a light emitting element or a unit pixel (PX).
집광패턴(480)은 비발광 영역(NEA)에 배치되며, 상부 기판(410) 내부에 배치된다. 상부 기판(410)은 도 2의 보호 기판(210) 또는 도 3의 제 5 절연층(355)에 대응될 수 있다. 집광패턴(480)은 발광 다이오드(140)의 상부에 배치될 수 있다. 구체적으로, 집광패턴(480)은 발광 다이오드(140)의 활성층(142)보다 높은 위치에 배치될 수 있다.The light-gathering pattern (480) is positioned in the non-emitting area (NEA) and is positioned inside the upper substrate (410). The upper substrate (410) may correspond to the protective substrate (210) of FIG. 2 or the fifth insulating layer (355) of FIG. 3. The light-gathering pattern (480) may be positioned on top of the light-emitting diode (140). Specifically, the light-gathering pattern (480) may be positioned higher than the active layer (142) of the light-emitting diode (140).
도 5에서는 발광 다이오드(140)에서 발광된 빛의 경로 및 시야각을 개략적으로 표시하였다. 발광 다이오드(140)의 빛은 제 1 경로(LT1)에서부터 제 4 경로(LT4)에 이르는 범위 내에서 발광 다이오드(140)로부터 출광되어 퍼져나갈 수 있다. 또한, 제 2 경로(LT2) 또는 제 3 경로(LT3)에서 가장 높은 휘도로 시인될 수 있는데, 제 2 경로(LT2)가 기판(110)의 법선과 형성하는 제 1 각도(θ1)를 발광 다이오드(140)의 피크 각도(peak angle)라고 정의한다. 집광패턴(480)은 발광 다이오드(140)의 광 중 가장 높은 휘도로 시인되는 제 2 경로(LT2)와 중첩하여 배치됨이 바람직하다. 즉, 집광패턴(480)은 제 1 각도(θ1)의 범위 내에서 비발광 영역(NEA)에 배치됨이 바람직하다. 이에 따라, 발광 다이오드(140)에서 발광된 빛의 시야각은 효율적으로 제어될 수 있다. 본 발명의 발명자들은 다양한 어플리케이션에 따라 요구되는 시야각 조건이 다양함을 인식하였고, 발광 소자의 기본적인 설계를 변경하지 않고도, 다양한 어플리케이션의 요구 조건을 충족시킬 수 있는 표시 장치(400)를 개발하였다. In Fig. 5, the path and viewing angle of light emitted from the light emitting diode (140) are schematically shown. The light from the light emitting diode (140) can be emitted from the light emitting diode (140) and spread out within a range from the first path (LT1) to the fourth path (LT4). In addition, the light can be recognized with the highest brightness in the second path (LT2) or the third path (LT3), and the first angle (θ1) formed by the second path (LT2) with the normal line of the substrate (110) is defined as the peak angle of the light emitting diode (140). It is preferable that the light collection pattern (480) be arranged to overlap with the second path (LT2) in which the light from the light emitting diode (140) is recognized with the highest brightness. That is, it is preferable that the light collection pattern (480) be arranged in the non-light emitting area (NEA) within the range of the first angle (θ1). Accordingly, the viewing angle of light emitted from the light emitting diode (140) can be efficiently controlled. The inventors of the present invention recognized that viewing angle conditions required for various applications vary, and developed a display device (400) that can meet the requirements of various applications without changing the basic design of the light emitting element.
집광패턴(480)은 측면이 경사진 형태이며, 집광패턴(480)의 상부 및 하부의 수평 단면 형상은 원형이거나 다각형일 수 있다. 도 5를 참조하면, 집광패턴(480)의 측면은 하부면의 법선과 제 2 각도(θ2)를 형성할 수 있다. 그리고, 집광 패턴(480)은 이웃한 발광 다이오드(140A, 140B) 사이의 정중앙에 배치될 수 있고, 집광패턴(480)의 최대 너비는 이웃한 발광 다이오드(140A, 140B)간의 간격(W)보다 작을 수 있다. 즉, 집광패턴(480)의 하부면의 너비는 발광 다이오드(140A, 140B)간의 간격(W)보다 작을 수 있다. 또한, 집광 패턴(480)은 상부 기판(410)의 두께에서 정 중앙에 배치될 수 있지만, 이에 한정하는 것은 아니며, 발광 다이오드(140)의 피크 각도인 제 1 각도(θ1)에 해당하는 제 2 경로(LT2)와 중첩하도록 배치할 수 있다. 단, 집광 패턴(480)은 상부 기판(410)의 상면 및 하면 외부로 돌출되지 않도록, 상부 기판(410)의 내부에 배치됨이 바람직하다. 상부 기판(410)이 도 2에 도시된 보호 기판(210)에 대응되고 집광 패턴(480)이 지나치게 큰 경우, 상부 기판(410)의 경도가 약화될 수 있다. 따라서, 집광패턴(480)의 크기는 상부 기판(410)의 경도를 고려하여 결정되어야 함이 바람직하다. The light collecting pattern (480) has a slanted side, and the horizontal cross-sectional shapes of the upper and lower portions of the light collecting pattern (480) may be circular or polygonal. Referring to FIG. 5, the side surface of the light collecting pattern (480) may form a second angle (θ2) with the normal line of the lower surface. In addition, the light collecting pattern (480) may be arranged at the exact center between adjacent light emitting diodes (140A, 140B), and the maximum width of the light collecting pattern (480) may be smaller than the spacing (W) between the adjacent light emitting diodes (140A, 140B). That is, the width of the lower surface of the light collecting pattern (480) may be smaller than the spacing (W) between the light emitting diodes (140A, 140B). In addition, the light collection pattern (480) may be arranged at the exact center of the thickness of the upper substrate (410), but is not limited thereto, and may be arranged to overlap with the second path (LT2) corresponding to the first angle (θ1), which is the peak angle of the light emitting diode (140). However, it is preferable that the light collection pattern (480) be arranged inside the upper substrate (410) so as not to protrude outside the upper and lower surfaces of the upper substrate (410). If the upper substrate (410) corresponds to the protective substrate (210) illustrated in FIG. 2 and the light collection pattern (480) is excessively large, the hardness of the upper substrate (410) may be weakened. Therefore, it is preferable that the size of the light collection pattern (480) be determined in consideration of the hardness of the upper substrate (410).
도 6은 제 2 각도(θ2)가 각각 다르게 설정된 표시 장치(100, 300, 400)에 대한 휘도를 측정한 결과이다. 구체적으로, 도 6의 표에서 가로 구분은 집광패턴(480)이 없는 비교예(A)와 집광패턴(480)의 제 2 각도(θ2)를 다양하게 설정한 제 1 내지 제 5 실험예(B1 내지 B5)를 나타낸다. 그리고, 세로 구분은 발광 다이오드(140) 정면에서의 평균 휘도를 측정한 제 1 측정값(T1), 상하 피크 각도를 측정한 제 2 측정값(T2), 및 좌우 피크 각도를 측정한 제 3 측정값(T3)을 나타낸다.Fig. 6 shows the results of measuring the luminance for display devices (100, 300, 400) in which the second angle (θ2) is set differently. Specifically, in the table of Fig. 6, the horizontal division represents a comparative example (A) without a light-gathering pattern (480) and the first to fifth experimental examples (B1 to B5) in which the second angle (θ2) of the light-gathering pattern (480) is set in various ways. In addition, the vertical division represents a first measurement value (T1) measuring the average luminance in front of the light-emitting diode (140), a second measurement value (T2) measuring the upper and lower peak angles, and a third measurement value (T3) measuring the left and right peak angles.
도 6을 참조하면, 제 1 내지 제 5 실험예(B1 내지 B5)의 제 1 내지 제 3 측정값(T1, T2, T3)이 제 2 각도(θ2)에 따라 어떤 양상으로 변화하는지 파악할 수 있다. 제 1 실험예(B1)는 제 2 각도(θ2)가 60도인 집광패턴(480)을 포함하는 경우이고, 제 2 실험예(B2)는 제 2 각도(θ2)가 65도인 집광패턴(480)을 포함하는 경우이고, 제 3 실험예(B3)는 제 2 각도(θ2)가 70도인 집광패턴(480)을 포함하는 경우이고, 제 4 실험예(B4)는 제 2 각도(θ2)가 75도인 집광패턴(480)을 포함하는 경우이고, 제 5 실험예(B5)는 제 2 각도(θ2)가 80도인 집광패턴(480)을 포함하는 경우이다. 그리고, 도 6에 도시된 표는, 최소 너비가 40㎛ 인 집광패턴(480)이 발광 다이오드(140A, 140B)간의 간격(W)의 정중앙 및 두께가 0.5㎜ 인 상부 기판(410)의 정중앙에 배치된 경우에 대한 실험 결과이다. Referring to FIG. 6, it is possible to determine how the first to third measurement values (T1, T2, T3) of the first to fifth experimental examples (B1 to B5) change according to the second angle (θ2). The first experimental example (B1) includes a focusing pattern (480) having a second angle (θ2) of 60 degrees, the second experimental example (B2) includes a focusing pattern (480) having a second angle (θ2) of 65 degrees, the third experimental example (B3) includes a focusing pattern (480) having a second angle (θ2) of 70 degrees, the fourth experimental example (B4) includes a focusing pattern (480) having a second angle (θ2) of 75 degrees, and the fifth experimental example (B5) includes a focusing pattern (480) having a second angle (θ2) of 80 degrees. And, the table shown in Fig. 6 is an experimental result for a case where a light-collecting pattern (480) having a minimum width of 40 μm is placed at the exact center of the gap (W) between light-emitting diodes (140A, 140B) and at the exact center of the upper substrate (410) having a thickness of 0.5 mm.
도 6을 참조하면, 집광패턴(480)의 제 2 각도(θ2)가 증가함에 따라 비교예(A)의 경우와 비교하여 발광 다이오드(140) 정면에서의 평균 휘도 또한 증가하는 양상을 보이다가, 제 2 각도(θ2)가 80도인 제 5 실험예(B5)에서는 제 2 각도(θ2)가 75도인 제 4 실험예(B4)에서보다 평균 휘도값이 다시 감소하는 것을 알 수 있다. 그리고, 상하 피크 각도와 좌우 피크 각도는 집광패턴(480)의 제 2 각도(θ2)가 70도인 제 3 실험예(B3)에서 급격하게 감소하다가, 집광패턴(480)의 제 2 각도(θ2)가 80도인 제 5 실험예(B5)에서 다시 증가한다. 결론적으로, 집광패턴(480)의 제 2 각도(θ2)는 65도보다 크고 80도보다 작게 형성함이 바람직하다. Referring to FIG. 6, as the second angle (θ2) of the light-gathering pattern (480) increases, the average luminance in front of the light-emitting diode (140) also increases compared to the comparative example (A), but in the fifth experimental example (B5) where the second angle (θ2) is 80 degrees, it can be seen that the average luminance value decreases again compared to the fourth experimental example (B4) where the second angle (θ2) is 75 degrees. In addition, the upper and lower peak angles and the left and right peak angles decrease rapidly in the third experimental example (B3) where the second angle (θ2) of the light-gathering pattern (480) is 70 degrees, but increase again in the fifth experimental example (B5) where the second angle (θ2) of the light-gathering pattern (480) is 80 degrees. In conclusion, it is desirable that the second angle (θ2) of the light collection pattern (480) be formed to be greater than 65 degrees and less than 80 degrees.
도 7, 도 8, 도 9a 및 도 9b 각각은 본 발명의 또 다른 실시예에 따른 화소의 개략도이다. 그리고 도 10a 및 도 10b는 본 발명의 다양한 실시예의 실험 결과를 보여주는 표이다. FIGS. 7, 8, 9a, and 9b are schematic diagrams of pixels according to further embodiments of the present invention, respectively. FIGS. 10a and 10b are tables showing experimental results of various embodiments of the present invention.
도 7 내지 도 9b를 참조하면, 화소(PX)는 복수의 발광 다이오드(140A, 140B, 140C)를 포함하고, 복수의 발광 다이오드(140A, 140B, 140C) 주변부에 집광패턴(780, 880, 980)이 배치된다. 도 7 내지 도 8B에 도시된 화소(PX)는 표시 장치(100, 300, 400)가 구현할 수 있는 모든 색을 구현할 수 있는 가장 최소 단위인 단위 화소(PX)일 수 있다. 예를 들어, 제 1 발광 다이오드(140A)는 적색으로 발광하는 발광 소자일 수 있고, 제 2 발광 다이오드(140B)는 녹색으로 발광하는 발광 소자일 수 있고, 제 3 발광 다이오드(140C)는 청색으로 발광하는 발광 소자일 수 있다. 도 7 내지 도 9b에 도시된 집광패턴(780, 880, 980)은 도 2 내지 도 5에 도시된 집광패턴(180, 380, 480)과 비교하여 그 크기와 위치만 다를 뿐 실질적으로 동일하므로 중복 설명은 생략한다.Referring to FIGS. 7 to 9B, a pixel (PX) includes a plurality of light-emitting diodes (140A, 140B, 140C), and light-gathering patterns (780, 880, 980) are arranged around the plurality of light-emitting diodes (140A, 140B, 140C). The pixel (PX) illustrated in FIGS. 7 to 8B may be a unit pixel (PX), which is the smallest unit that can implement all colors that the display device (100, 300, 400) can implement. For example, the first light-emitting diode (140A) may be a light-emitting element that emits red light, the second light-emitting diode (140B) may be a light-emitting element that emits green light, and the third light-emitting diode (140C) may be a light-emitting element that emits blue light. The light collection patterns (780, 880, 980) illustrated in FIGS. 7 to 9b are substantially the same as the light collection patterns (180, 380, 480) illustrated in FIGS. 2 to 5 except for their size and position, so a duplicate description is omitted.
도 7을 참조하면, 집광패턴(780)은 화소(PX)의 주변부 및 복수의 발광 다이오드(140) 사이에 배치될 수 있다. 이 때, 집광패턴(780)의 수평 단면의 최대 너비는 발광 다이오드(140)의 수평 단면의 너비와 같을 수 있지만, 반드시 이에 제한되는 것은 아니다. 집광패턴(780)의 너비는 도 5 및 도 6에서 설명한 제 2 각도(θ2) 및 발광 다이오드(140)의 너비에 따라 달라질 수 있다. Referring to FIG. 7, a light collection pattern (780) may be arranged between the periphery of a pixel (PX) and a plurality of light-emitting diodes (140). At this time, the maximum width of the horizontal cross-section of the light collection pattern (780) may be the same as the width of the horizontal cross-section of the light-emitting diode (140), but is not necessarily limited thereto. The width of the light collection pattern (780) may vary depending on the second angle (θ2) described in FIGS. 5 and 6 and the width of the light-emitting diode (140).
도 7에 도시된 화소(PX)는 발광 다이오드(140)의 상부 및 하부에 집광패턴(780)이 배치되므로, 도 7의 화소(PX)를 포함하는 표시 장치(100, 300, 400)는 네비게이션 등과 같은 차량용 디스플레이에 적합할 수 있다. 차량 전면 유리에 디스플레이가 반사되거나 비치면 운전자 시야에 방해가 될 수 있으므로, 차량용 디스플레이의 상하 시야각은 좁게 제어되어야 한다. 따라서, 차량용 디스플레이에는 도 7에 도시된 화소(PX)나 집광패턴(780)이 적용됨이 바람직하다.Since the pixels (PX) illustrated in FIG. 7 have light-gathering patterns (780) arranged above and below the light-emitting diode (140), the display devices (100, 300, 400) including the pixels (PX) illustrated in FIG. 7 may be suitable for vehicle displays such as navigation systems. Since the display may obstruct the driver's view if it is reflected or reflected on the windshield of the vehicle, the upper and lower viewing angles of the vehicle display should be controlled narrowly. Therefore, it is preferable that the pixels (PX) or light-gathering patterns (780) illustrated in FIG. 7 be applied to the vehicle display.
도 8에 도시된 집광패턴(880)은 화소(PX)의 주변부에 배치될 수 있다. 구체적으로, 집광패턴(880)은 화소(PX) 주변부에 복수 개 배치될 수 있으며, 복수의 발광 다이오드(140A, 140B, 140C)의 각 모서리에 배치될 수 있다. 이에 따라, 발광 다이오드(140)은 상, 하, 좌, 우 시야각이 제어되어 직진성이 향상될 수 있다. 도 8에 도시된 화소(PX)를 포함하는 표시 장치(100, 300, 400)는 노트북이나 태블릿과 같은 개인용 디스플레이에 적합할 수 있다. 개인용 디스플레이는 사생활 보호에 민감할 수 있으므로, 시야각이 넓을 필요가 없다. 따라서, 개인용 디스플레이에는 도 8에 도시된 화소(PX)나 집광패턴(880)이 적용됨이 바람직하다.The light collection pattern (880) illustrated in FIG. 8 may be arranged on the periphery of the pixel (PX). Specifically, a plurality of light collection patterns (880) may be arranged on the periphery of the pixel (PX), and may be arranged at each corner of a plurality of light-emitting diodes (140A, 140B, 140C). Accordingly, the light-emitting diode (140) may have its upper, lower, left, and right viewing angles controlled to improve straightness. The display device (100, 300, 400) including the pixel (PX) illustrated in FIG. 8 may be suitable for a personal display such as a laptop or tablet. Since a personal display may be sensitive to privacy protection, a wide viewing angle is not required. Therefore, it is preferable that the pixel (PX) or the light collection pattern (880) illustrated in FIG. 8 be applied to the personal display.
도 9a에 도시된 집광패턴(980)은 화소(PX)의 주변부에 배치될 수 있다. 구체적으로, 집광패턴(980)은 화소(PX)의 상측과 하측, 그리고 좌측과 우측에 각각 대칭되는 형상을 갖도록 배치될 수 있다. 즉, 화소(PX) 상측 및 하측의 비발광 영역(NEA)을 각각 제 1 영역(AR1) 및 제 2 영역(AR2)으로 정의하고, 화소(PX)의 좌측 및 우측의 비발광 영역(NEA)을 각각 제 3 영역(AR3) 및 제 4 영역(AR4)으로 정의할 수 있는데, 집광패턴(980)은 제 1 내지 제 4 영역(AR1, AR2, AR3, AR4) 각각에 배치될 수 있다. 제 3 영역(AR3) 및 제 4 영역(AR4)에 배치된 집광패턴(980)은 도 8에 도시된 집광패턴(880)과 비교하여 수평 단면적이 클 수 있다. 즉, 집광패턴(980)은 복수의 발광 다이오드(140A, 140B, 140C)에서 출광된 대부분의 광의 경로를 바꿀 수 있고, 이에 따라, 정면 휘도가 향상될 수 있다. 따라서, 도 9a에 도시된 화소(PX)를 포함하는 표시 장치(100, 300, 400)는 주로 실외에서 이용이 잦은 웨어러블 디스플레이나 시야각이 넓을 필요가 없는 가상현실(Virtual reality, VR)용 디스플레이에 적합할 수 있다. 즉, 사용자의 위치가 디스플레이 정면에 제한되고, 휘도 요구 수준이 높은 디스플레이에는 도 9a에 도시된 화소(PX)나 집광패턴(980)이 적용됨이 바람직하다. The light-gathering pattern (980) illustrated in FIG. 9A may be arranged at the periphery of the pixel (PX). Specifically, the light-gathering pattern (980) may be arranged to have a symmetrical shape on the upper and lower sides, and the left and right sides of the pixel (PX), respectively. That is, the non-emission areas (NEAs) on the upper and lower sides of the pixel (PX) may be defined as the first area (AR1) and the second area (AR2), respectively, and the non-emission areas (NEAs) on the left and right sides of the pixel (PX) may be defined as the third area (AR3) and the fourth area (AR4), respectively. The light-gathering pattern (980) may be arranged in each of the first to fourth areas (AR1, AR2, AR3, and AR4). The light-gathering pattern (980) arranged in the third area (AR3) and the fourth area (AR4) may have a larger horizontal cross-sectional area compared to the light-gathering pattern (880) illustrated in FIG. 8. That is, the light collection pattern (980) can change the path of most of the light emitted from the plurality of light emitting diodes (140A, 140B, 140C), and thus, the front brightness can be improved. Therefore, the display device (100, 300, 400) including the pixel (PX) illustrated in FIG. 9A can be suitable for a wearable display that is frequently used outdoors or a display for virtual reality (VR) that does not require a wide viewing angle. That is, it is preferable to apply the pixel (PX) or the light collection pattern (980) illustrated in FIG. 9A to a display in which the user's position is limited to the front of the display and the brightness requirement level is high.
도 9b에 도시된 화소(PX)는 도 9a에 도시된 화소(PX)와 비교하여 제 3 영역(AR3) 및 제 4 영역(AR4)에 배치된 집광패턴(980)의 모양이 다를 뿐, 다른 구성은 실질적으로 동일하다. 도 9b를 참조하면, 제 3 영역(AR3) 및 제 4 영역(AR4)에 해당하는 면적이 제 1 영역(AR1) 및 제 2 영역(AR2)에 해당하는 면적보다 크다. 도 9a의 제 3 영역(AR3)에 배치된 집광패턴(980)은 제 3 영역(AR3)에 대응되는 크기인 하나의 집광패턴(980)을 포함할 수 있고, 도 9b의 제 3 영역(AR3)에 배치된 집광패턴(980)은 적어도 둘 이상의 집광패턴(980)을 포함할 수 있다. The pixel (PX) illustrated in FIG. 9b is substantially the same in configuration as the pixel (PX) illustrated in FIG. 9a except that the shapes of the light-gathering patterns (980) arranged in the third region (AR3) and the fourth region (AR4) are different. Referring to FIG. 9b, the areas corresponding to the third region (AR3) and the fourth region (AR4) are larger than the areas corresponding to the first region (AR1) and the second region (AR2). The light-gathering pattern (980) arranged in the third region (AR3) of FIG. 9a may include one light-gathering pattern (980) having a size corresponding to the third region (AR3), and the light-gathering pattern (980) arranged in the third region (AR3) of FIG. 9b may include at least two light-gathering patterns (980).
도 10a는 제 1 영역(AR1) 및 제 2 영역(AR2)에 배치된 집광패턴(980)의 크기 및 개수에 따라 휘도를 측정한 결과이다. 구체적으로, 도 10a의 표에서 가로 구분은 집광패턴(980)이 없는 표시 장치인 비교예(A)와 제 1 영역(AR1) 및 제 2 영역(AR2)에 배치된 집광패턴(980)의 크기 및 개수를 다양하게 설정한 제 1 내지 제 5 실험예(C1 내지 C5)를 나타낸다. 그리고, 도 10a의 표에서 세로 구분은 발광 다이오드(140)의 정면에서의 평균 휘도를 측정한 제 1 측정값(T1) 및 상하 피크 각도를 측정한 제 2 측정값(T2)을 나타낸다.Fig. 10a shows the results of measuring luminance according to the size and number of light-gathering patterns (980) arranged in the first region (AR1) and the second region (AR2). Specifically, the horizontal division in the table of Fig. 10a represents a comparative example (A), which is a display device without a light-gathering pattern (980), and first to fifth experimental examples (C1 to C5) in which the sizes and numbers of light-gathering patterns (980) arranged in the first region (AR1) and the second region (AR2) are variously set. In addition, the vertical division in the table of Fig. 10a represents a first measurement value (T1) measuring the average luminance at the front of the light-emitting diode (140) and a second measurement value (T2) measuring the upper and lower peak angles.
도 10a를 참조하면, 제 1 내지 제 5 실험예(C1 내지 C5)의 제 1 및 제 2 측정값(T1, T2)이 제 1 영역(AR1) 및 제 2 영역(AR2)에 배치된 집광패턴(980)의 모양에 따라 어떤 양상으로 변화하는지 파악할 수 있다. 제 1 실험예(C1)는 제 1 및 제 2 영역(AR1, AR2)에 배치된 집광패턴(980)의 개수가 하나이고 최소 너비가 10㎛ 인 경우이다. 그리고, 제 2 실험예(C2)는 제 1 및 제 2 영역(AR1, AR2)에 배치된 집광패턴(980)의 개수가 하나이고 최소 너비가 20㎛ 인 경우이다. 그리고, 제 3 실험예(C3)는 제 1 및 제 2 영역(AR1, AR2)에 배치된 집광패턴(980)의 개수가 하나이고 최소 너비가 30㎛ 인 경우이다. 그리고, 제 4 실험예(C4)는 제 1 및 제 2 영역(AR1, AR2)에 배치된 집광패턴(980)의 개수가 하나이고 최소 너비가 40㎛ 인 경우이다. 그리고, 제 5 실험예(C5)는 제 1 및 제 2 영역(AR1, AR2)에 배치된 집광패턴(980)의 개수가 둘이고 최소 너비가 20㎛ 인 경우이다. 즉, 제 5 실험예(C5)는 최대 너비가 20㎛ 인 집광패턴(980)이 제 1 및 제 2 영역(AR1, AR2) 각각에 두 개씩 배치된 경우이다. 그리고, 도 10a 및 도 10b에 도시된 표는 도 9a 및 도 9b에 도시된 복수의 발광 다이오드(140A, 140B, 140C)의 가로 길이가 40㎛ 이고, 발광 다이오드(140A)의 상부면에서부터 발광 다이오드(140C)의 하부면까지의 세로 길이가 80㎛ 인 경우에 대한 실험 결과이다. 그리고, 도 10a에 도시된 표는, 제 3 및 제 4 영역(AR3, AR4)에 배치된 집광패턴(980)이 최소 너비가 30㎛ 이며, 제 2 각도(θ2)가 75도이고, 두께가 0.5㎜ 인 상부 기판(410)의 정중앙에 배치된 경우에 대한 실험 결과이다. Referring to FIG. 10a, it is possible to determine how the first and second measurement values (T1, T2) of the first to fifth experimental examples (C1 to C5) change depending on the shape of the light collection pattern (980) arranged in the first region (AR1) and the second region (AR2). The first experimental example (C1) is a case where the number of light collection patterns (980) arranged in the first and second regions (AR1, AR2) is one and the minimum width is 10 μm. In addition, the second experimental example (C2) is a case where the number of light collection patterns (980) arranged in the first and second regions (AR1, AR2) is one and the minimum width is 20 μm. And, the third experimental example (C3) is a case where the number of light collecting patterns (980) arranged in the first and second regions (AR1, AR2) is one and the minimum width is 30㎛. And, the fourth experimental example (C4) is a case where the number of light collecting patterns (980) arranged in the first and second regions (AR1, AR2) is one and the minimum width is 40㎛. And, the fifth experimental example (C5) is a case where the number of light collecting patterns (980) arranged in the first and second regions (AR1, AR2) is two and the minimum width is 20㎛. That is, the fifth experimental example (C5) is a case where two light collecting patterns (980) having a maximum width of 20㎛ are arranged in each of the first and second regions (AR1, AR2). And, the tables illustrated in FIGS. 10A and 10B are experimental results for the case where the horizontal length of the plurality of light-emitting diodes (140A, 140B, 140C) illustrated in FIGS. 9A and 9B is 40 μm, and the vertical length from the upper surface of the light-emitting diode (140A) to the lower surface of the light-emitting diode (140C) is 80 μm. And, the table illustrated in FIG. 10A is an experimental result for the case where the light-collecting pattern (980) arranged in the third and fourth regions (AR3, AR4) is arranged at the exact center of the upper substrate (410) having a minimum width of 30 μm, a second angle (θ2) of 75 degrees, and a thickness of 0.5 mm.
도 10a의 실험 결과를 참조하면, 제 4 실험예(C4) 및 제 5 실험예(C5)에서 정면 평균 휘도가 비교예(A) 대비 110% 이상으로 나타나고, 상하 피크 각도는 40도 미만으로 나타난다. 결론적으로, 집광패턴(980)은 발광 다이오드(140)에 대응하는 크기로 제 1 및 제 2 영역(AR1, AR2)에 배치되는 것이 바람직하다. 즉, 집광패턴(980)은 단위 화소(PX) 내에 포함된 발광 다이오드(140)의 너비와 중첩하는 크기를 갖는 것이 바람직하다.Referring to the experimental results of Fig. 10a, in the fourth experimental example (C4) and the fifth experimental example (C5), the front average luminance is 110% or more compared to the comparative example (A), and the upper and lower peak angles are less than 40 degrees. In conclusion, it is preferable that the light collection pattern (980) be arranged in the first and second areas (AR1, AR2) in a size corresponding to the light emitting diode (140). That is, it is preferable that the light collection pattern (980) have a size that overlaps the width of the light emitting diode (140) included in the unit pixel (PX).
도 10b는 제 3 영역(AR3) 및 제 4 영역(AR4)에 배치된 집광패턴(980)의 크기 및 개수에 따라 휘도를 측정한 결과이다. 구체적으로, 도 10b의 표에서 가로 구분은 집광패턴(980)이 없는 표시 장치인 비교예(A)와 제 3 및 제 4 영역(AR3, AR4)에 배치된 집광패턴(980)의 크기 및 개수를 다양하게 설정한 제 1 내지 제 5 실험예(D1 내지 D5)를 나타낸다. 그리고, 도 10b의 표에서 세로 구분은 발광 다이오드(140)의 정면에서의 평균 휘도를 측정한 제 1 측정값(T1) 및 좌우 피크 각도를 측정한 제 3 측정값(T3)을 나타낸다.Fig. 10b shows the results of luminance measurement according to the size and number of light-gathering patterns (980) arranged in the third area (AR3) and the fourth area (AR4). Specifically, the horizontal division in the table of Fig. 10b represents a comparative example (A), which is a display device without a light-gathering pattern (980), and the first to fifth experimental examples (D1 to D5) in which the sizes and numbers of light-gathering patterns (980) arranged in the third and fourth areas (AR3, AR4) are variously set. In addition, the vertical division in the table of Fig. 10b represents a first measurement value (T1) measuring the average luminance at the front of the light-emitting diode (140) and a third measurement value (T3) measuring the left and right peak angles.
도 10b를 참조하면, 제 1 내지 제 5 실험예(D1 내지 D5)의 제 1 및 제 3 측정값(T1, T3)이 제 3 영역(AR3) 및 제 4 영역(AR4)에 배치된 집광패턴(980)의 모양에 따라 어떤 양상으로 변화하는지 파악할 수 있다. 제 1 실험예(D1)는 제 3 및 제 4 영역(AR3, AR4)에 배치된 집광패턴(980)의 개수가 하나이고 최소 너비가 40㎛ 인 경우이다. 그리고, 제 2 실험예(D2)는 제 3 및 제 4 영역(AR3, AR4)에 배치된 집광패턴(980)의 개수가 하나이고 최소 너비가 60㎛ 인 경우이다. 그리고, 제 3 실험예(D3)는 제 3 및 제 4 영역(AR3, AR4)에 배치된 집광패턴(980)의 개수가 둘이고 각각의 최소 너비가 40㎛ 인 경우이다. 그리고, 제 4 실험예(D4)는 제 3 및 제 4 영역(AR3, AR4)에 배치된 집광패턴(980)의 개수가 셋이고 각각의 최소 너비가 40㎛ 인 경우이다. 그리고, 제 5 실험예(D5)는 제 3 및 제 4 영역(AR3, AR4)에 배치된 집광패턴(980)의 개수가 둘이고 각각의 최소 너비가 20㎛ 인 경우이다. 한편, 도 10b에 도시된 표는 제 3 및 제 4 영역(AR3, AR4)에 배치된 집광패턴(980)의 최대 너비가 30㎛ 이며, 집광패턴(980)의 제 2 각도(θ2)가 75도인 경우에 대한 실험 결과이다. Referring to FIG. 10b, it is possible to determine how the first and third measurement values (T1, T3) of the first to fifth experimental examples (D1 to D5) change depending on the shape of the light collection pattern (980) arranged in the third area (AR3) and the fourth area (AR4). The first experimental example (D1) is a case where the number of light collection patterns (980) arranged in the third and fourth areas (AR3, AR4) is one and the minimum width is 40 μm. In addition, the second experimental example (D2) is a case where the number of light collection patterns (980) arranged in the third and fourth areas (AR3, AR4) is one and the minimum width is 60 μm. And, the third experimental example (D3) is a case where the number of light collecting patterns (980) arranged in the third and fourth regions (AR3, AR4) is two and the minimum width of each is 40㎛. And, the fourth experimental example (D4) is a case where the number of light collecting patterns (980) arranged in the third and fourth regions (AR3, AR4) is three and the minimum width of each is 40㎛. And, the fifth experimental example (D5) is a case where the number of light collecting patterns (980) arranged in the third and fourth regions (AR3, AR4) is two and the minimum width of each is 20㎛. Meanwhile, the table shown in FIG. 10b is an experimental result for a case where the maximum width of the light collection pattern (980) arranged in the third and fourth areas (AR3, AR4) is 30 μm and the second angle (θ2) of the light collection pattern (980) is 75 degrees.
도 10b의 실험 결과를 참조하면, 제 4 실험예(D4) 및 제 5 실험예(D5)에서 정면 평균 휘도가 비교예(A) 대비 120% 이상으로 나타나고, 좌우 피크 각도는 5도 미만으로 나타난다. 결론적으로, 집광패턴(980)은 복수의 발광 다이오드(140A, 140B, 140C)에 대응하는 크기로 제 3 및 제 4 영역(AR3, AR4)에 배치되는 것이 바람직하다. 즉, 집광패턴(980)은 단위 화소(PX) 내에 포함된 복수의 발광 다이오드(140A, 140B, 140C) 모두와 중첩하는 크기를 갖는 것이 바람직하다.Referring to the experimental results of Fig. 10b, in the fourth experimental example (D4) and the fifth experimental example (D5), the front average luminance is 120% or more compared to the comparative example (A), and the left and right peak angles are less than 5 degrees. In conclusion, it is preferable that the light collection pattern (980) be arranged in the third and fourth areas (AR3, AR4) in a size corresponding to the plurality of light-emitting diodes (140A, 140B, 140C). That is, it is preferable that the light collection pattern (980) has a size that overlaps all of the plurality of light-emitting diodes (140A, 140B, 140C) included in the unit pixel (PX).
본 발명의 예시적인 실시예는 다음과 같이 설명될 수 있다.An exemplary embodiment of the present invention can be described as follows.
본 발명의 일 실시예에 따른 발광 다이오드 표시 장치는 단위 화소를 포함하는 기판, 기판 상에 배치되고 단위 화소에 포함된 적어도 하나의 발광 다이오드, 및 기판 및 적어도 하나의 발광 다이오드 상에 배치된 복수의 집광패턴을 포함하고, 기판은 적어도 하나의 발광 다이오드와 중첩되는 발광 영역 및 발광 영역과 구분되는 미발광 영역을 포함하며, 복수의 집광패턴은 미발광 영역에 배치된다.A light emitting diode display device according to one embodiment of the present invention includes a substrate including a unit pixel, at least one light emitting diode disposed on the substrate and included in the unit pixel, and a plurality of light-gathering patterns disposed on the substrate and the at least one light emitting diode, wherein the substrate includes a light-emitting region overlapping at least one light emitting diode and a non-light-emitting region distinct from the light-emitting region, and the plurality of light-gathering patterns are disposed in the non-light-gathering region.
본 발명의 다른 특징에 따르면, 복수의 집광패턴은 단위 화소의 주변부에 배치된 제 1 집광패턴을 포함할 수 있다. According to another feature of the present invention, the plurality of light-gathering patterns may include a first light-gathering pattern arranged at the periphery of a unit pixel.
본 발명의 다른 특징에 따르면, 제 1 집광패턴은 경사진 측면을 가진 입체 형상일 수 있다. According to another feature of the present invention, the first light-gathering pattern may be a three-dimensional shape with inclined sides.
본 발명의 다른 특징에 따르면, 제 1 집광패턴의 하부 단면적은 상부 단면적보다 클 수 있다.According to another feature of the present invention, the lower cross-sectional area of the first light-gathering pattern may be larger than the upper cross-sectional area.
본 발명의 다른 특징에 따르면, 기판의 수직 법선과 제 1 집광패턴의 측면이 이루는 각도는 65도와 80도 사이일 수 있다. According to another feature of the present invention, the angle formed by the vertical normal of the substrate and the side surface of the first light collecting pattern may be between 65 degrees and 80 degrees.
본 발명의 다른 특징에 따르면, 적어도 하나의 발광 다이오드는 제 1 발광 다이오드 및 제 2 발광 다이오드를 포함하고, 복수의 집광패턴은 제 1 발광 다이오드 및 제 2 발광 다이오드 사이에 배치된 제 2 집광패턴을 더 포함할 수 있다.According to another feature of the present invention, at least one light emitting diode may include a first light emitting diode and a second light emitting diode, and the plurality of light collecting patterns may further include a second light collecting pattern disposed between the first light emitting diode and the second light emitting diode.
본 발명의 다른 특징에 따르면, 제 2 집광패턴 및 제 1 발광 다이오드 사이의 거리는 제 2 집광패턴 및 제 2 발광 다이오드 사이의 거리와 동일할 수 있다.According to another feature of the present invention, the distance between the second light-gathering pattern and the first light-emitting diode may be the same as the distance between the second light-gathering pattern and the second light-emitting diode.
본 발명의 다른 특징에 따르면, 미발광 영역은 단위 화소의 주변부인 제 1 영역, 제 2 영역, 제 3 영역, 및 제 4 영역을 포함하고, 제 1 영역은 제 2 영역과 마주보고, 제 3 영역은 제 4 영역과 마주보며, 복수의 집광패턴은 제 1 영역, 제 2 영역, 제 3 영역, 및 제 4 영역에 각각 배치되는 적어도 하나의 제 1 집광패턴, 적어도 하나의 제 2 집광패턴, 적어도 하나의 제 3 집광패턴, 및 적어도 하나의 제 4 집광패턴을 포함할 수 있다.According to another feature of the present invention, the non-light-emitting region includes a first region, a second region, a third region, and a fourth region, which are peripheral regions of a unit pixel, and the first region faces the second region, the third region faces the fourth region, and the plurality of light-gathering patterns may include at least one first light-gathering pattern, at least one second light-gathering pattern, at least one third light-gathering pattern, and at least one fourth light-gathering pattern, which are respectively arranged in the first region, the second region, the third region, and the fourth region.
본 발명의 다른 특징에 따르면, 적어도 하나의 제 1 집광패턴 및 적어도 하나의 제 2 집광패턴은 서로 동일한 크기일 수 있다.According to another feature of the present invention, at least one first focusing pattern and at least one second focusing pattern may have the same size.
본 발명의 다른 특징에 따르면, 적어도 하나의 제 3 집광패턴 및 적어도 하나의 제 4 집광패턴은 서로 동일한 크기일 수 있다.According to another feature of the present invention, at least one third focusing pattern and at least one fourth focusing pattern may have the same size.
본 발명의 다른 특징에 따르면, 적어도 하나의 제 3 집광패턴은 두 개 이상일 수 있다.According to another feature of the present invention, there may be two or more third focusing patterns.
본 발명의 다른 특징에 따르면, 복수의 집광패턴은 적어도 하나의 발광 다이오드의 최대 휘도 각도 내에 위치할 수 있다.According to another feature of the present invention, the plurality of light-gathering patterns can be positioned within the maximum brightness angle of at least one light-emitting diode.
본 발명의 다른 특징에 따르면, 발광 다이오드 표시 장치는 기판 상에 배치되는 보호 기판을 더 포함하고, 복수의 집광패턴은 보호 기판의 내부에 배치될 수 있다.According to another feature of the present invention, the light emitting diode display device further includes a protective substrate disposed on the substrate, and a plurality of light collection patterns can be disposed inside the protective substrate.
본 발명의 다른 특징에 따르면, 복수의 집광패턴의 밀도는 보호 기판의 밀도보다 작을 수 있다.According to another feature of the present invention, the density of the plurality of light-collecting patterns may be less than the density of the protective substrate.
본 발명의 다른 특징에 따르면, 발광 다이오드 표시 장치는 기판 및 적어도 하나의 발광 다이오드를 완전히 덮는 절연층을 더 포함하고, 복수의 집광패턴은 절연층 내부에 포함될 수 있다.According to another feature of the present invention, the light emitting diode display device further includes an insulating layer that completely covers the substrate and at least one light emitting diode, and a plurality of light collection patterns can be included within the insulating layer.
본 발명의 다른 특징에 따르면, 적어도 하나의 발광 다이오드는 순차로 적층된 n형층, 활성층, p형층, n형층과 전기적으로 접속된 제 1 전극, 및 p형층과 전기적으로 접속된 제 2 전극을 포함하고, 제 1 전극 및 제 2 전극은 동일 면에 배치될 수 있다.According to another feature of the present invention, at least one light-emitting diode includes an n-type layer, an active layer, a p-type layer, a first electrode electrically connected to the n-type layer, and a second electrode electrically connected to the p-type layer, which are sequentially stacked, and the first electrode and the second electrode can be arranged on the same surface.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments of the present invention have been described in more detail with reference to the attached drawings, the present invention is not necessarily limited to these embodiments, and various modifications may be implemented without departing from the technical spirit of the present invention. Therefore, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, but to explain it, and the scope of the technical spirit of the present invention is not limited by these embodiments. Therefore, it should be understood that the embodiments described above are illustrative in all aspects and not restrictive. The protection scope of the present invention should be interpreted by the following claims, and all technical ideas within a scope equivalent thereto should be interpreted as being included in the scope of the rights of the present invention.
100, 300, 400: 표시 장치 110: 기판
120: 박막 트랜지스터 121: 게이트 전극
122: 액티브층 123: 소스 전극
124: 드레인 전극 131: 게이트 절연층
132: 패시베이션층 133: 접착층
140: 발광 다이오드 141: n형층
142: 활성층 143: p형층
144: p전극 145: n전극
150: 절연층 151: 제 1 절연층
152: 제 2 절연층 153: 제 3 절연층
154: 제 4 절연층 355: 제 5 절연층
161: 제 1 연결 전극 162: 제 2 연결 전극
210: 보호 기판 410: 상부 기판
PX: 화소 RF: 반사층
EA: 발광 영역 NEA: 비발광 영역
180, 380, 480, 780, 880, 980: 집광패턴100, 300, 400: Display device 110: Board
120: Thin film transistor 121: Gate electrode
122: Active layer 123: Source electrode
124: Drain electrode 131: Gate insulating layer
132: Passivation layer 133: Adhesive layer
140: Light-emitting diode 141: N-type layer
142: Active layer 143: P-type layer
144: p electrode 145: n electrode
150: Insulating layer 151: First insulating layer
152: Second insulation layer 153: Third insulation layer
154: 4th insulation layer 355: 5th insulation layer
161: First connecting electrode 162: Second connecting electrode
210: Protective substrate 410: Upper substrate
PX: Pixel RF: Reflective layer
EA: Emissive area NEA: Non-emissive area
180, 380, 480, 780, 880, 980: Light collection pattern
Claims (19)
상기 기판 상에 배치되고 상기 단위 화소에 포함된 적어도 하나의 발광 다이오드 및 박막 트랜지스터;
상기 발광 다이오드를 둘러싸는 절연층;
상기 발광 다이오드 하부에 배치되는 반사층;
상기 발광 다이오드와 상기 반사층 사이에 배치되어 상기 발광 다이오드를 상기 반사층에 고정시키고 상기 발광 다이오드와 상기 반사층을 전기적으로 절연시키는 접착층; 및
상기 기판 및 상기 적어도 하나의 발광 다이오드 상에 배치된 복수의 집광패턴을 포함하고,
상기 기판은 상기 적어도 하나의 발광 다이오드와 중첩되는 발광 영역 및 상기 발광 영역과 구분되는 미발광 영역을 포함하며, 상기 복수의 집광패턴은 상기 미발광 영역에 배치되며,
상기 발광 다이오드는 마이크로 발광 다이오드인 발광 다이오드 표시 장치.
A substrate comprising a unit pixel;
At least one light emitting diode and thin film transistor disposed on the substrate and included in the unit pixel;
An insulating layer surrounding the light emitting diode;
A reflective layer disposed below the light-emitting diode;
An adhesive layer disposed between the light-emitting diode and the reflective layer to fix the light-emitting diode to the reflective layer and electrically insulate the light-emitting diode and the reflective layer; and
comprising a plurality of light-collecting patterns arranged on the substrate and the at least one light-emitting diode;
The substrate includes a light-emitting region overlapping with the at least one light-emitting diode and a non-light-emitting region distinct from the light-emitting region, and the plurality of light-collecting patterns are arranged in the non-light-emitting region.
The above light emitting diode is a light emitting diode display device which is a micro light emitting diode.
상기 복수의 집광패턴은 상기 단위 화소의 주변부에 배치된 제 1 집광패턴을 포함하는 발광 다이오드 표시 장치.
In the first paragraph,
A light emitting diode display device, wherein the plurality of light collection patterns include a first light collection pattern arranged at the periphery of the unit pixel.
상기 제 1 집광패턴은 경사진 측면을 가진 입체 형상인 발광 다이오드 표시 장치.
In the second paragraph,
The above first light-emitting diode display device has a three-dimensional shape with inclined sides.
상기 제 1 집광패턴의 하부 단면적은 상부 단면적보다 큰 발광 다이오드 표시 장치.
In the third paragraph,
A light emitting diode display device in which the lower cross-sectional area of the first light collection pattern is larger than the upper cross-sectional area.
상기 기판의 수직 법선과 상기 제 1 집광패턴의 측면이 이루는 각도는 65도와 80도 사이인 발광 다이오드 표시 장치.
In the third paragraph,
A light emitting diode display device in which the angle formed by the vertical normal of the substrate and the side surface of the first light collection pattern is between 65 degrees and 80 degrees.
상기 적어도 하나의 발광 다이오드는 제 1 발광 다이오드 및 제 2 발광 다이오드를 포함하고, 상기 복수의 집광패턴은 상기 제 1 발광 다이오드 및 상기 제 2 발광 다이오드 사이에 배치된 제 2 집광패턴을 더 포함하는 발광 다이오드 표시 장치.
In the second paragraph,
A light emitting diode display device, wherein the at least one light emitting diode includes a first light emitting diode and a second light emitting diode, and the plurality of light collection patterns further include a second light collection pattern disposed between the first light emitting diode and the second light emitting diode.
상기 제 2 집광패턴 및 제 1 발광 다이오드 사이의 거리는 상기 제 2 집광패턴 및 상기 제 2 발광 다이오드 사이의 거리와 동일한 발광 다이오드 표시 장치.
In paragraph 6,
A light emitting diode display device, wherein the distance between the second light condensing pattern and the first light emitting diode is the same as the distance between the second light condensing pattern and the second light emitting diode.
상기 미발광 영역은 상기 단위 화소의 주변부인 제 1 영역, 제 2 영역, 제 3 영역, 및 제 4 영역을 포함하고, 상기 제 1 영역은 상기 제 2 영역과 마주보고, 상기 제 3 영역은 상기 제 4 영역과 마주보며, 상기 복수의 집광패턴은 상기 제 1 영역, 상기 제 2 영역, 상기 제 3 영역, 및 상기 제 4 영역에 각각 배치되는 적어도 하나의 제 1 집광패턴, 적어도 하나의 제 2 집광패턴, 적어도 하나의 제 3 집광패턴, 및 적어도 하나의 제 4 집광패턴을 포함하는 발광 다이오드 표시 장치.
In the first paragraph,
A light emitting diode display device, wherein the non-emitting region includes a first region, a second region, a third region, and a fourth region, which are peripheral regions of the unit pixel, the first region facing the second region, the third region facing the fourth region, and the plurality of light-gathering patterns including at least one first light-gathering pattern, at least one second light-gathering pattern, at least one third light-gathering pattern, and at least one fourth light-gathering pattern, which are respectively arranged in the first region, the second region, the third region, and the fourth region.
상기 적어도 하나의 제 1 집광패턴 및 상기 적어도 하나의 제 2 집광패턴은 서로 동일한 크기인 발광 다이오드 표시 장치.
In paragraph 8,
A light emitting diode display device wherein at least one first focusing pattern and at least one second focusing pattern have the same size.
상기 적어도 하나의 제 3 집광패턴 및 상기 적어도 하나의 제 4 집광패턴은 서로 동일한 크기인 발광 다이오드 표시 장치.
In paragraph 8,
A light emitting diode display device wherein the at least one third light collecting pattern and the at least one fourth light collecting pattern have the same size.
상기 적어도 하나의 제 3 집광패턴은 두 개 이상인 발광 다이오드 표시 장치.
In paragraph 10,
A light emitting diode display device having at least two third focusing patterns.
상기 복수의 집광패턴은 상기 적어도 하나의 발광 다이오드의 최대 휘도 각도 내에 위치하는 발광 다이오드 표시 장치.
In the first paragraph,
A light emitting diode display device wherein the plurality of light collection patterns are positioned within the maximum brightness angle of at least one light emitting diode.
상기 기판 상에 배치되는 보호 기판을 더 포함하고, 상기 복수의 집광패턴은 상기 보호 기판의 내부에 배치된 발광 다이오드 표시 장치.
In paragraph 12,
A light emitting diode display device further comprising a protective substrate disposed on the substrate, wherein the plurality of light collecting patterns are disposed inside the protective substrate.
상기 복수의 집광패턴의 밀도는 상기 보호 기판의 밀도보다 작은 발광 다이오드 표시 장치.
In paragraph 13,
A light emitting diode display device in which the density of the plurality of light-gathering patterns is smaller than the density of the protective substrate.
상기 복수의 집광패턴은 상기 절연층 내부에 형성된 발광 다이오드 표시 장치.
In paragraph 12,
A light emitting diode display device in which the above plurality of light collection patterns are formed inside the insulating layer.
상기 적어도 하나의 발광 다이오드는 순차로 적층된 n형층, 활성층, p형층, 상기 n형층과 전기적으로 접속된 제 1 전극, 및 상기 p형층과 전기적으로 접속된 제 2 전극을 포함하고, 상기 제 1 전극 및 상기 제 2 전극은 동일 면에 배치된 발광 다이오드 표시 장치.In the first paragraph,
A light emitting diode display device, wherein at least one light emitting diode comprises an n-type layer, an active layer, a p-type layer, a first electrode electrically connected to the n-type layer, and a second electrode electrically connected to the p-type layer, which are sequentially stacked, and wherein the first electrode and the second electrode are arranged on the same surface.
상기 절연층은 제1 내지 제3 절연층을 포함하는 발광 다이오드 표시장치.
In paragraph 16,
A light emitting diode display device, wherein the insulating layer includes first to third insulating layers.
상기 발광 다이오드의 상기 제1 전극은 상기 제 2 및 제3 절연층에 형성된 제1홀에 배치된 제1연결전극을 통해 상기 박막 트랜지스터와 전기적으로 연결되며,
상기 발광 다이오드의 상기 제2 전극은 상기 제 2 및 제3 절연층에 형성된 제2홀에 배치된 제2연결전극을 통해 공통배선에 전기적으로 연결되는 발광 다이오드 표시장치.
In paragraph 18,
The first electrode of the light-emitting diode is electrically connected to the thin film transistor through a first connection electrode disposed in a first hole formed in the second and third insulating layers,
A light emitting diode display device in which the second electrode of the light emitting diode is electrically connected to a common wiring through a second connection electrode arranged in a second hole formed in the second and third insulating layers.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190161508A KR102856470B1 (en) | 2019-12-06 | 2019-12-06 | Display device using light emitting diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190161508A KR102856470B1 (en) | 2019-12-06 | 2019-12-06 | Display device using light emitting diode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210071386A KR20210071386A (en) | 2021-06-16 |
| KR102856470B1 true KR102856470B1 (en) | 2025-09-05 |
Family
ID=76603250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190161508A Active KR102856470B1 (en) | 2019-12-06 | 2019-12-06 | Display device using light emitting diode |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102856470B1 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102479964B1 (en) * | 2017-08-30 | 2022-12-20 | 엘지디스플레이 주식회사 | ElECTROLUMINESCENCE DISPLAY DEVICE |
| KR102446139B1 (en) * | 2017-12-06 | 2022-09-22 | 삼성디스플레이 주식회사 | Light emitting diode device and manufacturing method thereof |
| KR102522529B1 (en) * | 2018-04-10 | 2023-04-14 | 삼성전자주식회사 | Light emitting diode display device |
-
2019
- 2019-12-06 KR KR1020190161508A patent/KR102856470B1/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20210071386A (en) | 2021-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108230991A (en) | Light emitting display device | |
| US20250318334A1 (en) | Display device and method for manufacturing display device | |
| KR102853013B1 (en) | Back light unit and display device comprising it | |
| KR20240031335A (en) | Display device including semiconductor light emitting device | |
| US12124126B2 (en) | Backlight unit and display device including the same | |
| KR102856470B1 (en) | Display device using light emitting diode | |
| KR20250010239A (en) | Mother substrate for display panel, display panel using the same | |
| KR20240026143A (en) | Display device including semiconductor light emitting device | |
| US20260029875A1 (en) | In-Cell Touch Display Panel | |
| US20250160081A1 (en) | Display device and method of fabricating the same | |
| KR102847432B1 (en) | Display device including semiconductor light-emitting element and manufacturing method thereof | |
| US20260033095A1 (en) | Display device | |
| US20250031498A1 (en) | Display Panel and Display Apparatus Including Same | |
| US20260033057A1 (en) | Display Apparatus | |
| JP7654748B2 (en) | Display device | |
| US20250151483A1 (en) | Display device | |
| US20260026152A1 (en) | Display device | |
| US20260033062A1 (en) | Display device | |
| US20250221129A1 (en) | Display device | |
| US20260033068A1 (en) | Display device | |
| US20260033103A1 (en) | Display Apparatus | |
| US20260045209A1 (en) | Display device | |
| US20260029876A1 (en) | Display Device | |
| US20250081680A1 (en) | Display device | |
| US20260033101A1 (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-2-2-P10-P22-nap-X000 |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
St.27 status event code: N-2-6-B10-B15-exm-PE0601 |
|
| T11-X000 | Administrative time limit extension requested |
St.27 status event code: U-3-3-T10-T11-oth-X000 |
|
| T13-X000 | Administrative time limit extension granted |
St.27 status event code: U-3-3-T10-T13-oth-X000 |
|
| E13-X000 | Pre-grant limitation requested |
St.27 status event code: A-2-3-E10-E13-lim-X000 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| PX0901 | Re-examination |
St.27 status event code: A-2-3-E10-E12-rex-PX0901 |
|
| F13 | Ip right granted in full following pre-grant review |
Free format text: ST27 STATUS EVENT CODE: A-3-4-F10-F13-REX-PX0701 (AS PROVIDED BY THE NATIONAL OFFICE) |
|
| PX0701 | Decision of registration after re-examination |
St.27 status event code: A-3-4-F10-F13-rex-PX0701 |
|
| F11 | Ip right granted following substantive examination |
Free format text: ST27 STATUS EVENT CODE: A-2-4-F10-F11-EXM-PR0701 (AS PROVIDED BY THE NATIONAL OFFICE) |
|
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| U11 | Full renewal or maintenance fee paid |
Free format text: ST27 STATUS EVENT CODE: A-2-2-U10-U11-OTH-PR1002 (AS PROVIDED BY THE NATIONAL OFFICE) Year of fee payment: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| Q13 | Ip right document published |
Free format text: ST27 STATUS EVENT CODE: A-4-4-Q10-Q13-NAP-PG1601 (AS PROVIDED BY THE NATIONAL OFFICE) |