[go: up one dir, main page]

KR102819371B1 - 표시장치와 그 구동방법 - Google Patents

표시장치와 그 구동방법 Download PDF

Info

Publication number
KR102819371B1
KR102819371B1 KR1020200097790A KR20200097790A KR102819371B1 KR 102819371 B1 KR102819371 B1 KR 102819371B1 KR 1020200097790 A KR1020200097790 A KR 1020200097790A KR 20200097790 A KR20200097790 A KR 20200097790A KR 102819371 B1 KR102819371 B1 KR 102819371B1
Authority
KR
South Korea
Prior art keywords
section
sensing
frame
vertical blank
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020200097790A
Other languages
English (en)
Other versions
KR20220017610A (ko
Inventor
조원
김화영
박준민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020200097790A priority Critical patent/KR102819371B1/ko
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to PCT/KR2021/008958 priority patent/WO2022030788A1/ko
Priority to JP2023507826A priority patent/JP7627742B2/ja
Priority to DE112021004157.6T priority patent/DE112021004157T5/de
Priority to US18/040,634 priority patent/US12198624B2/en
Priority to GB2302958.0A priority patent/GB2613292A/en
Priority to CN202180056641.7A priority patent/CN116097345B/zh
Publication of KR20220017610A publication Critical patent/KR20220017610A/ko
Application granted granted Critical
Publication of KR102819371B1 publication Critical patent/KR102819371B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

본 명세서의 실시예에 따른 표시장치는, 구동 소자와 발광 소자를 갖는 픽셀(PXL)이 구비된 표시패널(10); 수직 블랭크 구간(Vblank)의 길이를 가변하면서 상기 픽셀에 기입될 영상 데이터를 랜더링 하고, 랜더링 된 상기 영상 데이터에 앞서 랜더링 완료 신호(SC-FLAG)를 출력하는 호스트 시스템(14); 상기 수직 블랭크 구간 내에서 상기 랜더링 완료 신호를 기준으로 센싱 구간(STME)을 설정하는 타이밍 콘트롤러(11); 및 상기 센싱 구간에서 상기 구동 소자의 전기적 특성을 센싱하는 센싱 회로(122)를 포함하고, 상기 센싱 구간은 상기 수직 블랭크 구간의 종료 시점으로부터 일정 시간(TC)만큼 앞선 제1 타이밍(t01)에서 시작되고, 상기 일정 시간(TC)의 길이는 상기 수직 블랭크 구간의 길이 변화에 무관하게 고정된다.

Description

표시장치와 그 구동방법{Display Device And Driving Method Thereof}
이 명세서는 전계 발광 표시장치에 관한 것이다.
전계 발광 표시장치는 발광층의 재료에 따라 무기 발광 표시장치와 유기 발광 표시장치로 나뉘어진다. 전계 발광 표시장치의 각 픽셀들은 스스로 발광하는 발광 소자를 포함하며, 영상 데이터의 계조에 따른 데이터전압으로 발광 소자의 발광량을 제어하여 휘도를 조절한다.
전계 발광 표시장치는 화상 품위를 높이기 위해 외부 보상 기술을 채용하고 있다. 외부 보상 기술은 픽셀의 전기적 특성에 따른 픽셀 전압 또는 전류를 센싱하고, 센싱된 결과를 바탕으로 입력 영상의 데이터를 변조함으로써 픽셀들 간 전기적 특성 편차를 보상하는 것이다.
그런데, 종래의 외부 보상 기술은 프레임 주파수가 급변할 때 보상 픽셀과 비 보상 픽셀 간에 휘도 편차가 커져 표시패널에서 보상 픽셀의 위치가 사용자에게 인지될 수 있다.
따라서, 본 명세서는 외부 보상 방식으로 픽셀들 간 전기적 특성 편차를 보상할 때 입력 영상에 따라 프레임 주파수가 가변되더라도 보상 픽셀의 위치가 사용자에게 인지되지 않도록 한 표시장치와 그 구동방법을 제공한다.
본 명세서의 실시예에 따른 표시장치는, 구동 소자와 발광 소자를 갖는 픽셀(PXL)이 구비된 표시패널(10); 수직 블랭크 구간(Vblank)의 길이를 가변하면서 상기 픽셀에 기입될 영상 데이터를 랜더링 하고, 랜더링 된 상기 영상 데이터에 앞서 랜더링 완료 신호(SC-FLAG)를 출력하는 호스트 시스템(14); 상기 수직 블랭크 구간 내에서 상기 랜더링 완료 신호를 기준으로 센싱 구간(STME)을 설정하는 타이밍 콘트롤러(11); 및 상기 센싱 구간에서 상기 구동 소자의 전기적 특성을 센싱하는 센싱 회로(122)를 포함하고, 상기 센싱 구간은 상기 수직 블랭크 구간의 종료 시점으로부터 일정 시간(TC)만큼 앞선 제1 타이밍(t01)에서 시작되고, 상기 일정 시간(TC)의 길이는 상기 수직 블랭크 구간의 길이 변화에 무관하게 고정된다.
본 실시예는 외부 보상 방식으로 픽셀들 간 전기적 특성 편차를 보상할 때 입력 영상에 따라 프레임 주파수가 가변되더라도 보상 픽셀의 위치가 사용자에게 인지되지 않도록 할 수 있다.
본 실시예에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 명세서의 실시예에 따른 전계 발광 표시장치를 보여주는 도면이다.
도 2는 도 1의 전계 발광 표시장치에 포함된 픽셀 어레이를 보여주는 도면이다.
도 3은 도 2의 픽셀 어레이에 포함된 일 픽셀의 등가 회로도이다.
도 4는 프레임 주파수를 가변하기 위한 호스트 시스템의 구성을 보여주는 도면이다.
도 5는 제N 프레임 영상의 처리완료 시점에서 메모리 제어 동작을 설명하기 위한 도면이다.
도 6은 제N+1 프레임 영상을 처리 중인 시점에서 메모리 제어 동작을 설명하기 위한 도면이다.
도 7은 호스트 시스템과 타이밍 콘트롤러 간에 가변 프레임 주파수에 따른 신호들을 주고 받는 것을 보여주는 도면이다.
도 8 및 도 9는 입력 영상에 따라 프레임 주파수를 가변하는 VRR 기술을 설명하기 위한 도면들이다.
도 10 및 도 11은 외부 보상 기술에서 센싱 픽셀이 속하는 픽셀 그룹 라인의 위치에 따라 휘도 원복 구간의 길이가 달라지는 것을 설명하기 위한 도면들이다.
도 12a 및 도 12b는 센싱에 따른 휘도 손실을 보상하기 위한 휘도 보상 게인을 휘도 원복 구간의 길이에 따라 차등 설정한 일 예들을 보여주는 도면들이다.
도 13은 본 명세서의 일 비교예로서, 수직 블랭크 구간 내에서 수직 액티브 구간의 마지막 데이터 인에이블 신호를 기준으로 센싱 구간을 설정한 예를 보여주는 도면이다.
도 14는 센싱 구간을 도 13과 같이 설정할 때, 동일 픽셀 그룹 라인에 대한 휘도 원복 구간의 길이가 프레임 주파수의 가변에 따라 달라지는 것을 보여주는 도면이다.
도 15는 본 명세서의 일 실시예로서, 수직 블랭크 구간 내에서 랜더링 완료 신호를 기준으로 센싱 구간을 설정한 예를 보여주는 도면이다.
도 16은 센싱 구간을 도 15와 같이 설정할 때, 동일 픽셀 그룹 라인에 대한 휘도 원복 구간의 길이가 프레임 주파수의 가변에 무관하게 고정되는 일 예를 보여주는 도면이다.
도 17은 센싱 구간을 도 15와 같이 설정할 때, 동일 픽셀 그룹 라인에 대한 휘도 원복 구간의 길이가 프레임 주파수의 가변에 무관하게 고정되는 다른 예를 보여주는 도면이다.
도 18은 도 17의 센싱 픽셀 그룹 라인에 인가되는 스캔 신호와 데이터전압의 구동 타이밍을 보여주는 도면이다.
도 19는 수직 블랭크 구간에서 호스트 시스템으로부터 타이밍 콘트롤러로 전송되는 콘트롤 데이터 패킷을 보여주는 도면이다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 명세서의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용될 수 있으나, 이 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 실질적으로 동일 구성 요소를 지칭한다.
본 명세서에서 표시패널의 기판 상에 형성되는 픽셀 회로와 게이트 드라이버는 n 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조의 TFT로 구현될 수 있으나 이에 한정되지 않고 p 타입 MOSFET 구조의 TFT로 구현될 수도 있다. TFT는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. TFT 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 TFT에서 캐리어가 외부로 나가는 전극이다. 즉, MOSFET에서의 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 타입 TFT (NMOS)의 경우, 캐리어가 전자(electron)이기 때문에 소스에서 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 타입 TFT에서 전자가 소스로부터 드레인 쪽으로 흐르기 때문에 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. 이에 반해, p 타입 TFT(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 타입 TFT에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. MOSFET의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, MOSFET의 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 본 명세서의 실시예에 대한 설명에서는 소스와 드레인 중 어느 하나를 제1 전극, 소스와 드레인 중 나머지 하나를 제2 전극으로 기술한다.
이하의 설명에서, 본 명세서와 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 명세서의 실시예를 상세히 설명한다.
도 1은 본 명세서의 실시예에 따른 전계 발광 표시장치를 보여주는 도면이다. 도 2는 도 1의 전계 발광 표시장치에 포함된 픽셀 어레이를 보여주는 도면이다. 도 3은 도 2의 픽셀 어레이에 포함된 일 픽셀의 등가 회로도이다. 도 4는 프레임 주파수를 가변하기 위한 호스트 시스템의 구성을 보여주는 도면이다. 도 5는 제N 프레임 영상의 처리완료 시점에서 메모리 제어 동작을 설명하기 위한 도면이다. 그리고, 도 6은 제N+1 프레임 영상을 처리 중인 시점에서 메모리 제어 동작을 설명하기 위한 도면이다.
도 1 내지 도 3을 참조하면, 본 명세서의 실시예에 따른 표시장치는 표시패널(10), 타이밍 콘트롤러(11), 패널 구동회로(121,13), 및 센싱 회로(122)를 포함할 수 있다. 패널 구동회로(121,13)는 표시패널(10)의 데이터라인들(15)에 연결된 디지털-아날로그 컨버터(이하, DAC)(121)와, 표시패널(10)의 게이트라인들(17)에 연결된 게이트 드라이버(13)를 포함한다. 패널 구동회로(121,13), 및 센싱 회로(122)는 데이터 집적회로(12) 내에 실장될 수 있다.
표시패널(10)에는 다수의 데이터라인들(15) 및 리드-아웃 라인들(16)과, 다수의 게이트라인들(17)이 구비될 수 있다. 그리고, 데이터라인들(15), 리드-아웃 라인들(16) 및 게이트라인들(17)의 교차영역에는 픽셀들(PXL)이 배치될 수 있다. 매트릭스 형태로 배치된 픽셀들(PXL)에 의해 표시패널(10)의 표시 영역(AA)에 도 2와 같은 픽셀 어레이가 형성될 수 있다.
픽셀 어레이에서, 픽셀들(PXL)은 일 방향을 기준으로 픽셀 그룹 라인 별로 구분될 수 있다. 픽셀 그룹 라인들(Line 1~Line 4 등) 각각은 게이트라인(17)의 연장 방향(또는 수평 방향)으로 이웃한 복수의 픽셀들(PXL)을 포함한다. 픽셀 그룹 라인은 물리적인 신호라인이 아니라, 일 수평 방향을 따라 서로 이웃하게 배치된 픽셀들(PXL)의 집합체를 의미한다. 따라서, 동일 픽셀 그룹 라인을 구성하는 픽셀들(PXL)은 동일한 게이트라인(17)에 연결될 수 있다. 동일 픽셀 그룹 라인을 구성하는 픽셀들(PXL)은 서로 다른 데이터라인(15)에 연결될 수 있으나 이에 한정되지 않는다. 동일 픽셀 그룹 라인을 구성하는 픽셀들(PXL)은 서로 다른 리드-아웃 라인(16)에 연결될 수 있으나, 이에 한정되지 않고 서로 다른 컬러를 구현하는 복수개의 픽셀들(PXL)이 하나의 리드-아웃 라인(16)을 공유할 수도 있다.
픽셀 어레이에서, 픽셀들(PXL) 각각은 데이터라인(15)을 통해 DAC(121)에 연결되고, 리드-아웃 라인(16)을 통해 센싱 회로(122)에 연결될 수 있다. DAC(121)와 센싱 회로(122)는 데이터 집적회로(12)에 내장될 수 있으나 이에 한정되지 않는다. 센싱 회로(122)는 데이터 집적회로(12) 바깥의 콘트롤 인쇄회로 기판(미도시)에 실장될 수도 있다.
픽셀 어레이에서, 픽셀들(PXL) 각각은 고전위 전원라인(18)을 통해 고전위 픽셀전원(EVDD)에 연결될 수 있다. 그리고, 픽셀들(PXL) 각각은 게이트라인(17(1)~17(4))을 통해 게이트 드라이버(13)에 연결될 수 있다.
픽셀 어레이에서, 픽셀들(PXL)은 제1 컬러를 구현하는 픽셀들과, 제2 컬러를 구현하는 픽셀들과, 제3 컬러를 구현하는 픽셀들을 포함할 수 있으며, 제4 컬러를 구현하는 픽셀들을 더 포함할 수도 있다. 제1 컬러 내지 제4 컬러는 적색, 녹색, 청색, 백색 중 선택적으로 어느 하나일 수 있다.
각 픽셀(PXL)은 도 3과 같이 구현될 수 있으나, 이에 한정되지 않는다. k(k는 정수)번째 픽셀 그룹 라인에 배치된 일 픽셀(PXL)은, 발광 소자(EL), 구동 TFT(Thin Film Transistor)(DT), 스토리지 커패시터(Cst), 제1 스위치 TFT(ST1), 및 제2 스위치 TFT(ST2)를 포함할 수 있으며, 제1 스위치 TFT(ST1)와 제2 스위치 TFT(ST2)는 동일한 게이트라인(17(k))에 연결될 수 있다.
발광 소자(EL)는 픽셀 전류에 따라 발광한다. 발광 소자(EL)는 소스노드(Ns)에 접속된 애노드전극과, 저전위 픽셀전원(EVSS)에 접속된 캐소드전극과, 애노드전극과 캐소드전극 사이에 위치하는 유기 또는 무기 화합물층을 포함한다. 유기 또는 무기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)으로 이루어진다. 애노드전극에 인가되는 전압이 캐소드전극에 인가되는 저전위 픽셀전원(EVSS)에 비해 동작점 전압 이상으로 높아지면 발광 소자(EL)는 턴 온 된다. 발광 소자(EL)가 턴 온 되면, 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)에서 광이 생성된다.
구동 TFT(DT)는 구동 소자이다. 구동 TFT(DT)는 게이트 노드(Ng)와 소스 노드(Ns) 간의 전압차에 따라 발광 소자(EL)에 흐르는 픽셀 전류를 생성한다. 구동 TFT(DT)는 게이트 노드(Ng)에 접속된 게이트 전극, 고전위 픽셀전원(EVDD)에 접속된 제1 전극, 및 소스 노드(Ns)에 접속된 제2 전극을 구비한다. 스토리지 커패시터(Cst)는 게이트 노드(Ng)와 소스 노드(Ns) 사이에 접속되어 구동 TFT(DT)의 게이트-소스 간 전압을 저장한다.
제1 스위치 TFT(ST1)는 스캔신호(SCAN(k))에 따라 데이터라인(15)과 게이트 노드(Ng) 사이의 전류 흐름을 온 시켜, 데이터라인(15)에 충전되어 있는 데이터전압을 게이트 노드(Ng)에 인가한다. 제1 스위치 TFT(ST1)는 게이트라인(17(k))에 접속된 게이트전극, 데이터라인(15)에 접속된 제1 전극, 및 게이트 노드(Ng)에 접속된 제2 전극을 구비한다. 제2 스위치 TFT(ST2)는 스캔신호(SCAN(k))에 따라 리드-아웃 라인(16)과 소스 노드(Ns) 사이의 전류 흐름을 온 시켜, 픽셀 전류에 따른 소스 노드(Ns)의 전압을 리드-아웃 라인(16)으로 전달한다. 제2 스위치 TFT(ST2)는 게이트라인(17(k))에 접속된 게이트전극, 소스 노드(Ns)에 접속된 제1 전극, 및 리드-아웃 라인(16)에 접속된 제2 전극을 구비한다.
이러한 픽셀 구조는 일 예시에 불과하며, 본 명세서의 기술적 사상은 픽셀 구조에 제한되지 않고, 구동 TFT(DT)의 전기적 특성(문턱전압 또는 전자 이동도)을 센싱할 수 있는 다양한 픽셀 구조에 적용될 수 있음에 주의하여야 한다.
호스트 시스템(14)은 다양한 인터페이스 회로를 통해 타이밍 콘트롤러(11)에 연결되어, 패널 구동에 필요한 각종 신호들(DATA, DE, SC-FLAG)을 타이밍 콘트롤러(11)로 전송한다. 호스트 시스템(14)은 도 4와 같이 그래픽 프로세서 유닛(GPU)과 메모리(DDR)를 포함하여 입력 영상 소스를 미리 정해진 어플리케이션에 따라 목적에 맞게 가공한 후에 타이밍 콘트롤러(11)에 전송할 수 있다. 영상 소스는 스트리밍(streaming) 형태로 입력되므로, 데이터 가공을 위해 영상 소스가 메모리(DDR)에 일시적으로 저장될 필요가 있다. 영상 소스는 1 프레임 단위로 가공되는 것이 통상적인데, 이는 데이터 가공에 소요되는 비용 및 복잡도를 줄이기 위함이다.
그래픽 프로세서 유닛(GPU)은 다양한 영상 처리 커맨드에 따라 영상 데이터를 1 프레임 단위로 영상 처리하고, 영상 처리된 프레임 데이터를 드로(draw) 커맨드를 사용하여 메모리(DDR)에 저장하는 방식으로 랜더링 동작을 수행한다. 메모리(DDR)는 랜더링 동작과 전송 동작이 서로 다른 영역에서 동시에 이뤄질 수 있도록 도 5 및 도 6과 같이 2개의 영역들(A,B)로 2 분할되어 있다. 영역 A에서 제N 프레임 영상 데이터에 대한 랜더링 동작이 수행되는 동안 영역 B에서 제N-1 프레임 영상 데이터가 데이터 인에이블 신호(DE)에 동기되어 전송될 수 있다. 제N 프레임 영상 데이터에 대한 랜더링 동작이 완료되면, 그래픽 프로세서 유닛(GPU)은 영역 A로부터 제N 프레임 영상 데이터를 데이터 인에이블 신호(DE)에 동기시켜 타이밍 콘트롤러(11)로 전송한다. 이때, 그래픽 프로세서 유닛(GPU)은 제N+1 영상 데이터에 대한 영상 처리를 수행하고 영역 B를 대상으로 제N+1 영상 데이터에 대한 랜더링 동작을 수행한다.
입력 영상의 복잡도는 실시간적으로 변화될 수 있다. 랜더링 처리에 소요되는 시간은 단순한 영상에 비해 복잡한 영상에서 더 길어진다. 이러한 이유로 메모리(DDR)의 제1 영역에서의 데이터 전송에 소요되는 시간과 제2 영역에서의 데이터 랜더링에 소요되는 시간이 불일치할 수 있다. 예를 들어, 상기 제N 프레임 영상 데이터에 비해 상기 제N+1 영상 데이터가 더 복잡한 경우, 영역 A에서 제N 프레임 영상 데이터가 전송 완료된 시점에서도 그래픽 프로세서 유닛(GPU)이 제N+1 영상 데이터에 대한 랜더링 동작을 영역 B를 대상으로 여전히 수행하고 있을 수 있다. 이때, 그래픽 프로세서 유닛(GPU)은 제N+1 영상 데이터에 대한 랜더링 동작이 완료될 때까지 수직 블랭크 구간을 확장함으로써, 제N+1 영상 데이터가 불완전하게 랜더링 된 상태로 전송되는 것을 미연에 방지한다. 수직 블랭크 구간 동안에는 데이터 인에이블 신호(DE)가 트랜지션 없이 로직 로우 상태로만 전송되기 때문에 영상 데이터의 전송이 불가능하다.
이와 같이, 그래픽 프로세서 유닛(GPU)은 영상의 복잡도에 따라 수직 블랭크 구간의 길이를 가변함으로써 데이터 랜더링 시간을 확보할 수 있다. 한 프레임 중에서 수직 블랭크 구간의 길이가 변하면 프레임 주파수가 가변되는 데, 이를 VRR(Variable Refresh Rate) 기술이라 한다. VRR 기술은 입력 영상에 따라 프레임 주파수를 가변하여 영상의 티어링(tearing) 현상을 억제하고 더욱 부드러운 영상 화면을 제공하기 위한 것이다. 가변 프레임 주파수 환경에서, 수직 블랭크 구간의 길이는 프레임 주파수에 따라 변하지만 수직 액티브 구간의 길이는 고정된다. 수직 블랭크 구간은 미리 설정된 가변 프레임 주파수의 범위 내에서 가장 빠른 프레임 주파수에서 가장 짧고, 프레임 주파수가 느려질수록 증가되도록 설정될 수 있다.
그래픽 프로세서 유닛(GPU)은 메모리(DDR)의 제1 영역 또는 제2 영역에서 데이터 랜더링 동작이 완료되면, 랜더링 완료된 영상 데이터를 전송하기에 앞서, 수직 블랭크 구간 내에서 랜더링 완료 신호(SC-FLAG)를 타이밍 콘트롤러(11)로 전송한다. 그래픽 프로세서 유닛(GPU)은 랜더링 완료 신호(SC-FLAG)를 타이밍 콘트롤러(11)로 전송하고 일정 시간 후에, 트랜지션 상태의 데이터 인에이블 신호(DE)와 상기 랜더링 완료된 후속 프레임의 영상 데이터를 동기시켜 타이밍 콘트롤러(11)로 전송한다. 상기 일정 시간은 프레임 주파수의 가변에 무관하게 고정된 길이를 갖는다.
호스트 시스템(14)은 어플리케이션 프로세서, 퍼스널 컴퓨터, 셋탑 박스 등으로 구현될 수 있으나 이에 한정되지 않는다. 호스트 시스템(14)은 시스템 보드 상에 실장될 수 있으나 이에 한정되지 않는다. 호스트 시스템(14)은 사용자 명령/데이터를 수신하는 입력부, 메인 전원을 발생하는 메인 전원부를 더 포함할 수 있다.
타이밍 콘트롤러(11)는 호스트 시스템(14)으로부터 가변 프레임 주파수에 동기되는 데이터 인에이블신호(DE), 입력 영상 데이터(IDATA), 및 랜더링 완료 신호(SC-FLAG) 등을 수신한다.
타이밍 콘트롤러(11)는 수직 블랭크 구간 내에서 랜더링 완료 신호(SC-FLAG)를 기준으로 센싱 구간을 설정한다. 타이밍 콘트롤러(11)는 랜더링 완료 신호(SC-FLAG)에 맞춰 센싱 구동을 구현함으로써, 동일 픽셀 그룹 라인에 대한 휘도 원복 구간의 길이가 프레임 주파수의 변화에 의해 가변되는 것을 미연에 방지하고 센싱 신뢰성을 높일 수 있다. 타이밍 콘트롤러(11)는 동일 픽셀 그룹 라인에 대한 휘도 원복 구간의 길이를 프레임 주파수의 변화에 무관하게 고정시킴으로써, 프레임 주파수가 급변할 때 보상 픽셀과 비 보상 픽셀 간의 휘도 편차로 인해 보상 픽셀의 위치가 사용자에게 인지되는 문제점을 해결할 수 있다. 이에 대해서는 도 15 내지 도 19를 통해 상세히 설명하기로 한다.
타이밍 콘트롤러(11)는 디스플레이 구동, 센싱 구동, 및 휘도 원복 구동이 시간적으로 분리되도록 패널 구동회로(121, 13)와 센싱 회로(122)의 동작 타이밍을 제어할 수 있다.
디스플레이 구동이란 1 프레임 중의 수직 액티브 구간 내에서 디스플레이 구동을 위한 제1 데이터전압(이하, 디스플레이용 데이터전압이라 함)을 픽셀 그룹 라인들에 기입하여 입력 영상을 표시패널(10)에 재현하는 구동이다. 센싱 구동이란 1 프레임 중의 수직 블랭크 구간 내에서 특정 픽셀 그룹 라인(이하, 센싱 픽셀 그룹 라인이라 함)에 배치된 픽셀들(PXL)에 제2 데이터전압(이하, 센싱용 데이터전압이라 함)을 기입하여 해당 픽셀들(PXL)의 전기적 특성을 센싱 및 보상하기 위한 구동이다. 그리고, 휘도 원복 구동은 상기 센싱 동작이 완료된 상기 센싱 픽셀 그룹 라인의 픽셀들(PXL)에 휘도 보상 게인이 적용된 제3 데이터전압(이하, 휘도 원복용 데이터전압이라 함)을 기입하여 센싱 동작으로 인한 휘도 손실을 보상하기 위한 구동이다. 제3 데이터전압은, 제1 데이터전압에 휘도 보상 게인이 적용된 전압이기 때문에, 제1 데이터전압과 상이할 수 있다. 휘도 원복 구동은 센싱 픽셀 그룹 라인에 배치된 픽셀들(PXL)에 후속 프레임의 제2 데이터전압이 기입될 때까지 수행된다.
타이밍 콘트롤러(11)는 디스플레이 구동시, 데이터 인에이블신호(DE) 등의 타이밍 신호들에 기초하여 데이터 집적회로(12)의 동작 타이밍을 제어하기 위한 제1 데이터 제어신호(DDC)와, 게이트 드라이버(13)의 동작 타이밍을 제어하기 위한 제1 게이트 제어신호(GDC)를 생성할 수 있다. 한편, 타이밍 콘트롤러(11)는 센싱 구동시, 데이터 인에이블신호(DE) 등의 타이밍 신호들에 기초하여 데이터 집적회로(12)의 동작 타이밍을 제어하기 위한 제2 데이터 제어신호(DDC)와, 게이트 드라이버(13)의 동작 타이밍을 제어하기 위한 제2 게이트 제어신호(GDC)를 생성할 수 있다. 또한, 타이밍 콘트롤러(11)는 휘도 원복 구동시, 데이터 인에이블신호(DE) 등의 타이밍 신호들에 기초하여 데이터 집적회로(12)의 동작 타이밍을 제어하기 위한 제3 데이터 제어신호(DDC)와, 게이트 드라이버(13)의 동작 타이밍을 제어하기 위한 제3 게이트 제어신호(GDC)를 생성할 수 있다.
타이밍 콘트롤러(11)는 게이트 및 데이터 제어신호들(GDC,DDC)을 기초로 표시패널(10)의 픽셀 그룹 라인들에 대한 디스플레이 구동 타이밍과 센싱 구동 타이밍과 휘도 원복 구동 타이밍을 개별적으로 제어함으로써, 영상 표시 중에 실시간으로 픽셀들(PXL)의 전기적 특성이 픽셀 그룹 라인 단위로 센싱 및 보상되도록 할 수 있다.
타이밍 콘트롤러(11)는 한 프레임 중의 수직 액티브 구간에서 디스플레이 구동이 구현되도록 패널 구동회로(121, 13)의 동작을 제어할 수 있고, 상기 한 프레임 중에서 수직 액티브 구간에 앞선 수직 블랭크 구간 내에서 센싱 구동이 구현되도록 패널 구동회로(121, 13)와 센싱 회로(122)의 동작을 제어할 수 있다. 그리고, 타이밍 콘트롤러(11)는 센싱된 픽셀 그룹 라인을 대상으로 한 센싱 구동의 종료 시점과 디스플레이 구동의 시작 시점 사이에서 휘도 원복 구동이 구현되도록 패널 구동회로(121, 13)의 동작을 제어할 수 있다.
수직 액티브 구간은 데이터 인에이블 신호(DE)의 트랜지션(transition) 구간에 대응되며 디스플레이용 데이터전압이 모든 픽셀 그룹 라인들에 배치된 픽셀들(PXL)에 기입되는 기간이다. 수직 블랭크 구간은 데이터 인에이블 신호(DE)의 넌 트랜지션(non-transition) 구간에 대응되며 디스플레이용 데이터전압의 기입이 중지되는 기간으로서, 센싱 구간을 포함하며 또한 휘도 원복 구간을 부분적으로 포함할 수 있다. 센싱 구간 내에서 센싱용 데이터전압이 센싱 픽셀 그룹 라인에 배치된 픽셀들(PXL)에 기입되고, 상기 센싱 구간에 이은 휘도 원복 구간 내에서 휘도 원복용 데이터전압이 상기 센싱 픽셀 그룹 라인에 배치된 픽셀들(PXL)에 기입될 수 있다.
게이트 드라이버(13)는 타이밍 콘트롤러(11)의 제어하에 디스플레이용 스캔 신호(SCAN)와 센싱용 스캔 신호와 휘도 원복용 스캔 신호를 구분하여 생성할 수 있다.
디스플레이 구동을 구현하기 위해, 게이트 드라이버(13)는 수직 액티브 구간에서 제1 게이트 제어신호(GDC)에 따라 디스플레이용 스캔 신호를 생성하여 픽셀 그룹 라인들에 연결된 게이트라인들(17)에 순차적으로 공급할 수 있다.
센싱 구동을 구현하기 위해, 게이트 드라이버(13)는 수직 블랭크 구간 내에서, 제2 게이트 제어신호(GDC)에 따라 센싱용 스캔 신호를 생성하여 센싱 픽셀 그룹 라인에 연결된 게이트라인(17)에 공급할 수 있다. 이어서, 휘도 원복 구동을 구현하기 위해, 게이트 드라이버(13)는 제3 게이트 제어신호(GDC)에 따라 휘도 원복용 스캔 신호를 생성하여 상기 센싱 픽셀 그룹 라인에 연결된 게이트라인(17)에 더 공급할 수 있다.
수직 블랭크 구간마다 일 픽셀 그룹 라인씩 센싱 구동되는 경우, 복수의 수직 블랭크 구간들에서의 동작에 따라 센싱 픽셀 그룹 라인의 위치가 랜덤하게 분산될 수 있다. 이렇게 센싱 픽셀 그룹 라인의 위치가 랜덤하게 분산되면 시각적인 적분 효과에 의해 센싱 픽셀 그룹 라인의 위치가 인지되는 부작용이 최소화될 수 있다.
게이트 드라이버(13)는 게이트 드라이버 인 패널(Gate-driver In Panel, GIP) 방식에 따라 표시패널(10)의 비 표시영역(NA)에 형성될 수 있다.
DAC(121)는 데이터라인들(15)에 연결된다. DAC(121)는 타이밍 콘트롤러(11)의 제어하에 디스플레이용 데이터전압과 센싱용 데이터전압과 휘도 원복용 데이터전압을 구분하여 생성할 수 있다.
디스플레이 구동을 구현하기 위해, DAC(121)는 수직 액티브 구간 내에서, 랜더링 된 영상 데이터(DATA)를 제1 데이터 제어신호(DDC)에 따라 디스플레이용 데이터전압으로 변환하고, 상기 디스플레이용 데이터전압을 상기 디스플레이용 스캔 신호(SCAN)에 동기시켜 데이터라인들(15)에 공급할 수 있다.
센싱 구동을 구현하기 위해, DAC(121)는 수직 블랭크 구간 내에서, 제2 데이터 제어신호(DDC)에 따라 일정 레벨의 센싱용 데이터전압을 생성하고, 상기 센싱용 데이터전압을 상기 센싱용 스캔 신호에 동기시켜 데이터라인들(15)에 공급할 수 있다.
휘도 원복 구동을 구현하기 위해, DAC(121)는 제3 데이터 제어신호(DDC)에 따라 휘도 보상 게인이 반영된 영상 데이터(DATA)를 휘도 원복용 데이터전압으로 변환하고, 상기 휘도 원복용 데이터전압을 상기 휘도 원복용 스캔 신호에 동기시켜 데이터라인들(15)에 공급할 수 있다.
센싱 회로(122)는 센싱 구동시에 리드-아웃 라인들(16)을 통해 센싱 픽셀 그룹 라인의 타겟 픽셀들(PXL)에 연결된다. 센싱 회로(122)는 수직 블랭크 구간 내에 위치하는 센싱 구간에서 상기 타겟 픽셀들(PXL)에 포함된 구동 TFT(DT)의 전기적 특성을 리드-아웃 라인들(16)을 통해 센싱한다. 센싱 회로(122)는 전압 센싱형으로 구현될 수도 있고, 전류 센싱형으로 구현될 수도 있다.
전압 센싱형 센싱 회로(122)는 샘플링 회로와 아날로그-디지털 컨버터를 포함할 수 있다. 샘플링 회로는 리드-아웃 라인(16)의 기생 커패시터에 저장된 타겟 픽셀(PXL)의 특정 노드 전압을 직접 샘플링한다. 아날로그-디지털 컨버터는 샘플링 회로에서 샘플링된 아날로그 전압을 디지털 센싱값으로 변환한 후에, 타이밍 콘트롤러(11)로 전송한다.
전류 센싱형 센싱 회로(122)는 전류 적분기와 샘플링 회로와 아날로그-디지털 컨버터를 포함할 수 있다. 전류 적분기는 타겟 픽셀(PXL)에 흐르는 픽셀 전류를 적분하여 센싱 전압을 출력한다. 샘플링 회로는 전류 적분기에서 출력되는 센싱 전압을 샘플링한다. 아날로그-디지털 컨버터는 샘플링 회로에서 샘플링된 아날로그 전압을 디지털 센싱값으로 변환한 후에, 타이밍 콘트롤러(11)로 전송한다.
도 7은 호스트 시스템과 타이밍 콘트롤러 간에 가변 프레임 주파수에 따른 신호들을 주고 받는 것을 보여주는 도면이다. 그리고, 도 8 및 도 9는 입력 영상에 따라 프레임 주파수를 가변하는 VRR 기술을 설명하기 위한 도면들이다.
도 7을 참조하면, 호스트 시스템(14)은 입력 영상의 데이터 랜더링 시간을 고려하여 수직 블랭크 구간의 길이(즉, 데이터 인에이블 신호의 넌 트랜지션 구간의 길이)를 변경시킴으로써 프레임 주파수를 가변한다. 프레임 주파수의 가변에 의해 급격한 영상 변화에 따른 화면 짤림, 화면 떨림, 입력 지연 등의 문제가 해결될 수 있다. 호스트 시스템(14)은 입력 영상의 데이터 랜더링 시간에 따라 프레임 주파수를 40Hz~240Hz의 주파수 범위 내에서 조정하거나, 정지 영상인 경우, 호스트 시스템(14)은 프레임 주파수를 1Hz~10Hz의 주파수 범위 내에서 조정할 수 있으나, 이에 한정되지 않는다. 가변 프레임 주파수의 범위는 모델 및 스펙에 따라 다르게 설정될 수 있다.
호스트 시스템(14)은 도 8과 같이 수직 액티브 구간(Vactive)의 길이를 고정하고, 입력 영상의 데이터 랜더링 시간에 따라 수직 블랭크 구간(Vblank)의 길이를 조정함으로써, 프레임 주파수를 가변할 수 있다. 예를 들어, 도 9와 같이, 호스트 시스템(14)은 144Hz 모드를 구현하기 위해 제1 수직 블랭크 구간(Vblank1)을 포함할 수 있다. 호스트 시스템(14)은 100Hz 모드를 구현하기 위해 제1 수직 블랭크 구간(Vblank1)보다 "X"구간만큼 증가된 제2 수직 블랭크 구간(Vblank2)을 포함할 수 있다. 호스트 시스템(14)은 80Hz 모드를 구현하기 위해 제1 수직 블랭크 구간(Vblank1)보다 "Y"구간만큼 증가된 제3 수직 블랭크 구간(Vblank3)을 포함할 수 있다. 호스트 시스템(14)은 60Hz 모드를 구현하기 위해 제1 수직 블랭크 구간(Vblank1)보다 "Z"구간만큼 증가된 제4 수직 블랭크 구간(Vblank4)을 포함할 수 있다.
도 10 내지 도 12b는 외부 보상 기술에서, 센싱 픽셀 그룹 라인의 위치에 따른 휘도 원복 구간의 길이 편차를 보상하기 위한 센싱 픽셀 그룹 라인 보상(Sensing pixel group Line Compensation, 이하 SLC라 함) 기술을 설명하기 위한 도면들이다.
도 10과 같이 X Hz의 고정 프레임 주파수 환경일 때, 제N-1 프레임의 수직 블랭크 구간(Vblank)에서 제m-1 픽셀 그룹 라인의 픽셀들(즉, SCAN(m-1)을 공급받는 픽셀 그룹 라인의 픽셀들)이 센싱되고, 제N 프레임(X Hz)의 수직 블랭크 구간(Vblank)에서 제4 픽셀 그룹 라인의 픽셀들(즉, SCAN(4)을 공급받는 픽셀 그룹 라인의 픽셀들)이 센싱되는 경우를 살펴본다.
제m-1 픽셀 그룹 라인의 픽셀들은 제1 디스플레이 구간(DTME1)내에서, 제m-1 디스플레이용 스캔 신호(SCAN(m-1))에 따라 디스플레이용 데이터전압을 충전(WT-DIS 동작)한 후, 제1 디스플레이 구간(DTME1)의 나머지 시간 동안 상기 디스플레이용 데이터전압에 따른 발광 상태를 유지한다(HLD-DIS 동작). 제1 디스플레이 구간(DTME1)은 제N-1 프레임의 수직 액티브 구간(Vactive) 및 수직 블랭크 구간(Vblank)에 부분적으로 겹친다.
제m-1 픽셀 그룹 라인의 픽셀들은 제1 디스플레이 구간(DTME1)에 이은 센싱 구간(STME) 내에서, 센싱용 스캔 신호에 따라 센싱용 데이터전압을 충전(WT-SEN 동작)한 후, 비 발광 상태로 센싱 된다. 이 센싱 구간(STME)은 제N-1 프레임의 수직 블랭크 구간(Vblank) 내에 위치한다.
제m-1 픽셀 그룹 라인의 픽셀들은 센싱 구간(STME)에 이은 제1 휘도 원복 구간(RTME1) 내에서, 휘도 원복용 스캔 신호에 따라 휘도 원복용 데이터전압을 충전(WT-RCV 동작)한 후, 제1 휘도 원복 구간(RTME1)의 나머지 시간 동안 상기 휘도 원복용 데이터전압에 따른 발광 상태를 유지한다(HLD-RCV 동작). 제1 휘도 원복 구간(RTME1)은 제N-1 프레임의 수직 블랭크 구간(Vblank)과 제N 프레임의 수직 액티브 구간(Vactive)에 부분적으로 중첩될 수 있다.
제4 픽셀 그룹 라인의 픽셀들은 제2 디스플레이 구간(DTME2)내에서, 제4 디스플레이용 스캔 신호(SCAN(4))에 따라 디스플레이용 데이터전압을 충전(WT-DIS 동작)한 후, 제2 디스플레이 구간(DTME2)의 나머지 시간 동안 상기 디스플레이용 데이터전압에 따른 발광 상태를 유지한다(HLD-DIS 동작). 제2 디스플레이 구간(DTME2)은 제N 프레임의 수직 액티브 구간(Vactive) 및 수직 블랭크 구간(Vblank)에 부분적으로 중첩된다.
제4 픽셀 그룹 라인의 픽셀들은 제2 디스플레이 구간(DTME2)에 이은 센싱 구간(STME) 내에서, 센싱용 스캔 신호에 따라 센싱용 데이터전압을 충전(WT-SEN 동작)한 후, 비 발광 상태로 센싱의 대상이 된다. 이 센싱 구간(STME)은 제N 프레임의 수직 블랭크 구간(Vblank) 내에 위치한다.
제4 픽셀 그룹 라인의 픽셀들은 센싱 구간(STME)에 이은 제2 휘도 원복 구간(RTME2) 내에서, 휘도 원복용 스캔 신호에 따라 휘도 원복용 데이터전압을 충전(WT-RCV 동작)한 후, 제2 휘도 원복 구간(RTME2)의 나머지 시간 동안 상기 휘도 원복용 데이터전압에 따른 발광 상태를 유지한다(HLD-RCV 동작). 제2 휘도 원복 구간(RTME2)은 제N 프레임의 수직 블랭크 구간(Vblank)과 제N+1 프레임의 수직 액티브 구간(Vactive)에 부분적으로 중첩된다.
고정 프레임 주파수 환경이므로, 제N-1 프레임의 수직 블랭크 구간(Vblank)과 제N 프레임의 수직 블랭크 구간(Vblank)의 길이는 동일하다. 또한, 제N-1 프레임의 수직 블랭크 구간(Vblank)과 제N 프레임의 수직 블랭크 구간(Vblank) 각각에서, 센싱 구간(STME)은 동일한 시간적 길이를 갖는다. 또한, 고정 프레임 주파수 환경이므로, 제m-1 픽셀 그룹 라인의 픽셀들이 디스플레이 구동, 센싱 구동, 및 휘도 원복 구동되는 데 필요한 1 프레임의 길이와, 제4 픽셀 그룹 라인의 픽셀들이 디스플레이 구동, 센싱 구동, 및 휘도 원복 구동되는 데 필요한 1 프레임의 길이는 서로 동일하다.
제N-1 프레임의 수직 액티브 구간(Vactive) 내에서, 제m-1 디스플레이용 스캔 신호(SCAN(m-1))는 제4 디스플레이용 스캔 신호(SCAN(4))보다 위상이 늦다. 따라서, 제m-1 픽셀 그룹 라인의 픽셀들을 대상으로 한 제1 디스플레이 구간(DTME1)은 상대적으로 짧고 그 대신에 제1 휘도 원복 구간(RTME1)이 상대적으로 길다.
제N 프레임의 수직 액티브 구간(Vactive) 내에서, 제4 디스플레이용 스캔 신호(SCAN(4))는 제m-1 디스플레이용 스캔 신호(SCAN(m-1))보다 위상이 늦다. 따라서, 제4 픽셀 그룹 라인의 픽셀들을 대상으로 한 제2 디스플레이 구간(DTME2)은 상대적으로 길고 그 대신에 제2 휘도 원복 구간(RTME2)이 상대적으로 짧다.
그런데, 도 11과 같이 한 화면 내의 모드 픽셀들에 동일한 밝기의 이미지를 표시할 때, 센싱 픽셀 그룹 라인(PXL-B)의 픽셀들은 수직 블랭크 구간(Vblank) 내의 센싱 구간(STME) 동안 비 발광되므로 비 센싱 픽셀 그룹 라인(PXL-A)의 픽셀들에 비해 "△L"만큼 낮은 휘도를 발휘할 수 있다. 상기 센싱 픽셀 그룹 라인(PXL-B)은 도 10의 예에서 제m-1 및 제4 픽셀 그룹 라인들일 수 있다.
도 10의 예에서, 제1 휘도 원복 구간(RTME1)과 제2 휘도 원복 구간(RTME2)은 이러한 휘도 손실을 보상하기 위한 것이다. 제1 휘도 원복 구간(RTME1)과 제2 휘도 원복 구간(RTME2)은 시간적 길이가 서로 다르므로, 차등적으로 휘도 보상 게인이 적용될 수 있다. 휘도 보상 게인이 적용되면, 도 11과 같이 디스플레이 구간에 비해 휘도 원복 구간에서의 휘도가 상대적으로 높아지기 때문에, 한 화면 내의 모드 픽셀들에서 실질적으로 동일 휘도를 구현할 수 있게 된다.
휘도 보상 게인의 크기와 휘도 원복 구간의 시간적 길이는 서로 반비례 관계를 가질 수 있다. 센싱 픽셀 그룹 라인의 상대적 위치에 상관없이 모든 센싱 픽셀 그룹 라인들은 동일한 길이의 센싱 구간을 가지기 때문에, 동일한 휘도 손실분을 갖는다. 다만, 센싱 픽셀 그룹 라인들은 상대적 위치에 따라 서로 다른 길이의 휘도 원복 구간을 가지기 때문에, 휘도 손실분을 보상할 수 있는 휘도 보상 게인의 크기가 센싱 픽셀 그룹 라인들에서 다르게 적용될 수 있다.
휘도 보상 게인의 크기는 도 12a와 같이 소정 시간 크기로 그룹핑 된 휘도 원복 블록 구간 별로 차등적으로 설정될 수 있다. 이렇게 하면, 휘도 보상 게인 로직이 간소화되고 보상 처리 속도가 빠른 장점이 있다.
휘도 보상 게인의 크기는 도 12b와 같이 매 센싱 픽셀 그룹 라인마다 달라지는 개개의 휘도 원복 구간 별로 차등적으로 설정될 수 있다. 이렇게 하면, 보상의 정확도가 증가하는 장점이 있다.
휘도 보상 게인에 의한 영상 데이터의 보정 동작은 타이밍 콘트롤러에서 수행될 수 있다. 타이밍 콘트롤러는 센싱 픽셀 그룹 라인의 픽셀에 기입될 영상 데이터에 휘도 보상 게인을 적용하기 위한 SLC 보상 로직 회로를 더 포함할 수 있다.
도 10 내지 도 12b를 통해 전술한 SLC 기술은 고정 프레임 주파수 환경에서 심플한 로직으로 구현될 수 있다. 매 프레임 마다 센싱 픽셀 그룹 라인의 위치는 미리 정해지는데, 고정 프레임 주파수 환경이기 때문에 동일한 센싱 픽셀 그룹 라인에 대한 휘도 원복 구간의 길이는 프레임이 바뀌더라도 변하지 않는다. 즉, 고정 프레임 주파수 환경이기 때문에 센싱 픽셀 그룹 라인의 위치 각각에 대해 서로 다른 고정 길이를 갖도록 휘도 원복 구간이 미리 매칭될 수 있는 것이다. 그리고, 서로 다른 고정 길이를 갖는 휘도 원복 구간들에 대해 휘도 보상 게인이 차등적으로 미리 정해질 수 있는 것이다.
도 13은 본 명세서의 일 비교예로서, 프레임 주파수의 빠르기에 따라 길이가 변하는 수직 블랭크 구간 내에서 수직 액티브 구간의 마지막 데이터 인에이블 신호를 기준으로 센싱 구간을 설정한 예를 보여주는 도면이다. 그리고, 도 14는 센싱 구간을 도 13과 같이 설정할 때, 동일 픽셀 그룹 라인에 대한 휘도 원복 구간의 길이가 프레임 주파수의 가변에 따라 달라지는 것을 보여주는 도면이다.
도 13을 참조하면, 타이밍 콘트롤러는 프레임 주파수의 빠르기에 따라 길이가 변하는 수직 블랭크 구간(Vblank) 내에서 수직 액티브 구간의 마지막 데이터 인에이블 신호(Last DE)의 폴링 에지(FE) 기준으로 센싱 구간을 설정할 수 있다. 예컨대, 타이밍 콘트롤러는 상기 폴링 에지(FE)를 기준으로 △T만큼 지연된 t1 타이밍부터 시작해서 t2 타이밍까지를 센싱 구간으로 설정할 수 있다. 이때, t2 타이밍부터 시작되는 휘도 원복 기간의 길이는 프레임 주파수의 빠르기에 따라 변한다.
가변 프레임 주파수 환경에서 도 13과 같이 센싱 구간이 설정되는 경우에는 전술한 SLC 기술이 적용되기 어렵다. 왜냐하면, 동일한 센싱 픽셀 그룹 라인에 대한 휘도 원복 구간의 길이가 프레임 주파수의 빠르기에 따라 달라지기 때문이다.
예를 들어, 도 14와 같이 J Hz의 프레임 주파수를 갖는 제N-1 프레임과, J Hz보다 빠른 K Hz의 프레임 주파수를 갖는 제N 프레임 각각에서, 제4 픽셀 그룹 라인의 픽셀들(즉, SCAN(4)를 공급받는 픽셀 그룹 라인의 픽셀들)이 연속해서 센싱되는 것을 가정한다.
수직 블랭크 구간(Vblank)은 제N 프레임에 비해 상대적으로 프레임 주파수가 더 느린 제N-1 프레임에서 더 길게 설정된다. 제N-1 및 제N 프레임들에서 휘도 원복 구간의 길이는 수직 블랭크 구간(Vblank)의 길이에 의해 결정된다. 따라서, 동일한 제4 픽셀 그룹 라인을 대상으로 한, 제N-1 프레임의 제1 휘도 원복 구간(RTME1)이 제N 프레임의 제2 휘도 원복 구간(RTME2)에 비해 길어진다.
이렇게 휘도 원복 구간의 길이가 센싱 픽셀 그룹 라인의 상대적 위치뿐만 아니라 프레임 주파수의 빠르기에 따라 더 달라지는 가변 프레임 주파수 환경에서는, 타이밍 콘트롤러가 프레임 주파수 변화에 따른 휘도 원복 구간의 길이 변화를 미리 예측할 수 없기 때문에 SLC 기술을 적용하기가 불가능하다. 이를 부연 설명하면 다음과 같다.
타이밍 콘트롤러는 호스트 시스템으로부터 가변 프레임 주파수에 관한 정보를 별도로 받는 것이 아니라, 호스트 시스템으로부터 전송 받은 데이터 인에이블 신호(DE)를 참조로 하여 각 프레임에 대한 프레임 주파수를 판단한다. 타이밍 콘트롤러는 특정 프레임에서 데이터 인에이블 신호(DE)의 트랜지션 구간(즉, 로직 로우 전압과 로직 하이 전압 사이에서 교번하는 펄스들이 존재하는 구간)을 해당 프레임의 수직 액티브 구간(Vactive)으로 판단하고, 데이터 인에이블 신호(DE)의 넌 트랜지션 구간(즉, 상기 펄스들 없이 로직 로우 전압으로만 유지되는 구간)을 해당 프레임의 수직 블랭크 구간(Vblank)으로 판단한다.
그런데, 타이밍 콘트롤러는 제N 프레임에서 데이터 인에이블 신호(DE)의 첫번째 펄스가 라이징되기 전까지는 제N-1 프레임의 수직 블랭크 구간(Vblank)의 길이를 미리 알 수 없고, 마찬가지로 제N+1 프레임에서 데이터 인에이블 신호(DE)의 첫번째 펄스가 라이징 시작되기 전까지는 제N 프레임의 수직 블랭크 구간(Vblank)의 길이를 미리 알 수 없다. 다시 말해, 타이밍 콘트롤러는 제N-1 프레임에서 프레임 주파수(J Hz)에 따른 제1 휘도 원복 구간(RTME1)의 길이를 예측할 수 없기 때문에, 적절한 휘도 보상 게인을 제1 휘도 원복 구간(RTME1)에 적용하기 어렵다. 마찬가지로, 타이밍 콘트롤러는 제N 프레임에서 프레임 주파수(K Hz)에 따른 제2 휘도 원복 구간(RTME2)의 길이를 예측할 수 없기 때문에, 적절한 휘도 보상 게인을 제2 휘도 원복 구간(RTME2)에 적용하기 어렵다.
동일한 센싱 픽셀 그룹 라인을 대상으로 한 제1 및 제2 휘도 원복 구간들(RTME1, RTME2)의 길이 편차가 적절한 휘도 보상 게인을 통해 보상되지 못하면, 센싱 픽셀 그룹 라인이 라인 딤으로 시인될 수 있다.
도 15는 본 명세서의 일 실시예로서, 수직 블랭크 구간 내에서 랜더링 완료 신호를 기준으로 센싱 구간을 설정한 예를 보여주는 도면이다. 그리고 도 16은 센싱 구간을 도 15와 같이 설정할 때, 동일 픽셀 그룹 라인에 대한 휘도 원복 구간의 길이가 프레임 주파수의 가변에 무관하게 고정되는 일 예를 보여주는 도면이다.
도 15를 참조하면, 본 명세서의 일 실시예에 따른 타이밍 콘트롤러는 제N-1 프레임의 수직 블랭크 구간(Vblank) 내에서 호스트 시스템으로부터 전송받은 랜더링 완료 신호(SC-FLAG)를 기준으로 센싱 구간을 설정한다. 랜더링 완료 신호(SC-FLAG)는 상기 수직 블랭크 구간(Vblank)의 종료 시점으로부터 일정 시간(TC)만큼 앞선 시점에서 펄싱(pulsing)되고, 센싱 구간은 랜더링 완료 신호(SC-FLAG)의 펄싱 에지를 기준으로 설정된다. 여기서, 펄싱 에지란 라이징 에지(rising edge) 또는 폴링 에지(falling edge)을 의미하고, 수직 블랭크 구간(Vblank)의 종료 시점은 제N 프레임의 첫번째 데이터 인에이블 신호의 라이징 에지(RE)에 동기된다. 그리고, 일정 시간(TC)의 길이는 프레임 주파수의 가변에 무관하게 고정되며, 앞 구간과 뒷 구간을 가진다.
타이밍 콘트롤러는 길이가 고정된 일정 시간(TC)에서 앞 구간(t01~t02)을 센싱 구간으로 할당하고, 뒷 구간(t02~RE)을 휘도 원복 구간으로 할당하기 때문에, 도 16과 같이 동일 픽셀 그룹 라인에 대한 휘도 원복 구간의 길이가 프레임 주파수의 변화에 의해 가변되지 않게 된다. 제1 타이밍(t01)은 랜더링 완료 신호(SC-FLAG)의 펄싱 에지(FE)에 동기될 수 있다.
타이밍 콘트롤러는 상기 수직 블랭크 구간(Vblank)에서 상기 고정된 일정 시간(TC)을 제외한 나머지 구간을 영상 홀드 구간으로 할당한다. 수직 블랭크 구간(Vblank) 내에서 영상 홀드 구간의 시작 시점은 제N-1 프레임의 마지막번째 데이터 인에이블 신호의 폴링 에지(FE)에 동기될 수 있다.
영상 홀드 구간의 길이는 프레임 주파수의 빠르기에 따라 가변되므로, 수직 블랭크 구간(Vblank) 내에서 가변 구간으로 정의될 수 있다. 반면에, 센싱 구간을 포함하는 일정 시간(TC)은 프레임 주파수의 빠르기에 무관하게 길이가 고정되므로, 수직 블랭크 구간(Vblank) 내에서 고정 구간으로 정의될 수 있다. 가변 구간은 제N-1프레임에 포함된 마지막 번째 데이터 인에이블 신호(DE)의 폴링 에지(FE)와 랜더링 완료 신호(SC-FLAG)의 펄싱 에지(FE) 사이에 위치하고, 고정 구간은 랜더링 완료 신호(SC-FLAG)의 펄싱 에지(FE)와 제N 프레임에 포함된 첫번째 데이터 인에이블 신호(DE)의 라이징 에지(RE) 사이에 위치할 수 있다.
도 17은 센싱 구간을 도 15와 같이 설정할 때, 동일 픽셀 그룹 라인에 대한 휘도 원복 구간의 길이가 프레임 주파수의 가변에 무관하게 고정되는 다른 예를 보여주는 도면이다. 그리고, 도 18은 도 17의 센싱 픽셀 그룹 라인에 인가되는 스캔 신호와 데이터전압의 구동 타이밍을 보여주는 도면이다.
도 17 및 도 18을 참조하면, 본 명세서의 일 실시예에 따른 전계 발광 표시장치는 외부 보상 방식으로 픽셀들 간 전기적 특성 편차를 보상할 때 입력 영상에 따라 프레임 주파수가 가변되더라도 보상 픽셀의 위치가 사용자에게 인지되지 않도록 하기 위한 것이다. 다시 말해, 이 전계 발광 표시장치는 가변 프레임 주파수 환경에서 SLC 기술을 적용할 때, 동일 픽셀 그룹 라인에 대한 휘도 원복 구간의 길이를 프레임 주파수의 빠르기에 무관하게 일정하도록 하여, 센싱 픽셀 그룹 라인이 라인 딤으로 시인되는 것을 방지하기 위한 것이다.
도 17 및 도 18에서와 같이 제N-1 내지 제N+1 프레임들이 각각 서로 다른 프레임 주파수 예컨대, "I Hz", "K Hz", 및 "L Hz"를 갖는 가변 프레임 주파수 환경에서, 제N 프레임에서의 제1 휘도 원복 구간(RTME1)의 길이와 제N+1 프레임에서의 제2 휘도 원복 구간(RTME1)의 길이가 프레임 주파수에 무관하게 동일하게 설정될 수 있다. 이는 센싱 구간(STME)이 랜더링 완료 신호(SC-FLAG)를 기준으로 한 일정 시간(TC) 내에 위치하기 때문에 가능해진다.
도 1과 도 17 및 도 18을 결부하여 가변 프레임 주파수 환경에서 전계 발광 표시장치의 동작을 간단히 설명하면 다음과 같다. 여기서는, 제4 픽셀 그룹 라인에 배치된 타겟 픽셀들이 센싱 구동되는 것을 가정한다.
타이밍 콘트롤러(11)는 제N-1 프레임의 수직 블랭크 구간(Vblank1)에서 호스트 시스템(14)으로부터 랜더링 완료 신호(SC-FLAG)를 수신하고, 수직 블랭크 구간(Vblank1) 내에서 랜더링 완료 신호(SC-FLAG)를 기준으로 센싱 구간(STME)을 설정하고, 패널 구동회로(121, 13)의 센싱 구동에 필요한 제2 게이트 및 데이터 제어신호들(GDC,DDC)과, 패널 구동회로(121, 13)의 휘도 원복 구동에 필요한 제3 게이트 및 데이터 제어신호들(GDC,DDC)을 출력한다.
패널 구동회로(121, 13)는 센싱 구간(STME)에서 제2 게이트 및 데이터 제어신호들(GDC,DDC)을 기준으로 센싱 구동을 위한 제2 데이터전압(Vdata2)과, 상기 제2 데이터전압(Vdata2)에 동기되는 센싱용 스캔 신호(P2)를 생성한다. 패널 구동회로(121, 13)는, 센싱 구간(STME) 내에서 제2 데이터전압(Vdata2)과 센싱용 스캔 신호(P2)를 타겟 픽셀들에 기입(WT-SEN 동작)하여 타겟 픽셀들을 센싱 구동시킨다. 센싱 구동시, 타겟 픽셀들에 포함된 구동 소자들은 제2 데이터전압(Vdata2)에 따라 온 동작되는 데 반해, 타겟 픽셀들에 포함된 발광 소자들은 비 발광된다. 이러한 센싱 구간(STME)에서, 센싱 회로(122)는 타겟 픽셀들에 포함된 구동 소자들의 전기적 특성(문턱전압, 및/또는 이동도)을 센싱한다.
패널 구동회로(121, 13)는, 센싱 구간(STME)에 이은 제1 휘도 원복 구간(RTME1)에서 제3 게이트 및 데이터 제어신호들(GDC,DDC)을 기준으로 휘도 원복 구동을 위한 제3 데이터전압(Vdata3)과, 상기 제3 데이터전압(Vdata3)에 동기되는 휘도 원복용 스캔 신호(P3)를 생성한다. 휘도 원복 구동을 위한 제3 데이터전압(Vdata3)은 상기 센싱 구간(STME) 동안의 비 발광으로 인한 휘도 손실을 보상하기 위해 휘도 보상 게인이 적용된 데이터전압이다. 휘도 보상 게인은 도 12a 및 도 12b에서와 같은 방법으로 적어도 하나 이상의 픽셀 그룹 라인 단위로 미리 설정되어 있다. 패널 구동회로(121, 13)는, 제1 휘도 원복 구간(RTME1) 내에서 휘도 보상 게인이 적용된 제3 데이터전압(Vdata3)과 휘도 원복용 스캔 신호(P3)를 타겟 픽셀들에 기입(WT-RCV 동작)하여 타겟 픽셀들을 휘도 원복 구동시킨다(HLD-RCV 동작). 이러한 WT-RCV 동작은 제N-1 프레임의 수직 블랭크 구간(Vblank1) 내에서 이뤄지며, HLD-RCV 동작은 제N 프레임의 수직 액티브 구간(Vactive) 내에서 디스플레이용 스캔 신호(P1)가 타겟 픽셀들로 기입되기 전까지 이뤄진다.
타이밍 콘트롤러(11)는 제N 프레임의 수직 액티브 구간(Vactive)에서 호스트 시스템(14)으로부터 제N 프레임의 랜더링 영상 데이터(DATA)와 데이터 인에이블 신호(DE)를 수신하고, 패널 구동회로(121, 13)의 디스플레이 구동에 필요한 제1 게이트 및 데이터 제어신호들(GDC,DDC)을 생성한다. 타이밍 콘트롤러(11)는 제N 프레임의 랜더링 영상 데이터(DATA)와 제1 게이트 및 데이터 제어신호들(GDC,DDC)을 패널 구동회로(121, 13)로 출력한다. 패널 구동회로(121, 13)는, 제N 프레임의 수직 액티브 구간(Vactive)에서 제1 데이터전압(Vdata1)과 디스플레이용 스캔 신호(P1)를 타겟 픽셀들에 기입(WT-DIS 동작)하여 타겟 픽셀들을 디스플레이 구동시킨다(HLD-DIS 동작). 이러한 WT-DIS 동작은 제N 프레임의 수직 액티브 구간(Vactive) 내에서 이뤄지며, HLD-DIS 동작은 제N+1 프레임의 수직 블랭크 구간(Vblank2)에서 랜더링 완료 신호(SC-FLAG)가 수신되기 전까지 유지된다.
이러한 본 실시예에 따르면, 동일 픽셀 그룹 라인에 대한 휘도 원복 구간(RTME1 또는 RTME2)의 길이는 프레임 주파수의 빠르기에 무관하게 일정해진다. 이렇게 되는 이유는, 타이밍 콘트롤러(11)가 랜더링 완료 신호(SC-FLAG)를 기준으로 수직 블랭크 구간의 고정 구간 내에서 센싱 구동이 이뤄지도록 패널 구동회로를 제어하기 때문이다.
본 실시예에 따르면, 휘도 원복 구간의 길이가 프레임 주파수의 가변에 따라서는 변하지 않고, 디스플레이용 스캔 신호(SCAN(1)~SCAN(m))의 기입 순서에 따라 다르게 미리 설정되어 있기 때문에, 타이밍 콘트롤러(11)는 도 12a 및 도 12b와 같은 방법으로 휘도 원복 구간의 길이에 맞는 휘도 보상 게인을 선택하여 패널 구동회로(121, 13)에 공급할 수 있다. 그러면, 패널 구동회로(121, 13)는 적절한 휘도 보상 게인이 적용된 제3 데이터전압을 생성하여 센싱 픽셀 그룹 라인의 타겟 픽셀들에 기입함으로써, 센싱 픽셀 그룹 라인이 라인 딤으로 시인되는 것을 방지할 수 있다.
본 실시예에 따르면, 연속된 제1 프레임과 제2 프레임의 프레임 주파수가 서로 상이할 때, 한 프레임 내에서 데이터 인에이블 신호가 펄싱(pulsing)되는 수직 액티브 구간의 길이는, 상기 제1 프레임과 제2 프레임에서 서로 동일하다. 반면에, 한 프레임 내에서 데이터 인에이블 신호가 넌 펄싱(non-pulsing)되는 수직 블랭크 구간의 길이는, 상기 제1 프레임과 상기 제2 프레임에서 서로 다르다.
본 실시예에서, 센싱 구간(STME)을 사이에 두고 디스플레이 구간(DTME)과 휘도 원복 구간(RTME1 또는 RTME2)이 위치한다. 여기서, 센싱 구간(STME), 디스플레이 구간(DTME), 및 휘도 원복 구간(RTME1 또는 RTME2)은 동일 픽셀을 대상으로 한다. 디스플레이 구간(DTME)은 제1 발광 구간으로 명칭될 수 있고, 휘도 원복 구간(RTME1 또는 RTME2)은 제2 발광 구간으로 명칭될 수 있다. 제2 발광 구간의 휘도는 센싱 구간(STME) 동안의 휘도 손실이 보상될 수 있도록 제1 발광 구간의 휘도보다 더 높다. 이는 휘도 휘도 보상 게인의 적용으로 인해 가능해진다. 이러한 차등적 휘도 구현에 의해 센싱 픽셀과 비 센싱 픽셀 간의 휘도 편차가 줄어들게 된다. 다시 말해, 차등적 휘도 구현에 따른 인지적 적분 효과에 의해 센싱 픽셀 그룹 라인이 라인 딤으로 시인되지 않게 된다.
도 19는 수직 블랭크 구간에서 호스트 시스템으로부터 타이밍 콘트롤러로 전송되는 콘트롤 데이터 패킷을 보여주는 도면이다.
도 19를 참조하면, 호스트 시스템은 랜더링 완료 신호(SC-FLAG)를 콘트롤 데이터 패킷으로 가공하여 전송할 수 있다. 랜더링 완료 신호(SC-FLAG)는 패킷 스타트 신호와 패킷 앤드 신호에 의해 패키팅(packeting)되어 전송되기 때문에 전송 과정에서 생기되는 신호 왜곡이 최소화될 수 있다.
이상 설명한 내용을 통해 당업자라면 본 명세서의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 명세서의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
10 : 표시패널 11 : 타이밍 콘트롤러
12 : 데이터 집적회로 13 : 게이트 드라이버
121: 데이터 드라이버 122: 센싱 회로

Claims (18)

  1. 구동 소자와 발광 소자를 갖는 픽셀(PXL)이 구비된 표시패널(10);
    수직 블랭크 구간(Vblank)의 길이를 가변하면서 상기 픽셀에 기입될 영상 데이터를 랜더링 하고, 랜더링 된 상기 영상 데이터에 앞서 랜더링 완료 신호(SC-FLAG)를 출력하는 호스트 시스템(14);
    상기 수직 블랭크 구간 내에서 상기 랜더링 완료 신호를 기준으로 센싱 구간(STME)을 설정하는 타이밍 콘트롤러(11); 및
    상기 센싱 구간에서 상기 구동 소자의 전기적 특성을 센싱하는 센싱 회로(122)를 포함하고,
    상기 센싱 구간은 상기 수직 블랭크 구간의 종료 시점으로부터 일정 시간(TC)만큼 앞선 제1 타이밍(t01)에서 시작되고, 상기 일정 시간(TC)의 길이는 상기 수직 블랭크 구간의 길이 변화에 무관하게 고정된 표시장치.
  2. 제 1 항에 있어서,
    상기 호스트 시스템은,
    한 프레임 내에서 데이터 인에이블 신호가 펄싱(pulsing)되는 수직 액티브 구간의 길이를 고정하고,
    상기 한 프레임 내에서 상기 데이터 인에이블 신호가 넌 펄싱(non-pulsing)되는 상기 수직 블랭크 구간의 길이를 가변하는 표시장치.
  3. 제 1 항에 있어서,
    상기 센싱 구간은, 상기 제1 타이밍에 동기되는 상기 랜더링 완료 신호(SC-FLAG)의 펄싱 에지를 기준으로 설정된 표시장치.
  4. 제 2 항에 있어서,
    상기 수직 액티브 구간(Vactive) 내에서 디스플레이 구동을 위한 제1 데이터전압(Vdata1) 및 상기 제1 데이터전압에 동기되는 디스플레이용 스캔 신호(SCAN, P1)를 상기 픽셀에 기입하고;
    상기 센싱 구간(STME) 내에서 센싱 구동을 위한 제2 데이터전압(Vdata2) 및 상기 제2 데이터전압에 동기되는 센싱용 스캔 신호(SCAN, P2)를 상기 픽셀에 기입하는;
    패널 구동회로(121, 13)를 더 포함한 표시장치.
  5. 제 4 항에 있어서,
    상기 센싱 구간이 종료되는 제2 타이밍(t02)과 상기 디스플레이용 스캔 신호의 펄싱 에지 사이에, 상기 센싱 구간(STME) 동안의 비 발광으로 인한 휘도 손실을 보상하기 위한 휘도 원복 구간(RTME)이 더 위치하고,
    상기 픽셀에 대한 상기 휘도 원복 구간의 길이는 상기 수직 블랭크 구간의 길이 변화에 무관하게 고정된 표시장치.
  6. 제 5 항에 있어서,
    상기 패널 구동회로는,
    상기 휘도 원복 구간(RTME) 내에서 휘도 보상 게인이 더 적용된 제3 데이터전압(Vdata3) 및 상기 제3 데이터전압에 동기되는 휘도 원복용 스캔 신호(SCAN, P3)를 상기 픽셀에 더 기입하는 표시장치.
  7. 제 6 항에 있어서,
    상기 픽셀은 상기 디스플레이용 스캔 신호(SCAN, P1)가 순차적으로 인가되는 다수의 픽셀 그룹 라인들 중 어느 한 픽셀 그룹 라인에 속하고,
    동일 프레임 내에서, 상기 휘도 원복 구간의 길이는 상기 디스플레이용 스캔 신호(SCAN, P1)의 기입 순서가 상대적으로 빠른 제1 픽셀 그룹 라인에 비해 상대적으로 늦은 제2 픽셀 그룹 라인에서 더 긴 표시장치.
  8. 제 7 항에 있어서,
    상기 제1 픽셀 그룹 라인에 대한 휘도 보상 게인이 상기 제2 픽셀 그룹 라인에 대한 휘도 보상 게인보다 더 큰 표시장치.
  9. 제 2 항에 있어서,
    상기 수직 블랭크 구간의 종료 시점은 후속 프레임의 첫번째 데이터 인에이블 신호의 라이징 에지를 기준으로 정해진 표시장치.
  10. 구동 소자와 발광 소자를 갖는 픽셀(PXL)이 구비된 표시패널(10);
    수직 블랭크 구간 내에서 랜더링 완료 신호를 기준으로 센싱 구간(STME)을 설정하는 타이밍 콘트롤러(11); 및
    상기 센싱 구간에서 상기 구동 소자의 전기적 특성을 센싱하는 센싱 회로(122)를 포함하고,
    상기 수직 블랭크 구간은,
    프레임 주파수의 빠르기에 따라 길이가 변하는 가변 구간과, 프레임 주파수의 빠르기에 무관하게 길이가 고정된 고정 구간을 포함하며,
    상기 고정 구간은 상기 수직 블랭크 구간의 종료 시점으로부터 일정 시간만큼 앞선 제1 타이밍부터 상기 수직 블랭크 구간의 종료 시점까지이고,
    상기 가변 구간은 상기 수직 블랭크 구간의 시작 시점부터 상기 제1 타이밍까지이며,
    상기 고정 구간의 앞 구간은 상기 센싱 구간이 되고,
    상기 앞 구간에 연속된 상기 고정 구간의 뒷 구간은 휘도 원복 구간이 되며,
    상기 휘도 원복 구간의 길이는 상기 프레임 주파수의 빠르기에 무관하게 고정된 표시장치.
  11. 제 10 항에 있어서,
    프레임 주파수의 빠르기를 가변하면서 상기 픽셀에 기입될 영상 데이터를 랜더링 하고, 랜더링 된 상기 영상 데이터에 앞서 상기 랜더링 완료 신호(SC-FLAG)를 출력하는 호스트 시스템(14)을 더 포함한 표시장치.
  12. 제 10 항에 있어서,
    상기 가변 구간은, 제1 프레임에 포함된 마지막 번째 데이터 인에이블 신호의 폴링 에지와 상기 랜더링 완료 신호의 펄싱 에지 사이에 위치하고,
    상기 고정 구간은, 상기 랜더링 완료 신호의 펄싱 에지와 제2 프레임에 포함된 첫번째 데이터 인에이블 신호의 라이징 에지 사이에 위치하며,
    상기 제1 프레임에 이어 상기 제2 프레임이 연속된 표시장치.
  13. 제 12 항에 있어서,
    한 프레임 내에서 상기 데이터 인에이블 신호가 펄싱(pulsing)되는 수직 액티브 구간의 길이는, 상기 제1 프레임과 상기 제2 프레임에서 서로 동일하고,
    상기 한 프레임 내에서 상기 데이터 인에이블 신호가 넌 펄싱(non-pulsing)되는 수직 블랭크 구간의 길이는, 상기 제1 프레임과 상기 제2 프레임에서 서로 다른 표시장치.
  14. 제 12 항에 있어서,
    상기 제1 프레임과 상기 제2 프레임은 프레임 주파수가 서로 상이한 표시장치.
  15. 제 14 항에 있어서,
    상기 센싱 구간을 사이에 두고 상기 픽셀을 대상으로 한 제1 발광 구간과 제2 발광 구간이 더 위치하고,
    상기 제1 발광 구간의 길이는 상기 제1 프레임과 상기 제2 프레임에서 서로 다르고,
    상기 제2 발광 구간의 길이는 상기 제1 프레임과 상기 제2 프레임에서 서로 동일한 표시장치.
  16. 제 15 항에 있어서,
    상기 제2 발광 구간의 휘도가 상기 제1 발광 구간의 휘도보다 더 높은 표시장치.
  17. 구동 소자와 발광 소자를 갖는 픽셀(PXL)이 구비된 표시장치의 구동방법에 있어서,
    수직 블랭크 구간(Vblank)의 길이를 가변하면서 상기 픽셀에 기입될 영상 데이터를 랜더링 하고, 랜더링 된 상기 영상 데이터에 앞서 랜더링 완료 신호(SC-FLAG)를 출력하는 단계;
    상기 수직 블랭크 구간 내에서 상기 랜더링 완료 신호를 기준으로 센싱 구간(STME)을 설정하는 단계; 및
    상기 센싱 구간에서 상기 구동 소자의 전기적 특성을 센싱하는 단계를 포함하고,
    상기 센싱 구간은 상기 수직 블랭크 구간의 종료 시점으로부터 일정 시간(TC)만큼 앞선 제1 타이밍(t01)에서 시작되고, 상기 일정 시간(TC)의 길이는 상기 수직 블랭크 구간의 길이 변화에 무관하게 고정된 표시장치의 구동방법.
  18. 구동 소자와 발광 소자를 갖는 픽셀(PXL)이 구비된 표시장치의 구동방법에 있어서,
    수직 블랭크 구간 내에서 랜더링 완료 신호를 기준으로 센싱 구간(STME)을 설정하는 단계; 및
    상기 센싱 구간에서 상기 구동 소자의 전기적 특성을 센싱하는 단계를 포함하고,
    상기 수직 블랭크 구간은,
    프레임 주파수의 빠르기에 따라 길이가 변하는 가변 구간과, 프레임 주파수의 빠르기에 무관하게 길이가 고정된 고정 구간을 포함하며,
    상기 고정 구간은 상기 수직 블랭크 구간의 종료 시점으로부터 일정 시간만큼 앞선 제1 타이밍부터 상기 수직 블랭크 구간의 종료 시점까지이고,
    상기 가변 구간은 상기 수직 블랭크 구간의 시작 시점부터 상기 제1 타이밍까지이며,
    상기 고정 구간의 앞 구간은 상기 센싱 구간이 되고,
    상기 앞 구간에 연속된 상기 고정 구간의 뒷 구간은 휘도 원복 구간이 되며,
    상기 휘도 원복 구간의 길이는 상기 프레임 주파수의 빠르기에 무관하게 고정된 표시장치의 구동방법.
KR1020200097790A 2020-08-05 2020-08-05 표시장치와 그 구동방법 Active KR102819371B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020200097790A KR102819371B1 (ko) 2020-08-05 2020-08-05 표시장치와 그 구동방법
JP2023507826A JP7627742B2 (ja) 2020-08-05 2021-07-13 表示装置及びその駆動方法
DE112021004157.6T DE112021004157T5 (de) 2020-08-05 2021-07-13 Anzeigeeinrichtung und ansteuerungsverfahren dafür
US18/040,634 US12198624B2 (en) 2020-08-05 2021-07-13 Display device and driving method thereof
PCT/KR2021/008958 WO2022030788A1 (ko) 2020-08-05 2021-07-13 표시장치와 그 구동방법
GB2302958.0A GB2613292A (en) 2020-08-05 2021-07-13 Display device and method for driving same
CN202180056641.7A CN116097345B (zh) 2020-08-05 2021-07-13 显示装置及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200097790A KR102819371B1 (ko) 2020-08-05 2020-08-05 표시장치와 그 구동방법

Publications (2)

Publication Number Publication Date
KR20220017610A KR20220017610A (ko) 2022-02-14
KR102819371B1 true KR102819371B1 (ko) 2025-06-11

Family

ID=80117572

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200097790A Active KR102819371B1 (ko) 2020-08-05 2020-08-05 표시장치와 그 구동방법

Country Status (7)

Country Link
US (1) US12198624B2 (ko)
JP (1) JP7627742B2 (ko)
KR (1) KR102819371B1 (ko)
CN (1) CN116097345B (ko)
DE (1) DE112021004157T5 (ko)
GB (1) GB2613292A (ko)
WO (1) WO2022030788A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230057539A (ko) * 2021-10-21 2023-05-02 삼성디스플레이 주식회사 표시 장치
WO2024031319A1 (zh) * 2022-08-09 2024-02-15 京东方科技集团股份有限公司 像素驱动方法、像素驱动电路和显示装置
CN118279459A (zh) * 2022-12-29 2024-07-02 锐捷网络(苏州)有限公司 一种同步渲染方法及装置
KR20240119984A (ko) * 2023-01-31 2024-08-07 엘지디스플레이 주식회사 표시 장치
KR20240159729A (ko) * 2023-04-28 2024-11-06 삼성디스플레이 주식회사 구동 컨트롤러 및 이를 포함하는 표시 장치
KR20250061025A (ko) * 2023-10-25 2025-05-08 삼성디스플레이 주식회사 프로세서, 이를 포함하는 표시 장치, 및 이의 구동 방법
KR20250120808A (ko) * 2024-02-02 2025-08-11 엘지디스플레이 주식회사 전계 발광 표시장치와 그 구동방법
CN119252198A (zh) * 2024-10-17 2025-01-03 广州华星光电半导体显示技术有限公司 显示装置及其驱动方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190378459A1 (en) 2018-06-12 2019-12-12 Lg Display Co., Ltd. Organic Light Emitting Display Device and Driving Method Thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001071519A2 (en) * 2000-03-23 2001-09-27 Sony Computer Entertainment Inc. Image processing apparatus and method
JP5095200B2 (ja) * 2006-12-22 2012-12-12 オンセミコンダクター・トレーディング・リミテッド エレクトロルミネッセンス表示装置及び表示パネルの駆動装置
KR101132524B1 (ko) * 2007-11-09 2012-05-18 삼성메디슨 주식회사 Ｇｐｕ을 구비하는 초음파 영상 시스템
JP5388540B2 (ja) * 2008-10-30 2014-01-15 キヤノン株式会社 画像処理装置、画像処理方法、コンピュータプログラム及び記憶媒体
JP2011048045A (ja) * 2009-08-26 2011-03-10 Seiko Epson Corp 画像処理装置、画像表示システム、電子機器及び画像処理方法
KR101182238B1 (ko) * 2010-06-28 2012-09-12 삼성디스플레이 주식회사 유기 발광 표시장치 및 그의 구동방법
KR101878976B1 (ko) * 2011-07-07 2018-07-17 삼성디스플레이 주식회사 터치 센싱 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
KR101879479B1 (ko) * 2011-09-07 2018-07-17 시냅틱스 인코포레이티드 비-디스플레이 업데이트 시간들 동안의 용량성 센싱
US20150355762A1 (en) 2014-06-04 2015-12-10 Apple Inc. Mid-frame blanking
KR101577907B1 (ko) * 2014-09-02 2015-12-16 엘지디스플레이 주식회사 유기발광 표시장치의 문턱전압 변화값 센싱 방법
KR102377119B1 (ko) 2014-12-30 2022-03-22 엘지디스플레이 주식회사 표시장치
US9910533B2 (en) * 2015-06-19 2018-03-06 Apple Inc. Timing scheme for touch screen supporting variable refresh rate
KR102780729B1 (ko) * 2016-12-13 2025-03-12 엘지디스플레이 주식회사 터치 센서를 갖는 전자장치와 이의 구동 방법
CN109521903A (zh) * 2017-09-19 2019-03-26 奕力科技股份有限公司 触控显示装置及其触控及显示扫描方法
KR102696835B1 (ko) * 2018-12-27 2024-08-19 엘지디스플레이 주식회사 유기 발광 다이오드 디스플레이 장치
KR102589904B1 (ko) * 2018-12-28 2023-10-16 엘지디스플레이 주식회사 표시장치
KR102788359B1 (ko) 2019-01-21 2025-03-28 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190378459A1 (en) 2018-06-12 2019-12-12 Lg Display Co., Ltd. Organic Light Emitting Display Device and Driving Method Thereof

Also Published As

Publication number Publication date
DE112021004157T5 (de) 2023-06-01
US20230298524A1 (en) 2023-09-21
JP7627742B2 (ja) 2025-02-06
CN116097345B (zh) 2024-12-20
KR20220017610A (ko) 2022-02-14
WO2022030788A1 (ko) 2022-02-10
CN116097345A (zh) 2023-05-09
GB2613292A (en) 2023-05-31
GB202302958D0 (en) 2023-04-12
JP2023536352A (ja) 2023-08-24
US12198624B2 (en) 2025-01-14

Similar Documents

Publication Publication Date Title
KR102819371B1 (ko) 표시장치와 그 구동방법
KR102792470B1 (ko) 표시장치와 그 구동방법
CN109785796B (zh) 电致发光显示装置及其驱动方法
US10355062B2 (en) Organic light emitting display
KR102583783B1 (ko) 발광표시장치 및 이의 구동방법
KR102656236B1 (ko) 게이트 드라이버와 이를 포함한 유기발광 표시장치
US11705056B2 (en) Electroluminescence display apparatus
KR102473217B1 (ko) 전계 발광 표시장치
KR102854762B1 (ko) 패널 구동장치 및 그 방법과 전계 발광 표시장치
KR20150114080A (ko) 유기발광 표시장치와 그 구동방법
KR102510567B1 (ko) 유기발광 표시장치와 그 구동방법
KR102866119B1 (ko) 화소 구동 회로를 포함한 전계발광 표시패널
KR102900363B1 (ko) 패널 구동장치 및 그 방법과 전계 발광 표시장치
KR20220094952A (ko) 화소 회로 및 이를 포함하는 표시장치
KR20190051393A (ko) 전계 발광 표시장치
KR102402429B1 (ko) 전계 발광 표시장치와 그 구동방법
KR102348763B1 (ko) 유기발광 표시장치와 그 구동방법
KR20250120808A (ko) 전계 발광 표시장치와 그 구동방법
KR20250175979A (ko) 전계 발광 표시장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20200805

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240424

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20250323

PG1601 Publication of registration