[go: up one dir, main page]

KR102777247B1 - 인쇄회로기판 및 이의 제조 방법 - Google Patents

인쇄회로기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR102777247B1
KR102777247B1 KR1020190153968A KR20190153968A KR102777247B1 KR 102777247 B1 KR102777247 B1 KR 102777247B1 KR 1020190153968 A KR1020190153968 A KR 1020190153968A KR 20190153968 A KR20190153968 A KR 20190153968A KR 102777247 B1 KR102777247 B1 KR 102777247B1
Authority
KR
South Korea
Prior art keywords
insulating layer
connecting portion
metal layer
pad
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190153968A
Other languages
English (en)
Other versions
KR20210065347A (ko
Inventor
구교헌
이진학
정인호
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020190153968A priority Critical patent/KR102777247B1/ko
Priority to TW109141178A priority patent/TW202135611A/zh
Priority to CN202080089995.7A priority patent/CN114902816A/zh
Priority to US17/756,541 priority patent/US12108531B2/en
Priority to JP2022531540A priority patent/JP7693667B2/ja
Priority to PCT/KR2020/017003 priority patent/WO2021107654A2/ko
Publication of KR20210065347A publication Critical patent/KR20210065347A/ko
Priority to US18/821,067 priority patent/US20240422908A1/en
Application granted granted Critical
Publication of KR102777247B1 publication Critical patent/KR102777247B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H05K3/424—Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

실시 예에 따른 인쇄히로기판은 비아 홀을 포함하는 절연층; 상기 절연층의 비아 홀에 배치된 비아를 포함하고, 상기 비아는, 상기 절연층의 상기 비아 홀 내에 배치되는 연결부; 상기 절연층의 상면 및 상기 연결부의 상면 위에 배치된 제1 패드; 및 상기 절연층의 하면 및 상기 연결부의 하면 아래에 배치된 제2 패드를 포함하고, 상기 연결부의 상면은 하측 방향으로 오목한 형상을 가지고, 상기 연결부의 하면은 상측 방향으로 오목한 형상을 가지며, 상기 제1 패드의 하면은 상기 연결부의 상면에 대응하는 볼록한 형상을 가지고, 상기 제2 패드의 상면은 상기 연결부의 하면에 대응하는 볼록한 형상을 가진다.

Description

인쇄회로기판 및 이의 제조 방법{PRINTED CIRCUIT BOARD AND MEHOD OF MANUFACTURING THEREOF}
실시 예는 인쇄회로기판 및 이의 제조 방법에 관한 것이다.
전자부품의 소형화, 경량화, 집적화가 가속되면서 회로의 선폭이 미세화하고 있다. 특히, 반도체 칩의 디자인룰이 나노미터 스케일로 집적화함에 따라, 반도체 칩을 실장하는 패키지기판 또는 인쇄회로기판의 회로 선폭이 수 마이크로미터 이하로 미세화하고 있다.
인쇄회로기판의 회로집적도를 증가시키기 위해서, 즉 회로 선폭을 미세화하기 위하여 다양한 공법들이 제안된 바 있다. 동도금 후 패턴을 형성하기 위해 식각하는 단계에서의 회로 선폭의 손실을 방지하기 위한 목적에서, 에스에이피(SAP; semi-additive process) 공법과 앰셉(MSAP; modified semi-additive process) 등이 제안되었다.
이후, 보다 미세한 회로패턴을 구현하기 위해서 동박을 절연층 속에 묻어서 매립하는 임베디드 트레이스(Embedded Trace Substrate; 이하 'ETS'라 칭함) 공법이 당업계에서 사용되고 있다. ETS 공법은 동박회로를 절연층 표면에 형성하는 대신에, 절연층 속에 매립형식으로 제조하기 때문에 식각으로 인한 회로손실이 없어서 회로 피치를 미세화하는데 유리하다.
한편, 최근 무선 데이터 트래픽 수요를 충족시키기 위해, 개선된 5G(5th generation) 통신 시스템 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 이루어지고 있다. 여기에서, 5G 통신 시스템은 높은 데이터 전송률을 달성하기 위해 초고주파(mmWave) 대역(sub 6기가(6GHz), 28기가 28GHz, 38기가 38GHz 또는 그 이상 주파수)를 사용한다.
그리고, 초고주파 대역에서의 전파의 경로손실 완화 및 전파의 전달 거리를 증가 시키기 위해, 5G 통신 시스템에서는 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO), 어레이 안테나(array antenna) 등의 집척화 기술들이 개발 되고 있다. 이러한 주파수 대역들에서 파장의 수백 개의 활성 안테나로 이루어질 수 있는 점을 고려하면, 안테나 시스템이 상대적으로 커진다.
이러한 안테나 및 AP 모듈은 인쇄회로기판에 패턴닝되거나 실장되기 때문에, 인쇄회로기판의 저손실이 매우 중요하다. 이는, 활성 안테나 시스템을 이루는 여러 개의 기판들 즉, 안테나 기판, 안테나 급전 기판, 송수신기(transceiver) 기판, 그리고 기저대역(baseband) 기판이 하나의 소형장치(one compactunit)로 집적되어야 한다는 것을 의미한다.
한편, 최근에는 방열 특성이나 차폐 특성을 향상시키기 위해 대면적 비아를 포함하는 인쇄회로기판이 개발되고 있다. 대면적 비아는 대구경의 비아 홀 내에 금속 물질을 채우는 것에 의해 형성될 수 있다. 그러나, 상기 대구경의 비아 홀 내부를 금속 물질로 채우는 것이 쉽지 않으며, 이에 따라 종래의 대면적 비아는 일면에 비아 홀 내부 방향으로 오목하게 함몰된 딤플 영역을 포함하고 있다. 그리고, 상기 딤플 영역은 추가 적층 진행시 비아 홀 가공에 영향을 줄 수 있으며, 이에 따른 인쇄회로기판의 신뢰성에 영향을 주게 된다.
실시 예에서는 새로운 구조의 비아를 포함하는 인쇄회로기판 및 이의 제조 방법을 제공하도록 한다.
또한, 실시 예에서는 비아 홀 내부에 다층구조를 이루며 배치되는 복수의 비아 파트로 구성된 비아를 포함하는 인쇄회로기판 및 이의 제조 방법을 제공하도록 한다.
제안되는 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
실시 예에 따른 회로 기판은 상면 및 상기 상면과 반대되는 하면을 관통하는 관통홀을 포함하는 제1 절연층; 상기 제1 절연층의 상면에 배치된 제1 부분, 및 상기 관통홀의 내벽에 배치된 제2 부분을 포함하는 제1 금속층; 및 상기 금속층의 상기 제2 부분 상에 배치되고, 상기 제1 절연층의 상면에 대해 오목한 상면을 포함하는 제2 금속층;을 포함하고, 상기 제2 금속층의 상면의 수평 방향으로의 폭은 상기 제1 절연층의 상면에서의 상기 관통 홀의 상기 수평 방향으로의 폭보다 작거나 같고, 상기 제2 금속층은 상기 제1 절연층의 상면과 수직 방향으로 중첩되지 않고, 상기 제1 금속층의 상기 제1 부분보다 높게 위치하는 돌출부를 포함한다.
또한, 상기 제2 금속층의 상면의 상기 수평 방향으로의 폭은 상기 제1 절연층의 상면에서의 상기 관통 홀의 상기 수평 방향으로의 폭보다 작다.
또한, 상기 제2 금속층의 상면은, 상기 제1 절연층의 상면보다 낮게 위치하는 제1 영역; 및 상기 제1 절연층의 상면보다 높게 위치하는 제2 영역을 포함한다.
또한, 상기 제2 금속층의 상면은 상기 제1 절연층의 상면과 상기 수직 방향으로 중첩되지 않는다.
또한, 상기 제1 금속층의 상기 제1 부분 및 상기 제2 금속층 상에 배치되는 제3 금속층;을 더 포함하고, 상기 제3 금속층은 상기 수직 방향을 따라 상기 제2 금속층의 상면과 중첩되고 상기 제2 금속층의 상면을 향해 볼록한 하면을 포함한다.
또한, 상기 제3 금속층의 하면은, 상기 제1 절연층의 상면보다 낮게 위치하는 제3 영역; 및 상기 제1 절연층의 상면보다 높게 위치하는 제4 영역을 포함한다.
또한, 상기 제2 금속층은, 상기 제1 절연층의 상면에 인접하고, 상기 제1 절연층의 하면으로 갈수록 폭이 감소하는 제1 경사를 갖는 제1 측면, 및 상기 제1 절연층의 하면에 인접하고, 상기 제1 절연층의 하면으로 갈수록 폭이 증가하는 제2 경사를 갖는 제2 측면을 포함한다.
또한, 상기 제1 경사 및 상기 제2 경사는 서로 다른 방향으로 기울어진다.
또한, 상기 제2 금속층은 상기 제1 절연층의 하면에서 상기 제1 절연층의 상면을 향하여 볼록한 하면을 포함하고, 상기 제2 금속층의 상기 하면의 상기 수평 방향으로의 폭은 상기 제1 절연층의 하면에서의 상기 관통홀의 폭보다 작다.
또한, 상기 제2 금속층의 하면은, 상기 제1 절연층의 하면보다 높게 위치하는 제5 영역; 및 상기 제1 절연층의 하면보다 낮게 위치하는 제6 영역을 포함한다.
또한, 상기 제2 금속층의 하면은 상기 제1 절연층의 하면과 상기 수직 방향으로 중첩되지 않는다.
또한, 상기 제1 금속층은
상기 제1 절연층 하면에 배치되는 제3 부분을 포함하고,
상기 제1 금속층의 상기 제3 부분과 상기 제2 금속층 아래에 제4 금속층이 더 배치되고;
상기 제4 금속층은 상기 수직 방향을 따라 상기 제2 금속층의 하면과 중첩되고 상기 제2 금속층의 하면을 향해 볼록한 상면을 포함한다.
또한, 상기 제2 금속층 상면의 최저 높이로부터 상기 제1 절연층의 상면까지의 수직 거리는 상기 제1 금속층의 두께의 5% 내지 40% 범위를 만족한다.
또한, 상기 제2 금속층의 하면의 최고 높이로부터 상기 제1 절연층의 하면까지의 수직 거리는 상기 제1 금속층의 두께의 5% 내지 40% 범위를 만족한다.
본 실시 예에 의하면, 종래의 대면적 비아의 경우에는 대구경 비아 홀의 도금에 대한 제약이 발생하나, 이에 대한 도금 공법 변경을 통해 대면적 비아의 대구경 비아홀 도금에 대한 제약을 파괴할 수 있으며, 이에 따른 대구경 비아 홀의 도금을 안정적으로 구현할 수 있다. 또한, 본 실시 예에 의하면, 기존 방식 대비 비아 도금의 균일성을 확보할 수 있으며, 추가 적층 후 레이저 품질 향상에 따른 품질 신뢰성을 확보할 수 있다.
또한, 종래에는 절연층의 두께와 바아 홀의 사이즈 간에 비아 홀 내부의 도금을 안정적으로 구현하기 위한 공법 상의 한계 비율이 존재하였으나, 본 실시 예에 의하면, 비아 홀 내부의 신뢰성 높은 도금 상태 구현을 위한 디자인적 제약을 파괴할 수 있으며, 이에 따른 디자인 자유도를 향상시킬 수 있다. 또한, 실시 예에 의하면, 비아의 사이즈를 증가시킴에 따라 이를 이용하여 회로가 집속된 영역에서 발생하는 회로 간의 간섭을 완벽하게 차폐할 수 있으며, 방열의 역할이 요구되는 영역에서의 방열 특성을 향상시킬 수 있다.
도 1a 및 도 1b는 비교 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 2는 비아의 형상 또는 사이즈의 다양한 실시 예를 나타낸 것이다.
도 3은 비교 예에서 나타나는 딤플 영역을 설명하기 위한 도면이다.
도 4는 제1 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 5는 도 4의 인쇄회로기판의 비아를 확대한 도면이다.
도 6 내지 도 13은 도 4에 도시된 인쇄회로기판의 제조 방법을 공정 순으로 나타낸 도면이다.
도 14는 제2 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고, 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시 예를 상세하게 설명하면 다음과 같다.
도 1a 및 도 1b는 비교 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 1a를 참조하면, 비교 예에 따른 인쇄회로기판(10)은 절연층(11)을 포함한다.
그리고, 인쇄회로기판(10)은 회로 패턴(12) 및 비아(13)를 포함한다.
회로 패턴(12)은 상기 절연층(11)의 상면 및 하면 중 적어도 하나의 표면에 배치된다. 그리고, 비아(13)는 상기 절연층(11)을 관통하며 서로 다른 층에 배치된 회로 패턴을 연결한다.
이때, 비아(13)는 상기 절연층(11)의 상면에 배치된 제1 패드(14), 상기 절연층(11)의 하면에 배치된 제2 패드(16) 및 상기 절연층(11) 내에 배치되고 상기 제1 패드(14)와 제2 패드(16)를 연결하는 연결부(15)를 포함한다.
상기 제1 패드(14) 및 상기 제2 패드(16)는 상기 절연층(11)의 상면 및 하면에 배치된 회로 패턴(12)이라고도 할 수 있다.
상기 연결부(15)는 상기 절연층(11)에 형성된 비아 홀(미도시) 내부를 금속 물질로 충진하는 것에 의해 형성된다. 바람직하게, 상기 연결부(15)는 상기 비아 홀 내부에 금속 물질을 도금하여 형성한다.
상기 연결부(15)는 중앙의 변곡 포인트를 중심으로 상부 및 하부로 갈수록 폭이 점차 증가하는 형상을 포함한다. 예를 들어, 연결부(15)는 모래시계 형상을 포함한다.
상기 연결부(15)의 상면 또는 하면이 제1 폭(w1)을 가진다. 예를 들어, 상기 제1 폭(w1)은 80㎛ 이하이다. 즉, 연결부(15)는 상부 또는 하부 영역의 직경이 80㎛ 이하의 사이즈로 형성된 비아 홀을 금속 물질로 채우는 것에 의해 형성된다. 이와 같은 경우, 상기 연결부(15)의 상면 및 하면, 상기 제1 패드(14)의 상면, 그리고 제2 패드(16)의 하면은 실질적으로 평면이다. 즉, 상기 연결부(15)의 상면 및 하면, 상기 제1 패드(14)의 상면, 그리고 제2 패드(16)의 하면은 절연층(11)의 상면 또는 하면과 동일 평면 상에 놓인다.
한편, 최근에는 방열, 차폐 및 신호 전달 역할을 하는 비아의 성능을 향상시키기 위해, 비아 홀의 사이즈를 크게 증가시키고 있으며, 이에 따라 비아 홀이나 비아의 사이즈도 커지고 있는 추세이다.
도 1b를 참조하면, 비교 예에 따른 인쇄회로기판(20)은 절연층(21)을 포함한다.
그리고, 인쇄회로기판(20)은 회로 패턴(22) 및 비아(23)를 포함한다.
회로 패턴(22)은 상기 절연층(21)의 상면 및 하면 중 적어도 하나의 표면에 배치된다. 그리고, 비아(23)는 상기 절연층(21)을 관통하며 서로 다른 층에 배치된 회로 패턴을 연결한다.
이때, 비아(23)는 상기 절연층(21)의 상면에 배치된 제1 패드(24), 상기 절연층(21)의 하면에 배치된 제2 패드(26) 및 상기 절연층(21) 내에 배치되고 상기 제1 패드(24)와 제2 패드(26)를 연결하는 연결부(25)를 포함한다.
상기 제1 패드(24) 및 상기 제2 패드(26)는 상기 절연층(21)의 상면 및 하면에 배치된 회로 패턴(22)이라고도 할 수 있다.
상기 연결부(25)는 상기 절연층(21)에 형성된 비아 홀(미도시) 내부를 금속 물질로 충진하는 것에 의해 형성된다. 바람직하게, 상기 연결부(25)는 상기 비아 홀 내부에 금속 물질을 도금하여 형성한다.
상기 연결부(25)의 상면 또는 하면은 제2 폭(w2)을 가진다. 예를 들어, 상기 제2 폭(w2)은 상기 제1 폭(w1)보다 큰 100㎛ 이상일 수 있다. 즉, 연결부(25)는 상부 또는 하부 영역의 직경이 100㎛ 이상의 사이즈로 형성된 비아 홀을 금속 물질로 채우는 것에 의해 형성된다. 이와 같은 경우, 상기 연결부(25)의 상면 및 하면, 상기 제1 패드(24)의 상면, 그리고 제2 패드(26)의 하면은 실질적으로 곡면이다. 즉, 상기 연결부(25)의 상면 및 하면, 상기 제1 패드(24)의 상면, 그리고 제2 패드(26)의 하면은 상측 또는 하측 방향으로 오목한 오목 형상을 포함할 수 있다. 즉, 비교 예에서의 비아(23)는 딤플 영역을 포함할 수 있다.
즉, 비아 홀의 사이즈가 직경 100㎛ 이상으로 가공될 경우, 비아 필(fill) 도금이 원활히 이루어지지 않아, 상기와 같은 오목한 딤플 영역(DP)이 발생한다.
도 2는 비아의 형상 또는 사이즈의 다양한 실시 예를 나타낸 것이다.
도 2를 참조하면, (a)에서와 같이 연결부(15)는 직경이 80㎛ 이하의 제1 폭(w1)을 가지는 원형의 단면 형상을 포함할 수 있다.
도 2의 (b)에서와 같이, 연결부(25)는 직경이 100㎛ 이상의 제2 폭(w2)을 가지는 원형의 단면 형상을 포함할 수 있다.
또한, 도 2의 (c)에서와 같이, 연결부(25A)는 제1 방향의 직경이 제1 폭(w1)이고, 제2 방향의 직경이 100㎛ 이상의 제3 폭(w3)을 가지는 타원의 단면 형상 또는 바(bar) 형상을 포함할 수 있다.
도 3은 비교 예에서 나타나는 딤플 영역을 설명하기 위한 도면이다.
도 3을 참조하면, 도 2의 (a)에서와 같은 비교적 작은 사이즈의 비아의 경우, 비아 홀의 전체 영역에서 전체적으로 도금이 원활히 이루어지게 된다.
그러나, 도 2의 (b)나 (c)에서와 같이, 비아 홀의 직경이 100㎛를 초과하는 경우, 비아 필 도금이 원활히 이루어지지 않아, 도3의 (a)와 같이 비아의 상부에 하측 방향으로 오목한 딤플 영역(DR1)이 존재하거나, 도 3의 (b)와 같이 비아의 상부 및 하부에 각각 하측 및 상측 방향으로 오목한 딤플 영역(DR2, DR3)이 존재하게 된다.
그리고, 상기 딤플 영역(DR1, DR2, DR3)의 깊이가 10㎛ 이상일 경우, 불량으로 판정되어 사용이 불가능하거나, 인쇄회로기판의 코어층 형상 후에 추가 적층 진행 시 해당 영역에서의 비아 홀의 가공이 원활하게 진행되지 않는 문제가 발생한다.
한편, 최근에는 방열, 차폐 및 신호 전달 역할을 하는 비아의 성능을 향상시키기 위해, 비아 홀의 사이즈를 크게 증가시키고 있으며, 이에 따라 비아 홀이나 비아의 사이즈도 커지고 있는 추세이다. 실시 예에서는 상기와 같은 10㎛ 이상의 대면적 비아에서도, 비아 홀의 전체 영역에 대해 균일한 도금이 이루어질 수 있도록 하고, 이에 따라 비아의 딤플 영역을 제거할 수 있는 새로운 구조의 인쇄회로기판 및 이의 제조 방법을 제공하고자 한다.
도 4는 제1 실시 예에 따른 인쇄회로기판을 나타낸 도면이고, 도 5는 도 4의 인쇄회로기판의 비아를 확대한 도면이다.
도 4 및 도 5를 참조하면, 인쇄회로기판(100)은 절연층(110), 시드층(120), 회로 패턴(130) 및 비아(140)를 포함한다.
절연층(110)은 배선을 변경할 수 있는 전기 회로가 편성되어 있는 기판으로, 표면에 회로패턴들을 형성할 수 있는 절연 재료로 만들어진 프린트, 배선판 및 절연기판을 모두 포함할 수 있다.
상기 인쇄회로기판(100)이 복수의 적층 구조를 가지는 경우, 상기 절연층(110)은 상기 복수의 적층 구조를 가지는 복수의 절연층 중 중앙에 배치된 절연층을 의미할 수 있수 있으나, 이에 한정되지는 않는다. 바람직하게, 상기 절연층(110)은 상기 복수의 절연층 중 PTH(Plated Through Hole) 비아가 형성된 절연층을 의미할 수 있다.
예를 들어, 절연층(110)은 리지드(rigid)하거나 또는 플렉서블(flexible)할 수 있다. 예를 들어, 상기 절연층(110)은 유리 또는 플라스틱을 포함할 수 있다. 자세하게, 상기 절연층(110)은, 소다라임유리(soda lime glass) 또는 알루미노실리케이트유리 등의 화학 강화/반강화유리를 포함하거나, 폴리이미드(Polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 프로필렌 글리콜(propylene glycol, PPG) 폴리 카보네이트(PC) 등의 강화 혹은 연성 플라스틱을 포함하거나 사파이어를 포함할 수 있다.
또한, 절연층(110)은 광등방성 필름을 포함할 수 있다. 일례로, 상기 절연층(110)은 COC(Cyclic Olefin Copolymer), COP(Cyclic Olefin Polymer), 광등방 폴리카보네이트(polycarbonate, PC) 또는 광등방 폴리메틸메타크릴레이트(PMMA) 등을 포함할 수 있다.
또한, 상기 절연층(110)은 부분적으로 곡면을 가지면서 휘어질 수 있다. 즉, 절연층(110)은 부분적으로는 평면을 가지고, 부분적으로는 곡면을 가지면서 휘어질 수 있다. 자세하게, 상기 절연층(110)은 끝단이 곡면을 가지면서 휘어지거나 랜덤한 곡률을 포함한 표면을 가지며 휘어지거나 구부러질 수 있다.
또한, 상기 절연층(110)은 유연한 특성을 가지는 플렉서블(flexible) 기판일 수 있다. 또한, 상기 절연층(110)은 커브드(curved) 또는 벤디드(bended) 기판일 수 있다. 이때, 절연층(110)은 회로 설계를 근거로 회로부품을 접속하는 전기배선을 배선 도형으로 표현하며, 절연물 상에 전기도체를 재현할 수 있다. 또한 절연층(110)은 전기 부품을 탑재하고 이들을 회로적으로 연결하는 배선을 형성할 수 있으며, 부품의 전기적 연결기능 외의 부품들을 기계적으로 고정시켜줄 수 있다.
상기 절연층(110)의 표면에는 회로 패턴(130)이 배치될 수 있다. 예를 들어, 절연층(110)의 상면에는 상호 일정 간격 이격되며 복수의 회로 패턴(130)이 배치될 수 있다. 예를 들어, 절연층(110)의 하면에는 상호 일정 간격 이격되며 복수의 회로 패턴(130)이 배치될 수 있다.
절연층(110)은 20㎛ 내지 500㎛ 사이의 두께를 가질 수 있다. 바람직하게, 절연층(110)은 40㎛ 내지 400㎛ 사이의 두께를 가질 수 있다. 더욱 바람직하게, 절연층(110)은 60㎛ 내지 250㎛ 사이의 두께를 가질 수 있다. 상기 절연층(110)의 두께가 20㎛ 미만인 경우, 상기 절연층(110)의 표면에 회로 패턴(130)을 형성하기 어려울 수 있다. 상기 절연층(110)의 두께가 500㎛를 초과하는 경우, 인쇄회로기판(100)의 전체적인 두께가 증가할 수 있다.
한편, 상기와 같은 회로 패턴(130)은 전기적 신호를 전달하는 배선으로, 전기 전도성이 높은 금속물질로 형성될 수 있다. 이를 위해, 상기 회로 패턴(130)은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu) 및 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질로 형성될 수 있다. 또한 상기 회로 패턴(130)은 본딩력이 우수한 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질을 포함하는 페이스트 또는 솔더 페이스트로 형성될 수 있다. 바람직하게, 상기 회로 패턴(130)은 전기전도성이 높으면서 가격이 비교적 저렴한 구리(Cu)로 형성될 수 있다.
상기 회로 패턴(130)은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.
한편, 상기 절연층(110)과 상기 회로 패턴(130) 사이에는 시드층(120)이 배치될 수 있다. 상기 시드층(120)은 선택적으로 생략될 수 있다. 즉, 상기 회로 패턴(130)이 전해 도금에 의해 형성되는 경우, 상기 절연층(110)과 상기 회로 패턴(130) 사이에는 상기 시드층(120)이 배치될 수 있다. 또한, 상기 회로 패턴(130)이 무전해 도금에 의해 형성되는 경우, 상기 시드층(120)은 생략될 수 있다.
이에 따라, 상기 회로 패턴(130)과 상기 시드층(120)을 포함하여 회로 패턴층이라고 할 수 있다. 상기 회로 패턴층은 10㎛ 내지 25㎛ 사이의 범위를 가질 수 있다. 바람직하게, 상기 회로 패턴층이 회로 패턴(130)과 시드층(120)을 포함하는 경우, 상기 회로 패턴(130)과 상기 시드층(120)의 두께의 합은 10㎛ 내지 25㎛ 사이의 범위를 가질 수 있다. 그리고, 상기 회로 패턴층이 상기 회로 패턴(130)만을 포함하는 경우, 상기 회로 패턴(130)의 두께는 10㎛ 내지 25㎛ 사이의 범위를 가질 수 있다.
상기 절연층(110) 내에는 비아(140)가 배치될 수 있다. 상기 비아(140)는 상기 절연층(110)을 관통하며 배치될 수 있다. 바람직하게, 상기 비아(140)는 상기 절연층(110)의 상면 및 하면에 각각 배치된 회로 패턴(130)을 서로 연결할 수 있다. 이때, 상기 비아(140)에 의해 연결되는 회로 패턴들은 전기적인 신호 전달 기능을 위한 신호 패턴, 신호 차폐 기능을 위한 차폐 패턴 및 방열 기능을 위한 방열 패턴 중 어느 하나일 수 있으나, 이에 한정되지는 않는다.
상기 비아(140)는 절연층(110)의 상면 및 하면을 관통하며 배치될 수 있다. 상기 비아(140)는 절연층(110)의 상면에 배치될 회로 패턴(130)과 상기 절연층(110)의 하면에 배치될 회로 패턴을 전기적으로 연결할 수 있다.
상기 비아(140)는 연결부(141), 제1 패드(142) 및 제2 패드(143)를 포함할 수 있다.
상기 제1 패드(142) 및 제2 패드(143)는 상기 절연층(110)의 상면 및 하면에 각각 배치될 수 있다. 바람직하게, 상기 제1 패드(142) 및 제2 패드(143)는 상기 회로 패턴층 중 하나일 수 있다. 다시 말해서, 상기 제1 패드(142) 및 제2 패드(143)는 상기 절연층(110)의 상면 및 하면에 배치된 회로 패턴(130) 중 비아(140)의 연결부(141)와 연결되는 회로 패턴을 의미할 수 있다.
상기 절연층(110) 내에는 일단이 상기 제1 패드(142)와 연결되고, 타단이 상기 제2 패드(143)와 연결되는 연결부(141)가 배치될 수 있다.
상기 연결부(141)는 상기 절연층(110) 내에 형성된 비아 홀 내에 배치될 수 있다. 바람직하게, 상기 연결부(141)는 상기 절연층(110) 내에 형성된 비아 홀의 일부를 채우며 형성될 수 있다.
즉, 상기 연결부(141)는 상기 절연층(110) 내에 형성된 비아 홀의 전체가 아닌 일부만을 채우며 형성될 수 있다.
이에 따라, 연결부(141)는 표면이 평면이 아닌 곡면을 가질 수 있다. 바람직하게, 상기 연결부(141)의 상면은 하측 방향으로 오목한 형상을 포함할 수 있다. 또한, 상기 연결부(141)의 하면은 상측 방향으로 오목한 형상을 포함할 수 있다. 이에 따라, 상기 연결부(141)의 상면의 길이는 상기 절연층(110)에 형성된 비아 홀의 상부 폭보다 클 수 있다. 즉, 상기 연결부(141)의 상면은 곡면을 가질 수 있으며, 이에 따라 상기 연결부(141)의 상면의 길이는 상기 비아 홀의 상부 폭보다 클 수 있다.
상기 연결부(141)의 상면의 일부는 상기 절연층(110)의 상면보다 낮게 위치할 수 있다. 예를 들어, 상기 연결부(141)의 상면의 중앙 영역은 상기 절연층(110)의 상면보다 낮게 위치할 수 있다. 즉, 상기 연결부(141)는 상면에 오목부가 형성될 수 있다. 이에 따라, 상기 연결부(141)의 하면의 길이는 상기 절연층(110)에 형성된 비아 홀의 하부 폭보다 클 수 있다. 즉, 상기 연결부(141)의 하면은 곡면을 가질 수 있으며, 이에 따라 상기 연결부(141)의 하면의 길이는 상기 비아 홀의 하부 폭보다 클 수 있다.
또한, 상기 연결부(141)의 하면의 일부는 상기 절연층(110)의 하면보다 높게 위치할 수 있다. 예를 들어, 상기 연결부(141)의 하면의 중앙 영역은 상기 절연층(110)의 하면보다 높게 위치할 수 있다. 즉, 상기 연결부(141)는 하면에 오목부가 형성될 수 있다.
이에 따라, 상기 연결부(141)는 상면 및 하면에 각각 오목부가 형성될 수 있으며, 전체적으로 'X' 형상을 포함할 수 있다.
구체적으로, 상기 비아 홀은 절연층(110)의 센터에 위치한 제1 영역과, 상기 제1 영역 위의 상기 절연층(110)의 상측에 위치한 제2 영역과, 상기 제1 영역 아래의 상기 절연층(110)의 하측에 위치한 제3 영역을 포함할 수 있다. 그리고, 상기 비아 홀의 제1 영역의 전체 영역은 상기 연결부(141)에 의해 채워질 수 있다. 이에 반하여, 상기 비아 홀의 제2 영역 및 제3 영역은 일부 영역만이 상기 연결부(141)에 의해 채워질 수 있다.
한편, 상기 연결부(141)의 상면에 형성된 오목부는 상기 절연층(110)의 상면으로부터 제1 깊이(D1)를 가지고 형성될 수 있다. 또한, 상기 연결부(141)의 하면에 형성된 오목부는 상기 절연층(110)의 하면으로부터 제2 깊이(D2)를 가지고 형성될 수 있다.
이때, 상기 제1 깊이(D1)는 상기 제2 깊이(D2)와 동일할 수 있다. 예를 들어, 상기 제1 깊이(D1)는 상기 제2 깊이(D2)의 0.95배 내지 1.05배일 수 있다.
상기 제1 깊이(D1)는 상기 절연층(110)의 두께의 5% 내지 40% 수준을 가질 수 있다. 예를 들어, 상기 제1 깊이(D1)는 상기 절연층(110)의 두께의 10% 내지 20% 수준을 가질 수 있다. 상기 제1 깊이(D1)가 상기 절연층(110)의 두께의 5%보다 작은 경우, 추후 설명하는 상기 연결부(141)의 돌출 영역의 두께가 증가하고, 이에 따라 상기 제1 패드(142)의 두께가 증가할 수 있다. 또한, 상기 제1 깊이(D1)가 상기 절연층(110)의 두께의 40%보다 큰 경우, 추후 상기 제1 패드(142)를 형성하는 과정에서 딤플 영역이 발생할 수 있다.
상기 제2 깊이(D2)는 상기 절연층(110)의 두께의 5% 내지 40% 수준의 두께를 가질 수 있다. 예를 들어, 상기 제2 깊이(D2)는 상기 절연층(110)의 두께의 10% 내지 20% 수준의 두께를 가질 수 있다. 상기 제2 깊이(D2)가 상기 절연층(110)의 두께의 5%보다 작은 경우, 추후 설명하는 상기 연결부(141)의 돌출 영역의 두께가 증가하고, 이에 따라 상기 제2 패드(143)의 두께가 증가할 수 있다. 또한, 상기 제2 깊이(D2)가 상기 절연층(110)의 두께의 40%보다 큰 경우, 추후 상기 제2 패드(143)를 형성하는 과정에서 딤플 영역이 발생할 수 있다.
한편, 상기 제1 패드(142)는 상기 절연층(110)의 상면에 배치될 수 있다.
바람직하게, 상기 제1 패드(142)와 상기 절연층(110)의 상면 사이에는 시드층(120)이 추가로 배치될 수 있다. 상기 시드층(120)은 상기 제1 패드(142)와 상기 절연층(110)의 상면 사이에 배치될 수 있다. 또한, 상기 시드층(120)은 상기 비아 홀의 내벽에 배치될 수 있다. 바람직하게, 상기 시드층(120)은 상기 비아 홀의 내벽과 상기 연결부(141)의 측면 사이에 배치될 수 있다.
상기 제1 패드(142)는 하면이 상기 연결부(141)의 상면과 접촉할 수 있다. 이에 따라, 상기 제1 패드(142)의 하면은 상기 연결부(141)의 상면에 대응하는 형상을 포함할 수 있다. 구체적으로, 상기 제1 패드(142)의 하면은 상기 연결부(141)의 상면에 대응하는 곡률을 가진 곡면일 수 있다. 예를 들어, 상기 제1 패드(142)는 상기 연결부(141)의 상면에 형성된 오목부에 대응하는 볼록부를 가질 수 있다.
이에 따라, 상기 제1 패드(142)의 하면의 적어도 일부는 상기 시드층(120)의 상면보다 낮게 위치할 수 있다. 예를 들어, 상기 제1 패드(142)의 하면의 일부는 상기 절연층(110)의 상면보다 낮게 위치할 수 있다. 예를 들어, 상기 제1 패드(142)의 하면의 일부는 상기 연결부(141)의 상면보다 낮게 위치할 수 있다. 예를 들어, 상기 제1 패드(142)의 하면의 일부는 상기 연결부(141)의 상면의 가장자리보다 낮게 위치할 수 있다. 구체적으로, 상기 제1 패드(142)의 하면의 센터 부분은 상기 연결부(141)의 상면의 가장자리 부분보다 낮게 위치할 수 있다.
이에 따라, 상기 연결부(141)의 상면의 일부는 상기 제1 패드(142)의 하면의 일부보다 높게 위치할 수 있다. 또한, 상기 연결부(141)의 상면의 다른 일부는 상기 제1 패드(142)의 하면의 다른 일부보다 낮게 위치할 수 있다.
한편, 상기 제2 패드(143)는 상기 절연층(110)의 하면에 배치될 수 있다.
바람직하게, 상기 제2 패드(143)와 상기 절연층(110)의 하면 사이에는 시드층(120)이 추가로 배치될 수 있다. 상기 시드층(120)은 상기 제2 패드(143)와 상기 절연층(110)의 하면 사이에 배치될 수 있다.
상기 제2 패드(143)는 상면이 상기 연결부(141)의 하면과 접촉할 수 있다. 이에 따라, 상기 제2 패드(143)의 상면은 상기 연결부(141)의 하면에 대응하는 형상을 포함할 수 있다. 구체적으로, 상기 제2 패드(143)의 상면은 상기 연결부(141)의 하면에 대응하는 곡률을 가진 곡면일 수 있다. 예를 들어, 상기 제2 패드(143)는 상기 연결부(141)의 하면에 형성된 오목부에 대응하는 볼록부를 가질 수 있다.
이에 따라, 상기 제2 패드(143)의 상면의 적어도 일부는 상기 시드층(120)의 하면보다 높게 위치할 수 있다. 예를 들어, 상기 제2 패드(142)의 상면의 일부는 상기 절연층(110)의 하면보다 높게 위치할 수 있다. 예를 들어, 상기 제2 패드(143)의 상면의 일부는 상기 연결부(141)의 하면보다 높게 위치할 수 있다. 예를 들어, 상기 제2 패드(143)의 하면의 일부는 상기 연결부(141)의 하면의 가장자리보다 높게 위치할 수 있다. 구체적으로, 상기 제2 패드(143)의 상면의 센터 부분은 상기 연결부(142)의 하면의 가장자리 부분보다 높게 위치할 수 있다.
이에 따라, 상기 연결부(141)의 하면의 일부는 상기 제2 패드(143)의 상면의 일부보다 낮게 위치할 수 있다. 또한, 상기 연결부(141)의 하면의 다른 일부는 상기 제2 패드(143)의 상면의 다른 일부보다 높게 위치할 수 있다.
상기와 같이 실시 예에서는, 비아(140)를 형성하는 과정에서, 상기 절연층(110)에 형성된 비아 홀을 한번에 채우지 않고, 상기와 같이 상기 비아 홀의 일부를 채우는 연결부(141)를 형성한 후에, 상기 비아 홀의 나머지 일부를 채우면서 상기 절연층(110)의 상면 및 하면으로부터 각각 돌출된 제1 패드(142) 및 제2 패드(143)를 형성하도록 한다.
이와 같은 본 실시 예에 의하면, 종래의 대면적 비아의 경우에는 대구경 비아 홀의 도금에 대한 제약이 발생하나, 이에 대한 도금 공법 변경을 통해 대면적 비아의 대구경 비아홀 도금에 대한 제약을 파괴할 수 있으며, 이에 따른 대구경 비아 홀의 도금을 안정적으로 구현할 수 있다. 또한, 본 실시 예에 의하면, 기존 방식 대비 비아 도금의 균일성을 확보할 수 있으며, 추가 적층 후 레이저 품질 향상에 따른 품질 신뢰성을 확보할 수 있다.
또한, 종래에는 절연층의 두께와 바아 홀의 사이즈 간에 비아 홀 내부의 도금을 안정적으로 구현하기 위한 공법 상의 한계 비율이 존재하였으나, 본 실시 예에 의하면, 비아 홀 내부의 신뢰성 높은 도금 상태 구현을 위한 디자인적 제약을 파괴할 수 있으며, 이에 따른 디자인 자유도를 향상시킬 수 있다. 또한, 실시 예에 의하면, 비아의 사이즈를 증가시킴에 따라 이를 이용하여 회로가 집속된 영역에서 발생하는 회로 간의 간섭을 완벽하게 차폐할 수 있으며, 방열의 역할이 요구되는 영역에서의 방열 특성을 향상시킬 수 있다.
한편, 도 5에서와 같이, 연결부(141)의 상면의 일부는 상기 절연층(110)의 상면보다 높게 위치할 수 있다. 예를 들어, 상기 연결부(141)의 상면의 일부는 상기 시드층(120)의 상면보다 높게 위치할 수 있다.
즉, 상기 연결부(141)는 절연층(110)에 형성된 비아 홀 내에 배치되는 제1 영역(141a)과, 상기 제1 영역(141a) 상에 위치하고 상기 시드층(120) 사이에 배치되는 제2 영역(141b)과, 상기 제2 영역(141b) 상에 위치하고 상면이 상기 시드층(120) 및 상기 절연층(110)의 상면보다 높게 위치하는 제3 영역(141c)을 포함할 수 있다. 이때, 상기 제3 영역(141c)은 상기 연결부(141)의 전체 영역 중 상기 비아 홀의 외부로 돌출된 돌출 영역이라고도 할 수 있다.
또한, 도 5에는 구체적으로 도시하지 않았지만, 연결부(141)의 하면의 일부는 상기 절연층(110)의 하면보다 낮게 위치할 수 있다. 예를 들어, 상기 연결부(141)의 하면의 일부는 상기 시드층(120)의 하면보다 낮게 위치할 수 있다. 즉, 상기 연결부(141)의 하면에도 상기 절연층(110)의 하면 및 상기 시드층(120)의 하면 아래로 돌출된 돌출 영역을 포함할 수 있다.
이하에서는 도 4에 도시된 인쇄회로기판의 제조 방법에 대해 구체적으로 설명하기로 한다.
도 6 내지 도 13은 도 4에 도시된 인쇄회로기판의 제조 방법을 공정 순으로 나타낸 도면이다.
먼저, 도 6의 (a)를 참조하면 인쇄회로기판의 기초가 되는 절연층(110)을 준비한다.
상기 절연층(110)은 프리프레그일 수 있다. 상기 프리프레그(PPG)는 반경화 상태에서 흐름성 및 점착성이 좋고, 접착제 층 및 절연재 층으로 이용되는 섬유 강화 복합재료용의 중간 기재로 사용되는데, 강화섬유에 매트릭스 수지를 예비 함침한 성형 재료이다. 이러한 프리프레그를 적층하여 가열/가압하여 수지를 경화시킴으로써 성형품이 형성된다. 즉, 프리프레그(Prepreg)는 유리섬유(Glass fiber)에 수지(BT/Epoxy, FR4, FR5 등)가 함침되어 B-stage까지 경화된 재료를 말한다
즉, 상기 절연층(110)은 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
즉, 상기 절연층(110)은 배선을 변경할 수 있는 전기 회로가 편성되어 있는 판으로, 절연기판 표면에 도체 패턴을 형성할 수 있는 절연 재료로 만들어진, 프린트, 배선판 및 절연기판을 모두 포함할 수 있다.
한편, 도 6의 (b)에서와 같이 상기 절연층(110)의 표면에는 금속층(115)이 적층될 수 있다. 상기 금속층(115)은 상기 절연층(110)의 표면에 구리를 포함하는 금속을 무전해 도금하여 형성될 수 있다. 또한, 상기 금속층(115)은 상기 절연층(110)에 무전해 도금을 하여 형성하는 것과는 달리, CCL(Copper Clad Laminate)을 사용할 수도 있다.
상기 금속층(115)을 무전해 도금하여 형성하는 경우, 상기 절연층(110)의 상면에 조도를 부여하여 도금이 원활히 수행되도록 할 수 있다.
이하에서는 상기 금속층(115)이 형성되어 있지 않는 절연층(110)을 가지고, 실시 예에 따른 인쇄회로기판(100)을 제조하는 방법에 대해 설명하기로 한다. 다만, 실시 예는 이에 한정되지 않고, 도 6의 (b)에서와 같은 금속층(115)이 형성된 상태에서 이하의 공정을 진행하는 경우, 절연층(110)의 상면/하면과 추후 설명할 시드층(120) 사이에는 상기 금속층(115)이 추가로 배치될 수도 있다. 다만, 상기 비아 홀의 내벽에는 상기 금속층(115)이 배치되지 않고 상기 시드층(120)만이 배치될 수 있다.
다음으로, 도 7을 참조하면, 상기 절연층(110)에 적어도 하나의 비아 홀(VH1)을 형성할 수 있다. 상기 비아 홀(VH1)은 상기 절연층(110)의 상면 및 하면을 관통하며 형성될 수 있다. 이때, 상기 비아 홀(VH1)의 형성은 상기 절연층(110)의 상부 영역 및 하부 영역에서 각각 수행될 수 있다. 이에 따라, 하나의 비아 홀(VH1)은 상기 절연층(110)의 상부 영역에서 형성된 제1 비아 홈(미도시)과, 상기 절연층(110)의 하부 영역에서 형성된 제2 비아 홈(미도시)의 조합에 의해 형성될 수 있다. 이에 따라, 상기 비아 홀(VH1)은 센터를 기준으로 상측 및 하측으로 갈수록 폭이 점차 증가하는 형상을 포함할 수 있다. 예를 들어, 상기 비아 홀(VH1)은 모래 시계 형상을 포함할 수 있다.
상기 비아 홀(VH1)은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다. 상기 비아 홀(VH1)이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 CO2 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 상기 절연층(110)을 개방할 수 있다.
한편, 상기 레이저에 의한 가공은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료도 가공할 수 있다.
또한, 상기 레이저에 의한 가공은 절단 직경이 최소 0.005mm까지 가능하며, 가공 가능한 두께 범위로 넓은 장점이 있다.
상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.
상기 관통 홀이 형성되면, 상기 관통 홀 내부를 전도성 물질로 충진하여 상기 비아(V1, V2, V3, V4, V5, V6, V7)를 형성할 수 있다. 상기 비아(V1, V2, V3, V4, V5, V6, V7)를 형성하는 금속 물질은 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni) 및 팔라듐(Pd) 중에서 선택되는 어느 하나의 물질일 수 있으며, 상기 전도성 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Evaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.
다음으로, 도 8에 도시된 바와 같이 상기 절연층(110)에 시드층(120)을 형성하는 공정을 진행할 수 있다.
상기 시드층(120)은 상기 절연층(110)의 상면 및 상기 비아 홀(VH1)의 내벽에 형성될 수 있다.
상기 시드층(120)은 화학 동 도금 방식에 의해 상기 절연층(110)의 상면 및 상기 비아 홀(VH1)의 내벽에 형성될 수 있다.
상기 화학 동 도금 방식은 탈지 과정, 소프트 부식 과정, 예비 촉매 처리 과정, 촉매 처리 과정, 활성화 과정, 무전해 도금 과정 및 산화 방지 처리 과정 순으로 처리하여 진행할 수 있다.
또한, 상기 동 도금은 두께에 따라 헤비 동도금(Heavy Copper, 2㎛이상), 미디엄 동도금(Medium Copper, 1~2㎛), 라이트 동도금(Light Copper, 1㎛이하)으로 각각 구분되며, 여기에서는 미디엄 동도금 또는 라이트 동 도금으로 0.5~1.5㎛를 만족하는 시드층(120)이 형성될 수 있다.
다음으로, 도 9에 도시된 바와 같이, 상기 비아 홀(VH1) 내부에 연결부(141)를 형성하기 위한 제1 마스크(M1)를 형성하는 공정을 진행할 수 있다.
상기 제1 마스크(M1)는 상기 절연층(110)의 상면에 배치된 시드층(120) 위에 배치될 수 있다. 또한, 상기 제1 마스크(M1)는 상기 절연층(110)의 하면에 배치된 시드층(120) 아래에 배치될 수 있다.
그리고, 상기 제1 마스크(M1)는 상기 절연층(110)의 상면 및 하면에 배치된 시드층(120)의 표면을 덮으면서 배치되고, 연결부(141)가 형성될 부분을 노출하는 제1 개구 영역(OR1)을 포함할 수 있다.
바람직하게, 상기 제1 마스크(M1)는 상기 비아 홀(VH1)을 노출하는 제1 개구 영역(OR1)을 포함할 수 있다. 이때, 상기 비아 홀(VH1)과 상기 제1 개구 영역(OR1)은 수직 방향 내에서 적어도 일부가 정렬될 수 있다.
이때, 상기 제1 마스크(M1)의 제1 개구 영역(OR1)은 상기 비아 홀(VH1)의 전체 영역이 아닌 일부 영역만을 노출할 수 있다. 즉, 상기 제1 마스크(M1)는 상기 비아 홀(VH1)의 일부를 덮으며 배치될 수 있다.
즉, 상기 제1 개구 영역(OR1)의 폭은 상기 비아 홀(VH1)의 폭보다 작을 수 있다.
구체적으로, 상기 절연층(110)의 상부에 배치된 제1 마스크(M1)의 제1 개구 영역(OR1)은 상기 비아 홀(VH1)의 상부 폭보다 작을 수 있다. 이에 따라, 상기 비아 홀(VH1)의 상부 영역의 일부는 상기 제1 개구 영역(OR1)에 의해 노출될 수 있고, 나머지 일부는 상기 제1 마스크(M1)에 의해 덮일 수 있다.
또한, 상기 절연층(110)의 하부에 배치된 제1 마스크(M1)의 제1 개구 영역(OR1)은 상기 비아 홀(VH1)의 하부 폭보다 작을 수 있다. 이에 따라, 상기 비아 홀(VH1)의 하부 영역의 일부는 상기 제1 개구 영역(OR1)에 의해 노출될 수 있고, 나머지 일부는 상기 제1 마스크(M1)에 의해 덮일 수 있다.
즉, 상기 제1 마스크(M1)는 상기 시드층(120) 상에 배치되는 제1 부분과, 상기 제1 부분으로부터 연장되고 상기 시드층(120) 및 절연층(110)과 비접촉하는 제2 부분을 포함할 수 있다. 상기 제1 마스크(M1)의 제2 부분은 상기 비아 홀 상에 부유(floating)하며 배치될 수 있다.
이때, 상기 제2 부분의 폭(W2)에 따라, 추후 상기 비아 홀(VH1) 내에 형성되는 연결부(141)의 오목부의 깊이가 결정된다. 상기 제2 부분의 폭(W2)이 커지면, 상기 연결부(141)의 돌출 영역의 두께가 커지고, 상기 제2 부분의 폭(W2)이 작아지면 상기 연결부(141)의 오목부의 깊이가 커진다. 그리고, 상기 돌출 영역의 두께가 커지면 이에 대응하여 상기 제1 패드(142)의 두께가 증가할 수 있다. 또한, 상기 오목부의 깊이가 커지면 이에 대응하여 상기 제1 패드(142)에 딤플 영역이 존재할 수 있다. 이에 따라, 실시 예에서는 상기 제2 부분의 폭(W2)이 상기 비아 홀(VH1)의 상부 폭 또는 하부 폭의 5% 내지 20% 수준을 가지도록 한다. 상기 제2 부분의 폭(W2)이 상기 비아 홀(VH1)의 상부 폭 또는 하부 폭의 5%보다 작으면, 상기 제1 패드(142)에 딤플 영역이 존재할 수 있다. 또한, 상기 제2 부분의 폭(W2)이 상기 비아 홀(VH1)의 상부 폭 또는 하부 폭의 20%보다 크면, 상기 연결부(141)의 돌출 영역의 두께가 증가하고, 이에 따라 제1 패드(142) 또는 제2 패드(143)의 두께가 증가하고, 나아가 인쇄회로기판(100)의 전체적인 두께가 증가할 수 있다.
다시 말해서, 상기 제1 개구 영역(OR1)의 폭은 상기 비아 홀(VH1)의 상부 폭 또는 하부 폭의 80% 내지 95% 수준을 가질 수 있다.
다음으로, 도 10을 참조하면, 상기 시드층(120)을 기준으로 전해 도금을 진행하여, 상기 비아 홀(VH1) 내에 비아(140)의 연결부(141)를 형성한다.
상기 연결부(141)는 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni) 및 팔라듐(Pd) 중에서 선택되는 어느 하나의 금속 물질로 형성될 수 있다.
이때, 상기 연결부(141)는 상기 절연층(110) 내에 형성된 비아 홀 내에 배치될 수 있다. 바람직하게, 상기 연결부(141)는 상기 절연층(110) 내에 형성된 비아 홀의 일부를 채우며 형성될 수 있다.
즉, 상기 연결부(141)는 상기 절연층(110) 내에 형성된 비아 홀의 전체가 아닌 일부만을 채우며 형성될 수 있다.
이에 따라, 연결부(141)는 표면이 평면이 아닌 곡면을 가질 수 있다. 바람직하게, 상기 연결부(141)의 상면은 하측 방향으로 오목한 형상을 포함할 수 있다. 또한, 상기 연결부(141)의 하면은 상측 방향으로 오목한 형상을 포함할 수 있다. 이에 따라, 상기 연결부(141)의 상면의 길이는 상기 절연층(110)에 형성된 비아 홀의 상부 폭보다 클 수 있다. 즉, 상기 연결부(141)의 상면은 곡면을 가질 수 있으며, 이에 따라 상기 연결부(141)의 상면의 길이는 상기 비아 홀의 상부 폭보다 클 수 있다.
상기 연결부(141)의 상면의 일부는 상기 절연층(110)의 상면보다 낮게 위치할 수 있다. 예를 들어, 상기 연결부(141)의 상면의 중앙 영역은 상기 절연층(110)의 상면보다 낮게 위치할 수 있다. 즉, 상기 연결부(141)는 상면에 오목부가 형성될 수 있다. 이에 따라, 상기 연결부(141)의 하면의 길이는 상기 절연층(110)에 형성된 비아 홀의 하부 폭보다 클 수 있다. 즉, 상기 연결부(141)의 하면은 곡면을 가질 수 있으며, 이에 따라 상기 연결부(141)의 하면의 길이는 상기 비아 홀의 하부 폭보다 클 수 있다.
또한, 상기 연결부(141)의 하면의 일부는 상기 절연층(110)의 하면보다 높게 위치할 수 있다. 예를 들어, 상기 연결부(141)의 하면의 중앙 영역은 상기 절연층(110)의 하면보다 높게 위치할 수 있다. 즉, 상기 연결부(141)는 하면에 오목부가 형성될 수 있다.
이에 따라, 상기 연결부(141)는 상면 및 하면에 각각 오목부가 형성될 수 있으며, 전체적으로 'X' 형상을 포함할 수 있다.
구체적으로, 상기 비아 홀은 절연층(110)의 센터에 위치한 제1 영역과, 상기 제1 영역 위의 상기 절연층(110)의 상측에 위치한 제2 영역과, 상기 제1 영역 아래의 상기 절연층(110)의 하측에 위치한 제3 영역을 포함할 수 있다. 그리고, 상기 비아 홀의 제1 영역의 전체 영역은 상기 연결부(141)에 의해 채워질 수 있다. 이에 반하여, 상기 비아 홀의 제2 영역 및 제3 영역은 일부 영역만이 상기 연결부(141)에 의해 채워질 수 있다.
한편, 상기 연결부(141)의 상면에 형성된 오목부는 상기 절연층(110)의 상면으로부터 제1 깊이(D1)를 가지고 형성될 수 있다. 또한, 상기 연결부(141)의 하면에 형성된 오목부는 상기 절연층(110)의 하면으로부터 제2 깊이(D2)를 가지고 형성될 수 있다.
이때, 상기 제1 깊이(D1)는 상기 제2 깊이(D2)와 동일할 수 있다. 예를 들어, 상기 제1 깊이(D1)는 상기 제2 깊이(D2)의 0.95배 내지 1.05배일 수 있다.
상기 제1 깊이(D1)는 상기 절연층(110)의 두께의 5% 내지 40% 수준의 두께를 가질 수 있다. 예를 들어, 상기 제1 깊이(D1)는 상기 절연층(110)의 두께의 10% 내지 20% 수준의 두께를 가질 수 있다. 상기 제1 깊이(D1)가 상기 절연층(110)의 두께의 5%보다 작은 경우, 추후 설명하는 상기 연결부(141)의 돌출 영역의 두께가 증가하고, 이에 따라 상기 제1 패드(142)의 두께가 증가할 수 있다. 또한, 상기 제1 패드(142)가 상기 절연층(110)의 두께의 40%보다 큰 경우, 추후 상기 제1 패드(142)를 형성하는 과정에서 딤플 영역이 발생할 수 있다.
상기 제2 깊이(D2)는 상기 절연층(110)의 두께의 5% 내지 40% 수준의 두께를 가질 수 있다. 예를 들어, 상기 제2 깊이(D2)는 상기 절연층(110)의 두께의 10% 내지 20% 수준의 두께를 가질 수 있다. 상기 제2 깊이(D2)가 상기 절연층(110)의 두께의 5%보다 작은 경우, 추후 설명하는 상기 연결부(141)의 돌출 영역의 두께가 증가하고, 이에 따라 상기 제2 패드(143)의 두께가 증가할 수 있다. 또한, 상기 제2 패드(143)가 상기 절연층(110)의 두께의 40%보다 큰 경우, 추후 상기 제2 패드(143)를 형성하는 과정에서 딤플 영역이 발생할 수 있다.
한편, 상기 연결부(141)는 절연층(110)의 표면 및 시드층(120)의 표면으로부터 돌출되는 돌출 영역을 포함할 수 있다. 이는, 상기 제1 마스크(M1)의 제2 부분이 상기 제1 부분과 같이 시드층(120) 상에 지지된 상태로 배치되지 않고, 부유(floating)하는 형태로 배치되어 있기 때문이다.
이에 따라, 연결부(141)의 상면의 일부는 상기 절연층(110)의 상면보다 높게 위치할 수 있다. 예를 들어, 상기 연결부(141)의 상면의 일부는 상기 시드층(120)의 상면보다 높게 위치할 수 있다.
또한, 연결부(141)의 하면의 일부는 상기 절연층(110)의 하면보다 낮게 위치할 수 있다. 예를 들어, 상기 연결부(141)의 하면의 일부는 상기 시드층(120)의 하면보다 낮게 위치할 수 있다. 즉, 상기 연결부(141)의 하면에도 상기 절연층(110)의 하면 및 상기 시드층(120)의 하면 아래로 돌출된 돌출 영역을 포함할 수 있다.
다음으로, 도 11을 참조하면, 상기 시드층(120) 상에 배치된 제1 마스크(M1)를 제거한다. 이후, 상기 시드층(120) 상에 회로 패턴(130), 제1 패드(142) 및 제2 패드(143)가 형성될 영역을 노출하는 제2 개구 영역(OR2)을 가진 제2 마스크(M2)를 형성한다.
상기 제2 마스크(M2)는 상기 절연층(110)의 상면에 배치된 시드층(120)의 위에 배치될 수 있고, 이와 동일하게 상기 절연층(110)의 하면에 배치된 시드층(120)아래에도 배치될 수 있다.
상기 제2 개구 영역(OR2)은 상기 시드층(120)의 상면 중 회로 패턴(130)이 형성될 영역을 노출할 수 있다.
또한, 상기 제2 개구 영역(OR2)은 상기 시드층(120)의 상면 중 제1 패드(142) 및 제2 패드(143)가 형성될 영역을 노출할 수 있다.
또한, 상기 제2 개구 영역(OR2)은 상기 연결부(141)의 상부 영역 및 하부 영역을 노출할 수 있다.
다음으로, 도 12를 참조하면, 상기 제2 마스크(M2)의 제2 개구 영역(OR2)을 통해 노출된 시드층(120) 및 연결부(141) 상에 회로 패턴(130), 제1 패드(142) 및 제2 패드(143)를 형성한다.
이때, 상기 제1 패드(142)는 하면이 상기 연결부(141)의 상면과 접촉할 수 있다. 이에 따라, 상기 제1 패드(142)의 하면은 상기 연결부(141)의 상면에 대응하는 형상을 포함할 수 있다. 구체적으로, 상기 제1 패드(142)의 하면은 상기 연결부(141)의 상면에 대응하는 곡률을 가진 곡면일 수 있다. 예를 들어, 상기 제1 패드(142)는 상기 연결부(141)의 상면에 형성된 오목부에 대응하는 볼록부를 가질 수 있다.
이에 따라, 상기 제1 패드(142)의 하면의 적어도 일부는 상기 시드층(120)의 상면보다 낮게 위치할 수 있다. 예를 들어, 상기 제1 패드(142)의 하면의 일부는 상기 절연층(110)의 상면보다 낮게 위치할 수 있다. 예를 들어, 상기 제1 패드(142)의 하면의 일부는 상기 연결부(141)의 상면보다 낮게 위치할 수 있다. 예를 들어, 상기 제1 패드(142)의 하면의 일부는 상기 연결부(141)의 상면의 가장자리보다 낮게 위치할 수 있다. 구체적으로, 상기 제1 패드(142)의 하면의 센터 부분은 상기 연결부(141)의 상면의 가장자리 부분보다 낮게 위치할 수 있다.
이에 따라, 상기 연결부(141)의 상면의 일부는 상기 제1 패드(142)의 하면의 일부보다 높게 위치할 수 있다. 또한, 상기 연결부(141)의 상면의 다른 일부는 상기 제1 패드(142)의 하면의 다른 일부보다 낮게 위치할 수 있다.
한편, 상기 제2 패드(143)는 상기 절연층(110)의 하면에 배치될 수 있다.
바람직하게, 상기 제2 패드(143)와 상기 절연층(110)의 하면 사이에는 시드층(120)이 추가로 배치될 수 있다. 상기 시드층(120)은 상기 제2 패드(143)와 상기 절연층(110)의 하면 사이에 배치될 수 있다.
상기 제2 패드(143)는 상면이 상기 연결부(141)의 하면과 접촉할 수 있다. 이에 따라, 상기 제2 패드(143)의 상면은 상기 연결부(141)의 하면에 대응하는 형상을 포함할 수 있다. 구체적으로, 상기 제2 패드(143)의 상면은 상기 연결부(141)의 하면에 대응하는 곡률을 가진 곡면일 수 있다. 예를 들어, 상기 제2 패드(143)는 상기 연결부(141)의 하면에 형성된 오목부에 대응하는 볼록부를 가질 수 있다.
이에 따라, 상기 제2 패드(143)의 상면의 적어도 일부는 상기 시드층(120)의 하면보다 높게 위치할 수 있다. 예를 들어, 상기 제2 패드(142)의 상면의 일부는 상기 절연층(110)의 하면보다 높게 위치할 수 있다. 예를 들어, 상기 제2 패드(143)의 상면의 일부는 상기 연결부(141)의 하면보다 높게 위치할 수 있다. 예를 들어, 상기 제2 패드(143)의 하면의 일부는 상기 연결부(141)의 하면의 가장자리보다 높게 위치할 수 있다. 구체적으로, 상기 제2 패드(143)의 상면의 센터 부분은 상기 연결부(142)의 하면의 가장자리 부분보다 높게 위치할 수 있다.
이에 따라, 상기 연결부(141)의 하면의 일부는 상기 제2 패드(143)의 상면의 일부보다 낮게 위치할 수 있다. 또한, 상기 연결부(141)의 하면의 다른 일부는 상기 제2 패드(143)의 상면의 다른 일부보다 높게 위치할 수 있다.
다음으로, 도 13에 도시된 바와 같이 상기 제2 마스크(M2)를 제거할 수 있다. 이후, 상기 절연층(110) 상에 배치된 시드층(120) 중 회로 패턴(130), 제1 패드(142) 및 제2 패드(143)와 중첩되는 영역에 배치된 부분을 제외한 나머지 부분을 제거하는 공정을 진행할 수 있다.
본 실시 예에 의하면, 종래의 대면적 비아의 경우에는 대구경 비아 홀의 도금에 대한 제약이 발생하나, 이에 대한 도금 공법 변경을 통해 대면적 비아의 대구경 비아홀 도금에 대한 제약을 파괴할 수 있으며, 이에 따른 대구경 비아 홀의 도금을 안정적으로 구현할 수 있다. 또한, 본 실시 예에 의하면, 기존 방식 대비 비아 도금의 균일성을 확보할 수 있으며, 추가 적층 후 레이저 품질 향상에 따른 품질 신뢰성을 확보할 수 있다.
또한, 종래에는 절연층의 두께와 바아 홀의 사이즈 간에 비아 홀 내부의 도금을 안정적으로 구현하기 위한 공법 상의 한계 비율이 존재하였으나, 본 실시 예에 의하면, 비아 홀 내부의 신뢰성 높은 도금 상태 구현을 위한 디자인적 제약을 파괴할 수 있으며, 이에 따른 디자인 자유도를 향상시킬 수 있다. 또한, 실시 예에 의하면, 비아의 사이즈를 증가시킴에 따라 이를 이용하여 회로가 집속된 영역에서 발생하는 회로 간의 간섭을 완벽하게 차폐할 수 있으며, 방열의 역할이 요구되는 영역에서의 방열 특성을 향상시킬 수 있다.
도 14는 제2 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 14를 참조하면, 인쇄회로기판(100A)은 제1 절연층(110), 제2 절연층(170), 제3 절연층(180), 제1 비아(140), 제2 비아(150), 제3 비아(160), 회로 패턴(130), 시드층(120), 제1 보호층(190) 및 제2 보호층(195)을 포함한다.
도 14에서, 도 4의 설명과 실질적으로 동일한 구성에 대해서는 동일한 부호를 부여하였으며, 이에 따라 이에 대한 상세한 설명은 생략하기로 한다.
도 14를 참조하면, 인쇄회로기판(100A)은 복수의 적층 구조를 가진다. 이 중 중앙에 위치한 제1 절연층(110)에는 시드층(120), 회로 패턴(130) 및 적어도 하나의 제1 비아(140)를 포함한다. 그리고, 상기 적어도 하나의 제1 비아(140)는 제1 패드(142), 제2 패드(143) 및 연결부(141)를 포함한다.
여기에서, 상기 제1 절연층(110), 시드층(120), 회로 패턴(130) 및 제1 비아(140)에 대해서는 상기에서 도 4 및 도 5를 참조하여 이미 설명하였으므로 생략하기로 한다.
제2 절연층(170)은 상기 제1 절연층(110) 위에 배치된다. 그리고, 제3 절연층(180)은 제1 절연층(110) 아래에 배치된다.
상기 제2 절연층(170)은 상기 제1 절연층(110)의 상면 위에 배치된 회로 패턴(130) 및 제1 비아(140)의 제1 패드(142)를 덮으며 배치될 수 있다.
상기 제3 절연층(180)은 상기 제1 절연층(110)의 하면 위에 배치된 회로 패턴(130) 및 제1 비아(140)의 제2 패드(143)를 덮으며 배치될 수 있다.
상기 제2 절연층(170) 및 제3 절연층(180)은 리지드(rigid)하거나 또는 플렉서블(flexible)할 수 있다. 예를 들어, 상기 제2 절연층(170) 및 제3 절연층(180)은 유리 또는 플라스틱을 포함할 수 있다. 자세하게, 상기 제2 절연층(170) 및 제3 절연층(180)은, 소다라임유리(soda lime glass) 또는 알루미노실리케이트유리 등의 화학 강화/반강화유리를 포함하거나, 폴리이미드(Polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 프로필렌 글리콜(propylene glycol, PPG) 폴리 카보네이트(PC) 등의 강화 혹은 연성 플라스틱을 포함하거나 사파이어를 포함할 수 있다.
또한, 제2 절연층(170) 및 제3 절연층(180)은 광등방성 필름을 포함할 수 있다. 일례로, 상기 절연층(110)은 COC(Cyclic Olefin Copolymer), COP(Cyclic Olefin Polymer), 광등방 폴리카보네이트(polycarbonate, PC) 또는 광등방 폴리메틸메타크릴레이트(PMMA) 등을 포함할 수 있다.
또한, 상기 제2 절연층(170) 및 제3 절연층(180)은 부분적으로 곡면을 가지면서 휘어질 수 있다. 즉, 제2 절연층(170) 및 제3 절연층(180)은 부분적으로는 평면을 가지고, 부분적으로는 곡면을 가지면서 휘어질 수 있다. 자세하게, 상기 제2 절연층(170) 및 제3 절연층(180)은 끝단이 곡면을 가지면서 휘어지거나 랜덤한 곡률을 포함한 표면을 가지며 휘어지거나 구부러질 수 있다.
또한, 상기 제2 절연층(170) 및 제3 절연층(180)은 유연한 특성을 가지는 플렉서블(flexible) 기판일 수 있다. 또한, 상기 제2 절연층(170) 및 제3 절연층(180)은 커브드(curved) 또는 벤디드(bended) 기판일 수 있다. 이때, 절연층(110)은 회로 설계를 근거로 회로부품을 접속하는 전기배선을 배선 도형으로 표현하며, 절연물 상에 전기도체를 재현할 수 있다.
한편, 도 14에서 도면 부호를 부여하지는 않았지만, 상기 제2 절연층(170)의 상면 및 상기 제3 절연층(180)의 하면에는 각각 회로 패턴이 배치될 수 있다.
상기 제2 절연층(170)에는 상기 제2 절연층(170)을 관통하며 제2 비아(150)가 배치될 수 있다. 상기 제2 비아(150)는 하면이 상기 제1 절연층(110)의 상면에 배치된 회로 패턴(130) 또는 제1 패드(142)와 연결될 수 있다.
상기 제2 비아(150)는 상기 제1 비아(140)와 대응하는 형상을 가질 수 있다. 다만, 상기 제1 비아(140)는 PTH(Plated Through Hole) 비아이다. 이와 다르게, 상기 제2 비아(150)는 BVH(Blind Via Hole) 비아이다. 이에 따라, 상기 제2 비아(150)는 상기 제1 비아(140)와 다르게 하나의 패드만을 포함할 수 있다.
구체적으로, 제2 비아(150)는 제2 시드층(151), 제2 연결부(152) 및 제3 패드(153)를 포함할 수 있다. 상기 제2 연결부(152)의 하면은 상기 제1 비아(140)의 제1 패드(142)와 연결될 수 있다. 또한, 제2 연결부(152)의 상면은 상기 제3 패드(153)와 연결될 수 있다.
상기 제2 연결부(152)는 상기 제2 절연층(170) 내에 형성된 비아 홀의 전체가 아닌 일부만을 채우며 형성될 수 있다. 따라서, 상기 제2 연결부(152)의 상면은 하측 방향으로 오목한 형상을 포함할 수 있다. 이에 따라, 상기 제2 연결부(152)의 상면의 길이는 상기 제2 절연층(170)에 형성된 비아 홀의 상부 폭보다 클 수 있다. 즉, 상기 제2 연결부(152)의 상면은 곡면을 가질 수 있으며, 이에 따라 상기 제2 연결부(152)의 상면의 길이는 상기 제2 절연층(170)에 형성된 비아 홀의 상부 폭보다 클 수 있다.
상기 제2 연결부(152)의 상면의 일부는 상기 제2 절연층(170)의 상면보다 낮게 위치할 수 있다. 예를 들어, 제2 연결부(152)의 상면의 중앙 영역은 상기 제2 절연층(170)의 상면보다 낮게 위치할 수 있다. 즉, 상기 제2 연결부(152)는 상면에 오목부가 형성될 수 있다.
즉, 상기 제2 연결부(152)는 상면에 오목부가 형성될 수 있으며, 이에 따라 'V' 형상을 포함할 수 있다.
구체적으로, 상기 제2 절연층(170)에 형성된 비아 홀은 제2 절연층(170)의 하측에 위치한 제1 영역과, 상기 제1 영역 위의 상기 제2 절연층(170)의 상측에 위치한 제2 영역을 포함할 수 있다. 그리고, 상기 제2 절연층(170)에 형성된 비아 홀의 제1 영역의 전체 영역은 상기 제2 연결부(152)에 의해 채워질 수 있다. 이에 반하여, 상기 제2 절연층(170)에 형성된 비아 홀의 제2 영역은 일부 영역만이 상기 제2 연결부(152)에 의해 채워질 수 있다.
한편, 상기 제2 연결부(152)의 상면에 형성된 오목부는 상기 제2 절연층(170)의 상면으로부터 일정 깊이를 가지고 형성될 수 있다.
상기 제2 연결부(152)의 오목부의 깊이는 상기 제2 절연층(170)의 두께의 5% 내지 40% 수준의 두께를 가질 수 있다. 예를 들어, 상기 제2 연결부(152)의 오목부의 깊이는 상기 제2 절연층(170)의 두께의 10% 내지 20% 수준의 두께를 가질 수 있다. 상기 제2 연결부(152)의 오목부의 깊이가 상기 제2 절연층(170)의 두께의 5%보다 작은 경우, 제2 연결부(152)의 돌출 영역의 두께가 증가하고, 이에 따라 상기 제3 패드(153)의 두께가 증가할 수 있다. 또한, 상기 제2 연결부(152)의 오목부의 깊이가 상기 제2 절연층(170)의 두께의 40%보다 큰 경우, 상기 제3 패드(152)에 딤플 영역이 존재할 수 있다.
한편, 상기 제3 패드(153)는 상기 제2 절연층(170)의 상면에 배치될 수 있다. 바람직하게, 상기 제3 패드(153)와 상기 제2 절연층(170)의 상면 사이에는 제2 시드층(151)이 추가로 배치될 수 있다. 상기 제2 시드층(151)은 상기 제3 패드(153)와 상기 제2 절연층(170)의 상면 사이에 배치될 수 있다. 또한, 상기 제2 시드층(151)은 상기 비아 홀의 내벽에 배치될 수 있다.
상기 제3 패드(153)는 하면이 상기 제2 연결부(152)의 상면과 접촉할 수 있다. 이에 따라, 상기 제3 패드(153)의 하면은 상기 제2 연결부(152)의 상면에 대응하는 형상을 포함할 수 있다. 구체적으로, 상기 제3 패드(153)의 하면은 상기 제2 연결부(152)의 상면에 대응하는 곡률을 가진 곡면일 수 있다. 예를 들어, 상기 제3 패드(153)는 상기 제2 연결부(152)의 상면에 형성된 오목부에 대응하는 볼록부를 가질 수 있다.
이에 따라, 상기 제3 패드(153)의 하면의 적어도 일부는 상기 제2 시드층(151)의 상면보다 낮게 위치할 수 있다. 예를 들어, 상기 제3 패드(153)의 하면의 일부는 상기 제2 절연층(170)의 상면보다 낮게 위치할 수 있다. 예를 들어, 상기 제3 패드(153)의 하면의 일부는 상기 제2 연결부(152)의 상면보다 낮게 위치할 수 있다. 예를 들어, 상기 제3 패드(153)의 하면의 일부는 상기 제2 연결부(152)의 상면의 가장자리보다 낮게 위치할 수 있다. 구체적으로, 상기 제3 패드(153)의 하면의 센터 부분은 상기 제2 연결부(152)의 상면의 가장자리 부분보다 낮게 위치할 수 있다.
이에 따라, 상기 제2 연결부(152)의 상면의 일부는 상기 제3 패드(153)의 하면의 일부보다 높게 위치할 수 있다. 또한, 상기 제2 연결부(152)의 상면의 다른 일부는 상기 제3 패드(153)의 하면의 다른 일부보다 낮게 위치할 수 있다.
상기 제3 비아(160)는 상기 제2 비아(150)와 대응하는 형상을 가질 수 있다. 즉, 상기 제1 비아(140)는 PTH(Plated Through Hole) 비아이다. 이와 다르게, 상기 제2 비아(150) 및 제3 비아(160)는 BVH(Blind Via Hole) 비아이다. 이에 따라, 상기 제3 비아(160)는 상기 제2 비아(150)와 대응되게 1개의 패드만을 포함할 수 있다.
구체적으로, 제3 비아(160)는 제3 시드층(161), 제3 연결부(162) 및 제4 패드(163)를 포함할 수 있다. 상기 제3 연결부(162)의 상면은 상기 제1 비아(140)의 제2 패드(143)와 연결될 수 있다.
상기 제3 연결부(162)는 상기 제3 절연층(180) 내에 형성된 비아 홀의 전체가 아닌 일부만을 채우며 형성될 수 있다. 따라서, 상기 제3 연결부(162)의 하면은 상측 방향으로 오목한 형상을 포함할 수 있다. 이에 따라, 상기 제3 연결부(162)의 하면의 길이는 상기 제3 절연층(180)에 형성된 비아 홀의 상부 폭보다 클 수 있다. 즉, 상기 제3 연결부(162)의 하면은 곡면을 가질 수 있으며, 이에 따라 상기 제3 연결부(162)의 하면의 길이는 상기 제3 절연층(180)에 형성된 비아 홀의 하부 폭보다 클 수 있다.
상기 제3 연결부(162)의 하면의 일부는 상기 제3 절연층(180)의 하면보다 높게 위치할 수 있다. 예를 들어, 제3 연결부(162)의 하면의 중앙 영역은 상기 제3 절연층(180)의 하면보다 높게 위치할 수 있다. 즉, 상기 제3 연결부(162)는 하면에 오목부가 형성될 수 있다.
즉, 상기 제3 연결부(162)는 하면에 오목부가 형성될 수 있으며, 이에 따라 '역 V자' 형상을 포함할 수 있다.
구체적으로, 상기 제3 절연층(180)에 형성된 비아 홀은 제3 절연층(180)의 상측에 위치한 제1 영역과, 상기 제1 영역 아래의 상기 제3 절연층(180)의 하측에 위치한 제2 영역을 포함할 수 있다. 그리고, 상기 제3 절연층(180)에 형성된 비아 홀의 제1 영역의 전체 영역은 상기 제3 연결부(162)에 의해 채워질 수 있다. 이에 반하여, 상기 제3 절연층(180)에 형성된 비아 홀의 제2 영역은 일부 영역만이 상기 제3 연결부(162)에 의해 채워질 수 있다.
한편, 상기 제3 연결부(162)의 하면에 형성된 오목부는 상기 제3 절연층(180)의 하면으로부터 일정 깊이를 가지고 형성될 수 있다.
상기 제3 연결부(162)의 오목부의 깊이는 상기 제3 절연층(180)의 두께의 5% 내지 40% 수준의 두께를 가질 수 있다. 예를 들어, 상기 제3 연결부(162)의 오목부의 깊이는 상기 제3 절연층(180)의 두께의 10% 내지 20% 수준의 두께를 가질 수 있다. 상기 제3 연결부(162)의 오목부의 깊이가 상기 제3 절연층(180)의 두께의 5%보다 작은 경우, 제3 연결부(162)의 돌출 영역의 두께가 증가하고, 이에 따라 상기 제4 패드(163)의 두께가 증가할 수 있다. 또한, 상기 제3 연결부(162)의 오목부의 깊이가 상기 제3 절연층(180)의 두께의 40%보다 큰 경우, 상기 제4 패드(162)에 딤플 영역이 존재할 수 있다.
한편, 상기 제4 패드(163)는 상기 제3 절연층(180)의 하면에 배치될 수 있다. 바람직하게, 상기 제4 패드(163)와 상기 제3 절연층(180)의 하면 사이에는 제3 시드층(161)이 추가로 배치될 수 있다. 상기 제3 시드층(161)은 상기 제4 패드(163)와 상기 제3 절연층(180)의 하면 사이에 배치될 수 있다. 또한, 상기 제3 시드층(161)은 제3 절연층(180)에 형성된 비아 홀의 내벽에 배치될 수 있다.
상기 제4 패드(163)는 상면이 상기 제3 연결부(162)의 하면과 접촉할 수 있다. 이에 따라, 상기 제4 패드(163)의 상면은 상기 제3 연결부(162)의 하면에 대응하는 형상을 포함할 수 있다. 구체적으로, 상기 제4 패드(163)의 상면은 상기 제3 연결부(162)의 하면에 대응하는 곡률을 가진 곡면일 수 있다. 예를 들어, 상기 제4 패드(163)는 상기 제3 연결부(162)의 하면에 형성된 오목부에 대응하는 볼록부를 가질 수 있다.
이에 따라, 상기 제4 패드(163)의 상면의 적어도 일부는 상기 제3 시드층(161)의 하면보다 높게 위치할 수 있다. 예를 들어, 상기 제4 패드(163)의 상면의 일부는 상기 제3 절연층(180)의 하면보다 높게 위치할 수 있다. 예를 들어, 상기 제4 패드(163)의 상면의 일부는 상기 제3 연결부(162)의 하면보다 높게 위치할 수 있다. 예를 들어, 상기 제4 패드(163)의 상면의 일부는 상기 제3 연결부(162)의 하면의 가장자리보다 높게 위치할 수 있다. 구체적으로, 상기 제4 패드(163)의 상면의 센터 부분은 상기 제3 연결부(162)의 하면의 가장자리 부분보다 높게 위치할 수 있다.
이에 따라, 상기 제3 연결부(162)의 하면의 일부는 상기 제4 패드(163)의 상면의 일부보다 낮게 위치할 수 있다. 또한, 상기 제3 연결부(162)의 하면의 다른 일부는 상기 제4 패드(163)의 상면의 다른 일부보다 높게 위치할 수 있다.
한편, 제2 연결부(152)의 상면의 일부는 상기 제2 절연층(170)의 상면보다 높게 위치할 수 있다. 예를 들어, 상기 제2 연결부(152)의 상면의 일부는 상기 제2 시드층(151)의 상면보다 높게 위치할 수 있다.
바람직하게, 상기 제2 연결부(152)의 상면의 일부는 상기 제3 패드(153)의 하면보다 높게 위치할 수 있다. 즉, 상기 제2 연결부(152)는 상기 제2 절연층(170) 및 제2 시드층(151)으로부터 상측 방향으로 돌출된 돌출 영역을 포함할 수 있다.
또한, 이와 마찬가지로, 제3 연결부(162)의 하면의 일부는 상기 제3 절연층(180)의 하면보다 낮게 위치할 수 있다. 예를 들어, 상기 제3 연결부(162)의 하면의 일부는 상기 제3 시드층(161)의 하면보다 낮게 위치할 수 있다.
바람직하게, 상기 제3 연결부(162)의 하면의 일부는 상기 제4 패드(163)의 상면보다 낮게 위치할 수 있다. 즉, 상기 제3 연결부(162)는 상기 제3 절연층(180) 및 제3 시드층(161)으로부터 하측 방향으로 돌출된 돌출 영역을 포함할 수 있다.
이와 같은 본 실시 예에 의하면, 종래의 대면적 비아의 경우에는 대구경 비아 홀의 도금에 대한 제약이 발생하나, 이에 대한 도금 공법 변경을 통해 대면적 비아의 대구경 비아홀 도금에 대한 제약을 파괴할 수 있으며, 이에 따른 대구경 비아 홀의 도금을 안정적으로 구현할 수 있다. 또한, 본 실시 예에 의하면, 기존 방식 대비 비아 도금의 균일성을 확보할 수 있으며, 추가 적층 후 레이저 품질 향상에 따른 품질 신뢰성을 확보할 수 있다.
또한, 종래에는 절연층의 두께와 바아 홀의 사이즈 간에 비아 홀 내부의 도금을 안정적으로 구현하기 위한 공법 상의 한계 비율이 존재하였으나, 본 실시 예에 의하면, 비아 홀 내부의 신뢰성 높은 도금 상태 구현을 위한 디자인적 제약을 파괴할 수 있으며, 이에 따른 디자인 자유도를 향상시킬 수 있다. 또한, 실시 예에 의하면, 비아의 사이즈를 증가시킴에 따라 이를 이용하여 회로가 집속된 영역에서 발생하는 회로 간의 간섭을 완벽하게 차폐할 수 있으며, 방열의 역할이 요구되는 영역에서의 방열 특성을 향상시킬 수 있다.

Claims (18)

  1. 상면 및 상기 상면과 반대되는 하면을 관통하는 관통홀을 포함하는 제1 절연층;
    상기 제1 절연층의 상면에 배치된 제1 부분, 및 상기 관통홀의 내벽에 배치된 제2 부분을 포함하는 제1 금속층; 및
    상기 금속층의 상기 제2 부분 상에 배치되고, 상기 제1 절연층의 상면에 대해 오목한 상면을 포함하는 제2 금속층;을 포함하고,
    상기 제2 금속층의 상면의 수평 방향으로의 폭은 상기 제1 절연층의 상면에서의 상기 관통 홀의 상기 수평 방향으로의 폭보다 작거나 같고,
    상기 제2 금속층은 상기 제1 절연층의 상면과 수직 방향으로 중첩되지 않고, 상기 제1 금속층의 상기 제1 부분보다 높게 위치하는 돌출부를 포함하는, 회로 기판.
  2. 제1항에 있어서,
    상기 제2 금속층의 상면의 상기 수평 방향으로의 폭은 상기 제1 절연층의 상면에서의 상기 관통 홀의 상기 수평 방향으로의 폭보다 작은, 회로기판.
  3. 제1항에 있어서,
    상기 제2 금속층의 상면은,
    상기 제1 절연층의 상면보다 낮게 위치하는 제1 영역; 및
    상기 제1 절연층의 상면보다 높게 위치하는 제2 영역을 포함하는, 회로 기판.
  4. 제1항에 있어서,
    상기 제2 금속층의 상면은 상기 제1 절연층의 상면과 상기 수직 방향으로 중첩되지 않는, 회로 기판.
  5. 제1항에 있어서,
    상기 제1 금속층의 상기 제1 부분 및 상기 제2 금속층 상에 배치되는 제3 금속층;을 더 포함하고,
    상기 제3 금속층은 상기 수직 방향을 따라 상기 제2 금속층의 상면과 중첩되고 상기 제2 금속층의 상면을 향해 볼록한 하면을 포함하는, 회로 기판.
  6. 제5항에 있어서,
    상기 제3 금속층의 하면은,
    상기 제1 절연층의 상면보다 낮게 위치하는 제3 영역; 및
    상기 제1 절연층의 상면보다 높게 위치하는 제4 영역을 포함하는, 회로 기판.
  7. 제1항에 있어서,
    상기 제2 금속층은,
    상기 제1 절연층의 상면에 인접하고, 상기 제1 절연층의 하면으로 갈수록 폭이 감소하는 제1 경사를 갖는 제1 측면, 및
    상기 제1 절연층의 하면에 인접하고, 상기 제1 절연층의 하면으로 갈수록 폭이 증가하는 제2 경사를 갖는 제2 측면을 포함하는, 회로 기판.
  8. 제7항에 있어서,
    상기 제1 경사 및 상기 제2 경사는 서로 다른 방향으로 기울어진, 회로기판.
  9. 제1항에 있어서,
    상기 제2 금속층은 상기 제1 절연층의 하면에서 상기 제1 절연층의 상면을 향하여 볼록한 하면을 포함하고,
    상기 제2 금속층의 상기 하면의 상기 수평 방향으로의 폭은 상기 제1 절연층의 하면에서의 상기 관통홀의 폭보다 작은, 회로 기판.
  10. 제9항에 있어서,
    상기 제2 금속층의 하면은,
    상기 제1 절연층의 하면보다 높게 위치하는 제5 영역; 및
    상기 제1 절연층의 하면보다 낮게 위치하는 제6 영역을 포함하는, 회로 기판.
  11. 제9항에 있어서,
    상기 제2 금속층의 하면은 상기 제1 절연층의 하면과 상기 수직 방향으로 중첩되지 않는, 회로 기판.
  12. 제9항에 있어서,
    상기 제1 금속층은
    상기 제1 절연층 하면에 배치되는 제3 부분을 포함하고,
    상기 제1 금속층의 상기 제3 부분과 상기 제2 금속층 아래에 제4 금속층이 더 배치되고;
    상기 제4 금속층은 상기 수직 방향을 따라 상기 제2 금속층의 하면과 중첩되고 상기 제2 금속층의 하면을 향해 볼록한 상면을 포함하는, 회로 기판.
  13. 제11항에 있어서,
    상기 제2 금속층 상면의 최저 높이로부터 상기 제1 절연층의 상면까지의 수직 거리는 상기 제1 금속층의 두께의 5% 내지 40% 범위를 만족하는 회로기판.
  14. 제9항에 있어서,
    상기 제2 금속층의 하면의 최고 높이로부터 상기 제1 절연층의 하면까지의 수직 거리는 상기 제1 금속층의 두께의 5% 내지 40% 범위를 만족하는, 회로기판.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
KR1020190153968A 2019-11-27 2019-11-27 인쇄회로기판 및 이의 제조 방법 Active KR102777247B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020190153968A KR102777247B1 (ko) 2019-11-27 2019-11-27 인쇄회로기판 및 이의 제조 방법
TW109141178A TW202135611A (zh) 2019-11-27 2020-11-24 印刷電路板
US17/756,541 US12108531B2 (en) 2019-11-27 2020-11-26 Circuit board comprising via
JP2022531540A JP7693667B2 (ja) 2019-11-27 2020-11-26 回路基板
CN202080089995.7A CN114902816A (zh) 2019-11-27 2020-11-26 印刷电路板
PCT/KR2020/017003 WO2021107654A2 (ko) 2019-11-27 2020-11-26 인쇄회로기판
US18/821,067 US20240422908A1 (en) 2019-11-27 2024-08-30 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190153968A KR102777247B1 (ko) 2019-11-27 2019-11-27 인쇄회로기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20210065347A KR20210065347A (ko) 2021-06-04
KR102777247B1 true KR102777247B1 (ko) 2025-03-10

Family

ID=76129569

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190153968A Active KR102777247B1 (ko) 2019-11-27 2019-11-27 인쇄회로기판 및 이의 제조 방법

Country Status (6)

Country Link
US (2) US12108531B2 (ko)
JP (1) JP7693667B2 (ko)
KR (1) KR102777247B1 (ko)
CN (1) CN114902816A (ko)
TW (1) TW202135611A (ko)
WO (1) WO2021107654A2 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101956563B1 (ko) * 2012-10-05 2019-03-11 신꼬오덴기 고교 가부시키가이샤 배선 기판 및 그 제조 방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0916237B1 (de) * 1996-07-31 2001-01-17 Dyconex Patente Verfahren zur herstellung von verbindungsleitern
EP0948247B1 (en) * 1998-04-01 2005-08-31 Mitsui Mining & Smelting Co., Ltd. Method For Making A Multi-Layer Printed Wiring Board
JP2000004069A (ja) * 1998-06-15 2000-01-07 Hitachi Aic Inc プリント配線板
JP2000188470A (ja) * 1998-12-24 2000-07-04 Ibiden Co Ltd プリント配線板の製造方法
JP2002076633A (ja) 2000-08-25 2002-03-15 Toshiba Corp 多層配線基板の製造方法及びめっき方法
US6972382B2 (en) * 2003-07-24 2005-12-06 Motorola, Inc. Inverted microvia structure and method of manufacture
TWI347151B (en) * 2004-03-19 2011-08-11 Panasonic Corp Flexible substrate having interlaminar junctions, and process for producing the same
JP4661359B2 (ja) 2005-05-24 2011-03-30 セイコーエプソン株式会社 半田印刷方法、半導体装置の製造方法及び基板
KR100965341B1 (ko) * 2007-12-20 2010-06-22 삼성전기주식회사 인쇄회로기판의 제조방법
US8431833B2 (en) * 2008-12-29 2013-04-30 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP5360494B2 (ja) * 2009-12-24 2013-12-04 新光電気工業株式会社 多層配線基板、多層配線基板の製造方法、及びヴィアフィル方法
JP2012049423A (ja) * 2010-08-30 2012-03-08 Sumitomo Bakelite Co Ltd 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
KR101875943B1 (ko) * 2011-10-24 2018-07-06 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
US8785790B2 (en) * 2011-11-10 2014-07-22 Invensas Corporation High strength through-substrate vias
KR20140055331A (ko) * 2012-10-31 2014-05-09 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR102109046B1 (ko) 2012-12-17 2020-05-12 엘지이노텍 주식회사 인쇄회로 기판 및 그 제조 방법
JP2014127623A (ja) * 2012-12-27 2014-07-07 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
US10219387B2 (en) * 2013-01-30 2019-02-26 Nvidia Corporation Process for manufacturing a printed circuit board having high density microvias formed in a thick substrate
JP2015162644A (ja) * 2014-02-28 2015-09-07 京セラサーキットソリューションズ株式会社 配線基板およびその製造方法
WO2016136222A1 (ja) * 2015-02-23 2016-09-01 凸版印刷株式会社 印刷配線板及びその製造方法
JP2016213296A (ja) * 2015-05-07 2016-12-15 イビデン株式会社 プリント配線板
TWI576026B (zh) 2015-07-17 2017-03-21 財團法人工業技術研究院 電路結構
CN111511105B (zh) * 2019-01-31 2025-02-28 奥特斯奥地利科技与系统技术有限公司 具有用额外镀覆结构和桥结构填充的通孔的部件承载件
US10531577B1 (en) * 2019-01-31 2020-01-07 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Forming through holes through exposed dielectric material of component carrier
US10440835B1 (en) * 2019-01-31 2019-10-08 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Forming through holes through exposed dielectric material of component carrier
CN210928127U (zh) * 2019-10-23 2020-07-03 奥特斯(中国)有限公司 部件承载件

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101956563B1 (ko) * 2012-10-05 2019-03-11 신꼬오덴기 고교 가부시키가이샤 배선 기판 및 그 제조 방법

Also Published As

Publication number Publication date
US20240422908A1 (en) 2024-12-19
CN114902816A (zh) 2022-08-12
US12108531B2 (en) 2024-10-01
JP2023504416A (ja) 2023-02-03
JP7693667B2 (ja) 2025-06-17
WO2021107654A2 (ko) 2021-06-03
TW202135611A (zh) 2021-09-16
US20220418107A1 (en) 2022-12-29
WO2021107654A3 (ko) 2021-07-22
KR20210065347A (ko) 2021-06-04

Similar Documents

Publication Publication Date Title
US11039536B2 (en) Printed circuit board and printed circuit board strip
US20250071897A1 (en) Circuit board
KR20250078881A (ko) 인쇄회로기판 및 이의 제조 방법
KR102778111B1 (ko) 회로기판
KR102784763B1 (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
KR102777247B1 (ko) 인쇄회로기판 및 이의 제조 방법
KR102820037B1 (ko) 회로기판
US12160955B2 (en) Circuit board
KR20230023492A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR102774103B1 (ko) 인쇄회로기판 및 이의 제조 방법
KR20220085274A (ko) 회로기판 및 이의 제조 방법
KR20220001183A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
KR20220080306A (ko) 회로기판의 제조 방법 및 이에 의해 제조된 회로기판
JP2023533233A (ja) 回路基板
CN115428595A (zh) 电路板
KR102789176B1 (ko) 인쇄회로기판 및 이의 제조 방법
KR102824545B1 (ko) 회로 기판 및 이를 포함하는 안테나 패키지 기판
US12262465B2 (en) Circuit board
KR20210070024A (ko) 인쇄회로기판 및 이의 제조 방법
JP2024538347A (ja) 回路基板
KR20210146030A (ko) 패키지기판 및 이의 제조 방법
JP2024524568A (ja) 回路基板
JP2025500591A (ja) 回路基板

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20191127

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20221115

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20191127

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240425

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20241129

PG1601 Publication of registration