[go: up one dir, main page]

KR102769624B1 - 반도체 소자 제조 방법 및 반도체 공정 설비 - Google Patents

반도체 소자 제조 방법 및 반도체 공정 설비 Download PDF

Info

Publication number
KR102769624B1
KR102769624B1 KR1020180169321A KR20180169321A KR102769624B1 KR 102769624 B1 KR102769624 B1 KR 102769624B1 KR 1020180169321 A KR1020180169321 A KR 1020180169321A KR 20180169321 A KR20180169321 A KR 20180169321A KR 102769624 B1 KR102769624 B1 KR 102769624B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
material layer
shower head
process chamber
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180169321A
Other languages
English (en)
Other versions
KR20200080460A (ko
Inventor
서지연
임지운
김대홍
김익수
라상호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180169321A priority Critical patent/KR102769624B1/ko
Priority to US16/578,245 priority patent/US11107681B2/en
Publication of KR20200080460A publication Critical patent/KR20200080460A/ko
Application granted granted Critical
Publication of KR102769624B1 publication Critical patent/KR102769624B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45574—Nozzles for more than one gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02087—Cleaning of wafer edges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/0209—Cleaning of wafer backside
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

반도체 소자 제조 방법 및 반도체 공정 설비를 제공한다. 이 반도체 소자 제조 방법은 서로 대향하는 전면 및 후면을 갖는 반도체 기판을 준비하고, 상기 반도체 기판 상에 물질 층을 형성하는 것을 포함한다. 상기 물질 층은 상기 반도체 기판의 상기 전면 상에 형성되면서 상기 반도체 기판의 상기 후면의 적어도 일부 상에 형성된다. 상기 반도체 기판의 상기 전면 상에 형성된 상기 물질 층을 잔존시키면서 상기 반도체 기판의 상기 후면 상에 형성된 상기 물질 층을 제거한다. 상기 반도체 기판의 상기 전면 상에 잔존하는 상기 물질 층을 이용하여 반도체 공정을 진행한다.

Description

반도체 소자 제조 방법 및 반도체 공정 설비{METHOD OF FABRICATING SEMICONDUCTOR DEVICE AND SEMICONDUCTOR PROCESS EQUIPMENT}
본 발명의 기술적 사상은 반도체 소자 제조 방법에 관한 것으로, 특히 반도체 기판의 후면을 이용하는 반도체 소자 제조 방법 및 반도체 공정 설비에 관한 것이다.
일반적으로, 반도체 기판의 전면에 집적회로를 형성하고 있다. 이와 같은 집적 회로는 일반적으로 반도체 기판의 전면 상에 증착 공정, 사진 공정 및 식각 공정 등과 같은 반도체 공정을 반복 진행함으로써, 형성될 수 있다. 이와 같이 반도체 기판의 전면 상에 집적 회로를 형성하기 위하여 형성하는 전면 층을 반복해서 증착 및 식각하면서 전면 패턴들을 형성하면서 반도체 기판의 휨 현상이 중요한 이슈가 되고 있다.
본 발명의 기술적 사상이 해결하려는 과제는 반도체 기판의 후면을 이용하는 반도체 소자 제조 방법을 제공하는데 있다.
본 발명의 기술적 사상이 해결하려는 과제는 반도체 기판의 후면을 이용하는 반도체 소자 제조 방법에 이용되는 반도체 공정 설비를 제공하는데 있다.
본 발명의 기술적 사상의 일 실시 예에 따른 반도체 소자 제조 방법을 제공한다. 이 반도체 소자 제조 방법은 서로 대향하는 전면 및 후면을 갖는 반도체 기판을 준비하고, 상기 반도체 기판 상에 물질 층을 형성하는 것을 포함한다. 상기 물질 층은 상기 반도체 기판의 상기 전면 상에 형성되면서 상기 반도체 기판의 상기 후면의 적어도 일부 상에 형성된다. 상기 반도체 기판의 상기 전면 상에 형성된 상기 물질 층을 잔존시키면서 상기 반도체 기판의 상기 후면 상에 형성된 상기 물질 층을 제거한다. 상기 반도체 기판의 상기 전면 상에 잔존하는 상기 물질 층을 이용하여 반도체 공정을 진행한다.
본 발명의 기술적 사상의 일 실시 예에 따른 반도체 소자 제조 방법을 제공한다. 이 반도체 소자 제조 방법은 서로 대향하는 전면 및 후면을 갖는 반도체 기판을 준비하는 것을 포함한다. 상기 반도체 기판의 상기 전면 상에 전면 층을 형성한다. 상기 반도체 기판의 상기 후면 상에 후면 층을 형성한다. 상기 전면 층 및 상기 후면 층이 형성된 상기 반도체 기판 상에 물질 층을 형성한다. 상기 물질 층은 상기 반도체 기판의 상기 전면 상에 형성되며 상기 반도체 기판의 상기 후면의 적어도 일부 상에 형성된다. 상기 반도체 기판의 상기 후면 상에 형성된 상기 물질 층을 제거함과 아울러, 상기 반도체 기판의 상기 전면 상에 형성된 상기 물질 층을 잔존시킨다. 상기 반도체 기판의 상기 전면 상에 잔존하는 상기 물질 층을 이용하여 반도체 공정을 진행한다.
본 발명의 기술적 사상의 일 실시 예에 따른 반도체 소자 제조 방법을 제공한다. 이 반도체 소자 제조 방법은 제1 후면 공정 챔버 및 제2 후면 공정 챔버를 준비하는 것을 포함한다. 상기 제1 및 제2 후면 공정 챔버들의 각각은 하부 홀들을 갖는 하부 샤워 헤드, 상기 하부 샤워 헤드 상에 배치되며 상부 홀들을 갖는 상부 샤워 헤드, 및 상기 하부 샤워 헤드와 상기 상부 샤워 헤드 사이의 지지 구조물을 포함한다. 상기 제1 후면 공정 챔버 내에 서로 대향하는 전면 및 후면을 갖는 반도체 기판을 로딩한다. 상기 반도체 기판의 상기 후면은 상기 제1 후면 공정 챔버 내의 상기 하부 샤워 헤드와 마주보고, 상기 반도체 기판의 상기 전면은 상기 제1 후면 공정 챔버 내의 상기 상부 샤워 헤드와 마주본다. 상기 제1 후면 공정 챔버 내에서, 상기 반도체 기판의 상기 후면 상에 후면 층을 형성한다. 상기 후면 층이 형성된 상기 반도체 기판을 언로딩한다. 상기 반도체 기판 상에 물질 층을 형성한다. 상기 물질 층은 상기 반도체 기판의 상기 전면을 덮으며 상기 반도체 기판의 상기 후면의 적어도 일부를 덮는다. 상기 물질 층이 형성된 상기 반도체 기판을 상기 제2 후면 공정 챔버 내로 로딩하되, 상기 물질 층이 형성된 상기 반도체 기판의 상기 후면은 상기 제2 후면 공정 챔버 내의 상기 하부 샤워 헤드와 마주보고, 상기 물질 층이 형성된 상기 반도체 기판의 상기 전면은 상기 제2 후면 공정 챔버 내의 상기 상부 샤워 헤드와 마주본다. 상기 제2 후면 공정 챔버 내에서, 상기 반도체 기판의 상기 후면 상에 형성된 상기 물질 층을 제거함과 아울러, 상기 반도체 기판의 상기 전면 상에 형성된 상기 물질 층을 잔존시킨다. 상기 물질 층이 상기 전면 상에 잔존하는 상기 반도체 기판을 상기 제2 후면 공정 챔버 로부터 언로딩한다.
본 발명의 기술적 사상의 일 실시 예에 따른 반도체 공정 설비를 제공한다. 이 반도체 공정 설비는 하부 샤워 헤드; 상기 하부 샤워 헤드 상의 상부 샤워 헤드; 및 상기 하부 샤워 헤드와 상기 상부 샤웨 헤드 사이에 배치되어, 반도체 기판을 지지하는 지지 구조물을 포함한다. 상기 하부 샤워 헤드는 상기 지지 구조물에 의해 지지되는 상기 반도체 기판의 후면과 마주보고, 상기 상부 샤워 헤드는 상기 지지 구조물에 의해 지지되는 상기 반도체 기판의 전면과 마주본다. 상기 하부 샤워 헤드와 상기 지지 구조물에 의해 지지되는 상기 반도체 기판의 상기 후면 사이의 공정 영역이 배치된다. 상부 가스를 공급하는 상부 가스 공급 부가 배치된다. 상기 상부 가스 공급 부로부터 상기 상부 샤워 헤드까지 연결되는 상부 가스 배관이 배치된다. 증착 공정 가스를 공급하는 증착 공정 가스 공급 부가 배치된다. 식각 공정 가스를 공급하는 식각 공정 가스 공급 부가 배치된다. 상기 증착 공정 가스 공급 부로부터 상기 하부 샤워 헤드까지 연결되는 증착 공정 가스 배관이 배치된다. 상기 식각 공정 가스 공급 부로부터 상기 하부 샤워 헤드까지 연결되는 식각 공정 가스 배관이 배치된다. 상기 상부 샤워 헤드는 상기 상부 가스 공급 부로부터 공급되는 상기 상부 가스를 상기 지지 구조물에 의해 지지되는 상기 반도체 기판의 상기 전면을 향하는 방향으로 분사하는 상부 홀들을 포함하고, 상기 하부 샤워 헤드는 상기 증착 공정 가스 공급부로부터 공급되는 상기 증착 공정 가스 또는 상기 식각 공정 가스 공급부로부터 공급되는 상기 식각 공정 가스를 상기 공정 영역 내로 분사하는 하부 홀들을 포함한다.
본 발명의 기술적 사상의 실시예 들에 따르면, 반도체 기판의 후면을 이용하여 반도체 소자를 형성하는 방법 및 반도체 기판의 후면을 처리할 수 있는 반도체 공정 설비를 제공할 수 있다.
일 실시예에 따르면, 상기 반도체 기판의 후면 상에 후면 층을 형성함으로써, 상기 반도체 기판의 전면 상에 형성되는 전면 층 또는 전면 패턴으로 인하여 반도체 기판의 휨 등과 같은 보잉 현상이 발생하는 것을 방지할 수 있다.
일 실시예에 따르면, 배치형 공정 챔버를 이용하여, 반도체 기판의 전면 및 후면 상에 물질 층을 형성하는 방법을 제공할 수 있다. 상기 배치형 공정 챔버는 복수의 반도체 기판을 처리할 수 있기 때문에, 물질 층이 형성된 반도체 기판을 대량으로 형성할 수 있다. 이와 같은 배치형 공정 챔버를 이용하여 형성된 물질 층을 갖는 반도체 기판에서, 반도체 기판의 후면을 처리할 수 있는 후면 공정 챔버를 이용하여, 상기 반도체 기판의 전면 상의 물질 층을 잔존시키면서 상기 반도체 기판의 후면 상의 물질 층을 제거할 수 있다. 따라서, 반도체 기판의 후면 상에 잔존하는 물질 층으로 인한 불량 발생을 방지하면서, 반도체 소자의 생산성을 향상시킬 수 있다.
일 실시예에 따르면, 증착 공정으로 반도체 기판의 후면 상에 후면 층을 형성하고, 식각 공정으로 반도체 기판의 후면 상에 물질 층을 식각할 수 있는 공정 챔버를 포함하는 반도체 공정 설비를 제공할 수 있다. 증착 공정과 식각 공정을 진행할 수 있는 공정 챔버를 포함하는 반도체 공정 설비를 제공함으로써, 반도체 소자의 생산성을 향상시킬 수 있다.
도 1은 본 발명의 실시예들에 따른 반도체 소자 제조 방법을 나타내는 공정 흐름도이다.
도 2는 본 발명의 실시예들에 따른 반도체 소자 제조 방법의 일부를 나타내는 공정 흐름도이다.
도 3은 본 발명의 실시예들에 따른 반도체 소자를 형성하는데 이용되는 제1 공정 챔버의 예시적인 예를 개념적으로 나타내는 단면도이다.
도 5는 본 발명의 실시예들에 따른 반도체 소자 제조 방법의 일부를 나타내는 공정 흐름도이다.
도 6은 본 발명의 실시예들에 따른 반도체 소자를 형성하는데 이용되는 제2 공정 챔버의 예시적인 예를 개념적으로 나타내는 평면도이다.
도 7a는 본 발명의 실시예들에 따른 반도체 소자를 형성하는데 이용되는 제2 공정 챔버를 포함하는 설비의 예시적인 예를 개념적으로 나타내는 단면도이다.
도 7b는 본 발명의 실시예들에 따른 반도체 소자를 형성하는데 이용되는 제2 공정 챔버의 일부를 개념적으로 나타내는 사시도이다.
도 9는 본 발명의 실시예들에 따른 반도체 소자 제조 방법의 일부를 나타내는 공정 흐름도이다.
도 10은 본 발명의 실시예들에 따른 반도체 소자를 형성하는데 이용되는 제3 공정 챔버를 포함하는 설비의 예시적인 예를 개념적으로 나타내는 단면도이다.
도 12는 본 발명의 실시예들에 따른 반도체 소자를 형성하는데 이용되는 제4 공정 챔버를 포함하는 설비의 예시적인 예를 개념적으로 나타내는 단면도이다.
도 14는 본 발명의 실시예들에 따른 반도체 소자 제조 방법의 일부를 나타내는 공정 흐름도이다.
도 4, 도 8, 도 11, 도 13, 도 15, 도 16 및 도 17은 본 발명의 실시예들에 따른 반도체 소자의 제조 방법을 개략적으로 나타낸 단면도들이다.
도면 및 명세서에서, "제1", "제2", "제3" 및 "제4" 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되는 것은 아니다. "제1", "제2", "제3" 및 "제4" 등의 용어는 어느 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 "제1 구성요소"는 "제2 구성요소"로 명명될 수 있다.
도면 및 명세서에서, "제1 공정 챔버", "제2 공정 챔버", "제3 공정 챔버" 및 "제4 공정 챔버"를 보다 명확하고 보다 쉽게 구별하기 위하여, "제1 공정 챔버"용어는 반도체 기판의 "전면(front side)"에 대해 공정을 진행하는 공정 챔버라는 의미에서"전면 공정 챔버"용어로 대체되어 사용될 수 있고, "제2 공정 챔버"용어는 반도체 기판의 "후면(back side)"에 대해 공정을 진행하는 공정 챔버라는 의미에서"후면 공정 챔버"용어로 대체되어 사용될 수 있고, "제3 공정 챔버"용어는 복수개의 반도체 기판을 일괄적으로 처리하는 공정 챔버라는 의미에서 "배치형 공정 챔버"용어로 대체되어 사용될 수 있고, "제4 공정 챔버"용어는 반도체 기판의 에지(edge) 영역에 대해 공정을 진행하는 공정 챔버라는 의미에서 "에지 공정 챔버"용어로 대체되어 사용될 수 있다. 예를 들어, 반도체 기판의 "전면(front side)"에 대해 공정을 진행하는 것은 반도체 기판의 "전면"에 어떤 물질을 증착하는 공정을 진행하거나, 반도체 기판의 "전면"을 식각하는 공정을 진행하거나, 또는 반도체 기판의 "전면"에 형성된 어떤 물질을 식각하는 공정을 진행하는 것을 의미할 수 있다. 또한, 반도체 기판의 "후면(back side)"에 대해 공정을 진행하는 것은 반도체 기판의 "후면(back side)"에 어떤 물질을 증착하는 공정을 진행하거나, 또는 반도체 기판의 "후면"에 형성된 어떤 물질을 식각하는 공정을 진행하는 것을 의미할 수 있다.
도면 및 명세서에서, 반도체 기판의"전면"은 반도체 소자의 집적 회로, 플래쉬 메모리 소자의 메모리 셀들, 또는 디램 소자의 메모리 셀들이 형성되는 반도체 기판의 면일 수 있다. 반도체 기판의 "후면"은 반도체 기판의 전면과 대향하는 면일 수 있다.
이하에서, 도 1 내지 도 17을 참조하여 본 발명의 일 실시예에 따른 반도체 소자 제조 방법을 설명하기로 한다. 도 1 내지 도 17에서, 도 1은 본 발명의 실시예들에 따른 반도체 소자 제조 방법을 나타내는 공정 흐름도이고, 도 2는 본 발명의 실시예들에 따른 반도체 소자 제조 방법의 일부를 나타내는 공정 흐름도이고, 도 3은 본 발명의 실시예들에 따른 반도체 소자를 형성하는데 이용되는 제1 공정 챔버의 예시적인 예를 개념적으로 나타내는 단면도이고, 도 5는 본 발명의 실시예들에 따른 반도체 소자 제조 방법의 일부를 나타내는 공정 흐름도이고, 도 6은 본 발명의 실시예들에 따른 반도체 소자를 형성하는데 이용되는 제2 공정 챔버의 예시적인 예를 개념적으로 나타내는 평면도이고, 도 7a는 본 발명의 실시예들에 따른 반도체 소자를 형성하는데 이용되는 제2 공정 챔버를 포함하는 설비의 예시적인 예를 개념적으로 나타내는 단면도이고, 도 7b는 본 발명의 실시예들에 따른 반도체 소자를 형성하는데 이용되는 제2 공정 챔버의 일부를 개념적으로 나타내는 사시도이고, 도 9는 본 발명의 실시예들에 따른 반도체 소자 제조 방법의 일부를 나타내는 공정 흐름도이고,도 10은 본 발명의 실시예들에 따른 반도체 소자를 형성하는데 이용되는 제3 공정 챔버를 포함하는 설비의 예시적인 예를 개념적으로 나타내는 단면도이고, 도 12는 본 발명의 실시예들에 따른 반도체 소자를 형성하는데 이용되는 제4 공정 챔버를 포함하는 설비의 예시적인 예를 개념적으로 나타내는 단면도이고, 도 14는 본 발명의 실시예들에 따른 반도체 소자 제조 방법의 일부를 나타내는 공정 흐름도이고, 도 4, 도 8, 도 11, 도 13, 도 15, 도 16 및 도 17은 본 발명의 실시예들에 따른 반도체 소자의 제조 방법을 개략적으로 나타낸 단면도들이다.
우선, 도 1 내지 도 4를 참조하면, 반도체 기판(10)을 준비할 수 있다 (S10). 상기 반도체 기판(10)은 실리콘 등과 같은 반도체 물질로 형성될 수 있는 반도체 웨이퍼일 수 있다. 상기 반도체 기판(10)은 서로 대향하는 전면(front side, 10F) 및 후면(back side, 10B)을 포함할 수 있다. 상기 반도체 기판(10)은 상기 전면(10F)과 상기 후면(10B)으로부터 이어지는 측면(10S)을 포함할 수 있다. 상기 반도체 기판(10)은 칩 영역(10C) 및 에지 영역(10E)을 포함할 수 있다. 예를 들어, 상기 칩 영역(10C)은 상기 반도체 기판(10)에서 반도체 칩 또는 반도체 소자를 형성하는데 이용되는 영역일 수 있고, 상기 에지 영역(10E)은 상기 칩 영역(10C)을 둘러싸는 영역 또는 상기 칩 영역(10C) 주위의 더미 영역일 수 있다.
제1 공정 챔버(100)를 준비할 수 있다. 일 실시예에서, 상기 제1 공정 챔버(100)는 기판 지지 척(110) 및 공정 처리 공간(processing space, 120)을 포함할 수 있다.
상기 반도체 기판(10)의 상기 전면(10F) 상에 전면 층(15)을 형성할 수 있다 (S20). 상기 전면 층(15)은 반도체 소자를 구성하는 집적 회로를 형성하는데 이용될 수 있다. 예를 들어, 상기 전면 층(15)은 수직형 낸드 플래쉬 메모리 소자의 메모리 셀 게이트 전극들을 형성하는데 이용되는 몰드 층 또는 디램 소자의 메모리 셀 커패시터를 형성하는데 이용되는 몰드 층일 수 있다.
상기 반도체 기판(10)의 상기 전면(10F) 상에 상기 전면 층(15)을 형성하는 단계(S20)는 상기 제1 공정 챔버(100) 내로 상기 반도체 기판(10)을 로딩하는 단계(S22), 상기 제1 공정 챔버(100) 내에서 상기 반도체 기판(10)의 상기 전면(10F) 상에 상기 전면 층(15)을 형성하는 단계(S24), 및 상기 제1 공정 챔버(100)로부터 상기 반도체 기판(10)을 언로딩하는 단계(S26)를 포함할 수 있다.
앞에서 상술한 바와 같이, 상기 제1 공정 챔버(100)는 전면 공정 챔버로 지칭될 수 있다. 이하에서, 상기 제1 공정 챔버(100)는 '전면 공정 챔버'로 지칭하여 설명하기로 한다.
상기 전면 공정 챔버(100) 내에서, 상기 반도체 기판(10)은 상기 전면 공정 챔버(100) 내의 상기 기판 지지 척(110) 상으로 로딩될 수 있고, 상기 반도체 기판(10)의 상기 후면(10B)은 상기 기판 지지 척(110)과 접촉할 수 있고, 상기 반도체 기판(10)의 상기 전면(10F)은 상기 공정 처리 공간(120)에 의해 노출될 수 있다. 상기 전면 공정 챔버(100)는 화학 기상 증착 공정(CVD) 또는 원자층 증착 공정(ALD)을 진행할 수 있는 증착 공정 챔버일 수 있다. 따라서, 상기 전면 공정 챔버(100)를 이용하는 CVD 공정 또는 ALD 공정을 진행하여, 상기 공정 처리 공간(120)에 의해 노출되는 상기 반도체 기판(10)의 상기 전면(10F) 상에 상기 전면 층(15)을 형성할 수 있다.
도 6, 도 7a 및 도 7b을 참조하면, 제2 공정 챔버(202)를 포함하는 반도체 공정 설비(200)를 준비할 수 있다. 앞에서 상술한 바와 같이, 상기 제2 공정 챔버(202)는 '후면 공정 챔버'로 지칭될 수 있다. 이하에서, 상기 제2 공정 챔버(202)를 '후면 공정 챔버'로 지칭하여 설명하기로 한다.
예시적인 예에서, 상기 반도체 공정 설비(200) 내에서, 상기 후면 공정 챔버(202)는 복수개가 배치될 수 있다. 예를 들어, 상기 반도체 공정 설비(200) 내에 복수개의 후면 공정 챔버들(202a, 202b, 202c, 202d)이 배치될 수 있다. 상기 반도체 공정 설비(200)는 상기 후면 공정 챔버(202) 내로 상기 반도체 기판(10)을 로딩/언로딩할 수 있는 하나 또는 복수의 게이트(205a, 205b)를 포함할 수 있다.
상기 후면 공정 챔버들(202a, 202b, 202c, 202d)의 각각은 상부 샤워 헤드(210), 하부 샤워 헤드(230) 및 지지 구조물(240)을 포함할 수 있다. 상기 상부 샤워 헤드(210)는 상부 홀들(214)을 가질 수 있다. 상기 하부 샤워 헤드(230는 하부 홀들(234)을 가질 수 있다. 상기 상부 샤워 헤드(210)는 상기 하부 샤워 헤드(230) 상에 배치되며 상기 하부 샤워 헤드(230)와 마주볼 수 있다.
상기 후면 공정 챔버들(202a, 202b, 202c, 202d)의 각각은 상기 하부 샤워 헤드(230) 하부에서 상기 하부 샤워 헤드(230)와 연결되는 하부 샤프트 축(28) 및 상기 하부 샤프트 축(28)과 연결되는 구조물(255)을 더 포함할 수 있다. 상기 하부 샤프트 축(28)은 모터를 포함할 수 있는 상기 구조물(55)에 의해 상기 하부 샤워 헤드(230) 및 상기 지지 구조물(240)을 상/하부로 이동시킬 수 있다.
상기 후면 공정 챔버들(202a, 202b, 202c, 202d)의 각각은 상기 하부 샤워 헤드(230)는 내부에 배치되는 하부 히터(236)를 더 포함할 수 있다. 상기 하부 히터(236)는 상기 공정 영역(PL) 내의 공정 온도를 조절할 수 있다.
상기 지지 구조물(240)은 상기 하부 샤워 헤드(230)와 결합될 수 있고, 상기 상부 샤워 헤드(210)와 이격될 수 있다. 상기 지지 구조물(240)은 링 몸체(244), 및 상기 링 몸체(244)로부터 하부로 연장되어 상기 하부 샤워 헤드(230)와 연결되는 복수의 링 지지 축들(242), 및 상기 링 몸체(244)의 하부 영역으로부터 상기 링 몸체(244)의 내측 방향으로 연장되어 상기 반도체 기판(10)을 지지하는 기판 지지 부(246)를 포함할 수 있다. 상기 링 몸체(244) 및 상기 기판 지지 부(246)는 상기 상부 샤워 헤드(210)와 상기 하부 샤워 헤드(230) 사이에 배치될 수 있다. 상기 기판 지지 부(246)는 상기 반도체 기판(10)의 상기 후면(10B)의 일부를 지지할 수 있으며, 상기 반도체 기판(10)의 상기 후면(10B)의 나머지 부분을 노출시킬 수 있다. 상기 하부 샤워 헤드(230)와 상기 기판 지지 부(246)에 의해 지지되는 상기 반도체 기판(10) 사이의 공간은 '공정 영역(PL)'으로 정의할 수 있다. 상기 공정 영역(PL)은 상기 기판 지지 부(246)와 접촉하지 않는 상기 반도체 기판(10)의 상기 후면(10B)을 노출시킬 수 있다.
상기 반도체 공정 설비(200)는 각각의 상기 후면 공정 챔버들(202a, 202b, 202c, 202d) 내로 상부 가스(263)를 공급하기 위한 상부 가스 공급부(260) 및 상기 상부 가스 공급부(260)로부터 각각의 상기 후면 공정 챔버들(202a, 202b, 202c, 202d)의 상기 상부 샤워 헤드(210)까지 연결되는 상부 가스 배관(261), 및 상기 상부 가스 공급부(260)로부터 공급되어 상기 상부 샤워 헤드(210)의 상기 상부 홀들(214)을 통해 분사되는 상부 가스(263)의 유량을 제어하는 상부 가스 유량 제어 장치(262)를 포함할 수 있다. 상기 상부 가스 유량 제어 장치(262)는 상기 상부 가스 배관(261)에 배치될 수 있다.
상기 반도체 공정 설비(200)는 각각의 상기 후면 공정 챔버들(202a, 202b, 202c, 202d) 내로 하부 가스(273)를 공급하기 위한 제1 하부 가스 공급부(270a) 및 제2 하부 가스 공급부(270b)를 포함할 수 있다.
상기 반도체 공정 설비(200)는 상기 제1 하부 가스 공급부(270a)로부터 각각의 상기 후면 공정 챔버들(202a, 202b, 202c, 202d) 내의 상기 하부 샤워 헤드(230)까지 연결되는 제1 하부 가스 배관(271a) 및 상기 제2 하부 가스 공급부(270b)로부터 각각의 상기 후면 공정 챔버들(202a, 202b, 202c, 202d)의 상기 하부 샤워 헤드(230)까지 연결되는 제2 하부 가스 배관(271b)을 포함할 수 있다.
상기 제1 하부 가스 배관(271a)에 제1 하부 가스 유량 제어 장치(272a)가 배치될 수 있다. 상기 제1 하부 가스 유량 제어 장치(272a)는 상기 제1 하부 가스 공급부(270a)로부터 공급되어 상기 하부 샤워 헤드(230)의 상기 하부 홀들(234)을 통해 분사되는 상기 하부 가스(273)의 유량을 제어할 수 있다. 상기 제2 하부 가스 배관(271b)에 제2 하부 가스 유량 제어 장치(272b)가 배치될 수 있다. 상기 제2 하부 가스 유량 제어 장치(272b)는 상기 제2 하부 가스 공급부(270b)로부터 공급되어 상기 하부 샤워 헤드(230)의 상기 하부 홀들(234)을 통해 분사되는 상기 하부 가스(273)의 양을 제어할 수 있다.
상기 제1 하부 가스 공급부(270a)는 증착 공정에서 사용하는 증착 공정 가스를 공급할 수 있고, 상기 제2 하부 가스 공급부(270b)는 식각 공정에서 사용하는 식각 공정 가스를 공급할 수 있다. 따라서, 상기 제1 하부 가스 공급부(270a)로부터 공급되어 상기 하부 샤워 헤드(230)의 상기 하부 홀들(234)을 통해 상기 공정 영역(PL) 내로 분사되는 상기 하부 가스(273)는 증착 공정에 이용되는 증착 공정 가스일 수 있고, 상기 제2 하부 가스 공급부(270b)로부터 공급되어 상기 하부 샤워 헤드(230)의 상기 하부 홀들(234)을 통해 상기 공정 영역(PL) 내로 분사되는 상기 하부 가스(273)는 식각 공정에서 이용되는 식각 공정 가스일 수 있다. 따라서, 상기 제1 하부 가스 공급부(270a)는 "증착 공정 가스 공급부"로 대체되어 사용될 수 있고, 상기 제2 하부 가스 공급부(270b)는 "식각 공정 가스 공급부"로 대체되어 사용될 수 있고, 상기 제1 하부 가스 배관(271a)는 "증착 공정 가스 배관"으로 대체되어 사용될 수 있고, 상기 제2 하부 가스 배관(271b)는 "식각 공정 가스 배관"로 대체되어 사용될 수 있고, 상기 제1 하부 가스 유량 제어 장치(272a)는 "증착 공정 가스 유량 제어 장치"로 대체되어 사용될 수 있고, 상기 제2 하부 가스 유량 제어 장치(272b)는 "식각 공정 가스 유량 제어 장치"로 대체되어 사용될 수 있다.
상기 하부 샤워 헤드(230) 및 상기 상부 샤워 헤드(210) 사이로 분사되는 상기 상부 가스(263) 및 상기 하부 가스(273)는 상기 제2 공정 챔버(202)의 하부 영역에 배치되는 배출 부(282)를 통하여 배출될 수 있다. 상기 배출 부(282)는 진공 펌프(280)와 연결될 수 있으며, 상기 하부 샤워 헤드(230) 및 상기 상부 샤워 헤드(210) 사이로 분사되는 상기 상부 가스(263) 및 상기 하부 가스(273)는 상기 진공 펌프(280)에 의해 발생하는 진공 흡입력에 의해 배출될 수 있다.
예시적인 예에서, 각각의 상기 후면 공정 챔버들(202a, 202b, 202c, 202d)은 상기 공정 영역(PR) 내에서 플라즈마를 발생시키기 위한 전력 공급부(90)를 포함할 수 있다. 따라서, 상기 제1 하부 가스 공급부(270a)로부터 공급되는 상기 하부 가스(273)를 이용하는 공정은 플라즈마 증착 공정일 수 있고, 상기 제2 하부 가스 공급부(270b)로부터 공급되는 상기 하부 가스(273)를 이용하는 공정은 플라즈마 식각 공정일 수 있다. 따라서, 각각의 상기 후면 공정 챔버들(202a, 202b, 202c, 202d)은 상기 제1 및 제2 하부 가스 공급부들(270a, 270b)로부터 공급되는 가스의 종류에 따라, 플라즈마 증착 공정을 진행하는 공정 챔버이거나, 또는 플라즈마 식각 공정을 진행하는 공정 챔버일 수 있다.
도 6, 도 7a, 도 7b과 함께, 도 1, 도 5, 및 도 8을 참조하면, 상기 반도체 기판(10)의 상기 후면(10B) 상에 후면 층(20)을 형성할 수 있다 (S30). 상기 후면 층(20)은 앞에서 상술한 상기 제2 공정 챔버(202)를 이용하여 형성할 수 있다. 이와 같은 상기 제2 공정 챔버(202)는, 앞에서 상술한 바와 같이, 후면 공정 챔버로 지칭될 수 있다. 이하에서, 앞에서 상술한 상기 복수개의 후면 공정 챔버들(202a, 202b, 202c, 202d) 중 어느 하나의 제1 후면 공정 챔버(202a)를 중심으로 설명하기로 한다. 여기서, 상기 제1 후면 공정 챔버(202a)는 상기 제1 하부 가스 공급부(270a)로부터 공급되는 상기 하부 가스(273)를 이용하는 증착 공정에 이용될 수 있다.
상기 반도체 기판(10)의 상기 후면(10B) 상에 상기 후면 층(20)을 형성하는 단계(S30)는 상기 제2 공정 챔버(202), 예를 들어 상기 제1 후면 공정 챔버(202a) 내로 상기 반도체 기판(10)을 로딩하는 단계(S32), 상기 제1 후면 공정 챔버(202a) 내에서 상기 반도체 기판(10)의 상기 후면(10B) 상에 상기 후면 층(20)을 형성하는 단계(S34), 및 상기 제1 후면 공정 챔버(202a)로부터 상기 반도체 기판(10)을 언로딩하는 단계(S36)를 포함할 수 있다.
상기 제1 후면 공정 챔버(202a) 내에서 상기 반도체 기판(10)의 상기 후면(10B) 상에 상기 후면 층(20)을 형성하는 것은 상기 제1 후면 공정 챔버(202a) 내의 상기 상부 샤워 헤드(210)의 상기 상부 홀들(214)로부터 상기 반도체 기판(10)의 상기 전면(10F)을 향하는 방향으로 상부 가스(263)를 분사하여 상기 반도체 기판(10)의 상기 전면(10F)을 보호하고, 상기 제1 후면 공정 챔버(202a) 내의 상기 하부 샤워 헤드(230)의 상기 하부 홀들(234)로부터 상기 반도체 기판(10)의 상기 후면(10B)을 향하는 방향으로 분사되는 상기 하부 가스(232)를 이용하여 상기 반도체 기판(10)의 상기 후면(10B) 상에 상기 후면 층(20)을 형성하는 것을 포함할 수 있다. 여기서, 상기 상부 가스(263)는 상기 하부 가스(232)에 의해 상기 반도체 기판(10)의 상기 전면(10F)이 영향 받는 것을 방지하기 위하여 상기 반도체 기판(10)의 상기 전면(10F) 상으로 분사되는 불활성 가스일 수 있다.
도 1, 도 9, 도 10 및 도 11을 참조하면, 제3 공정 챔버(300)를 준비할 수 있다. 상기 전면 층(15) 및 상기 후면 층(20)이 형성된 상기 반도체 기판(10) 상에 물질 층(25)을 형성할 수 있다. 상기 물질 층(25)은 상기 반도체 기판(10)의 상기 전면(10F) 상에 형성되며 상기 반도체 기판(10)의 상기 후면(10B)의 적어도 일부 상에 형성될 수 있다. 따라서, 상기 반도체 기판(10)의 상기 전면(10F) 및 상기 후면(10B) 상에 상기 물질 층을 형성할 수 있다 (S40). 상기 반도체 기판(10)의 상기 전면(10F) 및 상기 후면(10B) 상에 상기 물질 층(25)을 형성하는 단계(S40)는 상기 제3 공정 챔버(300) 내로 상기 반도체 기판(10)을 로딩하는 단계(S41), 상기 제3 공정 챔버(300) 내에서, 상기 반도체 기판(10)의 상기 전면(10F), 상기 후면(10B) 및 상기 측면(10S) 상에 물질 층(25)을 형성하는 단계(S42), 및 상기 제3 공정 챔버(300)로부터 상기 반도체 기판(10)을 언로딩하는 단계(S43)를 포함할 수 있다.
예시적인 예에서, 상기 물질 층(25)은 비정질 탄소 층일 수 있다. 예를 들어, 상기 제3 공정 챔버(300) 내에서 탄화 수소 가스를 포함하는 공정 가스를 이용하는 비정질 탄소 증착 공정을 진행하여 상기 반도체 기판(10) 상에 상기 물질 층(25)을 형성할 수 있다. 따라서, 상기 물질 층(25)은 비정질 탄소 층으로 형성될 수 있다.
예시적인 예에서, 상기 제3 공정 챔버(300)는 '배치형 공정 챔버(batch type process chamber)'일 수 있다. 이하에서, 상기 제3 공정 챔버(300)는 '배치형 공정 챔버'로 지칭해서 설명하기로 한다.
실시예에서, 상기 배치형 공정 챔버(300) 내로 상기 반도체 기판(10)을 로딩하기 전에, 상기 반도체 기판(10)을 복수개 준비할 수 있다. 따라서, 상기 배치형 공정 챔버(300) 내로 복수개의 상기 반도체 기판(10)을 로딩할 수 있다.
상기 배치형 공정 챔버(300)는 상기 복수의 상기 반도체 기판(10)을 지지할 수 있는 기판 지지대(310)를 포함할 수 있다. 예를 들어, 상기 배치형 공정 챔버(300)는 종형 배치형 증착 공정 챔버일 수 있고, 상기 기판 지지대(310)는 종형 웨이퍼 보트일 수 있다.
예시적인 예에서, 상기 복수의 상기 반도체 기판(10)은 수직 방향으로 서로 이격되면서 적층될 수 있다. 상기 배치형 공정 챔버(300) 내에서, 각각의 상기 복수의 상기 반도체 기판(10)의 상기 후면(10B)의 일부(10Ba)는 상기 기판 지지대(310)와 접촉할 수 있다. 상기 배치형 공정 챔버(300) 내에서, 상기 반도체 기판(10)의 상기 후면(10B)의 일부(10Ba)는 상기 기판 지지대(310)와 접촉하고, 상기 후면(10B)의 나머지 부분은 노출되고, 상기 반도체 기판(10)의 상기 전면(10F) 및 상기 측면(10S)은 노출될 수 있다.
상기 배치형 공정 챔버(300) 내에서, 각각의 상기 복수의 상기 반도체 기판(10)의 상기 전면(10F) 및 상기 후면(10B) 상으로 공급되는 공정 가스(320)를 이용하여, 각각의 상기 복수의 상기 반도체 기판(10)의 상기 노출된 상기 전면(10F), 상기 후면(10B) 및 상기 측면(10S) 상에 상기 물질 층(25)을 형성할 수 있다.
다른 실시예에서, 상기 제3 공정 챔버(300)는 도 3에서와 같은 '전면 공정 챔버'일 수도 있다. 예를 들어, 상기 제3 공정 챔버(300)가 전면 공정 챔버인 경우에, 상기 물질 층(25)은 상기 반도체 기판(10)의 상기 전면(10F)에 형성되고, 상기 물질 층(25)의 일부가 상기 반도체 기판(10)의 상기 측면(10S)을 덮으며 상기 반도체 기판(10)의 상기 후면(10B) 상으로 침투하여 상기 반도체 기판(10)의 상기 후면(10B)의 일부를 덮을 수 있다. 도 1, 도 9, 도 12 및 도 13을 참조하면, 제4 공정 챔버(400)를 준비할 수 있다. 상기 반도체 기판(10)의 상기 전면(10F) 및 상기 후면(10B) 상에 상기 물질 층(25)을 형성하는 단계(S40)는 상기 제4 공정 챔버(400) 내로 상기 제3 공정 챔버(300)로부터 언로딩된 상기 반도체 기판(10)을 로딩하는 단계(S44), 상기 제4 공정 챔버(400) 내에서 상기 반도체 기판(10)의 상기 에지 영역(10E) 상의 상기 물질 층(25)을 제거하는 단계(S45), 및 상기 제4 공정 챔버(400)로부터 상기 반도체 기판(10)을 언로딩하는 단계(S46)를 더 포함할 수 있다.
앞에서 상술한 바와 같이, 상기 제4 공정 챔버(400)는 에지 공정 챔버일 수 있다. 따라서, 상기 제4 공정 챔버(400)는 에지 공정 챔버로 지칭해서 사용하기로 한다.
상기 에지 공정 챔버(400)는 상기 반도체 기판(10)을 지지하는 기판 척(410), 상기 기판 척(410)과 마주보는 상부 구조물(420)을 포함할 수 있고, 상기 기판 척(410)은 상기 반도체 기판(10)의 상기 후면(10B)의 상기 물질 층(25)의 일부와 접촉할 수 있다. 예를 들어, 상기 물질 층(25)과 접촉하는 상기 기판 척(410)은 상기 반도체 기판(10)의 상기 후면(10B)의 폭 보다 작은 폭을 가질 수 있다. 따라서, 상기 반도체 기판(10)의 상기 후면(10B)의 일부(10B')에 형성되는 물질 층(25)이 노출될 수 있다.
상기 상부 구조물(420)은 상부 홀(422)을 포함할 수 있다. 상기 상부 홀(422)은 상기 반도체 기판(10)의 상기 에지 영역(10E)의 적어도 일부 상에 배치될 수 있다. 상기 상부 홀(422)로부터 분사되는 공정 가스(430)를 이용하는 식각 공정을 진행하여, 상기 반도체 기판(10)의 상기 에지 영역(10E)에 형성된 상기 물질 층(25)을 식각하여 제거할 수 있다. 상기 물질 층(25)과 접촉하는 상기 기판 척(410)은 상기 반도체 기판(10)의 상기 후면(10B)의 폭 보다 작은 폭을 가질 수 있기 때문에, 상기 기판 척(410)과 마주보지 않는 상기 반도체 기판(10)의 상기 후면(10B)의 일부(10B')에 형성되는 물질 층(25)은 제거될 수 있다.
따라서, 상기 반도체 기판(10)의 상기 전면(10F), 상기 후면(10B) 및 상기 측면(10S) 상에 형성된 상기 물질 층(25)은 상기 에지 공정 챔버(400)에 의해 상기 물질 층(25)의 일부가 식각되어 제거됨으로써, 상기 반도체 기판(10)의 상기 전면(10F) 상에 잔존하는 전면 물질 층(25a) 및 상기 반도체 기판(10)의 상기 후면(10B) 상에 잔존하는 후면 물질 층(25b)으로 형성될 수 있다.
도 6, 도 7a 및 도 7b와 함께, 도 1, 도 14, 도 15를 참조하면, 상기 반도체 기판(10)의 상기 후면(10B) 상의 상기 물질 층(25)을 제거할 수 있다 (S50). 상기 반도체 기판(10)의 상기 후면(10B) 상의 상기 물질 층(25)은 상기 반도체 기판(10)의 상기 후면(10B) 상에 잔존하는 상기 후면 물질 층(25b)일 수 있다. 상기 반도체 기판(10)의 상기 후면(10B) 상의 상기 물질 층(25), 즉 상기 후면 물질 층(25b)을 제거하는 단계(S50)는 앞에서 상술한 상기 제2 공정 챔버(202)를 이용할 수 있다. 여기서 이용하는 상기 제2 공정 챔버(202)는 앞에서 상술한 복수의 상기 후면 공정 챔버들(202a, 202b, 202c, 202d) 중 어느 하나, 예를 들어 제2 후면 공정 챔버(202b)일 수 있다.
상기 반도체 기판(10)의 상기 후면(10B) 상의 상기 후면 물질 층(25b)을 제거하는 단계(S50)는 상기 제2 공정 챔버(202), 예를 들어 상기 제2 후면 공정 챔버(202b) 내로 상기 반도체 기판(10)을 로딩하는 단계(S52), 상기 제2 후면 공정 챔버(202b) 내에서, 상기 반도체 기판(10)의 상기 후면(10B) 상의 상기 후면 물질 층(25b)을 제거하는 단계(S54), 및 상기 제2 후면 공정 챔버(202b)로부터 상기 반도체 기판(10)을 언로딩하는 단계(S56)를 포함할 수 있다.
상기 제2 후면 공정 챔버(202b) 내에서 상기 반도체 기판(10)의 상기 후면(10B) 상의 상기 후면 물질 층(25b)을 제거하는 것은 상기 제2 후면 공정 챔버(202b) 내의 상기 상부 샤워 헤드(210)의 상기 상부 홀들(214)로부터 상기 반도체 기판(10)의 상기 전면(10F)을 향하는 방향으로 상부 가스(263)를 분사하여 상기 반도체 기판(10)의 상기 전면(10F) 상의 상기 전면 물질 층(25a)을 보호하고, 상기 제1 후면 공정 챔버(202a) 내의 상기 하부 샤워 헤드(230)의 상기 하부 홀들(234)로부터 상기 반도체 기판(10)의 상기 후면(10B)을 향하는 방향의 상기 공정 영역(PL) 내로 분사되는 상기 하부 가스(232)를 이용하는 식각 공정을 진행하여 상기 반도체 기판(10)의 상기 후면(10B) 상의 상기 후면 물질 층(25b)을 제거하는 것을 포함할 수 있다. 여기서, 상기 상부 가스(263)는 상기 하부 가스(232)에 의해 상기 반도체 기판(10)의 상기 전면(10F) 상의 상기 전면 물질 층(25a)이 식각되는 것을 방지하기 위하여 상기 반도체 기판(10)의 상기 전면(10F) 상의 상기 전면 물질 층(25a) 상으로 분사되는 불활성 가스일 수 있다. 상기 반도체 기판(10)의 상기 후면(10B) 상의 상기 후면 물질 층(25b)을 제거하기 위한 상기 식각 공정은 상기 제2 하부 가스 공급부(270b)로부터 공급되어 상기 공정 영역(PL) 내로 분사되는 상기 하부 가스(232)를 이용하여 형성된 플라즈마를 이용하는 플라즈마 식각 공정일 수 있다. 예를 들어, 상기 하부 가스(232)는 산소를 포함하는 공정 가스일 수 있고, 상기 플라즈마 식각 공정은 비정질 탄소 층을 제거할 수 있는 산소 플라즈마 식각 공정일 수 있다.
도 1, 도 16 및 도 17을 참조하면, 반도체 공정을 진행할 수 있다 (S60). 예를 들어, 상기 반도체 공정을 진행하는 단계(S60)는 사진 공정을 포함할 수 있다. 예를 들어, 상기 반도체 공정을 진행하는 단계(S60)는 사진 공정 및 식각 공정을 이용하는 패터닝 공정으로 상기 반도체 기판(10)의 상기 전면(10F) 상의 상기 물질 층(25a)을 패터닝하여 물질 패턴(25P)을 형성하는 것을 포함할 수 있다. 상기 물질 패턴(25p)을 상기 전면 층(15)을 식각하기 위한 식각 마스크로 이용하는 경우에, 상기 물질 패턴(25p)을 식각 마스크로 이용하여 상기 전면 층(15)을 식각하여 전면 패턴(15P)을 형성할 수 있다.
상기 전면 층(15)을 식각한 후에, 또는 상기 전면 층(15)을 식각하는 동안에 상기 물질 패턴(25P)은 제거될 수 있다. 예를 들어, 상기 전면 층(15)을 식각하는 식각 공정에 의해 상기 물질 패턴(25P)이 같이 식각되면서 제거될 수 있다. 또는, 상기 전면 층(15)을 식각한 후에, 산소 플라즈마 식각 공정을 진행하여 상기 물질 패턴(25P)을 제거할 수 있다.
일반적으로, 미세 패턴을 형성하기 위한 포토리소그래피 공정은 매우 정밀하게 제어(control)되어야 한다. 반도체 기판의 전면에 전면 층을 형성하면서 반도체 기판의 휨 등과 같은 보잉 현상이 발생되고 있다. 이와 같이 보잉 현상이 발생된 반도체 기판을 이용하여 포토리소그래피 공정을 진행하는 경우, 포토 공정 설비 내에서 반도체 기판을 정확하게 척킹하는 것을 실패할 수 있다. 이와 같이 부정확하게 척킹된 반도체 기판을 이용하여 포토리소그래피 공정을 진행하는 경우, 불량이 발생될 수 있다. 실시예들에 따르면, 상기 반도체 기판(10)의 상기 전면(10F) 상에 형성되는 상기 전면 층(15) 또는 상기 전면 패턴(15P)으로 인하여 상기 반도체 기판(10)의 휨 등과 같은 보잉 현상이 발생되는 것을 방지하기 위하여, 상기 반도체 기판(10)의 상기 후면(10B) 상에 상기 후면 층(20)을 형성할 수 있다. 따라서, 본 발명의 실시예들에 따르면, 반도체 기판(10)의 힘 등과 같은 보잉 현상을 방지할 수 있다.
상기 반도체 기판(10)의 상기 전면(10F) 상에 상기 물질 층(25)을 형성하면서, 상기 물질 층(25)은 상기 반도체 기판(10)의 상기 후면(10B)의 적어도 일부까지 형성될 수 있다. 이와 같은 물질 층(25)이 비정질 탄소 층인 경우에, 상기 반도체 기판(10)의 상기 후면(10B) 상에 형성된 상기 물질 층(25)은 후속 공정 설비, 예를 들어 상기 물질 층(25)을 패터닝하기 위한 포토 공정 설비에서 상기 반도체 기판(10)의 상기 후면(10B)과 직접적으로 마주보는 척(chuck)을 오염시키는 오염원이 될 수 있다. 또는, 상기 반도체 기판(10)의 상기 후면(10B) 상에 형성된 상기 물질 층(25)은 상기 반도체 기판(10)을 포토 공정 설비의 척에 정확하게 척킹시키는 것을 방해할 수 있다. 본 발명의 실시예들은 상기 반도체 기판(10)의 상기 후면(10B) 상에 형성된 상기 물질 층(25)을 제거하는 방법을 제공할 수 있다. 따라서, 실시예들에 따르면, 상기 반도체 기판(10)의 상기 후면(10B) 상에 형성된 상기 물질 층(25)으로 인하여 발생하는 불량을 방지할 수 있다.
실시예들에 따르면, 동일한 제2 공정 챔버, 즉 후면 공정 챔버(202)를 이용하여, 상기 반도체 기판(10)의 상기 후면(10B) 상에 상기 후면 층(20)을 형성하고, 상기 반도체 기판(10)의 상기 후면(10B) 상에 형성된 상기 후면 물질 층(25b)을 제거할 수 있다. 따라서, 실시예들에 따른 본 발명의 반도체 소자 제조 방법은 하나의 공정 챔버 또는 동일한 종류의 공정 챔버를 이용하여 상기 반도체 기판(10)의 상기 후면(10B)에 대한 증착 공정과 식각 공정을 진행할 수 있기 때문에, 상기 반도체 기판(10)의 상기 후면(10B) 상에 잔존하는 물질 층(25)으로 인한 불량 발생을 방지하면서, 반도체 소자의 생산성을 향상시킬 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10 : 반도체 기판
10F : 전면
10B : 후면
15 : 전면 층
20 : 후면 층
25 : 물질 층
25a : 전면 물질 층
25b : 후면 물질 층
100 : 제1 공정 챔버
202 : 제2 공정 챔버
300 : 제3 공정 챔버
400 : 제4 공정 챔버

Claims (10)

  1. 서로 대향하는 전면 및 후면을 갖는 반도체 기판을 준비하고;
    상기 반도체 기판 상에 물질 층을 형성하되, 상기 물질 층은 상기 반도체 기판의 상기 전면 상에 형성되면서 상기 반도체 기판의 상기 후면의 적어도 일부 상에 형성되고;
    상기 반도체 기판의 상기 전면 상에 형성된 상기 물질 층을 잔존시키면서 상기 반도체 기판의 상기 후면 상에 형성된 상기 물질 층을 제거하고; 및
    상기 반도체 기판의 상기 전면 상에 잔존하는 상기 물질 층을 이용하여 반도체 공정을 진행하는 것을 포함하되,
    상기 반도체 기판 상에 상기 물질 층을 형성하는 것은,
    상기 전면 및 상기 후면을 갖는 상기 반도체 기판을 복수개 준비하고;
    배치형 공정 챔버(batch type process chamber) 내로 상기 복수의 반도체 기판을 로딩하되, 각각의 상기 복수의 반도체 기판은 상기 배치형 공정 챔버 내의 기판 지지대에 의해 지지되고, 각각의 상기 복수의 반도체 기판의 상기 전면은 노출되고;
    상기 배치형 공정 챔버 내에서 각각의 상기 복수의 반도체 기판의 상기 전면 상에 상기 물질 층을 형성하되, 상기 물질 층은 각각의 상기 복수의 반도체 기판의 상기 후면의 적어도 일부 상에 형성되고; 및
    상기 배치형 공정 챔버로부터 상기 복수의 반도체 기판을 언로딩하는 것을 포함하고,
    상기 배치형 공정 챔버 내에서, 상기 물질 층은 각각의 상기 복수의 반도체 기판의 에지 영역 상에 형성되고,
    상기 배치형 공정 챔버로부터 상기 복수의 반도체 기판을 언로딩한 후에, 각각의 상기 복수의 반도체 기판의 상기 에지 영역에 형성된 상기 물질 층을 제거하는 것을 더 포함하는 반도체 소자 제조 방법.
  2. 서로 대향하는 전면 및 후면을 갖는 반도체 기판을 준비하고;
    상기 반도체 기판 상에 물질 층을 형성하되, 상기 물질 층은 상기 반도체 기판의 상기 전면 상에 형성되면서 상기 반도체 기판의 상기 후면의 적어도 일부 상에 형성되고;
    상기 반도체 기판의 상기 전면 상에 형성된 상기 물질 층을 잔존시키면서 상기 반도체 기판의 상기 후면 상에 형성된 상기 물질 층을 제거하고; 및
    상기 반도체 기판의 상기 전면 상에 잔존하는 상기 물질 층을 이용하여 반도체 공정을 진행하는 것을 포함하고,
    상기 반도체 기판의 상기 전면 상에 형성된 상기 물질 층을 잔존시키면서 상기 반도체 기판의 상기 후면 상에 형성된 상기 물질 층을 제거하는 것은,
    하부 샤워 헤드, 상기 하부 샤워 헤드 상에 배치되며 상기 하부 샤워 헤드와 마주보는 상부 샤워 헤드, 및 적어도 일부가 상기 하부 샤워 헤드와 상기 상부 샤워 사이에 위치하는 지지 구조물을 포함하는 후면 공정 챔버를 준비하고;
    상기 후면 공정 챔버 내로 상기 반도체 기판을 로딩하되, 상기 반도체 기판은 상기 지지 구조물에 의해 지지되고, 상기 지지 구조물에 의해 지지되는 상기 반도체 기판의 상기 후면은 상기 후면 공정 챔버 내의 상기 하부 샤워 헤드와 마주보고, 상기 지지 구조물에 의해 지지되는 상기 반도체 기판의 상기 전면은 상기 후면 공정 챔버 내의 상기 상부 샤워 헤드와 마주보고;
    상기 후면 공정 챔버 내에서, 상기 반도체 기판의 상기 후면 상에 형성된 상기 물질 층을 식각 공정으로 제거함과 아울러, 상기 반도체 기판의 상기 전면 상에 형성된 상기 물질 층을 잔존시키고; 및
    상기 후면 공정 챔버로부터 상기 전면 상에 상기 물질 층이 잔존하는 상기 반도체 기판을 언로딩하는 것을 포함하는 반도체 소자 제조 방법.
  3. 제 2 항에 있어서,
    상기 후면 공정 챔버 내에서, 상기 반도체 기판의 상기 후면 상에 형성된 상기 물질 층을 제거함과 아울러, 상기 반도체 기판의 상기 전면 상에 형성된 상기 물질 층을 잔존시키는 것은,
    상기 상부 샤워 헤드의 상부 홀들로부터 상기 반도체 기판의 상기 전면을 향하는 방향으로 불활성 가스를 분사하여 상기 반도체 기판의 상기 전면 상에 형성된 상기 물질 층을 보호하고;
    상기 하부 샤워 헤드의 하부 홀들로부터 상기 반도체 기판의 상기 후면을 향하는 방향으로 분사되는 하부 가스를 이용하여 상기 반도체 기판의 상기 후면 상에 형성된 상기 물질 층을 식각하여 제거하는 것을 포함하는 반도체 소자 제조 방법.
  4. 제1 후면 공정 챔버 및 제2 후면 공정 챔버를 준비하되, 상기 제1 및 제2 후면 공정 챔버들의 각각은 하부 홀들을 갖는 하부 샤워 헤드, 상기 하부 샤워 헤드 상에 배치되며 상부 홀들을 갖는 상부 샤워 헤드, 및 상기 하부 샤워 헤드와 상기 상부 샤워 헤드 사이의 지지 구조물을 포함하고;
    상기 제1 후면 공정 챔버 내에 서로 대향하는 전면 및 후면을 갖는 반도체 기판을 로딩하되, 상기 반도체 기판의 상기 후면은 상기 제1 후면 공정 챔버 내의 상기 하부 샤워 헤드와 마주보고, 상기 반도체 기판의 상기 전면은 상기 제1 후면 공정 챔버 내의 상기 상부 샤워 헤드와 마주보고;
    상기 제1 후면 공정 챔버 내에서, 상기 반도체 기판의 상기 후면 상에 후면 층을 형성하고;
    상기 제1 후면 공정 챔버로부터 상기 후면 층이 형성된 상기 반도체 기판을 언로딩하고;
    상기 반도체 기판 상에 물질 층을 형성하되, 상기 물질 층은 상기 반도체 기판의 상기 전면을 덮으며 상기 반도체 기판의 상기 후면의 적어도 일부를 덮고;
    상기 물질 층이 형성된 상기 반도체 기판을 상기 제2 후면 공정 챔버 내로 로딩하되, 상기 물질 층이 형성된 상기 반도체 기판의 상기 후면은 상기 제2 후면 공정 챔버 내의 상기 하부 샤워 헤드와 마주보고, 상기 물질 층이 형성된 상기 반도체 기판의 상기 전면은 상기 제2 후면 공정 챔버 내의 상기 상부 샤워 헤드와 마주보고;
    상기 제2 후면 공정 챔버 내에서, 상기 반도체 기판의 상기 후면 상에 형성된 상기 물질 층을 제거함과 아울러, 상기 반도체 기판의 상기 전면 상에 형성된 상기 물질 층을 잔존시키고; 및
    상기 물질 층이 상기 전면 상에 잔존하는 상기 반도체 기판을 상기 제2 후면 공정 챔버로부터 언로딩하는 것을 포함하는 반도체 소자 제조 방법.

  5. 제 4 항에 있어서,
    상기 제1 후면 공정 챔버 내에서 상기 반도체 기판의 상기 후면 상에 상기 후면 층을 형성하는 것은,
    상기 제1 후면 공정 챔버 내의 상기 상부 샤워 헤드의 상기 상부 홀들로부터 상기 반도체 기판의 상기 전면을 향하는 방향으로 불활성 가스를 분사하여 상기 반도체 기판의 상기 전면을 보호하고;
    상기 제1 후면 공정 챔버 내의 상기 하부 샤워 헤드의 상기 하부 홀들로부터 상기 반도체 기판의 상기 후면을 향하는 방향으로 분사되는 증착 공정 가스를 이용하여 상기 반도체 기판의 상기 후면 상에 상기 후면 층을 형성하는 것을 포함하는 반도체 소자 제조 방법.
  6. 제 4 항에 있어서,
    상기 제2 후면 공정 챔버 내에서, 상기 반도체 기판의 상기 후면 상에 형성된 상기 물질 층을 제거함과 아울러, 상기 반도체 기판의 상기 전면 상에 형성된 상기 물질 층을 잔존시키는 것은,
    상기 제2 후면 공정 챔버 내의 상기 상부 샤워 헤드의 상기 상부 홀들로부터 상기 반도체 기판의 상기 전면을 향하는 방향으로 불활성 가스를 분사하여 상기 반도체 기판의 상기 전면 상에 형성된 상기 물질 층을 보호하고; 및
    상기 제2 후면 공정 챔버 내의 상기 하부 샤워 헤드의 상기 하부 홀들로부터 상기 반도체 기판의 상기 후면을 향하는 방향으로 식각 공정 가스를 분사하여, 상기 반도체 기판의 상기 후면 상에 형성된 상기 물질 층을 제거하는 것을 포함하는 반도체 소자 제조 방법.
  7. 하부 샤워 헤드;
    상기 하부 샤워 헤드 상의 상부 샤워 헤드;
    상기 하부 샤워 헤드와 상기 상부 샤워 헤드 사이에 배치되어, 반도체 기판을 지지하는 지지 구조물, 상기 하부 샤워 헤드는 상기 지지 구조물에 의해 지지되는 상기 반도체 기판의 후면과 마주보고, 상기 상부 샤워 헤드는 상기 지지 구조물에 의해 지지되는 상기 반도체 기판의 전면과 마주보고;
    상기 하부 샤워 헤드와 상기 지지 구조물에 의해 지지되는 상기 반도체 기판의 상기 후면 사이의 공정 영역;
    상부 가스를 공급하는 상부 가스 공급 부;
    상기 상부 가스 공급 부로부터 상기 상부 샤워 헤드까지 연결되는 상부 가스 배관;
    증착 공정 가스를 공급하는 증착 공정 가스 공급 부;
    식각 공정 가스를 공급하는 식각 공정 가스 공급 부;
    상기 증착 공정 가스 공급 부로부터 상기 하부 샤워 헤드까지 연결되는 증착 공정 가스 배관; 및
    상기 식각 공정 가스 공급 부로부터 상기 하부 샤워 헤드까지 연결되는 식각 공정 가스 배관을 포함하되,
    상기 상부 샤워 헤드는 상기 상부 가스 공급 부로부터 공급되는 상기 상부 가스를 상기 지지 구조물에 의해 지지되는 상기 반도체 기판의 상기 전면을 향하는 방향으로 분사하는 상부 홀들을 포함하고,
    상기 하부 샤워 헤드는 상기 증착 공정 가스 공급 부로부터 공급되는 상기 증착 공정 가스 또는 상기 식각 공정 가스 공급 부로부터 공급되는 상기 식각 공정 가스를 상기 공정 영역 내로 분사하는 하부 홀들을 포함하는 반도체 공정 설비.
  8. 제 7 항에 있어서,
    상기 증착 공정 가스 배관에 배치되어, 상기 증착 공정 가스 공급 부로부터 공급되어 상기 하부 샤워 헤드의 상기 하부 홀들을 통해 분사되는 상기 증착 공정 가스의 유량을 제어하는 증착 공정 가스 유량 제어 장치; 및
    상기 식각 공정 가스 배관에 배치되어, 상기 식각 공정 가스 공급 부로부터 공급되어 상기 하부 샤워 헤드의 상기 하부 홀들을 통해 분사되는 상기 식각 공정 가스의 유량을 제어하는 식각 공정 가스 유량 제어 장치를 더 포함하는 반도체 공정 설비.
  9. 제 7 항에 있어서,
    상기 지지 구조물은 상기 반도체 기판을 둘러싸는 링 몸체, 상기 링 몸체로부터 하부로 연장되어 상기 하부 샤워 헤드와 연결되는 복수의 링 지지 축들, 및 상기 링 몸체로부터 상기 링 몸체의 내측 방향으로 연장되어 상기 반도체 기판을 지지하는 기판 지지 부를 포함하는 반도체 공정 설비.
  10. 제 9 항에 있어서,
    상기 기판 지지 부는 상기 반도체 기판의 상기 후면의 일부를 지지하고, 상기 반도체 기판의 상기 후면의 나머지 부분을 노출시키는 반도체 공정 설비.
KR1020180169321A 2018-12-26 2018-12-26 반도체 소자 제조 방법 및 반도체 공정 설비 Active KR102769624B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180169321A KR102769624B1 (ko) 2018-12-26 2018-12-26 반도체 소자 제조 방법 및 반도체 공정 설비
US16/578,245 US11107681B2 (en) 2018-12-26 2019-09-20 Method of fabricating semiconductor device by removing material on back side of substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180169321A KR102769624B1 (ko) 2018-12-26 2018-12-26 반도체 소자 제조 방법 및 반도체 공정 설비

Publications (2)

Publication Number Publication Date
KR20200080460A KR20200080460A (ko) 2020-07-07
KR102769624B1 true KR102769624B1 (ko) 2025-02-20

Family

ID=71123106

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180169321A Active KR102769624B1 (ko) 2018-12-26 2018-12-26 반도체 소자 제조 방법 및 반도체 공정 설비

Country Status (2)

Country Link
US (1) US11107681B2 (ko)
KR (1) KR102769624B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102769624B1 (ko) * 2018-12-26 2025-02-20 삼성전자주식회사 반도체 소자 제조 방법 및 반도체 공정 설비
US20240266183A1 (en) * 2023-02-03 2024-08-08 Nanya Technology Corporation Method of manufacturing semiconductor structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120161257A1 (en) * 2010-12-27 2012-06-28 Infineon Technologies Ag Method for Fabricating a Cavity Structure, for Fabricating a Cavity Structure for a Semiconductor Structure and a Semiconductor Microphone Fabricated by the Same

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075256A (en) * 1989-08-25 1991-12-24 Applied Materials, Inc. Process for removing deposits from backside and end edge of semiconductor wafer while preventing removal of materials from front surface of wafer
JPH06120175A (ja) 1992-09-30 1994-04-28 Sony Corp ウェハ異物除去方法
US5707485A (en) * 1995-12-20 1998-01-13 Micron Technology, Inc. Method and apparatus for facilitating removal of material from the backside of wafers via a plasma etch
JP3942672B2 (ja) * 1996-04-12 2007-07-11 キヤノンアネルバ株式会社 基板処理方法および基板処理装置
JP2002100573A (ja) 2000-09-25 2002-04-05 Nec Corp 半導体製造装置および半導体製造方法
US7332273B2 (en) * 2002-06-20 2008-02-19 Affymetrix, Inc. Antireflective coatings for high-resolution photolithographic synthesis of DNA arrays
US7909960B2 (en) 2005-09-27 2011-03-22 Lam Research Corporation Apparatus and methods to remove films on bevel edge and backside of wafer
KR100978754B1 (ko) 2008-04-03 2010-08-30 주식회사 테스 플라즈마 처리 장치
WO2008108604A1 (en) 2007-03-08 2008-09-12 Sosul Co., Ltd. Apparatus and method of processing substrates
KR100900703B1 (ko) 2007-12-06 2009-06-03 주식회사 테스 플라즈마 처리장치 및 플라즈마 처리방법
US8329593B2 (en) * 2007-12-12 2012-12-11 Applied Materials, Inc. Method and apparatus for removing polymer from the wafer backside and edge
US7910484B2 (en) * 2008-01-11 2011-03-22 International Business Machines Corporation Method for preventing backside defects in dielectric layers formed on semiconductor substrates
US20090297731A1 (en) 2008-05-30 2009-12-03 Asm Japan K.K. Apparatus and method for improving production throughput in cvd chamber
JP5262878B2 (ja) 2009-03-17 2013-08-14 東京エレクトロン株式会社 載置台構造及びプラズマ成膜装置
US20120176680A1 (en) * 2009-07-21 2012-07-12 Ahadian Joseph F Patterned backside optical coating on transparent substrate
US9881788B2 (en) * 2014-05-22 2018-01-30 Lam Research Corporation Back side deposition apparatus and applications
US9428833B1 (en) 2015-05-29 2016-08-30 Lam Research Corporation Method and apparatus for backside deposition reduction by control of wafer support to achieve edge seal
US9796582B1 (en) * 2016-11-29 2017-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for integrating complementary metal-oxide-semiconductor (CMOS) devices with microelectromechanical systems (MEMS) devices using a flat surface above a sacrificial layer
US10643860B2 (en) * 2018-03-26 2020-05-05 Infineon Technologies Ag Methods of thinning and structuring semiconductor wafers by electrical discharge machining
US10566181B1 (en) * 2018-08-02 2020-02-18 Asm Ip Holding B.V. Substrate processing apparatuses and substrate processing methods
US11114306B2 (en) * 2018-09-17 2021-09-07 Applied Materials, Inc. Methods for depositing dielectric material
WO2020068254A1 (en) * 2018-09-25 2020-04-02 Applied Materials, Inc. Methods and apparatus to eliminate wafer bow for cvd and patterning hvm systems
KR102769624B1 (ko) * 2018-12-26 2025-02-20 삼성전자주식회사 반도체 소자 제조 방법 및 반도체 공정 설비
KR102755462B1 (ko) * 2019-05-03 2025-01-14 어플라이드 머티어리얼스, 인코포레이티드 후면 물리 기상 증착을 위한 방법 및 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120161257A1 (en) * 2010-12-27 2012-06-28 Infineon Technologies Ag Method for Fabricating a Cavity Structure, for Fabricating a Cavity Structure for a Semiconductor Structure and a Semiconductor Microphone Fabricated by the Same

Also Published As

Publication number Publication date
KR20200080460A (ko) 2020-07-07
US11107681B2 (en) 2021-08-31
US20200211847A1 (en) 2020-07-02

Similar Documents

Publication Publication Date Title
US20080194113A1 (en) Methods and apparatus for semiconductor etching including an electro static chuck
US11322371B2 (en) Substrate processing apparatus, substrate processing method and recording medium
WO2003073488A1 (fr) Procede pour diviser une tranche de semi-conducteur
US9368406B2 (en) Method for manufacturing semiconductor chip
KR102769624B1 (ko) 반도체 소자 제조 방법 및 반도체 공정 설비
US20150079701A1 (en) Semiconductor device manufacturing method and manufacturing apparatus
KR102340104B1 (ko) 기판 처리 장치 및 기판 처리 방법
US6939807B2 (en) Apparatus for manufacturing semiconductor devices with a moveable shield
TWI417952B (zh) Template and substrate processing methods
JP2011119359A (ja) 半導体装置の製造方法
JP6983571B2 (ja) 基板処理方法および基板処理装置
KR101399904B1 (ko) 기판 세정장치
CN110571166B (zh) 晶边刻蚀方法和半导体器件制造方法
KR102333001B1 (ko) 식각 장치
JP2023047531A (ja) 基板処理装置
KR20090044578A (ko) 반도체 소자의 제조 장치 및 이를 이용한 반도체 소자의제조 방법
JP7029640B2 (ja) 板材の加工方法および素子チップの製造方法
KR20080061108A (ko) 기판을 지지하기 위한 척 및 이를 포함하는 기판 가공 장치
KR102751525B1 (ko) 반도체 제조 장비용 정전척 클리닝 방법 및 반도체 제조 장비용 정전척 클리닝 시스템
KR20060025337A (ko) 원자층 증착 장치
KR20060066375A (ko) 정전척 클리닝 장치
KR20230092299A (ko) 정전척 및 이를 이용한 플라즈마 챔버
KR20250100085A (ko) 기판 처리 장치 및 기판 처리 방법
JP2024013951A (ja) 被加工物の加工方法
KR100787736B1 (ko) 반도체 제조용 드라이 에칭 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20181226

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20211224

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20181226

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240424

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20241209

PG1601 Publication of registration