[go: up one dir, main page]

KR102769163B1 - Gate driver in-panel device improving operational performance related to x-axis stretch and the stretchable display device applied with the same - Google Patents

Gate driver in-panel device improving operational performance related to x-axis stretch and the stretchable display device applied with the same Download PDF

Info

Publication number
KR102769163B1
KR102769163B1 KR1020230151404A KR20230151404A KR102769163B1 KR 102769163 B1 KR102769163 B1 KR 102769163B1 KR 1020230151404 A KR1020230151404 A KR 1020230151404A KR 20230151404 A KR20230151404 A KR 20230151404A KR 102769163 B1 KR102769163 B1 KR 102769163B1
Authority
KR
South Korea
Prior art keywords
gate
node
stretchable display
panel
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020230151404A
Other languages
Korean (ko)
Inventor
김현재
이문호
민원경
안종빈
김범수
박지영
송선민
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020230151404A priority Critical patent/KR102769163B1/en
Application granted granted Critical
Publication of KR102769163B1 publication Critical patent/KR102769163B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/03Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
    • G09G3/035Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays for flexible display surfaces
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00Specific applications
    • G09G2380/02Flexible displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본원 발명의 스트레처블 디스플레이 장치는 패널의 인장 여부를 판단하고, 패널의 인장에 대응되는 신호를 생성하는 센서; 상기 센서로부터 상기 신호를 수신하여 S 노드에 전압을 인가하는 프로세서; Q 노드와 연결되는 제1 게이트 및 상기 S 노드와 연결된 제2 게이트를 포함하는 듀얼 게이트로 구성된 풀업 트랜지스터; 및 QB 노드와 연결되는 게이트를 포함하는 풀다운 트랜지스터를 포함할 수 있다.The stretchable display device of the present invention may include a sensor that determines whether a panel is stretched and generates a signal corresponding to the tension of the panel; a processor that receives the signal from the sensor and applies a voltage to an S node; a pull-up transistor configured as a dual gate including a first gate connected to a Q node and a second gate connected to the S node; and a pull-down transistor including a gate connected to a QB node.

Description

X축 인장 성능을 개선하는 GIP 장치 및 스트레처블 디스플레이 장치{GATE DRIVER IN-PANEL DEVICE IMPROVING OPERATIONAL PERFORMANCE RELATED TO X-AXIS STRETCH AND THE STRETCHABLE DISPLAY DEVICE APPLIED WITH THE SAME}{GATE DRIVER IN-PANEL DEVICE IMPROVING OPERATIONAL PERFORMANCE RELATED TO X-AXIS STRETCH AND THE STRETCHABLE DISPLAY DEVICE APPLIED WITH THE SAME}

본원 발명은 스트레처블 디스플레이 장치에 관한 것으로, 보다 상세하게는, 스트레처블 디스플레이 패널의 X축 방향으로의 인장 시 동작 성능을 개선하는 GIP 장치 및 이러한 GIP 장치가 적용된 스트레처블 디스플레이 장치에 관한 것이다.The present invention relates to a stretchable display device, and more specifically, to a GIP device that improves the operating performance of a stretchable display panel when stretched in the X-axis direction, and a stretchable display device to which the GIP device is applied.

스트레처블 디스플레이는 디스플레이를 다양한 방향으로 구부리고 늘릴 수 있도록 구성된다. 디스플레이가 다양한 방향으로 구부러지고 늘어나기 때문에 디스플레이 패널 내 게이트 인 패널(GIP: Gate driver In-Panel) 및 화소 어레이의 TFT, 저항, 커패시턴스 등의 특성 변화로 인해 GIP 출력 특성이 저하되는 문제점이 있다.Stretchable displays are configured so that the display can be bent and stretched in various directions. Since the display is bent and stretched in various directions, there is a problem in that the GIP output characteristics deteriorate due to changes in the characteristics of the gate driver in-panel (GIP) and the TFT, resistance, and capacitance of the pixel array within the display panel.

도 2는 스트레처블 디스플레이 패널의 인장 시 GIP 내 출력 신호의 특성 변화를 나타내는 그래프이다. 스트레처블 디스플레이 패널은이 인장 시 화소 어레이 내의 저항(resistance)이나 커패시턴스(capacitance)가 증가하고, TFT(thin-film transistor)의 성능이 저하될 수 있다.Fig. 2 is a graph showing changes in the characteristics of an output signal within a GIP when a stretchable display panel is stretched. When the stretchable display panel is stretched, the resistance or capacitance within the pixel array may increase, and the performance of a TFT (thin-film transistor) may deteriorate.

그리고 이러한 저항이나 커패시턴스의 증가는 도 2에서와 같이 RC 값 즉, 출력 지연으로 이어진다. 이에, 스트레처블 디스플레이 패널의 인장 시에 소자 특성 변화에 의한 GIP 출력 특성 저하를 보완하여 스트레처블 디스플레이 패널의 동작 안정성을 확보할 수 있는 수단이 요구된다.And this increase in resistance or capacitance leads to an RC value, i.e., an output delay, as shown in Fig. 2. Accordingly, a means is required to secure the operational stability of a stretchable display panel by compensating for the deterioration of GIP output characteristics due to changes in device characteristics when the stretchable display panel is stretched.

본원 발명의 일 과제는 X축 인장 성능을 개선하는 스트레처블 디스플레이 장치에 관한 것이다.One object of the present invention is to provide a stretchable display device that improves X-axis tensile performance.

일 실시예에 따른 게이트 인 패널 장치는 픽셀 동작 제어 신호가 인가되는 Q 노드와 연결되는 제1 게이트 및 스트레처블 디스플레이 패널의 인장 시에 전압이 인가되는 S 노드와 연결되는 제2 게이트를 포함하는 듀얼 게이트로 구성된 제1 트랜지스터; 및 QB 노드 및 상기 S 노드와 연결되는 제2 트랜지스터를 포함할 수 있다.A gate-in-panel device according to one embodiment may include a first transistor configured as a dual gate, including a first gate connected to a Q node to which a pixel operation control signal is applied and a second gate connected to an S node to which a voltage is applied when the stretchable display panel is stretched; and a second transistor connected to the QB node and the S node.

여기서, 상기 스트레처블 디스플레이 패널의 인장을 감지하고, 감지 결과에 대응되는 전압을 생성하여 상기 S 노드로 인가하는 인장 감지 센서를 더 포함할 수 있다.Here, the stretchable display panel may further include a tension detection sensor that detects tension and generates a voltage corresponding to the detection result and applies the voltage to the S node.

여기서, 상기 Q 노드의 전압 부트스트래핑을 위해, 상기 Q 노드와 연결되는 커패시터를 더 포함할 수 있다.Here, for voltage bootstrapping of the Q node, a capacitor connected to the Q node may be further included.

여기서, 상기 커패시터는, 상기 스트레처블 디스플레이 패널의 인장 시, 상기 스트레처블 디스플레이 패널의 면적 증가 및 두께 감소에 의해 커패시턴스가 증가하도록 구성될 수 있다.Here, the capacitor may be configured so that the capacitance increases due to an increase in the area and a decrease in the thickness of the stretchable display panel when the stretchable display panel is stretched.

일 실시예에 따른 스트레처블 디스플레이 장치는 스트레처블 디스플레이 패널; 및 상기 디스플레이 패널을 제어하는 게이트 인 패널 장치를 포함하고, 상기 게이트 인 패널 장치는, 픽셀 동작 제어 신호가 인가되는 Q 노드와 연결되는 제1 게이트 및 스트레처블 디스플레이 패널의 인장 시에 전압이 인가되는 S 노드와 연결되는 제2 게이트를 포함하는 듀얼 게이트로 구성된 제1 트랜지스터; 및 QB 노드 및 상기 S 노드와 연결되는 제2 트랜지스터를 포함할 수 있다.A stretchable display device according to one embodiment includes a stretchable display panel; and a gate-in-panel device controlling the display panel, wherein the gate-in-panel device may include a first transistor configured as a dual gate including a first gate connected to a Q node to which a pixel operation control signal is applied and a second gate connected to an S node to which a voltage is applied when the stretchable display panel is stretched; and a second transistor connected to the QB node and the S node.

여기서, 상기 게이트 인 패널 장치는 상기 스트레처블 디스플레이 패널의 일측단 뒷면에 배치될 수 있다.Here, the gate-in-panel device can be placed on the rear surface of one side of the stretchable display panel.

여기서, 상기 게이트 인 패널 장치는, 상기 스트레처블 디스플레이 패널의 인장을 감지하고, 감지 결과에 대응되는 전압을 생성하여 상기 S 노드로 인가하는 인장 감지 센서를 더 포함할 수 있다.Here, the gate-in-panel device may further include a tension detection sensor that detects tension of the stretchable display panel, generates a voltage corresponding to the detection result, and applies the voltage to the S node.

여기서, 상기 게이트 인 패널 장치는, 상기 Q 노드의 전압 부트스트래핑을 위해, 상기 Q 노드와 연결되는 커패시터를 더 포함할 수 있다.Here, the gate-in-panel device may further include a capacitor connected to the Q node for voltage bootstrapping of the Q node.

여기서, 상기 커패시터는, 상기 스트레처블 디스플레이 패널의 인장 시, 상기 스트레처블 디스플레이 패널의 면적 증가 및 두께 감소에 의해 커패시턴스가 증가하도록 구성될 수 있다.Here, the capacitor may be configured so that the capacitance increases due to an increase in the area and a decrease in the thickness of the stretchable display panel when the stretchable display panel is stretched.

다른 일 실시예에 따른 스트레처블 디스플레이 장치는 패널의 인장 여부를 판단하고, 패널의 인장에 대응되는 신호를 생성하는 센서; 상기 센서로부터 상기 신호를 수신하여 S 노드에 전압을 인가하는 프로세서; Q 노드와 연결되는 제1 게이트 및 상기 S 노드와 연결된 제2 게이트를 포함하는 듀얼 게이트로 구성된 풀업 트랜지스터; 및 QB 노드와 연결되는 게이트를 포함하는 풀다운 트랜지스터를 포함할 수 있다.According to another embodiment, a stretchable display device may include a sensor for determining whether a panel is stretched and generating a signal corresponding to the tension of the panel; a processor for receiving the signal from the sensor and applying a voltage to an S node; a pull-up transistor configured as a dual gate including a first gate connected to a Q node and a second gate connected to the S node; and a pull-down transistor including a gate connected to a QB node.

본원 발명의 일 실시예에 따르면 X축 인장 성능을 개선하는 스트레처블 디스플레이 장치가 제공될 수 있다.According to one embodiment of the present invention, a stretchable display device having improved X-axis tensile performance can be provided.

도 1은 스트레처블 디스플레이 패널을 설명하기 위한 도면이다.
도 2는 스트레처블 디스플레이 패널의 인장 시 GIP 내 출력 신호의 특성 변화를 나타내는 그래프이다.
도 3은 스트레처블 디스플레이 패널의 구동을 위한 기존 GIP 회로의 예시도이다.
도 4는 본원 발명의 일 실시예에 따른 X축 인장 성능을 개선하는 GIP 장치의 회로도이다.
도 5는 본원 발명의 일 실시예에 따라 X축 인장값에 따른 S 노드 신호를 추가한 경우 온-커런트(on-current) 개선 정도를 나타내는 그래프이다.
도 6은 본원 발명의 일 실시예에 따라 스트레인 센서 커패시터를 추가한 경우 부트스트래핑 전압을 나타내는 그래프이다.
도 7은 기존 GIP 장치와 본원 발명의 일 실시예에 따른 GIP 장치 내 출력 신호의 특성 변화를 대비하여 나타내는 그래프이다.
도 8은 본원 발명의 일 실시예에 따른 GIP 장치의 게이트 출력 신호의 폴링 타임(falling time)의 개선 정도를 나타내는 그래프이다.
Figure 1 is a drawing for explaining a stretchable display panel.
Figure 2 is a graph showing the change in the characteristics of the output signal within the GIP when the stretchable display panel is stretched.
Figure 3 is an example diagram of a conventional GIP circuit for driving a stretchable display panel.
FIG. 4 is a circuit diagram of a GIP device for improving X-axis tensile performance according to one embodiment of the present invention.
FIG. 5 is a graph showing the degree of on-current improvement when an S node signal according to an X-axis tension value is added according to one embodiment of the present invention.
FIG. 6 is a graph showing a bootstrapping voltage when a strain sensor capacitor is added according to one embodiment of the present invention.
Figure 7 is a graph comparing the change in characteristics of an output signal in a conventional GIP device and a GIP device according to an embodiment of the present invention.
FIG. 8 is a graph showing the degree of improvement in the falling time of the gate output signal of the GIP device according to one embodiment of the present invention.

본 명세서에 기재된 실시예는 본원 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 본원 발명의 사상을 명확히 설명하기 위한 것이므로, 본원 발명이 본 명세서에 기재된 실시예에 한정되는 것은 아니며, 본원 발명의 범위는 본원 발명의 사상을 벗어나지 아니하는 수정예 또는 변형예를 포함하는 것으로 해석되어야 한다.Since the embodiments described in this specification are intended to clearly explain the idea of the present invention to a person having ordinary skill in the art to which the present invention pertains, the present invention is not limited to the embodiments described in this specification, and the scope of the present invention should be interpreted to include modified or altered examples that do not depart from the idea of the present invention.

본 명세서에서 사용되는 용어는 본원 발명에서의 기능을 고려하여 가능한 현재 널리 사용되고 있는 일반적인 용어를 선택하였으나 이는 본원 발명이 속하는 기술 분야에서 통상의 지식을 가진 자의 의도, 판례 또는 새로운 기술의 출현 등에 따라 달라질 수 있다. 다만, 이와 달리 특정한 용어를 임의의 의미로 정의하여 사용하는 경우에는 그 용어의 의미에 관하여 별도로 기재할 것이다. 따라서 본 명세서에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가진 실질적인 의미와 본 명세서의 전반에 걸친 내용을 토대로 해석되어야 한다.The terms used in this specification have been selected from commonly used terms that are as much as possible in consideration of their functions in the present invention, but this may vary depending on the intention of a person with ordinary knowledge in the technical field to which the present invention belongs, precedents, or the emergence of new technologies. However, if a specific term is defined and used with an arbitrary meaning, the meaning of that term will be described separately. Accordingly, the terms used in this specification should be interpreted based on the actual meaning of the term and the overall contents of this specification, not simply the name of the term.

본 명세서에 첨부된 도면은 본원 발명을 용이하게 설명하기 위한 것으로 도면에 도시된 형상은 본원 발명의 이해를 돕기 위하여 필요에 따라 과장되어 표시된 것일 수 있으므로 본원 발명이 도면에 의해 한정되는 것은 아니다.The drawings attached to this specification are intended to facilitate explanation of the present invention, and shapes depicted in the drawings may be exaggerated as necessary to help understand the present invention, and therefore the present invention is not limited by the drawings.

본 명세서에서 본원 발명에 관련된 공지의 구성 또는 기능에 대한 구체적인 설명이 본원 발명의 요지를 흐릴 수 있다고 판단되는 경우에 이에 관한 자세한 설명은 필요에 따라 생략하기로 한다.In cases where it is determined that a specific description of a configuration or function of a known matter related to the present invention may obscure the gist of the present invention, a detailed description thereof will be omitted as necessary.

이하, 본원 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the attached drawings.

도 1은 스트레처블 디스플레이 패널을 설명하기 위한 도면이다.Figure 1 is a drawing for explaining a stretchable display panel.

도 1을 참조하면, 스트레처블 디스플레이 패널은 액티브 영역(Active Area), 게이트 인 패널(GIP) 및 소스 D-IC를 포함할 수 있다. 도 1은 액티브 영역을 중심으로 양측에 게이트 인 패널이 배치되고, 하단에 소스 D-IC가 배치되는 것을 도시하였으나, 이에 한정되지 않는다.Referring to FIG. 1, the stretchable display panel may include an active area, a gate-in panel (GIP), and a source D-IC. FIG. 1 illustrates that the gate-in panels are arranged on both sides centered on the active area and the source D-IC is arranged at the bottom, but is not limited thereto.

액티브 영역은 복수의 픽셀을 포함할 수 있다. 게이트 인 패널은 상기 복수의 픽셀들을 제어하기 위한 적어도 하나 이상의 프로세서를 포함하는 제어 장치일 수 있다. 소스 D-IC는 디스플레이 화소 내 색상 및 휘도 데이터를 제공할 수 있다.The active region may include a plurality of pixels. The gate-in panel may be a control device including at least one processor for controlling the plurality of pixels. The source D-IC may provide color and luminance data within the display pixel.

이하에서 스트레처블 디스플레이의 인장 시 동작 성능을 개선할 수 있는 GIP 장치에 대해 설명한다.Below, a GIP device that can improve the tensile operating performance of a stretchable display is described.

도 3은 스트레처블 디스플레이 패널의 구동을 위한 기존 GIP 회로의 예시도이고, 도 4는 본원 발명의 일 실시예에 따른 X축 인장 성능을 개선하는 GIP 장치의 회로도이다. 도 4는 본원 발명의 일 실시예로서, 본원 발명의 GIP 회로는 도 4에 한정되지 않는다.Fig. 3 is an example diagram of a conventional GIP circuit for driving a stretchable display panel, and Fig. 4 is a circuit diagram of a GIP device for improving X-axis tensile performance according to an embodiment of the present invention. Fig. 4 is an embodiment of the present invention, and the GIP circuit of the present invention is not limited to Fig. 4.

도 5는 본원 발명의 일 실시예에 따라 X축 인장값에 따른 S 노드 신호를 추가한 경우 온-커런트(on-current) 개선 정도를 나타내는 그래프이고, 도 6은 본원 발명의 일 실시예에 따라 스트레인 센서 커패시터를 추가한 경우 부트스트래핑 전압을 나타내는 그래프이고, 도 8은 기존 GIP 장치와 본원 발명의 일 실시예에 따른 GIP 장치 내 출력 신호의 특성 변화를 대비하여 나타내는 그래프이고, 도 8은 본원 발명의 일 실시예에 따른 GIP 장치의 게이트 출력 신호의 폴링 타임(falling time)의 개선 정도를 나타내는 그래프이다.FIG. 5 is a graph showing the degree of on-current improvement when an S node signal according to an X-axis tensile value is added according to an embodiment of the present invention, FIG. 6 is a graph showing a bootstrapping voltage when a strain sensor capacitor is added according to an embodiment of the present invention, FIG. 8 is a graph showing a change in the characteristics of an output signal in a GIP device according to an embodiment of the present invention and a conventional GIP device, and FIG. 8 is a graph showing the degree of improvement in the falling time of a gate output signal of a GIP device according to an embodiment of the present invention.

먼저 도 3은 기존의 일반적인 GIP 회로를 간략화하여 표시한 회로도이다.First, Fig. 3 is a circuit diagram that shows a simplified version of a conventional GIP circuit.

GIP 회로는 디스플레이 패널의 픽셀 동작 제어를 하도록 구성되며, GIP 회로 내의 TFT(thin-film transistor)는 픽셀의 색상과 밝기 제어를 위한 스위치 역할을 하도록 구성된다. GIP 회로는 풀업(pull-up) TFT와 풀다운(pull-down) TFT를 포함할 수 있다. 풀업 TFT는 HIGH 전압에 의해 연결되어 있는 화소를 ON시켜 원하는 색상을 표현할 수 있는 LED에 데이터를 충전시키는 역할을 수행할 수 있다. 반면, 풀다운 TFT는 LOW 전압을 유지하는 역할을 수행하여, 앞서 충전된 LED의 데이터가 빠져나가지 않게 하여 색상을 유지시킬 수 있다. 여기서, 풀업 TFT는 제1 트랜지스터로, 풀다운 TFT는 제2 트랜지스터로 명칭될 수 있다.The GIP circuit is configured to control pixel operation of the display panel, and a TFT (thin-film transistor) in the GIP circuit is configured to act as a switch for controlling the color and brightness of the pixel. The GIP circuit may include a pull-up TFT and a pull-down TFT. The pull-up TFT may perform a role of charging data to an LED capable of expressing a desired color by turning on a pixel connected by a HIGH voltage. On the other hand, the pull-down TFT may perform a role of maintaining a LOW voltage, thereby preventing data of a previously charged LED from leaking out, thereby maintaining the color. Here, the pull-up TFT may be referred to as a first transistor, and the pull-down TFT may be referred to as a second transistor.

도 4를 참조하면, 본원 발명에서는 이러한 풀업 TFT와 풀다운 TFT의 구조를 갖는 GIP 장치에서 듀얼 게이트(dual gate) 구조로 구성되는 풀업 TFT와 싱글 게이트 구조로 구성되는 풀다운 TFT를 포함하도록 구성된다.Referring to FIG. 4, the present invention is configured to include a pull-up TFT configured with a dual gate structure and a pull-down TFT configured with a single gate structure in a GIP device having the structure of a pull-up TFT and a pull-down TFT.

풀업 TFT의 듀얼 게이트는 G(n-2) 신호와 G(n+3) 신호에 의해 각각 턴온되는 TFT에 연결되는 Q-노드와 X축 인장 감지 센서(미도시)로부터 수신되는 전압 Vstrain이 인가되는 S 노드에 각각 연결되도록 구성될 수 있다.The dual gates of the pull-up TFT can be configured to be connected to the Q node, which is connected to the TFT turned on by the G(n-2) signal and the G(n+3) signal, respectively, and to the S node, to which the voltage Vstrain received from the X-axis tension detection sensor (not shown) is applied.

기존에는 Q-노드에만 연결되는 싱글 게이트로 구성되었지만, 본원 발명의 풀업 TFT(110)는 X축 인장 감지 센서(미도시)의 전압 Vstrain이 인가되는 게이트가 추가로 구비될 수 있다.Although it was previously configured with a single gate connected only to the Q node, the pull-up TFT (110) of the present invention may additionally be provided with a gate to which the voltage Vstrain of the X-axis tension detection sensor (not shown) is applied.

여기서, X축 인장 감지 센서(미도시)는 스트레처블 디스플레이 패널(200)의 X축 방향의 인장을 감지하도록 구성되며, 그 감지 결과에 대응되는 전압 Vstrain을 생성하도록 구성될 수 있다.Here, the X-axis tensile detection sensor (not shown) is configured to detect the tensile force in the X-axis direction of the stretchable display panel (200), and may be configured to generate a voltage Vstrain corresponding to the detection result.

X축 인장 감지 센서(미도시)는 스트레처블 디스플레이 패널(200)이 인장될 수 있는 영역에 구비될 수 있다.An X-axis tensile detection sensor (not shown) may be provided in an area where the stretchable display panel (200) can be stretched.

X축 인장 감지 센서(미도시)는 전압 Vstrain을 풀-업 TFT(110)의 S 노드로 인가하도록 구성될 수 있다.The X-axis tension detection sensor (not shown) can be configured to apply voltage Vstrain to the S node of the pull-up TFT (110).

풀업 TFT(110)는 인장이 되지 않을 때에는 픽셀 동작 제어 신호가 인가되는 Q-노드를 통해서만 전압을 인가받지만, 인장이 감지되는 경우에는 S 노드를 통해서 전압 Vstrain을 추가로 인가받을 수 있다.The pull-up TFT (110) receives voltage only through the Q node to which a pixel operation control signal is applied when no tension is applied, but can additionally receive voltage Vstrain through the S node when tension is detected.

풀다운 TFT(120)는 S 노드와 연결되는 싱글 게이트 구조로 구성될 수 있다.The pull-down TFT (120) can be configured as a single gate structure connected to the S node.

이처럼 스트레처블 디스플레이 패널(200)의 인장 시에 S 노드로 인가되는 전압 Vstrain으로 인해 풀업 TFT(110)의 온-커런트(on-current)가 증가되는 장점이 있다. 즉, Vstrain은 풀업 TFT(110)의 게이트를 조절할 수 있다In this way, there is an advantage in that the on-current of the pull-up TFT (110) increases due to the voltage Vstrain applied to the S node when the stretchable display panel (200) is stretched. That is, Vstrain can control the gate of the pull-up TFT (110).

도 5는 S 노드를 통해 전압 Vstrain이 인가되었을 때의 타이밍도를 나타내며 이에 따른 드레인-소스 간의 온-커런트 향상 정도를 그래프로 나타내고 있다.Figure 5 shows a timing diagram when voltage Vstrain is applied through the S node, and the degree of on-current enhancement between drain and source is graphically depicted accordingly.

한편, 스트레인 센서 커패시터(strain sensor capacitor)(130)는 출력 노드 Gout(n)와 풀-업 TFT(110)의 Q-노드 간에 구비되도록 구성될 수 있다.Meanwhile, a strain sensor capacitor (130) may be configured to be provided between the output node Gout(n) and the Q-node of the pull-up TFT (110).

스트레인 센서 커패시터(130)는 스트레처블 디스플레이 패널(200)의 인장 시 스트레처블 디스플레이 패널(200)의 면적이 증가하고 두께가 감소하여 커패시턴스 Cstrain이 증가하도록 구성될 수 있다. 즉, 별도의 센서를 통해 인장을 감지하는 것이 아니라 스트레처블 디스플레이 패널(200)이 인장됨에 따라 변형되는 커패시터 구조에 의해 커패시턴스 Cstrain가 증가되도록 구성된다. The strain sensor capacitor (130) may be configured such that when the stretchable display panel (200) is stretched, the area of the stretchable display panel (200) increases and the thickness decreases, thereby increasing the capacitance Cstrain. That is, rather than detecting the tension through a separate sensor, the capacitor structure is configured such that the capacitance Cstrain increases as the stretchable display panel (200) is stretched, thereby deforming.

이러한 경우, 아래 수학식 1과 같이 스트레인 센서 커패시터(130)의 증가된 커패시턴스 Cstrain에 비례하는 부트스트래핑(bootstrapping) 전압이 추가로 발생하게 된다.In this case, a bootstrapping voltage proportional to the increased capacitance Cstrain of the strain sensor capacitor (130) is additionally generated, as in the mathematical expression 1 below.

Figure 112023122005908-pat00001
Figure 112023122005908-pat00001

이에, 도 6에서와 같이 Q-노드의 전압이 부트스트래핑 전압만큼 높아지게 된다.Accordingly, as shown in Fig. 6, the voltage of the Q node increases by the bootstrapping voltage.

앞서 언급한 듀얼 게이트의S 노드로 인가되는 전압 Vstrain과 스트레인 센서 커패시터(130)에 의해 발생되는 부트스트래핑 전압에 의해 GIP 장치(100) 내의 신호 특성에 변화를 가져오며, 그 출력 신호 역시 달라지게 된다.The voltage Vstrain applied to the S node of the dual gate mentioned above and the bootstrapping voltage generated by the strain sensor capacitor (130) cause changes in the signal characteristics within the GIP device (100), and the output signal also changes.

도 7의 (A)는 듀얼 게이트 구조와 스트레인 센서 커패시터(130)에 의해 신호 보상을 하기 전의 신호 특성에 대한 시뮬레이션 결과이고, 도 7의 (B)는 듀얼 게이트 구조와 스트레인 센서 커패시터(130)에 의해 신호 보상을 한 후의 신호 특성의 시뮬레이션 결과를 나타낸다.Figure 7 (A) shows a simulation result of signal characteristics before signal compensation by the dual gate structure and the strain sensor capacitor (130), and Figure 7 (B) shows a simulation result of signal characteristics after signal compensation by the dual gate structure and the strain sensor capacitor (130).

구체적으로, 도 7은 30% 인장 조건에서의 시뮬레이션 결과이다. 도 7을 참조하면, 시뮬레이션 결과 (A) 대비 (B)는 C_strain은 130%, 게이트 저항(Gate resistance)은 130%, 게이트 커패시턴스(Gate capacitance)는 150%, 듀얼 게이트 TFT 모빌리티(Dual gate TFT mobility)는 120% 변화한 것을 확인할 수 있다.Specifically, Fig. 7 is a simulation result under 30% tensile conditions. Referring to Fig. 7, it can be confirmed that in the simulation result (B) compared to (A), C_strain changed by 130%, gate resistance changed by 130%, gate capacitance changed by 150%, and dual gate TFT mobility changed by 120%.

기존에는 인장 시 Q-노드에서 전압이 감소하고 전압의 폴링 타임(falling time)도 길었으나, 본원 발명의 보상 회로를 적용한 후에는 Q-노드의 전압이 높아지고 폴링 타임도 현저히 줄어들었음을 알 수 있다.Previously, the voltage at the Q node decreased during tension and the voltage falling time was also long, but after applying the compensation circuit of the present invention, it can be seen that the voltage at the Q node increased and the falling time was significantly reduced.

도 8에서는 인장이 되지 않았을 때 Q-노드의 1.55 ㎲인 경우, 보상 회로를 적용하지 않았을 때는 인장 시 3.15 ㎲로 폴링 타임이 현저하게 늘어났지만, 보상 회로를 적용한 후로는 인장 시에도 인장 전과 대비하여 폴링 타임이 약 94.8% 수준으로 보상됨을 확인하였다.In Fig. 8, when the Q-node was 1.55 ㎲ when there was no tension, the falling time increased significantly to 3.15 ㎲ when tension was applied without applying the compensation circuit. However, after applying the compensation circuit, it was confirmed that the falling time was compensated to about 94.8% of the level before tension even when tensioned.

본원 발명의 GIP 장치(100)의 가로측 즉, X축 방향의 인장을 감지하도록 구성될 수 있다.The GIP device (100) of the present invention can be configured to detect tension in the horizontal direction, i.e., the X-axis direction.

그리고 본원 발명의 GIP 장치(100)를 스트레처블 디스플레이 패널(200)에 적용함으로써 게이트 D-IC를 사용하는 디스플레이 패널보다 베젤을 줄이는 효과가 도출될 수 있다.And by applying the GIP device (100) of the present invention to a stretchable display panel (200), the effect of reducing the bezel can be achieved compared to a display panel using a gate D-IC.

본원 발명의 스트레처블 디스플레이 장치(200)의 가로측 하단에는 디스플레이 화소 내 색상 및 휘도 데이터를 공급해주는 소스 D-IC가 구비될 수 있다.A source D-IC that supplies color and brightness data within the display pixels may be provided at the lower horizontal side of the stretchable display device (200) of the present invention.

본원 발명의 스트레처블 디스플레이 장치는 패널의 인장 여부를 판단하고, 패널의 인장에 대응되는 신호를 생성하는 센서; 상기 센서로부터 상기 신호를 수신하여 S 노드에 전압을 인가하는 프로세서; Q 노드와 연결되는 제1 게이트 및 상기 S 노드와 연결된 제2 게이트를 포함하는 듀얼 게이트로 구성된 풀업 트랜지스터; 및 QB 노드와 연결되는 게이트를 포함하는 풀다운 트랜지스터를 포함할 수 있다.The stretchable display device of the present invention may include a sensor that determines whether a panel is stretched and generates a signal corresponding to the tension of the panel; a processor that receives the signal from the sensor and applies a voltage to an S node; a pull-up transistor configured as a dual gate including a first gate connected to a Q node and a second gate connected to the S node; and a pull-down transistor including a gate connected to a QB node.

또한, 본원 발명의 스트레처블 디스플레이 장치는 패널 내 실제로 인장될 수 있는 영역에만 C_strain을 풀업 TFT와 출력 노드 사이에 연결 및 배치하여 부트스트래핑의 효과가 도출될 수 있다.In addition, the stretchable display device of the present invention can derive the effect of bootstrapping by connecting and arranging the C_strain between the pull-up TFT and the output node only in the area that can actually be stretched within the panel.

본원 발명은 풀업 트랜지스터가 듀얼 게이트 형태로서 두 개의 게이트 중 하나의 게이트가 인장 시에만 동작하는 S 노드와 연결된다. 이에, 인장 시 풀업 트랜지스터의 탑 게이트에 신호가 전달되어 듀얼 게이트 트랜지스터인 풀업 트랜지스터가 동작하면서 온 커런트가 증가하는 효과가 도출될 수 있다.The present invention is a pull-up transistor in a dual-gate form, in which one of the two gates is connected to an S node that operates only when tensioned. Accordingly, when tensioned, a signal is transmitted to the top gate of the pull-up transistor, and the pull-up transistor, which is a dual-gate transistor, operates, thereby producing an effect in which the on-current increases.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.Although the embodiments have been described above by way of limited examples and drawings, those skilled in the art can make various modifications and variations from the above description. For example, appropriate results can be achieved even if the described techniques are performed in a different order than the described method, and/or components of the described system, structure, device, circuit, etc. are combined or combined in a different form than the described method, or are replaced or substituted by other components or equivalents.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents to the claims are also included in the scope of the claims described below.

Claims (10)

픽셀 동작 제어 신호가 인가되는 Q 노드와 연결되는 제1 게이트 및 스트레처블 디스플레이 패널의 인장 시에 전압이 인가되는 S 노드와 연결되는 제2 게이트를 포함하는 듀얼 게이트로 구성된 제1 트랜지스터; 및
싱글 게이트로 구성되는 게이트에 제3 트랜지스터- 상기 제3 트랜지스터의 드레인은 상기 S 노드와 연결됨 -의 게이트 및 QB 노드가 연결되는 제2 트랜지스터를 포함하는
게이트 인 패널 장치.
A first transistor comprising a dual gate including a first gate connected to a Q node to which a pixel operation control signal is applied and a second gate connected to an S node to which a voltage is applied when the stretchable display panel is stretched; and
A gate of a third transistor, the drain of which is connected to the S node, and a second transistor, the gate of which is connected to the QB node, are comprised of a single gate.
Gate in panel device.
제1항에 있어서,
상기 스트레처블 디스플레이 패널의 인장을 감지하고, 감지 결과에 대응되는 전압을 생성하여 상기 S 노드로 인가하는 인장 감지 센서를 더 포함하는
게이트 인 패널 장치.
In the first paragraph,
Further comprising a tension detection sensor that detects the tension of the above stretchable display panel, generates a voltage corresponding to the detection result, and applies the voltage to the S node.
Gate in panel device.
제1항에 있어서,
상기 Q 노드의 전압 부트스트래핑을 위해, 상기 Q 노드와 연결되는 커패시터를 더 포함하는
게이트 인 패널 장치.
In the first paragraph,
For voltage bootstrapping of the above Q node, a capacitor is further included that is connected to the Q node.
Gate in panel device.
제3항에 있어서,
상기 커패시터는,
상기 스트레처블 디스플레이 패널의 인장 시, 상기 스트레처블 디스플레이 패널의 면적 증가 및 두께 감소에 의해 커패시턴스가 증가하도록 구성되는
게이트 인 패널 장치.
In the third paragraph,
The above capacitor,
When the stretchable display panel is stretched, the capacitance is configured to increase due to an increase in the area and a decrease in the thickness of the stretchable display panel.
Gate in panel device.
스트레처블 디스플레이 패널; 및
상기 디스플레이 패널을 제어하는 게이트 인 패널 장치를 포함하고,
상기 게이트 인 패널 장치는,
픽셀 동작 제어 신호가 인가되는 Q 노드와 연결되는 제1 게이트 및 스트레처블 디스플레이 패널의 인장 시에 전압이 인가되는 S 노드와 연결되는 제2 게이트를 포함하는 듀얼 게이트로 구성된 제1 트랜지스터; 및
싱글 게이트로 구성되는 게이트에 제3 트랜지스터- 상기 제3 트랜지스터의 드레인은 상기 S 노드와 연결됨 -의 게이트 및 QB 노드가 연결되는 제2 트랜지스터를 포함하는
스트레처블 디스플레이 장치.
Stretchable display panel; and
A gate-in panel device for controlling the above display panel is included,
The above gate-in panel device,
A first transistor comprising a dual gate including a first gate connected to a Q node to which a pixel operation control signal is applied and a second gate connected to an S node to which a voltage is applied when the stretchable display panel is stretched; and
A gate of a third transistor, the drain of which is connected to the S node, and a second transistor, the gate of which is connected to the QB node, are comprised of a single gate.
Stretchable display device.
제5항에 있어서,
상기 게이트 인 패널 장치는 상기 스트레처블 디스플레이 패널의 일측단 뒷면에 배치되는
스트레처블 디스플레이 장치.
In paragraph 5,
The above gate-in-panel device is arranged on the back side of one side of the stretchable display panel.
Stretchable display device.
제5항에 있어서,
상기 게이트 인 패널 장치는,
상기 스트레처블 디스플레이 패널의 인장을 감지하고, 감지 결과에 대응되는 전압을 생성하여 상기 S 노드로 인가하는 인장 감지 센서를 더 포함하는
스트레처블 디스플레이 장치.
In paragraph 5,
The above gate-in panel device,
Further comprising a tension detection sensor that detects the tension of the above stretchable display panel, generates a voltage corresponding to the detection result, and applies the voltage to the S node.
Stretchable display device.
제5항에 있어서,
상기 게이트 인 패널 장치는,
상기 Q 노드의 전압 부트스트래핑을 위해, 상기 Q 노드와 연결되는 커패시터를 더 포함하는
스트레처블 디스플레이 장치.
In paragraph 5,
The above gate-in panel device,
For voltage bootstrapping of the above Q node, a capacitor is further included that is connected to the Q node.
Stretchable display device.
제8항에 있어서,
상기 커패시터는,
상기 스트레처블 디스플레이 패널의 인장 시, 상기 스트레처블 디스플레이 패널의 면적 증가 및 두께 감소에 의해 커패시턴스가 증가하도록 구성되는
스트레처블 디스플레이 장치.
In Article 8,
The above capacitor,
When the stretchable display panel is stretched, the capacitance is configured to increase due to an increase in the area and a decrease in the thickness of the stretchable display panel.
Stretchable display device.
패널의 인장 여부를 판단하고, 패널의 인장에 대응되는 신호를 생성하는 센서;
상기 센서로부터 상기 신호를 수신하여 S 노드에 전압을 인가하는 프로세서;
Q 노드와 연결되는 제1 게이트 및 상기 S 노드와 연결된 제2 게이트를 포함하는 듀얼 게이트로 구성된 풀업 트랜지스터; 및
제3 트랜지스터- 상기 제3 트랜지스터의 드레인은 상기 S 노드와 연결됨 -의 게이트 및 QB 노드와 연결되는 싱글 게이트 형태의 게이트를 포함하는 풀다운 트랜지스터를 포함하는
스트레처블 디스플레이 장치.
A sensor that determines whether the panel is stretched and generates a signal corresponding to the tension of the panel;
A processor that receives the signal from the sensor and applies voltage to the S node;
A pull-up transistor comprising a dual gate including a first gate connected to the Q node and a second gate connected to the S node; and
A third transistor - the drain of said third transistor is connected to said S node - and a pull-down transistor including a gate of a single-gate type connected to the QB node.
Stretchable display device.
KR1020230151404A 2023-11-06 2023-11-06 Gate driver in-panel device improving operational performance related to x-axis stretch and the stretchable display device applied with the same Active KR102769163B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230151404A KR102769163B1 (en) 2023-11-06 2023-11-06 Gate driver in-panel device improving operational performance related to x-axis stretch and the stretchable display device applied with the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020230151404A KR102769163B1 (en) 2023-11-06 2023-11-06 Gate driver in-panel device improving operational performance related to x-axis stretch and the stretchable display device applied with the same

Publications (1)

Publication Number Publication Date
KR102769163B1 true KR102769163B1 (en) 2025-02-14

Family

ID=94630043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230151404A Active KR102769163B1 (en) 2023-11-06 2023-11-06 Gate driver in-panel device improving operational performance related to x-axis stretch and the stretchable display device applied with the same

Country Status (1)

Country Link
KR (1) KR102769163B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110150169A1 (en) * 2009-12-22 2011-06-23 Au Optronics Corp. Shift register
US20190088190A1 (en) * 2017-03-09 2019-03-21 Boe Technology Group Co., Ltd. Shift register, driving method thereof, gate driving circuit and display device
KR20220080835A (en) * 2020-12-08 2022-06-15 엘지디스플레이 주식회사 Gate circuit and display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110150169A1 (en) * 2009-12-22 2011-06-23 Au Optronics Corp. Shift register
US20190088190A1 (en) * 2017-03-09 2019-03-21 Boe Technology Group Co., Ltd. Shift register, driving method thereof, gate driving circuit and display device
KR20220080835A (en) * 2020-12-08 2022-06-15 엘지디스플레이 주식회사 Gate circuit and display device

Similar Documents

Publication Publication Date Title
US7317779B2 (en) Method of driving transistor and shift register performing the same
US9396682B2 (en) Gate driving circuit, TFT array substrate, and display device
US10204583B2 (en) Gate driver on array driving circuit and LCD device
US9805668B2 (en) Display systems
US10438563B2 (en) Image processing method, image processing device, display apparatus and non-volatile computer readable storage medium
KR102011317B1 (en) Driving method for preventing image sticking of display panel upon shutdown, and display device
US20190214104A1 (en) Shift register, method for controlling the same, gate driving circuit and display apparatus
EP2385515A1 (en) Display device and display device driving method
US20080122876A1 (en) Liquid crystal display having gate delay compensator
US10748501B2 (en) Gate driver, display panel and display using same
US10510291B2 (en) Display method and display device
US9057899B2 (en) Array substrate and liquid crystal panel
US20150185943A1 (en) Touch control display panel and control circuit thereof
CN204360353U (en) Buffer cell, touch drive circuit and display device
US8581814B2 (en) Method for driving pixels of a display panel
US20160274425A1 (en) Pixel structure and liquid crystal panel
US11004413B2 (en) Power circuit for display panel, display panel and driving method thereof
CN109979407B (en) GOA circuit, TFT substrate and display device
KR102769163B1 (en) Gate driver in-panel device improving operational performance related to x-axis stretch and the stretchable display device applied with the same
US10747356B2 (en) Touch module, driving method thereof and display device
CN110992897B (en) Display panel driving method, display driving circuit and display panel
US20210407417A1 (en) Pixel driving circuit, related driving method, pixel circuit, and display panel
US20080074168A1 (en) Driving circuit with output control circuit and liquid crystal display using same
US20060289535A1 (en) Method of driving organic light-emitting element, display panel for driving the same and display device having the same
KR102407358B1 (en) display panel and display device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20231106

PA0201 Request for examination

Patent event code: PA02011R01I

Patent event date: 20231106

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240927

Patent event code: PE09021S01D

PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20241210

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20250211

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20250212

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20250212

End annual number: 3

Start annual number: 1

PG1601 Publication of registration