[go: up one dir, main page]

KR102756602B1 - 초고주파 증폭 회로 - Google Patents

초고주파 증폭 회로 Download PDF

Info

Publication number
KR102756602B1
KR102756602B1 KR1020190113984A KR20190113984A KR102756602B1 KR 102756602 B1 KR102756602 B1 KR 102756602B1 KR 1020190113984 A KR1020190113984 A KR 1020190113984A KR 20190113984 A KR20190113984 A KR 20190113984A KR 102756602 B1 KR102756602 B1 KR 102756602B1
Authority
KR
South Korea
Prior art keywords
circuit
input
resistor
passive element
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190113984A
Other languages
English (en)
Other versions
KR20210033090A (ko
Inventor
장우진
김성일
이상흥
이종민
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020190113984A priority Critical patent/KR102756602B1/ko
Priority to US16/941,691 priority patent/US11223333B2/en
Publication of KR20210033090A publication Critical patent/KR20210033090A/ko
Application granted granted Critical
Publication of KR102756602B1 publication Critical patent/KR102756602B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/12—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of attenuating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/211—Indexing scheme relating to amplifiers the input of an amplifier can be attenuated by a continuously controlled transistor attenuator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/246—A series resonance being added in shunt in the input circuit, e.g. base, gate, of an amplifier stage, e.g. as a trap
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/402—A series resonance being added in shunt in the output circuit, e.g. base, gate, of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/405—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising more than three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/10—Gain control characterised by the type of controlled element
    • H03G2201/103—Gain control characterised by the type of controlled element being an amplifying element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G5/00—Tone control or bandwidth control in amplifiers
    • H03G5/16—Automatic control
    • H03G5/24—Automatic control in frequency-selective amplifiers
    • H03G5/28—Automatic control in frequency-selective amplifiers having semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명의 실시 예에 따른 입력 신호를 증폭시키기 위한 증폭 회로는 입력 신호를 수신하도록 구성되는 입력 정합 회로 및 증폭 회로의 동작 주파수 대역 밖에서 입력 신호에 대한 이득을 감쇄시키도록 구성되는 입력 감쇄 회로를 포함하는 입력단; 입력단으로부터 제공되는 입력 신호를 증폭시키도록 구성되는 트랜지스터; 및 트랜지스터에 의해 증폭된 신호를 수신하도록 구성되는 출력 정합 회로 및 증폭 회로의 동작 주파수 대역 밖에서 입력 신호에 대한 이득을 감쇄시키도록 구성되는 출력 감쇄 회로를 포함하는 출력단을 포함하고, 입력 감쇄 회로는 접지 전압에 각각 연결된 제 1 저항 및 제 2 저항, 입력 정합 회로 및 제 2 저항 사이에 연결된 제 1 수동 소자, 그리고 제 1 수동 소자와 제 1 저항 사이에 연결된 제 2 수동 소자를 포함하고, 그리고 제 1 수동 소자는 인덕터 및 커패시터 중 하나이고 그리고 제 2 수동 소자는 인덕터 및 커패시터 중 다른 하나이다.

Description

초고주파 증폭 회로{MICROWAVE AMPLIFICATION CIRCUIT}
본 발명은 초고주파 증폭 회로에 관한 것이다.
초고주파 증폭 회로는 초고주파 무선 통신 시스템, RF(Radio Frequency) 송수신 시스템 등과 같은 다양한 통신 시스템에서 사용될 수 있다. 초고주파 증폭 회로는 능동 소자와 수동 소자를 모두 사용하여 입력 신호를 증폭할 수 있다. 능동 소자는 입력 신호에 대한 이득을 얻기 위해 사용될 수 있고 수동 소자는 임피던스 정합을 위해 사용될 수 있다.
초고주파 증폭 회로는 동작 주파수 대역 내에서 입력 신호를 증폭할 수 있으나, 동작 주파수 대역 밖에서도 입력 신호를 증폭할 수도 있다. 초고주파 증폭 회로가 동작 주파수 대역 밖에서도 입력 신호를 증폭하는 것은, 통신 시스템의 품질 저하 및 필터와 같은 추가적인 회로를 야기할 수 있다.
본 발명은 상술한 기술적 과제를 해결하기 위한 것으로, 본 발명은 초고주파 증폭 회로를 제공할 수 있다.
본 발명의 실시 예에 따른 입력 신호를 증폭시키기 위한 증폭 회로는 입력 신호를 수신하도록 구성되는 입력 정합 회로 및 증폭 회로의 동작 주파수 대역 밖에서 입력 신호에 대한 이득을 감쇄시키도록 구성되는 입력 감쇄 회로를 포함하는 입력단; 입력단으로부터 제공되는 입력 신호를 증폭시키도록 구성되는 트랜지스터; 및 트랜지스터에 의해 증폭된 신호를 수신하도록 구성되는 출력 정합 회로 및 증폭 회로의 동작 주파수 대역 밖에서 입력 신호에 대한 이득을 감쇄시키도록 구성되는 출력 감쇄 회로를 포함하는 출력단을 포함하고, 입력 감쇄 회로는 접지 전압에 각각 연결된 제 1 저항 및 제 2 저항, 입력 정합 회로 및 제 2 저항 사이에 연결된 제 1 수동 소자, 그리고 제 1 수동 소자와 제 1 저항 사이에 연결된 제 2 수동 소자를 포함하고, 그리고 제 1 수동 소자는 인덕터 및 커패시터 중 하나이고 그리고 제 2 수동 소자는 인덕터 및 커패시터 중 다른 하나이다.
본 발명의 다른 실시 예에 따른 증폭 회로는 입력 신호를 수신하는 제 1 증폭단 및 제 1 증폭단과 직렬로 연결된 제 2 증폭단을 포함하되, 제 1 증폭단은 입력 신호를 수신하도록 구성되는 입력 정합 회로 및 증폭 회로의 동작 주파수 대역 밖에서 입력 신호에 대한 이득을 감쇄시키도록 구성되는 입력 감쇄 회로를 포함하는 입력단 및 입력단으로부터 제공되는 입력 신호를 증폭시키도록 구성되는 제 1 트랜지스터를 포함하고, 입력 감쇄 회로는 접지 전압에 각각 연결된 제 1 저항 및 제 2 저항, 입력 정합 회로 및 제 2 저항 사이에 연결된 제 1 수동 소자, 그리고 제 1 수동 소자와 제 1 저항 사이에 연결된 제 2 수동 소자를 포함하고, 그리고 제 1 수동 소자는 인덕터 및 커패시터 중 하나이고 그리고 제 2 수동 소자는 인덕터 및 커패시터 중 다른 하나이다.
본 발명의 실시 예에 따르면, 입력 신호에 대한 이득의 감쇄 정도를 조정할 수 있는 초고주파 증폭 회로가 제공될 수 있다.
도 1은 본 발명의 실시 예에 따른 증폭 회로의 블록도를 예시적으로 도시한다.
도 2 내지 도 4는 도 1의 입력 감쇄 회로 또는 출력 감쇄 회로의 회로도를 예시적으로 도시한다.
도 5는 도 2 내지 도 4의 감쇄 회로들의 임피던스들의 그래프를 예시적으로 도시한다.
도 6a는 도 2의 감쇄 회로의 임피던스의 크기 및 도 3의 감쇄 회로의 임피던스의 크기의 그래프를 도시한다. 도 6b는 도 3의 감쇄 회로가 최소의 임피던스의 크기를 갖는 주파수의 그래프를 도시한다.
도 7a는 도 2의 감쇄 회로의 임피던스의 크기 및 도 4의 감쇄 회로의 임피던스의 크기의 그래프를 도시한다. 도 7b는 도 4의 감쇄 회로가 최소의 임피던스의 크기를 갖는 주파수의 그래프를 도시한다.
도 8a 내지 도 8g는 도 1의 증폭 회로의 예시적인 블록도들을 각각 도시한다.
도 9a 및 도 9b는 도 8a 내지 도 8c의 증폭 회로들에 의한 입력 신호들에 대한 이득들의 그래프를 도시한다.
도 10은 본 발명의 다른 실시 예에 따른 증폭 회로의 블록도를 예시적으로 도시한다.
도 11은 본 발명의 실시 예에 따른 증폭 회로가 적용되는 송신기의 블록도를 예시적으로 도시한다.
도 12는 본 발명의 실시 예에 따른 증폭 회로가 적용되는 수신기의 블록도를 예시적으로 도시한다.
도 13은 본 발명의 실시 예에 따른 증폭 회로가 적용되는 송수신기의 블록도를 예시적으로 도시한다.
아래에서는, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 쉽게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.
도 1은 본 발명의 실시 예에 따른 증폭 회로의 블록도를 예시적으로 도시한다. 증폭 회로(100)는 입력 신호를 수신하고, 수신된 입력 신호를 증폭하고, 그리고 증폭된 입력 신호를 출력 신호로서 출력할 수 있다. 예를 들어, 입력 신호의 주파수는 30GHz 이상일 수 있고 입력 신호는 초고주파(Microwave) 신호 또는 RF(Radio Frequency) 신호에 해당할 수 있다. 도 1을 참조하면, 증폭 회로(100)는 입력단(input stage; 110), 증폭기(amplifier; 120), 및 출력단(output stage; 130)을 포함할 수 있다.
입력단(110)은 증폭 회로(100)의 외부로부터 입력 신호를 수신할 수 있고 입력 정합 회로(111) 및 입력 감쇄 회로(116)를 포함할 수 있다. 입력 정합 회로(111)는 입력 신호를 수신할 수 있고 증폭 회로(100)의 입력 임피던스(impedance)를 정합(혹은 매칭)할 수 있다. 예를 들어, 입력 정합 회로(111)는 전송 선로, 마이크로스트립 라인(microstrip line), 스터브(stub) 등을 포함할 수 있다. 다른 예를 들어, 입력 정합 회로(111)는 인덕터(inductor), 커패시터(capacitor), 저항 등과 같은 하나 이상의 수동 소자들을 포함할 수도 있다.
입력 감쇄 회로(116)는 특정 주파수에서 상대적으로 낮은 임피던스를 제공할 수 있다. 입력 감쇄 회로(116)는 특정 주파수에서 입력 신호를 증폭기(120)로 전달하는 정도를 감쇄(또는 감소, 저하)시킬 수 있고 특정 주파수에서 입력 신호에 대한 이득을 감쇄시킬 수 있다. 입력 신호에 대한 이득은 입력 신호와, 입력 신호가 증폭 회로(100)에 의해 증폭된 신호인 출력 신호의 비율(예를 들어, S21)을 나타낼 수 있다. 전술한 특정 주파수는 증폭 회로(100)의 동작 주파수 대역 밖에 위치할 수 있다. 또한, 입력 감쇄 회로(116)는 특정 주파수에 대한 주변 주파수에서도 입력 신호에 대한 이득을 감쇄시킬 수 있다. 후술하는 증폭기(120)는 증폭 회로(100)의 동작 주파수 대역 내에서 입력 신호를 증폭할 수 있고 증폭 회로(100)의 동작 주파수 대역 밖에서도 입력 신호를 증폭할 수도 있다. 입력 감쇄 회로(116)는 증폭 회로(100)의 동작 주파수 대역 밖에서 입력 신호에 대한 이득을 감쇄시킬 수 있다.
증폭기(120)는 입력단(110)을 통해 전송(혹은 제공)되는 입력 신호를 증폭할 수 있다. 증폭기(120)는 증폭된 신호를 출력단(130)으로 전송(혹은 제공)할 수 있다. 예를 들어, 증폭기(120)는 BJT(Bipolar Junction Transistor), FET(Field Effect Transistor) 등과 같은 트랜지스터를 포함할 수 있다. 트랜지스터는 입력 신호를 증폭할 수 있다.
출력단(130)은 증폭기(120)로부터 전송되는 증폭된 신호를 수신하고 증폭된 신호를 출력 신호로서 증폭 회로(100)의 외부로 출력할 수 있다. 출력단(130)은 출력 정합 회로(131) 및 출력 감쇄 회로(136)를 포함할 수 있다. 출력 정합 회로(131)는 증폭된 신호를 수신할 수 있고, 증폭 회로(100)의 출력 임피던스를 정합할 수 있고, 그리고 입력 정합 회로(111)와 유사하게 구현될 수 있다. 출력 감쇄 회로(136)는 입력 감쇄 회로(116)와 동일하거나 유사하게 구현될 수 있다. 출력 감쇄 회로(136)는 특정 주파수에서 상대적으로 낮은 임피던스를 제공할 수 있다. 출력 감쇄 회로(136)의 특정 주파수와 입력 감쇄 회로(116)의 특정 주파수는 서로 동일하거나 상이할 수 있다. 출력 감쇄 회로(136)는 증폭 회로(100)의 동작 주파수 대역 밖에서 입력 신호에 대한 이득을 감쇄시킬 수 있다.
도 1을 참조하면, 증폭 회로(100)는 입력 정합 회로(111)와 출력 정합 회로(131)를 모두 포함할 수 있고 그리고 입력 감쇄 회로(116)와 출력 감쇄 회로(136)를 모두 포함할 수 있다. 입력단(110)에 포함된 입력 정합 회로(111)의 개수는 하나 또는 그 이상일 수 있고, 입력단(110)에 포함된 입력 감쇄 회로(116)의 개수는 하나 또는 그 이상일 수 있고, 출력단(130)에 포함된 출력 정합 회로(131)의 개수는 하나 또는 그 이상일 수 있고, 그리고 출력단(130)에 포함된 출력 감쇄 회로(136)의 개수는 하나 또는 그 이상일 수 있다. 도 1의 도시와 달리, 증폭 회로(100)는 입력 정합 회로(111)와 출력 정합 회로(131) 중 어느 하나만을 포함할 수도 있다. 또한, 증폭 회로(100)는 입력 감쇄 회로(116)와 출력 감쇄 회로(136) 중 어느 하나만을 포함할 수도 있다.
도 2 내지 도 4는 도 1의 입력 감쇄 회로 또는 출력 감쇄 회로의 회로도를 예시적으로 도시한다. 감쇄 회로들(116b~116d)은 각각 도 1의 입력 감쇄 회로(116)의 일 예시일 수 있다. 또한, 감쇄 회로들(116b~116d)은 각각 도 1의 출력 감쇄 회로(136)의 일 예시일 수 있다.
감쇄 회로(116b)의 일단은 입력단(110)의 입력 정합 회로(111)에 연결되거나 증폭기(120)에 연결될 수 있다. 감쇄 회로(116b)의 타단은 접지 전압에 연결될 수 있다. 감쇄 회로(116b)는 서로 직렬로 연결된 인덕터(L)와 커패시터(C)를 포함할 수 있다. 서로 직렬로 연결된 인덕터(L)와 커패시터(C)는 LC 공진 회로를 구성할 수 있다.
감쇄 회로(116c)의 일단은 입력단(110)의 입력 정합 회로(111)에 연결되거나 증폭기(120)에 연결될 수 있다. 감쇄 회로(116c)의 타단(들)은 접지 전압에 연결될 수 있다. 감쇄 회로(116c)는 인덕터(L), 커패시터(C), 저항(R1), 및 저항(R2)을 포함할 수 있다. 여기서, 인덕터(L), 커패시터(C), 저항(R1), 및 저항(R2)은 각각 수동 소자에 해당할 수 있다. 저항(R1)의 일단과 커패시터(C)의 일단은 서로 직렬로 연결될 수 있다. 저항(R1)의 타단은 접지 전압에 연결될 수 있다. 저항(R2)의 일단은 커패시터(C)의 타단 및 인덕터(L)의 일단에 연결된 노드(n1)에 연결될 수 있다. 저항(R2)의 타단은 접지 전압에 연결될 수 있다. 서로 직렬로 연결된 저항(R1)과 커패시터(C), 그리고 저항(R2)은 노드(n1)와 접지 전압 사이에서 병렬로 연결될 수 있다.
감쇄 회로(116d)의 일단은 입력단(110)의 입력 정합 회로(111)에 연결되거나 증폭기(120)에 연결될 수 있다. 감쇄 회로(116d)의 타단(들)은 접지 전압에 연결될 수 있다. 감쇄 회로(116d)는 인덕터(L), 커패시터(C), 저항(R1), 및 저항(R2)을 포함할 수 있다. 저항(R1)의 일단과 인덕터(L)의 일단은 서로 직렬로 연결될 수 있다. 저항(R1)의 타단은 접지 전압에 연결될 수 있다. 저항(R2)의 일단은 인덕터(L)의 타단 및 커패시터(C)의 일단에 연결된 노드(n2)에 연결될 수 있다. 저항(R2)의 타단은 접지 전압에 연결될 수 있다. 서로 직렬로 연결된 저항(R1)과 인덕터(L), 그리고 저항(R2)은 노드(n2)와 접지 전압 사이에서 병렬로 연결될 수 있다.
수학식 1은 감쇄 회로(116b)의 임피던스(Z1)를 나타낼 수 있고, 수학식 2는 감쇄 회로(116c)의 임피던스(Z2)를 나타낼 수 있고, 그리고 수학식 3은 감쇄 회로(116d)의 임피던스(Z3)를 나타낼 수 있다.
수학식 1 내지 3에서, L은 인덕터(L)의 인덕턴스(inductance)를 나타낼 수 있고, C는 커패시터(C)의 커패시턴스(capacitance)를 나타낼 수 있고, R1은 저항(R1)의 레지스턴스(resistance)를 나타낼 수 있고, 그리고 R2는 저항(R2)의 레지스턴스를 나타낼 수 있다.
수학식 4는 감쇄 회로(116b)의 임피던스(Z1)의 허수부가 0이 되는 공진 주파수(fr1)를 나타낼 수 있고, 수학식 5는 감쇄 회로(116b)의 임피던스(Z2)의 허수부가 0이 되는 공진 주파수(fr2)를 나타낼 수 있고, 그리고 수학식 6은 감쇄 회로(116b)의 임피던스(Z3)의 허수부가 0이 되는 공진 주파수(fr3)를 나타낼 수 있다.
감쇄 회로(116b)와 달리, 감쇄 회로들(116c, 116d)은 저항들(R1, R2)을 더 포함할 수 있다. 수학식 5 및 수학식 6을 참조하면, 저항(R2)의 레지스턴스는 인덕터(L)의 인덕턴스와 커패시터(C)의 커패시턴스에 의해 제한될 수 있다(예를 들어, C·R 2 2 - L > 0).
도 2와 수학식 4를 참조하면, 감쇄 회로(116b)는 공진 주파수(fr1)에서 이론적으로 0인 임피던스(Z1)를 제공할 수 있다. 실제로, 인덕터(L), 커패시터(C), 전송 선로 등은 기생 저항 성분을 가질 수 있으므로, 공진 주파수(fr1)에서의 임피던스(Z1)는 매우 작을 수 있지만 0은 아닐 수 있다. 공진 주파수(fr1)에서 대부분의 입력 신호는 감쇄 회로(116b)를 통해 접지 전압으로 흐를 수 있고 입력 신호는 증폭기(120)로 거의 전달되지 않을 수 있다. 감쇄 회로(116b)는 공진 주파수(fr1)와 및 공진 주파수(fr1)에 대한 주변 주파수에서 입력 신호에 대한 이득을 감쇄시킬 수 있다. 예를 들어, 인덕터(L)의 인덕턴스와 커패시터(C)의 커패시턴스에 따라 결정되는 공진 주파수(fr1)는 증폭 회로(100)의 동작 주파수 대역 밖에 위치할 수 있다. 동작 주파수 대역보다 낮은 공진 주파수(fr1)를 얻기 위해, 상대적으로 큰 인덕터(L)와 커패시터(C)가 요구될 수 있다. 동작 주파수 대역보다 높은 공진 주파수(fr1)를 얻기 위해, 상대적으로 작은 인덕터(L)와 커패시터(C)가 요구될 수 있다. 감쇄 회로(116b)를 이용하여 입력 신호에 대한 이득을 감쇄시키는 경우, 동작 주파수 대역 밖에 공진 주파수(fr1)가 위치할 수 있도록 인덕터(L)의 크기와 커패시터(C)의 크기에 제약이 있을 수 있다. 전술한대로, 감쇄 회로(116b)는 공진 주파수(fr1)에서 이론적으로 0인 임피던스(Z1)를 제공한다. 공진 주파수(fr1)에서 입력 신호에 대한 이득이 감쇄되는 정도는 매우 클 수 있으므로, 감쇄 회로(116b)는 동작 주파수 대역 밖뿐만 아니라 동작 주파수 대역 내에서도 입력 신호에 대한 이득을 감쇄시킬 수 있고, 이러한 이득 감쇄는 인덕터(L) 또는 커패시터(C)의 크기를 조정하여도 조정되기 어렵다.
도 3, 수학식 2, 및 수학식 5를 참조하면, 감쇄 회로(116c)는 공진 주파수(fr2)에서 공진 주파수(fr1)에서의 임피던스(Z1)보다 크고 수학식 2의 실수부에 해당하는 임피던스(Z2)를 제공할 수 있다. 감쇄 회로(116b)에 비해, 공진 주파수(fr2)에서의 임피던스(Z2)는 저항들(R1, R2)의 레지스턴스들에 의해 조정, 가변, 또는 변경될 수 있다. 공진 주파수(fr2)에서의 임피던스(Z2)는 저항들(R1, R2)의 레지스턴스들에 의해 조정되므로, 감쇄 회로(116c)에 의해 입력 신호에 대한 이득이 감쇄되는 정도도 저항들(R1, R2)의 레지스턴스들에 의해 조정될 수 있다.
도 4, 수학식 3, 및 수학식 6을 참조하면, 감쇄 회로(116d)는 공진 주파수(fr3)에서 공진 주파수(fr1)에서의 임피던스(Z3)보다 크고 수학식 3의 실수부에 해당하는 임피던스(Z3)를 제공할 수 있다. 감쇄 회로(116b)에 비해, 공진 주파수(fr3)에서의 임피던스(Z3)는 저항들(R1, R2)의 레지스턴스들에 의해 조정, 가변, 또는 변경될 수 있다. 공진 주파수(fr3)에서의 임피던스(Z2)는 저항들(R1, R2)의 레지스턴스들에 의해 조정되므로, 감쇄 회로(116d)에 의해 입력 신호에 대한 이득이 감쇄되는 정도도 저항들(R1, R2)의 레지스턴스들에 의해 조정될 수 있다.
감쇄 회로(116b)와 달리, 감쇄 회로들(116c, 116d)은 각각 저항들(R1, R2)을 포함할 수 있다. 저항들(R1, R2)의 레지스턴스들을 조정함으로써, 감쇄 회로들(116c, 116d)에 의해 입력 신호에 대한 이득이 감쇄되는 정도가 조정될 수 있다. 또한, 저항들(R1, R2)의 레지스턴스들을 조정함으로써, 공진 주파수들(fr2, fr3)을 각각 증폭 회로(100)의 동작 주파수 대역 밖에 위치시킬 수 있다. 따라서, 전술한 감쇄 회로(116b)의 인덕터(L)와 커패시터(C)의 크기 제약은 저항들(R1, R2)에 의해 해소되거나 경감될 수 있다. 감쇄 회로(116b)에 비해, 감쇄 회로들(116c, 116d)의 저항들(R1, R2) 중 적어도 하나의 레지스턴스를 조정함으로써 입력 신호에 대한 이득이 감쇄되는 정도 및 공진 주파수들(fr2, fr3)이 조정될 수 있다.
예를 들어, 수학식 5 및 6의 임피던스들(Z2, Z3)의 실수부들로 인하여, 최소의 임피던스(Z2)를 갖는 주파수는 공진 주파수(fr2)와 유사하거나 상이할 수 있다. 최소의 임피던스(Z3)를 갖는 주파수는 공진 주파수(fr3)와 유사하거나 상이할 수 있다. 반면에, 최소의 임피던스(Z1)를 갖는 주파수는 공진 주파수(fr1)일 수 있다.
도 5는 도 2 내지 도 4의 감쇄 회로들의 임피던스들의 그래프를 예시적으로 도시한다. 가로축은 주파수를 나타낼 수 있고 세로축은 임피던스의 크기를 나타낼 수 있다. 도 5에서, 인덕터(L)의 인덕턴스는 5nH이고, 커패시터(C)의 커패시턴스는 50fF이고, 저항(R1)의 레지스턴스는 1Ω 또는 10Ω이고, 저항(R2)의 레지스턴스는 2kΩ 또는 20kΩ일 수 있다.
인덕터(L)의 인덕턴스가 5nH이고 그리고 커패시터(C)의 커패시턴스가 50fF이면, 공진 주파수(fr1)는 약 10GHz이고 공진 주파수(fr1)에서 임피던스의 크기(|Z1|)는 약 1.3E-7Ω일 수 있다. 공진 주파수(fr1)에서 임피던스의 크기(|Z1|)는 는 다른 주파수에서의 임피던스의 크기(|Z1|)보다 상대적으로 작을 수 있다.
인덕터(L)의 인덕턴스가 5nH이고, 커패시터(C)의 커패시턴스가 50fF이고, 저항(R1)의 레지스턴스가 1Ω이고, 그리고 저항(R2)의 레지스턴스가 2kΩ이면, 공진 주파수들(fr2, fr3)은 각각 약 10GHz이고 공진 주파수들(fr2, fr3)에서 임피던스들의 크기들(|Z2|, |Z3|)은 각각 약 50Ω일 수 있다. 인덕터(L)의 인덕턴스가 5nH이고, 커패시터(C)의 커패시턴스가 50fF이고, 저항(R1)의 레지스턴스가 10Ω이고, 그리고 저항(R2)의 레지스턴스가 20kΩ이면, 공진 주파수들(fr2, fr3)은 각각 약 10GHz이고 공진 주파수들(fr2, fr3)에서 임피던스들의 크기들(|Z2|, |Z3|)은 각각 약 15Ω일 수 있다. 인덕터(L)의 인덕턴스가 5nH이고, 커패시터(C)의 커패시턴스가 50fF이고, 저항(R1)의 레지스턴스가 1Ω이고, 그리고 저항(R2)의 레지스턴스가 20kΩ이면, 공진 주파수들(fr2, fr3)은 각각 약 10GHz이고 공진 주파수들(fr2, fr3)에서 임피던스들의 크기들(|Z2|, |Z3|)은 각각 약 6Ω일 수 있다. 공진 주파수들(fr2, fr3)에서 임피던스들의 크기들(|Z2|, |Z3|)은 다른 주파수에서의 임피던스들의 크기들(|Z2|, |Z3|)보다 상대적으로 작을 수 있다.
감쇄 회로(116b)는 공진 주파수(fr1)에서 거의 0에 가까운 임피던스(Z1)를 제공할 수 있고, 입력 신호의 대부분의 성분이 감쇄 회로(116b)를 통해 접지 전압으로 흐를 수 있고, 그리고 증폭기(120)로 전달되는 입력 신호의 성분은 거의 없다. 반면에, 감쇄 회로들(116c, 116d)은 저항들(R1, R2)의 레지스턴스들을 조정함에 따라, 공진 주파수들(fr2, fr3)에서 약 6~50Ω의 임피던스들의 크기들(|Z2|, |Z3|)을 다양하게 제공할 수 있고, 입력 신호가 감쇄 회로(116b)를 통해 접지 전압으로 흐르는 양(크기)과 입력 신호가 증폭기(120)로 전달되는 양(크기)이 조정할 수 있고, 입력 신호에 대한 이득을 조정할 수 있고, 그리고 입력 신호에 대한 이득이 감쇄되는 정도를 조정할 수 있다.
도 6a는 도 2의 감쇄 회로의 임피던스의 크기 및 도 3의 감쇄 회로의 임피던스의 크기의 그래프를 도시한다. 가로축은 주파수를 나타내고 세로축은 임피던스의 크기를 나타낸다. 도 6b는 도 3의 감쇄 회로가 최소의 임피던스의 크기를 갖는 주파수의 그래프를 도시한다. 가로축은 저항(R2)의 레지스턴스를 나타내고 세로축은 주파수를 나타낸다.
도 6a를 참조하면, 인덕터(L)의 인덕턴스가 5nH이고 그리고 커패시터(C)의 커패시턴스가 50fF이면, 공진 주파수(fr1)는 약 10GHz이고 공진 주파수(fr1)에서 임피던스의 크기(|Z1|)는 0에 가까울 수 있다. 인덕터(L)의 인덕턴스가 5nH이고, 커패시터(C)의 커패시턴스가 50fF이고, 저항(R1)의 레지스턴스가 10Ω이고, 그리고 저항(R2)의 레지스턴스가 2kΩ, 400Ω, 300Ω, 및 220Ω이면, 감쇄 회로(116c)는 저항(R2)에 따른 다양한 공진 주파수들(fr2)과 다양한 임피던스의 크기들(|Z2|)을 가질 수 있다. 도 6b를 참조하면, 저항(R2)의 레지스턴스가 낮아짐에 따라, 임피던스의 크기(|Z2|)가 최소인 주파수 또는 공진 주파수(fr2)도 감소할 수 있다.
도 7a는 도 2의 감쇄 회로의 임피던스의 크기 및 도 4의 감쇄 회로의 임피던스의 크기의 그래프를 도시한다. 가로축은 주파수를 나타내고 세로축은 임피던스의 크기를 나타낸다. 도 7b는 도 4의 감쇄 회로가 최소의 임피던스의 크기를 갖는 주파수의 그래프를 도시한다. 가로축은 저항(R2)의 레지스턴스를 나타내고 세로축은 주파수를 나타낸다.
도 7a를 참조하면, 인덕터(L)의 인덕턴스가 5nH이고 그리고 커패시터(C)의 커패시턴스가 50fF이면, 공진 주파수(fr1)는 약 10GHz이고 공진 주파수(fr1)에서 임피던스의 크기(|Z1|)는 0에 가까울 수 있다. 인덕터(L)의 인덕턴스가 5nH이고, 커패시터(C)의 커패시턴스가 50fF이고, 저항(R1)의 레지스턴스가 10Ω이고, 그리고 저항(R2)의 레지스턴스가 2kΩ, 400Ω, 300Ω, 및 220Ω이면, 감쇄 회로(116d)는 저항(R2)에 따른 다양한 공진 주파수들(fr3)과 다양한 임피던스의 크기들(|Z3|)을 가질 수 있다. 도 7b를 참조하면, 저항(R2)의 레지스턴스가 낮아짐에 따라, 임피던스의 크기(|Z3|)가 최소인 주파수 또는 공진 주파수(fr3)도 증가할 수 있다.
도 5 내지 도 7b에서 다양한 수치들이 예시적으로 제시되었으나, 상술한 수치들로 본 발명의 범위가 한정되지 않는다.
도 8a 내지 도 8g는 도 1의 증폭 회로의 예시적인 블록도들을 각각 도시한다. 도 8a 내지 도 8g의 증폭 회로들(100a~100g)은 각각 도 1의 증폭 회로(100)의 예시들일 수 있다.
도 8a를 참조하면, 증폭 회로(100a)는 입력단(110a), 증폭기(120), 출력단(130a), 입력 신호를 수신하는 입력 단자(141), 및 출력 신호를 출력하는 출력 단자(142)를 포함할 수 있다. 증폭 회로(100a)는 도 1의 입력 감쇄 회로(116) 및 출력 감쇄 회로(136)를 포함하지 않을 수 있다.
입력단(110a)은 입력 단자(141)와 노드(n3) 사이에 연결된 제 1 입력 정합 회로(111) 및 노드(n3)와 증폭기(120) 사이에 연결된 제 2 입력 정합 회로(112)를 포함할 수 있다. 제 1 입력 정합 회로(111) 및 제 2 입력 정합 회로(112) 각각은 도 1의 입력 정합 회로(111)와 실질적으로 동일할 수 있다. 제 1 입력 정합 회로(111) 및 제 2 입력 정합 회로(112)는 서로 동일하거나 상이할 수 있다. 입력단(110a)에 포함되는 입력 정합 회로의 개수는 도 8a에서 도시된 것으로 한정되지 않으며 하나 이상일 수 있다. 도 1에서 전술한대로, 증폭기(120)는 트랜지스터를 포함할 수 있다. 트랜지스터는 입력단(110a)에 연결되는 단자, 접지 전압에 연결되는 단자, 및 출력단(130a)에 연결되는 단자를 포함할 수 있다. 출력단(130a)은 증폭기(120)와 노드(n4) 사이에 연결된 제 1 출력 정합 회로(131) 및 노드(n4)와 출력 단자(142) 사이에 연결된 제 2 출력 정합 회로(132)를 포함할 수 있다. 제 1 출력 정합 회로(131) 및 제 2 출력 정합 회로(132) 각각은 도 1의 출력 정합 회로(131)와 실질적으로 동일할 수 있다. 제 1 출력 정합 회로(131) 및 제 2 출력 정합 회로(132)는 서로 동일하거나 상이할 수 있다. 출력단(130a)에 포함되는 출력 정합 회로의 개수는 도 8a에서 도시된 것으로 한정되지 않으며 하나 이상일 수 있다.
도 8b의 증폭 회로(100b)와 도 8a의 증폭 회로(100a) 간의 차이점이 주로 설명될 것이다. 증폭 회로(100a)에 비해, 입력단(110b)은 입력 감쇄 회로(116b)를 더 포함할 수 있고 그리고 출력단(130b)은 출력 감쇄 회로(136b)를 더 포함할 수 있다. 입력 감쇄 회로(116b)와 출력 감쇄 회로(136b) 각각은 도 2의 감쇄 회로(116b)일 수 있다. 입력 감쇄 회로(116b)는 노드(n3)와 접지 전압 사이에 연결될 수 있다. 입력 감쇄 회로(116b)는 노드(n3) 또는 제 1 입력 정합 회로(111)를 통과한 입력 신호에 전술한 임피던스(Z1)를 제공할 수 있다. 출력 감쇄 회로(136b)는 노드(n4)와 접지 전압 사이에 연결될 수 있다. 출력 감쇄 회로(136b)는 노드(n4) 또는 제 1 출력 정합 회로(131)를 통과한 증폭 신호에 전술한 임피던스(Z1)를 제공할 수 있다. 입력 감쇄 회로(116b) 및 출력 감쇄 회로(136b)는 각각 증폭 회로(100b)의 동작 주파수 대역 밖에서 입력 신호에 대한 이득을 감쇄시킬 수 있다. 증폭 회로(100b)는 입력 감쇄 회로(116b)의 임피던스의 크기(|Z1|)가 최소가 되는 주파수에서 입력 신호에 대한 이득을 최대로 감쇄시킬 수 있고 그리고 출력 감쇄 회로(136b)의 임피던스의 크기(|Z1|)가 최소가 되는 주파수에서 입력 신호에 대한 이득을 최대로 감쇄시킬 수 있다.
실시 예에 있어서, 입력 감쇄 회로(116b)의 인덕턴스와 출력 감쇄 회로(136b)의 인덕턴스는 서로 동일하거나 상이할 수 있다. 입력 감쇄 회로(116b)의 커패시턴스와 출력 감쇄 회로(136b)의 커패시턴스는 서로 동일하거나 상이할 수 있다. 입력 감쇄 회로(116b)의 임피던스의 크기(|Z1|)와 출력 감쇄 회로(136b)의 임피던스의 크기(|Z1|)는 서로 동일하거나 상이할 수 있다. 입력 감쇄 회로(116b)의 임피던스의 크기(|Z1|)가 최소가 되는 주파수와 출력 감쇄 회로(136b)의 임피던스의 크기(|Z1|)가 최소가 되는 주파수는 서로 동일하거나 상이할 수 있다. 입력 감쇄 회로(116b)에 의해 입력 신호에 대한 이득이 감쇄되는 정도와 출력 감쇄 회로(136b)에 의해 입력 신호에 대한 이득이 감쇄되는 정도는 서로 동일하거나 상이할 수 있다.
도 8c의 증폭 회로(100c)와 도 8b의 증폭 회로(100b) 간의 차이점이 주로 설명될 것이다. 입력단(110c)은 입력 감쇄 회로(116b) 대신에 입력 감쇄 회로(116c)를 포함할 수 있다. 출력단(130c)은 출력 감쇄 회로(136b) 대신에 출력 감쇄 회로(136c)를 포함할 수 있다. 입력 감쇄 회로(116c)와 출력 감쇄 회로(136c) 각각은 도 3의 감쇄 회로(116c)일 수 있다. 입력 감쇄 회로(116c)는 노드(n3) 또는 제 1 입력 정합 회로(111)를 통과한 입력 신호에 전술한 임피던스(Z2)를 제공할 수 있다. 출력 감쇄 회로(136c)는 노드(n4) 또는 제 1 출력 정합 회로(131)를 통과한 증폭 신호에 전술한 임피던스(Z2)를 제공할 수 있다. 입력 감쇄 회로(116c) 및 출력 감쇄 회로(136c)는 각각 증폭 회로(100c)의 동작 주파수 대역 밖에서 입력 신호에 대한 이득을 감쇄시킬 수 있다. 증폭 회로(100c)는 입력 감쇄 회로(116c)의 임피던스의 크기(|Z2|)가 최소가 되는 주파수에서 입력 신호에 대한 이득을 최대로 감쇄시킬 수 있고 그리고 출력 감쇄 회로(136c)의 임피던스의 크기(|Z2|)가 최소가 되는 주파수에서 입력 신호에 대한 이득을 최대로 감쇄시킬 수 있다.
실시 예에 있어서, 입력 감쇄 회로(116c)의 인덕턴스와 출력 감쇄 회로(136c)의 인덕턴스는 서로 동일하거나 상이할 수 있다. 입력 감쇄 회로(116c)의 커패시턴스와 출력 감쇄 회로(136c)의 커패시턴스는 서로 동일하거나 상이할 수 있다. 입력 감쇄 회로(116c)의 저항(R1)의 레지스턴스와 출력 감쇄 회로(136c)의 저항(R1)의 레지스턴스는 서로 동일하거나 상이할 수 있다. 입력 감쇄 회로(116c)의 저항(R2)의 레지스턴스와 출력 감쇄 회로(136c)의 저항(R2)의 레지스턴스는 서로 동일하거나 상이할 수 있다. 입력 감쇄 회로(116c)의 임피던스의 크기(|Z2|)와 출력 감쇄 회로(136c)의 임피던스의 크기(|Z2|)는 서로 동일하거나 상이할 수 있다. 입력 감쇄 회로(116c)의 임피던스의 크기(|Z2|)가 최소가 되는 주파수와 출력 감쇄 회로(136c)의 임피던스의 크기(|Z2|)가 최소가 되는 주파수는 서로 동일하거나 상이할 수 있다. 입력 감쇄 회로(116c)에 의해 입력 신호에 대한 이득이 감쇄되는 정도와 출력 감쇄 회로(136c)에 의해 입력 신호에 대한 이득이 감쇄되는 정도는 서로 동일하거나 상이할 수 있다.
도 8d의 증폭 회로(100d)와 도 8b의 증폭 회로(100b) 간의 차이점이 주로 설명될 것이다. 입력단(110d)은 입력 감쇄 회로(116b) 대신에 입력 감쇄 회로(116d)를 포함할 수 있다. 출력단(130d)은 출력 감쇄 회로(136b) 대신에 출력 감쇄 회로(136d)를 포함할 수 있다. 입력 감쇄 회로(116d)와 출력 감쇄 회로(136d) 각각은 도 4의 감쇄 회로(116d)일 수 있다. 입력 감쇄 회로(116d)는 노드(n3) 또는 제 1 입력 정합 회로(111)를 통과한 입력 신호에 전술한 임피던스(Z3)를 제공할 수 있다. 출력 감쇄 회로(136d)는 노드(n4) 또는 제 1 출력 정합 회로(131)를 통과한 증폭 신호에 전술한 임피던스(Z3)를 제공할 수 있다. 입력 감쇄 회로(116d) 및 출력 감쇄 회로(136d)는 각각 증폭 회로(100d)의 동작 주파수 대역 밖에서 입력 신호에 대한 이득을 감쇄시킬 수 있다. 증폭 회로(100d)는 입력 감쇄 회로(116d)의 임피던스의 크기(|Z3|)가 최소가 되는 주파수에서 입력 신호에 대한 이득을 최대로 감쇄시킬 수 있고 그리고 출력 감쇄 회로(136d)의 임피던스의 크기(|Z3|)가 최소가 되는 주파수에서 입력 신호에 대한 이득을 최대로 감쇄시킬 수 있다.
실시 예에 있어서, 입력 감쇄 회로(116d)의 인덕턴스와 출력 감쇄 회로(136d)의 인덕턴스는 서로 동일하거나 상이할 수 있다. 입력 감쇄 회로(116d)의 커패시턴스와 출력 감쇄 회로(136d)의 커패시턴스는 서로 동일하거나 상이할 수 있다. 입력 감쇄 회로(116d)의 저항(R1)의 레지스턴스와 출력 감쇄 회로(136d)의 저항(R1)의 레지스턴스는 서로 동일하거나 상이할 수 있다. 입력 감쇄 회로(116d)의 저항(R2)의 레지스턴스와 출력 감쇄 회로(136d)의 저항(R2)의 레지스턴스는 서로 동일하거나 상이할 수 있다. 입력 감쇄 회로(116d)의 임피던스의 크기(|Z3|)와 출력 감쇄 회로(136d)의 임피던스의 크기(|Z3|)는 서로 동일하거나 상이할 수 있다. 입력 감쇄 회로(116d)의 임피던스의 크기(|Z3|)가 최소가 되는 주파수와 출력 감쇄 회로(136d)의 임피던스의 크기(|Z3|)가 최소가 되는 주파수는 서로 동일하거나 상이할 수 있다. 입력 감쇄 회로(116d)에 의해 입력 신호에 대한 이득이 감쇄되는 정도와 출력 감쇄 회로(136d)에 의해 입력 신호에 대한 이득이 감쇄되는 정도는 서로 동일하거나 상이할 수 있다.
도 8e의 증폭 회로(100e)와 도 8b의 증폭 회로(100b) 간의 차이점이 주로 설명될 것이다. 입력단(110e)은 입력 감쇄 회로(116b) 대신에 입력 감쇄 회로(116c)를 포함할 수 있다. 출력단(130e)은 출력 감쇄 회로(136b) 대신에 출력 감쇄 회로(136d)를 포함할 수 있다. 입력 감쇄 회로(116c)는 도 3의 감쇄 회로(116c)일 수 있고 그리고 출력 감쇄 회로(136d)는 도 4의 감쇄 회로(116d)일 수 있다. 입력 감쇄 회로(116c)는 노드(n3) 또는 제 1 입력 정합 회로(111)를 통과한 입력 신호에 전술한 임피던스(Z2)를 제공할 수 있다. 출력 감쇄 회로(136d)는 노드(n4) 또는 제 1 출력 정합 회로(131)를 통과한 증폭 신호에 전술한 임피던스(Z3)를 제공할 수 있다. 입력 감쇄 회로(116c) 및 출력 감쇄 회로(136d)는 각각 증폭 회로(100e)의 동작 주파수 대역 밖에서 입력 신호에 대한 이득을 감쇄시킬 수 있다. 증폭 회로(100e)는 입력 감쇄 회로(116c)의 임피던스의 크기(|Z2|)가 최소가 되는 주파수에서 입력 신호에 대한 이득을 최대로 감쇄시킬 수 있고 그리고 출력 감쇄 회로(136d)의 임피던스의 크기(|Z3|)가 최소가 되는 주파수에서 입력 신호에 대한 이득을 최대로 감쇄시킬 수 있다.
실시 예에 있어서, 입력 감쇄 회로(116c)의 인덕턴스, 커패시턴스, 및 레지스턴스들은 다양한 값들로 설정될 수 있다. 출력 감쇄 회로(136d)의 인덕턴스, 커패시턴스, 및 레지스턴스들은 다양한 값들로 설정될 수 있다. 입력 감쇄 회로(116c)의 임피던스의 크기(|Z2|)와 출력 감쇄 회로(136d)의 임피던스의 크기(|Z3|)는 서로 동일하거나 상이할 수 있다. 입력 감쇄 회로(116c)의 임피던스의 크기(|Z2|)가 최소가 되는 주파수와 출력 감쇄 회로(136d)의 임피던스의 크기(|Z3|)가 최소가 되는 주파수는 서로 동일하거나 상이할 수 있다. 입력 감쇄 회로(116c)에 의해 입력 신호에 대한 이득이 감쇄되는 정도와 출력 감쇄 회로(136d)에 의해 입력 신호에 대한 이득이 감쇄되는 정도는 서로 동일하거나 상이할 수 있다.
도 8f의 증폭 회로(100f)와 도 8b의 증폭 회로(100b) 간의 차이점이 주로 설명될 것이다. 입력단(110f)은 입력 감쇄 회로(116b) 대신에 입력 감쇄 회로(116d)를 포함할 수 있다. 출력단(130f)은 출력 감쇄 회로(136b) 대신에 출력 감쇄 회로(136c)를 포함할 수 있다. 입력 감쇄 회로(116d)는 도 4의 감쇄 회로(116d)일 수 있고 그리고 출력 감쇄 회로(136c)는 도 3의 감쇄 회로(116c)일 수 있다. 입력 감쇄 회로(116d)는 노드(n3) 또는 제 1 입력 정합 회로(111)를 통과한 입력 신호에 전술한 임피던스(Z3)를 제공할 수 있다. 출력 감쇄 회로(136c)는 노드(n4) 또는 제 1 출력 정합 회로(131)를 통과한 증폭 신호에 전술한 임피던스(Z2)를 제공할 수 있다. 입력 감쇄 회로(116d) 및 출력 감쇄 회로(136c)는 각각 증폭 회로(100f)의 동작 주파수 대역 밖에서 입력 신호에 대한 이득을 감쇄시킬 수 있다. 증폭 회로(100f)는 입력 감쇄 회로(116d)의 임피던스의 크기(|Z3|)가 최소가 되는 주파수에서 입력 신호에 대한 이득을 최대로 감쇄시킬 수 있고 그리고 출력 감쇄 회로(136c)의 임피던스의 크기(|Z2|)가 최소가 되는 주파수에서 입력 신호에 대한 이득을 최대로 감쇄시킬 수 있다.
실시 예에 있어서, 입력 감쇄 회로(116d)의 인덕턴스, 커패시턴스, 및 레지스턴스들은 다양한 값들로 설정될 수 있다. 출력 감쇄 회로(136c)의 인덕턴스, 커패시턴스, 및 레지스턴스들은 다양한 값들로 설정될 수 있다. 입력 감쇄 회로(116d)의 임피던스의 크기(|Z3|)와 출력 감쇄 회로(136c)의 임피던스의 크기(|Z2|)는 서로 동일하거나 상이할 수 있다. 입력 감쇄 회로(116d)의 임피던스의 크기(|Z3|)가 최소가 되는 주파수와 출력 감쇄 회로(136c)의 임피던스의 크기(|Z2|)가 최소가 되는 주파수는 서로 동일하거나 상이할 수 있다. 입력 감쇄 회로(116d)에 의해 입력 신호에 대한 이득이 감쇄되는 정도와 출력 감쇄 회로(136c)에 의해 입력 신호에 대한 이득이 감쇄되는 정도는 서로 동일하거나 상이할 수 있다.
도 8g의 증폭 회로(100g)와 도 8b 내지 도 8f의 증폭 회로들(100b~100f) 간의 차이점이 주로 설명될 것이다. 입력단(110g)은 입력단들(110b~110f) 중 어느 하나일 수 있다. 출력단(130g)은 출력단들(130b~130f) 중 어느 하나일 수 있다. 증폭 회로(100g)는 전압 생성기(150g)를 더 포함할 수 있다. 전압 생성기(150g)는 전원 전압과 접지 전압을 공급받을 수 있고 그리고 전원 전압과 접지 전압에 기초하여 바이어스 전압들(VB1, VB2)을 생성할 수 있다. 전압 생성기(150g)는 바이어스 전압(VB1)을 제 1 출력 정합 회로(131)에 연결된 트랜지스터의 단자에 인가할 수 있다. 전압 생성기(150g)는 바이어스 전압(VB2)을 제 2 입력 정합 회로(112)에 연결된 트랜지스터의 단자에 인가할 수 있다. 도시되진 않았으나, 전압 생성기(150g)는 증폭 회로(100g)의 임의의 노드들(예를 들어, n1~n4 등)에 다양한 바이어스 전압들을 더 인가할 수 있다.
도 9a 및 도 9b는 도 8a 내지 도 8c의 증폭 회로들에 의한 입력 신호들에 대한 이득들의 그래프를 도시한다. 가로축은 주파수를 나타낼 수 있고 세로축은 dB 단위의 이득을 나타낼 수 있다. 도 9a는 이득의 범위가 -100~10 dB에 해당하고 도 9b는 이득의 범위가 -10~6dB에 해당한다.
도 9a 및 도 9b에서, 증폭 회로들(100a~100c)의 동작 주파수 범위는 70~100GHz일 수 있다. 증폭 회로(100a)는 동작 주파수 범위 내에서 약 4.3~5.5dB의 이득을 가질 수 있다. 증폭 회로(100a)는 동작 주파수 범위 밖에 위치하는 50GHz의 주파수에서 약 6dB의 이득을 가질 수 있다. 증폭 회로(100a)는 50GHz의 주파수에서 동작 주파수 범위 내에서의 이득보다 약 0.5~1.7dB가 더 큰 이득을 가질 수 있다. 이것은 능동 소자인 증폭기(120)의 트랜지스터가 상대적으로 낮은 주파수에서 상대적으로 높은 이득을 나타내고 상대적으로 높은 주파수에서 상대적으로 낮은 이득을 나타내기 때문이다. 동작 주파수 범위 밖에서의 입력 신호에 대한 이득은 원치 않은 이득이며, 통신 시스템의 품질 저하 및 필터와 같은 추가적인 회로를 야기할 수 있다. 동작 주파수 범위 밖에서의 입력 신호에 대한 이득을 감쇄시키기 위해 도 2 내지 도 8g에서 전술한 다양한 감쇄 회로들이 사용될 수 있다.
증폭 회로(100b)는 입력 감쇄 회로(116b)와 출력 감쇄 회로(136b)를 포함할 수 있다. 증폭 회로(100b)는 입력 감쇄 회로(116b)와 출력 감쇄 회로(136b)를 이용하여, 증폭 회로(100a) 대비 50GHz의 주파수에서 이득을 약 105dB만큼 감쇄시킬 수 있다. 입력 감쇄 회로(116b)와 출력 감쇄 회로(136b)는 저항들(R1, R2)을 포함하지 않으므로, 동작 주파수 범위 밖에서 입력 신호에 대한 이득이 감쇄되는 정도(약 105dB)가 조정되지 않을 수 있다. 50GHz의 주파수에서 이득이 급격하게 감쇄됨에 따라, 입력 감쇄 회로(116b)와 출력 감쇄 회로(136b)는 동작 주파수 범위 내에서도 이득을 감쇄시킬 수 있다. 증폭 회로(100b)는 증폭 회로(100a) 대비 70GHz의 주파수에서 이득을 약 8.5dB만큼 감쇄시킬 수 있다.
증폭 회로(100c)는 입력 감쇄 회로(116c)와 출력 감쇄 회로(136c)를 포함할 수 있다. 증폭 회로(100c)는 입력 감쇄 회로(116c)와 출력 감쇄 회로(136c)를 이용하여, 증폭 회로(100a) 대비 50GHz의 주파수에서 이득을 약 3dB만큼 감쇄시킬 수 있다. 입력 감쇄 회로(116c)와 출력 감쇄 회로(136c)는 저항들(R1, R2)을 포함하므로, 동작 주파수 범위 밖에서 입력 신호에 대한 이득이 감쇄되는 정도가 조정될 수 있다(즉, 105dB 감쇄에서 3dB 감쇄로 조정됨). 증폭 회로(100c)는 증폭 회로(100a) 대비 70GHz의 주파수에서 이득을 약 2dB만큼 감쇄시킬 수 있으나, 증폭 회로(100c)는 증폭 회로(100a)와 유사하게 동작 주파수 범위 내에서 약 3.5~4.5dB의 이득을 가질 수 있다. 증폭 회로(100c)는 입력 감쇄 회로(116c)와 출력 감쇄 회로(136c)를 이용하여 동작 주파수 범위 밖에서의 이득을 감쇄시키는 정도를 조정할 수 있다. 입력 감쇄 회로(116c)와 출력 감쇄 회로(136c)의 저항들(R1, R2)의 레지스턴스들 중 적어도 하나가 조정됨에 따라, 동작 주파수 범위 내에서의 이득이 감쇄되는 정도는 최소화될 수 있고 그리고 동작 주파수 범위 밖에서의 이득이 동작 주파수 범위 내에서의 이득보다 작게 될 수 있다. 도 9a 및 도 9b에서 도시되지 않은 다른 증폭 회로들(100d~100f)도 증폭 회로(100c)의 전술한 장점들을 가질 수 있다.
도 9a 및 도 9b에서 다양한 수치들이 예시적으로 제시되었으나, 상술한 수치들로 본 발명의 범위가 한정되지 않는다.
도 10은 본 발명의 다른 실시 예에 따른 증폭 회로의 블록도를 예시적으로 도시한다. 증폭 회로(200)는 제 1 내지 제 n 증폭단들(211~21n; n은 2 이상의 자연수)을 포함할 수 있다. 제 1 증폭단(211)은 입력 신호를 수신할 수 있고 그리고 제 n 증폭단(21n)은 증폭된 신호를 출력 신호로서 출력할 수 있다. 도 1 내지 도 9b에서 증폭 회로(100)는 1단으로 설명되었으나, 도 10에서 도시된 바와 같이 증폭 회로(200)는 다단을 포함할 수 있다.
실시 예에 있어서, 제 1 내지 제 n 증폭단들(211~21n)은 각각 도 1 내지 도 9b에서 전술한 입력단(110), 증폭기(120), 및 출력단(130)을 포함할 수 있다. 다른 실시 예에 있어서, 제 1 증폭단(211)은 도 1 내지 도 9b에서 전술한 입력단(110)과 증폭기(120)만을 포함할 수 있다. 제 2 증폭단(212)은 도 1 내지 도 9b에서 전술한 증폭기(120)만을 포함할 수 있다. 제 n 증폭단(21n)은 도 1 내지 도 9b에서 전술한 증폭기(120)와 출력단(130)만을 포함할 수 있다. 제 1 내지 제 n 증폭단들(211~21n) 사이에 정합 회로(도 1 내지 도 9b의 111, 112, 131, 132 참조)가 배치되지 않거나 또는 하나 이상의 정합 회로가 배치될 수 있다.
도 11은 본 발명의 실시 예에 따른 증폭 회로가 적용되는 송신기의 블록도를 예시적으로 도시한다. 송신기(1000)는 발진기(1100), 혼합기(mixer; 1200), 필터(1300), 증폭 회로(1400), 및 안테나(1500)를 포함할 수 있다.
발진기(1100)는 주파수 합성을 위한 주파수를 생성하고 주파수를 혼합기(1200)로 제공할 수 있다. 혼합기(1200)는 발진기(1100)로부터 제공된 주파수를 이용하여 IF(Intermediate Frequency) 대역의 송신 신호를 고주파수 대역 또는 RF 대역의 신호로 변환할 수 있다(주파수 상향 변환). 필터(1300)는 혼합기(1200)에 의해 변환된 신호에 대한 필터링 동작을 수행하여, 원하는 주파수 성분만을 통과시킬 수 있다. 증폭 회로(1400)는 구동 증폭기 또는 전력 증폭기로서 필터(1300)를 통과한 신호를 증폭할 수 있다. 예를 들어, 증폭 회로(1400)는 도 1 내지 도 10에서 전술한 증폭 회로(100/200)를 포함할 수 있다. 안테나(1500)는 증폭 회로(1400)로부터 증폭된 신호를 수신하고, 수신된 신호를 전자기파(electromagnetic wave) 신호로 변환하여 출력할 수 있다.
도 12는 본 발명의 실시 예에 따른 증폭 회로가 적용되는 수신기의 블록도를 예시적으로 도시한다. 수신기(2000)는 안테나(2100), 증폭 회로(2200), 필터(2300), 발진기(2400), 및 혼합기(2500)를 포함할 수 있다.
안테나(2100)는 전자기파 신호를 수신하고, 수신된 신호를 전기적인 신호로 변환할 수 있고, 그리고 변환된 신호를 증폭 회로(2200)로 제공할 수 있다. 증폭 회로(2200)는 저잡음 증폭기로서 안테나(2100)로부터 제공된 신호를 증폭할 수 있다. 예를 들어, 증폭 회로(2200)는 도 1 내지 도 10에서 전술한 증폭 회로(100/200)를 포함할 수 있다. 필터(2300)는 증폭 회로(2200)에 의해 증폭된 신호에 대한 필터링 동작을 수행하여 원하는 주파수 성분만을 통과시킬 수 있다. 발진기(2400)는 주파수 합성을 위한 주파수를 생성하고 주파수를 혼합기(2500)로 제공할 수 있다. 혼합기(2500)는 발진기(2400)로부터 제공된 주파수를 이용하여 필터(2300)를 통과한 신호의 주파수 대역을 IF(Intermediate Frequency) 대역으로 변환할 수 있다(주파수 하향 변환). 혼합기(2500)는 변환된 신호를 수신 신호로서 출력할 수 있다.
도 13은 본 발명의 실시 예에 따른 증폭 회로가 적용되는 송수신기의 블록도를 예시적으로 도시한다. 송수신기(3000)는 발진기(3100), 혼합기(3200), 필터(3300), 증폭 회로(3400), 안테나(3500), 증폭 회로(3600), 필터(3700), 혼합기(3800), 및 송수신 전환기(3900)를 포함할 수 있다.
발진기(3100), 혼합기(3200), 필터(3300), 증폭 회로(3400), 및 안테나(3500)는 도 11의 발진기(1100), 혼합기(1200), 필터(1300), 증폭 회로(1400), 및 안테나(1500)와 각각 유사할 수 있다. 안테나(3500), 증폭 회로(3600), 필터(3700), 발진기(3100), 및 혼합기(3800)는 도 12의 안테나(2100), 증폭 회로(2200), 필터(2300), 발진기(2400), 및 혼합기(2500)와 각각 유사할 수 있다. 발진기(3100)는 혼합기(3200)에 의해 사용되는 주파수와 혼합기(3800)에 의해 사용되는 주파수를 각각 생성하거나 양자가 동일한 경우 공통으로 생성할 수 있다. 안테나(3500)는 증폭 회로(3400)에 의해 증폭된 신호를 전자기파 신호로 변환하여 출력하거나, 또는 전자기파 신호를 수신하고 수신된 신호를 증폭 회로(3600)로 제공할 수 있다. 송수신 전환기(3900)는 안테나(3500)에 연결될 수 있고 그리고 발진기(3100), 혼합기(3200), 필터(3300), 및 증폭 회로(3400)를 포함하는 송신기와 증폭 회로(2200), 필터(2300), 발진기(2400), 및 혼합기(2500)를 포함하는 수신기를 분기할 수 있다. 송수신 전환기(3900)는 송신기의 주파수를 통과시키는 필터와 수신기의 주파수를 통과시키는 필터를 포함할 수 있다.
위에서 설명한 내용은 본 발명을 실시하기 위한 구체적인 예들이다. 본 발명에는 위에서 설명한 실시 예들뿐만 아니라, 단순하게 설계 변경하거나 쉽게 변경할 수 있는 실시 예들도 포함될 것이다. 또한, 본 발명에는 상술한 실시 예들을 이용하여 앞으로 쉽게 변형하여 실시할 수 있는 기술들도 포함될 것이다.

Claims (15)

  1. 입력 신호를 증폭시키기 위한 증폭 회로는:
    상기 입력 신호를 수신하도록 구성되는 입력 정합 회로들 및 상기 증폭 회로의 동작 주파수 대역 밖에서 상기 입력 신호에 대한 이득을 감쇄시키도록 구성되는 입력 감쇄 회로를 포함하는 입력단;
    상기 입력단으로부터 제공되는 상기 입력 신호를 증폭시키도록 구성되는 트랜지스터; 및
    상기 트랜지스터에 의해 증폭된 신호를 수신하도록 구성되는 출력 정합 회로 및 상기 증폭 회로의 상기 동작 주파수 대역 밖에서 상기 입력 신호에 대한 상기 이득을 감쇄시키도록 구성되는 출력 감쇄 회로를 포함하는 출력단을 포함하고,
    상기 입력 정합 회로들은 상기 입력 신호를 수신하도록 구성되고 제 1 노드와 연결되는 제 1 입력 정합 회로, 및 상기 제1 입력 정합 회로와 동일하고, 상기 제 1 노드 및 상기 트랜지스터와 연결되는 제 2 입력 정합 회로를 포함하고,
    상기 입력 감쇄 회로는 상기 제 1 노드 및 접지 전압 사이에 연결되고,
    상기 입력 감쇄 회로는 상기 접지 전압에 일단이 연결되는 제 1 저항, 상기 접지 전압에 일단이 연결되는 제 2 저항, 상기 제 1 노드 및 상기 제 2 저항의 타단 사이에 연결되는 제 1 수동 소자, 및 상기 제 2 저항의 타단 및 상기 제1 저항의 타단 사이에 연결되는 제 2 수동 소자를 포함하고, 그리고
    상기 제 1 수동 소자는 인덕터 및 커패시터 중 하나이고 그리고 상기 제 2 수동 소자는 상기 인덕터 및 상기 커패시터 중 다른 하나인 증폭 회로.
  2. 제 1 항에 있어서,
    상기 출력 감쇄 회로는 상기 접지 전압에 일단이 각각 연결된 제 3 저항 및 제 4 저항, 상기 출력 정합 회로 및 상기 제 4 저항의 타단 사이에 연결된 제 3 수동 소자, 그리고 상기 제 3 수동 소자와 상기 제 3 저항의 타단 사이에 연결된 제 4 수동 소자를 포함하고, 그리고
    상기 제 3 수동 소자는 상기 인덕터 및 상기 커패시터 중 하나이고 그리고 상기 제 4 수동 소자는 상기 인덕터 및 상기 커패시터 중 다른 하나인 증폭 회로.
  3. 제 2 항에 있어서,
    서로 직렬로 연결된 상기 제 1 저항과 상기 제 2 수동 소자, 그리고 상기 제 2 저항은 상기 접지 전압과 상기 제 1 수동 소자 사이에서 병렬로 연결되고, 그리고
    서로 직렬로 연결된 상기 제 3 저항과 상기 제 4 수동 소자, 그리고 상기 제 4 저항은 상기 접지 전압과 상기 제 3 수동 소자 사이에서 병렬로 연결되는 증폭 회로.
  4. 제 2 항에 있어서,
    상기 입력 감쇄 회로가 제 1 최소 임피던스를 갖는 제 1 주파수는 상기 제 1 수동 소자, 상기 제 2 수동 소자, 상기 제 1 저항, 및 상기 제 2 저항에 의해 조정되고, 그리고
    상기 출력 감쇄 회로가 제 2 최소 임피던스를 갖는 제 2 주파수는 상기 제 3 수동 소자, 상기 제 4 수동 소자, 상기 제 3 저항, 및 상기 제 4 저항에 의해 조정되는 증폭 회로.
  5. 제 4 항에 있어서,
    상기 입력 감쇄 회로는 상기 제 1 주파수에서 상기 입력 신호에 대한 상기 이득을 최대로 감쇄시키도록 구성되고, 그리고
    상기 출력 감쇄 회로는 상기 제 2 주파수에서 상기 입력 신호에 대한 상기 이득을 최대로 감쇄시키도록 구성되는 증폭 회로.
  6. 제 4 항에 있어서,
    상기 입력 감쇄 회로의 제 1 공진 주파수는 상기 제 1 주파수와 다르고, 그리고
    상기 출력 감쇄 회로의 제 2 공진 주파수는 상기 제 2 주파수와 다른 증폭 회로.
  7. 삭제
  8. 삭제
  9. 제 1 항에 있어서,
    상기 트랜지스터는 상기 입력단과 연결된 제 1 단자, 상기 접지 전압과 연결된 제 2 단자, 및 상기 출력단과 연결된 제 3 단자를 포함하는 증폭 회로.
  10. 제 1 항에 있어서,
    상기 입력 정합 회로들 및 상기 출력 정합 회로는 마이크로스트립 라인(microstrip line)을 각각 포함하는 증폭 회로.
  11. 입력 신호를 수신하는 제 1 증폭단; 및
    상기 제 1 증폭단과 직렬로 연결된 제 2 증폭단을 포함하되,
    상기 제 1 증폭단은:
    상기 입력 신호를 수신하도록 구성되는 입력 정합 회로들 및 증폭 회로의 동작 주파수 대역 밖에서 상기 입력 신호에 대한 이득을 감쇄시키도록 구성되는 입력 감쇄 회로를 포함하는 입력단; 및
    상기 입력단으로부터 제공되는 상기 입력 신호를 증폭시키도록 구성되는 제 1 트랜지스터를 포함하고,
    상기 입력 정합 회로들은 상기 입력 신호를 수신하고, 제 1 노드와 연결되는 제 1 입력 정합 회로, 및 상기 제 1 입력 정합 회로와 동일하고 상기 제 1 노드 및 상기 제 1 트랜지스터와 연결되는 제 2 입력 정합 회로를 포함하고,
    상기 입력 감쇄 회로는 접지 전압에 일단이 연결된 제 1 저항, 접지 전압에 일단이 제 2 저항, 상기 제 1 노드 상기 제 2 저항의 타단 사이에 연결된 제 1 수동 소자, 그리고 상기 제 1 수동 소자와 상기 제 1 저항의 타단 사이에 연결된 제 2 수동 소자를 포함하고, 그리고
    상기 제 1 수동 소자는 인덕터 및 커패시터 중 하나이고 그리고 상기 제 2 수동 소자는 상기 인덕터 및 상기 커패시터 중 다른 하나인 증폭 회로.
  12. 제 11 항에 있어서,
    상기 제 2 증폭단은 상기 제 1 증폭단으로부터 제공되는 중간 신호를 증폭시키도록 구성되는 제 2 트랜지스터를 포함하는 증폭 회로.
  13. 제 12 항에 있어서,
    상기 제 2 증폭단과 직렬로 연결된 제 3 증폭단을 더 포함하는 증폭 회로.
  14. 제 12 항에 있어서,
    상기 제 2 증폭단은 상기 제 2 트랜지스터에 의해 증폭된 신호를 수신하도록 구성되는 출력 정합 회로 및 상기 증폭 회로의 상기 동작 주파수 대역 밖에서 상기 입력 신호에 대한 상기 이득을 감쇄시키도록 구성되는 출력 감쇄 회로를 포함하는 출력단을 더 포함하는 증폭 회로.
  15. 제 14 항에 있어서,
    상기 출력 감쇄 회로는 상기 접지 전압에 일단이 각각 연결된 제 3 저항 및 제 4 저항, 상기 출력 정합 회로 및 상기 제 4 저항의 타단 사이에 연결된 제 3 수동 소자, 그리고 상기 제 3 수동 소자와 상기 제 3 저항의 타단 사이에 연결된 제 4 수동 소자를 포함하고, 그리고
    상기 제 3 수동 소자는 상기 인덕터 및 상기 커패시터 중 하나이고 그리고 상기 제 4 수동 소자는 상기 인덕터 및 상기 커패시터 중 다른 하나인 증폭 회로.
KR1020190113984A 2019-09-17 2019-09-17 초고주파 증폭 회로 Active KR102756602B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190113984A KR102756602B1 (ko) 2019-09-17 2019-09-17 초고주파 증폭 회로
US16/941,691 US11223333B2 (en) 2019-09-17 2020-07-29 Microwave amplification circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190113984A KR102756602B1 (ko) 2019-09-17 2019-09-17 초고주파 증폭 회로

Publications (2)

Publication Number Publication Date
KR20210033090A KR20210033090A (ko) 2021-03-26
KR102756602B1 true KR102756602B1 (ko) 2025-01-21

Family

ID=74869857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190113984A Active KR102756602B1 (ko) 2019-09-17 2019-09-17 초고주파 증폭 회로

Country Status (2)

Country Link
US (1) US11223333B2 (ko)
KR (1) KR102756602B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024027459A (ja) 2022-08-17 2024-03-01 信越化学工業株式会社 密着膜形成用組成物、パターン形成方法、及び密着膜の形成方法
CN117559920B (zh) * 2024-01-10 2024-04-09 深圳飞骧科技股份有限公司 一种低噪声放大器及射频芯片

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3643173A (en) * 1970-05-18 1972-02-15 Gen Electric Tuneable microelectronic active band-pass filter
US4392225A (en) * 1981-02-17 1983-07-05 Tii Corporation Telephone carrier system repeater and power supply
JPH06103810B2 (ja) 1989-09-13 1994-12-14 三菱電機株式会社 電界効果トランジスタ増幅器
KR20050060841A (ko) * 2003-12-17 2005-06-22 한국전자통신연구원 넓은 주파수대역에서의 높은 이득균일도를 갖도록 하는임피던스 정합회로
DE102011007271B4 (de) 2010-04-19 2022-08-11 Electronics And Telecommunications Research Institute Feldeffekttransistor mit variablem Gate
US8514007B1 (en) * 2012-01-27 2013-08-20 Freescale Semiconductor, Inc. Adjustable power splitter and corresponding methods and apparatus
JP6112500B2 (ja) 2012-09-25 2017-04-12 三菱電機株式会社 マイクロ波増幅器
US9154084B2 (en) * 2013-07-30 2015-10-06 Silicon Laboratories Inc. Low-noise receiver with complex RF attenuator
KR101983162B1 (ko) 2013-12-12 2019-05-28 삼성전기주식회사 인버티드 토폴로지를 이용한 신호 증폭기
US9716475B1 (en) * 2016-01-21 2017-07-25 Peregrine Semiconductor Corporation Programmable low noise amplifier
KR102686862B1 (ko) * 2016-08-30 2024-07-22 스카이워크스 솔루션즈, 인코포레이티드 프로그래머블 임베디드 감쇠기들을 갖는 다중-입력 증폭기
KR102456843B1 (ko) 2017-12-28 2022-10-21 한국전자통신연구원 발룬을 포함하는 고주파 신호 증폭기
JP6937272B2 (ja) * 2018-06-29 2021-09-22 株式会社東芝 高周波増幅回路

Also Published As

Publication number Publication date
US20210083632A1 (en) 2021-03-18
US11223333B2 (en) 2022-01-11
KR20210033090A (ko) 2021-03-26

Similar Documents

Publication Publication Date Title
US7352241B2 (en) Variable gain amplifier
US6566956B2 (en) High frequency power amplifier
EP1719243B1 (en) Radio frequency low noise amplifier with automatic gain control
EP1312159B1 (en) Radio frequency feedback amplifier circuits
US7109793B2 (en) High frequency differential circuit, differential amplifier, differential mixer, differential oscillator, and radio circuit using same
KR102557851B1 (ko) 멀티-대역 밀리미터파 5g 통신을 위한 송신 및 수신 스위치 및 브로드밴드 전력 증폭기 매칭 네트워크
US11201592B2 (en) Doherty combiner
CN109075747B (zh) 放大器
KR102756602B1 (ko) 초고주파 증폭 회로
US6630861B2 (en) Variable gain amplifier
US20160065149A1 (en) Low Noise Amplifier Method and Apparatus
US20030030494A1 (en) Low noise balanced amplifier
US6650185B1 (en) Frequency selective distributed amplifier
US5339047A (en) X-band bipolar junction transistor amplifier
WO2001005042A1 (en) A two-port with a frequency-dependent network
US7443243B2 (en) High frequency amplifier having an attenuator
US7221221B2 (en) Power amplifier with pre-distorter
KR20190064371A (ko) 방향성 결합기
US20170257069A1 (en) Systems for amplifying a signal using a transformer matched transistor
TWI876546B (zh) 射頻前端模組
Stefigraf et al. Design and analysis of low noise amplifier for satellite transponder
Yadav et al. Design of p-HEMT based Low Noise Amplifier for RF applications in C Band
KR100907871B1 (ko) Ｌｎａ와 ｐａ의 정합 소자를 공유하는 스위치가 필요 없는송수신기
KR20200123571A (ko) 전력 증폭기들 전단의 커플링 장치
Saifullah et al. Low Noise Amplifier Using Inductive Source Degeneration for Wideband Application

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190917

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220308

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20190917

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240228

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20241031

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20250114

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20250115

End annual number: 3

Start annual number: 1

PG1601 Publication of registration