[go: up one dir, main page]

KR102754079B1 - 기판 처리 방법, 기판 처리 장치, 프로그램 및 반도체 장치의 제조 방법 - Google Patents

기판 처리 방법, 기판 처리 장치, 프로그램 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR102754079B1
KR102754079B1 KR1020220065314A KR20220065314A KR102754079B1 KR 102754079 B1 KR102754079 B1 KR 102754079B1 KR 1020220065314 A KR1020220065314 A KR 1020220065314A KR 20220065314 A KR20220065314 A KR 20220065314A KR 102754079 B1 KR102754079 B1 KR 102754079B1
Authority
KR
South Korea
Prior art keywords
gas
substrate
film
processing
substrate processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020220065314A
Other languages
English (en)
Other versions
KR20230002048A (ko
Inventor
마사토 가와니시
다쿠미 이토
기미히코 나카타니
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20230002048A publication Critical patent/KR20230002048A/ko
Priority to KR1020250002842A priority Critical patent/KR20250010734A/ko
Application granted granted Critical
Publication of KR102754079B1 publication Critical patent/KR102754079B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

에칭의 제어성을 높일 수 있다.
(a) 제14족 원소를 포함하는 막이 형성된 기판에, 제14족 원소를 포함하는 제1 가스를, 기판에 형성된 막에 포함되는 제14족 원소와의 반응에 의해 발생하는 반응 부생성물이 기판에 포화 흡착되도록 공급하는 공정과, (b) (a)의 후에 할로겐을 포함하는 제2 가스를 공급하는 공정과, (c) (a)와 (b)를 교대로 반복하여 행함으로써, 기판에 형성된 제14족 원소를 포함하는 막을 에칭하는 공정을 갖는다.

Description

기판 처리 방법, 기판 처리 장치, 프로그램 및 반도체 장치의 제조 방법{METHOD OF PROCESSING SUBSTRATE, SUBSTRATE PROCESSING APPARATUS, PROGRAM, AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
본 개시는, 반도체 장치의 제조 방법, 기판 처리 장치, 프로그램 및 에칭 방법에 관한 것이다.
실리콘층이 노출된 기판에 대하여, 실란계 가스를 포함하는 원료 가스와, 염소계 혹은 불소계 가스와 수소계 가스를 순서대로 복수회 반복하여 공급하여, 실리콘층 위에 막을 성장시키도록 하는 경우가 있다(예를 들어 특허문헌 1 참조).
일본 특허 공개 제2005-183514호 공보
본 개시는, 에칭의 제어성을 높이는 것이 가능한 기술을 제공하는 것을 목적으로 한다.
본 개시의 일 양태에 의하면,
(a) 제14족 원소를 포함하는 막이 형성된 기판에, 상기 제14족 원소를 포함하는 제1 가스를, 상기 기판에 형성된 막에 포함되는 상기 제14족 원소와의 반응에 의해 발생하는 반응 부생성물이 상기 기판에 포화 흡착되도록 공급하는 공정과,
(b) (a)의 후에 할로겐을 포함하는 제2 가스를 공급하는 공정과,
(c) (a)와 (b)를 교대로 반복하여 행함으로써, 상기 기판에 형성된 상기 제14족 원소를 포함하는 막을 에칭하는 공정을 갖는 기술이 제공된다.
본 개시에 따르면, 에칭의 제어성을 높일 수 있다.
도 1은 본 개시의 일 실시 형태에 있어서의 기판 처리 장치의 종형 처리로의 개략을 도시하는 종단면도이다.
도 2는 도 1에 있어서의 A-A선 개략 횡단면도이다.
도 3은 본 개시의 일 실시 형태에 있어서의 기판 처리 장치의 컨트롤러의 개략 구성도이며, 컨트롤러의 제어계를 블록도로 도시하는 도면이다.
도 4는 본 개시의 일 실시 형태에 있어서의 기판 처리 시퀀스를 도시하는 도면이다.
도 5의 (A) 내지 도 5의 (D)는, 도 4에 도시하는 기판 처리 시퀀스에 있어서의 기판 표면의 상태를 설명하기 위한 모식도이다.
도 6은 본 개시의 일 실시 형태에 있어서의 기판 처리 시퀀스의 변형예를 도시하는 도면이다.
도 7은 본 개시의 일 실시 형태에 있어서의 기판 처리 시퀀스의 변형예를 도시하는 도면이다.
도 8의 (A) 및 도 8의 (B)는, 본 개시의 일 실시 형태에 있어서의 기판 처리 시퀀스의 변형예를 도시하는 도면이다.
도 9의 (A) 및 도 9의 (B)는, 본 개시의 다른 실시 형태에 있어서의 기판 처리 장치의 처리로의 개략을 도시하는 종단면도이다.
이하, 도 1 내지 도 5를 참조하면서 설명한다. 또한, 이하의 설명에서 사용되는 도면은 모두 모식적인 것으로, 도면에 도시되는 각 요소의 치수 관계, 각 요소의 비율 등은 현실의 것과는 반드시 일치하는 것은 아니다. 또한, 복수의 도면의 상호간에 있어서도, 각 요소의 치수 관계, 각 요소의 비율 등은 반드시 일치하는 것은 아니다.
(1) 기판 처리 장치의 구성
기판 처리 장치(10)는, 가열 수단(가열 기구, 가열계)으로서의 히터(207)가 마련된 처리로(202)를 구비한다. 히터(207)는 원통 형상이며, 보유 지지판으로서의 히터 베이스(도시하지 않음)에 지지됨으로써 수직으로 설치되어 있다.
히터(207)의 내측에는, 히터(207)와 동심원상으로 처리 용기를 구성하는 아우터 튜브(203)가 배치되어 있다. 아우터 튜브(203)는, 예를 들어 석영(SiO2), 탄화실리콘(SiC) 등의 내열성 재료로 구성되며, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 아우터 튜브(203)의 하방에는, 아우터 튜브(203)와 동심원상으로, 매니폴드(인렛 플랜지)(209)가 배치되어 있다. 매니폴드(209)는, 예를 들어 스테인리스(SUS) 등의 금속으로 구성되며, 상단 및 하단이 개구된 원통 형상으로 형성되어 있다. 매니폴드(209)의 상단부와, 아우터 튜브(203) 사이에는, 시일 부재로서의 O링(220a)이 마련되어 있다. 매니폴드(209)가 히터 베이스에 지지됨으로써, 아우터 튜브(203)는 수직으로 설치된 상태가 된다.
아우터 튜브(203)의 내측에는, 처리 용기를 구성하는 이너 튜브(204)가 배치되어 있다. 이너 튜브(204)는, 예를 들어 석영(SiO2), 탄화실리콘(SiC) 등의 내열성 재료로 구성되며, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 주로, 아우터 튜브(203)와, 이너 튜브(204)와, 매니폴드(209)에 의해 처리 용기가 구성되어 있다. 처리 용기의 통 중공부(이너 튜브(204)의 내측)에는 처리실(201)이 형성되어 있다.
처리실(201)은, 기판으로서의 웨이퍼(200)를 후술하는 보트(217)에 의해 수평 자세에서 연직 방향으로 다단으로 배열한 상태에서 수용 가능하도록 구성되어 있다.
처리실(201) 내에는, 노즐(410, 420, 430)이 매니폴드(209)의 측벽 및 이너 튜브(204)를 관통하도록 마련되어 있다. 노즐(410, 420, 430)에는, 가스 공급관(310, 320, 330)이 각각 접속되어 있다. 단, 본 실시 형태의 처리로(202)는 상술한 형태에 한정되지 않는다.
가스 공급관(310, 320, 330)에는 상류측으로부터 순서대로 유량 제어기(유량 제어부)인 매스 플로 컨트롤러(MFC)(312, 322, 332)가 각각 마련되어 있다. 또한, 가스 공급관(310, 320, 330)에는 개폐 밸브인 밸브(314, 324, 334)가 각각 마련되어 있다. 가스 공급관(320)의 밸브(324)의 하류측에는, 가스 공급관(340)이 접속되어 있다. 가스 공급관(340)에는, 상류측으로부터 순서대로 MFC(342), 밸브(344)가 마련되어 있다. 가스 공급관(310, 320, 330)의 밸브(314, 324, 334)의 하류측(가스 공급관(320)에 있어서는, 또한 가스 공급관(340)과의 합류부의 하류측)에는, 불활성 가스를 공급하는 가스 공급관(510, 520, 530)이 각각 접속되어 있다. 가스 공급관(510, 520, 530)에는, 상류측으로부터 순서대로 유량 제어기(유량 제어부)인 MFC(512, 522, 532) 및 개폐 밸브인 밸브(514, 524, 534)가 각각 마련되어 있다.
가스 공급관(310, 320, 330)의 선단부에는 노즐(410, 420, 430)이 각각 연결 접속되어 있다. 노즐(410, 420, 430)은 L자형의 노즐로서 구성되어 있고, 그의 수평부는 매니폴드(209)의 측벽 및 이너 튜브(204)를 관통하도록 마련되어 있다. 노즐(410, 420, 430)의 수직부는, 이너 튜브(204)의 직경 방향 외향으로 돌출되며, 또한 연직 방향으로 연장되도록 형성되어 있는 채널 형상(홈 형상)의 예비실(201a)의 내부에 마련되어 있고, 예비실(201a) 내에서 이너 튜브(204)의 내벽을 따라 상방(웨이퍼(200)의 배열 방향 상방)을 향하여 마련되어 있다.
노즐(410, 420, 430)은, 처리실(201)의 하부 영역으로부터 처리실(201)의 상부 영역까지 연장하도록 마련되어 있고, 웨이퍼(200)와 대향하는 위치에 각각 복수의 가스 공급 구멍(410a, 420a, 430a)이 마련되어 있다. 이에 의해, 노즐(410, 420, 430)의 가스 공급 구멍(410a, 420a, 430a)으로부터 각각 웨이퍼(200)에 처리 가스를 공급한다. 이 가스 공급 구멍(410a, 420a, 430a)은, 이너 튜브(204)의 하부로부터 상부에 걸쳐 복수 마련되며, 각각 동일한 개구 면적을 갖고, 또한 동일한 개구 피치로 마련되어 있다. 단, 가스 공급 구멍(410a, 420a, 430a)은 상술한 형태에 한정되지 않는다. 예를 들어, 이너 튜브(204)의 하부로부터 상부를 향하여 개구 면적을 서서히 크게 해도 된다. 이에 의해, 가스 공급 구멍(410a, 420a, 430a)으로부터 공급되는 가스의 유량을 보다 균일화하는 것이 가능해진다.
노즐(410, 420, 430)의 가스 공급 구멍(410a, 420a, 430a)은, 후술하는 보트(217)의 하부로부터 상부까지의 높이의 위치에 복수 마련되어 있다. 그 때문에, 노즐(410, 420, 430)의 가스 공급 구멍(410a, 420a, 430a)으로부터 처리실(201) 내에 공급된 처리 가스는, 보트(217)의 하부로부터 상부까지에 수용된 웨이퍼(200)의 전역에 공급된다. 노즐(410, 420, 430)은, 처리실(201)의 하부 영역으로부터 상부 영역까지 연장되도록 마련되어 있으면 되지만, 보트(217)의 천장 부근까지 연장하도록 마련되어 있는 것이 바람직하다.
가스 공급관(310)으로부터는, 처리 가스로서, 제14족 원소를 포함하는 제1 가스가, MFC(312), 밸브(314), 노즐(410)을 통해 처리실(201) 내에 공급된다.
가스 공급관(320)으로부터는, 처리 가스로서, 할로겐을 포함하는 할로겐 함유 가스가, MFC(322), 밸브(324), 노즐(420)을 통해 처리실(201) 내에 공급된다.
가스 공급관(330)으로부터는, 처리 가스로서, 산소 함유 가스가 MFC(332), 밸브(334), 노즐(430)을 통해 처리실(201) 내에 공급된다.
가스 공급관(340)으로부터는, 처리 가스로서, 수소 함유 가스가, MFC(342), 밸브(344), 가스 공급관(320), 노즐(420)을 통해 처리실(201) 내에 공급된다.
본 개시에서는, 노즐(420)을 통해 처리실(201) 내에 공급되는 할로겐 함유 가스와 수소 함유 가스의 조합에 의한 가스를, 제2 가스로서 사용한다.
가스 공급관(510, 520, 530)으로부터는, 불활성 가스로서, 예를 들어 질소(N2) 가스가, 각각 MFC(512, 522, 532), 밸브(514, 524, 534), 노즐(410, 420, 430)을 통해 처리실(201) 내에 공급된다. 이하, 불활성 가스로서 N2 가스를 사용하는 예에 대하여 설명하지만, 불활성 가스로서는, N2 가스 이외에, 예를 들어 아르곤(Ar) 가스, 헬륨(He) 가스, 네온(Ne) 가스, 크세논(Xe) 가스 등의 희가스를 사용해도 된다.
주로, 가스 공급관(310, 320, 330, 340), MFC(312, 322, 332, 342), 밸브(314, 324, 334, 344), 노즐(410, 420, 430)에 의해 처리 가스 공급계가 구성되지만, 노즐(410, 420, 430)만을 처리 가스 공급계로 생각해도 된다. 처리 가스 공급계는 단순히 가스 공급계라 칭해도 된다. 가스 공급관(310)으로부터 제1 가스를 흐르게 하는 경우, 주로 가스 공급관(310), MFC(312), 밸브(314)에 의해 제1 가스 공급계가 구성되지만, 노즐(410)을 제1 가스 공급계에 포함시켜 생각해도 된다. 또한, 제1 가스 공급계를, 제14족 원소 함유 가스 공급계라 칭할 수도 있다. 또한, 가스 공급관(320)으로부터 할로겐 함유 가스와 수소 함유 가스를 흐르게 하는 경우, 주로 가스 공급관(320), MFC(322), 밸브(324)에 의해 할로겐 함유 가스 공급계가, 가스 공급관(340), MFC(342), 밸브(344), 가스 공급관(320)에 의해 수소 함유 가스 공급계가 구성되고, 할로겐 함유 가스 공급계와 수소 함유 가스 공급계에 의해 제2 가스 공급계가 구성되지만, 노즐(420)을 제2 가스 공급계에 포함시켜 생각해도 된다. 또한, 가스 공급관(330)으로부터 산소 함유 가스를 흐르게 하는 경우, 주로 가스 공급관(330), MFC(332), 밸브(334)에 의해 산소 함유 가스 공급계가 구성되지만, 노즐(430)을 산소 함유 가스 공급계에 포함시켜 생각해도 된다. 또한, 주로 가스 공급관(510, 520, 530), MFC(512, 522, 532), 밸브(514, 524, 534)에 의해 불활성 가스 공급계가 구성된다.
본 개시에 있어서의 가스 공급의 방법은, 이너 튜브(204)의 내벽과, 복수매의 웨이퍼(200)의 단부로 정의되는 원환상의 세로로 긴 공간 내의 예비실(201a) 내에 배치한 노즐(410, 420, 430)을 경유하여 가스를 반송하고 있다. 그리고, 노즐(410, 420, 430)의 웨이퍼와 대향하는 위치에 마련된 복수의 가스 공급 구멍(410a, 420a, 430a)으로부터 이너 튜브(204) 내에 가스를 분출시키고 있다. 보다 상세하게는, 노즐(410)의 가스 공급 구멍(410a), 노즐(420)의 가스 공급 구멍(420a), 노즐(430)의 가스 공급 구멍(430a)에 의해 웨이퍼(200)의 표면과 평행 방향을 향하여 처리 가스 등을 분출시키고 있다.
배기 구멍(배기구)(204a)은, 이너 튜브(204)의 측벽이며 노즐(410, 420, 430)에 대향한 위치에 형성된 관통 구멍으로, 예를 들어 연직 방향으로 가늘고 길게 개설된 슬릿상의 관통 구멍이다. 노즐(410, 420, 430)의 가스 공급 구멍(410a, 420a, 430a)으로부터 처리실(201) 내에 공급되어, 웨이퍼(200)의 표면 위를 흐른 가스는, 배기 구멍(204a)을 통해 이너 튜브(204)와 아우터 튜브(203) 사이에 형성된 간극으로 구성된 배기로(206) 내로 흐른다. 그리고, 배기로(206) 내로 흐른 가스는, 배기관(231) 내로 흘러 처리로(202) 밖으로 배출된다.
배기 구멍(204a)은, 복수의 웨이퍼(200)와 대향하는 위치에 마련되어 있고, 가스 공급 구멍(410a, 420a, 430a)으로부터 처리실(201) 내의 웨이퍼(200)의 근방에 공급된 가스는, 수평 방향을 향하여 흐른 후, 배기 구멍(204a)을 통해 배기로(206) 내로 흐른다. 배기 구멍(204a)은 슬릿상의 관통 구멍으로서 구성되는 경우에 한정되지 않고, 복수개의 구멍에 의해 구성되어 있어도 된다.
매니폴드(209)에는, 처리실(201) 내의 분위기를 배기하는 배기관(231)이 마련되어 있다. 배기관(231)에는, 상류측으로부터 순서대로, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245), APC(Auto Pressure Controller) 밸브(243), 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. APC 밸브(243)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한 진공 펌프(246)를 작동시킨 상태에서 밸브 개방도를 조절함으로써 처리실(201) 내의 압력을 조정할 수 있다. 주로, 배기 구멍(204a), 배기로(206), 배기관(231), APC 밸브(243) 및 압력 센서(245)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함시켜 생각해도 된다.
매니폴드(209)의 하방에는, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개체로서의 시일 캡(219)이 마련되어 있다. 시일 캡(219)은, 매니폴드(209)의 하단에 연직 방향 하측으로부터 맞닿도록 구성되어 있다. 시일 캡(219)은, 예를 들어 SUS 등의 금속으로 구성되며, 원반상으로 형성되어 있다. 시일 캡(219)의 상면에는, 매니폴드(209)의 하단과 맞닿는 시일 부재로서의 O링(220b)이 마련되어 있다. 시일 캡(219)에 있어서의 처리실(201)의 반대측에는, 웨이퍼(200)를 수용하는 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 시일 캡(219)을 관통하여 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 아우터 튜브(203)의 외부에 수직으로 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 연직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는 시일 캡(219)을 승강시킴으로써, 보트(217)를 처리실(201) 내외로 반입 및 반출하는 것이 가능하도록 구성되어 있다. 보트 엘리베이터(115)는, 보트(217) 및 보트(217)에 수용된 웨이퍼(200)를, 처리실(201) 내외로 반송하는 반송 장치(반송계)로서 구성되어 있다.
기판 지지구로서의 보트(217)는, 복수매, 예를 들어 25 내지 200매의 웨이퍼(200)를, 수평 자세로, 또한 서로 중심을 정렬시킨 상태에서 연직 방향으로 간격을 두고 배열시키도록 구성되어 있다. 보트(217)는, 예를 들어 석영이나 SiC 등의 내열성 재료로 구성된다. 보트(217)의 하부에는, 예를 들어 석영이나 SiC 등의 내열성 재료로 구성되는 단열판(218)이 수평 자세로 다단(도시하지 않음)으로 지지되어 있다. 이 구성에 의해, 히터(207)로부터의 열이 시일 캡(219)측으로 전달되기 어렵게 되어 있다. 단, 본 실시 형태는 상술한 형태에 한정되지 않는다. 예를 들어, 보트(217)의 하부에 단열판(218)을 마련하지 않고, 석영이나 SiC 등의 내열성 재료로 구성되는 통 형상의 부재로서 구성된 단열 통을 마련해도 된다.
도 2에 도시하는 바와 같이, 이너 튜브(204) 내에는 온도 검출기로서의 온도 센서(263)가 설치되어 있고, 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)로의 통전량을 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포가 되도록 구성되어 있다. 온도 센서(263)는, 노즐(410, 420, 430)과 마찬가지로 L자형으로 구성되어 있고, 이너 튜브(204)의 내벽을 따라 마련되어 있다.
도 3에 도시한 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는 내부 버스를 통해 CPU(121a)와 데이터 교환 가능하도록 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램, 후술하는 반도체 장치의 제조 방법의 수순이나 조건 등이 기재된 프로세스 레시피 등이, 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 반도체 장치의 제조 방법에 있어서의 각 공정(각 스텝)을 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있도록 조합된 것이며, 프로그램으로서 기능한다. 이하, 이 프로세스 레시피, 제어 프로그램 등을 총칭하여, 단순히 프로그램이라고도 한다. 본 명세서에 있어서 프로그램이라는 말을 사용한 경우는, 프로세스 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 프로세스 레시피 및 제어 프로그램의 조합을 포함하는 경우가 있다. RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 유지되는 메모리 영역(워크 에어리어)으로서 구성되어 있다.
I/O 포트(121d)는, 상술한 MFC(312, 322, 332, 342, 512, 522, 532), 밸브(314, 324, 334, 344, 514, 524, 534), 압력 센서(245), APC 밸브(243), 진공 펌프(246), 히터(207), 온도 센서(263), 회전 기구(267), 보트 엘리베이터(115) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독하여 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 레시피 등을 판독하도록 구성되어 있다. CPU(121a)는, 판독한 레시피의 내용을 따르도록 MFC(312, 322, 332, 342, 512, 522, 532)에 의한 각종 가스의 유량 조정 동작, 밸브(314, 324, 334, 344, 514, 524, 534)의 개폐 동작, APC 밸브(243)의 개폐 동작 및 APC 밸브(243)에 의한 압력 센서(245)에 기초하는 압력 조정 동작, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 진공 펌프(246)의 기동 및 정지, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작, 보트(217)에 대한 웨이퍼(200)의 수용 동작 등을 제어하는 것이 가능하도록 구성되어 있다.
컨트롤러(121)는 외부 기억 장치(예를 들어, 자기 테이프, 플렉시블 디스크나 하드 디스크 등의 자기 디스크, CD나 DVD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리나 메모리 카드 등의 반도체 메모리)(123)에 저장된 상술한 프로그램을 컴퓨터에 인스톨함으로써 구성할 수 있다. 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여, 단순히 기록 매체라고도 한다. 본 명세서에 있어서 기록 매체는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그 양쪽을 포함하는 경우가 있다. 컴퓨터로의 프로그램의 제공은, 외부 기억 장치(123)를 사용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 사용하여 행해도 된다.
(2) 기판 처리 공정
반도체 장치(디바이스)의 제조 공정의 일 공정으로서, 웨이퍼(200)에 형성된 실리콘(Si) 등의 제14족 원소를 포함하는 제14족 원소 함유막을 에칭하는 공정(에칭 방법)의 일례에 대하여, 도 4 및 도 5의 (A) 내지 도 5의 (D)를 사용하여 설명한다. 본 공정은, 상술한 기판 처리 장치(10)의 처리로(202)를 사용하여 실행된다. 이하의 설명에 있어서, 기판 처리 장치(10)를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어 가능하게 구성된다.
본 개시에 의한 기판 처리 공정(반도체 장치의 제조 공정)에서는,
(a) 처리 용기 내에 배치되고, 제14족 원소를 포함하는 막이 형성된 웨이퍼(200)에, 제14족 원소를 포함하는 제1 가스를, 웨이퍼(200)에 형성된 막에 포함되는 제14족 원소와의 반응에 의해 발생하는 반응 부생성물이 웨이퍼(200)에 포화 흡착되도록 공급하는 공정과,
(b) (a)의 후에 할로겐을 포함하는 제2 가스를 공급하는 공정과,
(c) (a)와 (b)를 교대로 반복하여 행함으로써, 웨이퍼(200)에 형성된 제14족 원소를 포함하는 막을 에칭하는 공정을 갖는다.
본 명세서에 있어서 「웨이퍼」라는 말을 사용한 경우는, 「웨이퍼 그 자체」를 의미하는 경우나, 「웨이퍼와 그 표면에 형성된 소정의 층이나 막 등과의 적층체」를 의미하는 경우가 있다. 본 명세서에 있어서 「웨이퍼의 표면」이라는 말을 사용한 경우는, 「웨이퍼 그 자체의 표면」을 의미하는 경우나, 「웨이퍼 위에 형성된 소정의 층이나 막 등의 표면」을 의미하는 경우가 있다. 본 명세서에 있어서 「기판」이라는 말을 사용한 경우도, 「웨이퍼」라는 말을 사용한 경우와 동일한 의미이다.
(웨이퍼 반입)
복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)되면, 도 1에 도시되어 있는 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져 처리실(201) 내에 반입(보트 로드)되고, 처리 용기 내에 배치된다. 이 상태에서 시일 캡(219)은 O링(220)을 통해 아우터 튜브(203)의 하단 개구를 폐색한 상태가 된다.
(압력 조정 및 온도 조정)
처리실(201) 내, 즉 웨이퍼(200)가 존재하는 공간이 원하는 압력(진공도)이 되도록 진공 펌프(246)에 의해 진공 배기된다. 이때, 처리실(201) 내의 압력은 압력 센서(245)에 의해 측정되며, 이 측정된 압력 정보에 기초하여 APC 밸브(243)가 피드백 제어된다(압력 조정). 진공 펌프(246)는, 적어도 웨이퍼(200)에 대한 처리가 완료될 때까지의 동안은 상시 작동시킨 상태를 유지한다. 또한, 처리실(201) 내가 원하는 온도가 되도록 히터(207)에 의해 가열된다. 이때, 처리실(201) 내가 원하는 온도 분포가 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)로의 통전량이 피드백 제어된다(온도 조정). 히터(207)에 의한 처리실(201) 내의 가열은, 적어도 웨이퍼(200)에 대한 처리가 완료될 때까지의 동안은 계속해서 행해진다.
(제1 가스(제14족 원소 함유 가스) 공급, 제1 스텝)
밸브(314)를 개방하여 가스 공급관(310) 내에 제1 가스를 흐르게 한다. 제1 가스는 MFC(312)에 의해 유량 조정되고, 노즐(410)의 가스 공급 구멍(410a)으로부터 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다.
이때, 제1 가스를, 웨이퍼(200)에 형성된 제14족 원소 함유막에 포함되는 제14족 원소와의 반응에 의해 발생하는 반응 부생성물이 웨이퍼(200) 위에 포화 흡착되도록 공급한다. 여기서, 본 개시에 있어서, 포화란, 흡착 가능한 사이트가 전부 메워져 있지 않아도 되고, 실질적으로 포화되어 있으면 된다. 즉, 생산성 향상을 위해, 완전히 포화되어 있지 않은 상태여도 되고, 바꾸어 말하면, 반응이 완전히 수렴되어 있지 않은 상태여도 된다. 또한, 가스 공급 시간에 대한 반응량의 특성이, 어느 공급 시간보다도 큰 영역에 있어서 포화적 커브를 갖는 가스종과 막종의 조합에 있어서, 포화적 커브 상의 완전히 포화되어 있지 않은 상태를 사용하는 것도, 본 개시에 있어서의 포화 흡착이라 칭해도 된다. 포화적 커브 상의 하나의 공급 시간이면, 본 개시의 적어도 하나의 효과를 얻을 수 있다. 이와 같은 포화적 커브가 얻어지는 공급 시간의 영역으로 공급 시간을 설정하는 경우는, 포화 흡착 특성을 이용한 공급이라 칭할 수도 있다.
또한 이때, 웨이퍼(200)에 대하여 제1 가스가 분해되는 분위기 하에서 공급된다. 제1 가스가 분해되는 분위기란, 웨이퍼(200)의 온도가, 예를 들어 350℃ 내지 500℃의 범위 내의 온도가 되는 온도이다. 구체적으로는, 제1 가스로서 예를 들어 디클로로실란(SiH2Cl2, 약칭: DCS) 가스를 사용한 경우, 350℃ 내지 500℃의 범위 내의 온도가 되는 온도이다.
즉, 히터(207)의 온도는, 웨이퍼(200)의 온도가, 예를 들어 350 내지 500℃의 범위 내의 온도가 되는 온도로 설정하여 행한다. 또한, 본 개시에 있어서의 「350 내지 500℃」와 같은 수치 범위의 표기는, 하한값 및 상한값이 그 범위에 포함되는 것을 의미한다. 따라서, 예를 들어 「350 내지 500℃」란 「350℃ 이상 500℃ 이하」를 의미한다. 다른 수치 범위에 대해서도 마찬가지이다.
또한, 이때 APC 밸브(243)를 조정하여, 처리실(201) 내의 압력을, 예를 들어 20 내지 100Pa의 범위 내의 압력으로 한다. MFC(312)로 제어하는 제14족 원소 함유 가스의 공급 유량은, 예를 들어 0.1 내지 1.0slm의 범위 내의 유량으로 한다. 제1 가스를 웨이퍼(200)에 대하여 공급하는 시간은, 예를 들어 15 내지 30초의 범위 내의 시간으로 한다.
제1 가스로서는, 예를 들어 제14족 원소인 실리콘(Si)을 포함하는 가스이며, 클로로실란계 가스인, DCS 가스를 사용할 수 있다.
구체적으로는, 예를 들어 제1 가스로서 DCS 가스를 사용하고, 제14족 원소 함유막으로서 Si를 주성분으로 하는 막인 Si막을 사용한 경우, 도 5의 (A)에 도시하는 바와 같이, DCS 가스의 공급에 의해, 표면에 Si막이 형성된 웨이퍼(200)(표면의 하지막) 위에, DCS 가스가 분해된 상태에서 흡착된다. 이때, 웨이퍼(200) 표면의 Si와, DCS 가스로부터 분해된 Cl이 반응하여 반응 부생성물인 SiCl이 생성된다. 또한, 생성된 SiCl은 웨이퍼(200) 표면으로부터 해리됨과 함께, 해리된 분자는 중합된다.
그리고, 도 5의 (B)에 도시하는 바와 같이, 해리된 SiCl이나 중합된 분자가 웨이퍼(200) 위에 재흡착된다. 이 재흡착은 흡착 가능한 흡착 사이트가 시간과 함께 감소하기 때문에, 흡착량은 포화되어 간다. 이와 같이 포화되는 것을, 셀프 리미트가 걸린다고도 칭한다. 즉, 웨이퍼(200) 표면에, SiCl2, SiCl4 등의 SiCl이 주성분인 SiCl층(인히비터층)이 생성된다. 이 SiCl층은, 새롭게 공급되는 DCS 가스나 새롭게 생성되는 해리된 SiCl이나 중합된 분자의 흡착을 억제하는 효과를 갖고, 이 효과를 인히비터 효과라 칭하며, 이와 같은 층을 인히비터층이라 칭한다. 여기서, 미분해 가스에서는 SiCl의 생성이 발생하기 어려워, 인히비터 효과가 얻어지기 어렵다. 즉, 미분해 가스에서는, 가스의 분자 그 자체의 물리 흡착이 발생하고, 물리 흡착량이 계속해서 증가하여 포화되지 않을 가능성이나, 미분해 가스와 Si막이 반응하고, 에칭이 계속해서 진행되어 에칭이 정지하지 않을 가능성이 있다. DCS 가스를 분해하는 분위기 하에서, 웨이퍼(200) 위의 Si막에 대하여 공급함으로써, DCS 가스에 포함되는 Cl과, 웨이퍼(200) 위의 Si를 반응시켜서 SiCl의 생성을 촉진시킬 수 있다.
(제2 가스(할로겐 함유 가스와 수소 함유 가스) 공급, 제2 스텝)
제1 가스의 공급을 개시하고 나서 소정 시간 경과 후에 밸브(314)를 폐쇄하여, 제1 가스의 처리실(201) 내로의 공급을 정지한다. 이때 밸브(324, 344)를 개방하여, 가스 공급관(320) 내에, 할로겐 함유 가스와 수소 함유 가스를 동시에 흐르게 한다. 즉, 제1 가스의 공급 후에 퍼지 가스를 공급하지 않고 제2 가스의 공급을 개시한다.
할로겐 함유 가스와 수소 함유 가스는, 각각 MFC(322, 342)에 의해 유량 조정되고, 노즐(420)의 가스 공급 구멍(420a)으로부터 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때 웨이퍼(200)에 대하여 제2 가스가 공급되게 된다.
이때, 웨이퍼(200)에 대하여 할로겐 함유 가스와 수소 함유 가스의 조합인 제2 가스가 분해되지 않는 분위기 하에서 공급된다. 제2 가스가 분해되지 않는 분위기란, 웨이퍼(200)의 온도가, 예를 들어 350℃ 내지 500℃의 범위 내의 온도가 되는 온도이다. 구체적으로는, 예를 들어 제2 가스로서 Cl2 가스를 사용한 경우, 350℃ 내지 500℃의 범위 내의 온도가 되는 온도이다.
이때 APC 밸브(243)를 조정하여, 처리실(201) 내의 압력을, 예를 들어 20 내지 100Pa의 범위 내의 압력으로 한다. MFC(322)로 제어하는 할로겐 함유 가스의 공급 유량은, 예를 들어 0.01 내지 0.10slm의 범위 내의 유량으로 한다. MFC(342)로 제어하는 수소 함유 가스의 공급 유량은, 예를 들어 0.1 내지 2.0slm의 범위 내의 유량으로 한다. 할로겐 함유 가스와 수소 함유 가스를 동시에 웨이퍼(200)에 대하여 공급하는 시간은, 예를 들어 2 내지 5초의 범위 내의 시간으로 한다.
이때, 웨이퍼에 대하여 할로겐 함유 가스와 수소 함유 가스의 혼합 가스인 제2 가스가 공급되게 된다.
제2 가스로서는, 예를 들어 할로겐 함유 가스인 염소(Cl2) 가스와, 수소 함유 가스인 수소(H2) 가스를 사용할 수 있다.
구체적으로는, 예를 들어 제2 가스로서 Cl2 가스와 H2 가스를 사용한 경우, 도 5의 (C)에 도시하는 바와 같이, 제2 가스의 공급에 의해 웨이퍼(200) 표면에 생성된 SiCl층의 일부가 반응하여, 반응 부생성물이 생성된다. 즉, SiCl층에 포함되는 Si와 Cl2 가스에 포함되는 Cl이나 H2 가스에 포함되는 H가 결합하여, 웨이퍼(200) 위의 Si막이 에칭된다. 구체적으로는, 웨이퍼(200) 위에 흡착된 Si나 Cl이나 H의 분자가 제2 가스로서의 Cl2 가스나 H2 가스와 반응함으로써, SiCl층으로부터 Si나 Cl이나 H가 해리되고, 표면의 Si막이 에칭된다. 즉, 제2 가스를 분해시키지 않음으로써, Cl2를, 제1 스텝에 있어서 웨이퍼(200) 표면에 생성된 SiCl층에 공급할 수 있어, SiCl층의 제거 효율을 향상시킬 수 있다. 이에 의해, Si막의 에칭 제어성을 향상시킬 수 있다.
여기서, 제1 가스 공급과 제2 가스 공급 사이에서 퍼지를 행한 경우, Si막 표면에 흡착된 SiCl이 제거되고, 에칭 대상인 Si막이 노출되어, 층마다의 에칭 특성이 얻어지기 어려워, 에칭 레이트가 낮아질 가능성이 있다. 제1 가스 공급과 제2 가스 공급 사이에서 퍼지를 행하지 않음으로써, 에칭 대상인 Si막 표면에 SiCl이 덮인 상태로 유지되어, 층마다의 에칭 효과가 보다 얻어지기 쉬워진다. 즉, 에칭 레이트나, 에칭에 의한 면내 균일성을 향상시킬 수 있다.
(퍼지, 제3 스텝)
제2 가스의 공급을 개시하고 나서 소정 시간 경과 후로서 예를 들어 1 내지 30초 후에 밸브(324, 344)를 폐쇄하여, 제2 가스의 공급을 정지한다. 이때, 배기관(231)의 APC 밸브(243)는 개방된 채로 하여, 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하고, 웨이퍼(200) 위로부터 잔류 가스를 제거하여, 처리실(201) 내에 잔류하는 미반응의 제2 가스나 반응 부생성물을 처리실(201) 내로부터 배제한다. 이때, 밸브(514, 524, 534)를 개방하여, 퍼지 가스로서의 불활성 가스를 처리실(201) 내로 공급하여, 처리 용기 내를 퍼지한다. 불활성 가스는 퍼지 가스로서 작용하고, 웨이퍼(200) 위로부터 잔류 가스를 제거하여, 처리실(201) 내에 잔류하는 미반응의 제2 가스나 반응 부생성물을 처리실(201) 내로부터 배제하는 효과를 높일 수 있다. MFC(512, 522, 532)로 제어하는 불활성 가스의 공급 유량은, 각각 예를 들어 0.1 내지 2.0slm으로 한다.
이와 같이 퍼지를 행함으로써, 도 5의 (D)에 도시하는 바와 같이, 에칭에 의해 발생한 반응 부생성물을 제거할 수 있다. 또한, 사이클 처리를 행하는 경우에, 퍼지를 행함으로써, 제2 가스와, 반응 부생성물과, 제1 가스의 반응을 억제할 수 있다. 또한, 제2 가스와, 반응 부생성물과, 제1 가스의 반응에 의해 제1 가스 공급 시의 셀프 리미트 효과가 약해져 버리는 것을 억제할 수 있다. 즉, 퍼지를 행함으로써, 제1 가스 공급 시의 셀프 리미트 효과를 향상시킬 수 있다.
(소정 횟수 실시)
상술한 제1 스텝 내지 제3 스텝을 순서대로 행하는 사이클을 소정 횟수(N회), 1회 이상 실행함으로써, 웨이퍼(200)에 형성된 제14족 원소를 포함하는 막이 에칭된다. 즉, 제1 스텝 내지 제3 스텝을 교대로 반복하여 행함으로써, 웨이퍼(200)에 형성된 제14족 원소를 포함하는 막을 에칭할 수 있다.
(애프터 퍼지 및 대기압 복귀)
가스 공급관(510 내지 530)의 각각으로부터 불활성 가스를 처리실(201) 내로 공급하고, 배기관(231)으로부터 배기한다. 불활성 가스는 퍼지 가스로서 작용하고, 이에 의해 처리실(201) 내가 불활성 가스로 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(웨이퍼 반출)
그 후, 보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되어, 아우터 튜브(203)의 하단이 개구된다. 그리고, 처리 완료된 웨이퍼(200)가 보트(217)에 지지된 상태에서 아우터 튜브(203)의 하단으로부터 아우터 튜브(203)의 외부로 반출(보트 언로드)된다. 그 후, 처리 완료된 웨이퍼(200)는, 보트(217)로부터 취출된다(웨이퍼 디스차지).
(3) 본 실시 형태에 의한 효과
본 실시 형태에 따르면, 이하에 나타내는 하나 또는 복수의 효과를 얻을 수 있다.
(a) 제14족 원소를 포함하는 막의 에칭의 제어성을 향상시킬 수 있다.
(b) 제14족 원소를 포함하는 막의 미세 가공을 행할 수 있다.
(4) 다른 실시 형태
이상, 본 개시의 실시 형태를 구체적으로 설명했다. 그러나, 본 개시는 상술한 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 다양한 변경이 가능하다.
(변형예 1)
도 6은, 본 개시의 일 실시 형태에 있어서의 기판 처리 시퀀스의 변형예를 나타낸다.
본 변형예에서는, 상술한 제1 스텝과 제2 스텝을 순서대로 행하는 사이클을 소정 횟수(N회), 1회 이상 실행함으로써, 웨이퍼(200)에 형성된 제14족 원소 함유막을 에칭한다. 즉, 상술한 제3 스텝의 퍼지를 행하지 않는다. 이 경우라도, 제14족 원소를 포함하는 막을 에칭할 수 있다.
(변형예 2)
도 7은, 본 개시의 일 실시 형태에 있어서의 기판 처리 시퀀스의 변형예를 나타낸다.
본 변형예에서는, 상술한 제1 스텝 내지 제3 스텝을 순서대로 행하는 사이클을 소정 횟수(N회) 행한 후에, 산소 함유 가스 공급계로부터 산소 함유 가스를 공급한다. 그리고, 불활성 가스(퍼지 가스)를 공급한 후, 제1 스텝 내지 제3 스텝을 순서대로 행하는 사이클을 소정 횟수(M회) 행한다. 즉, 상술한 제1 스텝 내지 제3 스텝을 반복하여 행하는 도중에, 산소 함유 가스를 공급하여, 표면을 산화시킨다. 이에 의해, 에칭의 도중에 웨이퍼(200) 표면이 산화되어, 과잉의 에칭을 억제할 수 있다. 또한, 에칭양(에칭막 두께)을 조정할 수 있어, 에칭의 제어성을 높일 수 있다.
산소 함유 가스로서, 산소(O2) 가스, 오존(O3) 가스, 수증기(H2O) 등을 사용할 수 있다.
(변형예 3)
도 8의 (A) 및 도 8의 (B)는, 본 개시의 일 실시 형태에 있어서의 기판 처리 시퀀스의 변형예를 나타낸다.
본 변형예에서는, 도 8의 (A)에 도시하는 바와 같이, 상술한 제1 스텝에 있어서의 제1 가스로서, 제14족 원소 함유 가스에 더하여 수소 함유 가스를 공급한다. 즉, 상술한 제1 스텝에 있어서의 제14족 원소 함유 가스 공급과 병행하여 수소 함유 가스를 공급한다. 그리고, 제2 스텝에 있어서의 제2 가스로서 할로겐 함유 가스를 공급한다. 즉, 제2 스텝에서는 수소 함유 가스를 공급하지 않는다.
또한, 도 8의 (B)에 도시하는 바와 같이, 상술한 제1 스텝과 제2 스텝의 양쪽에 있어서, 각각의 가스에 더하여 수소 함유 가스를 공급하도록 해도 된다. 즉, 제1 스텝에 있어서의 제14족 원소 함유 가스 공급과, 제2 스텝에 있어서의 할로겐 함유 가스 공급과, 각각 병행하여 수소 함유 가스를 공급하도록 해도 된다.
즉, 제1 스텝과, 제2 스텝 중 어느 것 또는 양쪽에서, 각각의 가스의 공급에 더하여 수소 함유 가스를 공급한다. 이에 의해, 반응 부생성물을 제거하면서 각 공정을 행할 수 있어, 처리 품질을 향상시키면서 에칭의 제어성을 높일 수 있다.
수소 함유 가스로서, 수소(H2) 가스나, 활성화된 수소 가스 등을 사용할 수 있다.
(변형예 4)
다음으로, 에칭 대상인 제14족 원소를 포함하는 막을, 소정 원소인 인(P)이 도프된 도프 Si막과, P가 도프되어 있지 않은 논도프 Si막으로 하고, 도프 Si막과 논도프 Si막이 표면에 형성된 웨이퍼(200)에 대하여, 상술한 제1 스텝 내지 제3 스텝을 행한 경우의, 상술한 에칭의 효과에 대하여 설명한다.
우선, 제1 스텝에 있어서의 제1 가스의 공급에 의해, 도프 Si막 위와 논도프 Si막 위에서는, 상술한 제1 스텝에 있어서의 도 5의 (A) 및 도 5의 (B)에 도시하는 바와 같은 동일한 반응이 발생한다.
그리고, 제2 스텝에 있어서의 제2 가스의 공급에 의해, 논도프 Si막 위와 비교하여 도프 Si막 위에서는 반응이 억제되고, 논도프 Si막 위에서는, 상술한 제2 스텝에 있어서의 도 5의 (C)에 도시하는 바와 같은 반응이 발생하고, 에칭된다.
즉, 상술한 제1 스텝 내지 제3 스텝을 행함으로써, 논도프 Si막을 선택적으로 에칭하는 것이 가능해진다.
(변형예 5)
다음으로, 에칭 대상인 제14족 원소를 포함하는 막을, 단결정 Si막 또는 다결정 Si막인 결정성 Si막과, 아몰퍼스 Si막인 비결정성 Si막으로 하고, 결정성 Si막과 비결정성 Si막이 표면에 형성된 웨이퍼(200)에 대하여, 상술한 제1 스텝 내지 제3 스텝을 행한 경우의, 상술한 에칭의 효과에 대하여 설명한다.
통상은, 결정성 Si막과 비교하여 비결정성 Si막 쪽이 에칭하기 쉽다. 즉, 결정성 Si막의 에칭 레이트에 맞추어 에칭을 행한 경우에, 비결정성 Si막이 소정의 막 두께보다도 많이 에칭되어 버려, 오버 에칭되어 버리는 경우가 있다. 이것은, 결정의 입계나, 원자의 배열에 따라 에칭 레이트가 다르기 때문이라고 생각된다.
상술한 제1 스텝 내지 제3 스텝을 행함으로써, 결정성 Si막과, 비결정성 Si막의 양쪽이 에칭된다. 이것은 인히비터 효과에 의해, 제1 가스에 의한 에칭이 자기 정지(포화 정지)하기 때문에, 결정성에 의한 에칭 레이트의 차를 받기 어렵기 때문이라고 생각된다. 즉, 본 개시에 의하면, 결정성 Si막과 비결정성 Si막의 에칭 레이트의 차를 저감할 수 있어, 오버 에칭을 억제할 수 있다.
(변형예 6)
다음으로, 에칭 대상인 제14족 원소를 포함하는 막을, 산화막인 실리콘산화(SiO2)막과, 비산화막인 Si막으로 하고, SiO2막과 Si막이 표면에 형성된 웨이퍼(200)에 대하여, 상술한 제1 스텝 내지 제3 스텝을 행한 경우의, 상술한 에칭의 효과에 대하여 설명한다.
상술한 제1 스텝 내지 제3 스텝을 행함으로써, 비산화막인 Si막이 에칭된다. 즉, 비산화막을 선택적으로 에칭하는 것이 가능해진다. 여기서, 비산화막으로서, Si막 외에 P가 도프된 도프 Si막이나, 실리콘 질화(SiN)막 등을 사용할 수 있다.
(변형예 7)
다음으로, 에칭 대상인 제14족 원소를 포함하는 막을, 질화막인 SiN막과, 비 질화막인 Si막으로 하고, SiN막과 Si막이 표면에 형성된 웨이퍼(200)에 대하여, 상술한 제1 스텝 내지 제3 스텝을 행한 경우의, 상술한 에칭의 효과에 대하여 설명한다.
상술한 제1 스텝 내지 제3 스텝을 행함으로써, 비질화막인 Si막이 에칭된다. 즉, 비질화막을 선택적으로 에칭하는 것이 가능해진다.
(변형예 8)
다음으로, 에칭 대상인 제14족 원소를 포함하는 막을, 비산화막인 Si막으로 하고, 산화막인 SiO2막 위에 비산화막인 Si막이 형성된 적층막이 형성된 웨이퍼(200)에 대하여, 상술한 제1 스텝 내지 제3 스텝을 행한 경우의, 상술한 에칭의 효과에 대하여 설명한다.
상술한 제1 스텝 내지 제3 스텝을 행함으로써, 비산화막인 Si막이 에칭된다. 즉, 산화막인 SiO2막이 에칭 스토퍼가 되어, 비산화막을 선택적으로 에칭하는 것이 가능해진다.
또한, 상기 실시 형태에서는, 제1 가스 공급과 제2 가스 공급 사이에서 퍼지를 행하지 않는 경우를 사용하여 설명했지만, 본 개시는 이것에 한정되는 것은 아니며, 제1 가스 공급과 제2 가스 공급 사이에서 퍼지를 행해도 된다.
또한, 상기 실시 형태에서는, 제14족 원소를 포함하는 막인 Si를 주성분으로 하는 Si 함유막으로서, Si막을 사용하는 경우를 사용하여 설명했지만, 본 개시는 이것에 한정되는 것은 아니며, Si 함유막으로서 단결정 Si막, 다결정 Si막, 아몰퍼스 Si막, SiN막, 도프 Si막, 논도프 Si막 등을 사용할 수 있다.
도프 Si막으로서, 도펀트로서의 인(P)이 도프된 Si막이나, 도펀트로서의 붕소(B)가 도프된 Si막을 사용할 수 있다.
또한, 상기 실시 형태에서는, 제14족 원소를 포함하는 막으로서, 예를 들어 게르마늄(Ge) 등의 다른 제14족 원소를 포함하는 막을 사용하는 경우에도, 적합하게 적용할 수 있다.
또한, 상기 실시 형태에서는, 제1 가스로서의 제14족 원소를 포함하는 가스로서, 예를 들어 실리콘(Si)을 포함하는 DCS 가스를 사용하는 경우를 사용하여 설명했지만, 본 개시는 이것에 한정되는 것은 아니며, 게르마늄(Ge) 등의 다른 제14족 원소를 포함하는 가스를 사용하는 경우에도, 적합하게 적용할 수 있다.
구체적으로는, 제1 가스로서는, 예를 들어 디클로로실란(SiH2Cl2, 약칭: DCS) 가스나, 헥사클로로디실란(Si2Cl6, 약칭: HCDS) 가스나, 사염화규소(SiCl4) 가스 중 적어도 하나 이상을 포함하는 가스 등의 클로로실란계 가스를 사용할 수 있다. 또한, 모노실란(SiH4) 가스, 디실란(Si2H6) 가스, 트리실란(Si3H8) 가스 등의 실란계 가스를 사용할 수 있다. 바람직하게는, 포화 반응이 발생하기 쉬운 Si와 Cl을 포함하는 클로로실란계 가스가 사용된다. 또한, 실란계 가스의 경우에는, 사이클 공급함으로써, 클로로실란계 가스와 마찬가지의 효과가 얻어진다. 즉, X 사이클째에서 공급한 제2 가스의 할로겐종이, X+1 사이클째 이후까지 잔류함으로써, 동종의 효과를 얻을 수 있다. 여기서, X는 정수이다.
또한, Ge를 포함하는 제1 가스로서는, 예를 들어 클로로게르만(GeH2Cl2) 가스나, 헥사클로로디게르만(Ge2Cl6, 별칭 디게르마늄헥사클로리드) 가스나, 사염화게르마늄(GeCl4) 가스 중 적어도 하나 이상을 포함하는 가스 등의 클로로게르만계 가스를 사용할 수 있다. 또한, 모노게르만(GeH4) 가스, 디게르만(Ge2H6) 가스, 트리게르만(Ge3H8) 가스 등의 게르만계 가스를 사용할 수 있다. 바람직하게는, 포화 반응이 발생하기 쉬운 Ge와 Cl을 포함하는 클로로게르만계 가스가 사용된다. 또한, 게르만계 가스의 경우에는, 사이클 공급함으로써, 클로로게르만계 가스와 마찬가지의 효과가 얻어진다. 즉, X 사이클째에서 공급한 제2 가스의 할로겐종이, X+1 사이클째 이후까지 잔류함으로써, 동종의 효과를 얻을 수 있다. 여기서, X는 정수이다.
또한, 제2 가스로서는, 예를 들어 할로겐 함유 가스이며, 염소를 포함하는 가스인 염소(Cl2) 가스나, 염화수소(HCl) 가스, 삼염화붕소(BCl3) 가스, 사염화규소(SiCl4) 가스, 모노실란(SiH4) 가스와 Cl2 가스의 혼합 가스의, 이들 중 적어도 하나 이상과 수소 함유 가스의 조합을 사용할 수 있다. 또한, 수소 함유 가스로서는, H2 가스 등을 사용할 수 있다.
또한, 제2 가스로서, 예를 들어 염소(Cl2) 가스나, 염화수소(HCl) 가스, 삼염화붕소(BCl3) 가스, 사염화규소(SiCl4) 가스, 모노실란(SiH4) 가스와 Cl2 가스의 혼합 가스의, 이들 중 적어도 하나 이상과, 불소(F)계 가스 또는 브롬(Br)계 가스의 조합을 사용할 수 있다.
또한, 제2 가스로서, 염소를 포함하는 Cl계 가스를 사용함으로써, 에칭의 선택성을 향상시킬 수 있지만, F계 가스나 Br계 가스를 사용한 경우라도 마찬가지의 효과가 얻어진다.
또한, 제2 가스로서 사염화규소(SiCl4) 가스, 모노실란(SiH4) 가스를, 사염화게르마늄(GeCl4) 가스, 모노게르만(GeH4)과 같은 가스로 치환하여 사용해도 된다.
또한, 상기 실시 형태에서는, 할로겐 함유 가스와 수소 함유 가스를, 동일한 노즐(420)을 통해 처리실(201) 내에 공급하는 예에 대하여 설명했지만, 본 개시는 이것에 한정되는 것은 아니며, 다른 노즐로부터 공급하도록 해도 된다.
또한, 상기 실시 형태에서는, 한 번에 복수매의 기판을 처리하는 배치식의 종형 장치인 기판 처리 장치를 사용하여 성막하는 예에 대하여 설명했지만, 본 개시는 이것에 한정되지 않고, 한 번에 1매 또는 수매의 기판을 처리하는 매엽식의 기판 처리 장치를 사용하여 성막하는 경우에도, 적합하게 적용할 수 있다.
예를 들어, 도 9의 (A)에 도시하는 처리로(302)를 구비한 기판 처리 장치를 사용하여 막을 형성하는 경우에도, 본 개시는 적합하게 적용할 수 있다. 처리로(302)는, 처리실(301)을 형성하는 처리 용기(303)와, 처리실(301) 내에 가스를 샤워상으로 공급하는 샤워 헤드(303s)와, 1매 또는 수매의 웨이퍼(200)를 수평 자세로 지지하는 지지대(317)와, 지지대(317)를 하방으로부터 지지하는 회전축(355)과, 지지대(317)에 마련된 히터(307)를 구비하고 있다. 샤워 헤드(303s)의 인렛(가스 도입구)에는, 상술한 제1 가스를 공급하는 가스 공급 포트(304a)와, 상술한 제2 가스를 공급하는 가스 공급 포트(304b)와, 상술한 제3 가스를 공급하는 가스 공급 포트(304c)가 접속되어 있다. 가스 공급 포트(304a)에는, 상술한 실시 형태의 제1 가스 공급계와 마찬가지인 제1 가스 공급계가 접속되어 있다. 가스 공급 포트(304b)에는, 상술한 실시 형태의 제2 가스 공급계와 마찬가지인 제2 가스 공급계가 접속되어 있다. 가스 공급 포트(304c)에는, 상술한 산소 함유 가스 공급계와 마찬가지인 산소 함유 가스 공급계가 접속되어 있다. 샤워 헤드(303s)의 아울렛(가스 배출구)에는, 처리실(301) 내에 가스를 샤워상으로 공급하는 가스 분산판이 마련되어 있다. 처리 용기(303)에는, 처리실(301) 내를 배기하는 배기 포트(331)가 마련되어 있다. 배기 포트(331)에는, 상술한 실시 형태의 배기계와 마찬가지인 배기계가 접속되어 있다.
또한 예를 들어, 도 9의 (B)에 도시하는 처리로(402)를 구비한 기판 처리 장치를 사용하여 막을 형성하는 경우에도, 본 개시는 적합하게 적용할 수 있다. 처리로(402)는, 처리실(401)을 형성하는 처리 용기(403)와, 1매 또는 수매의 웨이퍼(200)를 수평 자세로 지지하는 지지대(417)와, 지지대(417)를 하방으로부터 지지하는 회전축(455)과, 처리 용기(403)의 웨이퍼(200)를 향하여 광 조사를 행하는 램프 히터(407)와, 램프 히터(407)의 광을 투과시키는 석영창(403w)을 구비하고 있다. 처리 용기(403)에는, 상술한 제1 가스를 공급하는 가스 공급 포트(432a)와, 상술한 제2 가스를 공급하는 가스 공급 포트(432b)와, 상술한 산소 함유 가스를 공급하는 가스 공급 포트(432c)가 접속되어 있다. 가스 공급 포트(432a)에는, 상술한 실시 형태의 제1 가스 공급계와 마찬가지인 제1 가스 공급계가 접속되어 있다. 가스 공급 포트(432b)에는, 상술한 실시 형태의 제2 가스 공급계와 마찬가지인 제2 가스 공급계가 접속되어 있다. 가스 공급 포트(432c)에는, 상술한 실시 형태의 산소 함유 가스 공급계와 마찬가지인 산소 함유 가스 공급계가 접속되어 있다. 처리 용기(403)에는, 처리실(401) 내를 배기하는 배기 포트(431)가 마련되어 있다. 배기 포트(431)에는, 상술한 실시 형태의 배기계와 마찬가지인 배기계가 접속되어 있다.
이들 기판 처리 장치를 사용하는 경우에 있어서도, 상술한 실시 형태와 마찬가지인 시퀀스, 처리 조건으로 에칭을 행할 수 있다.
이들 기판 처리에 사용되는 프로세스 레시피(처리 수순이나 처리 조건 등이 기재된 프로그램)는, 기판 처리의 내용(에칭하는 박막의 막종, 조성비, 막질, 막 두께, 처리 수순, 처리 조건 등)에 따라서 각각 개별적으로 준비하는(복수 준비하는) 것이 바람직하다. 그리고 기판 처리를 개시할 때, 기판 처리의 내용에 따라서, 복수의 프로세스 레시피 중에서, 적정한 프로세스 레시피를 적절히 선택하는 것이 바람직하다. 구체적으로는, 기판 처리의 내용에 따라서 개별적으로 준비된 복수의 프로세스 레시피를, 전기 통신 회선이나 당해 프로세스 레시피를 기록한 기록 매체(외부 기억 장치(123))를 통해, 기판 처리 장치가 구비하는 기억 장치(121c) 내에 미리 저장(인스톨)해 두는 것이 바람직하다. 그리고 기판 처리를 개시할 때, 기판 처리 장치가 구비하는 CPU(121a)가, 기억 장치(121c) 내에 저장된 복수의 프로세스 레시피 중에서, 기판 처리의 내용에 따라서 적정한 프로세스 레시피를 적절히 선택하는 것이 바람직하다. 이와 같이 구성함으로써, 1대의 기판 처리 장치에서 다양한 막종, 조성비, 막질, 막 두께의 박막을 범용적으로, 또한 재현성 좋게 에칭할 수 있게 된다. 또한, 오퍼레이터의 조작 부담(처리 수순이나 처리 조건 등의 입력 부담 등)을 저감할 수 있어, 조작 미스를 회피하면서, 기판 처리를 신속하게 개시할 수 있게 된다.
또한, 본 개시는, 예를 들어 기존의 기판 처리 장치의 프로세스 레시피를 변경함으로써도 실현할 수 있다. 프로세스 레시피를 변경하는 경우는, 본 개시에 관한 프로세스 레시피를 전기 통신 회선이나 당해 프로세스 레시피를 기록한 기록 매체를 통해 기존의 기판 처리 장치에 인스톨하거나, 또한 기존의 기판 처리 장치의 입출력 장치를 조작하여, 그 프로세스 레시피 자체를 본 개시에 관한 프로세스 레시피로 변경하거나 하는 것도 가능하다.
이상, 본 개시의 다양한 전형적인 실시 형태를 설명해 왔지만, 본 개시는 그들 실시 형태에 한정되지 않고, 적절히 조합하여 사용할 수도 있다.
10: 기판 처리 장치
121: 컨트롤러
200: 웨이퍼(기판)
201: 처리실

Claims (20)

  1. (a) 실리콘 원소를 포함하는 막이 형성된 기판에, 클로로실란계 가스를, 상기 기판에 형성된 막에 포함되는 상기 실리콘 원소와의 반응에 의해 발생하는 반응 부생성물이 상기 기판에 포화 흡착되도록 공급하는 공정과,
    (b) (a)의 후에 할로겐을 포함하는 제2 가스를 공급하는 공정과,
    (c) (a)와 (b)를 소정 횟수 행함으로써, 상기 기판에 형성된 상기 막을 에칭하는 공정
    을 갖는 기판 처리 방법.
  2. 제1항에 있어서,
    (a)에서는, 상기 클로로실란계 가스가 분해되는 분위기 하에서 상기 클로로실란계 가스를 공급하는
    기판 처리 방법.
  3. 제1항에 있어서,
    (b)에서는, 상기 제2 가스가 분해되지 않는 분위기 하에서 상기 제2 가스를 공급하는
    기판 처리 방법.
  4. 제1항에 있어서,
    (c)에서는, (b)의 후에 상기 기판 상의 공간을 퍼지하는 공정을 더 갖는
    기판 처리 방법.
  5. 제1항에 있어서,
    (c)에서는, (b)의 후에 상기 기판 상의 공간을 퍼지하는 공정을 갖지 않는
    기판 처리 방법.
  6. 제1항에 있어서,
    (a)와 (b) 사이에서 퍼지를 행하지 않는
    기판 처리 방법.
  7. 삭제
  8. 삭제
  9. 제1항에 있어서,
    상기 클로로실란계 가스는 디클로로실란, 헥사클로로디실란, 사염화규소 중 적어도 하나 이상을 포함하는 가스인
    기판 처리 방법.
  10. 제1항에 있어서,
    상기 할로겐을 포함하는 제2 가스는 염소를 포함하는 가스인
    기판 처리 방법.
  11. 제10항에 있어서,
    상기 제2 가스는 염소 가스, 염화수소 가스, 삼염화붕소 가스, 사염화규소 가스, 모노실란 가스와 염소 가스의 혼합 가스 중 적어도 하나 이상인
    기판 처리 방법.
  12. 제1항에 있어서,
    상기 실리콘 원소를 포함하는 막은 실리콘을 주성분으로 하는 막인
    기판 처리 방법.
  13. 제1항에 있어서,
    상기 기판의 표면에는 소정 원소가 도프된 실리콘막과, 소정 원소가 도프되어 있지 않은 실리콘막이 형성되고,
    (c)에서는 상기 소정 원소가 도프되어 있지 않은 실리콘막을 에칭하는
    기판 처리 방법.
  14. 제1항에 있어서,
    상기 기판의 표면에는 결정성 실리콘막과, 비결정성 실리콘막이 형성되고,
    (c)에서는 상기 결정성 실리콘막과, 상기 비결정성 실리콘막의 양쪽을 에칭하는
    기판 처리 방법.
  15. 제1항에 있어서,
    상기 기판의 표면에는 산화막과, 비산화막이 형성되고,
    (c)에서는 상기 비산화막을 에칭하는
    기판 처리 방법.
  16. 제1항에 있어서,
    상기 기판의 표면에는 질화막과, 비질화막이 형성되고,
    (c)에서는 상기 비질화막을 에칭하는
    기판 처리 방법.
  17. 제1항에 있어서,
    (d) (c)의 도중에서 산소 함유 가스를 공급하는
    기판 처리 방법.
  18. 실리콘 원소를 포함하는 막이 형성된 기판에, 클로로실란계 가스와, 할로겐을 포함하는 제2 가스를 공급하는 가스 공급계와,
    (a) 상기 기판에 상기 클로로실란계 가스를, 상기 기판에 형성된 막에 포함되는 상기 실리콘 원소와의 반응에 의해 발생하는 반응 부생성물이 상기 기판에 포화 흡착되도록 공급하는 처리와,
    (b) (a)의 후에 상기 기판에 상기 제2 가스를 공급하는 처리와,
    (c) (a)와 (b)를 소정 횟수 행함으로써, 상기 기판에 형성된 상기 막을 에칭하는 처리를 행하게 하도록, 상기 가스 공급계를 제어하는 것이 가능하도록 구성되는 제어부
    를 갖는 기판 처리 장치.
  19. (a) 실리콘 원소를 포함하는 막이 형성된 기판에, 클로로실란계 가스를, 상기 기판에 형성된 막에 포함되는 상기 실리콘 원소와의 반응에 의해 발생하는 반응 부생성물이 상기 기판에 포화 흡착되도록 공급하는 수순과,
    (b) (a)의 후에 할로겐을 포함하는 제2 가스를 공급하는 수순과,
    (c) (a)와 (b)를 소정 횟수 행함으로써, 상기 기판에 형성된 상기 막을 에칭하는 수순
    을 컴퓨터에 의해 기판 처리 장치에 실행시키는, 컴퓨터 판독 가능한 기록 매체가 기록된 프로그램.
  20. (a) 실리콘 원소를 포함하는 막이 형성된 기판에, 클로로실란계 가스를, 상기 기판에 형성된 막에 포함되는 상기 실리콘 원소와의 반응에 의해 발생하는 반응 부생성물이 상기 기판에 포화 흡착되도록 공급하는 공정과,
    (b) (a)의 후에 할로겐을 포함하는 제2 가스를 공급하는 공정과,
    (c) (a)와 (b)를 소정 횟수 행함으로써, 상기 기판에 형성된 상기 막을 에칭하는 공정
    을 갖는 반도체 장치의 제조 방법.
KR1020220065314A 2021-06-29 2022-05-27 기판 처리 방법, 기판 처리 장치, 프로그램 및 반도체 장치의 제조 방법 Active KR102754079B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020250002842A KR20250010734A (ko) 2021-06-29 2025-01-08 기판 처리 방법, 기판 처리 장치, 프로그램 및 반도체 장치의 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2021-107284 2021-06-29
JP2021107284A JP7313402B2 (ja) 2021-06-29 2021-06-29 半導体装置の製造方法、基板処理装置、プログラム及びエッチング方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020250002842A Division KR20250010734A (ko) 2021-06-29 2025-01-08 기판 처리 방법, 기판 처리 장치, 프로그램 및 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20230002048A KR20230002048A (ko) 2023-01-05
KR102754079B1 true KR102754079B1 (ko) 2025-01-14

Family

ID=81851696

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020220065314A Active KR102754079B1 (ko) 2021-06-29 2022-05-27 기판 처리 방법, 기판 처리 장치, 프로그램 및 반도체 장치의 제조 방법
KR1020250002842A Pending KR20250010734A (ko) 2021-06-29 2025-01-08 기판 처리 방법, 기판 처리 장치, 프로그램 및 반도체 장치의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020250002842A Pending KR20250010734A (ko) 2021-06-29 2025-01-08 기판 처리 방법, 기판 처리 장치, 프로그램 및 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (2) US12255072B2 (ko)
EP (1) EP4117023A1 (ko)
JP (1) JP7313402B2 (ko)
KR (2) KR102754079B1 (ko)
CN (1) CN115547822A (ko)
TW (1) TW202303707A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2025006544A (ja) * 2023-06-29 2025-01-17 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、プログラム及び基板処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100707983B1 (ko) 2005-11-28 2007-04-16 주식회사 에이이티 산화막의 원자층 에칭방법
CN111243948A (zh) 2020-01-17 2020-06-05 北京北方华创微电子装备有限公司 用于半导体加工的原子层刻蚀方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61278146A (ja) 1985-06-03 1986-12-09 Toshiba Corp 光処理方法
JP2918892B2 (ja) 1988-10-14 1999-07-12 株式会社日立製作所 プラズマエッチング処理方法
JPH07104571B2 (ja) * 1990-02-05 1995-11-13 松下電器産業株式会社 光記録媒体の製造方法
JP3233835B2 (ja) 1994-11-18 2001-12-04 松下電器産業株式会社 ドライエッチング方法
KR0157536B1 (ko) 1994-11-18 1998-12-01 모리시다 요이치 드라이 에칭 방법
JP3444327B2 (ja) * 1996-03-04 2003-09-08 信越半導体株式会社 シリコン単結晶薄膜の製造方法
KR100373853B1 (ko) 2000-08-11 2003-02-26 삼성전자주식회사 반도체소자의 선택적 에피택시얼 성장 방법
JP4366183B2 (ja) 2003-12-17 2009-11-18 株式会社日立国際電気 半導体装置の製造方法
KR100593736B1 (ko) * 2004-06-17 2006-06-28 삼성전자주식회사 단결정 반도체 상에 선택적으로 에피택시얼 반도체층을형성하는 방법들 및 이를 사용하여 제조된 반도체 소자들
JP4464949B2 (ja) 2006-11-10 2010-05-19 株式会社日立国際電気 基板処理装置及び選択エピタキシャル膜成長方法
JP5018156B2 (ja) * 2007-03-19 2012-09-05 Ｊｎｃ株式会社 多結晶シリコンの製造方法
JP2010189693A (ja) * 2009-02-17 2010-09-02 Tokyo Electron Ltd Ｃｕ膜の成膜方法および記憶媒体
US8802572B2 (en) 2012-07-10 2014-08-12 Applied Materials, Inc. Method of patterning a low-k dielectric film
JP6334369B2 (ja) 2014-11-11 2018-05-30 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
CN105609406B (zh) * 2014-11-19 2018-09-28 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置、气体供给系统
US9425041B2 (en) * 2015-01-06 2016-08-23 Lam Research Corporation Isotropic atomic layer etch for silicon oxides using no activation
US9502238B2 (en) * 2015-04-03 2016-11-22 Lam Research Corporation Deposition of conformal films by atomic layer deposition and atomic layer etch
US10727073B2 (en) * 2016-02-04 2020-07-28 Lam Research Corporation Atomic layer etching 3D structures: Si and SiGe and Ge smoothness on horizontal and vertical surfaces
JP6778139B2 (ja) * 2017-03-22 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6789257B2 (ja) * 2018-02-28 2020-11-25 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6843087B2 (ja) * 2018-03-12 2021-03-17 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP7022651B2 (ja) 2018-05-28 2022-02-18 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
JP7114554B2 (ja) * 2019-11-22 2022-08-08 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7174016B2 (ja) 2020-07-16 2022-11-17 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100707983B1 (ko) 2005-11-28 2007-04-16 주식회사 에이이티 산화막의 원자층 에칭방법
CN111243948A (zh) 2020-01-17 2020-06-05 北京北方华创微电子装备有限公司 用于半导体加工的原子层刻蚀方法

Also Published As

Publication number Publication date
TW202303707A (zh) 2023-01-16
KR20230002048A (ko) 2023-01-05
US12255072B2 (en) 2025-03-18
US20220415659A1 (en) 2022-12-29
EP4117023A1 (en) 2023-01-11
KR20250010734A (ko) 2025-01-21
CN115547822A (zh) 2022-12-30
JP7313402B2 (ja) 2023-07-24
JP2023005410A (ja) 2023-01-18
US20250218786A1 (en) 2025-07-03

Similar Documents

Publication Publication Date Title
JP7050985B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
KR102072270B1 (ko) 오목부 내의 결정 성장 방법 및 처리 장치
JP6953480B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
US9997354B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
TWI821626B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
TW202101649A (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
JP6606476B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US11164744B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2018157095A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR20250010734A (ko) 기판 처리 방법, 기판 처리 장치, 프로그램 및 반도체 장치의 제조 방법
KR20200011495A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20240136909A (ko) 기판 처리 방법, 프로그램, 기판 처리 장치 및 반도체 장치의 제조 방법
KR102611684B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 시스템 및 프로그램
KR102789645B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법, 기판 처리 방법 및 프로그램
JP7135190B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7305013B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7186909B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR20240167814A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치
KR20230136556A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치
KR20200029015A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP2010092979A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20220527

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230515

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20240423

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20230515

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

PX0701 Decision of registration after re-examination

Patent event date: 20241007

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

X701 Decision to grant (after re-examination)
PG1601 Publication of registration