[go: up one dir, main page]

KR102748549B1 - Display device and method for manufacturing thereof - Google Patents

Display device and method for manufacturing thereof Download PDF

Info

Publication number
KR102748549B1
KR102748549B1 KR1020160180720A KR20160180720A KR102748549B1 KR 102748549 B1 KR102748549 B1 KR 102748549B1 KR 1020160180720 A KR1020160180720 A KR 1020160180720A KR 20160180720 A KR20160180720 A KR 20160180720A KR 102748549 B1 KR102748549 B1 KR 102748549B1
Authority
KR
South Korea
Prior art keywords
film
bank
emitting layer
display device
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160180720A
Other languages
Korean (ko)
Other versions
KR20180076496A (en
Inventor
김태경
임희철
강무찬
한규형
손중원
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160180720A priority Critical patent/KR102748549B1/en
Publication of KR20180076496A publication Critical patent/KR20180076496A/en
Application granted granted Critical
Publication of KR102748549B1 publication Critical patent/KR102748549B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/842Containers
    • H10K50/8428Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/126Shielding, e.g. light-blocking means over the TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/351Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 뱅크로 수분이 침투하는 것을 방지할 수 있는 표시장치 및 그의 제조방법을 제공한다. 본 발명의 일 실시예에 따른 표시장치는 기판 상에 배치된 복수의 화소들, 복수의 화소들을 구획하는 뱅크, 뱅크 상에 배치되고, 복수의 패턴들로 이루어진 차단막, 및 차단막 상에 상기 차단막과 중첩되도록 배치된 스페이서를 포함한다.The present invention provides a display device capable of preventing moisture from penetrating into a bank and a manufacturing method thereof. According to one embodiment of the present invention, a display device includes a plurality of pixels arranged on a substrate, a bank dividing the plurality of pixels, a blocking film arranged on the bank and composed of a plurality of patterns, and a spacer arranged on the blocking film so as to overlap the blocking film.

Description

표시장치와 그의 제조방법{DISPLAY DEVICE AND METHOD FOR MANUFACTURING THEREOF}DISPLAY DEVICE AND METHOD FOR MANUFACTURING THEREOF

본 발명은 표시장치와 그의 제조방법에 관한 것이다.The present invention relates to a display device and a method for manufacturing the same.

정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광표시장치(OLED: Organic Light Emitting Display)와 같은 여러가지 표시장치가 활용되고 있다.As the information society develops, the demand for display devices for displaying images is increasing in various forms. Accordingly, various display devices such as liquid crystal displays (LCDs), plasma display panels (PDPs), and organic light emitting displays (OLEDs) are being utilized recently.

표시장치들 중에서 유기발광표시장치는 자체발광형으로서, 액정표시장치(LCD)에 비해 시야각, 대조비 등이 우수하며, 별도의 백라이트가 필요하지 않아 경량 박형이 가능하며, 소비전력이 유리한 장점이 있다. 또한, 유기발광표시장치는 직류저전압 구동이 가능하고, 응답속도가 빠르며, 특히 제조비용이 저렴한 장점이 있다.Among display devices, organic light-emitting display devices are self-luminous, and have superior viewing angles and contrast ratios compared to liquid crystal displays (LCDs). They do not require a separate backlight, so they can be made thin and light, and have the advantage of low power consumption. In addition, organic light-emitting display devices can be driven by low DC voltage, have a fast response speed, and have the advantage of low manufacturing costs.

유기발광표시장치는 유기발광소자를 각각 포함하는 화소들, 및 화소들을 정의하기 위해 화소들을 구획하는 뱅크를 포함한다. 뱅크는 화소 정의막으로 역할을 할 수 있다. 유기발광소자는 애노드 전극, 정공 수송층(hole transporting layer), 유기발광층(organic light emitting layer), 전자 수송층(electron transporting layer), 및 캐소드 전극을 포함한다. 이 경우, 애노드 전극에 고전위 전압이 인가되고 캐소드 전극에 저전위 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 유기발광층으로 이동되며, 유기발광층에서 서로 결합하여 발광하게 된다.An organic light-emitting display device includes pixels, each including an organic light-emitting element, and a bank that partitions the pixels to define the pixels. The bank can serve as a pixel definition film. The organic light-emitting element includes an anode electrode, a hole transporting layer, an organic light emitting layer, an electron transporting layer, and a cathode electrode. In this case, when a high potential voltage is applied to the anode electrode and a low potential voltage is applied to the cathode electrode, holes and electrons move to the organic light-emitting layer through the hole transporting layer and the electron transporting layer, respectively, and combine with each other in the organic light-emitting layer to emit light.

유기발광소자는 외부의 수분, 산소와 같은 외적 요인에 의해 쉽게 열화가 일어나는 단점이 있다. 이를 방지하기 위하여, 유기발광표시장치는 외부의 수분, 산소가 유기발광소자에 침투되지 않도록 봉지막을 형성한다. 이때, 봉지막은 무기막을 포함함으로써, 유기발광층과 캐소드 전극에 산소 또는 수분이 침투되는 것을 방지한다.Organic light-emitting diodes have the disadvantage of being easily deteriorated by external factors such as external moisture and oxygen. To prevent this, the organic light-emitting display device forms a sealing film to prevent external moisture and oxygen from penetrating the organic light-emitting diode. At this time, the sealing film includes an inorganic film to prevent oxygen or moisture from penetrating the organic light-emitting layer and the cathode electrode.

이러한 봉지막은 유기발광소자를 덮도록 형성된다. 유기발광소자는 뱅크로 구획된 화소들 각각에 유기발광층을 도포하기 위하여 마스크를 사용할 수 있는데, 마스크가 뱅크를 손상시킬 수 있다. 손상된 뱅크 상에 봉지막을 이루는 무기막을 적층하는 경우, 손상된 영역에서 도 1에 도시된 바와 같이 무기막이 끊어진 형태를 가지는 심(seam)이 발행할 수 있다. 무기막 심(seam)이 발생하게 되면, 무기막 심(seam)을 통해 뱅크로 수분이 침투할 수 있다. 뱅크로 침투한 수분은 뱅크와 인접하게 형성된 유기발광층 및 캐소드 전극에까지 침투하여 산화시킴에 따라 유기발광소자에 열화가 발생한다.This encapsulation film is formed to cover the organic light-emitting element. The organic light-emitting element may use a mask to apply an organic light-emitting layer to each pixel partitioned into banks, but the mask may damage the bank. When an inorganic film forming an encapsulation film is laminated on a damaged bank, a seam in which the inorganic film is broken, as illustrated in FIG. 1, may occur in the damaged area. When the inorganic film seam occurs, moisture may permeate into the bank through the inorganic film seam. The moisture that has permeated into the bank may permeate into the organic light-emitting layer and cathode electrode formed adjacent to the bank and oxidize them, thereby causing deterioration of the organic light-emitting element.

본 발명은 뱅크로 수분이 침투하는 것을 방지할 수 있는 표시장치 및 그의 제조방법을 제공한다.The present invention provides a display device capable of preventing moisture from penetrating into a bank and a method for manufacturing the same.

본 발명의 일 실시예에 따른 표시장치는 기판 상에 배치된 복수의 화소들, 복수의 화소들을 구획하는 뱅크, 뱅크 상에 배치되고, 복수의 패턴들로 이루어진 차단막, 및 차단막 상에 상기 차단막과 중첩되도록 배치된 스페이서를 포함한다.A display device according to one embodiment of the present invention includes a plurality of pixels arranged on a substrate, a bank that partitions the plurality of pixels, a blocking film arranged on the bank and composed of a plurality of patterns, and a spacer arranged on the blocking film so as to overlap the blocking film.

본 발명의 다른 실시예에 따른 표시장치는 기판 상에 제1 전극을 형성하는 단계, 제1 전극의 가장자리를 덮도록 뱅크를 형성하는 단계, 뱅크 상에 차단막을 형성하는 단계, 및 차단막 상에 스페이서를 형성하는 단계를 포함한다.A display device according to another embodiment of the present invention includes the steps of forming a first electrode on a substrate, forming a bank to cover an edge of the first electrode, forming a blocking film on the bank, and forming a spacer on the blocking film.

본 발명의 실시예는 뱅크 상에 스페이서를 형성함으로써 스페이서에 의하여 유기발광층 증착시 마스크(FMM, Fine Metal Mask)가 지지될 수 있다. 이에 따라, 본 발명의 실시예는 뱅크가 마스크에 의하여 손상되는 것을 방지할 수 있다. In an embodiment of the present invention, a spacer is formed on a bank so that a mask (FMM, Fine Metal Mask) can be supported by the spacer when depositing an organic light-emitting layer. Accordingly, in an embodiment of the present invention, the bank can be prevented from being damaged by the mask.

또한, 본 발명의 실시예는 뱅크와 스페이서 사이에 차단막을 형성함으로써 스페이서로 침투한 수분이 뱅크까지 전파되는 것을 차단할 수 있다. 이에 따라, 본 발명의 실시예는 뱅크와 접촉하는 유기발광층 및 캐소드 전극이 산화되는 것을 방지할 수 있고, 표시장치의 수율 및 신뢰성을 향상시킬 수 있다.In addition, the embodiment of the present invention can block moisture that has penetrated into the spacer from spreading to the bank by forming a barrier film between the bank and the spacer. Accordingly, the embodiment of the present invention can prevent the organic light-emitting layer and the cathode electrode in contact with the bank from being oxidized, and improve the yield and reliability of the display device.

또한, 본 발명의 실시예는 차단막을 얇게 형성함으로써, 스트레스(stress)로 인하여 막이 들뜨는 것을 방지하는 동시에 공정 시간이 늘어나는 것을 방지할 수 있다.In addition, the embodiment of the present invention can prevent the film from being lifted due to stress by forming the barrier film thinly, while preventing the process time from being extended.

도 1은 무기막에 심(seam)이 발생한 예를 보여주는 도면이다.
도 2는 본 발명의 일 실시예에 따른 표시장치를 보여주는 사시도이다.
도 3은 도 2의 제1 기판, 게이트 구동부, 소스 드라이브 IC, 연성필름, 회로보드, 및 타이밍 제어부를 보여주는 평면도이다.
도 4는 표시영역의 화소들의 일 예를 보여주는 평면도이다.
도 5는 도 4의 I-I'의 일 예를 보여주는 단면도이다.
도 6은 도 5의 A 영역의 확대도이다.
도 7은 본 발명의 일 실시예에 따른 표시장치의 제조방법을 설명하기 위한 흐름도이다.
도 8a 내지 도 8h는 본 발명의 일 실시예에 따른 표시장치의 제조방법을 설명하기 위한 단면도들이다.
Figure 1 is a drawing showing an example of a seam occurring in a weapon membrane.
FIG. 2 is a perspective view showing a display device according to one embodiment of the present invention.
FIG. 3 is a plan view showing the first substrate, gate driver, source driver IC, flexible film, circuit board, and timing controller of FIG. 2.
Figure 4 is a plan view showing an example of pixels in a display area.
Figure 5 is a cross-sectional view showing an example of I-I' of Figure 4.
Figure 6 is an enlarged view of area A of Figure 5.
Figure 7 is a flowchart for explaining a method for manufacturing a display device according to one embodiment of the present invention.
FIGS. 8A to 8H are cross-sectional views illustrating a method for manufacturing a display device according to one embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. The advantages and features of the present invention, and the methods for achieving them, will become clear with reference to the embodiments described in detail below together with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various different forms, and the embodiments are provided only to make the disclosure of the present invention complete and to fully inform a person having ordinary skill in the art to which the present invention belongs of the scope of the invention, and the present invention is defined only by the scope of the claims.

본 발명의 실시 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. The shapes, sizes, ratios, angles, numbers, etc. disclosed in the drawings for explaining embodiments of the present invention are exemplary, and the present invention is not limited to the matters illustrated. The same reference numerals refer to the same components throughout the specification. In addition, in explaining the present invention, if it is determined that a detailed description of a related known technology may unnecessarily obscure the gist of the present invention, the detailed description will be omitted.

본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. In the present specification, when the words "includes," "has," and "consists of," are used, other parts may be added unless "only" is used. When a component is expressed in the singular, it includes the plural unless there is a special explicit description.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.When interpreting a component, it is interpreted as including the error range even if there is no separate explicit description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.When describing a positional relationship, for example, when the positional relationship between two parts is described as 'on ~', 'upper ~', 'lower ~', 'next to ~', etc., one or more other parts may be located between the two parts, unless 'right' or 'directly' is used.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.When describing a temporal relationship, for example, when describing a temporal relationship using phrases such as 'after', 'following', 'next to', or 'before', it can also include cases where there is no continuity, as long as 'right away' or 'directly' is not used.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although the terms first, second, etc. are used to describe various components, these components are not limited by these terms. These terms are only used to distinguish one component from another. Accordingly, a first component referred to below may also be a second component within the technical concept of the present invention.

"X축 방향", "Y축 방향" 및 "Z축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 발명의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다. “X-axis direction”, “Y-axis direction” and “Z-axis direction” should not be interpreted as merely geometric relationships in which the relationship between them is perpendicular to each other, but may mean a wider directionality within the range in which the configuration of the present invention can function functionally.

"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다. The term "at least one" should be understood to include all combinations that can be represented from one or more of the associated items. For example, the meaning of "at least one of the first, second, and third items" can mean not only each of the first, second, or third items, but also all combinations of items that can be represented from two or more of the first, second, and third items.

본 발명의 여러 실시 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.The features of each of the various embodiments of the present invention may be partially or wholly combined or combined with one another, and may be technically linked and driven in various ways, and each embodiment may be implemented independently of one another or may be implemented together in a related relationship.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the attached drawings.

도 2는 본 발명의 일 실시예에 따른 표시장치를 보여주는 사시도이다. 도 3은 도 2의 제1 기판, 게이트 구동부, 소스 드라이브 IC, 연성필름, 회로보드, 및 타이밍 제어부를 보여주는 평면도이다.FIG. 2 is a perspective view showing a display device according to one embodiment of the present invention. FIG. 3 is a plan view showing a first substrate, a gate driver, a source driver IC, a flexible film, a circuit board, and a timing controller of FIG. 2.

이하에서는, 본 발명의 일 실시예에 따른 표시장치가 유기발광표시장치(Organic Light Emitting Display)인 것을 중심으로 설명하였으나, 이에 한정되지 않는다. 즉, 본 발명의 일 실시예에 따른 표시장치는 유기발광표시장치뿐만 아니라, 액정표시장치(Liquid Crystal Display), 전계 방출 표시장치(Field Emission Display), 및 전기영동 표시장치(Electrophoresis display) 중 어느 하나로 구현될 수도 있다.Hereinafter, the display device according to one embodiment of the present invention is described mainly as an organic light emitting display, but is not limited thereto. That is, the display device according to one embodiment of the present invention may be implemented as any one of a liquid crystal display, a field emission display, and an electrophoresis display, in addition to an organic light emitting display.

도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 표시장치(100)는 표시패널(110), 게이트 구동부(120), 소스 드라이브 집적회로(integrated circuit, 이하 "IC"라 칭함)(130), 연성필름(140), 회로보드(150), 및 타이밍 제어부(160)를 포함한다.Referring to FIGS. 2 and 3, a display device (100) according to one embodiment of the present invention includes a display panel (110), a gate driver (120), a source driver integrated circuit (hereinafter referred to as “IC”) (130), a flexible film (140), a circuit board (150), and a timing control unit (160).

표시패널(110)은 제1 기판(111)과 제2 기판(112)을 포함한다. 제2 기판(112)은 봉지 기판일 수 있다. 제1 기판(111)은 플라스틱 필름(plastic film) 또는 유리 기판(glass substrate)일 수 있다. 제2 기판(112)은 플라스틱 필름, 유리 기판, 또는 봉지 필름일 수 있다.The display panel (110) includes a first substrate (111) and a second substrate (112). The second substrate (112) may be a sealing substrate. The first substrate (111) may be a plastic film or a glass substrate. The second substrate (112) may be a plastic film, a glass substrate, or a sealing film.

제2 기판(112)과 마주보는 제1 기판(111)의 일면 상에는 게이트 라인들, 데이터 라인들, 및 화소들이 형성된다. 화소들은 게이트 라인들과 데이터 라인들의 교차 구조에 의해 정의되는 영역에 마련된다.Gate lines, data lines, and pixels are formed on one surface of the first substrate (111) facing the second substrate (112). The pixels are provided in an area defined by the intersection structure of the gate lines and data lines.

화소들 각각은 박막 트랜지스터와 제1 전극, 유기발광층, 및 제2 전극을 구비하는 유기발광소자를 포함할 수 있다. 화소들 각각은 박막 트랜지스터를 이용하여 게이트 라인으로부터 게이트 신호가 입력되는 경우 데이터 라인의 데이터 전압에 따라 유기발광소자에 소정의 전류를 공급한다. 이로 인해, 화소들 각각의 유기발광소자는 소정의 전류에 따라 소정의 밝기로 발광할 수 있다. 화소들 각각의 구조에 대한 설명은 도 4 및 도 5를 결부하여 후술한다.Each of the pixels may include an organic light-emitting element having a thin film transistor, a first electrode, an organic light-emitting layer, and a second electrode. Each of the pixels supplies a predetermined current to the organic light-emitting element according to a data voltage of a data line when a gate signal is input from a gate line using the thin film transistor. Accordingly, the organic light-emitting element of each of the pixels can emit light with a predetermined brightness according to a predetermined current. A description of the structure of each of the pixels will be described below with reference to FIGS. 4 and 5.

표시패널(110)은 도 3과 같이 화소들이 형성되어 화상을 표시하는 표시영역(DA)과 화상을 표시하지 않는 비표시영역(NDA)으로 구분될 수 있다. 표시영역(DA)에는 게이트 라인들, 데이터 라인들, 및 화소들이 형성될 수 있다. 비표시영역(NDA)에는 게이트 구동부(120)와 패드들이 형성될 수 있다.The display panel (110) can be divided into a display area (DA) where pixels are formed to display an image, as shown in Fig. 3, and a non-display area (NDA) where no image is displayed. Gate lines, data lines, and pixels can be formed in the display area (DA). Gate driving units (120) and pads can be formed in the non-display area (NDA).

게이트 구동부(120)는 타이밍 제어부(160)로부터 입력되는 게이트 제어신호에 따라 게이트 라인들에 게이트 신호들을 공급한다. 게이트 구동부(120)는 표시패널(110)의 표시영역(DA)의 일측 또는 양측 바깥쪽의 비표시영역(DA)에 GIP(gate driver in panel) 방식으로 형성될 수 있다. 또는, 게이트 구동부(120)는 구동 칩으로 제작되어 연성필름에 실장되고 TAB(tape automated bonding) 방식으로 표시패널(110)의 표시영역(DA)의 일측 또는 양측 바깥쪽의 비표시영역(DA)에 부착될 수도 있다.The gate driver (120) supplies gate signals to the gate lines according to the gate control signal input from the timing controller (160). The gate driver (120) may be formed in a non-display area (DA) outside one side or both sides of the display area (DA) of the display panel (110) in a GIP (gate driver in panel) manner. Alternatively, the gate driver (120) may be manufactured as a driving chip, mounted on a flexible film, and attached to a non-display area (DA) outside one side or both sides of the display area (DA) of the display panel (110) in a TAB (tape automated bonding) manner.

소스 드라이브 IC(130)는 타이밍 제어부(160)로부터 디지털 비디오 데이터와 소스 제어신호를 입력받는다. 소스 드라이브 IC(130)는 소스 제어신호에 따라 디지털 비디오 데이터를 아날로그 데이터전압들로 변환하여 데이터 라인들에 공급한다. 소스 드라이브 IC(130)가 구동 칩으로 제작되는 경우, COF(chip on film) 또는 COP(chip on plastic) 방식으로 연성필름(140)에 실장될 수 있다.The source drive IC (130) receives digital video data and a source control signal from the timing control unit (160). The source drive IC (130) converts digital video data into analog data voltages according to the source control signal and supplies the same to data lines. When the source drive IC (130) is manufactured as a driving chip, it can be mounted on a flexible film (140) in a COF (chip on film) or COP (chip on plastic) manner.

표시패널(110)의 비표시영역(NDA)에는 데이터 패드들과 같은 패드들이 형성될 수 있다. 연성필름(140)에는 패드들과 소스 드라이브 IC(130)를 연결하는 배선들, 패드들과 회로보드(150)의 배선들을 연결하는 배선들이 형성될 수 있다. 연성필름(140)은 이방성 도전 필름(antisotropic conducting film)을 이용하여 패드들 상에 부착되며, 이로 인해 패드들과 연성필름(140)의 배선들이 연결될 수 있다.Pads such as data pads may be formed in the non-display area (NDA) of the display panel (110). Wires connecting the pads and the source drive IC (130) and wires connecting the pads and the wires of the circuit board (150) may be formed in the flexible film (140). The flexible film (140) is attached onto the pads using an anisotropic conducting film, thereby connecting the pads and the wires of the flexible film (140).

회로보드(150)는 연성필름(140)들에 부착될 수 있다. 회로보드(150)는 구동 칩들로 구현된 다수의 회로들이 실장될 수 있다. 예를 들어, 회로보드(150)에는 타이밍 제어부(160)가 실장될 수 있다. 회로보드(150)는 인쇄회로보드(printed circuit board) 또는 연성 인쇄회로보드(flexible printed circuit board)일 수 있다.The circuit board (150) may be attached to the flexible films (140). The circuit board (150) may have a plurality of circuits implemented with driving chips mounted thereon. For example, a timing control unit (160) may be mounted on the circuit board (150). The circuit board (150) may be a printed circuit board or a flexible printed circuit board.

타이밍 제어부(160)는 회로보드(150)의 케이블을 통해 외부의 시스템 보드로부터 디지털 비디오 데이터와 타이밍 신호를 입력받는다. 타이밍 제어부(60)는 타이밍 신호에 기초하여 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 게이트 제어신호와 소스 드라이브 IC(130)들을 제어하기 위한 소스 제어신호를 발생한다. 타이밍 제어부(160)는 게이트 제어신호를 게이트 구동부(120)에 공급하고, 소스 제어신호를 소스 드라이브 IC(130)들에 공급한다.The timing control unit (160) receives digital video data and timing signals from an external system board through a cable of the circuit board (150). The timing control unit (60) generates a gate control signal for controlling the operation timing of the gate driver (120) and a source control signal for controlling the source drive ICs (130) based on the timing signal. The timing control unit (160) supplies the gate control signal to the gate driver (120) and the source control signal to the source drive ICs (130).

도 4는 표시영역의 화소들의 일 예를 보여주는 평면도이다. 도 4에서는 설명의 편의를 위해 화소들의 발광부들(RE, GE, BE), 뱅크(B), 차단막(BL) 및 스페이서(S)만을 도시하였다.Fig. 4 is a plan view showing an example of pixels in a display area. In Fig. 4, only the light-emitting parts (RE, GE, BE), bank (B), blocking film (BL), and spacer (S) of the pixels are shown for convenience of explanation.

도 4를 참조하면, 표시영역(DA)은 발광 영역(EA)과 비발광 영역(NEA)을 포함한다. 발광 영역(EA)은 발광부들(RE, GE, BE)를 포함한다. 발광부들(RE, GE, BE) 각각은 애노드 전극에 해당하는 제1 전극, 유기발광층, 및 캐소드 전극에 해당하는 제2 전극이 순차적으로 적층되어 제1 전극으로부터의 정공과 제2 전극으로부터의 전자가 유기발광층에서 서로 결합되어 발광한다.Referring to FIG. 4, the display area (DA) includes a light-emitting area (EA) and a non-light-emitting area (NEA). The light-emitting area (EA) includes light-emitting portions (RE, GE, BE). Each of the light-emitting portions (RE, GE, BE) includes a first electrode corresponding to an anode electrode, an organic light-emitting layer, and a second electrode corresponding to a cathode electrode, which are sequentially laminated so that holes from the first electrode and electrons from the second electrode combine with each other in the organic light-emitting layer to emit light.

발광부들(RE, GE, BE)의 유기발광층은 적색 발광층, 녹색 발광층 및 청색 발광층을 포함할 수 있다. 구체적으로, 적색 발광부(RE)의 유기발광층은 적색 발광층으로 형성되어 적색 광을 발광한다. 녹색 발광부(GE)의 유기발광층은 녹색 발광층으로 형성되어 녹색 광을 발광한다. 청색 발광부(BE)의 유기발광층은 청색 발광층으로 형성되어 청색 광을 발광한다. 도 4에는 도시하고 있지 않지만, 백색 발광부를 더 포함할 수 있다. 백색 발광부의 유기발광층은 백색 발광층으로 형성되어 백색 광을 발광할 수 있다.The organic light-emitting layers of the light-emitting units (RE, GE, BE) may include a red light-emitting layer, a green light-emitting layer, and a blue light-emitting layer. Specifically, the organic light-emitting layer of the red light-emitting unit (RE) is formed as a red light-emitting layer and emits red light. The organic light-emitting layer of the green light-emitting unit (GE) is formed as a green light-emitting layer and emits green light. The organic light-emitting layer of the blue light-emitting unit (BE) is formed as a blue light-emitting layer and emits blue light. Although not shown in FIG. 4, a white light-emitting unit may be further included. The organic light-emitting layer of the white light-emitting unit is formed as a white light-emitting layer and may emit white light.

한편, 도 4에서 적색 발광부(RE)를 포함하는 적색 서브 화소, 녹색 발광부(GE)를 포함하는 녹색 서브 화소, 및 청색 발광부(BE)를 포함하는 청색 서브 화소는 하나의 단위 화소로 정의될 수 있다. 하지만, 본 발명의 실시예는 이에 한정되지 않으며, 적색 서브 화소, 녹색 서브 화소, 청색 서브 화소, 및 백색 발광부를 포함하는 백색 서브 화소가 하나의 단위 화소로 정의될 수 있다.Meanwhile, in Fig. 4, a red sub-pixel including a red light-emitting portion (RE), a green sub-pixel including a green light-emitting portion (GE), and a blue sub-pixel including a blue light-emitting portion (BE) may be defined as one unit pixel. However, the embodiment of the present invention is not limited thereto, and a red sub-pixel, a green sub-pixel, a blue sub-pixel, and a white sub-pixel including a white light-emitting portion may be defined as one unit pixel.

비발광 영역(NEA)은 뱅크(B), 차단막(BL) 및 스페이서(S)를 포함한다. 뱅크(B)는 비발광 영역(NEA)에 배치되어 발광부들(RE, GE, BE)을 구획한다. 이러한 뱅크(B)는 발광부들(RE, GE, BE) 사이에 배치되고 발광부들(RE, GE, BE) 각각의 제1 전극의 가장자리를 덮도록 형성될 수 있다. The non-emission area (NEA) includes a bank (B), a blocking film (BL), and a spacer (S). The bank (B) is arranged in the non-emission area (NEA) to partition the light-emitting parts (RE, GE, BE). The bank (B) is arranged between the light-emitting parts (RE, GE, BE) and can be formed to cover an edge of a first electrode of each of the light-emitting parts (RE, GE, BE).

스페이서(S)는 뱅크(B) 상에 돌출하여 배치되어, 발광부들(RE, GE, BE) 각각에 유기발광층을 증착시킬 때 마스크(FMM, Fine Metal Mask)를 지지한다. 스페이서(S)는 마스크를 지지함로써 뱅크(B)가 마스크에 의하여 손상되는 것을 방지할 수있다. 이러한 스페이서(S)는 모든 화소에 반드시 위치하는 것은 아니다. 스페이서(S)는 마스크의 하중 및 뱅크(B)와 스페이서(S) 사이의 거리를 고려하여 비발광 영역(NEA) 내에 어디에도 형성될 수 있다. 예컨대, 스페이서(S)는 서브 화소들 사이에 배치되거나 단위 화소들 사이에 배치될 수 있다.The spacer (S) is arranged to protrude on the bank (B) and supports the mask (FMM, Fine Metal Mask) when an organic light-emitting layer is deposited on each of the light-emitting portions (RE, GE, BE). The spacer (S) can prevent the bank (B) from being damaged by the mask by supporting the mask. The spacer (S) is not necessarily positioned in every pixel. The spacer (S) can be formed anywhere within the non-light-emitting area (NEA) considering the load of the mask and the distance between the bank (B) and the spacer (S). For example, the spacer (S) can be arranged between sub-pixels or between unit pixels.

도 4에서는 스페이서(S)의 단면을 사각형으로 도시하고 있으나, 이에 한정되지 않는다. 스페이서(S)는 원형, 타원형 또는 다각형의 단면을 가질 수도 있다.In Fig. 4, the cross-section of the spacer (S) is depicted as a square, but is not limited thereto. The spacer (S) may have a cross-section of a circle, an ellipse, or a polygon.

차단막(BL)은 뱅크(B)와 스페이서(S) 사이에 배치되어 스페이서(S)로 침투한 수분이 뱅크(B)까지 침투하는 것을 차단한다. 차단막(BL)은 도 4에 도시된 바와 같이 스페이서(S)과 중첩되도록 배치되며, 형성 영역이 스페이서(S)의 형성 영역을 포함한다. A barrier film (BL) is arranged between the bank (B) and the spacer (S) to block moisture that has penetrated into the spacer (S) from penetrating to the bank (B). The barrier film (BL) is arranged to overlap with the spacer (S) as illustrated in Fig. 4, and its formation area includes the formation area of the spacer (S).

도 4에서는 차단막(BL)의 단면을 사각형으로 도시하고 있으나, 이에 한정되지 않는다. 차단막(BL)는 원형, 타원형 또는 다각형의 단면을 가질 수도 있다. 또한, 도 4에서는 차단막(BL)이 스페이서(S)와 단면의 형태가 동일한 것으로 도시하고 있으나, 이에 한정되지 않는다. 차단막(BL)과 스페이서(S)는 단면의 형태가 동일할 수도 있고, 서로 다를 수도 있다. 서로 다른 형태의 단면을 가지더라도, 차단막(BL)은 형성 영역 내에 스페이서(S)의 형성 영역을 포함하여야 한다.In Fig. 4, the cross-section of the barrier (BL) is illustrated as a square, but is not limited thereto. The barrier (BL) may have a cross-section of a circle, an ellipse, or a polygon. In addition, in Fig. 4, the cross-section of the barrier (BL) is illustrated as having the same shape as that of the spacer (S), but is not limited thereto. The cross-sections of the barrier (BL) and the spacer (S) may have the same shape or different shapes. Even if they have different cross-sections, the barrier (BL) must include the formation area of the spacer (S) within the formation area.

도 5는 도 5는 도 4의 I-I'의 일 예를 보여주는 단면도이고, 도 6은 도 5의 A 영역의 확대도이다.Fig. 5 is a cross-sectional view showing an example of I-I' of Fig. 4, and Fig. 6 is an enlarged view of area A of Fig. 5.

도 5를 참조하면, 제2 기판(112)과 마주보는 제1 기판(111)의 일면 상에는 버퍼막이 형성된다. 버퍼막은 투습에 취약한 제1 기판(111)을 통해 침투하는 수분으로부터 박막 트랜지스터(220)들과 유기발광소자(260)들을 보호하기 위해 제1 기판(111)의 일면 상에 형성된다. 버퍼막은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 버퍼막은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), SiON 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 버퍼막은 생략될 수 있다.Referring to FIG. 5, a buffer film is formed on one surface of a first substrate (111) facing a second substrate (112). The buffer film is formed on one surface of the first substrate (111) to protect the thin film transistors (220) and the organic light-emitting elements (260) from moisture penetrating through the first substrate (111) which is vulnerable to moisture permeation. The buffer film may be formed of a plurality of inorganic films that are alternately laminated. For example, the buffer film may be formed as a multi-film in which one or more inorganic films of a silicon oxide film (SiO x ), a silicon nitride film (SiN x ), and SiON are alternately laminated. The buffer film may be omitted.

버퍼막 상에는 박막 트랜지스터(210)가 형성된다. 박막 트랜지스터(210)는 액티브층(211), 게이트전극(212), 소스전극(213) 및 드레인전극(214)을 포함한다. 도 5에서는 박막 트랜지스터(210)가 게이트전극(212)이 액티브층(211)의 상부에 위치하는 상부 게이트(탑 게이트, top gate) 방식으로 형성된 것을 예시하였으나, 이에 한정되지 않음에 주의하여야 한다. 즉, 박막 트랜지스터(210)들은 게이트전극(212)이 액티브층(211)의 하부에 위치하는 하부 게이트(보텀 게이트, bottom gate) 방식 또는 게이트전극(212)이 액티브층(211)의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 방식으로 형성될 수 있다.A thin film transistor (210) is formed on the buffer film. The thin film transistor (210) includes an active layer (211), a gate electrode (212), a source electrode (213), and a drain electrode (214). In FIG. 5, the thin film transistor (210) is exemplified as being formed in a top gate manner in which the gate electrode (212) is positioned above the active layer (211), but it should be noted that the present invention is not limited thereto. That is, the thin film transistors (210) may be formed in a bottom gate manner in which the gate electrode (212) is positioned below the active layer (211), or in a double gate manner in which the gate electrode (212) is positioned above and below the active layer (211).

버퍼막 상에는 액티브층(211)이 형성된다. 액티브층(211)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다. 버퍼막과 액티브층(211) 사이에는 액티브층(211)으로 입사되는 외부광을 차단하기 위한 차광층이 형성될 수 있다.An active layer (211) is formed on the buffer film. The active layer (211) may be formed of a silicon-based semiconductor material or an oxide-based semiconductor material. A light-blocking layer may be formed between the buffer film and the active layer (211) to block external light incident on the active layer (211).

액티브층(211) 상에는 게이트 절연막(220)이 형성될 수 있다. 게이트 절연막(220)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.A gate insulating film (220) may be formed on the active layer (211). The gate insulating film (220) may be formed of an inorganic film, for example, a silicon oxide film (SiO x ), a silicon nitride film (SiN x ), or a multi-film thereof.

게이트 절연막(220) 상에는 게이트전극(212)과 게이트 라인이 형성될 수 있다. 게이트전극(212)과 게이트 라인은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.A gate electrode (212) and a gate line may be formed on the gate insulating film (220). The gate electrode (212) and the gate line may be formed as a single layer or multiple layers made of one of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu), or an alloy thereof.

게이트전극(212)과 게이트 라인 상에는 층간 절연막(230)이 형성될 수 있다. 층간 절연막(230)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.An interlayer insulating film (230) may be formed on the gate electrode (212) and the gate line. The interlayer insulating film (230) may be formed of an inorganic film, for example, a silicon oxide film (SiO x ), a silicon nitride film (SiN x ), or a multi-film thereof.

층간 절연막(230) 상에는 소스전극(213), 드레인전극(214), 및 데이터 라인이 형성될 수 있다. 소스전극(213)과 드레인 전극(214) 각각은 게이트 절연막(220)과 층간 절연막(230)을 관통하는 콘택홀을 통해 액티브층(211)에 접속될 수 있다. 소스전극(213), 드레인전극(214), 및 데이터 라인은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.A source electrode (213), a drain electrode (214), and a data line may be formed on the interlayer insulating film (230). Each of the source electrode (213) and the drain electrode (214) may be connected to the active layer (211) through a contact hole penetrating the gate insulating film (220) and the interlayer insulating film (230). The source electrode (213), the drain electrode (214), and the data line may be formed as a single layer or multiple layers made of one of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu), or an alloy thereof.

소스전극(223), 드레인전극(224), 및 데이터 라인 상에는 박막 트랜지스터(220)를 절연하기 위한 보호막(240)이 형성될 수 있다. 보호막(240)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.A protective film (240) for insulating the thin film transistor (220) may be formed on the source electrode (223), the drain electrode (224), and the data line. The protective film (240) may be formed of an inorganic film, for example, a silicon oxide film (SiO x ), a silicon nitride film (SiN x ), or a multi-film thereof.

보호막(240) 상에는 박막 트랜지스터(210)로 인한 단차를 평탄하게 하기 위한 평탄화막(250)이 형성될 수 있다. 평탄화막(250)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.A planarization film (250) may be formed on the protective film (240) to level the step caused by the thin film transistor (210). The planarization film (250) may be formed of an organic film such as an acrylic resin, an epoxy resin, a phenolic resin, a polyamide resin, or a polyimide resin.

평탄화막(250) 상에는 유기발광소자(260)와 뱅크(270)이 형성된다. 유기발광소자(260)는 제1 전극(261), 유기발광층(262), 및 제2 전극(263)을 포함한다. 제1 전극(261)은 애노드 전극이고, 제2 전극(263)은 캐소드 전극일 수 있다.An organic light-emitting element (260) and a bank (270) are formed on a flat film (250). The organic light-emitting element (260) includes a first electrode (261), an organic light-emitting layer (262), and a second electrode (263). The first electrode (261) may be an anode electrode, and the second electrode (263) may be a cathode electrode.

제1 전극(261)은 평탄화막(250) 상에 형성될 수 있다. 제1 전극(261)은 보호막(240)과 평탄화막(250)을 관통하는 콘택홀을 통해 박막 트랜지스터(210)의 소스전극(223)에 접속된다. 제1 전극(261)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)과 같은 반사율이 높은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.The first electrode (261) may be formed on the planarization film (250). The first electrode (261) is connected to the source electrode (223) of the thin film transistor (210) through a contact hole penetrating the protective film (240) and the planarization film (250). The first electrode (261) may be formed of a metal material having a high reflectivity, such as a laminated structure of aluminum and titanium (Ti/Al/Ti), a laminated structure of aluminum and ITO (ITO/Al/ITO), an APC alloy, and a laminated structure of an APC alloy and ITO (ITO/APC/ITO). The APC alloy is an alloy of silver (Ag), palladium (Pd), and copper (Cu).

뱅크(B)는 발광부들(RE, GE, BE)을 구획하기 위해 평탄화막(250) 상에서 제1 전극(261)의 가장자리를 덮도록 형성될 수 있다. 즉, 뱅크(B)는 발광부를 정의하는 역할을 한다. 또한, 뱅크(B)가 형성된 영역은 광을 발광하지 않으므로 비발광 영역으로 정의될 수 있다. 뱅크(B)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.The bank (B) may be formed to cover the edge of the first electrode (261) on the planarization film (250) to partition the light-emitting portions (RE, GE, BE). That is, the bank (B) serves to define the light-emitting portion. In addition, the area where the bank (B) is formed does not emit light, and thus may be defined as a non-light-emitting area. The bank (B) may be formed of an organic film such as an acrylic resin, an epoxy resin, a phenolic resin, a polyamide resin, or a polyimide resin.

스페이서(S)는 뱅크(B) 상에 형성될 수 있다. 스페이서(S)는 뱅크(B) 상에서 소정의 높이를 가지고 원형, 타원형 또는 다각형의 단면을 가지는 복수의 돌출 패턴들로 형성될 수 있다. 스페이서(S)는 후속 공정에서 마스크를 사용하여 유기발광층을 증착할 때 상기 마스크를 지지함으로써 마스크가 뱅크(B)를 손상시키는 것을 방지할 수 있다.The spacer (S) can be formed on the bank (B). The spacer (S) can be formed as a plurality of protruding patterns having a predetermined height and a cross section of a circle, an ellipse, or a polygon on the bank (B). The spacer (S) can support a mask when depositing an organic light-emitting layer using the mask in a subsequent process, thereby preventing the mask from damaging the bank (B).

스페이서(S)는 마스크의 하중 및 뱅크(B)와 스페이서(S) 사이의 거리를 고려하여 비발광 영역(NEA) 내에 적절한 위치에 적절한 개수로 형성될 수 있다. 스페이서(S)는 복수의 서브 화소들 사이 또는 복수의 단위 화소들 사이에 배치될 수 있다. 이때, 스페이서(S)는 복수의 서브 화소들 사이 또는 복수의 단위 화소들 사이 모두 형성될 수 있으나, 이에 한정되지 않는다. 스페이서(S)는 복수의 서브 화소들 사이 또는 복수의 단위 화소들 사이 일부에 형성될 수도 있다.The spacers (S) can be formed in an appropriate number at an appropriate position within the non-emitting area (NEA) considering the load of the mask and the distance between the bank (B) and the spacers (S). The spacers (S) can be arranged between a plurality of sub-pixels or between a plurality of unit pixels. In this case, the spacers (S) can be formed both between a plurality of sub-pixels or between a plurality of unit pixels, but are not limited thereto. The spacers (S) can also be formed between a plurality of sub-pixels or between a portion of a plurality of unit pixels.

이러한 스페이서(S)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.These spacers (S) can be formed of an organic film such as an acrylic resin, an epoxy resin, a phenolic resin, a polyamide resin, or a polyimide resin.

차단막(BL)은 뱅크(B)와 스페이서(S) 사이에 형성되어, 스페이서(S)로 침투한 수분이 뱅크(B)로 전파되는 것을 차단한다. 차단막(BL)은 스페이서(S)와 중첩되며, 원형, 타원형 또는 다각형의 단면을 가지는 복수의 패턴들로 형성될 수 있다. 이때, 차단막(BL)은 스페이서(S)의 하부 면적과 동일하거나 크게 형성될 수 있다. 이에 따라, 본 발명의 실시예에 따른 표시장치는 차단막(BL)에 의하여 뱅크(B)와 스페이서(S)가 분리될 수 있다. 뱅크(B)와 스페이서(S)는 사이에 형성된 차단막(BL)에 의하여 서로 접촉되지 않으므로, 스페이서(S)로 침투한 수분이 뱅크(B)로 전파되지 못한다.A blocking film (BL) is formed between the bank (B) and the spacer (S) to block moisture that has penetrated into the spacer (S) from being transmitted to the bank (B). The blocking film (BL) overlaps the spacer (S) and may be formed of a plurality of patterns having a cross-section of a circle, an ellipse, or a polygon. At this time, the blocking film (BL) may be formed to have a lower area equal to or larger than the area of the spacer (S). Accordingly, in the display device according to the embodiment of the present invention, the bank (B) and the spacer (S) may be separated by the blocking film (BL). Since the bank (B) and the spacer (S) do not come into contact with each other due to the blocking film (BL) formed therebetween, moisture that has penetrated into the spacer (S) cannot be transmitted to the bank (B).

구체적으로, 뱅크(B) 및 스페이서(S) 상에는 도 6에 도시된 바와 같이 무기막(271)이 형성될 수 있다. 무기막(271)은 증착시 2가지 경우에서 끊어진 형태를 가지는 심(seam)이 발생할 수 있다. 첫째, 뱅크(B)와 스페이서(S) 사이에 단차가 발생함에 따라, 단차에 의하여 스페이서(S)의 경계부에 무기막(271)의 심(seam)이 발생할 수 있다. 둘째, 스페이서(S) 상면이 마스크에 의하여 손상이 되어 이물이 형성됨에 따라, 이물에 의하여 스페이서(S)의 상면에 무기막(271)의 심(seam)이 발생할 수 있다. 수분은 무기막(271)이 끊어진 틈으로 침투하여 스페이서(S)까지 전파될 수 있고, 스페이서(S)에서 뱅크(B) 방향으로 전파될 수 있다. 그러나 본 발명의 실시예는 스페이서(S)와 뱅크(B) 사이에 차단막(BL)을 형성함에 따라 수분이 뱅크(B)까지 전파되는 것을 방지할 수 있다. 이에 따라, 본 발명의 실시예는 뱅크(B)와 접촉하는 유기발광층(262) 및 캐소드 전극(263)이 산화되는 것을 방지할 수 있다.Specifically, an inorganic film (271) may be formed on the bank (B) and the spacer (S) as illustrated in FIG. 6. The inorganic film (271) may have a seam that is broken in two cases during deposition. First, as a step occurs between the bank (B) and the spacer (S), a seam of the inorganic film (271) may occur at the boundary of the spacer (S) due to the step. Second, as the upper surface of the spacer (S) is damaged by the mask and a foreign substance is formed, a seam of the inorganic film (271) may occur on the upper surface of the spacer (S) due to the foreign substance. Moisture may penetrate through the gap where the inorganic film (271) is broken and may propagate to the spacer (S) and may propagate from the spacer (S) toward the bank (B). However, the embodiment of the present invention can prevent moisture from spreading to the bank (B) by forming a blocking film (BL) between the spacer (S) and the bank (B). Accordingly, the embodiment of the present invention can prevent the organic light-emitting layer (262) and the cathode electrode (263) in contact with the bank (B) from being oxidized.

한편, 뱅크(B)와 접촉하는 유기발광층(262) 및 캐소드 전극(263)은 수분에 의하여 산화되면 발광부(RE, GE, BE)에서 광이 발광되지 않아 표시장치에 심각한 불량을 발생시킨다. 또한, 뱅크(B)는 유기물질로 형성되어 WVTR(Water Vapor Transmission Rate)값이 높다. 이와 같은 뱅크(B)는 수분 전파 속도가 빠르기 때문에 불량이 발생하는 발광부들이 빠르게 확산될 수 있다. 반면, 스페이서(S)와 접촉하는 캐소드 전극(263)은 비발광 영역(NEA)에 배치된 것이므로, 수분에 의하여 산화되더라도 발광부(RE, GE, BE)에 미치는 영향이 적다. 또한, 캐소드 전극(263)은 산화되는 속도가 느리기 때문에 발광 영역까지 산화되는데 오랜 시간이 걸릴 수 있다. 이에 따라, 본 발명의 실시예는 뱅크(B)와 접촉하는 유기발광층(262) 및 캐소드 전극(263)에 수분이 침투하는 것을 차단하는 구조를 보다 중요하게 고려한다.Meanwhile, if the organic light-emitting layer (262) and the cathode electrode (263) in contact with the bank (B) are oxidized by moisture, light is not emitted from the light-emitting portions (RE, GE, BE), which causes serious defects in the display device. In addition, the bank (B) is formed of an organic material and has a high WVTR (Water Vapor Transmission Rate). Since the bank (B) has a fast moisture transmission speed, the light-emitting portions where defects occur can spread quickly. On the other hand, the cathode electrode (263) in contact with the spacer (S) is arranged in the non-light-emitting area (NEA), so even if it is oxidized by moisture, the effect on the light-emitting portions (RE, GE, BE) is small. In addition, since the cathode electrode (263) oxidizes slowly, it can take a long time for it to be oxidized to the light-emitting portions. Accordingly, the embodiment of the present invention places greater importance on the structure that blocks moisture from penetrating into the organic light-emitting layer (262) and cathode electrode (263) in contact with the bank (B).

이러한 차단막(BL)은 무기막으로서, 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다.This barrier film (BL) is an inorganic film and can be formed of silicon nitride, aluminum nitride, zirconium nitride, titanium nitride, hafnium nitride, tantalum nitride, silicon oxide, aluminum oxide or titanium oxide.

한편, 차단막(BL)은 봉지막(270)을 이루는 무기막들(271, 273) 보다 얇게 형성될 수 있으며, 구체적으로, 1㎛ 미만으로 얇게 형성될 수 있다. 차단막(BL)을 1㎛ 이상으로 형성하게 되면, 뱅크(B)와 스페이서(S) 사이의 단차가 커지므로, 무기막(271) 증착시 무기막(271) 심(seam)이 발생할 가능성이 높아진다. 또한, 무기막은 두께에 비례하여 공정 시간이 증가한다. 별도의 제조 공정으로 차단막(BL)을 형성함에 있어, 차단막(BL)을 두껍게 형성하게 되면 공정 시간이 늘어나게 되어 공정 생산성이 떨어진다. 이를 방지하기 위하여, 스페이서(S)와 뱅크(B) 사이에 형성된 차단막(BL)은 1㎛ 미만으로 얇은 것이 바람직하다. 또한, 차단막(BL)을 1㎛ 미만으로 얇게 형성함으로써 스트레스(stress)로 인하여 차단막(BL)이 들뜨는 것을 방지할 수 있다.Meanwhile, the blocking film (BL) may be formed thinner than the inorganic films (271, 273) forming the sealing film (270), and specifically, may be formed thinner than 1 ㎛. If the blocking film (BL) is formed to be 1 ㎛ or more, the step between the bank (B) and the spacer (S) becomes larger, so that the possibility of occurrence of a seam in the inorganic film (271) when depositing the inorganic film (271) increases. In addition, the process time of the inorganic film increases in proportion to its thickness. When forming the blocking film (BL) by a separate manufacturing process, if the blocking film (BL) is formed thickly, the process time increases, which reduces the process productivity. To prevent this, the blocking film (BL) formed between the spacer (S) and the bank (B) is preferably thinner than 1 ㎛. In addition, by forming the blocking film (BL) to be thinner than 1 ㎛, the blocking film (BL) can be prevented from being lifted due to stress.

제1 전극(261)과 뱅크(B) 상에는 유기발광층(262)이 형성된다. 유기발광층(262)은 적색 발광층, 녹색 발광층 및 청색 발광층을 포함할 수 있다. 구체적으로, 유기발광층(262)은 적색 발광부(RE)와 대응되는 제1 전극(261) 상에 적색 광을 발광하는 적색 발광층이 형성될 수 있다. 유기발광층(262)은 녹색 발광부(GE)와 대응되는 제1 전극(261) 상에 녹색 광을 발광하는 녹색 발광층이 형성될 수 있다. 유기발광층(262)은 청색 발광부(BE)와 대응되는 제1 전극(261) 상에 청색 광을 발광하는 청색 발광층이 형성될 수 있다. 한편, 유기발광층(262)은 백색 광을 발광하는 백색 발광층을 더 포함할 수도 있다.An organic light-emitting layer (262) is formed on the first electrode (261) and the bank (B). The organic light-emitting layer (262) may include a red light-emitting layer, a green light-emitting layer, and a blue light-emitting layer. Specifically, the organic light-emitting layer (262) may include a red light-emitting layer that emits red light formed on the first electrode (261) corresponding to the red light-emitting portion (RE). The organic light-emitting layer (262) may include a green light-emitting layer that emits green light formed on the first electrode (261) corresponding to the green light-emitting portion (GE). The organic light-emitting layer (262) may include a blue light-emitting layer that emits blue light formed on the first electrode (261) corresponding to the blue light-emitting portion (BE). Meanwhile, the organic light-emitting layer (262) may further include a white light-emitting layer that emits white light.

제2 전극(263)은 유기발광층(262) 상에 형성된다. 제2 전극(263)은 발광부들(RE, GE, BE)에 공통적으로 형성되는 공통층이다. 제2 전극(263)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 제2 전극(263) 상에는 캡핑층(capping layer)이 형성될 수 있다.The second electrode (263) is formed on the organic light-emitting layer (262). The second electrode (263) is a common layer formed in common on the light-emitting parts (RE, GE, BE). The second electrode (263) may be formed of a transparent metal material (TCO, Transparent Conductive Material) such as ITO or IZO that can transmit light, or a semi-transmissive metal material (Semi-transmissive Conductive Material) such as magnesium (Mg), silver (Ag), or an alloy of magnesium (Mg) and silver (Ag). A capping layer may be formed on the second electrode (263).

제2 전극(263) 상에는 봉지막(270)이 형성된다. 봉지막(270)은 유기발광층(262)과 제2 전극(263)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 한다. 이를 위해, 봉지막(270)은 적어도 하나의 무기막과 적어도 하나의 유기막을 포함할 수 있다.A sealing film (270) is formed on the second electrode (263). The sealing film (270) serves to prevent oxygen or moisture from penetrating into the organic light-emitting layer (262) and the second electrode (263). To this end, the sealing film (270) may include at least one inorganic film and at least one organic film.

예를 들어, 봉지막(270)은 제1 무기막(271), 유기막(272), 및 제2 무기막(273)을 포함할 수 있다. 이 경우, 제1 무기막(271)은 제2 전극(263)을 덮도록 형성된다. 유기막(272)은 제1 무기막(271)을 덮도록 형성된다. 유기막(272)은 이물들(particles)이 제1 무기막(271)을 뚫고 유기발광층(262)과 제2 전극(263)에 투입되는 것을 방지하기 위해 충분한 두께로 형성되는 것이 바람직하다. 제2 무기막(273)은 유기막(272)을 덮도록 형성된다.For example, the sealing film (270) may include a first inorganic film (271), an organic film (272), and a second inorganic film (273). In this case, the first inorganic film (271) is formed to cover the second electrode (263). The organic film (272) is formed to cover the first inorganic film (271). It is preferable that the organic film (272) be formed to have a sufficient thickness to prevent foreign substances (particles) from penetrating the first inorganic film (271) and entering the organic light-emitting layer (262) and the second electrode (263). The second inorganic film (273) is formed to cover the organic film (272).

제1 및 제2 무기막들(271, 273) 각각은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다. 유기막(272)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin)로 형성될 수 있다.Each of the first and second inorganic films (271, 273) may be formed of silicon nitride, aluminum nitride, zirconium nitride, titanium nitride, hafnium nitride, tantalum nitride, silicon oxide, aluminum oxide or titanium oxide. The organic film (272) may be formed of acrylic resin, epoxy resin, phenolic resin, polyamide resin or polyimide resin.

봉지막(270) 상에는 제1 내지 제3 컬러필터들(미도시)과 블랙 매트릭스(미도시)이 형성될 수 있다. 적색 발광부에는 적색 컬러필터가 형성되고, 청색 발광부에는 청색 컬러필터가 형성되며, 녹색 발광부에는 녹색 컬러필터가 형성될 수 있다.First to third color filters (not shown) and a black matrix (not shown) may be formed on the sealing film (270). A red color filter may be formed on the red light-emitting portion, a blue color filter may be formed on the blue light-emitting portion, and a green color filter may be formed on the green light-emitting portion.

제1 기판(111)의 봉지막(270)과 제2 기판(112)의 컬러필터들(미도시)은 접착층(미도시)을 이용하여 접착되며, 이로 인해 제1 기판(111)과 제2 기판(112)은 합착될 수 있다. 접착층(미도시)은 투명한 접착 레진일 수 있다.The sealing film (270) of the first substrate (111) and the color filters (not shown) of the second substrate (112) are bonded using an adhesive layer (not shown), thereby allowing the first substrate (111) and the second substrate (112) to be bonded together. The adhesive layer (not shown) may be a transparent adhesive resin.

도 7은 본 발명의 일 실시예에 따른 표시장치의 제조방법을 설명하기 위한 흐름도이고, 도 8a 내지 도 8h는 본 발명의 일 실시예에 따른 표시장치의 제조방법을 설명하기 위한 단면도들이다.FIG. 7 is a flowchart for explaining a method for manufacturing a display device according to one embodiment of the present invention, and FIGS. 8a to 8h are cross-sectional views for explaining a method for manufacturing a display device according to one embodiment of the present invention.

먼저, 제1 기판(111) 상에 표시 영역(DA)에 제1 전극(261)을 형성한다(S701).First, a first electrode (261) is formed in a display area (DA) on a first substrate (111) (S701).

도 8a와 같이 표시 영역(DA)에 제1 전극(261)을 형성한다. 보다 구체적으로, 제1 전극(261)을 형성하기 전에 제1 기판(111) 상에 박막 트랜지스터(210)를 형성할 수 있다. 제1 기판(111) 상에 버퍼막을 형성할 수 있다. 버퍼막은 투습에 취약한 제1 기판(111)을 통해 침투하는 수분으로부터 박막 트랜지스터(210)와 유기발광소자(260)를 보호하기 위한 것으로, 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 버퍼막은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), SiON 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 버퍼막은 CVD법(Chemical Vapor Deposition)을 이용하여 형성될 수 있다.As shown in Fig. 8a, a first electrode (261) is formed in the display area (DA). More specifically, a thin film transistor (210) may be formed on a first substrate (111) before forming the first electrode (261). A buffer film may be formed on the first substrate (111). The buffer film is intended to protect the thin film transistor (210) and the organic light-emitting element (260) from moisture penetrating through the first substrate (111) which is vulnerable to moisture permeation, and may be formed of a plurality of inorganic films that are alternately laminated. For example, the buffer film may be formed as a multi-film in which one or more inorganic films of a silicon oxide film (SiO x ), a silicon nitride film (SiN x ), and SiON are alternately laminated. The buffer film may be formed using a CVD (Chemical Vapor Deposition) method.

그리고 나서, 버퍼막 상에 박막 트랜지스터의 액티브층(211)을 형성한다. 구체적으로, 스퍼터링법(Sputtering) 또는 MOCVD법(Metal Organic Chemical Vapor Deposition) 등을 이용하여 버퍼막 상의 전면에 액티브 금속층을 형성한다. 그리고 나서, 포토 레지스트 패턴을 이용한 마스크 공정으로 액티브 금속층을 패터닝하여 액티브층(211)을 형성한다. 액티브층(211)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다.Then, an active layer (211) of a thin film transistor is formed on the buffer film. Specifically, an active metal layer is formed on the entire surface of the buffer film using a sputtering method or a MOCVD method (Metal Organic Chemical Vapor Deposition). Then, the active metal layer is patterned using a mask process using a photoresist pattern to form the active layer (211). The active layer (211) can be formed of a silicon-based semiconductor material or an oxide-based semiconductor material.

그리고 나서, 액티브층(211) 상에 게이트 절연막(220)을 형성한다. 게이트 절연막(220)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.Then, a gate insulating film (220) is formed on the active layer (211). The gate insulating film (220) can be formed of an inorganic film, for example, a silicon oxide film (SiO x ), a silicon nitride film (SiN x ), or a multi-film thereof.

그리고 나서, 게이트 절연막(220) 상에 박막 트랜지스터(210)의 게이트 전극(212)을 형성한다. 구체적으로, 스퍼터링법 또는 MOCVD법 등을 이용하여 게이트 절연막(220) 상의 전면(全面)에 제1 금속층을 형성한다. 그 다음, 포토 레지스트 패턴을 이용한 마스크 공정으로 제1 금속층을 패터닝하여 게이트 전극(212)을 형성한다. 게이트 전극(212)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.Then, a gate electrode (212) of a thin film transistor (210) is formed on the gate insulating film (220). Specifically, a first metal layer is formed on the entire surface of the gate insulating film (220) using a sputtering method or a MOCVD method. Then, the first metal layer is patterned using a mask process using a photoresist pattern to form the gate electrode (212). The gate electrode (212) can be formed as a single layer or multiple layers made of one of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu), or an alloy thereof.

그리고 나서, 게이트 전극(212) 상에 층간 절연막(230)을 형성한다. 층간 절연막(230)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.Then, an interlayer insulating film (230) is formed on the gate electrode (212). The interlayer insulating film (230) can be formed of an inorganic film, for example, a silicon oxide film (SiO x ), a silicon nitride film (SiN x ), or a multi-film thereof.

그리고 나서, 게이트 절연막(220)과 층간 절연막(230)을 관통하여 액티브층(211)을 노출시키는 콘택홀들을 형성한다.Then, contact holes are formed to expose the active layer (211) by penetrating the gate insulating film (220) and the interlayer insulating film (230).

그리고 나서, 층간 절연막(230) 상에 박막 트랜지스터(210)의 소스 및 드레인전극들(213, 214)을 형성한다. 구체적으로, 스퍼터링법 또는 MOCVD법 등을 이용하여 층간 절연막(230) 상의 전면에 제2 금속층을 형성한다. 그 다음, 포토 레지스트 패턴을 이용한 마스크 공정으로 제2 금속층을 패터닝하여 소스 및 드레인전극들(213, 214)을 형성한다. 소스 및 드레인전극들(213, 214) 각각은 게이트 절연막(220)과 층간 절연막(230)을 관통하는 콘택홀을 통해 액티브층(211)에 접속될 수 있다. 소스 및 드레인전극들(213, 214)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.Then, the source and drain electrodes (213, 214) of the thin film transistor (210) are formed on the interlayer insulating film (230). Specifically, a second metal layer is formed on the entire surface of the interlayer insulating film (230) using a sputtering method or a MOCVD method. Then, the second metal layer is patterned using a mask process using a photoresist pattern to form the source and drain electrodes (213, 214). Each of the source and drain electrodes (213, 214) can be connected to the active layer (211) through a contact hole penetrating the gate insulating film (220) and the interlayer insulating film (230). The source and drain electrodes (213, 214) may be formed as a single layer or multiple layers made of one of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu) or an alloy thereof.

그리고 나서, 박막 트랜지스터(210)의 소스 및 드레인전극들(213, 214) 상에 보호막(240)을 형성한다. 보호막(240)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다. 보호막(240)은 CVD법을 이용하여 형성될 수 있다.Then, a protective film (240) is formed on the source and drain electrodes (213, 214) of the thin film transistor (210). The protective film (240) may be formed of an inorganic film, for example, a silicon oxide film (SiO x ), a silicon nitride film (SiN x ), or a multi-film thereof. The protective film (240) may be formed using a CVD method.

그리고 나서, 보호막(240) 상에 박막 트랜지스터(210)로 인한 단차를 평탄화하기 위한 평탄화막(250)을 형성한다. 평탄화막(250)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.Then, a planarization film (250) is formed on the protective film (240) to planarize the step caused by the thin film transistor (210). The planarization film (250) can be formed of an organic film such as an acrylic resin, an epoxy resin, a phenolic resin, a polyamide resin, or a polyimide resin.

그리고 나서, 평탄화막(250) 상에 유기발광소자(260)의 제1 전극(261)을 형성한다. 구체적으로, 스퍼터링법 또는 MOCVD법 등을 이용하여 평탄화막(280) 상의 전면에 제3 금속층을 형성한다. 그리고 나서, 포토 레지스트 패턴을 이용한 마스크 공정으로 제3 금속층을 패터닝하여 제1 전극(261)을 형성한다. 제1 전극(261)은 보호막(240)과 평탄화막(250)을 관통하는 콘택홀을 통해 박막 트랜지스터(220)의 소스전극(223)에 접속될 수 있다. 제1 전극(261)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)과 같은 반사율이 높은 금속물질로 형성될 수 있다.Then, a first electrode (261) of an organic light-emitting element (260) is formed on the planarization film (250). Specifically, a third metal layer is formed on the entire surface of the planarization film (280) using a sputtering method or an MOCVD method. Then, the third metal layer is patterned using a mask process using a photoresist pattern to form the first electrode (261). The first electrode (261) can be connected to the source electrode (223) of the thin film transistor (220) through a contact hole penetrating the protective film (240) and the planarization film (250). The first electrode (261) can be formed of a metal material having a high reflectivity, such as a laminated structure of aluminum and titanium (Ti/Al/Ti), a laminated structure of aluminum and ITO (ITO/Al/ITO), an APC alloy, and a laminated structure of an APC alloy and ITO (ITO/APC/ITO).

다음, 제1 전극(261)의 가장자리를 덮도록 뱅크(B)를 형성한다(S702).Next, a bank (B) is formed to cover the edge of the first electrode (261) (S702).

도 8b와 같이 발광부들(RE, GE, BE)을 구획하기 위해 평탄화막(250) 상에서 제1 전극(261)의 가장자리를 덮도록 뱅크(B)를 형성한다. 뱅크(B)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.As shown in Fig. 8b, a bank (B) is formed on a planarizing film (250) to cover the edge of the first electrode (261) in order to partition the light-emitting parts (RE, GE, BE). The bank (B) can be formed of an organic film such as an acrylic resin, an epoxy resin, a phenolic resin, a polyamide resin, or a polyimide resin.

보다 구체적으로, 평탄화막(250) 및 제1 전극(261) 상에 뱅크형성물질을 도포한 후 노광 처리를 한다. 이때, 노광 처리는 개구부와 차단부로 이루어진 제1 마스크를 사용할 수 있다. 개구부는 뱅크(B)를 형성하고자 하는 영역과 대응된다. 이후, 제1 마스크의 차단부와 대응되는 영역의 뱅크형성물질을 현상액에 의해 제거한다.More specifically, after applying a bank forming material on the flattening film (250) and the first electrode (261), exposure treatment is performed. At this time, the exposure treatment can use a first mask consisting of an opening and a blocking portion. The opening portion corresponds to an area where a bank (B) is to be formed. Thereafter, the bank forming material in an area corresponding to the blocking portion of the first mask is removed using a developer.

다음, 뱅크(B) 상에 차단막(BL)을 형성한다(S703).Next, a barrier film (BL) is formed on the bank (B) (S703).

도 8c와 같이 뱅크(B) 상에 일정 간격으로 이격된 복수의 패턴들로 이루어진 차단막(BL)을 형성한다. 이러한 차단막(BL)은 무기막으로서, 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다.As shown in Fig. 8c, a barrier film (BL) is formed on a bank (B) consisting of a plurality of patterns spaced at regular intervals. This barrier film (BL) is an inorganic film and can be formed of silicon nitride, aluminum nitride, zirconium nitride, titanium nitride, hafnium nitride, tantalum nitride, silicon oxide, aluminum oxide, or titanium oxide.

차단막(BL)은 CVD(Chemical Vapor Deposition) 기법 또는 ALD(Atomic Layer Deposition) 기법을 이용하여 뱅크(B) 상에 증착될 수 있다. 보다 구체적으로, 뱅크(B) 상에 제2 마스크를 배치한 후 차단막(BL)을 수헝하는 원소를 포함하는 가스를 공급한다. 이때, 제2 마스크는 개구부와 차단부로 이루어지고, 개구부는 차단막(BL)을 형성하고자 하는 영역과 대응된다. 상기 공급된 가스는 제2 마스크의 개구부와 대응되는 영역의 뱅크(B) 표면에서 화학적 반응이 일어나고, 이에 따라, 차단막(BL)이 형성된다.The barrier film (BL) can be deposited on the bank (B) using a chemical vapor deposition (CVD) technique or an atomic layer deposition (ALD) technique. More specifically, after a second mask is placed on the bank (B), a gas including an element for forming the barrier film (BL) is supplied. At this time, the second mask is composed of an opening and a barrier film, and the opening corresponds to a region where the barrier film (BL) is to be formed. The supplied gas causes a chemical reaction on the surface of the bank (B) in the region corresponding to the opening of the second mask, thereby forming the barrier film (BL).

다음, 차단막(BL) 상에 스페이서(S)를 형성한다(S704).Next, a spacer (S) is formed on the barrier film (BL) (S704).

도 8d와 같이 차단막(BL) 상에 스페이서(S)를 형성한다. 스페이서(S)는 차단막(BL)과 중첩되며, 형성 영역이 차단막(BL)이 형성된 영역 내에 포함되도록 형성된다. 이때, 스페이서(S)의 하부 면적은 차단막(BL)의 형성 면적과 동일하거나 작다. A spacer (S) is formed on the blocking film (BL) as shown in Fig. 8d. The spacer (S) overlaps the blocking film (BL) and is formed so that the formation area is included within the area where the blocking film (BL) is formed. At this time, the lower area of the spacer (S) is equal to or smaller than the formation area of the blocking film (BL).

이러한 스페이서(S)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다. 보다 구체적으로, 차단막(BL) 및 뱅크(B) 상에 스페이서 형성물질을 도포한 후 노광 처리를 한다. 이때, 노광 처리는 개구부와 차단부로 이루어진 제3 마스크를 사용할 수 있다. 개구부는 스페이서(S)를 형성하고자 하는 영역과 대응된다. 이후, 제3 마스크의 차단부와 대응되는 영역의 스페이서 형성물질을 현상액에 의해 제거한다.These spacers (S) can be formed of an organic film such as an acrylic resin, an epoxy resin, a phenolic resin, a polyamide resin, or a polyimide resin. More specifically, a spacer-forming material is applied on a blocking film (BL) and a bank (B), and then exposure treatment is performed. At this time, the exposure treatment can use a third mask composed of an opening and a blocking part. The opening part corresponds to an area where the spacer (S) is to be formed. Thereafter, the spacer-forming material in an area corresponding to the blocking part of the third mask is removed by a developer.

다음, 제1 전극(261) 상에 유기발광층(262) 및 제2 전극(263)을 형성한다(S705).Next, an organic light-emitting layer (262) and a second electrode (263) are formed on the first electrode (261) (S705).

도 8e와 같이 제1 전극(261) 상에 유기발광층(262)을 형성한다. 유기발광층(262)은 적색 발광층, 녹색 발광층 및 청색 발광층을 포함할 수 있다. 스페이서(S) 상에 제4 마스크를 배치한 후 적색 발광층을 형성한다. 이때, 제4 마스크는 개구부와 차단부로 이루어지고, 개구부는 적색 발광부(RE)와 대응된다. 그리고 나서, 제4 마스크를 이동하여 스페이서(S) 상에 배치한 후 녹색 발광층을 형성한다. 이때, 제4 마스크의 개구부는 녹색 발광부(GE)와 대응된다. 그리고 나서, 제4 마스크를 이동하여 스페이서(S) 상에 배치한 후 청색 발광층을 형성한다. 이때, 제4 마스크의 개구부는 청색 발광부(BE)와 대응된다. 상술한 바에 따르면, 유기발광층(262)은 적색 발광층, 녹색 발광층 및 청색 발광층 순으로 형성되나, 이에 한정되지 않는다. 적색 발광층, 녹색 발광층 및 청색 발광층의 적층 순서는 변경될 수 있다.As shown in Fig. 8e, an organic light-emitting layer (262) is formed on the first electrode (261). The organic light-emitting layer (262) may include a red light-emitting layer, a green light-emitting layer, and a blue light-emitting layer. After a fourth mask is placed on the spacer (S), a red light-emitting layer is formed. At this time, the fourth mask is composed of an opening and a blocking portion, and the opening corresponds to the red light-emitting portion (RE). Then, the fourth mask is moved and placed on the spacer (S), and a green light-emitting layer is formed. At this time, the opening of the fourth mask corresponds to the green light-emitting portion (GE). Then, the fourth mask is moved and placed on the spacer (S), and a blue light-emitting layer is formed. At this time, the opening of the fourth mask corresponds to the blue light-emitting portion (BE). According to the above, the organic light-emitting layer (262) is formed in the order of a red light-emitting layer, a green light-emitting layer, and a blue light-emitting layer, but is not limited thereto. The stacking order of the red emitting layer, green emitting layer, and blue emitting layer can be changed.

그리고 나서, 도 8f와 같이 유기발광층(262) 상에 제2 전극(263)을 형성한다. 제2 전극(263)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 제2 전극(263) 상에는 캡핑층(capping layer)이 형성될 수 있다.Then, as shown in FIG. 8f, a second electrode (263) is formed on the organic light-emitting layer (262). The second electrode (263) may be formed of a transparent metal material (TCO, Transparent Conductive Material) such as ITO or IZO that can transmit light, or a semi-transmissive metal material (Semi-transmissive Conductive Material) such as magnesium (Mg), silver (Ag), or an alloy of magnesium (Mg) and silver (Ag). A capping layer may be formed on the second electrode (263).

다음, 표시 영역(DA)을 덮도록 봉지막(270)을 형성한다(S706).Next, a sealing film (270) is formed to cover the display area (DA) (S706).

도 8g와 같이 제2 전극(263) 상에 봉지막(270)을 형성한다. 보다 구체적으로, 표시 영역(DA)을 덮도록 제1 무기막(271)을 형성한다. 이때, 제1 무기막(271)은 CVD 기법 또는 ALD 기법을 이용하여 형성된다. 이러한 제1 무기막(271)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다.As shown in Fig. 8g, a sealing film (270) is formed on the second electrode (263). More specifically, a first inorganic film (271) is formed to cover the display area (DA). At this time, the first inorganic film (271) is formed using a CVD technique or an ALD technique. The first inorganic film (271) may be formed of silicon nitride, aluminum nitride, zirconium nitride, titanium nitride, hafnium nitride, tantalum nitride, silicon oxide, aluminum oxide, or titanium oxide.

그리고 나서, 제1 무기막(271)을 덮도록 유기막(272)을 형성한다. 유기막(272)은 유기발광층(262)에서 발광된 광을 99% 이상 통과시킬 수 있는 유기물질 예컨대, 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin)로 형성될 수 있다.Then, an organic film (272) is formed to cover the first inorganic film (271). The organic film (272) may be formed of an organic material capable of transmitting 99% or more of the light emitted from the organic light-emitting layer (262), such as an acrylic resin, an epoxy resin, a phenolic resin, a polyamide resin, or a polyimide resin.

그리고 나서, 유기막(272)을 덮도록 제2 무기막(273)을 형성한다. 제2 무기막(273)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다.Then, a second inorganic film (273) is formed to cover the organic film (272). The second inorganic film (273) can be formed of silicon nitride, aluminum nitride, zirconium nitride, titanium nitride, hafnium nitride, tantalum nitride, silicon oxide, aluminum oxide, or titanium oxide.

다음, 제1 기판(111)과 제2 기판(112)을 합착한다(S707).Next, the first substrate (111) and the second substrate (112) are joined (S707).

도 8h와 같이 제1 기판(111)에 제2 기판(112)을 합착시킨다. 도면에 구체적으로 도시하고 있지는 않지만, 제2 기판(112) 상에는 제1 내지 제3 컬러필터들(미도시)과 블랙 매트릭스(미도시)이 형성될 수 있다. 적색 발광부에는 적색 컬러필터가 형성되고, 청색 발광부에는 청색 컬러필터가 형성되며, 녹색 발광부에는 녹색 컬러필터가 형성될 수 있다. 이와 같은 경우, 제1 기판(111)의 봉지막(270)과 제2 기판(112)의 컬러필터들(미도시)은 접착층(미도시)을 이용하여 접착되며, 이로 인해 제1 기판(111)과 제2 기판(112)은 합착될 수 있다.As shown in FIG. 8h, a second substrate (112) is bonded to a first substrate (111). Although not specifically shown in the drawing, first to third color filters (not shown) and a black matrix (not shown) may be formed on the second substrate (112). A red color filter may be formed on a red light-emitting portion, a blue color filter may be formed on a blue light-emitting portion, and a green color filter may be formed on a green light-emitting portion. In this case, the sealing film (270) of the first substrate (111) and the color filters (not shown) of the second substrate (112) are bonded using an adhesive layer (not shown), and thus the first substrate (111) and the second substrate (112) may be bonded.

또는 제1 기판(111)의 봉지막(270) 상에 후속 공정을 통해 제1 내지 제3 컬러필터들(미도시)과 블랙 매트릭스(미도시)를 직접 형성할 수도 있다. 이와 같은 경우, 제1 기판(111)의 컬러필터들(미도시)과 제2 기판(112)은 접착층(미도시)을 이용하여 접착된다. Alternatively, the first to third color filters (not shown) and the black matrix (not shown) may be directly formed on the sealing film (270) of the first substrate (111) through a subsequent process. In this case, the color filters (not shown) of the first substrate (111) and the second substrate (112) are bonded using an adhesive layer (not shown).

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments of the present invention have been described in more detail with reference to the attached drawings, the present invention is not necessarily limited to these embodiments, and various modifications may be made without departing from the technical idea of the present invention. Accordingly, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention, but to explain it, and the scope of the technical idea of the present invention is not limited by these embodiments. Therefore, it should be understood that the embodiments described above are exemplary in all aspects and not restrictive. The protection scope of the present invention should be interpreted by the claims, and all technical ideas within a scope equivalent thereto should be interpreted as being included in the scope of the rights of the present invention.

100: 표시장치 110: 표시패널
111: 하부 기판 112: 상부 기판
120: 게이트 구동부 130: 소스 드라이브 IC
140: 연성필름 150: 회로보드
160: 타이밍 콘트롤러 210: 박막 트랜지스터
211: 액티브층 212: 게이트전극
213: 소스전극 214: 드레인전극
220: 게이트 절연막 230: 층간 절연막
240: 보호막 250: 평탄화막
260: 유기발광소자 261: 제1 전극
262: 유기발광층 263: 제2 전극
B: 뱅크 BL: 차단막
S: 스페이서 270: 봉지막
271: 제1 무기막 272: 유기막
273: 제2 무기막
100: Display device 110: Display panel
111: Lower substrate 112: Upper substrate
120: Gate driver 130: Source driver IC
140: Flexible film 150: Circuit board
160: Timing controller 210: Thin film transistor
211: Active layer 212: Gate electrode
213: Source electrode 214: Drain electrode
220: Gate insulating film 230: Interlayer insulating film
240: Shield 250: Flattening Shield
260: Organic light-emitting device 261: First electrode
262: Organic light-emitting layer 263: Second electrode
B: Bank BL: Barrier
S: Spacer 270: Sealing film
271: 1st weapon membrane 272: Organic membrane
273: Second Weapon Screen

Claims (15)

기판 상에 배치된 복수의 화소들;
상기 복수의 화소들을 구획하는 뱅크;
상기 뱅크의 양단부를 노출시키도록 상기 뱅크 상에 배치되고, 복수의 패턴들로 이루어진 차단막;
상기 차단막의 양단부의 상면을 노출시키도록 상기 차단막 상에 배치된 스페이서;
상기 뱅크 상에 배치되어 상기 차단막에 의해 노출된 상기 뱅크의 양단부의 상면을 커버하고, 상기 차단막의 양단부의 측면에 접촉하며, 상기 뱅크 상에 배치되는 상기 차단막을 사이에 두도록 배치된 유기발광층;
상기 스페이서, 상기 차단막의 양단부 및 상기 유기발광층을 덮도록 배치된 제2 전극; 및
상기 제2 전극을 커버하도록 배치된 봉지막을 포함하며,
상기 뱅크 상에 배치되는 상기 유기발광층의 두께는 상기 차단막의 두께보다 작은 표시장치.
A plurality of pixels arranged on a substrate;
A bank that partitions the above plurality of pixels;
A barrier film formed of a plurality of patterns and arranged on the bank so as to expose both ends of the bank;
A spacer positioned on the barrier so as to expose the upper surface of both ends of the barrier;
An organic light-emitting layer disposed on the bank, covering the upper surface of both ends of the bank exposed by the barrier film, contacting side surfaces of both ends of the barrier film, and positioned so as to sandwich the barrier film disposed on the bank;
A second electrode arranged to cover the spacer, both ends of the blocking film, and the organic light-emitting layer; and
It includes a sealing film arranged to cover the second electrode,
A display device in which the thickness of the organic light-emitting layer disposed on the bank is smaller than the thickness of the blocking film.
제1항에 있어서,
상기 차단막은 무기막으로 형성되는 것을 특징으로 하는 표시장치.
In the first paragraph,
A display device characterized in that the above barrier film is formed of an inorganic film.
제1항에 있어서,
상기 차단막은 상기 스페이서의 하부 면적보다 크게 형성되는 것을 특징으로 하는 표시장치.
In the first paragraph,
A display device characterized in that the above-mentioned barrier film is formed to be larger than the lower area of the spacer.
제1항에 있어서,
상기 스페이서의 형성영역은 상기 차단막의 형성영역 내에 포함되는 것을 특징으로 하는 표시장치.
In the first paragraph,
A display device characterized in that the formation area of the spacer is included within the formation area of the blocking film.
제1항에 있어서,
상기 뱅크 및 상기 스페이서는 유기막으로 형성되는 것을 특징으로 하는 표시장치.
In the first paragraph,
A display device characterized in that the above bank and the above spacer are formed of an organic film.
제1항에 있어서,
상기 스페이서는 상기 뱅크와 접촉되지 않는 것을 특징으로 하는 표시장치.
In the first paragraph,
A display device characterized in that the spacer does not come into contact with the bank.
제1항에 있어서,
상기 화소는,
상기 유기발광층;
상기 뱅크에 의해 노출된 영역에서 상기 유기발광층과 상기 기판 사이에 배치된 제1 전극; 및
상기 유기발광층 상에 배치된 상기 제2 전극을 포함하고,
상기 유기발광층은 적색 발광층, 녹색 발광층 및 청색 발광층을 포함하는 것을 특징으로 하는 표시장치.
In the first paragraph,
The above pixel is,
The above organic light-emitting layer;
A first electrode disposed between the organic light-emitting layer and the substrate in the area exposed by the bank; and
Including the second electrode disposed on the organic light-emitting layer,
A display device, characterized in that the organic light-emitting layer includes a red light-emitting layer, a green light-emitting layer, and a blue light-emitting layer.
제1항에 있어서,
상기 봉지막은 무기막을 포함하는 것을 특징으로 하는 표시장치.
In the first paragraph,
A display device characterized in that the above-mentioned sealing film includes an inorganic film.
제8항에 있어서,
상기 차단막의 두께는 상기 봉지막에 포함된 무기막의 두께 보다 얇은 것을 특징으로 하는 표시장치.
In Article 8,
A display device characterized in that the thickness of the above-mentioned barrier film is thinner than the thickness of the inorganic film included in the above-mentioned sealing film.
제1항에 있어서,
상기 차단막의 두께는 1㎛ 미만인 것을 특징으로 하는 표시장치.
In the first paragraph,
A display device characterized in that the thickness of the above barrier film is less than 1㎛.
기판 상에 제1 전극을 형성하는 단계;
상기 제1 전극의 가장자리를 덮도록 뱅크를 형성하는 단계;
상기 뱅크의 양단부를 노출시키도록 상기 뱅크 상에 차단막을 형성하는 단계;
상기 차단막의 양단부의 상면을 노출시키도록 상기 차단막 상에 스페이서를 형성하는 단계;
상기 뱅크 상에 배치되어 상기 차단막에 의해 노출된 상기 뱅크의 양단부의 상면을 커버하고, 상기 차단막의 양단부의 측면에 접촉하며, 상기 뱅크 상에 배치되는 상기 차단막을 사이에 두도록 유기발광층을 형성하는 단계;
상기 스페이서, 상기 차단막의 양단부 및 상기 유기발광층을 덮도록 제2 전극을 형성하는 단계; 및
상기 제2 전극을 커버하도록 봉지막을 형성하는 단계를 포함하며,
상기 뱅크 상에 배치되는 상기 유기발광층의 두께는 상기 차단막의 두께보다 작은 표시장치의 제조방법.
A step of forming a first electrode on a substrate;
A step of forming a bank to cover the edge of the first electrode;
A step of forming a barrier film on the bank so as to expose both ends of the bank;
A step of forming a spacer on the barrier film so as to expose the upper surface of both ends of the barrier film;
A step of forming an organic light-emitting layer so as to cover the upper surface of both ends of the bank exposed by the barrier film and contact the side surfaces of both ends of the barrier film, and to sandwich the barrier film disposed on the bank;
A step of forming a second electrode to cover the spacer, both ends of the blocking film, and the organic light-emitting layer; and
A step of forming a sealing film to cover the second electrode is included.
A method for manufacturing a display device, wherein the thickness of the organic light-emitting layer disposed on the bank is smaller than the thickness of the blocking film.
제11항에 있어서, 상기 차단막을 형성하는 단계는,
상기 차단막을 일정의 간격으로 이격된 복수개의 패턴들로 형성하는 것을 특징으로 하는 표시장치의 제조방법.
In the 11th paragraph, the step of forming the barrier film comprises:
A method for manufacturing a display device, characterized in that the above-mentioned barrier film is formed of a plurality of patterns spaced at regular intervals.
제11항에 있어서, 상기 차단막을 형성하는 단계는,
CVD(Chemical Vapor Deposition) 기법 또는 ALD(Atomic Layer Deposition) 기법을 이용하여 무기막을 증착하여 상기 차단막을 형성하는 것을 특징으로 하는 표시장치의 제조방법.
In the 11th paragraph, the step of forming the barrier film comprises:
A method for manufacturing a display device, characterized in that the barrier film is formed by depositing an inorganic film using a CVD (Chemical Vapor Deposition) technique or an ALD (Atomic Layer Deposition) technique.
제11항에 있어서,
상기 스페이서는 상기 차단막의 양단부를 제외한 나머지 부분과 중첩되도록 형성되는 것을 특징으로 하는 표시장치의 제조방법.
In Article 11,
A method for manufacturing a display device, characterized in that the spacer is formed to overlap the remaining portion of the blocking film except for both ends.
제11항에 있어서,
상기 차단막은 상기 스페이서의 하부 면적보다 크게 형성되는 것을 특징으로 하는 표시장치의 제조방법.
In Article 11,
A method for manufacturing a display device, characterized in that the above-mentioned barrier film is formed to have a larger area than the lower surface of the spacer.
KR1020160180720A 2016-12-28 2016-12-28 Display device and method for manufacturing thereof Active KR102748549B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160180720A KR102748549B1 (en) 2016-12-28 2016-12-28 Display device and method for manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160180720A KR102748549B1 (en) 2016-12-28 2016-12-28 Display device and method for manufacturing thereof

Publications (2)

Publication Number Publication Date
KR20180076496A KR20180076496A (en) 2018-07-06
KR102748549B1 true KR102748549B1 (en) 2025-01-02

Family

ID=62921036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160180720A Active KR102748549B1 (en) 2016-12-28 2016-12-28 Display device and method for manufacturing thereof

Country Status (1)

Country Link
KR (1) KR102748549B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102898153B1 (en) 2019-12-27 2025-12-09 엘지디스플레이 주식회사 Transparent display device
JPWO2022175774A1 (en) * 2021-02-19 2022-08-25

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014103424A (en) * 2014-03-10 2014-06-05 Sharp Corp Organic el display
JP2016225322A (en) 2011-05-12 2016-12-28 株式会社半導体エネルギー研究所 Method for manufacturing light emitting device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140120427A (en) * 2013-04-02 2014-10-14 삼성디스플레이 주식회사 Organic light emitting diode display and method for manufacturing organic light emitting diode display

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016225322A (en) 2011-05-12 2016-12-28 株式会社半導体エネルギー研究所 Method for manufacturing light emitting device
JP2014103424A (en) * 2014-03-10 2014-06-05 Sharp Corp Organic el display

Also Published As

Publication number Publication date
KR20180076496A (en) 2018-07-06

Similar Documents

Publication Publication Date Title
KR102611500B1 (en) Organic light emitting display device and method for manufacturing the same
KR102805657B1 (en) Organic light emitting display
KR102656795B1 (en) Organic light emitting display device and method for manufacturing the same
KR102589245B1 (en) Display device and method for manufacturing thereof
KR102481863B1 (en) Display device
KR102489225B1 (en) Display device and method for manufacturing thereof
KR102431788B1 (en) Display device
KR102456123B1 (en) Display device
KR102692259B1 (en) Display device and method for manufacturing thereof
KR102731256B1 (en) Display device and method for manufacturing thereof
KR102426268B1 (en) Display device and method for manufacturing thereof
KR102512418B1 (en) Display device
US20250024709A1 (en) Display device
KR20210037352A (en) Display device
WO2016152775A1 (en) Display device
KR102542873B1 (en) Display device
JP6995581B2 (en) Luminous display device and its manufacturing method
KR102593332B1 (en) Organic light emitting display device and method of manufacturing the same
KR102698318B1 (en) Organic light emitting display device and method of manufacturing the same
KR102646212B1 (en) Organic light emitting display device
KR102748549B1 (en) Display device and method for manufacturing thereof
KR102398001B1 (en) Organic light emitting display device
KR102431313B1 (en) Organic light emitting display device
KR102787485B1 (en) Organic light emitting display device
KR102665541B1 (en) Display device and method for manufacturing thereof

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PX0901 Re-examination

St.27 status event code: A-2-3-E10-E12-rex-PX0901

PX0701 Decision of registration after re-examination

St.27 status event code: A-3-4-F10-F13-rex-PX0701

X701 Decision to grant (after re-examination)
PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000