[go: up one dir, main page]

KR102747752B1 - Hybrid buck converter - Google Patents

Hybrid buck converter Download PDF

Info

Publication number
KR102747752B1
KR102747752B1 KR1020220123966A KR20220123966A KR102747752B1 KR 102747752 B1 KR102747752 B1 KR 102747752B1 KR 1020220123966 A KR1020220123966 A KR 1020220123966A KR 20220123966 A KR20220123966 A KR 20220123966A KR 102747752 B1 KR102747752 B1 KR 102747752B1
Authority
KR
South Korea
Prior art keywords
transistor
phase
capacitor
buck converter
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020220123966A
Other languages
Korean (ko)
Other versions
KR20240044666A (en
Inventor
김철우
박인호
전진우
김현진
박태형
류재원
Original Assignee
고려대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교산학협력단 filed Critical 고려대학교산학협력단
Priority to KR1020220123966A priority Critical patent/KR102747752B1/en
Publication of KR20240044666A publication Critical patent/KR20240044666A/en
Application granted granted Critical
Publication of KR102747752B1 publication Critical patent/KR102747752B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/072—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate an output voltage whose value is lower than the input voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from DC input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명에 따르면, 하이브리드 벅 컨버터에 있어서, 인덕터; 상기 인덕터의 일 단에 연결된 제1 커패시터; 상기 인덕터의 타 단에 연결된 제2 커패시터; 및 상기 인덕터, 상기 제1 커패시터 및 상기 제2 커패시터 중 적어도 하나에 연결되고 게이트 전압에 의해 턴온 또는 턴오프되는 복수의 트랜지스터를 포함하고, 상기 하이브리드 벅 컨버터가 제2 상 동작 시 듀티비에 따라 설정된 제1 페이즈에서는 상기 인덕터는 충전되고 상기 제1 커패시터 및 상기 제2 커패시터는 방전되고, 상기 제2 상 동작 시 상기 듀티비에 따라 설정된 제2 페이즈에서는 상기 인덕터는 방전되고 상기 제1 커패시터 및 상기 제2 커패시터는 충전하도록 동작하는 하이브리드 벅 컨버터이다.According to the present invention, a hybrid buck converter comprises: an inductor; a first capacitor connected to one end of the inductor; a second capacitor connected to the other end of the inductor; and a plurality of transistors connected to at least one of the inductor, the first capacitor and the second capacitor and turned on or off by a gate voltage, wherein the hybrid buck converter operates such that in a first phase set according to a duty ratio when the second phase is operated, the inductor is charged and the first capacitor and the second capacitor are discharged, and in a second phase set according to the duty ratio when the second phase is operated, the inductor is discharged and the first capacitor and the second capacitor are charged.

Description

하이브리드 벅 컨버터{HYBRID BUCK CONVERTER}Hybrid Buck Converter{HYBRID BUCK CONVERTER}

본 발명은 하이브리드 벅 컨버터에 관한 것이다.The present invention relates to a hybrid buck converter.

전원 회로는 다양한 전자 장치들을 구동하기 위한 가장 기본적인 구성이다. 최근에는 차량용 반도체나 모바일 기기의 사용이 증가함에 따라 고효율의 직류-직류(DC-DC) 컨버터의 수요도 증가하고 있다. 예를 들어, 스마트폰의 경우 여러 어플리케이션의 구동 및 기능을 수행하게 됨에 따라서 더 큰 배터리 용량, 높은 전력 효율에 대한 수요가 증가하고 있으며, 이에 따라 고효율의 직류-직류 컨버터를 필요로 한다.Power circuits are the most basic components for driving various electronic devices. Recently, as the use of automotive semiconductors and mobile devices increases, the demand for high-efficiency DC-DC converters is also increasing. For example, in the case of smartphones, as they drive and perform various applications, the demand for larger battery capacity and high power efficiency is increasing, and accordingly, high-efficiency DC-DC converters are required.

하지만, 높은 효율의 컨버터는 직렬 저항이 낮고 면적이 큰 인덕터를 사용하게 되는데, 이 경우 칩 면적이 넓어져서 휴대성을 강조하는 스마트폰을 구성하기 어렵다는 문제점이 있다.However, high-efficiency converters use inductors with low series resistance and large area, which increases the chip area and makes it difficult to design smartphones that emphasize portability.

또한, 높은 전력을 전달할수록 컨버터에 포함된 각 스위치에 걸리는 전력이 증가함에 따라 고효율의 컨버터를 구성하기가 어렵다는 문제점이 있다.In addition, there is a problem that it is difficult to configure a high-efficiency converter because the power required for each switch included in the converter increases as the higher power is transmitted.

대한민국 공개특허 제 10-2022-0054094호Republic of Korea Publication Patent No. 10-2022-0054094 대한민국 공개특허 제 10-2020-0105202호Republic of Korea Publication Patent No. 10-2020-0105202

본 발명은 상술한 과제를 해결하기 위한 것으로서, 본 발명의 목적은 직류-직류(DC-DC) 컨버터의 칩 면적을 개선하는데 있다. 본 발명은 커패시터를 통해 추가적인 경로를 형성하여 인덕터의 전류를 감소시킬 수 있으며, 감소된 인덕터의 전류를 기반으로 효율이 높은 강압 컨버터를 설계할 수 있다.The present invention is to solve the above-described problems, and the purpose of the present invention is to improve the chip area of a DC-DC converter. The present invention can reduce the current of an inductor by forming an additional path through a capacitor, and can design a high-efficiency step-down converter based on the reduced inductor current.

또한, 컨버터는 높은 전력을 전달할수록 스위치에서 소모되는 전력 또한 증가하여 높은 효율의 컨버터를 구성하기 어렵다는 문제가 있는데, 본 발명은 트랜지스터의 게이트 전압을 감소시켜 짧은 길이의 트랜지스터를 구성할 수 있으며, 그로 인해 더 작은 저항으로 설계가 가능하여 높은 효율의 컨버터를 구성할 수 있다.In addition, there is a problem that the converter is difficult to configure a high-efficiency converter because the power consumed in the switch also increases as the converter transmits high power. However, the present invention reduces the gate voltage of the transistor to configure a short-length transistor, and thus enables a design with smaller resistance, thereby configuring a high-efficiency converter.

본 발명은 하이브리드 벅 컨버터에 있어서, 인덕터; 상기 인덕터의 일 단에 연결된 제1 커패시터; 상기 인덕터의 타 단에 연결된 제2 커패시터; 및 상기 인덕터, 상기 제1 커패시터 및 상기 제2 커패시터 중 적어도 하나에 연결되고 게이트 전압에 의해 턴온 또는 턴오프되는 복수의 트랜지스터를 포함하고, 상기 하이브리드 벅 컨버터가 제2 상 동작 시 듀티비에 따라 설정된 제1 페이즈에서는 상기 인덕터는 충전되고 상기 제1 커패시터 및 상기 제2 커패시터는 방전되고, 상기 제2 상 동작 시 상기 듀티비에 따라 설정된 제2 페이즈에서는 상기 인덕터는 방전되고 상기 제1 커패시터 및 상기 제2 커패시터는 충전하도록 동작할 수 있다.The present invention relates to a hybrid buck converter, comprising: an inductor; a first capacitor connected to one end of the inductor; a second capacitor connected to the other end of the inductor; and a plurality of transistors connected to at least one of the inductor, the first capacitor and the second capacitor and turned on or off by a gate voltage, wherein the hybrid buck converter can operate such that in a first phase set according to a duty ratio when the second phase is operated, the inductor is charged and the first capacitor and the second capacitor are discharged, and in a second phase set according to the duty ratio when the second phase is operated, the inductor is discharged and the first capacitor and the second capacitor are charged.

본 발명의 일 실시 예에 있어서, 상기 복수의 트랜지스터는 제1 트랜지스터 내지 제6 트랜지스터를 포함하고, 상기 하이브리드 벅 컨버터는 상기 제2 상 동작 시 상기 듀티비에 따라 설정된 상기 제1 페이즈에서는 상기 제1 트랜지스터 및 상기 제3 내지 제5 트랜지스터는 턴온 되고, 상기 제2 트랜지스터 및 상기 제6 트랜지스터는 턴오프 되고, 상기 하이브리드 벅 컨버터는 상기 제2 상 동작 시 상기 듀티비에 따라 설정된 상기 제2 페이즈에서는 상기 제2 트랜지스터 및 상기 제6 트랜지스터는 턴온 되고, 상기 제1 트랜지스터 및 상기 제3 내지 제5 트랜지스터는 턴오프 될 수 있다.In one embodiment of the present invention, the plurality of transistors include first to sixth transistors, and the hybrid buck converter may be configured such that in the first phase set according to the duty ratio during the second phase operation, the first transistor and the third to fifth transistors are turned on, and the second transistor and the sixth transistor are turned off, and the hybrid buck converter may be configured such that in the second phase set according to the duty ratio during the second phase operation, the second transistor and the sixth transistor are turned on, and the first transistor and the third to fifth transistors are turned off.

본 발명의 일 실시 예에 있어서, 상기 복수의 트랜지스터는 제1 트랜지스터 내지 제6 트랜지스터를 포함하고, 상기 하이브리드 벅 컨버터가 전압 변환율이 제1 구간에서 제3 상 동작 시, 제1-1 페이즈에서는 상기 인덕터와 상기 제2 커패시터가 충전되며 상기 제1 커패시터는 방전되고, 상기 전압 변환율이 제1 구간에서 상기 제3 상 동작 시, 제1-2 페이즈에서는 상기 인덕터와 상기 제1 커패시터가 충전되며 상기 제2 커패시터는 방전되고, 상기 전압 변환율이 제1 구간에서 상기 제3 상 동작 시, 제1-3 페이즈에서는 상기 인덕터는 방전되며 상기 제1 커패시터 및 상기 제2 커패시터는 충전할 수 있다.In one embodiment of the present invention, the plurality of transistors include first to sixth transistors, and when the voltage conversion rate of the hybrid buck converter is in the third-phase operation in the first section, in the 1-1 phase, the inductor and the second capacitor are charged and the first capacitor is discharged, when the voltage conversion rate is in the third-phase operation in the first section, in the 1-2 phase, the inductor and the first capacitor are charged and the second capacitor is discharged, and when the voltage conversion rate is in the third-phase operation in the first section, in the 1-3 phase, the inductor can be discharged and the first capacitor and the second capacitor can be charged.

본 발명의 일 실시 예에 있어서, 상기 하이브리드 벅 컨버터는 상기 전압 변환율이 제1 구간에서 상기 제3 상 동작 시, 상기 제1-1 페이즈에서는 상기 제1 트랜지스터, 상기 제3 트랜지스터 및 상기 제6 트랜지스터가 턴온 되고, 상기 제2 트랜지스터 및 상기 제4 내지 제5 트랜지스터는 턴오프 되고, 상기 제1-2 페이즈에서는 상기 제2 트랜지스터 및 상기 제4 내지 제5 트랜지스터가 턴온 되고, 상기 제1 트랜지스터, 상기 제3 트랜지스터 및 상기 제6 트랜지스터는 턴오프 되고, 상기 제1-3 페이즈에서는 상기 제2 트랜지스터 및 상기 제6 트랜지스터가 턴온 되고, 상기 제1 트랜지스터 및 상기 제3 내지 제5 트랜지스터는 턴오프 될 수 있다.In one embodiment of the present invention, the hybrid buck converter may be such that when the voltage conversion rate is in the first section and the third phase is operated, in the 1-1 phase, the first transistor, the third transistor and the sixth transistor may be turned on, the second transistor and the fourth to fifth transistors may be turned off, in the 1-2 phase, the second transistor and the fourth to fifth transistors may be turned on, the first transistor, the third transistor and the sixth transistor may be turned off, and in the 1-3 phase, the second transistor and the sixth transistor may be turned on, and the first transistor and the third to fifth transistors may be turned off.

본 발명의 일 실시 예에 있어서, 상기 복수의 트랜지스터는 제1 트랜지스터 내지 제6 트랜지스터를 포함하고, 상기 하이브리드 벅 컨버터가 전압 변환율이 제2 구간에서 제3 상 동작 시, 제2-1 페이즈에서는 상기 인덕터는 충전되며 상기 제1 커패시터 및 상기 제2 커패시터는 방전되고, 상기 전압 변환율이 제2 구간에서 상기 제3 상 동작 시, 제2-2 페이즈에서는 상기 인덕터와 상기 제1 커패시터는 방전되며 상기 제2 커패시터는 충전되고, 상기 전압 변환율이 제2 구간에서 상기 제3 상 동작 시, 제2-3 페이즈에서는 상기 제1 커패시터는 충전되며 상기 인덕터와 상기 제2 커패시터는 방전될 수 있다.In one embodiment of the present invention, the plurality of transistors include first to sixth transistors, and when the hybrid buck converter operates in a third phase in a second section at a voltage conversion rate, in a second-first phase, the inductor is charged and the first capacitor and the second capacitor are discharged, when the voltage conversion rate operates in the third phase in the second section, in a second-second phase, the inductor and the first capacitor are discharged and the second capacitor is charged, and when the voltage conversion rate operates in the third phase in the second section, in a second-third phase, the first capacitor is charged and the inductor and the second capacitor are discharged.

본 발명의 일 실시 예에 있어서, 상기 하이브리드 벅 컨버터는 상기 전압 변환율이 제2 구간에서 상기 제3 상 동작 시, 상기 제2-1 페이즈에서는 상기 제1 트랜지스터 및 상기 제3 내지 제5 트랜지스터가 턴온 되고, 상기 제2 트랜지스터 및 상기 제6 트랜지스터는 턴오프 되고, 상기 제2-2 페이즈에서는 상기 제1 트랜지스터, 상기 제3 트랜지스터 및 상기 제6 트랜지스터가 턴온 되고, 상기 제2 트랜지스터 및 상기 제4 내지 제5 트랜지스터는 턴오프 되고, 상기 제2-3 페이즈에서는 상기 제2 트랜지스터 및 상기 제4 내지 제5 트랜지스터가 턴온 되고, 상기 제1 트랜지스터, 상기 제3 트랜지스터 및 상기 제6 트랜지스터는 턴오프 될 수 있다.In one embodiment of the present invention, the hybrid buck converter may be such that, when the voltage conversion rate is in the second section and the third phase is operated, in the 2-1 phase, the first transistor and the third to fifth transistors may be turned on, and the second transistor and the sixth transistor may be turned off, in the 2-2 phase, the first transistor, the third transistor and the sixth transistor may be turned on, and the second transistor and the fourth to fifth transistors may be turned off, and in the 2-3 phase, the second transistor and the fourth to fifth transistors may be turned on, and the first transistor, the third transistor and the sixth transistor may be turned off.

본 발명의 일 실시 예에 있어서, 상기 복수의 트랜지스터는 제1 트랜지스터 내지 제6 트랜지스터를 포함하고, 상기 제1 트랜지스터는 일 단이 상기 제1 커패시터와 연결된 제1 노드에 연결되고, 타 단이 입력 전압이 입력되는 입력 노드에 연결되고, 상기 제2 트랜지스터는 일 단이 상기 제1 커패시터와 연결된 제2 노드에 연결되고, 타 단이 지면과 연결된 접지에 연결되고, 상기 제3 트랜지스터는 일 단이 상기 제2 노드에 연결되고, 타 단이 출력 전압이 출력되는 출력 노드에 연결되고, 상기 제4 트랜지스터는 일 단이 상기 인덕터와 연결된 제3 노드에 연결되고, 타 단이 상기 출력 노드에 연결되고, 상기 제5 트랜지스터는 일 단이 상기 제2 커패시터와 연결된 제4 노드에 연결되고, 타 단이 지면과 연결된 접지에 연결되고, 상기 제6 트랜지스터는 일 단이 상기 제4 노드에 연결되고, 타 단이 상기 출력 노드에 연결될 수 있다.In one embodiment of the present invention, the plurality of transistors include first to sixth transistors, wherein the first transistor has one end connected to a first node connected to the first capacitor and the other end connected to an input node to which an input voltage is input, the second transistor has one end connected to a second node connected to the first capacitor and the other end connected to ground connected to the ground, the third transistor has one end connected to the second node and the other end connected to an output node to which an output voltage is output, the fourth transistor has one end connected to a third node connected to the inductor and the other end connected to the output node, the fifth transistor has one end connected to a fourth node connected to the second capacitor and the other end connected to ground connected to the ground, and the sixth transistor has one end connected to the fourth node and the other end connected to the output node.

본 발명의 일 실시 예에 있어서, 상기 제1 트랜지스터, 상기 제3 트랜지스터 및 상기 제6 트랜지스터는 PMOS 트랜지스터로 구성되고, 상기 제2 트랜지스터 및 상기 제4 내지 제5 트랜지스터는 NMOS 트랜지스터로 구성될 수 있다.In one embodiment of the present invention, the first transistor, the third transistor, and the sixth transistor may be configured as PMOS transistors, and the second transistor and the fourth to fifth transistors may be configured as NMOS transistors.

본 발명의 전자 장치에 있어서, 입력 전압을 하강시킨 출력 전압을 생성하는 하이브리드 벅 컨버터; 상기 하이브리드 벅 컨버터에 연결되고, 레귤레이터된 출력 전압을 생성하는 전압 변환부; 상기 전압 변환부에 연결되고, 상기 레귤레이터된 출력 전압과 기준 전압을 비교하여 펄스 폭 변조 신호를 생성하는 비교부; 상기 펄스 폭 변조 신호를 수신하여 상기 하이브리드 벅 컨버터의 제2 상 또는 제3 상 동작을 위해 상기 하이브리드 벅 컨버터에 포함된 복수의 트랜지스터에 게이트 전압을 인가하는 제어부; 및 상기 제2 상 또는 상기 제3 상 동작에 대응되는 모드 선택신호를 생성하는 모드 선택부를 포함할 수 있다.In the electronic device of the present invention, it may include: a hybrid buck converter which generates an output voltage by lowering an input voltage; a voltage converter connected to the hybrid buck converter and generating a regulated output voltage; a comparison unit connected to the voltage converter and comparing the regulated output voltage with a reference voltage to generate a pulse width modulation signal; a control unit which receives the pulse width modulation signal and applies gate voltages to a plurality of transistors included in the hybrid buck converter for a second phase or a third phase operation of the hybrid buck converter; and a mode selection unit which generates a mode selection signal corresponding to the second phase or the third phase operation.

본 발명의 일 실시 예에 있어서, 상기 제어부는 상기 펄스 폭 변조 신호와 상기 모드 선택신호를 수신하여 데드 타임 신호를 생성하고, 상기 게이트 전압을 인가하는 데드 타임 발생기 및 게이트 드라이버를 포함하고, 상기 게이트 전압은 상기 복수의 트랜지스터에 정의된 시간 도메인 상 길이에 대응되는 전압으로 인가될 수 있다.In one embodiment of the present invention, the control unit includes a dead time generator and a gate driver that receive the pulse width modulation signal and the mode selection signal to generate a dead time signal and apply the gate voltage, and the gate voltage can be applied as a voltage corresponding to a time domain length defined in the plurality of transistors.

본 발명의 일 실시 예에 있어서, 상기 제어부는 상기 데드 타임 신호를 수신하고, 상기 데드 타임 신호를 복사하여 데드 타임 발생기 및 게이트 드라이버에 송신하는 신호 복사부를 더 포함할 수 있다.In one embodiment of the present invention, the control unit may further include a signal copy unit that receives the dead time signal, copies the dead time signal, and transmits the copied dead time signal to a dead time generator and a gate driver.

본 발명에 의하면, 새로운 하이브리드 벅 컨버터의 방법 및 이를 지원하는 장치가 제공될 수 있으며, 효율 하락의 주요인인 인덕터에 흐르는 전류를 줄이기 위해 인덕터에 흐르는 전류를 두 커패시터에 흐르게 하여 회로의 효율 하락을 방지할 수 있다. According to the present invention, a novel hybrid buck converter method and a device supporting the same can be provided, and in order to reduce the current flowing in the inductor, which is a major cause of efficiency reduction, the current flowing in the inductor can be caused to flow to two capacitors, thereby preventing a reduction in the efficiency of the circuit.

또한, 새로운 하이브리드 벅 컨버터는 사용 목적성에 맞게 2상 또는 3상으로 모드를 선택할 수 있어, 벅 컨버터의 전력 효율을 높일 수 있다.Additionally, the new hybrid buck converter can select between two-phase or three-phase mode depending on the intended use, which can improve the power efficiency of the buck converter.

또한, 하이브리드 벅 컨버터는 복수의 트랜지스터에 걸리는 최대 전압 스트레스를 출력 전압으로 고정하여 기존의 소자보다 더 짧은 길이의 트랜지스터를 구성할 수 있으며, 이로 인해 면적이 작은 회로를 구성할 수 있다.Additionally, the hybrid buck converter can configure transistors with shorter lengths than conventional devices by fixing the maximum voltage stress across multiple transistors to the output voltage, which allows for a circuit with a smaller area.

또한, 본 발명의 하이브리드 벅 컨버터가 3상 모드로 동작 시, 두 커패시터의 반복적인 충전과 방전으로 교류전원을 정류하여 직류를 생성할 때 일부 교류신호로 인해 생성되는 리플 전압을 감소시킬 수 있다.In addition, when the hybrid buck converter of the present invention operates in a three-phase mode, it is possible to reduce the ripple voltage generated due to some AC signals when rectifying AC power to generate DC by repeatedly charging and discharging two capacitors.

도 1은 본 발명의 실시 예에 따른 하이브리드 벅 컨버터의 구조를 보여주는 회로도이다.
도 2a는 본 발명의 실시 예에 따른 하이브리드 벅 컨버터의 제2 상 동작 시 제1 페이즈에서의 동작을 보여주는 회로도이다.
도 2b는 본 발명의 실시 예에 따른 하이브리드 벅 컨버터의 제2 상 동작 시 제2 페이즈에서의 동작을 보여주는 회로도이다.
도 3는 본 발명의 실시 예에 따른 하이브리드 벅 컨버터의 제2 상 동작 시 소자들의 상태를 보여주는 그래프이다.
도 4a는 본 발명의 실시 예에 따른 하이브리드 벅 컨버터의 제3 상 동작 시 전압 변환율 제1 구간의 제1-1 페이즈에서의 동작을 보여주는 회로도이다.
도 4b는 본 발명의 실시 예에 따른 하이브리드 벅 컨버터의 제3 상 동작 시 전압 변환율 제1 구간의 제1-2 페이즈에서의 동작을 보여주는 회로도이다.
도 4c는 본 발명의 실시 예에 따른 하이브리드 벅 컨버터의 제3 상 동작 시 전압 변환율 제1 구간의 제1-3 페이즈에서의 동작을 보여주는 회로도이다.
도 5는 본 발명의 실시 예에 따른 하이브리드 벅 컨버터의 제3 상 동작 시 전압 변환율 제1 구간에서 소자들의 상태를 보여주는 그래프이다.
도 6a는 본 발명의 실시 예에 따른 하이브리드 벅 컨버터의 제3 상 동작 시 전압 변환율 제2 구간의 제2-1 페이즈에서의 동작을 보여주는 회로도이다.
도 6b는 본 발명의 실시 예에 따른 하이브리드 벅 컨버터의 제3 상 동작 시 전압 변환율 제2 구간의 제2-2 페이즈에서의 동작을 보여주는 회로도이다.
도 6c는 본 발명의 실시 예에 따른 하이브리드 벅 컨버터의 제3 상 동작 시 전압 변환율 제2 구간의 제2-3 페이즈에서의 동작을 보여주는 회로도이다.
도 7은 본 발명의 실시 예에 따른 하이브리드 벅 컨버터의 제3 상 동작 시 전압 변환율 제2 구간에서 소자들의 상태를 보여주는 그래프이다.
도 8은 본 발명의 일 실시 예에 따른 하이브리드 벅 컨버터를 포함하는 전자 장치의 간략한 도면이다.
도 9는 본 발명의 실시 예에 따른 하이브리드 벅 컨버터의 구조를 보여주는 회로이다.
도 10은 본 발명의 실시 예에 따른 하이브리드 벅 컨버터의 전력 변환 효율을 예시적으로 보여주는 그래프이다.FIG. 1 is a circuit diagram showing the structure of a hybrid buck converter according to an embodiment of the present invention.
FIG. 2a is a circuit diagram showing the operation in the first phase during the second phase operation of a hybrid buck converter according to an embodiment of the present invention.
FIG. 2b is a circuit diagram showing the operation in the second phase during the second phase operation of the hybrid buck converter according to an embodiment of the present invention.
FIG. 3 is a graph showing the states of elements during second-phase operation of a hybrid buck converter according to an embodiment of the present invention.
FIG. 4a is a circuit diagram showing the operation in the 1-1 phase of the first voltage conversion ratio section during the third-phase operation of a hybrid buck converter according to an embodiment of the present invention.
FIG. 4b is a circuit diagram showing the operation in the 1st-2nd phase of the first voltage conversion ratio section during the third-phase operation of the hybrid buck converter according to an embodiment of the present invention.
FIG. 4c is a circuit diagram showing the operation in the 1st-3rd phase of the first voltage conversion ratio section during the third phase operation of the hybrid buck converter according to an embodiment of the present invention.
FIG. 5 is a graph showing the states of elements in the first voltage conversion ratio section during third-phase operation of a hybrid buck converter according to an embodiment of the present invention.
FIG. 6a is a circuit diagram showing the operation in the 2-1 phase of the second voltage conversion ratio section during the third phase operation of a hybrid buck converter according to an embodiment of the present invention.
FIG. 6b is a circuit diagram showing the operation in the 2-2 phase of the second voltage conversion ratio section during the third phase operation of the hybrid buck converter according to an embodiment of the present invention.
FIG. 6c is a circuit diagram showing the operation in the 2nd-3rd phase of the second voltage conversion ratio section during the third-phase operation of the hybrid buck converter according to an embodiment of the present invention.
FIG. 7 is a graph showing the states of elements in the second voltage conversion ratio section during third-phase operation of a hybrid buck converter according to an embodiment of the present invention.
FIG. 8 is a simplified diagram of an electronic device including a hybrid buck converter according to one embodiment of the present invention.
FIG. 9 is a circuit showing the structure of a hybrid buck converter according to an embodiment of the present invention.
FIG. 10 is a graph exemplarily showing the power conversion efficiency of a hybrid buck converter according to an embodiment of the present invention.

이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.Hereinafter, embodiments of the present invention will be described clearly and in detail so that a person skilled in the art can easily practice the present invention.

도 1은 본 발명의 실시 예에 따른 하이브리드 벅 컨버터의 구조를 보여주는 회로도이다. 도 1을 참조하면, 하이브리드 벅 컨버터(110)는 인덕터(L), 제1 커패시터(CF1), 제2 커패시터(CF2) 및 복수의 트랜지스터(TR1~6)를 포함한다.FIG. 1 is a circuit diagram showing the structure of a hybrid buck converter according to an embodiment of the present invention. Referring to FIG. 1, a hybrid buck converter (110) includes an inductor (L), a first capacitor (C F1 ), a second capacitor (C F2 ), and a plurality of transistors (TR 1 to 6 ).

하이브리드 벅 컨버터(110)는 직류-직류(DC-DC) 변환 회로로써, 입력 전압(VIN)보다 낮은 출력 전압(VOUT)이 필요할 때 사용되는 강압 변환 회로이다.The hybrid buck converter (110) is a DC-DC conversion circuit, which is a step-down conversion circuit used when an output voltage (V OUT ) lower than the input voltage (V IN ) is required.

일 실시예로, 본 발명에 따른 하이브리드 벅 컨버터(110)는 상술한 벅 동작을 제1 내지 제2 페이즈(Phase)를 포함하는 제2 상 동작과, 제1 내지 제3 페이즈를 포함하는 제3 상 동작 중 적어도 하나에 기초하여 수행할 수 있다.In one embodiment, the hybrid buck converter (110) according to the present invention can perform the above-described buck operation based on at least one of a second phase operation including first to second phases and a third phase operation including first to third phases.

제2 상 동작은 시간 도메인상 제1 페이즈와 제2 페이즈로 구성할 수 있다. 제1 페이즈와 제2 페이즈의 관계는 듀티비(Duty ratio)로 정의될 수 있다. 예를 들어, 제1 페이즈는 시간 도메인 상 길이가 듀티비이면, 제2 페이즈의 시간 도메인 상 길이가 1-D로 정의될 수 있다. 또한, 예시한 제2 상 동작의 시간 도메인 상 길이는 이에 한정되는 것은 아닐 것이다.The second phase operation can be composed of a first phase and a second phase in the time domain. The relationship between the first phase and the second phase can be defined as a duty ratio. For example, if the length of the first phase in the time domain is a duty ratio, the length of the second phase in the time domain can be defined as 1-D. In addition, the length of the second phase operation in the time domain as exemplified is not limited thereto.

제3 상 동작은 시간 도메인상 제1 페이즈 내지 제3 페이즈로 구성할 수 있다. 제1 페이즈 내지 제3 페이즈의 관계는 듀티비로 정의될 수 있다. 예를 들어, 제1 페이즈 및 제2 페이즈의 시간 도메인 상 길이가 듀티비이면, 제3 페이즈의 시간 도메인 상 길이는 1-2D로 정의될 수 있다. 또한, 제1 페이즈의 시간 도메인 상 길이가 듀티비이면, 제2 페이즈 및 제3 페이즈의 시간 도메인 상 길이는 (1-D)/2로 정의될 수 있다. 또한, 예시한 제3 상 동작의 시간 도메인 상 길이는 이에 한정되는 것은 아닐 것이다.The third phase operation can be composed of the first phase to the third phase in the time domain. The relationship between the first phase to the third phase can be defined by a duty ratio. For example, if the time domain lengths of the first phase and the second phase are the duty ratio, the time domain length of the third phase can be defined as 1-2D. In addition, if the time domain length of the first phase is the duty ratio, the time domain lengths of the second phase and the third phase can be defined as (1-D)/2. In addition, the time domain length of the exemplified third phase operation is not limited thereto.

인덕터(L)는 일 단이 제1 노드(N1)에 연결되고, 타 단이 제3 노드(N3)에 연결된다. 인덕터(L)의 일 단에는 제1 커패시터(CF1)가 연결되고, 인덕터(L)의 타 단에는 제2 커패시터(CF2)가 연결된다. 인덕터(L)는 복수의 트랜지스터(TR1~6)의 턴온(Turn on) 또는 턴오프(Turn off)에 따라 전류가 충, 방전될 수 있다.An inductor (L) has one end connected to a first node (N 1 ) and the other end connected to a third node (N 3 ). A first capacitor (C F1 ) is connected to one end of the inductor (L), and a second capacitor (C F2 ) is connected to the other end of the inductor (L). The inductor (L) can be charged or discharged with current depending on the turning on or off of a plurality of transistors (TR 1 to 6 ).

복수의 트랜지스터(TR1~6)는 인덕터(L) 또는 제1 커패시터(CF1) 및 제2 커패시터(CF2) 중 적어도 하나에 연결되고, 게이트 전압(VSW1~6)에 의해 턴온 또는 턴오프된다.A plurality of transistors (TR 1 to 6 ) are connected to at least one of an inductor (L) or a first capacitor (C F1 ) and a second capacitor (C F2 ), and are turned on or off by a gate voltage (V SW1 to 6 ).

제1 커패시터(CF1)는 제1 노드(N1)와 제2 노드(N2)에 연결된다. 제1 커패시터(CF1)는 복수의 트랜지스터(TR1~6)의 턴온 또는 턴오프에 따라 전하가 충, 방전될 수 있다.A first capacitor (C F1 ) is connected to a first node (N 1 ) and a second node (N 2 ). The first capacitor (C F1 ) can be charged or discharged depending on the turning on or off of a plurality of transistors (TR 1 to 6 ).

제2 커패시터(CF2)는 제3 노드(N3)와 제4 노드(N4)에 연결된다. 제2 커패시터(CF2)는 복수의 트랜지스터(TR1~6)의 턴온 또는 턴오프에 따라 전하가 충, 방전될 수 있다.The second capacitor (C F2 ) is connected to the third node (N 3 ) and the fourth node (N 4 ). The second capacitor (C F2 ) can be charged or discharged depending on the turning on or off of the plurality of transistors (TR 1 to 6 ).

제1 트랜지스터(TR1)는 일 단이 제1 노드(N1)에 연결되고, 타 단이 입력 노드(NIN)에 연결된다. The first transistor (TR 1 ) has one end connected to the first node (N 1 ) and the other end connected to the input node (N IN ).

일 실시예로, 제1 트랜지스터(TR1)가 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)일 경우 입력 노드(NIN)에 소스가 연결되고 제1 노드(N1)에 드레인이 연결될 수 있다. 제1 트랜지스터(TR1)는 제1 게이트 전압(VSW1)에 따라 스위칭 동작을 수행할 수 있다. 예를 들어, 제1 게이트(VSW1) 전압에 따라 제1 트랜지스터(TR1)가 온될 경우 입력 전압(VIN)을 하이브리드 벅 컨버터(110)에 인가할 수 있다.In one embodiment, when the first transistor (TR 1 ) is a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor), the source may be connected to the input node (N IN ) and the drain may be connected to the first node (N 1 ). The first transistor (TR 1 ) may perform a switching operation according to the first gate voltage (V SW1 ). For example, when the first transistor (TR 1 ) is turned on according to the first gate (V SW1 ) voltage, the input voltage (V IN ) may be applied to the hybrid buck converter (110).

제2 트랜지스터(TR2)는 일 단이 제2 노드(N2)에 연결되고, 타 단이 접지에 연결된다.The second transistor (TR 2 ) has one end connected to the second node (N 2 ) and the other end connected to ground.

일 실시예로, 제2 트랜지스터(TR2)는 MOSFET일 경우, 접지에 소스가 연결되고 제2 노드(N2)에 드레인이 연결될 수 있다. 제2 트랜지스터(TR2)는 제2 게이트 전압(VSW2)에 따라 스위칭 동작을 수행할 수 있다. 예를 들어, 제2 게이트(VSW2) 전압에 따라 제2 트랜지스터(TR2)가 온될 경우, 입력 전압(VIN)을 하이브리드 벅 컨버터(110)에 인가할 수 있다.In one embodiment, the second transistor (TR 2 ) may have a source connected to ground and a drain connected to a second node (N 2 ) when it is a MOSFET. The second transistor (TR 2 ) may perform a switching operation according to a second gate voltage (V SW2 ). For example, when the second transistor (TR 2 ) is turned on according to the second gate (V SW2 ) voltage, the input voltage (V IN ) may be applied to the hybrid buck converter (110).

제3 트랜지스터(TR3)는 일 단이 제2 노드(N2)에 연결되고, 타 단이 출력 노드(NOUT)에 연결된다. The third transistor (TR 3 ) has one end connected to the second node (N 2 ) and the other end connected to the output node (N OUT ).

일 실시예로, 제3 트랜지스터(TR3)는 MOSFET일 경우 출력 노드(NOUT)에 소스가 연결되고 제2 노드(N2)에 드레인이 연결될 수 있다. 제3 트랜지스터(TR3)는 제3 게이트 전압(VSW3)에 따라 스위칭 동작을 수행할 수 있다. 예를 들어, 제3 게이트(VSW3) 전압에 따라 제3 트랜지스터(TR3)가 온될 경우 입력 전압(VIN)을 하이브리드 벅 컨버터(110)에 인가할 수 있다.In one embodiment, the third transistor (TR 3 ) may have a source connected to the output node (N OUT ) and a drain connected to the second node (N 2 ) when it is a MOSFET. The third transistor (TR 3 ) may perform a switching operation according to a third gate voltage (V SW3 ). For example, when the third transistor (TR 3 ) is turned on according to the third gate (V SW3 ) voltage, the input voltage (V IN ) may be applied to the hybrid buck converter (110).

제4 트랜지스터(TR4)는 일 단이 제3 노드(N3)에 연결되고, 타 단이 출력 노드(NOUT)에 연결된다. The fourth transistor (TR 4 ) has one end connected to the third node (N 3 ) and the other end connected to the output node (N OUT ).

일 실시예로, 제4 트랜지스터(TR4)는 MOSFET일 경우 출력 노드(NOUT)에 소스가 연결되고 제3 노드(N3)에 드레인이 연결될 수 있다. 제4 트랜지스터(TR4)는 제4 게이트 전압(VSW4)에 따라 스위칭 동작을 수행할 수 있다. 예를 들어, 제4 게이트(VSW4) 전압에 따라 제4 트랜지스터(TR4)가 온될 경우 입력 전압(VIN)을 하이브리드 벅 컨버터(110)에 인가할 수 있다.In one embodiment, the fourth transistor (TR 4 ) may have a source connected to the output node (N OUT ) and a drain connected to the third node (N 3 ) when it is a MOSFET. The fourth transistor (TR 4 ) may perform a switching operation according to the fourth gate voltage (V SW4 ). For example, when the fourth transistor (TR 4 ) is turned on according to the fourth gate (V SW4 ) voltage, the input voltage (V IN ) may be applied to the hybrid buck converter (110).

제5 트랜지스터(TR5)는 일 단이 제4 노드(N4)에 연결되고, 타 단이 접지에 연결된다. The fifth transistor (TR 5 ) has one terminal connected to the fourth node (N 4 ) and the other terminal connected to ground.

일 실시예로, 제5 트랜지스터(TR5)는 MOSFET일 경우 접지에 소스가 연결되고 제4 노드(N4)에 드레인이 연결될 수 있다. 제5 트랜지스터(TR5)는 제5 게이트 전압(VSW5)에 따라 스위칭 동작을 수행할 수 있다. 예를 들어, 제5 게이트(VSW5) 전압에 따라 제5 트랜지스터(TR5)가 온될 경우 입력 전압(VIN)을 하이브리드 벅 컨버터(110)에 인가할 수 있다.In one embodiment, the fifth transistor (TR 5 ) may have a source connected to ground and a drain connected to a fourth node (N 4 ) if it is a MOSFET. The fifth transistor (TR 5 ) may perform a switching operation according to a fifth gate voltage (V SW5 ). For example, when the fifth transistor (TR 5 ) is turned on according to the fifth gate (V SW5 ) voltage, the input voltage (V IN ) may be applied to the hybrid buck converter (110).

제6 트랜지스터(TR6)는 일 단이 제4 노드(N4)에 연결되고, 타 단이 출력 노드(NOUT)에 연결된다. The sixth transistor (TR 6 ) has one end connected to the fourth node (N 4 ) and the other end connected to the output node (N OUT ).

일 실시예로, 제6 트랜지스터(TR6)는 MOSFET일 경우 출력 노드(NOUT)에 소스가 연결되고 제4 노드(N4)에 드레인이 연결될 수 있다. 제4 트랜지스터(TR4)는 제4 게이트 전압(VSW4)에 따라 스위칭 동작을 수행할 수 있다. 예를 들어, 제4 게이트(VSW4) 전압에 따라 제4 트랜지스터(TR4)가 온될 경우 입력 전압(VIN)을 하이브리드 벅 컨버터(110)에 인가할 수 있다.In one embodiment, the sixth transistor (TR 6 ) may have a source connected to the output node (N OUT ) and a drain connected to the fourth node (N 4 ) when it is a MOSFET. The fourth transistor (TR 4 ) may perform a switching operation according to the fourth gate voltage (V SW4 ). For example, when the fourth transistor (TR 4 ) is turned on according to the fourth gate (V SW4 ) voltage, the input voltage (V IN ) may be applied to the hybrid buck converter (110).

상술한 복수의 트랜지스터(TR1~6) 중 제1 트랜지스터(TR1), 제3 트랜지스터(TR3) 및 제6 트랜지스터(TR6)는 PMOS 트랜지스터로 구성되고, 제2 트랜지스터(TR2) 및 제4 내지 제5 트랜지스터(TR4, TR5)는 NMOS 트랜지스터로 구성될 수 있으나, 이에 한정되지 않는다. 편의상, 본 발명의 도 1 내지 도 2b, 도 4a 내지 도 4c, 도 6a 내지 도 6c 및 도 9에서는 상술한 바와 같이 일부가 PMOS이고, 일부가 NMOS인 경우로 설명한다.Among the plurality of transistors (TR 1 to 6 ) described above, the first transistor (TR 1 ), the third transistor (TR 3 ), and the sixth transistor (TR 6 ) may be configured as PMOS transistors, and the second transistor (TR 2 ) and the fourth to fifth transistors (TR 4 , TR 5 ) may be configured as NMOS transistors, but are not limited thereto. For convenience, in FIGS. 1 to 2b, FIGS. 4a to 4c, FIGS. 6a to 6c, and FIG. 9 of the present invention, it is described as if some are PMOS and some are NMOS as described above.

하이브리드 벅 컨버터(110)의 출력 전압(VOUT)은 복수의 트랜지스터(TR1~6)의 동작에 따라 출력 커패시터(C0)에 저장될 수 있다.The output voltage (V OUT ) of the hybrid buck converter (110) can be stored in the output capacitor (C 0 ) depending on the operation of multiple transistors (TR 1 to 6 ).

이하에서는, 도 2a 내지 도7에 기초하여 상술한 하이브리드 벅 컨버터(110)의 동작과 관련된 실시예들에 대하여 설명한다.Below, embodiments related to the operation of the hybrid buck converter (110) described above based on FIGS. 2a to 7 are described.

도 2a는 본 발명의 실시 예에 따른 하이브리드 벅 컨버터의 제2 상 동작 시 제1 페이즈에서의 동작을 보여주는 회로도이다.FIG. 2a is a circuit diagram showing the operation in the first phase during the second phase operation of a hybrid buck converter according to an embodiment of the present invention.

도 2a를 참조하면, 하이브리드 벅 컨버터(110)는 제2 상 동작 시 듀티비에 따라 설정된 제1 페이즈에서는 제1 트랜지스터(TR1) 및 제3 내지 제5 트랜지스터(TR3, TR4, TR5)는 턴온 되고, 제2 트랜지스터(TR2) 및 제6 트랜지스터(TR6)는 턴오프 된다.Referring to FIG. 2a, in the hybrid buck converter (110), in the first phase set according to the duty ratio during the second phase operation, the first transistor (TR 1 ) and the third to fifth transistors (TR 3, TR 4 , TR 5 ) are turned on, and the second transistor (TR 2 ) and the sixth transistor (TR 6 ) are turned off.

구체적으로, 제1 페이즈에서는 제1 트랜지스터(TR1) 및 제3 내지 제5 트랜지스터(TR3, TR4, TR5)가 턴온 되어 인덕터(L)는 충전된다. 반면에 제2 트랜지스터(TR2)와 제6 트랜지스터(TR6)의 턴오프로 인해 제1 커패시터(CF1) 및 제2 커패시터(CF2)는 방전된다.Specifically, in the first phase, the first transistor (TR 1 ) and the third to fifth transistors (TR 3, TR 4 , TR 5 ) are turned on, and the inductor (L) is charged. On the other hand, the first capacitor (C F1 ) and the second capacitor (C F2 ) are discharged due to the turning off of the second transistor (TR 2 ) and the sixth transistor (TR 6 ).

도 2b는 본 발명의 실시 예에 따른 하이브리드 벅 컨버터의 제2 상 동작 시 제2 페이즈에서의 동작을 보여주는 회로도이다.FIG. 2b is a circuit diagram showing the operation in the second phase during the second phase operation of the hybrid buck converter according to an embodiment of the present invention.

도 2b를 참조하면, 하이브리드 벅 컨버터(110)는 제2 상 동작 시 듀티비에 따라 설정된 제2 페이즈에서는 제1 트랜지스터(TR1) 및 제3 내지 제5 트랜지스터(TR3, TR4, TR5)는 턴오프 되고, 제2 트랜지스터(TR2) 및 제6 트랜지스터(TR6)는 턴온 된다.Referring to FIG. 2b, in the second phase of the hybrid buck converter (110), the first transistor (TR 1 ) and the third to fifth transistors (TR 3 , TR 4 , TR 5 ) are turned off and the second transistor (TR 2 ) and the sixth transistor (TR 6 ) are turned on in the second phase set according to the duty ratio during the second phase operation.

구체적으로, 제2 페이즈에서는 제2 트랜지스터(TR2) 및 제6 트랜지스터(TR6)가 턴온 되어 인덕터(L)는 방전된다. 반면에, 제1 트랜지스터(TR1) 및 제3 내지 제5 트랜지스터(TR3, TR4, TR5)는 턴오프로 인해 제1 커패시터(CF1) 및 제2 커패시터(CF2)는 충전된다.Specifically, in the second phase, the second transistor (TR 2 ) and the sixth transistor (TR 6 ) are turned on, and the inductor (L) is discharged. On the other hand, the first transistor (TR 1 ) and the third to fifth transistors (TR 3 , TR 4 , TR 5 ) are turned off, and the first capacitor (C F1 ) and the second capacitor (C F2 ) are charged.

도 3는 본 발명의 실시 예에 따른 하이브리드 벅 컨버터의 제2 상 동작 시 소자들의 상태를 보여주는 그래프이다.FIG. 3 is a graph showing the states of elements during second-phase operation of a hybrid buck converter according to an embodiment of the present invention.

도 3을 참조하면, 하이브리드 벅 컨버터(110)는 제2 상으로 동작할 경우, 제1 페이즈에서는 인덕터(L)를 충전하고, 제1 커패시터(CF1) 및 제2 커패시터(CF2)는 방전된다. 출력단에는 상술한 실시예들에 따라 입력 전압에서 강하된 크기를 갖는 출력 전압이 출력된다.Referring to FIG. 3, when the hybrid buck converter (110) operates in the second phase, the inductor (L) is charged in the first phase, and the first capacitor (C F1 ) and the second capacitor (C F2 ) are discharged. An output voltage having a size lowered from the input voltage according to the embodiments described above is output at the output terminal.

또한, 하이브리드 벅 컨버터(110)는 제2 상으로 동작할 경우, 제2 페이즈에서는 인덕터(L)를 방전하고, 인덕터(L)에 충전된 전류 형태의 에너지로 제1 커패시터(CF1) 및 제2 커패시터(CF2)는 충전함으로써, 하이브리드 벅 컨버터의 전하 평형(Charge Balance)이 유지된다.In addition, when the hybrid buck converter (110) operates in the second phase, the inductor (L) is discharged in the second phase, and the first capacitor (C F1 ) and the second capacitor (C F2 ) are charged with energy in the form of current charged in the inductor (L), thereby maintaining the charge balance of the hybrid buck converter.

또한, 하이브리드 벅 컨버터(110)는 인덕터(L)에 흐르는 전류를 제1 커패시터(CF1) 및 제2 커패시터(CF2)에 흐르게 하여 회로의 효율 하락을 방지할 수 있다.In addition, the hybrid buck converter (110) can prevent a decrease in the efficiency of the circuit by causing the current flowing in the inductor (L) to flow to the first capacitor (C F1 ) and the second capacitor (C F2 ).

다른 일 실시예로, 하이브리드 벅 컨버터(110)는 상술한 실시예와 달리 제3 상으로 동작할 수 있다. 제3 상으로 동작 시, 하이브리드 벅 컨버터(110)는 입력 전압(VIN)과 출력단의 출력 전압(VOUT)의 비율로 정의되는 전압 변환율(M)을 기반으로 동작할 수 있다.In another embodiment, the hybrid buck converter (110) may operate in a third phase, unlike the above-described embodiment. When operating in a third phase, the hybrid buck converter (110) may operate based on a voltage conversion ratio (M) defined as a ratio of an input voltage (V IN ) and an output voltage (V OUT ) of an output terminal.

예를 들어, 전압 변환율(M)은 제1 구간 및 제1 구간 보다 큰 범위에서 설정되는 제2 구간으로 설정될 수 있다.For example, the voltage conversion rate (M) can be set to a first section and a second section set in a range greater than the first section.

예를 들어, 제1 구간은 1/3<M<1/2으로 설정될 수 있으며, 제2 구간은 1/2<M<1으로 설정될 수 있다. 또한, 하기에 서술할 도 4a 내지 도 4c에서는 전압 변환율(M)이 1/3<M<1/2인 제1구간의 경우를 실시 예로 들어 설명할 것이고, 도 5a 내지 도 5c에서는 전압 변환율(M)이 1/2<M<1인 제2 구간의 경우를 실시 예로 들어 설명할 것이다. 다만, 전압 변환율(M)의 값은 이에 한정하는 것은 아닐 것이다.For example, the first section may be set to 1/3<M<1/2, and the second section may be set to 1/2<M<1. In addition, in FIGS. 4A to 4C described below, the case of the first section where the voltage conversion rate (M) is 1/3<M<1/2 will be described as an example, and in FIGS. 5A to 5C, the case of the second section where the voltage conversion rate (M) is 1/2<M<1 will be described as an example. However, the value of the voltage conversion rate (M) may not be limited thereto.

도 4a는 본 발명의 실시 예에 따른 하이브리드 벅 컨버터의 제3 상 동작 시 전압 변환율 제1 구간의 제1-1 페이즈에서의 동작을 보여주는 회로도이다.FIG. 4a is a circuit diagram showing the operation in the 1-1 phase of the first voltage conversion ratio section during the third-phase operation of a hybrid buck converter according to an embodiment of the present invention.

도 4a를 참조하면, 예를 들어 하이브리드 벅 컨버터(110)가 전압 변환율(M)이 제1 구간에서 제3 상 동작 시, 제1-1 페이즈에서는 제1 트랜지스터(TR1), 제3 트랜지스터(TR3) 및 제6 트랜지스터(TR6)가 턴온 되고, 제2 트랜지스터(TR2) 및 제4 내지 제5 트랜지스터(TR4, TR5) 턴오프 된다.Referring to FIG. 4a, for example, when the hybrid buck converter (110) operates in the third phase in the first section with a voltage conversion ratio (M), in the 1-1 phase, the first transistor (TR 1 ), the third transistor (TR 3 ), and the sixth transistor (TR 6 ) are turned on, and the second transistor (TR 2 ) and the fourth to fifth transistors (TR 4 , TR 5 ) are turned off.

구체적으로, 제1-1 페이즈에서는 제1 트랜지스터(TR1), 제3 트랜지스터(TR3) 및 제6 트랜지스터(TR6)가 턴온 되어 인덕터(L)와 제2 커패시터(CF2)는 충전된다. 반면에, 제2 트랜지스터(TR2) 및 제4 내지 제5 트랜지스터(TR4 TR5)의 턴오프로 인해 제1 커패시터(CF1)는 방전된다.Specifically, in the 1-1 phase, the first transistor (TR 1 ), the third transistor (TR 3 ), and the sixth transistor (TR 6 ) are turned on, so that the inductor (L) and the second capacitor (C F2 ) are charged. On the other hand, the first capacitor (C F1 ) is discharged due to the turning off of the second transistor (TR 2 ) and the fourth and fifth transistors (TR 4 TR 5 ).

도 4b는 본 발명의 실시 예에 따른 하이브리드 벅 컨버터의 제3 상 동작 시 전압 변환율 제1 구간의 제1-2 페이즈에서의 동작을 보여주는 회로도이다.FIG. 4b is a circuit diagram showing the operation in the 1st-2nd phase of the first voltage conversion ratio section during the third-phase operation of the hybrid buck converter according to an embodiment of the present invention.

도 4b를 참조하면, 예를 들어 하이브리드 벅 컨버터(110)는 전압 변환율(M)이 제1 구간에서 제3 상 동작 시, 제1-2 페이즈에서는 제2 트랜지스터(TR2) 및 제4 내지 제5 트랜지스터(TR4, TR5)는 턴온 되고, 제1 트랜지스터(TR1), 제3 트랜지스터(TR3) 및 제6 트랜지스터(TR6)는 턴오프 된다.Referring to FIG. 4b, for example, in the hybrid buck converter (110), when the voltage conversion rate (M) is in the third phase operation in the first section, in the first-second phase, the second transistor (TR 2 ) and the fourth to fifth transistors (TR 4 , TR 5 ) are turned on, and the first transistor (TR 1 ), the third transistor (TR 3 ) and the sixth transistor (TR 6 ) are turned off.

구체적으로, 제1-2 페이즈에서는 제2 트랜지스터(TR2) 및 제4 내지 제5 트랜지스터(TR4, TR5)는 턴온 되어 인덕터(L)와 제1 커패시터(CF1)는 충전된다. 반면에, 제1 트랜지스터(TR1), 제3 트랜지스터(TR3) 및 제6 트랜지스터(TR6) 턴오프로 인해 제2 커패시터(CF2)는 방전된다.Specifically, in the 1-2 phase, the second transistor (TR 2 ) and the fourth to fifth transistors (TR 4 , TR 5 ) are turned on, so that the inductor (L) and the first capacitor (C F1 ) are charged. On the other hand, the second capacitor (C F2 ) is discharged due to the turning off of the first transistor (TR 1 ), the third transistor (TR 3 ), and the sixth transistor (TR 6 ).

도 4c는 본 발명의 실시 예에 따른 하이브리드 벅 컨버터의 제3 상 동작 시 전압 변환율 제1 구간의 제1-3 페이즈에서의 동작을 보여주는 회로도이다.FIG. 4c is a circuit diagram showing the operation in the 1st-3rd phase of the first voltage conversion ratio section during the third phase operation of the hybrid buck converter according to an embodiment of the present invention.

도 4c를 참조하면, 예를 들어 하이브리드 벅 컨버터(110)는 전압 변환율(M)이 제1 구간에서 제3 상 동작 시, 제1-3 페이즈에서는 제2 트랜지스터(TR2) 및 제6 트랜지스터(TR6)는 턴온 되고, 제1 트랜지스터(TR1) 및 제3 내지 제5 트랜지스터(TR3, TR4, TR5)는 턴오프 된다.Referring to FIG. 4c, for example, in the hybrid buck converter (110), when the voltage conversion rate (M) is in the third phase operation in the first section, in the first-third phase, the second transistor (TR 2 ) and the sixth transistor (TR 6 ) are turned on, and the first transistor (TR 1 ) and the third to fifth transistors (TR 3 , TR 4 , TR 5 ) are turned off.

구체적으로, 제1-3 페이즈에서는 제2 트랜지스터(TR2) 및 제6 트랜지스터(TR6)는 턴온 되어 인덕터(L)는 방전된다. 반면에, 제1 트랜지스터(TR1) 및 제3 내지 제5 트랜지스터(TR3, TR4, TR5)가 턴오프로 인해 제1 커패시터(CF1) 및 제2 커패시터(CF2)는 충전된다.Specifically, in phases 1-3, the second transistor (TR 2 ) and the sixth transistor (TR 6 ) are turned on, and the inductor (L) is discharged. On the other hand, the first transistor (TR 1 ) and the third to fifth transistors (TR 3 , TR 4 , TR 5 ) are turned off, and the first capacitor (C F1 ) and the second capacitor (C F2 ) are charged.

도 5는 본 발명의 실시 예에 따른 하이브리드 벅 컨버터의 제3 상 동작 시 전압 변환율 제1 구간에서 소자들의 상태를 보여주는 그래프이다.FIG. 5 is a graph showing the states of elements in the first voltage conversion ratio section during third-phase operation of a hybrid buck converter according to an embodiment of the present invention.

도 5를 참조하면, 하이브리드 벅 컨버터(110)는 제3 상으로 동작 시 전압 변환율이 1/3<M<1/2일 경우, 하이브리드 벅 컨버터(110)는 제1-1 페이즈에서 인덕터(L)와 제2 커패시터(CF2)를 충전되고, 제1 커패시터(CF1)를 방전된다.Referring to FIG. 5, when the hybrid buck converter (110) operates in the third phase and the voltage conversion ratio is 1/3<M<1/2, the hybrid buck converter (110) charges the inductor (L) and the second capacitor (C F2 ) in the 1-1 phase and discharges the first capacitor (C F1 ).

또한, 하이브리드 벅 컨버터(110)는 제1-2 페이즈에서 인덕터(L)와 제1 커패시터(CF1)를 충전되고, 제2 커패시터(CF2)를 방전된다.Additionally, the hybrid buck converter (110) charges the inductor (L) and the first capacitor (C F1 ) and discharges the second capacitor (C F2 ) in the 1st-2nd phase.

또한, 하이브리드 벅 컨버터(110)는 제1-3 페이즈에서 인덕터(L)는 방전되고, 제1 커패시터(CF1) 및 제2 커패시터(CF2)를 충전된다.Additionally, in the hybrid buck converter (110), in the 1st to 3rd phases, the inductor (L) is discharged and the first capacitor (C F1 ) and the second capacitor (C F2 ) are charged.

도 6a는 본 발명의 실시 예에 따른 하이브리드 벅 컨버터의 제3 상 동작 시 전압 변환율 제2 구간의 제2-1 페이즈에서의 동작을 보여주는 회로도이다.FIG. 6a is a circuit diagram showing the operation in the 2-1 phase of the second voltage conversion ratio section during the third phase operation of a hybrid buck converter according to an embodiment of the present invention.

도 6a를 참조하면, 예를 들어 하이브리드 벅 컨버터(110)는 전압 변환율(M)이 제2 구간에서 제3 상 동작 시, 제2-1 페이즈에서는 제1 트랜지스터(TR1) 및 제3 내지 제5 트랜지스터(TR3, TR4, TR5)는 턴온 되고, 제2 트랜지스터(TR2) 및 제6 트랜지스터(TR6)는 턴오프 된다.Referring to FIG. 6a, for example, in the hybrid buck converter (110), when the voltage conversion rate (M) is in the second section and the third phase operation is performed, in the 2-1 phase, the first transistor (TR 1 ) and the third to fifth transistors (TR 3 , TR 4, TR 5 ) are turned on, and the second transistor (TR 2 ) and the sixth transistor (TR 6 ) are turned off.

구체적으로, 제2-1 페이즈에서는 제1 트랜지스터(TR1) 및 제3 내지 제5 트랜지스터(TR3, TR4, TR5)가 턴온 되어 인덕터(L)은 충전된다. 반면에, 제2 트랜지스터(TR2) 및 제6 트랜지스터(TR6)의 턴오프로 인해 제1 커패시터(CF1) 및 제2 커패시터(CF2)는 방전된다.Specifically, in the 2-1 phase, the first transistor (TR 1 ) and the third to fifth transistors (TR 3 , TR 4 , TR 5 ) are turned on, and the inductor (L) is charged. On the other hand, the first capacitor (C F1 ) and the second capacitor (C F2 ) are discharged due to the turning off of the second transistor (TR 2 ) and the sixth transistor (TR 6 ).

도 6b는 본 발명의 실시 예에 따른 하이브리드 벅 컨버터의 제3 상 동작 시 전압 변환율 제2 구간의 제2-2 페이즈에서의 동작을 보여주는 회로도이다.FIG. 6b is a circuit diagram showing the operation in the 2-2 phase of the second voltage conversion ratio section during the third phase operation of the hybrid buck converter according to an embodiment of the present invention.

도 6b를 참조하면, 예를 들어 하이브리드 벅 컨버터(110)는 전압 변환율(M)이 제2 구간에서 제3 상 동작 시, 제2-2 페이즈에서는 제1 트랜지스터(TR1), 제3 트랜지스터(TR3) 및 제6 트랜지스터(TR6)는 턴온 되고, 제2 트랜지스터(TR2) 및 제4 내지 제5 트랜지스터(TR4, TR5)는 턴오프 된다.Referring to FIG. 6b, for example, in the hybrid buck converter (110), when the voltage conversion rate (M) is in the second section and the third phase operation is performed, in the second-second phase, the first transistor (TR 1 ), the third transistor (TR 3 ) and the sixth transistor (TR 6 ) are turned on, and the second transistor (TR 2 ) and the fourth to fifth transistors (TR 4 , TR 5 ) are turned off.

구체적으로, 제2-2 페이즈에서는 제1 트랜지스터(TR1), 제3 트랜지스터(TR3) 및 제6 트랜지스터(TR6)가 턴온 되어 인덕터(L)와 제1 커패시터(CF1)는 방전된다. 반면에, 제2 트랜지스터(TR2) 및 제4 내지 제5 트랜지스터(TR4, TR5)의 턴오프로 인해 제2 커패시터(CF2)는 충전된다.Specifically, in the 2-2 phase, the first transistor (TR 1 ), the third transistor (TR 3 ), and the sixth transistor (TR 6 ) are turned on, so that the inductor (L) and the first capacitor (C F1 ) are discharged. On the other hand, the second capacitor (C F2 ) is charged due to the turning off of the second transistor (TR 2 ) and the fourth to fifth transistors (TR 4 , TR 5 ).

도 6c는 본 발명의 실시 예에 따른 하이브리드 벅 컨버터의 제3 상 동작 시 전압 변환율 제2 구간의 제2-3 페이즈에서의 동작을 보여주는 회로도이다.FIG. 6c is a circuit diagram showing the operation in the 2nd-3rd phase of the second voltage conversion ratio section during the third-phase operation of the hybrid buck converter according to an embodiment of the present invention.

도 6c를 참조하면, 예를 들어 하이브리드 벅 컨버터(110)는 전압 변환율(M)이 제2 구간에서 제3상 동작 시, 제2-3 페이즈에서는 제2 트랜지스터(TR2) 및 제4 내지 제5 트랜지스터(TR4, TR5)는 턴온 되고, 제1 트랜지스터(TR1), 제3 트랜지스터(TR3) 및 제6 트랜지스터(TR6)는 턴오프 된다.Referring to FIG. 6c, for example, in the hybrid buck converter (110), when the voltage conversion rate (M) is in the second section and the third phase is operated, in the second-third phase, the second transistor (TR 2 ) and the fourth to fifth transistors (TR 4 , TR 5 ) are turned on, and the first transistor (TR 1 ), the third transistor (TR 3 ) and the sixth transistor (TR 6 ) are turned off.

구체적으로, 제2-3 페이즈에서는 제2 트랜지스터(TR2) 및 제4 내지 제5 트랜지스터(TR4, TR5)는 턴온 되어 제1 커패시터(CF1)는 충전된다. 반면에, 제1 트랜지스터(TR1), 제3 트랜지스터(TR3) 및 제6 트랜지스터(TR6) 턴오프로 인해 인덕터(L)와 제2 커패시터(CF2)는 방전된다.Specifically, in the 2-3 phase, the second transistor (TR 2 ) and the fourth to fifth transistors (TR 4 , TR 5 ) are turned on, and the first capacitor (C F1 ) is charged. On the other hand, the inductor (L) and the second capacitor (C F2 ) are discharged due to the turning off of the first transistor (TR 1 ), the third transistor (TR 3 ), and the sixth transistor (TR 6 ).

도 7은 본 발명의 실시 예에 따른 하이브리드 벅 컨버터의 제3 상 동작 시 전압 변환율 제2 구간에서 소자들의 상태를 보여주는 그래프이다.FIG. 7 is a graph showing the states of elements in the second voltage conversion ratio section during third-phase operation of a hybrid buck converter according to an embodiment of the present invention.

도 7을 참조하면, 하이브리드 벅 컨버터(110)는 인덕터(L)에 흐르는 전류를 제1 커패시터(CF1) 및 제2 커패시터(CF2)에 흐르게 하여 회로의 효율 하락을 방지할 수 있다.Referring to FIG. 7, the hybrid buck converter (110) can prevent a decrease in the efficiency of the circuit by causing the current flowing in the inductor (L) to flow to the first capacitor (C F1 ) and the second capacitor (C F2 ).

또한, 하이브리드 벅 컨버터(110)는 제3 상으로 동작 시 전압 변환율이 1/2<M<1일 경우, 하이브리드 벅 컨버터(110)는 제2-1 페이즈에서 인덕터(L)는 충전되고, 제1 커패시터(CF1) 및 제2 커패시터(CF2)는 방전된다.In addition, when the hybrid buck converter (110) operates in the third phase and the voltage conversion ratio is 1/2<M<1, the hybrid buck converter (110) charges the inductor (L) in the 2-1 phase and discharges the first capacitor (C F1 ) and the second capacitor (C F2 ).

또한, 하이브리드 벅 컨버터(110)는 제2-2 페이즈에서 인덕터(L)와 제1 커패시터(CF1)는 방전되고, 제2 커패시터(CF2)는 충전된다.Additionally, in the hybrid buck converter (110), in the 2-2 phase, the inductor (L) and the first capacitor (C F1 ) are discharged, and the second capacitor (C F2 ) is charged.

또한, 하이브리드 벅 컨버터(110)는 제2-3 페이즈에서 인덕터(L)와 제2 커패시터(CF2)는 방전되고, 제1 커패시터(CF1)는 충전된다.Additionally, in the hybrid buck converter (110), in the 2nd-3rd phase, the inductor (L) and the second capacitor (C F2 ) are discharged, and the first capacitor (C F1 ) is charged.

일 실시예에 따른 하이브리드 벅 컨버터(110)는 제3 상으로 동작할 경우, 제1 커패시터(CF1)와 제2 커패시터(CF2)의 반복적인 충전 또는 방전으로 인해 교류전원을 정류하여 직류를 생성할 때 일부 교류신호로 인해 생성되는 리플 전압을 감소시킬 수 있다.A hybrid buck converter (110) according to one embodiment, when operating in a third phase, can reduce a ripple voltage generated by some AC signals when rectifying AC power to generate DC by repeatedly charging or discharging a first capacitor (C F1 ) and a second capacitor (C F2 ).

구체적으로, 하이브리드 벅 컨버터(110)는 벅 컨버터 회로에 필수적인 출력 커패시터(C0)에 더하여 제1 커패시터(CF1)와 제2 커패시터(CF2)를 추가함으로써 교류신호의 크기를 줄여 리플 전압을 감소시킬 수 있다.Specifically, the hybrid buck converter (110) can reduce the ripple voltage by reducing the size of the AC signal by adding a first capacitor (C F1 ) and a second capacitor (C F2 ) in addition to the output capacitor (C 0 ) essential to the buck converter circuit.

도 8은 본 발명의 일 실시 예에 따른 하이브리드 벅 컨버터를 포함하는 전자 장치의 간략한 도면이다.FIG. 8 is a simplified diagram of an electronic device including a hybrid buck converter according to one embodiment of the present invention.

도 8을 참조하면, 전자 장치(100)는 하이브리드 벅 컨버터(110), 전압 변환부(120), 비교부(130), 제어부(140) 및 모드 선택부(150)을 포함한다. Referring to FIG. 8, the electronic device (100) includes a hybrid buck converter (110), a voltage converter (120), a comparison unit (130), a control unit (140), and a mode selection unit (150).

하이브리드 벅 컨버터(110)는 직류-직류(DC-DC) 변환 회로로써, 입력 전압(VIN)보다 낮은 출력 전압(VOUT)을 생성한다.A hybrid buck converter (110) is a direct current-to-direct current (DC-DC) conversion circuit that generates an output voltage (V OUT ) that is lower than the input voltage (V IN ).

전압 변환부(120)는 출력 전압을 안정화시키는 레귤레이터로서의 역할을 수행한다. 예를 들어, 전압 변환부(120)는 LDO(Low Drop-Output) 등으로 구현될 수 있다. 전압 변환부(120)는 레귤레이터된 출력 전압(VROUT)을 생성하여 비교부에 전달한다.The voltage conversion unit (120) functions as a regulator that stabilizes the output voltage. For example, the voltage conversion unit (120) can be implemented as an LDO (Low Drop-Output), etc. The voltage conversion unit (120) generates a regulated output voltage (V ROUT ) and transmits it to the comparison unit.

비교부(130)는 전압 변환부(120)에서 제공된 레귤레이터된 출력 전압(VROUT)과 기준 전압(VREF)을 비교하고 비교 결과를 생성하여 제어부(140)에 출력한다. 일 실시예로, 비교부(130)는 출력 전압(VROUT)과 기준 전압(VREF)을 비교하여 비교 결과를 제어부(140)에 제공할 수 있다. 이에 따라, 제어부(140)는 듀티비에 따라 조절되는 제2 상 동작에 대한 제1 내지 제2 페이즈 신호와 제3 상 동작에 대한 제1 내지 제3 페이즈 신호를 생성할 수 있다.The comparison unit (130) compares the regulated output voltage (V ROUT ) provided from the voltage conversion unit (120) with the reference voltage (V REF ), generates a comparison result, and outputs the comparison result to the control unit (140). In one embodiment, the comparison unit (130) may compare the output voltage (V ROUT ) with the reference voltage (V REF ) and provide the comparison result to the control unit (140). Accordingly, the control unit (140) may generate first to second phase signals for the second phase operation that are adjusted according to the duty ratio, and first to third phase signals for the third phase operation.

또한, 비교부(130)는 다양한 타입 보상 회로로 구현될 수 있으며, 예를 들어 타입-3(Type-3) 보상 회로가 사용될 수 있다.Additionally, the comparison unit (130) can be implemented with various types of compensation circuits, and for example, a Type-3 compensation circuit can be used.

제어부(140)는 비교부(130)으로부터 비교 결과인 PWM(Pulse Width Modulation) 신호(REFOUT)를 참조하고, 모드 선택부(150)의 모드 선택신호(MODESEL)의 신호를 참조하여 하이브리드 벅 컨버터(110)의 트랜지스터의 게이트와 연결된 게이트 전압(VSW1~6)을 생성한다.The control unit (140) refers to the PWM (Pulse Width Modulation) signal (REF OUT ), which is a comparison result from the comparison unit (130), and refers to the signal of the mode selection signal (MODE SEL ) of the mode selection unit (150) to generate a gate voltage (V SW1~6 ) connected to the gate of the transistor of the hybrid buck converter (110).

제어부(140)는 모드 선택신호(MODESEL)에서 제2 상 동작에 대응되는 신호를 수신할 경우, 제2 상으로 동작할 수 있도록 벅 컨버터를 제어할 수 있다.When the control unit (140) receives a signal corresponding to the second phase operation from the mode selection signal (MODE SEL ), it can control the buck converter to operate in the second phase.

제어부(140)는 제2 상으로 동작할 경우, 제2 상 동작에 대한 제1 내지 제2 페이즈 신호에 따라 동작할 수 있다. 제1 페이즈 신호와 제2 페이즈 신호의 시간 도메인상 길이는 비교부(130)로부터 전달받은 비교 결과에 따라 정의된다.When the control unit (140) operates in the second phase, it can operate according to the first and second phase signals for the second phase operation. The lengths of the first phase signal and the second phase signal in the time domain are defined according to the comparison result received from the comparison unit (130).

예를 들어, 제어부(140)는 비교 결과에 따라 출력 전압(VOUT)이 기준 전압(VREF)보다 높을 경우, 듀티비가 감소하여 제1 페이즈 신호에 따라 동작할 수 있다.For example, if the output voltage (V OUT ) is higher than the reference voltage (V REF ) based on the comparison result, the control unit (140) can operate according to the first phase signal by reducing the duty ratio.

또한, 제어부(140)는 비교 결과에 따라 출력 전압(VOUT)이 기준 전압(VREF)보다 낮을 경우, 듀티비가 증가하여 제2 페이즈 신호에 따라 동작할 수 있다.In addition, the control unit (140) can operate according to the second phase signal by increasing the duty ratio when the output voltage (V OUT ) is lower than the reference voltage (V REF ) according to the comparison result.

제어부(140)는 모드 선택신호(MODESEL)에서 제3 상 동작에 대응되는 신호를 수신할 경우, 제3 상으로 동작할 수 있도록 벅 컨버터를 제어할 수 있다.When the control unit (140) receives a signal corresponding to the third-phase operation from the mode selection signal (MODE SEL ), it can control the buck converter to operate in the third phase.

제어부(140)는 제3 상으로 동작할 경우, 제3 상 동작에 대한 제1 내지 제3 페이즈 신호에 따라 동작할 수 있다. 제1 페이즈 신호와 제2 페이즈 신호 및 제3 페이즈 신호의 시간 도메인 상 길이는 비교부(130)로부터 전달받은 비교 결과에 따라 정의된다.When the control unit (140) operates in the third phase, it can operate according to the first to third phase signals for the third phase operation. The time domain lengths of the first phase signal, the second phase signal, and the third phase signal are defined according to the comparison result received from the comparison unit (130).

예를 들어, 제어부(140)는 비교 결과에 따라 출력 전압(VOUT)이 기준 전압(VREF)보다 높을 경우, 감소된 듀티비에 따라 정의되는 길이를 갖는 제1 페이즈 내지 제3 페이즈에서 동작하고, 각 페이즈 별 길이는 상술한 바와 같이 비교 결과에 따라 정의된다.For example, if the output voltage (V OUT ) is higher than the reference voltage (V REF ) according to the comparison result, the control unit (140) operates in the first to third phases having a length defined according to the reduced duty ratio, and the length of each phase is defined according to the comparison result as described above.

또한, 제어부(140)는 비교 결과에 따라 출력 전압(VOUT)이 기준 전압(VREF)보다 낮을 경우, 증가된 듀티비에 따라 정의되는 길이를 갖는 제1 페이즈 내지 제3 페이즈에서 동작하고, 각 페이즈 별 길이는 상술한 바와 같이 비교 결과에 따라 정의된다.In addition, the control unit (140) operates in the first to third phases having a length defined according to the increased duty ratio when the output voltage (V OUT ) is lower than the reference voltage (V REF ) according to the comparison result, and the length of each phase is defined according to the comparison result as described above.

일 실시예로, 제어부(140)는 하이브리드 벅 컨버터(110)에 포함된 복수의 트랜지스터(TR1~6)들이 모두 턴오프 되는 구간인 제1 DTC 클록 신호(DTCCK1) 및 제2 DTC 클록 신호(DTCCK2)를 생성할 수 있다.In one embodiment, the control unit (140) can generate a first DTC clock signal (DTC CK1 ) and a second DTC clock signal (DTC CK2 ) in which all of the plurality of transistors (TR 1 to 6 ) included in the hybrid buck converter (110) are turned off.

구체적으로, 제어부(140)는 제2 상 또는 제3 상 동작에서 제1 페이즈에 대응되는 제1 DTC 클록 신호(DTCCK1)를 생성할 수 있다.Specifically, the control unit (140) can generate a first DTC clock signal (DTC CK1 ) corresponding to the first phase in the second phase or third phase operation.

또한, 제어부(140)는 제2 상 또는 제3 상 동작에서 제2 페이즈에 대응되는 제2 DTC 클록 신호(DTCCK2)를 생성할 수 있다.Additionally, the control unit (140) can generate a second DTC clock signal (DTC CK2 ) corresponding to the second phase in the second or third phase operation.

또한, 제어부(140)는 제3 페이즈에 대응되는 제1 DTC 클록 신호(DTCCK1)또는 제2 DTC 클록 신호(DTCCK2)를 복사하여 제3 상 동작에서 제3 페이즈에 대응되는 제3 DTC 클록 신호(DTCCK3)를 생성할 수 있다.Additionally, the control unit (140) can copy the first DTC clock signal (DTC CK1 ) or the second DTC clock signal (DTC CK2 ) corresponding to the third phase to generate a third DTC clock signal (DTC CK3 ) corresponding to the third phase in the third phase operation.

제어부(140)는 제1 DTC 클록 신호(DTCCK1), 제2 DTC 클록 신호(DTCCK2) 및 제3 DTC 클록 신호(DTCCK3)의 길이를 동일하게 변환하고, 동일하게 변환된 클록 신호에 따라 게이트 전압(VSW1~6)을 인가할 수 있다.The control unit (140) can convert the lengths of the first DTC clock signal (DTC CK1 ), the second DTC clock signal (DTC CK2 ), and the third DTC clock signal (DTC CK3 ) to be the same, and apply a gate voltage (V SW1~6 ) according to the clock signals converted to be the same.

모드 선택부(150)는 제어부(140)와 연결되고, 모드 선택신호(MODESEL)를 제어부(140)에 송신할 수 있다.The mode selection unit (150) is connected to the control unit (140) and can transmit a mode selection signal (MODE SEL ) to the control unit (140).

모드 선택부(150)는 제2 상 또는 제3 상 동작에 대응되는 모드 선택신호(MODESEL)를 생성할 수 있다.The mode selection unit (150) can generate a mode selection signal (MODE SEL ) corresponding to the second phase or third phase operation.

일 실시예에 따른 전자 장치(100)는 하이브리드 벅 컨버터(110)에 포함된 인덕터(L)와 제1 커패시터(CF1) 및 제2 커패시터(CF2)를 제어하기 위해 제2 상 내지 제3상 동작에 대응되는 복수의 트랜지스터(TR1~6)의 제1 내지 제6 게이트 전압(VSW1~SW6)을 제어할 수 있다.An electronic device (100) according to one embodiment can control first to sixth gate voltages (V SW1 to SW6 ) of a plurality of transistors (TR 1 to 6 ) corresponding to second to third phase operations to control an inductor (L) and a first capacitor (C F1 ) and a second capacitor (C F2 ) included in a hybrid buck converter ( 110 ).

도 9는 본 발명의 실시 예에 따른 하이브리드 벅 컨버터의 구조를 보여주는 회로이다.FIG. 9 is a circuit showing the structure of a hybrid buck converter according to an embodiment of the present invention.

도 9을 참조하면, 전자 장치(100)는 하이브리드 벅 컨버터(110), 전압 변환부(120), 비교부(130), 제어부(140), 모드 선택부(150) 및 신호 복사부(160)를 포함한다.Referring to FIG. 9, the electronic device (100) includes a hybrid buck converter (110), a voltage converter (120), a comparison converter (130), a control converter (140), a mode selection converter (150), and a signal copy converter (160).

하이브리드 벅 컨버터(110)는 인덕터(L), 제1 커패시터(CF1), 제2 커패시터(CF2) 및 복수의 트랜지스터(TR1~6)를 이용하여 입력 전압(VIN)보다 낮은 출력 전압(VOUT)을 생성할 수 있다.A hybrid buck converter (110) can generate an output voltage (V OUT ) lower than an input voltage (V IN ) by using an inductor (L), a first capacitor (C F1 ), a second capacitor (C F2 ), and a plurality of transistors (TR 1 to 6 ).

하이브리드 벅 컨버터(110)는 전압 변환부(120)와 연결되어, 생성한 출력 전압(VOUT)을 전압 변환부(120)에 송신할 수 있다.The hybrid buck converter (110) is connected to a voltage converter (120) and can transmit the generated output voltage (V OUT ) to the voltage converter (120).

전압 변환부(120)는 레귤레이터된 출력 전압(V-ROUT)을 생성하여 비교부(130)에 전달한다.The voltage converter (120) generates a regulated output voltage (V- ROUT ) and transmits it to the comparison unit (130).

비교부(130)는 전압 변환부(120)에서 제공된 레귤레이터된 출력 전압(V-ROUT)과 기준 전압(V-REF)을 비교하여 PWM 신호(REFOUT)를 생성하여 제어부(140)에 제공할 수 있다.The comparison unit (130) can compare the regulated output voltage (V- ROUT ) provided from the voltage conversion unit (120) with the reference voltage (V- REF ) to generate a PWM signal (REF OUT ) and provide it to the control unit (140).

제어부(140)는 DTC 발생기 및 게이트 드라이버(160) 및 신호 복사부(170)를 포함한다.The control unit (140) includes a DTC generator and a gate driver (160) and a signal copy unit (170).

DTC 발생기 및 게이트 드라이버(160)는 비교부(130)으로부터 비교 결과인 PWM 신호(REFOUT)를 수신하고, 모드 선택부(150)의 모드 선택 신호(MODESEL)를 수신한다.The DTC generator and gate driver (160) receives a PWM signal (REF OUT ), which is a comparison result, from the comparison unit (130) and receives a mode selection signal (MODE SEL ) from the mode selection unit (150).

DTC 발생기 및 게이트 드라이버(160)는 PWM 신호(REFOUT)와 모드 선택 신호(MODESEL)를 참조하여 제2 상 내지 제3 상 동작에 대한 제1 내지 제3 페이즈 신호의 시간 도메인 상 길이를 정의할 수 있다.The DTC generator and gate driver (160) can define the time domain length of the first to third phase signals for the second to third phase operations by referring to the PWM signal (REF OUT ) and the mode selection signal (MODE SEL ).

DTC 발생기 및 게이트 드라이버(160)는 하이브리드 벅 컨버터(110)에 포함된 복수의 트랜지스터(TR1~6)들이 모두 턴오프 되는 구간인 DTC를 생성하여 신호 복사부(170)에 송신할 수 있다.The DTC generator and gate driver (160) can generate a DTC, which is a section in which all of the plurality of transistors (TR 1 to 6 ) included in the hybrid buck converter (110) are turned off, and transmit it to the signal copy unit (170).

신호 복사부(170)는 수신한 DTC 신호를 복사하여 DTC 발생기 및 게이트 드라이버(160)에 송신한다.The signal copy unit (170) copies the received DTC signal and transmits it to the DTC generator and gate driver (160).

DTC 발생기 및 게이트 드라이버(160)는 PWM 신호(REFOUT)와 모드 선택 신호(MODESEL) 및 복사된 DTC 신호를 기반으로 복수의 트랜지스터(TR1~6)에 정의된 시간 도메인 상 길이에 대응되는 제1 내지 제6 게이트 전압(VSW1~SW6)을 인가한다.The DTC generator and gate driver (160) applies first to sixth gate voltages (V SW1 to SW6 ) corresponding to a defined time domain length to a plurality of transistors (TR 1 to 6 ) based on a PWM signal (REF OUT ), a mode selection signal (MODE SEL ), and a copied DTC signal.

모드 선택부(150)는 제2 상 또는 제3 상 동작에 대응되는 모드 선택신호(MODESEL)를 생성하여 제어부(140)에 송신할 수 있다. The mode selection unit (150) can generate a mode selection signal (MODE SEL ) corresponding to the second phase or third phase operation and transmit it to the control unit (140).

도 10은 본 발명의 실시 예에 따른 하이브리드 벅 컨버터의 전력 변환 효율을 예시적으로 보여주는 그래프이다.FIG. 10 is a graph exemplarily showing the power conversion efficiency of a hybrid buck converter according to an embodiment of the present invention.

도 10을 참조하면, 상술한 실시 예에 따른 하이브리드 벅 컨버터(110)는 제2 상 내지 제3 상 동작에서 복수의 트랜지스터(TR1~6)에 걸리는 최대 전압 스트레스를 출력 전압(VOUT)으로 고정하여 복수의 트랜지스터(TR1~6)의 면적을 감소시킬 수 있다. Referring to FIG. 10, the hybrid buck converter (110) according to the above-described embodiment can reduce the area of the plurality of transistors (TR 1 to 6 ) by fixing the maximum voltage stress applied to the plurality of transistors (TR 1 to 6 ) to the output voltage (V OUT ) in the second to third phase operations.

결과적으로, 복수의 트랜지스터(TR1~6)의 면적을 감소시킨 하이브리드 벅 컨버터(110)는 DCR(DC Resistance)이 250m이고 전류가 0.2~1.6A내의 범위에서도 90% 이상의 높은 효율을 갖는 시뮬레이션 결과를 얻을 수 있다.As a result, a hybrid buck converter (110) with a reduced area of multiple transistors (TR 1 to 6 ) can obtain simulation results showing a high efficiency of 90% or more even when the DCR (DC Resistance) is 250 m and the current is in the range of 0.2 to 1.6 A.

상술한 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술한 실시 예들 이외에도, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들도 포함될 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술한 실시 예들에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.The above-described contents are specific embodiments for carrying out the present invention. In addition to the above-described embodiments, the present invention will also include embodiments that can be simply designed or easily changed. In addition, the present invention will also include technologies that can be easily modified and implemented using the embodiments. Therefore, the scope of the present invention should not be limited to the above-described embodiments, but should be determined by the claims described below as well as the equivalents of the claims of this invention.

100 : 전자 장치 140 : 제어부
110 : 하이브리드 벅 컨버터 150 : 모드 선택부
120 : 전압 변환부 160: DTC 발생기 및 게이트 드라이버
130 : 비교부 170 : 신호 복사부100 : Electronic Device 140 : Control Unit
110 : Hybrid Buck Converter 150 : Mode Selector
120: Voltage converter 160: DTC generator and gate driver
130: Comparison section 170: Signal copy section

Claims (11)

하이브리드 벅 컨버터에 있어서,
인덕터;
상기 인덕터의 일 단에 연결된 제1 커패시터;
상기 인덕터의 타 단에 연결된 제2 커패시터; 및
상기 인덕터, 상기 제1 커패시터 및 상기 제2 커패시터 중 적어도 하나에 연결되고 게이트 전압에 의해 턴온 또는 턴오프되는 복수의 트랜지스터를 포함하고,
상기 하이브리드 벅 컨버터가 제2 상 동작 시 듀티비에 따라 설정된 제1 페이즈에서는 상기 인덕터는 충전되고 상기 제1 커패시터 및 상기 제2 커패시터는 방전되고, 상기 제2 상 동작 시 상기 듀티비에 따라 설정된 제2 페이즈에서는 상기 인덕터는 방전되고 상기 제1 커패시터 및 상기 제2 커패시터는 충전하도록 동작하고,
상기 복수의 트랜지스터는 제1 트랜지스터 내지 제6 트랜지스터를 포함하고,
상기 하이브리드 벅 컨버터가 전압 변환율이 제1 구간에서 제3 상 동작 시, 제1-1 페이즈에서는 상기 인덕터와 상기 제2 커패시터가 충전되며 상기 제1 커패시터는 방전되고,
상기 전압 변환율이 제1 구간에서 상기 제3 상 동작 시, 제1-2 페이즈에서는 상기 인덕터와 상기 제1 커패시터가 충전되며 상기 제2 커패시터는 방전되고,
상기 전압 변환율이 제1 구간에서 상기 제3 상 동작 시, 제1-3 페이즈에서는 상기 인덕터는 방전되며 상기 제1 커패시터 및 상기 제2 커패시터는 충전하는 하이브리드 벅 컨버터.In hybrid buck converters,
inductor;
A first capacitor connected to one end of the above inductor;
a second capacitor connected to the other terminal of the above inductor; and
A plurality of transistors are connected to at least one of the inductor, the first capacitor and the second capacitor and are turned on or off by a gate voltage,
The hybrid buck converter operates such that in the first phase set according to the duty ratio during the second-phase operation, the inductor is charged and the first capacitor and the second capacitor are discharged, and in the second phase set according to the duty ratio during the second-phase operation, the inductor is discharged and the first capacitor and the second capacitor are charged.
The above plurality of transistors include first to sixth transistors,
When the above hybrid buck converter operates in the third phase in the first section with a voltage conversion rate, in the 1-1 phase, the inductor and the second capacitor are charged and the first capacitor is discharged.
In the above voltage conversion rate, when the third phase is operated in the first section, in the 1-2 phase, the inductor and the first capacitor are charged and the second capacitor is discharged.
A hybrid buck converter in which the voltage conversion ratio is such that, in the first section, when the third phase is operated, the inductor is discharged and the first capacitor and the second capacitor are charged in the first-third phase. 제1항에 있어서,
상기 복수의 트랜지스터는 제1 트랜지스터 내지 제6 트랜지스터를 포함하고,
상기 하이브리드 벅 컨버터는 상기 제2 상 동작 시 상기 듀티비에 따라 설정된 상기 제1 페이즈에서는 상기 제1 트랜지스터 및 상기 제3 내지 제5 트랜지스터는 턴온 되고, 상기 제2 트랜지스터 및 상기 제6 트랜지스터는 턴오프 되고,
상기 하이브리드 벅 컨버터는 상기 제2 상 동작 시 상기 듀티비에 따라 설정된 상기 제2 페이즈에서는 상기 제2 트랜지스터 및 상기 제6 트랜지스터는 턴온 되고, 상기 제1 트랜지스터 및 상기 제3 내지 제5 트랜지스터는 턴오프 되는 하이브리드 벅 컨버터.In the first paragraph,
The above plurality of transistors include first to sixth transistors,
In the above hybrid buck converter, in the first phase set according to the duty ratio during the second phase operation, the first transistor and the third to fifth transistors are turned on, and the second transistor and the sixth transistor are turned off.
The above hybrid buck converter is a hybrid buck converter in which, in the second phase set according to the duty ratio during the second phase operation, the second transistor and the sixth transistor are turned on, and the first transistor and the third to fifth transistors are turned off. 삭제delete 제1항에 있어서,
상기 하이브리드 벅 컨버터는 상기 전압 변환율이 제1 구간에서 상기 제3 상 동작 시, 상기 제1-1 페이즈에서는 상기 제1 트랜지스터, 상기 제3 트랜지스터 및 상기 제6 트랜지스터가 턴온 되고, 상기 제2 트랜지스터 및 상기 제4 내지 제5 트랜지스터는 턴오프 되고,
상기 제1-2 페이즈에서는 상기 제2 트랜지스터 및 상기 제4 내지 제5 트랜지스터가 턴온 되고, 상기 제1 트랜지스터, 상기 제3 트랜지스터 및 상기 제6 트랜지스터는 턴오프 되고,
상기 제1-3 페이즈에서는 상기 제2 트랜지스터 및 상기 제6 트랜지스터가 턴온 되고, 상기 제1 트랜지스터 및 상기 제3 내지 제5 트랜지스터는 턴오프 되는 하이브리드 벅 컨버터.In the first paragraph,
The hybrid buck converter is such that, when the voltage conversion rate is in the first section and the third phase is operated, in the 1-1 phase, the first transistor, the third transistor and the sixth transistor are turned on, and the second transistor and the fourth to fifth transistors are turned off.
In the above 1-2 phase, the second transistor and the fourth to fifth transistors are turned on, and the first transistor, the third transistor and the sixth transistor are turned off.
A hybrid buck converter in which the second transistor and the sixth transistor are turned on and the first transistor and the third to fifth transistors are turned off in the first to third phases. 제1항에 있어서,
상기 복수의 트랜지스터는 제1 트랜지스터 내지 제6 트랜지스터를 포함하고,
상기 하이브리드 벅 컨버터가 전압 변환율이 제2 구간에서 제3 상 동작 시, 제2-1 페이즈에서는 상기 인덕터는 충전되며 상기 제1 커패시터 및 상기 제2 커패시터는 방전되고,
상기 전압 변환율이 제2 구간에서 상기 제3 상 동작 시, 제2-2 페이즈에서는 상기 인덕터와 상기 제1 커패시터는 방전되며 상기 제2 커패시터는 충전되고,
상기 전압 변환율이 제2 구간에서 상기 제3 상 동작 시, 제2-3 페이즈에서는 상기 제1 커패시터는 충전되며 상기 인덕터와 상기 제2 커패시터는 방전되는 하이브리드 벅 컨버터.In the first paragraph,
The above plurality of transistors include first to sixth transistors,
When the above hybrid buck converter operates in the third phase in the second section with a voltage conversion rate of 2, in the 2-1 phase, the inductor is charged and the first capacitor and the second capacitor are discharged.
In the second section of the voltage conversion ratio, when the third phase is operated, in the second-second phase, the inductor and the first capacitor are discharged and the second capacitor is charged.
A hybrid buck converter in which the voltage conversion ratio is such that, in the second section, when the third phase is operated, the first capacitor is charged and the inductor and the second capacitor are discharged in the second-third phase. 제5항에 있어서,
상기 하이브리드 벅 컨버터는 상기 전압 변환율이 제2 구간에서 상기 제3 상 동작 시, 상기 제2-1 페이즈에서는 상기 제1 트랜지스터 및 상기 제3 내지 제5 트랜지스터가 턴온 되고, 상기 제2 트랜지스터 및 상기 제6 트랜지스터는 턴오프 되고,
상기 제2-2 페이즈에서는 상기 제1 트랜지스터, 상기 제3 트랜지스터 및 상기 제6 트랜지스터가 턴온 되고, 상기 제2 트랜지스터 및 상기 제4 내지 제5 트랜지스터는 턴오프 되고,
상기 제2-3 페이즈에서는 상기 제2 트랜지스터 및 상기 제4 내지 제5 트랜지스터가 턴온 되고, 상기 제1 트랜지스터, 상기 제3 트랜지스터 및 상기 제6 트랜지스터는 턴오프 되는 하이브리드 벅 컨버터.In paragraph 5,
The hybrid buck converter is such that when the voltage conversion rate is in the second section and the third phase operation is performed, in the second-1 phase, the first transistor and the third to fifth transistors are turned on, and the second transistor and the sixth transistor are turned off.
In the above 2-2 phase, the first transistor, the third transistor and the sixth transistor are turned on, and the second transistor and the fourth to fifth transistors are turned off.
A hybrid buck converter in which, in the second to third phases, the second transistor and the fourth to fifth transistors are turned on, and the first transistor, the third transistor, and the sixth transistor are turned off. 제1항에 있어서,
상기 복수의 트랜지스터는 제1 트랜지스터 내지 제6 트랜지스터를 포함하고,
상기 제1 트랜지스터는 일 단이 상기 제1 커패시터와 연결된 제1 노드에 연결되고, 타 단이 입력 전압이 입력되는 입력 노드에 연결되고,
상기 제2 트랜지스터는 일 단이 상기 제1 커패시터와 연결된 제2 노드에 연결되고, 타 단이 지면과 연결된 접지에 연결되고,
상기 제3 트랜지스터는 일 단이 상기 제2 노드에 연결되고, 타 단이 출력 전압이 출력되는 출력 노드에 연결되고,
상기 제4 트랜지스터는 일 단이 상기 인덕터와 연결된 제3 노드에 연결되고, 타 단이 상기 출력 노드에 연결되고,
상기 제5 트랜지스터는 일 단이 상기 제2 커패시터와 연결된 제4 노드에 연결되고, 타 단이 지면과 연결된 접지에 연결되고,
상기 제6 트랜지스터는 일 단이 상기 제4 노드에 연결되고, 타 단이 상기 출력 노드에 연결되는 하이브리드 벅 컨버터.In the first paragraph,
The above plurality of transistors include first to sixth transistors,
The first transistor has one end connected to a first node connected to the first capacitor, and the other end connected to an input node to which an input voltage is input.
The second transistor has one end connected to a second node connected to the first capacitor, and the other end connected to ground, which is connected to the ground.
The third transistor has one end connected to the second node and the other end connected to an output node from which an output voltage is output.
The fourth transistor has one end connected to the third node connected to the inductor, and the other end connected to the output node.
The fifth transistor has one end connected to the fourth node connected to the second capacitor, and the other end connected to ground connected to the ground.
The sixth transistor is a hybrid buck converter in which one end is connected to the fourth node and the other end is connected to the output node. 제7항에 있어서,
상기 제1 트랜지스터, 상기 제3 트랜지스터 및 상기 제6 트랜지스터는 PMOS 트랜지스터로 구성되고,
상기 제2 트랜지스터 및 상기 제4 내지 제5 트랜지스터는 NMOS 트랜지스터로 구성되는 하이브리드 벅 컨버터.In Article 7,
The first transistor, the third transistor and the sixth transistor are composed of PMOS transistors,
A hybrid buck converter wherein the second transistor and the fourth to fifth transistors are composed of NMOS transistors. 전자 장치에 있어서,
입력 전압을 하강시킨 출력 전압을 생성하는 하이브리드 벅 컨버터;
상기 하이브리드 벅 컨버터에 연결되고, 레귤레이터된 출력 전압을 생성하는 전압 변환부;
상기 전압 변환부에 연결되고, 상기 레귤레이터된 출력 전압과 기준 전압을 비교하여 펄스 폭 변조 신호를 생성하는 비교부;
상기 펄스 폭 변조 신호를 수신하여 상기 하이브리드 벅 컨버터의 제2 상 또는 제3 상 동작을 위해 상기 하이브리드 벅 컨버터에 포함된 복수의 트랜지스터에 게이트 전압을 인가하는 제어부; 및
상기 제2 상 또는 상기 제3 상 동작에 대응되는 모드 선택신호를 생성하는 모드 선택부를 포함하는 전자 장치.In electronic devices,
A hybrid buck converter that generates an output voltage by stepping down the input voltage;
A voltage converter connected to the above hybrid buck converter and generating a regulated output voltage;
A comparison unit connected to the voltage conversion unit and generating a pulse width modulation signal by comparing the regulated output voltage with a reference voltage;
A control unit that receives the pulse width modulation signal and applies gate voltages to a plurality of transistors included in the hybrid buck converter for second-phase or third-phase operation of the hybrid buck converter; and
An electronic device including a mode selection unit that generates a mode selection signal corresponding to the second phase or third phase operation. 제9항에 있어서,
상기 제어부는 상기 펄스 폭 변조 신호와 상기 모드 선택신호를 수신하여 데드 타임 신호를 생성하고, 상기 게이트 전압을 인가하는 데드 타임 발생기 및 게이트 드라이버를 포함하고,
상기 게이트 전압은 상기 복수의 트랜지스터에 정의된 시간 도메인 상 길이에 대응되는 전압으로 인가되는 전자 장치.In Article 9,
The above control unit includes a dead time generator and a gate driver that receive the pulse width modulation signal and the mode selection signal to generate a dead time signal and apply the gate voltage.
An electronic device in which the gate voltage is applied as a voltage corresponding to a time domain length defined in the plurality of transistors. 제10항에 있어서,
상기 제어부는 상기 데드 타임 신호를 수신하고, 상기 데드 타임 신호를 복사하여 데드 타임 발생기 및 게이트 드라이버에 송신하는 신호 복사부를 더 포함하는 전자 장치.In Article 10,
An electronic device wherein the control unit further includes a signal copy unit that receives the dead time signal, copies the dead time signal, and transmits the copied dead time signal to a dead time generator and a gate driver.
KR1020220123966A 2022-09-29 2022-09-29 Hybrid buck converter Active KR102747752B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220123966A KR102747752B1 (en) 2022-09-29 2022-09-29 Hybrid buck converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220123966A KR102747752B1 (en) 2022-09-29 2022-09-29 Hybrid buck converter

Publications (2)

Publication Number Publication Date
KR20240044666A KR20240044666A (en) 2024-04-05
KR102747752B1 true KR102747752B1 (en) 2024-12-31

Family

ID=90714369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220123966A Active KR102747752B1 (en) 2022-09-29 2022-09-29 Hybrid buck converter

Country Status (1)

Country Link
KR (1) KR102747752B1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200105202A (en) 2019-02-28 2020-09-07 인하대학교 산학협력단 Buck converter for controlling voltage of fly capacitor
KR102357553B1 (en) * 2019-12-04 2022-02-03 고려대학교 산학협력단 Single input-multiple output hybrid dc-dc converter and operation method thereof
KR20220054094A (en) 2020-10-23 2022-05-02 삼성전자주식회사 A DC to DC converter and a integrated circuit including the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
논문 - A Battery-Input Sub-1V Output 92.9% Peak Efficiency 0.3A/mm2 Current Density Hybrid SC-Parallel-Inductor Buck Converter with Reduced Inductor Current in 65nm CMOS, ISSCC 2022, (2022.02.20) 1부.*

Also Published As

Publication number Publication date
KR20240044666A (en) 2024-04-05

Similar Documents

Publication Publication Date Title
JP6685282B2 (en) Shared bootstrap capacitor for multi-phase buck converter circuit and method
US8461815B1 (en) Fast transient buck regulator with dynamic charge/discharge capability
US10756623B1 (en) Low loss power converter
US5973944A (en) Inductorless step-up and step-down converter with inrush current limiting
US20090040794A1 (en) Time-Multiplexed Multi-Output DC/DC Converters and Voltage Regulators
EP1508958B1 (en) Voltage regulator
US7345463B2 (en) Load compensated switching regulator
US8836301B2 (en) Power supply unit
US9246387B2 (en) Output voltage controller, electronic device, and output voltage control method
US7923975B2 (en) Analog variable-frequency controller and switching converter therewith
US20090039711A1 (en) Dual-Polarity Multi-Output DC/DC Converters and Voltage Regulators
US11626801B2 (en) Stacked buck converters and associated method of operation
US10673334B2 (en) Method for operating a power converter circuit and power converter circuit
US20050174097A1 (en) DC/DC converter and program
JPH07101986B2 (en) DC / DC converter
US20080018314A1 (en) PWM Control Scheme Under Light Load
US20190393782A1 (en) Combined inductive and switched capacitive power supply conversion
US7304463B2 (en) DC-DC converter
US6744647B2 (en) Parallel connected converters apparatus and methods using switching cycle with energy holding state
KR102747752B1 (en) Hybrid buck converter
Xue et al. A 24V-to-1V Triple Series-Capacitor Buck Converter With Low-volage Power Switches
JP2005287291A (en) Voltage regulator
US11955889B2 (en) Multiple-output buck voltage regulator device
KR20230063379A (en) Hybrid buck-boost converter
JPH0295165A (en) DC-DC converter

Legal Events

Date Code Title Description
PA0109 Patent application
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240422

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20241209

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20241224

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20241224

End annual number: 3

Start annual number: 1

PG1601 Publication of registration