[go: up one dir, main page]

KR102747134B1 - 디스플레이 화소용 반도체 발광소자 및 이의 본딩 방법과 반도체 발광소자를 포함하는 디스플레이 장치 - Google Patents

디스플레이 화소용 반도체 발광소자 및 이의 본딩 방법과 반도체 발광소자를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR102747134B1
KR102747134B1 KR1020220168125A KR20220168125A KR102747134B1 KR 102747134 B1 KR102747134 B1 KR 102747134B1 KR 1020220168125 A KR1020220168125 A KR 1020220168125A KR 20220168125 A KR20220168125 A KR 20220168125A KR 102747134 B1 KR102747134 B1 KR 102747134B1
Authority
KR
South Korea
Prior art keywords
semiconductor light
substrate
light
layer
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020220168125A
Other languages
English (en)
Other versions
KR20230085100A (ko
Inventor
황성현
강병준
이진형
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Publication of KR20230085100A publication Critical patent/KR20230085100A/ko
Application granted granted Critical
Publication of KR102747134B1 publication Critical patent/KR102747134B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H01L27/124—
    • H01L33/0093—
    • H01L33/44—
    • H01L33/62—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/034—Manufacture or treatment of coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H01L2933/0025—

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

실시예에 따른 디스플레이 화소용 반도체 발광소자의 본딩 방법은 제1 기판 상에 복수의 반도체 발광소자를 형성하는 단계; 상기 제1 기판 및 상기 복수의 반도체 발광소자 상에 절연층을 형성하는 단계; 상기 복수의 반도체 발광소자 사이에 형성된 절연층을 에칭하는 단계; 제2 기판에 형성된 본딩 영역에 상기 복수의 반도체 발광소자가 대응되도록 상기 제1 기판과 상기 제2 기판을 압착하는 단계; 및 상기 제1 기판을 제거하는 단계;를 포함한다.

Description

디스플레이 화소용 반도체 발광소자 및 이의 본딩 방법과 반도체 발광소자를 포함하는 디스플레이 장치{Semiconductor light emitting device, bonding method thereof, and display device including semiconductor light emitting device}
실시예는 디스플레이 화소용 반도체 발광소자 및 이의 본딩 방법과 반도체 발광소자를 포함하는 디스플레이 장치에 관한 것이다.
대면적 디스플레이는 액정디스플레이(LCD), OLED 디스플레이, 그리고 마이크로-LED 디스플레이(Micro-LED display) 등이 있다.
마이크로-LED 디스플레이는 100㎛ 이하의 직경 또는 단면적을 가지는 반도체 발광소자인 마이크로-LED를 표시소자로 사용하는 디스플레이이다.
마이크로-LED 디스플레이는 반도체 발광소자인 마이크로-LED를 표시소자로 사용하기 때문에 명암비, 응답속도, 색 재현률, 시야각, 밝기, 해상도, 수명, 발광효율이나 휘도 등 많은 특성에서 우수한 성능을 가지고 있다.
특히 마이크로-LED 디스플레이는 화면을 모듈 방식으로 분리, 결합할 수 있어 크기나 해상도 조절이 자유로운 장점 및 플렉서블 디스플레이 구현이 가능한 장점이 있다.
그런데 대형 마이크로-LED 디스플레이는 수백만 개 이상의 마이크로-LED가 필요로 하기 때문에 마이크로-LED를 디스플레이 패널에 신속하고 정확하게 전사하기 어려운 기술적 문제가 있다.
최근 개발되고 있는 전사기술에는 픽앤-플레이스 공법(pick and place process), 레이저 리프트 오프법(Laser Lift-off method) 또는 자가조립 방식(self-assembly method) 등이 있다.
이 중에서, 자가조립 방식은 유체 내에서 반도체 발광소자가 조립위치를 스스로 찾아가는 방식으로서 대화면의 디스플레이 장치의 구현에 유리한 방식이다.
최근에 미국등록특허 제9,825,202에서 자가조립에 적합한 마이크로-LED 구조를 제시한 바 있으나, 아직 마이크로-LED의 자가조립을 통하여 디스플레이를 제조하는 기술에 대한 연구가 미비한 실정이다.
특히 종래기술에서 대형 디스플레이에 수백만 개 이상의 반도체 발광소자를 신속하게 전사하는 경우 전사 속도(transfer speed)는 향상시킬 수 있으나 전사 불량률(transfer error rate)이 높아질 수 있어 전사 수율(transfer yield)이 낮아지는 기술적 문제가 있다.
한편, 관련 기술에서 유전영동(dielectrophoresis, DEP)을 이용한 자가조립 방식의 전사공정이 시도되고 있으나 DEP force의 불균일성 등으로 인해 자가 조립률이 낮은 문제가 있다.
한편, 내부기술의 DEP force를 이용한 자가조립 방식은, LED 칩을 마그넷의 자력으로 조립 홀 영역으로 1차 이동시키는 단계, 조립 배선에 교류를 인가하여 DEP force로 조립 홀에 LED 칩을 조립하는 단계를 포함한다.
그런데 LED 칩은 상측과 하측이 n형 반도체층, p형 반도체층으로 되어 있고, 각각 n 형 전극, p형 전극이 배치되어 있으므로 LED 칩의 상하 방향성을 유지하면서 조립 홀에 조립되는 것이 매우 중요하다. LED 칩의 방향이 기울거나 심지어 반대로 180도 회전된 상태로 조립되는 경우는 이후 진행되는 배선 공정에서 전기적 단선 불량이 발생할 수 있기 때문이다.
그러나 내부 연구에 의하면 유체 내에서 이동하는 자가조립 중에 LED 칩을 방향성 있게 제어하는 것은 어려운 문제로 연구되어 있으며 이에 대한 해결방안이 중요하게 요구되고 있다.
또한, 내부 기술에서 전사 기판에서 LED 칩이 이탈하는 문제와 이후 반도체 발광 소자를 조립 기판에 조립하는 정조립율이 감소하는 문제가 연구되고 있다.
또한, Red 컬러를 발광하는 반도체 발광 소자의 경우, Blue 또는 Green 컬러를 발광하는 반도체 발광 소자보다 물질적 특성으로 인해 광 효율이 감소하는 문제가 있다.
실시예의 기술적 과제는 전사 기판에서 반도체 발광소자가 이탈하지 않도록 반도체 발광소자의 본딩 방법을 제공하는 것이다.
또한, 실시예의 기술적 과제는 반도체 발광소자의 정 조립율을 향상 시킨 반도체 발광소자의 본딩 방법을 제공하는 것이다.
또한, 실시예의 기술적 과제는 반도체 발광소자간의 장력을 방지할 수 있는 반도체 발광소자의 본딩 방법을 제공하는 것이다.
또한, 실시예의 기술적 과제는 반도체 발광소자의 측면에서 전기적 연결을 할 수 있는 반도체 발광소자 및 이를 포함하는 디스플레이 장치를 제공하는 것이다.
또한, 실시예의 기술적 과제는 자가조립 시 반도체 발광소자의 상, 하부의 방향성을 제어할 수 있는 반도체 발광소자 및 이를 포함하는 디스플레이 장치를 제공하는 것이다.
또한, 실시예의 기술적 과제는 Red 컬러를 발광하는 반도체 발광 소자의 휘도를 향상시키는 것이다.
실시예의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 명세서로부터 파악될 수 있는 것을 포함한다.
실시예에 따른 반도체 발광소자의 본딩 방법은 제1 기판 상에 복수의 반도체 발광소자를 형성하는 단계; 상기 제1 기판 및 상기 복수의 반도체 발광소자 상에 절연층을 형성하는 단계; 상기 복수의 반도체 발광소자 사이에 형성된 절연층을 에칭하는 단계; 제2 기판에 형성된 본딩 영역에 상기 복수의 반도체 발광소자가 대응되도록 상기 제1 기판과 상기 제2 기판을 압착하는 단계; 및 상기 제1 기판을 제거하는 단계;를 포함한다.
또한, 실시예에서 상기 절연층을 에칭하는 단계는 상기 절연층에 상에 상기 복수의 반도체 발광소자 사이를 제외한 영역에 마스크 패턴, 예를 들어 PR mask를 형성하는 단계를 포함할 수 있다.
또한, 실시예에서 상기 절연층을 에칭하는 단계는 상기 복수의 반도체 발광소자 사이의 형성된 상기 절연층 중 적어도 어느 하나를 에칭하지 않을 수 있다.
또한, 실시예에서 상기 본딩 영역에 PAC(Photo active compound)이 도포될 수 있다.
또한, 실시예에 따른 반도체 발광소자는 제1 반도체층, 상기 제1 반도체층 아래에 배치되는 활성층, 상기 활성층 아래에 배치되는 제2 반도체층을 포함하는 발광구조물; 상기 제2 반도체층 아래에 배치되어, 상기 제2 반도체층과 접촉 하는 제1 금속층; 상기 제1 금속층 아래에 배치되는 자성층; 및 상기 자성층 아래에 배치되는 제2 금속층;을 포함하며, 상기 제2 금속층은 상기 발광구조물의 측면으로 연장되어 배치된다.
또한, 실시예에서 상기 제2 금속층의 폭은 상기 발광구조물의 폭보다 클 수 있다.
또한, 실시예에서 상기 제2 금속층은 상기 자성층 하면에 배치되는 제2-1 금속층 및 상기 자성층의 측면에 배치되는 제2-2 금속층을 포함하며, 상기 제2-2 금속층은 상기 제1 금속층의 측면에 접촉할 수 있다.
또한, 실시예에 따른 반도체 발광소자를 포함하는 디스플레이 장치는 기판; 상기 기판 상에 배치되는 조립 배선; 상기 조립 배선 상에 배치되며, 개구부를 구비하는 격벽; 및 제 5항 내지 7항 중의 어느 한 항에 기재된 반도체 발광소자를 포함한다.
또한 실시예에서 상기 제2 금속층은 상기 조립 배선과 전기적으로 연결될 수 있다.
또한, 실시예에서 상기 반도체 발광소자의 상면과 전기적으로 연결되는 패널 배선을 포함할 수 있다. 또한, 본딩 영역의 폭은 상기 반도체 발광소자의 폭보다 작을 수 있다. 또한, 상기 제2-2 금속층의 상면의 높이는 상기 제1 반도체층의 상면의 높이보다 낮을 수 있다.
실시예에 따른 반도체 발광소자 및 이의 본딩 방법과 이를 포함하는 디스플레이 장치는 전사 기판에서 반도체 발광소자가 이탈하지 않는 기술적 효과가 있다.
실시예에 따른 반도체 발광소자 및 이의 본딩 방법과 이를 포함하는 디스플레이 장치는 자가조립 시 반도체 발광소자의 정 조립률이 향상되는 기술적 효과가 있다.
실시예에 따른 반도체 발광소자 및 이의 본딩 방법과 이를 포함하는 디스플레이 장치는 전사 과정 중 반도체 발광소자 간의 장력을 방지할 수 있는 기술적 효과가 있다.
실시예에 따른 반도체 발광소자 및 이의 본딩 방법과 이를 포함하는 디스플레이 장치는 반도체 발광소자의 측면으로 전기적 연결을 할 수 있는 기술적 효과가 있다.
실시예에 따른 반도체 발광소자 및 이의 본딩 방법과 이를 포함하는 디스플레이 장치는 자가조립 시 반도체 발광소자의 상, 하부 방향성을 제어할 수 있는 기술적 효과가 있다.
실시예에 따른 반도체 발광소자 및 이의 본딩 방법과 이를 포함하는 디스플레이 장치는 Red 컬러를 발광하는 반도체 발광 소자의 휘도가 Blue 또는 Green 컬러를 발광하는 반도체 발광 소자의 휘도와 동등하도록 향상시킬 수 있는 기술적 효과가 있다.
실시예의 기술적 효과는 본 항목에 기재된 것에 한정되지 않으며, 명세서 전체를 통해 파악될 수 있는 것을 포함한다.
도 1은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실에 대한 예시도이다.
도 2는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이다.
도 3은 도 2의 화소의 일 예를 보여주는 회로도이다.
도 4는 도 1의 디스플레이 장치에서 제1 패널영역의 확대도이다.
도 5는 도 4의 A2 영역의 B1-B2 선을 따른 단면도이다.
도 6은 실시예에 따른 발광 소자가 자가 조립 방식에 의해 기판에 조립되는 예시도이다.
도 7은 내부 기술에서의 전사 시 LED칩의 이탈 현상을 나타내는 도면이다.
도 8a 내지 도 11은 제1 실시예에 따른 반도체 발광 소자의 반도체 발광소자의 본딩 방법을 설명하는 공정도이다.
도 12는 제2 실시예에 따른 반도체 발광 소자의 단면도이다.
도 13 내지 도 15는 제2 실시예에 따른 반도체 발광 소자의 공정도이다.
도 16은 제3 실시예에 따른 반도체 발광 소자를 포함하는 디스플레이 장치의 일부를 나타낸 단면도이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 '모듈' 및 '부'는 명세서 작성의 용이함이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것이며, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것은 아니다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 '상(on)'에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 다른 중간 요소가 존재할 수도 있는 것을 포함한다.
본 명세서에서 설명되는 디스플레이 장치에는 디지털 TV, 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트(Slate) PC, 태블릿(Tablet) PC, 울트라 북(Ultra-Book), 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에도 적용될 수 있다.
이하, 실시예에 따른 반도체 발광소자 및 이의 본딩 방법과 반도체 발광소자를 포함하는 디스플레이 장치에 대해 설명한다.
도 1은 실시예에 따른 디스플레이 장치(100)가 배치된 주택의 거실을 도시한다.
실시예의 디스플레이 장치(100)는 세탁기(101), 로봇 청소기(102), 공기 청정기(103) 등의 각종 전자 제품의 상태를 표시할 수 있고, 각 전자 제품들과 IOT 기반으로 통신할 수 있으며 사용자의 설정 데이터에 기초하여 각 전자 제품들을 제어할 수도 있다.
실시예에 따른 디스플레이 장치(100)는 얇고 유연한 기판 위에 제작되는 플렉서블 디스플레이(flexible display)를 포함할 수 있다. 플렉서블 디스플레이는 기존의 평판 디스플레이의 특성을 유지하면서, 종이와 같이 휘어지거나 말릴 수 있다.
플렉서블 디스플레이에서 시각정보는 매트릭스 형태로 배치되는 단위 화소(unit pixel)의 발광이 독자적으로 제어됨에 의하여 구현될 수 있다. 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다. 플렉서블 디스플레이의 단위 화소는 발광소자에 의하여 구현될 수 있다. 실시예에서 발광소자는 Micro-LED나 Nano-LED일 수 있으나 이에 한정되는 것은 아니다.
도 2는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이고, 도 3은 도 2의 화소의 일 예를 보여주는 회로도이다.
도 2 및 도 3을 참조하면, 실시예에 따른 디스플레이 장치는 디스플레이 패널(10), 구동 회로(20), 스캔 구동부(30) 및 전원 공급 회로를 포함할 수 있다.
실시예의 디스플레이 장치(100)는 액티브 매트릭스(AM, Active Matrix)방식 또는 패시브 매트릭스(PM, Passive Matrix) 방식으로 발광소자를 구동할 수 있다.
구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
디스플레이 패널(10)은 표시 영역(DA)과 표시 영역(DA)의 주변에 배치된 비표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 화소(PX)들이 형성되어 영상을 디스플레이하는 영역이다. 디스플레이 패널(10)은 데이터 라인들(D1~Dm, m은 2 이상의 정수), 데이터 라인들(D1~Dm)과 교차되는 스캔 라인들(S1~Sn, n은 2 이상의 정수), 고전위 전압이 공급되는 고전위 전압 라인, 저전위 전압이 공급되는 저전위 전압 라인 및 데이터 라인들(D1~Dm)과 스캔 라인들(S1~Sn)에 접속된 화소(PX)들을 포함할 수 있다.
화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 파장의 제1 컬러 광을 발광하고, 제2 서브 화소(PX2)는 제2 파장의 제2 컬러 광을 발광하며, 제3 서브 화소(PX3)는 제3 파장의 제3 컬러 광을 발광할 수 있다. 제1 컬러 광은 적색 광, 제2 컬러 광은 녹색 광, 제3 컬러 광은 청색 광일 수 있으나, 이에 한정되지 않는다. 또한, 도 2에서는 화소(PX)들 각각이 3 개의 서브 화소들을 포함하는 것을 예시하였으나, 이에 한정되지 않는다. 즉, 화소(PX)들 각각은 4 개 이상의 서브 화소들을 포함할 수 있다.
제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 데이터 라인들(D1~Dm) 중 적어도 하나, 스캔 라인들(S1~Sn) 중 적어도 하나 및 고전위 전압 라인에 접속될 수 있다. 제1 서브 화소(PX1)는 도 3과 같이 발광소자(LD)들과 발광소자(LD)들에 전류를 공급하기 위한 복수의 트랜지스터들과 적어도 하나의 커패시터(Cst)를 포함할 수 있다.
도면에 도시되지 않았지만, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 단지 하나의 발광소자(LD)와 적어도 하나의 커패시터(Cst)를 포함할 수도 있다.
발광소자(LD)들 각각은 제1 전극, 복수의 도전형 반도체층 및 제2 전극을 포함하는 반도체 발광 다이오드일 수 있다. 여기서, 제1 전극은 애노드 전극, 제2 전극은 캐소드 전극일 수 있지만, 이에 대해서는 한정하지 않는다.
도 3을 참조하면 복수의 트랜지스터들은 발광소자(LD)들에 전류를 공급하는 구동 트랜지스터(DT), 구동 트랜지스터(DT)의 게이트 전극에 데이터 전압을 공급하는 스캔 트랜지스터(ST)를 포함할 수 있다. 구동 트랜지스터(DT)는 스캔 트랜지스터(ST)의 소스 전극에 접속되는 게이트 전극, 고전위 전압이 인가되는 고전위 전압 라인에 접속되는 소스 전극 및 발광소자(LD)들의 제1 전극들에 접속되는 드레인 전극을 포함할 수 있다. 스캔 트랜지스터(ST)는 스캔 라인(Sk, k는 1≤k≤n을 만족하는 정수)에 접속되는 게이트 전극, 구동 트랜지스터(DT)의 게이트 전극에 접속되는 소스 전극 및 데이터 라인(Dj, j는 1≤j≤m을 만족하는 정수)에 접속되는 드레인 전극을 포함할 수 있다.
커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 형성된다. 스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전압과 소스 전압의 차이값을 충전할 수 있다.
구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 3에서는 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 본 발명은 이에 한정되지 않는다. 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 N 타입 MOSFET으로 형성될 수도 있다. 이 경우, 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)들 각각의 소스 전극과 드레인 전극의 위치는 변경될 수 있다.
또한, 도 3에서는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각이 하나의 구동 트랜지스터(DT), 하나의 스캔 트랜지스터(ST) 및 하나의 커패시터(Cst)를 갖는 2T1C (2 Transistor - 1 capacitor)를 포함하는 것을 예시하였으나, 본 발명은 이에 한정되지 않는다. 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 복수의 스캔 트랜지스터(ST)들과 복수의 커패시터(Cst)들을 포함할 수 있다.
다시 도 2를 참조하면, 구동 회로(20)는 디스플레이 패널(10)을 구동하기 위한 신호들과 전압들을 출력한다. 이를 위해, 구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
데이터 구동부(21)는 타이밍 제어부(22)로부터 디지털 비디오 데이터(DATA)와 소스 제어 신호(DCS)를 입력 받는다. 데이터 구동부(21)는 소스 제어 신호(DCS)에 따라 디지털 비디오 데이터(DATA)를 아날로그 데이터 전압들로 변환하여 디스플레이 패널(10)의 데이터 라인들(D1~Dm)에 공급한다.
타이밍 제어부(22)는 호스트 시스템으로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력받는다. 타이밍 신호들은 수직동기신호(vertical sync signal), 수평동기신호(horizontal sync signal), 데이터 인에이블 신호(data enable signal) 및 도트 클럭(dot clock)을 포함할 수 있다. 호스트 시스템은 스마트폰 또는 태블릿 PC의 어플리케이션 프로세서, 모니터, TV의 시스템 온 칩 등일 수 있다.
스캔 구동부(30)는 타이밍 제어부(22)로부터 스캔 제어 신호(SCS)를 입력 받는다. 스캔 구동부(30)는 스캔 제어 신호(SCS)에 따라 스캔 신호들을 생성하여 디스플레이 패널(10)의 스캔 라인들(S1~Sn)에 공급한다. 스캔 구동부(30)는 다수의 트랜지스터들을 포함하여 디스플레이 패널(10)의 비표시 영역(NDA)에 형성될 수 있다. 또는, 스캔 구동부(30)는 집적 회로로 형성될 수 있으며, 이 경우 디스플레이 패널(10)의 다른 일 측에 부착되는 게이트 연성 필름 상에 장착될 수 있다.
전원 공급 회로는 메인 전원으로부터 디스플레이 패널(10)의 발광소자(LD)들을 구동하기 위한 고전위 전압(VDD)과 저전위 전압(VSS)을 생성하여 디스플레이 패널(10)의 고전위 전압 라인과 저전위 전압 라인에 공급할 수 있다. 또한, 전원 공급 회로는 메인 전원으로부터 구동 회로(20)와 스캔 구동부(30)를 구동하기 위한 구동 전압들을 생성하여 공급할 수 있다.
도 4는 도 1의 디스플레이 장치에서 제1 패널영역(A1)의 확대도이다.
도 4에 의하면, 실시예의 디스플레이 장치(100)는 제1 패널영역(A1)과 같은 복수의 패널영역들이 타일링에 의해 기구적, 전기적 연결되어 제조될 수 있다.
제1 패널영역(A1)은 단위 화소(도 2의 PX) 별로 배치된 복수의 발광소자(150)를 포함할 수 있다.
예컨대, 단위 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 예컨대, 복수의 적색 발광소자(150R)가 제1 서브 화소(PX1)에 배치되고, 복수의 녹색 발광소자(150G)가 제2 서브 화소(PX2)에 배치되며, 복수의 청색 발광소자(150B)가 제3 서브 화소(PX3)에 배치될 수 있다. 단위 화소(PX)는 발광소자가 배치되지 않는 제4 서브 화소를 더 포함할 수도 있지만, 이에 대해서는 한정하지 않는다. 한편, 발광소자(150)는 반도체 발광소자일 수 있다.
다음으로 도 5는 도 4의 A2 영역의 B1-B2 선을 따른 단면도이다.
도 5를 참조하면, 실시예의 디스플레이 장치(100)는 기판(200), 조립 배선(201, 202), 제1 절연층(211a), 제2 절연층(211b), 제3 절연층(206) 및 복수의 발광소자(150)를 포함할 수 있다.
조립 배선은 서로 이격된 제1 조립 배선(201) 및 제2 조립 배선(202)을 포함할 수 있다. 제1 조립 배선(201) 및 제2 조립 배선(202)은 발광소자(150)를 조립하기 위해 유전영동 힘을 생성하기 위해 구비될 수 있다. 또한 상기 제1 조립 배선(201) 및 제2 조립 배선(202)은 상기 발광소자의 전극과 전기적으로 연결되어 디스플레이 패널의 전극으로 기능할 수도 있다.
조립 배선(201, 202)은 투광성 전극(ITO)으로 형성되거나, 전기 전도성이 우수한 금속물질을 포함할 수 있다. 예를 들어, 조립 배선(201, 202)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 몰리브덴(Mo) 중 적어도 어느 하나 또는 이들의 합금으로 형성될 수 있다.
상기 제1 조립 배선(201) 및 제2 조립 배선(202) 사이에 제1 절연층(211a)이 배치될 수 있고, 상기 제1 조립 배선(201) 및 제2 조립 배선(202) 상에 제2 절연층(211b)이 배치될 수 있다. 상기 제1 절연층(211a)과 상기 제2 절연층(211b)은 산화막, 질화막 등일 수 있으나 이에 한정되는 것은 아니다.
발광소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색 발광소자(150R), 녹색 발광소자(150G) 및 청색 발광소자(150B)를 포함할 수 있으나 이에 한정되는 것은 아니며, 적색 형광체와 녹색 형광체 등을 구비하여 각각 적색과 녹색을 구현할 수도 있다.
기판(200)은 유리나 폴리이미드(Polyimide)로 형성될 수 있다. 또한 기판(200)은 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등의 유연성 있는 재질을 포함할 수 있다. 또한, 기판(200)은 투광성한 재질일 수 있으나 이에 한정되는 것은 아니다.
제3 절연층(206)은 폴리이미드, PEN, PET 등과 같이 절연성과 유연성 있는 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
제3 절연층(206)은 접착성과 전도성을 가지는 전도성 접착층일 수 있고, 전도성 접착층은 연성이 있어서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다. 예를 들어, 제3 절연층(206)은 이방성 전도성 필름(ACF, anisotropy conductive film)이거나 이방성 전도매질, 전도성 입자를 함유한 솔루션(solution) 등의 전도성 접착층일 수 있다. 전도성 접착층은 두께에 대해 수직방향으로는 전기적으로 전도성이나, 두께에 대해 수평방향으로는 전기적으로 절연성을 가지는 레이어일 수 있다.
제3 절연층(206)은 발광소자(150)가 삽입되기 위한 조립 홀(203)을 포함할 수 있다(도 6 참조). 따라서, 자가 조립시, 발광소자(150)가 제3 절연층(206)의 조립 홀(203)에 용이하게 삽입될 수 있다. 조립 홀(203)은 삽입 홀, 고정 홀, 정렬 홀 등으로 불릴 수 있다.
조립 배선(201, 202) 간의 간격은 발광소자(150)의 폭 및 조립 홀(203)의 폭보다 작게 형성되어, 전기장을 이용한 발광소자(150)의 조립 위치를 보다 정밀하게 고정할 수 있다.
조립 배선(201, 202) 상에는 제3 절연층(206)이 형성되어, 조립 배선(201, 202)을 유체(1200)로부터 보호하고, 조립 배선(201, 202)에 흐르는 전류의 누출을 방지할 수 있다. 제3 절연층(206)은 실리카, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있다.
또한 제3 절연층(206)은 폴리이미드, PEN, PET 등과 같이 절연성과 유연성 있는 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
제3 절연층(206)은 접착성이 있는 절연층일 수 있거나, 전도성을 가지는 전도성 접착층일 수 있다. 제3 절연층(206)은 연성이 있어서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다.
제3 절연층(206)은 격벽을 가지고, 이 격벽에 의해 조립 홀(203)이 형성될 수 있다. 예컨대, 기판(200)의 형성 시, 제3 절연층(206)의 일부가 제거됨으로써, 발광소자(150)들 각각이 제3 절연층(206)의 조립 홀(203)에 조립될 수 있다.
기판(200)에는 발광소자(150)들이 결합되는 조립 홀(203)이 형성되고, 조립 홀(203)이 형성된 면은 유체(1200)와 접촉할 수 있다. 조립 홀(203)은 발광소자(150)의 정확한 조립 위치를 가이드할 수 있다.
한편, 조립 홀(203)은 대응하는 위치에 조립될 발광소자(150)의 형상에 대응하는 형상 및 크기를 가질 수 있다. 이에 따라, 조립 홀(203)에 다른 발광소자가 조립되거나 복수의 발광소자들이 조립되는 것을 방지할 수 있다.
도 6은 실시예에 따른 발광소자가 자가 조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이며, 도면들을 참조하여 발광소자의 자가 조립 방식을 설명한다.
기판(200)은 디스플레이 장치의 패널 기판일 수 있다. 이후 설명에서는 기판(200)은 디스플레이 장치의 패널 기판인 경우로 설명하나 실시예가 이에 한정되는 것은 아니다.
도 6을 참조하면, 복수의 발광소자(150)는 유체(1200)가 채워진 챔버(1300)에 투입될 수 있다. 유체(1200)는 초순수 등의 물일 수 있으나 이에 한정되는 것은 아니다. 챔버는 수조, 컨테이너, 용기 등으로 불릴 수 있다.
이 후, 기판(200)이 챔버(1300) 상에 배치될 수 있다. 실시예에 따라, 기판(200)은 챔버(1300) 내로 투입될 수도 있다.
도 5에 도시한 바와 같이, 기판(200)에는 조립될 발광소자(150) 각각에 대응하는 한 쌍의 조립 배선(201, 202)이 배치될 수 있다.
도 6을 참조하면, 기판(200)이 배치된 후, 자성체를 포함하는 조립 장치(1100)가 기판(200)을 따라 이동할 수 있다. 자성체로 예컨대, 자석이나 전자석이 사용될 수 있다. 조립 장치(1100)는 자기장이 미치는 영역을 유체(1200) 내로 최대화하기 위해, 기판(200)과 접촉한 상태로 이동할 수 있다. 실시예에 따라서는, 조립 장치(1100)가 복수의 자성체를 포함하거나, 기판(200)과 대응하는 크기의 자성체를 포함할 수도 있다. 이 경우, 조립 장치(1100)의 이동 거리는 소정 범위 이내로 제한될 수도 있다.
조립 장치(1100)에 의해 발생하는 자기장에 의해, 챔버(1300) 내의 발광소자(150)는 조립 장치(1100)를 향해 이동할 수 있다.
발광소자(150)는 조립 장치(1100)를 향해 이동 중, 유전영동 힘(DEP force)에 의해 조립 홀(203)로 진입하여 기판(200)과 접촉될 수 있다.
구체적으로 조립 배선(201, 202)은 외부에서 공급된 전원에 의해 전기장을 형성하고, 이 전기장에 의해 유전영동 힘이 조립 배선(201, 202) 사이에 형성될 수 있다. 이 유전영동 힘에 의해 기판(200) 상의 조립 홀(203)에 발광소자(150)를 고정시킬 수 있다.
기판(200)에 형성된 조립 배선(201, 202)에 의해 가해지는 전기장에 의해, 기판(200)에 접촉된 발광소자(150)가 조립 장치(1100)의 이동에 의해 이탈되는 것이 방지될 수 있다. 실시예에 의하면, 상술한 전자기장을 이용한 자가 조립 방식에 의해, 발광소자(150)들 각각이 기판(200)에 조립되는 데 소요되는 시간을 급격히 단축시킬 수 있으므로, 대면적 고화소 디스플레이를 보다 신속하고 경제적으로 구현할 수 있다.
이때 기판(200)의 조립 홀(203) 상에 조립된 발광소자(150)와 조립 전극 사이에 소정의 솔더층(미도시)이 형성되어 발광소자(150)의 결합력을 향상시킬 수 있다.
다음으로 기판(200)의 조립 홀(203)에 몰딩층(미도시)이 형성될 수 있다. 몰딩층은 투광성 레진이거나 또는 반사물질, 산란물질이 포함된 레진일 수 있다.
이하, 도면을 참고하여 기술적 과제를 해결하기 위한 실시예에 따른 반도체 발광소자 및 이의 본딩 방법과 반도체 발광소자를 포함하는 디스플레이 장치를 설명하기로 한다.
[실시예]
한편, 도 7은 반도체 발광소자의 본딩과 관련된 내부 기술에 따른 도면이다.
도 7과 같이 내부기술에 따른 반도체 발광소자의 본딩기술에서 성장 기판(10)에서 반도체 발광 소자(50)를 성장시키고, 옥사이드층(40)을 형성한 후 케미칼 리프트 오프(CLO)공정을 진행하여 성장 기판(10)을 제거하면, 옥사이드층(40)의 장력에 의하여 LED 칩들(50) 간에 장력이 발생하고, LED 칩(50)이 본딩 영역에서 이탈하는 문제점이 발생했다. 따라서, 전사율이 감소하고, 이후 LED 칩(50)을 본딩 영역(12)이 구비된 조립 기판(11)에 전사할 때 정조립율이 감소하는 문제가 있었다. 또한, 1차 전사 과정에서 성장 기판으로부터 반도체 발광소자를 분리하는 케미칼 리프트 오프(CLO) 공정을 진행한 후 절연층 제거 시 파티클이 발생하는데, 유체 내에서 자가조립을 하는 경우 파티클이 분술물로 작용하여 자가조립 전사율이 현저히 떨어지는 문제가 있다.
이에 실시예의 기술적 과제 중의 하나는 반도체 발광소자를 전사하는 과정에서 반도체 발광소자가 본딩 영역에서 이탈하는 문제를 해결하고자 함이다.
도 8a 내지 도 11은 반도체 발광소자의 본딩 방법을 나타내는 공정도이다. (이하의 설명에서 '제1 실시예'는 '실시예'로 약칭하기로 한다)
도 8a를 참조하면, 제1 기판(110)에서 복수의 반도체 발광 소자(150)가 성장할 수 있다. 제1 기판(110)은 반도체 발광 소자를 이루는 3족-5족 화합물 반도체 물질, 2족-6족 화합물 반도체 물질 등일 수 있다. 예를 들어, 제1 기판(110)은 GaN, InGaN, AlN, AlInN, AlGaN, AlInGaN, InP, GaAs, GaP, GaInP 등을 포함할 수 있으며, 반도체 발광 소자(150)의 성장기판으로 이용될 수 있다.
또한, 복수의 반도체 발광소자(150)에서 상기 제1 기판(110)과 반대되는 면에는 제1 전극(미도시)이 형성될 수 있다. 상기 제1 전극은 이후 반도체 발광소자의 광 추출효율 향상을 위해 투광성전극(미도시)으로 형성될 수 있다. 상기 투광성 전극층은 ITO(indium tin oxide), IAZO(indium aluminum zinc oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO) 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
도 8b를 참조하면, 상기 기판(110)에서 성장한 상기 복수의 반도체 발광소자(150) 상에 절연층(140)이 형성될 수 있다. 상기 절연층(140)은 복수의 반도체 발광소자(150)와 상기 기판(110)을 덮도록 형성될 수 있다. 상기 절연층(140)은 SiO2로 형성될 수 있으나 이에 한정하지 않는다.
도 8c를 참조하면, 상기 절연층(140) 상에 PR mask(140)가 형성될 수 있다. 상기 PR mask(140)는 상기 기판(110) 상에서 복수의 반도체 발광소자(150)와 중첩되는 절연층 상에만 형성되며, 이후 식각 공정에 이용될 수 있다.
한편, 내부적으로 연구되는 기술에서 사이즈 100um 이상의 미니 LED의 경우, 절연층을 제거하지 않고 LLO(Laser Lift off) 공정 또는 CLO(Chemica Lift off)공정을 통해서 성장 기판을 분리하였다. 반면에, 약 10um 사이즈의 마이크로 LED의 경우, 전사 기판에 본딩을 한 후, CLO공정을 진행하면 본딩 불량이 총 면적의 약 80%이상 발생하였으며, 이는 반도체 에피층과 절연층 간의 스트레스의 존재 때문인 것으로 확인되었다. 따라서, 성장 기판 분리 전에 절연층을 isolation 진행해서 반도체 에피층과 절연층 간의 스트레스를 방지하는 기술이 필요한 상황이다.
이어서 도 9a를 참조하면, 마스크 패턴인 PR mask(160)에 의해 덮이지 않은 절연층(140)을 식각하는 공정이 진행된다. 식각공정은 건식 식각 및 습식 식각을 포함할 수 있다. 상기 마스크 패턴(160)은 복수의 반도체 발광소자(150)의 사이에 위치하며, PR mask(160)에 덮이지 않은 절연층(140)은 식각되어 일체형으로 형성되었던 절연층(140)이 isolation되어 분리될 수 있다. 절연층 isolation은 복수의 반도체 발광소자 사이의 각각에서 진행될 수 있다.
이후 isolation된 절연층은 절연층 사이에서 장력이 발생하지 않게 되어, 반도체 발광소자가 전사기판의 본딩영역에 안정적으로 고정될 수 있도록 하는 기술적 효과가 있다.
또한, 도 9b를 참조하면, 복수의 반도체 발광소자를 그룹화 하여, 절연층(140)의 multi-isolation이 진행될 수 있다. multi-isolation 또한 복수의 반도체 발광소자를 그룹화하여, 그룹 사이가 식각되도록하고 절연층 사이에서의 장력이 줄어들기 때문에 single-isolation과 동일한 효과를 얻을 수 있다.
이어서 도 10을 참고하면, 제1 기판(110)에 절연층(140)이 isolation된 상태의 복수의 반도체 발광소자(150)를 제2 기판(111)에 전사한다. 상기 제2 기판(111)은 사파이어 기판 일 수 있으나 이에 한정되는 것은 아니다. 이때, 복수의 반도체 발광소자와 제2 기판의 연결은 PAC(Photo active compound)을 도포한 뒤 제1기판과 제2기판을 압착시키고 경화시켜 본딩하는 방법 등이 이용될 수 있지만 이에 한정되는 것은 아니다.
이후 도11을 참고하면, 복수의 반도체 발광소자(150)가 제2 기판에 본딩된 상태에서 제1 기판을 제거하는 공정이 진행된다. 반도체 발광소자(150)가 Blue 또는 Green 컬러를 발광하는 경우 레이저 리프트 오프(LLO) 공정 등이 이용될 수 있으며, 반도체 발광소자(150)가 Red 컬러를 발광하는 경우 케미칼 리프트 오프(CLO) 공정 등이 이용될 수 있으며, 이에 한정되는 것은 아니다. 케미칼 리프트 오프(CLO) 공정에 사용되는 케미칼 용액은 암모니아, 과산화수소수 또는 이들의 혼합물 등이 이용될 수 있으나 이에 한정되는 것은 아니다.
케미칼 용액에 의해 상기 제1 기판(110)이 제거 될 수 있으며, 복수의 반도체 발광소자(150)는 제2 기판에 본딩될 수 있다. 복수의 반도체 발광소자(150)를 감싸는 절연층(140)은 서로 isolation 되어 있기 때문에 장력을 가지지 않으며, 이에 따라 실시예에 따른 반도체 발광소자(150)의 본딩 방법은 복수의 반도체 발광소자 간에도 장력이 작용하지 않으며, 본딩 영역에 안정적으로 고정될 수 있는 기술적 효과가 있다. 이로써, 성장 기판에서 전사 기판으로의 전사율이 향상되며, 이후 진행되는 반도체 발광소자의 정조립률이 향상되는 기술적 효과가 있다.
또한, 실시예에 따른 반도체 발광소자 및 이의 본딩방법은 절연층을 제거 후 제1 기판을 분리하여 파티클 이슈를 예방하고, 유체 내에서의 자가조립 전사율을 향상시키는 기술적 효과가 있다.
이후, 상기 제2 기판에 본딩된 복수의 반도체 발광소자에 대해 이후 설명과 같이 금속층을 순차적으로 증착할 수 있다. 예를 들어, 오믹층 열처리를 수행할 수 있으며, 자성층을 형성할 수 있다.
이후, 반도체 발광소자는 유체 내로 분산되어 디스플레이 패널 기판으로 조립되어 디스플레이 장치에 이용될 수 있다.
도 12는 제2 실시예에 따른 반도체 발광소자(150)의 단면도이다.
제2 실시예에 따른 반도체 발광소자(150)는 제1 실시예에 따른 반도체 발광소자의 본딩 방법을 통해 형성 및 전사 될 수 있다. 예를 들어, 도 11과 같이 제2 기판(111)에 본딩된 복수의 반도체 발광소자(150)에 대해 이후 설명과 같이 금속층을 순차적으로 증착할 수 있다. 예를 들어, 오믹층 열처리를 수행할 수 있으며, 자성층을 형성할 수 있다. 이후 반도체 발광소자는 유체 내로 분산되어 디스플레이 패널 기판으로 전사되어 디스플레이 장치에 이용될 수 있다.
제2 실시예에 따른 반도체 발광소자는 제1 도전형 반도체층(153), 상기 제1 도전형 반도체층(153) 아래에 배치되는 활성층(154), 상기 활성층(154) 아래에 배치되는 제2 도전형 반도체층(155)을 포함하는 발광구조물을 구비한다.
상기 제1 도전형 반도체층(153), 활성층(154) 및 제2 도전형 반도체층(155)은 화합물 반도체 물질로 이루어질 수 있다. 예컨대, 화합물 반도체 물질은 3족-5족 화합물 반도체 물질, 2족-6족 화합물 물질 등일 수 있다. 예컨대, 화합물 반도체 물질은 GaN, InGaN, AlN, AlInN, AlGaN, AlInGaN, InP, GaAs, GaP, GaInP 등을 포함할 수 있으나 이에 한정하지 않는다.
예컨대, 제1 도전형 반도체층(153)은 제1 도전형 도펀트를 포함하고, 제2 도전형 반도체층(155)은 제2 도전형 도펀트를 포함할 수 있다. 예컨대, 제1 도전형 도펀트는 n형 도펀트이고, 제2 도전형 도펀트는 p형 도펀트일 수 있으나 이에 한정되는 것은 아니다.
활성층(154)은 광을 생성하는 영역으로서, 화합물 반도체의 물질 특성에 따라 특정 파장 대역을 갖는 광을 생성할 수 있다. 즉, 활성층(154)에 포함된 화합물 반도체의 에너지 밴드갭에 의해 파장 대역이 결정될 수 있다. 따라서, 활성층(154)에 포함된 화합물 반도체의 에너지 밴드갭에 따라 실시예의 반도체 발광소자(150)는 UV 광, 청색 광, 녹색 광, 적색 광을 생성할 수 있다. 또한 상기 활성층(154)은 활성층이 다층으로 형성된 MQW(Multi Quantum Wells)일 수 있다.
상기 발광구조물 상에는 반도체 발광소자의 전기적 연결을 위한 제1 전극(151)이 배치될 수 있다. 상기 제1 전극(151)은 제1 기판(110) 상에 배치된 상태에서 각 반도체 발광소자 별로 미리 형성될 수 있으나, 이에 한정되는 것은 아니다(도 8a) 참조)
도 12에 도시된 반도체 발광소자(150)는 패널 기판에 전사된 후 제1 전극(151) 상의 절연층이 제거된 상태를 도시한 것이다.
반도체 발광소자의 상면에 배치되는 상기 제1 전극(151)은 광 추출 효율 향상을 위해 투광성을 갖는 전극으로 형성될 수 있으며, 투광성을 갖는 전극은 ITO(indium tin oxide), IAZO(indium aluminum zinc oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO) 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
또한, 상기 발광구조물 아래에는 제1 금속층(156)이 배치될 수 있다. 상기 제1 금속층(156)은 발광구조물과 Ohmic contact가 가능한 AuGe과 Au 또는 AuGe, Ni, Au, Ti 등을 포함할 수 있으나 이에 한정되지 않는다.
도 11에 도시된 절연층(140) 중 반도체 발광소자(150)의 측면으로 연장된 부분은 제거 후 제1 금속층(156) 형성공정이 진행될 수 있다.
이어서, 상기 제1 금속층 아래에는 자성층(157)이 배치될 수 있다. 상기 자성층(157)은 금속층의 접합을 도와주는 역할을 수행할 수 있으며, 이후 반도체 발광소자(150)가 유체 내에서 분산되어 있을 때, 조립 장치(1100)에 의해 조립 기판의 조립 홀로 위치할 수 있도록 자성을 갖는다. 상기 자성층은 Ti, Ni 등의 물질들을 포함할 수 있으며, 단일층이나 다층, 교대로 증착되어 형성될 수 있으나, 이에 한정되지 않는다.
다음으로, 상기 자성층(157) 아래에는 제2 금속층(158)이 배치될 수 있다. 상기 제2 금속층(158)은 Ti, Mo 등의 물질들을 포함할 수 있으며, 단일층이나 다층, 교대로 적층되어 형성될 수 있으나, 이에 한정되지 않는다. 상기 제2 금속층(158)은 반도체 발광소자(150)가 다른 배선과 전기적으로 연결될 수 있도록 본딩층의 역할을 수행할 수 있다.
또한, 상기 제2 금속층(158)은 상기 제2 금속층 하면에 배치되는 제2-1 금속층(158a)과 상기 제2-1 금속층(158a)의 측면에서 패시베이션층(152)의 측면까지 연장되어 배치되는 제2-2 금속층(158b)을 포함할 수 있다. 상기 제2-2 금속층(158b)은 반도체 발광소자의 측면에서 전기적 연결을 해줄 수 있는 측면 전극의 역할을 수행할 수 있는 기술적 효과가 있다.
한편, Blue 컬러 또는 Green 컬러를 발광하는 반도체 발광소자인 경우, 열처리를 수행하지 않더라도 발광이 가능하다. 반면에, Red 컬러를 발광하는 반도체 발광소자인 경우, 반도체 에피층으로 사용되는 물질의 차이로 인해 기존 광 효율이 물성적으로 낮으며, ohmic contact를 형성하기 위해서는 금속층과 고온의 열처리가 필요하다. 이에 따라, Red 컬러를 발광하는 반도체 발광소자의 휘도를 Blue 또는 Green 컬러를 발광하는 반도체 발광소자의 휘도와 동등한 수준으로 향상시키는 기술이 필요한 상황이다. 이하, 제2 실시예의 제조 공정을 통해 상기의 문제의 해결 방안을 설명하도록 한다.
도 13 내지 도 15는 제2 실시예에 따른 반도체 발광소자의 제조공정을 나타낸 공정도이다.
도 13을 참조하면, 발광구조물 아래에 제1 금속층(156)을 형성한다. 특히 Red 컬러를 발광하는 반도체 발광소자의 경우 상기 제1 금속층(156)은 발광구조물과 Ohmic contact가 가능한 AuGe과 Au 또는 AuGe, Ni, Au, Ti 등을 포함할 수 있으나 이에 한정되지 않는다. 상기 제1 금속층(156)은 E-beam으로 증착할 수 있으나 이에 한정하지 않는다.
또한, 상기 발광구조물의 측면에는 패시베이션층(152)이 배치되어 있을 수 있다. 반도체 발광 소자가 Red 컬러를 발광하는 반도체 발광소자일 경우, 반도체 에피층이 장기간 노출이 칩이 변형되는 문제가 발생할 수 있기 때문에, 상기 패시베이션층(152)이 제1 도전형 반도체층(153)과 제2 도전형 반도체층(155)의 측면을 덮을 수 있다.
도 13 내지 도 15에서는 반도체 발광소자(150)의 제1 전극(151) 상의 절연층의 제거된 상태의 공정을 도시하였으나 제1 전극(151) 상에 절연층이 존재한 상태에서 도 13 내지 도 15의 공정이 진행될 수 있다.
이어서, 도 14를 참조하면, 제1 금속층(156) 형성 후 상기 반도체 발광 소자(150)에 대해 약 350℃ 내지 400℃에서 어닐링의 열처리가 진행될 수 있다.
도 15을 참조하면, 이후, 제1 금속층(156) 아래에 자성층(157)이 형성될 수 있다. 상기 자성층은 Ti, Ni 등의 물질들을 포함할 수 있으며, 단일층이나 다층, 교대로 증착되어 형성될 수 있으나, 이에 한정되지 않는다.
이후 도 12와 같이 상기 자성층(157) 아래에는 제2 금속층(158)이 형성될 수 있다. 상기 제2 금속층(158)은 Ti, Mo 등의 물질들을 포함할 수 있으며, 단일층이나 다층, 교대로 적층되어 형성될 수 있으나, 이에 한정되지 않는다. 상기 제2 금속층(158)은 상기 자성층(157)의 하면에 배치되는 제2-1 금속층(158a) 및 상기 제2-1 금속층(158a)에서 상기 패시베이션층(152)의 측면으로 연장되어 배치되는 제2-2 금속층(158b)을 포함하도록 형성될 수 있다. 상기 제2 금속층(158)은 Step coverage가 좋은 스퍼터(Sputter)공정으로 형성될 수 있다. 상기 제2-1 금속층(158a)은 본딩층 기능을 할 수 있으나 이에 한정되는 것은 아니다.
자세하게, 상기 반도체 발광소자(150)이 Red 컬러를 발광하는 경우, 반도체 발광소자(150)의 후면에 AuGe 또는 Au 물질을 이용하여 ohmic contact를 위한 제1 금속층(156)을 형성하고, 자성층(157) 증착 후, 스퍼터공정을 통해 측면의 패시베이션층(152) 제거 없이 제2 금속층(158)을 증착할 수 있다. 이에 따라, 배선 연결 시 저항이 감소하여 휘도를 높일 수 있는 기술적 효과가 있다.
다음으로, 도 16은 제3 실시예에 따른 반도체 발광소자를 포함하는 디스플레이 장치의 단면도이다.
도 16을 참조하면, 제3 실시예에 따른 반도체 발광소자를 포함하는 디스플레이 장치는 조립기판(210)과 상기 조립기판(210) 상에 상호 이격되어 배치된 제1 조립 배선(221), 제2 조립배선(222)과 소정의 조립 홀(237H)을 포함하며, 상기 제1, 제2 조립배선(221, 222) 상에 배치되는 조립 격벽(230)과, 상기 조립 홀(237H) 내에 배치되며 상기 제1 조립배선(221), 제2 조립배선(222)과 전기적으로 연결되는 반도체 발광소자(150)를 포함할 수 있다.
또한, 제3 실시예는 상기 조립 홀(237H)를 메우는 투광성 레진으로 형성된 절연층(235) 및 상기 반도체 발광소자(150)와 전기적으로 연결되는 패널 배선(225)을 포함할 수 있다. 상기 패널 배선(225)은 광이 투과되는 투광성 부재로서, 예컨대 ITO를 포함할 수 있다.
반도체 발광소자(150)를 자가 조립 시 제1 조립배선(221)과 제2 조립배선(222)에는 서로 다른 전원이 교류로 인가되어 반도체 발광소자(150)가 조립 홀(237H) 조립될 수 있다.
한편, 조립 이후 반도체 발광소자의 하측에 배치된 제2-1 금속층(158a)와 측면에 배치된 제2-2 금속층(158b)이 제1, 제2 조립배선(221, 222)과 전기적으로 연결될 수 있다. 이 때, 제1, 제2 조립배선(221, 222)는 동일한 전원이 인가되며, 제2-2 금속층(158b)를 통해 반도체 발광소자(150)에 전원이 공급되어 조립배선을 화소 전극으로 사용할 수 있는 기술적 효과가 있다.
따라서, 제3 실시예에 따른 반도체 발광 소자를 포함하는 디스플레이 장치는 조립 배선이 반도체 발광소자(150)의 조립뿐만 아니라, 반도체 발광소자(150)에게 전기적 신호를 전달하는 화소 전극으로 이용될 수 있는 기술적 효과가 있다.
또한, 반도체 발광소자(150)는 측면에 배치된 상기 제2-2 금속층(158b)으로 인해, 하부의 폭이 상부의 폭보다 클 수 있다. 하부에 금속층이 배치되고 상부보다 하부의 면적이 크기 때문에 이에 따라, 유체 내에 분산된 반도체 발광소자가 DEP force에 의해 패널 기판의 조립 홀로 자가조립 될 때, 하부가 조립배선과 접하도록 배치되어 반도체 발광소자 상, 하부의 방향성을 제어할 수 있는 기술적 효과가 있다.
실시예에 따른 반도체 발광소자 및 이의 본딩 방법과 이를 포함하는 디스플레이 장치는 전사 기판에서 반도체 발광소자가 이탈하지 않는 기술적 효과가 있다.
실시예에 따른 반도체 발광소자 및 이의 본딩 방법과 이를 포함하는 디스플레이 장치는 자가조립 시 반도체 발광소자의 정 조립률이 향상되는 기술적 효과가 있다.
실시예에 따른 반도체 발광소자 및 이의 본딩 방법과 이를 포함하는 디스플레이 장치는 전사 과정 중 반도체 발광소자 간의 장력을 방지할 수 있는 기술적 효과가 있다.
실시예에 따른 반도체 발광소자 및 이의 본딩 방법과 이를 포함하는 디스플레이 장치는 반도체 발광소자의 측면으로 전기적 연결을 할 수 있는 기술적 효과가 있다.
실시예에 따른 반도체 발광소자 및 이의 본딩 방법과 이를 포함하는 디스플레이 장치는 자가조립 시 반도체 발광소자의 상, 하부 방향성을 제어할 수 있는 기술적 효과가 있다.
실시예에 따른 반도체 발광소자 및 이의 본딩 방법과 이를 포함하는 디스플레이 장치는 Red 컬러를 발광하는 반도체 발광 소자의 휘도가 Blue 또는 Green 컬러를 발광하는 반도체 발광 소자의 휘도와 동등하도록 향상시킬 수 있는 기술적 효과가 있다.
상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 실시예의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 실시예의 등가적 범위 내에서의 모든 변경은 실시예의 범위에 포함된다.
20: 구동 회로
21: 데이터 구동부
22: 타이밍 제어부
100: 디스플레이 장치
PX: 화소
PX1: 제1 서브 화소
PX2: 제2 서브 화소
PX3: 제3 서브 화소
Cst: 커패시터
DT: 구동 트랜지스터
A1: 제1 패널 영역
200: 기판
201, 202: 조립 배선
211a: 제1 절연층
211b: 제2 절연층
206: 제3 절연층
10, 110: 제1 기판
11, 111: 제2 기판
12, 112: 본딩 영역
40, 140: 절연층
150: 반도체 발광소자
151: 제1 전극
152: 패시베이션층
153: 제1 도전형 반도체층
154: 활성층
155: 제2 도전형 반도체층
156: 제1 금속층
157: 자성층
158: 제2 금속층
158a: 제2-1 금속층
158b: 제2-2 금속층
160: PR mask
210: 조립기판:
221: 제1 조립 배선
222: 제2 조립 배선
225: 패널 배선
230: 격벽
235: 절연층
237H: 조립홀

Claims (10)

  1. 제1 기판 상에 서로 이격되어 배치되는 복수의 반도체 발광소자를 형성하는 단계;
    상기 제1 기판 및 상기 복수의 반도체 발광소자를 덮도록 절연층을 형성하는 단계;
    상기 절연층 중에 상기 복수의 반도체 발광소자 사이에 형성된 절연층을 에칭하는 단계;
    본딩 영역을 구비하는 제2 기판에 상기 복수의 반도체 발광소자가 대응되도록 상기 제1 기판과 상기 제2 기판을 압착하는 단계; 및
    상기 제1 기판을 제거하는 단계;를 포함하며,
    상기 절연층을 에칭하는 단계는 상기 복수의 반도체 발광소자 사이에 형성된 상기 절연층 중 적어도 어느 하나를 에칭하지 않으며,
    상기 본딩 영역의 폭은 상기 반도체 발광소자의 폭보다 작은,
    디스플레이 화소용 반도체 발광소자의 본딩 방법.
  2. 제1항에 있어서,
    상기 절연층을 에칭하는 단계는 상기 절연층 상에 상기 복수의 반도체 발광소자와 중첩되지 않도록 마스크 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 디스플레이 화소용 반도체 발광소자의 본딩 방법.
  3. 삭제
  4. 제1항에 있어서,
    상기 본딩 영역에 PAC(Photo active compound)이 도포되는 것을 특징으로 하는 디스플레이 화소용 반도체 발광소자의 본딩 방법.
  5. 제1 반도체층, 상기 제1 반도체층 아래에 배치되는 활성층, 상기 활성층 아래에 배치되는 제2 반도체층을 포함하는 발광구조물;
    상기 제2 반도체층 아래에 배치되어, 상기 제2 반도체층과 접촉 하는 제1 금속층; 및
    상기 제1 금속층 아래에 배치되는 제2 금속층을 포함하며,
    상기 제2 금속층은 상기 제1 금속층 아래에 배치되는 제2-1 금속층 및 상기 제2-1 금속층으로부터 상기 발광구조물의 측면으로 연장되어 배치되는 제2-2 금속층을 포함하며,
    상기 제2-2 금속층의 상면의 높이는 상기 제1 반도체층의 상면의 높이보다 낮은, 디스플레이 화소용 반도체 발광소자.
  6. 제5항에 있어서,
    상기 제2 금속층의 폭은 상기 발광구조물의 폭보다 큰 것을 특징으로 하는 디스플레이 화소용 반도체 발광소자.
  7. 제5항에 있어서,
    상기 제1 금속층과 상기 제2 금속층 사이에 배치되는 자성층을 더 포함하는, 디스플레이 화소용 반도체 발광소자.
  8. 기판;
    상기 기판 상에 배치되는 조립 배선;
    상기 조립 배선 상에 배치되며, 개구부를 구비하는 격벽; 및
    상기 격벽 내에 배치되는 제 5항에 기재된 디스플레이 화소용 반도체 발광소자;를 포함하고,
    상기 조립 배선은 상기 제2-2 금속층과 전기적으로 연결되는, 반도체 발광소자를 포함하는 디스플레이 장치.
  9. 삭제
  10. 제8항에 있어서,
    상기 반도체 발광소자의 상면과 전기적으로 연결되는 패널 배선을 포함하는 것을 특징으로 하는, 반도체 발광소자를 포함하는 디스플레이 장치.
KR1020220168125A 2021-12-06 2022-12-05 디스플레이 화소용 반도체 발광소자 및 이의 본딩 방법과 반도체 발광소자를 포함하는 디스플레이 장치 Active KR102747134B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210172687 2021-12-06
KR20210172687 2021-12-06

Publications (2)

Publication Number Publication Date
KR20230085100A KR20230085100A (ko) 2023-06-13
KR102747134B1 true KR102747134B1 (ko) 2024-12-31

Family

ID=86762818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220168125A Active KR102747134B1 (ko) 2021-12-06 2022-12-05 디스플레이 화소용 반도체 발광소자 및 이의 본딩 방법과 반도체 발광소자를 포함하는 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR102747134B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056488A (ja) * 2008-08-29 2010-03-11 Oki Data Corp 表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101882236B1 (ko) * 2016-08-01 2018-07-26 주식회사 디에스케이 레이저를 이용한 이방전도성필름 본딩장치
KR102760284B1 (ko) * 2019-08-26 2025-02-03 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20190117413A (ko) * 2019-09-26 2019-10-16 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056488A (ja) * 2008-08-29 2010-03-11 Oki Data Corp 表示装置

Also Published As

Publication number Publication date
KR20230085100A (ko) 2023-06-13

Similar Documents

Publication Publication Date Title
CN113228288B (zh) 使用半导体发光器件的显示装置及其制造方法
US20230138336A1 (en) Display device including a semiconductor light emitting device
CN112567522B (zh) 使用半导体发光二极管的显示装置及其制造方法
US20250040307A1 (en) Semiconductor light-emitting element and display device
US20230061915A1 (en) Semiconductor light emitting device for a display panel, a substrate structure for a display panel, and a display device including the same
US20240186472A1 (en) Display device comprising semiconductor light-emitting diode
US20240055412A1 (en) Semiconductor light emitting device package for display pixel and display device including the same
KR102747134B1 (ko) 디스플레이 화소용 반도체 발광소자 및 이의 본딩 방법과 반도체 발광소자를 포함하는 디스플레이 장치
US20230070225A1 (en) Semiconductor light emitting device for a display panel and display device including same
US12243854B2 (en) Assembly substrate structure of semiconductor light emitting device and display device including the same
KR102783689B1 (ko) 디스플레이 장치
KR102793953B1 (ko) 디스플레이 장치와 그의 제조 방법, 및 그를 이용한 멀티 스크린 디스플레이 장치
KR20240049637A (ko) 반도체 발광소자를 포함하는 디스플레이 장치
US20240038825A1 (en) Semiconductor light emitting device for a display pixel and a display device including the same
KR20250073188A (ko) 반도체 발광소자를 포함하는 디스플레이 장치
US20230299064A1 (en) Assembly substrate structure of semiconductor light emitting device display device and display device including the same
US20240372041A1 (en) Display device comprising semiconductor light-emitting element
KR20250047319A (ko) 디스플레이 화소용 반도체 발광소자의 조립 기판구조 및 이를 포함하는 디스플레이 장치
US12324290B2 (en) Display device
US20240038824A1 (en) Assembly substrate structure of a display device including a semiconductor light emitting device and a display device including the same
US20250072188A1 (en) Display device
US20250015243A1 (en) Display device comprising semiconductor light-emitting element, and manufacturing method therefor
US20250081696A1 (en) Display device
KR20230085101A (ko) 화소용 반도체 발광소자와 이의 제조방법 및 이를 포함하는 디스플레이 장치
KR20250006458A (ko) 화소용 반도체 발광소자 및 이를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20221205

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240221

Patent event code: PE09021S01D

PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240924

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20241223

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20241224

End annual number: 3

Start annual number: 1

PG1601 Publication of registration