[go: up one dir, main page]

KR102745677B1 - 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치 - Google Patents

발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치 Download PDF

Info

Publication number
KR102745677B1
KR102745677B1 KR1020220132478A KR20220132478A KR102745677B1 KR 102745677 B1 KR102745677 B1 KR 102745677B1 KR 1020220132478 A KR1020220132478 A KR 1020220132478A KR 20220132478 A KR20220132478 A KR 20220132478A KR 102745677 B1 KR102745677 B1 KR 102745677B1
Authority
KR
South Korea
Prior art keywords
pixel
power
light emitting
lines
subpixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020220132478A
Other languages
English (en)
Other versions
KR20220145304A (ko
Inventor
김진영
손현호
손정은
박한철
주성환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020220132478A priority Critical patent/KR102745677B1/ko
Publication of KR20220145304A publication Critical patent/KR20220145304A/ko
Application granted granted Critical
Publication of KR102745677B1 publication Critical patent/KR102745677B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H01L27/124—
    • H01L27/1248—
    • H01L33/10—
    • H01L33/36—
    • H01L33/44—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/814—Bodies having reflecting means, e.g. semiconductor Bragg reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 출원은 저전력 구동이 가능한 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치를 제공하는 것으로, 본 출원에 따른 발광 다이오드 표시 장치는 기판 상의 게이트 라인들과 데이터 라인들에 의해 정의되는 부화소 영역에 마련되는 복수의 부화소, 인접한 적어도 3개의 부화소로 구성된 복수의 단위 화소, 및 복수의 부화소 각각에 제 1 구동 전원을 공급하는 제 1 메쉬 전원 라인을 포함하고, 복수의 부화소 각각은 게이트 라인과 데이터 라인 및 제 1 메쉬 전원 라인에 연결된 화소 회로를 포함하고, 제 1 메쉬 전원 라인은 복수의 단위 화소에 배치된 복수의 제 1 전원 공급 라인, 제 1 방향을 따라 배치된 복수의 부화소 각각의 화소 회로에 개별적으로 연결되고 제 1 방향과 교차하는 제 2 방향을 따라 배치된 복수의 부화소 각각의 화소 회로에 공통적으로 연결된 복수의 제 1 화소 전원 라인, 및 복수의 제 1 전원 공급 라인과 복수의 제 1 화소 전원 라인을 서로 연결하는 복수의 제 1 전원 브리지 라인을 포함하며, 복수의 부화소 각각은 제 1 메쉬 전원 라인에 전기적으로 연결된 적어도 하나의 발광 소자를 더 포함할 수 있다.

Description

발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치{LIGHT EMITTING DIODE DISPLAY APPARATUS AND MULTI SCREEN DISPLAY APPARATUS USING THE SAME}
본 출원은 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치에 관한 것이다.
표시 장치는 텔레비전 또는 모니터의 표시 화면 이외에도 노트북 컴퓨터, 테블릿 컴퓨터, 스마트 폰, 휴대용 표시 기기, 휴대용 정보 기기 등의 표시 화면으로 널리 사용되고 있다.
액정 표시 장치와 유기 발광 표시 장치는 스위칭 소자로서 박막 트랜지스터를 이용하여 영상을 표시한다. 액정 표시 장치는 자체 발광 방식이 아니기 때문에 액정 표시 패널의 하부에 배치된 백라이트 유닛으로부터 조사되는 광을 이용하여 영상을 표시하게 된다. 이러한 액정 표시 장치는 백라이트 유닛을 가지므로 디자인에 제약이 있으며, 휘도 및 응답 속도가 저하될 수 있다. 유기 발광 표시 장치는 유기물을 포함하기 때문에 수분에 취약하여 신뢰성 및 수명이 저하될 수 있다.
최근에는, 발광 소자를 이용한 발광 다이오드 표시 장치에 대한 연구 및 개발이 진행되고 있으며, 이러한 발광 다이오드 표시 장치는 고화질과 고신뢰성을 갖기 때문에 차세대 표시로서 각광받고 있다.
그러나, 종래의 발광 다이오드 표시 장치는 유기 발광 표시 장치 대비 10~30배의 고전류 구동이 필요한 마이크로 발광 소자를 사용하기 때문에 유기 발광 표시 장치에서 사용되는 메인 전원 라인 만으로는 패널의 로드(load)에 따라 저전력 구동이 어렵고, 구동 전원의 전압 강하로 인하여 화질이 불균일하다는 문제점이 있다.
본 출원은 저전력 구동이 가능한 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치를 제공하는 것을 기술적 과제로 한다.
본 출원에 따른 발광 다이오드 표시 장치는 기판 상의 게이트 라인들과 데이터 라인들에 의해 정의되는 부화소 영역에 마련되는 복수의 부화소, 인접한 적어도 3개의 부화소로 구성된 복수의 단위 화소, 및 복수의 부화소 각각에 제 1 구동 전원을 공급하는 제 1 메쉬 전원 라인을 포함하고, 복수의 부화소 각각은 게이트 라인과 데이터 라인 및 제 1 메쉬 전원 라인에 연결된 화소 회로를 포함하고, 제 1 메쉬 전원 라인은 복수의 단위 화소에 배치된 복수의 제 1 전원 공급 라인, 제 1 방향을 따라 배치된 복수의 부화소 각각의 화소 회로에 개별적으로 연결되고 제 1 방향과 교차하는 제 2 방향을 따라 배치된 복수의 부화소 각각의 화소 회로에 공통적으로 연결된 복수의 제 1 화소 전원 라인, 및 복수의 제 1 전원 공급 라인과 복수의 제 1 화소 전원 라인을 서로 연결하는 복수의 제 1 전원 브리지 라인을 포함하며, 복수의 부화소 각각은 제 1 메쉬 전원 라인에 전기적으로 연결된 적어도 하나의 발광 소자를 더 포함할 수 있다.
본 출원에 따른 멀티 스크린 표시 장치는 서로 나란한 측면끼리 밀착된 발광 다이오드 표시 장치를 갖는 복수의 스크린 모듈, 및 복수의 스크린 모듈을 지지하는 하우징을 포함하며, 발광 다이오드 표시 장치는 기판 상의 게이트 라인들과 데이터 라인들에 의해 정의되는 부화소 영역에 마련되는 복수의 부화소, 인접한 적어도 3개의 부화소로 구성된 복수의 단위 화소, 및 복수의 부화소 각각에 제 1 구동 전원을 공급하는 제 1 메쉬 전원 라인을 포함하고, 복수의 부화소 각각은 게이트 라인과 데이터 라인 및 제 1 메쉬 전원 라인에 연결된 화소 회로를 포함하고, 제 1 메쉬 전원 라인은 복수의 단위 화소에 배치된 복수의 제 1 전원 공급 라인, 제 1 방향을 따라 배치된 복수의 부화소 각각의 화소 회로에 개별적으로 연결되고 제 1 방향과 교차하는 제 2 방향을 따라 배치된 복수의 부화소 각각의 화소 회로에 공통적으로 연결된 복수의 제 1 화소 전원 라인, 및 복수의 제 1 전원 공급 라인과 복수의 제 1 화소 전원 라인을 서로 연결하는 복수의 제 1 전원 브리지 라인을 포함하며, 복수의 부화소 각각은 제 1 메쉬 전원 라인에 전기적으로 연결된 적어도 하나의 발광 소자를 더 포함할 수 있다.
본 출원에 따른 발광 다이오드 표시 장치 및 이를 포함하는 멀티 스크린 표시 장치는 패널의 로드가 감소되어 저전력 구동이 가능해 소비 전력이 감소될 수 있으며, 제 1 구동 전원의 전압 강하와 제 2 구동 전원의 상승(rising)이 감소함에 따라 화질 균일도가 향상될 수 있다.
위에서 언급된 본 출원의 효과 외에도, 본 출원의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 출원이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 출원의 일 예에 따른 발광 다이오드 표시 장치를 설명하기 위한 도면이다.
도 2는 도 1에 도시된 하나의 부화소를 설명하기 위한 도면이다.
도 3은 도 2에 도시된 제 1 부화소의 단면 구조를 설명하기 위한 도면이다.
도 4는 도 3에 도시된 발광 소자의 구조를 설명하기 위한 단면도이다.
도 5는 도 1에 도시된 단위 화소의 제 1 및 제 2 메쉬 전원 라인을 연결 구조를 설명하기 위한 도면이다.
도 6은 도 5에 도시된 선 I-I'의 단면도이다.
도 7은 도 5에 도시된 선 II-II'의 단면도이다.
도 8은 본 출원에 따른 멀티 스크린 표시 장치를 설명하기 위한 도면이다.
본 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 일 예들을 참조하면 명확해질 것이다. 그러나 본 출원은 이하에서 개시되는 일 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 출원의 일 예들은 본 출원의 개시가 완전하도록 하며, 본 출원의 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 출원의 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 출원의 일 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 출원이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 출원의 예를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 출원의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제 1, 제 2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 출원의 기술적 사상 내에서 제2 구성요소일 수도 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 출원의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 본 출원에 따른 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치의 바람직한 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다
도 1은 본 출원의 일 예에 따른 발광 다이오드 표시 장치를 설명하기 위한 도면이고, 도 2는 도 1에 도시된 하나의 부화소를 설명하기 위한 도면이다.
도 1 및 도 2를 참조하면, 본 출원의 일 예에 따른 발광 다이오드 표시 장치(10)는 기판(100) 상의 게이트 라인들(GL)과 데이터 라인들(DL)에 의해 정의되는 부화소 영역에 마련된 복수의 부화소(SP), 인접한 적어도 3개의 부화소(SP)로 구성된 복수의 단위 화소(UP), 기판(100) 상에 메쉬 형태로 배치되어 복수의 부화소(SP) 각각에 제 1 구동 전원을 공급하는 제 1 메쉬 전원 라인(PL1), 및 기판(100) 상에 메쉬 형태로 배치되고 복수의 부화소(SP) 각각에 제 2 구동 전원을 공급하는 제 2 메쉬 전원 라인(PL2)을 포함한다.
상기 기판(100)은 유리 재질 또는 플라스틱 재질을 포함한다. 플라스틱 재질의 기판(100)은 불투명 또는 유색 폴리이미드(polyimide) 재질을 포함할 수 있다.
상기 기판(100)은 복수의 부화소(SP) 또는 복수의 단위 화소(UP)를 포함하는 표시 영역(AA), 및 표시 영역(AA)의 주변을 둘러싸는 비표시 영역(IA)을 포함할 수 있다. 본 출원에 따른 비표시 영역(IA)은 기판(100)의 외측면과 표시 영역(AA) 사이에 마련되는 것으로, 상대적으로 매우 좁은 폭을 가질 수 있다. 이러한 기판(100)은 박막 트랜지스터 어레이 기판 또는 표시 패널로 표현될 수 있다.
상기 게이트 라인들(GL)은 기판(100)의 전면(前面) 상에 마련되는 것으로, 제 1 방향(X)을 따라 길게 연장되면서 제 1 방향(X)과 교차하는 제 2 방향(Y)을 따라 일정한 간격으로 이격된다. 여기서, 제 1 방향(X)은 기판(100)의 가로 방향과 나란한 방향으로 정의될 수 있고, 제 2 방향(Y)은 기판(100)의 세로 방향과 나란한 방향으로 정의될 수 있지만, 이에 한정되지 않고 그 반대 방향으로 정의될 수도 있다.
상기 데이터 라인들(DL)은 게이트 라인들(GL)과 교차하도록 기판(100)의 전면(前面) 상에 마련되는 것으로, 제 2 방향(Y)을 따라 길게 연장되면서 제 1 방향(X)을 따라 일정한 간격으로 이격된다.
상기 복수의 부화소(SP) 각각은 게이트 라인들(GL)과 데이터 라인들(DL)의 교차에 의해 정의되는 부화소 영역에 마련된다. 여기서, 복수의 부화소(SP) 각각은 광을 방출하는 최소 단위의 영역으로 정의될 수 있다.
표시 영역(AA)은 적색 부화소, 녹색 부화소, 및 청색 부화소를 포함할 수 있다. 추가적으로, 표시 영역(AA)은 백색 휘도의 향상을 위해 백색 부화소를 더 포함할 수 있다. 이때, 기판(100)의 제 1 방향(X)으로 인접한 부화소들(SP)은 서로 상이하고, 기판(100)의 제 2 방향(Y)으로 인접한 부화소들(SP)은 서로 동일할 수 있다.
일 예에 따른 복수의 부화소(SP) 각각은 제 1 부화소(SPa) 및 제 2 부화소(SPb)를 포함할 수 있다. 여기서, 제 1 부화소(SPa) 및 제 2 부화소(SPb) 중 어느 하나는 발광 소자(ED)를 기판(100)에 실장하는 공정에서 발생되는 미스 얼라인 또는 전기적 충격에 의해 동작 불량일 경우를 대비하여 미리 마련된 리던던시(redundancy) 부화소로 사용될 수 있다.
제 1 부화소(SPa)와 제 2 부화소(SPb) 각각은 화로 회로(PC) 및 발광 소자(ED)를 포함한다.
상기 화소 회로(PC)는 각 부화소(SP)에 정의된 회로 영역에 마련되고 인접한 게이트 라인(GL)과 데이터 라인(DL) 및 제 1 메쉬 전원 라인(PL1)에 연결된다. 이러한 화소 회로(PC)는 제 1 메쉬 전원 라인(PL1)으로부터 공급되는 제 1 구동 전원을 기반으로, 게이트 라인(GL)으로부터의 스캔 펄스에 응답하여 데이터 라인(DL)으로부터의 데이터 신호에 따라 발광 소자(EP)의 발광을 제어한다. 일 예에 따른 화소 회로(PC)는 스위칭 박막 트랜지스터(T1), 구동 박막 트랜지스터(T2), 및 커패시터(Cst)를 포함한다.
상기 스위칭 박막 트랜지스터(T1)는 인접한 게이트 라인(GL)에 연결된 게이트 전극, 데이터 라인(DL)에 연결된 제 1 소스/드레인 전극, 및 구동 박막 트랜지스터(T2)의 게이트 전극과 연결되는 제 1 노드(N1)에 연결된 제 2 소스/드레인 전극을 포함한다. 여기서, 상기 스위칭 박막 트랜지스터(T1)의 제 1 및 제 2 소스/드레인 전극은 전류의 방향에 따라 소스 전극 또는 드레인 전극이 될 수 있다. 이러한 상기 스위칭 박막 트랜지스터(T1)는 게이트 라인(GL)에 공급되는 스캔 펄스에 따라 스위칭되어 데이터 라인(DL)에 공급되는 데이터 신호를 구동 박막 트랜지스터(T2)의 게이트 전극에 공급한다.
상기 구동 박막 트랜지스터(T2)는 스위칭 박막 트랜지스터(T1)로부터 공급되는 전압 및/또는 커패시터(Cst)의 전압에 의해 턴-온됨으로써 제 1 메쉬 전원 라인(PL1)으로부터 발광 소자(ED)로 흐르는 전류 량을 제어한다. 이를 위해, 일 예에 따른 구동 박막 트랜지스터(T2)는 스위칭 박막 트랜지스터(T1)의 제 2 소스/드레인 전극(또는 제 1 노드(N1))에 연결된 게이트 전극, 제 1 메쉬 전원 라인(PL1)에 연결된 드레인 전극, 및 발광 소자(ED)에 연결되는 소스 전극을 포함한다. 이러한 구동 박막 트랜지스터(T2)는 스위칭 박막 트랜지스터(T1)로부터 공급되는 데이터 신호를 기반으로 제 1 메쉬 전원 라인(PL1)으로부터 발광 소자(ED)로 흐르는 데이터 전류를 제어함으로써 발광 소자(ED)의 발광 휘도를 데이터 신호에 해당되는 휘도로 제어한다.
상기 커패시터(Cst)는 구동 박막 트랜지스터(T2)의 게이트 전극과 소스 전극 사이의 중첩 영역에 마련되어 구동 박막 트랜지스터(T2)의 게이트 전극에 공급되는 데이터 신호에 대응되는 전압을 저장하고, 저장된 전압으로 구동 박막 트랜지스터(T2)를 턴-온시킨다.
선택적으로, 화소 회로(PC)은 구동 박막 트랜지스터(T2)의 문턱 전압 변화를 보상하기 위한 적어도 하나의 보상 박막 트랜지스터를 더 포함할 수 있으며, 나아가 적어도 하나의 보조 커패시터를 더 포함할 수 있다. 이러한 화소 회로(PC)는 박막 트랜지스터와 보조 커패시터의 개수에 따라 초기화 전압 등의 보상 전원을 추가로 공급받을 수도 있다. 따라서, 본 출원의 예에 따른 화소 회로(PC)는 유기 발광 표시 장치의 각 부화소와 동일하게 전류 구동 방식을 통해 발광 소자(ED)를 구동하기 때문에 공지된 유기 발광 표시 장치의 화소 회로로 변경 가능하다. 예를 들어, 본 출원의 예에 따른 화소 회로(PC)는 본 출원인에 의해 공지된 대한민국 등록특허 제10-1749752호, 대한민국 공개특허 제10-2017-0037729호, 대한민국 공개특허 제10-2017-0062603호, 또는 대한민국 공개특허 제10-2017-0081078호에 개시된 화소 회로로 변경될 수 있다.
상기 발광 소자(ED)는 화소 회로(PC)와 제 2 메쉬 전원 라인(PL2) 사이에 전기적으로 연결되고, 화소 회로(PC), 즉 구동 박막 트랜지스터(T2)로부터 제 2 메쉬 전원 라인(PL2)으로 흐르는 전류에 의해 발광한다. 일 예에 따른 발광 소자(ED)는 적색 광, 녹색 광, 청색 광, 및 백색 광 중 어느 하나의 광을 방출하는 마이크로 발광 소자 또는 마이크로 발광 다이오드 칩일 수 있다. 여기서, 마이크로 발광 다이오드 칩은 1 내지 100 마이크로미터의 스케일을 가질 수 있으나, 이에 한정되지 않고, 부화소 영역 중 화소 회로(PC)가 차지하는 회로 영역을 제외한 나머지 발광 영역의 크기보다 작은 크기를 가질 수 있다.
선택적으로, 제 2 부화소(SPb)의 화소 회로(PC)는 생략될 수 있으며, 이 경우, 제 2 부화소(SPb)의 발광 소자(ED)는 제 1 부화소(SPa)의 화소 회로(PC)에 구성된 구동 박막 트랜지스터(T2)로부터 제 2 메쉬 전원 라인(PL2)으로 흐르는 전류에 의해 발광한다. 또한, 제 2 부화소(SPb)의 화소 회로(PC)에 구성된 스위칭 박막 트랜지스터(T1)는 생략될 수 있으며, 이 경우, 제 2 부화소(SPb)의 화소 회로(PC)에 구성된 구동 박막 트랜지스터(T2)는 제 1 부화소(SPa)의 화소 회로(PC)에 구성된 스위칭 박막 트랜지스터(T1)로부터 공급되는 전압 및/또는 커패시터(Cst)의 전압에 의해 턴-온될 수 있다.
상기 복수의 단위 화소(UP) 각각은 기판(100)의 제 1 방향(X)으로 인접한 적어도 3개의 부화소(SP)를 포함한다. 여기서, 하나의 단위 화소(UP)는 컬러 영상을 표시하는 최소 단위로 정의될 수 있다. 예를 들어, 하나의 단위 화소(UP)는 적색 부화소, 녹색 부화소, 및 청색 부화소를 포함할 수 있다. 나아가, 표시 영역(AA)이 백색 부화소를 포함하는 경우, 하나의 단위 화소(UP)는 백색 부화소를 더 포함할 수 있다.
하나의 단위 화소(UP)를 구성하는 적어도 3개의 부화소(SP)는 발광 다이오드 표시 장치의 해상도에 따라 설정된 크기에 따라 단위 화소 영역 내에 배치되는데, 단위 화소 영역의 정중앙부에 집중적으로 모여 배치될 수 있다. 이에 따라, 단위 화소 영역은 부화소 배치 영역을 제외한 나머지 여유 공간을 갖는다.
상기 제 1 메쉬 전원 라인(PL1)은 기판(100) 상에 메쉬 형태로 형성되어 복수의 부화소(SP) 각각에 제 1 구동 전원을 공급한다. 일 예에 따른 제 1 메쉬 전원 라인(PL1)은 복수의 제 1 전원 공급 라인(PL1a), 복수의 제 1 화소 전원 라인(PL1b), 및 복수의 제 1 전원 브리지 라인(PL1c)을 포함한다.
상기 복수의 제 1 전원 공급 라인(PL1a) 각각은 복수의 단위 화소(UP) 각각에 배치된다. 복수의 제 1 전원 공급 라인(PL1a) 각각은 데이터 라인(DL)과 나란하게 배치되고 복수의 단위 화소(UP) 각각의 첫번째 부화소(SP) 또는 마지막 부화소(SP)에 인접하게 배치된다. 이러한 복수의 제 1 전원 공급 라인(PL1a) 각각은 외부로부터 직접적으로 공급되는 제 1 구동 전원을 해당 단위 화소(UP)에 마련된 복수의 제 1 화소 전원 라인(PL1b) 각각에 공급하기 위한 제 1 메인 전원 라인의 역할을 하기 때문에 상대적으로 두꺼운 선 폭을 가질 수 있다. 즉, 제 1 전원 공급 라인(PL1a)은 제 1 화소 전원 라인(PL1b) 보다 상대적으로 넓은 선 폭을 가질 수 있다.
상기 복수의 제 1 화소 전원 라인(PL1b) 각각은 복수의 부화소(SP) 각각에 배치된다. 복수의 제 1 화소 전원 라인(PL1b) 각각은 데이터 라인(DL)과 나란하게 배치되고 복수의 부화소(SP) 각각에 인접하게 배치된다. 이때, 복수의 제 1 화소 전원 라인(PL1b) 각각은 제 1 방향(X)을 따라 배치된 복수의 부화소(SP) 각각의 화소 회로(PC)에 개별적으로 연결되고, 제 2 방향(Y)을 따라 배치된 복수의 부화소(SP) 각각의 화소 회로(PC)에 공통적으로 연결된다. 이러한 복수의 제 1 화소 전원 라인(PL1b) 각각은 제 1 전원 공급 라인(PL1a)으로부터 공급되는 제 1 구동 전원을 해당하는 부화소(SP)의 화소 회로(PC)에 공급하는 역할을 하기 때문에 제 1 전원 공급 라인(PL1a) 보다 상대적으로 얇은 선 폭을 가질 수 있다.
상기 복수의 제 1 전원 브리지 라인(PL1c) 각각은 복수의 제 1 전원 공급 라인(PL1a) 각각과 복수의 제 1 화소 전원 라인(PL1b) 각각을 서로 연결함으로써 제 1 메쉬 전원 라인(PL1)이 메쉬 형태를 가질 수 있도록 한다. 복수의 제 1 전원 브리지 라인(PL1c) 각각은 제 1 방향(X)과 나란하게 배치되어 복수의 제 1 전원 공급 라인(PL1a) 및 복수의 제 1 화소 전원 라인(PL1b) 각각과 교차한다. 이러한 복수의 제 1 전원 브리지 라인(PL1c) 각각은 복수의 제 1 전원 공급 라인(PL1a) 각각과 복수의 제 1 화소 전원 라인(PL1b) 각각과 다른 층에 형성되고, 제 1 브리지 컨택홀을 통해서 교차하는 복수의 제 1 전원 공급 라인(PL1a) 및 복수의 제 1 화소 전원 라인(PL1b) 각각에 전기적으로 연결된다.
복수의 제 1 전원 브리지 라인(PL1c) 각각은 제 2 방향(Y)을 기준으로, 복수의 단위 화소(UP) 각각의 상측과 하측 중 적어도 하나에 배치될 수 있다.
제 1 예로서, 복수의 제 1 전원 브리지 라인(PL1c) 각각은 제 2 방향(Y)을 기준으로, 복수의 단위 화소(UP) 각각의 상측과 하측에 각각 배치될 수 있다. 이 경우, 제 2 방향(Y)을 기준으로, 복수의 단위 화소(UP) 사이에는 서로 이격된 2개의 제 1 전원 브리지 라인(PL1c)이 배치될 수 있다. 이러한 복수의 제 1 전원 브리지 라인(PL1c)을 포함하는 제 1 메쉬 전원 라인(PL1)은 복수의 단위 화소(UP) 각각을 개별적으로 둘러싸도록 구성된다.
제 2 예로서, 복수의 제 1 전원 브리지 라인(PL1c) 각각은 제 2 방향(Y)을 기준으로, 복수의 단위 화소(UP) 사이, 첫번째 단위 화소(UP)의 상측, 및 마지막 단위 화소(UP)의 하측에 각각 배치될 수 있다. 이 경우, 제 2 방향(Y)을 기준으로, 복수의 단위 화소(UP) 사이에는 하나의 제 1 전원 브리지 라인(PL1c)이 배치될 수 있다. 이러한 복수의 제 1 전원 브리지 라인(PL1c)을 포함하는 제 1 메쉬 전원 라인(PL1)은 복수의 단위 화소(UP) 각각을 둘러싸도록 구성될 수 있다.
제 3 예로서, 복수의 제 1 전원 브리지 라인(PL1c) 각각은 제 2 방향(Y)을 기준으로, 복수의 단위 화소(UP) 각각의 상측 또는 하측에 배치될 수 있다. 이 경우, 복수의 제 1 전원 브리지 라인(PL1c)을 포함하는 제 1 메쉬 전원 라인(PL1)은 제 2 방향(Y)을 기준으로, 첫번째 단위 화소(UP) 또는 마지막 단위 화소(UP)를 제외한 나머지 단위 화소들(UP) 각각을 둘러싸도록 구성될 수 있다.
선택적으로, 제 1 방향(X)을 기준으로, 복수의 제 1 전원 공급 라인(PL1a) 중 첫번째 데이터 라인(DL)에 인접한 첫번째 제 1 전원 공급 라인과 마지막 데이터 라인(DL)에 인접한 마지막 제 1 전원 공급 라인을 제외한 나머지 제 1 전원 공급 라인들은 생략 가능하며, 이 경우에도 제 1 메쉬 전원 라인(PL1)은 첫번째 제 1 전원 공급 라인과 마지막 제 1 전원 공급 라인 각각이 복수의 제 1 전원 브리지 라인(PL1c)을 통해 복수의 제 1 화소 전원 라인(PL1b) 각각에 연결됨으로써 메쉬 형태를 가질 수 있도록 한다. 하지만, 복수의 단위 화소(UP) 각각에 걸리는 로드를 감소시키고 복수의 단위 화소(UP) 각각에 공급되는 제 1 구동 전원의 전압 강하를 최소화하기 위하여, 제 1 전원 공급 라인(PL1a)은 단위 화소(UP)마다 배치되는 것이 바람직하다.
상기 제 2 메쉬 전원 라인(PL2)은 기판(100) 상에 메쉬 형태로 형성되어 복수의 부화소(SP) 각각에 제 2 구동 전원을 공급한다. 일 예에 따른 제 2 메쉬 전원 라인(PL2)은 복수의 제 2 전원 공급 라인(PL2a), 복수의 제 2 화소 전원 라인(PL2b), 및 복수의 제 2 전원 브리지 라인(PL2c)을 포함한다.
상기 복수의 제 2 전원 공급 라인(PL2a) 각각은 복수의 단위 화소(UP) 각각에 배치된다. 복수의 제 2 전원 공급 라인(PL2a) 각각은 하나의 단위 화소(UP)를 사이에 두고 제 1 전원 공급 라인(PL1a)과 나란하게 배치되는 것으로, 복수의 단위 화소(UP) 각각의 첫번째 부화소(SP) 또는 마지막 부화소(SP)에 인접하게 배치될 수 있다. 이러한 복수의 제 2 전원 공급 라인(PL2a) 각각은 외부로부터 직접적으로 공급되는 제 2 구동 전원을 해당 단위 화소(UP)에 마련된 복수의 제 2 화소 전원 라인(PL2b) 각각에 공급하기 위한 제 2 메인 전원 라인의 역할을 하기 때문에 상대적으로 두꺼운 선 폭을 가질 수 있다. 즉, 제 2 전원 공급 라인(PL2a)은 제 2 화소 전원 라인(PL2b) 보다 상대적으로 넓은 선 폭을 가질 수 있다.
상기 복수의 제 2 화소 전원 라인(PL2b) 각각은 복수의 부화소(SP) 각각에 배치된다. 복수의 제 2 화소 전원 라인(PL2b) 각각은 해당하는 부화소(SP)를 사이에 두고 제 1 화소 전원 라인(PL2b)과 나란하도록 복수의 부화소(SP) 각각에 인접하게 배치된다. 이때, 복수의 제 2 화소 전원 라인(PL2b) 각각은 제 1 방향(X)을 따라 배치된 복수의 부화소(SP) 각각의 발광 소자(ED)에 개별적으로 연결되고, 제 2 방향(Y)을 따라 배치된 복수의 부화소(SP) 각각의 발광 소자(ED)에 공통적으로 연결된다. 이러한 복수의 제 2 화소 전원 라인(PL2b) 각각은 제 2 전원 공급 라인(PL2a)으로부터 공급되는 제 2 구동 전원을 해당하는 부화소(SP)의 발광 소자(ED)에 공급하는 역할을 하기 때문에 제 2 전원 공급 라인(PL2a) 보다 상대적으로 얇은 선 폭을 가질 수 있다.
상기 복수의 제 2 전원 브리지 라인(PL2c) 각각은 복수의 제 2 전원 공급 라인(PL2a) 각각과 복수의 제 2 화소 전원 라인(PL2b) 각각을 서로 연결함으로써 제 2 메쉬 전원 라인(PL2)이 메쉬 형태를 가질 수 있도록 한다. 복수의 제 2 전원 브리지 라인(PL2c) 각각은 제 1 방향(X)과 나란하게 배치되어 복수의 제 2 전원 공급 라인(PL2a) 및 복수의 제 2 화소 전원 라인(PL2b) 각각과 교차한다. 이러한 복수의 제 2 전원 브리지 라인(PL2c) 각각은 복수의 제 2 전원 공급 라인(PL2a) 각각과 복수의 제 2 화소 전원 라인(PL2b) 각각과 다른 층에 형성되고, 제 2 브리지 컨택홀을 통해서 교차하는 복수의 제 2 전원 공급 라인(PL2a) 및 복수의 제 2 화소 전원 라인(PL2b) 각각에 전기적으로 연결된다. 즉, 제 2 전원 브리지 라인들(PL2c)은 제 2 전원 브리지 라인들(PL2c)과 나란하도록 동일 층에 배치된다.
복수의 제 2 전원 브리지 라인(PL2c) 각각은 제 2 방향(Y)을 기준으로, 복수의 단위 화소(UP) 각각의 상측과 하측 중 적어도 하나에 배치될 수 있다.
제 1 예로서, 복수의 제 2 전원 브리지 라인(PL2c) 각각은 제 2 방향(Y)을 기준으로, 복수의 단위 화소(UP) 각각의 상측과 하측에 각각 배치될 수 있다. 이 경우, 제 2 방향(Y)을 기준으로, 복수의 단위 화소(UP) 사이에는 서로 이격된 2개의 제 2 전원 브리지 라인(PL2c)이 배치될 수 있다. 이러한 복수의 제 2 전원 브리지 라인(PL2c)을 포함하는 제 2 메쉬 전원 라인(PL2)은 복수의 단위 화소(UP) 각각을 개별적으로 둘러싸도록 구성된다.
제 2 예로서, 복수의 제 2 전원 브리지 라인(PL2c) 각각은 제 2 방향(Y)을 기준으로, 복수의 단위 화소(UP) 사이, 첫번째 단위 화소(UP)의 상측, 및 마지막 단위 화소(UP)의 하측에 각각 배치될 수 있다. 이 경우, 제 2 방향(Y)을 기준으로, 복수의 단위 화소(UP) 사이에는 하나의 제 2 전원 브리지 라인(PL2c)이 배치될 수 있다. 이러한 복수의 제 2 전원 브리지 라인(PL2c)을 포함하는 제 2 메쉬 전원 라인(PL2)은 복수의 단위 화소(UP) 각각을 둘러싸도록 구성될 수 있다.
제 3 예로서, 복수의 제 2 전원 브리지 라인(PL2c) 각각은 제 2 방향(Y)을 기준으로, 복수의 단위 화소(UP) 각각의 상측 또는 하측에 배치될 수 있다. 이 경우, 복수의 제 2 전원 브리지 라인(PL2c)을 포함하는 제 2 메쉬 전원 라인(PL2)은 제 2 방향(Y)을 기준으로, 첫번째 단위 화소(UP) 또는 마지막 단위 화소(UP)를 제외한 나머지 단위 화소들(UP) 각각을 둘러싸도록 구성될 수 있다.
선택적으로, 제 1 방향(X)을 기준으로, 복수의 제 2 전원 공급 라인(PL2a) 중 첫번째 데이터 라인(DL)에 인접한 첫번째 제 2 전원 공급 라인과 마지막 데이터 라인(DL)에 인접한 마지막 제 2 전원 공급 라인을 제외한 나머지 제 2 전원 공급 라인들은 생략 가능하며, 이 경우에도 제 2 메쉬 전원 라인(PL2)은 첫번째 제 2 전원 공급 라인과 마지막 제 2 전원 공급 라인 각각이 복수의 제 2 전원 브리지 라인(PL2c)을 통해 복수의 제 2 화소 전원 라인(PL2b) 각각에 연결됨으로써 메쉬 형태를 가질 수 있도록 한다. 하지만, 복수의 단위 화소(UP) 각각에 걸리는 로드를 감소시키고 복수의 단위 화소(UP) 각각에 공급되는 제 2 구동 전원의 전압 강하를 최소화하기 위하여, 제 2 전원 공급 라인(PL2a)은 단위 화소(UP)마다 배치되는 것이 바람직하다.
본 출원의 일 예에 따른 발광 다이오드 표시 장치(10)는 게이트 구동 회로(300) 및 데이터 구동 회로(500)를 더 포함한다.
상기 게이트 구동 회로(300)는 스캔 펄스를 생성한다. 게이트 구동 회로(300)에서 생성되는 스캔 펄스는 미리 설정된 순서에 해당하는 게이트 라인(GL)에 공급된다. 예를 들어, 스캔 펄스는 복수의 게이트 라인들(DL)에 순차적으로 공급될 수 있다. 일 예로서, 게이트 구동 회로(300)는 게이트 연성 회로 필름에 실장된 게이트 집적 회로로 구성될 수 있다. 이 경우, 게이트 구동 회로(300)는 이방성 도전 필름을 매개로 하여 기판(100)의 비표시 영역(IA) 중 제 1 비표시 영역에 마련된 게이트 패드부에 부착됨으로써 게이트 패드부를 통해서 복수의 게이트 라인들(GL) 각각에 일대일로 연결될 수 있다.
선택적으로, 게이트 패드부는 기판(100)의 후면에 마련될 수 있는데, 이 경우, 기판(100)은 복수의 게이트 라인(GL) 각각과 게이트 패드부를 연결하는 복수의 게이트 라우팅 라인을 포함한다. 복수의 게이트 라우팅 라인 각각은 사이드 라우팅 패터닝 공정에 의해 기판(100)의 제 1 비표시 영역과 제 1 비표시 영역에 접한 제 1 외측면 및 제 1 외측면에 접한 제 1 후면 가장자리에 형성됨으로써 게이트 라인들(GL) 각각과 게이트 패드부를 연결할 수 있다. 이와 같은 게이트 라우팅 라인들을 포함하는 경우, 본 출원은 제 1 비표시 영역의 폭을 감소시킬 수 있다.
다른 예로서, 게이트 구동 회로(300)는 박막 트랜지스터의 형성 공정시, 기판(100)의 제 1 비표시 영역에 내장(또는 집적)되어 복수의 게이트 라인들(GL) 각각에 일대일로 연결될 수 있다. 이 경우, 게이트 구동 회로(300)는 게이트 구동 내장 회로로 표현될 수 있다.
한편, 게이트 구동 회로(300)는 복수의 게이트 라인(GL) 각각의 일단과 타단 각각에서 스캔 펄스를 공급할 수 있도록 구성될 수 있다. 이 경우, 게이트 구동 회로(300)는 기판(100)의 제 1 비표시 영역에 마련된 제 1 게이트 구동 회로, 및 제 1 비표시 영역과 나란한 기판(100)의 제 2 비표시 영역에 마련된 제 2 게이트 구동 회로를 포함할 수 있다. 일 예로, 제 1 게이트 구동 회로와 제 2 게이트 구동 회로는 게이트 라인(GL)의 일단과 타단에 스캔 펄스를 동시에 공급할 수 있다. 다른 예로, 제 1 게이트 구동 회로는 홀수번째 게이트 라인들의 일단에 스캔 펄스를 공급하고, 제 2 게이트 구동 회로는 짝수번째 게이트 라인들의 타단에 스캔 펄스를 공급할 수 있다.
상기 데이터 구동 회로(500)는 데이터 신호를 생성한다. 데이터 구동 회로(500)에서 생성되는 데이터 신호는 스캔 펄스와 동기되도록 데이터 라인들(DL)에 동시에 공급된다. 일 예로서, 데이터 구동 회로(500)는 데이터 연성 회로 필름에 실장된 데이터 집적 회로로 구성될 수 있다. 이 경우, 데이터 구동 회로(500)는 이방성 도전 필름을 매개로 하여 기판(100)의 비표시 영역(IA) 중 제 3 비표시 영역에 마련된 데이터 패드부에 부착됨으로써 데이터 패드부를 통해서 복수의 데이터 라인들(DL) 각각에 일대일로 연결될 수 있다.
선택적으로, 데이터 패드부는 기판(100)의 후면에 마련될 수 있는데, 이 경우, 기판(100)은 복수의 데이터 라인(DL) 각각과 데이터 패드부를 연결하는 복수의 데이터 라우팅 라인을 포함한다. 복수의 데이터 라우팅 라인 각각은 사이드 라우팅 패터닝 공정에 의해 기판(100)의 비표시 영역(IA) 중 제 3 비표시 영역과 제 3 비표시 영역에 접한 제 3 외측면 및 제 3 외측면에 접한 제 3 후면 가장자리에 형성됨으로써 데이터 라인들(DL) 각각과 데이터 패드부를 연결할 수 있다. 이와 같은 데이터 라우팅 라인들을 포함하는 경우, 본 출원은 제 3 비표시 영역의 폭을 감소시킬 수 있다.
한편, 데이터 구동 회로(500)는 복수의 데이터 라인(DL) 각각의 일단과 타단 각각에서 데이터 신호를 공급할 수 있도록 구성될 수 있다. 이 경우, 데이터 구동 회로(500)는 기판(100)의 제 3 비표시 영역에 마련된 제 1 데이터 구동 회로, 및 제 3 비표시 영역과 나란한 기판(100)의 제 4 비표시 영역에 마련된 제 2 데이터 구동 회로를 포함할 수 있다. 일 예로, 제 1 데이터 구동 회로와 제 2 데이터 구동 회로는 데이터 라인(DL)의 일단과 타단에 데이터 신호를 동시에 공급할 수 있다. 다른 예로, 제 1 데이터 구동 회로는 홀수번째 데이터 라인들의 일단에 데이터 신호를 공급하고, 제 2 데이터 구동 회로는 짝수번째 데이터 라인들의 타단에 데이터 신호를 공급할 수 있다.
도 3은 도 2에 도시된 제 1 부화소의 단면 구조를 설명하기 위한 도면이며, 도 4는 도 3에 도시된 발광 소자의 구조를 설명하기 위한 단면도이다.
도 3 및 도 4를 도 2와 결부하면, 본 예에 따른 발광 다이오드 표시 장치의 부화소(SP)는 화소 회로(PC), 제 1 평탄화층(110), 오목부(120), 반사 패턴(130), 발광 소자(ED), 평탄화층(150), 제 1 전극 연결 패턴(ECP1), 제 2 전극 연결 패턴(ECP2), 및 화소 분리층(160)을 포함한다.
먼저, 도 4에서는 기판(100)의 두께를 상대적으로 얇게 도시하였지만, 실질적으로 기판(100)의 두께는 기판(100) 상에 마련된 층 구조의 전체 두께보다 상대적으로 매우 두꺼운 두께를 갖는다.
상기 화소 회로(PC)는 스위칭 박막 트랜지스터(T1), 구동 박막 트랜지스터(T2), 및 커패시터(C)를 포함한다. 이러한 화소 회로(PC)는 전술한 바와 동일하므로, 이에 대한 구체적인 설명은 생략하기로 하고, 이하 구동 박막 트랜지스터(T2)의 구조를 예를 들어 설명하기로 한다.
상기 구동 박막 트랜지스터(T2)는 게이트 전극(GE), 반도체층(SCL), 오믹 컨택층(OCL), 소스 전극(SE), 및 드레인 전극(DE)을 포함한다.
상기 게이트 전극(GE)은 기판(100) 상에 게이트 라인(GL)과 함께 형성된다. 이러한 게이트 전극(GE)은 게이트 절연층(101)에 의해 덮인다. 상기 게이트 절연층(101)은 무기 물질로 이루어진 단일층 또는 복수의 층으로 구성될 수 있으며, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx) 등으로 이루어질 수 있다.
상기 반도체층(SCL)은 게이트 전극(GE)과 중첩되도록 게이트 절연층(101) 상에 미리 설정된 패턴(또는 섬) 형태로 마련된다. 이러한 반도체층(SCL)은 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 산화물(oxide) 및 유기물(organic material) 중 어느 하나로 이루어진 반도체 물질로 구성될 수 있지만, 이에 제한되지 않는다.
상기 오믹 컨택층(OCL)은 반도체층(SCL) 상에 미리 설정된 패턴(또는 섬) 형태로 마련된다. 여기서, 오믹 컨택층(PCL)은 반도체층(SCL)과 소스/드레인 전극(SE, DE) 간의 오믹 컨택을 위한 것으로, 생략 가능하다.
상기 소스 전극(SE)은 반도체층(SCL)의 일측과 중첩되도록 오믹 컨택층(OCL)의 일측 상에 형성된다.
상기 드레인 전극(DE)은 반도체층(SCL)의 타측과 중첩되면서 소스 전극(SE)과 이격되도록 오믹 컨택층(OCL)의 타측 상에 형성된다. 상기 드레인 전극(DE)은 소스 전극(SE)과 함께 형성되는 것으로, 인접한 제 1 화소 전원 라인(PL1b)으로부터 분기되거나 돌출된다.
상기 게이트 절연층(101) 상에는 상기 소스 전극(SE)과 상기 드레인 전극(DE)들과 함께 데이터 라인(DL), 제 1 메쉬 전원 라인(PL1)의 제 1 전원 공급 라인(PL1a)과 제 1 화소 전원 라인(PL1b), 및 제 2 메쉬 전원 라인(PL2)의 제 2 전원 공급 라인(PL2a)과 제 2 화소 전원 라인(PL2b)이 형성된다.
제 1 전원 공급 라인(PL1a)과 제 1 화소 전원 라인(PL1b) 각각은 부화소(SP)의 일측에 인접하도록 나란하게 형성되고, 제 2 전원 공급 라인(PL2a)과 제 2 화소 전원 라인(PL2b) 각각은 부화소(SP)의 타측에 인접하도록 나란하게 형성된다.
부가적으로, 화소 회로(PC)를 구성하는 스위칭 박막 트랜지스터(T1)는 구동 박막 트랜지스터(T2)와 동일한 구조로 형성된다. 이때, 스위칭 박막 트랜지스터(T1)에서, 게이트 전극은 게이트 라인(GL)으로부터 분기되거나 돌출되고, 제 1 소스/드레인 전극은 데이터 라인(DL)으로부터 분기되거나 돌출되며, 제 2 소스/드레인 전극은 게이트 절연층(101)에 마련된 비아홀을 통해서 구동 박막 트랜지스터(T2)의 게이트 전극(GE)과 연결된다.
상기 화소 회로(PC)는 층간 절연층(103)에 의해 덮일 수 있다. 상기 층간 절연층(103)은 구동 박막 트랜지스터(T2)를 포함하는 화소 회로(PC)를 덮도록 기판(100)의 전면(全面) 전체에 마련된다. 일 예에 따른 층간 절연층(103)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)과 같은 무기 물질로 이루어지거나 벤조사이클로부텐(benzocyclobutene) 또는 포토 아크릴(photo acryl)과 같은 유기 물질로 이루어질 수 있다. 이러한 층간 절연층(103)은 생략 가능하다.
상기 제 1 평탄화층(110)은 화소 회로(PC)를 덮도록 기판(100)의 전면(全面) 전체에 마련되거나 층간 절연층(103)을 덮도록 기판(100)의 전면(全面) 전체에 마련된다. 이러한 제 1 평탄화층(110)은 화소 회로(PC)를 보호하면서 층간 절연층(103) 상에 평탄면을 제공한다. 일 예에 따른 제 1 평탄화층(110)은 벤조사이클로부텐(benzocyclobutene) 또는 포토 아크릴(photo acryl)과 같은 유기 물질로 이루어질 수 있으나, 공정의 편의를 위해 포토 아크릴 물질로 이루어지는 것이 바람직하다.
상기 오목부(120)는 부화소(SP)에 정의된 부화소 영역의 발광 영역에 마련되어 발광 소자(ED)를 수납한다. 일 예에 따른 오목부(120)는 제 1 평탄화층(110)으로부터 일정한 깊이를 가지도록 오목하게 마련된다. 이때, 오목부(120)는 발광 소자(ED)의 두께(또는 전체 높이)에 대응되는 깊이를 가지도록 제 1 평탄화층(110)의 상면(110a)으로부터 오목하게 마련된 수납 공간을 포함한다. 여기서, 오목부(120)의 바닥면은 발광 소자(ED)의 두께에 기초하여 제 1 평탄화층(110)의 일부, 제 1 평탄화층(110)의 전체, 제 1 평탄화층(110)의 전체와 층간 절연층(103)의 일부, 또는 제 1 평탄화층(110)과 층간 절연층(103) 및 게이트 절연층(101)의 전체가 제거되어 형성될 수도 있다. 예를 들어, 오목부(120)는 제 1 평탄화층(110)의 상면으로부터 2~6 마이크로미터의 깊이를 가지도록 마련될 수 있다. 이러한 오목부(120)는 발광 소자(ED)의 후면(또는 하면)보다 넓은 크기를 갖는 홈(groove) 또는 컵(cup) 형태를 가질 수 있다.
일 예에 따른 오목부(120)는 바닥면과 제 1 평탄화층(110)의 상면(110a) 사이에 마련된 경사면을 포함할 수 있으며, 이러한 경사면은 발광 소자(ED)로부터 방출되는 광을 오목부(120)의 전방 쪽으로 진행시키는 역할을 할 수 있다.
이와 같은, 오목부(120)는 부화소(SP)에 정의된 부화소 영역의 발광 영역과 중첩되는 제 1 평탄화층(110)에 오목하게 형성되어 정렬 마크의 역할을 함으로써 발광 소자(ED)를 기판(100) 상에 실장하는 전사(transfer) 공정시 발생되는 기판(100)과 발광 소자(ED) 간의 오정렬을 최소화할 수 있다. 또한, 오목부(120)는 발광 소자(ED)로부터 입사되는 광을 반사시키는 경사면을 포함함으로써 발광 소자(ED)에서 방출되는 광의 외부 추출 효율을 증가시키는 역할을 할 수 있다.
상기 반사 패턴(130)은 오목부(120)에 형성되어 발광 소자(ED)를 지지한다. 반사 패턴(130)은 오목부(120)의 경사면과 바닥면에 일정한 두께를 가지도록 형성되며, 오목부(120)의 상부를 둘러싸는 제 1 평탄화층(110)의 상면(110a)에 추가로 형성될 수 있다. 반사 패턴(130)은 반사율이 높은 금속 물질을 포함할 수 있다. 예를 들어, 반사 패턴(130)은 알루미늄(Al)과 티타늄(Ti)의 적층 구조(Ti/Al/Ti), 알루미늄(Al)과 ITO의 적층 구조(ITO/Al/ITO), APC(Ag/Pd/Cu) 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)과 같은 다층 구조로 형성되거나, 구리(Cu), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 금(Au), 마그네슘(Mg), 칼슘(Ca), 또는 바륨(Ba) 중에서 선택된 어느 하나의 물질 또는 2 이상의 합금 물질로 이루어진 단층 구조를 포함할 수 있다. 경우에 따라서, 반사 패턴(130)은 ITO 등과 같은 투명 전극 물질로 형성될 수도 있다. 이러한 반사 패턴(130)은 오목부(120)에 배치되는 발광 소자(ED)의 후면과 측면들을 둘러싸도록 형성됨으로써 발광 소자(ED)에서 방출되는 광의 외부 추출 효율을 더욱 증가시키는 역할을 할 수 있다.
상기 발광 소자(ED)는 오목부(120)에 실장되어 화소 회로(PC)와 제 2 화소 전원 라인(PL2b)에 전기적으로 연결됨으로써 화소 회로(PC), 즉 구동 박막 트랜지스터(T2)로부터 제 2 화소 전원 라인(PL2b)으로 흐르는 전류에 의해 발광한다. 일 예에 따른 발광 소자(ED)는 발광층(EL), 제 1 전극(또는 애노드 단자)(E1), 및 제 2 전극(또는 캐소드 단자) (E2)을 포함한다.
상기 발광층(EL)은 제 1 전극(E1)과 제 2 전극(E2) 사이에 흐르는 전류에 따른 전자와 정공의 재결합에 따라 발광한다. 일 예에 따른 발광층(EL)은 제 1 반도체층(SL1), 활성층(ACL), 및 제 2 반도체층(SL2)을 포함한다.
상기 제 1 반도체층(SL1)은 활성층(ACL)에 전자를 제공한다. 일 예에 따른 제 1 반도체층(SL1)은 n-GaN계 반도체 물질로 이루어질 수 있으며, n-GaN계 반도체 물질로는 GaN, AlGaN, InGaN, 또는 AlInGaN 등이 될 수 있다. 여기서, 제 1 반도체층(SL1)의 도핑에 사용되는 불순물로는 Si, Ge, Se, Te, 또는 C 등이 사용될 수 있다.
상기 활성층(ACL)은 제 1 반도체층(SL1)의 일측 상에 마련된다. 이러한 활성층(ACL)은 우물층과 우물층보다 밴드 갭이 높은 장벽층을 갖는 다중 양자 우물(MQW; Multi Quantum Well) 구조를 갖는다. 일 예에 따른 활성층(ACL)은 InGaN/GaN 등의 다중 양자 우물 구조를 가질 수 있다.
상기 제 2 반도체층(SL2)은 활성층(ACL) 상에 마련되어, 활성층(ACL)에 정공을 제공한다. 일 예에 따른 제 2 반도체층(SL2)은 p-GaN계 반도체 물질로 이루어질 수 있으며, p-GaN계 반도체 물질로는 GaN, AlGaN, InGaN, 또는 AlInGaN 등이 될 수 있다. 여기서, 제 2 반도체층(SL2)의 도핑에 사용되는 불순물로는 Mg, Zn, 또는 Be 등이 이용될 수 있다.
상기 제 1 전극(E1)은 제 2 반도체층(SL2) 상에 마련된다. 이러한 제 1 전극(E1)은 구동 박막 트랜지스터(T2)의 소스 전극(SE)과 연결된다.
상기 제 2 전극(E2)은 활성층(ACL)과 제 2 반도체층(SL2)으로부터 전기적으로 분리되도록 제 1 반도체층(SL1)의 타측 상에 마련된다. 이러한 제 2 전극(E2)은 제 2 화소 전원 라인(PL2b)과 연결된다.
일 예에 따른 제 1 및 제 2 전극(E1, E2) 각각은 Au, W, Pt, Si, Ir, Ag, Cu, Ni, Ti, 또는 Cr 등의 금속 물질 및 그 합금 중 하나 이상을 포함한 물질로 이루어질 수 있다. 다른 예에 따른 제 1 및 제 2 전극(E1, E2) 각각은 투명 도전성 재질로 이루어질 수 있으며, 상기 투명 도전성 재질은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등이 될 수 있지만, 이에 한정되지 않는다.
부가적으로, 제 1 반도체층(SL1)과 활성층(ACL) 및 제 2 반도체층(SL2) 각각은 반도체 기판 상에 순차적으로 적층되는 구조로 마련될 수 있다. 여기서, 반도체 기판은 사파이어 기판(sapphire substrate) 또는 실리콘 기판 등의 반도체 물질을 포함한다. 이러한 반도체 기판은 제 1 반도체층(SL1)과 활성층(ACL) 및 제 2 반도체층(SL2) 각각을 성장시키기 위한 성장용 기판으로 사용된 후, 기판 분리 공정에 의해 제 1 반도체층(SL1)으로부터 분리될 수 있다. 여기서, 기판 분리 공정은 레이저 리프트 오프(Laser Lift Off) 또는 케미컬 리프트 오프(Chemical Lift Off) 등이 될 수 있다. 이에 따라, 발광 소자(ED)에서 성장용 반도체 기판이 제거됨에 따라 발광 소자(ED)는 상대적으로 얇은 두께를 가질 수 있으며, 이로 인하여 각 부화소(SP)에 마련된 오목부(120)에 수납될 수 있다.
이와 같은, 발광 소자(ED)는 제 1 전극(E1)과 제 2 전극(E2) 사이에 흐르는 전류에 따른 전자와 정공의 재결합에 따라 발광한다. 이때, 발광 소자(ED)에서 방출되는 광은 제 1 및 제 2 전극(E1, E2) 각각을 투과하여 외부로 방출된다. 다시 말하여, 발광 소자(ED)에서 방출되는 광은 제 1 및 제 2 전극(E1, E2) 각각을 투과하여 오목부(120)의 바닥면을 향하는 제 1 방향과 반대되는 제 2 방향으로 방출되어 영상을 표시한다.
상기 발광 소자(ED)는 화소 회로(PC)와 연결되는 제 1 및 제 2 전극(E1, E2)을 갖는 제 1 부분(또는 전면부)(FP), 및 제 1 부분(FP)과 반대되는 제 2 부분(또는 후면부)(RP)을 포함한다. 이때, 상기 제 1 부분(FP)은 제 2 부분(RP)보다 오목부(120)의 바닥면으로부터 상대적으로 멀리 이격된다. 여기서, 상기 제 1 부분(FP)은 제 2 부분(RP)보다 작은 크기를 가질 수 있으며, 이 경우, 발광 소자(ED)는 제 1 부분(FP)과 대응되는 윗변과 제 2 부분(RP)과 대응되는 밑변을 갖는 사다리꼴 형태의 단면을 가질 수 있다.
이와 같은, 발광 소자(ED)는 접착 부재(140)를 매개로 하여 오목부(120)의 바닥면에 접착될 수 있다.
상기 접착 부재(140)는 오목부(120)와 발광 소자(ED) 사이에 개재되어 발광 소자(ED)를 오목부(120)의 바닥면에 접착시킴으로써 발광 소자(ED)를 1차적으로 고정한다.
제 1 예로서, 접착 부재(140)는 발광 소자(ED)의 제 2 부분(RP), 즉 제 1 반도체층(SL1)의 이면에 부착(또는 코팅)되어 발광 소자의 실장 공정시 오목부(120)에 접착될 수 있다.
제 2 예로서, 접착 부재(140)는 오목부(120)에 도팅(dotting)되어 발광 소자의 실장 공정시 가해지는 가압력에 의해 퍼짐으로써 발광 소자(ED)의 제 2 부분(RP)에 접착될 수 있다. 이에 따라, 오목부(120)에 실장된 발광 소자(ED)는 접착 부재(140)에 의해 1차적으로 위치 고정될 수 있다. 따라서, 본 예에 따르면, 발광 소자의 실장 공정은 발광 소자(ED)를 해당하는 오목부(120)의 바닥면에 단순 접착하는 방식으로 수행됨으로써 발광 소자의 실장 공정 시간이 크게 단축될 수 있다.
제 3 예로서, 접착 부재(140)는 제 1 평탄화층(110)의 상면(110a)과 오목부(120)의 바닥면과 경사면 모두에 코팅된 후, 발광 소자(ED)와 중첩되는 영역을 제외한 나머지 영역은 컨택홀의 형성 공정시 제거될 수 있다. 이 경우, 본 예는 발광 소자의 실장 공정 직전에, 접착 부재(140)를 제 1 평탄화층(110)의 상면(110a) 전체에 일정한 두께로 코팅함으로써 접착 부재(140)를 형성하는 공정 시간을 단축시킬 수 있다.
상기 제 2 평탄화층(150)은 발광 소자(ED)를 덮도록 제 1 평탄화층(110) 상에 마련된다. 즉, 제 2 평탄화층(150)은 제 1 평탄화층(110)의 상면, 발광 소자(ED)가 수납된 오목부(120)의 나머지 수납 공간의 전면(前面)을 모두 덮을 수 있을 정도의 두께를 가지도록 제 1 평탄화층(110) 상에 마련된다.
이와 같은, 제 2 평탄화층(150)은 제 1 평탄화층(110) 상에 평탄면을 제공한다. 또한, 제 2 평탄화층(150)은 발광 소자(ED)가 수납된 오목부(120)의 나머지 수납 공간에 매립됨으로써 발광 소자(ED)의 위치를 고정하는 역할을 한다.
상기 제 1 전극 연결 패턴(ECP1)은 발광 소자(ED)의 제 1 전극(E1)을 구동 박막 트랜지스터(T2)의 소스 전극(SE)에 연결하는 것으로, 애노드 전극으로 정의될 수 있다. 일 예에 따른 제 1 전극 연결 패턴(ECP1)은 발광 소자(ED)의 제 1 전극(E1)과 구동 박막 트랜지스터(T2)에 중첩되는 제 2 평탄화층(150)의 상면(150a)에 마련된다.
일 예에 따른 제 1 전극 연결 패턴(ECP1)의 일측은 층간 절연층(103)과 제 1 평탄화층(110) 및 제 2 평탄화층(150)을 관통하여 마련된 제 1 회로 컨택홀(CCH1)을 통해서 구동 박막 트랜지스터(T2)의 소스 전극(SE)에 전기적으로 연결된다. 일 예에 따른 제 2 평탄화층(150)의 타측은 발광 소자(ED)의 제 1 전극(E1)과 중첩되도록 제 2 평탄화층(150)에 마련된 제 1 전극 컨택홀(ECH1)을 통해서 발광 소자(ED)의 제 1 전극(E1)에 전기적으로 연결된다. 이에 따라, 발광 소자(ED)의 제 1 전극(E1)은 제 1 전극 연결 패턴(ECP1)을 통해서 구동 박막 트랜지스터(T2)의 소스 전극(SE)과 전기적으로 연결된다. 이러한 제 1 전극 연결 패턴(ECP1)은 발광 다이오드 표시 장치가 전면 발광(top emission) 방식일 경우, 투명 도전 물질로 이루어지고, 발광 다이오드 표시 장치가 후면 발광(bottom emission) 방식일 경우, 광 반사 도전 물질로 이루어질 수 있다. 여기서, 투명 도전 물질은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등이 될 수 있지만, 이에 한정되지 않는다. 광 반사 도전 물질은 상기 반사 패턴(130)과 동일한 물질로 이루어질 수 있다.
추가적으로, 제 1 전극 연결 패턴(ECP1)의 일측은 제 1 금속 패턴(121)을 통해서 구동 박막 트랜지스터(T2)의 소스 전극(SE)과 전기적으로 연결된다. 제 1 금속 패턴(121)은 제 1 회로 컨택홀(CCH1)을 통해서 구동 박막 트랜지스터(T2)의 소스 전극(SE)과 전기적으로 연결되도록 반사 패턴(120)과 함께 형성되는 것으로, 반사 패턴(120)과 동일한 물질로 이루어진다. 이러한 제 1 금속 패턴(121)은 제 1 전극 연결 패턴(ECP1)의 일측과 구동 박막 트랜지스터(T2)의 소스 전극(SE) 사이의 중간 연결층의 역할을 하며, 제 1 회로 컨택홀(CCH1)의 깊이로 인하여 제 1 전극 연결 패턴(ECP1)의 일측이 구동 박막 트랜지스터(T2)의 소스 전극(SE)과 전기적으로 연결되지 않는 컨택 불량을 방지하는 역할을 한다.
상기 제 2 전극 연결 패턴(ECP2)은 발광 소자(ED)의 제 2 전극(E2)과 제 2 화소 전원 라인(PL2b)을 전기적으로 연결하는 것으로, 캐소드 전극으로 정의될 수 있다. 제 2 전극 연결 패턴(ECP2)은 발광 소자(ED)의 제 2 전극(E2)과 중첩되면서 제 2 화소 전원 라인(PL2b)과 중첩되는 제 2 평탄화층(150)의 상면(150a)에 마련된다. 여기서, 제 2 전극 연결 패턴(ECP2)은 제 1 전극 연결 패턴(ECP1)과 동일한 물질로 이루어질 수 있다.
일 예에 따른 제 2 전극 연결 패턴(ECP2)의 일측은 제 2 화소 전원 라인(PL2b)과 중첩되는 게이트 절연층(101)과 층간 절연층(103)과 제 1 평탄화층(110) 및 제 2 평탄화층(150)을 관통하여 마련된 제 2 회로 컨택홀(CCH2)을 통해서 제 2 화소 전원 라인(PL2b)에 전기적으로 연결된다. 일 예에 따른 제 2 전극 연결 패턴(ECP2)의 타측은 발광 소자(ED)의 제 2 전극(E2)과 중첩되도록 제 2 평탄화층(150)에 마련된 제 2 전극 컨택홀(ECH2)을 통해서 발광 소자(ED)의 제 2 전극(E2)에 전기적으로 연결된다. 이에 따라, 발광 소자(ED)의 제 2 전극(E2)은 제 2 전극 연결 패턴(ECP2)을 통해서 제 2 화소 전원 라인(PL2b)과 전기적으로 연결된다.
추가적으로, 제 2 전극 연결 패턴(ECP2)의 일측은 제 2 금속 패턴(123)을 통해서 제 2 화소 전원 라인(PL2b)과 전기적으로 연결된다. 제 2 금속 패턴(123)은 제 2 회로 컨택홀(CCH2)을 통해서 제 2 화소 전원 라인(PL2b)과 전기적으로 연결되도록 반사 패턴(120)과 함께 형성되는 것으로, 반사 패턴(120)과 동일한 물질로 이루어진다. 이러한 제 2 금속 패턴(123)은 제 2 전극 연결 패턴(ECP2)의 일측과 제 2 화소 전원 라인(PL2b) 사이의 중간 연결층의 역할을 하며, 제 2 회로 컨택홀(CCH2)의 깊이로 인하여 제 2 전극 연결 패턴(ECP2)의 일측이 제 2 화소 전원 라인(PL2b)과 전기적으로 연결되지 않는 컨택 불량을 방지하는 역할을 한다.
일 예에 따른 제 1 전극 연결 패턴(ECP1)과 제 2 전극 연결 패턴(ECP2)은 제 1 및 제 2 회로 컨택홀(CCH1, CCH2), 및 제 1 및 제 2 전극 컨택홀(ECH1, ECH2)을 포함하는 제 2 평탄화층(150) 상에 전극 물질을 증착하는 증착 공정과 포토리소그라피 공정 및 식각 공정을 이용한 전극 패터닝 공정에 의해 동시에 마련될 수 있다. 이에 따라, 본 출원은 발광 소자(ED)를 화소 회로(PC)에 연결하는 제 1 전극 연결 패턴(ECP1)과 제 2 전극 연결 패턴(ECP2)을 동시에 형성할 수 있으므로, 전극 연결 공정을 단순화할 수 있으며, 발광 소자(ED)와 화소 회로(PC)를 연결하는 공정 시간을 크게 단축시키고, 이를 통해서 발광 다이오드 표시 장치의 생산성을 향상시킬 수 있다.
상기 화소 분리층(160)은 발광 소자(ED)의 발광에 따른 개구 영역을 정의한다. 즉, 화소 분리층(160)은 부화소(SP)의 개구 영역을 제외한 나머지 제 2 평탄화층(150)과 제 1 전극 연결 패턴(ECP1) 및 제 2 전극 연결 패턴(ECP1)을 덮도록 형성된다. 이러한 화소 분리층(160)은 부화소(SP)의 개구 영역을 정의하기 위한 개구부(161)를 포함한다.
상기 화소 분리층(160)은 인접한 부화소들(SP) 간의 혼색으로 원천적으로 차단하여 디스플레이 장치의 블랙 휘도를 감소시켜 디스플레이 장치가 리얼 블랙(real black)을 구현할 수 있도록 한다. 이를 위해, 화소 분리층(160)은 광차단 물질 또는 광흡수 물질을 포함할 수 있다. 예를 들어, 화소 분리층(160)은 블랙 매트릭스일 수 있다.
추가적으로, 발광 소자(ED)가 백색 광을 방출하도록 구성된 경우, 부화소(SP)는 화소 분리층(160)의 개구부(161)에 형성된 컬러필터를 더 포함할 수 있다. 상기 컬러필터는 발광 소자(ED)에서 방출되는 백색 광 중에서 해당 부화소에 해당되는 색상의 파장을 갖는 광만을 투과시킨다. 예를 들어, 컬러필터는 적색 컬러필터, 녹색 컬러필터, 또는 청색 컬러필터를 포함할 수 있다. 추가적으로, 컬러필터는 색재현율을 증가시키기 위한 형광체 또는 양자점 입자를 포함할 수도 있다.
한편, 본 출원에 따른 디스플레이 장치에서, 제 1 평탄층(110)에 형성되는 오목부(120)는 전술한 바와 같이 발광 소자(ED)의 전사(transfer) 공정시 발생되는 오정렬을 최소화하고 발광 소자(ED)에서 방출되는 광의 외부 추출 효율을 향상시킬 수 있는 효과를 제공하기 위해 형성되는 것이 바람직하지만, 반드시 이에 제한되지 않고 생략될 수도 있다. 상기 오목부(120)가 생략되는 경우, 제 1 평탄층(110)의 상면(110a)은 기판(100)의 표시 영역(AA) 전체에 실질적으로 평면 형태로 이루어질 수 있으며, 발광 소자(ED)는, 전술한 접착 부재(140)를 매개로 하여, 부화소(SP)에 정의된 부화소 영역의 발광 영역과 중첩되는 제 1 평탄층(110)의 상면(110a)에 부착될 수 있다.
추가로, 상기 오목부(120)가 생략되는 경우, 발광 소자(ED)와 제 1 평탄층(110) 사이에는 평판 형태의 반사 패턴(130)이 마련될 수 있으며, 이 경우 발광 소자(ED)는 접착 부재(140)를 매개로 하여 반사 패턴(130)에 부착될 수 있다. 이러한 반사 패턴(130)은 기판(100) 상에 실장하는 전사(transfer) 공정시 기판(100)과 발광 소자(ED) 간의 정렬을 위한 정렬 마크(또는 정렬 패턴)의 역할을 함으로써 발광 소자(ED)의 전사(transfer) 공정시 발생되는 오정렬을 최소화할 수 있다. 선택적으로, 반사 패턴(130)의 상면은 발광 소자(ED)로부터 입사되는 광을 발광 소자(ED)의 제 1 부분(FP) 쪽으로 반사시켜 최소화하고 발광 소자(ED)에서 방출되는 광의 외부 추출 효율을 향상시키기 위한 비평탄 구조물을 포함할 수 있다. 예를 들어, 상기 비평탄 구조물은 요철 패턴 또는 마이크로 렌즈 패턴을 포함할 수 있다.
도 5는 도 1에 도시된 단위 화소의 제 1 및 제 2 메쉬 전원 라인을 연결 구조를 설명하기 위한 도면이고, 도 6은 도 5에 도시된 선 I-I'의 단면도이며, 도 7은 도 5에 도시된 선 II-II'의 단면도이다.
도 5 내지 도 7을 참조하여 본 출원에 따른 제 1 및 제 2 메쉬 전원 라인(PL1, PL2) 각각의 연결 구조 및 이와 관련된 구성들에 대해서만 설명하면 다음과 같다.
먼저, 본 예에 따른 제 1 메쉬 전원 라인(PL1)은 게이트 절연층(101) 상에 형성된 제 1 전원 공급 라인(PL1a)과 복수의 제 1 화소 전원 라인(PL1b), 및 제 1 평탄화층(110) 상에 형성된 복수의 제 1 전원 브리지 라인(PL1c)을 포함한다.
상기 제 1 전원 공급 라인(PL1a)은 제 2 방향(Y)과 나란하도록 단위 화소(UP)의 일측에 마련된 제 1 여유 공간(SA1)에 배치된다. 제 1 전원 공급 라인(PL1a)은 제 1 선 폭(W1)을 가질 수 있다.
상기 복수의 제 1 화소 전원 라인(PL1b) 각각은 제 1 전원 공급 라인(PL1a)과 나란하도록 복수의 부화소(SP) 각각의 일측에 배치된다. 이때, 복수의 제 1 화소 전원 라인(PL1b) 각각은 게이트 절연층(101) 상에서 제 1 전원 공급 라인(PL1a)과 전기적으로 분리된다. 복수의 제 1 화소 전원 라인(PL1b) 각각은 제 1 전원 공급 라인(PL1a)의 제 1 선 폭(W1) 보다 좁은 제 2 선 폭(W2)을 가질 수 있다.
상기 복수의 제 1 전원 브리지 라인(PL1c) 각각은 제 1 방향(X)과 나란하게 배치되고, 제 1 평탄화층(110)과 층간 절연층(103)을 사이에 두고 복수의 제 1 전원 공급 라인(PL1a) 및 복수의 제 1 화소 전원 라인(PL1b) 각각과 교차한다.
복수의 제 1 전원 브리지 라인(PL1c) 각각은 제 1 평탄화층(110)과 층간 절연층(103)에 형성된 제 1 브리지 컨택홀들(BCH1)을 통해서 복수의 제 1 전원 공급 라인(PL1a) 및 복수의 제 1 화소 전원 라인(PL1b) 각각에 전기적으로 연결된다.
제 1 전원 브리지 라인(PL1c)과 제 1 전원 공급 라인(PL1a)의 교차부에는 복수의 제 1 브리지 컨택홀(BCH1)이 형성되고, 제 1 전원 브리지 라인(PL1c)은 복수의 제 1 브리지 컨택홀(BCH1)을 통해서 제 1 전원 공급 라인(PL1a)과 전기적으로 연결된다.
제 1 전원 브리지 라인(PL1c)과 제 1 화소 전원 라인(PL1b)의 교차부에는 하나의 제 1 브리지 컨택홀(BCH1)이 형성되고, 제 1 전원 브리지 라인(PL1c)은 하나의 제 1 브리지 컨택홀(BCH1)을 통해서 제 1 화소 전원 라인(PL1b)과 전기적으로 연결된다.
한편, 도 5에는, 제 1 전원 브리지 라인(PL1c)이 단위 화소(UP)의 상측과 하측 각각에 배치되는 것으로 도시하였지만, 단위 화소(UP)의 하측에 배치된 제 1 전원 브리지 라인(PL1c)은 생략될 수도 있다.
따라서, 제 1 메쉬 전원 라인(PL1)은 제 1 전원 공급 라인(PL1a)과 복수의 제 1 화소 전원 라인(PL1b) 및 복수의 제 1 전원 브리지 라인(PL1c)이 단위 화소(UP)의 주변에서 서로 연결되어 메쉬 형태를 가짐으로써 패널 로드를 감소시킬 수 있고, 제 1 구동 전원의 전압 강하를 최소화할 수 있다. 이때, 복수의 제 1 전원 브리지 라인(PL2c)이 구리(Cu), 은(Ag), 알루미늄(Al), 또는 금(Au) 등의 저항이 낮은 금속 물질로 이루어질 경우, 패널 로드를 더욱 감소시킬 수 있고, 제 1 구동 전원의 전압 강하를 더욱 최소화할 수 있다.
다음으로, 본 예에 따른 제 2 메쉬 전원 라인(PL2)은 게이트 절연층(101) 상에 형성된 제 2 전원 공급 라인(PL2a)과 복수의 제 2 화소 전원 라인(PL2b), 및 제 2 평탄화층(110) 상에 형성된 복수의 제 2 전원 브리지 라인(PL2c)을 포함한다.
상기 제 2 전원 공급 라인(PL2a)은 제 2 방향(Y)과 나란하도록 단위 화소(UP)의 타측에 마련된 제 2 여유 공간(SA2)에 배치된다. 제 2 전원 공급 라인(PL2a)은 제 1 전원 공급 라인(PL1a)의 제 1 선 폭(W1)과 같거나 다른 제 3 선 폭(W3)을 가질 수 있다.
상기 복수의 제 2 화소 전원 라인(PL2b) 각각은 제 2 전원 공급 라인(PL2a)과 나란하도록 복수의 부화소(SP) 각각의 타측에 배치된다. 이때, 복수의 제 2 화소 전원 라인(PL2b) 각각은 게이트 절연층(101) 상에서 제 2 전원 공급 라인(PL2a)과 전기적으로 분리된다. 복수의 제 2 화소 전원 라인(PLb) 각각은 제 2 전원 공급 라인(PL2a)의 제 3 선 폭(W3) 보다 좁은 제 4 선 폭(W4)을 가질 수 있다. 복수의 제 2 화소 전원 라인(PLb) 각각의 제 4 선 폭(W4)은 제 1 화소 전원 라인(PL1b)의 제 2 선 폭(W2)과 같거나 다를 수 있다.
상기 복수의 제 2 전원 브리지 라인(PL2c) 각각은 제 2 방향(X)과 나란하게 배치되고, 제 2 평탄화층(110)과 층간 절연층(103)을 사이에 두고 복수의 제 2 전원 공급 라인(PL2a) 및 복수의 제 2 화소 전원 라인(PL2b) 각각과 교차한다.
복수의 제 2 전원 브리지 라인(PL2c) 각각은 제 2 평탄화층(110)과 층간 절연층(103)에 형성된 제 2 브리지 컨택홀들(BCH2)을 통해서 복수의 제 2 전원 공급 라인(PL2a) 및 복수의 제 2 화소 전원 라인(PL2b) 각각에 전기적으로 연결된다.
제 2 전원 브리지 라인(PL2c)과 제 2 전원 공급 라인(PL2a)의 교차부에는 복수의 제 2 브리지 컨택홀(BCH2)이 형성되고, 제 2 전원 브리지 라인(PL2c)은 복수의 제 2 브리지 컨택홀(BCH2)을 통해서 제 2 전원 공급 라인(PL2a)과 전기적으로 연결된다.
제 2 전원 브리지 라인(PL2c)과 제 2 화소 전원 라인(PL2b)의 교차부에는 하나의 제 2 브리지 컨택홀(BCH2)이 형성되고, 제 2 전원 브리지 라인(PL2c)은 하나의 제 2 브리지 컨택홀(BCH2)을 통해서 제 2 화소 전원 라인(PL2b)과 전기적으로 연결된다.
한편, 도 5에는, 제 2 전원 브리지 라인(PL2c)이 단위 화소(UP)의 상측과 하측 각각에 배치되는 것으로 도시하였지만, 단위 화소(UP)의 상측에 배치된 제 2 전원 브리지 라인(PL2c)은 생략될 수도 있다.
따라서, 제 2 메쉬 전원 라인(PL2)은 제 2 전원 공급 라인(PL2a)과 복수의 제 2 화소 전원 라인(PL2b) 및 복수의 제 2 전원 브리지 라인(PL2c)이 단위 화소(UP)의 주변에서 서로 연결되어 메쉬 형태를 가짐으로써 패널 로드를 감소시킬 수 있고, 제 2 구동 전원의 전압 상승을 최소화할 수 있다. 이때, 복수의 제 2 전원 브리지 라인(PL2c)이 구리(Cu), 은(Ag), 알루미늄(Al), 또는 금(Au) 등의 저항이 낮은 금속 물질로 이루어질 경우, 패널 로드를 더욱 감소시킬 수 있고, 제 2 구동 전원의 전압 상승을 더욱 감소시킬 수 있다.
이와 같은, 본 출원의 일 예에 따른 발광 다이오드 표시 장치는 제 1 메쉬 전원 라인(PL1)과 제 2 메쉬 전원 라인(PL2)을 포함함으로써 패널의 로드가 감소되어 저전력 구동이 가능해 소비 전력이 감소될 수 있으며, 제 1 구동 전원의 전압 강하와 제 2 구동 전원의 상승(rising)이 감소함에 따라 화질 균일도가 향상될 수 있다.
한편, 본 출원의 예에 따른 발광 다이오드 표시 장치에서, 복수의 부화소 각각의 화소 회로는 본 출원인에 의해 공지된 대한민국 등록특허 제10-1749752호, 대한민국 공개특허 제10-2017-0037729호, 대한민국 공개특허 제10-2017-0062603호, 또는 대한민국 공개특허 제10-2017-0081078호에 개시된 화소 회로로 변경될 수 있는데, 이 경우, 본 출원의 예에 따른 발광 다이오드 표시 장치는 복수의 부화소 각각에 레퍼런스 전원을 공급하기 위한 복수의 레퍼런스 전원 라인을 더 포함할 수 있다. 복수의 레퍼런스 전원 라인 각각은 전술한 제 1 메쉬 전원 라인의 제 1 화소 전원 라인과 나란하게 마련될 수 있으며, 이러한 복수의 레퍼런스 전원 라인 각각은 제 3 전원 브리지 라인에 의해 서로 연결됨으로써 메쉬 형태를 가지도록 구성될 수 있다. 이에 따라, 본 출원은 레퍼런스 전원 라인에 공급되는 레퍼런스 전원의 전압 강하를 최소화할 수 있다.
도 8은 본 출원에 따른 멀티 스크린 표시 장치를 설명하기 위한 도면이다.
도 8을 참조하면, 본 예에 따른 멀티 스크린 표시 장치(700)는 복수의 스크린 모듈(700-1, 700-2, 700-3, 700-4) 및 하우징(750)을 포함한다.
상기 복수의 스크린 모듈(700-1, 700-2, 700-3, 700-4) 각각은 N(N은 2 이상의 양의 정수)×M(M은 2 이상의 양의 정수) 형태로 배치됨으로써 개별 영상을 표시하거나 하나의 영상을 분할하여 표시한다. 이러한 복수의 스크린 모듈(700-1, 700-2, 700-3, 700-4) 각각은 도 1 내지 도 7에 도시된 본 출원에 따른 발광 다이오드 표시 장치를 포함하는 것으로, 이에 대한 중복 설명은 생략하기로 한다.
복수의 스크린 모듈(700-1, 700-2, 700-3, 700-4) 각각은 본 출원에 따른 발광 다이오드 표시 장치를 포함함으로써 전술한 라우팅 라인들로 인하여 상대적으로 좁은 비표시 영역을 가질 수 있다.
일 예에 따른 복수의 스크린 모듈(700-1, 700-2, 700-3, 700-4) 각각은 상호 대응되는 측면끼리 서로 밀착되어 결합될 수 있다. 이때, 인접한 스크린 모듈들(700-1, 700-2, 700-3, 700-4)의 측면은 접착제 또는 양면 테이프를 매개로 하여 측면 결합될 수 있다.
상기 하우징(750)은 복수의 스크린 모듈(700-1, 700-2, 700-3, 700-4) 각각의 후면 가장자리를 지지하면서 복수의 스크린 모듈(700-1, 700-2, 700-3, 700-4)의 후면을 덮는다. 일 예에 따른 하우징(750)은 복수의 스크린 모듈(700-1, 700-2, 700-3, 700-4)의 후면을 덮는 하우징 플레이트, 및 하우징 플레이트에 수직하게 마련되어 복수의 스크린 모듈(700-1, 700-2, 700-3, 700-4) 각각의 후면 가장자리를 지지하는 하우징 측벽을 포함한다.
상기 하우징 플레이트는 복수의 스크린 모듈(700-1, 700-2, 700-3, 700-4) 각각의 후면 전체를 덮는 단일 몸체로 이루어지거나, 복수의 스크린 모듈(700-1, 700-2, 700-3, 700-4) 각각의 후면과 중첩되도록 분할된 복수의 분할 플레이트로 이루어질 수 있다.
상기 하우징 측벽은 복수의 스크린 모듈(700-1, 700-2, 700-3, 700-4) 각각의 후면 가장자리와 중첩되는 하우징 플레이트의 상면으로부터 수직하게 설치되어 복수의 스크린 모듈(700-1, 700-2, 700-3, 700-4) 각각의 후면 가장자리를 개별적으로 지지한다. 이때, 하우징 측벽은 탄성 부재, 폼 패드, 양면 테이프 등의 지지 부재를 매개로 하여 복수의 스크린 모듈(700-1, 700-2, 700-3, 700-4) 각각의 후면 가장자리를 지지할 수 있다.
이와 같은, 본 출원에 따른 발광 다이오드 표시 장치를 스크린 모듈들로 사용한 멀티 스크린 표시 장치는 스크린 모듈들(700-1, 700-2, 700-3, 700-4)이 좁은 비표시 영역을 가짐에 따라 인접한 디스플레이 장치들 사이에 심(Seam)이라는 경계 부분(BA)의 폭이 최소화됨에 따라 전체 화면에 단절감이 없는 하나의 영상을 표시할 수 있으며, 이를 통해 대형 크기의 화면에 표시되는 영상의 시각적 몰입도를 향상시킬 수 있으며, 크기 확장성이 증가될 수 있다.
이상에서 설명한 본 출원은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 출원의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 출원의 범위에 포함되는 것으로 해석되어야 한다.
10: 발광 다이오드 표시 장치 100: 기판
110: 제 1 평탄화층 120: 오목부
121, 123: 금속 패턴 130: 반사 패턴
140: 접착 부재 150: 제 2 평탄화층
160: 화소 분리층 300: 게이트 구동 회로
500: 데이터 구동 회로 700: 멀티 스크린 표시 장치
700-1, 700-2, 700-3, 700-4: 스크린 모듈 750: 하우징

Claims (20)

  1. 기판 상의 게이트 라인들과 데이터 라인들에 의해 정의되는 부화소 영역에 마련되는 복수의 부화소;
    인접한 적어도 3개의 부화소로 구성된 복수의 단위 화소; 및
    상기 복수의 부화소 각각에 제 1 구동 전원을 공급하는 제 1 메쉬 전원 라인을 포함하고,
    상기 복수의 부화소 각각은 상기 게이트 라인과 상기 데이터 라인 및 상기 제 1 메쉬 전원 라인에 연결된 화소 회로를 포함하고,
    상기 제 1 메쉬 전원 라인은,
    상기 복수의 단위 화소에 배치된 복수의 제 1 전원 공급 라인;
    제 1 방향을 따라 배치된 상기 복수의 부화소 각각의 화소 회로에 개별적으로 연결되고 상기 제 1 방향과 교차하는 제 2 방향을 따라 배치된 상기 복수의 부화소 각각의 화소 회로에 공통적으로 연결된 복수의 제 1 화소 전원 라인; 및
    상기 복수의 제 1 전원 공급 라인과 복수의 제 1 화소 전원 라인을 서로 연결하는 복수의 제 1 전원 브리지 라인을 포함하며,
    상기 복수의 부화소 각각은 상기 제 1 메쉬 전원 라인에 전기적으로 연결된 적어도 하나의 발광 소자를 더 포함하고,
    상기 기판 상에 배치된 반사 패턴; 및
    상기 반사 패턴 상에 배치된 접착 부재를 포함하고,
    상기 발광 소자는 상기 접착 부재 상에 배치된 발광 다이오드 표시 장치.
  2. 제 1 항에 있어서,
    상기 발광 소자는 마이크로 발광 소자 또는 마이크로 발광 다이오드 칩인 발광 다이오드 표시 장치.
  3. 제 1 항에 있어서,
    상기 게이트 라인들 각각에 연결되어 신호를 인가하는 게이트 구동 회로를 포함하고,
    상기 게이트 구동 회로는 상기 기판에 집적된 발광 다이오드 표시 장치.
  4. 제 1 항에 있어서,
    상기 기판은 상기 데이터 라인들 각각과 연결된 데이터 패드부를 포함하고,
    상기 데이터 패드부는 상기 기판의 후면에 마련된 발광 다이오드 표시 장치.
  5. 기판 상의 게이트 라인들과 데이터 라인들에 의해 정의되는 부화소 영역에 마련되는 복수의 부화소;
    인접한 적어도 3개의 부화소로 구성된 복수의 단위 화소; 및
    상기 복수의 부화소 각각에 제 1 구동 전원을 공급하는 제 1 메쉬 전원 라인을 포함하고,
    상기 복수의 부화소 각각은 상기 게이트 라인과 상기 데이터 라인 및 상기 제 1 메쉬 전원 라인에 연결된 화소 회로를 포함하고,
    상기 제 1 메쉬 전원 라인은,
    상기 복수의 단위 화소에 배치된 복수의 제 1 전원 공급 라인;
    제 1 방향을 따라 배치된 상기 복수의 부화소 각각의 화소 회로에 개별적으로 연결되고 상기 제 1 방향과 교차하는 제 2 방향을 따라 배치된 상기 복수의 부화소 각각의 화소 회로에 공통적으로 연결된 복수의 제 1 화소 전원 라인; 및
    상기 복수의 제 1 전원 공급 라인과 복수의 제 1 화소 전원 라인을 서로 연결하는 복수의 제 1 전원 브리지 라인을 포함하며,
    상기 복수의 부화소 각각은 상기 제 1 메쉬 전원 라인에 전기적으로 연결된 적어도 하나의 발광 소자를 더 포함하고,
    상기 기판 상에 메쉬 형태로 배치되고 상기 복수의 부화소 각각에 제 2 구동 전원을 공급하는 제 2 메쉬 전원 라인을 더 포함하는 발광 다이오드 표시 장치.
  6. 제 5 항에 있어서,
    상기 적어도 하나의 발광 소자는 상기 화소 회로와 상기 제 2 메쉬 전원 라인에 전기적으로 연결되고,
    상기 화소 회로는 상기 제 1 메쉬 전원 라인에 전기적으로 연결된 구동 박막 트랜지스터를 포함하는 발광 다이오드 표시 장치.
  7. 제 5 항에 있어서,
    상기 제 1 전원 공급 라인의 폭은 상기 제 1 화소 전원 라인의 폭보다 넓은 발광 다이오드 표시 장치.
  8. 제 5 항에 있어서,
    상기 제 2 메쉬 전원 라인은,
    해당하는 단위 화소를 사이에 두고 복수의 제 1 전원 공급 라인과 나란하게 배치된 복수의 제 2 전원 공급 라인;
    상기 제 1 방향을 따라 배치된 상기 복수의 부화소 각각의 발광 소자에 개별적으로 연결되고 상기 제 2 방향을 따라 배치된 상기 복수의 부화소 각각의 발광 소자에 공통적으로 연결된 복수의 제 2 화소 전원 라인; 및
    상기 복수의 제 2 전원 공급 라인 각각과 복수의 제 2 화소 전원 라인 각각을 연결하는 복수의 제 2 전원 브리지 라인을 포함하는 발광 다이오드 표시 장치.
  9. 제 8 항에 있어서,
    상기 제 1 전원 브리지 라인은 상기 단위 화소의 상측에 배치되고,
    상기 제 2 전원 브리지 라인은 상기 단위 화소의 하측에 배치되며,
    상기 제 2 메쉬 전원 라인은 상기 기판의 적어도 두 변을 둘러싸는 발광 다이오드 표시 장치.
  10. 제 8 항에 있어서,
    상기 기판 상에 배치된 반사 패턴을 더 포함하고,
    상기 복수의 제 1 전원 브리지 라인 및 상기 복수의 제 2 전원 브리지 라인 각각은 상기 반사 패턴과 동일한 물질로 이루어지는 발광 다이오드 표시 장치.
  11. 제 8 항에 있어서,
    상기 제 2 전원 공급 라인의 선 폭은 상기 제 2 화소 전원 라인의 선 폭보다 넓은 발광 다이오드 표시 장치.
  12. 삭제
  13. 제 1 항에 있어서,
    상기 반사 패턴은 평탄 형태로 구비된 발광 다이오드 표시 장치.
  14. 제 1 항에 있어서,
    상기 반사 패턴은 알루미늄(Al), 티타늄(Ti), ITO, APC 합금, 구리(Cu), 은(Ag), 몰리브덴(Mo), 금(Au), 마그네슘(Mg), 칼륨(Ca), 바륨(Ba) 중 적어도 두 개 이상의 다층 구조 또는 알루미늄(Al), 티타늄(Ti), ITO, APC 합금, 구리(Cu), 은(Ag), 몰리브덴(Mo), 금(Au), 마그네슘(Mg), 칼륨(Ca), 바륨(Ba) 중 어느 하나의 물질 또는 2 이상의 합금 물질로 이루어진 단층 구조인 발광 다이오드 표시 장치.
  15. 제 1 항에 있어서,
    상기 발광 소자를 둘러싸는 제 1 평탄화층; 및
    상기 제 1 평탄화층과 상기 발광 소자를 덮는 제 2 평탄화층을 포함하고,
    상기 발광 소자의 상면은 상기 제 1 평탄화층의 상면보다 높고 상기 제 2 평탄화층의 상면보다 낮게 배치된 발광 다이오드 표시 장치.
  16. 제 8 항에 있어서,
    상기 기판 상에 형성되고 상기 화소 회로와 상기 제 1 메쉬 전원 라인과 상기 제 2 메쉬 전원 라인을 덮는 층간 절연층;
    상기 층간 절연층을 덮으며, 상기 복수의 부화소 각각의 발광 영역에 배치된 발광 소자를 지지하는 제 1 평탄화층;
    상기 제 1 평탄화층과 상기 복수의 부화소 각각의 발광 소자를 덮는 제 2 평탄화층;
    상기 복수의 부화소 각각의 상기 제 2 평탄화층 상에 마련되고 상기 복수의 부화소 각각에서 상기 화소 회로의 구동 박막 트랜지스터와 상기 발광 소자의 제 1 전극을 연결하는 복수의 제 1 전극 연결 패턴; 및
    상기 복수의 부화소 각각의 상기 제 2 평탄화층 상에 마련되고 상기 복수의 부화소 각각에서 상기 제 2 화소 전원 라인과 상기 발광 소자의 제 2 전극을 연결하는 복수의 제 2 전극 연결 패턴을 포함하는 발광 다이오드 표시 장치.
  17. 제 16 항에 있어서,
    상기 제 2 평탄화층과 상기 복수의 제 1 전극 연결 패턴 및 상기 복수의 제 2 전극 연결 패턴을 덮는 화소 분리층을 더 포함하고,
    상기 화소 분리층은 상기 복수의 부화소 각각의 개구 영역을 정의하는 복수의 개구부를 포함하는 발광 다이오드 표시 장치.
  18. 제 16 항에 있어서,
    상기 복수의 제 1 전극 연결 패턴 각각에서, 일측은 상기 제 1 평탄화층과 상기 층간 절연층에 형성된 제 1 회로 컨택홀을 통해 구동 트랜지스터에 연결되고, 타측은 상기 제 2 평탄화층에 형성된 제 1 전극 컨택홀을 통해 상기 발광 소자의 제 1 전극에 연결되며,
    상기 복수의 제 2 전극 연결 패턴 각각에서, 일측은 상기 제 1 평탄화층과 상기 층간 절연층에 형성된 제 2 회로 컨택홀을 통해 상기 제 2 화소 전원 라인에 연결되고, 타측은 상기 제 2 평탄화층에 형성된 제 2 전극 컨택홀을 통해 상기 발광 소자의 제 2 전극에 연결된 발광 다이오드 표시 장치.
  19. 제 18 항에 있어서,
    상기 제 1 평탄화층과 상기 제 2 평탄화층 사이에 마련되고, 상기 제 1 회로 컨택홀을 통해 상기 구동 트랜지스터에 연결된 제 1 금속 패턴과 상기 제 2 회로 컨택홀을 통해 상기 제 2 화소 전원 라인에 연결된 제 2 금속 패턴을 더 포함하고,
    상기 복수의 제 1 전극 연결 패턴 각각의 일측은 상기 제 1 금속 패턴을 통해 상기 구동 트랜지스터에 연결되며,
    상기 복수의 제 2 전극 연결 패턴 각각의 일측은 상기 제 2 금속 패턴을 통해 상기 제 2 화소 전원 라인에 연결된 발광 다이오드 표시 장치.
  20. 서로 나란한 측면끼리 밀착된 복수의 스크린 모듈; 및
    상기 복수의 스크린 모듈을 지지하는 하우징을 가지며,
    상기 복수의 스크린 모듈 각각은 제 1 항 내지 제 11 항, 및 제 13 항 내지 제 19 항 중 어느 한 항에 따른 발광 다이오드 표시 장치를 포함하는 멀티 스크린 표시 장치.
KR1020220132478A 2017-07-31 2022-10-14 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치 Active KR102745677B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220132478A KR102745677B1 (ko) 2017-07-31 2022-10-14 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170097331A KR102456615B1 (ko) 2017-07-31 2017-07-31 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
KR1020220132478A KR102745677B1 (ko) 2017-07-31 2022-10-14 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170097331A Division KR102456615B1 (ko) 2017-07-31 2017-07-31 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치

Publications (2)

Publication Number Publication Date
KR20220145304A KR20220145304A (ko) 2022-10-28
KR102745677B1 true KR102745677B1 (ko) 2024-12-23

Family

ID=65370064

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170097331A Active KR102456615B1 (ko) 2017-07-31 2017-07-31 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
KR1020220132478A Active KR102745677B1 (ko) 2017-07-31 2022-10-14 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020170097331A Active KR102456615B1 (ko) 2017-07-31 2017-07-31 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치

Country Status (1)

Country Link
KR (2) KR102456615B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210086291A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시 장치와 이를 이용한 멀티 표시 장치
KR20210027676A (ko) * 2019-08-30 2021-03-11 삼성디스플레이 주식회사 디스플레이 장치
CN110911468A (zh) * 2019-12-11 2020-03-24 京东方科技集团股份有限公司 一种显示用基板及电致发光显示装置
KR20220096883A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 발광 표시 장치
KR20230033251A (ko) 2021-08-31 2023-03-08 삼성디스플레이 주식회사 표시 장치
WO2023159388A1 (zh) * 2022-02-23 2023-08-31 京东方科技集团股份有限公司 显示基板、显示面板及显示装置
CN114974102A (zh) * 2022-06-29 2022-08-30 上海天马微电子有限公司 显示面板及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101812215B1 (ko) * 2010-12-06 2017-12-28 삼성디스플레이 주식회사 표시 장치
KR101880719B1 (ko) * 2011-12-27 2018-07-23 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 리페어 방법
CN103207768A (zh) * 2012-01-11 2013-07-17 元太科技工业股份有限公司 双屏幕电子装置及其操作方法
KR20130092776A (ko) * 2012-02-13 2013-08-21 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102000643B1 (ko) * 2012-12-27 2019-07-16 엘지디스플레이 주식회사 유기발광 표시장치
KR102192722B1 (ko) * 2014-07-08 2020-12-18 삼성디스플레이 주식회사 표시장치
KR102217385B1 (ko) * 2014-07-18 2021-02-19 삼성디스플레이 주식회사 발광소자 표시장치

Also Published As

Publication number Publication date
KR20190013167A (ko) 2019-02-11
KR102456615B1 (ko) 2022-10-18
KR20220145304A (ko) 2022-10-28

Similar Documents

Publication Publication Date Title
KR102817297B1 (ko) 발광 다이오드 디스플레이 장치
KR102767277B1 (ko) 발광 다이오드 디스플레이 장치
USRE50146E1 (en) Light emitting diode chip and light emitting diode display apparatus comprising the same
KR102745677B1 (ko) 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
KR102755983B1 (ko) 발광 다이오드 디스플레이 장치
KR102595735B1 (ko) 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
KR102725659B1 (ko) 발광 표시 장치
CN111402745B (zh) 发光二极管显示装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20221014

Patent event code: PA01071R01D

Filing date: 20170731

Application number text: 1020170097331

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230629

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240219

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20241008

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20241218

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20241218

End annual number: 3

Start annual number: 1

PG1601 Publication of registration