[go: up one dir, main page]

KR102740966B1 - Method for analyzing contamination at surface of wafer - Google Patents

Method for analyzing contamination at surface of wafer Download PDF

Info

Publication number
KR102740966B1
KR102740966B1 KR1020190093095A KR20190093095A KR102740966B1 KR 102740966 B1 KR102740966 B1 KR 102740966B1 KR 1020190093095 A KR1020190093095 A KR 1020190093095A KR 20190093095 A KR20190093095 A KR 20190093095A KR 102740966 B1 KR102740966 B1 KR 102740966B1
Authority
KR
South Korea
Prior art keywords
wafer
boron
oxide film
concentration
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190093095A
Other languages
Korean (ko)
Other versions
KR20210014963A (en
Inventor
박민규
조승익
Original Assignee
에스케이실트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이실트론 주식회사 filed Critical 에스케이실트론 주식회사
Priority to KR1020190093095A priority Critical patent/KR102740966B1/en
Publication of KR20210014963A publication Critical patent/KR20210014963A/en
Application granted granted Critical
Publication of KR102740966B1 publication Critical patent/KR102740966B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

실시예는 실리콘 웨이퍼의 표면에 산화막을 형성하는 단계; 상기 실리콘 웨이퍼에 고속의 1차 이온을 주입하는 단계; 및 상기 실리콘 웨이퍼의 표면으로부터 방출되는 2차 이온의 농도를 측정하는 단계를 포함하는 웨이퍼 표면의 오염 분석 방법을 제공한다.The invention provides a method for analyzing contamination of a wafer surface, comprising the steps of forming an oxide film on a surface of a silicon wafer; injecting high-speed primary ions into the silicon wafer; and measuring the concentration of secondary ions emitted from the surface of the silicon wafer.

Description

웨이퍼 표면의 오염 분석 방법{METHOD FOR ANALYZING CONTAMINATION AT SURFACE OF WAFER}{METHOD FOR ANALYZING CONTAMINATION AT SURFACE OF WAFER}

실시예는 웨이퍼 표면의 오염 분석 방법에 관한 것으로, 보다 상세하게는 실리론 웨이퍼 표면에서의 보론의 농도를 정확하게 분석하는 방법에 관한 것이다.The present invention relates to a method for analyzing contamination on a wafer surface, and more specifically, to a method for accurately analyzing the concentration of boron on a silicon wafer surface.

반도체 등의 전자 부품이나 태양 전지를 생산하기 위한 소재로 사용되는 실리콘 웨이퍼(wafer)는, 쵸크랄스키(czochralski, CZ)법 등으로 실리콘 단결정 잉곳을 성장시킨 후, 일련의 공정을 통하여 제조된다. 그리고, 웨이퍼에 소정의 이온을 주입하고 회로 패턴을 형성하는 등의 공정을 거쳐서 반도체가 제조된다.Silicon wafers, which are used as materials for producing electronic components such as semiconductors and solar cells, are manufactured through a series of processes, starting with the growth of a silicon single crystal ingot using the Czochralski (CZ) method. Then, semiconductors are manufactured through processes such as injecting specific ions into the wafer and forming circuit patterns.

실리콘은 반도체 소자의 기초적인 재료로 사용되는데, 실리콘 내에 존재하는 불순물(impurity)이나 결함 등이 반도체 제작 과정이나 완제품 상태에서 소자의 동작 특성에 나쁜 영향을 미칠 수 있다. 특히, 점점 더 미세화되는 디자인 룰(Design Rule)에서도 알 수 있듯이 이러한 불순물이나 결함의 제어는, 실리콘 단결정 잉곳의 성장시에서부터 방지하거나 제거하는 것이 가장 바람직하고 안전한 방법일 수 있다.Silicon is used as a basic material for semiconductor devices, but impurities or defects within silicon can have a negative effect on the operating characteristics of the device during the semiconductor manufacturing process or in the finished product state. In particular, as can be seen from the increasingly fine design rules, the most desirable and safe way to control these impurities or defects is to prevent or remove them from the growth stage of the silicon single crystal ingot.

반도체 및 웨이퍼 제조공정에서 사용되는 산, 알칼리, 슬러리, 솔벤트, 오일 등의 용액을 기반으로 하는 다양한 약품과 원재료 등의 유기물이나, 공정 룸에서 대기 중에 포함된 보론(Boron) 등의 불순물이 웨이퍼에 오염될 수 있다.Organic substances from various chemicals and raw materials based on solutions such as acids, alkalis, slurries, solvents, and oils used in semiconductor and wafer manufacturing processes, or impurities such as boron contained in the air in the process room can contaminate wafers.

이러한 불순물을 분석할 수 있는 장치로는 FT-IR(Fourier Transform- Infrared spectrophotometer), UV-visible spectrophotometer, SIMS(Secondary Ion-Mass spectrometer), GC-MS(Gas Chromatography-Mass Spectrometer) 등과 같은 분석 장치들이 사용되고 있으며, 정성 분석과 정량분석이 가능한 장치로는 GC-MS가 유일하게 사용되고 있다.The analytical devices used to analyze these impurities include FT-IR (Fourier Transform-Infrared spectrophotometer), UV-visible spectrophotometer, SIMS (Secondary Ion-Mass spectrometer), GC-MS (Gas Chromatography-Mass Spectrometer), etc., and GC-MS is the only device that can perform qualitative and quantitative analysis.

그러나 현재 분석상의 방법과 분석 장치의 한계로 인하여 일반적으로 널리 알려져 있는 몇 가지의 원재료에 대해서만 제한적으로 유기물의 성분을 밝혀낼 수 밖에 없는 문제가 있다.However, due to the limitations of current analytical methods and analytical devices, there is a problem in that the organic components can only be identified in a limited manner for a few widely known raw materials.

또한 원재료 물질들이 함유한 유기물을 분석함에 있어, 장치의 부식 및 오염과 장치 내 샘플 이동로가 막히는 등의 문제점을 유발시켜 원재료에 함유된 유기물을 분석하는데 한계가 나타난다.In addition, when analyzing organic substances contained in raw materials, problems such as corrosion and contamination of the device and blockage of the sample movement path within the device occur, which limits the analysis of organic substances contained in raw materials.

그리고, 웨이퍼의 표면에 강한 이온을 주입한 후 웨이퍼에서 다시 방출되는 이온을 측정하는 D-SIMS(Dynamics-SIMS)의 경우, 강한 이온을 이용하여 벌크(bulk) 방향으로의 분석에는 유리할 수 있으나 웨이퍼의 표면 분석에 한계가 있다.In addition, in the case of D-SIMS (Dynamics-SIMS), which injects strong ions into the surface of a wafer and then measures the ions released again from the wafer, it may be advantageous for analysis in the bulk direction using strong ions, but there are limitations in analyzing the surface of the wafer.

실시예는 실리콘 웨이퍼 표면에서의 보론의 농도를 정확하게 분석하는 웨이퍼 표면의 오염 분석 방법을 제공하고자 한다.The invention provides a method for analyzing contamination of a wafer surface, which accurately analyzes the concentration of boron on the surface of a silicon wafer.

실시예는 실리콘 웨이퍼의 표면에 산화막을 형성하는 단계; 상기 실리콘 웨이퍼에 고속의 1차 이온을 주입하는 단계; 및 상기 실리콘 웨이퍼의 표면으로부터 방출되는 2차 이온의 농도를 측정하는 단계를 포함하는 웨이퍼 표면의 오염 분석 방법을 제공한다.The invention provides a method for analyzing contamination of a wafer surface, comprising the steps of forming an oxide film on a surface of a silicon wafer; injecting high-speed primary ions into the silicon wafer; and measuring the concentration of secondary ions emitted from the surface of the silicon wafer.

산화막은 실리콘 산화막일 수 있다.The oxide film may be a silicon oxide film.

산화막을 CVD 방법으로 증착할 수 있다.The oxide film can be deposited by the CVD method.

산화막을 적어도 100 나노 미터의 두께로 형성할 수 있다.An oxide film can be formed with a thickness of at least 100 nanometers.

웨이퍼 표면의 오염 분석 방법은, 산화막의 형성 이전에 상기 실리콘 웨이퍼를 클린 룸 내에 방치하는 단계를 더 포함할 수 있다.The method for analyzing contamination of a wafer surface may further include a step of leaving the silicon wafer in a clean room prior to formation of an oxide film.

방치 단계는 1시간 내지 3시간 진행될 수 있다.The neglect phase can last from one to three hours.

실시예에 따른 웨이퍼 표면의 오염 분석 방법은, 실리콘 산화막의 증착 후에 D-DIMS 방법을 진행하여 1차 이온의 주입 전에 외부로 방출되는 보론이 없이 또한 1차 이온의 주입 후에 웨이퍼의 표면과 일부 벌크 영역에서 보론의 농도를 정확히 측정할 수 있다.A method for analyzing contamination of a wafer surface according to an embodiment can accurately measure the concentration of boron on the surface and in some bulk regions of the wafer without boron being released to the outside before and after the injection of primary ions by performing the D-DIMS method after deposition of a silicon oxide film.

도 1은 실시예에 따른 웨이퍼 표면의 오염 분석 방법의 흐름도이고,
도 2는 실시예에 따른 웨이퍼 표면의 오염 분석에 사용되는 장치를 개략적으로 나타낸 도면이고,
도 3은 D-SIMS의 원리를 나타낸 도면이고,
도 4는 상술한 방법을 통하여 검출된 보론의 농도를 나타낸 도면이고,
도 5는 도 4에서 검출된 보론의 농도와 다른 방법에 의한 보론의 농도와의 상관 관계를 나타낸 도면이고,
도 6은 비교예 1에 의한 방법을 통하여 검출된 보론의 농도를 나타낸 도면이고,
도 7은 비교예 2에 의한 방법을 통하여 검출된 보론의 농도를 나타낸 도면이다.
Figure 1 is a flow chart of a method for analyzing contamination of a wafer surface according to an embodiment.
Figure 2 is a schematic drawing of a device used for analyzing contamination of a wafer surface according to an embodiment.
Figure 3 is a diagram showing the principle of D-SIMS.
Figure 4 is a drawing showing the concentration of boron detected through the above-described method.
Figure 5 is a diagram showing the correlation between the concentration of boron detected in Figure 4 and the concentration of boron determined by another method.
Figure 6 is a drawing showing the concentration of boron detected through the method of Comparative Example 1.
Figure 7 is a drawing showing the concentration of boron detected through the method of Comparative Example 2.

이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to examples to specifically explain the invention, and in order to help understanding the invention, the invention will be described in detail with reference to the attached drawings.

그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.However, the embodiments according to the present invention can be modified in various different forms, and the scope of the present invention should not be construed as being limited to the embodiments described below. The embodiments of the present invention are provided to more completely explain the present invention to a person having average knowledge in the art.

또한, 이하에서 이용되는 "제1" 및 "제2," "상부" 및 "하부" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.Additionally, relational terms such as “first,” “second,” “upper,” and “lower,” as used hereinafter, may be used only to distinguish one entity or element from another, without necessarily requiring or implying any physical or logical relationship or order between such entities or elements.

도 1은 실시예에 따른 웨이퍼 표면의 오염 분석 방법의 흐름도이고, 도 2는 실시예에 따른 웨이퍼 표면의 오염 분석에 사용되는 장치를 개략적으로 나타낸 도면이다. 이하에서, 도 1 및 도 2를 참조하여, 웨이퍼 표면의 오염 분석 방법을 설명한다.FIG. 1 is a flow chart of a method for analyzing contamination of a wafer surface according to an embodiment, and FIG. 2 is a schematic diagram of a device used for analyzing contamination of a wafer surface according to an embodiment. Hereinafter, a method for analyzing contamination of a wafer surface will be described with reference to FIGS. 1 and 2.

먼저, 실리콘 웨이퍼의 표면에 산화막(SiOx)을 형성한다(S100). 산화막은 예를 들면 CVD(chemical vapor deposition) 방법으로 웨이퍼의 표면에 증착될 수 있다. 액상의 산소나 오존(O3)을 사용하여 산화막을 형성할 경우 실리콘 웨이퍼 표면의 실리콘을 사용하여 웨이퍼의 두께 등 표면 특성에 영향을 줄 수 있는데, CVD 방법으로 산화막을 증착할 경우 실리콘(Si) 원자와 산소(O) 원자를 각각 공급하여 웨이퍼 표면의 실리콘을 사용하지 않아서 위와 같은 문제점을 방지할 수 있다. 실리콘 산화막 대신 다른 종류의 산화막을 형성할 수도 있으나, 벌크 영역의 실리콘과 반응성이 적은 산화막인 것이 바람직하다.First, an oxide film (SiOx) is formed on the surface of a silicon wafer (S100). The oxide film can be deposited on the surface of the wafer, for example, by a CVD (chemical vapor deposition) method. If the oxide film is formed using liquid oxygen or ozone (O 3 ), the silicon on the surface of the silicon wafer may be used, which may affect the surface characteristics such as the thickness of the wafer. However, if the oxide film is deposited by the CVD method, silicon (Si) atoms and oxygen (O) atoms are supplied separately, so that the silicon on the surface of the wafer is not used, thereby preventing the above-mentioned problem. Another type of oxide film can be formed instead of the silicon oxide film, but it is preferable that it be an oxide film that is less reactive with silicon in the bulk region.

이때, 후술하는 D-SIMS 방법에서 스퍼터링을 고려하면, 상기의 산화막(SiOx)은 적어도 100 나노 미터 이상의 두께로 증착할 수 있다. 즉, 산화막의 두께가 100 나노 미터보다 작으면, 1차 이온에 의하여 산화막 전체가 손상되어 웨이퍼의 벌크 영역이 노출되어 보론의 농도 측정이 제대로 이루어지지 않을 수 있다.At this time, considering sputtering in the D-SIMS method described later, the oxide film (SiOx) can be deposited with a thickness of at least 100 nanometers. That is, if the thickness of the oxide film is less than 100 nanometers, the entire oxide film may be damaged by the primary ion, exposing the bulk area of the wafer, and thus the boron concentration measurement may not be performed properly.

그리고, D-SIMS 방법으로 웨이퍼의 표면의 불순물 오염, 특히 보론(B)의 농도를 분석할 수 있다.Additionally, the D-SIMS method can be used to analyze the impurity contamination on the surface of the wafer, especially the concentration of boron (B).

도 3은 D-SIMS의 원리를 나타낸 도면이다.Figure 3 is a diagram showing the principle of D-SIMS.

D-SIMS(Dynamics-Secondary Ion Mass Spectroscopy)는 고속의 1차 이온(Primary ion)을 고체 시료의 표면에 충돌시켜, 발생된 충돌 에너지가 시료 내부의 입자들에 전파하게 되어, 일부 입자들이 결합을 끊고 시료에서 방출되는 것을 측정하는데, 고체 시료를 초당 수 나노미터 이상 파고 들어갈 수 있어서 웨이퍼의 벌크 방향의 오염 농도 측정에 사용될 수 있다. 그러나, 강한 1차 이온으로 인하여 웨이퍼의 표면 만을 정확히 분석하기 어려울 수 있는데, 여기서의 웨이퍼의 표면은 두께가 10 옴스트롱(Å) 이하인 자연 산화막을 가리킬 수 있다.D-SIMS (Dynamics-Secondary Ion Mass Spectroscopy) collides high-speed primary ions with the surface of a solid sample, and the generated collision energy is transmitted to the particles inside the sample, and some of the particles break bonds and are released from the sample. Since it can penetrate a solid sample by several nanometers per second, it can be used to measure the contamination concentration in the bulk direction of a wafer. However, due to the strong primary ions, it may be difficult to accurately analyze only the surface of the wafer, and the surface of the wafer here can refer to a natural oxide film with a thickness of less than 10 angstroms (Å).

도 2를 참조하여 D-SIMS 방법으로 웨이퍼의 표면의 불순물 오염, 특히 보론(B)의 농도를 분석하는 방법을 상세히 설명한다.Referring to Fig. 2, a method for analyzing impurity contamination on the surface of a wafer, particularly the concentration of boron (B), using the D-SIMS method is described in detail.

도 2에서, D-SIMS 장치(100)은 웨이퍼(wafer)가 배치되는 챔버(200)와, 상기 웨이퍼의 표면을 스퍼터링(sputtering)하기 위한 1차 이온을 방출하는 1차 이온 소오스(300)와, 상기 1차 이온 소오스(300)로부터 방출된 1차 이온을 수렴시키는 1차 이온 건 기둥(gun column, 400)과, 상기 웨이퍼(wafer)로부터 방출되는 2차 이온을 인출하는 2차 이온 렌즈(500)과, 상기 2차 이온 렌즈(500)로부터 전달되는 2차 이온을 분석하는 질량 분석기(600)와, 질량 분리된 2차 이온을 검출하는 검출기(700)와, 상기 장치들의 진공 상태를 유지하는 진공 펌프(800)와, 웨이퍼(wafer)를 싣고 이동 및 회전하여 상기 웨이퍼(wafer)에 조사되는 1차 이온의 각도 위치 등을 조절하는 기판(900)을 포함하고, 상기 1차 이온 건 기둥(400)에는 1차 이온을 주사하기 위한 전극(1000)들이 구비될 수 있다.In FIG. 2, the D-SIMS device (100) includes a chamber (200) in which a wafer is placed, a primary ion source (300) that emits primary ions for sputtering the surface of the wafer, a primary ion gun column (400) that converges the primary ions emitted from the primary ion source (300), a secondary ion lens (500) that extracts secondary ions emitted from the wafer, a mass analyzer (600) that analyzes the secondary ions transmitted from the secondary ion lens (500), a detector (700) that detects the mass-separated secondary ions, a vacuum pump (800) that maintains the vacuum state of the devices, and a substrate (900) that carries a wafer and moves and rotates it to adjust the angular position of the primary ions irradiated onto the wafer, and the like. The primary ion gun column (400) may be equipped with electrodes (1000) for injecting primary ions.

상술한 D-SIMS 장치(100)를 통하여 1차 이온 소오스(300)로 웨이퍼의 표면에 고속의 1차 이온을 주입하면, 상술한 S100 공정에서 실리콘 웨이퍼의 표면에 증착된 실리콘 산화막 내에서 원소들 간의 결합이 끊어지며 외부로 방출될 수 있고, 이때 실리콘 웨이퍼로부터 방출되는 2차 이온을 인출하는 상기의 2차 이온 렌즈을 통하여 수집하여 질량 분석기에서 분석할 수 있다.When high-speed primary ions are injected into the surface of the wafer through the above-described D-SIMS device (100) as a primary ion source (300), bonds between elements within the silicon oxide film deposited on the surface of the silicon wafer in the above-described S100 process are broken and can be released to the outside, and at this time, secondary ions released from the silicon wafer can be collected through the above-described secondary ion lens and analyzed in a mass spectrometer.

도 4는 상술한 방법을 통하여 검출된 보론(B)의 농도를 나타낸 도면이다.Figure 4 is a drawing showing the concentration of boron (B) detected through the above-described method.

실리콘 웨이퍼 2개의 샘플(sample 1, sample 2)에 대하여 상술한 방법을 동일하게 실시한 결과, 각각의 샘플에서 보론(B)의 농도가 대략 500~1300 나노미터의 깊이에서 강하게 측정되고 있으며 서로 유사한 패턴의 보론 농도를 보이고 있다.As a result of performing the same method described above on two silicon wafer samples (sample 1, sample 2), the concentration of boron (B) in each sample was strongly measured at a depth of approximately 500 to 1,300 nanometers, and the boron concentrations showed similar patterns.

이때, 실리콘 웨이퍼의 표면에 실리콘 산화막을 증착하기 전에 클린 룸에 1~3 시간, 예를 들면 2시간 정도 실리콘 웨이퍼를 방치할 수도 있고, 1~3시간은 클린 룸 내에서 보론이 웨이퍼의 표면으로 달라불을 수 있는 시간일 수 있으며 방치 시간이 너무 짧으면 보론의 농도가 너무 작아서 검출이 어려울 수 있고 방치 시간이 너무 크면 보론의 농도 증가량이 미미하여, 공정 시간이 증가하는 문제점이 발생할 수 있다. 보론은 외부 공기로부터 유입되거나 또는 클린 룸(clean room) 내의 필터(filter) 등으로부터 배출되어 클린 룸내에 보론이 존재하게 되고, 따라서 실리콘 웨이퍼의 벌크 영역의 표면에 보론이 달라붙을 수 있다. 그리고, 상술한 CVD 방법으로 실리콘 산화막을 증착할 때는 고온에 의한 보론의 이동을 최소화하기 위하여 500℃ 미만의 온도에서 진행될 수 있다.At this time, before depositing a silicon oxide film on the surface of the silicon wafer, the silicon wafer may be left in the clean room for 1 to 3 hours, for example, 2 hours. 1 to 3 hours may be the time for boron to adhere to the surface of the wafer in the clean room. If the leaving time is too short, the concentration of boron may be too small to detect, and if the leaving time is too long, the increase in the concentration of boron may be minimal, which may cause a problem in that the process time increases. Boron may be introduced from the outside air or discharged from a filter, etc. in the clean room, and thus exist in the clean room. Therefore, boron may adhere to the surface of the bulk area of the silicon wafer. In addition, when depositing a silicon oxide film using the CVD method described above, it may be performed at a temperature of less than 500°C in order to minimize the movement of boron due to high temperature.

상술한 방법으로 실리콘 웨이퍼의 표면에 보론이 일부 달라붙은 후 CVD 방법으로 실리콘 산화막이 증착되면, 보론이 외부로 뚫고 나가지 못하여 보론의 손실 없이 보론의 농도를 측정할 수 있다.When boron is partially attached to the surface of a silicon wafer using the above-described method and a silicon oxide film is deposited using the CVD method, the boron cannot penetrate to the outside, so the boron concentration can be measured without loss of boron.

그리고, 상술한 1차 이온이 실리콘 웨이퍼의 실리콘 산화막에 주입될 때, 보론 중 일부가 실리콘 웨이퍼의 벌크 방향으로 디퓨젼(diffusion)될 수 있고, 따라서 도 4에 도시된 형상의 보론 농도가 측정될 수 있다.And, when the above-described primary ions are injected into the silicon oxide film of the silicon wafer, some of the boron can diffuse in the bulk direction of the silicon wafer, and thus the boron concentration in the shape shown in Fig. 4 can be measured.

도 4에서 가로축은 웨이퍼의 표면으로부터 벌크(bulk) 영역 내부 방향으로의 깊이(depth)를 나타내고, 세로축은 보론의 농도를 입방센티미터(cm3) 당 보론 원자의 개수(atoms)으로 나타낸 것이다.In Figure 4, the horizontal axis represents the depth from the surface of the wafer toward the inside of the bulk region, and the vertical axis represents the concentration of boron in terms of the number of boron atoms per cubic centimeter (cm 3 ).

도 4에서 웨이퍼의 표면 부근에서 보론의 농도가 큰 것은 측정 장치의 신호 간섭 등에 의한 수치로 볼 수 있고, 약 650 나노미터 정도의 깊이에서 보론의 농도가 피크(peak)를 이루는 영역이 실리콘 산화막과 실리콘 웨이퍼의 계면(surface)으로 추정할 수 있으므로 실리콘 산화막의 두께는 약 650 나노미터로 추정할 수 있고, 약 500~1300 나노미터의 깊이에서 보론의 농도가 증가하는 구간이 보론이 상술한 1차 이온의 주입에 의하여 보론이 상기의 벌크 영역에까지 확산되어 분포하는 구간이라고 추정된다.In Fig. 4, the high concentration of boron near the surface of the wafer can be regarded as a numerical value caused by signal interference of the measuring device, and the region where the concentration of boron peaks at a depth of about 650 nanometers can be estimated to be the interface (surface) between the silicon oxide film and the silicon wafer, so the thickness of the silicon oxide film can be estimated to be about 650 nanometers, and the section where the concentration of boron increases at a depth of about 500 to 1,300 nanometers is estimated to be the section where boron diffuses and is distributed to the bulk region by the injection of the aforementioned primary ions.

도 5는 도 4에서 검출된 보론의 농도와 다른 방법에 의한 보론의 농도와의 상관 관계를 나타낸 도면이다.Figure 5 is a diagram showing the correlation between the concentration of boron detected in Figure 4 and the concentration of boron determined by another method.

세로축이 도 4에서 검출된 보론의 농도, 즉 본 발명에 따른 방법으로 검출한 보론의 농도이고, 가로축이 동일한 웨이퍼에 대하여 Surface B에 의하여 측정된 보론의 단위 면적당 개수(atoms/cm2)이다. suface B는 기존에 정확성이 검증된 방법이며, 도시된 바와 같이 본 발명에 따른 방법으로 검출한 보론의 농도와 Surface B에 의하여 측정된 보론의 단위 면적당 개수는 0.9983의 매우 큰 상관 관계를 나타내므로, 본 발명에 따른 방법으로 검출한 보론의 농도가 매우 정확함을 알 수 있다.The vertical axis represents the concentration of boron detected in FIG. 4, i.e., the concentration of boron detected by the method according to the present invention, and the horizontal axis represents the number per unit area of boron (atoms/cm 2 ) measured by Surface B for the same wafer. Surface B is a method whose accuracy has been verified in the past, and as shown, the concentration of boron detected by the method according to the present invention and the number per unit area of boron measured by Surface B show a very large correlation of 0.9983, so it can be seen that the concentration of boron detected by the method according to the present invention is very accurate.

상술한 바와 같이 D-SIMS 방법으로 웨이퍼 표면의 보론 농도를 측정하고자 할때 1차 이온의 에너지가 커서 웨이퍼의 표면을 정확히 분석하기 어려우나, 실리콘 산화막의 증착 후에 D-DIMS 방법을 진행하면 1차 이온의 주입 전에 외부로 방출되는 보론이 없이 또한 1차 이온의 주입 후에 웨이퍼의 표면과 일부 벌크 영역에서 보론의 농도를 정확히 측정할 수 있다.As described above, when measuring the boron concentration on the wafer surface using the D-SIMS method, it is difficult to accurately analyze the surface of the wafer because the energy of the primary ion is large. However, if the D-DIMS method is performed after deposition of the silicon oxide film, the boron concentration on the surface of the wafer and some bulk regions can be accurately measured without boron being released to the outside before the injection of the primary ion and after the injection of the primary ion.

도 6은 비교예 1에 의한 방법을 통하여 검출된 보론의 농도를 나타낸 도면이다.Figure 6 is a drawing showing the concentration of boron detected through the method of Comparative Example 1.

도 6은 2개의 실리콘 웨이퍼 샘플(sample 1, sample2)를 클린 룸 내에 12시간 방치하여 보론이 웨이퍼의 표면에 달라붙도록한 후에, D-SIMS 방법으로 보론 농도를 측정한 것이다. 상술한 바와 같이 웨이퍼의 표면 0~20 나노미터의 영역에서의 보론 농도는 장치 특성상 신뢰성이 매우 작은 자료이고, 다른 영역에서도 보론의 농도가 매우 적게 검출되고 있습니다. 이는 실리콘 웨이퍼의 표면에 보론이 달라붙은 후 다시 외부로 이탈하였고, 또한 강한 1차 이온에 의하여 웨이퍼의 표면으로부터 일부 벌크 영역까지 파이기 때문이며, 보론 농도의 패턴을 제대로 확인할 수 없다.Figure 6 shows the results of measuring the boron concentration by the D-SIMS method after leaving two silicon wafer samples (sample 1, sample 2) in a clean room for 12 hours to allow boron to adhere to the surface of the wafer. As described above, the boron concentration in the region of 0 to 20 nanometers on the surface of the wafer is very unreliable data due to the characteristics of the device, and very small concentrations of boron are detected in other regions as well. This is because the boron adheres to the surface of the silicon wafer and then falls off again, and is also dispersed from the surface of the wafer to some bulk region by strong primary ions, so the pattern of boron concentration cannot be properly confirmed.

도 7은 비교예 2에 의한 방법을 통하여 검출된 보론의 농도를 나타낸 도면이다.Figure 7 is a drawing showing the concentration of boron detected through the method of Comparative Example 2.

본 실시예는 도 6의 방법과 동일한 약 200 나노미터 정도의 두께로 웨이퍼의 표면에 금(Au) 코팅을 한 후에 D-SIMS 방법으로 보론 농도를 측정한 것이다. 즉, 보론의 이탈 방지와 D-SIMS에 의한 웨이퍼의 벌크 영역의 파임을 방지하기 위하여, 본원에서의 실리콘 산화막 대신 금 코팅을 한 경우이다.In this example, the boron concentration was measured by the D-SIMS method after gold (Au) was coated on the surface of the wafer with a thickness of about 200 nanometers, which is the same as the method of Fig. 6. That is, in order to prevent boron from being released and to prevent damage to the bulk region of the wafer by D-SIMS, a gold coating was used instead of the silicon oxide film in this invention.

도 7에서 이론적으로는 금 코팅층인 200 나노미터의 두께 이후에 보론이 측정되어야 하는데, 실제로는 적색의 그래프와 같은 보론 농도가 측정되었다. 이는 실리콘 산화막보다 무른 금 코팅층의 특성상 금 코팅층이 1차 이온에 의하여 많이 파이기 때문에 보론이 외부로 빠르게 유출되어 약 20 나노미터 정도의 깊이에서 보론 농도의 피크가 나타나는 등, 신뢰할 수 없는 보론 농도의 정확도를 나타내는 것이다.In Fig. 7, theoretically, boron should be measured after a thickness of 200 nanometers, which is a gold coating layer, but in reality, a boron concentration like the red graph was measured. This is because the gold coating layer is softer than the silicon oxide film, so the gold coating layer is greatly damaged by primary ions, and boron quickly flows out, resulting in an unreliable accuracy of the boron concentration, such as a peak in the boron concentration appearing at a depth of about 20 nanometers.

이상과 같이 실시예는 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.Although the embodiments have been described above by way of limited examples and drawings, the present invention is not limited to the above embodiments, and those skilled in the art to which the present invention pertains can make various modifications and variations from this description.

그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined not only by the claims described below but also by equivalents of the claims.

100: D-SIMS 장치 200: 챔버
300: 1차 이온 소오스 400: 1차 이온 건 기둥
500: 2차 이온 렌즈 600: 질량 분석기
700: 검출기 800: 진공 펌프
900: 기판 1000: 전극
100: D-SIMS device 200: Chamber
300: Primary ion source 400: Primary ion gun column
500: Secondary ion lens 600: Mass spectrometer
700: Detector 800: Vacuum pump
900: substrate 1000: electrode

Claims (6)

실리콘 웨이퍼를 클린 룸 내에 1 내지 3시간 방치하는 단계;
상기 실리콘 웨이퍼의 표면에 산화막을 적어도 100 나노 미터 이상의 두께로 형성하는 단계;
상기 실리콘 웨이퍼에 1차 이온을 주입하는 단계; 및
상기 실리콘 웨이퍼의 표면으로부터 방출되는 2차 이온의 농도를 측정하는 단계를 포함하고,
상기 주입하는 단계와 측정하는 단계는 D-SIMS(Dynamics-SIMS) 장치를 사용하고,
상기 측정하는 단계에서 2차 이온 렌즈에서 상기 방출되는 2차 이온을 인출하고, 질량 분석기에서 상기 2차 이온 렌즈로부터 전달되는 2차 이온을 분석하고,
상기 2차 이온은 보론 이온이고, 상기 산화막의 형성은 500℃미만의 온도에서 진행되는 웨이퍼 표면의 오염 분석 방법.
A step of leaving the silicon wafer in a clean room for 1 to 3 hours;
A step of forming an oxide film with a thickness of at least 100 nanometers on the surface of the silicon wafer;
A step of implanting primary ions into the above silicon wafer; and
Comprising a step of measuring the concentration of secondary ions emitted from the surface of the silicon wafer,
The above injection and measuring steps use a D-SIMS (Dynamics-SIMS) device,
In the above measuring step, the secondary ions emitted from the secondary ion lens are extracted, and the secondary ions transmitted from the secondary ion lens are analyzed in the mass spectrometer.
A method for analyzing contamination of a wafer surface, wherein the secondary ion is a boron ion and the formation of the oxide film is performed at a temperature of less than 500°C.
제1 항에 있어서,
상기 산화막은 실리콘 산화막인 웨이퍼 표면의 오염 분석 방법.
In the first paragraph,
The above oxide film is a method for analyzing contamination on the wafer surface, which is a silicon oxide film.
제1 항에 있어서,
상기 산화막을 CVD 방법으로 증착하는 웨이퍼 표면의 오염 분석 방법.
In the first paragraph,
A method for analyzing contamination on a wafer surface on which the above oxide film is deposited by a CVD method.
삭제delete 삭제delete 삭제delete
KR1020190093095A 2019-07-31 2019-07-31 Method for analyzing contamination at surface of wafer Active KR102740966B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190093095A KR102740966B1 (en) 2019-07-31 2019-07-31 Method for analyzing contamination at surface of wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190093095A KR102740966B1 (en) 2019-07-31 2019-07-31 Method for analyzing contamination at surface of wafer

Publications (2)

Publication Number Publication Date
KR20210014963A KR20210014963A (en) 2021-02-10
KR102740966B1 true KR102740966B1 (en) 2024-12-11

Family

ID=74561392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190093095A Active KR102740966B1 (en) 2019-07-31 2019-07-31 Method for analyzing contamination at surface of wafer

Country Status (1)

Country Link
KR (1) KR102740966B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000162163A (en) * 1998-11-30 2000-06-16 Nippon Steel Corp High accuracy secondary ion mass spectrometry

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2959352B2 (en) * 1993-08-10 1999-10-06 信越半導体株式会社 Method of manufacturing semiconductor wafer and analysis method by SIMS
JP2904146B2 (en) * 1996-09-13 1999-06-14 日本電気株式会社 Method for measuring impurities using secondary ion mass spectrometry

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000162163A (en) * 1998-11-30 2000-06-16 Nippon Steel Corp High accuracy secondary ion mass spectrometry

Also Published As

Publication number Publication date
KR20210014963A (en) 2021-02-10

Similar Documents

Publication Publication Date Title
KR960006194B1 (en) Semiconductor substrate evaluation method and apparatus
US6750976B2 (en) Device for manufacturing semiconductor device and method of manufacturing the same
US6753194B2 (en) Surface contamination analyzer for semiconductor wafers, method used therein and process for fabricating semiconductor device
US7248062B1 (en) Contactless charge measurement of product wafers and control of corona generation and deposition
US9881821B2 (en) Control wafer making device and method for measuring and monitoring control wafer
EP0488149B1 (en) Method of analyzing metal impurities in surface oxide film of semiconductor substrate
KR102740966B1 (en) Method for analyzing contamination at surface of wafer
JP2004028787A (en) Total reflection X-ray fluorescence analysis method, total reflection X-ray fluorescence pre-processing device, and total reflection X-ray fluorescence analysis device
JP3690484B2 (en) Method for analyzing metal impurities on silicon substrate surface
US20040197938A1 (en) Monitoring method of processing state and processing unit
US7348188B2 (en) Method for analyzing metal element on surface of wafer
Leonhardt et al. Surface chemistry and damage in the high density plasma etching of gallium arsenide
US6146909A (en) Detecting trace levels of copper
KR100501110B1 (en) Analysis method for Micro-defect near suface of silicon wafer
Solomon et al. Advanced process control in semiconductor manufacturing
JP3166152B2 (en) Impurity measurement method
Chu et al. Determination of Sub‐Parts per Billion Boron Contamination in N+ Czochralski Silicon Substrates by SIMS
Yamazaki et al. Quantitative secondary ion mass spectrometry analysis of the native oxide on silicon wafers
Airaksinen Epitaxial layer characterization and metrology
Ebothe et al. Specific features of phototransparent properties in SiN: H films on Si (1 1 1) substrate
Carey et al. Photoemission study of Cd loss and its effect on the electronic structure of etched Hg1− x Cd x Te surfaces
Stacey et al. Using surface charge analysis to characterize the radiation response of Si/SiO/sub 2/structures
Rosenthal et al. Infrared spectroscopy for process control and fault detection of advanced semiconductor processes
Jones An investigation into the etching behavior of silicon and germanium in sulfur hexafluoride-based, dry etching plasmas
JPH0896740A (en) Secondary ion mass spectrometry method

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190731

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220525

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20190731

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240517

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20241113

PG1601 Publication of registration