KR102739835B1

KR102739835B1 - Input sensing unit and display apparatus including the same

Info

Publication number: KR102739835B1
Application number: KR1020180129175A
Authority: KR
Inventors: 나지수; 김광민; 김기욱; 김양완
Original assignee: 삼성디스플레이 주식회사
Priority date: 2018-09-12
Filing date: 2018-10-26
Publication date: 2024-12-10
Anticipated expiration: 2038-10-26
Also published as: KR20200031003A; TWI818069B; TW202024880A

Abstract

입력 감지 유닛은 제1 방향을 따라 배열되고 각각이 상기 제1 방향과 교차하는 제2 방향을 따라 연장된 복수의 제1 전극들, 각각이 제2 전극 및 제3 전극을 포함하는 복수의 행 전극들, 제1 전극들에 각각 연결된 복수의 제1 감지 라인들, 제2 전극들에 각각 연결된 복수의 제2 감지 라인들, 및 제3 전극들 각각에 연결된 제3 감지 라인을 포함하고, 행 전극들 각각은 일 측 및 타 측을 포함하고, 일 측은 제2 감지 라인들 중 어느 하나의 제2 감지 라인과 제3 감지 라인 중 어느 하나에 연결되고, 타 측은 제2 감지 라인과 제3 감지 라인 중 다른 하나에 연결된다.The input detection unit includes a plurality of first electrodes arranged along a first direction and each extending along a second direction intersecting the first direction, a plurality of row electrodes each including a second electrode and a third electrode, a plurality of first detection lines respectively connected to the first electrodes, a plurality of second detection lines respectively connected to the second electrodes, and a third detection line respectively connected to the third electrodes, each of the row electrodes including one side and the other side, one side being connected to one of the second detection line and the third detection line of one of the second detection lines, and the other side being connected to the other of the second detection line and the third detection line.

Description

Input sensing unit and display apparatus including the same {INPUT SENSING UNIT AND DISPLAY APPARATUS INCLUDING THE SAME}

본 발명은 입력 감지 유닛 및 이를 포함하는 표시 장치에 관한 것으로, 좀 더 상세하게는 전기적 신뢰성이 향상된 입력 감지 유닛 및 이를 포함하는 표시 장치에 관한 것이다.The present invention relates to an input detection unit and a display device including the same, and more specifically, to an input detection unit with improved electrical reliability and a display device including the same.

텔레비전, 휴대 전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 멀티 미디어 장치에 사용되는 다양한 전자 장치들이 개발되고 있다. 전자 장치들의 입력장치로써 키보드 또는 마우스 등을 포함한다. 전자 장치들은 표시 장치들을 포함한다. 표시 장치들은 출력 장치로써 표시 유닛을 구비하고, 입력 장치로써 입력 감지 유닛을 구비한다.Various electronic devices are being developed for use in multimedia devices such as televisions, mobile phones, tablet computers, navigation systems, and game consoles. Electronic devices include keyboards and mice as input devices. Electronic devices include display devices. Display devices include a display unit as an output device and an input detection unit as an input device.

본 발명의 목적은 외부 입력 감도가 향상된 입력 감지 유닛 및 이를 포함하는 표시 장치를 제공하는 것이다.An object of the present invention is to provide an input detection unit having improved external input sensitivity and a display device including the same.

본 발명의 일 실시예에 따른 입력 감지 유닛은 제1 방향을 따라 배열되고 각각이 상기 제1 방향과 교차하는 제2 방향을 따라 연장된 복수의 제1 전극들, 상기 제2 방향을 따라 배열되고 각각이 상기 제1 방향을 따라 연장된 제2 전극 및 상기 제2 전극으로부터 평면상에서 이격되고 상기 제2 전극과 상이한 전기적 신호를 수신하는 제3 전극을 포함하는 복수의 행 전극들, 상기 제1 전극들에 각각 연결된 복수의 제1 감지 라인들, 상기 제2 전극들에 각각 연결된 복수의 제2 감지 라인들, 및 상기 제3 전극들 각각에 연결된 제3 감지 라인을 포함하고,An input detection unit according to one embodiment of the present invention includes a plurality of row electrodes including a plurality of first electrodes arranged along a first direction and each extending along a second direction intersecting the first direction, a plurality of second electrodes arranged along the second direction and each extending along the first direction, and a third electrode spaced apart in a plane from the second electrodes and receiving a different electrical signal from the second electrodes, a plurality of first detection lines respectively connected to the first electrodes, a plurality of second detection lines respectively connected to the second electrodes, and a third detection line respectively connected to the third electrodes,

상기 행 전극들 각각은, 상기 제1 방향에서 대향된 일 측 및 타 측을 포함하고, 상기 일 측은 상기 제2 감지 라인들 중 어느 하나의 제2 감지 라인과 상기 제3 감지 라인 중 어느 하나에 연결되고, 상기 타 측은 상기 제2 감지 라인과 상기 제3 감지 라인 중 다른 하나에 연결된다.Each of the above row electrodes includes one side and the other side facing each other in the first direction, the one side being connected to one of the second sensing lines and one of the third sensing lines, and the other side being connected to the other of the second sensing line and the third sensing line.

상기 행 전극들 중 제1 행 전극의 일 측은 상기 제3 감지 라인에 연결되고, 타 측은 상기 제2 감지 라인들 중 어느 하나에 연결될 수 있다.One side of the first row electrode among the above row electrodes can be connected to the third sensing line, and the other side can be connected to any one of the second sensing lines.

상기 행 전극들 중 제2 행 전극의 일 측은 상기 제2 감지 라인들 중 어느 하나에 연결되고 타 측은 상기 제3 감지 라인에 연결될 수 있다.One side of the second row electrode among the above row electrodes can be connected to one of the second sensing lines and the other side can be connected to the third sensing line.

상기 제2 감지 라인들은 상기 제3 감지 라인과 동일 층 상에 배치될 수 있다.The above second detection lines can be arranged on the same layer as the above third detection lines.

상기 제3 전극들은 상기 제3 감지 라인과 동일 층 상에 배치되고, 상기 제3 감지 라인은 상기 제3 전극들과 직접 연결될 수 있다.The third electrodes are arranged on the same layer as the third sensing line, and the third sensing line can be directly connected to the third electrodes.

본 발명의 일 실시예에 따른 입력 감지 유닛은 소정의 절연층을 사이에 두고 상기 제2 감지 라인들과 다른 층 상에 배치된 연결부를 더 포함하고, 상기 제2 전극 및 상기 제2 감지 라인은 상기 절연층을 관통하여 상기 연결부에 각각 접속될 수 있다.An input detection unit according to one embodiment of the present invention further includes a connection portion arranged on a different layer from the second detection lines with a predetermined insulating layer therebetween, and the second electrode and the second detection line can be respectively connected to the connection portion by penetrating the insulating layer.

상기 연결부는 상기 제3 감지 라인과 평면상에서 중첩할 수 있다.The above connecting portion can overlap with the third sensing line in a plane.

상기 제1 전극들 각각은, 상기 제2 방향을 따라 배열된 복수의 제1 센서 패턴들, 및 상기 제1 센서 패턴들 사이에 배치되어 인접하는 제1 센서 패턴들을 연결하는 복수의 제1 연결 패턴들을 포함하고, 상기 제2 전극들 각각은, 상기 제1 방향을 따라 배열되고 각각에 개구부가 정의된 복수의 제2 센서 패턴들, 및 상기 제1 방향을 따라 배열되고 각각이 인접하는 제2 센서 패턴들을 연결하는 복수의 제2 연결 패턴들을 포함하고, 상기 제1 연결 패턴들과 상기 제2 연결 패턴들은 서로 상이한 층 상에 배치될 수 있다.Each of the first electrodes includes a plurality of first sensor patterns arranged along the second direction, and a plurality of first connection patterns arranged between the first sensor patterns to connect adjacent first sensor patterns, each of the second electrodes includes a plurality of second sensor patterns arranged along the first direction and each having an opening defined therein, and a plurality of second connection patterns arranged along the first direction and each connecting adjacent second sensor patterns, and the first connection patterns and the second connection patterns can be arranged on different layers.

상기 제3 전극들 각각은, 상기 제1 방향을 따라 배열되고 상기 개구부들에 각각 배치된 복수의 도전 패턴들, 및 상기 제1 방향을 따라 배열되고 각각이 인접하는 도전 패턴들을 연결하는 도전 연결 패턴을 포함할 수 있다.Each of the third electrodes may include a plurality of conductive patterns arranged along the first direction and respectively positioned in the openings, and a conductive connection pattern arranged along the first direction and each connecting adjacent conductive patterns.

상기 도전 연결 패턴들은 평면상에서 상기 제1 전극들과 중첩할 수 있다.The above challenge connection patterns can overlap with the first electrodes on a plane.

상기 제3 전극들 각각은 접지 전압을 제공 받을 수 있다.Each of the above third electrodes can be provided with ground voltage.

상기 제3 감지 라인은 상기 제2 감지 라인들로부터 평면상에서 이격될 수 있다.The third sensing line may be spaced apart in a plane from the second sensing lines.

본 발명의 일 실시예에 따른 표시 장치는 영상을 표시하는 표시 유닛, 및 상기 표시 유닛의 일면 상에 배치된 입력 감지 유닛을 포함하고, 상기 입력 감지 유닛은, 제1 방향을 따라 배열되고 각각이 상기 제1 방향과 교차하는 제2 방향을 따라 연장된 복수의 제1 전극들, 상기 제2 방향을 따라 배열되고 각각이 상기 제1 방향을 따라 연장된 복수의 제2 전극들, 상기 제2 방향을 따라 배열되고 각각이 상기 제1 방향을 따라 연장되며 상기 제2 전극들과 상이한 전기적 신호들을 수신하는 복수의 제3 전극들, 상기 제1 전극들에 각각 연결된 복수의 제1 감지 라인들, 상기 제2 전극들에 각각 연결된 복수의 제2 감지 라인들, 및 상기 제3 전극들에 각각 연결된 제3 감지 라인을 포함하고, 상기 제3 감지 라인은 상기 제3 전극들 중 일부의 일 측들에 연결되고 상기 제3 전극들 중 나머지의 타 측들에 연결된다.A display device according to one embodiment of the present invention includes a display unit for displaying an image, and an input detection unit arranged on one surface of the display unit, wherein the input detection unit includes a plurality of first electrodes arranged along a first direction and each extending along a second direction intersecting the first direction, a plurality of second electrodes arranged along the second direction and each extending along the first direction, a plurality of third electrodes arranged along the second direction and each extending along the first direction and receiving different electrical signals from the second electrodes, a plurality of first detection lines respectively connected to the first electrodes, a plurality of second detection lines respectively connected to the second electrodes, and a third detection line respectively connected to the third electrodes, wherein the third detection line is connected to one side of some of the third electrodes and to other sides of the remaining third electrodes.

상기 제3 전극들 중 일부와 상기 제3 전극들 중 나머지는 상기 제2 방향을 따라 교번하여 배열될 수 있다.Some of the third electrodes and the remainder of the third electrodes can be arranged alternately along the second direction.

상기 제3 전극들 중 일부의 적어도 어느 하나는 상기 제3 전극들 중 나머지 사이에 배치될 수 있다.At least one of the third electrodes may be positioned between the remaining third electrodes.

상기 제2 감지 라인들은, 상기 제2 전극들 중 일부의 일 측들에 연결된 복수의 제1 서브 라인들, 및 상기 제2 전극들 중 나머지의 타 측들에 연결된 복수의 제2 서브 라인들을 포함하고, 상기 제2 전극들 중 일부의 일 측들은 상기 제3 전극들 중 나머지의 타 측들과 상기 제1 방향에서 서로 대향되고, 상기 제2 전극들 중 나머지의 타 측들은 상기 제3 전극들 중 일부의 일 측들과 상기 제1 방향에서 서로 대향될 수 있다.The second sensing lines include a plurality of first sub-lines connected to one side of some of the second electrodes, and a plurality of second sub-lines connected to other sides of the remaining ones of the second electrodes, wherein one sides of some of the second electrodes may be opposite to other sides of the remaining ones of the third electrodes in the first direction, and other sides of the remaining ones of the second electrodes may be opposite to one sides of some of the third electrodes in the first direction.

상기 제3 전극들 중 일부는 상기 제2 전극들 중 나머지와 동일 행을 이루고, 상기 제3 전극들 중 일부의 타 측들은 상기 제3 감지 라인으로부터 이격되고, 상기 제2 전극들 중 나머지의 일 측들은 상기 제1 서브 라인들로부터 이격될 수 있다. Some of the third electrodes may form the same row as the remainder of the second electrodes, other sides of some of the third electrodes may be spaced from the third sensing line, and one side of the remainder of the second electrodes may be spaced from the first sub-lines.

상기 제3 전극들 중 나머지는 상기 제2 전극들 중 일부와 동일 행을 이루고, 상기 제3 전극들 중 나머지의 일 측들은 상기 제3 라인으로부터 이격되고, 상기 제2 전극들 중 일부의 타 측들은 상기 제2 서브 라인들로부터 이격될 수 있다.The remainder of the third electrodes may form the same row as some of the second electrodes, one side of the remainder of the third electrodes may be spaced from the third line, and the other side of some of the second electrodes may be spaced from the second sub-lines.

상기 제2 전극들 각각은, 상기 제1 방향을 따라 배열되고 각각에 소정의 개구부가 정의된 복수의 센서 패턴들, 및 상기 센서 패턴들 사이에 배치되어 인접하는 센서 패턴들을 연결하는 연결 패턴을 포함하고, 상기 제3 전극들 각각은, 상기 개구부들 내에 각각 배치된 복수의 도전 패턴들, 및 상기 도전 패턴들 사이에 배치되어 인접하는 도전 패턴들을 연결하는 도전 연결 패턴을 포함하고, 상기 연결 패턴과 상기 도전 연결 패턴은 동일 층 상에 배치되고 평면상에서 서로 이격될 수 있다.Each of the second electrodes includes a plurality of sensor patterns arranged along the first direction and having a predetermined opening defined therein, and a connection pattern arranged between the sensor patterns to connect adjacent sensor patterns, and each of the third electrodes includes a plurality of conductive patterns arranged within the openings, and a conductive connection pattern arranged between the conductive patterns to connect adjacent conductive patterns, wherein the connection pattern and the conductive connection pattern are arranged on the same layer and can be spaced apart from each other in a plane.

상기 도전 연결 패턴은 상기 제1 전극들과 평면상에서 중첩할 수 있다.The above challenge connection pattern can overlap with the first electrodes in the plane.

상기 제1 감지 라인들, 상기 제2 감지 라인들, 및 상기 제3 감지 라인들은 평면상에서 서로 이격될 수 있다.The first detection lines, the second detection lines, and the third detection lines may be spaced apart from each other on a plane.

상기 제3 감지 라인은 상기 제3 전극들과 동일 층 상에 배치되고, 상기 제3 감지 라인은 상기 제2 감지 라인들과 동일 층 상에 배치될 수 있다.The third sensing line may be arranged on the same layer as the third electrodes, and the third sensing line may be arranged on the same layer as the second sensing lines.

상기 제3 감지 라인은 상기 제3 전극들과 직접 연결될 수 있다.The above third sensing line can be directly connected to the third electrodes.

본 발명의 일 실시예에 따른 표시 장치는 상기 제2 감지 라인들 및 상기 제2 전극들과 소정의 절연층을 사이에 두고 이격되어 배치된 연결부들을 더 포함하고, 상기 제2 감지 라인들은 상기 연결부들을 통해 상기 제2 전극들에 연결되고, 상기 연결부들은 상기 제3 감지 라인과 평면상에서 중첩할 수 있다.A display device according to one embodiment of the present invention further includes connecting portions spaced apart from the second sensing lines and the second electrodes with a predetermined insulating layer therebetween, wherein the second sensing lines are connected to the second electrodes through the connecting portions, and the connecting portions can overlap the third sensing line in a plane.

상기 제3 전극들은 상기 제2 전극들과 상이한 전압을 제공받을 수 있다.The third electrodes can be provided with a different voltage than the second electrodes.

상기 제3 전극들 각각은 접지 전압을 제공받을 수 있다.Each of the above third electrodes can be provided with ground voltage.

본 발명에 따르면, 서로 다른 전기적 신호를 전달하는 신호 라인들 사이의 중첩을 감소시킬 수 있다. 이에 따라, 신호 라인들 사이의 전기적 간섭에 따른 노이즈 등의 불량 발생이 감소되고 외부 입력에 대한 감도가 향상된 입력 감지 유닛을 제공할 수 있다. 또한, 전기적 신뢰성이 향상된 표시 장치를 제공할 수 있다.According to the present invention, it is possible to reduce the overlap between signal lines transmitting different electrical signals. Accordingly, the occurrence of defects such as noise due to electrical interference between signal lines is reduced, and an input detection unit with improved sensitivity to external input can be provided. In addition, a display device with improved electrical reliability can be provided.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 2a 내지 2d는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 표시장치의 일부 구성의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 전자 장치의 결합 사시도이다.
도 5a는 본 발명의 일 실시예에 따른 전자 장치의 블록도이다.
도 5b는 도 4에 도시된 전자 장치의 분해 사시도이다.
도 6a 내지 도 6c는 본 발명의 일 실시예에 따른 전자 패널의 일부 구성들을 도시한 평면도들이다.
도 7a 및 도 7b는 본 발명의 일 실시예에 따른 입력 감지 유닛들의 평면도들이다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 입력 감지 유닛의 일부 영역들을 도시한 평면도들이다.
도 9a는 도 8a에 도시된 Ⅰ-Ⅰ'를 따라 자른 영역을 도시한 단면도이다.
도 9b는 도 8a에 도시된 Ⅱ-Ⅱ'를 따라 자른 영역을 도시한 단면도이다.
도 10a 내지 도 10c는 본 발명의 일 실시예에 따른 전자 장치들을 간략히 도시한 평면도들이다.
도 11은 본 발명의 일 실시예에 따른 전자 장치의 일부를 도시한 평면도이다.
도 12a 및 도 12b는 본 발명의 일 실시예에 따른 전자 장치들의 일부들을 도시한 평면도들이다.FIG. 1 is a perspective view of a display device according to one embodiment of the present invention.
Figures 2a to 2d are cross-sectional views of a display device according to one embodiment of the present invention.
FIGS. 3A and 3B are cross-sectional views of a portion of a display device according to one embodiment of the present invention.
Figure 4 is a perspective view of a combined electronic device according to one embodiment of the present invention.
FIG. 5a is a block diagram of an electronic device according to one embodiment of the present invention.
Figure 5b is an exploded perspective view of the electronic device illustrated in Figure 4.
FIGS. 6A to 6C are plan views illustrating some configurations of an electronic panel according to one embodiment of the present invention.
FIGS. 7A and 7B are plan views of input detection units according to one embodiment of the present invention.
FIGS. 8A and 8B are plan views illustrating some areas of an input detection unit according to one embodiment of the present invention.
Figure 9a is a cross-sectional view illustrating a region cut along line Ⅰ-Ⅰ' shown in Figure 8a.
Fig. 9b is a cross-sectional view illustrating a region cut along line Ⅱ-Ⅱ' illustrated in Fig. 8a.
FIGS. 10A to 10C are schematic plan views illustrating electronic devices according to one embodiment of the present invention.
FIG. 11 is a plan view illustrating a portion of an electronic device according to one embodiment of the present invention.
FIGS. 12A and 12B are plan views illustrating parts of electronic devices according to one embodiment of the present invention.

본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다. In this specification, when a component (or region, layer, portion, etc.) is referred to as being “on,” “connected to,” or “coupled to” another component, it means that it can be directly disposed/connected/coupled to the other component, or that a third component may be disposed between them.

동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.Identical drawing symbols refer to identical components. Also, in the drawings, the thicknesses, proportions, and dimensions of components are exaggerated for the purpose of effectively explaining the technical contents.

"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.“And/or” includes any combination of one or more of the associated constructs that can be defined.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are only used to distinguish one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component. The singular expression includes the plural expression unless the context clearly indicates otherwise.

또한, "아래에", "하 측에", "위에", "상 측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.Additionally, terms such as "below," "on the lower side," "above," and "on the upper side" are used to describe the relationships between the components depicted in the drawings. The above terms are relative concepts and are described based on the directions indicated in the drawings.

다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의됩니다.Unless otherwise defined, all terms (including technical and scientific terms) used herein have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. In addition, terms that are defined in commonly used dictionaries, such as terms, should be interpreted as having a meaning consistent with the meaning in the context of the relevant art, and are explicitly defined herein, unless they are interpreted in an idealized or overly formal sense.

"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. It should be understood that the terms "include" or "have" are intended to specify the presence of a feature, number, step, operation, component, part, or combination thereof described in the specification, but do not exclude in advance the possibility of the presence or addition of one or more other features, numbers, steps, operations, components, parts, or combinations thereof.

이하, 도면을 참조하여 본 발명에 대해 설명한다.Hereinafter, the present invention will be described with reference to the drawings.

도 1은 본 발명의 일 실시예에 따른 표시장치의 사시도이다. 도 1에 도시된 것과 같이, 표시 장치(DD)는 전면(IS)을 통해 영상(IM)을 표시할 수 있다. 전면(IS)은 제1 방향축(DR1) 및 제2 방향축(DR2)이 정의하는 면과 평행한다. Fig. 1 is a perspective view of a display device according to one embodiment of the present invention. As illustrated in Fig. 1, the display device (DD) can display an image (IM) through a front surface (IS). The front surface (IS) is parallel to a plane defined by a first direction axis (DR1) and a second direction axis (DR2).

전면(IS)의 법선 방향, 즉 표시 장치(DD)의 두께 방향은 제3 방향축(DR3)이 지시한다. 이하에서 설명되는 각 부재들 또는 유닛들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향축(DR3)에 의해 구분된다. 그러나, 본 실시예에서 도시된 제1 내지 제3 방향축들(DR1, DR2, DR3)은 예시에 불과하다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향축들(DR1, DR2, DR3) 각각 이 지시하는 방향으로써 동일한 도면 부호를 참조한다. The normal direction of the front surface (IS), i.e., the thickness direction of the display device (DD), is indicated by the third direction axis (DR3). The front surface (or upper surface) and the back surface (or lower surface) of each of the members or units described below are distinguished by the third direction axis (DR3). However, the first to third direction axes (DR1, DR2, DR3) illustrated in the present embodiment are only examples. Hereinafter, the first to third directions refer to the same drawing reference numerals as the directions indicated by the first to third direction axes (DR1, DR2, DR3), respectively.

본 발명의 일 실시예에서 평면형 전면을 구비한 표시장치(DD)를 도시하였으나, 이에 제한되지 않는다. 표시장치(DD)는 곡면형 전면 또는 입체형 전면을 포함할 수도 있다. 입체형 전면은 서로 다른 방향을 지시하는 복수 개의 표시영역들을 포함하고, 예컨대, 다각 기둥형 전면을 포함할 수도 있다. In one embodiment of the present invention, a display device (DD) having a flat front surface is illustrated, but is not limited thereto. The display device (DD) may include a curved front surface or a three-dimensional front surface. The three-dimensional front surface may include a plurality of display areas pointing in different directions, and may include, for example, a polygonal columnar front surface.

본 실시예에 따른 표시 장치(DD)는 리지드 표시장치일 수 있다. 그러나 이에 제한되지 않고, 본 발명에 따른 표시 장치(DD)는 플렉서블 표시장치(DD)일 수도 있다. 본 실시예에서 핸드폰 단말기에 적용될 수 있는 표시 장치(DD)를 예시적으로 도시하였다. The display device (DD) according to the present embodiment may be a rigid display device. However, it is not limited thereto, and the display device (DD) according to the present invention may also be a flexible display device (DD). In the present embodiment, a display device (DD) applicable to a mobile phone terminal is exemplarily illustrated.

한편, 도 1에는 도시되지 않았으나, 메인보드에 실장된 전자모듈들, 카메라 모듈, 전원모듈 등이 표시장치(DD)과 함께 브라켓/케이스 등에 배치됨으로써 핸드폰 단말기를 구성할 수 있다. 본 발명에 따른 표시장치(DD)는 텔레비전, 모니터 등과 같은 대형 전자장치를 비롯하여, 테블릿, 자동차 네비게이션, 게임기, 스마트 와치 등과 같은 중소형 전자장치 등에 적용될 수 있다. Meanwhile, although not shown in FIG. 1, electronic modules, a camera module, a power module, etc. mounted on a main board may be arranged in a bracket/case, etc. together with a display device (DD) to form a mobile phone terminal. The display device (DD) according to the present invention can be applied to large electronic devices such as televisions and monitors, as well as small and medium-sized electronic devices such as tablets, car navigation systems, game consoles, and smart watches.

도 1에 도시된 것과 같이, 표시 장치(DD)의 전면(IS)은 액티브 영역(AA) 및 액티브 영역(AA)에 인접한 주변 영역(NAA)을 포함한다. 본 실시예에서, 액티브 영역(AA)은 영상(IM)이 표시되는 영역이며, 동시에 외부 입력(TC)이 감지되는 영역일 수 있다.As illustrated in FIG. 1, the front surface (IS) of the display device (DD) includes an active area (AA) and a peripheral area (NAA) adjacent to the active area (AA). In the present embodiment, the active area (AA) is an area where an image (IM) is displayed and may also be an area where an external input (TC) is sensed.

영상(IM)은 정지 영상 및 동적 영상을 포함한다. 도 1에는 영상(IM)의 일 예로 아이콘 이미지들을 도시하였다.Images (IM) include still images and moving images. Figure 1 illustrates icon images as an example of images (IM).

외부 입력(TC)은 외부에서 인가되는 사용자의 입력(TC)을 포함한다. 사용자의 입력(TC)은 사용자 신체의 일부, 광, 열, 또는 압력 등 다양한 형태의 외부 입력들을 포함할 수 있다. 본 실시예에서, 사용자의 입력(TC)은 전면에 인가되는 사용자의 손으로 도시되었다. External input (TC) includes user input (TC) applied from the outside. User input (TC) may include various forms of external input such as a part of the user's body, light, heat, or pressure. In this embodiment, user input (TC) is illustrated as the user's hand applied to the front.

주변 영역(NAA)은 전기적 신호가 인가되어도 영상(IM)이 표시되거나 외부 입력이 감지되지 않는 영역이다. 도 1에 도시된 것과 같이, 액티브 영역(AA)은 사각형상일 수 있다. 주변 영역(AA)은 액티브 영역(AA)을 에워쌀 수 있다. 다만, 이에 제한되지 않고, 액티브 영역(AA)의 형상과 주변 영역(AA)의 형상은 상대적으로 디자인될 수 있다.The peripheral area (NAA) is an area where an image (IM) is displayed or an external input is not detected even when an electrical signal is applied. As illustrated in Fig. 1, the active area (AA) may be rectangular. The peripheral area (AA) may surround the active area (AA). However, the present invention is not limited thereto, and the shape of the active area (AA) and the shape of the peripheral area (AA) may be designed relatively.

도 2a 내지 2d는 본 발명의 일 실시예에 따른 표시장치의 단면도이다. 도 2a 내지 2d는 제2 방향축(DR2)과 제3 방향축(DR3)이 정의하는 단면을 도시하였다. 도 2a 내지 2d는 표시장치(DD)를 구성하는 기능성 패널 및/또는 기능성 유닛들의 적층관계를 설명하기 위해 단순하게 도시되었다.FIGS. 2A to 2D are cross-sectional views of a display device according to one embodiment of the present invention. FIGS. 2A to 2D illustrate cross-sections defined by a second direction axis (DR2) and a third direction axis (DR3). FIGS. 2A to 2D are simply illustrated to explain the stacking relationship of functional panels and/or functional units constituting the display device (DD).

본 발명의 일 실시예에 따른 표시장치(DD)는 표시 유닛, 입력 감지 유닛, 반사 방지 유닛, 및 윈도우를 포함할 수 있다. 표시 유닛, 입력 감지 유닛, 반사 방지 유닛, 및 윈도우 중 적어도 일부의 구성들은 연속공정에 의해 형성되거나, 적어도 일부의 구성들은 접착부재를 통해 서로 결합될 수 있다. 도 2a 내지 2d에는 접착부재로써 광학 투명 접착부재(OCA)가 예시적으로 도시되었다. 이하에서 설명되는 접착부재는 통상의 접착제 또는 점착제를 포함할 수 있다. 본 발명의 일 실시예에서 반사 방지 유닛 및 윈도우는 다른 구성으로 대체되거나 생략될 수 있다.A display device (DD) according to one embodiment of the present invention may include a display unit, an input detection unit, an anti-reflection unit, and a window. At least some of the components of the display unit, the input detection unit, the anti-reflection unit, and the window may be formed by a continuous process, or at least some of the components may be bonded to each other via an adhesive member. In FIGS. 2A to 2D, an optically transparent adhesive member (OCA) is exemplarily illustrated as an adhesive member. The adhesive member described below may include a typical adhesive or pressure-sensitive adhesive. In one embodiment of the present invention, the anti-reflection unit and the window may be replaced with other components or omitted.

도 2a 내지 도 2d에 있어서, 입력 감지 유닛, 반사 방지 유닛, 및 윈도우중 다른 구성과 연속공정을 통해 형성된 해당 구성은 "층"으로 표현된다. 입력 감지 유닛, 반사 방지 유닛, 및 윈도우중 다른 구성과 접착부재를 통해 결합된 구성은 "패널"로 표현된다. 패널은 베이스면을 제공하는 베이스층, 예컨대 합성수지 필름, 복합재료 필름, 유리 기판 등을 포함하지만, "층"은 상기 베이스층이 생략될 수 있다. 다시 말해, "층"으로 표현되는 상기 유닛들은 다른 유닛이 제공하는 베이스면 상에 배치된다.In FIGS. 2A to 2D, the input detection unit, the anti-reflection unit, and the corresponding configuration formed through a continuous process with other configurations of the window are expressed as a "layer". The configuration combined with other configurations of the input detection unit, the anti-reflection unit, and the window through an adhesive member is expressed as a "panel". The panel includes a base layer providing a base surface, such as a synthetic resin film, a composite material film, a glass substrate, or the like, but the "layer" may omit the base layer. In other words, the units expressed as "layers" are arranged on base surfaces provided by other units.

표시 유닛, 입력 감지 유닛, 반사 방지 유닛, 및 윈도우는 베이스층의 유/무에 따라 표시 패널(DP), 입력감지패널(ISP), 반사방지패널(RPP), 윈도우패널(WP) 또는 표시 패널(DP), 입력감지층(ISL), 반사방지층(RPL), 윈도우층(WL)로 지칭될 수 있다.The display unit, input detection unit, anti-reflection unit, and window may be referred to as a display panel (DP), an input detection panel (ISP), an anti-reflection panel (RPP), a window panel (WP), or a display panel (DP), an input detection layer (ISL), an anti-reflection layer (RPL), a window layer (WL) depending on the presence or absence of a base layer.

도 2a에 도시된 것과 같이, 표시장치(DD)는 표시 패널(DP), 입력감지층(ISL), 반사방지패널(RPP), 및 윈도우패널(WP)을 포함할 수 있다. 입력감지층(ISL)은 표시 패널(DP)에 직접 배치된다. 본 명세서에서 "B의 구성이 A의 구성 상에 직접 배치된다"는 것은 A의 구성과 B의 구성 사이에 별도의 접착층/접착부재이 배치되지 않는 것을 의미한다. B 구성은 A 구성이 형성된 이후에 A구성이 제공하는 베이스면 상에 연속공정을 통해 형성된다.As illustrated in FIG. 2A, the display device (DD) may include a display panel (DP), an input sensing layer (ISL), an anti-reflection panel (RPP), and a window panel (WP). The input sensing layer (ISL) is directly disposed on the display panel (DP). In the present specification, “the configuration of B is directly disposed on the configuration of A” means that no separate adhesive layer/adhesive member is disposed between the configuration of A and the configuration of B. The configuration of B is formed through a continuous process on a base surface provided by the configuration of A after the configuration of A is formed.

표시 패널(DP)과 표시 패널(DP) 상에 직접 배치된 입력감지층(ISL)을 포함하여 표시모듈(DM)로 정의될 수 있다. 표시모듈(DM)과 반사방지패널(RPP) 사이, 반사방지패널(RPP)과 윈도우패널(WP) 사이 각각에 광학 투명 접착부재(OCA)가 배치된다.It can be defined as a display module (DM) including a display panel (DP) and an input sensing layer (ISL) directly disposed on the display panel (DP). An optically transparent adhesive (OCA) is disposed between the display module (DM) and an anti-reflection panel (RPP), and between the anti-reflection panel (RPP) and a window panel (WP).

표시 패널(DP)은 이미지를 생성하고, 입력감지층(ISL)은 외부입력(예컨대, 터치 이벤트)의 좌표정보를 획득한다. 별도로 도시하지 않았으나, 본 발명의 일 실시예에 따른 표시모듈(DM)은 표시 패널(DP)의 하면에 배치된 보호부재를 더 포함할 수 있다. 보호부재와 표시 패널(DP)은 접착부재를 통해 결합될 수 있다. 이하에서 설명되는 도 2b 내지 도 2d의 표시장치들(DD) 역시 보호부재를 더 포함할 수 있다.The display panel (DP) generates an image, and the input sensing layer (ISL) obtains coordinate information of an external input (e.g., a touch event). Although not illustrated separately, the display module (DM) according to an embodiment of the present invention may further include a protective member arranged on a lower surface of the display panel (DP). The protective member and the display panel (DP) may be combined via an adhesive member. The display devices (DD) of FIGS. 2B to 2D described below may also further include a protective member.

본 발명의 일 실시예에 따른 표시 패널(DP)은 발광형 표시 패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시 패널(DP)은 유기발광 표시 패널 또는 퀀텀닷 발광 표시 패널일 수 있다. 유기발광 표시 패널의 발광층은 유기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시 패널(DP)은 유기발광 표시 패널로 설명된다.The display panel (DP) according to one embodiment of the present invention may be a light-emitting display panel, and is not particularly limited thereto. For example, the display panel (DP) may be an organic light-emitting display panel or a quantum dot light-emitting display panel. The light-emitting layer of the organic light-emitting display panel may include an organic light-emitting material. The light-emitting layer of the quantum dot light-emitting display panel may include quantum dots, quantum rods, and the like. Hereinafter, the display panel (DP) is described as an organic light-emitting display panel.

반사방지패널(RPP)은 윈도우패널(WP)의 상측으로부터 입사되는 외부광의 반사율을 감소시킨다. 본 발명의 일 실시예에 따른 반사방지패널(RPP)은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, /2 위상지연자 및/또는 /4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다. 위상지연자(retarder) 및 편광자(polarizer) 자체 또는 보호필름이 반사방지패널(RPP)의 베이스층으로 정의될 수 있다.The anti-reflection panel (RPP) reduces the reflectivity of external light incident from the upper side of the window panel (WP). The anti-reflection panel (RPP) according to one embodiment of the present invention may include a retarder and a polarizer. The retarder may be a film type or a liquid crystal coating type, /2 phase delayer and/or /4 A phase retarder may be included. The polarizer may also be a film type or a liquid crystal coating type. The film type may include a stretchable synthetic resin film, and the liquid crystal coating type may include liquid crystals arranged in a predetermined array. The phase retarder and the polarizer may further include a protective film. The phase retarder and the polarizer themselves or the protective film may be defined as a base layer of an anti-reflection panel (RPP).

본 발명의 일 실시예에 따른 반사방지패널(RPP)은 컬러필터들을 포함할 수 있다. 컬러필터들은 소정의 배열을 갖는다. 표시 패널(DP)에 포함된 화소들의 발광컬러들을 고려하여 컬러필터들의 배열이 결정될 수 있다. 반사방지패널(RPP)은 컬러필터들에 인접한 블랙매트릭스를 더 포함할 수 있다.An anti-reflection panel (RPP) according to one embodiment of the present invention may include color filters. The color filters have a predetermined arrangement. The arrangement of the color filters may be determined in consideration of the emission colors of pixels included in the display panel (DP). The anti-reflection panel (RPP) may further include a black matrix adjacent to the color filters.

본 발명의 일 실시예에 따른 반사방지패널(RPP)은 상쇄간섭 구조물을 포함할 수 있다. 예컨대, 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1 반사층과 제2 반사층을 포함할 있다. 제1 반사층 및 제2 반사층에서 각각 반사된 제1 반사광과 제2 반사광은 상쇄간섭될 수 있고, 그에 따라 외부광 반사율이 감소된다.An anti-reflection panel (RPP) according to one embodiment of the present invention may include a destructive interference structure. For example, the destructive interference structure may include a first reflective layer and a second reflective layer arranged on different layers. The first reflected light and the second reflected light reflected by the first reflective layer and the second reflective layer, respectively, may destructively interfere, thereby reducing the external light reflectance.

본 발명의 일 실시예에 따른 윈도우패널(WP)은 베이스층(WP-BS)및 차광패턴(WP-BZ)을 포함한다. 베이스층(WP-BS)는 유리 기판 및/또는 합성수지 필름 등을 포함할 수 있다. 베이스층(WP-BS)은 단층으로 제한되지 않는다. 베이스층(WP-BS)은 접착부재로 결합된 2 이상의 필름들을 포함할 수 있다.A window panel (WP) according to one embodiment of the present invention includes a base layer (WP-BS) and a shading pattern (WP-BZ). The base layer (WP-BS) may include a glass substrate and/or a synthetic resin film. The base layer (WP-BS) is not limited to a single layer. The base layer (WP-BS) may include two or more films bonded together by an adhesive.

차광패턴(WP-BZ)은 베이스층(WP-BS)에 부분적으로 중첩한다. 차광패턴(WP-BZ)은 베이스층(WP-BS)의 배면에 배치되고, 베이스층(WP-BS)의 차광영역(WP-NT)에 배치된다. 차광영역(WP-NT)은 실질적으로 표시장치(DD)의 주변 영역(NAA)을 정의할 수 있다. 차광패턴(WP-BZ)이 미배치된 영역은 윈도우패널(WP)의 투과영역(WP-T)으로 정의된다.The shading pattern (WP-BZ) partially overlaps the base layer (WP-BS). The shading pattern (WP-BZ) is arranged on the back surface of the base layer (WP-BS) and is arranged in a shading area (WP-NT) of the base layer (WP-BS). The shading area (WP-NT) can substantially define a peripheral area (NAA) of the display device (DD). An area where the shading pattern (WP-BZ) is not arranged is defined as a transparent area (WP-T) of the window panel (WP).

차광패턴(WP-BZ)은 유색의 유기막으로써 예컨대, 코팅 방식으로 형성될 수 있다. 별도로 도시하지는 않았으나, 윈도우패널(WP)은 베이스층(WP-BS)의 전면에 배치된 기능성 코팅층을 더 포함할 수 있다. 기능성 코팅층은 지문 방지층, 반사 방지층, 및 하드 코팅층 등을 포함할 수 있다. 이하에서 참조되는 도 2b 내지 도 2d에 있어서, 윈도우패널(WP) 및 윈도우층(WL)은 베이스층(WP-BS) 및 차광패턴(WP-BZ)의 구분 없이 간략히 도시되었다. The shading pattern (WP-BZ) may be formed as a colored organic film, for example, by a coating method. Although not illustrated separately, the window panel (WP) may further include a functional coating layer arranged on the entire surface of the base layer (WP-BS). The functional coating layer may include an anti-fingerprint layer, an anti-reflection layer, a hard coating layer, and the like. In FIGS. 2b to 2d referred to below, the window panel (WP) and the window layer (WL) are illustrated briefly without distinction between the base layer (WP-BS) and the shading pattern (WP-BZ).

도 2b 및 도 2c에 도시된 것과 같이, 표시장치(DD)는 표시 패널(DP), 입력감지패널(ISP), 반사방지패널(RPP), 및 윈도우패널(WP)을 포함할 수 있다. 입력감지패널(ISP)과 반사방지패널(RPP)의 적층 순서는 변경될 수 있다.As illustrated in FIGS. 2b and 2c, the display device (DD) may include a display panel (DP), an input detection panel (ISP), an anti-reflection panel (RPP), and a window panel (WP). The stacking order of the input detection panel (ISP) and the anti-reflection panel (RPP) may be changed.

도 2d에 도시된 것과 같이, 표시장치(DD)는 표시 패널(DP), 입력감지층(ISL), 반사방지층(RPL), 및 윈도우층(WL)을 포함할 수 있다. 표시장치(DD)로부터 접착부재들이 생략되고, 표시 패널(DP)에 제공하는 베이스면 상에 입력감지층(ISL), 반사방지층(RPL), 및 윈도우층(WL)이 연속공정으로 형성될 수 있다. 입력감지층(ISL)과 반사방지층(RPL)의 적층 순서는 변경될 수 있다.As illustrated in FIG. 2D, the display device (DD) may include a display panel (DP), an input sensing layer (ISL), an anti-reflection layer (RPL), and a window layer (WL). Adhesive members may be omitted from the display device (DD), and the input sensing layer (ISL), the anti-reflection layer (RPL), and the window layer (WL) may be formed in a continuous process on a base surface provided to the display panel (DP). The stacking order of the input sensing layer (ISL) and the anti-reflection layer (RPL) may be changed.

도 3a 및 도 3b는 본 발명의 일 실시예에 따른 표시장치의 일부 구성의 단면도이다. 표시 패널(DP)은 후술하는 표시 유닛과 대응될 수 있다. 본 실시예에서 영역과 영역이 대응한다는 것은 서로 중첩한다는 것을 의미하고 동일한 면적을 갖는 것으로 제한되지 않는다. 이하 상세한 설명은 후술하기로 한다.FIG. 3A and FIG. 3B are cross-sectional views of a part of a display device according to one embodiment of the present invention. The display panel (DP) may correspond to a display unit described later. In this embodiment, the correspondence between areas means that they overlap each other and is not limited to having the same area. A detailed description will be given later.

도 3a에 도시된 것과 같이, 표시 유닛(DPU)은 베이스층(BL), 베이스층(BL) 상에 배치된 회로 소자층(DP-CL), 표시 소자층(DP-OLED) 및 상부 절연층(TFL)을 포함한다. As illustrated in FIG. 3a, the display unit (DPU) includes a base layer (BL), a circuit element layer (DP-CL) disposed on the base layer (BL), a display element layer (DP-OLED), and an upper insulating layer (TFL).

도 1에 도시된 액티브 영역(AA) 및 주변 영역(NAA)에 대응하는 표시 영역(AA1)과 비표시영역(DP-NDA)이 표시 패널(DP)에 정의될 수 있다. 본 실시예에서 영역과 영역이 대응한다는 것은 서로 중첩한다는 것을 의미하고 동일한 면적을 갖는 것으로 제한되지 않는다.A display area (AA1) and a non-display area (DP-NDA) corresponding to the active area (AA) and the peripheral area (NAA) illustrated in Fig. 1 may be defined on the display panel (DP). In this embodiment, the fact that areas correspond to each other means that they overlap each other and is not limited to having the same area.

베이스층(BL)은 적어도 하나의 플라스틱 필름을 포함할 수 있다. 베이스층(BL)은 플라스틱 기판, 유리 기판, 메탈 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.The base layer (BL) may include at least one plastic film. The base layer (BL) may include a plastic substrate, a glass substrate, a metal substrate, or an organic/inorganic composite material substrate.

회로 소자층(DP-CL)은 적어도 하나의 중간 절연층과 회로 소자를 포함한다. 중간 절연층은 적어도 하나의 중간 무기막과 적어도 하나의 중간 유기막을 포함한다. 상기 회로 소자는 신호라인들, 화소의 구동회로 등을 포함한다. 이에 대한 상세한 설명은 후술한다.The circuit element layer (DP-CL) includes at least one intermediate insulating layer and circuit elements. The intermediate insulating layer includes at least one intermediate inorganic film and at least one intermediate organic film. The circuit elements include signal lines, pixel driving circuits, etc. A detailed description thereof will be given later.

표시 소자층(DP-OLED)은 적어도 유기발광 다이오드들을 포함한다. 표시 소자층(DP-OLED)은 화소 정의막과 같은 유기막을 더 포함할 수 있다.The display element layer (DP-OLED) includes at least organic light-emitting diodes. The display element layer (DP-OLED) may further include an organic film, such as a pixel defining film.

상부 절연층(TFL)은 복수 개의 박막들을 포함한다. 일부 박막은 광학 효율을 향상시키기 위해 배치되고, 일부 박막은 유기발광 다이오드들을 보호하기 위해 배치된다. 상부 절연층(TFL)에 대한 상세한 설명은 후술한다.The top insulating layer (TFL) includes a plurality of thin films. Some of the thin films are arranged to improve optical efficiency, and some of the thin films are arranged to protect the organic light-emitting diodes. A detailed description of the top insulating layer (TFL) is provided below.

도 3b에 도시된 것과 같이, 표시 패널(DP)은 베이스층(BL), 베이스층(BL) 상에 배치된 회로 소자층(DP-CL), 표시 소자층(DP-OLED), 봉지기판(ES) 및 베이스층(BL)과 봉지기판(ES)을 결합하는 실런트(SM)를 포함한다. 봉지기판(ES)은 표시 소자층(DP-OLED)으로부터 소정의 갭(SP3)을 두고 이격될 수 있다. 베이스층(BL) 및 봉지기판(ES)은 플라스틱 기판, 유리 기판, 메탈 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다. 실런트(SM)는 유기 접착부재 또는 프릿(frit) 등을 포함할 수 있다.As illustrated in FIG. 3b, the display panel (DP) includes a base layer (BL), a circuit element layer (DP-CL) disposed on the base layer (BL), a display element layer (DP-OLED), an encapsulation substrate (ES), and a sealant (SM) that joins the base layer (BL) and the encapsulation substrate (ES). The encapsulation substrate (ES) may be spaced apart from the display element layer (DP-OLED) by a predetermined gap (SP3). The base layer (BL) and the encapsulation substrate (ES) may include a plastic substrate, a glass substrate, a metal substrate, or an organic/inorganic composite material substrate. The sealant (SM) may include an organic adhesive material or a frit, etc.

도 4는 본 발명의 일 실시예에 따른 전자 장치의 결합 사시도이다. 도 5a는 본 발명의 일 실시예에 따른 전자 장치의 블록도이다. 도 5b는 도 4에 도시된 전자 장치의 분해 사시도이다. 이하, 도 1 내지 도 5b를 참조하여 본 발명에 대해 설명한다.FIG. 4 is a perspective view of an assembly of an electronic device according to an embodiment of the present invention. FIG. 5a is a block diagram of an electronic device according to an embodiment of the present invention. FIG. 5b is an exploded perspective view of the electronic device illustrated in FIG. 4. Hereinafter, the present invention will be described with reference to FIGS. 1 to 5b.

본 실시예에서, 전자 장치(EA)는 스마트 폰으로 예시적으로 도시되었다. 전자 장치(EA)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 표시면(FS)에 제3 방향(DR3)을 향해 영상(IM)을 표시할 수 있다. 영상(IM)이 표시되는 표시면(FS)은 전자 장치(EA)의 전면(front surface)과 대응될 수 있다. In this embodiment, the electronic device (EA) is exemplarily illustrated as a smart phone. The electronic device (EA) can display an image (IM) toward a third direction (DR3) on a display surface (FS) parallel to each of the first direction (DR1) and the second direction (DR2). The display surface (FS) on which the image (IM) is displayed can correspond to the front surface of the electronic device (EA).

본 발명의 일 실시예에 따른 전자 장치(EA)는 외부에서 인가되는 사용자의 입력(TC)을 감지할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 전자 장치(EA)는 전자 장치(EA)의 구조에 따라 전자 장치(EA)의 측면이나 배면에 인가되는 사용자의 입력(TC)을 감지할 수도 있으며, 이때, 액티브 영역(AA)은 전자 장치(EA)의 측면이나 배면까지 확장될 수 있다. 본 발명의 일 실시예에 따른 전자 장치(EA)는 다양한 형태로 설계될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.An electronic device (EA) according to an embodiment of the present invention can detect a user's input (TC) applied from the outside. However, this is merely an example, and the electronic device (EA) may detect a user's input (TC) applied to a side or back surface of the electronic device (EA) depending on the structure of the electronic device (EA), and in this case, the active area (AA) may extend to the side or back surface of the electronic device (EA). The electronic device (EA) according to an embodiment of the present invention may be designed in various forms and is not limited to any one embodiment.

도 5a를 참조하면, 전자 장치(EA)는 전원공급 모듈(PM), 표시 장치(DD), 전자 모듈(EM), 브라켓(BRK), 및 외부 케이스(EDC)를 포함할 수 있다. 전원공급 모듈(PM)은 전자 장치(EA)의 전반적인 동작에 필요한 전원을 공급한다. 전원공급 모듈(PM)은 통상적인 배터리 모듈을 포함할 수 있다.Referring to FIG. 5a, the electronic device (EA) may include a power supply module (PM), a display device (DD), an electronic module (EM), a bracket (BRK), and an external case (EDC). The power supply module (PM) supplies power required for the overall operation of the electronic device (EA). The power supply module (PM) may include a conventional battery module.

표시 장치(DD)는 윈도우(WM)의 배면에 배치된다. 표시 장치(DD)는 표시 유닛(DPU) 및 입력 감지 유닛(ISU)을 포함할 수 있다. 표시 유닛(DPU)은 상술한 표시 패널(DP)과 대응되고, 입력 감지 유닛(ISU)은 입력감지층(ISL)이나 입력감지패널(ISP)과 대응될 수 있다. 이에 따라, 상술한 바와 같이, 표시 장치(DD)는 이미지(IM)를 표시하고 외부 입력(TC)을 감지할 수 있다.The display device (DD) is arranged on the back surface of the window (WM). The display device (DD) may include a display unit (DPU) and an input detection unit (ISU). The display unit (DPU) may correspond to the above-described display panel (DP), and the input detection unit (ISU) may correspond to the input detection layer (ISL) or the input detection panel (ISP). Accordingly, as described above, the display device (DD) may display an image (IM) and detect an external input (TC).

구체적으로, 표시 유닛(DPU)은 실질적으로 영상(IM)을 생성하는 구성일 수 있다. 표시 유닛(DPU)이 생성하는 영상(IM)은 투과 영역(TA)을 통해 표시면(FS)에 표시되어 외부 사용자에게 시인된다.Specifically, the display unit (DPU) may be configured to actually generate an image (IM). The image (IM) generated by the display unit (DPU) is displayed on the display surface (FS) through the transparent area (TA) and is viewed by an external user.

입력 감지 유닛(ISU)은 외부에서 인가되는 외부 입력(TC)을 감지한다. 상술한 바와 같이, 입력 감지 유닛(ISU)은 윈도우(WM)에 제공되는 외부 입력(TC)을 감지할 수 있다.The input detection unit (ISU) detects an external input (TC) applied from the outside. As described above, the input detection unit (ISU) can detect an external input (TC) provided to a window (WM).

도 5b를 참조하면, 표시 장치(DD)를 중심으로 전자 장치(EA)의 구성이 간략히 도시될 수 있다. 예를 들어, 전자 장치(EA)는 윈도우(WM), 표시 장치(DD), 및 외부 케이스(EDC)를 포함할 수 있다. 표시 장치(DD)는 전자 패널(EP), 메인 회로 기판(MCB), 제1 회로 기판(CB1), 및 제2 회로 기판(CB2)을 포함할 수 있다.Referring to FIG. 5b, the configuration of the electronic device (EA) can be schematically illustrated centered on the display device (DD). For example, the electronic device (EA) can include a window (WM), a display device (DD), and an outer case (EDC). The display device (DD) can include an electronic panel (EP), a main circuit board (MCB), a first circuit board (CB1), and a second circuit board (CB2).

윈도우(WM)는 절연 패널을 포함할 수 있다. 예를 들어, 윈도우(WM)는 유리, 플라스틱, 또는 이들의 조합으로 구성될 수 있다. 윈도우(WM)의 전면(FS)은 상술한 바와 같이, 전자 장치(EA)의 전면을 정의한다.The window (WM) may include an insulating panel. For example, the window (WM) may be composed of glass, plastic, or a combination thereof. The front surface (FS) of the window (WM) defines the front surface of the electronic device (EA), as described above.

투과 영역(TA)은 광학적으로 투명한 영역일 수 있다. 예를 들어, 투과 영역(TA)은 약 90% 이상의 가시광선 투과율을 가진 영역일 수 있다.The transmissive region (TA) may be an optically transparent region. For example, the transmissive region (TA) may be a region having a visible light transmittance of greater than about 90%.

베젤 영역(BZA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 베젤 영역(BZA)은 투과 영역(TA)의 형상을 정의한다. 베젤 영역(BZA)은 투과 영역(TA)에 인접하며, 투과 영역(TA)을 에워쌀 수 있다.The bezel area (BZA) may be an area with relatively low light transmittance compared to the transmissive area (TA). The bezel area (BZA) defines the shape of the transmissive area (TA). The bezel area (BZA) is adjacent to the transmissive area (TA) and may surround the transmissive area (TA).

베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 전자 패널(200)의 주변 영역(NAA)을 커버하여 주변 영역(NAA)이 외부에서 시인되는 것을 차단할 수 있다. 한편, 이는 예시적으로 도시된 것이고, 본 발명의 일 실시예에 따른 윈도우(WM)에 있어서, 베젤 영역(BZA)은 생략될 수도 있다.The bezel area (BZA) may have a predetermined color. The bezel area (BZA) may cover the peripheral area (NAA) of the electronic panel (200) to block the peripheral area (NAA) from being viewed from the outside. Meanwhile, this is illustrated as an example, and in the window (WM) according to one embodiment of the present invention, the bezel area (BZA) may be omitted.

전자 패널(EP)은 액티브 영역(AA) 및 주변 영역(NAA)을 포함하는 전면(IS)을 포함한다. 본 실시예에서, 전자 패널(EP)의 전면(IS)은 도 1에 도시된 표시 장치(DD)의 전면(IS)과 대응될 수 있다. 본 실시예에서, 전자 패널(EP)은 제1 방향(DR1)을 따라 연장되고 제2 방향(DR2)에서 마주하는 상 측(S1)과 하 측(S2), 제2 방향(DR2)을 따라 연장되고 제1 방향에서 마주하는 좌 측(S3)과 우 측(S4)을 포함하는 사각형 형상을 가질 수 있다. The electronic panel (EP) includes a front surface (IS) including an active area (AA) and a peripheral area (NAA). In the present embodiment, the front surface (IS) of the electronic panel (EP) may correspond to the front surface (IS) of the display device (DD) illustrated in FIG. 1. In the present embodiment, the electronic panel (EP) may have a rectangular shape including an upper side (S1) and a lower side (S2) extending along a first direction (DR1) and facing each other in a second direction (DR2), and a left side (S3) and a right side (S4) extending along the second direction (DR2) and facing each other in the first direction.

액티브 영역(AA)은 상술한 바와 같이, 전기적 신호에 따라 활성화되는 영역일 수 있다. 전자 패널(EP)은 실질적으로 표시 유닛(DPU)이 생성하는 영상(IM)과 입력 감지 유닛(ISU)에 의해 제공되는 입력 감지 영역이 제공되는 구성일 수 있다. The active area (AA) may be an area activated by an electrical signal, as described above. The electronic panel (EP) may be configured to provide an image (IM) generated by a display unit (DPU) and an input detection area provided by an input detection unit (ISU).

투과 영역(TA)은 적어도 액티브 영역(AA)과 중첩한다. 예를 들어, 투과 영역(TA)은 액티브 영역(AA)의 전면 또는 적어도 일부와 중첩한다. 이에 따라, 사용자는 투과 영역(TA)을 통해 영상(IM)을 시인하거나, 외부 입력(TC)을 제공할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 액티브 영역(AA) 내에서 이미지(IM)가 표시되는 영역과 외부 입력(TC)이 감지되는 영역이 서로 분리될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.The transparent area (TA) overlaps at least the active area (AA). For example, the transparent area (TA) overlaps the entire surface or at least a portion of the active area (AA). Accordingly, a user can view an image (IM) or provide an external input (TC) through the transparent area (TA). However, this is merely an example, and an area where an image (IM) is displayed and an area where an external input (TC) is detected within the active area (AA) may be separated from each other, and is not limited to any one embodiment.

주변 영역(NAA)은 베젤 영역(BZA)에 의해 커버되는 영역일 수 있다. 주변 영역(NAA)은 액티브 영역(AA)에 인접한다. 주변 영역(NAA)은 액티브 영역(AA)을 에워쌀 수 있다. 주변 영역(NAA)에는 액티브 영역(AA)을 구동하기 위한 구동 회로나 구동 배선 등이 배치될 수 있다. The peripheral area (NAA) may be an area covered by the bezel area (BZA). The peripheral area (NAA) is adjacent to the active area (AA). The peripheral area (NAA) may surround the active area (AA). A driving circuit or driving wiring for driving the active area (AA) may be arranged in the peripheral area (NAA).

본 실시예에서, 복수의 패드들(PD)을 주변 영역(NAA)에 간략히 도시하였다. 패드들(PD)은 제1 방향(DR1)을 따라 서로 이격되어 배열된다. 본 실시예에서, 패드들(PD)은 복수의 표시 패널 패드들(DPD) 및 복수의 입력 감지 패드들(TPD)을 포함할 수 있다. In this embodiment, a plurality of pads (PD) are schematically illustrated in the peripheral area (NAA). The pads (PD) are arranged spaced apart from each other along the first direction (DR1). In this embodiment, the pads (PD) may include a plurality of display panel pads (DPD) and a plurality of input sensing pads (TPD).

표시 패널 패드들(DPD)은 제1 회로 기판(CB1)에 접속된다. 본 실시예에서, 표시 패널 패드들(DPD)은 제1 회로 기판(CB1)에 의해 커버된 상태로 도시되어, 용이한 설명을 위해 음영 처리하여 도시하였다. The display panel pads (DPD) are connected to the first circuit board (CB1). In this embodiment, the display panel pads (DPD) are illustrated covered by the first circuit board (CB1) and are shaded for easy explanation.

입력 감지 패드들(TPD)은 제1 회로 기판(CB1)으로부터 노출되어 제2 회로 기판(CB2)에 접속된다. 입력 감지 패드들(TPD)은 제1 회로 기판(CB1)에 접속되는 표시 패널 패드들(DPD)을 사이에 두고, 분리된 두 영역들에 배열될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 입력 감지 패드들(TPD)은 표시 패널 패드들(DPD)의 어느 일 측에 치우쳐 배치될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.The input detection pads (TPD) are exposed from the first circuit board (CB1) and connected to the second circuit board (CB2). The input detection pads (TPD) may be arranged in two separated areas, with the display panel pads (DPD) connected to the first circuit board (CB1) interposed therebetween. However, this is merely an example, and the input detection pads (TPD) may be arranged to be biased toward either side of the display panel pads (DPD), and are not limited to any one embodiment.

제1 회로 기판(CB1) 및 제2 회로 기판(CB2)은 패드들(PD)에 접속되어 표시 장치(DD)와 전기적으로 연결된다. 제1 회로 기판(CB1) 및 제2 회로 기판(CB2)은 서로 다른 패드들에 연결될 수 있다.A first circuit board (CB1) and a second circuit board (CB2) are electrically connected to the display device (DD) by being connected to pads (PD). The first circuit board (CB1) and the second circuit board (CB2) can be connected to different pads.

제1 회로 기판(CB1)은 표시 패널 패드들(DPD)에 연결된다. 제1 회로 기판(CB1)은 연성 회로 기판일 수 있다. 제1 회로 기판(CB1)은 표시 패널 패드들을 통해 표시 장치(DD)의 표시 패널 유닛(DPU)과 전기적으로 연결될 수 있다.A first circuit board (CB1) is connected to display panel pads (DPD). The first circuit board (CB1) may be a flexible circuit board. The first circuit board (CB1) may be electrically connected to a display panel unit (DPU) of a display device (DD) through the display panel pads.

제2 회로 기판(CB2)은 입력 감지 패드들(TPU)에 연결된다. 제2 회로 기판(CB2)은 연성 회로 기판일 수 있다. 제2 회로 기판(CB2)은 입력 감지 패드들을 통해 전자 패널(EP)의 입력 감지 유닛(ISU)에 전기적으로 연결될 수 있다.A second circuit board (CB2) is connected to input detection pads (TPU). The second circuit board (CB2) may be a flexible circuit board. The second circuit board (CB2) may be electrically connected to an input detection unit (ISU) of an electronic panel (EP) via the input detection pads.

제2 회로 기판(CB2)은 제1 내지 제3 절개부들(P1, P2, P3)을 포함할 수 있다. 제1 절개부(P1)와 제2 절개부(P1)는 제1 방향(DR1)에서 서로 이격되어 두 영역으로 분리된 입력 감지 패드들(TPD)에 각각 연결된다. 본 발명에 따른 제2 회로 기판(CB2)은 서로 이격된 절개부들(P1, P2)을 포함함으로써, 두 영역으로 분리되어 배열된 입력 감지 패드들(TPD) 각각에 용이하게 접속될 수 있다.The second circuit board (CB2) may include first to third cutouts (P1, P2, P3). The first cutout (P1) and the second cutout (P1) are respectively connected to input detection pads (TPD) separated into two regions by being spaced apart from each other in the first direction (DR1). The second circuit board (CB2) according to the present invention includes the cutouts (P1, P2) separated from each other, so that it can be easily connected to each of the input detection pads (TPD) arranged separated into two regions.

제3 절개부(P3)는 제1 절개부(P1) 및 제2 절개부(P2)의 반대 방향으로 연장된다. 제3 절개부(P3)는 메인 회로 기판(MCB)에 접속될 수 있다. 도시되지 않았으나, 제3 절개부(P3)에는 메인 회로 기판(MCB)에 연결되기 위한 소정의 커넥터가 더 배치될 수도 있다. 제2 회로 기판(CB3)은 제3 절개부(P3)를 포함함으로써, 메인 회로 기판(MCB)에 용이하게 접속될 수 있다The third cut (P3) extends in the opposite direction of the first cut (P1) and the second cut (P2). The third cut (P3) can be connected to the main circuit board (MCB). Although not shown, a predetermined connector for connecting to the main circuit board (MCB) may be further arranged in the third cut (P3). The second circuit board (CB3) can be easily connected to the main circuit board (MCB) by including the third cut (P3).

메인 회로 기판(MCB)은 전자 패널(EP)을 구동하기 위한 각종 구동 회로나 전원 공급을 위한 커넥터 등을 포함할 수 있다. 제1 회로 기판(CB1)과 제2 회로 기판(CB2)은 각각 메인 회로 기판(MCB)에 접속될 수 있다. 본 발명에 따르면, 하나의 메인 회로 기판(MCB)을 통해 전자 패널(EP)을 용이하게 제어할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 전자 패널(EP)에 있어서, 입력 감지 유닛(ISU)과 표시 패널 유닛(DPU)은 서로 다른 메인 회로 기판에 연결될 수도 있고, 제1 회로 기판(CB1)과 제2 회로 기판(CB2) 중 어느 하나는 메인 회로 기판(MCB)에 연결되지 않을 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.The main circuit board (MCB) may include various driving circuits for driving the electronic panel (EP), connectors for power supply, etc. The first circuit board (CB1) and the second circuit board (CB2) may each be connected to the main circuit board (MCB). According to the present invention, the electronic panel (EP) can be easily controlled through one main circuit board (MCB). However, this is merely an example, and in the electronic panel (EP) according to one embodiment of the present invention, the input detection unit (ISU) and the display panel unit (DPU) may be connected to different main circuit boards, and either the first circuit board (CB1) or the second circuit board (CB2) may not be connected to the main circuit board (MCB), and the present invention is not limited to any one embodiment.

한편, 본 실시예에서, 전자 패널(EP)은 액티브 영역(AA) 및 주변 영역(NAA)이 윈도우(WM)를 향하는 평탄한 상태로 조립된다. 다만 이는 예시적으로 도시한 것이고, 전자 패널(EP)중 주변 영역(NAA)의 일부는 휘어질 수 있다. 이 때, 주변 영역(NAA) 중 일부는 전자 장치(EA)의 배면을 향하게 되어, 전자 장치(EA) 전면에서의 베젤 영역(BZA)이 감소될 수 있다. 또는, 전자 패널(200)은 액티브 영역(AA)의 일부도 휘어진 상태로 조립될 수도 있다. 또는, 본 발명의 일 실시예에 따른 전자 패널(EP)에 있어서 주변 영역(NAA)은 생략될 수도 있다.Meanwhile, in the present embodiment, the electronic panel (EP) is assembled in a flat state with the active area (AA) and the peripheral area (NAA) facing the window (WM). However, this is merely an example, and a portion of the peripheral area (NAA) of the electronic panel (EP) may be curved. In this case, a portion of the peripheral area (NAA) may face the back of the electronic device (EA), so that the bezel area (BZA) on the front of the electronic device (EA) may be reduced. Alternatively, the electronic panel (200) may be assembled in a state in which a portion of the active area (AA) is also curved. Alternatively, the peripheral area (NAA) may be omitted in the electronic panel (EP) according to an embodiment of the present invention.

다시 도 5a를 참조하면, 전자 모듈(EM)은 전자 장치(EA)를 동작시키기 위한 다양한 기능성 모듈을 포함한다. 전자 모듈(EM)은 전자 패널(EP)과 전기적으로 연결된 메인 회로 기판(MCB)에 직접 실장되거나 별도의 기판에 실장되어 커넥터(미 도시) 등을 통해 메인 회로 기판(MCB)에 전기적으로 연결될 수 있다. Referring again to FIG. 5a, the electronic module (EM) includes various functional modules for operating the electronic device (EA). The electronic module (EM) may be directly mounted on the main circuit board (MCB) electrically connected to the electronic panel (EP), or may be mounted on a separate board and electrically connected to the main circuit board (MCB) via a connector (not shown) or the like.

전자 모듈(EM)은 제어 모듈(CM), 무선통신 모듈(TM), 영상입력 모듈(IIM), 음향입력 모듈(AIM), 메모리(MM), 외부 인터페이스(IF), 음향출력 모듈(AOM), 발광 모듈(LM), 수광 모듈(LRM), 및 카메라 모듈(CMM) 등을 포함할 수 있다. The electronic module (EM) may include a control module (CM), a wireless communication module (TM), an image input module (IIM), an audio input module (AIM), a memory (MM), an external interface (IF), an audio output module (AOM), a light emitting module (LM), a light receiving module (LRM), and a camera module (CMM).

제어 모듈(CM)은 전자 장치(EA)의 전반적인 동작을 제어한다. 제어 모듈(CM)은 마이크로프로세서일 수 있다. 예를 들어, 제어 모듈(CM)은 전자 패널(200)을 활성화 시키거나, 비활성화 시킨다. 제어 모듈(CM)은 전자 패널(200)로부터 수신된 터치 신호에 근거하여 영상입력 모듈(IIM)이나 음향입력 모듈(AIM) 등의 다른 모듈들을 제어할 수 있다. The control module (CM) controls the overall operation of the electronic device (EA). The control module (CM) may be a microprocessor. For example, the control module (CM) activates or deactivates the electronic panel (200). The control module (CM) may control other modules, such as an image input module (IIM) or an audio input module (AIM), based on touch signals received from the electronic panel (200).

무선통신 모듈(TM)은 블루투스 또는 와이파이 회선을 이용하여 다른 단말기와 무선 신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 일반 통신회선을 이용하여 음성신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 송신할 신호를 변조하여 송신하는 송신부(TM1)와, 수신되는 신호를 복조하는 수신부(TM2)를 포함한다.The wireless communication module (TM) can transmit/receive wireless signals with other terminals using a Bluetooth or Wi-Fi line. The wireless communication module (TM) can transmit/receive voice signals using a general communication line. The wireless communication module (TM) includes a transmitter (TM1) that modulates and transmits a signal to be transmitted, and a receiver (TM2) that demodulates a received signal.

영상입력 모듈(IIM)은 영상 신호를 처리하여 전자 패널(200)에 표시 가능한 영상 데이터로 변환한다. 음향입력 모듈(AIM)은 녹음 모드, 음성인식 모드 등에서 마이크로폰(Microphone)에 의해 외부의 음향 신호를 입력 받아 전기적인 음성 데이터로 변환한다. The image input module (IIM) processes image signals and converts them into image data that can be displayed on an electronic panel (200). The audio input module (AIM) receives external audio signals through a microphone in recording mode, voice recognition mode, etc. and converts them into electrical voice data.

외부 인터페이스(IF)는 외부 충전기, 유/무선 데이터 포트, 카드 소켓(예를 들어, 메모리 카드(Memory card), SIM/UIM card) 등에 연결되는 인터페이스 역할을 한다. The external interface (IF) serves as an interface to connect to external chargers, wired/wireless data ports, card sockets (e.g., memory cards, SIM/UIM cards), etc.

음향출력 모듈(AOM)은 무선통신 모듈(TM)로부터 수신된 음향 데이터 또는 메모리(MM)에 저장된 음향 데이터를 변환하여 외부로 출력한다.The audio output module (AOM) converts audio data received from the wireless communication module (TM) or audio data stored in the memory (MM) and outputs it externally.

발광 모듈(LM)은 광을 생성하여 출력한다. 발광 모듈(LM)은 적외선을 출력할 수 있다. 발광 모듈(LM)은 LED 소자를 포함할 수 있다. A light emitting module (LM) generates and outputs light. The light emitting module (LM) can output infrared rays. The light emitting module (LM) can include an LED element.

수광 모듈(LRM)은 적외선을 감지할 수 있다. 수광 모듈(LRM)은 소정 레벨 이상의 적외선이 감지된 때 활성화될 수 있다. 수광 모듈(LRM)은 CMOS 센서를 포함할 수 있다. 발광 모듈(LM)에서 생성된 적외광이 출력된 후, 외부 물체(예컨대 사용자 손가락 또는 얼굴)에 의해 반사되고, 반사된 적외광이 수광 모듈(LRM)에 입사될 수 있다. 카메라 모듈(CMM)은 외부의 이미지를 촬영한다.The light receiving module (LRM) can detect infrared light. The light receiving module (LRM) can be activated when infrared light above a predetermined level is detected. The light receiving module (LRM) can include a CMOS sensor. After the infrared light generated from the light emitting module (LM) is output, it can be reflected by an external object (e.g., a user's finger or face), and the reflected infrared light can be incident on the light receiving module (LRM). The camera module (CMM) captures an image of the outside.

다시 도 5b를 참조하면, 외부 케이스(EDC)는 윈도우(WM)와 결합될 수 있다. 외부 케이스(EDC)는 전자 장치(EA)의 외관을 구성한다. 수납 부재(BM)는 윈도우(WM)와 결합되어 내부 공간을 정의한다.Referring again to FIG. 5b, the outer case (EDC) can be combined with the window (WM). The outer case (EDC) forms the outer appearance of the electronic device (EA). The storage member (BM) is combined with the window (WM) to define the internal space.

외부 케이스(EDC)는 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 외부 케이스(EDC)는 글라스, 플라스틱, 메탈로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다. 외부 케이스(EDC)는 내부 공간에 수용된 전자 장치(EA)의 구성들을 외부 충격으로부터 안정적으로 보호할 수 있다. 외부 케이스(EDC)가 제공하는 내부 공간에는 전자 장치(EA)를 구성하는 각종 구성들이 수용될 수 있다.The outer case (EDC) may include a material having relatively high rigidity. For example, the outer case (EDC) may include a plurality of frames and/or plates made of glass, plastic, and metal. The outer case (EDC) may stably protect components of the electronic device (EA) accommodated in the internal space from external impact. Various components that constitute the electronic device (EA) may be accommodated in the internal space provided by the outer case (EDC).

도 6a 내지 도 6c는 본 발명의 일 실시예에 따른 전자 패널의 일부 구성들을 도시한 평면도들이다. 용이한 설명을 위해 도 6a에는 표시 유닛(DPU)의 평면도를 간략히 도시하였고, 도 6b에는 입력 감지 유닛(ISU)의 평면도를 간략히 도시하였다. 도 6c에는 본 발명의 일 실시예에 따른 입력 감지 유닛(ISU_P)의 평면도를 간략히 도시하였다. 이하, 도 6a 내지 도 6c를 참조하여 본 발명에 대해 설명한다. 한편, 도 1 내지 도 5b에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.FIGS. 6A to 6C are plan views illustrating some components of an electronic panel according to an embodiment of the present invention. For easy explanation, FIG. 6A briefly illustrates a plan view of a display unit (DPU), and FIG. 6B briefly illustrates a plan view of an input detection unit (ISU). FIG. 6C briefly illustrates a plan view of an input detection unit (ISU_P) according to an embodiment of the present invention. Hereinafter, the present invention will be described with reference to FIGS. 6A to 6C. Meanwhile, components identical to those described in FIGS. 1 to 5B will be given the same reference numerals and duplicate descriptions will be omitted.

도 6a에 도시된 것과 같이, 표시 유닛(DPU)은 복수의 신호 라인들(GL, DL, PL), 복수의 화소들(PX), 전원 패턴(VDD), 및 복수의 표시 패널 패드들(DPD)을 포함할 수 있다. 표시 패널 유닛(DPU)의 구성들은 베이스 기판(BS) 상에 배치될 수 있다. 도 6a에는 용이한 설명을 위해 하나의 화소(PX)에 대한 신호 회로도를 간략히 도시하였고, 하나의 화소(PX)에 연결된 신호 라인들(GL, DL, PL)을 표시하였다.As illustrated in FIG. 6A, the display unit (DPU) may include a plurality of signal lines (GL, DL, PL), a plurality of pixels (PX), a power pattern (VDD), and a plurality of display panel pads (DPD). The components of the display panel unit (DPU) may be arranged on a base substrate (BS). For easy explanation, FIG. 6A briefly illustrates a signal circuit diagram for one pixel (PX), and indicates signal lines (GL, DL, PL) connected to one pixel (PX).

베이스 기판(BS)은 제1 영역(AA1) 및 제1 주변 영역(NAA1)을 포함하는 전면(IS1)을 제공할 수 있다. 본 실시예에서, 제1 영역(AA1)은 액티브 영역(AA: 도 5b 참조)과 대응되고 제1 주변 영역(NAA1)은 주변 영역(NAA: 도 5b 참조)과 대응될 수 있다.The base substrate (BS) can provide a front surface (IS1) including a first area (AA1) and a first peripheral area (NAA1). In the present embodiment, the first area (AA1) can correspond to an active area (AA: see FIG. 5b) and the first peripheral area (NAA1) can correspond to a peripheral area (NAA: see FIG. 5b).

신호 라인들(GL, DL, PL)은 스캔 라인(GL), 데이터 라인(DL), 및 전원 라인(PL)을 포함할 수 있다. 스캔 라인(GL)은 화소(PX)에 스캔 신호를 전달한다. 화소(PX)는 스캔 신호에 응답하여 온/오프될 수 있다. 데이터 라인(DL)은 화소(PX)에 데이터 신호를 전달한다. 화소(PX)는 데이터 신호에 응답하여 광을 표시할 수 있다. 전원 라인(PL)은 화소(PX)에 전원 신호(이하, 제1 전원 신호)를 전달한다.The signal lines (GL, DL, PL) may include a scan line (GL), a data line (DL), and a power line (PL). The scan line (GL) transmits a scan signal to the pixel (PX). The pixel (PX) can be turned on/off in response to the scan signal. The data line (DL) transmits a data signal to the pixel (PX). The pixel (PX) can display light in response to the data signal. The power line (PL) transmits a power signal (hereinafter, referred to as a first power signal) to the pixel (PX).

한편, 이는 예시적으로 도시한 것이고, 신호 라인들(GL, DL, PL)은 스캔 라인(GL), 데이터 라인(DL), 및 전원 라인(PL) 외에 화소(PX)에 추가적으로 연결된 다른 신호 라인을 더 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.Meanwhile, this is an example, and the signal lines (GL, DL, PL) may further include other signal lines additionally connected to the pixel (PX) in addition to the scan line (GL), the data line (DL), and the power line (PL), and are not limited to any one embodiment.

화소(PX)는 복수로 구비되어 제1 영역(AA1) 내에 배열될 수 있다. 본 실시예에서는 복수의 화소들 중 하나의 화소(PX)의 신호 회로도를 예시적으로 도시하였다. 화소(PX)는 제1 박막 트랜지스터(TR1), 커패시터(CP), 제2 박막 트랜지스터(TR2), 및 발광 소자(EE)를 포함할 수 있다.The pixels (PX) may be provided in multiple numbers and arranged within the first area (AA1). In this embodiment, a signal circuit diagram of one pixel (PX) among the multiple pixels is illustrated as an example. The pixel (PX) may include a first thin film transistor (TR1), a capacitor (CP), a second thin film transistor (TR2), and a light-emitting element (EE).

제1 박막 트랜지스터(TR1)는 화소(PX)의 온-오프를 제어하는 스위칭 소자일 수 있다. 제1 박막 트랜지스터(TR1)는 스캔 라인(GL)을 통해 전달된 스캔 신호에 응답하여 데이터 라인(DL)을 통해 전달된 데이터 신호를 전달 또는 차단할 수 있다.The first thin film transistor (TR1) may be a switching element that controls the on-off of a pixel (PX). The first thin film transistor (TR1) may transmit or block a data signal transmitted through a data line (DL) in response to a scan signal transmitted through a scan line (GL).

커패시터(CP)는 제1 박막 트랜지스터(TR1)와 전원 라인(PL)에 연결된다. 커패시터(CP)는 제1 박막 트랜지스터(TR1)로부터 전달된 데이터 신호와 전원 라인(PL)에 인가된 제1 전원 신호 사이의 차이에 대응하는 전하량을 충전한다.A capacitor (CP) is connected to the first thin film transistor (TR1) and the power line (PL). The capacitor (CP) charges an amount of charge corresponding to the difference between the data signal transmitted from the first thin film transistor (TR1) and the first power signal applied to the power line (PL).

제2 박막 트랜지스터(TR2)는 제1 박막 트랜지스터(TR1), 커패시터(CP), 및 발광 소자(EE)에 연결된다. 제2 박막 트랜지스터(TR2)는 커패시터(CP)에 저장된 전하량에 대응하여 발광 소자(EE)에 흐르는 구동전류를 제어한다. 커패시터(CP)에 충전된 전하량에 따라 제2 박막 트랜지스터(TR2)의 턴-온 시간이 결정될 수 있다. 제2 박막 트랜지스터(TR2)는 턴-온 시간 동안 전원 라인(PL)을 통해 전달된 제1 전원 신호를 발광 소자(EE)에 제공한다.A second thin film transistor (TR2) is connected to the first thin film transistor (TR1), the capacitor (CP), and the light emitting element (EE). The second thin film transistor (TR2) controls a driving current flowing to the light emitting element (EE) in response to the amount of charge stored in the capacitor (CP). The turn-on time of the second thin film transistor (TR2) can be determined according to the amount of charge charged in the capacitor (CP). The second thin film transistor (TR2) provides a first power signal transmitted through the power line (PL) to the light emitting element (EE) during the turn-on time.

발광 소자(EE)는 전기적 신호에 따라 광을 발생시키거나 광량을 제어할 수 있다. 예를 들어, 발광 소자(EE)는 유기발광소자, 양자점 발광소자, 전기 영동 소자, 또는 전기 습윤 소자를 포함할 수 있다.A light-emitting element (EE) can generate light or control the amount of light in response to an electrical signal. For example, the light-emitting element (EE) can include an organic light-emitting element, a quantum dot light-emitting element, an electrophoretic element, or an electrowetting element.

발광 소자(EE)는 전원 단자(VSS)와 연결되어 전원 라인(PL)이 제공하는 제1 전원 신호와 상이한 전원 신호(이하, 제2 전원 신호)를 제공받는다. 발광 소자(EMD)에는 제2 박막 트랜지스터(TR2)로부터 제공되는 전기적 신호와 제2 전원 신호 사이의 차이에 대응하는 구동 전류가 흐르게 되고, 발광 소자(EE)는 구동 전류에 대응하는 광을 생성할 수 있다. 한편, 이는 예시적으로 도시한 것이고, 화소(PX)는 다양한 구성과 배열을 가진 전자 소자들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.The light-emitting element (EE) is connected to a power terminal (VSS) and receives a power signal (hereinafter, a second power signal) that is different from a first power signal provided by a power line (PL). A driving current corresponding to a difference between an electrical signal provided from a second thin film transistor (TR2) and the second power signal flows through the light-emitting element (EMD), and the light-emitting element (EE) can generate light corresponding to the driving current. Meanwhile, this is merely an example, and the pixel (PX) can include electronic elements having various configurations and arrangements and is not limited to any one embodiment.

전원 패턴(VDD)은 제1 주변 영역(NAA1)에 배치된다. 본 실시예에서, 전원 패턴(VDD)은 복수의 전원 라인들(PL)과 접속된다. 이에 따라, 표시 패널 유닛(DPU)은 전원 패턴(VDD)을 포함함으로써, 복수의 화소들에 동일한 제1 전원 신호를 제공할 수 있다.The power pattern (VDD) is arranged in the first peripheral area (NAA1). In the present embodiment, the power pattern (VDD) is connected to a plurality of power lines (PL). Accordingly, the display panel unit (DPU) can provide the same first power signal to a plurality of pixels by including the power pattern (VDD).

표시 패널 패드들(DPD)은 제1 주변 영역(NAA1)에 배치된다. 상술한 바와 같이, 제2 회로 기판(CB2: 도 5b 참조)은 표시 패널 패드들(DPD)을 통해 표시 패널 유닛(DPU)과 전기적으로 연결된다. 표시 패널 패드들(DPD)은 화소(PX)에 연결된 신호 라인들 중 어느 하나와 연결될 수 있다. 예를 들어, 표시 패널 패드들(DPD)은 데이터 라인(DL)에 연결된 패드(PDD1) 및 전원 패턴(VDD)에 연결된 패드(PDD2)를 포함할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 표시 패널 패드들(DPD)은 스캔 라인(GL)에 연결된 패드나, 미 도시된 신호 라인들에 연결된 패드들을 더 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.Display panel pads (DPD) are arranged in the first peripheral area (NAA1). As described above, the second circuit board (CB2: see FIG. 5b) is electrically connected to the display panel unit (DPU) through the display panel pads (DPD). The display panel pads (DPD) may be connected to any one of the signal lines connected to the pixel (PX). For example, the display panel pads (DPD) may include a pad (PDD1) connected to the data line (DL) and a pad (PDD2) connected to the power pattern (VDD). However, this is merely an example, and the display panel pads (DPD) may further include pads connected to the scan line (GL) or pads connected to signal lines not illustrated, and are not limited to any one embodiment.

도 6b를 참조하면, 입력 감지 유닛(ISU)은 베이스 기판(BS) 상에 배치된다. 입력 감지 유닛(ISU)은 표시 패널 유닛(DPU) 상에 배치되거나, 표시 패널 유닛(DPU)과 베이스 기판(BS) 사이에 배치되거나, 베이스 기판(BS)을 사이에 두고 표시 패널 유닛(DPU)으로부터 이격되어 배치될 수도 있다. 본 실시예에서 베이스 기판(BS)은 상부 절연층(TFL)과 대응될 수 있다.Referring to FIG. 6b, the input detection unit (ISU) is disposed on the base substrate (BS). The input detection unit (ISU) may be disposed on the display panel unit (DPU), disposed between the display panel unit (DPU) and the base substrate (BS), or disposed spaced apart from the display panel unit (DPU) with the base substrate (BS) interposed therebetween. In the present embodiment, the base substrate (BS) may correspond to the upper insulating layer (TFL).

입력 감지 유닛(ISU)은 복수의 제1 전극들(TE1), 복수의 제2 전극들(TE2), 복수의 제3 전극들(GE), 복수의 신호 라인들(TL11, TL12, TL21, TL22, TL3), 및 복수의 입력 감지 패드들(TPD1, TPD2)을 포함한다. The input sensing unit (ISU) includes a plurality of first electrodes (TE1), a plurality of second electrodes (TE2), a plurality of third electrodes (GE), a plurality of signal lines (TL11, TL12, TL21, TL22, TL3), and a plurality of input sensing pads (TPD1, TPD2).

제1 전극들(TE1), 제2 전극들(TE2), 및 제3 전극들(GE)은 제1 영역(AA2)에 배치된다. 제1 영역(AA2)은 표시 패널 유닛(DPU)의 제1 영역(AA1)과 중첩하며, 전자 패널(EP)의 액티브 영역(AA)에 대응될 수 있다. The first electrodes (TE1), the second electrodes (TE2), and the third electrodes (GE) are arranged in a first area (AA2). The first area (AA2) overlaps with the first area (AA1) of the display panel unit (DPU) and may correspond to the active area (AA) of the electronic panel (EP).

신호 라인들(TL11, TL12, TL21, TL22, TL3) 및 입력 감지 패드들(TPD1, TPD2)은 제2 영역(NAA2)에 배치된다. 제2 영역(NAA2)은 표시 패널 유닛(DPU)의 제1 주변 영역(NAA1)과 중첩하며, 전자 패널(EP)의 주변 영역(NAA)에 대응될 수 있다.Signal lines (TL11, TL12, TL21, TL22, TL3) and input detection pads (TPD1, TPD2) are arranged in a second area (NAA2). The second area (NAA2) overlaps with a first peripheral area (NAA1) of the display panel unit (DPU) and may correspond to a peripheral area (NAA) of the electronic panel (EP).

신호 라인들(TL11, TL12, TL21, TL22, TL3)은 복수의 제1 감지 라인들(TL11, TL12), 복수의 제2 감지 라인들(TL21, TL22), 및 제3 감지 라인(TL3)을 포함할 수 있다. 입력 감지 패드들(TPD1, TPD2)은 도 5b에 도시된 입력 감지 패드들(TPD)과 대응될 수 있다. 입력 감지 패드들(TPD1, TPD2)은 분리된 영역들에 배치된 제1 감지 패드 그룹(TPD1) 및 제2 감지 패드 그룹(TPD2)을 포함할 수 있다. The signal lines (TL11, TL12, TL21, TL22, TL3) may include a plurality of first sensing lines (TL11, TL12), a plurality of second sensing lines (TL21, TL22), and a third sensing line (TL3). The input sensing pads (TPD1, TPD2) may correspond to the input sensing pads (TPD) illustrated in FIG. 5B. The input sensing pads (TPD1, TPD2) may include a first sensing pad group (TPD1) and a second sensing pad group (TPD2) arranged in separate areas.

제1 전극들(TE1)은 제1 방향(DR1)을 따라 배열된다. 제1 전극들(TE1) 각각은 제2 방향(DR2)을 따라 연장된다. 제1 전극들(TE1) 각각은 복수의 제1 센서 패턴들(SP1) 및 복수의 제1 연결 패턴들(BP1)을 포함할 수 있다.The first electrodes (TE1) are arranged along the first direction (DR1). Each of the first electrodes (TE1) extends along the second direction (DR2). Each of the first electrodes (TE1) may include a plurality of first sensor patterns (SP1) and a plurality of first connection patterns (BP1).

제1 센서 패턴들(SP1) 및 제1 연결 패턴들(BP1)은 각각 제2 방향(DR2)을 따라 배열된다. 제1 연결 패턴들(BP1)은 제1 센서 패턴들(SP1) 사이에 각각 배치된다. 제1 센서 패턴들(SP1)은 제1 연결 패턴들(BP1)을 통해 전기적으로 연결된다.The first sensor patterns (SP1) and the first connection patterns (BP1) are respectively arranged along the second direction (DR2). The first connection patterns (BP1) are respectively arranged between the first sensor patterns (SP1). The first sensor patterns (SP1) are electrically connected through the first connection patterns (BP1).

제1 감지 라인들(TL1)은 제1 전극들(TE1)에 각각 연결된다. 제1 감지 라인들(TL1)은 패드들(PD) 중 제1 전극들(TE1) 각각에 대응되는 패드들에 제1 전극들(TE1)을 각각 연결한다. The first sensing lines (TL1) are respectively connected to the first electrodes (TE1). The first sensing lines (TL1) respectively connect the first electrodes (TE1) to the pads corresponding to the first electrodes (TE1) among the pads (PD).

본 실시예에서, 제1 감지 라인들(TL1)은 제1 하부 서브 라인들(TL11) 및 제2 하부 서브 라인들(TL12)을 포함할 수 있다. 제1 하부 서브 라인들(TL11)은 제1 전극들(TE1) 중 일부와 제1 패드들 중 일부(T11)를 연결한다. 제2 하부 서브 라인들(TL12)은 제1 전극들(TE1) 중 나머지와 제1 패드들 중 나머지(T12)를 연결한다. In the present embodiment, the first sensing lines (TL1) may include first lower sub-lines (TL11) and second lower sub-lines (TL12). The first lower sub-lines (TL11) connect some of the first electrodes (TE1) to some of the first pads (T11). The second lower sub-lines (TL12) connect the remainder of the first electrodes (TE1) to the remainder of the first pads (T12).

제1 감지 라인들(TL1)은 제1 패드들(T11, T12)을 통해 제공되는 전기적 신호를 제1 전극들(TE1)에 전달하거나 제1 전극들(TE1)로부터 제공되는 전기적 신호를 제1 패드들(T11, T12)을 통해 외부로 전달할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 제1 패드들(T11, T12)은 표시 패널 패드들(DPD)의 일 측에 연속적으로 배열될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.The first sensing lines (TL1) can transmit an electrical signal provided through the first pads (T11, T12) to the first electrodes (TE1) or transmit an electrical signal provided from the first electrodes (TE1) to the outside through the first pads (T11, T12). However, this is merely an example, and the first pads (T11, T12) may be arranged continuously on one side of the display panel pads (DPD), and are not limited to any one embodiment.

제2 전극들(TE2)은 제2 방향(DR2)을 따라 배열된다. 제2 전극들(TE2) 각각은 제1 방향(DR1)을 따라 연장된다. 제2 전극들(TE2) 각각은 복수의 제2 센서 패턴들(SP2) 및 복수의 제2 연결 패턴들(BP2)을 포함할 수 있다.The second electrodes (TE2) are arranged along the second direction (DR2). Each of the second electrodes (TE2) extends along the first direction (DR1). Each of the second electrodes (TE2) may include a plurality of second sensor patterns (SP2) and a plurality of second connection patterns (BP2).

제2 센서 패턴들(SP2) 및 제2 연결 패턴들(BP2)은 제1 방향(DR1)을 따라 배열된다. 제2 연결 패턴들(BP2)은 제2 센서 패턴들(SP2) 사이에 각각 배치된다. 제2 센서 패턴들(SP2)은 제2 연결 패턴들(BP2)을 통해 전기적으로 연결된다.The second sensor patterns (SP2) and the second connection patterns (BP2) are arranged along the first direction (DR1). The second connection patterns (BP2) are respectively arranged between the second sensor patterns (SP2). The second sensor patterns (SP2) are electrically connected through the second connection patterns (BP2).

제2 감지 라인들(TL21, TL22)은 제2 전극들(TE2)에 각각 연결된다. 제2 감지 라인들(TL21, TL22)은 제2 전극들(TE2)과 제2 감지 패드들(T21, T22)을 연결한다. 제2 감지 라인들(TL21, TL22)은 제1 서브 라인들(TL21) 및 제2 서브 라인들(TL24)을 포함할 수 있다. The second sensing lines (TL21, TL22) are respectively connected to the second electrodes (TE2). The second sensing lines (TL21, TL22) connect the second electrodes (TE2) and the second sensing pads (T21, T22). The second sensing lines (TL21, TL22) may include first sub-lines (TL21) and second sub-lines (TL24).

제1 서브 라인들(TL21)은 제1 영역(AA)의 좌 측에 배치되어 제2 전극들(TE2) 중 일부와 연결될 수 있다. 제1 서브 라인들(TL21)은 제2 전극들(TE2) 중 일부의 일 측들에 각각 연결된다. 본 실시예에서, 제1 서브 라인들(TL21)은 제2 전극들(TE2) 중 홀수 번째 행들에 배치된 전극들의 일 측들에 각각 연결된 것으로 예시적으로 도시되었다. 이에 대한 상세한 설명은 생략하기로 한다.The first sub-lines (TL21) may be arranged on the left side of the first area (AA) and may be connected to some of the second electrodes (TE2). The first sub-lines (TL21) are respectively connected to one side of some of the second electrodes (TE2). In the present embodiment, the first sub-lines (TL21) are exemplarily illustrated as being respectively connected to one side of the electrodes arranged in odd rows among the second electrodes (TE2). A detailed description thereof will be omitted.

제2 서브 라인들(TL22)은 제1 영역(AA)의 우 측에 배치되어 제2 전극들(TE2) 중 다른 일부와 연결될 수 있다. 제2 서브 라인들(TL22)은 제2 전극들(TE2) 중 나머지의 타 측들에 각각 연결된다. 본 실시예에서, 제2 서브 라인들(TL22)은 제2 전극들(TE2) 중 짝수 번째 행들에 배치된 전극들의 타 측들에 각각 연결된 것으로 예시적으로 도시되었다. 타 측들은 일 측들과 제1 방향(DR1)에서 대향될 수 있다. The second sub-lines (TL22) may be arranged on the right side of the first region (AA) and may be connected to other portions of the second electrodes (TE2). The second sub-lines (TL22) are respectively connected to other sides of the remaining second electrodes (TE2). In the present embodiment, the second sub-lines (TL22) are exemplarily illustrated as being respectively connected to other sides of the electrodes arranged in even rows among the second electrodes (TE2). The other sides may be opposite to the first sides in the first direction (DR1).

제2 전극들(TE2) 중 제2 서브 라인들(TL22)에 연결된 전극들은 제1 서브 라인들(TL21)에 연결되지 않은 전극들일 수 있다. 즉, 본 실시예에서, 제2 전극들(TE2) 각각은 제1 서브 라인들(TL21)과 제2 서브 라인들(TL22) 중 어느 하나의 라인에 선택적으로 연결될 수 있다. 이에 대한 상세한 설명은 생략하기로 한다.Among the second electrodes (TE2), the electrodes connected to the second sub-lines (TL22) may be electrodes that are not connected to the first sub-lines (TL21). That is, in the present embodiment, each of the second electrodes (TE2) may be selectively connected to either one of the first sub-lines (TL21) and the second sub-lines (TL22). A detailed description thereof will be omitted.

제2 감지 라인들(TL21, TL22)은 제2 감지 패드들(T21, T22)을 통해 제공되는 전기적 신호를 제2 전극들(TE2)에 전달하거나 제2 전극들(TE2)로부터 제공되는 전기적 신호를 제2 감지 패드들(T21, T22)을 통해 외부로 전달할 수 있다.The second detection lines (TL21, TL22) can transmit electrical signals provided through the second detection pads (T21, T22) to the second electrodes (TE2) or transmit electrical signals provided from the second electrodes (TE2) to the outside through the second detection pads (T21, T22).

제2 전극들(TE2)은 제1 전극들(TE1)과 상이한 전기적 신호를 제공받을 수 있다. 이때, 제2 전극들(TE2)은 제1 전극들(TE1)과 전계를 형성할 수 있다. 입력 감지 유닛(ISU)은 제2 전극들(TE2)과 제1 전극들(TE1) 상호간에 형성되는 정전 용량의 변화를 통해 외부 입력(TC: 도 4 참조)을 감지할 수 있다.The second electrodes (TE2) can receive an electrical signal different from that of the first electrodes (TE1). At this time, the second electrodes (TE2) can form an electric field with the first electrodes (TE1). The input detection unit (ISU) can detect an external input (TC: see FIG. 4) through a change in electrostatic capacitance formed between the second electrodes (TE2) and the first electrodes (TE1).

또는, 제2 전극들(TE2)은 제1 전극들(TE1)과 동일한 전기적 신호를 제공받을 수 있다. 이때, 입력 감지 유닛(ISU)은 제2 전극들(TE2)과 제1 전극들(TE1) 각각이 형성하는 정전 용량의 외부 입력(TC)에 따른 변화를 통해 외부 터치(TC)를 감지할 수 있다.Alternatively, the second electrodes (TE2) may be provided with the same electrical signal as the first electrodes (TE1). At this time, the input detection unit (ISU) may detect an external touch (TC) through a change in the electrostatic capacitance formed by each of the second electrodes (TE2) and the first electrodes (TE1) according to the external input (TC).

제3 전극들(GE)은 제2 방향(DR2)을 따라 배열된다. 제3 전극들(GE) 각각은 제1 방향(DR1)을 따라 연장된다. 제3 전극들(GE) 각각은 복수의 도전 패턴들(GP) 및 복수의 도전 연결 패턴들(GBP)을 포함할 수 있다.The third electrodes (GE) are arranged along the second direction (DR2). Each of the third electrodes (GE) extends along the first direction (DR1). Each of the third electrodes (GE) may include a plurality of conductive patterns (GP) and a plurality of conductive connection patterns (GBP).

도전 패턴들(GE) 및 도전 연결 패턴들(GBP)은 제1 방향(DR1)을 따라 배열된다. 도전 연결 패턴들(GBP)은 도전 패턴들(GP) 사이에 각각 배치된다. 한편, 이는 예시적으로 도시한 것이고, 제3 전극들(GE)은 제1 방향(DR1)을 따라 배열될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.The challenge patterns (GE) and the challenge connection patterns (GBP) are arranged along the first direction (DR1). The challenge connection patterns (GBP) are respectively arranged between the challenge patterns (GP). Meanwhile, this is illustrated as an example, and the third electrodes (GE) may also be arranged along the first direction (DR1) and are not limited to any one embodiment.

제3 전극들(GE)은 제2 전극들(TE2)로부터 평면상에서 이격될 수 있다. 도전 패턴들(GP) 각각은 제2 센서 패턴들(SP2) 각각에 의해 에워싸일 수 있다. 구체적으로, 도전 패턴들(GP) 각각은 제2 센서 패턴들(SP2) 각각에 정의된 개구부 내에 배치될 수 있다. 도전 연결 패턴들(GBP)은 제2 연결 패턴들(BP2)과 평면상에서 비 중첩하도록 배치될 수 있다. 이에 대한 상세한 설명은 후술하기로 한다. 다만, 이는 예시적으로 도시한 것이고, 제1 내지 제3 전극들(TE1, TE2, GE) 각각은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.The third electrodes (GE) may be spaced apart from the second electrodes (TE2) in a plane. Each of the conductive patterns (GP) may be surrounded by each of the second sensor patterns (SP2). Specifically, each of the conductive patterns (GP) may be arranged within an opening defined in each of the second sensor patterns (SP2). The conductive connection patterns (GBP) may be arranged so as not to overlap with the second connection patterns (BP2) in a plane. A detailed description thereof will be given later. However, this is merely an example, and each of the first to third electrodes (TE1, TE2, GE) may have various shapes and is not limited to any one embodiment.

제3 감지 라인(TL3)은 제3 전극들(GE)에 각각 연결된다. 제3 감지 라인(TL3)은 제3 패드들(T31, T32)과 제3 전극들(GE)을 연결한다. 제3 패드들(T31, T32)은 서로 이격되어 표시 패널 패드들(DPD)의 양 측에 각각 배치될 수 있다.The third sensing line (TL3) is connected to each of the third electrodes (GE). The third sensing line (TL3) connects the third pads (T31, T32) and the third electrodes (GE). The third pads (T31, T32) can be spaced apart from each other and arranged on each side of the display panel pads (DPD).

본 실시예에서, 제3 감지 라인(TL3)은 일체의 형상으로 제공될 수 있다. 이에 따라, 단일의 제3 감지 라인(TL3)을 통해 복수의 제3 전극들(GE)이 연결될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 제3 감지 라인(TL3)은 각각이 동일한 전기적 신호를 전달하는 복수의 라인들로 구비될 수도 있으며, 각각에 대응되는 패드들과 연결될 수 있다. 본 발명의 일 실시예에 따른 제3 감지 라인(TL3)은 다양한 형태로 제공될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.In the present embodiment, the third sensing line (TL3) may be provided in an integral shape. Accordingly, a plurality of third electrodes (GE) may be connected through a single third sensing line (TL3). However, this is merely an example, and the third sensing line (TL3) may be provided with a plurality of lines each transmitting the same electrical signal, and may be connected to pads corresponding to each. The third sensing line (TL3) according to one embodiment of the present invention may be provided in various forms, and is not limited to any one embodiment.

본 실시예에서, 제3 감지 라인(TL3)은 제3 전극들(GE) 중 일부의 일 측에 연결되고, 제3 전극들(GE) 중 나머지의 타 측에 연결된다. 구체적으로, 제3 감지 라인(TL3)은 제1 영역(AA1)의 좌 측에서 제3 전극들(GE) 중 일부와 연결되고, 제1 영역(AA1)의 우 측에서 제3 전극들(GE) 중 나머지와 연결될 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.In the present embodiment, the third sensing line (TL3) is connected to one side of some of the third electrodes (GE) and to the other side of the remaining third electrodes (GE). Specifically, the third sensing line (TL3) may be connected to some of the third electrodes (GE) on the left side of the first region (AA1) and to the remaining third electrodes (GE) on the right side of the first region (AA1). A detailed description thereof will be given later.

제3 감지 라인(TL3)은 제3 패드들(T31, T32)을 통해 제공되는 전기적 신호를 제3 전극들(GE)에 전달할 수 있다. 본 실시예에서, 제3 감지 라인(TL3)은 제1 감지 라인들(TL1)이나 제2 감지 라인들(TL2)과 상이한 전기적 신호를 전달할 수 있다.The third sensing line (TL3) can transmit an electrical signal provided through the third pads (T31, T32) to the third electrodes (GE). In the present embodiment, the third sensing line (TL3) can transmit an electrical signal different from the first sensing lines (TL1) or the second sensing lines (TL2).

예를 들어, 본 실시예에서, 제3 감지 라인(TL3)은 접지 전압을 전달할 수 있다. 이에 따라, 제3 전극들(GE)은 접지 전압을 유지할 수 있다. 제3 전극들(GE)은 표시 유닛(DPU)에 배치된 전기적 구성들과 제1 전극들(TE1) 또는 제2 전극들(TE2) 사이의 기생 커패시턴스 형성을 방지할 수 있다. 이에 따라, 입력 감지 유닛(ISU)과 표시 유닛(DPU)이 하나의 전자 패널(EP)을 구성하더라도, 표시 유닛(DPU)에 따른 입력 감지 유닛(ISU)에서의 노이즈 발생을 안정적으로 방지할 수 있어, 입력 감지 유닛(ISU)의 전기적 신뢰성이 향상되고 감도가 향상될 수 있다.For example, in the present embodiment, the third sensing line (TL3) can transmit a ground voltage. Accordingly, the third electrodes (GE) can maintain the ground voltage. The third electrodes (GE) can prevent the formation of parasitic capacitance between electrical components arranged in the display unit (DPU) and the first electrodes (TE1) or the second electrodes (TE2). Accordingly, even if the input sensing unit (ISU) and the display unit (DPU) constitute one electronic panel (EP), noise generation in the input sensing unit (ISU) according to the display unit (DPU) can be stably prevented, so that the electrical reliability of the input sensing unit (ISU) can be improved and the sensitivity can be improved.

한편, 본 실시예에 따른 입력 감지 유닛(ISU)은 제2 방향(DR2)의 반대 방향을 따라 순차적으로 배열된 복수의 행 전극들(CLE)을 포함할 수 있다. 행 전극들(CLE) 각각은 제2 전극(TE2)과 제3 전극(GE)에 의해 정의될 수 있다. 구체적으로, 본 실시예에서 하나의 행 전극은 제1 방향(DR1)을 따라 연장된 하나의 제2 전극(TE2) 및 제2 전극(TE2)의 제2 센서 패턴(SP2)에 의해 에워싸이는 도전 패턴(GE)을 포함하는 제3 전극(GE)으로 구성될 수 있다.Meanwhile, the input sensing unit (ISU) according to the present embodiment may include a plurality of row electrodes (CLE) sequentially arranged along a direction opposite to the second direction (DR2). Each of the row electrodes (CLE) may be defined by a second electrode (TE2) and a third electrode (GE). Specifically, in the present embodiment, one row electrode may be composed of a second electrode (TE2) extending along the first direction (DR1) and a third electrode (GE) including a conductive pattern (GE) surrounded by a second sensor pattern (SP2) of the second electrode (TE2).

본 발명에 따르면, 하나의 행 전극에 있어서, 제1 방향(DR1)에서 대향되는 일 측과 타 측은 서로 다른 감지 라인들에 연결될 수 있다. 구체적으로, 하나의 행 전극의 일 측은 제2 감지 라인들(TL21, TL22)과 제3 감지 라인(TL3) 중 어느 하나에 연결되고, 타 측은 제2 감지 라인들(TL21, TL22)과 제3 감지 라인(TL3) 중 나머지 다른 하나에 연결된다.According to the present invention, in one row electrode, one side and the other side which are opposite in the first direction (DR1) can be connected to different sensing lines. Specifically, one side of one row electrode is connected to one of the second sensing lines (TL21, TL22) and the third sensing line (TL3), and the other side is connected to the remaining other one of the second sensing lines (TL21, TL22) and the third sensing line (TL3).

예를 들어, 하나의 행 전극의 제2 전극(TE2)의 좌 측에 제2 감지 라인들(TL21, TL22) 중 어느 하나가 연결되는 경우, 동일 행 전극의 제3 전극(GE)의 우 측에 제3 감지 라인(TL3)이 연결될 수 있다. 이때, 제2 전극(TE2)의 우 측이나 제3 전극(GE)의 좌 측에는 감지 라인들이 연결되지 않을 수 있다.For example, when one of the second sensing lines (TL21, TL22) is connected to the left side of the second electrode (TE2) of one row electrode, the third sensing line (TL3) may be connected to the right side of the third electrode (GE) of the same row electrode. At this time, sensing lines may not be connected to the right side of the second electrode (TE2) or the left side of the third electrode (GE).

또는 하나의 행 전극의 제2 전극(TE2)의 우 측에 제2 감지 라인들(TL21, TL22) 중 어느 하나가 연결되는 경우, 동일 행 전극의 제3 전극(GE)의 좌 측에 제3 감지 라인(TL3)이 연결될 수 있다. 이때, 제2 전극(TE2)의 좌 측이나 제3 전극(GE)의 우 측에는 감지 라인들이 연결되지 않을 수 있다.Alternatively, when one of the second sensing lines (TL21, TL22) is connected to the right side of the second electrode (TE2) of one row electrode, the third sensing line (TL3) may be connected to the left side of the third electrode (GE) of the same row electrode. In this case, sensing lines may not be connected to the left side of the second electrode (TE2) or the right side of the third electrode (GE).

한편, 도 6c에 도시된 것과 같이, 입력 감지 유닛(ISU_P)에 있어서, 제3 감지 라인(TL3)과 제3 패드(T3) 각각은 복수로 제공될 수도 있다. 복수의 제3 감지 라인들(TL3P)과 복수의 제3 패드들(T3P)은 대응되는 제3 전극들(GE)에 각각 연결될 수 있다. 복수의 제3 감지 라인들(TL3P)은 상술한 바와 같이, 제3 전극들(GE) 중 제2 감지 라인들(TL21, TL22)이 접속되지 않은 측들에 제2 감지 라인들(TL21, TL22)과 교번하여 접속될 수 있다. 이때, 제3 전극들(GE)은 액티브 영역(AA)에서의 노이즈를 감지하기 위한 전기적 신호들을 각각 제공받아, 위치에 따른 노이즈 발생 여부를 감지할 수 있다. 본 발명에 따르면, 입력 감지 유닛(ISU_P)은 다양한 구조로 설계될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.Meanwhile, as illustrated in FIG. 6c, in the input detection unit (ISU_P), each of the third detection line (TL3) and the third pad (T3) may be provided in plural. The plurality of third detection lines (TL3P) and the plurality of third pads (T3P) may be respectively connected to the corresponding third electrodes (GE). As described above, the plurality of third detection lines (TL3P) may be alternately connected to the second detection lines (TL21, TL22) on the sides of the third electrodes (GE) to which the second detection lines (TL21, TL22) are not connected. At this time, the third electrodes (GE) may each receive electrical signals for detecting noise in the active area (AA), thereby detecting whether noise is generated according to the location. According to the present invention, the input detection unit (ISU_P) may be designed in various structures and is not limited to any one embodiment.

도 7a 및 도 7b는 본 발명의 일 실시예에 따른 입력 감지 유닛들의 평면도들이다. 도 7a 및 도 7b에는 본 발명의 일 실시예에 따른 입력 감지 유닛들(ISU_N, ISU_H)의 평면도들을 간략히 도시하였다. 한편, 상술한 바와 같이, 제1 및 제2 하부 서브 라인들(TL11, TL12), 제1 및 제2 서브 감지 라인들(TL21, TL22) 각각은 대응되는 패드들(T11, T12, T21, T22)에 각각 연결되도록 서로 구분되는 복수의 라인들을 포함하나, 도 7a 및 도 7b에는 용이한 설명을 위해 감지 라인들(TL11, TL12, TL21, TL22) 각각을 그룹화된 단일의 라인들로 도시하였다. 이하, 도면들을 참조하여 본 발명에 대해 설명한다.도 7a 및 도 7b에 도시된 것과 같이, 입력 감지 유닛(IS_N, ISU_H)은 다양한 형상을 가질 수 있다. 예를 들어, 도 7b에 도시된 것과 같이, 입력 감지 유닛(ISU_N)은 소정의 노치부(NT)를 포함할 수 있다. 노치부(NT)는 베이스 기판(BS), 또는 표시 유닛(DPU: 도 6a 참조)의 일 측에 정의될 수 있다. 본 실시예에서, 노치부(NT)는 베이스 기판(BS) 중 제1 방향(DR1)을 따라 연장된 상 측 변의 일부가 제2 방향(DR2)의 반대 방향으로 함몰되어 정의된 것일 수 있다.FIGS. 7A and 7B are plan views of input sensing units according to an embodiment of the present invention. FIGS. 7A and 7B briefly illustrate plan views of input sensing units (ISU_N, ISU_H) according to an embodiment of the present invention. Meanwhile, as described above, each of the first and second lower sub-lines (TL11, TL12) and the first and second sub-sensing lines (TL21, TL22) includes a plurality of lines that are distinct from each other so as to be connected to corresponding pads (T11, T12, T21, T22), respectively. However, in FIGS. 7A and 7B, each of the sensing lines (TL11, TL12, TL21, TL22) is illustrated as a grouped single line for easy explanation. Hereinafter, the present invention will be described with reference to the drawings. As illustrated in FIGS. 7A and 7B, the input sensing units (IS_N, ISU_H) may have various shapes. For example, as illustrated in FIG. 7b, the input detection unit (ISU_N) may include a predetermined notch portion (NT). The notch portion (NT) may be defined on one side of the base substrate (BS) or the display unit (DPU: see FIG. 6a). In the present embodiment, the notch portion (NT) may be defined such that a portion of an upper side extending along the first direction (DR1) of the base substrate (BS) is sunken in a direction opposite to the second direction (DR2).

노치부(NT)가 정의됨에 따라, 제1 전극(TE1)의 일부, 제2 전극(TE2)의 일부, 및 제3 전극(GE)의 일부는 도 6b에 도시된 입력 감지 유닛(ISU)으로부터 제거될 수 있다. 본 실시예에 따른 행 전극들(CLE) 중 적어도 어느 하나는 노치부(NT)를 지나 연장될 수 있다. 본 실시예에서는 가장 상 측에 배치된 행 전극(CLE)이 노치부(NT)를 지나는 것으로 도시되었다.As the notch portion (NT) is defined, a portion of the first electrode (TE1), a portion of the second electrode (TE2), and a portion of the third electrode (GE) can be removed from the input sensing unit (ISU) illustrated in FIG. 6B. At least one of the row electrodes (CLE) according to the present embodiment can extend past the notch portion (NT). In the present embodiment, the row electrode (CLE) arranged at the uppermost side is illustrated as extending past the notch portion (NT).

예를 들어, 제1 전극(TE1) 중 일부는 노치부(NT)로 인해 노치부(NT)로부터 이격된 영역에서보다 작은 면적이나 길이를 가질 수 있다. 노치부(NT)로부터 제2 방향(DR2)으로 이격된 제1 전극(TE1)은 노치부(NT)로부터 제1 방향(DR1)으로 이격된 제1 전극(TE1)에 비해 짧은 길이와 작은 면적을 가질 수 있다.For example, some of the first electrodes (TE1) may have a smaller area or length than those spaced apart from the notch portion (NT) due to the notch portion (NT). The first electrode (TE1) spaced apart from the notch portion (NT) in the second direction (DR2) may have a shorter length and smaller area than the first electrode (TE1) spaced apart from the notch portion (NT) in the first direction (DR1).

또한, 예를 들어, 제2 전극(TE2) 중 일부는 노치부(NT)를 중심으로 좌 측 및 우 측으로 구분될 수 있다. 제2 전극(TE2) 중 노치부(NT)의 좌 측에 인접하는 제2 센서 패턴(SP2)과 노치부(NT)의 우 측에 인접하는 제2 센서 패턴(SP2) 사이를 연결하는 제2 연결 패턴(BP2N)은 노치부(NT)의 가장 자리를 따라 연장될 수 있다. 이에 따라, 제2 전극(TE2) 중 일부가 노치부(NT)에 의해 분리되더라도 제2 연결 패턴(BP2N)을 통해 전기적으로 연결될 수 있다.In addition, for example, some of the second electrodes (TE2) may be divided into left and right sides centered on the notch portion (NT). A second connection pattern (BP2N) connecting a second sensor pattern (SP2) adjacent to the left side of the notch portion (NT) of the second electrode (TE2) and a second sensor pattern (SP2) adjacent to the right side of the notch portion (NT) may extend along an edge of the notch portion (NT). Accordingly, even if some of the second electrodes (TE2) are separated by the notch portion (NT), they may be electrically connected through the second connection pattern (BP2N).

또한, 예를 들어, 제3 전극(GE)은 제2 전극(TE2)과 마찬가지로 노치부(NT)를 중심으로 좌 측 및 우 측으로 구분될 수 있다. 이에 따라, 노치부(NT)에 인접하는 도전 연결 패턴(GBPN)은 노치부(NT)의 가장 자리를 따라 연장되어 노치부(NT)를 사이에 두고 제1 방향(DR1)에서 이격된 두 도전 패턴들(GP)을 연결한다. 이에 따라, 제3 전극(GE) 중 일부가 노치부(NT)에 의해 분리되더라도 도전 연결 패턴(GBPN)을 통해 전기적으로 연결될 수 있다.In addition, for example, the third electrode (GE) can be divided into left and right sides centered on the notch portion (NT) like the second electrode (TE2). Accordingly, the conductive connection pattern (GBPN) adjacent to the notch portion (NT) extends along the edge of the notch portion (NT) to connect two conductive patterns (GP) spaced apart in the first direction (DR1) with the notch portion (NT) interposed therebetween. Accordingly, even if some of the third electrodes (GE) are separated by the notch portion (NT), they can be electrically connected through the conductive connection pattern (GBPN).

한편, 도 7b에 도시된 것과 같이, 입력 감지 유닛(ISU_H)은 소정의 홀(MH)을 더 포함할 수 있다. 홀(MH)은 제1 영역(AA2)에 정의되어 적어도 입력 감지 유닛(ISU_H)을 관통한다. 본 실시예에서, 홀(MH)은 입력 감지 유닛(ISU_H) 및 베이스 기판(BS)을 관통하는 것으로 도시되었다. 상술한 카메라 모듈(CMM: 도 5a 참조)이나 수광 모듈(LRM)과 같은 전자 모듈(EM: 도 5a 참조)은 홀(MH)과 중첩하여 배치될 수 있다.Meanwhile, as illustrated in FIG. 7b, the input sensing unit (ISU_H) may further include a predetermined hole (MH). The hole (MH) is defined in the first area (AA2) and penetrates at least the input sensing unit (ISU_H). In the present embodiment, the hole (MH) is illustrated as penetrating the input sensing unit (ISU_H) and the base substrate (BS). An electronic module (EM: see FIG. 5a), such as the camera module (CMM: see FIG. 5a) or the light receiving module (LRM), may be arranged to overlap the hole (MH).

제1 전극(TE1), 제2 전극(TE2), 및 제3 전극(GE) 중 적어도 일부는 홀(MH)과 인접하여 일부가 제거된 형상을 가질 수 있다. 본 실시예에서, 홀(MH)은 행 전극들(CLE) 중 최 상측으로부터 순차적으로 배열된 2 개의 행 전극들(CLE) 사이에 정의된 것으로 도시되었다.At least some of the first electrode (TE1), the second electrode (TE2), and the third electrode (GE) may have a shape in which a portion is removed and adjacent to the hole (MH). In the present embodiment, the hole (MH) is illustrated as being defined between two row electrodes (CLE) that are sequentially arranged from the uppermost side among the row electrodes (CLE).

본 실시예에서, 2 개의 제1 센서 패턴들(SP1), 2 개의 제2 센서 패턴들(SP2), 및 2 개의 도전 패턴들(GP)에 인접한다. 홀(MH)에 인접하는 2 개의 제1 센서 패턴들(SP1), 2 개의 제2 센서 패턴들(SP2), 및 2 개의 도전 패턴들(GP)은 주변 패턴들에 비해 상대적으로 작은 면적을 가질 수 있다. 2 개의 제1 센서 패턴들(SP1), 2 개의 제2 센서 패턴들(SP2), 및 2 개의 도전 패턴들(GP) 중 홀(MH)과 마주하는 변들은 홀(MH)의 가장자리를 따라 연장된 곡선 형상을 가질 수 있다.In the present embodiment, two first sensor patterns (SP1), two second sensor patterns (SP2), and two conductive patterns (GP) are adjacent to each other. The two first sensor patterns (SP1), the two second sensor patterns (SP2), and the two conductive patterns (GP) adjacent to the hole (MH) may have a relatively small area compared to the surrounding patterns. Among the two first sensor patterns (SP1), the two second sensor patterns (SP2), and the two conductive patterns (GP), the sides facing the hole (MH) may have a curved shape extending along the edge of the hole (MH).

본 발명에 따르면, 다양한 형상을 가진 입력 감지 유닛들(ISU, ISU_N, ISU_H)이 제공될 수 있다. 또한, 입력 감지 유닛들(ISU, ISU_N, ISU_H)의 다양한 형상에 대해서도 단일 행 전극에 대하여 서로 다른 위치에서 제2 감지 라인들(TL21, TL22)과 제3 감지 라인(TL3)에 각각 접속된 구조를 가질 수 있다. 이에 따라, 제3 감지 라인(TL3)과 제2 감지 라인들(TL21) 사이의 평면상에서의 중첩을 방지하고 전기적 신뢰성이 향상된 전자 장치가 제공될 수 있다.According to the present invention, input sensing units (ISU, ISU_N, ISU_H) having various shapes can be provided. In addition, for various shapes of the input sensing units (ISU, ISU_N, ISU_H), they can have a structure in which they are respectively connected to the second sensing lines (TL21, TL22) and the third sensing line (TL3) at different positions with respect to a single row electrode. Accordingly, an electronic device can be provided in which the overlap between the third sensing line (TL3) and the second sensing lines (TL21) on a plane is prevented and the electrical reliability is improved.

도 8a 및 도 8b는 본 발명의 일 실시예에 따른 입력 감지 유닛의 일부 영역들을 도시한 평면도들이다. 용이한 설명을 위해 도 8a에는 도 6b에 도시된 입력 감지 유닛(ISU: 도 6b 참조) 중 4 개의 행 전극들(CLE1, CLE2, CLE3, CLE4)의 우 측 영역을 도시하였고, 도 8b에는 이의 좌 측 영역을 도시하였다. 또한, 복수의 제1 서브 라인들(SL21) 중 일부(L11, L12, L2N)이하, 도 7a 및 도 7b를 참조하여 본 발명에 대해 설명한다. 한편, 도 1 내지 도 7b에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.FIGS. 8A and 8B are plan views illustrating some areas of an input detection unit according to an embodiment of the present invention. For easy explanation, FIG. 8A illustrates a right area of four row electrodes (CLE1, CLE2, CLE3, CLE4) among the input detection units (ISU: see FIG. 6B) illustrated in FIG. 6B, and FIG. 8B illustrates a left area thereof. In addition, some (L11, L12, L2N) of the plurality of first sub-lines (SL21) are described below with reference to FIGS. 7A and 7B, respectively. Meanwhile, the same reference numerals are given to the same configurations as those described in FIGS. 1 to 7B, and duplicate descriptions are omitted.

도 8a 및 도 8b에 도시된 것과 같이, 복수의 행 전극들 중 제1 내지 제4 행 전극들(CLE1, CLE2, CLE3, CLE4)은 제2 방향(DR2)의 반대 방향을 따라 순차적으로 배열된다. 본 실시예에서, 제1 및 제3 행 전극들(CLE1, CLE3)은 도 5b에 도시된 입력 감지 유닛(ISU) 중 홀수 행 전극들에 포함되고, 제2 및 제4 행 전극들(CLE2, CLE4)은 도 5b에 도시된 입력 감지 유닛(ISU) 중 짝수 행 전극들에 포함될 수 있다.As illustrated in FIGS. 8A and 8B, the first to fourth row electrodes (CLE1, CLE2, CLE3, CLE4) among the plurality of row electrodes are sequentially arranged along a direction opposite to the second direction (DR2). In the present embodiment, the first and third row electrodes (CLE1, CLE3) may be included in the odd-numbered row electrodes of the input sensing unit (ISU) illustrated in FIG. 5B, and the second and fourth row electrodes (CLE2, CLE4) may be included in the even-numbered row electrodes of the input sensing unit (ISU) illustrated in FIG. 5B.

제1 행 전극(CLE1)은 일 측에서 제2 감지 라인들(TL21, TL22) 중 어느 하나와 연결되고 타 측에서 제3 감지 라인(TL3)과 연결될 수 있다. 구체적으로, 도 7a를 참조하면, 제1 행 전극(CLE1)의 제3 전극(GE)의 우 측 단(GP1)은 제3 감지 라인(TL3)에 연결된다. 이에 반해, 제1 행 전극(CLE1)의 제2 전극(TE2)의 우 측 단(SP21R)은 제2 서브 라인(TL22)에 연결되지 않는다. 제1 행 전극(CLE1)의 제2 전극(TE2)의 우 측 단(SP21R)은 감지 라인들(TL22, TL3)로부터 이격된다. 이에 따라, 제3 감지 라인(TL3)은 제2 서브 라인(TL22)이나 제2 전극(TE2)과 중첩되지 않고 제3 전극(GE)에 안정적으로 접속될 수 있다.The first row electrode (CLE1) can be connected to one of the second sensing lines (TL21, TL22) on one side and to the third sensing line (TL3) on the other side. Specifically, referring to FIG. 7a, the right end (GP1) of the third electrode (GE) of the first row electrode (CLE1) is connected to the third sensing line (TL3). In contrast, the right end (SP21R) of the second electrode (TE2) of the first row electrode (CLE1) is not connected to the second sub-line (TL22). The right end (SP21R) of the second electrode (TE2) of the first row electrode (CLE1) is spaced from the sensing lines (TL22, TL3). Accordingly, the third sensing line (TL3) can be stably connected to the third electrode (GE) without overlapping with the second sub-line (TL22) or the second electrode (TE2).

도 8b를 참조하면, 제1 행 전극(CLE1)의 제2 전극(TE2)의 좌 측 단(SP21L)은 제1 서브 라인들(TL21) 중 어느 하나의 라인(L11)에 연결된다. 이때, 전자 장치(EA)는 제1 행 전극(CLE1)의 제2 전극(TE2)과 제1 서브 라인들(TL21) 중 하나의 라인(L11)을 연결하는 연결부(CP1)를 더 포함할 수 있다. 연결부(CP1)와 제1 행 전극(CLE1)의 제2 전극(TE2) 사이의 컨택부(CTS) 및 연결부(CP1)와 제1 서브 라인들(TL21) 중 하나의 라인(L11) 사이의 컨택부(CTL)를 통해 제1 행 전극(CLE1)의 제2 전극(TE2)의 좌 측 단(SP21L)과 라인(L11)은 각각 연결부(CP1)에 접속되어 전기적으로 연결된다. 이에 따라, 제1 행 전극(CLE1)의 제2 전극(TE2)은 제3 감지 라인(TL3)과의 접촉 없이 제1 서브 라인들(TL21) 중 하나의 라인(L11)에 안정적으로 연결될 수 있다.Referring to FIG. 8B, a left end (SP21L) of a second electrode (TE2) of a first row electrode (CLE1) is connected to a line (L11) of one of the first sub-lines (TL21). At this time, the electronic device (EA) may further include a connection portion (CP1) connecting the second electrode (TE2) of the first row electrode (CLE1) and a line (L11) of one of the first sub-lines (TL21). Through a contact portion (CTS) between the connection portion (CP1) and the second electrode (TE2) of the first row electrode (CLE1) and a contact portion (CTL) between the connection portion (CP1) and a line (L11) of one of the first sub-lines (TL21), the left end (SP21L) of the second electrode (TE2) of the first row electrode (CLE1) and the line (L11) are each connected to the connection portion (CP1) and electrically connected. Accordingly, the second electrode (TE2) of the first row electrode (CLE1) can be stably connected to one line (L11) of the first sub-lines (TL21) without contact with the third sensing line (TL3).

이에 반해, 제1 행 전극(CLE1)의 제3 전극(GE)의 좌 측 단(GP1R)은 제3 감지 라인(TL3)과 연결되지 않는다. 제1 행 전극(CLE1)의 제3 전극(GE)의 좌 측 단(GP1R)은 감지 라인들(TL21, TL3)로부터 이격된다. In contrast, the left end (GP1R) of the third electrode (GE) of the first row electrode (CLE1) is not connected to the third sensing line (TL3). The left end (GP1R) of the third electrode (GE) of the first row electrode (CLE1) is spaced from the sensing lines (TL21, TL3).

본 발명에 따르면, 제1 행 전극(CLE1) 내에서, 제3 감지 라인(TL3)과 제3 전극(GE) 사이의 접속과 대응되는 제2 감지 라인(L11) 사이의 접속은 서로 다른 측들에서 각각 이루어질 수 있다. 이에 따라, 제3 감지 라인(TL3)과 제2 전극(TE2) 사이의 중첩이 감소될 수 있다. 본 발명에 따르면, 제3 감지 라인(TL3)과 제2 감지 라인(L11) 사이의 간섭이 방지되고 전자 장치(EA)의 전기적 신뢰성이 향상될 수 있다.According to the present invention, within the first row electrode (CLE1), the connection between the third sensing line (TL3) and the third electrode (GE) and the corresponding connection between the second sensing line (L11) can be made on different sides, respectively. Accordingly, the overlap between the third sensing line (TL3) and the second electrode (TE2) can be reduced. According to the present invention, interference between the third sensing line (TL3) and the second sensing line (L11) can be prevented, and the electrical reliability of the electronic device (EA) can be improved.

마찬가지로, 도 8a 및 도 8b를 참조하면, 제2 내지 제4 행 전극들(CLE2, CLE3, CLE4) 각각에 있어서, 제3 감지 라인(TL3)과의 접속과 제2 감지 라인들(TL21, TL22)과의 접속은 서로 다른 위치에서 이루어질 수 있다. 제2 내지 제4 행 전극들(CLE2, CLE3, CLE4) 각각의 일 측들은 제2 감지 라인들(TL21, TL22) 중 어느 하나와 제3 감지 라인(TL3) 중 선택적으로 연결될 수 있다.Similarly, referring to FIGS. 8A and 8B, for each of the second to fourth row electrodes (CLE2, CLE3, CLE4), the connection with the third sensing line (TL3) and the connection with the second sensing lines (TL21, TL22) may be made at different positions. One side of each of the second to fourth row electrodes (CLE2, CLE3, CLE4) may be selectively connected to either one of the second sensing lines (TL21, TL22) or the third sensing line (TL3).

구체적으로, 제2 행 전극(CLE2)의 좌 측 단은 제3 감지 라인(TL3)에 연결되고, 제2 행 전극(CLE2)의 우 측 단은 제2 감지 라인들(TL21, TL22) 중 어느 하나의 라인(L21)에 연결될 수 있다. 제2 행 전극(CLE2)의 제3 전극(GE)의 좌 측 단(GP2L)은 제3 감지 라인(TL3)에 연결되고, 제2 행 전극(CLE2)의 제2 전극(TE2)의 좌 측 단(SP22L)은 제2 감지 라인들(TL21, TL22)과 연결되지 않는다. 이에 반해, 제2 행 전극(CLE2)의 제2 전극(TE2)의 우 측 단(SP22R)은 제2 감지 라인들(TL21, TL22) 중 어느 하나의 라인(L21)과 연결되고, 제2 행 전극(CLE2)의 제3 전극(GE)의 우 측 단(GP2R)은 제3 감지 라인(TL3)에 연결되지 않는다.Specifically, the left end of the second row electrode (CLE2) is connected to the third sensing line (TL3), and the right end of the second row electrode (CLE2) can be connected to one line (L21) of the second sensing lines (TL21, TL22). The left end (GP2L) of the third electrode (GE) of the second row electrode (CLE2) is connected to the third sensing line (TL3), and the left end (SP22L) of the second electrode (TE2) of the second row electrode (CLE2) is not connected to the second sensing lines (TL21, TL22). In contrast, the right end (SP22R) of the second electrode (TE2) of the second row electrode (CLE2) is connected to one line (L21) of the second sensing lines (TL21, TL22), and the right end (GP2R) of the third electrode (GE) of the second row electrode (CLE2) is not connected to the third sensing line (TL3).

본 발명에 있어서, 제3 행 전극(CLE3)은 제1 행 전극(CLE1)과 대응되는 연결구조를 가질 수 있다. 구체적으로, 제3 행 전극(CLE3)의 좌 측 단은 제2 감지 라인들(TL21, TL22) 중 어느 하나의 라인(L12)에 연결되고, 제3 행 전극(CLE3)의 우 측 단은 제3 감지 라인(TL3)에 연결될 수 있다. 이에 따라, 제3 행 전극(CLE3)의 제2 전극(TE2)의 우 측 단(SP23R)은 제2 감지 라인들(TL21, TL22) 중 어느 하나의 라인(L12)에 연결되고, 제3 행 전극(CLE3)의 제3 전극(GE)의 좌 측 단(GP3L)은 제3 감지 라인(TL3)에 연결된다. 제3 행 전극(CLE3)의 제2 전극(TE2)의 좌 측 단(SP23L)과 제3 행 전극(CLE3)의 제3 전극(GE)의 우 측 단(GP3R)은 감지 라인들(TL21, TL22, TL3)에 연결되지 않는다.In the present invention, the third row electrode (CLE3) may have a connection structure corresponding to the first row electrode (CLE1). Specifically, the left end of the third row electrode (CLE3) may be connected to one line (L12) of the second sensing lines (TL21, TL22), and the right end of the third row electrode (CLE3) may be connected to the third sensing line (TL3). Accordingly, the right end (SP23R) of the second electrode (TE2) of the third row electrode (CLE3) is connected to one line (L12) of the second sensing lines (TL21, TL22), and the left end (GP3L) of the third electrode (GE) of the third row electrode (CLE3) is connected to the third sensing line (TL3). The left end (SP23L) of the second electrode (TE2) of the third row electrode (CLE3) and the right end (GP3R) of the third electrode (GE) of the third row electrode (CLE3) are not connected to the sensing lines (TL21, TL22, TL3).

또한, 본 발명에 있어서, 제4 행 전극(CLE4)은 제2 행 전극(CLE2)과 대응되는 연결구조를 가질 수 있다. 구체적으로, 제4 행 전극(CLE4)의 좌 측 단은 제3 감지 라인(TL3)에 연결되고, 제2 행 전극(CLE4)의 우 측 단은 제2 감지 라인들(TL21, TL22) 중 어느 하나의 라인(L22)에 연결될 수 있다. In addition, in the present invention, the fourth row electrode (CLE4) may have a connection structure corresponding to the second row electrode (CLE2). Specifically, the left end of the fourth row electrode (CLE4) may be connected to the third sensing line (TL3), and the right end of the second row electrode (CLE4) may be connected to one line (L22) of the second sensing lines (TL21, TL22).

제2 행 전극(CLE4)의 제3 전극(GE)의 좌 측 단(GP4L)은 제3 감지 라인(TL3)에 연결되고, 제2 행 전극(CLE4)의 제2 전극(TE2)의 좌 측 단(SP24L)은 제2 감지 라인들(TL21, TL22)과 연결되지 않는다. 이에 반해, 제4 행 전극(CLE4)의 제2 전극(TE2)의 우 측 단(SP24R)은 제2 감지 라인들(TL21, TL22) 중 어느 하나의 라인(L22)과 연결되고, 제4 행 전극(CLE4)의 제3 전극(GE)의 우 측 단(GP4R)은 제3 감지 라인(TL3)에 연결되지 않는다.A left end (GP4L) of a third electrode (GE) of a second row electrode (CLE4) is connected to a third sensing line (TL3), and a left end (SP24L) of a second electrode (TE2) of a second row electrode (CLE4) is not connected to the second sensing lines (TL21, TL22). In contrast, a right end (SP24R) of a second electrode (TE2) of a fourth row electrode (CLE4) is connected to a line (L22) of one of the second sensing lines (TL21, TL22), and a right end (GP4R) of a third electrode (GE) of a fourth row electrode (CLE4) is not connected to the third sensing line (TL3).

본 발명에 따르면, 동일 행을 구성하는 제2 전극(TE2)과 제3 전극(GE3)은 서로 다른 위치에서 감지 라인들(TL21, TL22, TL3) 중 대응되는 라인들에 각각 연결될 수 있다. 이에 따라, 제2 전극(TE2)과 제2 감지 라인(TL21, TL22) 사이의 접속과 제3 전극(GE)과 제3 감지 라인(TL3) 사이의 접속은 평면상에서 비 중첩하도록 설계될 수 있다. According to the present invention, the second electrode (TE2) and the third electrode (GE3) constituting the same row can be respectively connected to corresponding lines among the sensing lines (TL21, TL22, TL3) at different positions. Accordingly, the connection between the second electrode (TE2) and the second sensing line (TL21, TL22) and the connection between the third electrode (GE) and the third sensing line (TL3) can be designed to not overlap on a plane.

본 발명에 따르면, 제3 감지 라인(TL3)과 다른 감지 라인들(TL11, TL12, TL21, TL22) 사이의 중첩이나 제3 전극(GE)과 다른 감지 라인들(TL11, TL12, TL21, TL22) 사이의 중첩이 감소될 수 있다. 이에 따라, 입력 감지 유닛(ISU)에서의 서로 다른 신호 라인들 사이에 발생될 수 있는 노이즈(noise) 등의 불량의 발생이 방지되고, 전기적 신뢰성이 향상될 수 있다.According to the present invention, the overlap between the third sensing line (TL3) and other sensing lines (TL11, TL12, TL21, TL22) or the overlap between the third electrode (GE) and other sensing lines (TL11, TL12, TL21, TL22) can be reduced. Accordingly, the occurrence of defects such as noise that may occur between different signal lines in the input sensing unit (ISU) can be prevented, and the electrical reliability can be improved.

도 9a는 도 8a에 도시된 Ⅰ-Ⅰ'를 따라 자른 영역을 도시한 단면도이다. 도 9b는 도 8a에 도시된 Ⅱ-Ⅱ'를 따라 자른 영역을 도시한 단면도이다. 이하, 도 9a 및 도 9b를 참조하여 본 발명에 대해 설명한다.FIG. 9a is a cross-sectional view illustrating a region cut along line I-I' illustrated in FIG. 8a. FIG. 9b is a cross-sectional view illustrating a region cut along line II-II' illustrated in FIG. 8a. Hereinafter, the present invention will be described with reference to FIGS. 9a and 9b.

도 9a 및 도 9b를 참조하면, 제1 행 전극(CLE1), 제2 행 전극(CLE2), 제3 감지 라인(TL3), 및 제2 서브 라인들(TL22, 이하 제2 감지 라인들)은 표시 유닛(DPU) 상에 배치된다. 용이한 설명을 위해 표시 유닛(DPU)을 구성하는 화소(PX: 도 6a 참조)나 신호 라인들(PL, DL, GL: 도 6a 참조)은 생략하여 도시하였다.Referring to FIGS. 9A and 9B, a first row electrode (CLE1), a second row electrode (CLE2), a third sensing line (TL3), and second sub-lines (TL22, hereinafter referred to as second sensing lines) are arranged on a display unit (DPU). For easy explanation, pixels (PX: see FIG. 6A) and signal lines (PL, DL, GL: see FIG. 6A) constituting the display unit (DPU) are omitted from the drawing.

본 실시예에 따르면, 도전 패턴(GP, GP1R), 제2 센서 패턴(SP2, SP21R), 제2 연결 패턴(BP2)은 도전 연결 패턴(GBP) 및 제1 연결 패턴(BP1)과 다른 층 상에 배치될 수 있다. 도전 패턴(GP, GP1R)은 절연층(SIL)을 관통하여 도전 연결 패턴(GBP)에 접속됨으로써, 제1 방향(DR1)을 따라 연장된 제3 전극(GE: 도 7a 참조)을 구성한다. According to the present embodiment, the conductive pattern (GP, GP1R), the second sensor pattern (SP2, SP21R), and the second connection pattern (BP2) can be arranged on a different layer from the conductive connection pattern (GBP) and the first connection pattern (BP1). The conductive pattern (GP, GP1R) penetrates the insulating layer (SIL) and is connected to the conductive connection pattern (GBP), thereby forming a third electrode (GE: see FIG. 7a) extending along the first direction (DR1).

제2 센서 패턴(SP2, SP21R)은 제2 연결 패턴(BP2)에 직접 연결됨으로써, 제1 방향(DR1)을 따라 연장된 제2 전극(TE2: 도 7a 참조)을 구성한다. 본 실시예에서 제2 센서 패턴(SP2, SP21R)은 제2 연결 패턴(BP2)과 연결되어 일체의 형상을 이루는 것으로 예시적으로 도시되었다.The second sensor pattern (SP2, SP21R) is directly connected to the second connection pattern (BP2), thereby forming a second electrode (TE2: see FIG. 7a) extending along the first direction (DR1). In the present embodiment, the second sensor pattern (SP2, SP21R) is exemplarily illustrated as being connected to the second connection pattern (BP2) to form an integral shape.

제1 연결 패턴(BP1)은 미 도시된 제1 센서 패턴(SP1: 도 7a 참조)이 절연층을 관통하여 접속됨으로써, 제2 전극(TE2)과 교차하는 제1 전극(TE1)을 구성한다. 한편, 본 발명에 따르면, 감지 라인들(TL22, TL3)은 제2 전극(TE2) 및 제3 전극(GE)과 동일한 층 상에 배치될 수 있다. The first connection pattern (BP1) is connected to the first sensor pattern (SP1: see FIG. 7a) that is not shown by penetrating the insulating layer, thereby forming the first electrode (TE1) that intersects the second electrode (TE2). Meanwhile, according to the present invention, the sensing lines (TL22, TL3) may be arranged on the same layer as the second electrode (TE2) and the third electrode (GE).

도 9a를 참조하면, 제1 행 전극(CLE1)의 제3 전극의 우 측 단(GP1R)은 제3 감지 라인(TL3)과 연결된다. 제3 감지 라인(TL3)은 제1 행 전극(CLE1)의 제3 전극의 우 측 단(GP1R)에 직접 연결됨으로써, 제1 행 전극(CLE1)의 제2 전극의 우 측 단(SP2R)과 평면상에서 중첩되지 않을 수 있다.Referring to FIG. 9a, the right end (GP1R) of the third electrode of the first row electrode (CLE1) is connected to the third sensing line (TL3). The third sensing line (TL3) is directly connected to the right end (GP1R) of the third electrode of the first row electrode (CLE1), so that it may not overlap in a plane with the right end (SP2R) of the second electrode of the first row electrode (CLE1).

도 9b를 참조하면, 제2 행 전극(CLE2)의 제2 전극의 우 측 단(SP22R)은 제2 감지 라인들(TL22) 중 대응되는 라인(L21)과 연결된다. 이때, 제2 행 전극(CLE2)과 대응되는 라인(L21)은 다른 층 상에 배치된 연결부(CP12)를 통해 전기적으로 연결될 수 있다. 본 실시예에서, 연결부(CP12)는 제2 연결 패턴(BP2)이나 도전 연결 패턴(GBP)과 동일 층 상에 배치된 것으로 예시적으로 도시되었다. 제2 행 전극(CLE2)의 제2 전극의 우 측 단(SP22R)과 대응되는 라인(L21)은 각각 절연층(SIL)을 관통하여 연결부(CP12)에 접속됨으로써, 제3 감지 라인(TL3)과의 전기적 접촉 없이 안정적으로 연결될 수 있다. 한편, 이는 예시적으로 도시한 것이고, 연결부(CP12)는 제3 감지 라인(TL3) 상 측에 배치될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.Referring to FIG. 9b, the right end (SP22R) of the second electrode of the second row electrode (CLE2) is connected to the corresponding line (L21) among the second sensing lines (TL22). At this time, the line (L21) corresponding to the second row electrode (CLE2) may be electrically connected through a connecting portion (CP12) arranged on a different layer. In the present embodiment, the connecting portion (CP12) is exemplarily illustrated as being arranged on the same layer as the second connecting pattern (BP2) or the conductive connecting pattern (GBP). The line (L21) corresponding to the right end (SP22R) of the second electrode of the second row electrode (CLE2) is connected to the connecting portion (CP12) by penetrating the insulating layer (SIL), thereby being stably connected without electrical contact with the third sensing line (TL3). Meanwhile, this is an example and the connecting portion (CP12) may be arranged on the upper side of the third sensing line (TL3) and is not limited to any one embodiment.

한편, 도시되지 않았으나, 제2 감지 라인들(TL22)과 제3 감지 라인(TL3)의 배열 위치에 따라, 제1 행 전극(CLE1)의 제3 전극의 우 측 단(GP1R)은 연결부를 통해 제3 감지 라인(TL3)에 연결되고 제2 행 전극(CLE2)의 제2 전극의 우 측 단(SP22R)이 대응되는 라인(L22)에 직접 연결될 수도 있다. 또는, 제1 행 전극(CLE1)의 제3 전극의 우 측 단(GP1R)과 제2 행 전극(CLE2)의 제2 전극의 우 측 단(SP22R)은 연결부들을 통해 각각 대응되는 라인들(TL3, L22)에 연결될 수도 있다. 본 발명의 일 실시예에 따른 전자 장치(EA)는 각 행 전극들마다 제3 전극(GE)의 접속과 제2 전극(TE2)의 접속이 다른 위치에 제공될 수 있다면, 다양한 형태로 설계될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.Meanwhile, although not shown, depending on the arrangement positions of the second sensing lines (TL22) and the third sensing lines (TL3), the right end (GP1R) of the third electrode of the first row electrode (CLE1) may be connected to the third sensing line (TL3) through a connection portion, and the right end (SP22R) of the second electrode of the second row electrode (CLE2) may be directly connected to the corresponding line (L22). Alternatively, the right end (GP1R) of the third electrode of the first row electrode (CLE1) and the right end (SP22R) of the second electrode of the second row electrode (CLE2) may be connected to the corresponding lines (TL3, L22) through connection portions, respectively. The electronic device (EA) according to one embodiment of the present invention may be designed in various forms as long as the connection of the third electrode (GE) and the connection of the second electrode (TE2) can be provided at different positions for each of the row electrodes, and is not limited to any one embodiment.

도 10a 내지 도 10c는 본 발명의 일 실시예에 따른 전자 장치들을 간략히 도시한 평면도들이다. 도 10a 내지 도 10c에는 용이한 설명을 위해 제2 방향(DR2)의 반대 방향을 따라 순차적으로 배열된 복수의 행 전극들(C1~C10)을 사각형으로 간략히 도시하였다. 이하, 도 10a 내지 도 10c를 참조하여 본 발명에 대해 설명한다.FIGS. 10A to 10C are schematic plan views illustrating electronic devices according to one embodiment of the present invention. In FIGS. 10A to 10C, a plurality of row electrodes (C1 to C10) sequentially arranged in a direction opposite to the second direction (DR2) are schematically illustrated as squares for easy explanation. Hereinafter, the present invention will be described with reference to FIGS. 10A to 10C.

도 10a에 도시된 것과 같이, 전자 장치(EA-1)에 있어서, 행 전극들(C1~C10) 각각은 우 측 단 및 좌 측 단을 포함하는 양 단 중 선택된 측 단을 통해 제2 감지 라인들(TL21-1, TL22-1)에 연결되고, 양 단 중 나머지 측 단을 통해 제3 감지 라인(TL3-1)에 연결된다. As illustrated in FIG. 10A, in the electronic device (EA-1), each of the row electrodes (C1 to C10) is connected to the second sensing lines (TL21-1, TL22-1) through a selected side among the two ends including the right side end and the left side end, and is connected to the third sensing line (TL3-1) through the remaining side among the two ends.

구체적으로, 행 전극들(C1~C10) 중 홀수 번째 행 전극들(C1, C3, C5, C7, C9)은 좌 측 단을 통해 제2 감지 라인들(TL21-1)에 연결되고, 행 전극들(C1~C10) 중 짝수 번째 행 전극들(C2, C4, C6, C8, C10)은 우 측 단을 통해 제2 감지 라인들(TL22-1)에 연결된다. Specifically, among the row electrodes (C1 to C10), odd-numbered row electrodes (C1, C3, C5, C7, C9) are connected to the second sensing lines (TL21-1) through the left terminal, and among the row electrodes (C1 to C10), even-numbered row electrodes (C2, C4, C6, C8, C10) are connected to the second sensing lines (TL22-1) through the right terminal.

행 전극들(C1~C10) 중 홀수 번째 행 전극들(C1, C3, C5, C7, C9)은 우 측 단들을 통해 제3 감지 라인(TL3-1)에 연결되고, 행 전극들(C1~C10) 중 짝수 번째 행 전극들(C2, C4, C6, C8, C10)은 좌 측 단들을 통해 제3 감지 라인(TL3-1)에 연결된다. 본 실시예에서, 행 전극들(C1~C10)은 제2 감지 라인들(TL21-1, TL22-1)과 연결되지 않은 측단들을 통해 제3 감지 라인(TL3-1)에 연결될 수 있다. Among the row electrodes (C1 to C10), odd-numbered row electrodes (C1, C3, C5, C7, C9) are connected to the third sensing line (TL3-1) through the right-side terminals, and among the row electrodes (C1 to C10), even-numbered row electrodes (C2, C4, C6, C8, C10) are connected to the third sensing line (TL3-1) through the left-side terminals. In the present embodiment, the row electrodes (C1 to C10) can be connected to the third sensing line (TL3-1) through the side terminals that are not connected to the second sensing lines (TL21-1, TL22-1).

또는, 도 20b에 도시된 것과 같이, 전자 장치(EA-2)에 있어서, 행 전극들(C1~C10) 중 홀수 번째 행 전극들(C1, C3, C5, C7, C9)은 우 측 단들을 통해 제2 감지 라인들(TL21-2)에 연결되고, 행 전극들(C1~C10) 중 짝수 번째 행 전극들(C2, C4, C6, C8, C10)은 좌 측 단들을 통해 제2 감지 라인들(TL22-2)에 연결될 수 있다. Alternatively, as illustrated in FIG. 20b, in the electronic device (EA-2), odd-numbered row electrodes (C1, C3, C5, C7, C9) among the row electrodes (C1 to C10) may be connected to the second sensing lines (TL21-2) through the right-side terminals, and even-numbered row electrodes (C2, C4, C6, C8, C10) among the row electrodes (C1 to C10) may be connected to the second sensing lines (TL22-2) through the left-side terminals.

행 전극들(C1~C10) 중 홀수 번째 행 전극들(C1, C3, C5, C7, C9)은 좌 측 단들을 통해 제3 감지 라인(TL3-2)에 연결되고, 행 전극들(C1~C10) 중 짝수 번째 행 전극들(C2, C4, C6, C8, C10)은 우 측 단들을 통해 제3 감지 라인(TL3-2)에 연결된다. 본 실시예에서, 행 전극들(C1~C10)은 제2 감지 라인들(TL21-2, TL22-2)과 연결되지 않은 측 단들을 통해 제3 감지 라인(TL3-2)에 연결될 수 있다.Among the row electrodes (C1 to C10), odd-numbered row electrodes (C1, C3, C5, C7, C9) are connected to the third sensing line (TL3-2) through the left terminals, and even-numbered row electrodes (C2, C4, C6, C8, C10) among the row electrodes (C1 to C10) are connected to the third sensing line (TL3-2) through the right terminals. In the present embodiment, the row electrodes (C1 to C10) can be connected to the third sensing line (TL3-2) through the terminals that are not connected to the second sensing lines (TL21-2, TL22-2).

또는 도 10c에 도시된 것과 같이, 전자 장치(EA-3)에 있어서, 행 전극들(C1~C10) 중 일부의 행 전극들(C1, C4, C7, C10)은 좌 측 단들을 통해 제2 감지 라인들(TL21-3)에 연결되고 나머지 행 전극들(C2, C3, C5, C6, C8, C9)은 우 측 단들을 통해 제2 감지 라인들(TL22-3)에 연결될 수 있다. 이에 따라, 일부의 행 전극들(C1, C4, C7, C10)은 우 측 단들을 통해 제3 감지 라인(TL3-3)에 연결되고, 나머지 행 전극들(C2, C3, C5, C6, C8, C9)은 좌 측 단들을 통해 제3 감지 라인(TL3-3)에 연결된다.Or, as illustrated in FIG. 10c, in the electronic device (EA-3), some of the row electrodes (C1, C4, C7, C10) among the row electrodes (C1 to C10) may be connected to the second sensing lines (TL21-3) through the left terminals, and the remaining row electrodes (C2, C3, C5, C6, C8, C9) may be connected to the second sensing lines (TL22-3) through the right terminals. Accordingly, some of the row electrodes (C1, C4, C7, C10) may be connected to the third sensing line (TL3-3) through the right terminals, and the remaining row electrodes (C2, C3, C5, C6, C8, C9) may be connected to the third sensing line (TL3-3) through the left terminals.

본 발명에 따르면, 하나의 행 전극에 대하여 양 단 중 일 단을 통해 제2 감지 라인에 접속되고 타 단을 통해 제3 감지 라인에 접속될 수 있다. 하나의 행 전극과 제2 감지 라인의 접속 및 제3 감지 라인의 접속은 서로 상이한 위치에서 이루어질 수 있으며, 평면상에서 비 중첩할 수 있다. 이에 따라, 서로 다른 신호가 인가되는 제2 감지 라인과 제3 감지 라인 사이의 전기적 간섭이 방지되어 전자 장치의 전기적 신뢰성이 향상될 수 있다. According to the present invention, one of the two ends of one row electrode can be connected to the second sensing line and the other end can be connected to the third sensing line. The connection of one row electrode to the second sensing line and the connection of the third sensing line can be made at different positions and can be non-overlapping on a plane. Accordingly, electrical interference between the second sensing line and the third sensing line to which different signals are applied can be prevented, thereby improving the electrical reliability of the electronic device.

도 11은 본 발명의 일 실시예에 따른 전자 장치의 일부를 도시한 평면도이다. 도 12a 및 도 12b는 본 발명의 일 실시예에 따른 전자 장치들의 일부들을 도시한 평면도들이다. 도 11에는 전자 장치(EA-M)의 액티브 영역(AA) 중 일부를 도시하였고, 도 12a 및 도 12b에는 전자 장치(EA-M)의 액티브 영역(AA) 및 주변 영역(NAA)의 경계 영역을 확대하여 도시하였다. 이하, 도 11 내지 도 12b를 참조하여 본 발명에 대해 설명한다. 한편, 도 1 내지 도 10c에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.FIG. 11 is a plan view illustrating a portion of an electronic device according to an embodiment of the present invention. FIGS. 12A and 12B are plan views illustrating portions of electronic devices according to an embodiment of the present invention. FIG. 11 illustrates a portion of an active area (AA) of an electronic device (EA-M), and FIGS. 12A and 12B illustrate enlarged views of a boundary area between the active area (AA) and the peripheral area (NAA) of the electronic device (EA-M). Hereinafter, the present invention will be described with reference to FIGS. 11 to 12B. Meanwhile, the same reference numerals will be given to the same components as those described in FIGS. 1 to 10C, and duplicate descriptions will be omitted.

도 11에 도시된 것과 같이, 제1 전극(TE1_M), 제2 전극(TE2_M), 및 제3 전극(GE_M) 각각은 복수의 메쉬선들을 포함할 수 있다. 메쉬선들은 제1 방향(DR1)과 제2 방향(DR2)에 교차하는 제1 사선 방향(DR4)을 따라 연장된 제1 메쉬선(MSL1) 및 제1 사선 방향(DR4)에 교차하는 제2 사선 방향(DR5)을 따라 연장된 제2 메쉬선(MSL2)을 포함할 수 있다.As illustrated in FIG. 11, each of the first electrode (TE1_M), the second electrode (TE2_M), and the third electrode (GE_M) may include a plurality of mesh lines. The mesh lines may include a first mesh line (MSL1) extending along a first diagonal direction (DR4) intersecting the first direction (DR1) and the second direction (DR2), and a second mesh line (MSL2) extending along a second diagonal direction (DR5) intersecting the first diagonal direction (DR4).

메쉬선들(MSL1, MSL2)은 동일 층 상에 배치되어 서로 연결된다. 메쉬선들(MSL1, MSL2)은 제1 센서 패턴(SP1_M), 제2 센서 패턴(SP2_M), 제2 연결 패턴(BP2_M), 및 도전 패턴(GP_M)을 형성한다. 제1 센서 패턴(SP1_M), 제2 센서 패턴(SP2_M), 제2 연결 패턴(BP2_M), 및 도전 패턴(GP_M) 사이의 경계는 메쉬선들(MSL1, MSL2)을 절단하여 형성할 수 있다.Mesh lines (MSL1, MSL2) are arranged on the same layer and connected to each other. The mesh lines (MSL1, MSL2) form a first sensor pattern (SP1_M), a second sensor pattern (SP2_M), a second connection pattern (BP2_M), and a conductive pattern (GP_M). A boundary between the first sensor pattern (SP1_M), the second sensor pattern (SP2_M), the second connection pattern (BP2_M), and the conductive pattern (GP_M) can be formed by cutting the mesh lines (MSL1, MSL2).

본 실시예에서, 도전 연결 패턴(GBP_M)과 제1 연결 패턴(BP1_M)은 메쉬선들(MSL1, MSL2)과 상이한 층 상에 배치될 수 있다. 도전 연결 패턴(GBP_M)과 제1 연결 패턴(BP1_M)은 동일 층 상에 배치되어 평면상에서 서로 이격될 수 있다. In this embodiment, the challenge connection pattern (GBP_M) and the first connection pattern (BP1_M) may be arranged on a different layer from the mesh lines (MSL1, MSL2). The challenge connection pattern (GBP_M) and the first connection pattern (BP1_M) may be arranged on the same layer and spaced apart from each other on the plane.

도전 연결 패턴(GBP_M)은 소정의 컨택부들(CH_G)을 통해 도전 패턴(GP_M)을 정의하는 메쉬선들(MSL1, MSL2)에 접속되고, 제1 연결 패턴(BP1_M)은 소정의 컨택부들(CH_S)을 통해 제1 센서 패턴(SP1_M)을 정의하는 메쉬선들(MSL1, MSL2)에 접속된다.The challenge connection pattern (GBP_M) is connected to mesh lines (MSL1, MSL2) defining the challenge pattern (GP_M) through predetermined contact portions (CH_G), and the first connection pattern (BP1_M) is connected to mesh lines (MSL1, MSL2) defining the first sensor pattern (SP1_M) through predetermined contact portions (CH_S).

본 발명에 따르면, 제2 전극(TE2_M)과 제3 전극(GE_M)은 제1 방향(DR1)을 따라 연장되며, 동일한 행 내에 배치되는 경우 평면상에서 서로 이격될 수 있다. 이에 따라, 서로 독립적으로 전기적 신호를 전달하는 제2 전극(TE2_M)과 제3 전극(GE_M) 사이의 전기적 접속을 방지하고 전자 장치(EA-M)의 전기적 신뢰성이 향상될 수 있다.According to the present invention, the second electrode (TE2_M) and the third electrode (GE_M) extend along the first direction (DR1) and can be spaced apart from each other in the plane when arranged in the same row. Accordingly, electrical connection between the second electrode (TE2_M) and the third electrode (GE_M) that independently transmit electrical signals can be prevented, and the electrical reliability of the electronic device (EA-M) can be improved.

도 12a에는 제1 행 전극(CLE_M1)의 우 측 단의 일부 영역을 도시하였다. 도 41a에 도시된 것과 같이, 제1 행 전극(CLE_M1)에 있어서, 제3 전극(GE_M1)의 우 측 단은 제2 전극(TE2_M1)의 우 측 단보다 제1 방향(DR1)으로 연장될 수 있다. 제3 전극(GE_M1)의 우 측 단은 제3 감지 라인(TL3)에 접속될 수 있다.Fig. 12a illustrates a portion of a right end region of the first row electrode (CLE_M1). As illustrated in Fig. 41a, in the first row electrode (CLE_M1), the right end of the third electrode (GE_M1) may extend in the first direction (DR1) longer than the right end of the second electrode (TE2_M1). The right end of the third electrode (GE_M1) may be connected to the third sensing line (TL3).

본 실시예에서, 제1 행 전극(CLE_M1)과 제3 감지 라인(TL3)은 동일 층 상에 배치될 수 있다. 이에 따라, 제3 전극(GE_M1)의 우 측 단은 제3 감지 라인(TL3)에 직접 접촉될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 제3 전극(GE_M1)의 우 측 단은 제3 감지 라인(TL3)과 연결된 일체의 형상을 가질 수도 있으며 어느 하나의 실시예로 한정되지 않는다.In the present embodiment, the first row electrode (CLE_M1) and the third sensing line (TL3) may be arranged on the same layer. Accordingly, the right end of the third electrode (GE_M1) may be in direct contact with the third sensing line (TL3). However, this is merely an example, and the right end of the third electrode (GE_M1) may have an integral shape connected to the third sensing line (TL3), and is not limited to any one embodiment.

도 12b에는 제2 행 전극(CLE_M2)의 우 측 단의 일부 영역을 도시하였다. 도 41b에 도시된 것과 같이, 제2 행 전극(CLE_M2)에 있어서, 제2 전극(TE2_M2)의 우 측 단은 제3 전극(GE_M2)의 우 측 단보다 제1 방향(DR1)으로 연장될 수 있다.Fig. 12b illustrates a portion of the right end of the second row electrode (CLE_M2). As illustrated in Fig. 41b, in the second row electrode (CLE_M2), the right end of the second electrode (TE2_M2) may extend in the first direction (DR1) longer than the right end of the third electrode (GE_M2).

제3 전극(GE_M2)의 우 측 단은 연결부(CP_M)를 통해 제2 감지 라인(TL2)에 연결된다. 본 실시예에서, 연결부(CP_M)는 제2 및 제3 감지 라인들(TL2, TL3)과 다른 층 상에 배치된다. 제3 전극(GE_M2)은 소정의 컨택부들(CTS)을 통해 연결부(CP_M)에 접속될 수 있다. 제2 감지 라인(TL2)은 소정의 컨택부들(CTL)을 통해 연결부(CP_M)에 접속될 수 있다. 이에 따라, 제2 전극(TE2_M)은 제3 감지 라인(TL3)과의 중첩 없이 제2 감지 라인(TL2)에 안정적으로 접속될 수 있다. The right end of the third electrode (GE_M2) is connected to the second sensing line (TL2) through the connecting portion (CP_M). In the present embodiment, the connecting portion (CP_M) is arranged on a different layer from the second and third sensing lines (TL2, TL3). The third electrode (GE_M2) can be connected to the connecting portion (CP_M) through predetermined contact portions (CTS). The second sensing line (TL2) can be connected to the connecting portion (CP_M) through predetermined contact portions (CTL). Accordingly, the second electrode (TE2_M) can be stably connected to the second sensing line (TL2) without overlapping with the third sensing line (TL3).

이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the present invention has been described above with reference to preferred embodiments thereof, it will be understood by those skilled in the art or having ordinary knowledge in the art that various modifications and changes may be made to the present invention without departing from the spirit and technical scope of the present invention as set forth in the claims below.

따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the scope of the patent claims.

DD: 표시 장치 DPU: 표시 유닛
ISU: 입력 감지 유닛 CLE: 행 전극
TE1: 제1 전극 TE2: 제2 전극
GE: 제3 전극 TL: 감지 라인DD: Display Device DPU: Display Unit
ISU: Input Detector Unit CLE: Row Electrode
TE1: First electrode TE2: Second electrode
GE: 3rd electrode TL: sensing line

Claims

A plurality of first electrodes arranged along a first direction and each extending along a second direction intersecting the first direction;
A plurality of row electrodes arranged along the second direction, each of the row electrodes including a second electrode extending along the first direction and a third electrode receiving an electrical signal different from the second electrode;
A plurality of first sensing lines each connected to the first electrodes;
a plurality of second sensing lines each connected to the second electrodes; and
comprising a third sensing line connected to each of the third electrodes;
Each of the first to third electrodes is insulated from each other,
Each of the above row electrodes includes one side and the other side facing each other in the first direction,
An input detection unit, wherein one side is connected to one of the second detection lines and one of the third detection lines, and the other side is connected to the other of the second detection line and the third detection line.

In the first paragraph,
An input detection unit in which one side of a first row electrode among the above row electrodes is connected to the third detection line, and the other side is connected to one of the second detection lines.

In the second paragraph,
An input detection unit, wherein one side of the second row electrode among the above row electrodes is connected to one of the second detection lines and the other side is connected to the third detection line.

In the first paragraph,
The second detection lines are input detection units arranged on the same layer as the third detection lines.

In the fourth paragraph,
The third electrodes are arranged on the same layer as the third sensing line,
The third detection line is an input detection unit directly connected to the third electrodes.

In the fourth paragraph,
Further comprising a connecting portion arranged on a different layer from the second sensing lines with a predetermined insulating layer therebetween;
The second electrode and the second sensing line are input sensing units each connected to the connecting portion by penetrating the insulating layer.

In Article 6,
The above connecting portion is an input sensing unit that overlaps the third sensing line on a plane.

In the first paragraph,
Each of the first electrodes includes a plurality of first sensor patterns arranged along the second direction, and a plurality of first connection patterns arranged between the first sensor patterns to connect adjacent first sensor patterns,
Each of the second electrodes includes a plurality of second sensor patterns arranged along the first direction and each having an opening defined therein, and a plurality of second connection patterns arranged along the first direction and each connecting adjacent second sensor patterns,
The input detection unit wherein the first connection patterns and the second connection patterns are arranged on different layers.

In Article 8,
Each of the above third electrodes,
A plurality of challenge patterns arranged along the first direction and respectively positioned in the openings; and
An input sensing unit including a challenge connection pattern arranged along the first direction and each connecting adjacent challenge patterns.

In Article 9,
The above challenge connection patterns are input sensing units that overlap with the first electrodes on a plane.

In the first paragraph,
Each of the above third electrodes is an input detection unit that receives a ground voltage.

In the first paragraph,
The third sensing line is an input sensing unit spaced apart in plane from the second sensing lines.

a display unit for displaying an image; and
Including an input detection unit arranged on one side of the above display unit,
The above input detection unit,
A plurality of first electrodes arranged along a first direction and each extending along a second direction intersecting the first direction;
A plurality of second electrodes arranged along the second direction and each extending along the first direction;
A plurality of third electrodes arranged along the second direction, each of which extends along the first direction and receives a different electrical signal from the second electrodes;
A plurality of first sensing lines each connected to the first electrodes;
a plurality of second sensing lines each connected to the second electrodes; and
Including a third sensing line connected to each of the third electrodes,
Each of the first to third electrodes is insulated from each other,
A display device in which the third sensing line is connected to one side of some of the third electrodes and to the other side of the remaining third electrodes.

In Article 13,
A display device in which some of the third electrodes and the remainder of the third electrodes are arranged alternately along the second direction.

In Article 13,
A display device wherein at least one of the third electrodes is disposed between the remaining third electrodes.

In Article 13,
The above second detection lines are,
a plurality of first sub-lines connected to one side of some of the second electrodes; and
comprising a plurality of second sub-lines connected to the other sides of the remaining second electrodes;
One side of some of the second electrodes is opposite to the other side of the remaining third electrodes in the first direction,
A display device in which the other sides of the remaining of the second electrodes are opposite to one side of some of the third electrodes in the first direction.

In Article 16,
Some of the third electrodes form the same row as the rest of the second electrodes,
The other sides of some of the third electrodes are spaced apart from the third sensing line,
A display device wherein one side of the remaining of the second electrodes is spaced apart from the first sub-lines.

In Article 17,
The remainder of the above third electrodes form the same row as some of the above second electrodes,
One side of the remaining third electrodes is spaced from the third sensing line,
A display device wherein the other sides of some of the second electrodes are spaced apart from the second sub-lines.

In Article 13,
Each of the second electrodes includes a plurality of sensor patterns arranged along the first direction and each having a predetermined opening defined therein, and a connection pattern arranged between the sensor patterns to connect adjacent sensor patterns,
Each of the third electrodes includes a plurality of conductive patterns respectively arranged within the openings, and a conductive connection pattern arranged between the conductive patterns to connect adjacent conductive patterns,
A display device in which the above connection pattern and the above challenge connection pattern are arranged on the same layer and spaced apart from each other on a plane.

In Article 19,
A display device in which the above challenge connection pattern overlaps with the first electrodes on a plane.

In Article 13,
A display device wherein the first detection lines, the second detection lines, and the third detection lines are spaced apart from each other on a plane.

In Article 21,
The third sensing line is arranged on the same layer as the third electrodes,
The third detection line is a display device arranged on the same layer as the second detection lines.

In Article 22,
The third sensing line is a display device directly connected to the third electrodes.

In Article 22,
It further includes connecting portions spaced apart from the second sensing lines and the second electrodes with a predetermined insulating layer therebetween,
The above second sensing lines are connected to the second electrodes through the above connecting parts,
The above connecting parts are a display device that overlaps the third sensing line on a plane.

In Article 13,
A display device in which the third electrodes are supplied with a different voltage from the second electrodes.

In Article 25,
A display device in which each of the above third electrodes is supplied with ground voltage.