[go: up one dir, main page]

KR102738508B1 - 화소센싱장치 및 패널구동장치 - Google Patents

화소센싱장치 및 패널구동장치 Download PDF

Info

Publication number
KR102738508B1
KR102738508B1 KR1020160180653A KR20160180653A KR102738508B1 KR 102738508 B1 KR102738508 B1 KR 102738508B1 KR 1020160180653 A KR1020160180653 A KR 1020160180653A KR 20160180653 A KR20160180653 A KR 20160180653A KR 102738508 B1 KR102738508 B1 KR 102738508B1
Authority
KR
South Korea
Prior art keywords
sensing
data
signal
pixel
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160180653A
Other languages
English (en)
Other versions
KR20180076467A (ko
Inventor
황동현
Original Assignee
주식회사 엘엑스세미콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘엑스세미콘 filed Critical 주식회사 엘엑스세미콘
Priority to KR1020160180653A priority Critical patent/KR102738508B1/ko
Publication of KR20180076467A publication Critical patent/KR20180076467A/ko
Application granted granted Critical
Publication of KR102738508B1 publication Critical patent/KR102738508B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 화소센싱장치에서 각 채널회로 사이에 존재하는 편차를 보상하는 기술에 관한 것으로서, 영점센싱모드를 통해 센싱 오프셋값을 보상하고, 최대값센싱모드를 통해 센싱 게인값을 보상하는 2 포인트 센싱 방식을 제공한다.

Description

화소센싱장치 및 패널구동장치{PIXEL SENSING APPARATUS AND PANEL DRIVING APPARATUS}
본 발명은 표시장치를 구동하는 기술에 관한 것이다.
표시장치에는 패널에 배치되는 화소들을 구동하기 위한 소스드라이버가 포함된다.
소스드라이버는 영상데이터에 따라 데이터전압을 결정하고, 이러한 데이터전압을 화소들로 공급함으로써 각 화소의 밝기를 제어한다.
한편, 동일한 데이터전압이 공급되더라도 화소들의 특성에 따라 각 화소의 밝기는 달라질 수 있다. 예를 들어, 화소에는 구동트랜지스터가 포함되는데, 구동트랜지스터의 문턱전압이 달라지면 동일한 데이터전압이 공급되더라도 화소의 밝기가 달라진다. 소스드라이버가 이러한 화소들의 특성변화를 고려하지 않게 되면 화소들이 원하지 않는 밝기로 구동되고, 화질이 저하되는 문제가 발생할 수 있다.
구체적으로, 화소들은 시간에 따라 혹은 주변 환경에 따라 특성이 변한다. 이때, 소스드라이버가 화소들의 변화된 특성을 고려하지 않고 데이터전압을 공급하게 되면, 화질이 저하되는 문제-예를 들어, 화면얼룩 등의 문제-가 발생한다.
이러한 화질 저하의 문제를 개선하기 위해 표시장치는 화소들의 특성을 센싱하는 화소센싱장치를 포함할 수 있다.
화소센싱장치는 각 화소와 연결되는 센싱라인을 통해 각 화소에 대한 아날로그신호를 수신할 수 있다. 그리고, 화소센싱장치는 아날로그신호를 화소센싱데이터로 변환하여 타이밍컨트롤러로 전송하는데, 타이밍컨트롤러는 이러한 화소센싱데이터를 통해 각 화소의 특성을 파악하게 된다. 그리고, 타이밍컨트롤러는 각 화소의 특성을 반영하여 영상데이터를 보상함으로써 화소의 편차에 따른 화질 저하의 문제를 개선시킬 수 있다.
한편, 화소센싱장치는 패널에 배치되는 많은 화소들-예를 들어, 수 천 개 이상의 많은 화소들-을 짧은 시간 내에 측정하기 위해 다수의 채널회로를 포함할 수 있다. 그런데, 이러한 다수의 채널회로는 제조 과정에 따라, 혹은, 주변 환경에 따라 편차를 가지게 됨으로써 센싱의 정확도를 낮추는 문제를 일으키고 있다.
이러한 배경에서, 본 발명의 목적은, 화소센싱장치의 채널회로 사이에 존재하는 편차를 보상하는 기술을 제공하는 것이다.
전술한 목적을 달성하기 위하여, 일 측면에서, 본 발명은, 디스플레이 패널에 배치되는 복수의 화소의 특성을 센싱하는 장치에 있어서, 상기 화소로부터 입력단으로 전달되는 아날로그신호를 전처리하는 아날로그전단(Analog-Front-End)부와, 상기 아날로그전단부의 출력신호를 디지털데이터로 변환하는 아날로그디지털변환(Analog-Digital-Convert)부와, 상기 입력단을 통해 상기 아날로그전단부로 테스트아날로그신호를 공급하는 테스트소스부를 포함하는 복수의 채널회로; 및 상기 화소의 특성에 따라 영상데이터를 보상처리하는 데이터처리회로로 상기 디지털데이터를 전송하는 데이터전송부를 포함하고, 상기 복수의 채널회로에 포함된 상기 테스트소스부는 영점센싱모드(zero-signal sensing mode)에서 상기 아날로그전단부의 입력이 제로레벨(zero level)이 되도록 하는 상기 테스트아날로그신호를 동시에 상기 입력단으로 공급하고, 상기 데이터처리회로는 상기 영점센싱모드에서 수신되는 상기 디지털데이터를 이용하여 상기 채널회로의 센싱 오프셋값을 보상하는 화소센싱장치를 제공한다.
다른 측면에서, 본 발명은, 복수의 화소가 배치되고 상기 화소와 연결되는 복수의 데이터라인 및 복수의 센싱라인이 배치되는 패널을 구동하는 장치에 있어서, 영상데이터를 데이터전압으로 변환하여 상기 데이터라인으로 공급하는 데이터구동회로; 상기 화소의 특성에 대응되는 화소센싱데이터를 이용하여 상기 영상데이터를 보상처리하는 데이터처리회로; 및 복수의 채널회로에 포함된 아날로그전단부를 통해 상기 센싱라인으로부터 전달되는 아날로그신호를 전처리하고, 상기 아날로그전단부의 출력신호를 상기 화소센싱데이터로 변환하여 상기 데이터처리회로로 전송하며, 상기 채널회로 사이의 센싱 게인값 및 센싱 오프셋값의 편차를 제거하기 위해 영점센싱모드(zero-signal sensing mode)에서 아날로그전단부의 입력이 제로레벨(zero level)이 되도록 하는 테스트아날로그신호가 상기 아날로그전단부로 공급되고 최대값센싱모드(maximum-signal sensing mode)에서 미리 설정된 최대값레벨을 가지는 상기 테스트아날로그신호가 상기 아날로그전단부로 공급되는 화소센싱회로를 포함하는 패널구동장치를 제공한다.
또 다른 측면에서, 본 발명은, 디스플레이 패널에 배치되는 복수의 화소의 특성을 센싱하는 장치에 있어서, 상기 화소로부터 입력단으로 전달되는 아날로그신호를 전처리하는 아날로그전단(Analog-Front-End)부와, 상기 아날로그전단부의 출력신호를 디지털데이터로 변환하는 아날로그디지털변환(Analog-Digital-Convert)부와, 상기 입력단을 통해 상기 아날로그전단부로 테스트아날로그신호를 공급하는 테스트소스부를 포함하는 복수의 채널회로; 상기 디지털데이터를 저장하는 메모리; 상기 메모리에 저장된 상기 디지털데이터를 이용하여 상기 채널회로의 편차를 분석하고 분석된 상기 채널회로의 편차에 따라 상기 디지털데이터를 보상하는 편차보상부; 상기 화소의 특성에 따라 영상데이터를 보상처리하는 데이터처리회로로 보상된 상기 디지털데이터를 전송하는 데이터전송부를 포함하는 화소센싱장치를 제공한다.
이상에서 설명한 바와 같이 본 발명에 의하면, 화소센싱장치의 채널회로 사이에 존재하는 편차를 보상할 수 있게 된다.
도 1은 일 실시예에 따른 표시장치의 구성도이다.
도 2는 도 1의 각 화소에 대한 구조 및 데이터구동회로와 화소센싱회로에서 화소로 입출력되는 신호를 나타내는 도면이다.
도 3은 일 실시예에 따른 화소센싱회로 및 데이터처리회로의 내부 구성을 나타내는 도면이다.
도 4는 일 실시예에 따른 편차 보상 과정을 나타내는 도면이다.
도 5는 일 실시예에 따른 테스트소스부의 내부 구성도이다.
도 6은 채널회로의 아날로그전단부에 레벨시프터가 더 포함되는 예시를 나타내는 도면이다.
도 7은 외부테스트소스장치를 이용하여 최대값센싱모드를 진행하는 예시를 나타내는 도면이다.
도 8은 일 실시예에 따른 패널구동방법의 흐름도이다.
도 9는 다른 실시예에 따른 화소센싱회로의 내부 구성을 나타내는 도면이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 일 실시예에 따른 표시장치의 구성도이다.
도 1을 참조하면, 표시장치(100)는 패널(110) 및 패널(110)을 구동하는 패널구동장치(120, 130, 140, 150)를 포함할 수 있다.
패널(110)에는 복수의 데이터라인(DL), 복수의 게이트라인(GL) 및 복수의 센싱라인(SL)이 배치되고, 복수의 화소(P)가 배치될 수 있다.
패널(110)에 포함되는 적어도 하나의 구성을 구동하는 장치들(120, 130, 140, 150)이 패널구동장치로 호칭될 수 있다. 예를 들어, 데이터구동회로(120), 화소센싱회로(130), 게이트구동회로(140), 데이터처리회로(150) 등이 패널구동장치로 호칭될 수 있다.
전술한 각각의 회로(120, 130, 140, 150)가 패널구동장치로 호칭될 수 있고, 전체 혹은 복수의 회로가 패널구동장치로 호칭될 수도 있다.
패널구동장치에서, 게이트구동회로(140)는 턴온전압 혹은 턴오프전압의 스캔신호를 게이트라인(GL)으로 공급할 수 있다. 턴온전압의 스캔신호가 화소(P)로 공급되면 해당 화소(P)는 데이터라인(DL)과 연결되고 턴오프전압의 스캔신호가 화소(P)로 공급되면 해당 화소(P)와 데이터라인(DL)의 연결은 해제된다.
패널구동장치에서, 데이터구동회로(120)는 데이터라인(DL)으로 데이터전압을 공급한다. 데이터라인(DL)으로 공급된 데이터전압은 스캔신호에 따라 데이터라인(DL)과 연결된 화소(P)로 전달되게 된다.
패널구동장치에서, 화소센싱회로(130)는 각 화소(P)에 형성되는 아날로그신호-예를 들어, 전압, 전류 등-를 수신한다. 화소센싱회로(130)는 스캔신호에 따라 각 화소(P)와 연결될 수도 있고, 별도의 센싱신호에 따라 각 화소(P)와 연결될 수도 있다. 이때, 별도의 센싱신호는 게이트구동회로(140)에 의해 생성될 수 있다.
패널구동장치에서, 데이터처리회로(150)는 게이트구동회로(140) 및 데이터구동회로(120)로 각종 제어신호를 공급할 수 있다. 데이터처리회로(150)는 각 프레임에서 구현하는 타이밍에 따라 스캔이 시작되도록 하는 게이트제어신호(GCS)를 생성하여 게이트구동회로(140)로 전송할 수 있다. 그리고, 데이터처리회로(150)는 외부에서 입력되는 영상데이터를 데이터구동회로(120)에서 사용하는 데이터 신호 형식에 맞게 전환한 영상데이터(RGB)를 데이터구동회로(120)로 출력할 수 있다. 또한, 데이터처리회로(150)는 각 타이밍에 맞게 데이터구동회로(120)가 각 화소(P)로 데이터전압을 공급하도록 제어하는 데이터제어신호(DCS)를 전송할 수 있다.
데이터처리회로(150)는 화소(P)의 특성에 따라 영상데이터(RGB)를 보상하여 전송할 수 있다. 이때, 데이터처리회로(150)는 화소센싱회로(130)로부터 화소센싱데이터(S_DATA)를 수신할 수 있다. 화소센싱데이터(S_DATA)에는 화소(P)의 특성에 대한 측정값이 포함될 수 있다.
한편, 데이터구동회로(120)는 소스드라이버라는 명칭으로 불리울 수 있다. 그리고, 게이트구동회로(140)는 게이트드라이버라는 명칭으로 불리울 수 있다. 그리고, 데이터처리회로(150)는 타이밍컨트롤러라는 명칭으로 불리울 수 있다. 데이터구동회로(120)와 화소센싱회로(130)는 하나의 집적회로(125)에 포함되어 있으면서, 소스드라이버IC(Integrated Circuit)라는 명칭으로 불리울 수 있다. 또한, 데이터구동회로(120), 화소센싱회로(130) 및 데이터처리회로(150)는 하나의 집적회로에 포함되어 있으면서, 통합IC라는 명칭으로 불리울 수 있다. 본 실시예가 이러한 명칭으로 제한되는 것은 아니나, 아래 실시예에 대한 설명에서는 소스드라이버, 게이트드라이버, 타이밍컨트롤러 등에서 일반적으로 알려진 일부 구성들의 설명은 생략한다. 따라서, 실시예에 대한 이해에 있어서는 이러한 일부 구성들이 생략되어 있는 것을 고려하여야 한다.
한편, 패널(110)은 유기발광표시패널일 수 있다. 이때, 패널(110)에 배치되는 화소(P)들은 유기발광다이오드(OLED: Organic Light Emitting Diode) 및 하나 이상의 트랜지스터를 포함할 수 있다. 각 화소(P)에 포함되는 유기발광다이오드(OLED) 및 트랜지스터의 특성은 시간 혹은 주변 환경에 따라 변할 수 있다. 일 실시예에 따른 화소센싱회로(130)는 각 화소(P)에 포함된 이러한 구성요소들의 특성을 센싱하여 데이터처리회로(150)로 전송할 수 있다.
도 2는 도 1의 각 화소에 대한 구조 및 데이터구동회로와 화소센싱회로에서 화소로 입출력되는 신호를 나타내는 도면이다.
도 2를 참조하면, 화소(P)는 유기발광다이오드(OLED), 구동트랜지스터(DRT), 스위칭트랜지스터(SWT), 센싱트랜지스터(SENT) 및 스토리지캐패시터(Cstg) 등을 포함할 수 있다.
유기발광다이오드(OLED)는 애노드전극, 유기층 및 캐소드전극 등으로 이루어질 수 있다. 구동트랜지스터(DRT)의 제어에 따라 애노드전극은 구동전압(EVDD)과 연결되고 캐소드전극은 기저전압(EVSS)과 연결되면서 발광하게 된다.
구동트랜지스터(DRT)는 유기발광다이오드(OLED)로 공급되는 구동전류를 제어함으로써 유기발광다이오드(OLED)의 밝기를 제어할 수 있다.
구동트랜지스터(DRT)의 제1노드(N1)는 유기발광다이오드(OLED)의 애노드전극과 전기적으로 연결될 수 있으며, 소스 노드 혹은 드레인 노드일 수 있다. 구동트랜지스터(DRT)의 제2노드(N2)는 스위칭트랜지스터(SWT)의 소스 노드 혹은 드레인 노드와 전기적으로 연결될 수 있으며, 게이트 노드일 수 있다. 구동트랜지스터(DRT)의 제3노드(N3)는 구동전압(EVDD)을 공급하는 구동전압라인(DVL)과 전기적으로 연결될 수 있으며, 드레인 노드 혹은 소스 노드일 수 있다.
스위칭트랜지스터(SWT)는 데이터라인(DL)과 구동트랜지스터(DRT)의 제2노드(N2) 사이에 전기적으로 연결되고, 게이트 라인(GL1 및 GL2)을 통해 스캔신호를 공급받아 턴온될 수 있다.
이러한 스위칭트랜지스터(SWT)가 턴온되면 데이터라인(DL)을 통해 데이터구동회로(120)로부터 공급된 데이터전압(Vdata)이 구동트랜지스터(DRT)의 제2노드(N2)로 전달되게 된다.
스토리지캐패시터(Cstg)는 구동트랜지스터(DRT)의 제1노드(N1)와 제2노드(N2) 사이에 전기적으로 연결될 수 있다.
스토리지캐패시터(Cstg)는 구동트랜지스터(DRT)의 제1노드(N1)와 제2노드(N2) 사이에 존재하는 기생캐패시터일 수도 있고, 구동트랜지스터(DRT)의 외부에 의도적으로 설계한 외부 캐패시터일 수 있다.
센싱트랜지스터(SENT)는 구동트랜지스터(DRT)의 제1노드(N1)와 센싱라인(SL)을 연결시키고, 센싱라인(SL)은 제1노드(N1)로 기준전압(Vref)을 전달하고 제1노드(N1)에 형성되는 아날로그신호-예를 들어, 전압 혹은 전류-를 화소센싱회로(130)로 전달할 수 있다.
그리고, 화소센싱회로(130)는 센싱라인(SL)을 통해 전달되는 아날로그신호(Vsense 혹은 Isense)를 이용하여 화소(P)의 특성을 측정하게 된다.
제1노드(N1)의 전압을 측정하면, 구동트랜지스터(DRT)의 문턱전압, 이동도(mobility), 전류특성 등을 파악할 수 있다. 또한, 제1노드(N1)의 전압을 측정하면, 유기발광다이오드(OLED)의 기생정전용량, 전류특성 등의 유기발광다이오드(OLED)의 열화정도를 파악할 수 있다.
화소센싱회로(130)는 제1노드(N1)의 전압을 측정하고 측정값을 데이터처리회로(도 1의 150 참조)로 전송할 수 있다. 그리고, 데이터처리회로(도 1의 150 참조)는 이러한 제1노드(N1)의 전압을 분석하여 각 화소(P)의 특성을 파악할 수 있다.
도 3은 일 실시예에 따른 화소센싱회로 및 데이터처리회로의 내부 구성을 나타내는 도면이다.
도 3을 참조하면, 패널(110)에는 복수의 화소(P)가 배치될 수 있다. 그리고, 화소센싱회로(130)는 복수의 화소(P)를 센싱하는 복수의 채널회로(310) 및 데이터전송부(320) 등을 포함할 수 있다. 그리고, 데이터처리회로(150)는 데이터수신부(330), 센싱데이터보상부(340), 영상데이터처리부(350) 등을 포함할 수 있다.
각각의 채널회로(310)는 아날로그전단(AFE: Analog-Front-End)부(312), 아날로그디지털변환(ADC: Analog-Digital-Convert)부(314), 테스트소스부(316) 등을 포함할 수 있다.
아날로그전단부(312)는 화소(P)로부터 입력단(T)으로 전달되는 아날로그신호를 전처리할 수 있다.
아날로그전단부(312)는 적분기(313)를 포함할 수 있다. 그리고, 적분기(313)는 증폭기(Ap), 증폭기(Ap)의 일 입력단자-예를 들어, 마이너스 입력단자-와 출력단자 사이에 연결되는 캐패시터(Ci) 및 캐패시터(Ci)와 병렬로 연결되는 리셋스위치(Sr) 등을 포함할 수 있다.
아날로그신호가 전압신호인 경우, 적분기(313)의 리셋스위치(Sr)가 턴온된 상태로 유지되면서, 아날로그신호가 그대로 아날로그디지털변환부(314)로 전달될 수 있다.
혹은 리셋스위치(Sr)가 턴오프된 상태로 유지되고, 증폭기(Ap)의 일 입력단자로 입력되는 아날로그신호와 다른 일 입력단자로 입력되는 참조전압(Vr)의 차이가 증폭기(Ap)에 의해 증폭되어 아날로그디지털변환부(314)로 전달될 수 있다.
아날로그신호가 전류신호인 경우, 전류신호는 캐패시터(Ci)를 통해 적분되면서 아날로그디지털변환부(314)로는 전류신호의 적분값이 전달될 수 있다. 캐패시터(Ci)에 적분된 값은 다음 번 측정에서 리셋스위치(Sr)에 의해 리셋될 수 있다.
아날로그디지털변환부(314)는 아날로그전단부(312)의 출력신호를 디지털데이터로 변환할 수 있다.
그리고, 데이터전송부(320)는 아날로그디지털변환부(314)로부터 전달되는 디지털데이터를 외부-예를 들어, 데이터처리회로(150)-로 전송할 수 있다.
한편, 패널(110)에는 많은 화소(P)가 배치되기 때문에 이러한 많은 화소(P)를 짧은 시간 내에 센싱하기 위해 화소센싱회로(130)에는 다수의 채널회로(310)가 포함될 수 있다. 각각의 채널회로(310)는 패널(110)에 배치되는 적어도 하나의 화소(P)를 병렬적으로 동시에 센싱함으로써 전체 화소(P)에 대한 센싱 시간을 단축하게 된다.
그런데, 화소센싱장치(130)에 복수의 채널회로(310)가 포함됨으로써 채널회로(310) 사이에 편차가 생기는 문제가 발생할 수 있다.
예를 들어, 아날로그전단부(312)에 포함된 적분기(313)에서 증폭기(Ap)는 채널회로(310) 사이에 게인값 및 오프셋값의 편차를 발생시킬 수 있다. 또한, 적분기(313)에서 캐패시터(Ci)는 채널회로(310) 사이에 정전용량 편차를 발생시킬 수 있다 정전용량의 편차는 전류신호의 적분값에 대한 분모값의 편차를 만들어서 결과적으로는 채널회로(310) 사이의 게인값 편차를 발생시키게 된다. 이외에도, 상세한 구성이 예시되지는 않았으나 아날로그디지털변환부(314)에 포함된 구성들도 채널회로(310) 사이에 게인값 및 오프셋값의 편차를 발생시킬 수 있다.
이러한 채널회로(310)의 편차를 보상하기 위해 각 채널회로(310)는 테스트소스부(316)를 포함할 수 있다. 테스트소스부(316)는 입력단(T)을 통해 아날로그전단부(312)로 테스트아날로그신호를 공급할 수 있다.
그리고, 데이터처리회로(150)는 테스트아날로그신호에 의해 생성된 디지털데이터를 이용하여 채널회로(310)의 편차-예를 들어, 센싱 오프셋값 편차 혹은 센싱 게인값 편차-를 보상할 수 있다.
데이터처리회로(150)의 데이터수신부(330)는 데이터전송부(320)에서 전송되는 디지털데이터-화소센싱데이터(S_DATA)-를 수신하고, 센싱데이터보상부(340)는 수신된 화소센싱데이터(S_DATA)를 이용하여 각 채널회로(310)의 편차를 보상할 수 있다.
센싱데이터보상부(340)는 각 채널회로(310)에 대한 편차 보상이 완료되면, 그 후에 전달되는 화소센싱데이터(S_DATA)에 대해 보상값-예를 들어, 센싱 오프셋 보상값 혹은 센싱 게인 보상값-을 적용하여 영상데이터처리부(350)로 전달할 수 있다.
그리고, 영상데이터처리부(350)는 보상된 화소센싱데이터를 이용하여 각 화소(P)의 특성을 파악하고, 각 화소(P)의 특성에 맞게 영상데이터를 보상처리할 수 있다.
도 4는 일 실시예에 따른 편차 보상 과정을 나타내는 도면이다.
화소센싱회로 및 데이터처리회로는 2 포인트 센싱을 통해 채널회로의 편차를 보상할 수 있다. 여기서, 2 포인트는 영점과 최대점일 수 있다. 화소센싱회로 및 데이터처리회로는 영점과 최대점에 대한 센싱을 통해 센싱 오프셋값과 센싱 게인값을 보상할 수 있다. 구체적인 예로서, 화소센싱회로 및 데이터처리회로는 영점에서의 센싱을 통해 센싱 오프셋값을 보상하고, 최대점에서의 센싱을 통해 센싱 게인값을 보상할 수 있다.
도 3 및 도 4를 함께 참조하면, 각각의 채널회로(310)에 포함된 테스트소스부(316)는 영점센싱모드(zero-signal sensing mode)에서 아날로그전단부(312)의 입력이 제로레벨(zero level)이 되도록 하는 테스트아날로그신호를 동시에 입력단(T)으로 공급할 수 있다.
채널회로(310)에 센싱 오프셋이 없는 경우, 아날로그전단부(312)에 대한 제로레벨의 입력에 따라 생성되는 디지털데이터-화소센싱데이터(S_DATA)-는 0(zero) 값을 가질 수 있다. 하지만, 채널회로(310)에 센싱 오프셋이 있는 경우, 아날로그전단부(312)에 대한 제로레벨의 입력에 따라 생성되는 디지털데이터-화소센싱데이터(S_DATA)-는 A 포인트와 같이 센싱 오프셋값을 가질 수 있다.
데이터처리회로(150)-예를 들어, 센싱데이터보상부(340)-는 영점센싱모드에서 수신되는 화소센싱데이터(S_DATA)를 이용하여 채널회로(310)의 센싱 오프셋값을 보상할 수 있다. 예를 들어, 센싱데이터보상부(340)는 영점센싱모드에서 수신되는 화소센싱데이터(S_DATA)에 포함된 측정값을 저장하고 있다가 이후에 수신되는 화소센싱데이터(S_DATA)에서 저장된 측정값을 빼는 방식으로 각 채널회로(310)의 센싱 오프셋값을 보상할 수 있다.
개념적으로 볼 때, 도 4에서, 센싱 오프셋값이 보상되기 전의 화소센싱데이터는 제1곡선(LN1)과 같이 도시될 수 있는데, 영점센싱모드를 통해 센싱 오프셋값이 보상되면 화소센싱데이터는 제2곡선(LN2)과 같이 시작점이 영점(B)이 되는 곡선으로 도시될 수 있다.
한편, 도 3 및 도 4를 함께 참조하면, 각각의 채널회로(310)에 포함된 테스트소스부(316)는 최대값센싱모드(maximum-signal sensing mode)에서 미리 설정된 최대값레벨을 가지는 테스트아날로그신호를 동시에 입력단(T)으로 공급할 수 있다.
그리고, 데이터처리회로(150)-예를 들어, 센싱데이터보상부(340)-는 최대값센싱모드에서 수신되는 디지털데이터-화소센싱데이터(S_DATA)-를 이용하여 채널회로(310)의 센싱 게인값을 보상할 수 있다.
최대값센싱모드에서, 센싱 게인값이 보상되기 전의 화소센싱데이터(S_DATA)는 C 점을 나타내게 되는데, 센싱데이터보상부(340)는 최대값센싱모드에서 미리 저장된 설정에 따라 화소센싱데이터(S_DATA)가 D 점을 나타내야한다는 것을 알고 있기 때문에, C 점과 D 점의 관계에 따라 센싱 게인에 대한 보상값을 계산할 수 있게 된다.
[수학식 1]
Y' = (Y - Ya) × Yd / Yc
Y는 보상 전 화소센싱데이터이고, Y'는 보상 후 화소센싱데이터이며, Ya는 영점센싱모드에서 보상 전 화소센싱데이터로서 센싱 오프셋 보상값이고, Yc는 최대값센싱모드에서 센싱 오프셋 보상값이 적용된 화소센싱데이터이고, Yd는 최대값센싱모드에서 최대값 레벨의 테스트아날로그신호에 대응하여 미리 저장된 화소센싱데이터로서 Yd/Yc는 센싱 게인 보상값이다.
데이터처리회로(150)-예를 들어, 센싱데이터보상부(340)-는 영점센싱모드와 최대값센싱모드에서 획득한 화소센싱데이터를 이용하여 수학식 1과 같은 보상식을 생성할 수 있다.
한편, 도 3에 도시된 실시예와 같이 각 채널회로(310)에 테스트소스부(316)가 각각 포함되는 경우, 테스트소스부(316)의 편차에 의해 각 채널회로(310)의 편차가 정확하게 보상되지 못하는 문제가 발생할 수 있다. 예를 들어, 테스트소스부(316)에서 출력하는 테스트아날로그신호 자체가 채널회로(310) 사이에서 편차를 가질 수 있다.
그런데, 전술한 실시예와 같이 화소센싱회로(130) 및 데이터처리회로(150)가 영점센싱모드에서 센싱 오프셋값을 보상하게 되면 테스트소스부(316)에서의 편차가 반영되지 않기 때문에 보다 정확하게 채널회로(310)의 편차를 보상할 수 있게 된다. 도 5를 참조하여, 영점센싱모드에서 테스트소스부(316)의 편차가 반영되지 않는 실시예를 설명한다.
도 5는 일 실시예에 따른 테스트소스부의 내부 구성도이다.
도 3, 도 4 및 도 5를 함께 참조하면, 테스트소스부(316)는 가변전류소스(510), 가변전압소스(520) 및 3개의 스위치들(S1, S2, S3) 등을 포함할 수 있다.
테스트아날로그신호가 전류신호인 경우, 테스트소스부(316)는 가변전류소스(510)와 입력단(T)을 연결시키는 제1스위치(S1)를 턴오프시켜 테스트소스부(316)에서 아날로그전단부(312)로 전류가 흐르지 않게 할 수 있다. 이러한 스위치 차단방식으로 제로레벨의 테스트아날로그신호를 생성하게 되면 각 채널회로(310)의 테스트아날로그신호 사이에 편차가 발생하지 않게 된다.
테스트아날로그신호가 전압신호인 경우, 테스트소스부(316)는 가변전압소스(520)와 입력단(T)을 연결시키는 제2스위치(S2)를 턴오프시키고 참조전압(Vr)과 입력단(T)을 연결시키는 제3스위치(S3)를 턴온시킬 수 있다. 이렇게 하면, 증폭기(Ap)의 일 입력단자와 다른 일 입력단자로 동일한 참조전압(Vr)이 공급되게 되고, 아날로그전단부(312)의 입력이 제로레벨이 될 수 있다.
한편, 테스트아날로그신호가 전류신호인 경우, 최대값센싱모드에서, 제1스위치(S1)가 턴온되고 미리 설정된 값에 따라 가변전류소스(510)에서 최대값레벨을 가지는 테스트아날로그신호가 입력단(T)으로 출력될 수 있다.
그리고, 테스트아날로그신호가 전압신호인 경우, 최대값센싱모드에서, 제2스위치(S2)가 턴온되고 미리 설정된 값에 따라 가변전압소스(520)에서 최대값레벨을 가지는 테스트아날로그신호가 입력단(T)으로 출력될 수 있다.
한편, 영점센싱모드에서는 각 채널회로(310)에서의 테스트소스부(316)의 편차가 반영되지 않으나 최대값센싱모드에서는 각 채널회로(310)에서의 테스트소스부(316)의 편차가 반영될 수 있다. 이때, 최대값센싱모드에서의 테스트아날로그신호의 신호레벨 크기를 크게 하면 각 채널회로(310)에서의 테스트소스부(316)의 편차 영향이 작아질 수 있다. 하지만, 테스트아날로그신호의 신호레벨 크기가 커지면 아날로그전단부(312)의 출력단자에 형성되는 신호-아날로그전단부(312)의 출력신호-가 아날로그디지털변환부(314)의 입력범위를 벗어날 수 있다.
이러한 문제를 해결하기 위해 아날로그전단부는 적분기(313)와 아날로그디지털변환부(314) 사이에 연결되는 레벨시프터를 더 포함할 수 있다.
도 6은 채널회로의 아날로그전단부에 레벨시프터가 더 포함되는 예시를 나타내는 도면이다.
도 6을 참조하면, 채널회로(610)는 아날로그전단부(612)에서 적분기(313)와 아날로그디지털변환부(314) 사이에 연결되는 레벨시프터(618)를 더 포함할 수 있다.
최대값센싱모드에서 테스트소스부(316)는 최대값레벨을 가지는 테스트아날로그신호를 출력할 수 있다. 그리고, 이러한 최대값레벨을 가지는 테스트아날로그신호에 의해 적분기(313)의 출력단자에 형성되는 신호가 아날로그디지털변환부(314)의 입력범위를 벗어날 수 있다.
레벨시프터(618)는 적분기(313)의 출력단자에 형성되는 신호를 아날로그디지털변환부(314)의 입력범위로 축소시킬 수 있다.
한편, 최대값센싱모드에서, 각 채널회로의 테스트소스부(316)에서 발생하는 편차의 영향을 제거하기 위해 외부테스트소스장치를 이용하여 모든 채널회로에 동일한 외부테스트아날로그신호를 공급할 수 있다.
도 7은 외부테스트소스장치를 이용하여 최대값센싱모드를 진행하는 예시를 나타내는 도면이다.
도 7을 참조하면, 최대값센싱모드에서 복수의 채널회로(710)의 아날로그전단부(312) 입력단(T)으로 하나의 외부테스트소스장치(740)이 연결될 수 있다.
그리고, 외부테스트소스장치(740)는 최대값센싱모드에서 미리 설정된 최대값레벨을 가지는 외부테스트아날로그신호를 각 채널회로(710)의 입력단(T)으로 순차적으로 공급할 수 있다.
하나의 외부테스트소스장치(740)를 통해 동일한 외부테스트아날로그신호를 복수의 채널회로(710)로 공급하기 때문에 테스트아날로그신호의 편차에 따라 센싱 오차는 발생하지 않는다. 영점센싱모드도 외부테스트소스장치(740)를 통해 진행할 수도 있으나 외부테스트소스장치(740)를 통한 센싱은 복수의 채널회로를 동시에 진행할 수 없기 때문에 센싱 속도가 느려지는 문제가 있다. 이에 따라, 절충적으로 영점센싱모드는 테스트소스부(716)를 통해 진행하고 최대값센싱모드는 외부테스트소스장치(740)를 통해 진행하는 방법이 적용될 수도 있다.
도 8은 일 실시예에 따른 패널구동방법의 흐름도이다.
패널구동방법이 적용되는 표시장치에는 패널, 데이터구동회로, 데이터처리회로, 화소센싱회로 등이 포함될 수 있다.
그리고, 패널에는 복수의 화소가 배치되고 화소와 연결되는 복수의 데이터라인 및 복수의 센싱라인이 배치될 수 있다.
그리고, 데이터구동회로는 영상데이터를 데이터전압으로 변환하여 데이터라인으로 공급하고, 데이터처리회로는 화소의 특성에 대응되는 화소센싱데이터를 이용하여 영상데이터를 보상처리할 수 있다.
그리고, 화소센싱회로는 복수의 채널회로에 포함된 아날로그전단부를 통해 센싱라인으로부터 전달되는 아날로그신호를 전처리하고, 아날로그전단부의 출력신호를 화소센싱데이터로 변환하여 데이터처리회로로 전송할 수 있다. 이때, 각 채널회로 사이에 편차가 발생할 수 있는데, 일 실시예에 따른 패널구동방법은 2 포인트 센싱을 통해 각 채널회로 사이에 발생하는 편차를 보상할 수 있다.
먼저, 화소센싱회로는 영점센싱모드에서 아날로그전단부의 입력이 제로레벨이 되도록 하는 테스트아날로그신호를 아날로그전단부로 공급할 수 있다(S800). 그리고, 데이터처리회로는 영점센싱모드에서 수신되는 제1화소센싱데이터를 이용하여 채널회로의 센싱 오프셋값을 보상할 수 있다.
그리고, 화소센싱회로는 최대값센싱모드에서 미리 설정된 최대값레벨을 가지는 테스트아날로그신호를 아날로그전단부로 공급할 수 있다(S802). 그리고, 데이터처리회로는 최대값센싱모드에서 수신되는 제2화소센싱데이터를 이용하여 채널회로의 센싱 게인값을 보상할 수 있다.
센싱 오프셋값과 센싱 게인값에 대한 보상이 이루어지면, 데이터처리회로는 이러한 센싱 오프셋값과 센싱 게인값을 이용하여 수신되는 화소센싱데이터를 보상처리할 수 있다(S804).
그리고, 데이터처리회로는 보상된 화소센싱데이터를 이용하여 각 화소의 특성을 파악할 수 있다. 이러한 각 화소의 특성데이터는 룩업테이블 형태로 저장될 수 있다.
그리고, 데이터처리회로는 각 화소의 특성에 대응되는 룩업테이블을 이용하여 영상데이터를 보상처리할 수 있다(S806). 그리고, 보상처리된 영상데이터를 데이터구동회로로 전송할 수 있다.
그리고, 데이터구동회로는 보상처리된 영상데이터에 따라 데이터전압을 생성하고 각 화소와 연결되는 데이터라인을 구동할 수 있다(S808).
한편, 데이터처리회로는 화소센싱회로로 영점센싱모드 혹은 최대값센싱모드를 지시하는 모드신호를 전송할 수 있다. 이러한 모드신호에 따라 화소센싱회로는 영점센싱모드로 작동되거나 최대값센싱모드로 작동될 수 있다.
이와 달리, 화소센싱회로는 모드신호 없이 영점센싱모드 혹은 최대값센싱모드로 작동하고, 화소센싱데이터에 영점센싱모드 혹은 최대값센싱모드를 지시하는 모드정보를 포함시켜 전송할 수 있다. 그리고, 데이터처리회로는 이러한 모드정보를 이용하여 화소센싱데이터에 적용된 모드를 인식할 수 있다.
화소센싱회로에서는 각 화소를 센싱한 디지털데이터만 생성하고 디지털데이터-화소센싱데이터-에 대한 보상은 데이터처리회로에서 이루어질 수 있다. 하지만 실시예에 따라서는 화소센싱회로에서 디지털데이터에 대한 보상을 수행하고 보상된 화소센싱데이터를 데이터처리회로로 전송할 수 있다.
도 9는 다른 실시예에 따른 화소센싱회로의 내부 구성을 나타내는 도면이다.
도 9를 참조하면, 화소센싱회로(930)는 복수의 채널회로(310), 메모리(922), 편차보상부(924) 및 데이터전송부(320) 등을 포함할 수 있다.
각각의 채널회로(310)는 아날로그전단부(312), 아날로그디지털변환부(314) 및 테스트소스부(316) 등을 포함할 수 있다.
아날로그전단부(312)는 화소(P)로부터 입력단(T)으로 전달되는 아날로그신호를 전처리할 수 있다. 그리고, 아날로그디지털변환부(314)는 아날로그전단부(312)의 출력신호를 디지털데이터로 변환할 수 있다. 그리고, 테스트소스부(316)는 입력단(T)을 통해 아날로그전단부(312)로 테스트아날로그신호를 공급할 수 있다.
메모리(922)는 각각의 채널회로(310)에서 출력되는 디지털데이터를 저장할 수 있다.
그리고, 편차보상부(922)는 메모리(922)에 저장된 디지털데이터를 이용하여 채널회로(310)의 편차를 분석하고 분석된 채널회로(310)의 편차에 따라 디지털데이터를 보상할 수 있다.
그리고, 데이터전송부(320)는 화소의 특성에 따라 영상데이터를 보상처리하는 데이터처리회로로 보상된 디지털데이터-화소센싱데이터(S_DATA)-를 전송할 수 있다.
이러한 화소센싱회로(930)에서 복수의 채널회로(310)에 포함된 테스트소스부(316)는 영점센싱모드에서 제로레벨(zero level)을 가지는 테스트아날로그신호를 동시에 입력단(T)으로 공급할 수 있다. 그리고, 편차보상부(924)는 영점센싱모드에서 메모리(922)에 저장된 디지털데이터를 이용하여 채널회로(310)의 센싱 오프셋값을 보상할 수 있다.
그리고, 이러한 화소센싱회로(930)에서 복수의 채널회로(310)에 포함된 테스트소스부(316)는 최대값센싱모드에서 미리 설정된 최대값레벨을 가지는 테스트아날로그신호를 동시에 입력단(T)으로 공급할 수 있다. 그리고, 편차보상부(924)는 최대값센싱모드에서 메모리(922)에 저장된 디지털데이터를 이용하여 채널회로(310)의 센싱 게인값을 보상할 수 있다.
이상에서 설명한 실시예에 의하면, 화소센싱장치의 채널회로 사이에 존재하는 편차를 보상할 수 있다. 또한, 이러한 실시예에 의하면 2 포인트 센싱 방식에 따라 신속하고 정확하게 센싱 오프셋값과 센싱 게인값을 보상할 수 있게 된다. 또한, 이러한 실시예에 의하면 영점센싱모드에 따라 각 채널회로에 적용되는 테스트아날로그신호의 편차에 영향을 받지 않고 각 채널회로의 센싱 오프셋값을 보상할 수 있게 된다.
이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥 상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (13)

  1. 디스플레이 패널에 배치되는 복수의 화소의 특성을 센싱하는 장치에 있어서,
    상기 화소로부터 입력단으로 전달되는 아날로그신호를 전처리하는 아날로그전단(Analog-Front-End)부와,
    상기 아날로그전단부의 출력신호를 디지털데이터로 변환하는 아날로그디지털변환(Analog-Digital-Convert)부와,
    상기 입력단을 통해 상기 아날로그전단부로 테스트아날로그신호를 공급하는 테스트소스부를 포함하는 복수의 채널회로; 및
    상기 화소의 특성에 따라 영상데이터를 보상처리하는 데이터처리회로로 상기 디지털데이터를 전송하는 데이터전송부를 포함하고,
    상기 복수의 채널회로에 포함된 상기 테스트소스부는 영점센싱모드(zero-signal sensing mode)에서 상기 아날로그전단부의 입력이 제로레벨(zero level)이 되도록 하는 상기 테스트아날로그신호를 상기 입력단으로 공급하고 상기 테스트소스부는 최대값센싱모드(maximum-signal sensing mode)에서 미리 설정된 최대값레벨을 가지는 상기 테스트아날로그신호를 입력단으로 공급하고,
    상기 데이터처리회로는 상기 영점센싱모드에서 수신되는 제1화소센싱데이터를 이용하여 상기 채널회로의 센싱 오프셋값을 보상하고, 상기 최대값센싱모드에서 수신되는 제2화소센싱데이터를 이용하여 상기 채널회로의 센싱 게인값을 보상하고, 상기 센싱 오프셋값과 상기 센싱 오프셋값이 적용된 화소 센싱 데이터, 상기 최대값센싱모드에서 최대값 레벨의 테스트아날로그신호에 대응하여 미리 저장된 화소센싱데이터을 이용하여 상기 각 채널회로의 편차를 보상하는 화소센싱장치.
  2. 제1항에 있어서, 상기 테스트소스부는,
    전류신호가 상기 입력단으로 공급되는 것을 차단하여 상기 제로레벨이 되도록 하거나, 상기 입력단으로 테스트아날로그신호를 공급하여 상기 최대값레벨이 되도록 하는 가변전류소스; 및
    전압신호가 상기 입력단으로 공급되는 것을 차단하고 상기 입력단으로 참조전압(Vr)이 공급되게 하거나 상기 입력단으로 상기 최대값레벨을 가지는 테스트아날로그신호를 공급하는 가변전압소스를 포함하는 화소센싱장치.
  3. 제1항에 있어서,
    상기 아날로그전단부는 상기 채널회로 사이에 게인값 및 오프셋값의 편차가 발생할 수 있는 증폭기 및 상기 증폭기의 일 입력단자와 출력단자 사이에 연결되고 상기 채널회로 사이에 정전용량 편차가 발생할 수 있는 캐패시터를 포함하는 화소센싱장치.
  4. 제3항에 있어서,
    상기 최대값센싱모드에서 상기 출력단자에 형성되는 신호는 상기 아날로그디지털변환부의 입력범위를 벗어나고,
    상기 아날로그전단부는 상기 출력단자와 상기 아날로그디지털변환부 사이에 연결되는 레벨시프터를 통해 상기 출력단자에 형성되는 신호를 상기 아날로그디지털변환부의 입력범위로 축소하는 화소센싱장치.
  5. 제1항에 있어서,
    상기 아날로그전단부는 상기 채널회로 사이에 게인값 및 오프셋값의 편차가 발생할 수 있는 증폭기를 포함하고,
    상기 테스트소스부는 상기 아날로그신호가 전압신호일 때, 상기 증폭기의 일 입력단자로 다른 일 입력단자와 동일한 전압을 공급하는 화소센싱장치.
  6. 제1항에 있어서,
    최대값센싱모드(maximum-signal sensing mode)에서 미리 설정된 최대값레벨을 가지는 외부테스트아날로그신호가 외부테스트소스장치로부터 각 채널회로의 상기 입력단으로 순차적으로 공급되고,
    상기 데이터처리회로는 상기 최대값센싱모드에서 상기 디지털데이터를 이용하여 상기 채널회로의 센싱 게인값을 보상하는 화소센싱장치.
  7. 복수의 화소가 배치되고 상기 화소와 연결되는 복수의 데이터라인 및 복수의 센싱라인이 배치되는 패널을 구동하는 장치에 있어서,
    영상데이터를 데이터전압으로 변환하여 상기 데이터라인으로 공급하는 데이터구동회로;
    상기 화소의 특성에 대응되는 화소센싱데이터를 이용하여 상기 영상데이터를 보상처리하는 데이터처리회로; 및
    복수의 채널회로에 포함된 아날로그전단부를 통해 상기 센싱라인으로부터 전달되는 아날로그신호를 전처리하고, 상기 아날로그전단부의 출력신호를 상기 화소센싱데이터로 변환하여 상기 데이터처리회로로 전송하며, 상기 채널회로 사이의 센싱 게인값 및 센싱 오프셋값의 편차를 제거하기 위해 영점센싱모드(zero-signal sensing mode)에서 아날로그전단부의 입력이 제로레벨(zero level)이 되도록 하는 테스트아날로그신호가 상기 아날로그전단부로 공급되고 최대값센싱모드(maximum-signal sensing mode)에서 미리 설정된 최대값레벨을 가지는 상기 테스트아날로그신호가 상기 아날로그전단부로 공급되는 화소센싱회로를 포함하며,
    상기 데이터처리회로는 상기 영점센싱모드에서 수신되는 제1화소센싱데이터를 이용하여 상기 채널회로의 센싱 오프셋값을 보상하고, 상기 최대값센싱모드에서 수신되는 제2화소센싱데이터를 이용하여 상기 채널회로의 센싱 게인값을 보상하고, 상기 센싱 오프셋값과 상기 센싱 오프셋값이 적용된 화소 센싱 데이터, 상기 최대값센싱모드에서 최대값 레벨의 테스트아날로그신호에 대응하여 미리 저장된 화소센싱데이터을 이용하여 상기 채널회로의 편차를 보상하는 패널구동장치.
  8. 제7항에 있어서,
    상기 복수의 채널회로는 테스트소스부를 포함하며,
    상기 테스트소스부는,
    전류신호가 상기 아날로그전단부의 입력단으로 공급되는 것을 차단하여 상기 제로레벨이 되도록 하거나, 상기 입력단으로 테스트아날로그신호를 공급하여 상기 최대값레벨이 되도록 하는 가변전류소스; 및
    전압신호가 상기 입력단으로 공급되는 것을 차단하고 상기 입력단으로 참조전압(Vr)이 공급되게 하거나 상기 입력단으로 상기 최대값레벨을 가지는 테스트아날로그신호를 공급하는 가변전압소스를 포함하는 패널구동장치.
  9. 제7항에 있어서,
    상기 데이터처리회로에서 상기 화소센싱회로로 상기 영점센싱모드 혹은 상기 최대값센싱모드를 지시하는 모드신호를 전송하는 패널구동장치.
  10. 제7항에 있어서,
    상기 화소센싱회로는 상기 화소센싱데이터에 상기 영점센싱모드 혹은 상기 최대값센싱모드를 지시하는 모드정보를 포함시켜 전송하는 패널구동장치.
  11. 디스플레이 패널에 배치되는 복수의 화소의 특성을 센싱하는 장치에 있어서,
    상기 화소로부터 입력단으로 전달되는 아날로그신호를 전처리하는 아날로그전단(Analog-Front-End)부와,
    상기 아날로그전단부의 출력신호를 디지털데이터로 변환하는 아날로그디지털변환(Analog-Digital-Convert)부와,
    상기 입력단을 통해 상기 아날로그전단부로 테스트아날로그신호를 공급하는 테스트소스부를 포함하는 복수의 채널회로;
    상기 디지털데이터를 저장하는 메모리;
    상기 메모리에 저장된 상기 디지털데이터를 이용하여 상기 채널회로의 편차를 분석하고 분석된 상기 채널회로의 편차에 따라 상기 디지털데이터를 보상하는 편차보상부; 및
    상기 화소의 특성에 따라 영상데이터를 보상처리하는 데이터처리회로로 보상된 상기 디지털데이터를 전송하는 데이터전송부를 포함하며,
    상기 복수의 채널회로에 포함된 상기 테스트소스부는 영점센싱모드(zero-signal sensing mode)에서 제로레벨(zero level)을 가지는 상기 테스트아날로그신호를 상기 입력단으로 공급하고,
    상기 편차보상부는 상기 영점센싱모드에서 상기 메모리에 저장된 상기 디지털데이터를 이용하여 상기 채널회로의 센싱 오프셋값을 보상하고,
    상기 복수의 채널회로에 포함된 상기 테스트소스부는 최대값센싱모드(maximum-signal sensing mode)에서 미리 설정된 최대값레벨을 가지는 상기 테스트아날로그신호를 상기 입력단으로 공급하고,
    상기 편차보상부는 상기 최대값센싱모드에서 상기 메모리에 저장된 상기 디지털데이터를 이용하여 상기 채널회로의 센싱 게인값을 보상하는 화소센싱장치.
  12. 제11항에 있어서,
    상기 테스트소스부는,
    전류신호가 상기 입력단으로 공급되는 것을 차단하여 상기 제로레벨이 되도록 하거나, 상기 입력단으로 테스트아날로그신호를 공급하여 상기 최대값레벨이 되도록 하는 가변전류소스; 및
    전압신호가 상기 입력단으로 공급되는 것을 차단하고 상기 입력단으로 참조전압(Vr)이 공급되게 하거나 상기 입력단으로 상기 최대값레벨을 가지는 테스트아날로그신호를 공급하는 가변전압소스를 포함하는 화소센싱장치.
  13. 제11항에 있어서,
    상기 최대값센싱모드에서 상기 아날로그전단부의 출력단자에 형성되는 신호는 상기 아날로그디지털변환부의 입력범위를 벗어나고,
    상기 아날로그전단부는 상기 출력단자와 상기 아날로그디지털변환부 사이에 연결되는 레벨시프터를 통해 상기 출력단자에 형성되는 신호를 상기 아날로그디지털변환부의 입력범위로 축소하는 화소센싱장치.
KR1020160180653A 2016-12-28 2016-12-28 화소센싱장치 및 패널구동장치 Active KR102738508B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160180653A KR102738508B1 (ko) 2016-12-28 2016-12-28 화소센싱장치 및 패널구동장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160180653A KR102738508B1 (ko) 2016-12-28 2016-12-28 화소센싱장치 및 패널구동장치

Publications (2)

Publication Number Publication Date
KR20180076467A KR20180076467A (ko) 2018-07-06
KR102738508B1 true KR102738508B1 (ko) 2024-12-05

Family

ID=62920907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160180653A Active KR102738508B1 (ko) 2016-12-28 2016-12-28 화소센싱장치 및 패널구동장치

Country Status (1)

Country Link
KR (1) KR102738508B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102634653B1 (ko) 2019-09-30 2024-02-08 주식회사 엘엑스세미콘 화소센싱회로 및 집적회로
KR20220162230A (ko) * 2021-05-31 2022-12-08 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100291606B1 (ko) * 1991-12-06 2001-06-01 그레그 에이. 시얼 아날로그-디지탈 신호 변환 장치 및 방법
KR100857122B1 (ko) 2007-04-12 2008-09-05 주식회사 유니디스플레이 채널 오프셋 전압 보상 방법 및 이를 이용한 액정 패널구동용 컬럼 구동 회로

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102083823B1 (ko) * 2013-12-24 2020-04-14 에스케이하이닉스 주식회사 오프셋 전압을 제거하는 디스플레이 구동 장치
KR102256069B1 (ko) * 2014-09-03 2021-05-25 삼성디스플레이 주식회사 표시 장치 및 그 보상 방법
KR102316986B1 (ko) * 2014-12-09 2021-10-25 엘지디스플레이 주식회사 유기발광표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100291606B1 (ko) * 1991-12-06 2001-06-01 그레그 에이. 시얼 아날로그-디지탈 신호 변환 장치 및 방법
KR100857122B1 (ko) 2007-04-12 2008-09-05 주식회사 유니디스플레이 채널 오프셋 전압 보상 방법 및 이를 이용한 액정 패널구동용 컬럼 구동 회로

Also Published As

Publication number Publication date
KR20180076467A (ko) 2018-07-06

Similar Documents

Publication Publication Date Title
US10741146B2 (en) Electroluminescent display screen and brightness uniformity compensation method and system thereof
KR101529005B1 (ko) 구동소자의 전기적 특성을 센싱할 수 있는 유기발광 표시장치
US10957251B2 (en) Pixel sensing device and panel driving device
CN107039001B (zh) 灰阶补偿电路以及灰阶补偿方法
US11238781B2 (en) Display device and method of driving the same
US11257406B2 (en) Aging detection circuit, aging compensation circuit, display panel and aging compensation method
US9412308B2 (en) Sample and hold circuit and source driver including the same
CN110459179B (zh) 一种显示装置
JP6970180B2 (ja) ディスプレイ駆動装置
KR102738508B1 (ko) 화소센싱장치 및 패널구동장치
US11735092B2 (en) Display device and method of driving the same
CN113327548B (zh) 像素感测电路和面板驱动装置
KR20170064162A (ko) 소스 드라이버 집적회로, 유기발광표시장치 및 그 구동방법
KR102751472B1 (ko) 소스드라이버, 표시장치 및 센싱장치
KR102565967B1 (ko) 센싱장치, 패널구동장치 및 표시장치
US11475851B2 (en) Pixel sensing apparatus and panel driving apparatus
US11222599B2 (en) Source driver and display device including the same
KR20220068364A (ko) 화소센싱장치 및 패널구동장치
KR20170050745A (ko) 유기발광표시장치 및 그 보상 시스템과 보상 방법
KR20200123019A (ko) 디스플레이 구동 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20161228

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20211220

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20161228

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230630

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20240130

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20241030

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20241202

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20241203

End annual number: 3

Start annual number: 1

PG1601 Publication of registration