KR102734544B1 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- KR102734544B1 KR102734544B1 KR1020190029894A KR20190029894A KR102734544B1 KR 102734544 B1 KR102734544 B1 KR 102734544B1 KR 1020190029894 A KR1020190029894 A KR 1020190029894A KR 20190029894 A KR20190029894 A KR 20190029894A KR 102734544 B1 KR102734544 B1 KR 102734544B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- light
- conductive
- emitting structure
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 197
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 230000000149 penetrating effect Effects 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 description 348
- 239000000463 material Substances 0.000 description 29
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 22
- 238000000034 method Methods 0.000 description 15
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 15
- 230000003287 optical effect Effects 0.000 description 11
- 239000011787 zinc oxide Substances 0.000 description 11
- 239000002019 doping agent Substances 0.000 description 10
- 239000010931 gold Substances 0.000 description 10
- 238000002161 passivation Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 230000001954 sterilising effect Effects 0.000 description 10
- 229910052737 gold Inorganic materials 0.000 description 7
- 229910052738 indium Inorganic materials 0.000 description 7
- 239000000203 mixture Substances 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- VRIVJOXICYMTAG-IYEMJOQQSA-L iron(ii) gluconate Chemical compound [Fe+2].OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O.OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O VRIVJOXICYMTAG-IYEMJOQQSA-L 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 239000000356 contaminant Substances 0.000 description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- 229910019897 RuOx Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- SKRWFPLZQAAQSU-UHFFFAOYSA-N stibanylidynetin;hydrate Chemical compound O.[Sn].[Sb] SKRWFPLZQAAQSU-UHFFFAOYSA-N 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- -1 AlInN Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 2
- 229910018229 Al—Ga Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910020286 SiOxNy Inorganic materials 0.000 description 2
- 229910020776 SixNy Inorganic materials 0.000 description 2
- 229910020781 SixOy Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- DZLPZFLXRVRDAE-UHFFFAOYSA-N [O--].[O--].[O--].[O--].[Al+3].[Zn++].[In+3] Chemical compound [O--].[O--].[O--].[O--].[Al+3].[Zn++].[In+3] DZLPZFLXRVRDAE-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- GNRSAWUEBMWBQH-UHFFFAOYSA-N nickel(II) oxide Inorganic materials [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910052703 rhodium Inorganic materials 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 238000004659 sterilization and disinfection Methods 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000005411 Van der Waals force Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000002537 cosmetic Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H01L33/22—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
- H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H01L33/24—
-
- H01L33/36—
-
- H01L33/54—
-
- H01L33/62—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
- H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/83—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/852—Encapsulations
- H10H20/853—Encapsulations characterised by their shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
Landscapes
- Led Devices (AREA)
Abstract
실시예는, 도전성 기판; 상기 도전성 기판 상에 배치되고, 제1 도전형 반도체층; 제2 도전형 반도체층; 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층;을 포함하는 발광 구조물; 및 상기 제2 도전형 반도체층, 상기 활성층, 및 상기 제1 도전형 반도체층의 일부 영역을 관통하는 돌출부를 포함하는 절연층;을 포함하고, 상기 돌출부는, 내부에 관통홀을 갖는 적어도 하나 이상의 제1 돌출부; 및 상기 적어도 하나 이상의 제1 돌출부를 둘러싸며 상기 발광 구조물의 외측면을 따라 연장되는 제2 돌출부;를 포함하고, 상기 활성층은 상기 제2 돌출부에 의해 활성 영역, 및 활성 영역을 둘러싸는 비활성 영역으로 분리되고, 상기 발광 구조물은 최외측부와 저면 사이에 위치한 단차부를 포함하는 반도체 소자를 개시한다.An embodiment discloses a semiconductor device including: a conductive substrate; a light-emitting structure disposed on the conductive substrate, the structure including a first conductive semiconductor layer; a second conductive semiconductor layer; and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer; and an insulating layer including a protrusion penetrating a portion of the second conductive semiconductor layer, the active layer, and the first conductive semiconductor layer, wherein the protrusion includes at least one first protrusion having a through hole therein; and a second protrusion extending along an outer surface of the light-emitting structure, the active layer being divided into an active region and an inactive region surrounding the active region by the second protrusion, and the light-emitting structure including a step portion located between an outermost portion and a bottom surface.
Description
실시예는 반도체 소자에 관한 것이다.The embodiment relates to a semiconductor device.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.Semiconductor devices containing compounds such as GaN and AlGaN have many advantages such as wide and easily tunable band gap energy, and can be used in various ways such as light-emitting devices, light-receiving devices, and various diodes.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해, 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다. In particular, light-emitting devices such as light-emitting diodes (LEDs) or laser diodes using semiconductor materials of groups III-V or II-VI can implement various colors such as red, green, blue, and ultraviolet through the development of thin film growth technology and device materials, and can also implement efficient white light by using fluorescent substances or combining colors, and have the advantages of low power consumption, semi-permanent lifespan, fast response speed, safety, and environmental friendliness compared to existing light sources such as fluorescent lamps and incandescent lamps.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.In addition, when photodetectors or solar cells are made using semiconductor materials of groups 3-5 or 2-6, light-receiving devices can be developed to absorb light of various wavelengths and generate photocurrents, thereby utilizing light of various wavelengths from gamma rays to radio wavelengths. In addition, they have the advantages of fast response speed, safety, environmental friendliness, and easy control of device materials, so they can be easily used in power control or ultra-high frequency circuits or communication modules.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.Accordingly, semiconductor devices are being used in a wide range of applications, including transmission modules for optical communication means, light-emitting diode backlights that replace cold cathode fluorescence lamps (CCFLs) that constitute the backlights of LCD (Liquid Crystal Display) displays, white light-emitting diode lighting devices that can replace fluorescent or incandescent bulbs, automobile headlights and signal lights, and sensors that detect gas or fire. In addition, semiconductor devices can be used in a wide range of applications, including high-frequency application circuits, other power control devices, and communication modules.
특히, 자외선 파장 영역의 광을 방출하는 발광소자는 경화작용이나 살균 작용을 하여 경화용, 의료용, 및 살균용으로 사용될 수 있다In particular, light-emitting elements that emit light in the ultraviolet wavelength range can be used for curing, medical, and sterilization purposes by having a curing or sterilizing effect.
최근 자외선 발광소자에 대한 연구가 활발하나, 아직까지 자외선 발광소자는 수직형으로 구현하기 어려운 문제가 있으며, 박리와 습기에 산화되어 광 출력이 저하되는 문제가 존재한다.Recently, research on ultraviolet light-emitting devices has been active, but there are still problems with vertical implementation of ultraviolet light-emitting devices, and problems with delamination and oxidation due to moisture, which reduces light output.
실시예는 박리와 습기에 강한 반도체 소자를 제공할 수 있다.The embodiment can provide a semiconductor device that is resistant to peeling and moisture.
또한, 신뢰성 저하에 따른 박리 문제가 개선된 반도체 소자를 제공할 수 있다.In addition, a semiconductor device with improved peeling problem due to reduced reliability can be provided.
또한, 광 출력이 우수한 반도체 소자를 제공할 수 있다.In addition, a semiconductor device with excellent optical output can be provided.
실시예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.The problem to be solved in the embodiment is not limited to this, and it can be said that the purpose or effect that can be understood from the solution or embodiment of the problem described below is also included.
본 발명의 일 특징에 따른 반도체 소자는 도전성 기판; 상기 도전성 기판 상에 배치되고, 제1 도전형 반도체층; 제2 도전형 반도체층; 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층;을 포함하는 발광 구조물; 및 상기 제2 도전형 반도체층, 상기 활성층, 및 상기 제1 도전형 반도체층의 일부 영역을 관통하는 돌출부를 포함하는 절연층;을 포함하고, 상기 돌출부는, 내부에 관통홀을 갖는 적어도 하나 이상의 제1 돌출부; 및 상기 적어도 하나 이상의 제1 돌출부를 둘러싸며 상기 발광 구조물의 외측면을 따라 연장되는 제2 돌출부;를 포함하고, 상기 활성층은 상기 제2 돌출부에 의해 활성 영역, 및 활성 영역을 둘러싸는 비활성 영역으로 분리되고, 상기 발광 구조물은 최외측부와 저면 사이에 위치한 단차부를 포함한다.According to one feature of the present invention, a semiconductor device comprises: a conductive substrate; a light-emitting structure disposed on the conductive substrate, the light-emitting structure including a first conductive semiconductor layer; a second conductive semiconductor layer; and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer; and an insulating layer including a protrusion penetrating a portion of the second conductive semiconductor layer, the active layer, and the first conductive semiconductor layer, wherein the protrusion includes at least one first protrusion having a through hole therein; and a second protrusion extending along an outer surface of the light-emitting structure, surrounding the at least one first protrusion, the active layer being divided into an active region and an inactive region surrounding the active region by the second protrusion, and the light-emitting structure including a step portion located between the outermost portion and the bottom surface.
상기 저면과 상기 최외측부 사이의 길이가 상기 저면과 제2 돌출부의 상면 사이의 길이와 상이할 수 있다.The length between the above-mentioned bottom surface and the above-mentioned outermost portion may be different from the length between the above-mentioned bottom surface and the upper surface of the second protrusion.
상기 저면과 상기 최외측부 사이의 길이가 상기 저면과 제2 돌출부의 상면 사이의 길이보다 클 수 있다.The length between the above-mentioned bottom surface and the above-mentioned outermost portion may be greater than the length between the above-mentioned bottom surface and the upper surface of the second protrusion.
상기 단차부는 상기 제2 돌출부를 둘러쌀 수 있다.The above-mentioned step portion can surround the above-mentioned second protrusion portion.
상기 저면과 상기 최외측부 사이의 길이는 상기 저면과 상기 제2 돌출부의 상면 사이의 길이와 동일할 수 있다.The length between the above-mentioned bottom surface and the above-mentioned outermost portion may be equal to the length between the above-mentioned bottom surface and the upper surface of the above-mentioned second protrusion.
상기 도전성 기판 상에 상기 발광 구조물과 이격 배치되는 전극패드를 더 포함할 수 있다.The conductive substrate may further include an electrode pad spaced apart from the light-emitting structure.
상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 도전층; 및 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 도전층;을 더 포함하고, 상기 제1 도전층은 상기 제1 돌출부의 관통홀을 통해 상기 제1 도전형 반도체층과 전기적으로 연결되고, 상기 제2 도전층은 상기 제2 돌출부 및 상기 단차부와 수직 방향으로 중첩될 수 있다.The device further comprises a first conductive layer electrically connected to the first conductive semiconductor layer; and a second conductive layer electrically connected to the second conductive semiconductor layer; wherein the first conductive layer is electrically connected to the first conductive semiconductor layer through a through hole of the first protrusion, and the second conductive layer can overlap with the second protrusion and the step in a vertical direction.
상기 반도체 구조물의 상면과 상기 최외측부 사이의 길이는 상기 저면과 제2 돌출부의 상면 사이의 길이 이상일 수 있다.The length between the upper surface of the semiconductor structure and the outermost portion may be greater than or equal to the length between the lower surface and the upper surface of the second protrusion.
실시예에 따르면, 반도체 소자의 발광 영역을 외부의 수분이나 기타 오염 물질로부터 차단함에 따라 신뢰성이 개선된 반도체 소자를 제작할 수 있다.According to an embodiment, a semiconductor device with improved reliability can be manufactured by blocking the light-emitting region of the semiconductor device from external moisture or other contaminants.
또한, 발광 구조물이 박리되는 문제를 개선할 수 있다.In addition, the problem of the light-emitting structure being peeled off can be improved.
또한, 반도체 소자의 광 출력을 개선할 수 있다.Additionally, it can improve the optical output of semiconductor devices.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.The various advantageous and beneficial advantages and effects of the present invention are not limited to the above-described contents, and will be more easily understood in the course of explaining specific embodiments of the present invention.
도 1은 본 발명의 제1 실시예에 따른 반도체 소자의 단면도이고,
도 2는 도 1에서 A부분의 확대도이고,
도 3은 도 1에서 B부분의 확대도이고,
도 4는 본 발명의 제1 실시예에 따른 반도체 소자의 평면도이고,
도 5는 도 4엣 AA'로 절단된 부분의 단면도이고,
도 6은 도 5에서 C부분의 확대도이고,
도 7은 본 발명의 제2 실시예에 따른 반도체 소자의 단면도이고,
도 8은 도 7에서 D부분의 확대도이고,
도 9는 본 발명의 제3 실시예에 따른 반도체 소자의 단면도이고,
도 10은 도 9에서 E부분의 확대도이고,
도 11은 본 발명의 제4 실시예에 따른 반도체 소자의 평면도이고,
도 12은 본 발명의 제4 실시예에 따른 반도체 소자의 단면도이고,
도 13a 내지 도 13h는 본 발명의 제1 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 도면이고,
도 14는 본 발명의 실시예에 따른 반도체 소자 패키지의 개념도이고,
도 15은 본 발명의 실시예에 따른 반도체 소자 패키지의 평면도이다.Figure 1 is a cross-sectional view of a semiconductor device according to the first embodiment of the present invention.
Figure 2 is an enlarged view of part A in Figure 1.
Figure 3 is an enlarged view of part B in Figure 1.
Figure 4 is a plan view of a semiconductor device according to the first embodiment of the present invention.
Fig. 5 is a cross-sectional view of a portion cut along line AA' in Fig. 4.
Figure 6 is an enlarged view of part C in Figure 5.
Fig. 7 is a cross-sectional view of a semiconductor device according to the second embodiment of the present invention.
Figure 8 is an enlarged view of part D in Figure 7.
FIG. 9 is a cross-sectional view of a semiconductor device according to a third embodiment of the present invention.
Figure 10 is an enlarged view of part E in Figure 9.
FIG. 11 is a plan view of a semiconductor device according to the fourth embodiment of the present invention.
Fig. 12 is a cross-sectional view of a semiconductor device according to the fourth embodiment of the present invention.
FIGS. 13A to 13H are drawings for explaining a method for manufacturing a semiconductor device according to the first embodiment of the present invention.
FIG. 14 is a conceptual diagram of a semiconductor device package according to an embodiment of the present invention.
FIG. 15 is a plan view of a semiconductor device package according to an embodiment of the present invention.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the attached drawings.
다만, 본 발명의 기술 사상은 설명되는 일부 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.However, the technical idea of the present invention is not limited to some of the embodiments described, but can be implemented in various different forms, and within the scope of the technical idea of the present invention, one or more of the components among the embodiments can be selectively combined or substituted for use.
또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.In addition, terms (including technical and scientific terms) used in the embodiments of the present invention can be interpreted as having a meaning that can be generally understood by a person of ordinary skill in the technical field to which the present invention belongs, unless explicitly and specifically defined and described, and terms that are commonly used, such as terms defined in a dictionary, can be interpreted in consideration of the contextual meaning of the relevant technology.
또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.Additionally, the terms used in the embodiments of the present invention are for the purpose of describing the embodiments and are not intended to limit the present invention.
본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, "A 및(와) B, C 중 적어도 하나(또는 한 개 이상)"로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함할 수 있다.In this specification, the singular may also include the plural unless specifically stated otherwise in the phrase, and when it is described as "A and (or at least one) of B, C", it may include one or more of all combinations that can be combined with A, B, C.
또한, 본 발명의 실시예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다.Additionally, in describing components of embodiments of the present invention, terms such as first, second, A, B, (a), (b), etc. may be used.
이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.These terms are only intended to distinguish one component from another, and are not intended to limit the nature, order, or sequence of the component.
그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성 요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성 요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속' 되는 경우도 포함할 수 있다.And, when a component is described as being 'connected', 'coupled' or 'connected' to another component, it may include not only cases where the component is directly connected, coupled or connected to the other component, but also cases where the component is 'connected', 'coupled' or 'connected' by another component between the component and the other component.
또한, 각 구성 요소의 "상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라, 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한, "상(위) 또는 하(아래)"로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In addition, when described as being formed or arranged "above or below" each component, above or below includes not only the case where the two components are in direct contact with each other, but also the case where one or more other components are formed or arranged between the two components. In addition, when expressed as "above or below", it can include the meaning of the downward direction as well as the upward direction based on one component.
본 발명의 실시예에 따른 발광 구조물은 자외선 파장대의 광을 출력할 수 있다. 예시적으로 발광 구조물은 근자외선 파장대의 광(UV-A)을 출력할 수도 있고, 원자외선 파장대의 광(UV-B)을 출력할 수 도 있고, 심자외선 파장대의 광(UV-C)을 출력할 수 있다. 파장범위는 발광 구조물의 Al의 조성비에 의해 결정될 수 있다. 또한, 발광 구조물은 광의 세기가 서로 다른 다양한 파장의 광을 출력할 수 있고, 발광하는 광의 파장 중 다른 파장의 세기에 비해 상대적으로 가장 강한 세기를 갖는 광의 피크 파장이 근자외선, 원자외선, 또는 심자외선일 수 있다.The light-emitting structure according to an embodiment of the present invention can output light in the ultraviolet wavelength range. For example, the light-emitting structure can output light in the near ultraviolet wavelength range (UV-A), light in the far ultraviolet wavelength range (UV-B), or light in the deep ultraviolet wavelength range (UV-C). The wavelength range can be determined by the composition ratio of Al in the light-emitting structure. In addition, the light-emitting structure can output light in various wavelengths having different intensities, and the peak wavelength of light having the strongest intensity relative to the intensities of other wavelengths among the wavelengths of the emitted light can be near ultraviolet, far ultraviolet, or deep ultraviolet.
예시적으로, 근자외선 파장대의 광(UV-A)은 320nm 내지 420nm 범위에서 메인 피크를 가질 수 있고, 원자외선 파장대의 광(UV-B)은 280nm 내지 320nm 범위에서 메인 피크를 가질 수 있으며, 심자외선 파장대의 광(UV-C)은 100nm 내지 280nm 범위에서 메인 피크를 가질 수 있다. 발광 구조물은 100nm 내지 420nm의 파장에서 최대 피크 파장을 갖는 자외선 광을 생성할 수 있다.For example, light in the near ultraviolet wavelength range (UV-A) can have a main peak in the range of 320 nm to 420 nm, light in the far ultraviolet wavelength range (UV-B) can have a main peak in the range of 280 nm to 320 nm, and light in the deep ultraviolet wavelength range (UV-C) can have a main peak in the range of 100 nm to 280 nm. The light-emitting structure can generate ultraviolet light having a maximum peak wavelength in the wavelength range of 100 nm to 420 nm.
도 1은 본 발명의 제1 실시예에 따른 반도체 소자의 단면도이고, 도 2는 도 1에서 A부분의 확대도이고, 도 3은 도 1에서 B부분의 확대도이다.FIG. 1 is a cross-sectional view of a semiconductor device according to a first embodiment of the present invention, FIG. 2 is an enlarged view of portion A in FIG. 1, and FIG. 3 is an enlarged view of portion B in FIG. 1.
도 1 내지 도 3을 참조하면, 제1 실시예에 따른 반도체 소자(10)는 제1 도전형 반도체층(124), 제2 도전형 반도체층(127), 및 활성층(126)을 포함하는 발광 구조물(120), 제1 도전형 반도체층(124)과 전기적으로 연결되는 제1 전극(142), 제2 도전형 반도체층(127)과 전기적으로 연결되는 제2 전극(146)을 포함할 수 있다.Referring to FIGS. 1 to 3, a semiconductor device (10) according to the first embodiment may include a light-emitting structure (120) including a first conductive semiconductor layer (124), a second conductive semiconductor layer (127), and an active layer (126), a first electrode (142) electrically connected to the first conductive semiconductor layer (124), and a second electrode (146) electrically connected to the second conductive semiconductor layer (127).
먼저, 발광 구조물(120)에 대해 설명하면, 제1 도전형 반도체층(124)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(124)은 Inx1Aly1Ga1 -x1- y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1 도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1 도펀트가 n형 도펀트인 경우, 제1 도펀트가 도핑된 제1 도전형 반도체층(124)은 n형 반도체층일 수 있다.First, regarding the light-emitting structure (120), the first conductive semiconductor layer (124) can be implemented with a compound semiconductor of group III-V, group II-VI, etc., and can be doped with a first dopant. The first conductive semiconductor layer (124) can be selected from a semiconductor material having a composition formula of In x1 Al y1 Ga 1 -x1- y1 N (0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1), for example, AlGaN, InGaN, InAlGaN, etc. And, the first dopant can be an n-type dopant, such as Si, Ge, Sn, Se, or Te. When the first dopant is an n-type dopant, the first conductive semiconductor layer (124) doped with the first dopant can be an n-type semiconductor layer.
활성층(126)은 제1 도전형 반도체층(124)과 제2 도전형 반도체층(127) 사이에 배치될 수 있다. 활성층(126)은 제1 도전형 반도체층(124)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(127)을 통해서 주입되는 정공(또는 전자)이 재결합되는 층일 수 있다.The active layer (126) may be arranged between the first conductive semiconductor layer (124) and the second conductive semiconductor layer (127). The active layer (126) may be a layer in which electrons (or holes) injected through the first conductive semiconductor layer (124) and holes (or electrons) injected through the second conductive semiconductor layer (127) recombine.
활성층(126)은 전자와 정공이 재결합함에 따라, 전자가 낮은 에너지 준위로 천이하며, 활성층(126)이 포함하는 후술될 우물층의 밴드갭 에너지에 대응하는 파장을 가지는 빛을 생성할 수 있다. 상기 반도체 소자가 방출하는 광의 파장 중 상대적으로 가장 큰 세기를 갖는 광의 파장은 자외선일 수 있고, 상기 자외선은 상술한 근자외선, 원자외선, 심자외선일 수 있다.The active layer (126) can generate light having a wavelength corresponding to the band gap energy of the well layer, which will be described later, as electrons and holes recombine, causing electrons to transition to a lower energy level and the active layer (126) to generate light. Among the wavelengths of light emitted by the semiconductor device, the wavelength of light having the highest intensity may be ultraviolet light, and the ultraviolet light may be the near ultraviolet light, the deep ultraviolet light, or the deep ultraviolet light described above.
활성층(126)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(126)의 구조는 이에 한정하지 않는다.The active layer (126) may have any one of a single well structure, a multi-well structure, a single quantum well structure, a multi-quantum well (MQW) structure, a quantum dot structure, or a quantum wire structure, and the structure of the active layer (126) is not limited thereto.
제2 도전형 반도체층(127)은 활성층(126) 상에 형성되며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 반도체층(127)에 제2 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(127)은 Inx5Aly2Ga1 -x5- y2N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2 도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2 도펀트가 도핑된 제2 도전형 반도체층(127)은 p형 반도체층일 수 있다.The second conductive semiconductor layer (127) is formed on the active layer (126) and can be implemented with a compound semiconductor of group III-V, group II-VI, etc., and a second dopant can be doped into the second conductive semiconductor layer (127). The second conductive semiconductor layer (127) can be formed with a semiconductor material having a composition formula of In x5 Al y2 Ga 1 -x5- y2 N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1) or a material selected from among AlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, and AlGaInP. When the second dopant is a p-type dopant such as Mg, Zn, Ca, Sr, or Ba, the second conductive semiconductor layer (127) doped with the second dopant can be a p-type semiconductor layer.
활성층(126)과 제2 도전형 반도체층(127) 사이에는 전자 차단층(미도시됨)이 배치될 수 있다. 전자 차단층(미도시됨)은 제1 도전형 반도체층(124)에서 활성층(126)으로 공급되는 전자(electron)가 활성층(126)에서 재결합하여 발광하지 않고, 제2 도전형 반도체층(127)으로 빠져나가는 흐름을 차단하여, 활성층(126) 내에서 전자와 정공이 재결합할 확률을 높일 수 있다. 전자 차단층(미도시됨)의 에너지 밴드갭은 활성층(126) 및/또는 제2 도전형 반도체층(127)의 에너지 밴드갭보다 클 수 있다.An electron blocking layer (not shown) may be placed between the active layer (126) and the second conductive semiconductor layer (127). The electron blocking layer (not shown) blocks the flow of electrons supplied from the first conductive semiconductor layer (124) to the active layer (126) from escaping to the second conductive semiconductor layer (127) without recombining in the active layer (126) and emitting light, thereby increasing the probability that electrons and holes recombine within the active layer (126). The energy band gap of the electron blocking layer (not shown) may be larger than the energy band gap of the active layer (126) and/or the second conductive semiconductor layer (127).
제1 도전형 반도체층(124), 활성층(126), 및 제2 도전형 반도체층(127)은 모두 알루미늄(Al)을 포함할 수 있다. 따라서, 제1 도전형 반도체층(124), 활성층(126), 및 제2 도전형 반도체층(127)의 조성은 모두 AlGaN일 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 반도체층의 조성은 출력 파장에 따라 적절히 조절될 수 있다.The first conductive semiconductor layer (124), the active layer (126), and the second conductive semiconductor layer (127) may all include aluminum (Al). Accordingly, the compositions of the first conductive semiconductor layer (124), the active layer (126), and the second conductive semiconductor layer (127) may all be AlGaN. However, this is not necessarily limited to this, and the compositions of the semiconductor layers may be appropriately adjusted depending on the output wavelength.
또한, 발광 구조물(120)은 제2 도전형 반도체층(127) 및 활성층(126)을 관통하고 제1 도전형 반도체층(124)의 일부 영역까지 배치되는 제1 리세스(128) 및 제2 리세스(129)를 포함할 수 있다.Additionally, the light emitting structure (120) may include a first recess (128) and a second recess (129) that penetrate the second conductive semiconductor layer (127) and the active layer (126) and extend to a portion of the first conductive semiconductor layer (124).
복수 개의 제1 리세스(128)는 제2 리세스(129)의 내측에 배치될 수 있다. 제1 리세스(128)는 내부에 제1 전극(142)이 배치되어 제1 도전형 반도체층(124)에 전류를 주입하는 통로 역할을 수행할 수 있다.A plurality of first recesses (128) may be arranged on the inside of the second recesses (129). The first recesses (128) may have a first electrode (142) arranged therein to serve as a passage for injecting current into the first conductive semiconductor layer (124).
제2 리세스(129)는 발광 구조물(120)의 측면을 따라 연속적으로 연장될 수 있다. 제2 리세스(129)는 발광 구조물(120)의 외측면을 따라 연장되어 폐루프를 이루는 단일의 리세스일 수 있으나 반드시 이에 한정되는 것은 아니고 복수 개의 리세스로 분할되어 배치될 수도 있다.The second recess (129) may extend continuously along the side surface of the light-emitting structure (120). The second recess (129) may be a single recess that extends along the outer surface of the light-emitting structure (120) to form a closed loop, but is not necessarily limited thereto and may be arranged by being divided into a plurality of recesses.
이러한 제2 리세스(129)에 의하여, 활성층(126)은 제2 리세스(129)의 외측에 배치되는 비활성 영역(OA1) 및 제2 리세스(129)의 내측에 배치되는 활성 영역(IA1)으로 분리될 수 있다.By means of this second recess (129), the active layer (126) can be separated into an inactive area (OA1) disposed on the outside of the second recess (129) and an active area (IA1) disposed on the inside of the second recess (129).
활성 영역(IA1)은 제1 도전형 반도체층(124) 및 제2 도전형 반도체층(127)을 통해 전자와 정공이 주입되어 자외선 파장대에서 최대 강도를 갖는 광을 생성할 수 있다.The active region (IA1) can generate light having maximum intensity in the ultraviolet wavelength range by injecting electrons and holes through the first conductive semiconductor layer (124) and the second conductive semiconductor layer (127).
비활성 영역(OA1)은 전자와 정공 결합이 일어나지 않는 영역일 수 있다. 비활성 영역(OA1)은 활성 영역(IA1) 또는 외부에서 조사되는 빛을 흡수하여 여기된 전자가 재결합을 통해 발광할 수 있다. 다만, 비활성 영역(OA1)의 발광 강도는 활성영역의 발광강도에 비해 매우 약할 수 있다. 또는, 비활성 영역(OA1)은 전혀 발광하지 않을 수도 있다. 따라서, 비활성 영역(OA1)의 발광 강도는 활성 영역(IA1)의 발광 강도보다 낮을 수 있다.The inactive region (OA1) may be a region where electrons and holes do not combine. The inactive region (OA1) may absorb light irradiated from the active region (IA1) or the outside, and excited electrons may recombine to emit light. However, the emission intensity of the inactive region (OA1) may be very weak compared to the emission intensity of the active region. Alternatively, the inactive region (OA1) may not emit light at all. Therefore, the emission intensity of the inactive region (OA1) may be lower than the emission intensity of the active region (IA1).
제2 리세스(129)의 내측에서 배치되는 활성 영역(IA1)의 면적은 제2 리세스(129)의 외측에 배치되는 비활성 영역(OA1)의 면적보다 넓을 수 있다.The area of the active area (IA1) arranged on the inner side of the second recess (129) may be wider than the area of the inactive area (OA1) arranged on the outer side of the second recess (129).
발광 구조물(120)의 최대 면적과 제2 리세스(129)의 최대 면적의 비는 1:0.01 내지 1:0.03일 수 있다. 발광 구조물(120)의 최대 면적과 제2 리세스(129) 최대 면적의 비가 1:0.01보다 작은 경우, 제2 리세스(129)의 면적이 작아져 오염 물질로부터 활성층(126)의 산화를 방지하기 어려울 수 있다. 또한, 발광 구조물(120)의 최대 면적과 제2 리세스(129) 최대 면적의 비가 1:0.03보다 큰 경우, 발광 면적이 작아져 광 효율이 저하될 수 있다.The ratio of the maximum area of the light-emitting structure (120) to the maximum area of the second recess (129) may be 1:0.01 to 1:0.03. If the ratio of the maximum area of the light-emitting structure (120) to the maximum area of the second recess (129) is less than 1:0.01, the area of the second recess (129) becomes small, making it difficult to prevent oxidation of the active layer (126) by contaminants. In addition, if the ratio of the maximum area of the light-emitting structure (120) to the maximum area of the second recess (129) is greater than 1:0.03, the light-emitting area becomes small, which may lower the light efficiency.
발광 구조물(120)의 측면, 상면을 감싸는 패시베이션층(180)은 반도체 소자의 동작에 의한 발열, 외부의 고온, 고습, 및 발광 구조물(120)과의 열팽창 계수 차이 등에 의해 발광 구조물(120)과 박리가 발생할 수 있다. 또는 패시베이션층(180)에 크랙 등이 발생할 수 있다. The passivation layer (180) covering the side and upper surface of the light-emitting structure (120) may peel off from the light-emitting structure (120) due to heat generation caused by the operation of the semiconductor element, high temperature and humidity outside, and a difference in thermal expansion coefficient with respect to the light-emitting structure (120). Alternatively, cracks may occur in the passivation layer (180).
패시베이션층(180)에 박리, 크랙 등이 발생할 경우, 외부에서 발광 구조물(120)로 침투하는 외부의 수분이나 오염 물질 등에 의해 발광 구조물(120)이 산화될 수 있다. If peeling or cracking occurs in the passivation layer (180), the light-emitting structure (120) may be oxidized by external moisture or contaminants that penetrate into the light-emitting structure (120) from the outside.
자외선 발광소자의 경우 활성층(126)의 Al 조성이 상대적으로 높으므로 산화에 더욱 취약할 수 있다. 따라서, 발광 구조물(120)의 측벽이 크랙 등에 의해 노출된 경우 활성층(126)은 급격히 산화되어 광 출력이 저하될 수 있다.In the case of ultraviolet light-emitting devices, the Al composition of the active layer (126) is relatively high, so it may be more vulnerable to oxidation. Accordingly, if the side wall of the light-emitting structure (120) is exposed due to a crack or the like, the active layer (126) may be rapidly oxidized, resulting in a decrease in light output.
실시예에 따르면 제2 리세스(129)는 비활성 영역(OA1)과 활성 영역(IA1) 사이에 배치되어 배리어(barrier) 역할을 수행할 수 있다. 또한, 제2 리세스(129)에 의해 비활성 영역(OA1)과 활성 영역(IA1) 사이의 이격 거리가 증가할 수 있다. 따라서, 활성층(126)의 비활성 영역(OA1)이 산화되더라도 활성층(126)의 활성 영역(IA1)은 제2 리세스(129)에 의해 산화가 방지될 수 있다.According to an embodiment, the second recess (129) may be arranged between the inactive area (OA1) and the active area (IA1) to function as a barrier. In addition, the distance between the inactive area (OA1) and the active area (IA1) may be increased by the second recess (129). Accordingly, even if the inactive area (OA1) of the active layer (126) is oxidized, the active area (IA1) of the active layer (126) may be prevented from being oxidized by the second recess (129).
또한, 제1 실시예에 따른 반도체 소자(10A)는 제1 절연층(131), 제2 절연층(132), 제1 도전층(165), 제2 도전층(150), 커버층(143), 접합층(160) 및 도전성 기판(170)을 더 포함할 수 있다.In addition, the semiconductor device (10A) according to the first embodiment may further include a first insulating layer (131), a second insulating layer (132), a first conductive layer (165), a second conductive layer (150), a cover layer (143), a bonding layer (160), and a conductive substrate (170).
제1 절연층(131)은 발광 구조물(120)의 하부에 배치되어, 제1 전극(142)을 활성층(126) 및 제2 도전형 반도체층(127)과 전기적으로 절연시킬 수 있다. The first insulating layer (131) is arranged at the bottom of the light-emitting structure (120) to electrically insulate the first electrode (142) from the active layer (126) and the second conductive semiconductor layer (127).
제1 절연층(131)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으나, 이에 한정하지 않는다. 제1 절연층(131)은 단층 또는 다층으로 형성될 수 있다. 예시적으로 제1 절연층(131)은 Si 산화물이나 Ti 화합물을 포함하는 다층 구조의 DBR(distributed Bragg reflector)일 수도 있다. 그러나, 반드시 이에 한정하지 않고 제1 절연층(131)은 다양한 반사 구조를 포함할 수 있다.The first insulating layer (131) may be formed by selecting at least one from the group consisting of SiO 2 , SixOy, Si 3 N 4 , SixNy, SiOxNy, Al 2 O 3 , TiO 2 , AlN, etc., but is not limited thereto. The first insulating layer (131) may be formed as a single layer or multiple layers. For example, the first insulating layer (131) may be a DBR (distributed Bragg reflector) having a multilayer structure including Si oxide or Ti compound. However, the first insulating layer (131) is not necessarily limited thereto, and may include various reflective structures.
제1 절연층(131)의 두께(T1)는 제1 리세스(128)의 높이(h1) 및 제2 리세스(129)의 높이(h2)와 대응될 수 있다. 즉, 제1 절연층(131)의 두께(T1)는 제1 리세스(128) 및 제2 리세스(129)의 깊이와 동일하거나 더 클 수 있다. 따라서, 제1 절연층(131)은 제1 리세스(128) 및 제2 리세스(129)의 내부를 채울 수 있다. The thickness (T1) of the first insulating layer (131) may correspond to the height (h1) of the first recess (128) and the height (h2) of the second recess (129). That is, the thickness (T1) of the first insulating layer (131) may be equal to or greater than the depth of the first recess (128) and the second recess (129). Accordingly, the first insulating layer (131) may fill the interior of the first recess (128) and the second recess (129).
제1 절연층(131)은 제1 리세스(128)의 내부에 배치되는 제1 돌출부(131a) 및 제2 리세스(129)의 내부에 배치되는 제2 돌출부(131b)를 포함할 수 있다. 제2 돌출부(131b)와 제1 돌출부(131a)는 발광 구조물(120)의 저면(BS)으로 연장되어 서로 연결될 수 있다.The first insulating layer (131) may include a first protrusion (131a) positioned inside the first recess (128) and a second protrusion (131b) positioned inside the second recess (129). The second protrusion (131b) and the first protrusion (131a) may extend to the bottom surface (BS) of the light-emitting structure (120) and be connected to each other.
제1 돌출부(131a)는 제1 리세스(128)의 내부에 배치될 수 있다. 따라서, 제1 돌출부(131a)는 제2 도전형 반도체층(127), 활성층(126) 및 제1 도전형 반도체층(124)의 일부 영역까지 관통할 수 있다.The first protrusion (131a) can be positioned inside the first recess (128). Therefore, the first protrusion (131a) can penetrate into the second conductive semiconductor layer (127), the active layer (126), and a portion of the first conductive semiconductor layer (124).
제1 돌출부(131a)는 내부에 배치된 관통홀(TH1)을 포함할 수 있다. 그리고 제1 전극(142)은 제1 돌출부(131a)의 관통홀(TH1) 내에 배치되어 제1 도전형 반도체층(124)과 전기적으로 연결될 수 있다.The first protrusion (131a) may include a through hole (TH1) arranged therein. And the first electrode (142) may be arranged within the through hole (TH1) of the first protrusion (131a) and electrically connected to the first conductive semiconductor layer (124).
제2 돌출부(131b)는 제2 리세스(129)의 내부에 배치될 수 있다. 따라서, 제2 돌출부(131b)는 제2 도전형 반도체층(127), 활성층(126) 및 제1 도전형 반도체층(124)의 일부 영역까지 관통할 수 있다. The second protrusion (131b) can be positioned inside the second recess (129). Accordingly, the second protrusion (131b) can penetrate into a portion of the second conductive semiconductor layer (127), the active layer (126), and the first conductive semiconductor layer (124).
제2 돌출부(131b)는 활성층(126)을 비활성 영역(OA1) 및 활성 영역(IA1)으로 분리할 수 있다. 따라서 제2 돌출부(131b)의 외측에 배치되는 활성층(126)에는 전류가 거의 분산되지 않을 수 있다. 또한, 제2 돌출부(131b)는 활성 영역(IA1)의 활성층(126)이 산화되는 것을 효과적으로 방지할 수 있다.The second protrusion (131b) can separate the active layer (126) into an inactive area (OA1) and an active area (IA1). Therefore, current may hardly be distributed in the active layer (126) positioned on the outside of the second protrusion (131b). In addition, the second protrusion (131b) can effectively prevent the active layer (126) of the active area (IA1) from being oxidized.
제1 리세스(128)의 높이(h1)는 제2 리세스(129)의 높이(h1)와 동일할 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 제1 리세스(128)의 높이(h1)는 제2 리세스(129)의 높이(h1)와 상이할 수도 있다. 예시적으로, 제1 리세스(128)의 높이(h1)는 제2 리세스(129)의 높이(h1)보다 높을 수 있다. 또한, 제1 리세스(128)는 제1 도전형 반도체층(124) 중에서 제1 전극(142)과 접촉 저항이 낮은 영역까지 형성되어야 하는 반면, 제2 리세스(129)는 활성층(126)을 분리시킬 수 있는 높이이면 충분할 수도 있다. 이와 반대로, 제2 리세스(129)의 높이(h1)는 제1 리세스(128)의 높이(h1) 보다 높을 수도 있다. 이 경우 발광 구조물(120)의 측면에서 수분 침투 경로가 길어져 신뢰성이 개선될 수도 있다.The height (h1) of the first recess (128) may be the same as the height (h1) of the second recess (129). However, it is not necessarily limited thereto, and the height (h1) of the first recess (128) may be different from the height (h1) of the second recess (129). For example, the height (h1) of the first recess (128) may be higher than the height (h1) of the second recess (129). In addition, the first recess (128) should be formed up to a region of the first conductive semiconductor layer (124) having a low contact resistance with the first electrode (142), while the second recess (129) may be sufficient if it has a height that can separate the active layer (126). Conversely, the height (h1) of the second recess (129) may be higher than the height (h1) of the first recess (128). In this case, the moisture penetration path on the side of the light-emitting structure (120) may be lengthened, thereby improving reliability.
제1 리세스(128)의 제1 경사각도(θ1)는 제2 리세스(129)의 제2 경사각도(θ2)와 동일할 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 제2 리세스(129)와 제1 리세스(128)의 경사 각도는 상이할 수도 있다. 예시적으로 제2 리세스(129)의 경사 각도는 제1 리세스(128)의 경사 각도보다 클 수 있다. 이 경우 제2 리세스(129)의 폭을 줄여 활성 영역(IA1)의 면적을 증가시킬 수 있다. 또는 제2 리세스(129)의 경사 각도는 제1 리세스(128)의 경사 각도보다 작을 수 있다. 이 경우 활성층(126)의 활성 영역(IA1)과 비활성 영역(OA1)의 이격 거리를 증가시켜 신뢰성을 개선할 수 있다.The first inclination angle (θ 1 ) of the first recess (128) may be the same as the second inclination angle (θ 2 ) of the second recess (129). However, it is not necessarily limited thereto, and the inclination angles of the second recess (129) and the first recess (128) may be different. For example, the inclination angle of the second recess (129) may be greater than the inclination angle of the first recess (128). In this case, the width of the second recess (129) may be reduced to increase the area of the active area (IA1). Alternatively, the inclination angle of the second recess (129) may be smaller than the inclination angle of the first recess (128). In this case, the distance between the active area (IA1) and the inactive area (OA1) of the active layer (126) may be increased, thereby improving reliability.
그리고 제1 실시예에 따른 반도체 소자(10A)에서 발광 구조물(120)은 저면(BS)과 최외측부(SE)를 가질 수 있다. 먼저, 발광 구조물(120)의 저면(BS)은 제2 도전형 반도체층(127)의 하면이고, 최외측부(SE)는 제1 도전형 반도체층(124)과 제1 절연층(131)이 접하는 경계면에서 가장 높이 배치되는 부분일 수 있다. 이러한 최외측부(SE)는 발광 구조물(120)의 형상에 따라 다양할 수 있으나, 상술한 제1 돌출부(131a) 및 제2 돌출부(131b)의 외측에 배치되고, 제1 돌출부(131a)와 제2 돌출부(131b)를 둘러싸도록 위치할 수 있다.And in the semiconductor element (10A) according to the first embodiment, the light-emitting structure (120) may have a bottom surface (BS) and an outermost portion (SE). First, the bottom surface (BS) of the light-emitting structure (120) may be the lower surface of the second conductive semiconductor layer (127), and the outermost portion (SE) may be the portion that is arranged at the highest point at the interface where the first conductive semiconductor layer (124) and the first insulating layer (131) come into contact. This outermost portion (SE) may vary depending on the shape of the light-emitting structure (120), but may be arranged on the outer side of the first protrusion (131a) and the second protrusion (131b) described above, and may be positioned to surround the first protrusion (131a) and the second protrusion (131b).
구체적으로, 발광 구조물(120)은 하부에 배치되는 제1 절연층(131)과 접하는 경계면을 가질 수 있다. 예컨대, 발광 구조물(120)의 저면(BS)은 상술한 경계면의 일부일 수 있다. 또한, 경계면은 저면(BS), 제1 돌출부(131a)의 상면, 제2 돌출부(131b)의 상면, 저면(BS)에서 발광 구조물(120) 외측으로 경사진 단차부(IS)을 포함할 수 있다. 이 때, 최외측부(SE)는 단차부(IS)의 최상부에 위치할 수 있다.Specifically, the light-emitting structure (120) may have a boundary surface that comes into contact with the first insulating layer (131) disposed thereunder. For example, the bottom surface (BS) of the light-emitting structure (120) may be a part of the boundary surface described above. In addition, the boundary surface may include the bottom surface (BS), the upper surface of the first protrusion (131a), the upper surface of the second protrusion (131b), and a step portion (IS) that is inclined outward from the bottom surface (BS) of the light-emitting structure (120). In this case, the outermost portion (SE) may be located at the top of the step portion (IS).
그리고 제1 리세스(129)의 높이(h1)는 발광 구조물(120)의 저면(BS)과 제2 돌출부(131b)의 상면 사이의 길이와 동일할 수 있다. 또한, 제2 리세스(129)의 높이(h2)는 발광 구조물(120)의 저면(BS)과 제1 돌출부(131a) 상면 사이의 길이와 동일할 수 있다.And the height (h1) of the first recess (129) may be equal to the length between the bottom surface (BS) of the light-emitting structure (120) and the upper surface of the second protrusion (131b). In addition, the height (h2) of the second recess (129) may be equal to the length between the bottom surface (BS) of the light-emitting structure (120) and the upper surface of the first protrusion (131a).
본 실시예에서, 최외측부(SE)는 저면(BS)보다 상부에 위치할 수 있다. 또한, 최외측부(SE)와 저면(BS) 사이의 길이(h3)는 저면(BS)과 제2 돌출부(131b)의 상면(제2 리세스(129)의 높이와 동일, h2)와 상이할 수 있다. 실시예로, 최외측부(SE)와 저면(BS) 사이의 길이(h3)는 저면(BS)과 제2 돌출부(131b)의 상면(h2)보다 크거나 같을 수 있다. In the present embodiment, the outermost portion (SE) may be positioned above the bottom surface (BS). In addition, the length (h3) between the outermost portion (SE) and the bottom surface (BS) may be different from the top surface (same as the height of the second recess (129), h2) of the bottom surface (BS) and the second protrusion (131b). In an embodiment, the length (h3) between the outermost portion (SE) and the bottom surface (BS) may be greater than or equal to the top surface (h2) of the bottom surface (BS) and the second protrusion (131b).
이러한 구성에 의하여, 제1 절연층(131)과 발광 구조물(120) 간의 접촉면이 증가할 수 있다. 이로써, 발광 구조물(120)의 진성(intrinsic) 스트레스 및 절연층(131)과 도전층 간의 스트레스로 인해 발광 구조물(120)의 외측에서 발생하는 박리 현상이 용이하게 방지될 수 있다. 또한, 발광 구조물(120)은 상술한 제1 절연층(131)과의 접촉면이 증가하여 산화가 비활성 영역(OA1)을 지나 활성 영역(IA1)으로 침투하는 경로가 증가할 수 있다. 이로써, 내습 특성이 향상되어 반도체 소자의 신뢰성이 개선될 수 있다.By this configuration, the contact surface between the first insulating layer (131) and the light-emitting structure (120) can be increased. Accordingly, the peeling phenomenon occurring on the outside of the light-emitting structure (120) due to the intrinsic stress of the light-emitting structure (120) and the stress between the insulating layer (131) and the conductive layer can be easily prevented. In addition, the light-emitting structure (120) can have an increased contact surface with the first insulating layer (131) described above, thereby increasing the path through which oxidation penetrates into the active area (IA1) through the inactive area (OA1). Accordingly, the moisture resistance characteristic can be improved, and the reliability of the semiconductor device can be improved.
또한, 최외측부(SE)가 저면(BS)보다 상부에 배치됨으로써, 활성 영역(IA1)에서 발생한 광이 제2 리세스(129) 내의 제2 돌출부(131b)를 투과하여 발광 구조물(120) 측면으로 출력되더라도, 제1 절연층(131) 하부에 배치되는 제1 도전층(165) 또는 제2 도전층(150)에 의해 상부로 광을 반사하여(광 출력을 증가할 수 있다. 또한, 상술한 바와 같이, 비활성 영역(OA1)에서 광이 발생하더라도 제1 도전층(165) 또는 제2 도전층(150)이 상부로 광을 반사하여 광 출력을 증가할 수 있다. 이는 제1 절연층(131)이 제2 리세스(129) 내부를 전체적으로 채우기 때문에 활성 영역(IA1)에서 발생한 광이 제2 리세스(129) 내의 제1 절연층(131)을 투과하여 발광 구조물(120)의 측면으로 다수 출력되기 때문이다.In addition, since the outermost part (SE) is arranged above the bottom surface (BS), even if the light generated in the active area (IA1) passes through the second protrusion (131b) in the second recess (129) and is output to the side of the light-emitting structure (120), the light can be reflected upward by the first conductive layer (165) or the second conductive layer (150) arranged under the first insulating layer (131) (increasing the light output). In addition, as described above, even if the light is generated in the inactive area (OA1), the first conductive layer (165) or the second conductive layer (150) can reflect the light upward to increase the light output. This is because the first insulating layer (131) fills the entire inside of the second recess (129), so that the light generated in the active area (IA1) passes through the first insulating layer (131) in the second recess (129) and is output to the side of the light-emitting structure (120) in large quantities. Because.
뿐만 아니라, 저면(BS)과 최외측부(SE)사이의 길이(h3)가 저면(BS)과 제2 돌출부(131b) 상면 사이의 길이(h2)와 같은 경우 식각 등에 의하여 제2 리세스(129)와 단차부(IS)가 용이하게 이루어질 수 있다.In addition, when the length (h3) between the bottom surface (BS) and the outermost portion (SE) is the same as the length (h2) between the bottom surface (BS) and the upper surface of the second protrusion (131b), the second recess (129) and the step portion (IS) can be easily formed by etching or the like.
그리고 최외측부(SE)와 저면(BS) 사이의 길이(h3)는 발광 구조물(120)의 최대 길이보다 작을 수 있다. 여기서, 발광 구조물(120)의 최대 길이(h4)는 저면(BS)에서 제1 도전형 반도체층(124)의 최상면(발광 구조물의 최상면에 대응) 사이의 길이와 동일할 수 있다.And the length (h3) between the outermost portion (SE) and the bottom surface (BS) may be smaller than the maximum length of the light-emitting structure (120). Here, the maximum length (h4) of the light-emitting structure (120) may be equal to the length from the bottom surface (BS) to the top surface of the first conductive semiconductor layer (124) (corresponding to the top surface of the light-emitting structure).
구체적으로, 발광 구조물(120)의 최대 길이(h4)는 발광 구조물(120)의 상면(TS)에 러프니스가 존재하는 경우에 발광 구조물(120)의 상면(TS)은 반복하여 교대로 배치되는 고점(HP)과 저점(LP)을 포함할 수 있다.Specifically, the maximum length (h4) of the light-emitting structure (120) may include high points (HP) and low points (LP) that are alternately arranged in a repeating manner when roughness exists on the upper surface (TS) of the light-emitting structure (120).
이 때, 발광 구조물(120)의 최대 길이(h4)는 발광 구조물(120)의 저면(BS)에서 발광 구조물(120)의 상면(TS)의 최저점 사이의 길이일 수 있다. 최저점은 발광 구조물(120)의 상면(TS)의 저점(LP) 중 최하부에 위치할 수 있다.At this time, the maximum length (h4) of the light-emitting structure (120) may be the length between the bottom surface (BS) of the light-emitting structure (120) and the lowest point of the top surface (TS) of the light-emitting structure (120). The lowest point may be located at the lowest point (LP) of the top surface (TS) of the light-emitting structure (120).
또한, 발광 구조물(120)의 상면(TS)에서 러프니스의 높이는 rms(root mean square)로 표시될 수 있다. 이 때, 일반적으로 러프니스에 대한 측정은 원자간력 현미경(Atomic Force Microscope, AFM)을 사용하여 이루어질 수 있다. 구체적으로, AFM은 표면을 따라 원자 사이즈의 프로브(probe)를 이동시키면서 원자와 프로브 사이에서 반데르발스 힘(Van der Waals forces)으로 대표되는 미세한 힘(microscopic forces)을 검출하고, 상기 힘이 원자간의 거리의 근소한 차이에 의해 변화되는 것을 검출하여 러프니스를 측정할 수 있다. 또한, AFM을 이용하여 얻어진 러프니스는 통상적으로 검출된 포인트들의 RMS(Root Mean Square)로 표시될 수 있다.In addition, the height of the roughness on the upper surface (TS) of the light-emitting structure (120) can be expressed as rms (root mean square). At this time, the roughness can generally be measured using an atomic force microscope (AFM). Specifically, the AFM detects microscopic forces represented by van der Waals forces between atoms and the probe while moving an atomic-sized probe along the surface, and can measure the roughness by detecting that the force changes due to a slight difference in the distance between atoms. In addition, the roughness obtained using the AFM can typically be expressed as the RMS (Root Mean Square) of the detected points.
실시예에서 예컨대 발광 구조물(120)의 상면은 0.5㎛ 내지 1㎛ rms의 거칠기를 가질 수 있다. 이 때, 러프니스의 높이는 발광 구조물(120)의 상면(TS)의 최저점을 기준으로 측정될 수 있다.그리고 실시예에서 반도체 구조물(120)의 상면(TS)의 최저점과 최외측부(SE) 사이의 길이(h5)는 저면(BS)과 제2 돌출부(131b)의 상면 사이의 길이(h2) 이상일 수 있다. 이러한 구성에 의하여, 반도체 구조물(120)의 상면(TS)의 고점(HP)과 최외측부(SE) 사이의 최소 간격(LG)이 증가할 수 있다. 이러한 구성에 의하여, 반도체 구조물(120)과 패시베이션층(180) 또는 제1 절연층(131) 간의 접합 면적이 증가할 수 있다. 다시 말해, 패시베이션층(180)과 반도체 구조물(120) 간의 결합력 및 반도체 구조물(120)의 저면(BS)과 제1 절연층(131) 간의 결합력이 증가하여, 반도체 소자의 신뢰성이 향상될 수 있다. 뿐만 아니라, 최외측부(SE)와 활성 영역(IA1) 간의 이격 거리가 증가하여 활성 영역(IA1)의 신뢰성도 크게 개선될 수 있다.In an embodiment, for example, the upper surface of the light-emitting structure (120) may have a roughness of 0.5 μm to 1 μm rms. At this time, the height of the roughness may be measured based on the lowest point of the upper surface (TS) of the light-emitting structure (120). And in the embodiment, the length (h5) between the lowest point of the upper surface (TS) of the semiconductor structure (120) and the outermost portion (SE) may be greater than or equal to the length (h2) between the lower surface (BS) and the upper surface of the second protrusion (131b). By this configuration, the minimum gap (LG) between the high point (HP) of the upper surface (TS) of the semiconductor structure (120) and the outermost portion (SE) may increase. By this configuration, the bonding area between the semiconductor structure (120) and the passivation layer (180) or the first insulating layer (131) may increase. In other words, the bonding strength between the passivation layer (180) and the semiconductor structure (120) and the bonding strength between the bottom surface (BS) of the semiconductor structure (120) and the first insulating layer (131) are increased, so that the reliability of the semiconductor element can be improved. In addition, the separation distance between the outermost portion (SE) and the active area (IA1) is increased, so that the reliability of the active area (IA1) can also be significantly improved.
제1 전극(142)은 제1 리세스(128)의 내부에 배치되어 제1 도전형 반도체층(124)과 전기적으로 연결될 수 있다. 또한, 제2 전극(146)의 제2 도전형 반도체층(127)의 하부면에 배치되어 전기적으로 연결될 수 있다.The first electrode (142) may be placed inside the first recess (128) and electrically connected to the first conductive semiconductor layer (124). In addition, the second electrode (146) may be placed on the lower surface of the second conductive semiconductor layer (127) and electrically connected.
제1 전극(142)과 제2 전극(146)은 오믹전극일 수 있다. 제1 전극(142)과 제2 전극(146)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다. 예시적으로, 제1 전극(142)은 복수의 금속층(예: Cr/Al/Ni)을 갖고, 제2 전극(146)은 ITO일 수 있다.The first electrode (142) and the second electrode (146) may be ohmic electrodes. The first electrode (142) and the second electrode (146) can be formed by including at least one of ITO (indium tin oxide), IZO (indium zinc oxide), IZTO (indium zinc tin oxide), IAZO (indium aluminum zinc oxide), IGZO (indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON (IZO Nitride), AGZO (Al-Ga ZnO), IGZO (In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, or Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf, but are not limited to these materials. For example, the first electrode (142) may have multiple metal layers (e.g., Cr/Al/Ni), and the second electrode (146) may be ITO.
제1 도전층(165)은 제1 리세스(128) 및 제2 절연층(132)을 관통하여 복수 개의 제1 전극(142)과 전기적으로 연결되는 복수 개의 돌출 전극(165-1)을 포함할 수 있다. 따라서, 제1 도전층(165)과 복수 개의 제1 전극(142)은 하나의 채널 전극을 이룰 수 있고 이러한 채널 전극은 제1 채널 전극으로 정의할 수 있다.The first conductive layer (165) may include a plurality of protruding electrodes (165-1) that penetrate the first recess (128) and the second insulating layer (132) and are electrically connected to a plurality of first electrodes (142). Accordingly, the first conductive layer (165) and the plurality of first electrodes (142) may form one channel electrode, and this channel electrode may be defined as a first channel electrode.
그리고 제1 도전층(165)은 반사율이 우수한 물질로 이루어질 수 있다. 예시적으로 제1 도전층(165)은 Ti, Ni, Al 등의 금속을 포함할 수 있다. 예시적으로 제1 도전층(165)이 알루미늄을 포함하는 경우 활성층(126)에서 출사된 자외선 광을 상부로 반사시킬 수 있다.And the first conductive layer (165) can be made of a material having excellent reflectivity. For example, the first conductive layer (165) can include a metal such as Ti, Ni, or Al. For example, when the first conductive layer (165) includes aluminum, ultraviolet light emitted from the active layer (126) can be reflected upward.
그리고 제1 도전층(165)은 상술한 바와 같이 일부가 발광 구조물(120)의 외측에 배치될 수 있다. 다시 말해, 제1 도전층(165)은 발광 구조물(120)의 외측에 배치되는 최상면(165a)을 가질 수 있다. 그리고 제1 도전층(165)의 최상면(165a)은 활성 영역(IA1)에서 발생한 광이 제1 도전층(165)으로 출력되는 경우 상부로 반사할 수 있다. 또한, 상술한 바와 같이, 제1 도전층(165)은 비활성 영역(OA1)에서 발광 구조물(120)의 측면으로 출력되는 광에 대해서도 상부로 반사할 수 있다.And the first conductive layer (165) may be partially disposed on the outside of the light-emitting structure (120) as described above. In other words, the first conductive layer (165) may have an uppermost surface (165a) disposed on the outside of the light-emitting structure (120). And the uppermost surface (165a) of the first conductive layer (165) may reflect upward when light generated in the active area (IA1) is output to the first conductive layer (165). In addition, as described above, the first conductive layer (165) may also reflect upward for light output from the side of the light-emitting structure (120) in the inactive area (OA1).
제2 도전층(150)은 제2 전극(146) 및 전극패드(166)와 전기적으로 연결될 수 있다. 따라서, 전극패드(166)와, 제2 도전층(150), 및 제2 전극(146)은 하나의 전기적 채널을 형성할 수 있다. 따라서, 제2 전극(146)과 제2 도전층(150)을 제2 채널 전극으로 정의할 수도 있다. 이때, 제2 전극(146)과 제2 도전층(150) 사이에는 커버층(143)이 배치될 수도 있다. 커버층(143)은 제2 도전층(150)이 제2 전극(146)에 의해 산화되는 것을 방지할 수 있다. 예시적으로 커버층(143)은 Ni, Au, Ti 등을 포함할 수 있으나 반드시 이에 한정하지 않는다.The second conductive layer (150) may be electrically connected to the second electrode (146) and the electrode pad (166). Therefore, the electrode pad (166), the second conductive layer (150), and the second electrode (146) may form one electrical channel. Therefore, the second electrode (146) and the second conductive layer (150) may be defined as a second channel electrode. At this time, a cover layer (143) may be arranged between the second electrode (146) and the second conductive layer (150). The cover layer (143) may prevent the second conductive layer (150) from being oxidized by the second electrode (146). For example, the cover layer (143) may include Ni, Au, Ti, or the like, but is not necessarily limited thereto.
제2 도전층(150)은 제2 전극(146)의 하부, 제1 절연층(131)의 하부, 제2 리세스(129)의 하부, 발광 구조물(120)의 하부, 및 전극패드(166)의 하부에 배치될 수 있다. 제2 도전층(150)은 활성 영역(IA1)과 전기적으로 연결되고, 활성 영역(IA1)에서 비활성 영역(OA1)을 거쳐 발광 구조물(120)의 외측으로 연장될 수 있다.The second conductive layer (150) may be disposed on the lower portion of the second electrode (146), the lower portion of the first insulating layer (131), the lower portion of the second recess (129), the lower portion of the light-emitting structure (120), and the lower portion of the electrode pad (166). The second conductive layer (150) may be electrically connected to the active area (IA1) and may extend from the active area (IA1) to the outside of the light-emitting structure (120) through the inactive area (OA1).
제2 도전층(150)은 제1 절연층(131)과 접착력이 좋은 물질로 이루어지며, Cr, Ti, Ni, Au 등의 물질로 구성되는 군으로부터 선택되는 적어도 하나의 물질 및 이들의 합금으로 이루어질 수 있으며, 단일층 혹은 복수의 층으로 이루어질 수 있다.The second conductive layer (150) is made of a material having good adhesion to the first insulating layer (131), and may be made of at least one material selected from the group consisting of materials such as Cr, Ti, Ni, and Au, and an alloy thereof, and may be made of a single layer or multiple layers.
제2 도전층(150)은 제1 절연층(131)과 제2 절연층(132) 사이에 배치될 수 있다. 이에 따라, 제2 도전층(150)은 외부 습기 또는 오염 물질의 침투로부터 제1 절연층(131) 및 제2 절연층(132)에 의해 보호될 수 있다. 또한, 제2 도전층(150)은 반도체 소자의 내부에 배치되며, 반도체 소자의 최외측에서 노출되지 않도록 끝단이 제1 절연층(131) 및 제2 절연층(132)에 의해 감싸질 수 있다.The second conductive layer (150) may be arranged between the first insulating layer (131) and the second insulating layer (132). Accordingly, the second conductive layer (150) may be protected from penetration of external moisture or contaminants by the first insulating layer (131) and the second insulating layer (132). In addition, the second conductive layer (150) may be arranged inside the semiconductor element, and an end thereof may be wrapped by the first insulating layer (131) and the second insulating layer (132) so as not to be exposed from the outermost side of the semiconductor element.
제2 도전층(150)은 제1 도전영역(150a), 제2 도전영역(150b), 및 경사영역(150c)를 포함할 수 있다. 제1 도전영역(150a)은 제2 리세스(129)를 기준으로 내측에 배치되고, 제2 도전영역(150b)은 제2 리세스(129)를 기준으로 외측에 배치될 수 있다. 즉, 제1 도전영역(150a)은 활성 영역(IA1)에 배치될 수 있다. 그리고 제2 도전영역(150b)은 일부가 비활성 영역(OA1)에 배치될 수 있다.The second conductive layer (150) may include a first conductive region (150a), a second conductive region (150b), and an inclined region (150c). The first conductive region (150a) may be arranged on the inner side with respect to the second recess (129), and the second conductive region (150b) may be arranged on the outer side with respect to the second recess (129). That is, the first conductive region (150a) may be arranged in the active region (IA1). And the second conductive region (150b) may be partially arranged in the inactive region (OA1).
경사영역(150c)는 제2 리세스(129)의 내부에 배치되어 발광 구조물(120)의 수직 방향으로 제2 리세스(129) 및 제2 돌출부(131b)와 중첩될 수 있다. 또한, 경사영역(150c)는 제2 돌출부(131b)의 외측에 배치되어 제2 돌출부(131b)를 둘러싸도록 배치될 수 있다. 이에 따라, 경사영역(150c)는 제2 돌출부(131b)로 외부 물질들이 제2 돌출부(131b)를 지나 활성 영역(IA1)으로 침투하는 것을 우선적으로 방지할 수 있다. 여기서, 발광 구조물(120)의 전체수직 방향은, 발광 구조물(120)에서 제1 도전형 반도체층(124), 활성층(126) 및 제2 도전형 반도체층(127)의 적층 방향일 수 있다. 그리고 내측은 상기 수직 방향에 대해 수직한 방향으로 반도체 구조물의 중심을 향한 방향이고, 외측은 내측의 반대를 의미한다. 그리고 반도체 구조물은 다양한 형상으로 이루어질 수 있으며, 중심은 반도체 구조물의 한 가운데일 수 있다. 예컨대, 반도체 구조물이 평면 상 원형인 경우 원의 중심에 반도체 구조물의 중심이 위치할 수 있다.The inclined region (150c) may be arranged inside the second recess (129) and may overlap with the second recess (129) and the second protrusion (131b) in the vertical direction of the light-emitting structure (120). In addition, the inclined region (150c) may be arranged on the outside of the second protrusion (131b) and may be arranged to surround the second protrusion (131b). Accordingly, the inclined region (150c) may preferentially prevent external materials from penetrating into the active region (IA1) through the second protrusion (131b). Here, the overall vertical direction of the light-emitting structure (120) may be the stacking direction of the first conductive semiconductor layer (124), the active layer (126), and the second conductive semiconductor layer (127) in the light-emitting structure (120). And the inner side is a direction perpendicular to the vertical direction toward the center of the semiconductor structure, and the outer side means the opposite of the inner side. And the semiconductor structure can be formed in various shapes, and the center can be the center of the semiconductor structure. For example, if the semiconductor structure is circular in planar shape, the center of the semiconductor structure can be located at the center of the circle.
실시예에 따르면, 제1 절연층(131)이 제2 리세스(129)의 내부를 전체적으로 채우므로 경사영역(150c)는 상대적으로 낮아질 수 있다. 경우에 따라 경사영역(150c)는 제거될 수도 있다. 따라서, 경사영역(150c)의 상면(150c-1)은 활성층(126)의 하면보다 낮게 배치될 수 있다. 또한, 경사영역(150c)의 상면(150c-1)은 발광 구조물(120)의 저면(BS)보다 낮게 배치될 수 있다. 이러한 구성에 의하면 제2 도전층(150)의 평탄도가 개선되어 레이저 리프트 오프(Laser Lift Off, LLO)와 같은 공정시 발광 구조물(120)이 박리되는 문제를 개선할 수 있다.According to an embodiment, since the first insulating layer (131) entirely fills the inside of the second recess (129), the inclined region (150c) can be relatively lowered. In some cases, the inclined region (150c) can be removed. Accordingly, the upper surface (150c-1) of the inclined region (150c) can be positioned lower than the lower surface of the active layer (126). In addition, the upper surface (150c-1) of the inclined region (150c) can be positioned lower than the bottom surface (BS) of the light-emitting structure (120). According to this configuration, the flatness of the second conductive layer (150) is improved, so that the problem of the light-emitting structure (120) being peeled off during a process such as a laser lift off (LLO) can be improved.
또한, 제2 도전층(150)은 상기 경사영역(150c) 이외에도 복수 개의 단차를 가질 수 있다. 또한, 제2 도전층(150)은 발광 구조물(120)의 외측으로 연장될 수 있다. 즉, 제2 도전층(150)은 발광 구조물(120)의 비활성 영역(OA1)의 외측으로 연장될 수 있다. 이에 따라, 제2 도전층(150)은 발광 구조물(120)의 외측에서 전극패드(166)와 전기적으로 연결될 수 있다. 이때, 제2 도전층(150)은 전극패드(166)보다 외측으로 연장될 수도 있다. 그러나, 반드시 이에 한정하는 것은 아니고 제2 도전층(150)은 전극패드(166)와 대응하게 형성될 수도 있다.In addition, the second conductive layer (150) may have a plurality of steps in addition to the inclined region (150c). In addition, the second conductive layer (150) may extend to the outside of the light-emitting structure (120). That is, the second conductive layer (150) may extend to the outside of the inactive region (OA1) of the light-emitting structure (120). Accordingly, the second conductive layer (150) may be electrically connected to the electrode pad (166) on the outside of the light-emitting structure (120). At this time, the second conductive layer (150) may extend to the outside of the electrode pad (166). However, it is not necessarily limited thereto, and the second conductive layer (150) may be formed to correspond to the electrode pad (166).
또한, 실시예에서, 도전성 기판(170)을 기준으로 제2 도전층(150)은 발광 구조물(120) 내측에서 가장 높은 지점은 발광 구조물(120)의 저면(BS)보다 하부에 위치하나, 발광 구조물(120) 외측에서 가장 높은 지점은 발광 구조물(120)의 저면(BS)보다 상부에 배치될 수 있다. 따라서, 발광 구조물(120) 내측에서는 제2 도전층(150)의 평탄도가 개선되므로 광학적 및/또는 전기적 특성이 개선될 수 있고, 발광 구조물(120) 외측에서는 외측으로 방출되는 광을 상부로 반사하여 광 출력을 개선할 수 있다. 또한, 상술한 바와 같이, 발광 구조물(120)과 제1 절연층(131) 간의 접촉면이 증가하여 상호간의 접착력이 개선되어 신뢰성이 개선될 수 있다.In addition, in the embodiment, the second conductive layer (150) may be positioned so that the highest point inside the light-emitting structure (120) is located below the bottom surface (BS) of the light-emitting structure (120) with respect to the conductive substrate (170), but the highest point outside the light-emitting structure (120) may be positioned above the bottom surface (BS) of the light-emitting structure (120). Accordingly, since the flatness of the second conductive layer (150) is improved inside the light-emitting structure (120), the optical and/or electrical characteristics may be improved, and outside the light-emitting structure (120), the light emitted outside may be reflected upward to improve the light output. In addition, as described above, the contact surface between the light-emitting structure (120) and the first insulating layer (131) increases, so that the adhesive strength between them is improved, and thus the reliability may be improved.
제2 절연층(132)은 제1 도전층(165)과 제2 도전층(150)을 전기적으로 절연시킬 수 있다. 제1 절연층(131)과 제2 절연층(132)은 서로 동일한 물질로 이루어질 수 있고, 서로 다른 물질로 이루어질 수 있다. The second insulating layer (132) can electrically insulate the first conductive layer (165) and the second conductive layer (150). The first insulating layer (131) and the second insulating layer (132) can be made of the same material or can be made of different materials.
제2 절연층(132)은 제1 리세스(128)의 내부로 연장될 수 있다. 그러나, 제2 리세스(129)는 제1 절연층(131)에 의해 커버되므로 제2 절연층(132)은 제2 리세스(129)의 내부에는 배치되지 않을 수 있다. 따라서, 제1 절연층(131)은 제1 리세스(128)와 제2 리세스(129)의 내부에는 모두 배치되는 반면, 제2 절연층(132)은 제1 리세스(128)의 내부에만 배치될 수 있다. The second insulating layer (132) may extend into the interior of the first recess (128). However, since the second recess (129) is covered by the first insulating layer (131), the second insulating layer (132) may not be disposed inside the second recess (129). Accordingly, the first insulating layer (131) may be disposed inside both the first recess (128) and the second recess (129), while the second insulating layer (132) may be disposed only inside the first recess (128).
접합층(160)은 발광 구조물(120)의 하면(BS)의 형상을 따라 배치될 수 있다. 접합층(160)은 도전성 재료를 포함할 수 있다. 예시적으로 접합층(160)은 금, 주석, 인듐, 알루미늄, 실리콘, 은, 니켈, 및 구리로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.The bonding layer (160) may be arranged along the shape of the lower surface (BS) of the light-emitting structure (120). The bonding layer (160) may include a conductive material. For example, the bonding layer (160) may include a material selected from the group consisting of gold, tin, indium, aluminum, silicon, silver, nickel, and copper, or an alloy thereof.
도전성 기판(170)은 금속 또는 반도체 물질을 포함할 수 있다. 도전성 기판(170)은 전기 전도도 및/또는 열 전도도가 우수한 금속일 수 있다. 이 경우 반도체 소자의 동작시 발생하는 열을 신속이 외부로 방출할 수 있다. 또한 도전성 기판(170)을 통해 제1 전극(142)은 외부에서 전류를 공급받을 수 있다.The conductive substrate (170) may include a metal or a semiconductor material. The conductive substrate (170) may be a metal having excellent electrical conductivity and/or thermal conductivity. In this case, heat generated during the operation of the semiconductor element may be quickly released to the outside. In addition, the first electrode (142) may receive current from the outside through the conductive substrate (170).
도전성 기판(170)은 실리콘, 몰리브덴, 실리콘, 텅스텐, 구리 및 알루미늄으로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.The conductive substrate (170) may include a material selected from the group consisting of silicon, molybdenum, silicon, tungsten, copper, and aluminum, or an alloy thereof.
발광 구조물(120)의 상면과 측면에는 패시베이션층(180)이 배치될 수 있다. 패시베이션층(180)의 두께는 200㎚ 이상 내지 500㎚ 이하일 수 있다. 200㎚이상일 경우, 소자를 외부의 수분이나 이물질로부터 보호하여 소자의 전기적, 광학적 신뢰성을 개선할 수 있고, 500㎚ 이하일 경우 반도체 소자에 인가되는 스트레스를 줄일 수 있고, 상기 반도체 소자의 광학적, 전기적 신뢰성이 저하되거나 반도체 소자의 공정 시간이 길어짐에 따라 반도체 소자의 단가가 높아지는 문제점을 개선할 수 있다.A passivation layer (180) may be arranged on the upper surface and side surfaces of the light-emitting structure (120). The thickness of the passivation layer (180) may be 200 nm or more and 500 nm or less. When the thickness is 200 nm or more, the device can be protected from external moisture or foreign substances, thereby improving the electrical and optical reliability of the device. When the thickness is 500 nm or less, the stress applied to the semiconductor device can be reduced, and the problem of the optical and electrical reliability of the semiconductor device being lowered or the unit price of the semiconductor device being increased due to the lengthening of the process time of the semiconductor device can be improved.
발광 구조물(120)의 상면에는 요철이 형성될 수 있다. 이러한 요철은 발광 구조물(120)에서 출사되는 광의 추출 효율을 향상시킬 수 있다. 요철은 자외선 파장에 따라 평균 높이가 다를 수 있으며, UV-C의 경우 300㎚ 내지 800㎚ 정도의 높이를 갖고, 평균 500㎚ 내지 600㎚ 정도의 높이를 가질 때 광 추출 효율이 향상될 수 있다.The upper surface of the light-emitting structure (120) may be formed with irregularities. These irregularities may improve the extraction efficiency of light emitted from the light-emitting structure (120). The irregularities may have different average heights depending on the wavelength of ultraviolet rays, and in the case of UV-C, they may have a height of about 300 nm to 800 nm, and when they have an average height of about 500 nm to 600 nm, the light extraction efficiency may be improved.
도 4는 본 발명의 제1 실시예에 따른 반도체 소자의 평면도이고, 도 5는 도 4엣 AA'로 절단된 부분의 단면도이고, 도 6은 도 5에서 C부분의 확대도이다.FIG. 4 is a plan view of a semiconductor device according to the first embodiment of the present invention, FIG. 5 is a cross-sectional view taken along line AA' in FIG. 4, and FIG. 6 is an enlarged view of section C in FIG. 5.
도 4를 참조하면, 발광 구조물(120)의 최외측부(SE)는 서로 마주보는 제1 최외측부(S1)와 제3 최외측부(S3), 서로 마주보는 제2 최외측부(S2)와 제4 최외측부(S4), 및 전극패드와 마주보는 제5 최외측부(S5)를 포함하고, 제5 최외측부(S5)는 전극패드의 형상과 대응되는 곡률을 가질 수 있다.Referring to FIG. 4, the outermost portion (SE) of the light-emitting structure (120) includes a first outermost portion (S1) and a third outermost portion (S3) facing each other, a second outermost portion (S2) and a fourth outermost portion (S4) facing each other, and a fifth outermost portion (S5) facing the electrode pad, and the fifth outermost portion (S5) may have a curvature corresponding to the shape of the electrode pad.
제2 도전층(150)은 제1 최외측부(S1)의 외측으로 연장되는 제1 연장부(150a), 제2 최외측부(S2)의 외측으로 연장되는 제2 연장부(150b), 제3 최외측부(S3)의 외측으로 연장되는 제3 연장부(150c), 제4 최외측부(S4)의 외측으로 연장되는 제4 연장부(150d), 및 제5 최외측부(S5)의 외측으로 연장되는 제5 연장부(150e)를 포함할 수 있다. 즉, 제2 도전층(150)은 평면 상에서 발광 구조물(120)보다 면적이 넓게 형성될 수 있다. 이러한 구성에 의하면 제2 도전층(150)이 외측으로 더 연장되어 평탄도를 향상시킬 수 있다. 따라서, LLO 공정시 박리가 발생하는 것을 개선하여 수율을 향상시킬 수 있다. 또한, 제2 도전층(150)이 발광 구조물(120)의 측면으로 출력되는 광을 발광 구조물(120) 상부로 용이하게 반사할 수 있다.The second conductive layer (150) may include a first extension portion (150a) extending outwardly of the first outermost portion (S1), a second extension portion (150b) extending outwardly of the second outermost portion (S2), a third extension portion (150c) extending outwardly of the third outermost portion (S3), a fourth extension portion (150d) extending outwardly of the fourth outermost portion (S4), and a fifth extension portion (150e) extending outwardly of the fifth outermost portion (S5). That is, the second conductive layer (150) may be formed to have a larger area than the light-emitting structure (120) on a plane. According to this configuration, the second conductive layer (150) may be further extended outwardly to improve flatness. Therefore, the occurrence of peeling during the LLO process may be improved, thereby improving yield. Additionally, the second challenge layer (150) can easily reflect light output from the side of the light-emitting structure (120) to the upper portion of the light-emitting structure (120).
도 5를 참조하면, 단차부(IS)는 저면(BS)의 수평으로 연장된 면과 이루는 제3 경사각도(θ3)가 제2 리세스(129)의 제2 경사각도(θ2)보다 작거나 같을 수 있다. 실시예로, 제3 경사각도(θ3)가 제2 리세스(129)의 제2 경사각도(θ2)와 동일한 경우 제2 리세스(129)를 형성하는 동시에 단차부(IS)도 형성하여 공정 시간을 감소할 수 있다. 또한, 제3 경사각도(θ3)가 제2 경사각도(θ2)보다 작은 경우에, 단차부(IS)의 면적이 증가하여 발광 구조물(120)과 제1 절연층(131) 간의 접촉면의 면적이 더욱 증가할 수 있다. 이로 인해, 박리 현상을 방지하여 반도체 소자의 신뢰성이 더욱 향상될 수 있다. Referring to FIG. 5, the step portion (IS) may have a third inclination angle (θ 3 ) formed with a horizontally extended surface of the bottom surface (BS) that is smaller than or equal to the second inclination angle (θ 2 ) of the second recess (129). In an embodiment, when the third inclination angle (θ 3 ) is equal to the second inclination angle (θ 2 ) of the second recess (129), the step portion (IS) may be formed at the same time as the second recess (129), thereby reducing the process time. In addition, when the third inclination angle (θ 3 ) is smaller than the second inclination angle (θ 2 ), the area of the step portion (IS) may increase, thereby further increasing the area of the contact surface between the light emitting structure (120) and the first insulating layer (131). As a result, the peeling phenomenon may be prevented, thereby further improving the reliability of the semiconductor device.
도 4 및 도 6을 참조하면, 제1 실시예에서 제2 리세스(129)는 발광 구조물(120)의 외측면을 따라 배치되어 평면상으로 폐루프(closed-loop)를 이룰 수 있다. 따라서, 발광 구조물(120)의 활성층은 제2 리세스(129)에 의해 비활성 영역(OA1)과 활성 영역(IA1)으로 구획될 수 있다. 즉, 발광 구조물(120)은 외부에서 발광 구조물(120)로 침투하는 외부의 수분이나 오염 물질 등에 의해 산화될 수 있다. 더욱이, 자외선 발광소자의 활성층은 Al의 조성이 높으므로 산화에 더 취약할 수 있다. 이에 대해, 제2 리세스(129)는 비활성 영역(OA1)이 산화된 경우 활성 영역(IA1)으로 산화가 전파되는 것을 차단할 수 있다. Referring to FIGS. 4 and 6, in the first embodiment, the second recess (129) may be arranged along the outer surface of the light-emitting structure (120) to form a closed loop in a planar view. Accordingly, the active layer of the light-emitting structure (120) may be partitioned into an inactive area (OA1) and an active area (IA1) by the second recess (129). That is, the light-emitting structure (120) may be oxidized by external moisture or contaminants that penetrate into the light-emitting structure (120) from the outside. Furthermore, the active layer of the ultraviolet light-emitting element may be more vulnerable to oxidation because it has a high composition of Al. In response to this, the second recess (129) may block oxidation from spreading to the active area (IA1) when the inactive area (OA1) is oxidized.
또한, 제1 리세스(128)는 원형일 수 있다. 이러한 형상에 대응하여 제1 전극(142)도 원형일 수 있으나, 이러한 형상에 한정되는 것은 아니며, 제1 리세스(128) 및 제1 전극(142)은 타원 또는 다각형 형상을 가질 수도 있다.Additionally, the first recess (128) may be circular. Corresponding to this shape, the first electrode (142) may also be circular, but is not limited to this shape, and the first recess (128) and the first electrode (142) may have an oval or polygonal shape.
또한, 제2 전극(146)은 제1 리세스9128) 및 제1 전극(142)을 감싸도록 다각형 구조(예컨대, 벌집 구조)로 배치될 수 있으나, 이에 한정되는 것은 아니다.Additionally, the second electrode (146) may be arranged in a polygonal structure (e.g., a honeycomb structure) to surround the first recess 9128) and the first electrode (142), but is not limited thereto.
도 7은 본 발명의 제2 실시예에 따른 반도체 소자의 단면도이고, 도 8은 도 7에서 D부분의 확대도이다.FIG. 7 is a cross-sectional view of a semiconductor device according to a second embodiment of the present invention, and FIG. 8 is an enlarged view of portion D in FIG. 7.
도 7 및 도 8을 참조하면, 제2 실시예에 따른 반도체 소자(10B)는 제1 도전형 반도체층(124), 제2 도전형 반도체층(127), 및 활성층(126)을 포함하는 발광 구조물(120), 제1 도전형 반도체층(124)과 전기적으로 연결되는 제1 전극(142), 제2 도전형 반도체층(127)과 전기적으로 연결되는 제2 전극(146)을 포함할 수 있다. 또한, 제2 실시예에 따른 반도체 소자(10B)는 제1 절연층(131), 제2 절연층(132), 제1 도전층(165), 제2 도전층(150), 커버층(143), 접합층(160) 및 도전성 기판(170)을 더 포함할 수 있다.Referring to FIGS. 7 and 8, a semiconductor device (10B) according to the second embodiment may include a light-emitting structure (120) including a first conductive semiconductor layer (124), a second conductive semiconductor layer (127), and an active layer (126), a first electrode (142) electrically connected to the first conductive semiconductor layer (124), and a second electrode (146) electrically connected to the second conductive semiconductor layer (127). In addition, the semiconductor device (10B) according to the second embodiment may further include a first insulating layer (131), a second insulating layer (132), a first conductive layer (165), a second conductive layer (150), a cover layer (143), a bonding layer (160), and a conductive substrate (170).
이러한 제2 실시예에 따른 반도체 소자(10B)는 이하에서 설명하는 내용을 제외하고 상술한 제1 실시예에 따른 반도체 소자에서 설명한 발광 구조물(120), 제1 전극(142), 제2 전극(146), 제1 절연층(131), 제2 절연층(132), 제1 도전층(165), 제2 도전층(150), 커버층(143), 접합층(160) 및 도전성 기판(170)의 내용이 동일하게 적용될 수 있다.The semiconductor device (10B) according to the second embodiment may be applied with the same contents as those of the light-emitting structure (120), the first electrode (142), the second electrode (146), the first insulating layer (131), the second insulating layer (132), the first conductive layer (165), the second conductive layer (150), the cover layer (143), the bonding layer (160), and the conductive substrate (170) described in the semiconductor device according to the first embodiment, except for the contents described below.
먼저, 발광 구조물(120)은 하부에 배치되는 제1 절연층(131)과 접하는 경계면을 가질 수 있다. 또한, 발광 구조물(120)의 저면(BS)은 상술한 경계면의 일부 영역일 수 있다. First, the light-emitting structure (120) may have a boundary surface that comes into contact with the first insulating layer (131) disposed underneath. In addition, the bottom surface (BS) of the light-emitting structure (120) may be a portion of the boundary surface described above.
구체적으로, 경계면은 저면(BS), 제1 돌출부(131a)의 상면, 제2 돌출부(131b)의 상면, 저면(BS)에서 발광 구조물(120) 외측으로 경사진 단차부(IS)을 포함할 수 있다. 상술한 바와 마찬가지로 발광 구조물(120)의 최외측부(SE)는 단차부(IS)의 최상부에 위치할 수 있다.Specifically, the boundary surface may include a bottom surface (BS), an upper surface of the first protrusion (131a), an upper surface of the second protrusion (131b), and a step portion (IS) that is inclined outward from the bottom surface (BS) of the light-emitting structure (120). As described above, the outermost portion (SE) of the light-emitting structure (120) may be located at the top of the step portion (IS).
그리고 제2 실시예에서 단차부(IS)는 복수 개의 단차를 포함할 수 있다. 예컨대, 단차부(IS)는 상부에 배치되는 제1 단차(IS1)과 하부에 배치되는 제2 단차(IS2)을 포함할 수 있다. 또한, 복수 개의 단차는 서로 다른 경사각도를 가질 수 있으며, 복수 개의 단차 사이에는 복수 개의 평탄면이 배치될 수 있다. 예컨대, 제1 단차(IS1)와 제2 단차(IS2) 사이에는 평탄면(FS)이 배치될 수 있다.And in the second embodiment, the step portion (IS) may include a plurality of steps. For example, the step portion (IS) may include a first step (IS1) arranged at the top and a second step (IS2) arranged at the bottom. In addition, the plurality of steps may have different inclination angles, and a plurality of flat surfaces may be arranged between the plurality of steps. For example, a flat surface (FS) may be arranged between the first step (IS1) and the second step (IS2).
실시예로, 제3 경사각도(θ3)가 제4 경사각도(θ4)보다 클 수 있다. 이에 따라, 제2 실시예에 따른 반도체 소자(10B)는 비활성 영역(OA1)의 면적이 제2 단차(IS2)에 의해 감소되지 않으므로 비활성 영역(OA1)의 면적 감소에 따른 내습성 저하를 방지함과 동시에 제1 단차(IS1)의 넓은 면적을 통해 제1 절연층(131)과 발광 구조물(120) 간의 접합력을 개선하여 신뢰성을 향상할 수 있다. 여기서, 제4 경사각도(θ4)는 제1 단차(IS1)과 평탄면(FS) 또는 저면(BS)의 연장면과 이루는 각도이다. In an embodiment, the third inclination angle (θ 3 ) may be larger than the fourth inclination angle (θ 4 ). Accordingly, the semiconductor device (10B) according to the second embodiment prevents a decrease in moisture resistance due to a decrease in the area of the inactive area (OA1) since the area of the inactive area (OA1) is not reduced by the second step (IS2), and at the same time, the reliability can be improved by improving the bonding force between the first insulating layer (131) and the light emitting structure (120) through the large area of the first step (IS1). Here, the fourth inclination angle (θ 4 ) is the angle formed by the first step (IS1) and an extension plane of the flat surface (FS) or the bottom surface (BS).
또한, 제3 경사각도(θ3)와 제4 경사각도(θ4)의 차이로 인하여 복수 개의 단차는 서로 다른 면적을 가질 수 있다. 예컨대, 제1 단차(IS1)의 면적은 제2 단차(IS2)의 면적보다 클 수 있다.Additionally, the plurality of steps may have different areas due to the difference between the third inclination angle (θ 3 ) and the fourth inclination angle (θ 4 ). For example, the area of the first step (IS1) may be larger than the area of the second step (IS2).
다만, 단차가 상술한 바와 같이 2개로 한정되는 것은 아니다. 예컨대, 제1 단차(IS1)도 다시 복수 개의 단차로 구획될 수 있으며, 이로 인해 제1 절연층(131)과 발광 구조물(120) 간의 접촉면의 면적이 향상되어 접합력이 크게 증가할 수 있다.However, the number of steps is not limited to two as described above. For example, the first step (IS1) may also be divided into multiple steps, thereby increasing the contact area between the first insulating layer (131) and the light-emitting structure (120), and thus significantly increasing the bonding strength.
또한, 제2 실시예에 따른 반도체 소자(10B)에서, 제2 단차(IS2)의 높이(h3)는 제2 리세스(129)의 높이(h2)와 동일할 수 있다. 이로 인해, 제2 리세스(129)를 형성하는 동시에 단차도 형성하여 공정 시간을 감소할 수 있다. In addition, in the semiconductor element (10B) according to the second embodiment, the height (h3) of the second step (IS2) may be the same as the height (h2) of the second recess (129). Accordingly, the step may be formed at the same time as the second recess (129), thereby reducing the process time.
그리고 이러한 구성에 의하여, 발광 구조물(120)의 외측면은 복수 개의 단차를 갖는 계단식 구조로 이루어질 수 있다.And by this configuration, the outer surface of the light-emitting structure (120) can be formed into a stepped structure having multiple steps.
도 9는 본 발명의 제3 실시예에 따른 반도체 소자의 단면도이고, 도 10은 도 9에서 E부분의 확대도이다.FIG. 9 is a cross-sectional view of a semiconductor device according to a third embodiment of the present invention, and FIG. 10 is an enlarged view of portion E in FIG. 9.
도 9 및 도 10을 참조하면, 제3 실시예에 따른 반도체 소자(10C)는 제1 도전형 반도체층(124), 제2 도전형 반도체층(127), 및 활성층(126)을 포함하는 발광 구조물(120), 제1 도전형 반도체층(124)과 전기적으로 연결되는 제1 전극(142), 제2 도전형 반도체층(127)과 전기적으로 연결되는 제2 전극(146)을 포함할 수 있다. 또한, 제3 실시예에 따른 반도체 소자(10C)는 제1 절연층(131), 제2 절연층(132), 제1 도전층(165), 제2 도전층(150), 커버층(143), 접합층(160) 및 도전성 기판(170)을 더 포함할 수 있다.Referring to FIGS. 9 and 10, a semiconductor device (10C) according to a third embodiment may include a light-emitting structure (120) including a first conductive semiconductor layer (124), a second conductive semiconductor layer (127), and an active layer (126), a first electrode (142) electrically connected to the first conductive semiconductor layer (124), and a second electrode (146) electrically connected to the second conductive semiconductor layer (127). In addition, the semiconductor device (10C) according to the third embodiment may further include a first insulating layer (131), a second insulating layer (132), a first conductive layer (165), a second conductive layer (150), a cover layer (143), a bonding layer (160), and a conductive substrate (170).
제3 실시예에 따른 반도체 소자(10C)는 이하에서 설명하는 내용을 제외하고 상술한 제1 실시예에 따른 반도체 소자에서 설명한 발광 구조물(120), 제1 전극(142), 제2 전극(146), 제1 절연층(131), 제2 절연층(132), 제1 도전층(165), 제2 도전층(150), 커버층(143), 접합층(160) 및 도전성 기판(170)의 내용이 동일하게 적용될 수 있다. The semiconductor device (10C) according to the third embodiment may be applied with the same contents as those of the light-emitting structure (120), the first electrode (142), the second electrode (146), the first insulating layer (131), the second insulating layer (132), the first conductive layer (165), the second conductive layer (150), the cover layer (143), the bonding layer (160), and the conductive substrate (170) described in the semiconductor device according to the first embodiment, except for the contents described below.
이러한 제3 실시예에서 반도체 소자는 제1 도전층(165)과 접합층(160) 사이에 배치되는 중간층(190)을 더 포함할 수 있다.In this third embodiment, the semiconductor device may further include an intermediate layer (190) disposed between the first conductive layer (165) and the bonding layer (160).
중간층(190)은 제1 도전층(165) 하부에 배치될 수 있고, 발광 구조물(120)의 외측에 배치될 수 있다. 이러한 중간층(190)은 제1 도전층(165)의 하면(165b) 중 경사 하면(165b-1) 하부에 배치될 수 있다. 이에, 중간층(190)은 제1 도전층(165)의 경사 하면(165b-1)을 따라 연장될 수 있다. The intermediate layer (190) may be arranged under the first conductive layer (165) and may be arranged on the outside of the light-emitting structure (120). This intermediate layer (190) may be arranged under the inclined lower surface (165b-1) among the lower surfaces (165b) of the first conductive layer (165). Accordingly, the intermediate layer (190) may extend along the inclined lower surface (165b-1) of the first conductive layer (165).
구체적으로, 반도체 소자에서 발광 구조물(120)의 단차부(IS)에 의해 발광 구조물(120)의 하부에 배치되는 제1 절연층(131), 제2 도전층(150) 및 제2 절연층(132)은 단차부(IS)에 대응되도록 배치되어 경사지게 배치될 수 있다.Specifically, in a semiconductor device, the first insulating layer (131), the second conductive layer (150), and the second insulating layer (132) arranged at the bottom of the light-emitting structure (120) by the step portion (IS) of the light-emitting structure (120) may be arranged to correspond to the step portion (IS) and may be arranged at an angle.
이에 따라, 제1 도전층(165)의 경사 하면(165b-1)은 발광 구조물(120)의 단차부(IS)에 대응한 스텝(step)과 동일한 형상을 가질 수 있다. 즉, 접합층(160)이 기판(170)과 접착하는 경우에 접합층(160)의 상면이 단차부와 같은 경사를 가지게 되므로, 접합층(160)의 형성시 접합층(160) 내부에서 경사에 따른 높이차로 인해 공극이 발생될 수 있다. 이 때, 공극은 다양한 형상과 크기를 가질 수 있다. 또한, 공극은 접합층(160)의 상부에 위치하는 복수 개의 층(제1 도전층(165), 제2 절연층(132), 제2 도전층(146), 전극패드(166) 등)과 접합층(160)과 결합력을 저하할 수 있다. 이에, 상부에 위치하는 복수 개의 층에 압력 등이 가해지는 경우나 반도체 소자의 구동 시 열이 발생하고, 발광 구조물(120)과 복수 개의 층 사이의 열팽창 계수의 차이(예컨대, 기판(170)과 반도체 소자 사이의 열팽창 계수 차이에 의해)에 의해, 복수 개의 층이 박리되는 필 오프(peel ff) 문제를 야기할 수 있다. 이에 대응하여, 중간층(190)은 발광 구조물(120)의 단차부에 의한 단차를 보상하여 접합층(160) 내부의 공극으로 인해 전극패드(166) 등이 필 오프(peel off)되는 현상을 방지할 수 있다. 결과적으로, 반도체 소자(10C)의 신뢰성을 개선할 수 있다.Accordingly, the inclined lower surface (165b-1) of the first conductive layer (165) may have the same shape as the step corresponding to the step (IS) of the light-emitting structure (120). That is, when the bonding layer (160) is bonded to the substrate (170), the upper surface of the bonding layer (160) has the same slope as the step, so that when the bonding layer (160) is formed, a gap may be generated due to the height difference according to the slope inside the bonding layer (160). At this time, the gap may have various shapes and sizes. In addition, the gap may reduce the bonding strength between the plurality of layers (the first conductive layer (165), the second insulating layer (132), the second conductive layer (146), the electrode pad (166), etc.) located on the upper portion of the bonding layer (160) and the bonding layer (160). Accordingly, when pressure, etc. is applied to the plurality of layers located at the upper portion, or when heat is generated during operation of the semiconductor element, a peel-off problem may occur in which the plurality of layers are peeled off due to a difference in thermal expansion coefficients between the light-emitting structure (120) and the plurality of layers (for example, due to a difference in thermal expansion coefficients between the substrate (170) and the semiconductor element). In response to this, the intermediate layer (190) can compensate for the step difference of the light-emitting structure (120) and prevent the phenomenon in which the electrode pad (166), etc., peels off due to the gap inside the bonding layer (160). As a result, the reliability of the semiconductor element (10C) can be improved.
또한, 제3 실시예에서 중간층(190)은 두께(T2)가 최외측부(SE)와 저면(BS) 사이의 길이(h3)와 동일할 수 있다. 이로써, 접합층(160)의 최상면와 저면의 높이차 및/또는 스텝-커버리지 (Step-coverage)를 보상할 수 있다. 또한, 중간층(190) 내부에서 공극 발생이 감소되어, 결과적으로 중간층(190)이 전극패드(166)의 박리 현상을 방지할 수 있다.In addition, in the third embodiment, the intermediate layer (190) may have a thickness (T2) equal to the length (h3) between the outermost portion (SE) and the bottom surface (BS). This allows compensation for the height difference and/or step coverage between the top surface and the bottom surface of the bonding layer (160). In addition, the occurrence of voids within the intermediate layer (190) is reduced, and as a result, the intermediate layer (190) can prevent the peeling phenomenon of the electrode pad (166).
또한, 중간층(190)은 금속 재질을 포함할 수 있으며, 예컨대, Au, Rb, Ag 등을 포함할 수 있으나, 이에 한정되지 않고 절연물질, 유전물질 등 산화물이나 질화물을 포함하는 재질로 구성될 수 있다. In addition, the intermediate layer (190) may include a metal material, for example, Au, Rb, Ag, etc., but is not limited thereto, and may be composed of a material including an oxide or nitride, such as an insulating material or a dielectric material.
도 11은 본 발명의 제4 실시예에 따른 반도체 소자의 평면도이고, 도 12은 본 발명의 제4 실시예에 따른 반도체 소자의 단면도이다.FIG. 11 is a plan view of a semiconductor device according to a fourth embodiment of the present invention, and FIG. 12 is a cross-sectional view of a semiconductor device according to the fourth embodiment of the present invention.
도 11 및 도 12를 참조하면, 제4 실시예에 따른 반도체 소자(10D)는 제1 도전형 반도체층(124), 제2 도전형 반도체층(127), 및 활성층(126)을 포함하는 발광 구조물(120), 제1 도전형 반도체층(124)과 전기적으로 연결되는 제1 전극(142), 제2 도전형 반도체층(127)과 전기적으로 연결되는 제2 전극(146)을 포함할 수 있다. 또한, 제4 실시예에 따른 반도체 소자(10D)는 제1 절연층(131), 제2 절연층(132), 제1 도전층(165), 제2 도전층(150), 커버층(143), 접합층(160) 및 도전성 기판(170)을 더 포함할 수 있다.Referring to FIGS. 11 and 12, a semiconductor device (10D) according to the fourth embodiment may include a light-emitting structure (120) including a first conductive semiconductor layer (124), a second conductive semiconductor layer (127), and an active layer (126), a first electrode (142) electrically connected to the first conductive semiconductor layer (124), and a second electrode (146) electrically connected to the second conductive semiconductor layer (127). In addition, the semiconductor device (10D) according to the fourth embodiment may further include a first insulating layer (131), a second insulating layer (132), a first conductive layer (165), a second conductive layer (150), a cover layer (143), a bonding layer (160), and a conductive substrate (170).
이러한 제4 실시예에 따른 반도체 소자(10D)는 이하에서 설명하는 내용을 제외하고 상술한 제1 실시예에 따른 반도체 소자에서 설명한 발광 구조물(120), 제1 전극(142), 제2 전극(146), 제1 절연층(131), 제2 절연층(132), 제1 도전층(165), 제2 도전층(150), 커버층(143), 접합층(160) 및 도전성 기판(170)의 내용이 동일하게 적용될 수 있다.The semiconductor device (10D) according to the fourth embodiment may be applied with the same contents as those of the light-emitting structure (120), the first electrode (142), the second electrode (146), the first insulating layer (131), the second insulating layer (132), the first conductive layer (165), the second conductive layer (150), the cover layer (143), the bonding layer (160), and the conductive substrate (170) described in the semiconductor device according to the first embodiment, except for the contents described below.
먼저, 도 4에서아 같이, 발광 구조물(120)의 최외측부(SE)는 서로 마주보는 제1 최외측부(S1)와 제3 최외측부(S3), 서로 마주보는 제2 최외측부(S2)와 제4 최외측부(S4), 및 전극패드와 마주보는 제5 최외측부(S5)를 포함하고, 제5 최외측부(S5)는 전극패드의 형상과 대응되는 곡률을 가질 수 있다.First, as shown in FIG. 4, the outermost part (SE) of the light-emitting structure (120) includes a first outermost part (S1) and a third outermost part (S3) facing each other, a second outermost part (S2) and a fourth outermost part (S4) facing each other, and a fifth outermost part (S5) facing the electrode pad, and the fifth outermost part (S5) may have a curvature corresponding to the shape of the electrode pad.
이 때, 제2 도전층(150)은 제5 최외측부(S5)의 외측으로 연장되는 제5 연장부(150e)만을 포함할 수 있다. 즉, 제2 도전층(150)은 평면 상에서 전극패드(166)에 가장 인접한 영역에서만 발광 구조물(120)보다 외측으로 연장되어 전극패드(166)와 전기적 연결이 이루어질 수 있다.At this time, the second conductive layer (150) may include only a fifth extension portion (150e) extending outwardly of the fifth outermost portion (S5). That is, the second conductive layer (150) may extend outwardly from the light-emitting structure (120) only in the region closest to the electrode pad (166) on a plane, thereby forming an electrical connection with the electrode pad (166).
이에 따라, 제2 도전층(150)은 제5 최외측부(S5)를 제외한 제1 최외측부(S1), 제2 최외측부(S2), 제3 최외측부(S3) 및 제4 최외측부(S4)에서 발광 구조물(120) 내측에 위치할 수 있다. 이러한 구성에 의하여, 제2 도전층(150)이 발광 구조물(120)의 단차부(IS)을 따라 외측으로 연장 배치되지 않고, 발광 구조물(120)의 저면(BS)을 따라 배치되므로 평탄도가 증가할 수 있다. 따라서, LLO 공정시 박리가 발생하는 것을 개선하여 수율을 향상시킬 수 있다. Accordingly, the second conductive layer (150) can be positioned inside the light-emitting structure (120) at the first outermost portion (S1), the second outermost portion (S2), the third outermost portion (S3), and the fourth outermost portion (S4) excluding the fifth outermost portion (S5). With this configuration, the second conductive layer (150) is not arranged to extend outward along the step portion (IS) of the light-emitting structure (120), but is arranged along the bottom surface (BS) of the light-emitting structure (120), so that the flatness can be increased. Accordingly, the occurrence of peeling during the LLO process can be improved, thereby improving the yield.
추가적으로, 제1 도전층(165)은 최상면이 제2 리세스(129)의 상면보다 상부에 위치할 수 있다. 이로 인해, 제2 도전층(150)이 제2 리세스(129)의 하부에 위치하더라도 활성 영역(IA1)에서의 활성층(126)으로부터 발광 구조물(120) 외측으로 출력된 광은 제1 절연층(131) 및 제2 절연층(132)을 투과한 후 제1 도전층(165)에서 반사되어 발광 구조물(120) 상부로 이동할 수 있다. 이에 따라, 반도체 소자의 광 출력이 개선될 수 있다.Additionally, the first conductive layer (165) may have its uppermost surface positioned above the upper surface of the second recess (129). Accordingly, even if the second conductive layer (150) is positioned below the second recess (129), light output from the active layer (126) in the active area (IA1) to the outside of the light-emitting structure (120) may be reflected by the first conductive layer (165) after transmitting through the first insulating layer (131) and the second insulating layer (132) and may move to the upper portion of the light-emitting structure (120). Accordingly, the light output of the semiconductor element may be improved.
도 13a 내지 도 13h는 본 발명의 제1 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 도면이고,FIGS. 13A to 13H are drawings for explaining a method for manufacturing a semiconductor device according to the first embodiment of the present invention.
도 13a 내지 도 13h는 본 발명의 실시예에 따른 반도체 소자 제조 방법을 설명하기 위한 도면이다.FIGS. 13A to 13H are drawings for explaining a method for manufacturing a semiconductor device according to an embodiment of the present invention.
도 13a를 참조하면, 성장기판(110) 상에 제1 도전형 반도체층(124), 활성층(126), 및 제2 도전형 반도체층(127)을 순차로 형성할 수 있다. 성장기판(110)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, 또는 Ge 중 적어도 하나로 형성될 수 있으나, 반드시 이에 한정되지 않는다. Referring to FIG. 13a, a first conductive semiconductor layer (124), an active layer (126), and a second conductive semiconductor layer (127) can be sequentially formed on a growth substrate (110). The growth substrate (110) can be formed of at least one of sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, or Ge, but is not necessarily limited thereto.
제1 도전형 반도체층(124), 활성층(126), 및 제2 도전형 반도체층(127)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으나, 이에 대해 한정하지는 않는다.The first conductive semiconductor layer (124), the active layer (126), and the second conductive semiconductor layer (127) can be formed using a method such as metal organic chemical vapor deposition (MOCVD), chemical vapor deposition (CVD), plasma-enhanced chemical vapor deposition (PECVD), molecular beam epitaxy (MBE), and hydride vapor phase epitaxy (HVPE), but are not limited thereto.
이때, 제2 도전형 반도체층(127), 활성층(126) 및 제1 도전형 반도체층(124)의 일부 영역까지 형성된 제1 리세스(128) 및 제2 리세스(129)를 형성할 수 있다. 제1 리세스(128)는 복수 개의 홀 타입으로 형성할 수 있고, 제2 리세스(129)는 발광 구조물(120)의 외측면을 따라 라인 형태로 형성할 수 있다.At this time, a first recess (128) and a second recess (129) formed up to a portion of the second conductive semiconductor layer (127), the active layer (126), and the first conductive semiconductor layer (124) can be formed. The first recess (128) can be formed in a plurality of hole types, and the second recess (129) can be formed in a line shape along the outer surface of the light-emitting structure (120).
도 13b를 참조하면, 제1 리세스(128)와 제2 리세스(129)가 형성된 발광 구조물(120) 상에 제1 절연층(131)을 형성할 수 있다. 제1 절연층(131)은 상대적으로 두껍게 형성되므로 제1 리세스(128)와 제2 리세스(129)의 내부를 채울 수 있다. 이때, 제1 리세스(128)는 별도로 관통홀(TH1)을 형성할 수 있다.Referring to FIG. 13b, a first insulating layer (131) can be formed on a light-emitting structure (120) in which a first recess (128) and a second recess (129) are formed. Since the first insulating layer (131) is formed relatively thickly, it can fill the interior of the first recess (128) and the second recess (129). At this time, the first recess (128) can form a separate through hole (TH1).
실시예에 따르면, 외측에 배치되는 제2 리세스(129)가 모두 제1 절연층(131)으로 채워지므로 외부 수분의 침투를 효과적으로 방지할 수 있다.According to an embodiment, since the second recesses (129) arranged on the outside are all filled with the first insulating layer (131), the penetration of external moisture can be effectively prevented.
제1 절연층(131)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으나, 이에 한정하지 않는다. 제1 절연층(131)은 단층 또는 다층으로 형성될 수 있다. The first insulating layer (131) may be formed by selecting at least one from the group consisting of SiO 2 , SixOy, Si 3 N 4 , SixNy, SiOxNy, Al 2 O 3 , TiO 2 , AlN, etc., but is not limited thereto. The first insulating layer (131) may be formed as a single layer or multiple layers.
도 13c를 참조하면, 제1 리세스(128)의 관통홀 내부에 제1 전극(142)을 형성하고, 제2 도전형 반도체층(127) 상에 제2 전극(146)을 형성할 수 있다. 이때, 제2 전극(146) 상에는 커버층(143)을 형성할 수 있다.Referring to Fig. 13c, a first electrode (142) can be formed inside the through hole of the first recess (128), and a second electrode (146) can be formed on the second conductive semiconductor layer (127). At this time, a cover layer (143) can be formed on the second electrode (146).
제1 전극(142), 제2 전극(146), 및 커버층(143)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다. 예시적으로, 제1 전극(142)은 복수의 금속층(예: Cr/Al/Ni)을 갖고, 제2 전극(146)은 ITO이고, 커버층(143)은 Ni/Au일 수 있다.The
도 13d를 참조하면, 제1 절연층(131) 상에 제2 도전층(150)을 형성할 수 있다. 제2 도전층(150)은 제1 절연층(131)과 접착력이 좋은 물질로 이루어지며, Cr, Ti, Ni, Au 등의 물질로 구성되는 군으로부터 선택되는 적어도 하나의 물질 및 이들의 합금으로 이루어질 수 있으며, 단일층 혹은 복수의 층으로 이루어질 수 있다.Referring to FIG. 13d, a second conductive layer (150) can be formed on the first insulating layer (131). The second conductive layer (150) is made of a material having good adhesion to the first insulating layer (131), and can be made of at least one material selected from the group consisting of materials such as Cr, Ti, Ni, and Au, and an alloy thereof, and can be made of a single layer or multiple layers.
제2 도전층(150)은 제2 리세스(129)와 수직 중첩되는 영역에서 단차를 가질 수 있다. 그러나, 제1 절연층(131)은 제2 리세스(129)를 채우므로 제2 리세스(129) 상에 배치되는 제2 도전층(150)은 제2 리세스(129)의 내부로 삽입되지 않을 수 있다. 즉, 제2 리세스(129)의 평탄도가 개선될 수 있다.The second conductive layer (150) may have a step in an area vertically overlapping the second recess (129). However, since the first insulating layer (131) fills the second recess (129), the second conductive layer (150) disposed on the second recess (129) may not be inserted into the interior of the second recess (129). That is, the flatness of the second recess (129) may be improved.
도 13e를 참조하면, 제2 절연층(132)은 제2 도전층(150) 상에 형성될 수 있다. 제2 절연층(132)은 제1 리세스(128)의 내부로 연장될 수 있다. 제2 절연층(132)의 재질은 제1 절연층(131)과 동일할 수 있으나 반드시 이에 한정하지 않는다.Referring to FIG. 13e, the second insulating layer (132) may be formed on the second conductive layer (150). The second insulating layer (132) may extend into the interior of the first recess (128). The material of the second insulating layer (132) may be the same as that of the first insulating layer (131), but is not necessarily limited thereto.
도 13f를 참조하면, 제2 절연층(132) 상에 제1 도전층(165), 접합층(160), 및 도전성 기판(170)을 순서대로 적층할 수 있다. 제1 도전층(165)은 제1 리세스(128) 내부로 연장되어 제1 전극(142)과 전기적으로 연결될 수 있다. 즉, 제1 도전형 반도체층(124)은 제1 전극(142), 제1 도전층(165), 및 접합층(160)을 통해 도전성 기판(170)과 전기적으로 연결될 수 있다.Referring to FIG. 13f, a first conductive layer (165), a bonding layer (160), and a conductive substrate (170) can be sequentially laminated on a second insulating layer (132). The first conductive layer (165) can extend into the first recess (128) and be electrically connected to the first electrode (142). That is, the first conductive semiconductor layer (124) can be electrically connected to the conductive substrate (170) through the first electrode (142), the first conductive layer (165), and the bonding layer (160).
도전성 기판(170)을 적층한 후, 성장기판(110)은 제거될 수 있다. 성장기판(110)을 제거하는 방법은 특별히 제한되지 않으나 예시적으로 LLO(Laser Lift Off) 공정을 이용하여 제거할 수 있다.After laminating the conductive substrate (170), the growth substrate (110) can be removed. The method for removing the growth substrate (110) is not particularly limited, but as an example, it can be removed using the LLO (Laser Lift Off) process.
이러한 LLO 공정에서 제2 도전층(150)에 단차가 큰 경우 발광 구조물(120)이 박리될 수 있다. 그러나, 실시예에 따르면, 제2 도전층(150)의 평탄도가 개선되어 발광 구조물(120)의 박리 문제를 개선할 수 있다.In this LLO process, if the second conductive layer (150) has a large step, the light-emitting structure (120) may be peeled off. However, according to an embodiment, the flatness of the second conductive layer (150) may be improved, thereby improving the peeling problem of the light-emitting structure (120).
그리고 발광 구조물(120)의 상면과 측면에는 패시베이션층(180)을 배치할 수 있다. 앞서 언급한 바와 같이, 패시베이션층(180)은 소자를 외부의 수분이나 이물질로부터 보호하여 소자의 전기적, 광학적 신뢰성을 개선할 수 있고 반도체 소자에 인가되는 스트레스를 줄일 수 있다.And a passivation layer (180) can be placed on the upper surface and side surface of the light-emitting structure (120). As mentioned above, the passivation layer (180) can protect the element from external moisture or foreign substances, thereby improving the electrical and optical reliability of the element and reducing the stress applied to the semiconductor element.
또한, 패시베이션층(180)을 배치하기 전에, 발광 구조물(120)의 상면을 요철 구조를 가지도록 식각 등이 이루어질 수 있다.Additionally, before placing the passivation layer (180), etching or the like may be performed to have an uneven structure on the upper surface of the light-emitting structure (120).
도 13g 및 도 13h를 참조하면, 칩과 칩 사이를 메사 식각한 후, 다이싱(dicing) 공정을 통해 칩을 분리할 수 있다. 또한, 식각 등을 통해 전극패드(166)를 형성할 수 있다. Referring to FIGS. 13g and 13h, after mesa etching between chips, the chips can be separated through a dicing process. In addition, electrode pads (166) can be formed through etching or the like.
도 14는 본 발명의 실시예에 따른 반도체 소자 패키지의 개념도이고, 도 15는 본 발명의 실시예에 따른 반도체 소자 패키지의 평면도이다.FIG. 14 is a conceptual diagram of a semiconductor device package according to an embodiment of the present invention, and FIG. 15 is a plan view of a semiconductor device package according to an embodiment of the present invention.
도 14를 참고하면, 반도체 소자 패키지는 홈(3)이 형성된 몸체(2), 몸체(2)에 배치되는 반도체 소자(10), 및 몸체(2)에 배치되어 반도체 소자(10)와 전기적으로 연결되는 한 쌍의 리드 프레임(5a, 5b)을 포함할 수 있다. 반도체 소자(10)는 전술한 반도체 소자(10A, 10B, 10C, 10D)를 모두 포함할 수 있다.Referring to FIG. 14, a semiconductor device package may include a body (2) in which a groove (3) is formed, a semiconductor device (10) disposed in the body (2), and a pair of lead frames (5a, 5b) disposed in the body (2) and electrically connected to the semiconductor device (10). The semiconductor device (10) may include all of the semiconductor devices (10A, 10B, 10C, 10D) described above.
몸체(2)는 자외선 광을 반사하는 재질 또는 코팅층을 포함할 수 있다. 몸체(2)는 복수의 층(2a, 2b, 2c, 2d, 2e)을 적층하여 형성할 수 있다. 복수의 층(2a, 2b, 2c, 2d, 2e)은 동일한 재질일 수도 있고 상이한 재질을 포함할 수도 있다.The body (2) may include a material or coating layer that reflects ultraviolet light. The body (2) may be formed by laminating a plurality of layers (2a, 2b, 2c, 2d, 2e). The plurality of layers (2a, 2b, 2c, 2d, 2e) may be the same material or may include different materials.
홈(3)은 반도체 소자(10)에서 멀어질수록 넓어지게 형성되고, 경사면에는 단차(3a)가 형성될 수 있다.The home (3) is formed to become wider as it gets farther away from the semiconductor element (10), and a step (3a) can be formed on the inclined surface.
도 15를 참조하면, 반도체 소자(10)는 제1 리드프레임(5a)상에 배치되고, 제2 리드프레임(5b)과 와이어에 의해 연결될 수 있다. 이때, 제1 리드프레임(5a)과 제2 리드프레임(5b)은 반도체 소자(10)의 측면을 둘러싸도록 배치될 수 있다.Referring to Fig. 15, a semiconductor element (10) may be placed on a first lead frame (5a) and connected to a second lead frame (5b) by a wire. At this time, the first lead frame (5a) and the second lead frame (5b) may be placed to surround a side of the semiconductor element (10).
투광층(4)은 홈(3)을 덮을 수 있다. 투광층(4)은 글라스 재질일 있으나, 반드시 이에 한정하지 않는다. 투광층(4)은 자외선 광을 유효하게 투과할 수 있는 재질이면 특별히 제한하지 않는다. 홈(3)의 내부는 빈 공간일 수 있다.The light-transmitting layer (4) can cover the groove (3). The light-transmitting layer (4) may be made of glass, but is not necessarily limited thereto. The light-transmitting layer (4) is not particularly limited as long as it is a material that can effectively transmit ultraviolet light. The interior of the groove (3) may be an empty space.
반도체 소자는 다양한 종류의 광원 장치에 적용될 수 있다. 예시적으로 광원장치는 살균 장치, 경화 장치, 조명 장치, 및 표시 장치 및 차량용 램프 등을 포함하는 개념일 수 있다. 즉, 반도체 소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다.The semiconductor device can be applied to various types of light source devices. For example, the light source device can be a concept including a sterilizing device, a curing device, a lighting device, and a display device and a vehicle lamp. That is, the semiconductor device can be applied to various electronic devices that are placed in a case and provide light.
살균 장치는 실시예에 따른 반도체 소자를 구비하여 원하는 영역을 살균할 수 있다. 살균 장치는 정수기, 에어컨, 냉장고 등의 생활 가전에 적용될 수 있으나 반드시 이에 한정하지 않는다. 즉, 살균 장치는 살균이 필요한 다양한 제품(예: 의료 기기)에 모두 적용될 수 있다.The sterilizing device can sterilize a desired area by having a semiconductor element according to the embodiment. The sterilizing device can be applied to household appliances such as water purifiers, air conditioners, and refrigerators, but is not necessarily limited thereto. In other words, the sterilizing device can be applied to various products (e.g., medical devices) that require sterilization.
예시적으로 정수기는 순환하는 물을 살균하기 위해 실시예에 따른 살균 장치를 구비할 수 있다. 살균 장치는 물이 순환하는 노즐 또는 토출구에 배치되어 자외선을 조사할 수 있다. 이때, 살균 장치는 방수 구조를 포함할 수 있다.For example, the water purifier may be equipped with a sterilizing device according to an embodiment to sterilize circulating water. The sterilizing device may be placed at a nozzle or outlet through which water circulates and may irradiate ultraviolet rays. At this time, the sterilizing device may include a waterproof structure.
경화 장치는 실시예에 따른 반도체 소자를 구비하여 다양한 종류의 액체를 경화시킬 수 있다. 액체는 자외선이 조사되면 경화되는 다양한 물질을 모두 포함하는 개념일 수 있다. 예시적으로 경화장치는 다양한 종류의 레진을 경화시킬 수 있다. 또는 경화장치는 매니큐어와 같은 미용 제품을 경화시키는 데 적용될 수도 있다.The curing device can cure various types of liquids by having semiconductor elements according to the embodiment. The liquid can be a concept that includes various materials that can be cured when irradiated with ultraviolet rays. For example, the curing device can cure various types of resins. Alternatively, the curing device can be applied to cure cosmetic products such as nail polish.
조명 장치는 기판과 실시예의 반도체 소자를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 또한, 조명 장치는, 램프, 해드 램프, 또는 가로등 등을 포함할 수 있다. The lighting device may include a light source module including a substrate and a semiconductor element of the embodiment, a heat dissipation unit that dissipates heat from the light source module, and a power supply unit that processes or converts an electrical signal provided from the outside and provides the signal to the light source module. In addition, the lighting device may include a lamp, a head lamp, or a streetlight.
표시 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광 모듈, 도광판 및 광학 시트는 백라이트 유닛(Backlight Unit)을 구성할 수 있다.The display device may include a bottom cover, a reflector, a light-emitting module, a light guide plate, an optical sheet, a display panel, an image signal output circuit, and a color filter. The bottom cover, the reflector, the light-emitting module, the light guide plate, and the optical sheet may constitute a backlight unit.
반사판은 바텀 커버 상에 배치되고, 발광 모듈은 광을 방출할 수 있다. 도광판은 반사판의 전방에 배치되어 발광 모듈에서 발산되는 빛을 전방으로 안내하고, 광학 시트는 프리즘 시트 등을 포함하여 이루어져 도광판의 전방에 배치될 수 있다. 디스플레이 패널은 광학 시트 전방에 배치되고, 화상 신호 출력 회로는 디스플레이 패널에 화상 신호를 공급하며, 컬러 필터는 디스플레이 패널의 전방에 배치될 수 있다.A reflector is arranged on the bottom cover, and a light-emitting module can emit light. A light guide plate is arranged in front of the reflector to guide light emitted from the light-emitting module forward, and an optical sheet may include a prism sheet or the like and may be arranged in front of the light guide plate. A display panel is arranged in front of the optical sheet, an image signal output circuit supplies an image signal to the display panel, and a color filter may be arranged in front of the display panel.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the above has been described with reference to examples, these are merely examples and do not limit the present invention. Those skilled in the art will appreciate that various modifications and applications not exemplified above are possible without departing from the essential characteristics of the present invention. For example, each component specifically shown in the examples can be modified and implemented. In addition, differences related to such modifications and applications should be interpreted as being included in the scope of the present invention defined in the appended claims.
Claims (8)
제1 도전형 반도체층; 제2 도전형 반도체층; 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층;을 포함하는 발광 구조물; 및
상기 제2 도전형 반도체층, 상기 활성층, 및 상기 제1 도전형 반도체층의 일부 영역을 관통하는 돌출부를 포함하는 절연층;을 포함하고,
상기 돌출부는,
내부에 관통홀을 갖는 적어도 하나 이상의 제1 돌출부; 및
상기 적어도 하나 이상의 제1 돌출부를 둘러싸며 상기 발광 구조물의 외측면을 따라 연장되는 제2 돌출부;를 포함하고,
상기 활성층은 상기 제2 돌출부에 의해 활성 영역, 및 활성 영역을 둘러싸는 비활성 영역으로 분리되고,
상기 발광 구조물은 상기 도전성 기판 상에 배치되고, 최외측부와 저면 사이에 위치한 단차부를 포함하고,
상기 제2 도전형 반도체층은 상기 활성층과 상기 도전성 기판 사이에 배치되는 반도체 소자.
challenging substrate;
A light-emitting structure comprising a first conductive semiconductor layer; a second conductive semiconductor layer; and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer; and
An insulating layer including a protrusion penetrating a portion of the second conductive semiconductor layer, the active layer, and a portion of the first conductive semiconductor layer;
The above protrusion is,
At least one first protrusion having a through hole therein; and
a second protrusion extending along an outer surface of the light-emitting structure, surrounding at least one first protrusion;
The above active layer is separated into an active region and an inactive region surrounding the active region by the second protrusion,
The above light-emitting structure is arranged on the conductive substrate and includes a step portion located between the outermost portion and the bottom surface,
A semiconductor device in which the second conductive semiconductor layer is disposed between the active layer and the conductive substrate.
상기 저면과 상기 최외측부 사이의 길이가 상기 저면과 제2 돌출부의 상면 사이의 길이와 상이한 반도체 소자.
In the first paragraph,
A semiconductor device wherein the length between the lower surface and the outermost portion is different from the length between the lower surface and the upper surface of the second protrusion.
상기 저면과 상기 최외측부 사이의 길이가 상기 저면과 제2 돌출부의 상면 사이의 길이보다 큰 반도체 소자.
In the first paragraph,
A semiconductor device wherein the length between the lower surface and the outermost portion is greater than the length between the lower surface and the upper surface of the second protrusion.
상기 단차부는 상기 제2 돌출부를 둘러싸는 반도체 소자.
In the first paragraph,
The above-mentioned step portion is a semiconductor element surrounding the second protrusion portion.
상기 저면과 상기 최외측부 사이의 길이는 상기 저면과 상기 제2 돌출부의 상면 사이의 길이와 동일한 반도체 소자.
In the first paragraph,
A semiconductor device wherein the length between the lower surface and the outermost portion is the same as the length between the lower surface and the upper surface of the second protrusion.
상기 도전성 기판 상에 상기 발광 구조물과 이격 배치되는 전극패드를 더 포함하는 반도체 소자.
In the first paragraph,
A semiconductor device further comprising an electrode pad spaced apart from the light-emitting structure on the conductive substrate.
상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 도전층; 및
상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 도전층;을 더 포함하고,
상기 제1 도전층은 상기 제1 돌출부의 관통홀을 통해 상기 제1 도전형 반도체층과 전기적으로 연결되고,
상기 제2 도전층은 상기 제2 돌출부 및 상기 단차부와 수직 방향으로 중첩되는 반도체 소자..
In Article 6,
A first conductive layer electrically connected to the first conductive semiconductor layer; and
Further comprising a second conductive layer electrically connected to the second conductive semiconductor layer;
The first conductive layer is electrically connected to the first conductive semiconductor layer through the through hole of the first protrusion,
The second conductive layer is a semiconductor element that overlaps the second protrusion and the step in a vertical direction.
상기 발광 구조물의 상면과 상기 최외측부 사이의 길이는 상기 저면과 제2 돌출부의 상면 사이의 길이 이상인 반도체 소자.In the first paragraph,
A semiconductor device in which the length between the upper surface of the light-emitting structure and the outermost portion is greater than or equal to the length between the lower surface and the upper surface of the second protrusion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190029894A KR102734544B1 (en) | 2019-03-15 | 2019-03-15 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190029894A KR102734544B1 (en) | 2019-03-15 | 2019-03-15 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20200109979A KR20200109979A (en) | 2020-09-23 |
KR102734544B1 true KR102734544B1 (en) | 2024-11-27 |
Family
ID=72708138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190029894A Active KR102734544B1 (en) | 2019-03-15 | 2019-03-15 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102734544B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014150140A (en) | 2013-01-31 | 2014-08-21 | Toyoda Gosei Co Ltd | Group-iii nitride semiconductor light-emitting element |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150036990A (en) * | 2013-09-30 | 2015-04-08 | 엘지이노텍 주식회사 | Light emitting device |
KR102510596B1 (en) * | 2016-06-20 | 2023-03-16 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | Semiconductor device |
KR102738456B1 (en) * | 2016-11-10 | 2024-12-04 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | Semiconductor device |
-
2019
- 2019-03-15 KR KR1020190029894A patent/KR102734544B1/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014150140A (en) | 2013-01-31 | 2014-08-21 | Toyoda Gosei Co Ltd | Group-iii nitride semiconductor light-emitting element |
Also Published As
Publication number | Publication date |
---|---|
KR20200109979A (en) | 2020-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101081135B1 (en) | Light emitting device, method for fabricating the light emitting device and light emitting device package | |
US11961943B2 (en) | Light emitting semiconductor device for enhancing light extraction efficiency | |
KR102738456B1 (en) | Semiconductor device | |
KR102656815B1 (en) | Smeiconductor device | |
KR102575569B1 (en) | Smeiconductor device | |
US11990567B2 (en) | Semiconductor device | |
KR102704081B1 (en) | Light emitting device | |
US11075321B2 (en) | Semiconductor device | |
CN114864781B (en) | Semiconductor Devices | |
KR102734544B1 (en) | Semiconductor device | |
KR102634756B1 (en) | Light emitting device | |
KR102628787B1 (en) | Light emitting device | |
KR20180025733A (en) | Semiconductor device and semiconductor device package including the same | |
KR102468815B1 (en) | Semiconductor device | |
KR102631075B1 (en) | Smeiconductor device | |
KR102725389B1 (en) | Light emitting device | |
KR102564211B1 (en) | Smeiconductor device and method for manufacturing the same | |
KR102721219B1 (en) | Light emitting device | |
KR102592990B1 (en) | Smeiconductor device and method for manufacturing the same | |
KR102502335B1 (en) | Semiconductor device | |
KR102639844B1 (en) | Light emitting device | |
KR20200072833A (en) | Semiconductor device | |
KR101681573B1 (en) | Method of manufacturing Light emitting device | |
KR20210034206A (en) | Semiconductor device | |
KR20190118393A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20190315 |
|
PG1501 | Laying open of application | ||
N231 | Notification of change of applicant | ||
PN2301 | Change of applicant |
Patent event date: 20210714 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
A201 | Request for examination | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20220303 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20190315 Comment text: Patent Application |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20240118 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20240829 |
|
PG1601 | Publication of registration |