[go: up one dir, main page]

KR102730369B1 - 원자층 증착 공정을 이용한 칼코게나이드계 물질층의 형성 방법, 이를 적용한 상변화 메모리 소자의 제조 방법 및 상변화 메모리 소자 - Google Patents

원자층 증착 공정을 이용한 칼코게나이드계 물질층의 형성 방법, 이를 적용한 상변화 메모리 소자의 제조 방법 및 상변화 메모리 소자 Download PDF

Info

Publication number
KR102730369B1
KR102730369B1 KR1020220088478A KR20220088478A KR102730369B1 KR 102730369 B1 KR102730369 B1 KR 102730369B1 KR 1020220088478 A KR1020220088478 A KR 1020220088478A KR 20220088478 A KR20220088478 A KR 20220088478A KR 102730369 B1 KR102730369 B1 KR 102730369B1
Authority
KR
South Korea
Prior art keywords
material layer
layer
chalcogenide
forming
ald
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020220088478A
Other languages
English (en)
Other versions
KR20240011009A (ko
Inventor
황철성
유찬영
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020220088478A priority Critical patent/KR102730369B1/ko
Publication of KR20240011009A publication Critical patent/KR20240011009A/ko
Application granted granted Critical
Publication of KR102730369B1 publication Critical patent/KR102730369B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

원자층 증착 공정을 이용한 칼코게나이드계 물질층의 형성 방법, 이를 적용한 상변화 메모리 소자의 제조 방법 및 상변화 메모리 소자에 관해 개시되어 있다. 개시된 원자층 증착(ALD) 공정에 의한 칼코게나이드계 물질층의 형성 방법은 절연체 영역 및 도전체 영역을 포함하고 상기 절연체 영역 및 상기 도전체 영역이 표면에 노출된 하지층을 마련하는 단계, 상기 절연체 영역 및 상기 도전체 영역을 포함하는 상기 하지층의 표면 상에 원자층 증착(ALD) 공정을 이용해서 Sb 단원자층을 형성하는 단계 및 상기 Sb 단원자층 상에 원자층 증착(ALD) 공정을 이용해서 Sb-Te계 물질층과 Ge-Te계 물질층이 교대로 반복 적층된 칼코게나이드계 초격자(superlattice) 물질층을 형성하는 단계를 포함할 수 있다. 상기 Sb-Te계 물질층 및 상기 Ge-Te계 물질층 각각은 상기 절연체 영역 및 상기 도전체 영역 상에서 상기 하지층의 표면에 평행한 층상 구조(layered structure)를 가질 수 있다.

Description

원자층 증착 공정을 이용한 칼코게나이드계 물질층의 형성 방법, 이를 적용한 상변화 메모리 소자의 제조 방법 및 상변화 메모리 소자{Method of forming chalcogenide-based material layer using atomic layer deposition process, method of manufacturing phase change memory device using the same, and phase change memory device}
본 발명은 박막 형성 방법과 이를 적용한 소자 제조 방법 및 소자 구조에 관한 것으로서, 더욱 상세하게는 원자층 증착 공정을 이용한 칼코게나이드계 물질층의 형성 방법, 이를 적용한 상변화 메모리 소자의 제조 방법 및 상변화 메모리 소자에 관한 것이다.
칼코게나이드(chalcogenide)는 적어도 하나의 16족(칼코겐) 원소와 하나 이상의 양전성(electropositive) 원소로 구성된 화합물이다. 16족 원소는 모두 칼코겐 원소이지만, 산소 이외에 다른 16족 원소를 포함하지 않는 산화물의 경우, 보통 칼코게나이드라 하지 않는다. 칼코게나이드는 열을 인가함에 따라 결정질과 비정질 상태 사이에서 상변화가 빠르게 일어나는 특성을 가질 수 있고, 이를 이용하면 상변화 메모리 소자를 구현할 수 있다.
상변화 메모리 소자 등에 적용되는 칼코게나이드계 박막을 형성함에 있어서 스퍼터링(sputtering) 공정이 주로 이용된다. 그러나, 스퍼터링 공정의 경우, 복잡한 표면 구조를 갖는 기판 상에 컨포멀하게(conformally) 기능성 박막을 형성하기가 어려울 수 있다. 따라서, 기존의 스퍼터링 방식으로는 수직형 소자 구조를 갖는 고밀도 상변화 메모리 소자를 제조하기가 어려울 수 있다.
한편, 기존의 원자층 증착(atomic layer deposition)(ALD) 공정으로 칼코게나이드계 박막 및 이를 포함하는 상변화 메모리 소자를 제조함에 있어서, 복수의 물질로 구성된 하부 구조체 상에 균일한 결정 구조를 갖는 칼코게나이드계 박막을 형성하기가 어려운 문제가 있다. 일반적인 원자층 증착 공정으로 제조된 칼코게나이드계 상변화층의 경우, 상변화에 필요한 전력(에너지)이 비교적 크기 때문에, 저전력 상변화 메모리 소자의 구현이 어려울 수 있다. 이러한 문제는 스퍼터링 공정으로 제조된 칼코게나이드계 상변화층에서도 유사하게 발생할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 복수의 물질로 구성된 하지층 상에 원자층 증착(ALD) 공정을 이용해서 층상 구조(layered structure)(층상 결정 구조)를 갖는 칼코게나이드계 물질층(초격자 물질층)을 형성하는 방법을 제공하는데 있다. 또한, 본 발명이 이루고자 하는 기술적 과제는 상변화에 요구되는 전력을 낮출 수 있는 칼코게나이드계 물질층을 형성하는 방법을 제공하는데 있다. 또한, 본 발명이 이루고자 하는 기술적 과제는 고밀도를 실현할 수 있는 수직형 소자 등의 제조에 유용하게 적용될 수 있는 칼코게나이드계 물질층의 형성 방법을 제공하는데 있다.
또한, 본 발명이 이루고자 하는 기술적 과제는 상기한 칼코게나이드계 물질층의 형성 방법을 적용한 상변화 물질층의 형성 방법 및 상변화 메모리 소자의 제조 방법을 제공하는데 있다.
또한, 본 발명이 이루고자 하는 기술적 과제는 상기한 칼코게나이드계 물질층의 형성 방법에 의해 형성된 칼코게나이드계 물질층을 포함하는 상변화 메모리 소자를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따르면, 절연체 영역 및 도전체 영역을 포함하고, 상기 절연체 영역 및 상기 도전체 영역이 표면에 노출된 하지층을 마련하는 단계; 상기 절연체 영역 및 상기 도전체 영역을 포함하는 상기 하지층의 표면 상에 원자층 증착(ALD) 공정을 이용해서 Sb 단원자층을 형성하는 단계; 및 상기 Sb 단원자층 상에 원자층 증착(ALD) 공정을 이용해서 Sb-Te계 물질층과 Ge-Te계 물질층이 교대로 반복 적층된 칼코게나이드계 초격자(superlattice) 물질층을 형성하는 단계를 포함하고, 상기 Sb-Te계 물질층 및 상기 Ge-Te계 물질층 각각은 상기 절연체 영역 및 상기 도전체 영역 상에서 상기 하지층의 표면에 평행한 층상 구조(layered structure)를 갖는 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 물질층의 형성 방법이 제공된다.
상기 Sb 단원자층을 형성하는 단계는 상기 하지층이 구비된 반응 챔버 내에 Sb 전구체를 포함하는 소스 가스를 공급하는 제 1 단계; 상기 반응 챔버 내에 퍼지 가스를 공급하는 제 2 단계; 상기 반응 챔버 내에 원자증착 배향제어 가스를 공급하는 제 3 단계; 및 상기 반응 챔버 내에 퍼지 가스를 공급하는 제 4 단계를 포함할 수 있고, 상기 제 1 내지 제 4 단계는 복수 회 반복 수행될 수 있다.
상기 원자증착 배향제어 가스는 NH3를 포함할 수 있다.
상기 제 1 내지 제 4 단계는, 예를 들어, 약 20회 내지 150회 정도 반복 수행될 수 있다.
상기 Sb 단원자층은 상기 절연체 영역 및 상기 도전체 영역의 노출된 표면의 약 90% 이상을 덮도록 형성될 수 있다.
상기 절연체 영역은 SiO2를 포함할 수 있다.
상기 도전체 영역은 TiN을 포함할 수 있다.
상기 칼코게나이드계 초격자 물질층을 형성하는 단계는 상기 Sb-Te계 물질층을 형성하는 단계를 포함할 수 있고, 상기 Sb-Te계 물질층을 형성하는 단계는 상기 하지층이 구비된 반응 챔버 내에 Sb 전구체를 포함하는 제 1 소스 가스를 공급하는 제 5 단계; 상기 반응 챔버 내에 퍼지 가스를 공급하는 제 6 단계; 상기 반응 챔버 내에 Te 전구체를 포함하는 제 2 소스 가스 및 제 1 공반응물 가스(coreagent gas)를 공급하는 제 7 단계; 및 상기 반응 챔버 내에 퍼지 가스를 공급하는 제 8 단계를 포함할 수 있다.
상기 제 1 공반응물 가스는 NH3를 포함할 수 있다.
상기 칼코게나이드계 초격자 물질층을 형성하는 단계는 상기 Ge-Te계 물질층을 형성하는 단계를 포함할 수 있고, 상기 Ge-Te계 물질층을 형성하는 단계는 상기 하지층이 구비된 반응 챔버 내에 Ge 전구체를 포함하는 제 3 소스 가스를 공급하는 제 9 단계; 상기 반응 챔버 내에 퍼지 가스를 공급하는 제 10 단계; 상기 반응 챔버 내에 Te 전구체를 포함하는 제 4 소스 가스 및 제 2 공반응물 가스(coreagent gas)를 공급하는 제 11 단계; 및 상기 반응 챔버 내에 퍼지 가스를 공급하는 제 12 단계를 포함할 수 있다.
상기 제 2 공반응물 가스는 NH3를 포함할 수 있다.
상기 Sb-Te계 물질층은 상기 하지층의 표면에 대하여 (001)-배향된 결정 구조를 가질 수 있다.
상기 Ge-Te계 물질층은 상기 하지층의 표면에 대하여 (111)-배향된 결정 구조를 가질 수 있다.
상기 하지층은 절연층과 도전층이 적층된 적층 구조를 포함할 수 있고, 상기 적층 구조의 측면에서 상기 절연층의 측면 및 상기 도전층의 측면이 노출될 수 있고, 상기 절연층은 상기 절연체 영역에 대응될 수 있고, 상기 도전층은 상기 도전체 영역에 대응될 수 있으며, 상기 Sb 단원자층 및 상기 칼코게나이드계 초격자 물질층은 상기 적층 구조의 측면 상에 순차로 형성될 수 있다.
상기 Sb-Te계 물질층은 Sb2Te3 물질층일 수 있고, 상기 Ge-Te계 물질층은 GeTe 물질층 또는 GexSb2Te3+x 물질층일 수 있다.
상기 칼코게나이드계 초격자 물질층은 MQF(melt-quenching-free) 비정질화 특성을 가질 수 있다.
본 발명의 다른 실시예에 따르면, 전술한 원자층 증착(ALD) 공정을 이용해서 칼코게나이드계 물질층을 형성하는 단계를 포함하는 상변화 물질층의 형성 방법이 제공된다.
본 발명의 다른 실시예에 따르면, 상기한 방법을 이용해서 상변화 물질층을 형성하는 단계; 및 상기 상변화 물질층에 전압을 인가하기 위한 전극 구조를 형성하는 단계를 포함하는 상변화 메모리 소자의 제조 방법이 제공된다.
본 발명의 다른 실시예에 따르면, 절연체 영역 및 도전체 영역을 포함하고, 상기 절연체 영역 및 상기 도전체 영역이 표면으로 노출된 하지층; 상기 하지층의 표면 상에 형성된 Sb 단원자층; 및 상기 Sb 단원자층 상에 형성된 것으로, Sb-Te계 물질층과 Ge-Te계 물질층이 교대로 반복 적층된 칼코게나이드계 초격자(superlattice) 물질층을 포함하는 상변화 물질층을 포함하고, 상기 Sb-Te계 물질층 및 상기 Ge-Te계 물질층 각각은 상기 하지층의 표면에 평행한 층상 구조(layered structure)를 갖는 상변화 메모리 소자가 제공된다.
상기 Sb-Te계 물질층은 상기 하지층의 표면에 대하여 (001)-배향된 결정 구조를 가질 수 있다.
상기 Ge-Te계 물질층은 상기 하지층의 표면에 대하여 (111)-배향된 결정 구조를 가질 수 있다.
상기 상변화 메모리 소자는 수직형 소자 구조를 가질 수 있고, 상기 하지층은 절연층과 도전층이 적층된 적층 구조를 포함할 수 있고, 상기 적층 구조의 측면에서 상기 절연층의 측면 및 상기 도전층의 측면이 노출될 수 있고, 상기 절연층은 상기 절연체 영역에 대응될 수 있고, 상기 도전층은 상기 도전체 영역에 대응될 수 있으며, 상기 Sb 단원자층 및 상기 칼코게나이드계 초격자 물질층은 상기 적층 구조의 측면 상에 순차로 배치될 수 있다.
상기 Sb-Te계 물질층은 Sb2Te3 물질층일 수 있고, 상기 Ge-Te계 물질층은 GeTe 물질층 또는 GexSb2Te3+x 물질층일 수 있다.
상기 칼코게나이드계 초격자 물질층은 MQF(melt-quenching-free) 비정질화 특성을 가질 수 있다.
상기 절연체 영역은 SiO2를 포함할 수 있다.
상기 도전체 영역은 TiN을 포함할 수 있다.
본 발명의 실시예들에 따르면, 복수의 물질로 구성된 하지층 상에 원자층 증착(ALD) 공정을 이용해서 비교적 균일한 층상 구조(층상 결정 구조)를 갖는 칼코게나이드계 물질층(초격자 물질층)을 형성하는 방법을 구현할 수 있다. 또한, 본 발명의 실시예들에 따르면, 상변화에 요구되는 전력을 낮출 수 있는 칼코게나이드계 물질층을 형성하는 방법을 구현할 수 있다. 또한, 본 발명의 실시예들에 따르면, 고밀도를 실현할 수 있는 수직형 소자 등의 제조에 유용하게 적용될 수 있는 칼코게나이드계 물질층의 형성 방법을 구현할 수 있다.
이러한 실시예들에 따른 칼코게나이드계 물질층의 형성 방법을 적용하면, 저전력 특성을 갖는 고밀도 상변화 메모리 소자를 구현할 수 있다. 특히, 실시예들에 따른 칼코게나이드계 물질층의 형성 방법을 적용하면, 수직형 소자 구조를 갖는 고밀도 상변화 메모리 소자를 구현할 수 있다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 물질층의 형성 방법을 설명하기 위한 단면도이다.
도 2a 및 도 2b는 본 발명의 다른 실시예에 따른 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 물질층의 형성 방법을 설명하기 위한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 물질층의 형성 방법에 적용될 수 있는 Sb 단원자층의 형성을 위한 ALD 시퀀스(sequence)를 보여주는 도면이다.
도 4는 본 발명의 일 실시예에 따른 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 물질층의 형성 방법에 적용될 수 있는 초격자 물질층의 형성을 위한 ALD 시퀀스(sequence)를 보여주는 도면이다.
도 5는 본 발명의 일 실시예에 따른 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 물질층의 형성 방법에 적용될 수 있는 소스 물질들을 예시적으로 보여주는 도면이다.
도 6은 본 발명의 일 실시예에 따른 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 물질층의 형성 방법에 적용될 수 있는 Sb-Te계 물질층의 형성 방법을 보여주는 도면이다.
도 7은 비교예에 따른 것으로, Sb 단원자층의 형성 없이 하지층 상에 직접 Sb-Te계 물질층을 형성한 경우, Sb-Te계 물질층이 어떠한 구조를 갖는지를 보여주는 도면이다.
도 8은 비교예에 따른 것으로, SiO2 영역과 TiN 영역을 갖는 하지층 상에 Sb 단원자층의 형성 없이 Sb-Te계 물질층을 형성한 경우, 상기 Sb-Te계 물질층을 위쪽에서 촬영한 SEM(scanning electron microscope) 이미지이다.
도 9는 실시예에 따른 것으로, SiO2 영역과 TiN 영역을 갖는 하지층 상에 Sb 단원자층을 형성한 후, 상기 Sb 단원자층 상에 Sb-Te계 물질층을 형성한 경우, 상기 Sb-Te계 물질층을 위쪽에서 촬영한 SEM 이미지이다.
도 10은 본 발명의 실시예에 따라 제조된 칼코게나이드계 초격자 물질층의 단면 STEM(scanning transmission electron microscope) 이미지이다.
도 11은 본 발명의 실시예에 따라 제조된 칼코게나이드계 초격자 물질층의 HAADF(high angle annular dark field)-STEM 이미지 및 EDS(energy dispersive X-ray spectroscopy) 맵핑 이미지이다.
도 12는 비교예에 따른 것으로, SiO2 기판 상에 원자층 증착(ALD) 방식으로 Sb-Te계 물질층을 형성함에 있어서 NH3 가스를 사용하지 않은 경우, ALD 시퀀스 및 증착된 Sb-Te계 물질층의 특성을 보여주는 도면이다.
도 13은 SiO2 기판 상에 원자층 증착(ALD) 방식으로 Sb-Te계 물질층을 형성함에 있어서 NH3 가스를 사용한 경우, ALD 시퀀스 및 증착된 Sb-Te계 물질층의 특성을 보여주는 도면이다.
도 14는 본 발명의 실시예에 따라 제조된 Sb-Te계 물질층 및 Ge-Te계 물질층의 적층 구조를 보여주는 단면 STEM 이미지이다.
도 15는 도 14의 Sb-Te계 물질층 및 Ge-Te계 물질층에 대한 XRD 및 GAXRD 분석 결과를 보여주는 그래프이다.
도 16은 비교예에 따른 것으로, 하부에 Sb-Te계 물질층 없이 원자층 증착(ALD) 방식으로 형성된 Ge-Te계 물질층에 대한 XRD 및 GAXRD 분석 결과를 보여주는 그래프이다.
도 17은 비교예에 따른 것으로, 비배향된(non-oriented) Sb-Te계 물질층 상에 원자층 증착(ALD) 방식으로 형성된 Ge-Te계 물질층에 대한 XRD 및 GAXRD 분석 결과를 보여주는 그래프이다.
도 18은 본 발명의 일 실시예에 따른 상변화 메모리 소자의 구조를 설명하기 위한 도면이다.
도 19는 본 발명의 다른 실시예에 따라 제조된 상변화 메모리 소자의 단면을 보여주는 TEM 이미지이다.
도 20은 본 발명의 다른 실시예에 따른 상변화 메모리 소자를 개략적으로 보여주는 사시도이다.
도 21은 본 발명의 실시예 및 비교예에 따른 상변화 메모리 소자의 전류-저항 특성을 평가한 결과를 보여주는 그래프이다.
도 22는 본 발명의 실시예 및 비교예에 따른 상변화 메모리 소자의 전류-저항 특성을 평가한 결과를 보여주는 그래프이다.
도 23은 본 발명의 다른 실시예에 따라 제조된 칼코게나이드계 물질층을 보여주는 단면 TEM 이미지이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다.
이하에서 설명할 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 명확하게 설명하기 위하여 제공되는 것이고, 본 발명의 범위가 하기 실시예에 의해 한정되는 것은 아니며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용되는 단수 형태의 용어는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 "포함한다(comprise)" 및/또는 "포함하는(comprising)"이라는 용어는 언급한 형상, 단계, 숫자, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 단계, 숫자, 동작, 부재, 요소 및/또는 이들 그룹의 존재 또는 부가를 배제하는 것이 아니다. 또한, 본 명세서에서 사용된 "연결"이라는 용어는 어떤 부재들이 직접적으로 연결된 것을 의미할 뿐만 아니라, 부재들 사이에 다른 부재가 더 개재되어 간접적으로 연결된 것까지 포함하는 개념이다.
아울러, 본원 명세서에서 어떤 부재가 다른 부재 "상에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다. 본 명세서에서 사용된 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다. 또한, 본원 명세서에서 사용되는 "약", "실질적으로" 등의 정도의 용어는 고유한 제조 및 물질 허용 오차를 감안하여, 그 수치나 정도의 범주 또는 이에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 제공된 정확하거나 절대적인 수치가 언급된 개시 내용을 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다.
이하 첨부된 도면들을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다. 첨부된 도면에 도시된 영역이나 파트들의 사이즈나 두께는 명세서의 명확성 및 설명의 편의성을 위해 다소 과장되어 있을 수 있다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 물질층의 형성 방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 본 발명의 실시예에 따른 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 물질층의 형성 방법은 하지층(UL10)을 마련하는 단계를 포함할 수 있다. 하지층(UL10)은 절연체 영역(N10) 및 도전체 영역(C10)을 포함할 수 있고, 절연체 영역(N10) 및 도전체 영역(C10)이 하지층(UL10)의 표면(여기서는, 도면상 상면)으로 노출될 수 있다. 절연체 영역(N10)은 층 구조를 이루도록 형성될 수 있고, 도전체 영역(C10)은 절연체 영역(N10) 내에 플러그(plug) 형태로 구비될 수 있다. 복수의 도전체 영역(C10)이 상호 이격하여 배치될 수 있다. 절연체 영역(N10)은 일종의 층간 절연막일 수 있고, 도전체 영역(C10)은 전극일 수 있다. 구체적인 일례로, 절연체 영역(N10)은 SiO2를 포함할 수 있고, 도전체 영역(C10)은 TiN을 포함할 수 있다. 그러나, 절연체 영역(N10) 및 도전체 영역(C10)의 구체적인 물질은 전술한 바에 한정되지 아니하고, 경우에 따라, 달라질 수 있다.
절연체 영역(N10) 및 도전체 영역(C10)을 포함하는 하지층(UL10)의 표면 상에 원자층 증착(ALD) 공정을 이용해서 Sb 단원자층(monoatomic layer)(ML10)을 형성할 수 있다. Sb 원자들이 절연체 영역(N10) 및 도전체 영역(C10) 상에 균일한 단원자층을 이루도록 배열(증착)될 수 있다. Sb 원자들은 절연체 영역(N10) 및 도전체 영역(C10) 상에 대체로 혹은 실질적으로 일정한 배향성을 가지고 정렬될 수 있다. Sb 단원자층(ML10)은 절연체 영역(N10) 및 도전체 영역(C10)의 노출된 표면의 약 90% 이상을 덮도록 형성될 수 있다. Sb 단원자층(ML10)은 절연체 영역(N10) 및 도전체 영역(C10)의 노출된 표면의 전체 영역을 덮도록 형성될 수 있다.
원자층 증착(ALD) 공정을 이용해서 Sb 단원자층(ML10)을 형성하는 단계는 하지층(UL10)이 구비된 반응 챔버 내에 Sb 전구체를 포함하는 소스 가스를 공급하는 제 1 단계, 상기 반응 챔버 내에 퍼지(purge) 가스를 공급하는 제 2 단계, 상기 반응 챔버 내에 원자증착 배향제어 가스를 공급하는 제 3 단계 및 상기 반응 챔버 내에 퍼지 가스를 공급하는 제 4 단계를 포함할 수 있고, 여기서, 상기 제 1 내지 제 4 단계는 복수 회 반복해서 수행될 수 있다. 상기 원자증착 배향제어 가스는 Sb 원자들을 하지층(UL10)의 표면 상에 실질적으로 균일하게 배향 및 증착시키는 역할을 할 수 있다. 상기 원자증착 배향제어 가스는, 예컨대, NH3이거나 NH3를 포함할 수 있다. Sb 단원자층(ML10)의 형성시 공정 온도, 즉, 기판의 온도는, 예컨대, 약 130∼170 ℃ 정도일 수 있다. Sb 단원자층(ML10)의 형성 방법에 대해서는 추후에 도 3을 참조하여 보다 상세히 설명하도록 한다.
도 1b를 참조하면, Sb 단원자층(ML10) 상에 원자층 증착(ALD) 공정을 이용해서 Sb-Te계 물질층(L10)과 Ge-Te계 물질층(L20)이 교대로 반복 적층된 칼코게나이드계 초격자(superlattice) 물질층(SL10)을 형성할 수 있다. Sb-Te계 물질층(L10) 및 Ge-Te계 물질층(L20) 각각은 절연체 영역(N10) 및 도전체 영역(C10) 상에서 하지층(UL10)의 표면에 평행한 층상 구조(layered structure)(층상 결정 구조)를 가질 수 있다. Sb 단원자층(ML10)이 먼저 형성된 상태에서, Sb 단원자층(ML10) 상에 Sb-Te계 물질층(L10) 및 Ge-Te계 물질층(L20)을 순차로 형성할 경우, Sb 단원자층(ML10)의 영향으로 Sb-Te계 물질층(L10) 및 Ge-Te계 물질층(L20) 각각은 상기한 층상 구조를 가질 수 있다. 구체적인 예로, Sb-Te계 물질층(L10)은 하지층(UL10)의 표면에 대하여 (001)-배향된 결정 구조를 가질 수 있고, Ge-Te계 물질층(L20)은 하지층(UL10)의 표면에 대하여 (111)-배향된 결정 구조를 가질 수 있다.
원자층 증착(ALD) 공정을 이용해서 Sb-Te계 물질층(L10)을 형성하는 단계는 Sb 단원자층(ML10)이 형성된 하지층(UL10)이 구비된 반응 챔버 내에 Sb 전구체를 포함하는 제 1 소스 가스를 공급하는 제 5 단계, 상기 반응 챔버 내에 퍼지 가스를 공급하는 제 6 단계, 상기 반응 챔버 내에 Te 전구체를 포함하는 제 2 소스 가스 및 제 1 공반응물 가스(coreagent gas)를 공급하는 제 7 단계 및 상기 반응 챔버 내에 퍼지 가스를 공급하는 제 8 단계를 포함할 수 있다. 상기 제 5 내지 제 8 단계는 복수 회 반복해서 수행될 수 있다. 여기서, 상기 제 1 공반응물 가스는, 예컨대, NH3이거나 NH3를 포함할 수 있다. 상기 제 1 공반응물 가스를 사용함으로써, Sb-Te계 물질층(L10)의 결정 배향성을 보다 잘 제어할 수 있고, 층상 구조를 갖는 Sb-Te계 물질층(L10)을 보다 용이하게 형성할 수 있다.
원자층 증착(ALD) 공정을 이용해서 Ge-Te계 물질층(L20)을 형성하는 단계는 Sb 단원자층(ML10)이 형성된 하지층(UL10)이 구비된 반응 챔버 내에 Ge 전구체를 포함하는 제 3 소스 가스를 공급하는 제 9 단계, 상기 반응 챔버 내에 퍼지 가스를 공급하는 제 10 단계, 상기 반응 챔버 내에 Te 전구체를 포함하는 제 4 소스 가스 및 제 2 공반응물 가스(coreagent gas)를 공급하는 제 11 단계 및 상기 반응 챔버 내에 퍼지 가스를 공급하는 제 12 단계를 포함할 수 있다. 상기 제 9 내지 제 12 단계는 복수 회 반복해서 수행될 수 있다. 여기서, 상기 제 2 공반응물 가스는, 예컨대, NH3이거나 NH3를 포함할 수 있다. 상기 제 2 공반응물 가스를 사용함으로써, Ge-Te계 물질층(L20)의 결정 배향성을 보다 잘 제어할 수 있고, 층상 구조를 갖는 Ge-Te계 물질층(L20)을 보다 용이하게 형성할 수 있다.
Sb-Te계 물질층(L10) 및 Ge-Te계 물질층(L20)의 형성시 공정 온도, 즉, 기판의 온도는, 예컨대, 약 130∼170 ℃ 정도일 수 있다. Sb-Te계 물질층(L10) 및 Ge-Te계 물질층(L20)의 형성시 공정 온도는 Sb 단원자층(ML10)의 형성시 공정 온도 보다 높을 수 있다. Sb-Te계 물질층(L10) 및 Ge-Te계 물질층(L20)의 형성 방법에 대해서는 추후에 도 4 등을 참조하여 보다 상세히 설명하도록 한다.
본 발명의 실시예에서 Sb-Te계 물질층(L10)은 Sb2Te3 물질층일 수 있다. Ge-Te계 물질층(L20)은 GeTe 물질층 또는 GexSb2Te3+x 물질층일 수 있다. Sb-Te계 물질층(L10) 및 Ge-Te계 물질층(L20)은 2회 이상 수십 회 이내로 반복 적층되어 칼코게나이드계 초격자 물질층(SL10)을 이룰 수 있다. 칼코게나이드계 초격자 물질층(SL10)은 상변화 특성을 가질 수 있다. 실시예에 따라 제조된 칼코게나이드계 초격자 물질층(SL10)은 MQF(melt-quenching-free) 비정질화(amorphization) 특성을 가질 수 있고, 이와 관련해서, 저전력으로 상변화 동작이 가능할 수 있다. 따라서, 실시예에 따른 칼코게나이드계 초격자 물질층(SL10)을 적용하면, 저전력 상변화 메모리 소자를 구현할 수 있다.
도 2a 및 도 2b는 본 발명의 다른 실시예에 따른 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 물질층의 형성 방법을 설명하기 위한 단면도이다.
도 2a를 참조하면, 본 실시예에 따른 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 물질층의 형성 방법은 하지층(UL11)을 마련하는 단계를 포함할 수 있다. 하지층(UL11)은 절연체 영역(N11) 및 도전체 영역(C11)을 포함할 수 있고, 절연체 영역(N11) 및 도전체 영역(C11)이 하지층(UL11)의 측면(즉, 측방의 표면)으로 노출될 수 있다. 하지층(UL11)은 절연층과 도전층이 1회 이상 적층된 적층 구조를 포함할 수 있고, 상기 적층 구조의 측면에서 상기 절연층의 측면 및 상기 도전층의 측면이 노출될 수 있다. 상기 절연층은 절연체 영역(N11)에 대응될 수 있고, 상기 도전층은 상기 도전체 영역(C11)에 대응될 수 있다. 절연체 영역(N11)은 일종의 층간 절연막일 수 있고, 도전체 영역(C11)은 전극일 수 있다. 구체적인 예로, 절연체 영역(N11)은 SiO2를 포함할 수 있고, 도전체 영역(C11)은 TiN을 포함할 수 있다. 그러나, 절연체 영역(N11) 및 도전체 영역(C11)의 구체적인 물질은 전술한 바에 한정되지 아니하고, 경우에 따라, 달라질 수 있다.
절연체 영역(N11) 및 도전체 영역(C11)을 포함하는 하지층(UL11)의 측면(즉, 측방의 표면) 상에 원자층 증착(ALD) 공정을 이용해서 Sb 단원자층(ML11)을 형성할 수 있다. Sb 원자들이 절연체 영역(N11) 및 도전체 영역(C11) 상에 균일한 단원자층을 이루도록 배열(증착)될 수 있다. Sb 단원자층(ML11)은 절연체 영역(N11) 및 도전체 영역(C11)의 노출된 측면의 약 90% 이상을 덮도록 형성될 수 있다. Sb 단원자층(ML11)은 절연체 영역(N11) 및 도전체 영역(C11)의 노출된 측면의 전체 영역을 덮도록 형성될 수 있다. 원자층 증착(ALD) 공정을 이용해서 Sb 단원자층(ML11)을 형성하는 구체적인 방법은 앞서 도 1a를 참조하여 설명한 Sb 단원자층(ML10)의 형성 방법과 동일하거나 유사할 수 있다.
도 2b를 참조하면, Sb 단원자층(ML11) 상에 원자층 증착(ALD) 공정을 이용해서 Sb-Te계 물질층(L11)과 Ge-Te계 물질층(L21)이 교대로 반복 적층된 칼코게나이드계 초격자 물질층(SL11)을 형성할 수 있다. 칼코게나이드계 초격자 물질층(SL11)은 상기 하지층(UL11)의 측면(즉, 측방의 표면) 상에 형성될 수 있다. 상기 하지층(UL11)의 측면과 칼코게나이드계 초격자 물질층(SL11) 사이에 Sb 단원자층(ML11)이 배치될 수 있다. Sb-Te계 물질층(L11) 및 Ge-Te계 물질층(L21) 각각은 절연체 영역(N11) 및 도전체 영역(C11) 상에서 하지층(UL11)의 측면(측방의 표면)에 평행한 층상 구조(층상 결정 구조)를 가질 수 있다. Sb 단원자층(ML11)이 먼저 형성된 상태에서, Sb 단원자층(ML11) 상에 Sb-Te계 물질층(L11) 및 Ge-Te계 물질층(L21)을 순차로 형성할 경우, Sb 단원자층(ML11)의 영향으로 Sb-Te계 물질층(L11) 및 Ge-Te계 물질층(L21) 각각은 상기한 층상 구조를 가질 수 있다. 구체적인 예로, Sb-Te계 물질층(L11)은 하지층(UL11)의 측면에 대하여 (001)-배향된 결정 구조를 가질 수 있고, Ge-Te계 물질층(L21)은 하지층(UL11)의 측면에 대하여 (111)-배향된 결정 구조를 가질 수 있다. 원자층 증착(ALD) 공정을 이용해서 Sb-Te계 물질층(L11) 및 Ge-Te계 물질층(L21)을 형성하는 구체적인 방법은 앞서 도 1b를 참조하여 설명한 Sb-Te계 물질층(L10)의 형성 방법 및 Ge-Te계 물질층(L20)의 형성 방법과 각각 동일하거나 유사할 수 있다.
본 발명의 실시예에서 Sb-Te계 물질층(L11)은 Sb2Te3 물질층일 수 있다. Ge-Te계 물질층(L21)은 GeTe 물질층 또는 GexSb2Te3+x 물질층일 수 있다. Sb-Te계 물질층(L11) 및 Ge-Te계 물질층(L21)은 2회 이상 수십 회 이내로 반복 적층되어 칼코게나이드계 초격자 물질층(SL11)을 이룰 수 있다. 칼코게나이드계 초격자 물질층(SL11)은 상변화 특성을 가질 수 있다. 실시예에 따라 제조된 칼코게나이드계 초격자 물질층(SL11)은 MQF(melt-quenching-free) 비정질화 특성을 가질 수 있고, 이와 관련해서, 저전력으로 상변화 동작이 가능할 수 있다. 따라서, 실시예에 따른 칼코게나이드계 초격자 물질층(SL11)을 적용하면, 저전력 상변화 메모리 소자를 구현할 수 있다.
도 2a 및 도 2b를 참조하여 설명한 바와 같은 실시예에 따른 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 물질층의 형성 방법은 수직형 상변화 메모리 소자의 제조에 유용하게 적용될 수 있다. 본 실시예에서 칼코게나이드계 초격자 물질층(SL11)은 상변화 물질층일 수 있고, 이러한 상변화 물질층은 기판에 대하여 수직하거나 대체로 수직한 형태로 배치될 수 있다. 복수의 도전체 영역(C11)은 복수의 전극일 수 있다. 이러한 소자 구조는 수직형 상변화 메모리 소자의 구조로 적용될 수 있고, 이러한 구조를 이용하면, 고밀도/고집적 상변화 메모리 소자의 구현이 가능할 수 있다. 원자층 증착(ALD) 공정을 이용함으로써, Sb 단원자층(ML11)과 Sb-Te계 물질층(L11) 및 Ge-Te계 물질층(L21)을 수직하게 또는 대체로 수직한 형태로, 그리고, 기판 구조체에 대해서 컨포멀하게(conformally) 증착할 수 있기 때문에, 상기한 수직형 상변화 메모리 소자의 구현이 가능할 수 있다. 종래의 스퍼터링(sputtering) 방식으로는 상기한 수직형 상변화 메모리 소자의 제조가 불가할 수 있다.
도 3은 본 발명의 일 실시예에 따른 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 물질층의 형성 방법에 적용될 수 있는 Sb 단원자층의 형성을 위한 ALD 시퀀스(sequence)를 보여주는 도면이다.
도 3을 참조하면, 원자층 증착(ALD) 공정을 이용해서 상기 Sb 단원자층을 형성하는 단계는 상기 하지층이 형성된 기판(피증착 기판)이 구비된 반응 챔버 내에 Sb 전구체를 포함하는 소스 가스를 공급하는 제 1 단계(S1), 상기 반응 챔버 내에 퍼지 가스를 공급하는 제 2 단계(S2), 상기 반응 챔버 내에 원자증착 배향제어 가스를 공급하는 제 3 단계(S3) 및 상기 반응 챔버 내에 퍼지 가스를 공급하는 제 4 단계(S4)를 포함할 수 있고, 여기서, 상기 제 1 내지 제 4 단계(S1∼S4)는 복수 회 반복해서 수행될 수 있다. 예를 들어, 상기 제 1 내지 제 4 단계(S1∼S4)는 약 20회 내지 150회 정도 반복 수행될 수 있다. 이 경우, Sb 원자들이 단원자층 구조를 이루는 상기 Sb 단원자층의 형성이 용이하게 이루어질 수 있다.
상기 Sb 전구체는, 예컨대, Sb(OEt)3 일 수 있다. Sb(OEt)3는 Sb(OC2H5)3에 대응될 수 있다. 상기 Sb 전구체의 물질은 Sb(OEt)3로 한정되지 않고 다양하게 변화될 수 있다. 상기 원자증착 배향제어 가스는 Sb 원자들을 상기 하지층의 해당 표면 상에 실질적으로 균일하게 배향 및 증착시키는 역할을 할 수 있다. 상기 원자증착 배향제어 가스는, 예컨대, NH3이거나 NH3를 포함할 수 있다. 한편, 제 2 단계(S2) 및 제 4 단계(S4)에서 사용되는 상기 퍼지 가스는 Ar 또는 N2와 같은 비활성 가스일 수 있다. 여기서는, Ar 가스를 상기 퍼지 가스로 사용한 경우를 도시하였지만, 퍼지 가스의 종류는 달라질 수 있다.
도 4는 본 발명의 일 실시예에 따른 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 물질층의 형성 방법에 적용될 수 있는 초격자 물질층의 형성을 위한 ALD 시퀀스(sequence)를 보여주는 도면이다.
도 4를 참조하면, 원자층 증착(ALD) 공정을 이용해서 상기 Sb-Te계 물질층을 형성하는 단계는 상기 하지층 및 상기 Sb 단원자층이 형성된 기판(피증착 기판)이 구비된 반응 챔버 내에 Sb 전구체를 포함하는 제 1 소스 가스를 공급하는 제 5 단계(S5), 상기 반응 챔버 내에 퍼지 가스를 공급하는 제 6 단계(S6), 상기 반응 챔버 내에 Te 전구체를 포함하는 제 2 소스 가스 및 제 1 공반응물 가스(coreagent gas)를 공급하는 제 7 단계(S7) 및 상기 반응 챔버 내에 퍼지 가스를 공급하는 제 8 단계(S8)를 포함할 수 있다. 상기 제 5 내지 제 8 단계(S5∼S8)는 복수 회(m cycles) 반복해서 수행될 수 있다. 상기 제 5 내지 제 8 단계(S5∼S8)는 수 회 내지 수십 회 정도 반복해서 수행될 수 있다. 상기 제 1 공반응물 가스는, 예컨대, NH3이거나 NH3를 포함할 수 있다. 상기 제 1 공반응물 가스를 사용함으로써, 상기 Sb-Te계 물질층의 결정 배향성을 보다 잘 제어할 수 있고, 층상 구조를 갖는 Sb-Te계 물질층을 보다 용이하게 형성할 수 있다.
원자층 증착(ALD) 공정을 이용해서 상기 Ge-Te계 물질층을 형성하는 단계는 상기 하지층 및 상기 Sb 단원자층이 형성된 기판(피증착 기판)이 구비된 반응 챔버 내에 Ge 전구체를 포함하는 제 3 소스 가스를 공급하는 제 9 단계(S9), 상기 반응 챔버 내에 퍼지 가스를 공급하는 제 10 단계(S10), 상기 반응 챔버 내에 Te 전구체를 포함하는 제 4 소스 가스 및 제 2 공반응물 가스(coreagent gas)를 공급하는 제 11 단계(S11) 및 상기 반응 챔버 내에 퍼지 가스를 공급하는 제 12 단계(S12)를 포함할 수 있다. 상기 제 9 내지 제 12 단계(S9∼S12)는 복수 회(n cycles) 반복해서 수행될 수 있다. 상기 제 9 내지 제 12 단계(S9∼S12)는 수 회 내지 수십 회 정도 반복해서 수행될 수 있다. 상기 제 9 내지 제 12 단계(S9∼S12)의 반복 횟수는 상기 제 5 내지 제 8 단계(S5∼S8)의 반복 횟수 보다 적을 수 있다. 상기 제 2 공반응물 가스는, 예컨대, NH3이거나 NH3를 포함할 수 있다. 상기 제 2 공반응물 가스를 사용함으로써, 상기 Ge-Te계 물질층의 결정 배향성을 보다 잘 제어할 수 있고, 층상 구조를 갖는 Ge-Te계 물질층을 보다 용이하게 형성할 수 있다.
상기 Sb 전구체는, 예컨대, Sb(OEt)3 일 수 있다. Sb(OEt)3는 Sb(OC2H5)3에 대응될 수 있다. 상기 Sb 전구체의 물질은 Sb(OEt)3로 한정되지 않고 다양하게 변화될 수 있다.
상기 Ge 전구체는, 예컨대, Ge(Ⅱ)-guanidinate를 포함할 수 있다. 구체적인 예로, 상기 Ge 전구체는 Ge(Ⅱ)-amido guanidinate 일 수 있다. Ge(Ⅱ)-amido guanidinate는 Ge(guan)NMe2로 표현될 수 있고, 여기서, guan은 (iPrN)2CNMe2 일 수 있고, Me는 CH3 일 수 있다. 다시 말해, Ge(Ⅱ)-amido guanidinate는 GeⅡN(CH3)2[(NiPr)2CN(CH3)2] 또는 GeⅡNMe2[(NiPr)2CNMe2] 로 표현될 수 있다. 여기서는, 상기 Ge 전구체의 구체적인 물질로 Ge(Ⅱ)-guanidinate를 예시하였지만, 실시예에 사용가능한 Ge 전구체는 Ge(Ⅱ)-guanidinate로 한정되지 않고 달라질 수 있다.
상기 Te 전구체는, 예컨대, (Me3Si)2Te를 포함할 수 있고, 여기서, Me는 CH3 일 수 있다. 그러나 상기 Te 전구체의 구체적인 물질은 예시적인 것에 불과하고, 이는 다양하게 변화될 수 있다. 상기 Te 전구체를 포함하는 상기 소스 가스(제 2 소스 가스 및 제 4 소스 가스)는 '반응 가스'라고 칭할 수도 잇다.
상기 제 1 공반응물 가스는 상기 Sb-Te계 물질층의 결정 배향성을 향상시키는 역할을 할 수 있다. 상기 Sb 단원자층이 존재하기 때문에, 그 위에 상기 Sb-Te계 물질층이 상기 층상 구조를 갖도록 형성될 수 있고, 이때, 상기 제 1 공반응물 가스는 상기 Sb-Te계 물질층의 결정 배향성을 더욱 향상시키는 역할을 할 수 있다. 또한, 상기 제 1 공반응물 가스는 상기 Sb 전구체와 상기 Te 전구체 사이의 반응을 촉진하는 역할, 예컨대, 촉매제와 같은 역할을 할 수 있다. 즉, 상기 제 1 공반응물 가스는 일종의 촉매일 수 있다. 본 실시예에서는 ALD 반응을 촉진시킬 수 있는 상기 제 1 공반응물 가스를 사용함으로써, 용이하게 칼코게나이드계 박막을 형성할 수 있다. 상기 제 1 공반응물 가스는, 예컨대, NH3를 포함할 수 있다. 상기 제 1 공반응물 가스는 NH3 가스일 수 있다. 상기 제 1 공반응물 가스는 상기 Te 전구체와 반응하여, 예를 들어, TeH2를 발생시키도록 구성될 수 있고, 상기 TeH2에 의해 ALD 반응(막 형성 반응)이 촉진될 수 있다. 상기 Te 전구체를 포함하는 상기 제 2 소스 가스와 상기 제 1 공반응물 가스는 상기 반응 챔버 내에 동시에 공급될 수 있다. 상기 제 2 소스 가스와 상기 제 1 공반응물 가스를 동시에 반응 챔버에 공급함으로써, 인-시츄(in-situ)로 전술한 TeH2가 발생될 수 있다.
상기 제 2 공반응물 가스는 상기 Ge-Te계 물질층의 결정 배향성을 향상시키는 역할을 할 수 있다. 상기 층상 구조를 갖는 Sb-Te계 물질층이 존재하기 때문에, 그 위에 상기 Ge-Te계 물질층이 상기 층상 구조를 갖도록 형성될 수 있고, 이때, 상기 제 2 공반응물 가스는 상기 Ge-Te계 물질층의 결정 배향성을 더욱 향상시키는 역할을 할 수 있다. 또한, 상기 제 2 공반응물 가스는 상기 Ge 전구체와 상기 Te 전구체 사이의 반응을 촉진하는 역할, 즉, 촉매제와 같은 역할을 할 수 있다. 본 실시예에서는 ALD 반응을 촉진시킬 수 있는 상기 제 2 공반응물 가스를 사용함으로써, 용이하게 칼코게나이드계 박막을 형성할 수 있다. 상기 제 2 공반응물 가스는, 예컨대, NH3를 포함할 수 있다. 상기 제 2 공반응물 가스는 NH3 가스일 수 있다. 상기 제 2 공반응물 가스는 상기 Te 전구체와 반응하여, 예를 들어, TeH2를 발생시키도록 구성될 수 있고, 상기 TeH2에 의해 ALD 반응(막 형성 반응)이 촉진될 수 있다. 상기 Te 전구체를 포함하는 상기 제 4 소스 가스와 상기 제 2 공반응물 가스는 상기 반응 챔버 내에 동시에 공급될 수 있다. 상기 제 4 소스 가스와 상기 제 2 공반응물 가스를 동시에 반응 챔버에 공급함으로써, 인-시츄(in-situ)로 전술한 TeH2가 발생될 수 있다.
한편, 상기 퍼지 가스는 Ar 또는 N2와 같은 비활성 가스일 수 있다. 여기서는, Ar 가스를 상기 퍼지 가스로 사용한 경우를 도시하였지만, 퍼지 가스의 종류는 달라질 수 있다.
상기 제 5 내지 제 8 단계(S5∼S8)는 복수 회 반복해서 수행하는 사이클과 상기 제 9 내지 제 12 단계(S9∼S12)는 복수 회 반복해서 수행하는 사이클은 하나의 슈퍼사이클(supercycle)을 구성할 수 있고, 상기 슈퍼사이클을 복수 회 반복해서 수행할 수 있다. 예컨대, 상기 슈퍼사이클은 수 회 내지 수십 회 정도 반복해서 수행할 수 있다. 이를 통해, 초격자 구조를 갖는 칼코게나이드계 물질층을 형성할 수 있다. 경우에 따라서는, 상기 슈퍼사이클을 복수 회 반복 수행한 후, 상기 제 5 내지 제 8 단계(S5∼S8)를 복수 회 반복해서 더 수행할 수 있다.
도 5는 본 발명의 일 실시예에 따른 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 물질층의 형성 방법에 적용될 수 있는 소스 물질들을 예시적으로 보여주는 도면이다.
도 5를 참조하면, Ge 전구체는, 예컨대, Ge(Ⅱ)-guanidinate를 포함할 수 있다. 구체적인 예로, 상기 Ge 전구체는 Ge(Ⅱ)-amido guanidinate 일 수 있다. Ge(Ⅱ)-amido guanidinate는 Ge(guan)NMe2로 표현될 수 있고, 여기서, guan은 (iPrN)2CNMe2 일 수 있고, Me는 CH3 일 수 있다. 다시 말해, Ge(Ⅱ)-amido guanidinate는 GeⅡN(CH3)2[(NiPr)2CN(CH3)2] 또는 GeⅡNMe2[(NiPr)2CNMe2] 로 표현될 수 있다. Sb 전구체는, 예컨대, Sb(OEt)3 일 수 있다. Sb(OEt)3는 Sb(OC2H5)3에 대응될 수 있다. Te 전구체는, 예컨대, (Me3Si)2Te를 포함할 수 있고, 여기서, Me는 CH3 일 수 있다. 그러나, 도 5에서 설명한 소스 물질들은 예시적인 것이고, 경우에 따라, 달라질 수 있다.
도 6은 본 발명의 일 실시예에 따른 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 물질층의 형성 방법에 적용될 수 있는 Sb-Te계 물질층(L10)의 형성 방법을 보여주는 도면이다.
도 6을 참조하면, 절연체 영역과 도전체 영역을 포함하는 하지층(UL10) 상에 원자층 증착(ALD) 공정을 이용해서 Sb 단원자층(ML10)을 먼저 형성할 수 있고, Sb 단원자층(ML10) 상에 원자층 증착(ALD) 공정을 이용해서 Sb-Te계 물질층(L10)을 형성할 수 있다. Sb 단원자층(ML10)의 형성 방법은 도 3을 참조하여 설명한 바와 같을 수 있고, Sb-Te계 물질층(L10)의 형성 방법은 도 4를 참조하여 설명한 바와 같을 수 있다.
이와 같이 Sb 단원자층(ML10)을 먼저 형성한 후, 그 위에 Sb-Te계 물질층(L10)을 주어진 방식으로 형성할 경우, 하지층(UL10)의 표면에 대하여 평행한 층상 구조(층상 결정 구조)를 갖는 Sb-Te계 물질층(L10)을 얻을 수 있다. Sb-Te계 물질층(L10)에서 Sb 원자층과 Te 원자층 각각은 하지층(UL10)의 표면에 대하여 평행하거나 실질적으로 평행할 수 있다. 예컨대, Sb-Te계 물질층(L10)은 하지층(UL10)의 표면에 대하여 (001)-배향된 결정 구조를 가질 수 있다. 다시 말해, Sb-Te계 물질층(L10)은 하지층(UL10)의 표면에 수직한 c-축 방향으로 (001)-배향된 결정 구조를 가질 수 있다.
상기한 Sb-Te계 물질층(L10) 상에 Ge-Te계 물질층(미도시)을 주어진 방식으로 형성할 경우, 하지층(UL10)의 표면에 대하여 평행한 층상 구조(층상 결정 구조)를 갖는 Ge-Te계 물질층을 형성할 수 있다. 상기 Ge-Te계 물질층에서 Ge 원자층과 Te 원자층 각각은 하지층(UL10)의 표면에 대하여 평행하거나 실질적으로 평행할 수 있다. 예컨대, 상기 Ge-Te계 물질층은 하지층(UL10)의 표면에 대하여 (111)-배향된 결정 구조를 가질 수 있다. 다시 말해, 상기 Ge-Te계 물질층은 하지층(UL10)의 표면에 수직한 c-축 방향으로 (111)-배향된 결정 구조를 가질 수 있다.
도 7은 비교예에 따른 것으로, Sb 단원자층의 형성 없이 하지층(UL1) 상에 직접 Sb-Te계 물질층(L15)을 형성한 경우, Sb-Te계 물질층(L15)이 어떠한 구조를 갖는지를 보여주는 도면이다.
도 7을 참조하면, Sb 단원자층의 형성 없이 하지층(UL1) 상에 직접 Sb-Te계 물질층(L15)을 형성한 경우, Sb-Te계 물질층(L15)은 균일한 결정 구조를 갖지 못하고, 층상 구조를 이루지 못할 수 있다. 예컨대, Sb-Te계 물질층(L15)에서 복수의 그레인이 랜덤하게 성장될 수 있다. 여기서, 하지층(UL1)은 TiN층일 수 있다. TiN층 영역 상에서 상기한 랜덤 성장 특성이 더욱 두드러지게 발생할 수 있다.
상기한 비교예에 따른 Sb-Te계 물질층(L15) 상에 Ge-Te계 물질층(미도시)을 형성하는 경우, 상기 Ge-Te계 물질층도 층상 구조를 갖지 않을 수 있다. 따라서, Sb-Te계 물질층(L15) 및 그 위에 형성되는 상기 Ge-Te계 물질층을 포함하는 칼코게나이드계 박막은 막질이 떨어질 수 있고, 우수한 물성 및 특성을 나타내지 못할 수 있다.
도 8은 비교예에 따른 것으로, SiO2 영역과 TiN 영역을 갖는 하지층 상에 Sb 단원자층의 형성 없이 Sb-Te계 물질층을 형성한 경우, 상기 Sb-Te계 물질층을 위쪽에서 촬영한(즉, top-view) SEM(scanning electron microscope) 이미지이다.
도 8을 참조하면, SiO2 영역과 TiN 영역을 갖는 하지층 상에 Sb 단원자층의 형성 없이 Sb-Te계 물질층을 형성한 경우, 상기 Sb-Te계 물질층은 상기 SiO2 영역과 TiN 영역 상에서 균일하지 못한 구조를 나타내는 것을 확인할 수 있다. 특히, 상기 Sb-Te계 물질층 TiN층 영역 상에서 랜덤하게 성장되는 특성을 나타낼 수 있다.
도 9는 실시예에 따른 것으로, SiO2 영역과 TiN 영역을 갖는 하지층 상에 Sb 단원자층을 형성한 후, 상기 Sb 단원자층 상에 Sb-Te계 물질층을 형성한 경우, 상기 Sb-Te계 물질층을 위쪽에서 촬영한(즉, top-view) SEM 이미지이다.
도 9를 참조하면, SiO2 영역과 TiN 영역을 갖는 하지층 상에 Sb 단원자층을 형성한 후, 상기 Sb 단원자층 상에 Sb-Te계 물질층을 형성한 경우, 상기 Sb-Te계 물질층은 상기 SiO2 영역과 TiN 영역 상에서 균일한 또는 실질적으로 균일한 결정 구조를 갖는 것을 알 수 있다. 이는 상기 Sb 단원자층의 영향으로 그 위에 형성되는 상기 Sb-Te계 물질층이 하지층의 전 영역 상에 균일한 층상 구조를 갖도록 형성되었기 때문일 수 있다.
도 10은 본 발명의 실시예에 따라 제조된 칼코게나이드계 초격자 물질층의 단면 STEM(scanning transmission electron microscope) 이미지이다.
도 10은 참조하면, 실시예에 따라 제조된 칼코게나이드계 초격자 물질층은 Sb2Te3 물질층과 GeTe계 물질층이 교대로 반복해서 적층된 구조를 가질 수 있다. 여기서, 상기 GeTe계 물질층은 GexSb2Te3+x 물질층일 수 있다. Sb2Te3 물질층과 GeTe계 물질층을 교대로 반복 적층할 경우, Sb2Te3 물질층에서 Sb 원자가 GeTe계 물질층으로 일부 확산될 수 있고, 이로 인해, 상기 GeTe계 물질층은 GexSb2Te3+x 물질층으로 형성될 수 있다.
도 11은 본 발명의 실시예에 따라 제조된 칼코게나이드계 초격자 물질층의 HAADF(high angle annular dark field)-STEM 이미지(왼쪽) 및 EDS(energy dispersive X-ray spectroscopy) 맵핑 이미지(오른쪽)이다. 상기 EDS 맵핑 이미지는 상기 HAADF-STEM 이미지에서 붉은색 사각형 영역에 대응된다.
도 11을 참조하면, 실시예에 따라 제조된 칼코게나이드계 초격자 물질층은 Sb2Te3 물질층과 GexSb2Te3+x 물질층이 교대로 반복해서 적층된 구조를 가질 수 있다. 여기서, 상기 Sb2Te3 물질층과 상기 GexSb2Te3+x 물질층 각각은 하지층의 표면에 평행한 층상 구조(층상 결정 구조)를 가질 수 있다.
도 12는 비교예에 따른 것으로, SiO2 기판 상에 원자층 증착(ALD) 방식으로 Sb-Te계 물질층을 형성함에 있어서 NH3 가스를 사용하지 않은 경우, ALD 시퀀스 및 증착된 Sb-Te계 물질층의 특성을 보여주는 도면이다. 도 12의 (A)는 ALD 시퀀스를 보여주고, (B)는 SiO2 기판 상에 증착된 Sb-Te계 물질층에 대한 XRD(X-ray diffraction) 분석 결과를 보여주며, (C)는 위에서 촬영한(즉, top-view) SEM 이미지를 보여준다.
도 13은 SiO2 기판 상에 원자층 증착(ALD) 방식으로 Sb-Te계 물질층을 형성함에 있어서 NH3 가스를 사용한 경우, ALD 시퀀스 및 증착된 Sb-Te계 물질층의 특성을 보여주는 도면이다. 도 13의 (A)는 ALD 시퀀스를 보여주고, (B)는 SiO2 기판 상에 증착된 Sb-Te계 물질층에 대한 XRD 분석 결과를 보여주며, (C)는 위에서 촬영한(즉, top-view) SEM 이미지를 보여준다.
도 12 및 도 13을 참조하면, NH3 가스의 공동 주입(co-injection)으로 ALD를 수정하면[도 13의 (A)], Sb-Te계 물질층은 기판과 평행한 반 데르 발스(vdW) 중간층들(interlayers)이 매우 선호되는(highly preferred) c-축 결정 방향을 가질 수 있다. 완전히(fully) c-축 배향된 Sb-Te계 물질층은 평면외(out-of-plane) θ-2θ XRD에서 (00l) 평면들의 회절 피크들 및 GAXRD(glancing angle X-ray diffraction)에서의 그들의 부재로부터 추론될 수 있다[도 13의 (B)]. NH3 동시 주입이 없는 경우, Sb-Te계 물질층의 플레이트들은 기울어지고 돌출된 반면[도 12의 (C)], NH3 동시 주입이 있는 경우, 정렬된 플레이트 및 매끄러운 표면이 나타난 것을 확인할 수 있다[도 13의 (C)].
도 12 및 도 13의 결과로부터, SiO2 기판 상에 원자층 증착(ALD) 방식으로 Sb-Te계 물질층을 형성함에 있어서, NH3 가스를 사용할 경우, 상기 기판의 표면에 평행한 층상 구조를 갖는 Sb-Te계 물질층의 형성에 유리한 것을 확인할 수 있다.
도 14는 본 발명의 실시예에 따라 제조된 Sb-Te계 물질층 및 Ge-Te계 물질층의 적층 구조를 보여주는 단면 STEM 이미지이다. 도 14의 내부에는 Sb-Te계 물질층 영역 및 Ge-Te계 물질층 영역의 FFT(fast Fourier transform) 이미지가 삽입되어 있다. 여기서, 상기 Sb-Te계 물질층 및 상기 Ge-Te계 물질층을 형성하기 위한 공정 온도, 즉, 기판의 온도는 170℃ 였다.
도 14를 참조하면, Sb-Te계 물질층이 층상 구조를 갖도록 형성되면, 상기 Sb-Te계 물질층 상에 형성되는 Ge-Te계 물질층 또한 층상 구조를 갖도록 형성되는 것을 확인할 수 있다. 따라서, 기판 상에 Sb-Te계 물질층을 먼저 형성하고, 그 위에 Ge-Te계 물질층을 형성하는 것이 바람직할 수 있다. 상기 Sb-Te계 물질층은 기판의 표면에 대하여 (001)-배향된 결정 구조를 가질 수 있고, 상기 Ge-Te계 물질층은 상기 기판의 하지층의 표면에 대하여 (111)-배향된 결정 구조를 가질 수 있다. 상기 Sb-Te계 물질층 및 상기 Ge-Te계 물질층은 as-deposition 상태에서 상기한 층상 구조에 대응하는 결정성을 가질 수 있다.
도 15는 도 14의 Sb-Te계 물질층 및 Ge-Te계 물질층에 대한 XRD 및 GAXRD 분석 결과를 보여주는 그래프이다.
도 15를 참조하면, Ge-Te계 물질층은 국부적 에피택시로 성장될 수 있다. Ge-Te계 물질층은 평면외(out-of-plane) θ-2θ XRD의 (00l) 평면들의 회절 피크들 및 GAXRD에서의 그들의 부재로부터 추론된 바와 같이 완전히 (111)-배향될 수 있다.
도 16은 비교예에 따른 것으로, 하부에 Sb-Te계 물질층 없이 원자층 증착(ALD) 방식으로 형성된 Ge-Te계 물질층에 대한 XRD 및 GAXRD 분석 결과를 보여주는 그래프이다. 이때, 상기 Ge-Te계 물질층의 형성을 위한 공정 온도는 170℃ 였다.
도 16을 참조하면, 동일한 ALD 온도(170℃)에서 하부의 Sb-Te계 물질층 없이 SiO2 표면 상에 형성된 Ge-Te계 물질층은 비정질 상(phase)을 갖는 것을 확인할 수 있다.
도 17은 비교예에 따른 것으로, 비배향된(non-oriented) Sb-Te계 물질층 상에 원자층 증착(ALD) 방식으로 형성된 Ge-Te계 물질층에 대한 XRD 및 GAXRD 분석 결과를 보여주는 그래프이다. 이때, 상기 Ge-Te계 물질층의 형성을 위한 공정 온도는 170℃ 였다.
도 17을 참조하면, 비배향된(non-oriented) Sb-Te계 물질층 상에 형성된 Ge-Te계 물질층은 비배향된(non-oriented) 구조를 갖는 것을 확인할 수 있다.
이상에서 설명한 실시예들에 따른 칼코게나이드계 물질층은 상변화 물질층일 수 있고, 상기 상변화 물질층은 상변화 메모리 소자(PRAM)의 메모리층(정보저장층)으로 적용될 수 있다.
본 발명의 실시예에 따른 상변화 메모리 소자의 제조 방법은 상기한 방법으로 상변화 물질층을 형성하는 단계 및 상기 상변화 물질층에 전압을 인가하기 위한 전극 구조를 형성하는 단계를 포함할 수 있다. 여기서, 상기 상변화 물질층을 형성하는 단계는 도 1a 내지 도 4 등을 참조하여 설명한 칼코게나이드계 물질층의 형성 방법을 포함할 수 있다. 또한, 상기 상변화 메모리 소자의 제조 방법은 상기 상변화 물질층에 전기적으로 연결된 스위칭 소자(선택 소자)를 형성하는 단계를 더 포함할 수 있다.
예를 들어, 도 1b와 같은 적층 구조체에서 칼코게나이드계 초격자 물질층(SL10) 상에 제 2 전극을 더 형성하고, 상기 제 2 전극의 형상에 따라 칼코게나이드계 초격자 물질층(SL10) 및 그 아래의 Sb 단원자층(ML10)을 패터닝할 수 있다. 이 경우, 도전체 영역(C10)은 제 1 전극으로 사용될 수 있다. 상기 제 1 전극과 상기 제 2 전극 사이에 소정의 전압을 인가함으로써, 상기 칼코게나이드계 초격자 물질층(SL10)으로부터 정의된 상변화층의 상을 변화시킬 수 있다. 또한, 이와 유사하게, 도 2b와 같은 적층 구조체에서 칼코게나이드계 초격자 물질층(SL11)의 측면에 제 2 전극을 더 형성할 수 있다. 이 경우에도, 도전체 영역(C11)은 제 1 전극으로 사용될 수 있고, 상기 제 1 전극과 상기 제 2 전극 사이에 소정의 전압을 인가함으로써, 상기 칼코게나이드계 초격자 물질층(SL11)의 상을 변화시킬 수 있다.
상기한 본 발명의 실시예들에 따라 형성된 칼코게나이드계 물질층(초격자 물질층)을 상변화 물질층에 포함하는 상변화 메모리 소자가 제공될 수 있다. 상기 상변화 메모리 소자는 하지층을 포함할 수 있고, 상기 하지층의 표면 상에 형성된 Sb 단원자층을 포함할 수 있으며, 상기 Sb 단원자층 상에 형성된 상변화 물질층을 포함할 수 있다. 상기 하지층은 절연체 영역 및 도전체 영역을 포함할 수 있고, 상기 절연체 영역 및 상기 도전체 영역이 상기 표면으로 노출될 수 있다. 상기 상변화 물질층은 상기 Sb 단원자층 상에 Sb-Te계 물질층과 Ge-Te계 물질층이 교대로 반복 적층된 칼코게나이드계 초격자(superlattice) 물질층을 포함할 수 있다. 상기 Sb-Te계 물질층 및 상기 Ge-Te계 물질층 각각은 상기 하지층의 표면에 평행한 층상 구조(layered structure)(층상 결정 구조)를 가질 수 있다.
상기 Sb-Te계 물질층은 상기 하지층의 표면에 대하여 (001)-배향된 결정 구조를 가질 수 있고, 상기 Ge-Te계 물질층은 상기 하지층의 표면에 대하여 (111)-배향된 결정 구조를 가질 수 있다.
상기 상변화 메모리 소자는 수직형 소자 구조를 가질 수 있고, 이 경우, 상기 하지층은 절연층과 도전층이 적층된 적층 구조를 포함할 수 있다. 상기 적층 구조의 측면에서 상기 절연층의 측면 및 상기 도전층의 측면이 노출될 수 있고, 상기 절연층은 상기 절연체 영역에 대응될 수 있으며, 상기 도전층은 상기 도전체 영역에 대응될 수 있다. 상기 Sb 단원자층 및 상기 칼코게나이드계 초격자 물질층은 상기 적층 구조의 측면 상에 순차로 배치될 수 있다.
상기 Sb 단원자층은 상기 하지층의 제 1 영역 상에 배치될 수 있고, 상기 Sb 단원자층은 상기 제 1 영역의 약 90% 이상을 덮도록 형성될 수 있다. 상기 제 1 영역은 소정의 셀 영역에 대응될 수 있다.
상기 Sb-Te계 물질층은 Sb2Te3 물질층일 수 있고, 상기 Ge-Te계 물질층은 GeTe 물질층 또는 GexSb2Te3+x 물질층일 수 있다. 상기 절연체 영역은, 예컨대, SiO2를 포함할 수 있고, 상기 도전체 영역은, 예컨대, TiN을 포함할 수 있다. 또한, 상기 칼코게나이드계 초격자 물질층은 MQF(melt-quenching-free) 비정질화 특성을 가질 수 있다. 그 밖에도, 상기 상변화 메모리 소자는 도 1a 내지 도 6, 도 9 내지 도 11, 도 14 및 도 15 등을 참조하여 설명한 구성 및 특징을 포함할 수 있다.
도 18은 본 발명의 일 실시예에 따른 상변화 메모리 소자의 구조를 설명하기 위한 도면이다. 도 18의 (A)는 상변화 메모리 소자를 개략적으로 보여주는 사시도이고, (B)는 (A)와 같은 구조로 제조된 상변화 메모리 소자의 일부 단면을 보여주는 TEM 이미지이다. 도 18의 (C)는 (B)에서 1로 표시한 영역을 확대하여 보여주는 단면 TEM 이미지이고, (D)는 (B)에서 2로 표시한 영역을 확대하여 보여주는 단면 TEM 이미지이다.
도 18의 (A)를 참조하면, 상변화 메모리 소자는 수평형(planar) 크로스바(crossbar) 메모리 어레이 구조를 적층한 적층형 소자 구조를 가질 수 있다. 복수의 제 1 전극(10a)이 상호 평행하게 배열될 수 있고, 이와 이격된 복수의 제 2 전극(10b)이 상호 평행하게 배열될 수 있다. 복수의 제 1 전극(10a)은 제 1 방향으로 연장될 수 있고, 복수의 제 2 전극(10b)은 복수의 제 1 전극(10a)과 교차(예컨대, 직교)하는 제 2 방향으로 연장될 수 있다. 복수의 제 1 전극(10a)과 복수의 제 2 전극(10b) 사이의 교차점에 제 1 메모리셀이 배치될 수 있다. 상기 제 1 메모리셀은 제 1 상변화 부재(20a) 및 그 위에 형성된 제 1 선택 소자(30a)를 포함할 수 있다. 또한, 상기 상변화 메모리 소자는 복수의 제 2 전극(10b) 상에 이들과 이격된 복수의 제 3 전극(10c)을 더 포함할 수 있다. 복수의 제 3 전극(10c)은 복수의 제 2 전극(10b)과 교차(예컨대, 직교)하는 방향(예컨대, 상기 제 1 방향)으로 연장될 수 있다. 복수의 제 2 전극(10b)과 복수의 제 3 전극(10c) 사이의 교차점에 제 2 메모리셀이 배치될 수 있다. 상기 제 2 메모리셀은 제 2 상변화 부재(20b) 및 그 위에 형성된 제 2 선택 소자(30b)를 포함할 수 있다. 도시하지는 않았지만, 복수의 제 1 전극(10a) 사이의 영역, 복수의 제 2 전극(10b) 사이의 영역, 복수의 제 3 전극(10c) 사이의 영역, 복수의 상기 제 1 메모리셀 사이의 영역 및 복수의 상기 제 2 메모리셀 사이의 영역에는 절연층이 형성될 수 있다. 상기 절연층은, 예컨대, SiO2를 포함할 수 있다.
도 18의 (B) 내지 (D)를 참조하면, 상기 상변화 메모리 소자는 SiO2 영역과 TiN 영역을 포함하는 하지층 상에 형성된 칼코게나이드계 초격자 물질층을 포함할 수 있다. 또한, 상기 하지층의 표면과 상기 칼코게나이드계 초격자 물질층 사이에 구비된 Sb 단원자층을 포함할 수 있다. 상기 칼코게나이드계 초격자 물질층은 Sb-Te계 물질층과 Ge-Te계 물질층이 교대로 반복 적층된 구조를 가질 수 있고, 여기서, 상기 Sb-Te계 물질층과 Ge-Te계 물질층은 상기 하지층의 표면에 평행한 층상 구조(층상 결정 구조)를 가질 수 있다. 상기 칼코게나이드계 초격자 물질층은 상기 상변화 메모리 소자의 상변화 부재로 사용될 수 있다.
그러나, 도 18과 같이, 수평형 크로스바(crossbar) 메모리 어레이 구조를 적층한 적층형 상변화 메모리 소자의 경우, 소정 레벨 이상으로 기록 밀도를 높이는데 한계가 있을 수 있다. 이러한 한계를 극복하기 위해서는, 상변화 메모리 소자를 수직형 소자 구조로 제조할 필요가 있다.
도 19는 본 발명의 다른 실시예에 따라 제조된 상변화 메모리 소자의 단면을 보여주는 TEM 이미지이다. 도 19의 (A)는 제조된 상변화 메모리 소자의 일부 단면을 보여주고, (B)는 (A)에서 1로 표시한 영역을 확대하여 보여주며, (C)는 (A)에서 2로 표시한 영역을 확대하여 보여준다.
도 19를 참조하면, 상변화 메모리 소자는 수직형 소자 구조를 가질 수 있다. 이 경우, 상기 상변화 메모리 소자는 하지층을 포함할 수 있고, 상기 하지층은 절연층과 도전층이 반복 적층된 적층 구조를 포함할 수 있다. 상기 적층 구조의 측면에서 상기 절연층의 측면 및 상기 도전층의 측면이 노출될 수 있다. 여기서, 상기 절연층은, 예컨대, SiO2층일 수 있고, 상기 도전층은, 예컨대, TiN층일 수 있다. 상기 상변화 메모리 소자는 상기 적층 구조의 측면 상에 순차로 배치된 Sb 단원자층 및 칼코게나이드계 초격자 물질층을 포함할 수 있다. 상기 칼코게나이드계 초격자 물질층은 Sb-Te계 물질층과 Ge-Te계 물질층이 교대로 반복 적층된 구조를 가질 수 있고, 여기서, 상기 Sb-Te계 물질층과 Ge-Te계 물질층은 상기 하지층의 측면, 즉, 상기 적층 구조의 측면에 평행한 층상 구조(층상 결정 구조)를 가질 수 있다. 상기 칼코게나이드계 초격자 물질층은 상기 상변화 메모리 소자의 상변화 부재로 사용될 수 있다. 상기 칼코게나이드계 초격자 물질층은 기판에 대해 수직하거나 대체로 수직한 부분을 포함할 수 있다.
도 19와 같은 수직형 구조를 갖는 상변화 메모리 소자는 수직 방향으로 상호 이격된 복수의 도전층(전극)에 연결되는 상변화 부재(즉, 상기 칼코게나이드계 초격자 물질층)를 형성하기 때문에, 고밀도 내지 초고밀도의 실현이 가능할 수 있다. 필요한 경우, 상기 칼코게나이드계 초격자 물질층 및 상기 Sb 단원자층은 소정의 패턴 형태를 갖도록 패턴화될 수도 있다.
기존의 스퍼터링(sputtering) 방식으로는 상기한 수직형 상변화 메모리 소자의 제조가 불가할 수 있다. 그러나, 본 발명의 실시예에 따르면, 원자층 증착(ALD) 공정을 이용해서 상기한 수직형 상변화 메모리 소자를 용이하게 제조할 수 있다.
도 20은 본 발명의 다른 실시예에 따른 상변화 메모리 소자를 개략적으로 보여주는 사시도이다. 도 20의 상변화 메모리 소자는 수직형 상변화 메모리 소자의 다른 예일 수 있다.
도 20을 참조하면, 상변화 메모리 소자는 수평 방향으로 연장된 복수의 제 1 전극(15)을 포함할 수 있다. 복수의 제 1 전극(15)은 복수의 그룹을 이루면서 수직 방향으로 상호 이격되도록 배치될 수 있다. 상기 상변화 메모리 소자는 수직 방향으로 연장된 복수의 제 2 전극(45)을 포함할 수 있다. 복수의 제 2 전극(45)은 복수의 그룹을 이루면서 수평 방향으로 상호 이격되도록 배치될 수 있다. 제 1 전극(15)과 제 2 전극(45)의 사이에 수직 방향으로 연장된 상변화 부재(25) 및 선택 소자(35)가 구비될 수 있다. 상변화 부재(25)와 선택 소자(35)는 제 2 전극(45)의 일측면 및 타측면 각각에 배치될 수 있다. 제 1 전극(15)과 제 2 전극(45) 사이의 교차점이 하나의 메모리셀 영역에 대응될 수 있다. 수직 방향으로 이격된 복수의 제 1 전극(15)에 전기적으로 연결된 상변화 부재(25)가 제공될 수 있다. 이러한 상변화 메모리 소자는 수직형 소자로서 고밀도 실현에 유리할 수 있다. 필요한 경우, 상변화 부재(25) 및 선택 소자(35)는 소정의 패턴 구조를 갖도록 패턴화될 수도 있다.
상변화 부재(25)는 본 발명의 실시예에 따라 제조된 칼코게나이드계 초격자 물질층을 포함할 수 있다. 또한, 상변화 부재(25)와 제 1 전극(15) 사이에는 Sb 단원자층이 마련될 수 있다. 본 발명의 실시예에 따르면, 원자층 증착(ALD) 공정을 이용해서 도 20과 같은 수직형 상변화 메모리 소자를 제조할 수 있다.
도 21은 본 발명의 실시예 및 비교예에 따른 상변화 메모리 소자의 전류-저항 특성을 평가한 결과를 보여주는 그래프이다. 상기 실시예에 따른 상변화 메모리 소자는 도 18에 도시된 바와 같은 구조를 갖고, Sb2Te3/GeTe 초격자 구조를 갖는 상변화 부재를 포함할 수 있다. 상기 비교예에 따른 상변화 메모리 소자는 도 18의 구조와 유사한 구조를 갖되, 상기 실시예와 동일한 전구체들을 이용한 ALD 공정으로 형성된 randomly oriented in-situ FCC(face centered cubic) crystallized Ge2Sb2Te5 (GST225)를 상변화 부재로 포함한다. 상기 비교예에 따른 상변화 부재는 Sb 단원자층 없이 형성된 것이다. 상기 비교예에 따른 상변화 부재는 초격자 구조를 갖지 않고, 결정 구조들이 배향성 없이 랜덤하게 구성된 합금이다. 이때, 콘택 면적은 상기 실시예 및 비교예 모두에서 80×80 nm2 이었다.
도 21을 참조하면, 실시예에 따른 상변화 메모리 소자는 0.15 mA 에서 셀 저항의 급격한 증가를 나타내는 것을 확인할 수 있다. 반면, 비교예에 따른 상변화 메모리 소자는 높은 Ireset으로 점진적으로 스위칭되는 것을 알 수 있다. Ireset을 셀 저항이 포화 저항의 90%에 도달했을 때의 전류 값으로 정의했을 때, 실시예에 따른 소자의 전류 밀도 값은 비교예에 따른 소자의 ∼1/7 (3 MA/cm2 vs. 20 MA/cm2) 수준이었다. 이는 실시예에 따른 상변화 메모리 소자의 상변화 부재가 저전력으로 스위칭될 수 있음을 보여준다. 상기 실시예에 따른 상변화 메모리 소자의 상변화 부재는 MQF(melt-quenching-free) 비정질화 특성을 가질 수 있기 때문에, 저전력 스위칭이 가능할 수 있다.
도 22는 본 발명의 실시예 및 비교예에 따른 상변화 메모리 소자의 전류-저항 특성을 평가한 결과를 보여주는 그래프이다. 상기 실시예에 따른 상변화 메모리 소자는 도 19에 도시된 바와 같은 구조를 갖고, Sb2Te3/GeTe 초격자 구조를 갖는 상변화 부재를 포함할 수 있다. 상기 비교예에 따른 상변화 메모리 소자는 도 19의 구조와 유사한 구조를 갖되, 상기 실시예와 동일한 전구체들을 이용한 ALD 공정으로 형성된 randomly oriented in-situ FCC crystallized Ge2Sb2Te5 (GST225)를 상변화 부재로 포함한다. 상기 비교예에 따른 상변화 부재는 Sb 단원자층 없이 형성된 것이다. 상기 비교예에 따른 상변화 부재는 초격자 구조를 갖지 않고, 결정 구조들이 배향성 없이 랜덤하게 구성된 합금이다. 이때, 콘택 면적은 상기 실시예 및 비교예 모두에서 500×40 nm2 이었다.
도 22를 참조하면, 도 21에서 설명한 바와 같은 결과와 유사한 결과가 나타나는 것을 확인할 수 있다. 상기 실시예에 따른 상변화 메모리 소자의 상변화 부재는 MQF(melt-quenching-free) 비정질화 특성을 가질 수 있기 때문에, 저전력 스위칭이 가능할 수 있다.
본 발명의 실시예에 따라 제조된 칼코게나이드계 초격자 물질층은 Sb-Te계 물질층과 Ge-Te계 물질층이 교대로 반복 적층된 구조를 가질 수 있는데, 이러한 칼코게나이드계 초격자 물질층에 대한 스위칭 동작(상변화 동작)을 수행할 경우, 상기 칼코게나이드계 초격자 물질층은 (111)-배향된 Ge2Sb2Te5 물질층이 될 수 있다. 상기 칼코게나이드계 초격자 물질층으로부터 얻어진 상기 (111)-배향된 Ge2Sb2Te5 물질층은 압축 응력(compressive stress) 효과에 의해 MQF(melt-quenching-free) 비정질화 특성을 가질 수 있다. 따라서, 상기 (111)-배향된 Ge2Sb2Te5 물질층은 저전력으로 스위칭될 수 있고, 우수한 스위칭(상변화) 특성을 나타낼 수 있다.
도 23은 본 발명의 다른 실시예에 따라 제조된 칼코게나이드계 물질층을 보여주는 단면 TEM 이미지이다.
도 23을 참조하면, 본 발명의 다른 실시예에 따르면, 하지층 상에 Sb 단원자층을 형성할 수 있고, 상기 Sb 단원자층 상에 층상 구조를 갖는 Sb-Te계 물질층을 형성할 수 있다. 여기서, 상기 하지층은 절연체 영역과 도전체 영역을 포함할 수 있고, 상기 Sb 단원자층은 상기 절연체 영역과 도전체 영역 상에 형성될 수 있다. 상기 절연체 영역은, 예컨대, SiO2 영역일 수 있고, 상기 도전체 영역은, 예컨대, TiN 영역일 수 있다. 상기 Sb-Te계 물질층은 (001)-배향된 Sb2Te3 물질층일 수 있다. 그런 다음, 상기 Sb-Te계 물질층 상에 pristine (111)-배향된 Ge2Sb2Te5 물질층을 형성할 수 있다. 상기 층상 구조를 갖는 Sb-Te계 물질층이 하부에 존재하기 때문에, 이러한 Sb-Te계 물질층 상에 ALD 공정을 이용해서 pristine (111)-배향된 Ge2Sb2Te5 물질층을 직접 형성할 수 있다. 상기 pristine (111)-배향된 Ge2Sb2Te5 물질층은 FCC Ge2Sb2Te5 물질층일 수 있다.
상기 pristine (111)-배향된 Ge2Sb2Te5 물질층은 앞서 언급한 randomly oriented in-situ FCC crystallized Ge2Sb2Te5 물질층 보다는 저전력 및 우수한 스위칭 특성을 가질 수 있다. 하지만, 상기 pristine (111)-배향된 Ge2Sb2Te5 물질층에서는 평면내(in-plane) 압축 응력 효과가 나타나지 않을 수 있기 때문에, 앞서 설명한 본 발명의 실시예에 따라 제조된 상기 칼코게나이드계 초격자 물질층 보다는 동작 전력이 높을 수 있고, 스위칭 성능이 떨어질 수 있다. 실시예에 따라 제조된 상기 칼코게나이드계 초격자 물질층으로부터 얻어진 상기 (111)-배향된 Ge2Sb2Te5 물질층은 압축 응력(compressive stress) 효과에 의해 MQF(melt-quenching-free) 비정질화 특성을 가질 수 있고, 저전력 동작 특성 및 우수한 스위칭 특성을 나타낼 수 있다.
이상에서 설명한 발명의 실시예들에 따르면, 복수의 물질로 구성된 하지층 상에 원자층 증착(ALD) 공정을 이용해서 비교적 균일한 층상 구조(층상 결정 구조)를 갖는 칼코게나이드계 물질층(초격자 물질층)을 형성하는 방법을 구현할 수 있다. 또한, 본 발명의 실시예들에 따르면, 상변화에 요구되는 전력을 낮출 수 있는 칼코게나이드계 물질층을 형성하는 방법을 구현할 수 있다. 또한, 본 발명의 실시예들에 따르면, 고밀도를 실현할 수 있는 수직형 소자 등의 제조에 유용하게 적용될 수 있는 칼코게나이드계 물질층의 형성 방법을 구현할 수 있다. 이러한 실시예들에 따른 칼코게나이드계 물질층의 형성 방법을 적용하면, 저전력 특성을 갖는 고밀도/고성능 상변화 메모리 소자를 구현할 수 있다. 특히, 실시예들에 따른 칼코게나이드계 물질층의 형성 방법을 적용하면, 수직형 소자 구조를 갖는 고밀도/고성능 상변화 메모리 소자를 구현할 수 있다.
본 명세서에서는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다. 해당 기술 분야에서 통상의 지식을 가진 자라면, 도 1 내지 도 23을 참조하여 설명한 원자층 증착 공정을 이용한 칼코게나이드계 물질층의 형성 방법, 이를 적용한 상변화 메모리 소자의 제조 방법 및 상변화 메모리 소자가, 본 발명의 기술적 사상이 벗어나지 않는 범위 내에서, 다양하게 치환, 변경 및 변형될 수 있음을 알 수 있을 것이다. 때문에 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
* 도면의 주요 부분에 대한 부호설명 *
C10, C11 : 도전체 영역 L10, L11 : Sb-Te계 물질층
L20, L21 : Ge-Te계 물질층 ML10, ML11 : Sb 단원자층
N10, N11 : 절연체 영역 SL10, SL11 : 초격자 물질층
UL10, UL11 : 하지층 10a : 제 1 전극
10b : 제 2 전극 10c : 제 3 전극
15 : 제 1 전극 20a : 제 1 상변화 부재
20b : 제 2 상변화 부재 25 : 상변화 부재
30a : 제 1 선택 소자 30b : 제 2 선택 소자
35 : 선택 소자 45 : 제 2 전극

Claims (22)

  1. 절연체 영역 및 도전체 영역을 포함하고, 상기 절연체 영역 및 상기 도전체 영역이 표면에 노출된 하지층을 마련하는 단계;
    상기 절연체 영역 및 상기 도전체 영역을 포함하는 상기 하지층의 표면 상에 원자층 증착(ALD) 공정을 이용해서 Sb 단원자층(monoatomic layer)을 형성하는 단계; 및
    상기 Sb 단원자층 상에 원자층 증착(ALD) 공정을 이용해서 Sb-Te계 물질층과 Ge-Te계 물질층이 교대로 반복 적층된 칼코게나이드계 초격자(superlattice) 물질층을 형성하는 단계를 포함하고,
    상기 Sb-Te계 물질층 및 상기 Ge-Te계 물질층 각각은 상기 절연체 영역 및 상기 도전체 영역 상에서 상기 하지층의 표면에 평행한 층상 구조(layered structure)를 갖고, 상기 칼코게나이드계 초격자(superlattice) 물질층은 상변화 특성을 갖는,
    원자층 증착(ALD) 공정을 이용한 칼코게나이드계 물질층의 형성 방법.
  2. 제 1 항에 있어서, 상기 Sb 단원자층을 형성하는 단계는,
    상기 하지층이 구비된 반응 챔버 내에 Sb 전구체를 포함하는 소스 가스를 공급하는 제 1 단계;
    상기 반응 챔버 내에 퍼지 가스를 공급하는 제 2 단계;
    상기 반응 챔버 내에 원자증착 배향제어 가스를 공급하는 제 3 단계; 및
    상기 반응 챔버 내에 퍼지 가스를 공급하는 제 4 단계를 포함하고,
    상기 제 1 내지 제 4 단계를 복수 회 반복 수행하는 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 물질층의 형성 방법.
  3. 제 2 항에 있어서,
    상기 원자증착 배향제어 가스는 NH3를 포함하는 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 물질층의 형성 방법.
  4. 제 2 항에 있어서,
    상기 제 1 내지 제 4 단계는 20회 내지 150회 반복 수행되는 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 물질층의 형성 방법.
  5. 제 1 항에 있어서,
    상기 Sb 단원자층은 상기 절연체 영역 및 상기 도전체 영역의 노출된 표면의 90% 이상을 덮도록 형성되는 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 물질층의 형성 방법.
  6. 제 1 항에 있어서,
    상기 절연체 영역은 SiO2를 포함하고, 상기 도전체 영역은 TiN을 포함하는 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 물질층의 형성 방법.
  7. 제 1 항에 있어서,
    상기 칼코게나이드계 초격자 물질층을 형성하는 단계는 상기 Sb-Te계 물질층을 형성하는 단계를 포함하고,
    상기 Sb-Te계 물질층을 형성하는 단계는,
    상기 하지층이 구비된 반응 챔버 내에 Sb 전구체를 포함하는 제 1 소스 가스를 공급하는 제 5 단계;
    상기 반응 챔버 내에 퍼지 가스를 공급하는 제 6 단계;
    상기 반응 챔버 내에 Te 전구체를 포함하는 제 2 소스 가스 및 제 1 공반응물 가스(coreagent gas)를 공급하는 제 7 단계; 및
    상기 반응 챔버 내에 퍼지 가스를 공급하는 제 8 단계를 포함하는 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 물질층의 형성 방법.
  8. 제 7 항에 있어서,
    상기 제 1 공반응물 가스는 NH3를 포함하는 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 물질층의 형성 방법.
  9. 제 1 항에 있어서,
    상기 칼코게나이드계 초격자 물질층을 형성하는 단계는 상기 Ge-Te계 물질층을 형성하는 단계를 포함하고,
    상기 Ge-Te계 물질층을 형성하는 단계는,
    상기 하지층이 구비된 반응 챔버 내에 Ge 전구체를 포함하는 제 3 소스 가스를 공급하는 제 9 단계;
    상기 반응 챔버 내에 퍼지 가스를 공급하는 제 10 단계;
    상기 반응 챔버 내에 Te 전구체를 포함하는 제 4 소스 가스 및 제 2 공반응물 가스(coreagent gas)를 공급하는 제 11 단계; 및
    상기 반응 챔버 내에 퍼지 가스를 공급하는 제 12 단계를 포함하는 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 물질층의 형성 방법.
  10. 제 9 항에 있어서,
    상기 제 2 공반응물 가스는 NH3를 포함하는 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 물질층의 형성 방법.
  11. 제 1 항에 있어서,
    상기 Sb-Te계 물질층은 상기 하지층의 표면에 대하여 (001)-배향된 결정 구조를 갖고,
    상기 Ge-Te계 물질층은 상기 하지층의 표면에 대하여 (111)-배향된 결정 구조를 갖는 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 물질층의 형성 방법.
  12. 제 1 항에 있어서,
    상기 하지층은 절연층과 도전층이 적층된 적층 구조를 포함하고,
    상기 적층 구조의 측면에서 상기 절연층의 측면 및 상기 도전층의 측면이 노출되고, 상기 절연층은 상기 절연체 영역에 대응되고, 상기 도전층은 상기 도전체 영역에 대응되며,
    상기 Sb 단원자층 및 상기 칼코게나이드계 초격자 물질층은 상기 적층 구조의 측면 상에 순차로 형성되는 칼코게나이드계 물질층의 형성 방법.
  13. 제 1 항에 있어서,
    상기 Sb-Te계 물질층은 Sb2Te3 물질층이고,
    상기 Ge-Te계 물질층은 GeTe 물질층 또는 GexSb2Te3+x 물질층인 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 물질층의 형성 방법.
  14. 제 1 항에 있어서,
    상기 칼코게나이드계 초격자 물질층은 MQF(melt-quenching-free) 비정질화 특성을 갖는 원자층 증착(ALD) 공정을 이용한 칼코게나이드계 물질층의 형성 방법.
  15. 청구항 1 내지 14 중 어느 한 항에 기재된 방법을 이용해서 칼코게나이드계 물질층을 형성하는 단계를 포함하는 상변화 물질층의 형성 방법.
  16. 청구항 15에 기재된 방법을 이용해서 상변화 물질층을 형성하는 단계; 및
    상기 상변화 물질층에 전압을 인가하기 위한 전극 구조를 형성하는 단계를 포함하는 상변화 메모리 소자의 제조 방법.
  17. 절연체 영역 및 도전체 영역을 포함하고, 상기 절연체 영역 및 상기 도전체 영역이 표면으로 노출된 하지층;
    상기 하지층의 표면 상에 원자층 증착(ALD) 공정으로 형성된 Sb 단원자층(monoatomic layer); 및
    상기 Sb 단원자층 상에 형성된 것으로, Sb-Te계 물질층과 Ge-Te계 물질층이 교대로 반복 적층된 칼코게나이드계 초격자(superlattice) 물질층을 포함하는 상변화 물질층을 포함하고,
    상기 Sb-Te계 물질층 및 상기 Ge-Te계 물질층 각각은 상기 하지층의 표면에 평행한 층상 구조(layered structure)를 갖고, 상기 칼코게나이드계 초격자(superlattice) 물질층은 상변화 특성을 갖는, 상변화 메모리 소자.
  18. 제 17 항에 있어서,
    상기 Sb-Te계 물질층은 상기 하지층의 표면에 대하여 (001)-배향된 결정 구조를 갖고,
    상기 Ge-Te계 물질층은 상기 하지층의 표면에 대하여 (111)-배향된 결정 구조를 갖는 상변화 메모리 소자.
  19. 제 17 항에 있어서,
    상기 상변화 메모리 소자는 수직형 소자 구조를 갖고,
    상기 하지층은 절연층과 도전층이 적층된 적층 구조를 포함하고,
    상기 적층 구조의 측면에서 상기 절연층의 측면 및 상기 도전층의 측면이 노출되고, 상기 절연층은 상기 절연체 영역에 대응되고, 상기 도전층은 상기 도전체 영역에 대응되며,
    상기 Sb 단원자층 및 상기 칼코게나이드계 초격자 물질층은 상기 적층 구조의 측면 상에 순차로 배치되는 상변화 메모리 소자.
  20. 제 17 항에 있어서,
    상기 Sb-Te계 물질층은 Sb2Te3 물질층이고,
    상기 Ge-Te계 물질층은 GeTe 물질층 또는 GexSb2Te3+x 물질층인 상변화 메모리 소자.
  21. 제 17 항에 있어서,
    상기 칼코게나이드계 초격자 물질층은 MQF(melt-quenching-free) 비정질화 특성을 갖는 상변화 메모리 소자.
  22. 제 17 항에 있어서,
    상기 절연체 영역은 SiO2를 포함하고, 상기 도전체 영역은 TiN을 포함하는 상변화 메모리 소자.
KR1020220088478A 2022-07-18 2022-07-18 원자층 증착 공정을 이용한 칼코게나이드계 물질층의 형성 방법, 이를 적용한 상변화 메모리 소자의 제조 방법 및 상변화 메모리 소자 Active KR102730369B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220088478A KR102730369B1 (ko) 2022-07-18 2022-07-18 원자층 증착 공정을 이용한 칼코게나이드계 물질층의 형성 방법, 이를 적용한 상변화 메모리 소자의 제조 방법 및 상변화 메모리 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220088478A KR102730369B1 (ko) 2022-07-18 2022-07-18 원자층 증착 공정을 이용한 칼코게나이드계 물질층의 형성 방법, 이를 적용한 상변화 메모리 소자의 제조 방법 및 상변화 메모리 소자

Publications (2)

Publication Number Publication Date
KR20240011009A KR20240011009A (ko) 2024-01-25
KR102730369B1 true KR102730369B1 (ko) 2024-11-14

Family

ID=89721869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220088478A Active KR102730369B1 (ko) 2022-07-18 2022-07-18 원자층 증착 공정을 이용한 칼코게나이드계 물질층의 형성 방법, 이를 적용한 상변화 메모리 소자의 제조 방법 및 상변화 메모리 소자

Country Status (1)

Country Link
KR (1) KR102730369B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017143153A (ja) * 2016-02-09 2017-08-17 株式会社東芝 超格子メモリ及びクロスポイント型メモリ装置
JP2020535630A (ja) * 2017-09-26 2020-12-03 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 抵抗性メモリ・デバイス、メモリ・セル、そのメモリ・デバイスを動作させる方法、制御ユニット、およびコンピュータ・プログラム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704125B1 (ko) * 2005-08-24 2007-04-06 주식회사 아이피에스 Ｇｅ-Ｓｂ-Ｔｅ 박막증착방법
KR101071251B1 (ko) * 2009-11-04 2011-10-10 서울대학교산학협력단 칼코제나이드계 박막 증착방법
KR102607859B1 (ko) * 2016-08-23 2023-11-29 삼성전자주식회사 이차원 물질을 포함하는 상변화 메모리소자 및 그 동작방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017143153A (ja) * 2016-02-09 2017-08-17 株式会社東芝 超格子メモリ及びクロスポイント型メモリ装置
JP2020535630A (ja) * 2017-09-26 2020-12-03 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 抵抗性メモリ・デバイス、メモリ・セル、そのメモリ・デバイスを動作させる方法、制御ユニット、およびコンピュータ・プログラム

Also Published As

Publication number Publication date
KR20240011009A (ko) 2024-01-25

Similar Documents

Publication Publication Date Title
Noé et al. Phase-change materials for non-volatile memory devices: from technological challenges to materials science issues
KR100585175B1 (ko) 화학 기상 증착법에 의한 ＧｅＳｂＴｅ 박막의 제조방법
US8803119B2 (en) Semiconductor memory device and manufacturing method of the same
US8168469B2 (en) Nonvolatile memory device made of resistance material and method of fabricating the same
KR102607859B1 (ko) 이차원 물질을 포함하는 상변화 메모리소자 및 그 동작방법
US20080286446A1 (en) Seed-Assisted MOCVD Growth of Threshold Switching and Phase-Change Materials
US8003970B2 (en) Phase-change random access memory and method of manufacturing the same
KR20130124893A (ko) 초박형 및 다층 구조의 상변화 메모리 소자
JP2007186784A (ja) 相変化物質薄膜の形成方法及びそれを利用した相変化メモリ素子の製造方法
CA2324927A1 (en) Memory element with memory material comprising phase-change material and dielectric material
KR20130007572A (ko) 금속 산화물 저항률 전환층과 함께 사용하기 위한 하부 전극
US11456414B2 (en) Variable resistance memory device and method of manufacturing the same
JP2020516057A (ja) メモリセルスイッチ装置
US7572662B2 (en) Method of fabricating phase change RAM including a fullerene layer
JP2007084935A (ja) ＡＬＤ工程による非晶質ＮｉＯ薄膜の製造方法、及び該非晶質ＮｉＯ薄膜を利用した不揮発性メモリ素子
CN112292758B (zh) 积层构造体及积层构造体的制造方法以及半导体装置
US20210359205A1 (en) Method of forming chalcogenide-based thin film using atomic layer deposition process, method of forming phase change material layer and switching device, and method of fabricating memory device using the same
US10043973B2 (en) Resistance random access memory device
KR102730369B1 (ko) 원자층 증착 공정을 이용한 칼코게나이드계 물질층의 형성 방법, 이를 적용한 상변화 메모리 소자의 제조 방법 및 상변화 메모리 소자
KR20090006468A (ko) 상변화 물질, 상기 상변화 물질을 포함하는 스퍼터 타겟,상기 스퍼터 타겟을 이용한 상변화층의 형성방법 및 상기방법으로 형성된 상변화층을 포함하는 상변화 메모리소자의 제조방법
WO2012140971A1 (ja) ペロフスカイト型マンガン酸化物薄膜
KR20090077232A (ko) 상변화층 및 그를 포함하는 상변화 메모리 소자
CN111009544A (zh) 包括数据存储图案的半导体器件
CN117255571A (zh) 半导体装置
KR20240019331A (ko) 상변화 저장 유닛, 상변화 메모리, 전자 디바이스, 및 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20220718

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240220

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20241020

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20241111

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20241111

End annual number: 3

Start annual number: 1

PG1601 Publication of registration