[go: up one dir, main page]

KR102727946B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102727946B1
KR102727946B1 KR1020200017182A KR20200017182A KR102727946B1 KR 102727946 B1 KR102727946 B1 KR 102727946B1 KR 1020200017182 A KR1020200017182 A KR 1020200017182A KR 20200017182 A KR20200017182 A KR 20200017182A KR 102727946 B1 KR102727946 B1 KR 102727946B1
Authority
KR
South Korea
Prior art keywords
dummy
transistor
lighting inspection
data output
output pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020200017182A
Other languages
English (en)
Other versions
KR20210103040A (ko
Inventor
이정두
김민우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200017182A priority Critical patent/KR102727946B1/ko
Priority to US17/116,126 priority patent/US11495655B2/en
Priority to CN202110185115.2A priority patent/CN113257874A/zh
Publication of KR20210103040A publication Critical patent/KR20210103040A/ko
Application granted granted Critical
Publication of KR102727946B1 publication Critical patent/KR102727946B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치가 제공된다. 표시 장치는 표시 영역 및 비표시 영역을 포함하는 기판, 표시 영역 상에 배치되는 복수의 화소들 및 비표시 영역 상에 배치되고, 데이터 출력 패드부 및 데이터 출력 패드부를 통해 복수의 화소들에 점등 검사 신호를 전달하는 점등 검사용 트랜지스터부를 포함하는 칩 실장 영역을 포함한다.
데이터 출력 패드부와 점등 검사용 트랜지스터부 사이를 연결하는 복수의 배선들의 저항이 동일하다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 화상을 표시하는 장치로서, 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다.
유기 발광 표시장치(Organic Light Emitting Diode Display; OLED display)는 자발광 표시장치의 일종이다. 유기 발광 표시장치는 화소 전극과 대향 전극 사이에 개재된 유기 발광층을 포함한다. 상기 두 개의 전극이 각각 전자(electron)와 정공(hole)을 유기 발광층 내로 주입시키면, 전자와 정공의 결합에 따른 여기자(exciton)가 생성되고, 이 여기자가 여기 상태로부터 기저 상태로 떨어지면서 광이 발생된다.
구동 집적 회로(Driving Integrated Circuit)를 트랜지스터 어레이 기판에 직접 부착하는 COP(Chip On Plastic) 또는 COG(Chip ON Glass) 방법을 이용한 표시 장치는 구동 집적 회로가 본딩되는 칩 실장 영역을 포함한다. 칩 실장 영역은 구동 집적 회로의 출력 범프에 전기적으로 접속되도록 형성된 복수의 출력 패드 및 구동 집적 회로의 입력 범프에 전기적으로 접속되도록 형성되어 외부로부터의 신호를 구동 집적 회로에 공급하는 복수의 입력 패드를 포함할 수 있다.
표시 장치의 표시 패널 제조 공정에서는 점등 검사를 수행할 수 있다. 점등 검사는 구동 집적 회로를 칩 실장 영역에 실장하지 않은 상태에서, 표시 패널에 테스트 신호를 인가함으로써 표시 패널의 구동 여부를 검사하게 된다.
이와 같은 표시 장치는 그 제조 공정 중에 정전기가 발생될 수 있는데, 정전기가 발생되어 정전기가 점등 검사용 박막 트랜지스터에 전달되면, 박막 트랜지스터가 손상을 받게 되어 정상적인 점등 검사가 수행되지 못하는 문제가 발생될 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 제조 공정 중에 발생되는 정전기로부터 점등 검사용 박막 트랜지스터를 보호할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 장치는 표시 영역 및 비표시 영역을 포함하는 기판, 상기 표시 영역 상에 배치되는 복수의 화소들 및 상기 비표시 영역 상에 배치되고, 데이터 출력 패드부 및 상기 데이터 출력 패드부를 통해 상기 복수의 화소들에 점등 검사 신호를 전달하는 점등 검사용 트랜지스터부를 포함하는 칩 실장 영역을 포함한다.
상기 데이터 출력 패드부와 상기 점등 검사용 트랜지스터부 사이를 연결하는 복수의 배선들의 저항들은 상호 동일할 수 있다.
상기 데이터 출력 패드부는 복수의 행으로 구성된 제1 내지 제3 데이터 출력 패드들을 포함하고, 상기 점등 검사용 트랜지스터부는 복수의 행으로 구성된 제1 내지 제3 점등 검사 트랜지스터들을 포함하고, 상기 제1 데이터 출력 패드와 상기 제1 점등 검사 트랜지스터의 일 단을 연결하는 제1 배선, 상기 제2 데이터 출력 패드와 상기 제2 점등 검사 트랜지스터의 일 단을 연결하는 제2 배선 및 상기 제3 데이터 출력 패드와 상기 제3 점등 검사 트랜지스터의 일 단을 연결하는 제3 배선의 길이는 상호 동일할 수 있다.
상기 제1 내지 제3 데이터 출력 패드들은 평행사변형과 같은 사각형 형상을 가질 수 있다.
상기 칩 실장 영역은 상기 점등 검사용 트랜지스터부와 연결되는 데이터 입력 패드부를 포함하고, 상기 데이터 입력 패드부는 복수의 그라운드 배선들과 연결될 수 있다.
상기 복수의 그라운드 배선들의 각각의 저항의 크기는 500KΩ 내지 1MΩ일 수 있다.
상기 제1 내지 제3 점등 검사 트랜지스터들의 게이트 전극 각각은 제1 내지 제3 점등 검사 제어신호선들과 연결되고, 상기 제1 내지 제3 점등 검사 트랜지스터들의 타 단 각각은 제1 내지 제3 검사 신호선들과 연결될 수 있다.
상기 제1 검사 신호선을 통해 인가되는 제1 검사 신호는 적색 검사 신호이고, 상기 제2 검사 신호선을 통해 인가되는 제2 검사 신호는 녹색 검사 신호이고, 상기 제3 검사 신호선을 통해 인가되는 제3 검사 신호는 청색 검사 신호일 수 있다.
상기 칩 실장 영역은 상기 데이터 출력 패드부의 적어도 일 측에 배치되는 더미 출력 패드부 및 상기 더미 출력 패드부와 연결되는 더미 트랜지스터부를 포함할 수 있다.
상기 더미 출력 패드부는 복수의 행으로 구성된 제1 내지 제3 더미 출력 패드들을 포함하고, 상기 더미 트랜지스터부는 복수의 행으로 구성된 제1 내지 제3 더미 트랜지스터들을 포함하고, 상기 제1 더미 출력 패드와 상기 제1 더미 트랜지스터의 일 단을 연결하는 제4 배선, 상기 제2 더미 출력 패드와 상기 제2 더미 트랜지스터의 일 단을 연결하는 제5 배선 및 상기 제3 더미 출력 패드와 상기 제3 더미 트랜지스터의 일 단을 연결하는 제6 배선의 길이는 상호 동일할 수 있다.
상기 제1 내지 제3 더미 출력 패드들은 평행사변형 및 삼각형 중 어느 하나의 형상을 가질 수 있다.
상기 제1 내지 제3 배선의 길이는 상기 제4 내지 제6 배선의 길이보다 길 수 있다.
상기 칩 실장 영역은 상기 더미 트랜지스터부와 연결되는 더미 입력 패드부를 포함하고, 상기 더미 입력 패드부는 복수의 그라운드 배선들과 연결될 수 있다.
상기 복수의 그라운드 배선들의 각각의 저항의 크기는 500KΩ 내지 1MΩ일 수 있다.
상기 제1 내지 제3 더미 트랜지스터들의 게이트 전극 및 상기 제1 내지 제3 더미 트랜지스터들의 타 단은 플로팅 상태일 수 있다.
상기 데이터 출력 패드부는 복수의 행으로 구성된 제1 내지 제3 데이터 출력 패드들을 포함하고, 상기 점등 검사용 트랜지스터부는 하나의 행으로 구성된 제1 내지 제3 점등 검사 트랜지스터들을 포함하고, 상기 제1 데이터 출력 패드와 상기 제1 점등 검사 트랜지스터의 일 단을 연결하는 제1 배선, 상기 제2 데이터 출력 패드와 상기 제2 점등 검사 트랜지스터의 일 단을 연결하는 제2 배선 및 상기 제3 데이터 출력 패드와 상기 제3 점등 검사 트랜지스터의 일단을 연결하는 제3 배선 중 일부는 굴곡부를 포함하되, 상기 제1 내지 제3 배선의 길이는 상호 동일할 수 있다.
상기 칩 실장 영역은 상기 점등 검사용 트랜지스터부와 연결되는 데이터 입력 패드부를 포함하고, 상기 데이터 입력 패드부는 복수의 그라운드 배선들과 연결될 수 있다.
상기 칩 실장 영역은 상기 데이터 출력 패드부의 적어도 일 측에 배치되는 더미 출력 패드부 및 상기 더미 출력 패드부와 연결되는 더미 트랜지스터부를 포함할 수 있다.
상기 더미 출력 패드부는 복수의 행으로 구성된 제1 내지 제3 더미 출력 패드들을 포함하고, 상기 더미 트랜지스터부는 복수의 행으로 구성된 제1 내지 제3 더미 트랜지스터들을 포함하고, 상기 제1 더미 출력 패드와 상기 제1 더미 트랜지스터의 일 단을 연결하는 제4 배선, 상기 제2 더미 출력 패드와 상기 제2 더미 트랜지스터의 일 단을 연결하는 제5 배선 및 상기 제3 더미 출력 패드와 상기 제3 더미 트랜지스터의 일 단을 연결하는 제6 배선의 길이는 상호 동일할 수 있다.
상기 칩 실장 영역은 상기 더미 트랜지스터부와 연결되는 더미 입력 패드부를 포함하고, 상기 더미 입력 패드부는 복수의 그라운드 배선들과 연결될 수 있다.
상기 복수의 그라운드 배선들의 각각의 저항의 크기는 500KΩ 내지 1MΩ일 수 있다.
본 발명의 실시예에 따른 표시 장치는, 표시 패널의 패드 라우팅(routing)을 통해 정전기로부터 점등 검사용 박막 트랜지스터를 보호할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 쇼팅 바(Shorting Bar)를 포함하는 원장 기판을 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치에 포함된 화소의 일 예를 나타내는 회로도이다.
도 5는 도 2에 도시된 칩 실장 영역의 블록도이다.
도 6은 본 발명의 일 실시예에 따른 점등 검사 패드와 점등 검사 박막 트랜지스터의 라우팅(Routing)을 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시예에 따른 더미 패드와 더미 박막 트랜지스터의 라우팅(Routing)을 설명하기 위한 도면이다.
도 8은 본 발명의 다른 실시예에 따른 점등 검사 패드와 점등 검사 박막 트랜지스터의 라우팅(Routing)을 설명하기 위한 도면이다.
도 9는 도 8의 A 영역을 확대하여 도시한 확대도이다.
도 10은 본 발명의 다른 실시예에 따른 더미 패드와 더미 박막 트랜지스터의 라우팅(Routing)을 설명하기 위한 도면이다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예컨대, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 1은 쇼팅 바(Shorting Bar)를 포함하는 원장 기판을 설명하기 위한 도면이다.
도 1을 참조하면, 원장 기판(1)은 복수의 셀영역들(cell area: CA)을 포함하는데, 복수의 셀영역들(CA) 각각은 후속 공정에서 완성되는 단위 표시 패널의 어레이 기판들에 대응될 수 있다.
복수의 셀영역들(CA) 각각의 크기는 표시 장치의 크기에 따라 변경될 수 있으며, 도 1에서는 32개의 셀영역들(CA)이 하나의 원장 기판(1)에 형성되는 것을 예로 들었다.
본 발명의 일 실시예에 따르면, 원장 기판(1)에는 쇼팅 바(SB)가 형성될 수 있다. 예를 들어, 쇼팅 바(SB)는 복수의 셀영역들(CA)의 가로열 마다 형성되는 복수의 가로부(SB_H)와, 복수의 가로부(SB_H)를 연결하며 복수의 셀영역들(CA) 전체의 가장자리를 둘러싸는 테두리부(SB_E)로 이루어질 수 있다.
복수의 셀영역들(CA) 각각은 비표시 영역(NDA) 및 표시 영역(DA)을 포함하는데, 비표시 영역(NDA)은 구동 집적 회로(driving integrated circuit)가 본딩되는 칩 실장 영역(ICA)을 포함하고, 표시 영역(DA)은 패널 부하부(미도시)를 포함할 수 있다. 상기 패널 부하부는 표시 영역(DA)에 형성되는 복수의 게이트배선, 복수의 데이터배선 및 복수의 박막트랜지스터 등의 전기적 소자를 포함할 수 있다.
칩 실장 영역(ICA)은 복수의 연결 배선(CL)을 통하여 쇼팅 바(SB)와 전기적으로 연결될 수 있다. 칩 실장 영역(ICA)은 후속되는 모듈공정에서 구동 집적 회로(driving IC)가 부착되는 부분으로, 특히 어레이 기판에 구동 집적 회로가 직접 연결되는 COP(chip on plastic) 또는 COG(chip on glass) 타입의 표시 장치일 수 있다.
여기서, 쇼팅 바(SB)는 다른 배선 등에 비하여 월등히 큰 폭으로 형성되므로 전하에 대한 저수지(reservoir)의 역할을 할 수 있으며, 박막 트랜지스터 공정 중 원장 기판(1)이 안치되는 스테이지는 대부분 접지되어 있으므로 쇼팅 바(SB)에 축적된 전하는 스테이지를 통하여 방전될 수도 있다.
원장 기판(1)은 증착 설비(미도시)를 통해 진공 상태로 증착 공정이 진행될 수 있다. 증착 공정을 위해 원장 기판(1) 상에 마스크(미도시)가 위치할 수 있다. 원장 기판(1)과 상기 마스크가 접촉되는 경우, 원장 기판(1)에 유도, 마찰 및 박리 대전 등을 통해 축적된 전하가 마스크와 접촉된 일 지점으로 일 시에 방전되어, 기 형성된 박막 트랜지스터에 손상이 발생할 수 있다. 원장 기판(1)과 상기 마스크는 자체 중력에 의해 원장 기판(1)의 중앙 영역(C)에서 대체로 접촉이 발생한다. 이에 따라, 원장 기판(1)의 중앙에 배치된 셀영역들(CA)을 정전기로부터 보호할 필요가 있다.
도 2는 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 2를 참조하면, 표시 장치(10)는 평면상에서 표시 영역(DA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 장치(10)는 복수의 화소들(PX)을 포함할 수 있다. 복수 개의 화소들(PX)이 배치된 영역이 표시 영역(DA)으로 정의된다. 본 실시예에서 비표시 영역(NDA)은 표시 영역(DA)의 테두리를 따라 정의될 수 있다. 복수의 화소들(PX)은 반복적으로 배치된 적색 화소, 녹색 화소, 및 청색 화소로 이루어지며, 적색 화소, 녹색 화소, 및 청색 화소는 하나의 단위 화소를 구성할 수 다.
표시 장치(10)는 스캔 라인들(SL), 데이터 라인들(DL), 발광 라인들(EL), 초기화 전압 라인(VINT), 전압 라인(ELVDD), 패드부(PD), 정전기 방지 다이오드부(EPD) 구동 집적 회로(DRC) 및 칩 실장 영역(ICA)을 포함할 수 있다.
스캔 라인들(SL)은 복수 개의 화소들(PX) 중 대응하는 화소(PX)에 각각 연결되고, 데이터 라인들(DL)은 복수 개의 화소들(PX) 중 대응하는 화소(PX)에 각각 연결된다. 발광 라인들(EL) 각각은 스캔 라인들(SL) 중 대응하는 스캔 라인에 나란하게 배열될 수 있다. 초기화 전압 라인(Vint)은 복수 개의 화소들(PX)에 초기화 전압을 제공할 수 있다. 전압 라인(PL)은 복수 개의 화소들(PX)에 연결되며, 복수 개의 화소들(PX)에 제1 전압을 제공할 수 있다. 전압 라인(PL)은 제1 방향(DR1)으로 연장되고, 제2 방향(DR2)을 따라 배열되는 복수의 라인들을 포함할 수 있다.
비표시 영역(NDA)의 일측에는 스캔 라인들(SL) 및 발광 라인들(EL)이 연결된 스캔 구동회로(SDR)가 배치될 수 있다. 스캔 라인들(SL), 데이터 라인들(DL), 발광 라인들(EL), 초기화 전압 라인(Vint), 전압 라인(ELVDD) 중 일부는 동일층에 배치되고, 일부는 다른 층에 배치될 수 있다.
정전기 방지 다이오드부(EPD)는 표시 영역(DA)과 칩 실장 영역(ICA) 사이의 비표시 영역(NDA) 상에 위치할 수 있다.
패드부(PD)는 초기화 전압 라인(Vint), 및 전압 라인(ELVDD)의 말단에 연결될 수 있다.
칩 실장 영역(ICA)은 베이스 기판(SUB)의 비표시 영역(NDA)에 배치될 수 있다. 칩 실장 영역(ICA)은 복수의 스캔 라인들(SL)과 복수의 데이터 라인들(DL)을 구동하여 복수의 화소들(PX)에 이미지를 표시하기 위한 구동 집적 회로(DRC)가 실장된다.
구동 집적 회로(DRC)는 복수의 화소(PX)에 대한 점등 검사 공정 이후에 칩 실장 영역(ICA)에 실장될 수 있다. 이러한 구동 집적 회로(DRC)는 베이스 기판(SUB)에 부착된 연성 회로 기판(210)으로부터 입력되는 전원, 타이밍 제어신호, 타이밍 클럭 신호 등에 기초하여 복수의 스캔 라인들(SL)에 게이트 신호를 공급함과 아울러, 연성 회로 기판(미도시)으로부터 입력되는 디지털 입력 데이터를 아날로그 데이터 신호로 변환하고, 변환된 데이터 신호를 복수의 데이터 라인들(DL)에 공급하게 된다. 이를 위해, 칩 실장 영역(ICA)에는, 후술할 도 5에 도시된 바와 같이, 구동 집적 회로(DRC)가 실장되는 입력 패드부(IPD)와 출력 패드부(OPD)가 형성될 수 있다.
칩 실장 영역(ICA)은 그라운드 배선(GRL)을 통해 쇼팅 바(SB)에 접속될 수 있다. 복수의 그라운드 배선들(GRL)의 일 단은 원장 기판(1)을 각각의 셀영역(CA)으로 절단하는 커팅 라인(CTL)을 따라 외부에 노출될 수 있다. 그라운드 배선(GRL)에 대해서는 도 6 및 도 7을 통해 자세히 후술한다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 3을 참조하면, 표시 장치(10)는 베이스 기판(SUB), 베이스 기판(SUB) 상에 배치된 회로층(DP-CL), 회로층(DP-CL) 상에 배치된 발광 소자층(DP-OLED), 및 발광 소자층(DP-OLED)을 감싸는 봉지층(TFE)을 포함할 수 있다.
베이스 기판(SUB)은 플라스틱 기판, 유리 기판, 메탈 기판, 또는 유/무기 복합재료 기판 등을 포함하는 것일 수 있다. 플라스틱 기판은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다. 베이스 기판(SUB)은 플렉서블한 기판일 수 있다. 또는 베이스 기판(SUB)은 리지드한 기판일 수 있다.
베이스 기판(SUB)은 표시 영역(DA) 및 표시 영역에 인접한 비표시 영역(NDA)으로 구분될 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 가장자리에 배치되는 것일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 비표시 영역(NDA)은 표시 영역(DA)의 일측에만 정의될 수도 있다.
베이스 기판(SUB) 상에는 회로층(DP-CL)이 배치될 수 있다. 회로층(DP-CL)은 베이스 기판(SUB)의 표시 영역(DA) 및 비표시 영역(NDA) 상에 배치될 수 있다. 도면에서 구분되어 도시되지는 않았으나, 회로층(DP-CL)은 적어도 하나의 화소 절연층, 복수 개의 도전층들 및 반도체층을 포함할 수 있다. 회로층(DP-CL)의 복수 개의 도전층들은 신호라인들 또는 화소의 구동회로를 구성할 수 있다.
발광 소자층(DP-OLED)은 유기 발광 다이오드들을 포함할 수 있다. 발광 소자층(DP-OLED)은 표시 영역(DA) 상에 배치될 수 있다.
발광 소자층(DP-OLED) 상에는 봉지층(TFE)이 배치될 수 있다. 봉지층(TFE)은 발광 소자층(DP-OLED)을 감싸고 배치될 수 있다. 봉지층(TFE)은 발광 소자층(DP-OLED)을 커버하여 밀봉할 수 있다. 봉지층(TFE)은 무기층과 유기층을 포함할 수 있다. 봉지층(TFE)은 적어도 2개의 무기층들과 그 사이에 배치된 유기층을 포함할 수 있다. 무기층은 수분/산소로부터 발광 소자층(DP-OLED)을 보호하고, 유기층은 먼지 입자와 같은 이물질로부터 발광 소자층(DP-OLED)을 보호한다. 무기층은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층 및 실리콘 옥사이드층 등을 포함할 수 있다. 유기층은 아크릴 계열 유기물질을 포함할 수 있고, 이에 제한되지 않는다. 무기층은 증착 방법으로 제공될 수 있고, 유기층은 코팅 공정을 이용하여 제공될 수 있으나 실시예가 이에 한정되는 것은 아니다.
터치감지유닛(TS)은 봉지층(TFE) 상에 배치된다. 터치감지유닛(TS)은 봉지층(TFE) 상에 직접 배치될 수도 있다. 다만, 이에 제한되는 것은 아니고, 봉지층(TFE) 상에 무기층이 배치되고, 무기층 위에 터치감지유닛(TS)이 배치될 수도 있다. 무기층은 버퍼층일 수 있다. 무기층은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층 및 실리콘 옥사이드층 중 적어도 어느 하나일 수 있다. 다만, 이는 예시적인 것으로 실시예가 이에 한정되는 것은 아니다. 또한, 버퍼층은 유기층일 수 있다. 버퍼층이 별개의 구성인 것으로 설명하였으나, 버퍼층은 봉지층(TFE)에 포함되는 구성일 수 있다.
터치감지유닛(TS)은 터치센서들과 터치 신호라인들을 포함한다. 터치센서들과 터치 신호라인들은 단층 또는 다층구조를 가질 수 있다.
터치센서들과 터치 신호라인들은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide), PEDOT, 금속 나노 와이어, 그라핀을 포함할 수 있다. 터치센서들과 터치 신호라인들은 금속층, 예컨대 몰리브덴, 은, 티타늄, 구리, 알루미늄, 또는 이들의 합금을 포함할 수 있다. 터치센서들과 터치 신호라인들은 동일한 층구조를 갖거나, 다른 층구조를 가질 수 있다. 터치감지유닛(TS)에 대한 구체적인 내용은 후술한다.
도 4는 본 발명의 일 실시예에 따른 표시 장치에 포함된 화소의 일 예를 나타내는 회로도이다. 도 4에는 복수 개의 데이터 라인들(DL, 도 2 참조) 중 j번째 데이터 라인(Dj)에 연결된 i번째 화소(PXij)를 예시적으로 도시하였다. 여기서, i 및 j 각각은 양의 정수일 수 있다.
도 4를 참조하면, 화소(PXij)는 트랜지스터들(T1, T2, T3, T4, T5, T6, T7), 스토리지 커패시터(Cst), 및 유기 발광 다이오드(OLED)를 포함할 수 있다.
본 발명의 일 실시예에 따른 트랜지스터들은 P형 트랜지스터로 도시되었지만, 당업자라면 N형 트랜지스터로 동일한 기능을 하는 화소 회로를 구성할 수 있을 것이다.
스토리지 커패시터(Cst)는 일전극이 제1 전원 전압 라인(ELVDD)에 연결되고, 타전극이 트랜지스터(T1)의 게이트 전극에 연결될 수 있다.
트랜지스터(T1)는 일전극이 트랜지스터(T5)의 타전극에 연결되고, 타전극이 트랜지스터(T6)의 일전극에 연결되고, 게이트 전극이 스토리지 커패시터(Cst)의 타전극에 연결될 수 있다. 트랜지스터(T1)를 구동 트랜지스터로 명명할 수 있다. 트랜지스터(T1)는 게이트 전극과 소스 전극의 전위차에 따라 제1 전원 전압 라인(ELVDD)과 제2 전원 전압 라인(ELVSS) 사이에 흐르는 구동 전류량을 결정한다.
트랜지스터(T2)는 일전극이 데이터 라인(Dj)에 연결되고, 타전극이 트랜지스터(T1)의 일전극에 연결되고, 게이트 전극이 현재 주사 라인(Si)에 연결될 수 있다. 트랜지스터(T2)를 스위칭 트랜지스터, 스캔 트랜지스터, 주사 트랜지스터 등으로 명명할 수 있다. 트랜지스터(T2)는 현재 주사 라인(Si)에 턴-온 레벨의 주사 신호가 인가되면 데이터 라인(Dj)의 데이터 전압을 화소(PXij)로 인입시킨다.
트랜지스터(T3)는 일전극이 트랜지스터(T1)의 타전극에 연결되고, 타전극이 트랜지스터(T1)의 게이트 전극에 연결되고, 게이트 전극이 현재 주사 라인(Si)에 연결된다. 트랜지스터(T3)는 현재 주사 라인(Si)에 턴-온 레벨의 주사 신호가 인가되면 트랜지스터(T1)를 다이오드 형태로 연결시킨다.
트랜지스터(T4)는 일전극이 트랜지스터(T1)의 게이트 전극에 연결되고, 타전극이 초기화 전압 라인(VINT)에 연결되고, 게이트 전극이 이전 주사 라인(S(i-1))에 연결된다. 다른 실시예에서, 트랜지스터(T4)의 게이트 전극은 다른 주사 라인에 연결될 수도 있다. 트랜지스터(T4)는 이전 주사 라인(S(i-1))에 턴-온 레벨의 주사 신호가 인가되면 트랜지스터(T1)의 게이트 전극에 초기화 전압을 전달하여, 트랜지스터(T1)의 게이트 전극의 전하량을 초기화시킨다.
트랜지스터(T5)는 일전극이 제1 전원 전압 라인(ELVDD)에 연결되고, 타전극이 트랜지스터(T1)의 일전극에 연결되고, 게이트 전극이 발광 라인(Ei)에 연결된다. 트랜지스터(T6)는 일전극이 트랜지스터(T1)의 타전극에 연결되고, 타전극이 유기 발광 다이오드(OLED)의 애노드 전극에 연결되고, 게이트 전극이 발광 라인(Ei)에 연결된다. 트랜지스터(T5, T6)는 발광 트랜지스터로 명명될 수 있다. 트랜지스터(T5, T6)는 턴온 레벨의 발광 신호가 인가되면 제1 전원 전압 라인(ELVDD)과 제2 전원 전압 라인(ELVSS) 사이의 구동 전류 경로를 형성하여 유기 발광 다이오드(OLED)를 발광시킨다.
트랜지스터(T7)는 일전극이 유기 발광 다이오드(OLED)의 애노드 전극에 연결되고, 타전극이 초기화 전압 라인(VINT)에 연결되고, 게이트 전극이 현재 주사 라인(Si)에 연결된다. 다른 실시예에서, 트랜지스터(T7)의 게이트 전극은 다른 주사 라인에 연결될 수도 있다. 예를 들어, 트랜지스터(T7)의 게이트 전극은 이전 주사 라인(S(i-1)) 또는 그 이전 주사 라인, 다음 주사 라인(i+1 번째 주사 라인) 또는 그 다음의 주사 라인에 연결될 수도 있다. 트랜지스터(T7)는 현재 주사 라인(Si)에 턴온 레벨의 주사 신호가 인가되면 유기 발광 다이오드(OLED)의 애노드 전극에 초기화 전압을 전달하여, 유기 발광 다이오드(OLED)에 축적된 전하량을 초기화시킨다.
유기 발광 다이오드(OLED)는 애노드 전극이 트랜지스터(T6)의 타전극에 연결되고, 캐소드 전극이 제2 전원 전압 라인(ELVSS)에 연결될 수 있다.
도 5는 도 2에 도시된 칩 실장 영역의 블록도이다.
도 5를 참조하면, 칩 실장 영역(ICA)은 출력 패드부(OPD), 입력 패드부(IPD), 더미 트랜지스터부(DM_TR1, DM_TR2) 및 점등 검사용 트랜지스터부(DT_TR)를 포함할 수 있다. 한편, 칩 실장 영역(ICA)의 외곽에는 프로브 패드(PP)를 포함할 수 있다. 구동 집적 회로(DRC)는 점등 검사 공정 후에 칩 실장 영역(ICA)에 실장될 수 있다. 도시하지 않았으나, 구동 집적 회로(DRC, 도 2 참조)는 복수의 입력 범프들 및 복수의 출력 범프들을 포함할 수 있다
입력 패드부(IPD)는 구동 집적 회로(DRC)에 형성된 복수의 입력 범프들에 전기적으로 접속되는 복수의 입력 패드들(DTP12, DMP12, DMP22)을 포함할 수 있다. 입력 패드부(IPD)는 데이터 입력 패드부(DTP12), 제 1 더미 입력 패드부(DMP12) 및 제 2 더미 입력 패드부(DMP22)를 포함할 수 있다. 복수의 입력 패드부(IPD) 각각은 연성 회로 기판(미도시)에 전기적으로 접속될 수 있다.
출력 패드부(OPD)는 구동 집적 회로(DRC)에 형성된 복수의 출력 범프에 전기적으로 접속될 수 있다. 출력 패드부(OPD)는 데이터 출력 패드부(DTP11), 제 1 더미 출력 패드부(DMP11) 및 제 2 더미 출력 패드부(DMP21)를 포함할 수 있다. 복수의 출력 패드부(OPD) 각각은 데이터 연결 라인(DCL)을 통해 표시 영역(DA)에 형성된 복수의 데이터 라인들(DL)에 전기적으로 접속될 수 있다.
칩 실장 영역(ICA)에서 입력 패드부(IPD)와 출력 패드부(OPD) 사이에는 제1 더미 트랜지스터부(DM_TR1), 제2 더미 트랜지스터부(DM_TR2) 및 점등 검사용 트랜지스터부(DT_TR)를 포함할 수 있다. 점등 검사용 트랜지스터부(DT_TR)는 출력 패드부(OPD)와 전기적으로 접속되어 출력 패드부(OPD)에 테스트 신호를 공급할 수 있다. 한편, 제1 및 제2 더미 트랜지스터들(DT_TR1, DT_TR2)은 각각 제1 및 제2 더미 출력 패드부(DMP11, DMP21)에 연결될 수 있다. 다만, 제1 및 제2 더미 트랜지스터들(DT_TR1, DT_TR2)은 출력 패드부(OPD)에 테스트 신호를 공급하지 않을 수 있다.
프로브 패드(PP)는 점등 검사 공정 시 검사 지그로부터 제공되는 각종 테스트 신호를 테스트 신호 라인을 통해 점등 검사용 트랜지스터부(DT_TR)에 공급함과 동시에 각종 인에이블 신호를 인에이블 신호 라인을 통해 점등 검사용 트랜지스터부(DT_TR)에 공급할 수 있다.
표시 장치(10)는 제조 공정 시 칩 실장 영역(ICA)에 형성된 출력 패드부(OPD)가 절연층에 덮이지 않고 외부에 노출되어 있어 정전기에 의한 박막 트랜지스터의 손상 위험이 있다. 특히, 종래에는 데이터 출력 패드부(DTP11)를 기준으로 정전기 방지 다이오드부(EPD)를 통해 표시 영역(DA)과 연결된 도전체들과 점등 검사용 트랜지스터부(DT_TR)와 연결된 도전체들의 저항 크기를 비교 시, 점등 검사용 트랜지스터부(DT_TR)와 연결된 도전체들의 저항이 상대적으로 작음에 따라 정전기 전류가 점등 검사용 트랜지스터부(DT_TR)측으로 흐르게 되어 점등 검사용 트랜지스터부(DT_TR)가 손상되는 경우가 발생하였다. 이하, 도 6 내지 도 10을 통해, 점등 검사용 트랜지스터부(DT_TR)의 손상을 방지하기 위한 라우팅(routing) 방법들에 대해 자세히 설명한다.
도 6은 본 발명의 일 실시예에 따른 점등 검사 패드와 점등 검사 박막 트랜지스터의 라우팅(Routing)을 설명하기 위한 도면이다.
도 2, 도 5 및 도 6을 참조하면, 표시 영역(DA)은 서로 다른 색의 빛을 방출하는 제1 화소들, 제2 화소들 및 제3 화소들을 포함할 수 있다. 예를 들어, 제1 내지 제3 화소들은 각각 제1 내지 제3 열 라인에 일렬로 배치되는 구조를 가질 수 있다. 각 화소는 도 4에 도시된 바와 같이 화소 회로(PC)를 포함할 수 있다.
제1 화소들은 적색의 빛을 방출하는 적색 화소들로 설정되고, 제2 화소들은 청색의 빛을 방출하는 청색 화소들로 설정되며, 제3 화소들은 녹색의 빛을 방출하는 녹색 화소들로 설정될 수 있다.
본 발명의 실시 예에서는 표시 영역(DA)이 적색 화소들, 청색 화소들, 녹색 화소들로 구성되는 것으로 설명하고 있으나, 표시 영역(DA)은 적색, 녹색 및 청색 이외의 색을 디스플레이하기 위한 화소(예: 흰색)를 더 포함할 수도 있다.
점등 검사용 트랜지스터부(DT_TR)는 복수의 트랜지스터들(M1 내지 M3)을 포함할 수 있다. 복수의 트랜지스터들(M1 내지 M3)의 일 단은 복수의 데이터 출력 패드들(DT_OP) 각각에 접속되고, 복수의 트랜지스터들(M1 내지 M3)의 타 단은 복수의 데이터 입력 패드들(DT_IP) 각각에 접속될 수 있다. 이 때, 복수의 데이터 출력 패드들(DT_OP) 각각은 정전기 방지 다이오드부(EPD)를 경유하여 표시 영역(DA)에 형성된 복수의 데이터 라인들(DL)에 연결될 수 있다.
적색 검사 신호(DC_R), 청색 검사 신호(DC_B) 및 녹색 검사 신호(DC_G)는 점등 검사용 트랜지스터부(DT_TR)를 통해 각각의 데이터 라인들(DL)로 공급될 수 있다. 제1 점등 검사 트랜지스터들(M1)의 게이트는 제1 점등 검사 제어신호(Gate_C1)를 공급하는 배선에 공통으로 접속되고, 제2 점등 검사 트랜지스터들(M2)의 게이트는 제2 점등 검사 제어신호(Gate_C2)를 공급하는 배선에 공통으로 접속되고, 제3 점등 검사 트랜지스터들(M3)의 게이트는 제3 점등 검사 제어신호(Gate_C3)를 공급하는 배선에 공통으로 접속될 수 있다.
점등 검사가 진행되는 동안 제1 내지 제3 점등 검사 트랜지스터들(M1 내지 M3)이 턴 온 상태를 유지하도록 하는 직류 형태의 제1 내지 제3 점등 검사 제어신호들(Gate_C1, Gate_C2, Gate_C3)가 제1 내지 제3 점등 검사 트랜지스터들(M1 내지 M3)의 게이트로 공급될 수 있다. 이에 의해, 제1 내지 제3 점등 검사 트랜지스터들(M1 내지 M3)은 턴 온 상태를 유지하면서 점등 검사 신호 배선으로부터 각각 공급되는 적색 검사 신호(DC_R), 청색 검사 신호(DC_B) 및 녹색 검사 신호(DC_G)를 각각 복수의 데이터 라인들(DL)로 공급할 수 있다.
한편, 스캔 구동회로(SDR)는 순차적으로 주사 신호를 생성하여 표시 영역(DA)으로 공급할 수 있다. 따라서, 주사 신호 및 점등 검사 신호를 공급받은 화소들이 발광하여 영상을 표시함으로써 점등 검사 등이 수행될 수 있다.
본 발명의 일 실시예에 따르면, 점등 검사용 트랜지스터들(M1 내지 M3)이 모두 PMOS 타입의 트랜지스터인 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않고, 모두 NMOS 타입의 트랜지스터 또는 서로 상이한 전도 타입의 트랜지스터일 수 있다.
본 발명의 일 실시예에 따르면, 복수의 데이터 출력 패드들(DT_OP) 각각은 소정 간격 이격되어, 복수의 행으로 병렬적으로 형성될 수 있다. 예를 들어, 복수의 데이터 출력 패드들(DT_OP)은 제1 내지 제3 데이터 출력 패드들(DT_OP1, DT_OP2, DT_OP3)을 포함할 수 있다. 제1 내지 제3 데이터 출력 패드들(DT_OP1, DT_OP2, DT_OP3)은 평행사변형 형상을 가질 수 있다. 제1 내지 제3 데이터 출력 패드들(DT_OP1, DT_OP2, DT_OP3)은 3행으로 배치될 수 있다.
마찬가지로, 제1 내지 제3 점등 검사 트랜지스터들(M1 내지 M3) 각각은 소정 간격 이격되어, 복수의 행으로 병렬적으로 형성될 수 있다. 예를 들어, 제1 내지 제3 점등 검사 트랜지스터들(M1 내지 M3)은 3행으로 배치될 수 있다. 이 때, 제1 내지 제3 점등 검사 트랜지스터들(M1 내지 M3) 각각은 제1 내지 제3 데이터 출력 패드들(DT_OP1, DT_OP2, DT_OP3)로부터 동일한 간격만큼 이격되어 배치될 수 있다.
즉, 정전기가 유입되는 경로인 제1 데이터 출력 패드(DT_OP1)로부터 제1 점등 검사 트랜지스터들(M1)까지에 해당하는 제1 배선(L1)의 저항의 크기, 제2 데이터 출력 패드(DT_OP2)로부터 제2 점등 검사 트랜지스터들(M2)까지에 해당하는 제2 배선(L2)의 저항의 크기 및 제3 데이터 출력 패드(DT_OP3)로부터 제3 점등 검사 트랜지스터들(M3)까지에 해당하는 제3 배선(L3)의 저항의 크기가 모두 실질적으로 동일할 수 있다.
일반적으로 정전기 전류는, 복수의 출력 패드(DT_OP) 중에서 저항의 크기가 적은 배선과 연결된 데이터 출력 패드(DT_OP) 쪽으로, 흐를 확률이 높다. 본 발명의 실시예에 따라 제1 내지 제3 데이터 출력 패드(DT_OP1, DT_OP2, DT_OP3)로부터 제1 내지 제3 점등 검사 트랜지스터들(M1 내지 M3)까지에 해당하는 각각의 제1 내지 제3 배선들(L1, L2, L3)의 저항의 밸런스가 맞춰진 경우, 정전기 전류는 복수의 출력 패드(DT_OP)중 어느 하나로 유입되지 않고, 복수의 출력 패드(DT_OP) 이외의 일 영역으로 흐를 확률이 높아질 수 있다.
복수의 데이터 입력 패드들(DT_IP) 각각은 소정 간격 이격되어, 복수의 행으로 병렬적으로 형성될 수 있다. 예를 들어, 복수의 데이터 입력 패드들(DT_IP)은 제1 내지 제3 데이터 입력 패드들(DT_IP1, DT_IP2, DT_IP3)을 포함할 수 있다. 제1 내지 제3 데이터 입력 패드들(DT_IP1, DT_IP2, DT_IP3)은 평행사변형 형상을 가질 수 있다. 제1 내지 제3 데이터 입력 패드들(DT_IP1, DT_IP2, DT_IP3)은 3행으로 배치될 수 있다.
제1 내지 제3 데이터 입력 패드들(DT_IP1, DT_IP2, DT_IP3)의 일 단은 제1 내지 제3 점등 검사 트랜지스터들(M1 내지 M3)과 각각 연결되고, 타 단은 복수의 그라운드 배선(GRL)과 각각 연결될 수 있다. 이 때, 복수의 그라운드 배선(GRL)의 일 단은 도 1에 도시된 쇼팅 바(SB)와 연결될 수 있다. 복수의 그라운드 배선(GRL)은 굴곡을 갖게 형성되어 좁은 공간에서 길이가 최대한 길게 형성되도록 할 수 있다. 이를 통해 복수의 그라운드 배선(GRL)은 높은 저항 값을 가질 수 있다. 예를 들어, 그라운드 배선(GRL)의 저항의 크기는 약 500KΩ 내지 1MΩ일 수 있다.
이로 인해, 표시 장치(10)의 제조 공정 시 복수의 출력 패드(DT_OP) 중 어느 하나로 정전기 전류가 유입되는 경우에도, 정전기 전류가 방출되는 경로 상에 높은 저항 값을 갖는 그라운드 배선(GRL)이 위치하므로, 정전기 전류의 급격한 방출을 방지할 수 있다. 다시 말해, 정전기 전류의 방출 경로 상에 위치하는 제1 내지 제3 점등 검사 트랜지스터들(M1 내지 M3)의 손상을 방지할 수 있는 확률이 높아지는 효과를 기대할 수 있다.
한편, 복수의 그라운드 배선들(GRL)의 일 단은 원장 기판(1)을 각각의 셀영역(CA)으로 절단하는 커팅 라인(CTL)을 따라 외부에 노출될 수 있다. 이로 인해, 복수의 그라운드 배선들(GRL)은 칩 실장 영역(ICA)에 구동 집적 회로(DRC)가 실장된 이후에는 표시 장치(10)의 외부로부터 정전기가 유입되는 것을 방지하는 역할을 수행할 수 있다.
도 7은 본 발명의 일 실시예에 따른 더미 패드와 더미 박막 트랜지스터의 라우팅(Routing)을 설명하기 위한 도면이다.
도 2, 도 5 및 도 6을 참조하면, 제 1 더미 출력 패드부(DMP11)는 데이터 출력 패드부(DTP11)의 좌측에 배치되고, 제2 더미 출력 패드부(DMP21)는 데이터 출력 패드부(DTP11)의 우측에 배치될 수 있다. 복수의 제 1 및 제2 더미 출력 패드들(DMP11, DMP12) 각각은 표시 영역(DA)과는 전기적으로 접속되지 않는다. 제1 및 제2 더미 출력 패드부(DMP11, DMP21)은 배치되는 위치만 상이할 뿐 실질적인 구성은 동일하므로, 이하, 제1 더미 출력 패드부(DMP11)를 중심으로 설명한다.
본 발명의 일 실시예에 따르면, 복수의 더미 출력 패드(DM_OP) 각각은 소정 간격 이격되어, 복수의 행으로 병렬적으로 형성될 수 있다. 예를 들어, 복수의 더미 출력 패드(DM_OP)는 제1 내지 제3 더미 출력 패드들(DM_OP1, DM_OP2, DM_OP3)을 포함할 수 있다. 제1 내지 제3 더미 출력 패드들(DM_OP1, DM_OP2, DM_OP3)은 평행 사변형 형상을 가질 수 있다. 제1 내지 제3 더미 출력 패드들(DM_OP1, DM_OP2, DM_OP3)은 3행으로 배치될 수 있다.
마찬가지로, 제1 내지 제3 더미 트랜지스터들(M4 내지 M6) 각각은 소정 간격 이격되어, 복수의 행으로 병렬적으로 형성될 수 있다. 예를 들어, 제1 내지 제3 더미 트랜지스터들(M4 내지 M6)은 3행으로 배치될 수 있다. 이 때, 제1 내지 제3 더미 트랜지스터들(M4 내지 M6) 각각은 제1 내지 제3 더미 출력 패드들(DM_OP1, DM_OP2, DM_OP3)로부터 동일한 간격만큼 이격되어 배치될 수 있다.
이 때, 제1 내지 제3 더미 트랜지스터(M4 내지 M6)는 도 6에 도시된 제1 내지 제3 점등 검사 트랜지스터들(M1 내지 M3)과 다르게 직류 형태의 제1 내지 제3 점등 검사 제어신호들(Gate_C1, Gate_C2, Gate_C3), 적색 검사 신호(DC_R), 청색 검사 신호(DC_B) 및 녹색 검사 신호(DC_G)를 각각 복수의 데이터 라인들(DL)로 공급되지 않을 수 있다. 즉, 제1 내지 제3 더미 트랜지스터(M4 내지 M6)는 플로팅 상태일 수 있다.
본 발명의 일 실시예에 따르면, 제1 더미 출력 패드부(DMP11)와 제1 더미 트랜지스터부(DM_TR1)까지의 거리는 데이터 출력 패드부(DTP11)와 점등 검사용 트랜지스터부(DT_TR)까지의 거리보다 짧을 수 있다. 예를 들어, 도 7에 도시된 제1 더미 출력 패드들(DM_OP1)로부터 제1 더미 트랜지스터(M4)까지에 해당하는 제4 배선(L4)의 길이는 도 6에 도시된 제1 데이터 출력 패드들(DT_OP1)로부터 제1 점등 검사 트랜지스터(M1)까지에 해당하는 제1 배선(L1)의 길이보다 짧을 수 있다. 도 7에 도시된 제2 더미 출력 패드들(DM_OP2)로부터 제2 더미 트랜지스터(M5)까지에 해당하는 제5 배선(L5)의 길이는 도 6에 도시된 제2 데이터 출력 패드들(DT_OP2)로부터 제2 점등 검사 트랜지스터(M2)까지에 해당하는 제2 배선(L2)의 길이보다 짧을 수 있다. 또한, 도 7에 도시된 제3 더미 출력 패드들(DM_OP3)로부터 제3 더미 트랜지스터(M6)까지에 해당하는 제6 배선(L6)의 길이는 도 6에 도시된 제3 데이터 출력 패드들(DT_OP3)로부터 제3 점등 검사 트랜지스터(M3)까지에 해당하는 제3 배선(L3)의 길이보다 짧을 수 있다.
정전기 전류는, 제 1 더미 출력 패드부(DMP11), 제 2 더미 출력 패드부(DMP21) 및 데이터 출력 패드부(DTP11) 중에서 저항의 크기가 적은 배선과 연결된 쪽으로, 흐를 확률이 높다. 따라서, 제1 더미 출력 패드부(DMP11)와 제1 더미 트랜지스터부(DM_TR1)까지의 거리가 데이터 출력 패드부(DTP11)와 점등 검사용 트랜지스터부(DT_TR)까지의 거리보다 짧은 경우, 정전기 전류는 점등 검사용 트랜지스터부(DT_TR)가 아닌 제1 더미 트랜지스터부(DM_TR1)로 흐를 확률이 높을 수 있다.
복수의 더미 입력 패드(DM_IP) 각각은 소정 간격 이격되어, 복수의 행으로 병렬적으로 형성될 수 있다. 예를 들어, 복수의 더미 입력 패드(DM_IP)는 제1 내지 제3 더미 입력 패드들(DM_IP1, DM_IP2, DM_IP3)을 포함할 수 있다. 제1 내지 제3 더미 입력 패드들(DM_IP1, DM_IP2, DM_IP3)은 평행 사변형 형상을 가질 수 있다. 제1 내지 제3 더미 입력 패드들(DM_IP1, DM_IP2, DM_IP3)은 3행으로 배치될 수 있다.
제1 내지 제3 더미 입력 패드들(DM_IP1, DM_IP2, DM_IP3)의 일 단은 제1 내지 제3 더미 트랜지스터들(M4 내지 M6)과 각각 연결되고, 타 단은 복수의 그라운드 배선(GRL)과 각각 연결될 수 있다. 이 때, 복수의 그라운드 배선(GRL)의 일 단은 도 1에 도시된 쇼팅 바(SB)와 연결될 수 있다. 복수의 그라운드 배선(GRL)은 굴곡을 갖게 형성되어 좁은 공간에서 길이가 최대한 길게 형성되도록 할 수 있다. 이를 통해 복수의 그라운드 배선(GRL)은 높은 저항 값을 가질 수 있다. 예를 들어, 그라운드 배선(GRL)의 저항의 크기는 약 500KΩ 내지 1MΩ일 수 있다.
복수의 그라운드 배선들(GRL)의 일 단은 원장 기판(1)을 각각의 셀영역(CA)으로 절단하는 커팅 라인(CTL)을 따라 외부에 노출될 수 있다. 이로 인해, 복수의 그라운드 배선들(GRL)은 칩 실장 영역(ICA)에 구동 집적 회로(DRC)가 실장된 이후에 표시 장치(10)의 외부로부터 정전기가 유입되는 것을 방지하는 역할을 수행할 수 있다.
이하, 다른 실시예들에 대해 설명한다. 이하의 실시예에서, 이미 설명한 실시예와 동일한 구성에 대해서는 설명을 생략하거나 간략화하고, 차이점을 위주로 설명하기로 한다.
도 8은 본 발명의 다른 실시예에 따른 점등 검사 패드와 점등 검사 박막 트랜지스터의 라우팅(Routing)을 설명하기 위한 도면이다. 도 9는 도 8의 A 영역을 확대하여 도시한 확대도이다.
도 2, 도 5, 도 8 및 도 9를 참조하면, 제1 데이터 출력 패드들(DT_OP1)로부터 제1 점등 검사 트랜지스터(M1')까지의 최단 거리, 제2 데이터 출력 패드들(DT_OP2)로부터 제2 점등 검사 트랜지스터(M2')까지의 최단 거리, 및 제3 데이터 출력 패드들(DT_OP3)로부터 제3 점등 검사 트랜지스터(M3')까지의 최단 거리가 상이하다는 점에서 도 6에 도시된 실시예와 차이점이 있다.
구체적으로, 점등 검사용 트랜지스터부(DT_TR’)는 복수의 트랜지스터(M1’ 내지 M3’)를 포함할 수 있다. 복수의 트랜지스터(M1’ 내지 M3’)의 일 단은 복수의 데이터 출력 패드들(DT_OP) 각각에 접속되고, 복수의 트랜지스터(M1’ 내지 M3’)의 타 단은 복수의 데이터 입력 패드들(DT_IP) 각각에 접속될 수 있다. 이 때, 복수의 데이터 출력 패드들(DT_OP) 각각은 정전기 방지 다이오드부(EPD)를 경유하여 표시 영역(DA)에 형성된 복수의 데이터 라인들(DL)에 연결될 수 있다.
적색 검사 신호(DC_R), 청색 검사 신호(DC_B) 및 녹색 검사 신호(DC_G) 각각은 제1 내지 제3 점등 검사 트랜지스터(M1’, M2’, M3’)를 통해 각각의 데이터 라인들(DL)로 공급될 수 있다. 제1 점등 검사 트랜지스터들(M1’)의 게이트, 제2 점등 검사 트랜지스터들(M2’)의 게이트 및 제3 점등 검사 트랜지스터들(M3’)의 게이트는 제4 점등 검사 제어신호(Gate_C4)를 공급하는 배선에 공통으로 접속될 수 있다.
점등 검사가 진행되는 동안 제1 내지 제3 점등 검사 트랜지스터들(M1’ 내지 M3’)이 턴 온 상태를 유지하도록 하는 직류 형태의 제4 점등 검사 제어신호들(Gate_C4)이 제1 내지 제3 점등 검사 트랜지스터들(M1’ 내지 M3’)의 게이트로 공급될 수 있다. 이에 의해, 제1 내지 제3 점등 검사 트랜지스터들(M1’ 내지 M3’)은 턴 온 상태를 유지하면서 점등 검사 신호 배선으로부터 각각 공급되는 적색 검사 신호(DC_R), 청색 검사 신호(DC_B) 및 녹색 검사 신호(DC_G)를 각각 복수의 데이터 라인들(DL)로 공급할 수 있다.
한편, 스캔 구동회로(SDR)는 순차적으로 주사 신호를 생성하여 표시 영역(DA)으로 공급할 수 있다. 따라서, 주사 신호 및 점등 검사 신호를 공급받은 화소들이 발광하여 영상을 표시함으로써 점등 검사 등이 수행될 수 있다.
본 발명의 일 실시예에 따르면, 점등 검사용 트랜지스터들(M1’ 내지 M3’)이 모두 PMOS 타입의 트랜지스터인 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않고, 모두 NMOS 타입의 트랜지스터 또는 서로 상이한 전도 타입의 트랜지스터일 수 있다.
본 발명의 일 실시예에 따르면, 복수의 데이터 출력 패드(DT_OP) 각각은 소정 간격 이격되어, 복수의 행으로 병렬적으로 형성될 수 있다. 예를 들어, 복수의 데이터 출력 패드(DT_OP)는 제1 내지 제3 데이터 출력 패드들(DT_OP1, DT_OP2, DT_OP3)을 포함할 수 있다. 제1 내지 제3 데이터 출력 패드들(DT_OP1, DT_OP2, DT_OP3)은 평행사변형 형상을 가질 수 있다. 제1 내지 제3 데이터 출력 패드들(DT_OP1, DT_OP2, DT_OP3)은 3행으로 배치될 수 있다.
한편, 제1 내지 제3 점등 검사 트랜지스터들(M1’ 내지 M3’) 각각은 소정 간격 이격되어, 복수의 행으로 병렬적으로 형성될 수 있다. 예를 들어, 제1 내지 제3 점등 검사 트랜지스터들(M1’ 내지 M3’)은 하나의 행으로 배치될 수 있다. 이 때, 제1 데이터 출력 패드들(DT_OP1)로부터 제1 점등 검사 트랜지스터(M1')까지의 최단 거리, 제2 데이터 출력 패드들(DT_OP2)로부터 제2 점등 검사 트랜지스터(M2')까지의 최단 거리, 및 제3 데이터 출력 패드들(DT_OP3)로부터 제3 점등 검사 트랜지스터(M3')까지의 최단 거리는 모두 상이할 수 있다.
다만, 도 9에 도시된 바와 같이, 제1 데이터 출력 패드들(DT_OP1)로부터 제1 점등 검사 트랜지스터(M1')까지에 해당하는 제1 배선(L1')의 길이, 제2 데이터 출력 패드들(DT_OP2)로부터 제2 점등 검사 트랜지스터(M2')까지에 해당하는 제2 배선(L2')의 거리, 및 제3 데이터 출력 패드들(DT_OP3)로부터 제3 점등 검사 트랜지스터(M3')까지에 해당하는 제3 배선(L3')의 거리는 굴곡의 주기를 조정하여 실질적으로 동일하게 형성될 수 있다.
즉, 제1 데이터 출력 패드들(DT_OP1)로부터 제1 점등 검사 트랜지스터(M1')까지에 해당하는 제1 배선(L1')의 저항의 크기, 제2 데이터 출력 패드들(DT_OP2)로부터 제2 점등 검사 트랜지스터(M2')까지에 해당하는 제2 배선(L2')의 저항의 크기, 및 제3 데이터 출력 패드들(DT_OP3)로부터 제3 점등 검사 트랜지스터(M3')까지에 해당하는 제3 배선(L3')의 저항의 크기는 모두 실질적으로 동일할 수 있다.
이로 인해, 도 6에 도시된 실시예와 동일하거나 유사한 효과를 기대할 수 있다.
도 10은 본 발명의 다른 실시예에 따른 더미 패드와 더미 박막 트랜지스터의 라우팅(Routing)을 설명하기 위한 도면이다.
도 2, 도 5, 도 7 및 도 10을 참조하면, 제1 내지 제3 더미 출력 패드들(DM_OP1', DM_OP2', DM_OP3')의 형상이 끝이 뾰족한 삼각형 형상을 가진다는 점에서 도 7에 도시된 실시예와 차이점이 있다.
구체적으로, 복수의 더미 출력 패드(DM_OP) 각각은 소정 간격 이격되어, 복수의 행으로 병렬적으로 형성될 수 있다. 예를 들어, 복수의 더미 출력 패드(DM_OP)는 제1 내지 제3 더미 출력 패드들(DM_OP1', DM_OP2', DM_OP3')을 포함할 수 있다. 제1 내지 제3 더미 출력 패드들(DM_OP1, DM_OP2', DM_OP3)중 적어도 일부는 끝이 뾰족한 삼각형 형상을 가질 수 있다. 제1 내지 제3 더미 출력 패드들(DM_OP1', DM_OP2', DM_OP3')은 3행으로 배치될 수 있다.
일반적으로, 전하는 도체 표면에서 곡률 반경이 작은 표면(또는 뾰족한 부분)에 상대적으로 많이 분포할 수 있다. 정전기가 발생하는 경우, 전하가 모여있는 곳을 통해 전류가 유입되기 쉬울 수 있다. 따라서, 제1 내지 제3 더미 출력 패드들(DM_OP1', DM_OP2', DM_OP3')이 끝이 뾰족한 삼각형 형상을 갖는 경우, 평행사변형 형상을 가지는 복수의 데이터 출력 패드들(DT_OP)에 비해, 표시 장치(10)의 제조 공정에서 발생한 정전기가 유입될 확률이 커질 수 있다.
본 발명의 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라, 특허 청구범위에 의해 정해져야만 할 것이다. 또한, 특허 청구범위의 의미 및 범위, 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
1: 원장 기판
10: 표시 장치
SUB: 서브 기판
CA: 셀영역
SB: 쇼팅 바(shorting bar)
DA: 표시 영역
NDA: 비표시 영역
SDR: 스캔 구동회로
DRC: 구동 집적 회로
ICA: 칩 실장 영역
GRL: 그라운드 배선
CTL: 커팅 라인
EPD: 정전기 방지 다이오드부
PD: 패드부
DL: 데이터 라인
SL: 스캔 라인
PX: 화소
PL: 전압 라인
EL: 발광 라인

Claims (20)

  1. 표시 영역 및 비표시 영역을 포함하는 기판;
    상기 표시 영역 상에 배치되는 복수의 화소들; 및
    상기 비표시 영역 상에 배치되고, 데이터 출력 패드부, 상기 데이터 출력 패드부를 통해 상기 복수의 화소들에 점등 검사 신호를 전달하는 점등 검사용 트랜지스터부, 및 상기 점등 검사용 트랜지스터부와 연결되는 데이터 입력 패드부를 포함하는 칩 실장 영역을 포함하되,
    상기 데이터 출력 패드부는 복수의 행으로 구성된 제1 내지 제3 데이터 출력 패드들을 포함하고, 상기 점등 검사용 트랜지스터부는 복수의 행으로 구성된 제1 내지 제3 점등 검사 트랜지스터들을 포함하고,
    상기 데이터 입력 패드부는 복수의 그라운드 배선들과 연결되고,
    상기 그라운드 배선들 각각은 굴곡을 갖게 형성되고,
    상기 제1 데이터 출력 패드와 상기 제1 점등 검사 트랜지스터의 일 단을 연결하는 제1 배선, 상기 제2 데이터 출력 패드와 상기 제2 점등 검사 트랜지스터의 일 단을 연결하는 제2 배선, 상기 제3 데이터 출력 패드와 상기 제3 점등 검사 트랜지스터의 일 단을 연결하는 제3 배선의 길이는 상호 동일한 표시 장치.
  2. 삭제
  3. 제1 항에 있어서,
    상기 제1 내지 제3 데이터 출력 패드들은 평행사변형과 같은 사각형 형상을 가지는 표시 장치.
  4. 삭제
  5. 제1 항에 있어서,
    상기 복수의 그라운드 배선들의 각각의 저항의 크기는 500KΩ 내지 1MΩ인 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 내지 제3 점등 검사 트랜지스터들의 게이트 전극 각각은 제1 내지 제3 점등 검사 제어신호선들과 연결되고, 상기 제1 내지 제3 점등 검사 트랜지스터들의 타 단 각각은 제1 내지 제3 검사 신호선들과 연결되는 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 검사 신호선을 통해 인가되는 제1 검사 신호는 적색 검사 신호이고, 상기 제2 검사 신호선을 통해 인가되는 제2 검사 신호는 녹색 검사 신호이고, 상기 제3 검사 신호선을 통해 인가되는 제3 검사 신호는 청색 검사 신호인 표시 장치.
  8. 제1 항에 있어서,
    상기 칩 실장 영역은 상기 데이터 출력 패드부의 적어도 일 측에 배치되는 더미 출력 패드부; 및
    상기 더미 출력 패드부와 연결되는 더미 트랜지스터부를 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 더미 출력 패드부는 복수의 행으로 구성된 제1 내지 제3 더미 출력 패드들을 포함하고, 상기 더미 트랜지스터부는 복수의 행으로 구성된 제1 내지 제3 더미 트랜지스터들을 포함하고,
    상기 제1 더미 출력 패드와 상기 제1 더미 트랜지스터의 일 단을 연결하는 제4 배선, 상기 제2 더미 출력 패드와 상기 제2 더미 트랜지스터의 일 단을 연결하는 제5 배선 및 상기 제3 더미 출력 패드와 상기 제3 더미 트랜지스터의 일 단을 연결하는 제6 배선의 길이는 상호 동일한 표시 장치.
  10. 제9 항에 있어서,
    상기 제1 내지 제3 더미 출력 패드들은 평행사변형 및 삼각형 중 어느 하나의 형상을 가지는 표시 장치.
  11. 제9 항에 있어서,
    상기 제1 내지 제3 배선의 길이는 상기 제4 내지 제6 배선의 길이보다 긴 표시 장치.
  12. 제9 항에 있어서,
    상기 칩 실장 영역은 상기 더미 트랜지스터부와 연결되는 더미 입력 패드부를 포함하고,
    상기 더미 입력 패드부는 복수의 그라운드 배선들과 연결되는 표시 장치.
  13. 제12 항에 있어서,
    상기 복수의 그라운드 배선들의 각각의 저항의 크기는 500KΩ 내지 1MΩ인 표시 장치.
  14. 제9 항에 있어서,
    상기 제1 내지 제3 더미 트랜지스터들의 게이트 전극 및 상기 제1 내지 제3 더미 트랜지스터들의 타 단은 플로팅 상태인 표시 장치.
  15. 표시 영역 및 비표시 영역을 포함하는 기판;
    상기 표시 영역 상에 배치되는 복수의 화소들; 및
    상기 비표시 영역 상에 배치되고, 데이터 출력 패드부, 상기 데이터 출력 패드부를 통해 상기 복수의 화소들에 점등 검사 신호를 전달하는 점등 검사용 트랜지스터부, 및 상기 점등 검사용 트랜지스터부와 연결되는 데이터 입력 패드부를 포함하는 칩 실장 영역을 포함하되,
    상기 데이터 출력 패드부는 복수의 행으로 구성된 제1 내지 제3 데이터 출력 패드들을 포함하고, 상기 점등 검사용 트랜지스터부는 하나의 행으로 구성된 제1 내지 제3 점등 검사 트랜지스터들을 포함하고,
    상기 데이터 입력 패드부는 복수의 그라운드 배선들과 연결되고,
    상기 그라운드 배선들 각각은 굴곡을 갖게 형성되고,
    상기 제1 데이터 출력 패드와 상기 제1 점등 검사 트랜지스터의 일 단을 연결하는 제1 배선, 상기 제2 데이터 출력 패드와 상기 제2 점등 검사 트랜지스터의 일 단을 연결하는 제2 배선 및 상기 제3 데이터 출력 패드와 상기 제3 점등 검사 트랜지스터의 일단을 연결하는 제3 배선 중 일부는 굴곡부를 포함하되,
    상기 제1 내지 제3 배선의 길이는 상호 동일한 표시 장치.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020200017182A 2020-02-12 2020-02-12 표시 장치 Active KR102727946B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200017182A KR102727946B1 (ko) 2020-02-12 2020-02-12 표시 장치
US17/116,126 US11495655B2 (en) 2020-02-12 2020-12-09 Display device
CN202110185115.2A CN113257874A (zh) 2020-02-12 2021-02-10 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200017182A KR102727946B1 (ko) 2020-02-12 2020-02-12 표시 장치

Publications (2)

Publication Number Publication Date
KR20210103040A KR20210103040A (ko) 2021-08-23
KR102727946B1 true KR102727946B1 (ko) 2024-11-12

Family

ID=77178301

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200017182A Active KR102727946B1 (ko) 2020-02-12 2020-02-12 표시 장치

Country Status (3)

Country Link
US (1) US11495655B2 (ko)
KR (1) KR102727946B1 (ko)
CN (1) CN113257874A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117597623A (zh) * 2022-04-24 2024-02-23 京东方科技集团股份有限公司 一种面板、母板及显示装置
CN114898662B (zh) * 2022-05-06 2023-09-26 武汉天马微电子有限公司 模组及基板
KR20240029650A (ko) * 2022-08-26 2024-03-06 삼성디스플레이 주식회사 표시 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4357413B2 (ja) * 2002-04-26 2009-11-04 東芝モバイルディスプレイ株式会社 Ｅｌ表示装置
JP2008003134A (ja) * 2006-06-20 2008-01-10 Mitsubishi Electric Corp 配線構造、及び表示装置
KR101427135B1 (ko) * 2008-10-14 2014-08-07 엘지디스플레이 주식회사 씨오지 타입 액정표시장치용 어레이 기판
KR102227208B1 (ko) * 2014-12-26 2021-03-12 엘지디스플레이 주식회사 디스플레이 장치
KR102381850B1 (ko) 2015-07-30 2022-04-01 엘지디스플레이 주식회사 표시장치
KR102435672B1 (ko) 2017-12-05 2022-08-24 삼성전자주식회사 정전기 방전 보호 회로 및 이를 포함하는 집적 회로
KR102508468B1 (ko) 2018-02-08 2023-03-10 삼성디스플레이 주식회사 표시 장치
KR20210059323A (ko) * 2019-11-15 2021-05-25 엘지디스플레이 주식회사 투명 표시 패널 및 이를 포함하는 투명 표시 장치

Also Published As

Publication number Publication date
KR20210103040A (ko) 2021-08-23
US11495655B2 (en) 2022-11-08
US20210249500A1 (en) 2021-08-12
CN113257874A (zh) 2021-08-13

Similar Documents

Publication Publication Date Title
KR101865007B1 (ko) 플렉서블표시장치
KR102727946B1 (ko) 표시 장치
CN107977109A (zh) 显示装置
KR102493339B1 (ko) 표시 장치 및 그것의 제조 방법
CN107845642A (zh) 显示装置
KR20200136546A (ko) 표시장치
JP5110325B2 (ja) 発光装置及びその製造方法
KR20210053612A (ko) 투명 표시 패널 및 이를 포함하는 투명 표시 장치
KR20210077097A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20210069779A (ko) 터치 센서, 그의 제조 방법, 및 이를 구비한 표시 장치
US8242492B2 (en) Organic light emitting diode display
KR20150062356A (ko) 유기전계발광 표시장치
TW200417953A (en) Electro-optical device, its manufacture method and electronic equipment
KR102702650B1 (ko) 전자 장치, 전자 장치 제조 방법, 및 발광 소자 전이 방법
KR20220109538A (ko) 표시 장치
US11991896B2 (en) Display panel having second substrate with barrier structure for defining open spaces that adjoin adhesive layer
KR20220111766A (ko) 전자 장치
US20210219432A1 (en) Display device
KR102723526B1 (ko) 입력 감지 패널 및 이를 포함하는 표시 장치
CN116264846A (zh) 显示基板及其制备方法、显示装置
US20250143126A1 (en) Display device having detection wires with varied resistance values and manufacturing method of the same
US12340718B2 (en) Electronic device testing method
KR20250025534A (ko) 표시 장치
KR20240119774A (ko) 표시 장치 및 그의 제조 방법
KR20240173260A (ko) 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20200212

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20231011

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20240426

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20231011

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

PX0701 Decision of registration after re-examination

Patent event date: 20240813

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20241105

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20241106

End annual number: 3

Start annual number: 1

PG1601 Publication of registration