[go: up one dir, main page]

KR102727034B1 - 표시 장치 및 제조 방법 - Google Patents

표시 장치 및 제조 방법 Download PDF

Info

Publication number
KR102727034B1
KR102727034B1 KR1020190108938A KR20190108938A KR102727034B1 KR 102727034 B1 KR102727034 B1 KR 102727034B1 KR 1020190108938 A KR1020190108938 A KR 1020190108938A KR 20190108938 A KR20190108938 A KR 20190108938A KR 102727034 B1 KR102727034 B1 KR 102727034B1
Authority
KR
South Korea
Prior art keywords
layer
channel region
insulating layer
oxide semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190108938A
Other languages
English (en)
Other versions
KR20210028318A (ko
Inventor
한재범
박영길
박정화
안나리
정수임
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190108938A priority Critical patent/KR102727034B1/ko
Priority to US16/837,652 priority patent/US11387302B2/en
Priority to CN202010836192.5A priority patent/CN112447856A/zh
Publication of KR20210028318A publication Critical patent/KR20210028318A/ko
Priority to US17/804,748 priority patent/US11997887B2/en
Priority to US18/656,971 priority patent/US20240292678A1/en
Priority to KR1020240153711A priority patent/KR20240162458A/ko
Application granted granted Critical
Publication of KR102727034B1 publication Critical patent/KR102727034B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H01L29/7869—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L27/1214—
    • H01L29/66742—
    • H01L29/78606—
    • H01L29/78696—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/40—Organosilicon compounds, e.g. TIPS pentacene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2101/00—Properties of the organic materials covered by group H10K85/00
    • H10K2101/27—Combination of fluorescent and phosphorescent emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

본 발명의 일 실시예는 기판, 기판 상에 위치하며 무기절연물을 포함하는 제1절연층, 제1절연층 상의 산화물 반도체층, 산화물 반도체층 상에 위치하며, 무기절연물을 포함하는 제2절연층, 및 제2절연층 상의 게이트 전극 상에 위치하며 무기절연물을 포함하는 제3절연층을 포함하며, 산화물 반도체층은, 제1도전화영역, 제2도전화영역, 및 제1도전화영역과 제2도전화영역 사이의 채널영역을 포함하되, 상기 산화물 반도체층의 상기 채널영역 내에서 수식 (1)에 따른 값(HC)이 30% 보다 작은, 표시 장치를 개시한다.

Description

표시 장치 및 제조 방법{Display device and method of manufacturing display device}
본 발명의 실시예들은 표시 장치 및 제조 방법에 관한 것이다.
표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다. 특히 표시 장치의 고해상도 요구 및 대면적의 요구가 증대됨에 따라, 소형화가 가능하고 전압강하에도 영향을 받지 않는 등의 고품질의 박막트랜지스터가 필요하다..
본 발명은 산화물 반도체층을 포함하는 트랜지스터를 구비한 표시 장치 및 그 제조 방법을 제공한다.
본 발명의 일 실시예는, 기판; 상기 기판 상에 위치하며 무기절연물을 포함하는 제1절연층; 상기 제1절연층 상의 산화물 반도체층; 상기 산화물 반도체층 상에 위치하며, 무기절연물을 포함하는 제2절연층; 및 상기 제2절연층 상의 게이트 전극; 상기 게이트 전극 상에 위치하며, 무기절연물을 포함하는 제3절연층;을 포함하며, 상기 산화물 반도체층은, 제1도전화영역, 제2도전화영역, 및 상기 제1도전화영역과 상기 제2도전화영역 사이의 채널영역을 포함할 수 있다.
상기 산화물 반도체층의 수소 농도는 약 5×1020 atom/cm3 내지 약 2×1021 atom/cm3 의 범위 이내이고, 상기 산화물 반도체층의 상기 채널영역 내에서 아래의 수식 (1)에 따른 값(HC)이 30% 보다 작을 수 있다.
HC[%]=(Max-Min)/Avg ×100 -------수식(1)
여기서, Max는 상기 채널영역 내 여러 지점에서 검출된 수소 농도의 최고값을, Min은 상기 채널영역 내 여러 지점에서 검출된 수소 농도의 최소값을, Avg는 상기 채널영역 내 여러 지점에서 검출된 수소 농도의 평균값을 나타낸다.
상기 채널영역의 수소 농도는 약 1×1021 atom/cm3 내지 약 2×1021 atom/cm3 의 범위 일 수 있다.
제2절연층은 산화실리콘층일 수 있다.
상기 제1절연층 또는 상기 제3절연층은, 산화실리콘층 및 질화실리콘층을 포함할 수 있다.
상기 기판과 상기 제1절연층 사이에 개재되는 금속층을 더 포함할 수 있다.
상기 산화물 반도체층은 불소를 함유하며, 상기 산화물 반도체층의 상기 불소의 농도는 약 5×1017 atom/cm3 내지 약 5×1018 atom/cm3의 범위일 수 있다.
상기 금속층은 하부 게이트 전극일 수 있다.
본 발명의 일 실시예는, 기판; 및 상기 기판 상에 배치되는 제1트랜지스터 및 제2트랜지스터;를 포함하고, 상기 제1트랜지스터 및 상기 제2트랜지스터 중 하나는, 채널영역 및 상기 채널영역의 양측에 각각 배치되는 제1도전화영역 및 제2도전화영역을 포함하는 산화물 반도체층; 상기 기판과 상기 산화물 반도체층 사이의 제1절연층; 상기 산화물 반도체층의 상기 채널영역과 중첩하는 게이트 전극; 상기 산화물 반도체층과 상기 게이트 전극 사이의 제2절연층; 및 상기 게이트 전극을 덮는 제3절연층을 포함할 수 있다.
이 경우, 상기 산화물 반도체층의 수소 농도는 약 5×1020 atom/cm3 내지 약 2×1021 atom/cm3 의 범위 이내이고, 상기 산화물 반도체층의 상기 채널영역 내에서 아래의 수식 (1)에 따른 값(HC)이 30% 보다 작을 수 있다. .
HC[%]=(Max-Min)/Avg ×100 -------수식(1)
여기서, Max는 상기 채널영역 내 여러 지점에서 검출된 수소 농도의 최고값을, Min은 상기 채널영역 내 여러 지점에서 검출된 수소 농도의 최소값을, Avg는 상기 채널영역 내 여러 지점에서 검출된 수소 농도의 평균값을 나타낸다.
상기 채널영역의 수소 농도는 약 1×1021 atom/cm3 내지 약 2×1021 atom/cm3 의 범위일 수 있다.
상기 제2절연층은 산화실리콘층을 포함하고, 상기 제1절연층 및 상기 제3절연층은, 산화실리콘층 또는 질화실리콘층을 포함할 수 있다.
상기 기판과 상기 제1절연층 사이에 개재되는 하부 금속층을 더 포함할 수 있다.
상기 하부 금속층은 상기 게이트 전극과 동일한 전압 레벨을 가질 수 있다.
상기 제1트랜지스터 및 상기 제2트랜지스터 중 다른 하나는, 실리콘 트랜지스터를 포함할 수 있다.
본 발명의 다른 실시예는, 기판 상에 무기절연물을 포함하는 제1절연층을 형성하는 공정; 상기 제1절연층 상에 산화물 반도체층을 형성하는 공정; 상기 산화물 반도체층 상에 무기절연물을 포함하는 제2절연층을 형성하는 공정, 상기 제2절연층 상에 게이트 전극을 형성하는 공정; 상기 게이트 전극 상에 무기절연물을 포함하는 제3절연층을 형성하는 공정을 포함하며, 상기 제3절연층을 형성하는 공정은 암모니아-프리 화학기상증착법에 따라 진행되고, 상기 산화물 반도체층은, 제1도전화영역, 제2도전화영역, 및 상기 제1도전화영역과 상기 제2도전화영역 사이의 채널영역을 포함할 수 있다.
그리고, 상기 산화물 반도체층의 상기 채널영역 내에서 아래의 수식 (1)에 따른 값(HC)이 30% 보다 작을 수 있다.
HC[%]=(Max-Min)/Avg ×100 -------수식(1)
여기서, Max는 상기 채널영역 내 여러 지점에서 검출된 수소 농도의 최고값을, Min은 상기 채널영역 내 여러 지점에서 검출된 수소 농도의 최소값을, Avg는 상기 채널영역 내 여러 지점에서 검출된 수소 농도의 평균값을 나타낸다.
상기 채널영역의 수소 농도는 약 1×1021 atom/cm3 내지 약 2×1021 atom/cm3 의 범위 일 수 있다.
상기 제2절연층은 산화실리콘층이고, 상기 산화실리콘층은, 상기 채널영역, 상기 제1도전화영역의 적어도 일부, 상기 제2도전화영역의 적어도 일부를 커버하는. 표시 장치일 수 있다.
상기 산화물 반도체층을 형성하는 공정 전에, 상기 제1절연층에 열을 가하는 공정을 더 포함할 수 있다.
상기 제1절연층을 형성하는 공정 전에, 상기 기판 상에 금속층을 형성하는 단계를 더 포함할 수 있다.
상기 금속층은, 금속을 포함하는 예비층을 형성하는 단계; 및 상기 금속층이 상기 산화물 반도체층의 상기 채널영역과 중첩하도록 상기 예비층을 식각하는 단계;를 포함하되, 상기 식각하는 단계는 불소를 포함하는 가스를 이용할 수 있다.
상기 산화물 반도체층은 불소를 포함하되, 상기 불소의 농도는 약 5×1017 atom/cm3 내지 약 5×1018 atom/cm3의 범위일 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들에 따르면 산화물 반도체층의 채널영역에서 유효채널길이를 충분히 확보할 수 있으며, 따라서 표시 장치의 발광다이오드에 전기적으로 연결된 화소회로의 동작 특성을 향상시킬 수 있어, 고품질의 이미지를 제공할 수 있다. 전술한 효과는 예시적인 것으로, 실시예들에 따른 효과는 후술하는 내용을 통해 자세하게 설명한다.
도 1 내지 도 9는 본 발명의 일 실시예에 따른 표시 장치에 구비되는 산화물 트랜지스터를 형성하는 공정을 나타낸다.
도 10은 본 발명의 일 실시예에 따른 산화물 트랜지스터에 구비된 산화물 반도체층을 개략적으로 나타낸 평면도이다.
도 11은 본 발명의 일 실시예에 따른 산화물 트랜지스터의 수소 또는 불소의 농도를 측정하기 위한 이차이온질량분석기를 개략적으로 나타낸다.
도 12는 본 발명의 일 실시예에 따른 표시 장치에 포함된 어느 하나의 화소의 등가회로도이다
도 13은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 단면도이다.
도 14는 본 발명의 일 실시예에 따른 표시 장치에 포함된 산화물 트랜지스터에 대한 SIMS 검출 결과로서, 산화물 트랜지스터의 일부 물질의 분석 결과를 나타낸 그래프이다.
도 15는 본 발명의 일 실시예에 따른 표시 장치에 포함된 산화물 트랜지스터 중 산화물 반도체층에 포함된 수소 농도를 나타낸 그래프이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
이하의 실시예에서, X축, Y축 및 Z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, X축, Y축 및 Z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
본 발명의 실시예들에 따른 표시 장치는 화상을 표시하는 장치로서, 이하에서는 설명의 편의 상 유기 발광 표시 장치인 예에 대하여 설명하지만, 본 발명의 표시 장치는 이에 제한되지 않는다. 예컨대, 표시 장치는 무기 EL 표시 장치(Inorganic Light Emitting Display) 등일 수 있음은 물론이다.
도 1 내지 도 9는 본 발명의 일 실시예에 따른 표시 장치에 구비되는 산화물 트랜지스터를 형성하는 공정을 나타낸다.
도 1을 참조하면, 기판(100) 상에 금속층(105)을 형성할 수 있다. 기판(100)은 글래스재 또는 고분자 수지를 포함할 수 있다. 예컨대, 기판(100)은 SiO2를 주성분으로 하는 글래스재를 포함할 수 있다.
금속층(105)은 금속을 포함하는 예비층을 형성한 후, 예비층을 에칭(예컨대, 드라이 에칭)하여 소정의 폭과 길이를 갖는 금속층(105)을 형성할 수 있다. 식각은 불소를 포함하는 가스를 이용할 수 있다. 일 실시예로, 금속층(105)은 알루미늄(Al), 몰리브덴(Mo), 구리(Cu), 티타늄(Ti)을 포함하며, 전술한 물질을 포함하는 단층 또는 다층을 포함할 수 있다. 금속층(105)은 전술한 물질을 포함하는 예비층을 기판(100) 상에 형성한 후 이를 에칭하여 형성할 수 있다. 예컨대, 금속층(105)은 육불화황(SF6)을 이용한 드라이 에칭을 통해 패터닝될 수 있다.
금속층(105)은 후술할 공정에서 형성될 산화물 반도체층(120, 도 4)의 적어도 일부와 중첩할 수 있다. 일 실시예로, 도 4는 금속층(105)이 산화물 반도체층(120)과 전체적으로 커버하는 것을 도시하고 있으나, 다른 실시예로서 금속층(105)은 산화물 반도체층(120)의 일부, 예컨대 채널영역과 중첩할 수 있다. 금속층(105)은 산화물 반도체층(120)에 입사하는 빛을 차단하거나, 소정의 전압(예컨대, 게이트 전압)을 가져 산화물 반도체층(120)의 게이트 전극으로서의 기능을 수행할 수 있다.
도 2를 참조하면, 기판(100) 상에 하부 절연층(110)을 형성할 수 있다. 하부 절연층(110)은 무기절연물을 포함할 수 있으며, 화학기상증착법에 의해 형성될 수 있다. 예컨대 하부 절연층(110)은 플라즈마를 사용한 PECVD(plasma enhanced chemical vapor deposition)법에 의해 증착될 수 있다. 또는, 하부 절연층(110)은 APCVD(atmospheric pressure CVD)법, LPCVD(low pressure CVD)법과 같은 다양한 증착 방법에 의해 증착될 수 있다.
하부 절연층(110)은 산화실리콘, 질화실리콘, 또는/및 산질화실리콘을 포함할 수 있다. 하부 절연층(110)은 전술한 물질을 포함하는 단일 층 또는 다층 구조를 가질 수 있다. 예컨대, 하부 절연층(110)은 질화실리콘층과 산화실리콘층의 이층 구조를 가질 수 있다.
질화실리콘층은 산화실리콘층에 비하여 상대적으로 수소의 함량이 많은 절연층으로서, 일 실시예에 따른 PECVD법에 의한 질화실리콘층의 형성 공정은 다음과 같다.
피증착체인 기판(100)을 챔버에 넣고 플라즈마 분위기를 형성할 수 있다. 질화실리콘층은 실란(SiH4) 및 암모니아(NH3)에 의해 형성될 수 있다. 일 실시예로, 질화실리콘층의 형성시 사용되는 성막 가스는, 질소분자(N2), 실란 및 암모니아를 포함할 수 있다. 플라즈마에 의해 실란은 실리콘(Si)과 수소(H)로 분해된다. 또한 암모니아는 질소(N)와 수소(H)로 분해된다. 이렇게 분해된 각각의 원자는 기판(100)에 떨어지고, 떨어진 각각의 원자가 기판(100)의 표면온도에 의해 반응하면서, 기판(100) 상에 질화실리콘층이 형성될 수 있다.
산화실리콘층은 실란 및 산화질소(N2O)를 이용한 PECVD법에 의해 형성될 수 있으며, 이 경우 산화실리콘층은 수소(H)를 함유할 수 있다. 또는, 산화실리콘층은 불화 실리콘 및 산소를 포함하는 성막 가스를 이용하여 형성될 수 있다. 불화 실리콘은 예컨대 사불화 실리콘(SiF4), 육불화 디실리콘(Si2F6) 등을 사용할 수 있다. 불화 실리콘을 포함하는 성막 가스를 이용하는 경우, 산화실리콘층은 불소(F)를 포함할 수 있다.
일부 실시예에서, 실란 및 산화질소(N2O)를 이용하여 형성되는 산화실리콘층도, 전술한 수소(H)에 불소(F)를 포함할 수 있다. 이 경우, 불소(F)는 전술한 금속층(105)의 에칭시 사용되는 육불화황(SF6) 가스로부터 기인된 것이거나, PECVD 공정시 사용되는 챔버의 클리닝 또는 시즈닝(seasoning) 공정에서 기인된 것일 수 있다.
도 3을 참조하면, 하부 절연층(110)이 형성된 후에 열처리 공정을 진행할 수 있다. 하부 절연층(110)은 수소(H)를 포함할 수 있으며, 수소, 수산기, 또는 수분 등은 후술할 산화물 반도체층에 영향을 줄 수 있기에 사전에 열처리 공정을 통해 그 함유량을 줄일 수 있다.
전술한 열처리 공정을 통해, 하부 절연층(110)에 포함된 수소(H) 또는/및 불소(F)를 제거할 수 있다. 열처리 공정은 약 400°C 보다 큰 온도, 예컨대 460°C의 온도에서 약 1시간 정도 진행될 수 있으며, 전술한 열처리 공정을 통해 하부 절연층(110)의 수소(H) 또는/및 불소(F)의 함유량이 감소할 수 있다.
도 4를 참조하면, 하부 절연층(110) 상에 산화물 반도체층(120)을 형성한다. 산화물 반도체층(120)은 Zn 산화물계 물질로, Zn 산화물, In-Zn 산화물, Ga-In-Zn 산화물 등을 포함할 수 있다. 예를 들어, 산화물 반도체층(120)은 ZnO에 인듐(In), 갈륨(Ga), 주석(Sn)과 같은 금속이 함유된 IGZO(In-Ga-Zn-O), ITZO(In-Sn-Zn-O), 또는 IGTZO(In-Ga-Sn-Zn-O) 반도체일 수 있다.
일 실시예로, 산화물 반도체층(120)은 In-Ga-Zn-O계 산화물 타겟을 이용하여 스퍼터링법에 의해 형성될 수 있다. 산화물 반도체층은 예컨대, 비활성기체(예, 아르곤) 분위기, 산소 분위기, 또는 비활성기체와 산소를 포함하는 혼합 분위기에서 스퍼터링법에 의해 형성할 수 있다.
도 5를 참조하면, 산화물 반도체층(120) 상에 중간 절연층(130)을 형성할 수 있다. 중간 절연층(130)은 무기절연물을 포함할 수 있다. 중간 절연층(130)은 후술할 게이트 전극과 산화물 반도체층(120) 사이에 개재되는 일종의 게이트절연층일 수 있다.
중간 절연층(130)은 기판(100)을 전체적으로 커버하도록 형성될 수 있다. 예컨대, 중간 절연층(130)에 의해 산화물 반도체층(120, 도 3)의 상면이 전체적으로 커버될 수 있다. 중간 절연층(130)은 무기절연물을 포함할 수 있는데, 중간 절연층(130)이 질화실리콘층을 포함하는 경우, 질화실리콘층은 앞서 설명한 바와 같이 상대적으로 수소이 함량이 많으므로, 중간 절연층(130)의 형성 공정에서 그 아래의 산화물 반도체층(120)이 전체적으로 도전화될 수 있으며, 이 경우 트랜지스터의 활성층으로의 역할을 기대하기 어렵다. 따라서, 중간 절연층(130)은 산화실리콘층을 포함하도록 형성될 수 있다.
중간 절연층(130)은 앞서 도 2를 참조하여 설명한 하부 절연층(110)의 형성공정과 마찬가지로, 화학기상증착법, 예컨대 PECVD, APCVD, LPCVD 등에 의해 형성될 수 있으며, 그 구체적 형성 공정은 앞서 설명한 바와 같다.
도 6을 참조하면, 중간 절연층(130) 상에 게이트 전극(140)을 형성한다. 게이트 전극(140)은 알루미늄(Al), 몰리브덴(Mo), 구리(Cu), 티타늄(Ti)을 포함하며, 전술한 물질을 포함하는 단층 또는 다층을 포함할 수 있다. 게이트 전극(140)은 산화물 반도체층(120)의 일부와 중첩할 수 있다.
도 7을 참조하면, 게이트 전극(140) 상에 상부 절연층(150)을 형성할 수 있다. 상부 절연층(150)은 무기절연물을 포함할 수 있다. 상부 절연층(150)은 산화실리콘, 질화실리콘, 또는/및 산질화실리콘을 포함할 수 있다. 상부 절연층(150)은 전술한 물질을 포함하는 단일 층 또는 다층 구조를 가질 수 있다. 예컨대, 상부 절연층(150)은 질화실리콘층과 산화실리콘층의 이층 구조를 가질 수 있다.
상부 절연층(150)은 앞서 도 2를 참조하여 설명한 하부 절연층(110)을 참조하여 설명한 바와 같이 화학기상증착법, 예컨대 PECVD, APCVD, LPCVD 등에 의해 형성될 수 있다.
상부 절연층(150)의 형성 공정, 예컨대 PECVD법에서 사용되는 가스들로부터 유래된 수소는 산화물 반도체층(120)의 일부를 도체화하는데 기여할 수 있다. 예컨대, 산화물 반도체층(120) 중 게이트 전극(140)과 중첩하지 않는 부분은, 전술한 수소에 의해 도체화될 수 있으며, 산화물 반도체층(120)은 채널영역(121) 및 채널영역(121)의 양측에 배치된 제1 및 제2도전화영역(122, 123)을 포함할 수 있다.
상부 절연층(150)의 형성 공정시 많은 수소가 발생하는 경우, 산화물 반도체층(120) 중 수소에 의해 도체화되는 면적이 증가할 수 있으며, 따라서 채널영역(121)의 길이가 짧아질 수 있다.
이와 같은 문제를 방지하기 위하여, 상부 절연층(150)의 질화실리콘층은 암모니아-프리(NH3 free) PECVD법에 의해 형성될 수 있다. 이 경우, 질화실리콘층은 실란 및 질소분자(N2)를 이용하여 형성될 수 있다. 암모니아-프리(NH3 free) PECVD 법은 전술한 PECVD 법 보다 수소 공급량이 적기 때문에 암모니아-프리(NH3 free) PECVD법으로 형성된 질화실리콘층에 함유된 수소 농도는 상대적으로 작을 수 있으며, 전술한 채널영역(121)의 길이가 짧아지는 문제를 방지할 수 있다.
도 8을 참조하면, 산화물 반도체층(120)의 도체화영역, 예컨대 제1 및 제2도체화영역(122, 123) 중 어느 하나를 노출하는 콘택홀(CNT)을 형성한 후, 어닐링 공정을 수행할 수 있다. 일 실시예로, 어닐링 공정은 약, 350°C 이상, 또는 400°C 이상의 온도에서 수행될 수 있다.
어닐링 공정을 통해 산화물 반도체층(120)의 도전화가 이차적으로 수행될 수 있다. 어닐링 공정 전후에 제1 및 제2도전화영역(122, 123)의 수소의 농도가 달라질 수 있다. 예컨대, 어닐링 공정 후의 제1 및 제2도전화영역(122, 123)의 수소의 농도는, 어닐링 공정 전의 제1 및 제2도전화영역(122, 123)의 수소의 농도 보다 높을 수 있다. 제1 및 제2도전화영역(122, 123) 중 하나는 소스영역에, 다른 하나는 드레인 영역에 해당할 수 있다.
도 9를 참조하면, 제1 및 제2도전화영역(122, 123) 중 적어도 어느 하나와 연결되는 전극층을 형성한다. 일 실시예로, 도 9는 제1 및 제2도전화영역(122, 123) 각각에 접속하는 제1전극층(161) 및 제2전극층(162)을 도시한다. 제1전극층(161) 및 제2전극층(162) 중 하나는 트래지스터의 소스전극에, 다른 하나는 드레인전극에 해당할 수 있다.
제1전극층(161) 및 제2전극층(162)은 알루미늄(Al), 몰리브덴(Mo), 구리(Cu), 티타늄(Ti)을 포함하며, 전술한 물질을 포함하는 단층 또는 다층을 포함할 수 있다. 제1전극층(161) 및 제2전극층(162)은 전술한 물질을 포함하는 층을 형성한 후, 드라이 에칭 등의 공정을 통해 패터닝될 수 있다.
도 10은 본 발명의 일 실시예에 따른 산화물 트랜지스터에 구비된 산화물 반도체층을 개략적으로 나타낸 평면도이다.
도 10을 참조하면, 산화물 반도체층(120)은 채널영역(121), 채널영역(121)의 제1측에 배치된 제1도전화영역(122), 및 채널영역(121)의 제2측에 배치된 제2도전화영역(123)을 포함할 수 있다. 산화물 반도체층(120)은 Zn 산화물계 물질로, Zn 산화물, In-Zn 산화물, Ga-In-Zn 산화물 등을 포함할 수 있다. 예를 들어, 산화물 반도체층(120)은 ZnO에 인듐(In), 갈륨(Ga), 주석(Sn)과 같은 금속이 함유된 IGZO(In-Ga-Zn-O), ITZO(In-Sn-Zn-O), 또는 IGTZO(In-Ga-Sn-Zn-O) 반도체일 수 있다.
제1도전화영역(122) 및 제2도전화영역(123)은 채널영역(121) 보다 수소 농도가 높다. 앞서 도 1 내지 도 9를 참조하여 설명한 공정 중 상부 절연층(150)을 형성하는 공정 및/또는 어닐링 공정을 통해 제1도전화영역(122) 및 제2도전화영역(123)으로 수소가 유입되면서 제1도전화영역(122) 및 제2도전화영역(123)의 수소 농도는 채널영역(121) 보다 높을 수 있다.
산화물 반도체층(120)의 수소 농도는 약 5×1020 atom/cm3 내지 약 2×1021 atom/cm3의 범위일 수 있다. 산화물 반도체층(120) 중 채널영역(121)의 수소 농도는 약 1×1021 atom/cm3 내지 약 2×1021 atom/cm3의 범위일 수 있다.
채널영역(121)에서의 측정 지점 별 수소 농도의 차이가 큰 경우 산화물 트랜지스터를 포함하는 표시 장치의 구동 성능이 크게 저하되어, 표시 장치의 표시 품질을 저하시키는 문제가 있으나, 전술한 공정에 따라 제조된 산화물 반도체층(120)의 채널영역(121)에서, 아래의 수식 (1)에 따른 값(HC)은 30% 보다 작을 수 있다.
HC[%]=(Max-Min)/Avg ×100 -------수식(1)
여기서, Max는 채널영역(121) 내 여러 지점에서 검출된 수소 농도의 최고값을, Min은 채널영역(121) 내 여러 지점에서 검출된 수소 농도의 최소값을, Avg는 채널영역(121) 내 여러 지점에서 검출된 수소 농도의 평균값을 나타낸다. 전술한 조건을 벗어나는 경우, 채널영역(121)의 길이(채널 길이)를 충분히 확보할 수 없으며, 누설전류가 발생하는 것과 같이 표시 장치의 표시 품질을 확보하기 어려울 수 있다. 전술한 수식 (1)에 따른 값(HC)은 보다 적절하게 20% 이하일 수 있다.
전술한 채널영역(121)의 수소 농도는 채널영역(121)의 에지로부터 0.15%정도 내측에 위치하는 영역(121VR)에서 측정되는 것이 바람직할 수 있다. 에지로부터 0.15%의 범위에 해당하는 영역은 수소농도를 측정함에 있어 노이즈가 발생하는 영역이므로, 수소의 농도는 도 10에 표시된 영역(이하 유효 영역이라 함, 121VR) 내에서 측정하는 것이 적절할 수 있다. 유효 영역(121VR)은 채널영역(121)의 에지들로부터 이격되고, 채널영역(121)의 길이(L)의 99.7%에 해당하는 길이를 가지고, 채널영역(121)의 폭(W)의 99.7%에 해당하는 폭을 가질 수 있다. 일 실시예로, 채널영역(121)의 길이(L)는 약 10μm 이하일 수 있다.
일 실시예로, 채널영역(121) 중 유효 영역(121VR)의 수소 농도는 약 5×1020 atom/cm3 내지 약 2×1021 atom/cm3의 범위이며, 유효 영역(121VR)내의 임의의 제1지점에서의 수소 농도는 제2지점에서의 수소 농도의 2배 이하의 값을 가질 수 있다. 예컨대, 채널영역(121) 중 유효 영역(121VR)의 수소 농도는 약 1Х1021 atom/cm3 내지 약 2Х1021 atom/cm3 일 수 있다.
산화물 반도체층(120)은 도 1 내지 도 9를 참조하여 설명한 공정 중 금속층(105)을 형성하는 공정에 의해 불소를 포함할 수 있다. 예컨대, 산화물 반도체층(120)의 채널영역(121)의 불소의 농도는 제1도전화영역(122) 또는 제2도전화영역(123)의 불소의 농도보다 작을 수 있다. 일 실시예로, 채널영역(121)의 불소의 농도는 약 5×1017 atom/cm3 내지 약 5×1018 atom/cm3의 범위를 가질 수 있다.
전술한 수소 및 불소의 농도는 이차이온질량분석기(SIMS: Secondary Ion Mass Spectroscopy)을 통해 측정할 수 있다.
도 11은 본 발명의 일 실시예에 따른 산화물 트랜지스터의 수소 또는 불소의 농도를 측정하기 위한 이차이온질량분석기를 개략적으로 나타낸다.
도 11를 참조하면, 이차이온질량분석기는 챔버(1100), 일차 이온원(1200), 전자 발생원(1300), 이차이온 광학계(1400)를 포함할 수 있다.
일차 이온원(1200)은 이온빔을 생성하고 방출할 수 있다. 일차 이온원(1200)은 챔버(1100) 내에 배치된 샘플, 예컨대 기판(Sub) 상의 산화물 반도체층(OS)을 향해 일차 이온 빔을 방출할 수 있다. 챔버(1100)는 진공상태일 수 있다.
일차 이온원(1200)은 세슘 이온(Cs+)을 포함하는 일차 이온 빔(PB1)을 방출할 수 있다. 일차 이온 빔(PB1)이 샘플에 조사된 이후, 스퍼터링 형상에 의해, 샘플에서 방출되는 이차 이온(SB2)은 이차이온 광학계(1400)로 진행할 수 있다. 일차 이온 빔(PB1)과 이차 이온(SB2)은 샘플, 예컨대 산화물 반도체층(OS)에 수직한 방향을 따라 진행할 수 있다. 예컨대, 일차 이온 빔(PB1)의 채널과 이차 이온(SB2)의 채널인 동축일 수 있다.
전자 발생원(1300)은 스퍼터링 이온에 의한 샘플의 대전(charging)을 방지하기 위하여 전자를 방출할 수 있는 E-건(Electron gun)을 포함할 수 있다.
도 11에 도시된 이차이온질량분석기는 기판(Sub), 예컨대 글라스 기판에 소정의 전압을 부여하는 방식으로, 글래스 기판은 웨이퍼에 비하여 전도성이 작기 때문에, 전자 발생원(1300)을 구비한다고 하더라도 대전(charging)을 방지하는데 한계가 있으며, 이온의 진행 경로가 틀어지는 문제가 야기될 수 있다.
이를 방지하기 위하여, 챔버(1100)의 외곽에는 전자기장(E-field)을 형성하기 위하여 제1 내지 제4와이어부(1501, 1502, 1503, 1504)가 배치될 수 있다. 전자기장은 X축방향 또는 Y축방향, 그리고 Z축 방향을 따라 형성될 수 있다. 전자기장에 의해 대전에 의한 이온 빔, 예컨대 일차 이온 빔 또는 이차 이온의 패스가 왜곡되는 문제를 방지할 수 있다. 일 실시예로, 제1 내지 제4와이어부(1501, 1502, 1503, 1504)는 에나멜선을 포함할 수 있다.
전자 발생원(1300)을 이용한 대전 방지, 및 에나멜선을 통한 빔의 보정에도 불구하고, 기판(Sub)이 글라스 기판을 포함하는 경우, 고전압이 글래스 기판에 인가되면서 글래스에 크랙이 발생하는 문제가 생기거나, 시료의 표면에 대전의 발생이 심화되어 검출 이미지의 왜곡이 발생할 가능성이 있으므로, 설비원에서의 가속 전압을 낮추는 방식을 사용할 수 있다. 예컨대, 이차이온질량분석기에 공급되는 전원의 전압의 절대값은 각각 4kV일 수 있다. 시료, 예컨대 글래스 기판에 인가되는 전압은 -4kV이고, 일차 이온원(1200)에 인가되는 전압은 +4kV일 수 있다.
도 12는 본 발명의 일 실시예에 따른 표시 장치에 포함된 어느 하나의 화소의 등가회로도이다
도 12를 참조하면, 표시 장치의 화소(PX)는. 화소회로(PC) 및 화소회로(PC)에 전기적으로 연결된 발광다이오드, 예컨대 유기발광다이오드(OLED)를 포함할 수 있다.
화소(PX)는 복수의 제1 내지 제7트랜지스터들(T1, T2, T3, T4, T5, T6, T7), 제1커패시터(Cst), 제2커패시터(Cbt), 표시요소로서 유기발광다이오드(OLED), 및 이들에 연결된 신호선들(SL1, SL2, SL3, SL4, EL, DL), 초기화전압선(VIL) 및 전원전압선(PL)을 포함할 수 있다. 다른 실시예로서, 신호선들(SL1, SL2, SL3, SL4, EL, DL) 중 적어도 어느 하나, 초기화전압선(VIL) 및/또는 전원전압선(PL)은 이웃하는 화소들에서 공유될 수 있다. 제1 내지 제7트랜지스터들(T1 내지 T7)은 트랜지스터로 구현될 수 있다. 도 12에서 제1 내지 제7트랜지스터들(T1 내지 T7) 중 제3트랜지스터(T3) 및 제4트랜지스터(T4)는 NMOS(n-channel MOSFET)로 구현되며, 나머지는 PMOS(p-channel MOSFET)으로 구현될 수 있다.
신호선들은 복수의 데이터선(DL)들, 복수의 제1스캔선(SL1)들, 복수의 제2스캔선(SL2)들, 복수의 제3스캔선(SL3)들, 복수의 제4스캔선(SL4)들 및 복수의 발광제어선(EL)들을 포함할 수 있다. 일 실시예로서, 제2스캔선(SL2)은 제1스캔선(SL1)과 연결될 수 있고, 이 경우 제1스캔신호(GP1)는 제2스캔신호(GP2)일 수 있다.
전원전압선(PL)은 제1트랜지스터(T1)에 제1전원전압(ELVDD)을 전달하고, 초기화전압선(VIL)은 제1트랜지스터(T1) 및 유기발광다이오드(OLED)를 초기화하는 초기화전압(Vint)을 화소(PX)로 전달한다.
제1스캔선(SL1), 제2스캔선(SL2), 제3스캔선(SL3), 제4스캔선(SL4), 발광제어선(EL) 및 초기화전압선(VIL)은 일 방향으로 연장되며 상호 이격 배치될 수 있다. 데이터선(DL) 및 전원전압선(PL)은 다른 방향으로 연장되며 상호 이격 배치될 수 있다.
제1트랜지스터(T1)는 제5트랜지스터(T5)를 경유하여 전원전압선(PL)과 연결되고, 제6트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)와 전기적으로 연결된다. 제1트랜지스터(T1)는 구동 트랜지스터로서 역할을 하며, 제2트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(DATA)를 전달받아 유기발광다이오드(OLED)에 구동전류(IOLED)를 공급한다.
제2트랜지스터(T2)는 제1스캔선(SL1) 및 데이터선(DL)에 연결되며, 제5트랜지스터(T5)를 경유하여 전원전압선(PL)과 연결된다. 제2트랜지스터(T2)는 제1스캔선(SL1)을 통해 전달받은 제1스캔신호(GP1)에 따라 턴온되어 데이터선(DL)으로 전달된 데이터신호(DATA)를 노드(N)로 전달하는 스위칭 동작을 수행한다.
제3트랜지스터(T3)는 제4스캔선(SL4)에 연결되며, 제6트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)와 연결된다. 제3트랜지스터(T3)는 제4스캔선(SL4)을 통해 전달받은 제4스캔신호(GN2)에 따라 턴온되어 제1트랜지스터(T1)를 다이오드 연결시킨다.
제4트랜지스터(T4)는 제3스캔선(SL3) 및 초기화전압선(VIL)에 연결되며, 제3스캔선(SL3)을 통해 전달받은 제3스캔신호(GNI)에 따라 턴온되어 초기화전압선(VIL)으로부터의 초기화전압(Vint)을 제1트랜지스터(T1)의 게이트 전극에 전달하여 제1트랜지스터(T1)의 게이트 전극의 전압을 초기화시킨다.
제5트랜지스터(T5) 및 제6트랜지스터(T6)는 발광제어선(EL)에 연결되며, 발광제어선(EL)을 통해 전달받은 발광제어신호(EM)에 따라 동시에 턴온되어 전원전압선(PL)으로부터 유기발광다이오드(OLED)의 방향으로 구동전류(IOLED)가 흐를 수 있도록 전류 경로를 형성한다.
제7트랜지스터(T7)는 제2스캔선(SL2) 및 초기화전압선(VIL)에 연결되며, 제2스캔선(LS2)을 통해 전달받은 제2스캔신호(GP2)에 따라 턴온되어 초기화전압선(VIL)으로부터의 초기화전압(Vint)을 유기발광다이오드(OLED)로 전달하여 유기발광다이오드(OLED)를 초기화시킨다. 제7트랜지스터(T7)는 생략될 수 있다.
제1커패시터(Cst)는 제1전극(CE1) 및 제2전극(CE2)을 포함한다. 제1전극(CE1)은 제1트랜지스터(T1)의 게이트 전극에 연결되고, 제2전극(CE2)은 전원전압선(PL)에 연결된다. 제1커패시터(Cst)는 스토리지 커패시터이다. 제1커패시터(Cst)는 전원전압선(PL) 및 제1트랜지스터(T1)의 게이트 전극의 양단 전압의 차에 대응하는 전압을 저장 및 유지함으로써 제1트랜지스터(T1)의 게이트 전극에 인가되는 전압을 유지할 수 있다.
제2커패시터(Cbt)는 제3전극(CE3) 및 제4전극(CE4)을 포함한다. 제3전극(CE3)은 제1스캔선(SL1) 및 제2트랜지스터(T2)의 게이트 전극에 연결된다. 제4전극(CE4)은 제1트랜지스터(T1)의 게이트 전극 및 제1커패시터(Cst)의 제1전극(CE1)에 연결된다. 제2커패시터(Cbt)는 부스팅 커패시터로서, 제1스캔선(SL1)의 제1스캔신호(GP1)가 제2트랜지스터(T2)를 턴-오프시키는 전압인 경우, 노드(N)의 전압을 상승시켜 블랙을 표시하는 전압(블랙전압)을 감소시킬 수 있다.
유기발광다이오드(OLED)는 전술한 트랜지스터들 및 커패시터들을 포함하는 화소회로(PC)에 전기적으로 연결된다. 유기발광다이오드(OLED)는 화소전극 및 대향전극을 포함하고, 대향전극은 제2전원전압(ELVSS)을 인가받을 수 있다. 유기발광다이오드(OLED)는 제1트랜지스터(T1)로부터 구동전류(IOLED)를 전달받아 발광함으로써 이미지를 표시할 수 있다.
본 실시예에서는 복수의 트랜지스터들(T1 내지 T7) 중 적어도 하나는 산화물 반도체층을 포함하며, 나머지는 실리콘 반도체층을 포함할 수 있다. 구체적으로, 표시장치의 밝기에 직접적으로 영향을 미치는 제1트랜지스터의 경우 높은 신뢰성을 갖는 다결정 실리콘으로 형성된 반도체층을 포함하도록 구성하며, 이를 통해 고해상도의 표시 장치를 구현할 수 있다.
산화물 반도체는 높은 캐리어 이동도(high carrier mobility) 및 낮은 누설전류를 가지므로, 구동 시간이 길더라도 전압 강하가 크지 않다. 즉, 저주파 구동 시에도 전압 강하에 따른 화상의 색상 변화가 크지 않으므로, 저주파 구동이 가능하다. 이와 같이 산화물 반도체의 경우 누설전류가 적은 이점을 갖기에, 제1트랜지스터(T1)의 게이트 전극에 연결되는 제3트랜지스터(T3) 및 제4트랜지스터(T4) 중 적어도 하나를 산화물 반도체로 채용하여 제1트랜지스터(T1)의 게이트 전극으로 흘러갈 수 있는 누설전류를 방지하는 동시에 소비전력을 줄일 수 있다.
도 13은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 단면도이다. 도 13은 표시 장치의 일부영역으로서, 기판(200), 실리콘 반도체를 포함하는 제1트랜지스터(T1)와 제6트랜지스터(T6), 산화물 반도체를 포함하는 제4트랜지스터(T4), 제1커패시터(Cst) 및 제2커패시터(Cbt)를 도시한다.
기판(200)은 글라스재, 세라믹재, 금속재, 또는 플렉서블 또는 벤더블 특성을 갖는 물질을 포함할 수 있다. 기판(200)이 플렉서블 또는 벤더블 특성을 갖는 경우, 기판(200)은 폴리에테르술폰(polyethersulfone), 폴리아릴레이트(polyarylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 및 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)와 같은 고분자 수지를 포함할 수 있다.
버퍼층(210)은 기판(200)의 상면의 평활성을 높이는 역할을 할 수 있으며, 버퍼층(210)은 실리콘산화물, 실리콘질화물, 실리콘산질화물과 같은 무기절연물을 포함할 수 있다.
버퍼층(210) 상에는 실리콘 반도체를 포함하는 제1트랜지스터(T1)의 제1반도체층(AS1) 및 제6트랜지스터(T6)의 제6반도체층(AS6)이 배치될 수 있다. 일 실시예로, 도 13은 제1반도체층(AS1)에 구비된 불순물이 도핑되어 도전성을 띄는 제1고농도불순물영역(B1)과 채널영역(A1)을 도시하며, 제6반도체층(AS6)에 구비되며 고농도로 도핑되어 도전성을 띄는 제1 및 제2고농도불순물영역(B6, C6)과 채널영역(A6)을 도시한다.
제1반도체층(AS1) 및 제6반도체층(AS6) 상에는 각각 제1트랜지스터(T1)의 제1게이트 전극(G1) 및 제6트랜지스터(T6)의 제6게이트 전극(G6)이 위치할 수 있다. 제1반도체층(AS1) 및 제6반도체층(AS6), 그리고 제1게이트 전극(G1) 및 제6게이트 전극(G6) 사이에는 제1절연층(211)이 배치될 수 있다.
제1절연층(211)은 산화물 또는 질화물을 포함하는 무기물을 포함할 수 있다. 예컨대, 제1절연층(211)은 실리콘산화물, 실리콘질화물, 실리콘산질화물, 알루미늄산화물, 티타늄산화물, 탄탈륨산화물, 하프늄산화물 등을 포함할 수 있다.
제1게이트 전극(G1)은 제1반도체층(AS1)의 채널영역(A1)과 중첩하도록 배치되며, 제6게이트 전극(G6)은 제6반도체층(AS6)의 채널영역(A6)과 중첩하도록 배치될 수 있다. 제1게이트 전극(G1) 및 제6게이트 전극(G6)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti) 등을 포함하며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다.
제1게이트 전극(G1) 및 제6게이트 전극(G6)과 동일한 층 상에 제1커패시터(Cst)의 제1전극(CE1) 및 제2커패시터(Cbt)의 제3전극(CE3)이 배치될 수 있다. 제1커패시터(Cst)의 제1전극(CE1) 및 제2커패시터(Cbt)의 제3전극(CE3)은 제1게이트 전극(G1) 및 제6게이트 전극(G6)과 동일한 물질을 포함할 수 있다.
제1게이트 전극(G1) 및 제6게이트 전극(G6) 상에는 제2절연층(212)이 배치될 수 있다. 제2절연층(212)은 산화물 또는 질화물을 포함하는 무기물을 포함할 수 있다. 예컨대, 제2절연층(212)은 실리콘산화물, 실리콘질화물, 실리콘산질화물, 알루미늄산화물, 티타늄산화물, 탄탈륨산화물, 하프늄산화물 등을 포함할 수 있다.
제2절연층(212) 상에는 제1커패시터(Cst)의 제1전극(CE1)과 중첩되도록 제1커패시터(Cst)의 제2전극(CE2)이 배치될 수 있다. 제2전극(CE2)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti) 등을 포함하며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다.
제1커패시터(Cst)의 제2전극(CE2) 상에는 제3절연층(213)이 배치될 수 있다. 제3절연층(213)은 산화물 또는 질화물을 포함하는 무기물을 포함할 수 있다. 예컨대, 제3절연층(213)은 실리콘산화물, 실리콘질화물, 실리콘산질화물, 알루미늄산화물, 티타늄산화물, 탄탈륨산화물, 하프늄산화물 등을 포함할 수 있다.
제1커패시터(Cst)는 제1트랜지스터(T1)와 중첩하여 배치될 수 있다. 예컨대, 제1트랜지스터(T1)의 제1게이트 전극(G1)이 제1커패시터(Cst)의 제1전극(CE1)의기능을 가질 수 있다.
제3절연층(213) 상에는 산화물 반도체를 포함하는 제4트랜지스터(T4)의 제4반도체층(AO4)이 배치될 수 있다. 제4반도체층(AO4)은 도전성을 가지며 서로 이격되어 있는 제1 및 제2도전화영역(B4, C4) 및 이들 사이에 배치된 채널영역(A4)을 포함할 수 있다. 제4반도체층(AO4)은 Zn 산화물, In-Zn 산화물, Ga-In-Zn 산화물 등을 포함할 수 있다.
제4트랜지스터(T4)는 이중 게이트 전극을 구비할 수 있다. 예컨대, 제4트랜지스터(T4)의 제4반도체층(AO4)의 상부에는 제1게이트 전극(G41)이 배치되고, 제4반도체층(AO4)의 하부에는 제2게이트 전극(G42)이 배치될 수 있다. 제1게이트 전극(G41) 및 제2게이트 전극(G42)은 제4반도체층(AO4)의 채널영역(A4)에 중첩할 수 있다.
제4절연층(214)은 산화물 또는 질화물을 포함하는 무기물을 포함할 수 있다. 예컨대, 제4절연층(214)은 실리콘산화물, 실리콘질화물, 실리콘산질화물, 알루미늄산화물, 티타늄산화물, 탄탈륨산화물, 하프늄산화물 등을 포함할 수 있다.
제1게이트 전극(G41) 및 제2게이트 전극(G42)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti) 등을 포함하며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다.
제5절연층(215)은 제4트랜지스터(T4)를 커버할 수 있다. 제5절연층(215) 상에는 전원전압선(PL) 및 제1연결전극(267)이 배치될 수 있다. 제5절연층(215)은 산화물 또는 질화물을 포함하는 무기물을 포함할 수 있다. 예를 들어, 제5절연층(215)은 실리콘산화물, 실리콘질화물, 실리콘산질화물, 알루미늄산화물, 티타늄산화물, 탄탈륨산화물, 하프늄산화물 등을 포함할 수 있다.
전원전압선(PL) 및 제1연결전극(267)은 비교적 도전성이 높은 물질로 구비될 수 있다. 전원전압선(PL) 및 제1연결전극(267)은 알루미늄(Al), 구리(Cu), 티타늄(Ti)등을 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다. 일부 실시예에서, 전원전압선(PL) 및 제1연결전극(267)은 순차적으로 배치된 티타늄, 알루미늄, 및 티타늄(Ti/Al/Ti)의 삼중 층의 적층 구조를 가질 수 있다. 제1연결전극(267)은 콘택홀을 통해 제6반도체층(AS6)과 연결될 수 있다.
전원전압선(PL) 및 제1연결전극(267) 상에는 평탄화층인 제6절연층(216)이 배치될 수 있다. 제6절연층(216)은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등의 유기물을 포함할 수 있다. 또는, 제6절연층(216)은 무기물을 포함할 수 있다. 제6절연층(216)은 제1트랜지스터(T1), 제6트랜지스터(T6), 및 제4트랜지스터(T4)를 덮는 보호막 역할을 하며, 제6절연층(216)의 상부는 평탄할 수 있다. 제6절연층(216)은 단층 또는 다층으로 구비될 수 있다.
제6절연층(216) 상에는 데이터선(DL) 및 제2연결전극(277)이 배치될 수 있다. 데이터선(DL)은 전원전압선(PL)과 일부 중첩되어 배치될 수 있다. 제2연결전극(277)은 제6절연층(216)에 정의된 콘택홀을 통해 제1연결전극(267)과 연결될 수 있다. 데이터선(DL) 및 제2연결전극(277)은 금속, 전도성 산화물 등 도전성 물질로 구비될 수 있다. 예를 들어, 데이터선(DL) 및 제2연결전극(277)은 알루미늄(Al), 구리(Cu), 티타늄(Ti)을 포함하며, 전술한 물질을 포함하는 단층 또는 다층을 포함할 수 있다. 일 실시예로, 데이터선(DL) 및 제2연결전극(277)은 순차적으로 배치된 티타늄, 알루미늄, 및 티타늄(Ti/Al/Ti)의 삼중 층의 적층 구조를 가질 수 있다. 데이터선(DL) 및 제2연결전극(277) 상부에 제7절연층(217)이 배치될 수 있다.
제7절연층(217) 상에는 유기발광다이오드(OLED)가 배치될 수 있다. 유기발광다이오드(OLED)는 화소전극(310), 대향전극(330) 및 그 사이에 개재되며 발광층을 포함하는 중간층(320)을 포함할 수 있다.
화소전극(310)은 제7절연층(217)에 정의된 콘택홀을 통해 제2연결전극(277)에 연결되고, 제2연결전극(277) 및 제1연결전극(267)에 의해 제6트랜지스터(T6)에 연결될 수 있다.
제7절연층(217) 상부에는 화소정의막으로서, 제8절연층(218)이 배치될 수 있다. 제8절연층(218)은 각 화소들에 대응하는 개구(218OP)를 가짐으로써 화소의 발광영역을 정의하는 역할을 할 수 있다. 또한, 제8절연층(218)은 화소전극(310)의 가장자리와 화소전극(310) 상부의 대향전극(330)과의 사이의 거리를 증가시킴으로써 화소전극(310)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 한다. 제8절연층(218)은 예를 들어, 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
화소전극(310)은 제7절연층(217) 상에 배치되며, 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 화소전극(310)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 또 다른 실시예로, 화소전극(310)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다.
유기발광다이오드(OLED)의 중간층(320)은 발광층을 포함한다. 발광층은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 발광층은 적색 발광층, 녹색 발광층 또는 청색 발광층일 수 있다. 또는 발광층은 백색광을 방출할 수 있도록 적색 발광층, 녹색 발광층 및 청색 발광층이 적층된 다층 구조를 갖거나, 적색 발광 물질, 녹색 발광 물질 및 청색 발광 물질을 포함한 단일층 구조를 가질 수 있다. 일 실시예로, 중간층(320)은 발광층의 아래에 배치된 제1기능층 및/또는 발광층의 위에 배치된 제2기능층을 포함할 수 있다. 제1기능층 및/또는 제2기능층은 복수의 화소전극(310)들을 커버하도록 일체로 형성되거나, 복수의 화소전극(310)들 각각에 대응하도록 패터닝될 수 있다
제1기능층은 단층 또는 다층일 수 있다. 예컨대 제1기능층이 고분자 물질로 형성되는 경우, 제1기능층은 단층구조인 홀 수송층(HTL: Hole Transport Layer)으로서, 폴리에틸렌 디히드록시티오펜(PEDOT: poly-(3,4)-ethylene-dihydroxy thiophene)이나 폴리아닐린(PANI: polyaniline)으로 형성할 수 있다. 제1기능층이 저분자 물질로 형성되는 경우, 제1기능층은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다.
제2기능층은 선택적(optional)으로 구비될 수 있다. 예컨대, 제1기능층과 발광층을 고분자 물질로 형성하는 경우, 유기발광다이오드의 특성이 우수해지도록 하기 위해, 제2기능층을 형성하는 것이 바람직하다. 제2기능층은 단층 또는 다층일 수 있다. 제2기능층은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
대향전극(330)은 중간층(320)을 사이에 두고 화소전극(310)과 마주보도록 배치된다. 대향전극(330)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(330)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(330)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 대향전극(330)은 중간층(320)과 제8절연층(218)의 상부에 배치될 수 있다. 대향전극(330)은 표시영역(DA)에서 복수의 유기발광다이오드(OLED)들에 있어 일체(一體)로 형성되어 복수의 화소전극(310)들에 대향하는 공통전극일 수 있다.
유기발광다이오드(OLED) 상부에는 박막봉지층(미도시) 또는 밀봉기판(미도시)이 배치되어 이러한 유기발광다이오드를 덮어 이들을 보호하도록 할 수 있다. 박막봉지층(미도시)은 표시영역(DA)을 덮으며 표시영역(DA) 외측까지 연장될 수 있다. 이러한 박막봉지층은 적어도 하나의 무기물로 구비된 무기봉지층 및 적어도 하나의 유기물로 구비된 유기봉지층을 포함할 수 있다. 일부 실시예에서, 박막봉지층은 제1무기봉지층/유기봉지층/제2무기봉지층이 순차적으로 적층된 구조를 포함할 수 있다. 밀봉기판(미도시)은 기판(100)과 마주보도록 배치되며, 표시영역(DA) 외측에서 기판(200)과 실런트 또는 프릿 등의 밀봉부재에 의해서 접합될 수 있다.
도 13에 도시된 제4트랜지스터(T4)는 앞서 도 1 내지 도 9를 참조하여 설명한 공정을 통해 형성될 수 있다. 제4트랜지스터(T4)의 제2게이트 전극(G42)은 도 9에서의 금속층(105)에 대응할 수 있고, 제4트랜지스터(T4)의 제1게이트 전극(G41)은 도 9에서의 게이트 전극(140)에 대응할 수 있으며, 이들 사이의 절연층들은 각각 도 9에서 설명한 절연층들에 대응할 수 있다. 제4트랜지스터(T4)를 형성하는 그 구체적 공정은 앞서 도 1 내지 도 9를 참조하여 설명한 내용과 동일하다.
도 14는 본 발명의 일 실시예에 따른 표시 장치에 포함된 산화물 트랜지스터에 대한 SIMS 검출 결과로서, 산화물 트랜지스터의 일부 물질의 분석 결과를 나타낸 그래프이다.
산화물 트랜지스터의 산화물 반도체층은 도 9 또는 도 13에 도시된 바와 그 위와 아래에 각각 절연층이 형성될 수 있다. 산화물 반도체층을 중심으로 그 위와 아래에 각각 절연층이 포함된 시료에 대한 이차이온질량분석을 진행하면, 도 14에 도시된 바와 같은 그래프를 얻을 수 있다.
도 14는, IGZO를 포함하는 산화물반도체층의 위와 아래에 각각 실리콘을 포함하는 절연층을 형성한 시료에 대해 이차이온질량분석을 진행한 그래프로서, 스퍼터링 시간에 따른 이차 이온의 강도를 나타낸다. 이차이온질량분석은 시료의 깊이 방향으로 진행되기에, 스퍼터링 시간에 따른 이차 이온의 강도를 통해 시료의 계면을 확인할 수 있다.
도 14를 참조하면, 산화물 반도체층에 구비된 금속을 포함하는 금속산화물, 예컨대 산화갈륨(GaO) 또는 산화인듐(InO)은 산화물반도체층에 해당하는 영역에서 강도가 크게 나타날 수 있다. 반면, 산화물반도체층의 위와 아래에 각각 형성된 절연층은 실리콘을 포함하기에, 실리콘의 강도가 크게 나타나는 영역은 절연층에 해당하는 영역으로 이해할 수 있다.
이차이온질량분석이 산화물반도체층 및 그 위와 아래에 절연층이 개재된 시료에 대하여 이루어지는바, 산화물 반도체층에 해당하는 영역은, 도 14에 도시된 바와 같은 그래프 상에서 산화갈륨(GaO)의 반폭치에 해당하는 영역으로 정의할 수 있으며, 해당 영역(도 14의 IGZO)을 중심으로 양측은 각각 산화물반도체층의 위에 배치되는 절연층(ILU), 및 아래에 배치되는 절연층(ILO)에 해당할 수 있다.
도 14에서는 산화갈륨(GaO)의 반폭치에 해당하는 영역을 산화물 반도체층에 해당하는 영역으로 정의하였으나, 다른 방법으로 산화인듐(InO)의 반폭치에 해당하는 영역으로 정의할 수 있다.
도 15는 본 발명의 일 실시예에 따른 표시 장치에 포함된 산화물 트랜지스터 중 산화물 반도체층에 포함된 수소 농도를 나타낸 그래프이다.
도 15는 도 1 내지 도 9를 참조하여 설명한 공정과 실질적으로 동일한 공정을 통해 형성되었으나, 차이가 있다면 제1 및 제2도전화영역 중 하나의 도전화영역을 노출하는 콘택홀을 형성한 점에서 다르다. 전술한 공정을 통해 형성된 산화물 반도체층은 IGZO를 포함하도록 제작되었으며, 그 구체적 형상은 도 13를 참조하여 설명한 제4트랜지스터와 같다.
도 15를 참조하면, 일 실시예에 따라 제조된 IGZO를 포함하는 산화물 반도체층의 수소 농도는 채널영역에서 비교적 일정한 값을 보이는 것을 확인할 수 있다. 도 15를 참조하면, 채널영역에서의 수소 농도는 약 1×1021 atom/cm3 내지 약 2×1021 atom/cm3의 범위를 만족하는 것을 확인할 수 있다. 구체적으로 도 15의 그래프는, 약 1.5×1021 atom/cm3 내지 약 2×1021 atom/cm3의 범위를 보여준다. 채널영역에서 전술한 수식 (1)에 따른 값(HC)이 30 [%] 보다 작은 것을 확인할 수 있다. 구체적으로, 도 15의 그래프는 (Max-Min)/Avg ×100 <15 [%]인 것을 보여준다.
본 발명의 비교예로서, 본원의 발명과 다른 공정, 예컨대 2를 참조하여 설명한 공정을 생략하고, 도 6을 참조하여 설명한 상부 절연층(150)의 형성 공정에서 암모니아를 포함하는 성막 가스를 이용하여 제3절연층을 형성한 경우, 채널영역에서 수소 농도의 차이가 (Max-Min)/Avg ×100 >30 [%]이며, 비교예에 따른 산화물 반도체층의 경우 채널영역의 유효 채널 길이가 짧아지므로, 표시 장치를 구동하기에 충분한 스펙을 확보할 수 없다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100, 200: 기판
110: 하부 절연층
120: 산화물 반도체층
130: 중간 절연층
140: 게이트전극
150: 상부 절연층
AO4: 제4반도체층(산화물 반도체층)
G41: 제1게이트 전극
G42: 제2게이트 전극
211: 제1절연층
212: 제2절연층
213: 제3절연층
214: 제4절연층
215: 제5절연층
216: 제6절연층
217: 제7절연층
310: 화소전극
320: 중간층
330: 대향전극

Claims (20)

  1. 기판;
    상기 기판 상에 위치하며 무기절연물을 포함하는 제1절연층;
    상기 제1절연층 상의 산화물 반도체층;
    상기 산화물 반도체층 상에 위치하며, 무기절연물을 포함하는 제2절연층; 및
    상기 제2절연층 상의 게이트 전극;
    상기 게이트 전극 상에 위치하며, 무기절연물을 포함하는 제3절연층;을 포함하며,
    상기 산화물 반도체층은,
    제1도전화영역, 제2도전화영역, 및 상기 제1도전화영역과 상기 제2도전화영역 사이의 채널영역을 포함하되,
    상기 산화물 반도체층의 수소 농도는 약 5×1020 atom/cm3 내지 약 2×1021 atom/cm3 의 범위 이내이고, 상기 산화물 반도체층의 상기 채널영역 내에서 아래의 수식 (1)에 따른 값(HC)이 30% 보다 작고,
    상기 채널영역의 수소 농도는 약 1×1021 atom/cm3 내지 약 2×1021 atom/cm3 의 범위이며, 상기 채널영역의 수소 농도는 상기 채널영역의 에지로부터 0.15%만큼 내측으로 이격된 바운더리를 갖는 영역에서 측정된 것인, 표시 장치.
    HC[%]=(Max-Min)/Avg ×100 -------수식(1)
    여기서, Max는 상기 채널영역 내 여러 지점에서 검출된 수소 농도의 최고값을, Min은 상기 채널영역 내 여러 지점에서 검출된 수소 농도의 최소값을, Avg는 상기 채널영역 내 여러 지점에서 검출된 수소 농도의 평균값을 나타낸다.
  2. 삭제
  3. 제1항에 있어서,
    제2절연층은 산화실리콘층인, 표시 장치.
  4. 제1항에 있어서,
    상기 제1절연층 또는 상기 제3절연층은,
    산화실리콘층 및 질화실리콘층을 포함하는, 표시 장치.
  5. 제1항에 있어서,
    상기 기판과 상기 제1절연층 사이에 개재되는 금속층을 더 포함하는, 표시 장치.
  6. 제5항에 있어서,
    상기 산화물 반도체층은 불소를 함유하며,
    상기 산화물 반도체층의 상기 불소의 농도는 약 5×1017 atom/cm3 내지 약 5×1018 atom/cm3의 범위인, 표시 장치.
  7. 제5항에 있어서,
    상기 금속층은 하부 게이트 전극인, 표시 장치.
  8. 기판; 및
    상기 기판 상에 배치되는 제1트랜지스터 및 제2트랜지스터;
    를 포함하고,
    상기 제1트랜지스터 및 상기 제2트랜지스터 중 어느 하나는,
    채널영역 및 상기 채널영역의 양측에 각각 배치되는 제1도전화영역 및 제2도전화영역을 포함하는 산화물 반도체층;
    상기 기판과 상기 산화물 반도체층 사이의 제1절연층;
    상기 산화물 반도체층의 상기 채널영역과 중첩하는 게이트 전극;
    상기 산화물 반도체층과 상기 게이트 전극 사이의 제2절연층; 및
    상기 게이트 전극을 덮는 제3절연층을 포함하되,
    상기 산화물 반도체층의 수소 농도는 약 5×1020 atom/cm3 내지 약 2×1021 atom/cm3 의 범위 이내이고, 상기 산화물 반도체층의 상기 채널영역 내에서 아래의 수식 (1)에 따른 값(HC)이 30% 보다 작고,
    상기 채널영역의 수소 농도는 약 1×1021 atom/cm3 내지 약 2×1021 atom/cm3 의 범위이며, 상기 채널영역의 수소 농도는 상기 채널영역의 에지로부터 0.15%만큼 내측으로 이격된 바운더리를 갖는 영역에서 측정된 것인, 표시 장치.
    HC[%]=(Max-Min)/Avg ×100 -------수식(1)
    여기서, Max는 상기 채널영역 내 여러 지점에서 검출된 수소 농도의 최고값을, Min은 상기 채널영역 내 여러 지점에서 검출된 수소 농도의 최소값을, Avg는 상기 채널영역 내 여러 지점에서 검출된 수소 농도의 평균값을 나타낸다.
  9. 삭제
  10. 제8항에 있어서
    상기 제2절연층은 산화실리콘층을 포함하고, 상기 제1절연층 및 상기 제3절연층은, 산화실리콘층 또는 질화실리콘층을 포함하는, 표시 장치.
  11. 제8항에 있어서,
    상기 기판과 상기 제1절연층 사이에 개재되는 하부 금속층을 더 포함하는, 표시 장치.
  12. 제11항에 있어서,
    상기 하부 금속층은 상기 게이트 전극과 동일한 전압 레벨을 갖는, 표시 장치.
  13. 제8항에 있어서,
    상기 제1트랜지스터 및 상기 제2트랜지스터 중 다른 하나는, 실리콘 트랜지스터를 포함하는, 표시 장치.
  14. 기판 상에 무기절연물을 포함하는 제1절연층을 형성하는 공정;
    상기 제1절연층 상에 산화물 반도체층을 형성하는 공정;
    상기 산화물 반도체층 상에 무기절연물을 포함하는 제2절연층을 형성하는 공정,
    상기 제2절연층 상에 게이트 전극을 형성하는 공정;
    상기 게이트 전극 상에 무기절연물을 포함하는 제3절연층을 형성하는 공정을 포함하며,
    상기 제3절연층을 형성하는 공정은 암모니아-프리 화학기상증착법에 따라 진행되고,
    상기 산화물 반도체층은, 제1도전화영역, 제2도전화영역, 및 상기 제1도전화영역과 상기 제2도전화영역 사이의 채널영역을 포함하고,
    상기 산화물 반도체층의 상기 채널영역 내에서 아래의 수식 (1)에 따른 값(HC)이 30% 보다 작고,
    상기 채널영역의 수소 농도는 약 1×1021 atom/cm3 내지 약 2×1021 atom/cm3 의 범위이며, 상기 채널영역의 수소 농도는 상기 채널영역의 에지로부터 0.15%만큼 내측으로 이격된 바운더리를 갖는 영역에서 측정된 것인, 표시 장치의 제조 방법.
    HC[%]=(Max-Min)/Avg ×100 -------수식(1)
    여기서, Max는 상기 채널영역 내 여러 지점에서 검출된 수소 농도의 최고값을, Min은 상기 채널영역 내 여러 지점에서 검출된 수소 농도의 최소값을, Avg는 상기 채널영역 내 여러 지점에서 검출된 수소 농도의 평균값을 나타낸다.
  15. 삭제
  16. 제14항에 있어서,
    상기 제2절연층은 산화실리콘층이고,
    상기 산화실리콘층은, 상기 채널영역, 상기 제1도전화영역의 적어도 일부, 상기 제2도전화영역의 적어도 일부를 커버하는. 표시 장치의 제조 방법.
  17. 제14항에 있어서,
    상기 산화물 반도체층을 형성하는 공정 전에, 상기 제1절연층에 열을 가하는 공정을 더 포함하는, 표시 장치의 제조 방법.
  18. 제17항에 있어서,
    상기 제1절연층을 형성하는 공정 전에, 상기 기판 상에 금속층을 형성하는 단계를 더 포함하는, 표시 장치의 제조 방법.
  19. 제18항에 있어서,
    상기 금속층을 형성하는 단계는,
    금속을 포함하는 예비층을 형성하는 단계; 및
    상기 금속층이 상기 산화물 반도체층의 상기 채널영역과 중첩하도록 상기 예비층을 식각하는 단계;를 포함하되,
    상기 식각하는 단계는 불소를 포함하는 가스를 이용하는, 표시 장치의 제조 방법.
  20. 제14항에 있어서,
    상기 산화물 반도체층은 불소를 포함하되, 상기 불소의 농도는 약 5×1017 atom/cm3 내지 약 5×1018 atom/cm3의 범위인, 표시 장치의 제조 방법.
KR1020190108938A 2019-09-03 2019-09-03 표시 장치 및 제조 방법 Active KR102727034B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020190108938A KR102727034B1 (ko) 2019-09-03 2019-09-03 표시 장치 및 제조 방법
US16/837,652 US11387302B2 (en) 2019-09-03 2020-04-01 Display device and method of manufacturing display device
CN202010836192.5A CN112447856A (zh) 2019-09-03 2020-08-19 显示装置和制造显示装置的方法
US17/804,748 US11997887B2 (en) 2019-09-03 2022-05-31 Display device and method of manufacturing display device
US18/656,971 US20240292678A1 (en) 2019-09-03 2024-05-07 Display device and method of manufacturing display device
KR1020240153711A KR20240162458A (ko) 2019-09-03 2024-11-01 표시 장치 및 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190108938A KR102727034B1 (ko) 2019-09-03 2019-09-03 표시 장치 및 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020240153711A Division KR20240162458A (ko) 2019-09-03 2024-11-01 표시 장치 및 제조 방법

Publications (2)

Publication Number Publication Date
KR20210028318A KR20210028318A (ko) 2021-03-12
KR102727034B1 true KR102727034B1 (ko) 2024-11-07

Family

ID=74680204

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020190108938A Active KR102727034B1 (ko) 2019-09-03 2019-09-03 표시 장치 및 제조 방법
KR1020240153711A Pending KR20240162458A (ko) 2019-09-03 2024-11-01 표시 장치 및 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020240153711A Pending KR20240162458A (ko) 2019-09-03 2024-11-01 표시 장치 및 제조 방법

Country Status (3)

Country Link
US (3) US11387302B2 (ko)
KR (2) KR102727034B1 (ko)
CN (1) CN112447856A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102727034B1 (ko) 2019-09-03 2024-11-07 삼성디스플레이 주식회사 표시 장치 및 제조 방법
CN115241204A (zh) * 2021-04-23 2022-10-25 川奇光电科技（扬州）有限公司 电子装置
CN113299716B (zh) * 2021-05-21 2023-03-17 武汉华星光电半导体显示技术有限公司 一种显示面板
CN113745254B (zh) * 2021-09-07 2024-11-22 厦门天马显示科技有限公司 显示面板以及显示装置
KR20230089590A (ko) * 2021-12-13 2023-06-21 삼성디스플레이 주식회사 표시장치 및 그 제조방법
CN119451414A (zh) * 2023-07-31 2025-02-14 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100159639A1 (en) 2008-12-19 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
JP2016111351A (ja) 2014-12-02 2016-06-20 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、モジュールおよび電子機器
US20180013008A1 (en) * 2016-07-05 2018-01-11 Samsung Display Co., Ltd. Thin film transistor, a thin film transistor array panel including the same, and a method of manufacturing the same

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6068327U (ja) 1983-10-14 1985-05-15 株式会社コロナ 放熱パネルの保護装置
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5196870B2 (ja) * 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
TWI413260B (zh) * 2008-07-31 2013-10-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2491585B1 (en) * 2009-10-21 2020-01-22 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR20120099450A (ko) * 2009-11-27 2012-09-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8441010B2 (en) * 2010-07-01 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20130136063A (ko) * 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
WO2014025002A1 (en) * 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US20150295058A1 (en) 2012-12-28 2015-10-15 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Thin-film transistor and manufacturing method therefor
KR102131195B1 (ko) 2013-07-16 2020-07-08 삼성디스플레이 주식회사 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
KR102124025B1 (ko) * 2013-12-23 2020-06-17 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
KR20150099319A (ko) 2014-02-21 2015-08-31 주식회사 넥스다임 애플리케이션 개발 환경 제공 프로그램을 기록한 것을 특징으로 하는 컴퓨터로 판독 가능한 기록매체
JP6559444B2 (ja) * 2014-03-14 2019-08-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6086327B2 (ja) 2014-11-28 2017-03-01 日立金属株式会社 セラミック焼結体の製造方法
KR20160122893A (ko) 2015-04-14 2016-10-25 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막 트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법
JP2017162852A (ja) 2016-03-07 2017-09-14 株式会社ジャパンディスプレイ 半導体装置および表示装置
DE112017004584T5 (de) 2016-09-12 2019-07-11 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung und elektronisches Gerät
KR102012009B1 (ko) * 2017-11-03 2019-08-19 주식회사 케이씨씨 연창 구조를 구비한 창틀 및 이를 포함하는 창호
KR20190062695A (ko) * 2017-11-29 2019-06-07 엘지디스플레이 주식회사 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102727034B1 (ko) 2019-09-03 2024-11-07 삼성디스플레이 주식회사 표시 장치 및 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100159639A1 (en) 2008-12-19 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
JP2016111351A (ja) 2014-12-02 2016-06-20 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、モジュールおよび電子機器
US20180013008A1 (en) * 2016-07-05 2018-01-11 Samsung Display Co., Ltd. Thin film transistor, a thin film transistor array panel including the same, and a method of manufacturing the same

Also Published As

Publication number Publication date
KR20210028318A (ko) 2021-03-12
US11997887B2 (en) 2024-05-28
US20240292678A1 (en) 2024-08-29
US11387302B2 (en) 2022-07-12
US20210066424A1 (en) 2021-03-04
US20220293705A1 (en) 2022-09-15
CN112447856A (zh) 2021-03-05
KR20240162458A (ko) 2024-11-15

Similar Documents

Publication Publication Date Title
KR102727034B1 (ko) 표시 장치 및 제조 방법
US20210273032A1 (en) Display apparatus
US10396140B2 (en) Thin film transistor including a vertical channel and display apparatus using the same
US10770484B2 (en) Thin film transistor, a method of manufacturing the same, and a display apparatus including the same
US8541784B2 (en) Organic light-emitting display
US9093405B2 (en) Organic light-emitting display apparatus
US8710503B2 (en) Organic light-emitting display and method of manufacturing the same
KR102414598B1 (ko) 박막트랜지스터, 그를 포함하는 표시 장치 및 그 박막트랜지스터의 제조 방법
WO2014196107A1 (ja) 薄膜トランジスタ素子とその製造方法及び表示装置
US9666599B2 (en) Display device having a multilayered undercoating layer of silicon oxide and silicon nitride
TWI500796B (zh) 鈍化層之製造方法
KR20220148993A (ko) 표시 장치
KR102343148B1 (ko) 디스플레이 장치 및 그 제조방법
KR100749420B1 (ko) 유기 발광 표시 장치
US20120292611A1 (en) Organic light-emitting display apparatus and method of manufacturing the same

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190903

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220810

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20190903

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20231219

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240801

PG1601 Publication of registration