KR102723451B1

KR102723451B1 - Flexible printed circuit board, cof module and electronic device comprising the same

Info

Publication number: KR102723451B1
Application number: KR1020220007506A
Authority: KR
Inventors: 정혜영; 이상규; 임준영
Original assignee: 엘지이노텍 주식회사
Priority date: 2022-01-18
Filing date: 2022-01-18
Publication date: 2024-10-30
Anticipated expiration: 2042-01-18
Also published as: KR20230111541A

Abstract

실시예에 따른 연성 인쇄회로기판은, 칩 실장 영역이 정의되고, 적어도 하나의 홀을 포함하는 기재; 상기 기재 상에 배치되는 회로 패턴; 및 상기 회로 패턴 상의 보호층을 포함하고, 상기 회로 패턴은 제 1 회로 패턴 및 제 2 회로 패턴을 포함하고, 상기 홀과 대응되는 영역에 배치되는 적어도 하나의 홀 형성 영역을 포함하고, 상기 홀 형성 영역에 배치되는 관통홀을 포함하고, 상기 홀 형성 영역과 상기 칩 실장 영역은 이격하여 배치된다.A flexible printed circuit board according to an embodiment comprises: a substrate having a chip mounting area defined therein and including at least one hole; a circuit pattern disposed on the substrate; and a protective layer on the circuit pattern, wherein the circuit pattern includes a first circuit pattern and a second circuit pattern and includes at least one hole forming area disposed in an area corresponding to the hole; and a through hole disposed in the hole forming area, wherein the hole forming area and the chip mounting area are spaced apart from each other.

Description

FLEXIBLE PRINTED CIRCUIT BOARD, COF MODULE AND ELECTRONIC DEVICE COMPRISING THE SAME

실시예는 연성 인쇄회로기판, COF 모듈 및 이를 포함하는 전자디바이스에 관한 것이다. 자세하게, 상기 연성 인쇄회로기판은 COF용 연성 인쇄회로기판일 수 있다.The present invention relates to a flexible printed circuit board, a COF module and an electronic device including the same. In detail, the flexible printed circuit board may be a flexible printed circuit board for COF.

최근 다양한 전자 제품이 얇고, 소형화, 경량화되고 있다. 이에 따라, 전자 제품의 좁은 영역에 고밀도로 반도체 칩을 실장하기 위한 다양한 연구가 진행되고 있다.Recently, various electronic products are becoming thinner, smaller, and lighter. Accordingly, various studies are being conducted to mount semiconductor chips in a high density in a narrow area of electronic products.

그 중에서도, COF(Chip On Film) 방식은 플렉서블 기판을 사용하기 때문에, 플렉서블 디스플레이에 적용될 수 있다. 즉, COF 방식은 다양한 웨어러블 전자기기에 적용될 수 있다는 점에서 각광받고 있다. 또한, COF 방식은 미세한 피치를 구현할 수 있기 때문에, 화소수의 증가에 따른 고해상도의 디스플레이를 구현하는데 사용될 수 있다.Among them, the COF (Chip On Film) method can be applied to flexible displays because it uses a flexible substrate. That is, the COF method is in the spotlight because it can be applied to various wearable electronic devices. In addition, because the COF method can implement a fine pitch, it can be used to implement a high-resolution display as the number of pixels increases.

COF(Chip On Film)는 반도체 칩을 얇은 필름 형태의 연성 인쇄회로기판에 장착하는 방식이다. 예를 들어, 반도체 칩은 직접회로(Integrated Circuit, IC) 칩 또는 대규모 직접회로(Large Scale Integrated circuit, LSI) 칩일 수 있다.COF (Chip On Film) is a method of mounting semiconductor chips on a flexible printed circuit board in the form of a thin film. For example, the semiconductor chip can be an integrated circuit (IC) chip or a large scale integrated circuit (LSI) chip.

한편, 상기 칩은 회로 패턴을 통해 외부의 PCB 및 디스플레이 패널과 연결될 수 있다. 예를 들어, 상기 회로 패턴의 일단 및 타단에는 각각 패드부가 배치되고, 어느 하나의 패드부는 상기 칩의 단자와 전기적으로 연결되고, 다른 하나의 패드부는 상기 PCB 및 디스플레이 패널의 단자와 연결될 수 있다. 이에 따라, 상기 COF를 통해 칩, PCB 및 디스플레이 패널이 전기적으로 연결되고, 상기 회로 패턴을 통해 상기 디스플레이 패널로 신호가 전달될 수 있다.Meanwhile, the chip may be connected to an external PCB and display panel through a circuit pattern. For example, pads may be arranged at one end and the other end of the circuit pattern, respectively, and one pad may be electrically connected to a terminal of the chip, while the other pad may be connected to a terminal of the PCB and display panel. Accordingly, the chip, the PCB, and the display panel may be electrically connected through the COF, and a signal may be transmitted to the display panel through the circuit pattern.

즉, 상기 COF(Chip On Film)의 칩은 금속 단자 상에 배치되어 외부의 PCB 및 디스플레이 패널과 연결될 수 있다.That is, the chip of the COF (Chip On Film) is placed on a metal terminal and can be connected to an external PCB and display panel.

상기 COF(Chip On Film)는 구동하면서 칩 자체에서 열이 발생하고, 이에 의해, 상기 열은 칩 하부의 금속으로 전달되어 외부로 방출된다. 이때, 상기 금속 상부에는 회로패턴을 보호하는 보호층이 배치되는데, 이러한 보호층은 열전도도가 작으므로, 상기 금속으로 전달되는 열이 외부로 방출되지 못하는 문제점이 있다.The above COF (Chip On Film) generates heat from the chip itself when operating, and the heat is transferred to the metal at the bottom of the chip and released to the outside. At this time, a protective layer is placed on the metal to protect the circuit pattern, but since this protective layer has low thermal conductivity, there is a problem in that the heat transferred to the metal cannot be released to the outside.

따라서, 상기 COF 내부의 열이 축적되어 내부 온도가 증가하고, 이에 의해 COF의 칩이 열에 의해 손상되는 문제점이 있다.Therefore, there is a problem that heat accumulates inside the COF, increasing the internal temperature, and thereby damaging the chip of the COF due to the heat.

따라서, 상기와 같은 문제점을 해결할 수 있는 새로운 구조의 연성 인쇄회로기판이 요구된다.Therefore, a new flexible printed circuit board structure that can solve the above problems is required.

실시예는 향상된 신뢰성을 가지는 연성 인쇄회로기판을 제공하고자 한다.The invention seeks to provide a flexible printed circuit board having improved reliability.

실시예에 따른 연성 인쇄회로기판은, 상기 제 1 회로 패턴 및 상기 제 2 회로 패턴이 상기 기재의 동일면 상에 배치된다.A flexible printed circuit board according to an embodiment has the first circuit pattern and the second circuit pattern arranged on the same surface of the substrate.

실시예에 따른 연성 인쇄회로기판은, 상기 제 1 회로 패턴 및 상기 제 2 회로 패턴이 상기 기재의 다른 면 상에 배치된다.A flexible printed circuit board according to an embodiment has the first circuit pattern and the second circuit pattern arranged on different surfaces of the substrate.

실시예에 따른 연성 인쇄회로기판은, 상기 관통홀에서 상기 기재의 측면 및 상기 보호층의 측면이 노출된다.In a flexible printed circuit board according to an embodiment, a side surface of the substrate and a side surface of the protective layer are exposed through the through hole.

실시예에 따른 연성 인쇄회로기판은, 상기 관통홀에서 상기 기재의 측면, 상기 회로패턴의 측면 및 상기 보호층의 측면이 노출된다.In a flexible printed circuit board according to an embodiment, a side surface of the substrate, a side surface of the circuit pattern, and a side surface of the protective layer are exposed through the through hole.

실시예에 따른 연성 인쇄회로기판은, 상기 홀 형성 영역이 서로 이격하는 복수의 홀 형성 영역을 포함한다.A flexible printed circuit board according to an embodiment includes a plurality of hole forming regions spaced apart from each other.

실시예에 따른 연성 인쇄회로기판은, 상기 홀 형성 영역에 복수의 관통홀이 배치된다.A flexible printed circuit board according to an embodiment has a plurality of through holes arranged in the hole forming area.

실시예에 따른 연성 인쇄회로기판은, 상기 관통홀이 5㎜ 이상의 길이 및 5㎜ 이상의 폭으로 형성된다,The flexible printed circuit board according to the embodiment is formed with the through hole having a length of 5 mm or more and a width of 5 mm or more.

실시예에 따른 연성 인쇄회로기판은, 상기 홀 형성 영역과 상기 칩 실장 영역이 1.5㎜ 내지 2.5㎜의 거리로 이격한다.In a flexible printed circuit board according to an embodiment, the hole forming region and the chip mounting region are spaced apart by a distance of 1.5 mm to 2.5 mm.

실시예에 따른 연성 인쇄회로기판은 칩 실장 영역과 이격하여 배치되는 적어도 하나의 관통홀을 포함한다.A flexible printed circuit board according to an embodiment includes at least one through hole spaced apart from a chip mounting area.

이에 따라, 상기 연성 인쇄회로기판 상에 칩이 배치되어 COF 모듈을 구성할 때, 상기 칩에서 발생하는 열은 상기 관통홀을 통해 효과적으로 방출할 수 있다.Accordingly, when a chip is placed on the flexible printed circuit board to form a COF module, heat generated from the chip can be effectively dissipated through the through hole.

즉, 상기 관통홀은 열 방출 홀로 작용할 수 있다.That is, the above through hole can act as a heat dissipation hole.

또한, 상기 관통홀이 칩 실장 영역 외부에 배치되므로, 관통홀의 크기를 구현하고자 하는 크기만큼 크게 구현할 수 있다.In addition, since the through hole is placed outside the chip mounting area, the size of the through hole can be implemented as large as the desired size.

또한, 관통홀에는 기재, 보호층, 회로 패턴이 형성되지 않음으로 연성회로 기판의 평면상 중앙 영역에서 발생한 열을 연성회로 기판의 최외측까지 보내지 않고 상기 연성회로 기판의 상기 관통홀을 통해 중앙 영역에서도 효과적으로 열을 방출 시킬 수 있다. In addition, since no substrate, protective layer, or circuit pattern is formed in the through hole, heat generated in the central area of the flexible circuit board on a plane is not sent to the outermost side of the flexible circuit board, and heat can be effectively released from the central area through the through hole of the flexible circuit board.

이에 따라, 칩에서 발생하는 열을 빠른 시간에 효과적으로 방출할 수 있어, COF 모듈 내부의 온도 증가를 방지할 수 있다.Accordingly, the heat generated from the chip can be effectively released in a short period of time, preventing an increase in temperature inside the COF module.

따라서, 실시예에 따른 연성 인쇄회로기판은 칩의 구동에 따른 열을 외부로 효과적으로 방출할 수 있으므로, 온도 증가에 따른 칩의 구동 특성 저하를 방지할 수 있다.Accordingly, the flexible printed circuit board according to the embodiment can effectively release heat generated by the operation of the chip to the outside, thereby preventing deterioration of the operation characteristics of the chip due to an increase in temperature.

따라서, 실시예에 따른 연성 인쇄회로기판을 포함하는 COF 모듈은 향상된 구동 특성 및 신뢰성을 가질 수 있다.Therefore, a COF module including a flexible printed circuit board according to an embodiment can have improved driving characteristics and reliability.

도 1은 실시예에 따른 연성 인쇄회로기판의 상면도를 도시한 도면이다.
도 2는 실시예에 따른 연성 인쇄회로기판에서 회로패턴을 생략한 상면도를 도시한 도면이다.
도 3 및 도 4는 도 1의 A-A' 영역을 절단한 단면도를 도시한 도면이다.
도 5는 도 1의 B-B' 영역을 절단한 단면도를 도시한 도면이다.
도 6 내지 도 9는 도 1에서 도 2의 C-C' 영역을 절단한 단면도를 도시한 도면들이다.
도 10 내지 도 12는 도 1에서 도 2의 D-D' 영역을 절단한 단면도를 도시한 도면들이다.
도 13은 실시예에 따른 COF 모듈의 상면도를 도시한 도면이다.
도 14는 실시예에 따른 연성인쇄회로기판을 포함하는 COF 모듈의 연결관계를 도시한 단면도이다.
도 15 내지 도 17은 실시예에 따른 연성인쇄회로기판을 포함하는 전자 디바이스에 관한 도면이다. FIG. 1 is a drawing illustrating a top view of a flexible printed circuit board according to an embodiment.
FIG. 2 is a drawing showing a top view of a flexible printed circuit board according to an embodiment with the circuit pattern omitted.
Figures 3 and 4 are cross-sectional views taken along area AA' of Figure 1.
Figure 5 is a drawing showing a cross-sectional view taken along the BB' area of Figure 1.
Figures 6 to 9 are drawings showing cross-sectional views taken along the CC' region of Figures 1 to 2.
Figures 10 to 12 are drawings showing cross-sectional views taken along the DD' region of Figures 1 to 2.
FIG. 13 is a drawing illustrating a top view of a COF module according to an embodiment.
Fig. 14 is a cross-sectional view illustrating the connection relationship of a COF module including a flexible printed circuit board according to an embodiment.
FIGS. 15 to 17 are drawings of electronic devices including flexible printed circuit boards according to embodiments.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the attached drawings. However, the technical idea of the present invention is not limited to some of the embodiments described, but may be implemented in various different forms, and within the scope of the technical idea of the present invention, one or more of the components among the embodiments may be selectively combined or substituted for use.

또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다. In addition, terms (including technical and scientific terms) used in the embodiments of the present invention can be interpreted as having a meaning that can be generally understood by a person of ordinary skill in the technical field to which the present invention belongs, unless explicitly and specifically defined and described, and terms that are commonly used, such as terms defined in a dictionary, can be interpreted in consideration of the contextual meaning of the relevant technology.

또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, “A 및(와) B, C중 적어도 하나(또는 한개이상)”로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나이상을 포함할 수 있다. In addition, the terms used in the embodiments of the present invention are for the purpose of describing the embodiments and are not intended to limit the present invention. In this specification, the singular may also include the plural unless specifically stated in the phrase, and when it is described as “A and (or) at least one (or more) of B, C,” it may include one or more of all combinations that can be combined with A, B, C.

또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다. In addition, in describing components of embodiments of the present invention, terms such as first, second, A, B, (a), (b), etc. may be used. These terms are only intended to distinguish the components from other components, and are not intended to limit the nature, order, or sequence of the components.

그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속＇되는 경우도 포함할 수 있다. In addition, when a component is described as being 'connected', 'coupled' or 'connected' to another component, it may include not only cases where the component is directly connected, coupled or connected to the other component, but also cases where the component is 'connected', 'coupled' or 'connected' by another component between the component and the other component.

또한, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. Additionally, when it is described as being formed or arranged "above or below" each component, above or below includes not only cases where the two components are in direct contact with each other, but also cases where one or more other components are formed or arranged between the two components.

또한 “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.Also, when expressed as “upper or lower,” it can include the meaning of not only the upward direction but also the downward direction based on one component.

이하, 도면들을 참조하여 실시예에 따른 연성 인쇄회로기판, COF 모듈 및 이를 포함하는 전자 디바이스를 설명한다.Hereinafter, a flexible printed circuit board, a COF module, and an electronic device including the same according to an embodiment are described with reference to the drawings.

도 1 및 도 2는 실시예에 따른 연성 인쇄회로기판의 상면도를 도시한 도면이다.FIG. 1 and FIG. 2 are drawings illustrating top views of a flexible printed circuit board according to an embodiment.

도 1 및 도 2를 참조하면, 실시예에 따른 연성 인쇄회로기판(1000)은 기재(100), 상기 기재(100) 상에 배치되는 회로 패턴(200)을 포함할 수 있다.Referring to FIGS. 1 and 2, a flexible printed circuit board (1000) according to an embodiment may include a substrate (100) and a circuit pattern (200) arranged on the substrate (100).

상기 기재(100)는 연성 기판을 포함할 수 있다. 예를 들어, 상기 기재(100)는 폴리이미드(polyimide, PI) 기판일 수 있다. 다만, 실시예는 이에 제한되지 않고, 상기 기재(100) 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 폴리에틸렌 나프탈레이트(polyethylene naphthalate, PEN)와 같은 고분자 물질을 포함할 수 있다. 이에 따라, 상기 기재(100)를 포함하는 연성 인쇄회로기판은 곡선의 디스플레이 장치가 구비된 다양한 전자 디바이스에 사용될 수 있다. 예를 들어, 상기 기재(100)를 포함하는 연성인쇄회로 기판은 플렉서블 특성이 우수함에 따라, 웨어러블 전자 디바이스의 반도체 칩을 실장하는데 적합할 수 있다.The substrate (100) may include a flexible substrate. For example, the substrate (100) may be a polyimide (PI) substrate. However, the embodiment is not limited thereto, and the substrate (100) may include a polymer material such as polyethylene terephthalate (PET) or polyethylene naphthalate (PEN). Accordingly, the flexible printed circuit board including the substrate (100) may be used in various electronic devices equipped with a curved display device. For example, the flexible printed circuit board including the substrate (100) may be suitable for mounting a semiconductor chip of a wearable electronic device because it has excellent flexible characteristics.

상기 기재(100)는 20㎛ 내지 100㎛의 두께를 가질 수 있다. 예를 들어, 상기 기재(100)는 25㎛ 내지 50㎛의 두께를 가질 수 있다. 예를 들어, 상기 기재(100)는 30㎛ 내지 40㎛의 두께를 가질 수 있다. 상기 기재(100)의 두께가 100㎛ 초과하는 경우 상기 연성 인쇄회로기판의 전체적인 두께가 증가할 수 있고, 이에 의해 플렉서블 특성이 저하될 수 있다. 또한, 상기 기재(100)의 두께가 20㎛ 미만인 경우에는 칩을 실장 하는 공정에서 상기 기재(100)에 인가되는 열/압력 등에 취약할 수 있다.The substrate (100) may have a thickness of 20 ㎛ to 100 ㎛. For example, the substrate (100) may have a thickness of 25 ㎛ to 50 ㎛. For example, the substrate (100) may have a thickness of 30 ㎛ to 40 ㎛. If the thickness of the substrate (100) exceeds 100 ㎛, the overall thickness of the flexible printed circuit board may increase, thereby deteriorating the flexible characteristics. In addition, if the thickness of the substrate (100) is less than 20 ㎛, the substrate (100) may be vulnerable to heat/pressure, etc. applied to the substrate (100) during the chip mounting process.

상기 기재(100)는 유효 영역(UA)과 비유효 영역(UA)을 포함할 수 있다. 예를 들어, 상기 유효 영역(AA)은 상기 기재(100)의 중앙 영역일 수 있고, 상기 비유효 영역(UA)은 상기 기재(100)의 가장자리 영역일 수 있다. 즉, 상기 비유효 영역(UA)은 상기 유효 영역(AA)을 둘러싸며 배치될 수 있다.The above-described substrate (100) may include an effective area (UA) and an ineffective area (UA). For example, the effective area (AA) may be a central area of the substrate (100), and the ineffective area (UA) may be an edge area of the substrate (100). That is, the ineffective area (UA) may be arranged to surround the effective area (AA).

상기 유효 영역(AA)은 칩 실장 영역(CA)을 포함할 수 있다. 자세하게, 상기 유효 영역(AA)은 상기 회로 패턴과 연결되는 칩(C)이 실장되는 칩 실장 영역(CA)을 포함할 수 있다.The above effective area (AA) may include a chip mounting area (CA). In detail, the above effective area (AA) may include a chip mounting area (CA) in which a chip (C) connected to the circuit pattern is mounted.

또한, 상기 유효 영역(AA) 상에는 회로 패턴(210, 220)이 배치될 수 있다. 자세하게, 상기 유효 영역(AA)에는 서로 이격하여 배치되고, 다 방향으로 연장하는 복수의 회로 패턴이 배치될 수 있다.In addition, circuit patterns (210, 220) may be arranged on the effective area (AA). In detail, a plurality of circuit patterns that are arranged spaced apart from each other and extend in multiple directions may be arranged on the effective area (AA).

상기 유효 영역(AA)은 상기 연성인쇄회로기판(1000)에서 실제로 사용되는 영역일 수 있다. 즉, 상기 연성인쇄회로기판이 다른 패널 등과 접촉될 때 상기 유효 영역(AA)은 함께 접촉되는 영역일 수 있다.The above effective area (AA) may be an area actually used in the flexible printed circuit board (1000). That is, when the flexible printed circuit board is in contact with another panel, etc., the effective area (AA) may be an area that is in contact together.

상기 비유효 영역(UA)에는 상기 회로 패턴이 배치되지 않을 수 있다. 즉, 상기 회로 패턴의 배치 유무에 따라, 상기 유효 영역(AA)과 상기 비유효 영역(UA)이 구분될 수 있다.The circuit pattern may not be placed in the above-mentioned non-valid area (UA). That is, the valid area (AA) and the non-valid area (UA) can be distinguished depending on whether the circuit pattern is placed or not.

상기 비유효 영역(UA)은 복수의 홀을 포함할 수 있다. 자세하게, 상기 비유효 영역(UA)은 복수의 스프로킷 홀(H)을 포함할 수 있다. 상기 스프로킷 홀(H)에 의해 상기 연성 인쇄회로기판은 롤투롤 방식으로 스프로킷 홀에 의하여 감기거나 풀어질 수 있다. The above-described non-active area (UA) may include a plurality of holes. In detail, the above-described non-active area (UA) may include a plurality of sprocket holes (H). By the sprocket holes (H), the flexible printed circuit board may be rolled or unrolled by the sprocket holes in a roll-to-roll manner.

상기 비유효 영역(UA)은 상기 연성 인쇄회로기판(1000)에서 실제로 사용되지 않는 영역일 수 있다. 즉, 상기 연성인쇄회로기판이 다른 패널 등과 접촉될 때 상기 비유효 영역(UA)은 제거되는 영역일 수 있다.The above-mentioned unused area (UA) may be an area that is not actually used in the flexible printed circuit board (1000). That is, the above-mentioned unused area (UA) may be an area that is removed when the flexible printed circuit board comes into contact with another panel, etc.

자세하게, 상기 연성 인쇄회로기판(1000)은 스프로킷 홀(H)이 형성된 비유효 영역(UA)과 상기 유효 영역(AA)의 경계로 정의되는 컷팅 라인(CL)을 절단한 후, COF 모듈로 가공되어 다양한 전자디바이스에 실장 될 수 있다.In detail, the flexible printed circuit board (1000) is cut along a cutting line (CL) defined as a boundary between an unusable area (UA) where a sprocket hole (H) is formed and an effective area (AA), and then processed into a COF module so that it can be mounted on various electronic devices.

상기 회로 패턴은 배선부 및 패드부를 포함할 수 있다. 또한, 상기 유효 영역(AA)에는 복수의 회로 패턴들이 배치될 수 있다. 자세하게, 상기 유효 영역(AA)에는 제 1 회로 패턴(210) 및 제 2 회로 패턴(220)이 배치될 수 있다.The above circuit pattern may include a wiring portion and a pad portion. In addition, a plurality of circuit patterns may be arranged in the effective area (AA). In detail, a first circuit pattern (210) and a second circuit pattern (220) may be arranged in the effective area (AA).

도 1, 도 3 및 도 4를 참조하면, 상기 제 1 회로 패턴(210)은 제 1 배선부(211), 제 1 패드부(212a) 및 제 2 패드부(212b)를 포함할 수 있다. 자세하게, 상기 제 1 회로 패턴(210)은 상기 칩 실장 영역(CA) 내부에 배치되는 상기 제 1 패드부(212a), 상기 칩 실장 영역(CA) 외부에 배치되는 상기 제 2 패드부(212b) 및 상기 제 1 패드부(212a)와 상기 제 2 패드부(212b) 사이에 배치되고, 상기 제 1 패드부(212a) 및 상기 제 2 패드부(212b)와 연결되는 제 1 배선부(211)를 포함할 수 있다.Referring to FIG. 1, FIG. 3, and FIG. 4, the first circuit pattern (210) may include a first wiring portion (211), a first pad portion (212a), and a second pad portion (212b). In detail, the first circuit pattern (210) may include the first pad portion (212a) disposed inside the chip mounting area (CA), the second pad portion (212b) disposed outside the chip mounting area (CA), and the first wiring portion (211) disposed between the first pad portion (212a) and the second pad portion (212b) and connected to the first pad portion (212a) and the second pad portion (212b).

상기 제 1 배선부(211), 상기 제 1 패드부(212a) 및 상기 제 2 패드부(212b)는 일체로 형성될 수 있다.The above first wiring portion (211), the first pad portion (212a), and the second pad portion (212b) can be formed integrally.

또한, 상기 제 1 배선부(211)는 상기 칩 실장 영역(CA)을 기준으로 제 1 방향(1D)으로 연장하며 배치될 수 있다.In addition, the first wiring portion (211) can be arranged to extend in the first direction (1D) based on the chip mounting area (CA).

상기 제 1 패드부(212a)는 상기 칩 실장 영역에 배치되는 칩과 전기적으로 연결될 수 있다. 또한, 상기 제 2 패드부(212b)는 다른 디스플레이 패널과 전기적으로 연결될 수 있다. 또한, 상기 제 1 배선부(211)는 상기 칩과 상기 디스플레이 패널 사이에서 신호를 전달할 수 있다.The first pad portion (212a) can be electrically connected to a chip placed in the chip mounting area. In addition, the second pad portion (212b) can be electrically connected to another display panel. In addition, the first wiring portion (211) can transmit a signal between the chip and the display panel.

상기 제 1 회로 패턴(210) 상에는 보호층(300)이 배치될 수 있다. 자세하게, 상기 제 1 배선부(211) 상에는 상기 보호층(300)이 배치될 수 있다. 상기 보호층(300)은 상기 제 1 배선부(211)를 감싸면서 배치될 수 있다. 또한, 상기 제 1 패드부(212a) 및 상기 제 2 패드부(212b)에는 상기 보호층(300)이 배치되지 않을 수 있다.A protective layer (300) may be placed on the first circuit pattern (210). In detail, the protective layer (300) may be placed on the first wiring portion (211). The protective layer (300) may be placed while surrounding the first wiring portion (211). In addition, the protective layer (300) may not be placed on the first pad portion (212a) and the second pad portion (212b).

즉, 상기 제 1 배선부(211)는 상기 보호층(300)의 하부에 배치되고, 상기 제 1 패드부(212a) 및 상기 제 2 패드부(212b) 상에는 상기 보호층(300)이 배치되지 않고, 외부로 노출될 수 있다.That is, the first wiring portion (211) is placed below the protective layer (300), and the protective layer (300) is not placed on the first pad portion (212a) and the second pad portion (212b) and can be exposed to the outside.

또한, 도 1 및 도 5를 참조하면, 상기 제 2 회로 패턴(220)은 제 2 배선부(221), 제 3 패드부(222a) 및 제 4 패드부(222b)를 포함할 수 있다. 자세하게, 상기 제 2 회로 패턴(220)은 상기 칩 실장 영역(CA) 내부에 배치되는 상기 제 3 패드부(222a), 상기 칩 실장 영역(CA) 외부에 배치되는 상기 제 4 패드부(222b) 및 상기 제 3 패드부(222a)와 상기 제 4 패드부(222b) 사이에 배치되고, 상기 제 3 패드부(222a)와 상기 제 4 패드부(222b)와 연결되는 제 2 배선부(221)를 포함할 수 있다.In addition, referring to FIG. 1 and FIG. 5, the second circuit pattern (220) may include a second wiring portion (221), a third pad portion (222a), and a fourth pad portion (222b). In detail, the second circuit pattern (220) may include the third pad portion (222a) disposed inside the chip mounting area (CA), the fourth pad portion (222b) disposed outside the chip mounting area (CA), and the second wiring portion (221) disposed between the third pad portion (222a) and the fourth pad portion (222b) and connected to the third pad portion (222a) and the fourth pad portion (222b).

상기 제 2 배선부(221), 상기 제 3 패드부(222a) 및 상기 제 4 패드부(222b)는 일체로 형성될 수 있다.The second wiring portion (221), the third pad portion (222a), and the fourth pad portion (222b) can be formed integrally.

또한, 상기 제 2 배선부(221)는 상기 칩 실장 영역(CA)을 기준으로 제 A2 방향(A2)으로 연장하며 배치될 수 있다. 자세하게, 상기 제 2 배선부(221)는 상기 제 1 방향(1D)과 반대 방향인 제 2 방향(2D)으로 연장하며 배치될 수 있다.In addition, the second wiring portion (221) may be arranged to extend in the A2 direction (A2) based on the chip mounting area (CA). In detail, the second wiring portion (221) may be arranged to extend in the second direction (2D) which is opposite to the first direction (1D).

상기 제 3 패드부(222a)는 상기 칩 실장 영역에 배치되는 칩과 전기적으로 연결될 수 있다. 또한, 상기 제 4 패드부(222b)는 인쇄회로기판과 전기적으로 연결될 수 있다. 또한, 상기 제 2 배선부(221)는 상기 칩과 상기 인쇄회로기판 사이에서 신호를 전달할 수 있다.The third pad portion (222a) can be electrically connected to a chip placed in the chip mounting area. In addition, the fourth pad portion (222b) can be electrically connected to a printed circuit board. In addition, the second wiring portion (221) can transmit a signal between the chip and the printed circuit board.

상기 제 2 회로 패턴(220) 상에는 보호층(300)이 배치될 수 있다. 자세하게, 상기 제 2 배선부(221) 상에는 상기 보호층(300)이 배치될 수 있다. 상기 보호층(300)은 상기 제 2 배선부(221)를 감싸면서 배치될 수 있다. 또한, 상기 제 3 패드부(222a) 및 상기 제 4 패드부(222b)에는 상기 보호층(300)이 배치되지 않을 수 있다.A protective layer (300) may be placed on the second circuit pattern (220). In detail, the protective layer (300) may be placed on the second wiring portion (221). The protective layer (300) may be placed while surrounding the second wiring portion (221). In addition, the protective layer (300) may not be placed on the third pad portion (222a) and the fourth pad portion (222b).

즉, 상기 제 2 배선부(221)는 상기 보호층(300)의 하부에 배치되고, 상기 제 3 패드부(222a) 및 상기 제 4 패드부(222b) 상에는 상기 보호층(300)이 배치되지 않고, 외부로 노출될 수 있다.That is, the second wiring portion (221) is placed below the protective layer (300), and the protective layer (300) is not placed on the third pad portion (222a) and the fourth pad portion (222b) and can be exposed to the outside.

상기 제 1 회로 패턴(210) 및 상기 제 2 회로 패턴(220)은 전기 전도성이 우수한 금속 물질을 포함할 수 있다. 자세하게, 상기 제 1 회로 패턴(210) 및 상기 제 2 회로 패턴(220)은 구리(Cu)를 포함할 수 있다. 다만, 실시예가 이에 제한되는 것은 아니고, 상기 제 1 회로 패턴(210) 및 상기 제 2 회로 패턴(220)은 구리(Cu), 알루미늄(Al), 크롬(Cr), 니켈(Ni), 은(Ag), 몰리브덴(Mo). 금(Au), 티타튬(Ti) 및 이들의 합금 중 적어도 하나의 금속을 포함할 수 있음은 물론이다.The first circuit pattern (210) and the second circuit pattern (220) may include a metal material having excellent electrical conductivity. In detail, the first circuit pattern (210) and the second circuit pattern (220) may include copper (Cu). However, the embodiment is not limited thereto, and the first circuit pattern (210) and the second circuit pattern (220) may include at least one metal among copper (Cu), aluminum (Al), chromium (Cr), nickel (Ni), silver (Ag), molybdenum (Mo), gold (Au), titanium (Ti), and alloys thereof.

이하에서는, 도 3 및 도 4를 참조하여, 실시예에 따른 연성 인쇄회로기판의 회로 패턴의 층구조를 설명한다. 도 3 및 도 4에서는 제 1 회로 패턴(210)을 중심으로 설명하지만, 실시예는 이에 제한되지 않고, 도 3 및 도 4에서 설명되는 층구조에 대한 설명은 제 2 회로 패턴(220)에 동일하게 적용될 수 있다.Hereinafter, the layer structure of the circuit pattern of the flexible printed circuit board according to the embodiment will be described with reference to FIGS. 3 and 4. Although FIGS. 3 and 4 describe the first circuit pattern (210) as the center, the embodiment is not limited thereto, and the description of the layer structure described in FIGS. 3 and 4 can be equally applied to the second circuit pattern (220).

도 3을 참조하면, 상기 제 1 회로 패턴(210)은 다층으로 형성될 수 있다. 자세하게, 상기 제 1 배선부(211) 및 상기 제 1 패드부(212a)는 제 1 금속층(201) 및 제 2 금속층(202)을 포함할 수 있다. 또한, 도 3에 도시되지 않았지만. 상기 제 2 패드부(212b)도 상기 제 1 금속층(201) 및 상기 제 2 금속층(202)을 포함할 수 있다Referring to FIG. 3, the first circuit pattern (210) may be formed in multiple layers. In detail, the first wiring portion (211) and the first pad portion (212a) may include a first metal layer (201) and a second metal layer (202). In addition, although not shown in FIG. 3, the second pad portion (212b) may also include the first metal layer (201) and the second metal layer (202).

상기 제 1 금속층(201)은 상기 제 1 회로 패턴(210)의 씨드층일 수 있다. 자세하게, 상기 제 1 금속층(201)은 상기 기재(100) 상에 구리(Cu) 등의 금속 물질을 이용하여 무전해 도금을 통해 형성되는 씨드층일 수 있다. The first metal layer (201) may be a seed layer of the first circuit pattern (210). In detail, the first metal layer (201) may be a seed layer formed through electroless plating using a metal material such as copper (Cu) on the substrate (100).

또한, 상기 제 2 금속층(202)은 도금층일 수 있다. 자세하게, 상기 제 2 금속층(202)은 상기 제 1 금속층(201)을 씨드층으로 하여 전해도금으로 형성된 도금층일 수 있다.In addition, the second metal layer (202) may be a plating layer. In detail, the second metal layer (202) may be a plating layer formed by electroplating using the first metal layer (201) as a seed layer.

상기 제 1 금속층(201)의 두께는 상기 제 2 금속층(202)의 두께보다 작을 수 있다.The thickness of the first metal layer (201) may be smaller than the thickness of the second metal layer (202).

예를 들어, 상기 제 1 금속층(201)의 두께는 0.7㎛ 내지 2㎛일 수 있고, 상기 제 2 금속층(202)의 두께는 10㎛ 내지 25㎛일 수 있다.For example, the thickness of the first metal layer (201) may be 0.7 µm to 2 µm, and the thickness of the second metal layer (202) may be 10 µm to 25 µm.

상기 제 1 금속층(201) 및 상기 제 2 금속층(202)은 동일한 금속 물질을 포함할 수 있다. 예를 들어, 상기 제 1 금속층(201) 및 상기 제 2 금속층(202)은 구리(Cu)를 포함할 수 있다.The first metal layer (201) and the second metal layer (202) may include the same metal material. For example, the first metal layer (201) and the second metal layer (202) may include copper (Cu).

또한, 상기 제 2 금속층(201) 상에는 접합층(203)이 배치될 수 있다. 자세하게, 상기 접합층(203)은 상기 제 1 금속층(201), 상기 제 2 금속층(202)의 측면 및 상기 제 2 금속층(202)의 상면에 배치될 수 있다. 즉, 상기 접합층(203)은 상기 제 1 금속층(201), 상기 제 2 금속층(202)을 감싸면서 배치될 수 있다.In addition, a bonding layer (203) may be arranged on the second metal layer (201). In detail, the bonding layer (203) may be arranged on the side surfaces of the first metal layer (201), the second metal layer (202), and the upper surface of the second metal layer (202). That is, the bonding layer (203) may be arranged to surround the first metal layer (201) and the second metal layer (202).

상기 접합층(203)은 금속을 포함할 수 있다. 자세하게, 상기 접합층(203)은 주석(Sn)을 포함할 수 있다.The above bonding layer (203) may include a metal. In detail, the above bonding layer (203) may include tin (Sn).

상기 접합층(203)은 0.3㎛ 내지 0.7㎛의 두께로 형성될 수 있다. 상기 접합층(203)은 상기 접합층(203)과 상기 제 2 금속층(202)이 접촉하는 하부면에서 상부면 방향으로 연장하면서 주석의 함량이 높아질 수 있다.The above bonding layer (203) may be formed with a thickness of 0.3 μm to 0.7 μm. The content of tin in the bonding layer (203) may increase as it extends from the lower surface where the bonding layer (203) and the second metal layer (202) come into contact toward the upper surface.

즉, 상기 접합층(203)은 상기 제 2 금속층(202)과 접촉하며 배치되므로, 상기 접합층(203)의 하부면에서 상부면 방향으로 갈수록 주석의 함량이 높아지고, 구리의 함량은 낮아질 수 있다.That is, since the bonding layer (203) is placed in contact with the second metal layer (202), the tin content may increase and the copper content may decrease from the lower surface to the upper surface of the bonding layer (203).

이에 따라, 상기 접합층(203)의 상부면에서 0.1㎛ 내지 0.3㎛의 두께 범위에서는 순수한 주석만이 잔류할 수 있다.Accordingly, only pure tin can remain in the thickness range of 0.1 ㎛ to 0.3 ㎛ on the upper surface of the bonding layer (203).

상기 접합층(203)에 의해 상기 칩, 상기 인쇄회로기판 및 상기 디스플레이 패널의 단자와 상기 제 1 패드부 및 제 2 패드부를 열 및 압력을 통해 용이하게 접착할 수 있다. 즉, 상기 제 1 패드부 및 제 2 패드부에 열 및 압력을 인가하는 경우, 상기 접합층에서 순수한 주석이 잔류하는 상부면이 용융되면서 상기 칩, 상기 인쇄회로기판 및 상기 디스플레이 패널의 단자와 용이하게 접착될 수 있다.The chip, the printed circuit board, and the terminals of the display panel and the first pad portion and the second pad portion can be easily bonded by the bonding layer (203) through heat and pressure. That is, when heat and pressure are applied to the first pad portion and the second pad portion, the upper surface where pure tin remains in the bonding layer melts, thereby easily bonding the chip, the printed circuit board, and the terminals of the display panel.

이에 따라, 상기 접합층(203)은 제 1 패드부(212a)와 분리되지 않고, 제 1 패드부의 일부분이 될 수 있다.Accordingly, the bonding layer (203) may not be separated from the first pad portion (212a) and may become a part of the first pad portion.

상기 제 1 회로 패턴(210)은 2㎛ 내지 25㎛의 두께로 배치될 수 있다. 예를 들어, 상기 제 1 회로 패턴(210)은 5㎛ 내지 20㎛의 두께로 배치될 수 있다. 예를 들어, 상기 제 1 회로 패턴(210)은 7㎛ 내지 15㎛의 두께로 배치될 수 있다.The first circuit pattern (210) may be arranged with a thickness of 2 μm to 25 μm. For example, the first circuit pattern (210) may be arranged with a thickness of 5 μm to 20 μm. For example, the first circuit pattern (210) may be arranged with a thickness of 7 μm to 15 μm.

상기 제 1 회로 패턴(210)은 제조 공정 중 회로 패턴들의 이격을 위해 진행되는 플레쉬에칭(Flash etching)에 의해 제 1 금속층(201)을 에칭하는 공정이 진행되므로, 최종적으로 제조되는 상기 제 1 회로 패턴(211) 및 상기 제 2 회로 패턴(220)은 제조 공정 중 형성되는 상기 제 1 금속층(201), 상기 제 2 금속층(202) 및 상기 접합층(203)의 두께의 합보다 작을 수 있다.Since the first circuit pattern (210) is etched by flash etching to separate the circuit patterns during the manufacturing process, the first metal layer (201) is etched, and thus the first circuit pattern (211) and the second circuit pattern (220) that are finally manufactured may be smaller than the sum of the thicknesses of the first metal layer (201), the second metal layer (202), and the bonding layer (203) that are formed during the manufacturing process.

상기 제 1 회로 패턴(210) 및 상기 제 2 회로 패턴(220)의 두께가 2㎛ 미만인 경우에는 상기 제 1 회로 패턴(210) 및 상기 제 2 회로 패턴(220)의 저항이 증가할 수 있다. 상기 제 1 회로 패턴(210) 및 상기 제 2 회로 패턴(220)의 두께가 25㎛를 초과하는 경우에는 미세패턴을 구현하기 어려울 수 있다.When the thickness of the first circuit pattern (210) and the second circuit pattern (220) is less than 2 ㎛, the resistance of the first circuit pattern (210) and the second circuit pattern (220) may increase. When the thickness of the first circuit pattern (210) and the second circuit pattern (220) exceeds 25 ㎛, it may be difficult to implement a fine pattern.

한편, 상기 기재(100)와 상기 제 1 회로 패턴(210) 및 상기 제 2 회로 패턴(220) 사이에는 버퍼층(205)이 더 배치될 수 있다. 상기 버퍼층(205)은 이종물질인 상기 기재(100)와 상기 제 1 회로 패턴(210) 및 상기 제 2 회로 패턴(220)의 밀착력을 향상시킬 수 있다.Meanwhile, a buffer layer (205) may be further arranged between the substrate (100) and the first circuit pattern (210) and the second circuit pattern (220). The buffer layer (205) may improve the adhesion between the substrate (100) and the first circuit pattern (210) and the second circuit pattern (220), which are heterogeneous materials.

상기 버퍼층(205)은 다층으로 형성될 수 있다. 자세하게, 상기 기재(100) 상에는 제 1 버퍼층(205a) 및 상기 제 1 버퍼층(205a) 상의 제 2 버퍼층(205b)이 배치될 수 있다. 이에 따라, 상기 제 1 버퍼층(205a)은 상기 기재(100)와 접촉하고, 상기 제 2 버퍼층(205b)은 상기 제 1 회로 패턴(201)과 접촉하며 배치될 수 있다.The above buffer layer (205) may be formed in multiple layers. In detail, a first buffer layer (205a) and a second buffer layer (205b) on the first buffer layer (205a) may be arranged on the substrate (100). Accordingly, the first buffer layer (205a) may be arranged in contact with the substrate (100), and the second buffer layer (205b) may be arranged in contact with the first circuit pattern (201).

상기 제 1 버퍼층(205a)은 상기 기재(100)와 밀착력이 좋은 물질을 포함할 수 있다. 예를 들어, 상기 제 1 버퍼층(205a)은 니켈(Ni)을 포함할 수 있다. 또한, 상기 제 2 버퍼층(205b)은 상기 제 1 회로패턴(210)과 밀착력이 좋은 물질을 포함할 수 있다. 예를 들어, 상기 제 2 버퍼층(205b)은 크롬(Cr)을 포함할 수 있다.The first buffer layer (205a) may include a material having good adhesion to the substrate (100). For example, the first buffer layer (205a) may include nickel (Ni). In addition, the second buffer layer (205b) may include a material having good adhesion to the first circuit pattern (210). For example, the second buffer layer (205b) may include chromium (Cr).

상기 제 1 버퍼층(205a) 및 상기 제 2 버퍼층(205b)을 포함하는 상기 버퍼층(205)은 나노미터 단위의 박막두께를 가질 수 있다. 예를 들어, 상기 버퍼층(205)은 20㎚ 이하의 두께를 가질 수 있다.The buffer layer (205) including the first buffer layer (205a) and the second buffer layer (205b) may have a thin film thickness in nanometer units. For example, the buffer layer (205) may have a thickness of 20 nm or less.

상기 버퍼층(205)에 의해 이종 물질인 기재(100)와 상기 제 1 회로 패턴(210)의 밀착력을 향상시킬 수 있으므로, 상기 제 1 회로 패턴(201)의 탈막을 방지할 수 있다.Since the adhesion between the substrate (100), which is a heterogeneous material, and the first circuit pattern (210) can be improved by the buffer layer (205), the peeling of the first circuit pattern (201) can be prevented.

한편, 도 4를 참조하면, 상기 접합층(203)은 제 1 접합층(203a) 및 제 2 접합층(203b)을 포함할 수 있다.Meanwhile, referring to FIG. 4, the bonding layer (203) may include a first bonding layer (203a) and a second bonding layer (203b).

자세하게, 상기 제 1 접합층(203a)은 상기 제 1 배선부(211) 및 상기 제 1 패드부(212a) 상에 배치될 수 있다. 또한, 도면에는 도시되지 않았지만, 상기 제 1 접합층(203a)은 상기 제 2 패드부(212b) 상에도 배치될 수 있다. 즉, 상기 제 1 접합층(203a)은 상기 제 1 회로 패턴(210) 상에 배치될 수 있다.In detail, the first bonding layer (203a) may be disposed on the first wiring portion (211) and the first pad portion (212a). In addition, although not shown in the drawing, the first bonding layer (203a) may also be disposed on the second pad portion (212b). That is, the first bonding layer (203a) may be disposed on the first circuit pattern (210).

또한, 상기 제 2 접합층(203b)은 상기 제 1 패드부(212a) 및 상기 제 2 패드부(212b) 상에만 배치될 수 있다. 즉, 상기 제 2 접합층(203b)에 의해 상기 제 1 배선부(211)와 상기 제 1 패드부(212a) 및 상기 제 2 패드부(212b)는 서로 다른 층 구조를 가질 수 있다.In addition, the second bonding layer (203b) may be placed only on the first pad portion (212a) and the second pad portion (212b). That is, the first wiring portion (211), the first pad portion (212a), and the second pad portion (212b) may have different layer structures due to the second bonding layer (203b).

상기 제 1 접합층(203a)과 상기 제 2 접합층(203b)은 금속을 포함할 수 있다. 자세하게, 상기 제 1 접합층(203a)과 상기 제 2 접합층(203b)은 주석(Sn)을 포함할 수 있다.The first bonding layer (203a) and the second bonding layer (203b) may include metal. In detail, the first bonding layer (203a) and the second bonding layer (203b) may include tin (Sn).

상기 제 1 접합층(203a)과 상기 제 2 접합층(203b)은 서로 다른 두께로 배치될 수 있다. 자세하게, 상기 제 2 접합층(203b)은 상기 제 1 접합층(203a)의 두께보다 클 수 있다.The first bonding layer (203a) and the second bonding layer (203b) may be arranged with different thicknesses. In detail, the second bonding layer (203b) may have a thickness greater than that of the first bonding layer (203a).

예를 들어, 상기 제 1 접합층(203a)은 0.02㎛ 내지 0.06㎛의 박막 두께를 가지고, 상기 제 2 접합층(203b)은 0.2㎛ 내지 0.6㎛의 두께를 가질 수 있다.For example, the first bonding layer (203a) may have a film thickness of 0.02 μm to 0.06 μm, and the second bonding layer (203b) may have a thickness of 0.2 μm to 0.6 μm.

상기 보호층(300)과 상기 제 1 배선부(211) 사이에 상기 접합층이 두껍게 배치되는 경우, 상기 연성 인쇄회로기판을 구부릴 때, 크랙이 발생할 수 있다. 이에 따라, 상기 보호층(300)과 상기 제 1 배선부(211) 사이의 제 1 접합층(231)은 얇은 박막 두께로 형성함으로써, 연성 인쇄회로기판을 구부릴 때 크랙이 발생하는 것을 방지할 수 있다.When the bonding layer is thickly arranged between the protective layer (300) and the first wiring portion (211), cracks may occur when the flexible printed circuit board is bent. Accordingly, the first bonding layer (231) between the protective layer (300) and the first wiring portion (211) is formed with a thin film thickness, thereby preventing cracks from occurring when the flexible printed circuit board is bent.

또한, 상기 제 2 접합층(203b)은 상기 제 2 접합층(203b)과 상기 제 1 접합층(203a)이 접촉하는 하부면에서 상부면 방향으로 연장하면서 주석의 함량이 높아질 수 있다.In addition, the second bonding layer (203b) may have a high tin content as it extends from the lower surface where the second bonding layer (203b) and the first bonding layer (203a) come into contact toward the upper surface.

즉, 상기 제 2 접합층(203b)은 상기 제 2 접합층(203b)의 하부면에서 상부면 방향으로 갈수록 주석의 함량이 높아지고, 구리의 함량은 낮아질 수 있다.That is, the tin content of the second bonding layer (203b) may increase and the copper content may decrease from the lower surface to the upper surface of the second bonding layer (203b).

이에 따라, 상기 제 2 접합층(203b)의 상부면에서 0.1㎛ 내지 0.3㎛의 두께 범위에서는 순수한 주석만이 잔류할 수 있다.Accordingly, only pure tin can remain in the thickness range of 0.1 ㎛ to 0.3 ㎛ on the upper surface of the second bonding layer (203b).

상기 제 2 접합층(203b)에 의해 상기 칩, 상기 인쇄회로기판 및 상기 디스플레이 패널의 단자와 상기 제 1 패드부 및 제 2 패드부를 열 및 압력을 통해 용이하게 접착할 수 있다. 즉, 상기 제 1 패드부 및 제 2 패드부에 열 및 압력을 인가하는 경우, 상기 접합층에서 순수한 주석이 잔류하는 상부면이 용융되면서 상기 칩, 상기 인쇄회로기판 및 상기 디스플레이 패널의 단자와 용이하게 접착될 수 있다.The chip, the printed circuit board, and the terminals of the display panel and the first pad portion and the second pad portion can be easily bonded by the second bonding layer (203b) through heat and pressure. That is, when heat and pressure are applied to the first pad portion and the second pad portion, the upper surface where pure tin remains in the bonding layer melts, thereby easily bonding the chip, the printed circuit board, and the terminals of the display panel.

이에 따라, 상기 제 1 접합층(203a) 및 상기 제 2 접합층(203b)은 제 1 패드부(212a)와 분리되지 않고, 제 1 패드부의 일부분이 될 수 있다.Accordingly, the first bonding layer (203a) and the second bonding layer (203b) may not be separated from the first pad portion (212a) and may become a part of the first pad portion.

한편, 상기 보호층(300)은 상기 제 1 회로 패턴(210) 및 상기 제 2 회로 패턴(220)의 배선부 상에 배치될 수 있다. 자세하게, 상기 보호층(300)은 상기 제 1 배선부(211) 및 상기 제 2 배선부(221)를 감싸면서 배치될 수 있다. 즉, 상기 보호층(300)은 상기 제 1 패드부, 제 2 패드부, 제 3 패드부 및 제 4 패드부를 제외한 상기 제 1 회로 패턴(210) 및 상기 제 2 회로 패턴(220) 상에 배치될 수 있다. Meanwhile, the protective layer (300) may be disposed on the wiring portion of the first circuit pattern (210) and the second circuit pattern (220). In detail, the protective layer (300) may be disposed while surrounding the first wiring portion (211) and the second wiring portion (221). That is, the protective layer (300) may be disposed on the first circuit pattern (210) and the second circuit pattern (220) excluding the first pad portion, the second pad portion, the third pad portion, and the fourth pad portion.

상기 보호층(300)은 솔더페이스트를 포함할 수 있다. 예를 들어, 상기 보호층(300)은 열경화성수지, 열가소성수지, 충전제, 경화제 또는 경화촉진제를 포함하는 솔더페이스트를 포함할 수 있다.The above protective layer (300) may include a solder paste. For example, the above protective layer (300) may include a solder paste including a thermosetting resin, a thermoplastic resin, a filler, a curing agent, or a curing accelerator.

한편, 앞선 설명에서는 제 1 회로 패턴(210) 및 제 2 회로 패턴(220)이 상기 기재(100)의 동일면 상에 배치되는 것을 설명하였으나, 실시예는 이에 제한되지 않는다.Meanwhile, in the above description, it was described that the first circuit pattern (210) and the second circuit pattern (220) are arranged on the same surface of the substrate (100), but the embodiment is not limited thereto.

자세하게, 상기 제 1 회로 패턴(210) 및 상기 제 2 회로 패턴(220)은 상기 기재(100)의 다른면 상에 배치될 수 있다. 예를 들어, 상기 제 1 회로 패턴(210)은 상기 기재(100)의 일면 상에 배치되고, 상기 제 2 회로 패턴(220)은 상기 기재(100)의 일면과 반대되는 타면 상에 배치될 수 있다.In detail, the first circuit pattern (210) and the second circuit pattern (220) may be arranged on different surfaces of the substrate (100). For example, the first circuit pattern (210) may be arranged on one surface of the substrate (100), and the second circuit pattern (220) may be arranged on the other surface opposite to the one surface of the substrate (100).

이에 따라, 상기 디스플레이 패널은 상기 기재(100)의 일면 상에서 상기 칩과 연결되고, 상기 인쇄회로기판은 상기 기재(100)의 타면 상에서 상기 기재(100)의 타면 상에서 상기 칩과 연결될 수 있다.Accordingly, the display panel can be connected to the chip on one side of the substrate (100), and the printed circuit board can be connected to the chip on the other side of the substrate (100).

도 2는 상기 기재(100) 상의 회로 패턴(210, 220)을 제외한 상면도를 도시한 도면이다.Figure 2 is a drawing showing a top view excluding the circuit pattern (210, 220) on the above description (100).

도 2를 참조하면, 상기 기재(100) 상에는 칩 실장 영역(CA)이 정의될 수 있다. 상기 칩 실장 영역(CA)에는 상기 회로 패턴(210, 220)과 전기적으로 연결되는 칩이 배치될 수 있다.Referring to FIG. 2, a chip mounting area (CA) may be defined on the substrate (100). A chip electrically connected to the circuit pattern (210, 220) may be placed in the chip mounting area (CA).

상기 연성 인쇄회로기판(1000) 상에는 상기 칩 실장 영역(CA)에 칩이 배치되어 COF 모듈을 형성될 수 있다.A COF module can be formed by placing a chip in the chip mounting area (CA) on the above flexible printed circuit board (1000).

상기 기재(100) 상에는 복수의 홀(H1, H2, H3)이 배치될 수 있다. 상기 홀(H1, H2, H3)은 상기 기재(100)를 관통하며 형성될 수 있다. 즉, 상기 홀(H1, H2, H3)은 상기 기재(100)의 일면 및 타면을 관통하여 형성될 수 있다.A plurality of holes (H1, H2, H3) may be arranged on the above substrate (100). The holes (H1, H2, H3) may be formed penetrating the substrate (100). That is, the holes (H1, H2, H3) may be formed penetrating one side and the other side of the substrate (100).

이에 따라, 상기 홀(H1, H2, H3)이 형성되는 상기 기재(100)의 일면 및 타면 상에는 상기 회로 패턴(210, 220) 및 상기 보호층(300)이 배치되지 않을 수 있다.Accordingly, the circuit pattern (210, 220) and the protective layer (300) may not be arranged on one side and the other side of the substrate (100) where the holes (H1, H2, H3) are formed.

상기 칩 실장 영역(CA)과 상기 홀(H1, H2, H3)은 이격하여 배치될 수 있다. 자세하게, 상기 칩 실장 영역(CA)과 상기 홀(H1, H2, H3)은 설정된 범위로 이격하여 배치될 수 있다.The above chip mounting area (CA) and the holes (H1, H2, H3) can be arranged spaced apart from each other. In detail, the above chip mounting area (CA) and the holes (H1, H2, H3) can be arranged spaced apart from each other within a set range.

상기 홀(H1, H2, H3)은 상기 칩 실장 영역(CA)에 배치되는 칩에서 발생되는 열을 외부로 방출하는 역할을 할 수 있다. 즉, 상기 칩에서 발생되는 열은 상기 기재(100) 상의 회로 패턴을 통해 이동하고, 상기 홀(H1, H2, H3)에서 외부로 방출될 수 있다.The above holes (H1, H2, H3) can serve to release heat generated from a chip placed in the chip mounting area (CA) to the outside. That is, the heat generated from the chip can move through the circuit pattern on the substrate (100) and be released to the outside through the holes (H1, H2, H3).

이하에서는, 도 6 내지 도 11을 참조하여 상기 칩에서 발생되는 열을 외부로 방출하는 홀들을 상세하게 설명한다.Below, the holes that release heat generated in the chip to the outside are described in detail with reference to FIGS. 6 to 11.

도 6 내지 도 9는 도 1에서 도 2의 C-C' 영역을 절단한 단면도로서, 기재 상에 배치되는 복수의 홀들을 절단한 단면도이다. 도 6, 도 8은 상기 제 1 회로 패턴 및 제 2 회로 패턴이 기재의 동일면 상에 배치되는 경우의 단면도를 도시한 도면이고, 도 7, 도 9는 상기 제 1 회로 패턴 및 제 2 회로 패턴이 각각 기재의 일면 및 타면 상에 배치되는 경우의 단면도를 도시한 도면이다.FIGS. 6 to 9 are cross-sectional views taken along the line C-C' of FIGS. 1 to 2, which are cross-sectional views of a plurality of holes arranged on a substrate. FIGS. 6 and 8 are cross-sectional views illustrating a case where the first circuit pattern and the second circuit pattern are arranged on the same surface of the substrate, and FIGS. 7 and 9 are cross-sectional views illustrating a case where the first circuit pattern and the second circuit pattern are arranged on one surface and the other surface of the substrate, respectively.

도 6 및 도 7을 참조하면, 상기 연성 인쇄회로기판(1000)은 적어도 하나의 관통홀을 포함할 수 있다. 예를 들어, 상기 연성 인쇄회로기판(1000)은 제 1 관통홀(TH1), 제 2 관통홀(TH2) 및 제 3 관통홀(TH3)을 포함할 수 있다.Referring to FIGS. 6 and 7, the flexible printed circuit board (1000) may include at least one through hole. For example, the flexible printed circuit board (1000) may include a first through hole (TH1), a second through hole (TH2), and a third through hole (TH3).

상기 관통홀(TH1, TH2, TH3)은 상기 기재(100), 회로 패턴(210, 220) 및 보호층(300)이 형성되지 않는 영역일 수 있다.The above through holes (TH1, TH2, TH3) may be areas where the substrate (100), circuit pattern (210, 220), and protective layer (300) are not formed.

또한, 상기 관통홀(TH1, TH2, TH3)은 상기 기재(100)의 홀과 상기 연성회로의 두께 방향으로 중첩되는 상기 보호층(300)의 홀을 포함 할 수 있다.In addition, the through holes (TH1, TH2, TH3) may include holes of the protective layer (300) that overlap with the holes of the substrate (100) in the thickness direction of the flexible circuit.

또한, 상기 관통홀(TH1, TH2, TH3)은 상기 회로 패턴(210, 220)과 상기 연성회로기판의 두께 방향으로 중첩 되지 않을 수 있다. Additionally, the through holes (TH1, TH2, TH3) may not overlap with the circuit patterns (210, 220) in the thickness direction of the flexible circuit board.

자세하게, 상기 연성 인쇄회로기판(1000)은 홀 형성 영역(HA1, HA2, HA3)에 형성되는 복수의 관통홀들을 포함할 수 있다. 즉, 상기 제 1 홀 형성 영역(HA1)에는 제 1 관통홀(TH1)이 배치되고, 상기 제 2 홀 형성 영역(HA2)에는 제 2 관통홀(TH1)이 배치되고, 상기 제 3 홀 형성 영역(HA3)에는 제 3 관통홀(TH3)이 배치될 수 있다.In detail, the flexible printed circuit board (1000) may include a plurality of through holes formed in hole forming areas (HA1, HA2, HA3). That is, a first through hole (TH1) may be arranged in the first hole forming area (HA1), a second through hole (TH1) may be arranged in the second hole forming area (HA2), and a third through hole (TH3) may be arranged in the third hole forming area (HA3).

상기 제 1 관통홀(TH1), 상기 제 2 관통홀(TH2) 및 상기 제 3 관통홀(TH3)은 상기 기재(100)에 형성된 홀(H1, H2, H3)과 대응되는 영역 상에 배치될 수 있다. 즉, 상기 기재(100) 상에 형성되는 홀(H1, H2, H3)의 상부에는 상기 제 1 회로 패턴(210), 상기 제 2 회로 패턴(220) 및 상기 보호층(300)이 배치되지 않고, 이에 의해, 상기 연성 인쇄회로기판(1000)에는 상기 제 1 회로 패턴(210), 상기 제 2 회로 패턴(220) 및 상기 보호층(300)이 배치되지 않고, 상기 기재(100)의 측면이 노출되는 복수의 관통홀(TH1, TH2, TH3)이 배치될 수 있다.The first through-hole (TH1), the second through-hole (TH2), and the third through-hole (TH3) may be arranged on areas corresponding to the holes (H1, H2, H3) formed on the substrate (100). That is, the first circuit pattern (210), the second circuit pattern (220), and the protective layer (300) are not arranged on the upper portions of the holes (H1, H2, H3) formed on the substrate (100), and thereby, the flexible printed circuit board (1000) may have a plurality of through-holes (TH1, TH2, TH3) arranged such that the side surface of the substrate (100) is exposed without the first circuit pattern (210), the second circuit pattern (220), and the protective layer (300).

도 6 내지 도 9에서는 3개의 관통홀만을 도시하였으나, 실시예는 이에 제한되지 않고, 3개 초과 또는 3개 미만의 관통홀이 형성될 수도 있다. 이하에서는 설명의 편의를 위해, 연성 인쇄회로기판에 3개의 관통홀이 형성되는 것을 중심으로 설명한다.In FIGS. 6 to 9, only three through holes are illustrated, but the embodiment is not limited thereto, and more than three or less than three through holes may be formed. For convenience of explanation, the following description focuses on the formation of three through holes in a flexible printed circuit board.

상기 제 1 관통홀(TH1), 상기 제 2 관통홀(TH2) 및 상기 제 3 관통홀(TH3)은 서로 이격하여 배치될 수 있다.The first through hole (TH1), the second through hole (TH2), and the third through hole (TH3) can be arranged spaced apart from each other.

상기 제 1 관통홀(TH1), 상기 제 2 관통홀(TH2) 및 상기 제 3 관통홀(TH3)은 설정된 범위의 크기를 가질 수 있다. 자세하게, 상기 제 1 관통홀(TH1), 상기 제 2 관통홀(TH2) 및 상기 제 3 관통홀(TH3)은 5㎜ 이상의 길이 및 5㎜ 이상의 폭으로 형성될 수 있다. 즉, 상기 제 1 관통홀(TH1), 상기 제 2 관통홀(TH2) 및 상기 제 3 관통홀(TH3)은 5㎜ 이상의 길이 및 5㎜ 이상의 폭을 가지는 다각형, 원형, 타원형의 형상으로 배치될 수 있다.The first through hole (TH1), the second through hole (TH2), and the third through hole (TH3) can have sizes within a set range. In detail, the first through hole (TH1), the second through hole (TH2), and the third through hole (TH3) can be formed with a length of 5 mm or more and a width of 5 mm or more. That is, the first through hole (TH1), the second through hole (TH2), and the third through hole (TH3) can be arranged in a polygonal, circular, or oval shape having a length of 5 mm or more and a width of 5 mm or more.

상기 제 1 관통홀(TH1), 상기 제 2 관통홀(TH2) 및 상기 제 3 관통홀(TH3)의 크기가 5㎜ 미만의 길이 및 5㎜ 미만의 폭으로 형성되는 경우, 상기 제 1 관통홀(TH1), 상기 제 2 관통홀(TH2) 및 상기 제 3 관통홀(TH3)을 통해 칩에서 발생되는 열이 효과적으로 방출되지 않을 수 있다. 이에 따라, 칩에서 발생하는 열에 의해 칩이 손상될 수 있고, 연성 인쇄회로기판의 신뢰성이 감소할 수 있다.When the first through hole (TH1), the second through hole (TH2), and the third through hole (TH3) are formed with a length of less than 5 mm and a width of less than 5 mm, heat generated in the chip through the first through hole (TH1), the second through hole (TH2), and the third through hole (TH3) may not be effectively dissipated. Accordingly, the chip may be damaged by the heat generated in the chip, and the reliability of the flexible printed circuit board may be reduced.

도 8 및 도 9를 참조하면, 상기 제 1 홀 형성 영역(HA1), 상기 제 2 홀 형성 영역(HA2) 및 상기 제 3 홀 형성 영역(HA3) 중 적어도 하나의 홀 형성 영역에는 복수의 관통홀이 배치될 수 있다.Referring to FIGS. 8 and 9, a plurality of through holes may be arranged in at least one of the first hole formation area (HA1), the second hole formation area (HA2), and the third hole formation area (HA3).

예를 들어, 상기 제 1 홀 형성 영역(HA1)에는 서로 이격하는 제 1-1 관통홀(TH1-1) 및 제 1-2 관통홀(TH1-2)이 배치되고, 상기 제 2 홀 형성 영역(HA2)에는 서로 이격하는 제 2-1 관통홀(TH2-1) 및 제 2-2 관통홀(TH2-2)이 배치되고, 상기 제 3 홀 형성 영역(HA3)에는 서로 이격하는 제 3-1 관통홀(TH3-1) 및 제 3-2 관통홀(TH3-2)이 배치될 수 있다.For example, in the first hole forming area (HA1), 1-1 through holes (TH1-1) and 1-2 through holes (TH1-2) spaced apart from each other may be arranged, in the second hole forming area (HA2), 2-1 through holes (TH2-1) and 2-2 through holes (TH2-2) spaced apart from each other may be arranged, and in the third hole forming area (HA3), 3-1 through holes (TH3-1) and 3-2 through holes (TH3-2) spaced apart from each other may be arranged.

상기 홀 형성 영역(HA1, HA2, HA3)에 각각 복수의 관통홀이 배치됨에 따라, 공정 중 오차에 의해 어느 하나의 관통홀이 관통되지 않는 불량이 발생하여도, 다른 하나의 관통홀에 의해 열이 방출될 수 있다.Since multiple through holes are arranged in each of the above hole forming areas (HA1, HA2, HA3), even if a defect occurs in which one of the through holes is not penetrated due to an error during the process, heat can be released through another through hole.

또한, 상기 홀 형성 영역(HA1, HA2, HA3)에 일부 기재(100)가 잔류되므로, 관통홀 형성에 따른 연성 인쇄회로기판의 강도 저하를 완화할 수 있다.In addition, since some of the substrate (100) remains in the hole formation area (HA1, HA2, HA3), the strength reduction of the flexible printed circuit board due to the formation of the through hole can be alleviated.

도 10 및 도 11은 도 1에서 도 2의 D-D' 영역을 절단한 단면도로서, 기재 상에 배치되는 복수의 홀들을 절단한 단면도이다. 도 10은 상기 제 1 회로 패턴 및 제 2 회로 패턴이 기재의 동일면 상에 배치되는 경우의 단면도를 도시한 도면이고, 도 11은 상기 제 1 회로 패턴 및 제 2 회로 패턴이 각각 기재의 일면 및 타면 상에 배치되는 경우의 단면도를 도시한 도면이다. 도 11에서 도면 부호 V는 상기 제 1 회로패턴(210)과 상기 제 2 회로 패턴(220)을 전기적으로 연결하는 비아일 수 있다.FIG. 10 and FIG. 11 are cross-sectional views taken along the D-D' region of FIG. 1 to FIG. 2, which are cross-sectional views of a plurality of holes arranged on a substrate. FIG. 10 is a cross-sectional view illustrating a case where the first circuit pattern and the second circuit pattern are arranged on the same surface of the substrate, and FIG. 11 is a cross-sectional view illustrating a case where the first circuit pattern and the second circuit pattern are arranged on one surface and the other surface of the substrate, respectively. In FIG. 11, reference numeral V may denote a via electrically connecting the first circuit pattern (210) and the second circuit pattern (220).

도 10 및 도 11을 참조하면, 상기 홀 형성 영역(HA)은 상기 칩 실장 영역(CA)과 이격하여 배치될 수 있다.Referring to FIGS. 10 and 11, the hole forming area (HA) can be positioned spaced apart from the chip mounting area (CA).

자세하게, 상기 홀 형성 영역(HA)과 상기 칩 실장 영역(CA)은 1㎜ 내지 3㎜ 만큼 이격하여 배치될 수 있다. 자세하게, 상기 칩 실장 영역(CA)은 1.5㎜ 내지 2㎜ 만큼 이격하여 배치될 수 있다In detail, the hole forming area (HA) and the chip mounting area (CA) can be arranged to be spaced apart from each other by 1 mm to 3 mm. In detail, the chip mounting area (CA) can be arranged to be spaced apart from each other by 1.5 mm to 2 mm.

상기 홀 형성 영역(HA)과 상기 칩 실장 영역(CA)이 1㎜ 미만으로 이격되는 경우, 공정 중 오차에 의해 상기 홀 형성 영역(HA)과 상기 칩 실장 영역(CA)이 중첩될 수 있다. 또한, 상기 홀 형성 영역(HA)과 상기 칩 실장 영역(CA)이 3㎜ 초과로 이격되는 경우, 칩 실장 영역과 홀 형성 영역의 거리 증가에 의해 열 방출 효과가 감소될 수 있다.If the hole formation area (HA) and the chip mounting area (CA) are spaced apart by less than 1 mm, the hole formation area (HA) and the chip mounting area (CA) may overlap due to an error during the process. In addition, if the hole formation area (HA) and the chip mounting area (CA) are spaced apart by more than 3 mm, the heat dissipation effect may be reduced due to an increase in the distance between the chip mounting area and the hole formation area.

도 12를 참조하면, 상기 관통홀(TH)에서는 상기 기재(100)의 측면, 상기 회로패턴(210, 220)의 측면 및 상기 보호층(300)의 측면이 노출될 수 있다. 즉, 도 10에서는 상기 보호층(300)이 상기 회로 패턴(210, 220)의 측면을 감싸면서 배치되고, 상기 관통홀(TH)에 의해 상기 기재(100) 및 상기 보호층(300)의 측면이 노출되며 배치될 수 있다. 반면에, 도 12에서는 상기 보호층(300)이 상기 회로 패턴(210, 220)의 상면 상에 배치되고, 상기 관통홀(TH)에 의해 상기 기재(100), 상기 회로 패턴(210, 220) 및 상기 보호층(300)의 측면이 노출되며 배치될 수 있다.Referring to FIG. 12, the side surface of the substrate (100), the side surface of the circuit pattern (210, 220), and the side surface of the protective layer (300) may be exposed through the through hole (TH). That is, in FIG. 10, the protective layer (300) may be disposed while surrounding the side surface of the circuit pattern (210, 220), and the side surface of the substrate (100) and the protective layer (300) may be exposed and disposed through the through hole (TH). On the other hand, in FIG. 12, the protective layer (300) may be disposed on the upper surface of the circuit pattern (210, 220), and the side surface of the substrate (100), the circuit pattern (210, 220), and the protective layer (300) may be exposed and disposed through the through hole (TH).

도 13은 실시예에 따른 COF 모듈의 상면도를 도시한 도면이다.FIG. 13 is a drawing illustrating a top view of a COF module according to an embodiment.

도 13을 참조하면, 실시예에 따른 COF 모듈은 앞서 설명한 연성 인쇄회로기판을 포함하고, 상기 연성 인쇄회로기판(1000)의 칩 실장 영역(CA)에 배치되는 칩(C)을 포함할 수 있다.Referring to FIG. 13, a COF module according to an embodiment may include a flexible printed circuit board as described above and a chip (C) placed in a chip mounting area (CA) of the flexible printed circuit board (1000).

또한, 상기 연성 인쇄회로기판(1000)은 앞서 설명한 보호층(300)을 포함할 수 있다.Additionally, the flexible printed circuit board (1000) may include the protective layer (300) described above.

한편, 상기 COF 모듈은 상기 연성 인쇄회로기판(1000)의 제 2 영역(2A)은 절단한 후, 상기 칩(C)을 실장하여 제조될 수 있다. 자세하게, 도 1의 컷팅 라인(CL)을 절단한 후, 상기 제 1 회로 패턴, 제 2 회로 패턴과 전기적으로 연결되는 구동칩을 연성 인쇄회로기판의 칩 실장 영역에 배치하는 구동칩이 실장된 COF 모듈(2000)이 제조될 수 있다.Meanwhile, the COF module can be manufactured by cutting the second area (2A) of the flexible printed circuit board (1000) and then mounting the chip (C). In detail, after cutting along the cutting line (CL) of Fig. 1, a COF module (2000) mounted with a driving chip can be manufactured by arranging a driving chip electrically connected to the first circuit pattern and the second circuit pattern in the chip mounting area of the flexible printed circuit board.

예를 들어, 상기 연성 인쇄회로기판의 컷팅 라인(CL) 외부에 배치된 배선 및 패드부를 통해 연성 인쇄회로기판의 구동 특성을 테스트한 후, 상기 컷팅 라인(CL)을 따라 연성 인쇄회로기판을 절단할 수 있다.For example, after testing the driving characteristics of the flexible printed circuit board through the wiring and pad portions arranged outside the cutting line (CL) of the flexible printed circuit board, the flexible printed circuit board can be cut along the cutting line (CL).

상기 COF 모듈은 디스플레이 패널과 기판의 사이에 위치하여 전기적인 신호를 연결할 수 있다. The above COF module is located between the display panel and the substrate and can connect electrical signals.

즉, 상기 보호층(300)이 배치되지 않고 노출되는 상기 제 1 회로 패턴 및 상기 제 2 회로 패턴의 패드부는 상기 디스플레이 패널, 인쇄회로기판 및 상기 칩 실장 영역의 상기 칩과 연결될 수 있다.That is, the pad portions of the first circuit pattern and the second circuit pattern, which are exposed without the protective layer (300) being disposed, can be connected to the display panel, the printed circuit board, and the chip in the chip mounting area.

앞서 설명하였듯이, 상기 관통홀에서는 상기 기재의 측면, 상기 회로패턴의 측면, 상기 보호층의 측면 및 상기 회로 패턴의 하면의 일부가 노출될 수 있다.As described above, the side of the substrate, the side of the circuit pattern, the side of the protective layer, and a portion of the lower surface of the circuit pattern may be exposed through the through hole.

도 14를 참조하면, 실시예에 따른 연성 인쇄회로기판을 포함하는 COF 모듈(2000)의 일단은 상기 디스플레이 패널(3000)과 연결되고, 상기 일단과 반대되는 타단은 상기 기판(4000)과 연결될 수 있다. Referring to FIG. 14, one end of a COF module (2000) including a flexible printed circuit board according to an embodiment may be connected to the display panel (3000), and the other end opposite to the one end may be connected to the substrate (4000).

예를 들어, 실시예에 따른 연성인쇄회로기판을 포함하는 COF 모듈(2000)의 일단은 상기 디스플레이 패널(3000)과 접촉함에 따라 전기적으로 연결되고, 상기 일단과 반대되는 타단은 상기 인쇄회로기판(4000)과 접촉함에 따라 전기적으로 연결될 수 있다. 여기에서, 접촉은 직접적인 접촉을 의미할 수 있다. 또는, 이방성전도성필름(Anisotropic conductive film, ACF)을 사이에 두고 접촉되는 것을 의미할 수 있다. For example, one end of a COF module (2000) including a flexible printed circuit board according to an embodiment may be electrically connected by making contact with the display panel (3000), and the other end opposite to the one end may be electrically connected by making contact with the printed circuit board (4000). Here, the contact may mean direct contact. Alternatively, it may mean making contact with an anisotropic conductive film (ACF) therebetween.

일례로, 상기 COF 모듈(2000)과 상기 인쇄회로기판(4000)의 사이에는 상기 이방성 전도성필름이 배치될 수 있다. 상기 COF 모듈(2000)과 상기 인쇄회로기판(4000)은 상기 이방성 전도성필름에 의하여 접착이 되는 동시에 전기적으로 연결될 수 있다. 상기 이방성 전도성필름은 도전성 입자가 분산된 수지일 수 있다. 따라서, 상기 인쇄회로기판(4000)에 의하여 연결되는 전기적인 신호는 상기 이방성 전도성필름에 포함된 상기 도전성 입자를 통하여 상기 COF 모듈(2000)에 전달될 수 있다. For example, the anisotropic conductive film may be placed between the COF module (2000) and the printed circuit board (4000). The COF module (2000) and the printed circuit board (4000) may be electrically connected while being adhered to each other by the anisotropic conductive film. The anisotropic conductive film may be a resin in which conductive particles are dispersed. Accordingly, an electrical signal connected by the printed circuit board (4000) may be transmitted to the COF module (2000) by the conductive particles included in the anisotropic conductive film.

상기 COF 모듈(1000)은 플렉서블 기판을 포함하기 때문에, 상기 디스플레이 패널(3000)과 상기 인쇄회로기판(4000)의 사이에서 리지드(rigid)한 형태 또는 구부러진(bneding) 형태를 가질 수 있다. Since the above COF module (1000) includes a flexible substrate, it can have a rigid shape or a bent shape between the display panel (3000) and the printed circuit board (4000).

상기 COF 모듈(2000)은 서로 대향되며 배치되는 상기 디스플레이 패널(3000)과 상기 인쇄회로기판(4000) 사이를 구부러진 형태로 연결할 수 있으므로, 전자 디바이스의 두께를 감소시킬 수 있고, 설계의 자유도를 향상시킬 수 있다. 또한, 상기 플렉서블 기판을 포함하는 COF 모듈(2000)은 구부러진 형태에서도 배선이 끊어지지 않을 수 있으므로, 상기 COF 모듈을 포함하는 전자 디바이스의 신뢰성을 향상시킬 수 있다.The COF module (2000) can be connected in a bent form between the display panel (3000) and the printed circuit board (4000) which are arranged to face each other, so that the thickness of the electronic device can be reduced and the degree of freedom of design can be improved. In addition, since the COF module (2000) including the flexible substrate can prevent the wiring from being broken even in a bent form, the reliability of the electronic device including the COF module can be improved.

상기 COF 모듈은 플렉서블하기 때문에, 다양한 전자디바이스에 사용될 수 있다. Since the above COF module is flexible, it can be used in various electronic devices.

예를 들어, 도 15를 참조하면, 상기 COF 모듈은 휘어지는 플렉서블(flexible) 터치 윈도우에 포함될 수 있다. 따라서, 이를 포함하는 터치 디바이스 장치는 플렉서블 터치 디바이스 장치일 수 있다. 따라서, 사용자가 손으로 휘거나 구부릴 수 있다. 이러한 플렉서블 터치 윈도우는 웨어러블 터치 등에 적용될 수 있다.For example, referring to FIG. 15, the COF module may be included in a flexible touch window that can be bent. Accordingly, a touch device device including the same may be a flexible touch device device. Accordingly, the user may bend or fold it by hand. Such a flexible touch window may be applied to a wearable touch, etc.

도 16을 참조하면, 상기 COF 모듈은 곡면 디스플레이를 포함하는 다양한 웨어러블 터치 디바이스에 포함될 수 있다. 따라서, 상기 COF 모듈을 포함하는 전자창치는 슬림화 또는 경량화될 수 있다.Referring to FIG. 16, the COF module can be included in various wearable touch devices including a curved display. Accordingly, an electronic device including the COF module can be slimmed down or made lightweight.

도 17을 참조하면, 상기 COF 모듈은 TV, 모니터, 노트북과 같은 디스플레이 부분을 가지는 다양한 전자디바이스에 사용될 수 있다. 이때, 상기 COF 모듈은 곡선 형상의 디스플레이 부분을 가지는 전자장치에도 사용될 수 있다. Referring to FIG. 17, the COF module can be used in various electronic devices having a display portion, such as a TV, a monitor, and a laptop. In this case, the COF module can also be used in an electronic device having a curved display portion.

그러나, 실시예가 이에 한정되는 것은 아니고, 이러한 COF 연성인쇄회로기판 및 이를 가공한 COF 모듈은 다양한 전자디바이스에 사용될 수 있음은 물론이다.However, the examples are not limited thereto, and it goes without saying that such COF flexible printed circuit boards and COF modules processed therefrom can be used in various electronic devices.

상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다. The features, structures, effects, etc. described in the above-described embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, etc. exemplified in each embodiment can be combined or modified and implemented in other embodiments by a person having ordinary knowledge in the field to which the embodiments belong. Therefore, the contents related to such combinations and modifications should be interpreted as being included in the scope of the present invention.

또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In addition, although the above has been described with reference to examples, these are merely examples and do not limit the present invention, and those with ordinary skill in the art to which the present invention pertains will recognize that various modifications and applications not exemplified above are possible without departing from the essential characteristics of the present invention. For example, each component specifically shown in the examples can be modified and implemented. In addition, the differences related to such modifications and applications should be interpreted as being included in the scope of the present invention defined in the appended claims.

Claims

A substrate comprising a chip mounting area and a first through hole provided around the chip mounting area;
Circuit pattern arranged on the above description; and
A protective layer is disposed on the circuit pattern and includes a second through hole that overlaps the first through hole in a vertical direction,
The slope of the side wall of the first through hole is different from the slope of the side wall of the second through hole,
A flexible printed circuit board, wherein the side wall of the second through hole has a curved surface with a predetermined curvature.

In paragraph 1,
A flexible printed circuit board, wherein each of the first and second through holes is horizontally spaced and provided in multiple numbers.

In paragraph 1,
A flexible printed circuit board, wherein the width of the second through hole on the upper surface of the protective layer is greater than the width of the second through hole on the lower surface of the protective layer.

In paragraph 1,
A flexible printed circuit board, wherein the side walls of the substrate and the side walls of the protective layer in the first and second through holes are exposed.

In the third paragraph,
A flexible printed circuit board, wherein the width of the second through hole on the lower surface of the protective layer is the same as the width of the first through hole.

In paragraph 1,
A flexible printed circuit board, wherein the second through hole has the largest width in the area closest to the upper surface of the protective layer.

In paragraph 1,
A flexible printed circuit board in which the first through hole is formed with a length of 5 mm or more and a width of 5 mm or more.

In paragraph 1,
A flexible printed circuit board, wherein the first through hole is spaced apart from the chip mounting area by a distance of 1.5 mm to 2.5 mm.

A flexible printed circuit board according to any one of claims 1 to 8; and
A COF module including a chip arranged in the above chip mounting area.

A COF module according to Article 9; comprising;
The circuit pattern of the above flexible circuit board includes first and second circuit patterns,
a display panel connected to the first circuit pattern; and
An electronic device comprising a printed circuit board connected to the second circuit pattern.