[go: up one dir, main page]

KR102721219B1 - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR102721219B1
KR102721219B1 KR1020180133792A KR20180133792A KR102721219B1 KR 102721219 B1 KR102721219 B1 KR 102721219B1 KR 1020180133792 A KR1020180133792 A KR 1020180133792A KR 20180133792 A KR20180133792 A KR 20180133792A KR 102721219 B1 KR102721219 B1 KR 102721219B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
semiconductor layer
conductive semiconductor
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180133792A
Other languages
English (en)
Other versions
KR20200050766A (ko
Inventor
김영훈
김환교
이대희
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020180133792A priority Critical patent/KR102721219B1/ko
Publication of KR20200050766A publication Critical patent/KR20200050766A/ko
Application granted granted Critical
Publication of KR102721219B1 publication Critical patent/KR102721219B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L33/62
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/857Interconnections, e.g. lead-frames, bond wires or solder balls
    • H01L33/22
    • H01L33/38
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/819Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/83Electrodes
    • H10H20/831Electrodes characterised by their shape

Landscapes

  • Led Devices (AREA)

Abstract

실시 예는, 도전성 기판; 상기 도전성 기판 상에 배치되고, 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물; 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극; 및 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극을 포함하고, 상기 발광 구조물은 상기 제2 도전형 반도체층, 상기 활성층, 및 상기 제1 도전형 반도체층의 일부까지 관통하는 복수 개의 리세스를 포함하고, 상기 제2 전극은 라인 형상으로 연장되어 상기 복수 개의 리세스를 각각 둘러싸는 복수 개의 폐루프를 포함하고 상기 복수 개의 폐루프는 다각 형상을 갖는 발광소자를 개시한다.

Description

발광소자{LIGHT EMITTING DEVICE}
실시 예는 발광 소자에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해, 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
특히, 자외선 파장 영역의 광을 방출하는 발광소자는 경화작용이나 살균 작용을 하여 경화용, 의료용, 및 살균용으로 사용될 수 있다
최근 자외선 발광소자에 대한 연구가 활발하나, 아직까지 자외선 발광소자는 수직형으로 구현하기 어려운 문제가 있으며, 발광 효율이 낮은 문제가 있다.
실시 예는 발광 효율이 우수한 발광소자를 제공할 수 있다.
또한, 동작 전압이 낮아진 발광소자를 제공할 수 있다.
실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
실시 예에 따른 발광소자는, 도전성 기판; 상기 도전성 기판 상에 배치되고, 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물; 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극; 및 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극을 포함하고, 상기 발광 구조물은 상기 제2 도전형 반도체층, 상기 활성층, 및 상기 제1 도전형 반도체층의 일부까지 관통하는 복수 개의 리세스를 포함하고, 상기 제2 전극은 라인 형상으로 연장되어 상기 복수 개의 리세스를 각각 둘러싸는 복수 개의 폐루프를 포함하고, 상기 복수 개의 폐루프는 다각 형상을 갖는다.
실시 예에 따르면, 제2 도전형 반도체층이 얇아져 자외선 광 흡수율이 떨어지므로 발광 효율을 개선할 수 있다.
또한, 제2 전극에 의해 제2 도전층이 산화되는 것을 방지하여 동작 전압을 낮출 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 제1 실시 예에 따른 발광소자의 개념도이고,
도 2는 도 1의 A 부분 확대도이고,
도 3은 도 2의 B 부분 확대도이고,
도 4a는 본 발명의 제1 실시 예에 따른 발광소자의 평면도이고,
도 4b는 도 4a의 일부 확대도이고,
도 5는 도 3의 변형예이고,
도 6은 본 발명의 제2 실시 예에 따른 발광소자의 개념도이고,
도 7은 도 6의 C 부분 확대도이고,
도 8은 도 7의 A-A 단면도이고,
도 9는 도 8의 변형예이고,
도 10은 본 발명의 제3 실시 예에 따른 발광소자의 단면도이고,
도 11은 본 발명의 일 실시 예에 따른 발광소자 패키지의 개념도이고,
도 12는 본 발명의 일 실시 예에 따른 발광소자 패키지의 평면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.
또한, 본 발명의 실시 예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.
또한, 본 발명의 실시 예에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.
본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, "A 및(와) B, C 중 적어도 하나(또는 한 개 이상)"로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함할 수 있다.
또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다.
이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.
그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성 요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성 요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속' 되는 경우도 포함할 수 있다.
또한, 각 구성 요소의 "상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라, 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한, "상(위) 또는 하(아래)"로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
본 발명의 실시 예에 따른 발광 구조물은 자외선 파장대의 광을 출력할 수 있다. 예시적으로 발광 구조물은 근자외선 파장대의 광(UV-A)을 출력할 수도 있고, 원자외선 파장대의 광(UV-B)을 출력할 수 도 있고, 심자외선 파장대의 광(UV-C)을 출력할 수 있다. 파장범위는 발광 구조물의 Al의 조성비에 의해 결정될 수 있다. 또한, 발광 구조물은 광의 세기가 서로 다른 다양한 파장의 광을 출력할 수 있고, 발광하는 광의 파장 중 다른 파장의 세기에 비해 상대적으로 가장 강한 세기를 갖는 광의 피크 파장이 근자외선, 원자외선, 또는 심자외선일 수 있다.
예시적으로, 근자외선 파장대의 광(UV-A)은 320nm 내지 420nm 범위에서 메인 피크를 가질 수 있고, 원자외선 파장대의 광(UV-B)은 280nm 내지 320nm 범위에서 메인 피크를 가질 수 있으며, 심자외선 파장대의 광(UV-C)은 100nm 내지 280nm 범위에서 메인 피크를 가질 수 있다. 발광 구조물은 100nm 내지 420nm의 파장에서 최대 피크 파장을 갖는 자외선 광을 생성할 수 있다.
도 1은 본 발명의 제1 실시 예에 따른 발광소자의 개념도이고, 도 2는 도 1의 A 부분 확대도이고, 도 3은 도 2의 B 부분 확대도이고, 도 4a는 본 발명의 제1 실시 예에 따른 발광소자의 평면도이고, 도 4b는 도 4a의 일부 확대도이고, 도 5는 도 3의 변형예이다.
도 1 및 도 2를 참조하면, 실시 예에 따른 발광 소자는 도전성 기판(170), 제1 도전형 반도체층(124), 제2 도전형 반도체층(127), 및 활성층(126)을 포함하는 발광 구조물(120), 제1 도전형 반도체층(124)과 전기적으로 연결되는 제1 전극(142), 제2 도전형 반도체층(127)과 전기적으로 연결되는 제2 전극(146)을 포함할 수 있다.
제1 도전형 반도체층(124)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(124)은 Inx1Aly1Ga1 -x1-y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1 도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1 도펀트가 n형 도펀트인 경우, 제1 도펀트가 도핑된 제1 도전형 반도체층(124)은 n형 반도체층일 수 있다.
활성층(126)은 제1 도전형 반도체층(124)과 제2 도전형 반도체층(127) 사이에 배치될 수 있다. 활성층(126)은 제1 도전형 반도체층(124)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(127)을 통해서 주입되는 정공(또는 전자)이 재결합되는 층일 수 있다.
활성층(126)은 전자와 정공이 재결합함에 따라, 전자가 낮은 에너지 준위로 천이하며, 활성층(126)이 포함하는 후술될 우물층의 밴드갭 에너지에 대응하는 파장을 가지는 빛을 생성할 수 있다. 상기 발광 소자가 방출하는 광의 파장 중 상대적으로 가장 큰 세기를 갖는 광의 파장은 자외선일 수 있고, 상기 자외선은 상술한 근자외선, 원자외선, 심자외선일 수 있다.
활성층(126)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(126)의 구조는 이에 한정하지 않는다.
제2 도전형 반도체층(127)은 활성층(126) 상에 형성되며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 반도체층(127)에 제2 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(127)은 Inx5Aly2Ga1 -x5- y2N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2 도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2 도펀트가 도핑된 제2 도전형 반도체층(127)은 p형 반도체층일 수 있다.
활성층(126)과 제2 도전형 반도체층(127) 사이에는 전자 차단층(미도시됨)이 배치될 수 있다. 전자 차단층(미도시됨)은 제1 도전형 반도체층(124)에서 활성층(126)으로 공급되는 전자(electron)가 활성층(126)에서 재결합하여 발광하지 않고, 제2 도전형 반도체층(127)으로 빠져나가는 흐름을 차단하여, 활성층(126) 내에서 전자와 정공이 재결합할 확률을 높일 수 있다. 전자 차단층(미도시됨)의 에너지 밴드갭은 활성층(126) 및/또는 제2 도전형 반도체층(127)의 에너지 밴드갭보다 클 수 있다.
제1 도전형 반도체층(124), 활성층(126), 및 제2 도전형 반도체층(127)은 모두 알루미늄(Al)을 포함할 수 있다. 따라서, 제1 도전형 반도체층(124), 활성층(126), 및 제2 도전형 반도체층(127)의 조성은 모두 AlGaN일 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 반도체층의 조성은 출력 파장에 따라 적절히 조절될 수 있다.
발광 구조물(120)은 제2 도전형 반도체층(127), 활성층(126), 제1 도전형 반도체층(124)의 일부 영역까지 관통하는 리세스(128)를 포함할 수 있다. 발광 구조물(120)은 자외선 광을 생성하는 경우, 높은 밴드갭 에너지를 갖기 때문에 발광 구조물(120)의 전류 분산 특성이 떨어질 수 있다. 따라서, 발광 면적을 희생하더라도 복수 개의 리세스(128) 형성하여 제1 전극(142)을 더 많이 배치함으로써 광 출력을 향상시킬 수 있다.
제2 도전형 반도체층(127)은 도전성 기판(170)을 향해 돌출된 복수 개의 돌출부(127a) 및 복수 개의 돌출부(127a) 사이에 배치되는 평탄부(127b)를 포함할 수 있다. 평탄부(127b)의 구성은 돌출부(127a)가 형성된 영역을 제외한 나머지 영역일 수 있다. 실시 예에 따르면, 평탄부(127b)가 상대적으로 얇게 형성되어 자외선 광의 흡수율을 줄일 수 있다.
제2 도전형 반도체층(127)은 제2 전극(146)과의 접촉 저항을 낮추기 위해 상대적으로 알루미늄 조성이 낮아질 수 있다. 그 결과, 제2 도전형 반도체층(127)에서 자외선 광을 일부 흡수할 수 있다. 따라서, 제2 전극(146)이 접촉하지 않는 평탄부(127b)는 두께를 얇게 하여 자외선 광 흡수율을 줄이는 것이 바람직하다.
제2 전극(146)이 접촉하는 돌출부(127a)는 알루미늄 조성이 상대적으로 낮아질 수 있다. 평탄부(127b)는 전체적으로 제2 도전형 반도체층(127)을 성장시킨 후 일부를 식각하여 제작할 수 있다. 그 결과, 평탄부(127b)의 하면(127b-1)의 알루미늄 조성은 돌출부(127a)의 하면(127a-1)의 알루미늄 조성보다 높을 수 있다.
제1 전극(142)은 리세스(128)의 내부에 배치되어 제1 도전형 반도체층(124)과 전기적으로 연결될 수 있다. 또한, 제2 전극(146)은 제2 도전형 반도체층(127)의 하면에 배치되어 전기적으로 연결될 수 있다.
제1 전극(142)과 제2 전극(146)은 오믹전극일 수 있다. 제1 전극(142)과 제2 전극(146)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다. 예시적으로, 제1 전극(142)은 복수의 금속층(예: Cr/Al/Ni)을 갖고, 제2 전극(146)은 ITO일 수 있다.
제2 도전층(150)은 제2 전극(146) 및 본딩패드(166)와 전기적으로 연결될 수 있다. 따라서, 본딩패드(166)와, 제2 도전층(150), 및 제2 전극(146)은 하나의 전기적 채널을 형성할 수 있다.
제2 도전층(150)은 제1 절연층(131)과 접착력이 좋은 물질로 이루어지며, Cr, Ti, Ni, Au 등의 물질로 구성되는 군으로부터 선택되는 적어도 하나의 물질 및 이들의 합금으로 이루어질 수 있으며, 단일층 혹은 복수의 층으로 이루어질 수 있다.
커버층(147)은 제2 전극(146)과 제2 도전층(150) 사이에 배치될 수도 있다. 커버층(147)은 제2 도전층(150)이 제2 전극(146)에서 확산되는 산소에 의해 산화되는 것을 방지할 수 있다. 커버층(147)은 Cr, Ni, Au, Ti 등을 포함할 수 있으나 반드시 이에 한정하지 않는다. 예시적으로 커버층(147)은 Cr/Ni/Au/Ti층을 포함할 수 있다.
제2 절연층(132)은 제1 도전층(165)과 제2 도전층(150)을 전기적으로 절연시킬 수 있다. 제1 절연층(131)과 제2 절연층(132)은 서로 동일한 물질로 이루어질 수 있고, 서로 다른 물질로 이루어질 수 있다.
제1 도전층(165)은 리세스(128) 및 제2 절연층(132)을 관통하여 복수 개의 제1 전극(142)과 전기적으로 연결되는 복수 개의 돌출 전극(165a)을 포함할 수 있다. 따라서, 제1 도전층(165)과 복수 개의 제1 전극(142)은 제1 채널 전극으로 정의할 수 있다.
제1 도전층(165)은 반사율이 우수한 물질로 이루어질 수 있다. 예시적으로 제1 도전층(165)은 Ti, Ni, Al 등의 금속을 포함할 수 있다. 예시적으로 제1 도전층(165)이 알루미늄을 포함하는 경우 활성층(126)에서 출사된 자외선 광을 상부로 반사시킬 수 있다.
접합층(160)은 발광 구조물(120)의 하면과 리세스(128)의 형상을 따라 배치될 수 있다. 접합층(160)은 도전성 재료를 포함할 수 있다. 예시적으로 접합층(160)은 금, 주석, 인듐, 알루미늄, 실리콘, 은, 니켈, 및 구리로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.
도전성 기판(170)은 금속 또는 반도체 물질을 포함할 수 있다. 도전성 기판(170)은 전기 전도도 및/또는 열 전도도가 우수한 금속일 수 있다. 이 경우 발광 소자 동작시 발생하는 열을 신속이 외부로 방출할 수 있다. 또한 도전성 기판(170)을 통해 제1 전극(142)은 외부에서 전류를 공급받을 수 있다.
도전성 기판(170)은 실리콘, 몰리브덴, 실리콘, 텅스텐, 구리 및 알루미늄으로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.
발광 구조물(120)의 상면과 측면에는 패시베이션층(180)이 배치될 수 있다. 패시베이션층(180)의 두께는 200㎚ 이상 내지 500㎚ 이하일 수 있다. 200㎚이상일 경우, 소자를 외부의 수분이나 이물질로부터 보호하여 소자의 전기적, 광학적 신뢰성을 개선할 수 있고, 500㎚ 이하일 경우 발광 소자에 인가되는 스트레스를 줄일 수 있고, 상기 발광 소자의 광학적, 전기적 신뢰성이 저하되거나 발광 소자의 공정 시간이 길어짐에 따라 발광 소자의 단가가 높아지는 문제점을 개선할 수 있다.
발광 구조물(120)의 상면에는 요철이 형성될 수 있다. 이러한 요철은 발광 구조물(120)에서 출사되는 광의 추출 효율을 향상시킬 수 있다. 요철은 자외선 파장에 따라 평균 높이가 다를 수 있으며, UV-C의 경우 300㎚ 내지 800㎚ 정도의 높이를 갖고, 평균 500㎚ 내지 600㎚ 정도의 높이를 가질 때 광 추출 효율이 향상될 수 있다.
도 3을 참조하면, 커버층(147)과 제2 도전층(150) 사이에는 금속결합층(148)이 형성될 수 있다. 금속결합층(148)은 커버층(147) 상에 제2 도전층(150)을 형성하는 과정에서 계면에서 확산이 일어나 형성될 수 있다. 금속결합층(148)에 의해 커버층(147)과 제2 도전층(150) 사이의 접착력이 향상될 수 있다. 따라서, 신뢰성이 향상될 수 있다. 이때, 금속결합층(148)은 돌출부(127a)의 측면(127a-2)으로 연장될 수 있다. LLO 공정 전에 형성된 금속결합층(148)은 커버층(147)과 제2 도전층(150) 사이의 모든 영역으로 확산될 수 있다. 따라서, 일부는 에피쪽으로 확산될 수도 있다. 따라서, 금속결합층(148)은 돌출부(127a)의 측면(127a-2)에도 형성될 수 있다. 또한, 경우에 따라 금속결합층(148)은 평탄부(127b)의 하면(127b-1)으로 연장될 수도 있다.
금속결합층(148)은 커버층(147)의 조성과 제2 도전층(150)의 조성을 포함할 수 있다. 예시적으로 금속결합층(148)은 Cr, Ni, 및 Al 조성을 가질 수 있으나 반드시 이에 한정하지 않는다.
돌출부(127a)의 두께(T2)는 평탄부(127b)의 두께(T1)보다 두꺼울 수 있다. 평탄부(127b)는 자외선 광의 흡수율을 낮추기 위해 얇게 형성하는 것이 바람직하며, 돌출부(127a)는 제2 전극(146)과의 접촉 저항을 낮추기 위해 상대적으로 두껍게 형성하는 것이 바람직하기 때문이다. 제2 도전형 반도체층(127)은 제2 전극(146)에 가까워질수록 알루미늄 조성이 낮아지도록 설계되므로 돌출부(127a)의 하면(127a-1)은 제2 도전형 반도체층(127) 중에서 알루미늄 조성이 가장 낮을 수 있다. 필요에 따라 오믹 성능을 높이기 위해 돌출부(127a)의 하면은 GaN층으로 형성될 수도 있다.
돌출부(127a)의 두께와 평탄부(127b)의 두께의 비(T2:T1)는 1:0.16 내지 1:0.75일 수 있다. 두께의 비가 1:0.16보다 작은 경우(예1: 0.05), 평탄부(127b)의 두께가 너무 얇아져 식각 과정에서 활성층(126)이 손상될 수 있다. 또한, 돌출부(127a)의 두께가 1:0.75보다 큰 경우 평탄부(127b)의 두께가 두꺼워져 광 흡수량이 증가하여 발광 효율이 낮아질 수 있다. 예시적으로 돌출부(127a)의 두께는 40㎛ 내지 60㎛일 수 있고, 평탄부의 두께는 10㎛ 내지 30㎛일 수 있다.
도 4a 및 도 4b를 참조하면, 제2 전극(146)은 라인 형상으로 연장되어 복수 개의 리세스(128)를 각각 둘러싸는 복수 개의 폐루프(146-1)를 포함할 수 있다. 복수 개의 폐루프(146-1)는 서로 연결될 수도 있으나 반드시 이에 한정하는 것은 아니고 서로 이격 배치될 수도 있다. 복수 개의 리세스(128)는 복수 개의 폐루프(146-1)의 중심에 각각 배치될 수 있다.
복수 개의 폐루프(146-1)는 각각 이웃한 리세스들(128) 사이에 배치되는 복수 개의 선형 전극(146a)을 포함할 수 있다. 복수 개의 선형 전극(146a)은 길이방향으로 폭(W1)이 일정할 수 있다. 선형 전극(146a)의 폭(W1)은 2㎛ 내지 10㎛일 수 있으나 반드시 이에 한정하지 않는다. 이러한 구성에 의하면, 이웃한 리세스(128) 사이에 배치되는 제2 전극(146)의 면적이 일정해져 전류 분산 효율이 개선될 수 있다.
폐루프(146-1)는 복수 개의 선형 전극(146a)에 의해 독립적인 공간을 갖는 영역으로 정의할 수 있다. 즉, 복수 개의 폐루프(146-1)를 구성하는 선형 전극(146a)은 모두 연결될 수 있으나 독립적인 공간을 형성하는 6개의 선형 전극들(146a)만을 하나의 폐루프(146-1)로 정의할 수 있다.
복수 개의 리세스(128) 중에서 어느 하나의 리세스(128)는 복수 개의 리세스(128)들에 둘러싸일 수 있다. 이때, 어느 하나의 리세스(128)를 둘러싸는 가장 인접한 리세스(128)들의 중심을 연결한 선(Y1)은 다각 형상을 가질 수 있다.
예시적으로 복수 개의 리세스(128)는 하나의 리세스(128)를 둘러싸는 6 개의 최인접 리세스(128)를 포함할 수 있다. 따라서, 복수 개의 선형 전극(146a)은 인접한 6개의 리세스(128)를 따라 육각형으로 배치될 수 있다.
그러나, 반드시 이에 한정하는 것은 아니고, 폐루프(146-1)의 형상은 사각형, 팔각형과 같이 다양한 다각 형상으로 구현될 수도 있다. 즉, 폐루프(146-1)의 형상은 리세스(128)의 개수 및 위치에 따라 변형될 수 있다.
제1 전극(142)과 제2 전극(146)의 면적비는 1: 1.28 내지 1: 1.68일 수 있다. 면적비가 1:1.28 보다 작은 경우 제2 전극(146)의 면적이 줄어들어 제2 도전형 반도체층에 균일하게 전류를 주입하기 어려울 수 있다. 또한, 면적비가 1:1.68보다 큰 경우 상대적으로 제1 전극(142)의 면적이 감소하여 제1 도전형 반도체층(124)에 주입되는 전류의 분산 효율이 감소할 수 있다. 즉, 제1 전극(142)의 면적과 제2 전극(146)의 면적은 서로 트레이드 오프 관계에 있으므로 발광 효율을 높이기 위해 적절히 조절할 필요가 있다.
커버층(147)은 제2 전극(146)을 둘러싸도록 배치될 수 있다. 따라서, 커버층(147)은 평면상 복수 개의 리세스(128) 사이로 연장되어 복수 개의 리세스(128)를 각각 둘러싸도록 배치될 수 있다. 커버층의 폭(W2)은 선형 전극(146a)의 폭(W1)보다 클 수 있다.
돌출부(127a)는 평면상 복수 개의 리세스(128) 사이로 연장되어 복수 개의 리세스(128)를 각각 둘러싸도록 배치될 수 있다. 돌출부(127a)의 형상은 제2 전극(146)의 형상과 대응되는 다각 형상을 가질 수 있다. 즉, 돌출부(127a)는 리세스를 둘러싸는 복수 개의 폐루프를 가질 수 있다. 돌출부(127a)의 폭(W3)은 선형 전극(146a)의 폭(W1)보다 클 수 있다. 돌출부(127a)에는 제2 전극(146)과 커버층(147)이 배치될 수 있다.
돌출부(127a)와 평탄부(127b)의 면적의 비는 1:2.7 내지 1:4.7일 수 있다. 즉, 돌출부(127a)의 면적은 평탄부(127b)의 면적보다 작을 수 있다. 면적비가 1:2.7보다 작은 경우(예: 1:2.1), 돌출부(127a)의 면적이 증가하여 자외선 광의 흡수량이 커지므로 발광 효율이 낮아질 수 있다. 또한, 면적비가 1:4.7보다 큰 경우 돌출부(127a)의 면적이 줄어들어 제2 전극(146)의 면적이 줄어들 수 있다. 따라서, 전류 주입 효율이 떨어져 발광 효율이 낮아질 수 있다.
도 5를 참조하면, 제1 전극(142)은 Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있다. 이 경우 제1 전극(142)과 커버층은 동일한 재질로 형성되므로 하나의 전극을 형성할 수 있다. 예시적으로 제1 전극(142)은 Cr/Ni.Au/Ti 층으로 구성될 수 있다. 이러한 구성에 의하면 열 처리 이후에도 낮은 동작 전압을 유지할 수 있는 장점이 있다. 이때에도 제1 전극(142)과 제2 도전층(150) 사이에 금속결합층(148)이 형성될 수 있다.
도 6은 본 발명의 제2 실시 예에 따른 발광소자의 개념도이고, 도 7은 도 6의 C 부분 확대도이고, 도 8은 도 7의 A-A 단면도이고, 도 9는 도 8의 변형예이다.
도 6 및 도 7을 참조하면, 실시 예에 따른 발광소자는 제1 도전형 반도체층(124), 제2 도전형 반도체층(127), 및 제1 도전형 반도체층(124)과 제2 도전형 반도체층(127) 사이에 배치되는 활성층(126)을 포함하고, 제2 도전형 반도체층(127), 활성층(126), 및 제1 도전형 반도체층(124)의 일부까지 관통하는 복수 개의 리세스(128)를 포함하는 발광 구조물(120), 복수 개의 리세스(128) 내에 배치되어 제1 도전형 반도체층(124)과 전기적으로 연결되는 복수 개의 제1 전극(142), 및 제2 도전형 반도체층(127)과 전기적으로 연결되는 복수 개의 제2 전극(146a)을 포함한다.
제2 전극(146a)은 제1 전극(142)의 직경보다 작을 수 있다. 예시적으로 제1 전극(142)의 직경은 약 20㎛ 내지 40㎛인 반면, 제2 전극(146a)의 직경은 5㎛ 내지 15㎛일 수 있다.
제1 전극(142)과 상기 제2 전극(146a)의 직경비는 1: 0.12 내지 1:0.75일 수 있다. 직경비가 1:0.12보다 작은 경우(예: 1: 0.08), 제2 전극(146a)의 직경이 작아져 제2 도전형 반도체층(127)에 주입되는 전류 주입 효율이 낮아질 수 있다. 또한, 직경비가 1:0.75보다 커지는 경우 제2 전극(146a)의 직경이 커져 많을 개수의 제2 전극(146)을 배치하는 것이 어려워 전류 주입 효율이 낮아질 수 있다.
제1 전극(142)과 제2 전극(146a)의 면적비는 1: 1.1 내지 1:1.4일 수 있다. 면적비가 1:1.1보다 작은 경우(예: 1: 1.05), 제2 전극(146a)의 면적이 작아져 제2 도전형 반도체층(127)에 주입되는 전류 효율이 낮아질 수 있다. 또한, 면적비가 1:1.4보다 커지는 경우 제1 전극(142)의 면적이 작아져 전류 주입 효율이 낮아질 수 있다.
이때, 각각의 제2 전극(146a)은 커버층(147a)에 둘러싸일 수 있다. 따라서, 커버층(147a)의 일부는 돌출부(127a)의 하면(127a-1)과 접촉할 수 있다.
도 8을 참조하면, 복수 개의 제2 전극(146a)은 돌출부(127a)의 하면(127a-1)에 배치될 수 있다. 또한, 각각의 커버층(147a)은 제2 전극(146a)을 둘러싸도록 배치될 수 있다.
복수 개의 커버층(147a)과 제2 도전층(150) 사이에는 금속결합층(148)이 형성될 수 있다. 이때, 금속결합층(148)은 커버층(147a)의 측면에서 연장되어 돌출부(127a)의 측면으로 연장될 수도 있다. 또한, 금속결합층(148)은 이웃한 커버층(147a) 사이의 돌출부(127a)의 하면(127a-1)으로 연장될 수도 있다.
도 10은 본 발명의 제3 실시 예에 따른 발광소자의 단면도이다.
도 10을 참조하면, 실시 예에 따른 발광소자는 투광 기판(110), 기판 상에 배치되는 발광 구조물(120), 제1 도전형 반도체층(124)과 전기적으로 연결되는 제1 전극(142), 제2 도전형 반도체층(127)과 전기적으로 연결되는 제2 전극(146), 제2 전극 상에 배치되는 커버층(147), 커버층 상에 배치되는 도전층(150)을 포함할 수 있다.
투광 기판(110)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge 중 선택된 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 기판(110)은 자외선 파장대의 광을 투과할 수 있다.
버퍼층(미도시)은 투광 기판(110)과 반도체층들 사이의 격자 부정합을 완화할 수 있다. 버퍼층은 Ⅲ족과 Ⅴ족 원소가 결합된 형태이거나 AlN, AlGaN, InAlGaN, AlInN 중에서 어느 하나를 포함할 수 있다. 본 실시 예는 버퍼층은 AlN일 수 있으나 이에 한정하지 않는다. 버퍼층은 도펀트를 포함할 수도 있으나 이에 한정하지 않는다.
제1 도전형 반도체층(124), 활성층(126) 및 제2 도전형 반도체층(127)의 구성은 전술한 바와 동일할 수 있다. 제2 도전형 반도체층(127)은 도전성 기판(170)과 반대 방향으로 돌출된 돌출부(127a) 및 돌출부(127a) 주변에 배치되는 평탄부(127b)를 포함할 수 있다. 평탄부(127b)의 구성은 돌출부(127a)가 형성된 영역을 제외한 나머지 영역일 수 있다. 실시 예에 따르면, 평탄부(127b)가 상대적으로 얇게 형성되어 자외선 광의 흡수율을 줄일 수 있다.
제2 도전형 반도체층(127)은 제2 전극(146)과의 접촉 저항을 낮추기 위해 상대적으로 알루미늄 조성이 낮아질 수 있다. 그 결과, 제2 도전형 반도체층(127)에서 자외선 광을 일부 흡수할 수 있다. 따라서, 제2 전극(146)이 접촉하지 않는 평탄부(127b)는 두께를 얇게 하여 자외선 광 흡수율을 줄이는 것이 바람직하다.
제2 전극(146)이 접촉하는 돌출부(127a)는 알루미늄 조성이 상대적으로 낮아질 수 있다. 평탄부(127b)는 전체적으로 제2 도전형 반도체층(127)을 성장시킨 후 일부를 식각하여 제작할 수 있다. 그 결과, 평탄부(127b)의 알루미늄 조성은 돌출부(127a)의 알루미늄 조성보다 높을 수 있다.
제1 전극(142)은 제1 도전형 반도체층(124)과 전기적으로 연결될 수 있다. 또한, 제2 전극(146)은 돌출부(127a)와 전기적으로 연결될 수 있다.
제1 전극(142)과 제2 전극(146)은 오믹전극일 수 있다. 제1 전극(142)과 제2 전극(146)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다. 예시적으로, 제1 전극(142)은 복수의 금속층(예: Cr/Al/Ni)을 갖고, 제2 전극(146)은 ITO일 수 있다.
도전층(150)은 제2 전극(146)과 전기적으로 연결될 수 있다. 도전층(150)은 제1 절연층(131)과 접착력이 좋은 물질로 이루어지며, Cr, Ti, Ni, Au 등의 물질로 구성되는 군으로부터 선택되는 적어도 하나의 물질 및 이들의 합금으로 이루어질 수 있으며, 단일층 혹은 복수의 층으로 이루어질 수 있다.
커버층(147)은 제2 전극(146)과 도전층(150) 사이에 배치될 수도 있다. 커버층(147)은 도전층(150)이 제2 전극(146)에서 확산되는 산소에 의해 산화되는 것을 방지할 수 있다. 커버층(147)은 Cr, Ni, Au, Ti 등을 포함할 수 있으나 반드시 이에 한정하지 않는다. 예시적으로 커버층(147)은 Cr/Ni/Au/Ti층을 포함할 수 있다.
커버층(147)과 도전층(150) 사이에는 금속결합층(148)이 형성될 수 있다. 금속결합층(148)은 커버층(147) 상에 도전층(150)을 형성하는 과정에서 계면에서 확산이 일어나 형성될 수 있다. 이때, 금속결합층(148)은 돌출부(127a)의 측면으로 연장될 수 있다.
금속결합층(148)은 커버층(147)의 조성과 도전층(150)의 조성을 포함할 수 있다. 예시적으로 금속결합층(148)은 Cr, Ni, 및 Al 조성을 가질 수 있으나 반드시 이에 한정하지 않는다.
제1 절연층(131)은 제1 전극(142)과 제2 전극(146) 사이에 배치될 수 있고, 제2 절연층(132)은 도전층(150), 제1 절연층(131) 및 제1 전극(142) 상에 배치될 수 있다.
제1 패드(171)는 제2 절연층(132)을 관통하여 제1 전극(142)과 전기적으로 연결되고, 제2 패드(172)는 제2 절연층(132)을 관통하여 도전층(150)과 전기적으로 연결될 수 있다.
도 11은 본 발명의 일 실시 예에 따른 발광소자 패키지의 개념도이고, 도 12는 본 발명의 일 실시 예에 따른 발광소자 패키지의 평면도이다.
도 11 및 도 12를 참고하면, 발광소자 패키지는 홈(3)이 형성된 몸체(2), 몸체(2)에 배치되는 발광소자(10), 및 몸체(2)에 배치되어 발광소자(10)와 전기적으로 연결되는 한 쌍의 리드 프레임(5a, 5b)을 포함할 수 있다. 발광소자(10)는 전술한 구성을 모두 포함할 수 있다.
몸체(2)는 자외선 광을 반사하는 재질 또는 코팅층을 포함할 수 있다. 몸체(2)는 복수의 층(2a, 2b, 2c, 2d, 2e)을 적층하여 형성할 수 있다. 복수의 층(2a, 2b, 2c, 2d, 2e)은 동일한 재질일 수도 있고 상이한 재질을 포함할 수도 있다.
홈(3)은 발광소자(10)에서 멀어질수록 넓어지게 형성되고, 경사면에는 단차(3a)가 형성될 수 있다.
발광소자(10)는 제1 리드프레임(5a)상에 배치되고, 제2 리드프레임(5b)과 와이어에 의해 연결될 수 있다. 이때, 제1 리드프레임(5a)과 제2 리드프레임(5b)은 발광소자(10)의 측면을 둘러싸도록 배치될 수 있다.
투광층(4)은 홈(3)을 덮을 수 있다. 투광층(4)은 글라스 재질일 있으나, 반드시 이에 한정하지 않는다. 투광층(4)은 자외선 광을 유효하게 투과할 수 있는 재질이면 특별히 제한하지 않는다. 홈(3)의 내부는 빈 공간일 수 있다.
발광소자는 다양한 종류의 광원 장치에 적용될 수 있다. 예시적으로 광원장치는 살균 장치, 경화 장치, 조명 장치, 및 표시 장치 및 차량용 램프 등을 포함하는 개념일 수 있다. 즉, 발광소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다.
살균 장치는 실시 예에 따른 발광소자를 구비하여 원하는 영역을 살균할 수 있다. 살균 장치는 정수기, 에어컨, 냉장고 등의 생활 가전에 적용될 수 있으나 반드시 이에 한정하지 않는다. 즉, 살균 장치는 살균이 필요한 다양한 제품(예: 의료 기기)에 모두 적용될 수 있다.
예시적으로 정수기는 순환하는 물을 살균하기 위해 실시 예에 따른 살균 장치를 구비할 수 있다. 살균 장치는 물이 순환하는 노즐 또는 토출구에 배치되어 자외선을 조사할 수 있다. 이때, 살균 장치는 방수 구조를 포함할 수 있다.
경화 장치는 실시 예에 따른 발광소자를 구비하여 다양한 종류의 액체를 경화시킬 수 있다. 액체는 자외선이 조사되면 경화되는 다양한 물질을 모두 포함하는 개념일 수 있다. 예시적으로 경화장치는 다양한 종류의 레진을 경화시킬 수 있다. 또는 경화장치는 매니큐어와 같은 미용 제품을 경화시키는 데 적용될 수도 있다.
조명 장치는 기판과 실시 예의 발광소자를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 또한, 조명 장치는, 램프, 해드 램프, 또는 가로등 등을 포함할 수 있다.
표시 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광 모듈, 도광판 및 광학 시트는 백라이트 유닛(Backlight Unit)을 구성할 수 있다.
반사판은 바텀 커버 상에 배치되고, 발광 모듈은 광을 방출할 수 있다. 도광판은 반사판의 전방에 배치되어 발광 모듈에서 발산되는 빛을 전방으로 안내하고, 광학 시트는 프리즘 시트 등을 포함하여 이루어져 도광판의 전방에 배치될 수 있다. 디스플레이 패널은 광학 시트 전방에 배치되고, 화상 신호 출력 회로는 디스플레이 패널에 화상 신호를 공급하며, 컬러 필터는 디스플레이 패널의 전방에 배치될 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (15)

  1. 도전성 기판;
    상기 도전성 기판 상에 배치되고, 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물;
    상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극; 및
    상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극;
    상기 제1 전극과 전기적으로 연결되는 제1 도전층;
    상기 제2 전극과 전기적으로 연결되는 제2 도전층; 및
    상기 제2 전극과 상기 제2 도전층 사이에 배치되는 커버층을 포함하고,
    상기 발광 구조물은 상기 제2 도전형 반도체층, 상기 활성층, 및 상기 제1 도전형 반도체층의 일부까지 관통하는 복수 개의 리세스를 포함하고,
    상기 제2 전극은 다각 형상을 갖고 상기 복수 개의 리세스를 각각 둘러싸는 복수 개의 폐루프를 포함하고,
    상기 커버층은 평면상 상기 복수 개의 리세스 사이로 연장되어 상기 복수 개의 리세스를 각각 둘러싸는 발광소자.
  2. 제1항에 있어서,
    상기 복수 개의 폐루프는 각각 이웃한 리세스들 사이에 배치되는 복수 개의 선형 전극을 포함하는 발광소자.
  3. 제1항에 있어서,
    상기 복수 개의 리세스는 상기 복수 개의 폐루프의 중심에 각각 배치되는 발광소자.
  4. 제2항에 있어서,
    상기 복수 개의 리세스는 하나의 리세스를 둘러싸는 6 개의 최인접 리세스를 포함하고,
    상기 선형 전극은 상기 6 개의 최인접 리세스를 따라 육각형으로 배치되는 발광소자.
  5. 제1항에 있어서,
    상기 제1 전극과 제2 전극의 면적비는 1: 1.28 내지 1: 1.68인 발광소자.
  6. 삭제
  7. 제1항에 있어서,
    상기 제2 도전형 반도체층은 상기 도전성 기판을 향해 돌출된 돌출부 및 상기 돌출부와 상기 리세스 사이에 배치되는 평탄부를 포함하는 발광소자.
  8. 제7항에 있어서,
    상기 돌출부는 평면상 상기 복수 개의 리세스 사이로 연장되어 상기 복수 개의 리세스를 각각 둘러싸는 발광소자.
  9. 제7항에 있어서,
    상기 돌출부와 평탄부의 면적비는 1: 2.7 내지 1: 4.7인 발광소자.
  10. 제7항에 있어서,
    상기 돌출부와 상기 평탄부의 두께비는 1: 0.16 내지 1:0.75인 발광소자.
  11. 제7항에 있어서,
    상기 커버층과 상기 제2 도전층 사이에는 금속결합층이 형성되고,
    상기 금속결합층은 상기 돌출부의 측면으로 연장되는 발광소자.
  12. 제1항에 있어서,
    상기 제2 전극은 ITO를 포함하고,
    상기 커버층은 Cr, Ni, Au, Ti 중 적어도 하나를 포함하는 발광소자.
  13. 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하고, 상기 제2 도전형 반도체층, 상기 활성층, 및 상기 제1 도전형 반도체층의 일부까지 관통하는 복수 개의 리세스를 포함하는 발광 구조물;
    상기 복수 개의 리세스 내에 배치되어 상기 제1 도전형 반도체층과 전기적으로 연결되는 복수 개의 제1 전극;
    상기 제2 도전형 반도체층과 전기적으로 연결되는 복수 개의 제2 전극;
    상기 제1 전극과 전기적으로 연결되는 제1 도전층;
    상기 제2 전극과 전기적으로 연결되는 제2 도전층; 및
    상기 제2 전극과 상기 제2 도전층 사이에 배치되는 커버층을 포함하고,
    상기 제1 전극과 상기 제2 전극의 직경비는 1: 0.12 내지 1:0.75이고,
    상기 제1 전극과 상기 제2 전극의 면적비는 1: 1.1 내지 1:1.4인 발광소자.
  14. 제13항에 있어서,
    상기 커버층은 평면상 상기 복수 개의 리세스 사이로 연장되어 상기 복수 개의 리세스를 각각 둘러싸는 발광소자.
  15. 제14항에 있어서,
    상기 제2 도전형 반도체층은 상기 도전층을 향해 돌출된 돌출부 및 상기 돌출부와 상기 리세스 사이에 배치되는 평탄부를 포함하고,
    상기 돌출부는 평면상 상기 복수 개의 리세스 사이로 연장되어 상기 복수 개의 리세스를 각각 둘러싸는 발광소자.
KR1020180133792A 2018-11-02 2018-11-02 발광소자 Active KR102721219B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180133792A KR102721219B1 (ko) 2018-11-02 2018-11-02 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180133792A KR102721219B1 (ko) 2018-11-02 2018-11-02 발광소자

Publications (2)

Publication Number Publication Date
KR20200050766A KR20200050766A (ko) 2020-05-12
KR102721219B1 true KR102721219B1 (ko) 2024-10-23

Family

ID=70679658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180133792A Active KR102721219B1 (ko) 2018-11-02 2018-11-02 발광소자

Country Status (1)

Country Link
KR (1) KR102721219B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017222279A1 (ko) * 2016-06-20 2017-12-28 엘지이노텍 주식회사 반도체 소자

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102564122B1 (ko) * 2016-07-07 2023-08-08 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
KR102577879B1 (ko) * 2016-11-09 2023-09-14 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 및 이를 포함하는 반도체 소자 패키지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017222279A1 (ko) * 2016-06-20 2017-12-28 엘지이노텍 주식회사 반도체 소자

Also Published As

Publication number Publication date
KR20200050766A (ko) 2020-05-12

Similar Documents

Publication Publication Date Title
EP3444855B1 (en) Semiconductor light emitting device
EP3474337A1 (en) Semiconductor device
US10868228B2 (en) Semiconductor device
US11227973B2 (en) Semiconductor device
KR102704081B1 (ko) 발광 소자
US12062740B2 (en) Semiconductor device with an arrangement of recesses for receiving electrodes
KR102721219B1 (ko) 발광소자
KR102725389B1 (ko) 발광소자
KR102577887B1 (ko) 발광소자 패키지
KR102627863B1 (ko) 반도체 소자
KR20180025733A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
CN108352427A (zh) 发光元件
KR102631075B1 (ko) 반도체 소자
KR102719656B1 (ko) 반도체 소자
KR102639844B1 (ko) 발광소자
KR102628787B1 (ko) 발광 소자
KR102594206B1 (ko) 반도체 소자
KR102603255B1 (ko) 반도체 소자
KR102705195B1 (ko) 반도체 소자
KR102734544B1 (ko) 반도체 소자
KR102748489B1 (ko) 반도체 소자 패키지
KR102747406B1 (ko) 반도체 소자 패키지
KR20180029750A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102430086B1 (ko) 반도체 소자
KR20200044467A (ko) 반도체 소자

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20181102

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20210714

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20211029

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20181102

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230804

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20240226

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240919

PG1601 Publication of registration