[go: up one dir, main page]

KR102710360B1 - 메모리 장치 - Google Patents

메모리 장치 Download PDF

Info

Publication number
KR102710360B1
KR102710360B1 KR1020160134237A KR20160134237A KR102710360B1 KR 102710360 B1 KR102710360 B1 KR 102710360B1 KR 1020160134237 A KR1020160134237 A KR 1020160134237A KR 20160134237 A KR20160134237 A KR 20160134237A KR 102710360 B1 KR102710360 B1 KR 102710360B1
Authority
KR
South Korea
Prior art keywords
address
refresh
weak
counting
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160134237A
Other languages
English (en)
Other versions
KR20180042488A (ko
Inventor
최해랑
지성수
원형식
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160134237A priority Critical patent/KR102710360B1/ko
Priority to US15/677,085 priority patent/US10497421B2/en
Priority to CN201710945504.4A priority patent/CN107958682B/zh
Publication of KR20180042488A publication Critical patent/KR20180042488A/ko
Application granted granted Critical
Publication of KR102710360B1 publication Critical patent/KR102710360B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

메모리 장치는 다수의 메모리 셀; 상기 다수의 메모리 셀 중 데이터 보유 시간이 기준 시간보다 짧은 위크 셀의 위크 어드레스를 저장하는 위크 어드레스 저장부; 카운팅 어드레스를 생성하는 리프레시 카운터; 및 상기 카운팅 어드레스를 선택하여 리프레시 어드레스로 출력하되, 상기 카운팅 어드레스의 다수의 비트 중 설정된 하나 이상의 비트의 값이 변경되면 설정된 구간 동안 상기 위크 어드레스 저장부에서 출력된 어드레스를 선택하여 상기 리프레시 어드레스로 출력하는 어드레스 선택부를 포함할 수 있다.

Description

메모리 장치{MEMORY DEVICE}
본 특허문헌은 메모리 장치에 관한 것이다.
일반적으로 DRAM(Dynamic Random Access Memory)과 같은 반도체 메모리 장치의 메모리 셀은 스위치 역할을 하는 트랜지스터와 전하(데이터)를 저장하는 캐패시터로 구성되어 있다. 메모리 셀 내의 캐패시터에 전하가 있는가 없는가에 따라, 즉, 캐패시터의 단자 전압이 높은가 낮은가에 따라 데이터의 '하이'(논리 1), '로우'(논리 0)를 구분한다.
데이터의 보관은 캐패시터에 전하가 축적된 형태로 되어 있는 것이므로 원리적으로는 전력의 소비가 없다. 그러나, MOS트랜지스터의 PN결합 등에 의한 누설 전류가 있어서 캐패시터에 저장된 초기의 전하량이 소멸 되므로 데이터가 소실될 수 있다. 이를 방지하기 위해서 데이터를 잃어버리기 전에 메모리 셀 내의 데이터를 읽어서 그 읽어낸 정보에 맞추어 다시금 정상적인 전하량을 재충전해 주어야 한다. 이러한 동작이 주기적으로 반복되어야 데이터의 기억이 유지되는데, 이러한 셀 전하의 재충전 과정을 리프레쉬(refresh) 동작이라 한다.
리프레쉬 동작은 메모리 컨트롤러로부터 메모리로 리프레쉬 커맨드가 입력될 때마다 수행되는데, 메모리 콘트롤러는 메모리의 데이터 유지 시간(data retention time)을 고려해 일정 시간마다 메모리로 리프레쉬 커맨드를 입력한다. 예를 들어, 메모리의 데이터 유지 시간(data retention time)이 64ms이고, 리프레쉬 커맨드가 8000번 입력되어야 메모리 내부의 전체 메모리 셀이 리프레쉬 될 수 있는 경우에, 메모리 콘트롤러는 64ms 동안에 8000번의 리프레쉬 커맨드를 메모리 장치로 입력한다.
한편, 메모리 장치의 테스트 과정에서 메모리 장치에 포함된 일부 메모리 셀들의 데이터 유지 시간(data retention time)이 규정된 기준 시간을 초과하지 못하는 경우 해당 메모리 장치는 페일로 처리되는데, 이렇게 페일로 처리된 메모리 장치는 버려져야 한다.
데이터 유지 시간이 기준시간에 미치지 못하는 메모리 셀(즉, 위크 셀)을 포함하는 메모리 장치를 모두 페일로 처리하는 경우 수율이 하락하는 문제점이 있다. 또한 테스트를 통과한 메모리 장치라도 사후적인 요인에 의해 위크 셀이 발생하면 오류를 일으킬 수 있다.
더욱이, 하나의 칩에 집적되는 셀(cell)의 수가 수천 만개 이상으로 초고집적화 되어감에 따라 제조 공정의 발달에도 불구하고 위크 셀의 존재 가능성은 더욱 커지고 있다고 할 수 있다. 만일 이러한 위크 셀에 대하여 정확한 테스트가 이루어지지 않는다면 반도체 메모리 장치의 신뢰성을 확보할 수 없게 된다. 따라서, 위크 셀을 검출하는 다양한 스킴 및 방법이 연구되고 있다.
본 발명의 일 실시예는 데이터 보유 시간이 제1기준 시간보다 짧은 메모리 셀을 추가로 리프레시하거나 데이터 보유 시간이 제2기준 시간 보다 긴 메모리 셀의 리프레시를 일부 스킵함으로써 동작의 오류 및 소모 전력을 줄인 메모리 장치를 제공할 수 있다.
본 발명의 일 실시예에 따른 메모리 장치는 다수의 메모리 셀; 상기 다수의 메모리 셀 중 데이터 보유 시간이 기준 시간보다 짧은 위크 셀의 위크 어드레스를 저장하는 위크 어드레스 저장부; 카운팅 어드레스를 생성하는 리프레시 카운터; 상기 카운팅 어드레스를 선택하여 리프레시 어드레스로 출력하되, 상기 카운팅 어드레스의 다수의 비트 중 설정된 하나 이상의 비트의 값이 변경되면 설정된 구간 동안 상기 위크 어드레스 저장부에서 출력된 어드레스를 선택하여 상기 리프레시 어드레스로 출력하는 어드레스 선택부; 및 리프레시 커맨드에 응답하여 상기 다수의 메모리 셀 중 리프레시 어드레스에 대응하는 하나 이상의 메모리 셀이 리프레시되도록 제어하는 리프레시 제어부를 포함할 수 있다.
본 발명의 일 실시예에 따른 메모리 장치는 다수의 메모리 셀; 상기 다수의 메모리 셀 중 데이터 보유 시간이 기준 시간보다 짧은 위크 셀의 위크 어드레스를 저장하는 위크 어드레스 저장부; 카운팅 어드레스를 생성하는 리프레시 카운터; 상기 카운팅 어드레스를 선택하여 리프레시 어드레스로 출력하되, 상기 카운팅 어드레스의 카운팅이 완료되면 설정된 구간 동안 상기 위크 어드레스 저장부에서 출력된 어드레스를 선택하여 상기 리프레시 어드레스로 출력하는 어드레스 선택부; 및 리프레시 커맨드에 응답하여 상기 다수의 메모리 셀 중 리프레시 어드레스에 대응하는 하나 이상의 메모리 셀이 리프레시되도록 제어하는 리프레시 제어부를 포함할 수 있다.
본 발명의 일 실시예에 따른 메모리 장치는 다수의 메모리 셀; 상기 다수의 메모리 셀 중 데이터 보유 시간이 기준 시간보다 긴 스트롱 셀을 제외한 메모리 셀들의 논-스킵 어드레스를 저장하는 어드레스 저장부; 카운팅 어드레스를 생성하는 리프레시 카운터; 상기 카운팅 어드레스를 선택하여 리프레시 어드레스로 출력하되, 상기 카운팅 어드레스의 카운팅이 완료되면 설정된 구간 동안 상기 어드레스 저장부에서 출력된 어드레스를 선택하여 상기 리프레시 어드레스로 출력하는 어드레스 선택부; 및 리프레시 커맨드에 응답하여 상기 다수의 메모리 셀 중 리프레시 어드레스에 대응하는 하나 이상의 메모리 셀이 리프레시되도록 제어하는 리프레시 제어부를 포함할 수 있다.
본 발명의 일 실시예에 따른 메모리 장치는 다수의 메모리 셀; 상기 다수의 메모리 셀 중 대응하는 하나 이상의 메모리 셀의 데이터 보유 시간이 기준 시간 이상인지 여부에 관한 1비트 정보를 저장하는 정보 저장부; 카운팅 어드레스를 생성하는 리프레시 카운터; 상기 카운팅 어드레스를 선택하여 리프레시 어드레스로 출력하되, 상기 카운팅 어드레스의 카운팅이 완료되면 설정된 구간 동안 상기 정보 저장부에서 출력된 정보에 따라 상기 카운팅 어드레스를 선택하여 상기 리프레시 어드레스로 출력하거나 상기 카운팅 어드레스를 차단하는 어드레스 선택부; 및 리프레시 커맨드에 응답하여 상기 다수의 메모리 셀 중 리프레시 어드레스에 대응하는 하나 이상의 메모리 셀이 리프레시되도록 제어하는 리프레시 제어부를 포함할 수 있다.
본 기술은 메모리 장치에서 데이터 보유 시간이 제1기준 시간보다 짧은 메모리 셀을 추가로 리프레시하거나 데이터 보유 시간이 제2기준 시간 보다 긴 메모리 셀의 리프레시를 일부 스킵함으로써 메모리 셀의 데이터가 열화되는 것을 막고, 리프레시에 소모되는 전력을 줄일 수 있다.
도 1은 본 발명의 일 실시예에 따른 메모리 장치의 구성도,
도 2a는 도 1의 메모리 장치의 동작에 대해 설명하기 위한 도면,
도 2b는 도 1의 메모리 장치의 동작에 대해 설명하기 위한 도면,
도 3은 본 발명의 일 실시예에 따른 메모리 장치의 구성도,
도 4a는 도 3의 메모리 장치의 동작에 대해 설명하기 위한 도면,
도 4b는 도 3의 메모리 장치의 동작에 대해 설명하기 위한 도면,
도 5은 본 발명의 일 실시예에 따른 메모리 장치의 구성도,
도 6a는 도 5의 메모리 장치의 동작에 대해 설명하기 위한 도면,
도 6b는 도 5의 메모리 장치의 동작에 대해 설명하기 위한 도면,
도 7은 본 발명의 일 실시예에 따른 메모리 장치의 구성도,
도 8은 정보 저장부(720)에 대해 설명하기 위한 도면,
도 9는 도 7의 메모리 장치의 동작에 대해 설명하기 위한 도면,
도 10은 제1실시예에 따른 메모리 장치를 설명하기 위한 도면,
도 11은 제2실시예에 따른 메모리 장치를 설명하기 위한 도면.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 메모리 장치의 구성도이다.
도 1을 참조하면, 메모리 장치는 셀 어레이 및 제어회로(110), 위크 어드레스 저장부(120), 리프레시 카운터(130), 어드레스 선택부(140), 리프레시 제어부(150) 및 제2선택부(101)를 포함할 수 있다.
셀 어레이 및 제어회로(110)는 다수의 워드라인(WL0 - WLx, x는 자연수), 다수의 비트라인(BL0 - BLy, y는 자연수), 다수의 워드라인(WL0 - WLx) 중 대응하는 워드라인 및 다수의 비트라인(BL0 - BLy) 중 대응하는 비트라인과 연결된 다수의 메모리 셀(MC)을 포함할 수 있다. 제어회로의 상세 구성은 도 1에는 도시되지 않았으나 워드라인들(WL0 - WLx) 중 로우 어드레스(ROWADD)에 대응하여 선택된 워드라인의 액티브(active) 동작 및 프리차지(precharge) 동작을 제어하고, 비트라인들(BL0 - BLy)들 중 컬럼 어드레스(COLADD)에 대응하여 선택된 비트라인의 데이터를 리드하거나, 선택된 비트라인을 통해 메모리 셀에 데이터를 라이트하는 동작을 제어할 수 있다.
보다 자세히 살펴보면, 셀 어레이 및 제어회로(110)는 액티브 커맨드(ACT)에 응답하여 로우 어드레스(ROWADD)에 대응하는 워드라인을 액티브하고, 프리차지 커맨드(PRE)에 응답하여 액티브된 워드라인을 프리차지할 수 있다. 또한 리프레시 신호(REFS)가 활성화되면 로우 어드레스(ROWADD)에 대응하는 워드라인을 액티브한 후 설정된 시간이 지나면 프리차지할 수 있다. 또한 셀 어레이 및 제어회로(110)는 리드 커맨드(RD)에 응답하여 컬럼 어드레스(COLADD)에 대응하는 비트라인들의 데이터를 셀 어레이 및 제어회로(110)의 외부로 출력하고, 라이트 커맨드(WT)에 응답하여 컬럼 어드레스(COLADD)에 대응하는 비트라인들을 셀 어레이 및 제어회로(110)의 외부에서 전달된 데이터로 구동할 수 있다. 데이터(DATA)는 셀 어레이 및 제어회로(110)로 입력되거나 셀 어레이 및 제어회로(110)에서 출력되는 데이터를 나타낼 수 있다. 각각의 메모리 셀(MC)은 각각 셀 트랜지스터(T) 및 셀 캐패시터(C)를 포함할 수 있다. 메모리 셀(MC)은 셀 캐패시터(C)에 전하를 저장함으로써 데이터를 저장할 수 있다. 도 1에서는 1개의 메모리 셀(MC)을 제외한 나머지 메모리 셀(MC)에 대해서는 내부 구성을 도시하지 않았다.
위크 어드레스 저장부(120)는 다수의 메모리 셀(MC) 중 데이터 보유 시간(data retention time)이 기준 시간보다 짧은 위크 셀들의 어드레스인 위크 어드레스를 저장할 수 있다. 기준 시간은 설정에 따라 달라질 수 있다. 예를 들어, 기준 시간은 64ms일 수 있다. 그러나 기준 시간은 반드시 64ms이어야 하는 것은 아니며 필요에 따라 64ms보다 짧은 시간(예, 16ms, 32ms 등)으로 설정될 수도 있고, 64ms보다 긴 시간(예, 128ms, 192ms 등)으로 설정될 수도 있다.
한편, 메모리 셀(MC)이 데이터 보유 시간이 기준 시간 미만인지 아니면 기준 시간 이상인지를 측정하기 위해서는 다음과 같은 방법을 이용할 수 있다. 먼저 테스트 대상인 메모리 셀(이하 테스트 셀이라 함)들에 설정된 패턴의 테스트 데이터를 라이트할 수 있다. 다음으로 기준 시간 동안 테스트 셀들을 리프레시하지 않고 대기할 수 있다. 기준 시간이 지나면 테스트 셀들의 데이터를 리드하여 처음에 테스트 셀들에 라이트했던 테스트 데이터와 비교할 수 있다. 여기서 테스트 데이터와 테스트 셀들에서 리드한 데이터가 같으면 테스트 셀들의 데이터 보유 시간은 기준 시간 이상인 것이고, 그렇지 않은 경우 테스트 셀들의 데이터 보유 시간은 기준 시간 미만인 것, 즉 테스트 셀들은 위크 셀일 수 있다.
이하에서는 위크 어드레스 저장부(120)가 다수의 워드라인 중 위크 셀을 포함하는 워드라인의 어드레스를 위크 어드레스로 저장하는 경우에 대해 설명한다. 즉, 위크 어드레스 저장부(120)는 위크 셀의 로우 어드레스(row address)를 위크 어드레스로 저장할 수 있다. 또한 위크 어드레스 저장부(120)는 다수의 위크 어드레스를 저장할 수 있다.
위크 어드레스 저장부(120)는 위크 리프레시 신호(WREF)가 비활성화된 경우 비활성화되어 저장된 위크 어드레스를 출력하지 않을 수 있다. 위크 어드레스 저장부(120)는 위크 리프레시 신호(WREF)가 활성화된 구간에서 위크 어드레스(WADD)를 출력하되, 리프레시 커맨드(REF)가 인가되면 위크 어드레스(WADD)를 설정된 순서로 변경할 수 있다. 즉, 위크 어드레스 저장부(120)는 위크 리프레시 신호(WREF)가 비활성화된 경우 리프레시 커맨드(REF)가 인가되어도 위크 어드레스(WADD)를 출력하지 않고, 위크 리프레시 신호(WREF)가 활성화된 경우 위크 어드레스(WADD)를 출력하되, 리프레시 커맨드(REF)가 인가될 때마다 위크 어드레스(WADD)를 설정된 순서대로 변경할 수 있다.
보다 자세히 살펴보면, 위크 어드레스 저장부(120)는 위크 리프레시 신호(WREF)가 활성화된 상태에서 리프레시 신호(REFS)가 활성화되었다가 비활성화되면 리프레시 신호(REFS)가 활성화 상태에서 비활성화되 상태로 바뀌는 엣지(이하 비활성화 엣지라 함)에 응답하여 출력되는 위크 어드레스(WADD)를 변경할 수 있다.
리프레시 카운터(130)는 리프레시 신호(REFS)에 응답하여 카운팅을 수행하고, 카운팅 어드레스(CADD)를 생성할 수 있다. 보다 자세히 살펴보면, 리프레시 카운터(130)는 리프레시 신호(REFS)의 비활성화 엣지(예, 폴링 엣지)에 응답하여 카운팅을 수행할 수 있다. 리프레시 카운터(130)는 카운팅을 통해 카운팅 어드레스(CADD)의 값을 1씩 증가시킬 수 있다. 카운팅 어드레스(CADD)의 값을 1씩 증가시킨다는 것은 금번에 k번째 워드라인이 선택되었다면 다음번에는 k+1번째 워드라인이 선택되도록 카운팅 어드레스(CADD)를 변화시킨다는 것을 나타낼 수 있다.
리프레시 카운터(130)는 카운팅 어드레스(CADD)의 값이 종료값에 도달한 상태에서 리프레시 신호(REFS)의 비활성화 엣지에 응답하여 카운팅 어드레스(CADD)를 초기값으로 카운팅할 수 있다. 예를 들어, 카운팅 어드레스(CADD)의 초기값이 0(2진수로 0000000000000)이고, 종료값이 8191(2진수로 1111111111111)인 경우 리프레시 카운터(130)는 카운팅 어드레스(CADD)의 값이 8191인 상태에서 리프레시 신호(REFS)의 비활성화 엣지에 응답하여 카운팅 어드레스(CADD)를 0으로 카운팅할 수 있다. 이와 같은 과정을 통해 리프레시 카운터(130)는 카운팅 어드레스(CADD)를 초기값부터 종료값까지 반복적으로 카운팅할 수 있다.
다만 리프레시 카운터(130)는 위크 리프레시 신호(WREF)가 활성화된 구간에서 비활성화되어 카운팅을 수행하지 않을 수 있다. 보다 자세히 살펴보면, 리프레시 카운터(130)는 위크 리프레시 신호(WREF)가 활성화된 경우 카운팅 어드레스(CADD)의 값을 카운팅하지 않고, 그대로 유지할 수 있다. 즉, 리프레시 카운터(130)는 위크 리프레시 신호(WREF)가 비활성화된 구간에서만 리프레시 신호(REFS)의 비활성화 엣지에 응답하여 카운팅을 수행할 수 있다.
어드레스 선택부(140)는 카운팅 어드레스(CADD)를 선택하여 리프레시 어드레스(REFADD)로 출력하되, 카운팅 어드레스(CADD)의 다수의 비트 중 설정된 하나 이상의 비트(SBIT)의 값이 변경되면 설정된 구간 동안 위크 어드레스 저장부(120)에서 출력된 위크 어드레스(WADD)를 선택하여 리프레시 어드레스(REFADD)로 출력할 수 있다.
어드레스 선택부(140)는 설정된 하나 이상의 비트(SBIT)의 값이 변경되면 설정된 구간 동안 위크 어드레스 저장부(120)가 활성화되고, 리프레시 카운터(130)가 비활성화되도록 제어할 수 있다. 또한 어드레스 선택부(140)는 그 외의 구간에서 위크 어드레스 저장부(120)가 비활성화되고, 리프레시 카운터(130)가 활성화되도록 제어할 수 있다. 보다 자세히 살펴보면, 어드레스 선택부(140)는 설정된 하나 이상의 비트(SBIT)의 값이 변경되면 설정된 구간 동안 위크 리프레시 신호(WREF)를 활성화하고, 그 이외의 구간에서 위크 리프레시 신호(WREF)를 비활성화할 수 있다.
이러한 동작을 위해 어드레스 선택부(140)는 선택 제어부(141) 및 제1선택부(142)를 포함할 수 있다. 선택 제어부(141)는 설정된 하나 이상의 비트(SBIT)를 입력받아 설정된 하나 이상의 비트(SBIT)의 값이 변경되면 설정된 구간 동안 위크 리프레시 신호(WREF)를 활성화 한 후 비활성화할 수 있다. 제1선택부(142)는 위크 리프레시 신호(WREF)가 비활성화된 경우 카운팅 어드레스(CADD)를 선택하여 리프레시 어드레스(REFADD)로 출력하고, 위크 리프레시 신호(WREF)가 활성화된 경우 위크 어드레스 저장부(120)에서 출력된 어드레스(WADD)를 선택하여 리프레시 어드레스(REFADD)로 출력할 수 있다.
리프레시 제어부(150)는 리프레시 커맨드(REF)에 응답하여 다수의 메모리 셀(MC) 중 리프레시 어드레스(REFADD)에 대응하는 하나 이상의 메모리 셀이 리프레시되도록 제어할 수 있다. 보다 자세히 살펴 보면, 리프레시 제어부(140)는 오토 리프레시(auto refresh) 동작시 리프레시 커맨드(REF)에 응답하여 리프레시 신호(REFS)를 활성화하되, 셀프 리프레시(self refresh) 동작시 리프레시 커맨드(REF)가 인가되지 않아도 리프레시 신호(REFS)를 주기적으로 활성화할 수 있다. 셀프 리프레시 신호(SREF)는 메모리 장치가 셀프 리프레시 동작을 수행하도록 설정된 구간에서 활성화된 신호일 수 있다. 따라서 리프레시 제어부(150)는 셀프 리프레시 신호(SREF)가 비활성화된 구간에서는 리프레시 커맨드(REF)에 응답하여 리프레시 신호(REFS)를 활성화하고, 셀프 리프레시 신호(SREF)가 활성화된 구간에서는 리프레시 신호(REFS)를 주기적으로 활성화할 수 있다.
리프레시 신호(REFS)는 메모리 장치가 리프레시 동작을 수행하는 구간(이하 리프레시 동작 구간)에서 활성화되는 신호일 수 있다. 리프레시 커맨드(REF)가 인가된 시점부터 리프레시 어드레스(REFADD)에 대응하는 워드라인이 액티브된 후 프리차지되는 시점까지의 구간 중 일부 또는 전부를 포함할 수 있다. 리프레시 동작 구간은 설계에 따라 달라질 수 있으며, 리프레시 동작을 수행하기 위해 필요한 시간일 수 있다.
제2선택부(101)는 입력 어드레스(IADD)를 선택하여 로우 어드레스(ROWADD)로 출력하되, 리프레시 신호(REFS)가 활성화된 구간에서는 리프레시 어드레스(REFADD)를 선택하여 로우 어드레스(ROWADD)로 출력할 수 있다. 즉, 제2선택부(101)는 리프레시 신호(REFS)가 비활성화된 구간에서는 입력 어드레스(IADD)를 선택하여 로우 어드레스(ROWADD)로 출력하고, 리프레시 신호(REFS)가 활성화된 구간에서는 리프레시 어드레스(REFADD)를 선택하여 로우 어드레스(ROWADD)로 출력할 수 있다.
이하에서는 도 2a 및 도 2b를 참조하여, 도 1의 메모리 장치의 동작에 대해 설명할 수 있다. 또한 카운팅 어드레스(CADD)가 10비트이고, 워드라인(WL0 - WLx)가 1023개(WL0 - WL1023)이고, 각 WL0 - WLx의 어드레스의 값이 0 - 1023이고, 설정된 비트(SBIT)가 카운팅 어드레스의 최상위 1비트이고, 위크 어드레스 저장부(120)가 10개의 위크 어드레스(WADD0 - WADD9)를 저장하고 있는 경우에 대해 설명한다. 위크 리프레시 신호(WREF)가 활성화되는 구간 즉, 위크 어드레스에 대한 리프레시를 수행하는 구간(이하 위크 리프레시 구간이라 함)은 설계에 따라 다르게 설정될 수 있다.
제1실시예에서 위크 리프레시 구간은 위크 리프레시 신호(WREF)가 활성화된 후 설정된 횟수만큼 리프레시 커맨드(REF)가 인가되면 종료되도록 설정될 수 있다. 예를 들어, 위크 리프레시 구간은 위크 리프레시 신호(WREF)가 활성화된 후 리프레시 커맨드(REF)가 5회 만큼 인가되면 종료되도록 설정될 수 있다. 또는 위크 리프레시 구간은 위크 리프레시 신호(WREF)가 활성화된 후 리프레시 커맨드(REF)가 10회만큼 인가되면 종료되도록 설정될 수 있다. 이때 위크 리프레시 신호(WREF)가 비활성화되기 위해 리프레시 커맨드(REF)가 인가되는 횟수(이하 종료 횟수라 함)는 설계에 따라 달라질 수 있다. 또한 종료 횟수는 위크 어드레스 저장부(120)에 저장된 위크 어드레스의 개수 미만이거나 이상일 수 있다.
종료 횟수가 위크 어드레스 저장부(120)에 저장된 위크 어드레스의 개수 미만인 경우 위크 어드레스(120)에 저장된 위크 어드레스들에 대한 위크 리프레시 동작은 2회 이상의 위크 리프레시 구간에 걸쳐 나누어서 수행될 수 있다. 이러한 동작에 대해서는 도 2a의 설명에서 후술한다. 또한 종료 횟수가 위크 어드레스 저장부(120)에 저장된 위크 어드레스의 개수 이상인 경우 위크 어드레스(120)에 저장된 위크 어드레스들에 대한 위크 리프레시 동작은 1회의 위크 리프레시 구간에서 모두 수행될 수 있다. 이러한 동작에 대해서는 도 2b의 설명에서 후술한다.
제2실시예에서 위크 리프레시 구간은 위크 리프레시 신호(WREF)가 활성화된 시점부터 설정된 시간만큼 지나면 종료되도록 설정될 수 있다. 예를 들어, 위크 리프레시 구간은 위크 리프레시 신호(WREF)가 활성화된 후 수 - 수만 마이크로 초(μs)가 지난 후에 종료되도록 설정될 수 있다. 위크 리프레시 구간은 설계에 따라 다른 시간으로 설정될 수 있으며, 이때 1개의 위크 리프레시 구간 동안 위크 리프레시되는 위크 어드레스의 개수는 위크 어드레스 저장부(120)에 저장된 위크 어드레스의 개수 미만이거나 이상일 수 있다. 전자의 경우 위크 어드레스(120)에 저장된 위크 어드레스들에 대한 위크 리프레시 동작은 2회 이상의 위크 리프레시 구간에 걸쳐 나누어서 수행될 수 있다. 후자의 경우 위크 어드레스(120)에 저장된 위크 어드레스들에 대한 위크 리프레시 동작은 1회의 위크 리프레시 구간에서 모두 수행될 수 있다.
상술한 제1 및 제2실시예를 통한 위크 리프레시 신호(WREF)의 활성화 및 비활성화 동작은 모두 선택 제어부(141)에 의해 수행될 수 있다. 따라서 제1실시예에 따른 선택 제어부(141)는 위크 리프레시 신호(WREF)가 활성화된 후 리프레시 신호(REFS)의 비활성화 엣지에 응답하여 카운팅을 수행하는 카운터(counter)를 포함하고, 위크 리프레시 신호(WREF)가 활성화된 후 리프레시 커맨드(REF)가 종료 횟수 만큼 카운팅되면 리프레시 신호(REFS)의 비활성화 엣지에 응답하여 위크 리프레시 신호(WREF)를 비활성화할 수 있다. 또한 제2실시예에서 선택 제어부(141)는 위크 리프레시 신호(WREF)가 활성화된 시점부터 시간을 잴 수 있는 타이머(timer)를 포함하고, 위크 리프레시 신호(WREF)가 활성화된 후 타이머에 설정된 시간만큼 지난 후에 위크 리프레시 신호(WREF)를 비활성화할 수 있다.
도 2a는 도 1의 메모리 장치의 동작에 대해 설명하기 위한 도면이다.
도 2a를 참조하여, 위크 어드레스의 개수가 10개이고, 1회의 위크 리프레시 구간에서 5개의 위크 어드레스를 위크 리프레시하는 경우 메모리 장치의 리프레시 동작에 대해 설명할 수 있다. 리프레시 신호(REFS)는 리프레시 커맨드(REF)가 인가될 때마다 1회씩 활성화될 수 있다.
위크 리프레시 신호(WREF)가 비활성화된 상태에서 리프레시 커맨드(REF)가 인가되어 리프레시 신호(REFS)가 활성화되면 카운팅 어드레스(CADD)에 대응하는 워드라인이 리프레시될 수 있다. 카운팅 어드레스(CADD)는 0부터 시작하므로 WL0부터 리프레시 커맨드(REF)가 인가되어 리프레시 신호(REFS)가 활성화될 때마다 1개의 워드라인씩 차례로 리프레시될 수 있다. 이때 설정된 비트(SBIT)는 카운팅 어드레스(CADD)의 최상위 비트이므로 '0'이 될 수 있다. 위크 리프레시 신호(WREF)가 비활성화된 구간에서는 카운팅 어드레스(CADD)가 선택되어 리프레시 어드레스(REFADD)로 출력될 수 있다.
카운팅 어드레스(CADD)가 511(2진수 0111111111)에서 512(2진수 1000000000)로 변경되면 설정된 비트(SBIT)의 값이 '0'에서 '1'로 변경될 수 있다. 설정된 비트(SBIT)의 논리값이 변경되면 위크 리프레시 신호(WREF)가 활성화될 수 있다. 위크 리프레시 신호(WREF)가 활성화되면 위크 어드레스 저장부(120)에서 첫번째 위크 어드레스(WADD0)가 출력될 수 있다. 위크 리프레시 신호(WREF)가 활성화된 구간에서 카운팅 어드레스(CADD)의 값은 512로 유지되고, 리프레시 신호(REFS)의 비활성화 엣지(예, 폴링 엣지)에 응답하여 위크 어드레스(WADD)가 변경될 수 있다. 또한 위크 어드레스(WADD)가 선택되어 리프레시 어드레스(REFADD)로 출력되며 리프레시 신호(REFS)에 응답하여 위크 어드레스(WADD)에 대응하는 워드라인이 리프레시 될 수 있다. 이와 같이 위크 리프레시 신호(WREF)가 활성화된 후 5회 리프레시 신호(REFS)가 활성화되는 위크 리프레시 구간(WRS)에서 카운팅 어드레스(CADD)가 아닌 위크 어드레스들(WADD0 - WADD4)에 대응하는 워드라인이 리프레시될 수 있다.
위크 리프레시 구간(WRS)이 종료되어 위크 리프레시 신호(WREF)가 비활성화되면 다시 카운팅 어드레스(CADD)에 대응하는 워드라인이 리프레시될 수 있다. 카운팅 어드레스(CADD)가 1023(2진수 1111111111)에서 0(2진수 0000000000)로 변경되면 설정된 비트(SBIT)의 값이 '1'에서 '0'로 변경될 수 있다. 설정된 비트(SBIT)의 논리값이 변경되면 위크 리프레시 신호(WREF)가 활성화될 수 있다. 위크 리프레시 신호(WREF)가 활성화되고, 위크 리프레시 구간(WRS)에서 5개의 위크 어드레스(WADD5 - WADD9)에 대응하는 워드라인이 리프레시될 수 있다. 이후 상술한 동작이 반복될 수 있다.
참고로 도 2a에 도시한 것은 하나의 실시예이고, 설정된 비트(SBIT)의 개수, 위크 어드레스의 개수, 1회의 위크 리프레시 구간의 길이 등은 설계에 따라 달라질 수 있다. 예를 들어, 설정된 비트(SBIT)의 개수가 최상위 2비트이고, 위크 어드레스의 개수가 64개이고, 1회의 위크 리프레시 구간(WRS)이 리프레시 커맨드(REF) 16회가 인가되는 시간에 대응하는 경우 리프레시 동작은 [표 1]과 같이 수행될 수 있다.
리프레시 커맨드(REF)의 차수 카운팅 어드레스(CADD)의 값 설정된 비트(SBIT)의 값 출력된 위크 어드레스(WADD) 리프레시 동작의 종류
0 - 255 0 - 255 00 - NR
256 - 271 256 01 WADD0 - WADD15 WR
272 - 527 256 - 511 01 - NR
528 - 543 512 10 WADD16 - WADD31 WR
544 - 799 512 - 767 10 - NR
800 - 815 768 11 WADD32 - WADD47 WR
816 - 1071 768 - 1023 11 - NR
1072 - 1087 0 00 WADD48 - WADD63 WR
[표 1]에서 리프레시 커맨드(REF)의 차수란 리프레시 커맨드(REF)가 인가된 횟수를 나타내고, 출력된 위크 어드레스(WADD)란 위크 어드레스 저장부(120)에서 출력된 위크 어드레스(WADD)를 나타내고, 리프레시 동작의 종류란 카운팅 어드레스(CADD)에 대응하는 워드라인을 리프레시하는 노멀 리프레시 동작(NR) 또는 위크 어드레스(WADD)에 대응하는 워드라인을 리프레시하는 위크 리프레시 동작(WR) 중 어떤 리프레시 동작인지 나타낼 수 있다.
도 2b는 도 1의 메모리 장치의 동작에 대해 설명하기 위한 도면이다.
도 2b를 참조하여, 위크 어드레스의 개수가 10개이고, 1회의 위크 리프레시 구간에서 10개의 위크 어드레스를 위크 리프레시하는 경우 메모리 장치의 리프레시 동작에 대해 설명할 수 있다. 리프레시 신호(REFS)는 리프레시 커맨드(REF)가 인가될 때마다 1회씩 활성화될 수 있다.
도 2b의 리프레시 동작은 위크 리프레시 구간(WRS)가 더 길다는 것을 제외하면, 도 2a의 리프레시 동작과 유사하다. 1회의 위크 리프레시 구간(WRS) 동안 위크 어드레스들(WADD0 - WADD9) 모두에 대한 위크 리프레시 동작을 수행할 수 있기 때문에 설정된 비트(SBIT)가 '0'에서 '1'로 바뀐 후 위크 어드레스들(WADD0 - WADD9)에 대응하는 워드라인들을 1회 위크 리프레시하고, '1'에서 '0'으로 바뀐 후 위크 어드레스들(WADD0 - WADD9)에 대응하는 워드라인들을 1회 위크 리프레시할 수 있다.
참고로 도 2b에 도시한 것은 하나의 실시예이고, 설정된 비트(SBIT)의 개수, 위크 어드레스의 개수, 1회의 위크 리프레시 구간의 길이 등은 설계에 따라 달라질 수 있다. 예를 들어, 설정된 비트(SBIT)의 개수가 최상위 2비트이고, 위크 어드레스의 개수가 8개이고, 1회의 위크 리프레시 구간(WRS)이 리프레시 커맨드(REF) 16회가 인가되는 시간에 대응하는 경우 리프레시 동작은 [표 2]와 같이 수행될 수 있다.
리프레시 커맨드(REF)의 차수 카운팅 어드레스(CADD)의 값 설정된 비트(SBIT)의 값 출력된 위크 어드레스(WADD) 리프레시 동작의 종류
0 - 255 0 - 255 00 - NR
256 - 271 256 01 WADD0 - WADD7
(2회 반복)		 WR
272 - 527 256 - 511 01 - NR
528 - 543 512 10 WADD0 - WADD7
(2회 반복)		 WR
544 - 799 512 - 767 10 - NR
800 - 815 768 11 WADD0 - WADD7
(2회 반복)		 WR
816 - 1071 768 - 1023 11 - NR
1072 - 1087 0 00 WADD0 - WADD7
(2회 반복)		 WR
도 3은 본 발명의 일 실시예에 따른 메모리 장치의 구성도이다.
도 3을 참조하면, 메모리 장치는 셀 어레이 및 제어회로(310), 위크 어드레스 저장부(320), 리프레시 카운터(330), 어드레스 선택부(340), 리프레시 제어부(350) 및 제2선택부(301)를 포함할 수 있다. 도 3에 도시된 구성들 중 도 1에서 설명한 구성과 세부 구성 및 동작이 동일한 구성에 대한 설명은 생략할 수 있다.
리프레시 카운터(330)는 카운팅 어드레스(CADD)의 카운팅이 완료되면 완료 신호(COMPLETE)를 활성화할 수 있다. 보다 자세히 살펴 보면, 리프레시 카운터(330)는 카운팅 어드레스(CADD)의 값이 종료값인 상태에서 카운팅되면 완료 신호(COMPLETE)를 활성화할 수 있다.
어드레스 선택부(340)는 카운팅 어드레스(CADD)를 선택하여 리프레시 어드레스(REFADD)로 출력하되, 카운팅 어드레스(CADD)의 카운팅이 완료되면 설정된 구간 동안 위크 어드레스 저장부(320)에서 출력된 어드레스를 선택하여 리프레시 어드레스(REFADD)로 출력할 수 있다. 어드레스 선택부(340)는 완료 신호(COMPLETE)가 활성화되면 설정된 구간 동안 위크 어드레스 저장부(320)가 활성화되고, 리프레시 카운터(330)가 비활성화되도록 제어할 수 있다. 또한 어드레스 선택부(340)는 그 외의 구간에서 위크 어드레스 저장부(320)가 비활성화되고, 리프레시 카운터(330)가 활성화되도록 제어할 수 있다. 보다 자세히 살펴보면, 어드레스 선택부(340)는 완료 신호(COMPLETE)이 활성화되면 설정된 구간 동안 위크 리프레시 신호(WREF)를 활성화하고, 그 이외의 구간에서 위크 리프레시 신호(WREF)를 비활성화할 수 있다.
이러한 동작을 위해 어드레스 선택부(340)는 선택 제어부(341) 및 제1선택부(342)를 포함할 수 있다. 선택 제어부(341)는 완료 신호(COMPLETE)를 입력받아 완료 신호(COMPLETE)가 활성화되면 설정된 구간 동안 위크 리프레시 신호(WREF)를 활성화 한 후 비활성화할 수 있다. 제1선택부(342)는 위크 리프레시 신호(WREF)가 비활성화된 경우 카운팅 어드레스(CADD)를 선택하여 리프레시 어드레스(REFADD)로 출력하고, 위크 리프레시 신호(WREF)가 활성화된 경우 위크 어드레스 저장부(320)에서 출력된 어드레스(WADD)를 선택하여 리프레시 어드레스(REFADD)로 출력할 수 있다.
위크 어드레스 저장부(320)는 설정된 구간 동안 저장된 다수의 위크 어드레스를 1회 이상 반복하여 출력할 수 있다. 도 4a에서는 위크 리프레시 구간에서 전체의 위크 워드라인들을 1회 위크 리프레시하는 동작에 대해 설명하고, 도 4b에서는 위크 리프레시 구간에서 전체의 위크 워드라인들을 2회 위크 리프레시하는 동작에 대해 설명할 수 있다.
도 4a는 도 3의 메모리 장치의 동작에 대해 설명하기 위한 도면이다.
도 4a를 참조하여, 위크 어드레스의 개수가 128개이고, 1회의 위크 리프레시 구간이 64개의 워드라인을 리프레시하는 시간에 대응하는 경우 메모리 장치의 리프레시 동작에 대해 설명할 수 있다. 리프레시 신호(REFS)는 리프레시 커맨드(REF)가 인가될 때마다 1회씩 활성화될 수 있다.
위크 리프레시 신호(WREF)가 비활성화된 상태에서 리프레시 신호(REFS)가 활성화되면 카운팅 어드레스(CADD)에 대응하는 워드라인이 리프레시될 수 있다. 리프레시 카운터(330)는 카운팅을 완료할 때마다 완료 신호(COMPLETE)를 활성화할 수 있다. 완료 신호(COMPLETE)가 활성화되면 위크 리프레시 신호(WREF)가 활성화될 수 있다. 위크 리프레시 신호(WREF)가 활성화된 상태에서 도 2a의 리프레시 동작과 유사하게 동작하여 위크 리프레시 구간(WRS)에서 카운팅 어드레스(CADD)가 아닌 위크 어드레스들(WADD0 - WADD127)에 대응하는 워드라인이 리프레시될 수 있다. 리프레시 커맨드(REF)가 128회 인가된 후 위크 리프레시 구간(WRS)가 종료되면 위크 리프레시 신호(WREF)가 비활성화될 수 있다. 이후 상술한 동작이 반복될 수 있다.
참고로 도 4a에 도시한 것은 하나의 실시예이고, 위크 어드레스의 개수, 1회의 위크 리프레시 구간의 길이 등은 설계에 따라 달라질 수 있다. 예를 들어, 위크 어드레스의 개수가 128개이고, 1회의 위크 리프레시 구간(WRS)이 리프레시 커맨드(REF) 256회가 인가되는 시간에 대응하고, 1회의 위크 리프레시 구간(WRS)에서 위크 어드레스에 대응하는 워드라인이 각각 2회씩 리프레시되는 경우 리프레시 동작은 [표 3]과 같이 진행될 수 있다.
리프레시 커맨드(REF)의 차수 카운팅 어드레스(CADD)의 값 출력된 위크 어드레스(WADD) 리프레시 동작의 종류
0 - 1023 0 - 1023 - NR
1023 - 1151 0 WADD0 - WADD127
(2회 반복)		 WR
1152 - 2175 0 - 1023 - NR
2176 - 2303 0 WADD0 - WADD127
(2회 반복)		 WR
도 4b는 도 3의 메모리 장치의 동작에 대해 설명하기 위한 도면이다.
도 4b를 참조하여, 위크 어드레스의 개수가 128개이고, 1회의 위크 리프레시 구간이 256개의 워드라인을 리프레시하는 시간에 대응하는 경우 메모리 장치의 리프레시 동작에 대해 설명할 수 있다. 리프레시 신호(REFS)는 리프레시 커맨드(REF)가 인가될 때마다 1회씩 활성화될 수 있다. 위크 리프레시 구간(WRS)에서 각 위크 어드레스에 대응하는 워드라인들은 1회씩 리프레시되고 나머지 구간의 리프레시는 스킵될 수 있다.
위크 리프레시 신호(WREF)가 비활성화된 상태에서 리프레시 신호(REFS)가 활성화되면 카운팅 어드레스(CADD)에 대응하는 워드라인이 리프레시될 수 있다. 리프레시 카운터(330)는 카운팅을 완료할 때마다 완료 신호(COMPLETE)를 활성화할 수 있다. 완료 신호(COMPLETE)가 활성화되면 위크 리프레시 신호(WREF)가 활성화될 수 있다.
도 4b의 위크 어드레스 저장부(320)에 저장된 위크 어드레스를 개수는 128개이고, 위크 리프레시 구간(WRS)은 리프레시 커맨드(REF)가 256회 인가되는 구간에 대응하므로 모든 위크 워드라인이 리프레시되는데 필요한 시간보다 더 길다. [표 3]에서는 1회의 위크 리프레시 구간(WRS)에서 위크 워드라인이 2회 리프레시되는 경우를 설며하였으나 도 4b에서는 위크 리프레시 구간(WRS)에서 모든 위크 워드라인이 1회 리프레시된 후 나머지 구간에서는 리프레시 동작시 스킵(SKIP)되는 경우를 설명한다. 즉, 위크 리프레시 구간(WRS)의 앞부분(F)에서는 위크 워드라인의 리프레시가 수행되고, 리프레시 구간(WRS)의 뒷부분(B)에서는 리프레시가 스킵(SKIP)될 수 있다.
참고로 도 4b에 도시한 것은 하나의 실시예이고, 위크 어드레스의 개수, 1회의 위크 리프레시 구간의 길이 등은 설계에 따라 달라질 수 있다. 예를 들어, 위크 어드레스의 개수가 128개이고, 1회의 위크 리프레시 구간(WRS)이 리프레시 커맨드(REF) 512회가 인가되는 시간에 대응하고, 1회의 위크 리프레시 구간(WRS)에서 위크 어드레스들에 대응하는 워드라인들이 1회 리프레시되고, 일정한 시간이 지난 후 다시 위크 어드레스들에 대응하는 워드라인들이 리프레시되며 나머지 구간에서는 리프레시 동작이 수행되지 않는 경우 리프레시 동작은 [표 4]와 같이 진행될 수 있다.
리프레시 커맨드(REF)의 차수 카운팅 어드레스(CADD)의 값 출력된 위크 어드레스(WADD) 리프레시 동작의 종류
0 - 1023 0 - 1023 - NR
1024 - 1151 0 WADD0 - WADD127 WR
1152 - 1279 0 - SKIP
1280 - 1407 0 WADD0 - WADD127 WR
1408 - 1535 0 - SKIP
1536 - 2559 0 - 1023 - NR
2560 - 2687 0 WADD0 - WADD127 WR
2688 - 2815 0 - SKIP
2816 - 2943 0 WADD0 - WADD127 WR
2944 - 3071 0 - SKIP
[표 4]에서 SKIP은 리프레시가 수행되지 않고 스킵되는 구간을 나타낼 수 있다.
도 5은 본 발명의 일 실시예에 따른 메모리 장치의 구성도이다.
도 5를 참조하면, 메모리 장치는 셀 어레이 및 제어회로(510), 어드레스 저장부(520), 리프레시 카운터(530), 어드레스 선택부(540), 리프레시 제어부(550) 및 제2선택부(501)를 포함할 수 있다. 도 5에 도시된 구성들 중 도 1 및 도 3에서 설명한 구성과 세부 구성 및 동작이 동일한 구성에 대한 설명은 생략할 수 있다.
어드레스 저장부(520)는 다수의 메모리 셀(MC) 중 데이터 보유 시간(data retention time)이 기준 시간보다 긴 스트롱 셀을 제외한 메모리 셀들의 어드레스인 논-스킵 어드레스(NSADD)를 저장할 수 있다. 기준 시간은 설정에 따라 달라질 수 있다. 예를 들어, 기준 시간은 64ms일 수 있다. 그러나 기준 시간은 반드시 64ms이어야 하는 것은 아니며 필요에 따라 64ms보다 짧은 시간(예, 16ms, 32ms 등)으로 설정될 수도 있고, 64ms보다 긴 시간(예, 128ms, 192ms 등)으로 설정될 수도 있다. 일반적으로 스트롱 셀을 판단하기 위한 기준 시간은 JEDEC SPEC과 같이 메모리 장치의 SPEC에서 요구하는 데이터 보유 시간의 2배 이상으로 설정될 수 있다.
어드레스 저장부(520)는 스킵 리프레시 신호(SKREF)가 비활성화된 경우 비활성화되어 저장된 논-스킵 어드레스(NSADD)를 출력하지 않을 수 있다. 어드레스 저장부(520)는 스킵 리프레시 신호(SKREF)가 활성화된 구간(이하 스킵 리프레시 구간이라 함)에서 논-스킵 어드레스(NSADD)를 출력하되, 리프레시 커맨드(REF)가 인가되면 논-스킵 어드레스(NSADD)를 설정된 순서로 변경할 수 있다. 즉, 어드레스 저장부(520)는 스킵 리프레시 신호(SKREF)가 비활성화된 경우 리프레시 커맨드(REF)가 인가되어도 논-스킵 어드레스(NSADD)를 출력하지 않고, 스킵 리프레시 신호(SKREF)가 활성화된 경우 논-스킵 어드레스(NSADD)를 출력하되, 리프레시 커맨드(REF)가 인가될 때마다 논-스킵 어드레스(NSADD)를 설정된 순서대로 변경할 수 있다.
보다 자세히 살펴보면, 어드레스 저장부(520)는 스킵 리프레시 신호(SKREF)가 활성화된 상태에서 리프레시 신호(REFS)가 활성화되었다가 비활성화되면 리프레시 신호(REFS)가 활성화 상태에서 비활성화되 상태로 바뀌는 엣지(이하 비활성화 엣지라 함)에 응답하여 출력되는 논-스킵 어드레스(NSADD)를 변경할 수 있다.
리프레시 카운터(530)는 카운팅 어드레스(CADD)의 카운팅이 완료되면 완료 신호(COMPLETE)를 활성화할 수 있다. 리프레시 카운터(530)는 카운팅 어드레스(CADD)의 값이 종료값인 상태에서 카운팅되면 완료 신호(COMPLETE)를 활성화할 수 있다.
어드레스 선택부(540)는 카운팅 어드레스(CADD)를 선택하여 리프레시 어드레스(REFADD)로 출력하되, 카운팅 어드레스(CADD)의 카운팅이 완료되면 설정된 구간 동안 어드레스 저장부(520)에서 출력된 어드레스를 선택하여 리프레시 어드레스(REFADD)로 출력할 수 있다. 어드레스 선택부(540)는 완료 신호(COMPLETE)가 활성화되면 설정된 구간 동안 어드레스 저장부(520)가 활성화되고, 리프레시 카운터(530)가 비활성화되도록 제어할 수 있다. 또한 어드레스 선택부(540)는 그 외의 구간에서 어드레스 저장부(520)가 비활성화되고, 리프레시 카운터(530)가 활성화되도록 제어할 수 있다. 보다 자세히 살펴보면, 어드레스 선택부(540)는 완료 신호(COMPLETE)이 활성화되면 설정된 구간 동안 스킵 리프레시 신호(SKREF)를 활성화하고, 그 이외의 구간에서 스킵 리프레시 신호(SKREF)를 비활성화할 수 있다.
이러한 동작을 위해 어드레스 선택부(540)는 선택 제어부(541) 및 제1선택부(542)를 포함할 수 있다. 선택 제어부(541)는 완료 신호(COMPLETE)를 입력받아 완료 신호(COMPLETE)가 활성화되면 설정된 구간 동안 스킵 리프레시 신호(SKREF)를 활성화 한 후 비활성화할 수 있다. 제1선택부(542)는 스킵 리프레시 신호(SKREF)가 비활성화된 경우 카운팅 어드레스(CADD)를 선택하여 리프레시 어드레스(REFADD)로 출력하고, 스킵 리프레시 신호(SKREF)가 활성화된 경우 위크 어드레스 저장부(520)에서 출력된 어드레스(NSADD)를 선택하여 리프레시 어드레스(REFADD)로 출력할 수 있다.
어드레스 저장부(520)는 설정된 구간 동안 저장된 다수의 논-스킵 어드레스를 1회 이상 반복하여 출력할 수 있다.
도 6a는 도 5의 메모리 장치의 동작에 대해 설명하기 위한 도면이다.
도 6a를 참조하여, 스트롱 셀의 로우 어드레스(스트롱 셀이 연결된 워드라인의 어드레스, 이하 스트롱 어드레스라 함)의 개수가 512개인 경우, 즉 논-스킵 어드레스(NSADD)의 개수가 512개이고, 1회의 스킵 리프레시 구간이 1024개의 워드라인을 리프레시하는 시간에 대응하는 경우 메모리 장치의 리프레시 동작에 대해 설명할 수 있다. 리프레시 신호(REFS)는 리프레시 커맨드(REF)가 인가될 때마다 1회씩 활성화될 수 있다.
도 5의 어드레스 저장부(520)에 저장된 논-스킵 어드레스(NSADD)를 개수는 512개이고, 스킵 리프레시 구간(SRS)은 리프레시 신호(REFS)가 1024번 활성화되는 동안 유지될 수 있다. 즉, 스킵 리프레시 구간(SRS)은 모든 논-스킵 어드레스(NSADD)에 대응하는 워드라인(이하 논-스킵 워드라인이라 함)이 리프레시되는데 필요한 시간보다 더 길다. 이때 1회의 스킵 리프레시 구간(SRS)에서 논-스킵 어드레스 512개에 대한 리프레시 동작(이하 논-스킵 리프레시 동작이라 함)이 완료된 후 나머지 구간에서의 리프레시 동작은 스킵될 수 있다.
스킵 리프레시 신호(SKREF)가 비활성화된 상태에서 리프레시 신호(REFS)가 활성화되면 카운팅 어드레스(CADD)에 대응하는 워드라인이 리프레시될 수 있다. 리프레시 카운터(530)는 카운팅을 완료할 때마다 완료 신호(COMPLETE)를 활성화할 수 있다. 완료 신호(COMPLETE)가 활성화되면 스킵 리프레시 신호(SKREF)가 활성화될 수 있다. 스킵 리프레시 신호(SKREF)가 활성화되면 어드레스 저장부(550)에서 첫번째 논-스킵 어드레스(NSADD0)이 출력될 수 있다. 스킵 리프레시 신호(SKREF)가 활성화된 상태에서 카운팅 어드레스(CADD)의 값은 0으로 유지될 수 있다. 스킵 리프레시 신호(SKREF)가 활성화된 상태에서 리프레시 신호(REFS)가 활성화되면 리프레시 신호(REFS)의 비활성화 엣지에서 논-스킵 어드레스(NSADD0)가 변경될 수 있다.
이와 같이 스킵 리프레시 신호(SKREF)가 활성화된 후 512회의 리프레시 커맨드(REF)가 인가되어 스킵 리프레시 구간(SRS)에서 논-스킵 어드레스들(NSADD0 - NSADD512)에 대응하는 워드라인이 리프레시될 수 있다. 논-스킵 리프레시 동작이 완료되면 이후 리프레시 커맨드(REF)가 512회 인가되는 동안 리프레시 동작이 스킵될 수 있다(SKIP). 이후 상술한 동작이 반복될 수 있다.
참고로 도 6a에 도시한 것은 하나의 실시예이고, 논-스킵 어드레스의 개수, 1회의 스킵 리프레시 구간의 길이 등은 설계에 따라 달라질 수 있다. 예를 들어, 논-스킵 어드레스의 개수가 512개이고, 1회의 스킵 리프레시 구간(SRS)이 리프레시 커맨드(REF) 2048회가 인가되는 시간에 대응하고, 1회의 스킵 리프레시 구간(SRS)에서 논-스킵 어드레스들에 대응하는 워드라인들이 1회 리프레시되고, 일정한 시간이 지난 후 다시 논-스킵 어드레스들에 대응하는 워드라인들이 리프레시되며 나머지 구간에서는 리프레시 동작이 수행되지 않는 경우 리프레시 동작은 [표 5]와 같이 진행될 수 있다. NSR은 논-스킵 리프레시 동작을 나타낼 수 있다.
리프레시 커맨드(REF)의 차수 카운팅 어드레스(CADD)의 값 출력된 논-스킵 어드레스(NSADD) 리프레시 동작의 종류
0 - 1023 0 - 1023 - NR
1024 - 1535 0 NSADD0 - NSADD511 NSR
1536 - 2047 0 - SKIP
2048 - 2559 0 NSADD0 - NSADD511 NSR
2560 - 3071 0 - SKIP
3072 - 4095 0 - 1023 - NR
4096 - 4607 0 NSADD0 - NSADD511 NSR
4608 - 5119 0 - SKIP
5632 - 5631 0 NSADD0 - NSADD511 NSR
5632 - 6143 0 - SKIP
도 6b는 도 5의 메모리 장치의 동작에 대해 설명하기 위한 도면이다.
도 6b를 참조하여, 스트롱 셀의 로우 어드레스(스트롱 셀이 연결된 워드라인의 어드레스, 이하 스트롱 어드레스라 함)의 개수가 896개인 경우, 즉 논-스킵 어드레스(NSADD)의 개수가 128개이고, 1회의 스킵 리프레시 구간이 1024개의 워드라인을 리프레시하는 시간에 대응하는 경우 메모리 장치의 리프레시 동작에 대해 설명할 수 있다. 리프레시 신호(REFS)는 리프레시 커맨드(REF)가 인가될 때마다 1회씩 활성화될 수 있다.
도 5의 어드레스 저장부(520)에 저장된 논-스킵 어드레스(NSADD)를 개수는 128개이고, 스킵 리프레시 구간(SRS)은 리프레시 신호(REFS)가 1024번 활성화되는 동안 유지될 수 있다. 1회의 스킵 리프레시 구간(SRS)에서 논-스킵 어드레스 128개에 대한 논-스킵 리프레시 동작이 반복적으로 수행되며, 논-스킵 어드레스 128개에 대한 논-스킵 리프레시 동작이 완료되면 설정된 구간 동안 리프레시 동작이 스킵될 수 있다.
스킵 리프레시 신호(SKREF)가 활성화된 후 128회의 리프레시 커맨드(REF)가 인가되는 동안 논-스킵 리프레시가 수행되고, 다음 128회의 리프레시 커맨드(REF)가 인가되는 구간 동안에는 리프레시 동작이 스킵될 수 있다(SKIP). 이와 같은 동작이 스킵 리프레시 구간(SRS)에서 4회 반복될 수 있다. 이후 상술한 동작이 반복될 수 있다. 도 6b 리프레시 동작은 [표 6]과 같이 진행될 수 있다.
리프레시 커맨드(REF)의 차수 카운팅 어드레스(CADD)의 값 출력된 논-스킵 어드레스(NSADD) 리프레시 동작의 종류
0 - 1023 0 - 1023 - NR
1024-1151 0 NSADD0 - NSADD127 NSR
1152-1279 0 - SKIP
1280-1407 0 NSADD0 - NSADD127 NSR
1408-1535 0 - SKIP
1536-1663 0 NSADD0 - NSADD127 NSR
1664-1791 0 - SKIP
1792-1919 0 NSADD0 - NSADD127 NSR
1920-2047 0 - SKIP
도 7은 본 발명의 일 실시예에 따른 메모리 장치의 구성도이다.
도 7를 참조하면, 메모리 장치는 셀 어레이 및 제어회로(710), 정보 저장부(720), 리프레시 카운터(730), 어드레스 선택부(740), 리프레시 제어부(750) 및 제2선택부(701)를 포함할 수 있다. 도 7에 도시된 구성들 중 도 1, 도 3 및 도 5에서 설명한 구성과 세부 구성 및 동작이 동일한 구성에 대한 설명은 생략할 수 있다.
정보 저장부(720)는 다수의 메모리 셀(MC) 중 하나 이상의 메모리 셀의 데이터 보유 시간이 기준 시간 이상인지 여부에 관한 1비트 정보(1BIT)를 저장할 수 있다. 예를 들어, 정보 저장부(720)는 각 워드라인(WL0 - WLn)에 대응하는 1비트 정보를 저장하되, 1비트 정보(1BIT)는 대응하는 워드라인의 데이터 보유 시간이 기준 시간 미만인 경우 '1'값을 가지고, 대응하는 워드라인의 데이터 보유 시간이 기준 시간 이상인 경우 '0'값을 가질 수 있다. 즉, 대응하는 1비트 정보(1BIT)의 값이 '1'인 어드레스는 도 5의 설명에서 상술한 논-스킵 어드레스에 대응하고, 대응하는 1비트 정보(1BIT)의 값이 '0'인 어드레스는 도 5의 설명에서 상술한 스트롱 어드레스에 대응할 수 있다.
정보 저장부(720)는 스킵 리프레시 신호(SKREF)가 비활성화된 경우 비활성화되어 저장된 1비트 정보(1BIT)를 출력하지 않을 수 있다. 정보 저장부(720)는 스킵 리프레시 신호(SKREF)가 활성화된 구간(이하 스킵 리프레시 구간이라 함)에서 리프레시 커맨드(REF)가 인가되면 저장된 1비트 정보(1BIT)를 하나씩 출력할 수 있다. 즉, 정보 저장부(720)는 스킵 리프레시 신호(SKREF)가 비활성화된 경우 리프레시 커맨드(REF)가 인가되어도 1비트 정보(1BIT)를 출력하지 않고, 스킵 리프레시 신호(SKREF)가 활성화된 경우 1비트 정보(1BIT)를 출력하되, 리프레시 커맨드(REF)가 인가될 때마다 1비트 정보(1BIT)를 설정된 순서대로 변경할 수 있다.
보다 자세히 살펴보면, 정보 저장부(720)는 스킵 리프레시 신호(SKREF)가 활성화된 상태에서 리프레시 신호(REFS)가 활성화되었다가 비활성화되면 리프레시 신호(REFS)의 비활성화 엣지에 응답하여 출력되는 1비트 정보(1BIT)를 변경할 수 있다. 참고로 정보 저장부(720)는 설정된 구간 동안 저장된 다수의 1비트 정보(1BIT)를 1회 이상 반복하여 출력할 수 있다.
리프레시 카운터(730)는 카운팅 어드레스(CADD)의 카운팅이 완료되면 완료 신호(COMPLETE)를 활성화할 수 있다. 리프레시 카운터(730)는 카운팅 어드레스(CADD)의 값이 종료값인 상태에서 카운팅되면 완료 신호(COMPLETE)를 활성화할 수 있다. 다만 리프레시 카운터(730)는 스킵 리프레시 신호(SKREF)가 활성화된 상태인 경우 카운팅이 완료되어도 완료 신호(COMPLETE)를 활성화하지 않을 수 있다. 도 1, 도 3 및 도 5의 리프레시 카운터와는 달리 도 7의 리프레시 카운터(730)는 스킵 리프레시 신호(SKREF)의 활성화 또는 비활성화와 관계없이 비활성화되지 않고 카운팅 동작을 계속할 수 있다.
어드레스 선택부(740)는 카운팅 어드레스(CADD)를 선택하여 리프레시 어드레스(REFADD)로 출력하되, 카운팅 어드레스(CADD)의 카운팅이 완료되면 설정된 구간 동안 정보 저장부(720)에서 출력된 1비트 정보(1BIT)에 따라 카운팅 어드레스(CADD)를 선택하여 리프레시 어드레스(REFADD)로 출력하거나 카운팅 어드레스(CADD)를 차단할 수 있다.
어드레스 선택부(740)는 완료 신호(COMPLETE)가 활성화되면 설정된 구간 동안 정보 저장부(720)가 활성화되도록 제어할 수 있다. 또한 어드레스 선택부(740)는 그 외의 구간에서 정보 저장부(720)가 비활성화되도록 제어할 수 있다. 보다 자세히 살펴보면, 어드레스 선택부(740)는 완료 신호(COMPLETE)이 활성화되면 설정된 구간 동안 스킵 리프레시 신호(SKREF)를 활성화하고, 그 이외의 구간에서 스킵 리프레시 신호(SKREF)를 비활성화할 수 있다.
이러한 동작을 위해 어드레스 선택부(740)는 선택 제어부(741) 및 제1선택부(742)를 포함할 수 있다. 선택 제어부(741)는 완료 신호(COMPLETE)를 입력받아 완료 신호(COMPLETE)가 활성화되면 설정된 구간 동안 스킵 리프레시 신호(SKREF)를 활성화 한 후 비활성화할 수 있다. 제1선택부(742)는 스킵 리프레시 신호(SKREF)가 비활성화된 경우 카운팅 어드레스(CADD)를 선택하여 리프레시 어드레스(REFADD)로 출력하고, 스킵 리프레시 신호(SKREF)가 활성화된 경우 정보 저장부(720)에서 출력된 1비트 정보(1BIT)가 제1논리값(예, '1')을 가지면 카운팅 어드레스(CADD)를 선택하여 리프레시 어드레스(REFADD)로 출력하고, 1비트 정보(1BIT)가 제2논리값(예, '0')을 가지면 카운팅 어드레스(CADD)를 차단할 수 있다.
도 8은 정보 저장부(720)에 대해 설명하기 위한 도면이다.
도 8을 참조하면, 정보 저장부(720)는 워드라인의 갯수(예, 1023)와 동일한 개수의 1비트 정보(1BIT)를 저장할 수 있도록 이와 동일한 수의 저장부(S0 - S1023)를 포함할 수 있다.
저장부(S0 - S1023)에는 각각 대응하는 워드라인(WL0 - WL1023)이 데이터 보유 시간에 따라 '1' 또는 '0'이 저장될 수 있다. 저장부(S0 - S1023)에 저장된 값은 스킵 리프레시 구간에서 차례로 출력될 수 있다. 예를 들어, 카운티 어드레스(CADD)에서 워드라인(WL0 - WL1023)에 대응하는 카운팅 어드레스(CADD)가 차례로 출력되는 경우 저장부들(S0 - S1023)에 저장된 1비트 정보(1BIT)가 차례로 출력될 수 있다. 즉, 카운팅 어드레스(CADD)가 0(WL0에 대응함)이면 저장부(S0)에 저장된 값이 출력되고, 카운팅 어드레스(CADD)가 1(WL1에 대응함)이면 저장부(S1)에 저장된 값이 출력되고, 카운팅 어드레스(CADD)가 2(WL2에 대응함)이면 저장부(S2)에 저장된 값이 출력되고, 위와 같은 순서로 출력되어 카운팅 어드레스(CADD)가 1023(WL1023에 대응함)이면 저장부(S1023)에 저장된 값이 출력될 수 있다.
도 9는 도 7의 메모리 장치의 동작에 대해 설명하기 위한 도면이다.
도 9를 참조하여, 1회의 스킵 리프레시 구간이 1024개의 워드라인을 리프레시하는 시간에 대응하는 경우, 메모리 장치의 리프레시 동작에 대해 설명할 수 있다. 리프레시 신호(REFS)는 리프레시 커맨드(REF)가 인가될 때마다 1회씩 활성화될 수 있다.
스킵 리프레시 신호(SKREF)가 비활성화된 상태에서 리프레시 신호(REFS)가 활성화되면 카운팅 어드레스(CADD)에 대응하는 워드라인이 리프레시될 수 있다. 리프레시 카운터(730)는 카운팅이 완료되면 완료 신호(COMPLETE)를 활성화할 수 있다. 완료 신호(COMPLETE)가 활성화되면 스킵 리프레시 신호(SKREF)가 활성화될 수 있다. 스킵 리프레시 신호(SKREF)가 활성화되면 어드레스 저장부(550)에서 첫번째 1비트 정보(1BIT)이 출력될 수 있다. 도 8을 참조하면, 이 값은 '1'일 수 있다. 따라서 카운팅 어드레스(CADD)가 선택되어 리프레시 어드레스(REFADD)로 출력될 수 있다. 리프레시 신호(REFS)의 비활성화 엣지에서 1비트 정보(1BIT)는 바뀔 수 있다. 1비트 정보(1BIT)가 '0'인 경우 카운팅 어드레스(CADD)는 선택되지 않고 차단될 수 있다. 이와 같이 스킵 리프레시 신호(SKREF)가 활성화된 후 1024회의 리프레시 커맨드(REF)가 인가되면 스킵 리프레시 신호(SKREF)가 비활성화되고 스킵 리프레시 구간(SRS)이 종료될 수 있다. 이후 상술한 동작이 반복될 수 있다.
도 10은 제1실시예에 따른 메모리 장치를 설명하기 위한 도면이다.
도 10을 참조하면, 메모리 장치는 다수의 메모리 칩(CHIP0 - CHIP7)을 포함하는 메모리 모듈(1000)이고, 위크 어드레스 저장부(WEAK CELL TABLE)는 다수의 메모리 칩(CHIP0 - CHIP7)의 외부에 위치할 수 있다. 도 10에서는 위크 어드레스 저장부(WEAK CELL TABLE)를 1개 구비하는 경우에 대해 도시하였으나 위크 어드레스 저장부(WEAK CELL TABLE)의 개수는 설계에 따라 달라질 수 있다. 위크 어드레스 저장부(WEAK CELL TABLE)는 도 1의 위크 어드레스 저장부(120), 도 3의 위크 어드레스 저장부(320) 또는 도 5의 위크 어드레스 저장부(520)일 수 있다.
위크 어드레스 저장부(WEAK CELL TABLE)는 퓨즈 회로(Fuse Circuit)를 비롯해 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등의 비휘발성 메모리 회로 또는 이와 비슷한 기능을 수행하여 데이터를 저장하는 다양한 회로들 중 하나일 수 있다.
도 11은 제2실시예에 따른 메모리 장치를 설명하기 위한 도면이다.
도 11을 참조하면, 메모리 장치는 다수의 메모리 칩(CHIP0 - CHIP7)을 포함하는 메모리 모듈(1100)이고, 위크 어드레스 저장부(WEAK CELL TABLE)는 다수의 메모리 칩(CHIP0 - CHIP7)의 내부에 위치할 수 있다. 도 10에서는 각 메모리 칩(CHIP0 - CHIP7)이 위크 어드레스 저장부(WEAK CELL TABLE)를 1개 구비하는 경우에 대해 도시하였으나 위크 어드레스 저장부(WEAK CELL TABLE)의 개수는 설계에 따라 달라질 수 있다. 위크 어드레스 저장부(WEAK CELL TABLE)는 도 1의 위크 어드레스 저장부(120), 도 3의 위크 어드레스 저장부(320) 또는 도 5의 위크 어드레스 저장부(520)일 수 있다.
위크 어드레스 저장부(WEAK CELL TABLE)는 퓨즈 회로(Fuse Circuit)를 비롯해 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등의 비휘발성 메모리 회로 또는 이와 비슷한 기능을 수행하여 데이터를 저장하는 다양한 회로들 중 하나일 수 있다.
도 1 내지 도 11에서 설명한 메모리 장치는 위크 셀의 리프레시를 높은 빈도로 리프레시하거나 높이거나 스트롱 셀을 낮은 빈도로 리프레시함으로써 위크 셀을 관리하여 위크 셀의 데이터가 소실되는 것을 막되, 리프레시로 인해 소모되는 전력은 최소화할 수 있다. 또한 설정된 조건을 만족하는 경우 설정된 구간에서 위크 셀의 어드레스를 카운팅 어드레스와 비교없이 리프레시함으로써 위크 셀 관리를 위한 회로의 면적을 줄이고 복잡도를 낮출 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (19)

  1. 다수의 메모리 셀;
    상기 다수의 메모리 셀 중 데이터 보유 시간이 기준 시간보다 짧은 위크 셀의 위크 어드레스를 저장하는 위크 어드레스 저장부;
    카운팅 어드레스를 생성하는 리프레시 카운터; 및
    상기 카운팅 어드레스를 선택하여 리프레시 어드레스로 출력하되, 상기 카운팅 어드레스의 다수의 비트 중 설정된 하나 이상의 비트의 값이 변경되면 설정된 구간 동안 상기 위크 어드레스 저장부에서 출력된 어드레스를 선택하여 상기 리프레시 어드레스로 출력하는 어드레스 선택부
    를 포함하는 메모리 장치.
  2. 제 1항에 있어서,
    상기 어드레스 선택부는
    상기 설정된 구간 동안 상기 위크 어드레스 저장부가 활성화되도록 제어하고, 상기 리프레시 카운터가 비활성화되도록 제어하는 메모리 장치.
  3. 제 1항에 있어서,
    상기 위크 어드레스 저장부는
    상기 설정된 구간 동안 리프레시 커맨드가 인가되면 상기 위크 어드레스를 출력하는 메모리 장치.
  4. 제 1항에 있어서,
    상기 어드레스 선택부는
    상기 설정된 하나 이상의 비트의 값이 변경되면 상기 설정된 구간 동안 위크 리프레시 신호를 활성화하는 선택 제어부; 및
    상기 위크 리프레시 신호가 비활성화된 경우 상기 카운팅 어드레스를 선택하여 상기 리프레시 어드레스로 출력하고, 상기 위크 리프레시 신호가 활성화된 경우 상기 위크 어드레스 저장부에서 출력된 어드레스를 선택하여 상기 리프레시 어드레스로 출력하는 선택부
    를 포함하는 메모리 장치.
  5. 제 1항에 있어서,
    상기 메모리 장치는 다수의 메모리 칩을 포함하는 메모리 모듈이고,
    상기 위크 어드레스 저장부는 상기 다수의 메모리 칩의 외부에 위치하는 메모리 장치.
  6. 제 1항에 있어서,
    상기 메모리 장치는 다수의 메모리 칩을 포함하는 메모리 모듈이고,
    상기 위크 어드레스 저장부는 상기 다수의 메모리 칩의 내부에 위치하는 메모리 장치.
  7. 다수의 메모리 셀;
    상기 다수의 메모리 셀 중 데이터 보유 시간이 기준 시간보다 짧은 위크 셀의 위크 어드레스를 저장하는 위크 어드레스 저장부;
    카운팅 어드레스를 생성하는 리프레시 카운터; 및
    상기 카운팅 어드레스를 선택하여 리프레시 어드레스로 출력하되, 상기 카운팅 어드레스의 카운팅이 완료되면 설정된 구간 동안 상기 위크 어드레스 저장부에서 출력된 어드레스를 선택하여 상기 리프레시 어드레스로 출력하는 어드레스 선택부
    를 포함하며,
    상기 어드레스 선택부는
    상기 카운팅 어드레스의 카운팅이 완료되면 상기 설정된 구간 동안 위크 리프레시 신호를 활성화하는 선택 제어부; 및
    상기 위크 리프레시 신호가 비활성화된 경우 상기 카운팅 어드레스를 선택하여 상기 리프레시 어드레스로 출력하고, 상기 위크 리프레시 신호가 활성화된 경우 상기 위크 어드레스 저장부에서 출력된 어드레스를 선택하여 상기 리프레시 어드레스로 출력하는 선택부
    를 포함하는 메모리 장치.
  8. 제 7항에 있어서,
    상기 어드레스 선택부는
    상기 설정된 구간 동안 상기 위크 어드레스 저장부가 활성화되도록 제어하고, 상기 리프레시 카운터가 비활성화되도록 제어하는 메모리 장치.
  9. 제 7항에 있어서,
    상기 위크 어드레스 저장부는
    상기 설정된 구간 동안 상기 위크 어드레스를 1회 이상 반복하여 출력하는 메모리 장치.
  10. 제 7항에 있어서,
    상기 위크 어드레스 저장부는
    상기 설정된 구간 동안 리프레시 커맨드가 인가되면 상기 위크 어드레스를 출력하는 메모리 장치.
  11. 삭제
  12. 제 7항에 있어서,
    상기 메모리 장치는 다수의 메모리 칩을 포함하는 메모리 모듈이고,
    상기 위크 어드레스 저장부는 상기 다수의 메모리 칩의 외부에 위치하는 메모리 장치.
  13. 제 7항에 있어서,
    상기 메모리 장치는 다수의 메모리 칩을 포함하는 메모리 모듈이고,
    상기 위크 어드레스 저장부는 상기 다수의 메모리 칩의 내부에 위치하는 메모리 장치.
  14. 다수의 메모리 셀;
    상기 다수의 메모리 셀 중 데이터 보유 시간이 기준 시간보다 긴 스트롱 셀을 제외한 메모리 셀들의 논-스킵 어드레스를 저장하는 어드레스 저장부;
    카운팅 어드레스를 생성하는 리프레시 카운터; 및
    상기 카운팅 어드레스를 선택하여 리프레시 어드레스로 출력하되, 상기 카운팅 어드레스의 카운팅이 완료되면 설정된 구간 동안 상기 어드레스 저장부에서 출력된 어드레스를 선택하여 상기 리프레시 어드레스로 출력하는 어드레스 선택부
    를 포함하며,
    상기 어드레스 선택부는
    상기 카운팅 어드레스의 카운팅이 완료되면 상기 설정된 구간 동안 위크 리프레시 신호를 활성화하는 선택 제어부; 및
    상기 위크 리프레시 신호가 비활성화된 경우 상기 카운팅 어드레스를 선택하여 상기 리프레시 어드레스로 출력하고, 상기 위크 리프레시 신호가 활성화된 경우 상기 어드레스 저장부에서 출력된 어드레스를 선택하여 상기 리프레시 어드레스로 출력하는 선택부
    를 포함하는 메모리 장치.
  15. 제 14항에 있어서,
    상기 어드레스 선택부는
    상기 설정된 구간 동안 상기 어드레스 저장부가 활성화되도록 제어하고, 상기 리프레시 카운터가 비활성화되도록 제어하는 메모리 장치.
  16. 삭제
  17. 다수의 메모리 셀;
    상기 다수의 메모리 셀 중 대응하는 하나 이상의 메모리 셀의 데이터 보유 시간이 기준 시간 이상인지 여부에 관한 1비트 정보를 저장하는 정보 저장부;
    카운팅 어드레스를 생성하는 리프레시 카운터; 및
    상기 카운팅 어드레스를 선택하여 리프레시 어드레스로 출력하되, 상기 카운팅 어드레스의 카운팅이 완료되면 설정된 구간 동안 상기 정보 저장부에서 출력된 정보에 따라 상기 카운팅 어드레스를 선택하여 상기 리프레시 어드레스로 출력하거나 상기 카운팅 어드레스를 차단하는 어드레스 선택부
    를 포함하는 메모리 장치.
  18. 제 17항에 있어서,
    상기 어드레스 선택부는
    상기 설정된 구간 동안 상기 정보 저장부가 활성화되도록 제어하는 메모리 장치.
  19. 제 17항에 있어서,
    상기 어드레스 선택부는
    상기 카운팅 어드레스의 카운팅이 완료되면 상기 설정된 구간 동안 스킵 리프레시 신호를 활성화하는 선택 제어부; 및
    상기 스킵 리프레시 신호가 비활성화된 경우 상기 카운팅 어드레스를 선택하여 상기 리프레시 어드레스로 출력하고, 상기 스킵 리프레시 신호가 활성화된 경우 상기 정보 저장부에서 출력된 정보가 제1논리값을 가지면 상기 카운팅 어드레스를 선택하여 상기 리프레시 어드레스로 출력하고, 상기 정보 저장부에서 출력된 정보가 제2논리값을 가지면 상기 카운팅 어드레스를 차단하는 선택부
    를 포함하는 메모리 장치.

KR1020160134237A 2016-10-17 2016-10-17 메모리 장치 Active KR102710360B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160134237A KR102710360B1 (ko) 2016-10-17 2016-10-17 메모리 장치
US15/677,085 US10497421B2 (en) 2016-10-17 2017-08-15 Memory device
CN201710945504.4A CN107958682B (zh) 2016-10-17 2017-10-12 存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160134237A KR102710360B1 (ko) 2016-10-17 2016-10-17 메모리 장치

Publications (2)

Publication Number Publication Date
KR20180042488A KR20180042488A (ko) 2018-04-26
KR102710360B1 true KR102710360B1 (ko) 2024-09-30

Family

ID=61904060

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160134237A Active KR102710360B1 (ko) 2016-10-17 2016-10-17 메모리 장치

Country Status (3)

Country Link
US (1) US10497421B2 (ko)
KR (1) KR102710360B1 (ko)
CN (1) CN107958682B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US20190066760A1 (en) * 2017-08-23 2019-02-28 Nanya Technology Corporation Dram and method for operating the same
CN112106138B (zh) 2018-05-24 2024-02-27 美光科技公司 用于行锤击刷新采样的纯时间自适应采样的设备和方法
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
KR102760091B1 (ko) 2019-01-22 2025-01-24 에스케이하이닉스 주식회사 메모리 시스템
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
CN112037843A (zh) * 2019-06-04 2020-12-04 长鑫存储技术有限公司 存储器测试方法、装置、存储器、设备及可读存储介质
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) * 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
CN112151103B (zh) * 2020-09-17 2024-03-29 深圳市宏旺微电子有限公司 基于March算法的DRAM故障检测方法和装置
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
CN112927750A (zh) * 2021-03-01 2021-06-08 长鑫存储技术有限公司 失效单元测试方法及装置、存储介质、电子设备
US12125514B2 (en) 2022-04-28 2024-10-22 Micron Technology, Inc. Apparatuses and methods for access based refresh operations
US12112787B2 (en) 2022-04-28 2024-10-08 Micron Technology, Inc. Apparatuses and methods for access based targeted refresh operations
CN118351907A (zh) * 2023-01-09 2024-07-16 长鑫存储技术有限公司 一种刷新电路、方法及存储器
CN117672290B (zh) * 2024-02-01 2024-05-17 长鑫存储技术(西安)有限公司 存储器结构、刷新方法及存储器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160133314A1 (en) * 2014-11-11 2016-05-12 Samsung Electronics Co., Ltd. Semiconductor memory devices, memory systems including the same, and methods of operating memory systems

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5835436A (en) * 1995-07-03 1998-11-10 Mitsubishi Denki Kabushiki Kaisha Dynamic type semiconductor memory device capable of transferring data between array blocks at high speed
EP1024490B1 (en) * 1999-01-27 2003-04-09 Matsushita Electric Industrial Co., Ltd. AV data and computer data recording method and reproduction method, and recording drive and reproduction drive, information recording system and information reproduction system, and information recording medium for such methods
US6160778A (en) * 1999-03-08 2000-12-12 Matsushita Electric Industrial Co., Ltd. Information recording medium, information recording method, information recording apparatus and information reproducing apparatus
US6603694B1 (en) * 2002-02-05 2003-08-05 Infineon Technologies North America Corp. Dynamic memory refresh circuitry
JP4256307B2 (ja) * 2004-06-21 2009-04-22 株式会社東芝 メモリカード
JP4291239B2 (ja) * 2004-09-10 2009-07-08 エルピーダメモリ株式会社 半導体記憶装置及びテスト方法
CN100590608C (zh) * 2005-05-23 2010-02-17 松下电器产业株式会社 存储器控制器及其控制方法、非易失性存储装置及系统
US7444577B2 (en) * 2005-08-04 2008-10-28 Rambus Inc. Memory device testing to support address-differentiated refresh rates
US7734866B2 (en) * 2005-08-04 2010-06-08 Rambus Inc. Memory with address-differentiated refresh rate to accommodate low-retention storage rows
US7565479B2 (en) * 2005-08-04 2009-07-21 Rambus Inc. Memory with refresh cycle donation to accommodate low-retention-storage rows
US8098532B2 (en) * 2007-11-20 2012-01-17 Kabushiki Kaisha Toshiba Non-volatile semiconductor storage device with address search circuit used when writing
US7551505B1 (en) * 2007-12-05 2009-06-23 Qimonda North America Corp. Memory refresh method and apparatus
JP2010267341A (ja) * 2009-05-15 2010-11-25 Renesas Electronics Corp 半導体装置
KR20110074285A (ko) * 2009-12-24 2011-06-30 삼성전자주식회사 부분 셀프 리프레쉬를 수행하는 반도체 메모리 장치 및 이를 구비하는 반도체 메모리 시스템
US9037928B2 (en) * 2012-01-01 2015-05-19 Mosys, Inc. Memory device with background built-in self-testing and background built-in self-repair
KR101879442B1 (ko) 2011-05-25 2018-07-18 삼성전자주식회사 휘발성 메모리 장치의 리프레쉬 방법, 리프레쉬 어드레스 생성기 및 휘발성 메모리 장치
US9036439B2 (en) * 2011-07-15 2015-05-19 Samsung Electronics Co., Ltd. Semiconductor memory device having improved refresh characteristics
KR20130117198A (ko) * 2012-04-18 2013-10-25 삼성전자주식회사 메모리 셀의 리프레쉬 방법 및 이를 이용한 반도체 메모리 장치
KR101962874B1 (ko) * 2012-04-24 2019-03-27 삼성전자주식회사 메모리 장치, 메모리 컨트롤러, 메모리 시스템 및 이의 동작 방법
KR101932663B1 (ko) * 2012-07-12 2018-12-26 삼성전자 주식회사 리프레쉬 주기 정보를 저장하는 반도체 메모리 장치 및 그 동작방법
KR101974108B1 (ko) 2012-07-30 2019-08-23 삼성전자주식회사 리프레쉬 어드레스 생성기, 이를 포함하는 휘발성 메모리 장치 및 휘발성 메모리 장치의 리프레쉬 방법
KR102050473B1 (ko) * 2012-09-24 2019-11-29 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치 및 메모리 시스템
JP2014063556A (ja) * 2012-09-24 2014-04-10 Toshiba Corp 不揮発性半導体記憶装置
US9236102B2 (en) * 2012-10-12 2016-01-12 Micron Technology, Inc. Apparatuses, circuits, and methods for biasing signal lines
US9087614B2 (en) * 2012-11-27 2015-07-21 Samsung Electronics Co., Ltd. Memory modules and memory systems
KR102125230B1 (ko) 2013-03-13 2020-06-22 삼성전자주식회사 디램 및 리프레시 제어방법
KR20150017276A (ko) * 2013-08-06 2015-02-16 삼성전자주식회사 리프레쉬 레버리징 효율을 향상시키는 휘발성 메모리 장치의 리프레쉬 방법
KR102238706B1 (ko) * 2014-11-28 2021-04-09 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
JP6470160B2 (ja) * 2015-10-23 2019-02-13 ルネサスエレクトロニクス株式会社 マルチポートメモリ、及び半導体装置
JP6585000B2 (ja) * 2016-05-09 2019-10-02 ルネサスエレクトロニクス株式会社 半導体集積回路
US10417136B2 (en) * 2017-12-21 2019-09-17 Northrop Grumman Systems Corporation Write-through detection for a memory circuit with an analog bypass portion

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160133314A1 (en) * 2014-11-11 2016-05-12 Samsung Electronics Co., Ltd. Semiconductor memory devices, memory systems including the same, and methods of operating memory systems

Also Published As

Publication number Publication date
KR20180042488A (ko) 2018-04-26
US10497421B2 (en) 2019-12-03
CN107958682B (zh) 2021-07-09
CN107958682A (zh) 2018-04-24
US20180108401A1 (en) 2018-04-19

Similar Documents

Publication Publication Date Title
KR102710360B1 (ko) 메모리 장치
US11955158B2 (en) Apparatuses and methods for access based refresh timing
US10867658B2 (en) Address counting circuit, memory device and operating method thereof
US9847118B1 (en) Memory device and method for operating the same
US7692993B2 (en) Semiconductor memory device
US7154788B2 (en) Semiconductor integrated circuit device
US20160078911A1 (en) Semiconductor memory device having count value control circuit
US8923084B1 (en) Memory and memory system including the same
KR102405054B1 (ko) 메모리 장치 및 메모리 장치의 동작 방법
TW201903767A (zh) 半導體記憶體裝置
US9030904B2 (en) Memory device and memory system having programmable refresh methods
US7215589B2 (en) Semiconductor memory device that requires refresh operations
KR20160000626A (ko) 메모리 장치
US6940773B2 (en) Method and system for manufacturing DRAMs with reduced self-refresh current requirements
KR20180069177A (ko) 메모리 장치 및 메모리 장치의 동작 방법
CN104425003A (zh) 半导体器件
KR20170139852A (ko) 반도체 메모리 장치 및 그의 동작 방법
KR20140028659A (ko) 리프레시 제어회로 및 이를 포함하는 메모리 장치
KR20170030215A (ko) 메모리 장치
US20210005246A1 (en) Semiconductor memory device and memory system
JP2006146992A (ja) 半導体メモリ装置
US10255966B2 (en) Memory device and operating method thereof
JPH0536274A (ja) 半導体メモリ装置
KR102464304B1 (ko) 반도체 장치
US12308083B2 (en) Volatile memory devices and methods of operating same to improve reliability

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20161017

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20211006

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20161017

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20231010

Patent event code: PE09021S01D

PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240625

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240923

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240924

End annual number: 3

Start annual number: 1

PG1601 Publication of registration