[go: up one dir, main page]

KR102707561B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102707561B1
KR102707561B1 KR1020190038605A KR20190038605A KR102707561B1 KR 102707561 B1 KR102707561 B1 KR 102707561B1 KR 1020190038605 A KR1020190038605 A KR 1020190038605A KR 20190038605 A KR20190038605 A KR 20190038605A KR 102707561 B1 KR102707561 B1 KR 102707561B1
Authority
KR
South Korea
Prior art keywords
metal layer
layer
fan
display device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190038605A
Other languages
English (en)
Other versions
KR20200117098A (ko
Inventor
전유진
이원세
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190038605A priority Critical patent/KR102707561B1/ko
Priority to US16/820,470 priority patent/US11217652B2/en
Priority to CN202010241156.4A priority patent/CN111799301A/zh
Publication of KR20200117098A publication Critical patent/KR20200117098A/ko
Application granted granted Critical
Publication of KR102707561B1 publication Critical patent/KR102707561B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은, 복수의 화소가 배치된 표시영역, 상기 표시영역을 둘러싸는 주변영역과, 상기 주변영역 외측의 패드영역을 갖는 기판과, 상기 패드영역으로부터 상기 주변영역을 가로질러 상기 표시영역으로 연장되며, 상기 복수의 화소에 영상신호를 전달하는 복수의 팬아웃배선들과, 상기 주변영역의 상기 복수의 팬아웃배선들의 적어도 일부를 덮는 제1금속층과, 상기 제1금속층 상에서 상기 제1금속층의 적어도 일부와 중첩하는 제2금속층과, 상기 주변영역의 상기 제2금속층 상에 배치된 제3금속층과, 상기 제1금속층과 상기 제2금속층 사이에 개재되며, 제1컨택홀들을 갖는 제1절연층과, 상기 제2금속층과 상기 제3금속층 사이에 개재되며, 제2컨택홀들을 갖는 제2절연층과, 상기 복수의 팬아웃배선들과 상기 제1금속층 사이에 개재된 제3절연층을 구비하고, 상기 제1컨택홀에서 상기 제1금속층과 상기 제2금속층이 서로 컨택하고, 상기 제2컨택홀에서 상기 제2금속층과 상기 제3금속층이 서로 컨택하며, 상기 제2컨택홀들은, 이웃하는 상기 제1컨택홀들 사이에 배치되는, 표시 장치를 제공한다.

Description

표시 장치{Display apparatus}
본 발명의 실시예들은 표시 장치에 관한 것이다.
유기발광 표시 장치는 정공 주입 전극과 전자 주입 전극 그리고 이들 사이에 형성되어 있는 유기발광층을 포함하는 유기발광소자를 구비하며, 정공 주입 전극에서 주입되는 정공과 전자 주입 전극에서 주입되는 전자가 유기발광층에서 결합하여 생성된 엑시톤(exiton)이 여기 상태(exited state)로부터 기저 상태(ground state)로 떨어지면서 빛을 발생시키는 자발광형 표시 장치이다.
자발광형 표시장치인 유기발광 표시 장치는 별도의 광원이 불필요하므로 저전압으로 구동이 가능하고 경량의 박형으로 구성할 수 있으며, 넓은 시야각, 높은 콘트라스트(contrast) 및 빠른 응답 속도 등의 고품위 특성으로 인해 차세대 표시 장치로 주목 받고 있다.
한편, 최근에는 사용자가 화상을 인식하게 되는 영역인 표시영역을 넓히는 것이 표시 장치에 있어서 중요한 과제로 대두되고 있는바, 이를 위하여 표시영역 외측의 주변영역을 축소시키는 경향이 있다. 이때 주변영역이 축소됨에 따라 주변영역에 위치하는 배선의 간격 또한 줄어들게 되어, 배선이 단선되거나 과열되는 등의 문제가 발생할 수 있다.
본 발명은 표시영역 외측의 주변영역에서 배선 단선 등의 불량을 방지할 수 있는 표시 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 측면에 따르면, 복수의 화소가 배치된 표시영역, 상기 표시영역을 둘러싸는 주변영역과, 상기 주변영역 외측의 패드영역을 갖는 기판; 상기 패드영역으로부터 상기 주변영역을 가로질러 상기 표시영역으로 연장되며, 상기 복수의 화소에 영상신호를 전달하는 복수의 팬아웃배선들; 상기 주변영역의 상기 복수의 팬아웃배선들의 적어도 일부를 덮는 제1금속층; 상기 제1금속층 상에서 상기 제1금속층의 적어도 일부와 중첩하는 제2금속층; 상기 주변영역의 상기 제2금속층 상에 배치된 제3금속층; 상기 제1금속층과 상기 제2금속층 사이에 개재되며, 제1컨택홀들을 갖는 제1절연층; 상기 제2금속층과 상기 제3금속층 사이에 개재되며, 제2컨택홀들을 갖는 제2절연층; 및 상기 복수의 팬아웃배선들과 상기 제1금속층 사이에 개재된 제3절연층;을 구비하고, 상기 제1컨택홀에서 상기 제1금속층과 상기 제2금속층이 서로 컨택하고, 상기 제2컨택홀에서 상기 제2금속층과 상기 제3금속층이 서로 컨택하며, 상기 제2컨택홀들은, 이웃하는 상기 제1컨택홀들 사이에 배치되는, 표시 장치가 제공된다.
상기 제3절연층은 이웃하는 상기 팬아웃배선들 사이의 중간영역에 대응하는 그루브들을 갖고, 상기 제1컨택홀들은 상기 그루브들 사이에 배치될 수 있다.
상기 제3절연층은 이웃하는 상기 팬아웃배선들 사이의 중간영역에 대응하는 그루브들을 갖고, 상기 그루브에서 상기 제1금속층 및 상기 제2금속층이 서로 컨택할 수 있다.
상기 제1절연층 및 상기 제2절연층 중 적어도 하나는 유기절연물을 포함할 수 있다.
상기 제2금속층은 상기 제1컨택홀들로부터 이격된 복수의 홀들을 갖고, 상기 제2컨택홀들은 상기 제1컨택홀들 및 상기 복수의 홀들 각각으로부터 이격되도록 배치될 수 있다.
상기 복수의 홀들은, 상기 제1컨택홀들 및 상기 제2컨택홀들보다 크기가 클 수 있다.
상기 제1컨택홀들은, 상기 제2컨택홀들보다 면적이 클 수 있다.
상기 복수의 화소는, 박막트랜지스터; 상기 박막트랜지스터의 소스전극 및 드레인전극 중 적어도 하나와 전기적으로 연결된 화소전극; 상기 화소전극 상의 대향전극; 및 상기 화소전극 및 상기 대향전극 사이에 배치된 발광층을 구비할 수 있다.
상기 제3금속층은 상기 대향전극과 일체를 이룰 수 있다.
상기 제1금속층은 상기 박막트랜지스터의 상기 소스전극 및 상기 드레인전극과 동일층 상에 배치될 수 있다.
상기 복수의 팬아웃배선들 중 적어도 일부는 상기 박막트랜지스터의 게이트전극과 동일층 상에 배치될 수 있다.
상기 박막트랜지스터의 소스전극 및 드레인전극 중 적어도 하나와 상기 화소전극을 연결하는 보조금속;을 더 구비하고, 상기 제2금속층은 상기 보조금속과 동일층 상에 배치될 수 있다.
상기 복수의 팬아웃배선들은 제1팬아웃배선과 제2팬아웃배선을 포함하고, 상기 제1팬아웃배선과 상기 제2팬아웃배선은, 서로 다른 층에 배치될 수 있다.
본 발명의 다른 측면에 따르면, 복수의 화소가 배치된 표시영역, 상기 표시영역을 둘러싸는 주변영역과, 상기 주변영역 외측의 패드영역을 갖는 기판; 상기 패드영역으로부터 상기 주변영역을 가로질러 상기 표시영역으로 연장되며, 상기 주변영역에서 제1방향으로 서로 이격되도록 배열된 복수의 팬아웃배선들; 상기 주변영역의 상기 복수의 팬아웃배선들의 적어도 일부를 덮는 제1금속층; 상기 주변영역의 상기 제1금속층 상에서 상기 제1금속층의 적어도 일부와 중첩하는 제2금속층; 상기 제2금속층 상에서 상기 복수의 화소에 공통으로 배치되는 대향전극; 상기 제1금속층과 상기 제2금속층 사이에 개재되며, 제1컨택홀들을 갖는 제1절연층; 상기 제2금속층과 상기 대향전극 사이에 개재되며, 제2컨택홀들을 갖는 제2절연층; 및 상기 복수의 팬아웃배선들과 상기 제1금속층 사이에 개재되며, 이웃하는 상기 팬아웃배선들 사이의 중간영역에 대응하는 그루브들을 갖는 제3절연층;을 구비하고, 상기 제1컨택홀 및 상기 그루브 간의 상기 제1방향으로의 이격 거리는, 상기 제2컨택홀 및 상기 그루브 간의 상기 제1방향으로의 이격 거리와상이한, 표시 장치가 제공된다.
상기 제2금속층은 서로 이격된 복수의 홀들을 갖고, 상기 제1컨택홀 및 상기 홀 간의 상기 제1방향으로의 이격 거리는, 상기 제2컨택홀 및 상기 홀 간의 상기 제1방향으로의 이격 거리와 상이할 수 있다.
상기 복수의 화소는, 박막트랜지스터; 상기 박막트랜지스터의 소스전극 및 드레인전극 중 적어도 하나와 전기적으로 연결된 화소전극; 및 상기 화소전극 및 상기 대향전극 사이에 배치된 발광층을 구비할 수 있다.
상기 제1금속층은 상기 박막트랜지스터의 상기 소스전극 및 상기 드레인전극과 동일층 상에 배치될 수 있다.
상기 복수의 팬아웃배선들 중 적어도 일부는 상기 박막트랜지스터의 게이트전극과 동일층 상에 배치될 수 있다.
상기 박막트랜지스터의 소스전극 및 드레인전극 중 적어도 하나와 상기 화소전극을 연결하는 보조금속;을 더 구비하고, 상기 제2금속층은 상기 보조금속과 동일층 상에 배치될 수 있다.
상기 복수의 팬아웃배선들은 제1팬아웃배선과 제2팬아웃배선을 포함하고, 상기 제1팬아웃배선과 상기 제2팬아웃배선은, 서로 다른 층에 배치될 수 있다.
상술한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 배선 단선이나 컨택 불량 등이 발생하는 것을 방지할 수 있다.
또한, 표시영역 외측의 주변영역을 줄여 표시영역의 비율을 증가시킬 수 있다.
그러나, 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다.
도 2는 도 1의 표시 장치에 포함된 일 화소의 등가 회로도이다.
도 3은 도 1의 W부분의 일 예를 확대하여 도시한 평면도이다.
도 4a는 도 1의 A-A'선 및 도 3의 B-B'선에 따른 단면도들이다.
도 4b는 도 3의 C-C'선에 따른 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 일부를 개략적으로 도시한 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 표시 장치의 일부를 개략적으로 도시한 단면도이다.
도 7은 비교예에 따른 표시 장치의 일부를 개략적으로 도시한 평면도이다.
도 8은 도 1의 W부분의 다른 예를 확대하여 도시한 평면도이다.
도 9a는 도 8의 D-D'선에 따른 단면도이다.
도 9b는 도 8의 E-E'선에 따른 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고, 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 명세서에서 사용되는 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 명세서에서 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
본 명세서에서 사용되는 x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
이하, 본 발명에 따른 실시예들을 도면을 참조하여 상세히 설명하기로 하며, 도면을 참조하여 설명함에 있어 실질적으로 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해 일부 층 및 영역의 두께를 과장되게 나타내었다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이고, 도 2는 도 1의 표시 장치에 포함된 일 화소의 등가 회로도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(1000)는 표시영역(DA), 주변영역(PA) 및 패드영역(PADA)을 갖는 기판(100)을 구비한다.
표시영역(DA)은 사용자가 인식할 수 있는 화상을 구현하는 영역이고, 주변영역(PA)은 비표시영역으로 표시영역(DA)을 둘러싸는 영역이며, 패드영역(PADA)은 표시영역(DA) 및 주변영역(PA)의 외측에 위치하는 영역이다.
표시영역(DA)에는 복수의 화소(P)들이 배치된다. 도 2는 하나의 화소(P)의 등가 회로도의 일 예를 도시하고 있다. 도 2를 참조하면, 화소(P)는 스캔선(SL) 및 데이터선(DL)에 연결된 화소회로(PC) 및 화소회로(PC)에 연결된 표시소자를 포함할 수 있다. 표시소자는 일 예로 유기발광다이오드(OLED)일 수 있다.
각 화소(P)는 스캔선(SL) 및 데이터선(DL)에 연결된 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광다이오드(OLED)를 포함한다.
화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔 신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD, 또는 구동전압)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 2에서는 하나의 화소(P)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 화소(P)의 화소회로(PC)는 3개 이상의 박막트랜지스터를 포함하거나, 2개 이상의 스토리지 커패시터를 포함하는 것과 같이 다양하게 변경될 수 있다.
다시 도 1을 참조하면, 주변영역(PA)에는 표시영역(DA)의 복수의 화소(P)들에 연결되는 각종 배선들이 지나가며, 표시영역(DA)을 밀봉하기 위한 밀봉부재(미도시)가 배치될 수 있다. 상기 밀봉부재는 표시영역(DA)을 둘러싸는 씰링부재일 수 있다.
주변영역(PA)에는 화소(P)의 표시소자(예컨대, 도 2의 OLED)를 구동시키기 위한 전원을 공급하는 제1전압선(10)과 제2 전압선(20)이 배치될 수 있다.
제1전압선(10)은 구동전압(ELVDD)선일 수 있으며, 제2전압선(20)은 공통전압(ELVSS)선 일 수 있다. 제1전압선(10)은 표시영역(DA)에 배치되어 화소(P)에 구동전압을 공급하는 종속전압선(15)과 연결되며, 제2전압선(20)은 직접 또는 다른 배선을 경유하여 후술하는 대향전극(도 4의 223)과 연결될 수 있다.
일 예로, 제1전압선(10)은 표시영역(DA)의 일 가장자리과 패드영역(PADA) 사이에 배치될 수 있으며, 제2전압선(20)은 표시영역(DA)의 상기 일 가장자리 외의 다른 가장자리와 대응하도록 배치될 수 있다. 일 예로, 제2전압선(20)은 제1전압선(10)이 배치된 표시영역(DA)의 상기 일 가장자리를 제외한 표시영역(DA)의 나머지 가장자리들을 둘러쌀 수 있다.
제1전압선(10)은 표시영역(DA)의 일 가장자리에 대응하도록 제1방향(x방향)으로 연장되며 양 단부(11)를 갖는 메인전압선과, 상기 메인전압선에 연결된 제1연결부(12)를 구비할 수 있다. 이때 상기 일 가장자리는 표시영역(DA)의 패드영역(PADA)에 인접한 가장자리일 수 있다.
제1연결부(12)는 제1전압선(10)의 상기 메인전압선으로부터 돌출되고 제2방향(y방향)을 따라 연장될 수 있다. 여기서 제2방향(y방향)이라 함은 표시영역(DA)으로부터 패드영역(PADA)을 향하는 방향을 의미하며, 예컨대 제1방향(x방향)에 대략 수직한 방향을 의미한다. 제1연결부(12)는 패드영역(PADA)에 위치한 패드(430)와 연결되어 제1전압선(10)과 드라이버 IC(410)를 전기적으로 연결할 수 있다. 패드(430)와 드라이버 IC(410)에 대하여는 후술하는 내용을 참조한다.
제2전압선(220)은, 표시영역(DA)의 가장자리들을 둘러싸도록 배치된 메인전압선과, 상기 메인전압선의 단부(21)로부터 절곡된 제2연결부(22)를 구비할 수 있다. 일 예로, 제2전압선(220)의 메인전압선의 단부(21)는 제1전압선(210)의 메인전압선에 대응하여 제1방향(x방향)으로 연장되고, 제2전압선(220)의 제2연결부(22)는 제1전압선(210)의 제1연결부(12)에 대응하여 제2방향(y방향)으로 연장될 수 있다.
제2연결부(22)는 제1연결부(12)와 유사하게, 패드영역(PADA)에 위치한 패드(430)와 연결되어 제2전압선(20)과 드라이버 IC(410)를 전기적으로 연결할 수 있다.
패드영역(PADA)은 표시영역(DA)의 복수의 화소(P)들에 각종 전기적 신호 및 전압을 전달하기 위한 전원 공급장치(미도시) 또는 신호 생성장치(미도시)가 배치된 영역이다.
패드영역(PADA)에는 드라이버 IC(410)가 배치될 수 있다. 드라이버 IC(410)는 데이터신호를 공급하기 위한 데이터 구동부가 포함될 수 있으며 그 밖에도 화소회로(도 2의 PC)의 구동에 필요한 각종 기능부가 구비될 수 있다. 드라이버 IC(410)는 COG(chip on glass) 타입으로 기판(100)에 실장된다. 드라이버 IC(410)는 일측에 기판(100) 상에 형성된 패드(430)와 전기적으로 접속하는 접속 단자(미도시)를 구비한다. 패드(430)와 접속 단자(미도시) 사이에는 도전성 볼을 포함하여 통전이 가능한 접착 물질을 개재하여 패드(430)와 접속 단자(미도시)를 본딩할 수 있다. 이러한 접착 물질로는 예를 들어 이방성 도전 필름 (Anisotropic Conductive Film), 자가 정렬형 전도 필름(Self Organizing Conductive Film) 등을 사용할 수 있다.
또한, 패드영역(PADA)에는 주변영역(PA)에 배치된 각종 전압선들(10, 20)들을 드라이버 IC(410)에 연결시키는 패드(430)가 배치될 수 있다. 이를 위해 패드(430)에는 패드 연결배선(420)이 구비될 수 있다. 패드(430)는 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 은(Ag) 및 티타늄(Ti) 중 선택된 적어도 하나를 포함하는 물질로 단일층 또는 다층으로 형성될 수 있다.
패드영역(PADA) 및 주변영역(PA)에는 복수의 팬아웃배선(30)들이 배치된다. 복수의 팬아웃배선(30)들은 드라이버 IC(410)에 연결되며, 드라이버 IC(410)로부터 패드영역(PADA) 및 주변영역(PA)을 가로질러 표시영역(DA)으로 연장된다. 도 1에 도시되지는 않았으나, 복수의 팬아웃배선(30)들은 전술한 전압선들(10, 20)과 마찬가지로 패드(430)를 거쳐 드라이버 IC(410)에 연결되는 것일 수도 있다. 이로써 복수의 팬아웃배선(30)들은 드라이버 IC(410)와 화소 회로(도 2의 PC)를 연결시키게 된다.
복수의 팬아웃배선(30)들은 서로 이격되도록 배치되어, 표시영역(DA)에 배치된 복수의 화소(P)들 각각에 데이터신호를 전달하게 된다. 이를 위해 복수의 팬아웃배선(30)들은 복수의 화소(P)들 각각에 데이터신호를 전달하는 데이터선(도 2의 DL)들에 연결될 수 있다.
복수의 팬아웃배선(30)들은 제2전압선(20)과 다른 층에 배치되어, 제2전압선(20)의 일부와 중첩될 수 있다. 이때 복수의 팬아웃배선(30)들과 제2전압선(20)이 중첩되는 부분은 주변영역(PA)의 표시영역(DA)과 패드영역(PADA) 사이의 부분에 위치할 수 있다.
도 1에는 복수의 팬아웃배선(30)들이 제2전압선(20)의 메인전압선의 단부(21)와 중첩되는 것으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니며, 복수의 팬아웃배선(30)들은 제2전압선(20)의 제2연결부(22)의 적어도 일부와 중첩될 수도 있다.
복수의 팬아웃배선(30)들과 제2전압선(20)의 구체적인 위치관계(적층 구조 포함)는 도 3 내지 도 5를 참조하여 후술한다.
도 3은 도 1의 W부분의 일 예를 확대하여 도시한 평면도이고, 도 4a는 도 1의 A-A’선 및 도 3의 B-B’선에 따른 단면도들이며, 도 4b는 도 3의 C-C'선에 따른 단면도이다.
도 3에 도시된 도 1의 W부분은 복수의 팬아웃배선(도 1의 30)들과 제2전압선(도 1의 20)이 상호 중첩되도록 배치된 주변영역(도 1의 PA)의 일부분이다.
도 3 및 도 4a를 참조하면, 복수의 팬아웃배선(도 1의 30)들 각각은 기판(100) 상에 서로 이격되도록 배치될 수 있다. 복수의 팬아웃배선(도 1의 30)들은 제1팬아웃배선(30a)과 제2팬아웃배선(30b)으로 구성될 수 있으며, 제1팬아웃배선(30a) 및 제2팬아웃배선(30b)은 서로 다른 층에 배치될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고, 제1팬아웃배선(30a) 및 제2팬아웃배선(30b)은 서로 동일한 층에 배치될 수도 있다.
먼저 도 4a에 도시된 도 1의 A-A' 선에 따른 단면을 참조하면, 표시영역(DA)에 도 2를 참조하여 설명한 각 화소(P)의 화소회로(PC) 중 구동 박막트랜지스터(T1) 및 스토리지 커패시터(Cst)가 구비된 것을 도시하고 있다. 설명의 편의를 위해 도 4a의 표시영역(DA)에 배치된 구성을 적층 순서에 따라 설명한다.
기판(100)은 글라스재, 세라믹재, 금속재, 또는 플렉서블 또는 벤더블 특성을 갖는 물질을 포함할 수 있다. 기판(100)이 플렉서블 또는 벤더블 특성을 갖는 경우, 기판(100)은 고분자 수지를 포함할 수 있다. 기판(100)은 고분자 수지의 단층 또는 다층구조를 가질 수 있으며, 다층구조의 경우 무기층을 더 포함할 수 있다. 일부 실시예에서, 기판(100)은 유기물/무기물/유기물의 구조를 가질 수 있다.
버퍼층(111) 상에는 반도체층(A1)이 배치될 수 있다. 반도체층(A1)은 비정질 실리콘을 포함하거나, 폴리 실리콘을 포함할 수 있다. 다른 실시예로, 반도체층(A1)은 산화물 반도체를 포함하거나, 유기 반도체를 포함할 수 있다. 반도체층(A1)은 채널영역과 상기 채널영역의 양옆에 배치된 소스 영역 및 드레인 영역을 포함할 수 있다. 반도체층(A1)은 단층 또는 다층으로 구성될 수 있다.
반도체층(A1) 상에는 게이트절연층(112)을 사이에 두고, 상기 반도체층(A1)과 적어도 일부 중첩되도록 게이트전극(G1)이 배치된다. 게이트전극(G1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 예로, 게이트전극(G1)은 Mo의 단층일 수 있다. 게이트전극(G1)과 동일한 층에 스토리지 커패시터(Cst)의 제1전극(CE1)이 배치될 수 있다. 제1전극(CE1)은 게이트전극(G1)과 동일 물질로 형성될 수 있다.
스토리지 커패시터(Cst)는 제1층간절연층(113)을 사이에 두고 서로 중첩하는 하부 전극(CE1)과 상부 전극(CE2)을 포함한다. 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩될 수 있다. 이와 관련하여, 도 4a는 박막트랜지스터(TFT)의 게이트전극(GE)이 스토리지 커패시터(Cst)의 하부 전극(CE1)인 것을 도시하고 있다. 다른 실시예로서, 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩하지 않을 수 있다. 스토리지 커패시터(Cst)는 제2층간절연층(115)으로 커버될 수 있다.
게이트 절연층(112) 및 층간절연층들(113, 115)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드 등과 같은 무기 절연물을 포함할 수 있다. 게이트 절연층(112) 및 층간절연층들(113, 115)은 전술한 물질을 포함하는 단층 또는 다층일 수 있다.
층간절연층들(113, 115) 상에는 소스전극(S1) 및 드레인전극(D1)이 배치될 수 있다.
소스전극(S1) 및 드레인전극(D1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 소스전극(S1) 및 드레인전극(D1)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다. 소스전극(S1) 및 드레인전극(D1)은 층간절연층들(113, 115)에 형성된 컨택홀을 통해서 반도체층(A1)의 소스영역 또는 드레인영역에 접속될 수 있다.
소스전극(S1) 및 드레인전극(D1) 상에는 제1평탄화층(117) 및 제2평탄화층(119)이 배치되고, 상기 평탄화층들(117, 118) 상에는 유기발광다이오드(OLED)가 배치될 수 있다.
제1평탄화층(117) 및 제2평탄화층(118) 사이에는 보조전극(AL)이 배치될 수 있다. 구체적으로, 제1평탄화층(117) 상에는 보조전극(AL)이 배치될 수 있고, 보조전극(AL) 상에는 보조전극(AL)을 덮도록 제2평탄화층(118)이 배치될 수 있다. 이로써 보조전극(AL)을 매개로 하여, 화소전극(221)은 소스전극(S1) 및 드레인전극(D1) 중 적어도 하나에 전기적으로 연결될 수 있다.
보조전극(AL)은 제1평탄화층(117)에 형성된 컨택홀을 통해서 소스전극(S1) 및 드레인전극(D1) 중 적어도 하나에 접속될 수 있고, 제2평탄화층(119)에 형성된 컨택홀을 통해서 후술하는 화소전극(221)에 접속될 수 있다. 보조전극(AL)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있다.
평탄화층들(117, 119)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있으며, 평탄한 상면을 제공한다. 이때 제1평탄화층(117) 및 제2평탄화층(119)은 서로 동일한 물질로 형성될 수도 있고, 서로 다른 물질로 형성될 수도 있다.
기판(100)의 표시영역(DA)에 있어서, 제2평탄화층(119) 상에는 유기발광다이오드(OLED)가 배치된다. 유기발광다이오드(OLED)는 화소전극(221), 유기발광층을 포함하는 중간층(222) 및 대향전극(223)을 포함한다.
화소전극(221)은 (반)투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 화소전극(221)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사층과, 반사층 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 일부 실시예에서, 화소전극(221)은 ITO/Ag/ITO로 구비될 수 있다.
제2평탄화층(119) 상에는 하나 이상의 유기 절연 물질을 포함하는 화소정의막(121)이 배치될 수 있으며, 화소정의막(121)은 표시영역(DA)에서 각 부화소들에 대응하는 개구, 즉 적어도 화소전극(221)의 중앙부가 노출되도록 하는 개구(OP)를 가짐으로써 화소의 발광영역을 정의하는 역할을 할 수 있다.
유기발광다이오드(OLED)의 중간층(222)은 유기발광층을 포함할 수 있다. 유기발광층은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 유기발광층은 저분자 유기물 또는 고분자 유기물일 수 있으며, 유기발광층의 아래 및 위에는, 홀 수송층(HTL; hole transport layer), 홀 주입층(HIL; hole injection layer), 전자 수송층(ETL; electron transport layer) 및 전자 주입층(EIL; electron injection layer) 등과 같은 기능층이 선택적으로 더 배치될 수 있다.
대향전극(223)은 투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 대향전극(223)은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또한, 상기 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 TCO(transparent conductive oxide)막이 더 배치될 수 있다. 대향전극(223)은 표시영역(DA) 및 주변영역(PA)에 걸쳐 배치되며, 중간층(222)과 화소정의막(121)의 상부에 배치될 수 있다. 대향전극(223)은 복수의 유기발광다이오드(OLED)들에 있어서 일체(一體)로 형성되어 복수의 화소전극(221)에 대응할 수 있다.
유기발광다이오드(OLED)는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있으므로, 봉지기판 또는 박막봉지층으로 덮어 보호될 수 있다.
일 예로, 유기발광다이오드(OLED)를 봉지기판을 이용하여 보호하는 경우, 기판(100)과 상기 봉지기판 사이에는 씰링부재가 구비될 수 있으며, 상기 씰링부재는 표시영역(도 1의 DA)을 둘러싸도록 주변영역(도 1의 PA)에 배치될 수 있음은 전술한 바와 같다. 일 예로, 유기발광다이오드(OLED)를 박막봉지층을 이용하여 보호하는 경우, 상기 박막봉지층은 표시영역(도 1의 DA)을 덮으며 표시영역(도 1의 DA) 외측까지 연장될 수 있다. 상기 박막봉지층은 적어도 하나의 유기봉지층과 적어도 하나의 무기봉지층을 포함할 수 있다.
다음으로 도 4a에 도시된 도 3의 B-B' 선에 따른 단면(이하 "B-B' 단면"이라 함)을 참조하면, B-B' 단면의 제1팬아웃배선(30a)은 박막트랜지스터(T1)의 게이트전극(G1) 또는 스토리지 커패시터(Cst)의 하부전극(CE1)과 동일층 상에 배치될 수 있다. B-B' 단면의 제2팬아웃배선(30b)은 이웃하는 제1팬아웃배선(30a)들 사이에 배치될 수 있으며, 제1팬아웃배선(30a)보다 상층에 배치될 수 있다. 제2팬아웃배선(30b)은 스토리지 커패시터(Cst)의 상부전극(CE2)과 동일층 상에 배치될 수 있다. 이에 따라 제1팬아웃배선(30a)과 제2팬아웃배선(30b) 사이에는 제1층간절연층(113)이 개재될 수 있다.
그러나, 이에 한정되는 것은 아니고, 제1팬아웃배선(30a) 및 제2팬아웃배선(30b)은 모두 동일층 상에 배치될 수 있으며, 이 경우 게이트전극(G1) 또는 스토리지 커패시터(Cst)의 하부전극(CE1)과 동일층 또는 커패시터(Cst)의 상부전극(CE2)과 동일층 상에 배치될 수 있다.
B-B' 단면에서 제1팬아웃배선(30a) 및 제2팬아웃배선(30b) 각각의 두께는 대략 3,000Å일 수 있다. 여기서 '두께'라 함은 적층 방향인 z방향에서 정의되는 길이를 의미하며, 이하에서도 '두께'라는 용어는 이와 동일한 의미로 사용된다.
B-B' 단면의 제2팬아웃배선(30b) 상에는 제1금속층(M1)이 배치된다. B-B' 단면의 제1금속층(M1)은 소스전극(S1) 및 드레인전극(D1)과 동일층 상에 배치되어 팬아웃배선들(30a, 30b)을 덮을 수 있다. 이에 따라 제1금속층(M1)과 제2팬아웃배선(30b) 사이에는 제2층간절연층(115)이 개재될 수 있다.
B-B' 단면에서 제1팬아웃배선(30a) 및 제2팬아웃배선(30b)이 서로 이격됨에 따라, 제1팬아웃배선(30a) 및 제2팬아웃배선(30b) 사이의 영역인 B-B' 단면의 중간영역(MA)에 대응하여 층간절연층들(113, 115)에는 그루브가 형성될 수 있다. 이에 따라 층간절연층들(113, 115)들 상에 배치된 B-B' 단면의 제1금속층(M1)에도 그루브(G)가 형성될 수 있다.
제1금속층(M1)은 소스전극(S1) 및 드레인전극(D1)과 동일 물질로 형성될 수 있으며, 데이터선(도 2의 DL) 및 구동전압선(도 2의 PL)과 동일한 구조를 가질 수 있다. 예를 들어, 제1금속층(M1)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 및 이들의 합금 중 적어도 어느 하나를 포함하는 단일막 또는 다층막일 수 있다. 일 실시예로, 제1금속층(M1)은 Ti/Al/Ti의 3층막일 수 있다. B-B' 단면에서 제1금속층(M1)의 두께는 4,500Å 내지 9,000Å으로 형성될 수 있고, 상세하게는 대략 6,800Å일 수 있다.
B-B' 단면의 제1금속층(M1) 상에는 제2금속층(M2)이 배치된다. B-B' 단면의 제2금속층(M2)은 보조전극(AL)과 동일층 상에 배치되어 제1금속층(M1)의 적어도 일부와 중첩하게 된다. 이때 제2금속층(M2) 또한 제1금속층(M1)과 마찬가지로 팬아웃배선들(30a, 30b)을 덮을 수 있다. 제2금속층(M2)은 보조전극(AL)과 동일 물질로 형성될 수 있으며, 예컨대 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있다. B-B' 단면에서 제2금속층(M2)의 두께는 4,500Å 내지 9,000Å으로 형성될 수 있고, 상세하게는 대략 6,800Å일 수 있다.
제2금속층(M2)은 제2전압선(도 1의 20) 및/또는 구동전압선(도 2의 PL) 중 일부 배선과 동일한 구조를 가질 수 있다.
제1금속층(M1)과 제2금속층(M2) 사이에는 제1평탄화층(117)이 배치된다. 제1평탄화층(117)은 층간절연층들(113, 115)의 그루브(G)를 채우되, 제1금속층(M1)에 비하여 상대적으로 두꺼운 후막으로 형성될 수 있다. 이로써 제2금속층(M2)의 그루브(G)에 대응하는 영역, 즉 그루브(G)의 직상부에 위치하는 영역은 평평할 수 있다. B-B' 단면에서 제1평탄화층(117)의 두께는 10,000Å 내지 20,000Å으로 형성될 수 있고, 상세하게는 대략 16,000Å일 수 있다.
제1평탄화층(117)은 B-B' 단면에서 제1컨택홀(CNT1)을 가지며, 이 제1컨택홀(CNT1)을 통해 제2금속층(M2)은 제1금속층(M1)에 접속하게 된다. 본 실시예에서 B-B' 단면의 제1컨택홀(CNT1)은 제1금속층(M1)의 그루브(G)로부터 팬아웃배선들(30a, 30b)의 폭방향으로 이격될 수 있다. 여기서 ‘폭방향’이라 함은 팬아웃배선들(30a, 30b)이 기판(100)의 주변영역(도 1의 PA)에서 서로 이격되도록 배열되는 방향인 제1방향을 의미하며, 도 4a 등에서 x방향으로 도시되어 있다. 이하 ‘폭방향’이라는 용어는 상기 제1방향인 x방향의 의미로 사용되며, '폭'이라는 용어 또한 x방향에서의 길이의 의미로 사용된다.
B-B' 단면의 제2금속층(M2) 상에는 제3금속층(M3)이 배치된다. B-B' 단면의 제3금속층(M3)은 대향전극(223)과 동일층 상에 배치되어 제2금속층(M2)의 적어도 일부와 중첩하게 된다. 이때 제3금속층(M2) 또한 제1금속층(M1) 및 제2금속층(M2)과 마찬가지로 팬아웃배선들(30a, 30b)을 덮을 수 있다.
일 실시예로, 제3금속층(M3)은 대향전극(223)과 일체로 형성될 수 있다. 이 경우 대향전극(223)은 기판(100)의 표시영역(도 1의 DA)의 전체 및 주변영역(도 1의 PA)의 적어도 일부를 덮도록 배치될 수 있으며, 대향전극(223)과 동일 물질로 형성될 수 있다. 따라서, B-B' 단면에서 제3금속층(M3)은 대향전극(223)과 마찬가지로 대략 100Å의 두께를 갖는 얇은 박막일 수 있다.
다른 실시예로, 제3금속층(M3)은 대향전극(223)과 연결된 금속층일 수도 있다. 이 경우 제3금속층(M3)과 대향전극(223)을 연결하기 위한 연결금속층이 더 구비될 수 있다.
제2금속층(M2)과 제3금속층(M3) 사이에는 제2평탄화층(119)이 배치된다. 제2평탄화층(119)은 B-B' 단면에서 제1평탄화층(117)의 제1컨택홀(CNT1)을 채우되, 제2금속층(M2)에 비하여 상대적으로 두꺼운 후막으로 형성될 수 있다. 이로써 제3금속층(M3)의 제1컨택홀(CNT1)에 대응하는 영역, 즉 제1컨택홀(CNT1)의 직상부에 위치하는 영역은 평평할 수 있다.
제2평탄화층(119)은 B-B' 단면에서 제2컨택홀(CNT2)을 가지며, 이 제2컨택홀(CNT2)을 통해 제3금속층(M2)은 제2금속층(M2)에 접속하게 된다. 본 실시예에서 B-B' 단면의 제2컨택홀(CNT2)은 제1평탄화층(117)의 제1컨택홀(CNT1)들 중 이웃하는 제1컨택홀(CNT1)들 사이에 배치된다. 동시에 제2컨택홀(CNT2)은 그루브(G)로부터 팬아웃배선들(30a, 30b)의 폭방향인 제1방향(x방향) 으로 이격될 수도 있다. 즉, 제1컨택홀(CNT1) 및 그루브(G) 간의 제1방향(x방향)으로의 이격 거리는, 제2컨택홀(CNT2) 및 그루브(G) 간의 제1방향(x방향)으로의 이격 거리와 상이할 수 있다.
제1평탄화층(117)과 동일 또는 유사하게, B-B' 단면에서 제2평탄화층(119)의 두께는 10,000Å 내지 20,000Å으로 형성될 수 있고, 상세하게는 대략 16,000Å일 수 있다.
제1평탄화층(117) 및/또는 제2평탄화층(119)은 유기절연물을 포함할 수 있으며, 일 실시예로 폴리이미드(polyimide)와 같은 유연하고 치밀한 물질을 포함할 수 있다.
상술한 바와 같이 B-B' 단면에서 제1컨택홀(CNT1) 및 제2컨택홀(CNT2)이, 팬아웃배선들(30a, 30b)의 폭방향(예컨대, 제1방향(x방향))에 있어서 서로 어긋나도록 배치됨에 따라, 도 3에 도시된 바와 같이 제1컨택홀(CNT1) 및 제2컨택홀(CNT2)은 평면적 관점에서(즉, xy평면 상에서) 서로 번갈아 배치되게 된다.
한편, 도 3 및 도 4b를 참조하면 C-C' 단면의 제2전극층(M2)에는 서로 이격된 복수의 홀(OG)이 배치될 수 있고, 복수의 홀(OG)들은 유기물을 포함하는 제1평탄화층(117)의 아웃개싱(outgassing)을 돕는 역할을 할 수 있다. 이를 위해 복수의 홀(OG)들은 복수의 제1컨택홀(CNT1)들 및 복수의 제2컨택홀(CNT2)들보다 크기가 클 수 있다. 즉, 제2금속층(M2)의 홀(OG)의 폭(w3)은 제2평탄화층(119)의 제2컨택홀(CNT2)의 폭(w2) 및 제1컨택홀(CNT1)의 폭(w1)보다 클 수 있다.
도 3 및 도 4b에는 제2평탄화층(119)의 제2컨택홀(CNT2)의 폭(w2) 및 제1컨택홀(CNT1)의 폭(w1)이 대략 동일한 것으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니다.
도 3에 도시된 바와 같이, 복수의 홀(OG), 제1컨택홀(CNT1) 및 제2컨택홀(CNT2)은 사각형의 형상으로 형성될 수 있다. 일 실시예로, 복수의 홀(OG)의 폭(w3)은 대략 17.5㎛일 수 있고, 제1컨택홀(CNT1)의 폭(w1) 및 제2컨택홀(CNT2)의 폭(w2) 각각은 대략 6㎛일 수 있다. 그러나, 이에 한정되지 않고, 복수의 홀(OG), 제1컨택홀(CNT1) 및 제2컨택홀(CNT2)은 사각형 외의 다각형, (타)원형 등 다양한 형상으로 형성될 수 있음은 물론이다.
또한, 제2전극층(M2)의 복수의 홀(OG)들은 제1평탄화층(117)의 제1컨택홀(CNT1)들로부터 이격되도록 배치되며, 제2평탄화층 (119)의 제2컨택홀(CNT2)들은 제1컨택홀(CNT1)들 및 복수의 홀(OG)들 각각으로부터 이격되도록 배치될 수 있다. 즉, 제1컨택홀(CNT1) 및 제2금속층(M2)의 홀(OG) 간의 제1방향(x방향)으로의 이격 거리는, 제2컨택홀(CNT2) 및 제2금속층(M2)의 홀(OG) 간의 제1방향(x방향)으로의 이격 거리와 상이할 수 있다.
따라서, 평면적 관점에서(즉, xy평면 상에서) 복수의 제1컨택홀(CNT1)들, 복수의 제2컨택홀(CNT2)들 및 복수의 홀(OG)들은 각각 서로 번갈아 배치될 수 있다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 일부를 개략적으로 도시한 단면도이다.
도 5에 도시된 실시예의 경우, 도 4a에 도시된 실시예와 제1컨택홀(CNT1)의 제1방향(x방향)에서 정의되는 위치가 다를 뿐, 그 외에는 도 4a에 도시된 실시예와 동일 또는 유사한 구조를 갖는다. 따라서, 이하에서는 도 4a에 도시된 실시예와의 차이점을 중심으로, 도 5에 도시된 실시예에 대하여 구체적으로 설명하기로 한다. 또한, 도 5에 도시된 제1금속층(M1) 하부의 구성은 도 4a에 도시된 실시예와 동일하므로 이에 대한 설명은 도 4a를 참조하여 설명한 내용으로 갈음한다.
도 5를 참조하면, 제1금속층(M1) 상에는 제2금속층(M2)이 배치된다. 제2금속층(M2)은 보조전극(도 4a의 AL)과 동일층 상에 배치되어 제1금속층(M1)의 적어도 일부와 중첩하게 된다. 이때 제2금속층(M2) 또한 제1금속층(M1)과 마찬가지로 팬아웃배선들(30a, 30b)을 덮을 수 있다. 제1금속층(M1)이 박막트랜지스터(도 4a의 T1)의 소스 및 드레인전극(도 4a의 S1, D1)과 동일층 상에 배치됨은 전술한 바와 같다.
제1금속층(M1)과 제2금속층(M2) 사이에는 제1평탄화층(117)이 배치된다. 제1평탄화층(117)은 제1컨택홀(CNT1)을 가지며, 이 제1컨택홀(CNT1)을 통해 제2금속층(M2)은 제1금속층(M1)에 접속하게 된다. 본 실시예에서 제1컨택홀(CNT1)은 층간절연층들(113, 115)의 그루브(G)에 대응하도록 위치할 수 있다. 이로써 제2금속층(M2)의 제1컨택홀(CNT1)의 내면을 덮는 부분은 제1금속층(M1)의 그루브(G)의 내면을 덮는 부분과 컨택할 수 있다. 이로써 제1평탄화층(117)의 제1컨택홀(CNT1) 및 제1 및 제2층간절연층들(113, 115)의 그루브(G)는, 제1팬아웃배선(30a) 및 제2팬아웃배선(30b)의 사이 영역인 중간영역(M)에 위치하게 된다.
제2금속층(M2) 상에는 제3금속층(M3)이 배치된다. 제3금속층(M3)은 대향전극(도 4a의 223)과 동일층 상에 배치되어 제2금속층(M2)의 적어도 일부와 중첩하게 된다. 이때 제3금속층(M2) 또한 제1금속층(M1) 및 제2금속층(M2)과 마찬가지로 팬아웃배선들(30a, 30b)을 덮도록 배치될 수 있다.
제2금속층(M2)과 제3금속층(M3) 사이에는 제2평탄화층(119)이 배치된다. 제2평탄화층(119)은 제1평탄화층(117)의 제1컨택홀(CNT1)를 채우되, 제2금속층(M2)에 비하여 상대적으로 두꺼운 후막으로 형성될 수 있다. 이로써 제3금속층(M3)의 그루브(G) 및 제1컨택홀(CNT1)에 대응하는 영역은 평평할 수 있다.
제2평탄화층(119)은 제2컨택홀(CNT2)을 가지며, 이 제2컨택홀(CNT2)을 통해 제3금속층(M2)은 제2금속층(M2)에 접속하게 된다. 본 실시예에서 제2컨택홀(CNT2)은 제1평탄화층(117)의 제1컨택홀(CNT1)들 중 이웃하는 제1컨택홀(CNT1)들 사이에 배치된다.
본 실시예의 경우, 제1평탄화층(117)의 제1컨택홀(CNT1)이 층간절연층들(113, 115)의 그루브(G)에 대응하도록 위치함에 따라, 제2평탄화층(119)의 제2컨택홀(CNT2)은 서로 중첩하도록 배치된 제1컨택홀(CNT1) 및 그루브(G)로부터 팬아웃배선들(30a, 30b)의 폭방향인 제1방향(x방향) 으로 이격되도록 배치될 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 표시 장치의 일부를 개략적으로 도시한 단면도이다.
도 6에 도시된 실시예의 경우, 도 4a에 도시된 실시예와 제1컨택홀(CNT1)의 제1방향(x방향)에서 정의되는 위치가 다를 뿐, 그 외에는 도 4a에 도시된 실시예와 동일 또는 유사한 구조를 갖는다. 따라서, 이하에서는 도 4a에 도시된 실시예와의 차이점을 중심으로, 도 6에 도시된 실시예에 대하여 구체적으로 설명하기로 한다. 또한, 도 6에 도시된 제1금속층(M1) 하부의 구성은 도 4a에 도시된 실시예와 동일하므로, 이에 대한 설명은 도 4a를 참조하여 설명한 내용으로 갈음한다.
도 6을 참조하면, 제1금속층(M1) 상에는 제2금속층(M2)이 배치된다. 제2금속층(M2)은 보조전극(도 4a의 AL)과 동일층 상에 배치되어 제1금속층(M1)의 적어도 일부와 중첩하게 된다. 이때 제2금속층(M2) 또한 제1금속층(M1)과 마찬가지로 팬아웃배선들(30a, 30b)을 덮을 수 있다. 제1금속층(M1)이 박막트랜지스터(도 4a의 T1)의 소스 및 드레인전극(도 4a의 S1, D1)과 동일층 상에 배치됨은 전술한 바와 같다.
제1금속층(M1)과 제2금속층(M2) 사이에는 제1평탄화층(117)이 배치된다. 제1평탄화층(117)은 제1컨택홀(CNT1)을 가지며, 이 제1컨택홀(CNT1)을 통해 제2금속층(M2)은 제1금속층(M1)에 접속하게 된다. 본 실시예에서 이웃하는 제1컨택홀(CNT1)들 사이에는 층간절연층들(113, 115)의 그루브(G)가 복수개 위치할 수 있다. 즉, 도 4a에 도시된 실시예와 달리, 제1컨택홀(CNT1)과 그루브(G)가 제1방향(x방향)으로 하나씩 번갈아 배치되지 않는다. 이로써 본 실시예의 경우 팬아웃배선들(30a, 30b) 상에서의 제1컨택홀(CNT1)의 개수가 도 4a에 도시된 실시예보다 적을 수 있다. 그러나, 이에 한정되는 것은 아니고, 다른 실시예로 팬아웃배선들(30a, 30b) 상의 일부 영역에서는 제1컨택홀(CNT1)이 넓은 분포를 가지고, 팬아웃배선들(30a, 30b) 상의 다른 영역에서는 제1컨택홀(CNT1)이 조밀한 분포를 갖는 것일 수도 있다.
제2금속층(M2) 상에는 제3금속층(M3)이 배치된다. 제3금속층(M3)은 대향전극(223)과 동일층 상에 배치되어 제2금속층(M2)의 적어도 일부와 중첩하게 된다. 이때 제3금속층(M2) 또한 제1금속층(M1) 및 제2금속층(M2)과 마찬가지로 팬아웃배선들(30a, 30b)을 덮도록 배치될 수 있다.
제2금속층(M2)과 제3금속층(M3) 사이에는 제2평탄화층(119)이 배치된다. 제2평탄화층(119)은 제1평탄화층(117)의 제1컨택홀(CNT1)을 채우되, 제2금속층(M2)에 비하여 상대적으로 두꺼운 후막으로 형성될 수 있다. 이로써 제3금속층(M3)의 그루브(G) 및 제1컨택홀(CNT1)에 대응하는 영역은 평평할 수 있다.
제2평탄화층(119)은 제2컨택홀(CNT2)을 가지며, 이 제2컨택홀(CNT2)을 통해 제3금속층(M2)은 제2금속층(M2)에 접속하게 된다. 제2컨택홀(CNT2)은 제1평탄화층(117)의 제1컨택홀(CNT1)들 중 이웃하는 제1컨택홀(CNT1)들 사이에 배치된다. 전술한 바와 같이 이웃하는 제1컨택홀(CNT1)들의 간격이 이전 실시예(도 4a, 도 5 등 참조)들보다 늘어남에 따라, 이웃하는 제1컨택홀(CNT1)들 사이에 배치되는 제2컨택홀(CNT2)들의 개수 또한 복수일 수 있다.
본 실시예의 경우, 도 4a에 도시된 실시예와 마찬가지로 제1평탄화층(117)의 제1컨택홀(CNT1)이 층간절연층들(113, 115)의 그루브(G) 및 제2평탄화층(119)의 제2컨택홀(CNT2)과 각각 팬아웃배선들(30a, 30b)의 폭방향인 제1방향(x방향)으로 이격되도록 배치될 수 있다.
도 7은 비교예에 따른 표시 장치의 일부를 개략적으로 도시한 평면도이다.
도 7을 참조하면, 비교예에 따른 표시 장치의 경우, 제1평탄화층(117)의 제1컨택홀(CNT1) 및 제2평탄화층(119)의 제2컨택홀(CNT2)이 층간절연층들(113, 115)의 그루브(G)에 대응하도록 위치하는 것일 수 있다.
이러한 경우 제3금속층(M3)의 제2컨택홀(CNT2)의 내면을 덮는 부분과 제2금속층(M2)의 제1컨택홀(CNT1)의 내면을 덮는 부분이 컨택하고, 제2금속층(M2)의 제1컨택홀(CNT1)의 내면을 덮는 부분과 제1금속층(M1)의 그루브(G)의 내면을 덮는 부분과 컨택할 수 있다. 이로써 제1금속층(M1), 제2금속층(M2) 및 제3금속층(M3)은 대략 동일한 위치에서 컨택하게 된다.
도 7에 도시된 바와 같이, 다른 무기 절연층들(112, 113, 115 등)에 비해 두께가 두꺼운 제1평탄화층(117) 및 제2평탄화층(119)을 모두 포함하는 적층 구조에서, 제3금속층(M3)이 제1금속층(M1) 및 제2금속층(M2)과 컨택하는 부분(CA)은 해당 두께가 얇아지는 등으로 상당히 취약할 수 있다. 이는 제3금속층(M3)이 제1평탄화층(117)에 형성된 제1컨택홀(CNT1)의 내면 및 제2평탄화층(119)에 형성된 제2컨택홀(CNT2)의 내면을 따라 길게 연장됨에 따라, 대략 100Å 정도의 얇은 두께를 갖는 제3금속층(M3)이 끊어지기 용이한 상태로 될 수 있기 때문이다.
이때 제3금속층(M3)이 끊어지게 되면, 제3금속층(M3)의 하부층인 제2금속층(M2)을 노출시켜 제2전압선(도 2의 20)으로 이용될 수 있는 제2금속층(M2)까지 끊어지는 결과를 낳게 된다. 이로써 표시 장치에는 발열 등과 같은 심각한 문제가 발생할 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 표시 장치의 일부를 개략적으로 도시한 단면도이고, 도 9a는 도 8의 D-D'선에 따른 단면도이며, 도 9b는 도 8의 E-E'선에 따른 단면도이다.
도 8 및 도 9a에 도시된 실시예의 경우, 도 3, 도 4a 및 도 4b에 도시된 실시예와 제2컨택홀(CNT2)의 크기 및 형상이 다를 뿐, 그 외에는 도 3, 도 4a 및 도 4b에 도시된 실시예와 동일 또는 유사한 구조를 갖는다. 따라서, 이하에서는 도 3, 도 4a 및 도 4b에 도시된 실시예와의 차이점을 중심으로, 도 8, 도 9a 및 도 9b에 도시된 실시예에 대하여 구체적으로 설명하기로 한다.
도 8과 도 9a 및 도 9b를 함께 참조하면, 제2평탄화층(119)에 구비된 제2컨택홀(CNT2)의 폭(w2)은 제1평탄화층(117)에 구비된 제1컨택홀(CNT1)의 폭(w1)보다 클 수 있다. 이때 도 9a에 도시된 바와 같이 제1컨택홀(CNT1)은 이웃하는 제2컨택홀(CNT2)들의 사이에 배치될 수 있다. 또한, 제1컨택홀(CNT1)은 층간절연층들(113, 115)에 구비된 그루브(G)들 중 이웃하는 그루브(G)들 사이에 배치될 수도 있다. 그러나, 이에 한정되는 것은 아니고, 도 5에 도시된 바와 같이 제1컨택홀(CNT1)과 그루브(G)는 서로 중첩되도록 배치될 수도 있다.
이와 같이 본 실시예에서는 제3금속층(M3)과 제2금속층(M2)의 컨택 면적이 이전 실시예들(도 3, 도 4a 및 도 4b 참조)보다 커지게 되어, 각 화소(도 1의 P)에 더욱 안정적으로 초기화전압 및/또는 구동전압을 전달할 수 있다.
도 8 및 도 9b에는 제2평탄화층(119)에 구비된 제2컨택홀(CNT2)의 폭(w2)이 제2금속층(M2)에 구비된 홀(OG)의 폭(w3)보다 큰 것으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니다. 즉. 제2컨택홀(CNT2)의 폭(w2)은, 제2금속층(M2)에 구비된 홀(OG)의 폭(w3)과 제1컨택홀(CNT1)의 폭(w1) 사이의 값을 가질 수 있다.
본 실시예의 경우, 제1컨택홀(CNT1) 및 제2컨택홀(NCT1)이 평면적 관점에서(즉, xy평면 상에서) 서로 번갈아 배치되되, 제2컨택홀(CNT2)의 폭(w2)이 제1컨택홀(CNT1)의 폭(w1)보다 크게 형성됨에 따라, 제1컨택홀(CNT1)의 개수가 이전 실시예들보다 감소할 수 있다. 그러나, 다른 실시예로 평면적 관점에서 일부 영역에서는 제1컨택홀(CNT1)의 분포가 낮으나, 다른 영역에서는 제1컨택홀(CNT1)의 분포가 높은 것일 수도 있다.
한편, 도 8에는 제2컨택홀(NCT1)이 십자가 형상을 갖는 것으로 도시되어 있으나, 이는 어디까지나 예시일 뿐이며, 다양한 형상으로 변형될 수 있음은 물론이다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 기판
111: 버퍼층
112: 게이트절연층
113: 제1층간절연층
115: 제1층간절연층
117: 제1평탄화층
119: 제2평탄화층
M1: 제1금속층
M2: 제2금속층
M3: 제3금속층
CNT1: 제1컨택홀
CNT2: 제2컨택홀
G: 그루브

Claims (20)

  1. 복수의 화소가 배치된 표시영역, 상기 표시영역을 둘러싸는 주변영역과, 상기 주변영역 외측의 패드영역을 갖는 기판;
    상기 패드영역으로부터 상기 주변영역을 가로질러 상기 표시영역으로 연장되며, 상기 복수의 화소에 영상신호를 전달하는 복수의 팬아웃배선들;
    상기 주변영역의 상기 복수의 팬아웃배선들의 적어도 일부를 덮는 제1금속층;
    상기 제1금속층 상에서 상기 제1금속층의 적어도 일부와 중첩하는 제2금속층;
    상기 주변영역의 상기 제2금속층 상에 배치된 제3금속층;
    상기 제1금속층과 상기 제2금속층 사이에 개재되며, 제1컨택홀들을 갖는 제1절연층;
    상기 제2금속층과 상기 제3금속층 사이에 개재되며, 제2컨택홀들을 갖는 제2절연층; 및
    상기 복수의 팬아웃배선들과 상기 제1금속층 사이에 개재된 제3절연층;을 구비하고,
    상기 제1컨택홀에서 상기 제1금속층과 상기 제2금속층이 서로 컨택하고, 상기 제2컨택홀에서 상기 제2금속층과 상기 제3금속층이 서로 컨택하며,
    상기 제2컨택홀들은, 이웃하는 상기 제1컨택홀들 사이에 배치되는, 표시 장치.
  2. 제 1 항에 있어서,
    상기 제3절연층은 이웃하는 상기 팬아웃배선들 사이의 중간영역에 대응하는 그루브들을 갖고,
    상기 제1컨택홀들은 상기 그루브들 사이에 배치되는, 표시 장치.
  3. 제 1 항에 있어서,
    상기 제3절연층은 이웃하는 상기 팬아웃배선들 사이의 중간영역에 대응하는 그루브들을 갖고,
    상기 그루브에서 상기 제1금속층 및 상기 제2금속층이 서로 컨택하는, 표시 장치.
  4. 제 1 항에 있어서,
    상기 제1절연층 및 상기 제2절연층 중 적어도 하나는 유기절연물을 포함하는, 표시 장치.
  5. 제 1 항에 있어서,
    상기 제2금속층은 상기 제1컨택홀들로부터 이격된 복수의 홀들을 갖고,
    상기 제2컨택홀들은 상기 제1컨택홀들 및 상기 복수의 홀들 각각으로부터 이격되도록 배치되는, 표시 장치.
  6. 제 5 항에 있어서,
    상기 복수의 홀들은, 상기 제1컨택홀들 및 상기 제2컨택홀들보다 크기가 큰, 표시 장치.
  7. 제 1 항에 있어서,
    상기 제1컨택홀들은, 상기 제2컨택홀들보다 면적이 큰, 표시 장치.
  8. 제 1 항에 있어서,
    상기 복수의 화소는,
    박막트랜지스터;
    상기 박막트랜지스터의 소스전극 및 드레인전극 중 적어도 하나와 전기적으로 연결된 화소전극;
    상기 화소전극 상의 대향전극; 및
    상기 화소전극 및 상기 대향전극 사이에 배치된 발광층을 구비하는, 표시 장치.
  9. 제 8 항에 있어서,
    상기 제3금속층은 상기 대향전극과 일체를 이루는, 표시 장치.
  10. 제 8 항에 있어서,
    상기 제1금속층은 상기 박막트랜지스터의 상기 소스전극 및 상기 드레인전극과 동일층 상에 배치되는, 표시 장치.
  11. 제 8 항에 있어서,
    상기 복수의 팬아웃배선들 중 적어도 일부는 상기 박막트랜지스터의 게이트전극과 동일층 상에 배치되는, 표시 장치.
  12. 제 8 항에 있어서,
    상기 박막트랜지스터의 소스전극 및 드레인전극 중 적어도 하나와 상기 화소전극을 연결하는 보조금속;을 더 구비하고,
    상기 제2금속층은 상기 보조금속과 동일층 상에 배치되는, 표시 장치.
  13. 제 1 항에 있어서,
    상기 복수의 팬아웃배선들은 제1팬아웃배선과 제2팬아웃배선을 포함하고,
    상기 제1팬아웃배선과 상기 제2팬아웃배선은, 서로 다른 층에 배치되는, 표시 장치.
  14. 복수의 화소가 배치된 표시영역, 상기 표시영역을 둘러싸는 주변영역과, 상기 주변영역 외측의 패드영역을 갖는 기판;
    상기 패드영역으로부터 상기 주변영역을 가로질러 상기 표시영역으로 연장되며, 상기 주변영역에서 제1방향으로 서로 이격되도록 배열된 복수의 팬아웃배선들;
    상기 주변영역의 상기 복수의 팬아웃배선들의 적어도 일부를 덮는 제1금속층;
    상기 주변영역의 상기 제1금속층 상에서 상기 제1금속층의 적어도 일부와 중첩하는 제2금속층;
    상기 제2금속층 상에서 상기 복수의 화소에 공통으로 배치되는 대향전극;
    상기 제1금속층과 상기 제2금속층 사이에 개재되며, 제1컨택홀들을 갖는 제1절연층;
    상기 제2금속층과 상기 대향전극 사이에 개재되며, 제2컨택홀들을 갖는 제2절연층; 및
    상기 복수의 팬아웃배선들과 상기 제1금속층 사이에 개재되며, 이웃하는 상기 팬아웃배선들 사이의 중간영역에 대응하는 그루브들을 갖는 제3절연층;을 구비하고,
    상기 제1컨택홀 및 상기 그루브 간의 상기 제1방향으로의 이격 거리는, 상기 제2컨택홀 및 상기 그루브 간의 상기 제1방향으로의 이격 거리와상이한, 표시 장치.
  15. 제 14 항에 있어서,
    상기 제2금속층은 서로 이격된 복수의 홀들을 갖고,
    상기 제1컨택홀 및 상기 홀 간의 상기 제1방향으로의 이격 거리는, 상기 제2컨택홀 및 상기 홀 간의 상기 제1방향으로의 이격 거리와 상이한, 표시 장치.
  16. 제 14 항에 있어서,
    상기 복수의 화소는,
    박막트랜지스터;
    상기 박막트랜지스터의 소스전극 및 드레인전극 중 적어도 하나와 전기적으로 연결된 화소전극; 및
    상기 화소전극 및 상기 대향전극 사이에 배치된 발광층을 구비하는, 표시 장치.
  17. 제 16 항에 있어서,
    상기 제1금속층은 상기 박막트랜지스터의 상기 소스전극 및 상기 드레인전극과 동일층 상에 배치되는, 표시 장치.
  18. 제 16 항에 있어서,
    상기 복수의 팬아웃배선들 중 적어도 일부는 상기 박막트랜지스터의 게이트전극과 동일층 상에 배치되는, 표시 장치.
  19. 제 16 항에 있어서,
    상기 박막트랜지스터의 소스전극 및 드레인전극 중 적어도 하나와 상기 화소전극을 연결하는 보조금속;을 더 구비하고,
    상기 제2금속층은 상기 보조금속과 동일층 상에 배치되는, 표시 장치.
  20. 제 15 항에 있어서,
    상기 복수의 팬아웃배선들은 제1팬아웃배선과 제2팬아웃배선을 포함하고,
    상기 제1팬아웃배선과 상기 제2팬아웃배선은, 서로 다른 층에 배치되는, 표시 장치.
KR1020190038605A 2019-04-02 2019-04-02 표시 장치 Active KR102707561B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190038605A KR102707561B1 (ko) 2019-04-02 2019-04-02 표시 장치
US16/820,470 US11217652B2 (en) 2019-04-02 2020-03-16 Display device with fan-out lines in reduced peripheral area
CN202010241156.4A CN111799301A (zh) 2019-04-02 2020-03-31 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190038605A KR102707561B1 (ko) 2019-04-02 2019-04-02 표시 장치

Publications (2)

Publication Number Publication Date
KR20200117098A KR20200117098A (ko) 2020-10-14
KR102707561B1 true KR102707561B1 (ko) 2024-09-20

Family

ID=72663241

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190038605A Active KR102707561B1 (ko) 2019-04-02 2019-04-02 표시 장치

Country Status (3)

Country Link
US (1) US11217652B2 (ko)
KR (1) KR102707561B1 (ko)
CN (1) CN111799301A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11903273B2 (en) * 2020-07-27 2024-02-13 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device
KR20220063872A (ko) * 2020-11-10 2022-05-18 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20220077005A (ko) * 2020-12-01 2022-06-08 엘지디스플레이 주식회사 표시장치
CN116096172A (zh) * 2022-12-27 2023-05-09 武汉天马微电子有限公司 显示面板及显示装置
WO2025039266A1 (zh) * 2023-08-24 2025-02-27 京东方科技集团股份有限公司 显示面板及显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101006438B1 (ko) * 2003-11-12 2011-01-06 삼성전자주식회사 액정 표시 장치
US7679284B2 (en) * 2007-02-08 2010-03-16 Seiko Epson Corporation Light emitting device and electronic apparatus
TWI401635B (zh) * 2009-04-13 2013-07-11 Innolux Corp 顯示面板及應用該顯示面板的影像顯示系統
KR101182233B1 (ko) * 2010-06-11 2012-09-12 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101800285B1 (ko) 2010-10-04 2017-12-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102100880B1 (ko) 2013-06-26 2020-04-14 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
KR20150006125A (ko) * 2013-07-08 2015-01-16 삼성디스플레이 주식회사 유기 발광 표시장치 및 유기 발광 표시장치의 제조 방법
KR102370352B1 (ko) * 2015-07-29 2022-03-07 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20170014728A (ko) 2015-07-31 2017-02-08 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
KR102422279B1 (ko) 2015-10-22 2022-07-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102654924B1 (ko) * 2016-06-16 2024-04-05 삼성디스플레이 주식회사 표시장치
KR102614598B1 (ko) * 2016-06-27 2023-12-18 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102379192B1 (ko) * 2017-03-10 2022-03-29 삼성디스플레이 주식회사 표시 장치
KR102399567B1 (ko) * 2017-08-02 2022-05-19 삼성디스플레이 주식회사 디스플레이 장치
KR102677776B1 (ko) * 2018-05-04 2024-06-25 삼성디스플레이 주식회사 유기 발광 표시 장치
US20200273940A1 (en) * 2019-02-25 2020-08-27 Samsung Display Co., Ltd. Organic light emitting diode display device

Also Published As

Publication number Publication date
KR20200117098A (ko) 2020-10-14
CN111799301A (zh) 2020-10-20
US11217652B2 (en) 2022-01-04
US20200321421A1 (en) 2020-10-08

Similar Documents

Publication Publication Date Title
KR102749498B1 (ko) 표시 장치
EP3522229B1 (en) Display device
KR102707561B1 (ko) 표시 장치
US10700147B2 (en) Array substrate, organic light emitting display panel and organic light emitting display device
KR102815241B1 (ko) 표시 장치
US10290691B2 (en) Organic light emitting display panel and organic light emitting display device
US10347866B1 (en) Organic light emitting display apparatus having an insulating dam
US20210376028A1 (en) Display device
CN110634912A (zh) 显示装置
US20240057406A1 (en) Display apparatus
KR20170115164A (ko) 표시 장치
KR102605586B1 (ko) 디스플레이 장치
KR20250060177A (ko) 디스플레이 장치
KR20220111814A (ko) 표시장치
KR20210156923A (ko) 디스플레이 장치
KR20210134175A (ko) 표시 장치
KR20210041163A (ko) 표시장치
KR102269099B1 (ko) 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
CN114628440A (zh) 显示设备及其制造方法
KR20220083911A (ko) 표시 장치
KR20210080687A (ko) 디스플레이 장치
EP4086970A1 (en) Display panel and display apparatus including the same
KR102528305B1 (ko) 유기 발광 표시 장치
US11569336B2 (en) Display apparatus
US20240324374A1 (en) Display panel

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190402

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220224

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20190402

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240619

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240911

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240912

End annual number: 3

Start annual number: 1

PG1601 Publication of registration