[go: up one dir, main page]

KR102697049B1 - 상변화 메모리 시스템 및 상변화 메모리 장치 리프레시 방법 - Google Patents

상변화 메모리 시스템 및 상변화 메모리 장치 리프레시 방법 Download PDF

Info

Publication number
KR102697049B1
KR102697049B1 KR1020190129762A KR20190129762A KR102697049B1 KR 102697049 B1 KR102697049 B1 KR 102697049B1 KR 1020190129762 A KR1020190129762 A KR 1020190129762A KR 20190129762 A KR20190129762 A KR 20190129762A KR 102697049 B1 KR102697049 B1 KR 102697049B1
Authority
KR
South Korea
Prior art keywords
unit
sensing
memory
change memory
phase change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190129762A
Other languages
English (en)
Other versions
KR20210046252A (ko
Inventor
신윤성
이광진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190129762A priority Critical patent/KR102697049B1/ko
Priority to US17/036,378 priority patent/US11417395B2/en
Priority to CN202011114785.7A priority patent/CN112687313A/zh
Publication of KR20210046252A publication Critical patent/KR20210046252A/ko
Application granted granted Critical
Publication of KR102697049B1 publication Critical patent/KR102697049B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Dram (AREA)

Abstract

상변화 메모리 시스템이 제공된다. 상기 상변화 메모리 시스템은 적어도 하나 이상의 코드워드(codeword) 단위로 복수의 메모리 셀을 포함하는 복수의 메모리 유닛을 포함하는 상변화 메모리 장치 및 상변화 메모리 장치 전체를 리프레시하는 칩 리프레시를 수행하게 하는 상변화 메모리 컨트롤러를 포함하되, 상변화 메모리 장치는 복수의 메모리 유닛 중 하나의 메모리 유닛을 미리 정해진 방식으로 확정하는 세팅부, 확정된 메모리 유닛을 리프레시하는 리프레시 컨트롤러, 리프레시된 메모리 유닛에 포함되는 적어도 하나 이상의 코드워드의 데이터를 센싱하는 감지부, 센싱 동작의 결과에 기초하여, 호스트에 칩 리프레시를 요청하는 요청부를 포함한다.

Description

상변화 메모리 시스템 및 상변화 메모리 장치 리프레시 방법 {PHASE CHANGE MEMORY SYSTEM AND PHASE CHANGE MEMORY DEVICE REFRESH METHOD}
본 발명은 상변화 메모리 시스템 및 상변화 메모리 장치 리프레시 방법에 관한 것이다.
가변 저항 소자(GST)와 억세스 소자(Ovonic Threshold Switch, OTS)를 사용하는 상변화 메모리 장치에서 저항값 혹은 전압값에 따라 메모리 셀은 Set 상태 값 혹은 Reset 상태 값을 가지게 될 수 있다. 소자 특성에 의하여 메모리 셀에 가해지는 전압의 산포가 증가하는 방향으로 이동되는데, 이를 드리프트 현상이라고 정의된다. 드리프트 현상에 의해 메모리 셀의 데이터 센싱 동작에 오류가 발생할 수 있다.
이러한 오류를 방지하기 위해, 증가된 전압 산포를 원상태로 만드는 리프레시 동작을 수행할 수 있다. 다만, 메모리 셀 별로 센싱이 기준이 되는 전압값, 드리프트의 정도가 각기 달라 각각의 셀 별로 센싱 오류를 방지되기 위해 리프레시가 요구되는 시점이 다를 수 있다. 따라서 메모리 셀의 상태를 반영하는 리프레시 동작이 필요하다.
본 발명이 해결하고자 하는 기술적 과제는, 상변화 메모리 장치 내 메모리 셀의 상태를 반영하여, 적절한 시점에 리프레시 동작을 수행하게 하여 센싱 오류가 발생할 가능성이 적은 상변화 메모리 시스템을 제공하는 것이다.
본 발명이 해결하고자 하는 기술적 과제는, 상변화 메모리 장치 내에 드리프트 외의 요인으로 센싱 오류를 보이는 메모리 장치 내 메모리 유닛을 검출하는 상변화 메모리 시스템을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 해당 기술 분야의 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 상기 상변화 메모리 시스템은 적어도 하나 이상의 코드워드(codeword) 단위로 복수의 메모리 셀을 포함하는 복수의 메모리 유닛을 포함하는 상변화 메모리 장치 및 상변화 메모리 장치 전체를 리프레시하는 칩 리프레시를 수행하게 하는 상변화 메모리 컨트롤러를 포함하되, 상변화 메모리 장치는 복수의 메모리 유닛 중 하나의 메모리 유닛을 미리 정해진 방식으로 확정하는 세팅부, 확정된 메모리 유닛을 리프레시하는 리프레시 컨트롤러, 리프레시된 메모리 유닛에 포함되는 적어도 하나 이상의 코드워드의 데이터를 센싱하는 감지부, 센싱 동작의 결과에 기초하여, 호스트에 칩 리프레시를 요청하는 요청부를 포함한다.
상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 상기 상변화 메모리 장치 리프레시 방법은 적어도 하나 이상의 코드워드(codeword)단위의 복수의 메모리 셀을 포함하는 복수의 메모리 셀을 포함하는 상변화 메모리 장치를 제공하고, 코드워드 중 제1 코드워드에 저장된 데이터를 리드하기 위한 센싱 전압이 미리 정해진 기준 전압 이상인지 판단하고, 제1 코드워드를 포함하면서, 상변화 메모리 장치에 포함되는 메모리 유닛을 미리 정해진 방식으로 확정하고, 메모리 유닛에 대해 리프레시를 수행하고, 메모리 유닛에 포함되는 적어도 하나 이상의 코드워드의 데이터의 센싱을 수행하고, 센싱 동작의 결과에 기초하여, 상변화 메모리 장치 전체에 대한 리프레시를 수행하는 것을 포함한다.
상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 상변화 메모리 시스템은, 적어도 하나 이상의 코드워드(codeword) 단위로 복수의 상변화 메모리 셀을 포함하는 상변화 메모리 셀 어레이, 상변화 메모리 셀 어레이 전체를 리프레시하는 칩 리프레시를 수행하게 하는 상변화 메모리 컨트롤러를 포함하는 호스트, 코드워드에 저장된 데이터를 센싱하는 감지부, 코드워드에 저장된 데이터를 센싱하기 위한 센싱 전압을 상향 보정하는 보정부, 센싱 전압이 미리 정해진 기준 전압 이상인지 판단하는 탐지부, 상변화 메모리 셀 어레이에 포함되는 복수의 메모리 유닛 중 하나의 메모리 유닛을 미리 정해진 방식으로 확정하는 세팅부, 확정된 메모리 유닛을 리프레시하는 리프레시 컨트롤러, 메모리 유닛에 포함되는 적어도 하나 이상의 코드워드의 데이터를 센싱하는 감지부 및 센싱 동작의 결과에 기초하여, 호스트에 칩 리프레시 요청하는 요청부를 포함한다.기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 드리프트 현상에 따른 상변화 메모리 셀의 산포 변화를 설명하기 위한 도면이다.
도 2 및 도 3은 상변화 메모리 셀의 산포 변화에 따른 리프레시 동작을 설명하기 위한 도면이다.
도 4는 몇몇 실시예에 따른 상변화 메모리 장치의 시스템을 개략적으로 도시한 블록도이다.
도 5는 몇몇 실시예에 따른 상변화 메모리 장치를 개략적으로 도시한 블록도이다.
도 6은 몇몇 실시예에 따른 상변화 메모리 장치 내 메모리 셀 어레이를 개략적으로 도시한 도면이다.
도 7은 몇몇 실시예에 따른 상변화 메모리 장치의 리프레시 동작을 설명하기 위한 순서도이다.
도 8은 몇몇 실시예에 따른 부분 리프레시 동작을 수행하기 위한 조건을 설명하기 위한 도면이다.
도 9은 몇몇 실시예에 따른 메모리 셀 리드 동작을 설명하기 위한 순서도이다.
도 10는 몇몇 실시예에 따른 메모리 셀 리드 동작을 설명하기 위한 도면이다.
도 11은 몇몇 실시예에 따른 센싱 전압의 보정을 설명하기 위한 도면이다.
도 12는 몇몇 실시예에 따른 부분 리프레시 동작을 설명하기 위한 순서도이다.
도 13은 몇몇 실시예에 따른 메모리 유닛 확정의 일 예시를 설명하기 위한 도면이다.
도 14는 몇몇 실시예에 따른 메모리 유닛 확정의 일 예시를 설명하기 위한 도면이다.
도 15는 몇몇 실시예에 따른 메모리 유닛 대체 동작을 설명하기 위한 도면이다.
도 16은 몇몇 실시예에 따른 칩 리프레시 요청 동작을 설명하기 위한 도면이다.
도 17은 몇몇 실시예에 따른 메모리 시스템의 효과를 설명하기 위한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 기술적 사상에 따른 실시예들에 대해 설명한다.
도 1은 드리프트 현상에 따른 상변화 메모리 셀의 산포 변화를 설명하기 위한 도면이다. 상변화 메모리 셀은 상변화 물질의 저항값에 따라 서로 다른 데이터를 저장할 수 있다. 저항값 변화에 따라 상변화 메모리 셀에 인가되는 전압값 또한 변하게 된다.
예를 들어, 상변화 물질은 가열 후 천천히 냉각되면서 결정질 상태(crystalline state)로 변하거나 급속히 냉각되면서 비정질 상태(armorphous state)로 변하는데, 결정질 상태의 상변화 물질은 저항이 낮고, 비정질 상태의 상변화 물질은 저항이 높다.
따라서 저항성 물질에 전류 혹은 전압을 가해줄 때, 결정질 상태의 상변화 물질에 인가되는 전압은 높고, 비정질 상태의 상변화 물질에 인가되는 전압은 높을 수 있다. 이를 통해 결정질 상태는 셋(set) 데이터 또는 0데이터로 정의하고, 비정질 상태는 리셋(reset) 데이터 또는 1데이터로 정의할 수 있다.
메모리 셀에 인가되는 전압은 시간 t1의 전압 산포와 같이 나타날 수 있다. 초기 시간 t1에서의 전압 산포의 공통 중간점(Vcmp)을 중심으로 이보다 낮은 전압값 메모리 셀에 인가되면 메모리 셀에 셋 데이터 또는 0데이터을 입력되어 있음을 판단할 수 있고, 높은 전압값이 인가되면 메모리 셀에 리셋데이터 또는 1데이터로 입력돼 있음을 판단할 수 있다. 그리고 초기 전압 산포의 공통 중간점(Vcmp)을 센싱 전압으로 활용할 수 있다.
시간이 변화함에 따라 온도, 상변화 물질의 구조 등이 변화할 수 있다. 상변화 메모리 셀의 상변화 물질은 시간 변화에 따라 저항값이 변화할 수 있다. 저항값의 변화로 위에 언급한 것처럼 메모리 셀의 전압 산포가 변화될 수 있다. 그 요인에는 상변화 물질의 온도 변화 및 구조적 결함 완화(structure relaxtion process)등이 포함될 수 있다.
예를 들어 시간의 변화와 상변화 메모리 장치의 계속된 동작에 따라 상변화 물질의 구조적 결함들이 치유가 되면서 이러한 변화로 상변화 물질의 저항이 달라질 수 있고, 메모리 셀에 인가되는 전압 산포 및 공통 중간점(Vcmp)이 변하게 될 수 있다. 이와 같은 전압 산포의 변화를 드리프트(drift)라고 할 수 있다.
일 예시로 도 1과 같이 시간이 t1에서 t3로 변화함에 따라 메모리 셀의 전압의 산포가 증가하는 방향으로 바뀔 수 있다. 하지만, 메모리 셀의 전압 산포의 변화 방식은 여기의 게시에 국한되지 않고 감소하는 방향 등 또한 포함될 수 있다. 이하에서는 메모리 셀의 전압 산포가 상승하는 것을 설명할 것이나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
t3에서 전압 산포는 증가하였으나, 데이터 센싱의 기준은 t1시점의 센싱전압(Vcmp(Default))과 동일한 경우, 메모리 셀의 데이터 센싱에 오류가 발생할 수 있다. 따라서 이러한 오류가 발생할 가능성을 줄여줘야 할 필요가 있다.
도 2 및 도 3은 상변화 메모리 셀의 산포 변화에 따른 리프레시 동작을 설명하기 위한 도면이다.
상기 드리프트에 의한 오류를 발생할 가능성을 줄여주는 방법에는 리프레시(Refresh)가 있는데, 이러한 리프레시로 메모리 셀의 전압 산포가 초기화될 수 있다.
칩 리프레시(Chip refresh)는 호스트에 의해 주기 T로 수행하는데, 칩 리프레시는 메모리 장치 전체를 대상으로 하고, 칩 리프레시가 수행되는 동안 메모리 장치는 동작을 멈추게 된다. 임의의 칩 리프레시 수행 후, t''(t''<<t)시점에 다시 칩 리프레시를 수행하는 경우 메모리 장치의 동작이 필요 이상으로 멈춰지게 될 수 있다. 그로 인한 메모리 장치의 동작의 효율성이 떨어질 수 있다.
뿐만 아니라, 주기 T보다 A시간만큼 빠른 t'에서 메모리 셀의 Drift가 진행되어 다수의 메모리 셀 데이터에 오류가 발생하게 될 수 있다. 이러한 경우 [t', t]구간에서 메모리 장치는 정상적으로 작동할 수 없다. 따라서 메모리 셀의 상태를 반영하여 칩 리프레시를 수행할 필요가 있을 수 있다.
도 4는 몇몇 실시예에 따른 상변화 메모리 시스템을 개략적으로 도시한 블록도이다. 도 4를 참조하면, 몇몇 실시예에 따른 상변화 메모리 시스템은 호스트(100)와 메모리 장치(200)를 포함할 수 있다. 호스트(100)내에 메모리 장치(200)에 대한 접근 및 읽기 권한이 있는 메모리 컨트롤러(110)가 포함될 수 있다. 호스트(100)와 메모리 장치(200) 사이에는 신호 및 데이터 교환을 위한 버스(300)가 제공될 수 있다.
호스트(100)는 사용자의 요청에 따라 다양한 애플리케이션(Application)을 실행할 수 있다. 호스트(100)는 애플리케이션을 수행하기 위해, 메모리 장치(200)에 애플리케이션을 로드(Load)하고 실행할 수 있다.
호스트(100)는 운영체제(OS)를 구동할 수 있고, 운영체제(OS) 상에서 다양한 애플리케이션들을 실행할 수 있다. 이러한 동작을 위해 호스트(100)는 메모리 장치(200)에 데이터를 쓰거나 또는 메모리 장치(200)에 저장된 데이터를 읽을 수 있다.
뿐만 아니라 호스트(100)는 메모리 컨트롤러(110)를 통해, 메모리 장치(200)에 대한 리프레시 동작에 대한 명령(CMD)을 전송하여, 메모리 장치(200)의 전체 메모리 셀에 대해 리프레시 동작이 수행될 수 있다. 또한 메모리 컨트롤러(110)를 통해 메모리 장치(200)의 상태 및 리프레시 요청등을 읽을 수 있다.
메모리 장치(200)는 전자 기기의 메인 메모리로서 구동된다. 메모리 장치(200)에는 전자 기기의 부팅시에 운영체제(OS)나 기본 응용 프로그램들이 로드될 것이다.
예를 들면, 호스트(100)의 부팅시에 비휘발성 메모리(미도시)에 저장된 OS 이미지가 부팅 시퀀스에 의거하여 메모리 장치(200)에 로드될 수 있다. 운영 체제에 의해서 호스트(100)의 제반 입출력 동작들이 지원될 수 있다.
마찬가지로, 사용자의 의하여 선택되거나 기본적인 서비스제공을 위해서 응용 프로그램들이 메모리 장치(200)에 로드될 수 있다. 메모리 장치(200)는 이뿐 아니라, 카메라와 같은 이미지 센서로부터 제공되는 영상 데이터를 저장하는 버퍼 메모리로 사용될 수도 있을 것이다.
메모리 장치(200)는 바이트 단위 액세스(Byte Access)가 가능한 상변화 메모리 장치(PRAM)일 수 있다. 메모리 장치(200)는 덮어쓰기가 가능한 비휘발성 메모리 장치로 제공될 수도 있다.
예를 들면, 메모리 장치(200)는 PRAM, MRAM, ReRAM, FRAM, NOR 플래시와 같은 비휘발성 램이 될 수 있다. 메모리 장치(200)에는 전자 기기의 구동시에 운영체제(OS), 구동중인 응용 프로그램(Application Program), 업데이트되는 데이터등이 저장된다.
메모리 장치(200)는 멀티-칩이 적층되는 멀티칩 패키지 또는 모듈 형태로 제공될 수 있을 것이다. 하지만, 메모리 장치(200)의 구성 방식은 여기의 게시에 국한되지 않고, 이하에서는 메모리 장치(200)가 PRAM인 경우에 대해 설명할 것이나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
버스(300)는 호스트(100)와 메모리 장치(200)상에 데이터나 신호의 전송 경로를 제공할 수 있다. 도 4에서는 단수로 도시돼 있으나, 복수인 경우도 포함한다. 버스(300)가 복수인 경우, 채널 인터리빙(Channel Interleaving) 방식에 따라 메모리 장치(200)에 대해 제어할 수 있고, 복수의 버스 각각 독립적으로 메모리 장치(200)와 호스트(100)가 데이터를 전송할 수 있다.
도 5는 몇몇 실시예에 따른 상변화 메모리 장치를 개략적으로 도시한 블록도이다. 도 6은 몇몇 실시예에 따른 상변화 메모리 장치 내 메모리 셀 어레이를 개략적으로 도시한 도면이다.
도 5 및 도 6을 참조하면, 본 발명의 일 실시 예에 따른 메모리 장치는 메모리 셀 어레이(210), 컬럼 디코더(212), 로우 디코더 및 드라이버(213), 기입 드라이버(214), 감지부(215), 어드레스 레지스터(216), 제어 로직부(220)를 포함할 수 있다.
상기 메모리 장치(200)는 한 층의 메모리 셀 어레이 만으로 구현될 수 있으며, 복수개의 메모리 셀 어레이를 3차원으로 적층하여 구현할 수도 있다. 메모리 셀 어레이(210)는 행 어드레스(XADD)에 기초하여 선택된 하나의 워드라인(WL)과 열 어드레스(YADD)에 기초하여 선택된 하나의 비트라인(BL)에 연결된 하나의 메모리 셀(211)을 포함할 수 있다.
메모리 셀(211) 각각은 상변화 물질을 포함하는 가변 저항 소자(GST) 및 가변 저항 소자(GST)에 흐르는 전류를 제어하기 위한 억세스 소자(OTS)를 포함할 수 있다.
상변화 물질로는 예를 들어, 2개의 원소를 화합한 GaSb, InSb, InSe. Sb2Te3, GeTe, 3개의 원소를 화합한 GeSbTe, GaSeTe, InSbTe, SnSb2Te4, InSbGe, 4개의 원소를 화합한 AgInSbTe, (GeSn)SbTe, GeSb(SeTe), Te81Ge15Sb2S2 등 다양한 종류의 물질을 사용할 수 있다.
몇몇 실시예에서, 게르마늄(Ge), 안티모니(Sb), 텔루리움(Te)으로 이루어진 GeSbTe이 상변화 물질로 이용될 수 있다. 억세스 소자(OTS)는 가변 저항 소자(GST)와 직렬로 연결된 다이오드 또는 트랜지스터(미도시)일 수 있다.
RRAM의 경우, 가변 저항 소자(GST)는 전이금속 산화물(complex metal oxide)을 포함할 수 있다. 저항성 메모리 셀(RMC)이 RRAM인 경우, 저항성 메모리 셀(RMC)은, 예를 들어, NiO 또는 페로브스카이트(perovskite)를 포함할 수 있다. 가변 저항 소자(GST) 내에는 필라멘트가 형성될 수 있고, 필라멘트는 메모리 셀을 관통하여 흐르는 셀 전류의 전류 경로(current path)가 될 수 있다. 몇몇 실시예에서, 메모리 셀(RMC)이 RRAM인 경우, 가변 저항 소자(GST)에 흐르는 전류를 제어하는 억세스 소자가 생략될 수도 있다.
MRAM인 경우, 가변 저항 소자(GST)는 자성체의 상부 전극, 자성체의 하부 전극 및 그 사이 배치된 유전체를 포함할 수 있다.
상기 메모리 셀 어레이(210)는 다수의 메모리 블록(BLK)으로 구분되고, 상기 각 메모리 블록은 다수의 메모리 뱅크(Bank), 다수의 메모리 페이지(Page)로 구분될 수 있다.
또한 메모리 셀 어레이(210)는 본 발명의 실시예에서의 후술하는 바, 부분 리프레시의 대상이 되는 복수의 메모리 유닛을 포함한다. 즉, 본 발명의 실시예에서는 메모리 유닛 단위로 확정하여, 메모리 유닛에 대해 리프레시를 수행할 수 있다. 메모리 유닛은 메모리 블록, 메모리 뱅크, 메모리 페이지, 워드라인 또는 코드워드(codeword) 단위로 구분되거나 이들 복수로 그룹핑하여 설정될 수 있다.
컬럼 디코더(212)는 어드레스 레지스터(216)로부터 출력된 컬럼 어드레스(YADD)를 디코딩하여 다수의 비트라인(BL) 중에서 적어도 하나의 비트 라인(또는, 컬럼)을 선택할 수 있다.
로우 디코더 및 드라이버(213)는 어드레스 레지스터(216)로부터 출력된 로우 어드레스를 디코딩하여 다수의 워드라인(WL) 중에서 적어도 하나의 워드 라인(또는, 행)을 선택할 수 있다. 기입 드라이버(214)는 컬럼 디코더(212) 및 로우 디코더 및 드라이버(213)에 의해 선택된 메모리 셀에 데이터를 기입할 수 있다.
감지부(215)는 메모리 셀(211)에 저장된 데이터를 센싱하는 독출(read), 센싱시 데이터의 오류를 감지하는 검증 독출(verify read)을 할 수 있다. 본원의 몇몇 실시예에 따른 센싱 동작시 코드워드 단위로 메모리 셀(211)에 저장된 데이터를 센싱할 수 있다.
코드워드(codeword)는 데이터 비트와 오류 정정 부호(ECC) 비트를 포함할 수 있고, 상기 코드워드 센싱 시, ECC 비트를 이용하여 코드워드에 대응하는 일부 메모리 셀의 오류를 정정하는 기능이 수행될 수 있다. 상기 ECC 비트는 RS 코드 (Reed-Solomon code) 비트, 헤밍 코드 (Hamming code) 비트, BCH (Bose-Chaudhuri-Hocquenghem) 코드 비트, CRC (Cyclic Redundancy Code) 코드 비트 등을 포함할 수 있다. 다만 상기 기재로 본원 실시예 따른 ECC 코드가 한정되지 않는다.
다만, ECC 비트를 이용하여 정정 가능한 에러 비트 수는 제한되어 있다. 예를 들면, 특정 ECC 비트를 이용하여 하나의 코드워드 내 10비트까지의 오류를 정정하여 센싱을 통과할 수 있다. 10비트 이상 오류가 발생하는 경우에 그 코드워드의 오류를 정정할 수 없고, 코드워드에 대한 감지부(215)의 센싱이 통과하지 못할 수 있다.
앞서 언급한 바, 드리프트 현상이 발생하여 코드워드에 포함되는 메모리 셀(211)들의 전압 산포가 증가하는 경우, 복수의 메모리 셀의 데이터 오류가 발생하여 코드워드에 대한 센싱을 통과하지 못할 수 있다. 이 외에도 ECC 비트의 종류에 따라 오류가 발생한 비트 수뿐만 아니라, 코드워드 내 오류가 발생한 비트의 위치등 또한 코드워드 센싱 통과/실패에 영향을 줄 수 있다.
제어 로직부(220)는 리프레시 컨트롤러(221), 세팅부(222), 보정부(223), 요청부(224), 탐지부(225)를 포함할 수 있다.
리프레시 컨트롤러(221)는 메모리 셀 어레이(210)내의 특정된 메모리 유닛에 리프레시를 수행할 수 있다. 세팅부(222)는 메모리 셀 어레이(210)는 사용자가 미리 정해놓은 방식으로 메모리 셀 어레이(210)의 일부를 특정하여 메모리 유닛으로 확정할 수 있다. 보정부(223)는 메모리 셀(211)을 센싱하기 위한 센싱 전압을 메모리 셀의 전압 산포를 반영하여 보정할 수 있다.
요청부(224)는 도 4의 버스(300)를 통해 호스트(100)에 칩 리프레시 요청을 할 수 있고, 메모리 셀 또는 메모리 유닛의 상태를 버스(300)를 통해 호스트로 전달할 수 있다. 탐지부(225)는 후술하는 바, 센싱 전압이 기준 전압 이상인지 판단할 수 있다.
도 7은 몇몇 실시예에 따른 상변화 메모리 장치의 리프레시 동작을 설명하기 위한 순서도이다. 도 4, 도 5 및 도 7을 참조하면, 감지부(215)는 어드레스 레지스터(216)으로 전달받는 주소의 메모리 셀의 코드워드의 데이터를 독출(read)한다(S110). 감지부(215)의 메모리 셀 리드 동작은 도 9 내지 도 11에 대한 상세한 설명에서 후술한다.
탐지부(225)는 메모리 셀의 전압 산포의 공통 중간점(Vcmp')이 사용자가 미리 정한 기준 전압(Vcmd_ref)보다 큰 지 판단한다(S120).
도 8은 몇몇 실시예에 따른 부분 리프레시 동작을 수행(S140)하기 위한 조건을 설명하기 위한 도면이다.
도 8을 추가적으로 참조하면, 탐지부(225)가 메모리 셀의 전압 산포의 공통 중간점(Vcmp)이 사용자가 미리 정한 기준 전압(Vcmd_ref)보다 작다고 판단하면, 요청부(224)는 메모리 셀의 상태를 호스트(100)에 전달한다(S130).
호스트로 전달한 후에, 다시 탐지부(225)는 어드레스 레지스터(216)으로 전달받는 주소의 메모리 셀을 포함하는 코드워드의 데이터를 독출하는 단계(S110)를 수행할 수 있고, 메모리 셀의 전압 산포의 공통 중간점(Vcmp)이 사용자가 미리 정한 기준 전압(Vcmd_ref)보다 크다고 판단되기 전까지 이를 반복할 수 있다.
탐지부(225)가 메모리 셀의 전압 산포의 공통 중간점(Vcmp)이 사용자가 미리 정한 기준 전압(Vcmd_ref)보다 크다고 판단하면, 메모리 장치(200)는 부분 리프레시 동작을 수행한다(S140). 부분 리프레시 동작은 도 12 내지 18에 대한 상세한 설명에서 후술한다.
도 9는 몇몇 실시예에 따른 메모리 셀 리드 동작을 설명하기 위한 순서도이다.
도 10은 몇몇 실시예에 따른 메모리 셀 리드 동작을 설명하기 위한 도면이다.
도 11은 몇몇 실시예에 따른 센싱 전압의 보정을 설명하기 위한 도면이다.
도 5 및 도 9 내지 도 11을 참조하면, 감지부(215)는 메모리 셀에 대한 코드워드의 데이터를 독출한다(S111).
데이터를 센싱하는 독출(read) 이후, 감지부(215)는 코드워드에 대한 데이터를 독출하는 센싱에 오류가 있는 지 판단한다(S112).
상기 판단의 일 예시로, 감지부(215)는 코드워드 내의 메모리 셀이 셋(set) 데이터를 나타낸다고 센싱된 상태에서 메모리 셀에 인가되는 전압이 센싱 전압(도 10의 Vcmp(Default))보다 작고, 메모리 셀이 리셋(reset) 데이터를 나타낸다고 센싱된 상태에서 메모리 셀에 인가되는 전압이 센싱 전압보다 큰 때 상기 코드워드는 센싱을 통과한다고 볼 수 있다(Sensing Pass).
감지부(215)는 코드워드 내 최대 에러 정정 비트 수를 넘는 복수의 메모리 셀이 셋(set) 데이터를 나타낸다고 센싱된 상태에서 상기 메모리 셀의 일부에 인가되는 전압이 센싱 전압(도 10의 Vcmp(Default))보다 큰 산포(A)가 존재하거나, 메모리 셀이 리셋(reset) 데이터를 나타낸다고 센싱된 상태에서 메모리 셀에 인가되는 전압이 센싱 전압(도 9의 Vcmp(Default))보다 작은 산포가 존재할 때 상기 메모리 셀에 대응하는 코드워드의 센싱을 통과하지 못할 수 있다. (Sensing Fail).
감지부(215)는 코드워드에 대한 데이터를 센싱하는 독출에 오류가 있다고 판단하는 경우, 센싱 전압(Vs) 보정을 수행한다(S113).
도 11을 몇몇 실시예의 일 예시로 봤을 때, 메모리 셀의 전압 산포가 변화함에 따라 전압 산포의 변화 전 공통 중간점(Vcmp)이 V만큼 변하는 경우, 감지부(215)는 코드워드에 대한 센싱을 통과하지 못할 수 있다(Sensing Fail).
상기 센싱을 통과하지 못한 경우, 실시예에 따라 아래와 같이 상기 코드워드 내 메모리 셀에 대한 센싱 전압을 상향된 공통 중간점(Vcmp')과 같게 하는 상향 보정을 수행할 수 있다.
보정부(223)는 다음과 같이 수학식1에 맞게 변화된 공통 중간점(Vcmp')과 센싱 전압(Vs)을 같게 하는 보정을 수행할 수 있다.
Vcmp' = Vcmp +V (수학식1)
메모리 셀의 전압 산포가 우측으로 이동하는 때 공통 중간점은 Vcmp에서 Vcmp'로 이동하고, 그에 따라 센싱 전압(Vs) 또한 상향 보정될 수 있다.
도 12는 몇몇 실시예에 따른 부분 리프레시 동작을 설명하기 위한 순서도이다.
도 2 및 도 12를 참조하면, 세팅부(222)는 메모리 셀 어레이(210) 내에 있는 메모리 유닛을 확정할 수 있다(S141). 세팅부(222)는 도 8의 S120단계에서의 조건을 만족하는 메모리 셀을 포함하면서 메모리 셀 어레이(210)내 복수의 메모리 셀을 샘플링하여 메모리 유닛을 확정할 수 있다.
세팅부(222)는 부분 리프레시의 대상이 되는 메모리 유닛의 확정방식은 사용자가 미리 지정한 방식으로 수행되며, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 유닛 중 하나를 확정할 수 있다.
도 13은 몇몇 실시예에 따른 메모리 유닛 확정의 일 예시를 설명하기 위한 도면이다. 도 13을 추가적으로 참조하면, 세팅부(222)는 도 7의 S120단계를 수행한 메모리 셀(211)을 포함하는 워드라인(WL1)에 연결된 메모리 셀들을 샘플링하여 하나의 메모리 유닛을 확정할 수 있다. 상기 메모리 셀들은 코드워드 단위로 구성될 수 있다.
도 14는 몇몇 실시예에 따른 메모리 유닛 확정의 일 예시를 설명하기 위한 도면이다. 도 14를 추가적으로 참조하면, 세팅부(222)는 도 7의 S120단계를 수행한 메모리 셀(211)을 포함하는 블록(WL1, WL2, BL1, BL2)에 연결된 메모리 셀들을 샘플링하여 하나의 메모리 유닛으로 확정할 수 있다.
상기 실시예 외에도 1개 이상의 메모리 페이지 단위로 샘플링하여 메모리 유닛을 확정하거나, 1개 이상의 메모리 뱅크 단위로 샘플링하여 메모리 유닛을 확 정할 수 있다.
데이터 비트가 256이하의 코드워드를 단위로 1개 이상의 오류 정정 수행 단위로 샘플링하여 메모리 유닛을 확정지을 수 있다. 따라서, 오류 정정 코드로 정정할 수 있는 단위로샘플링하고 리프레시할 수 있어 센싱의 오류 발생 가능성이 더 감소할 수 있다.
뿐만 아니라, 샘플링 동작 없이 상기 메모리 장치(200) 내에 미리 정의된 일부 메모리 영역을 포함하여 메모리 유닛을 확정할 수 있다.
리프레시 컨트롤러(221)는 확정(S141)된 메모리 유닛의 전압 산포를 초기화하는 리프레시를 수행할 수 있다(S142). 감지부(215)는 리프레시(S142)가 수행된 후, 메모리 셀의 초기 전압 산포의 공통 중간점(V-cmp(Default))을 기준으로 센싱에 오류가 발생하는 지 감지한다(S143).
도 15은 몇몇 실시예에 따른 메모리 유닛 대체 동작을 설명하기 위한 도면이다. 도 15을 추가적으로 참조하면, 감지부(215)가 상기 공통 중간점(V-cmp(Default))을 기준으로 센싱 오류를 판단할 수 있다.
메모리 유닛 내의 미리 정해진 비율 이상의 복수의 코드워드가 센싱을 통과하지 못한다면, 메모리 장치(200)는 메모리 셀의 전압 산포의 변화가 drift에 의해 발생이라고 판단할 수 없어, 요청부(224)는 호스트(100)에 메모리 유닛에 대한 데이터를 전송한다(S144). 다른 몇몇 실시예에 따른 요청부는 메모리 유닛 내의 하나의 코드워드가 센싱을 통과하지 못한 경우에도, 호스트에 메모리 유닛에 대한 데이터를 전송할 수 있다.
Drift 외에 메모리 셀의 전압 산포의 변화 요인은 메모리 셀 내의 상변화 물질 혹은 메모리 셀 내 박막의 물리적 깨짐, 단선 등의 요인으로 판단될 수 있다.
따라서 호스트(100)는 상기 메모리 유닛의 기능 및 동작을 메모리 장치(200) 내 다른 메모리 유닛이 수행할 있도록 대체시키는 명령(Memory unit replacement CMD)을 메모리 장치(200)에 전송할 수 있다(S145).
도 16은 몇몇 실시예에 따른 칩 리프레시 요청 동작을 설명하기 위한 도면이다. 도 16을 추가적 참조하면, 감지부(215)가 상기 공통 중간점(V-cmp(Default))을 기준으로 센싱 오류를 판단할 수 있다.
메모리 유닛 내의 미리 정해진 비율 이상의 코드워드가 센싱을 통과한다면, 메모리 장치(200)는 메모리 셀의 전압 산포의 변화가 drift에 의해 발생한 것으로 판단될 수 있다. 일 예시로 메모리 유닛 내의 모든 코드워드가 센싱을 통과한다면, 마찬가지로 메모리 장치(200)는 메모리 셀의 전압 산포의 변화가 drift에 의해 발생한 것으로 판단될 수 있다. 따라서 요청부(224)는 호스트(100)에 메모리 셀 어레이(210) 전체를 리프레시하는 칩 리프레시를 요청한다(S146). 호스트 칩 리프레시 요청에 따라 메모리 장치(200)에 리프레시 명령(Refresh CMD)을 전송한다.
도 17은 몇몇 실시예에 따른 상변화 메모리 시스템의 효과를 설명하기 위한 도면이다.
도 4, 도 5및 도 17를 참조하면, 몇몇 실시예에 따른 메모리 장치(200)는 주기 T를 갖고 메모리 셀 어레이(210) 전체에 대한 칩 리프레시(Chip refresh)를 수행할 수 있다.
몇몇 실시예에 따른 상변화 메모리 시스템에서 임의의 칩 리프레시(Chip refresh1) 이후 주기 T보다 A 시간만큼 짧은 시점 t'에서 감지부(215) 및 제어 로직부(220)이 동작하여 칩 리프레시(Chip refresh2)가 수행돼, [t', t]구간에서 메모리 장치(200) 내 메모리 셀들이 drift에 의해 메모리 셀의 코드워드의 데이터 센싱에 오류가 발생하는 것을 방지할 수 있다, 메모리 장치(200)의 동작의 오류 발생 가능성을 줄일 수 있다. t'에서 칩 리프레시(Chip refresh2)를 수행하고, 상기 칩 리프레시를 기점으로 다시 주기 T로 칩 리프레시를 수행할 수 있다. 이후, t'에서 T시간 만큼 뒤인 t'''에서 칩 리프레시(Chip refresh)를 수행할 수 있다.
다른 몇몇 실시예에 따른 상변화 메모리 시스템에서. A 시간은 주기 T의 절반보다 작아, 메모리 장치(200)의 파워 업(power up) 이후 최초로 칩 리프레시(Chip refresh1)이 수행된 후, 주기 T보다 일정 시간 A 시간만큼 짧은 t'에서 감지부(215) 및 제어 로직부(220)이 동작하여 칩 리프레시(Chip refresh2)가 수행될 수 있다.
또 다른 몇몇 실시예에 따른 상변화 메모리 시스템에서. A 시간은 주기 T의 절반보다 작아, 주기 T의 절반이 도과한 후 감지부(215), 리프레시 컨트롤러(221), 세팅부(222). 보정부(223), 요청부(224)가 동작하여, t'에서 칩 리프레시(Chip refresh2)가 수행될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 호스트 110: 메모리 컨트롤러
200: 메모리 장치 210: 메모리 셀 어레이
211: 메모리 셀 212: 컬럼 디코더
213: 로우 디코더 및 드라이버 214: 기입 드라이버
215: 감지부 216: 어드레스 레지스터
220: 제어 로직부 221: 리프레시 컨트롤러
222: 세팅부 223: 보정부
224: 요청부 225: 탐지부
300: 버스

Claims (10)

  1. 적어도 하나 이상의 코드워드(codeword) 단위의 복수의 메모리 셀을 포함하는 복수의 메모리 유닛을 포함하는 상변화 메모리 장치; 및
    상기 상변화 메모리 장치 전체를 리프레시하는 칩 리프레시를 수행하게 하는 상변화 메모리 컨트롤러를 포함하되,
    상기 상변화 메모리 장치는,
    상기 복수의 메모리 유닛 중 하나의 메모리 유닛을 미리 정해진 방식으로 확정하는 세팅부,
    확정된 상기 메모리 유닛을 리프레시하는 리프레시 컨트롤러,
    리프레시된 상기 메모리 유닛에 포함되는 적어도 하나 이상의 코드워드의 데이터를 센싱하는 감지부,
    상기 센싱 동작의 결과에 기초하여, 호스트에 상기 칩 리프레시를 요청하는 요청부를 포함하는 상변화 메모리 시스템.
  2. 제1항에 있어서,
    상기 요청부는,
    상기 센싱 동작의 결과에 따라 상기 메모리 유닛 중에서 미리 정해진 비율 이상의 상기 코드워드가 센싱을 통과된 때, 상기 호스트에 상기 칩 리프레시를 요청하고,
    상기 메모리 유닛 중에서 미리 정해진 비율 이상의 상기 코드워드가 센싱을 통과하지 못한 때, 호스트에 상기 메모리 유닛의 정보를 전송하는 상변화 메모리 시스템.
  3. 제2항에 있어서,
    상기 코드워드의 센싱의 기준이 되는 센싱 전압을 상향 보정하는 보정부,
    상기 센싱 전압이 미리 정해진 기준 전압 이상인지 판단하는 탐지부를 더 포함하는 상변화 메모리 시스템.
  4. 제3항에 있어서,
    상기 상변화 메모리 컨트롤러는 미리 정해진 주기로 상기 칩 리프레시를 수행하고,
    상기 칩 리프레시 수행 후, 상기 주기의 절반이 지난 후와 다음 주기가 도달하기 전에 상기 보정부, 상기 세팅부, 상기 리프레시 컨트롤러, 상기 감지부, 상기 탐지부 및 상기 요청부가 동작하는 상변화 메모리 시스템.
  5. 제4항에 있어서,
    상기 메모리 유닛은,
    데이터 비트가 256비트(bit) 이하인 코드워드가 단위인 상변화 메모리 시스템.
  6. 제1항에 있어서,
    상기 코드워드의 센싱의 기준이 되는 센싱 전압을 상향 보정하는 보정부를 더 포함하고,
    상기 감지부는 상기 센싱 전압이 미리 정해진 기준 전압 이상인지 판단하는 상변화 메모리 시스템.
  7. 적어도 하나 이상의 코드워드(codeword) 단위의 복수의 메모리 셀을 포함하는 상변화 메모리 장치를 제공하고,
    상기 코드워드 중 제1 코드워드에 저장된 데이터를 리드하기 위한 센싱 전압이 미리 정해진 기준 전압 이상인지 판단하고,
    상기 판단한 결과, 상기 센싱 전압이 상기 기준 전압 이상인 것에 응답하여,
    상기 제1 코드워드를 포함하면서, 상기 상변화 메모리 장치에 포함되는 메모리 유닛을 미리 정해진 방식으로 확정하고,
    상기 메모리 유닛에 대해 리프레시를 수행하고,
    상기 메모리 유닛에 포함되는 적어도 하나 이상의 코드워드의 데이터의 센싱을 수행하고,
    상기 센싱 동작의 결과에 기초하여, 상기 상변화 메모리 장치 전체에 대한 리프레시를 수행하는 것을 포함하는 상변화 메모리 장치 리프레시 방법.
  8. 제7항에 있어서,
    상기 센싱 동작의 결과에서,
    상기 메모리 유닛의 미리 정해진 비율 이상의 상기 코드워드가 센싱을 통과한 때, 상기 상변화 메모리 장치 전체에 대한 리프레시를 수행하고,
    상기 메모리 유닛의 상기 비율 이상의 상기 코드워드가 센싱을 통과하지 못한 때, 호스트에 상기 메모리 유닛의 정보를 전송하는 상변화 메모리 장치 리프레시 방법.
  9. 적어도 하나 이상의 코드워드(codeword) 단위의 복수의 상변화 메모리 셀을 포함하는 상변화 메모리 셀 어레이;
    상기 상변화 메모리 셀 어레이 전체를 리프레시하는 칩 리프레시를 수행하게 하는 상변화 메모리 컨트롤러를 포함하는 호스트;
    상기 코드워드에 저장된 데이터를 센싱하는 감지부;
    상기 코드워드에 저장된 데이터를 센싱하기 위한 센싱 전압을 상향 보정하는 보정부;
    상기 센싱 전압이 미리 정해진 기준 전압 이상인지 판단하는 탐지부;
    상기 탐지부가 상기 센싱 전압이 상기 기준 전압 이상이라고 판단하는 것에 응답하여,
    상기 상변화 메모리 셀 어레이에 포함되는 복수의 메모리 유닛 중 하나의 메모리 유닛을 미리 정해진 방식으로 확정하는 세팅부;
    확정된 상기 메모리 유닛을 리프레시하는 리프레시 컨트롤러;
    상기 메모리 유닛에 포함되는 적어도 하나 이상의 코드워드의 데이터를 센싱하는 감지부; 및
    상기 센싱 동작의 결과에 기초하여, 상기 호스트에 상기 칩 리프레시 요청하는 요청부를 포함하는 상변화 메모리 시스템.
  10. 제9항에 있어서,
    상기 요청부는,
    상기 메모리 유닛의 미리 정해진 비율 이상의 상기 코드워드가 센싱을 통과한 때, 상기 호스트에 상기 칩 리프레시를 요청하고,
    상기 메모리 유닛의 상기 비율 이상의 상기 코드워드가 센싱을 통과하지 못한 때, 상기 호스트에 상기 메모리 유닛의 정보를 전송하는 상변화 메모리 시스템.
KR1020190129762A 2019-10-18 2019-10-18 상변화 메모리 시스템 및 상변화 메모리 장치 리프레시 방법 Active KR102697049B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190129762A KR102697049B1 (ko) 2019-10-18 2019-10-18 상변화 메모리 시스템 및 상변화 메모리 장치 리프레시 방법
US17/036,378 US11417395B2 (en) 2019-10-18 2020-09-29 Phase change memory system, phase change memory device, and phase change memory device refresh method
CN202011114785.7A CN112687313A (zh) 2019-10-18 2020-10-16 相变存储器系统、相变存储器设备及其刷新方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190129762A KR102697049B1 (ko) 2019-10-18 2019-10-18 상변화 메모리 시스템 및 상변화 메모리 장치 리프레시 방법

Publications (2)

Publication Number Publication Date
KR20210046252A KR20210046252A (ko) 2021-04-28
KR102697049B1 true KR102697049B1 (ko) 2024-08-20

Family

ID=75445853

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190129762A Active KR102697049B1 (ko) 2019-10-18 2019-10-18 상변화 메모리 시스템 및 상변화 메모리 장치 리프레시 방법

Country Status (3)

Country Link
US (1) US11417395B2 (ko)
KR (1) KR102697049B1 (ko)
CN (1) CN112687313A (ko)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806341B1 (ko) 2006-10-18 2008-03-03 삼성전자주식회사 부분 리프레쉬 동작을 수행하는 메모리 장치 및 방법
US20100106901A1 (en) 2007-07-18 2010-04-29 Fujitsu Limited Memory refreshing apparatus and method for memory refresh
US20140146605A1 (en) 2012-11-29 2014-05-29 Silicon Motion Inc. Refresh method for flash memory and related memory controller thereof
US20160110249A1 (en) 2014-10-20 2016-04-21 Fusion-Io, Inc. Adaptive storage reliability management
US20180091170A1 (en) 2016-09-29 2018-03-29 Toshiba Memory Corporation Memory system including a memory device that can determine optimum read voltage applied to a word line
US20180150350A1 (en) 2016-11-28 2018-05-31 Samsung Electronics Co. , Ltd. Scrubbing controllers of semiconductor memory devices, semiconductor memory devices and methods of operating the same
US20180366177A1 (en) 2017-05-09 2018-12-20 Micron Technology, Inc. Refresh in memory
US20190221273A1 (en) 2017-04-04 2019-07-18 Sandisk Technologies Llc Data rewrite during refresh window

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405964B2 (en) 2006-07-27 2008-07-29 Qimonda North America Corp. Integrated circuit to identify read disturb condition in memory cell
JP5834303B2 (ja) 2008-12-30 2015-12-16 ラウンド ロック リサーチ リミテッド ライアビリティー カンパニー 作動温度範囲を拡張した不揮発性メモリ
CN102834870B (zh) 2009-12-02 2016-03-30 美光科技公司 用于非易失性存储器的刷新架构及算法
KR101772019B1 (ko) * 2010-09-14 2017-08-28 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 리프레시 제어 방법
KR101873526B1 (ko) * 2011-06-09 2018-07-02 삼성전자주식회사 에러 정정회로를 구비한 온 칩 데이터 스크러빙 장치 및 방법
US9257175B2 (en) 2013-09-26 2016-02-09 Intel Corporation Refresh of data stored in a cross-point non-volatile memory
US10438658B2 (en) 2014-12-26 2019-10-08 Intel Corporation Refresh logic to refresh only memory cells having a first value
KR102434053B1 (ko) * 2015-11-16 2022-08-19 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법
KR102677441B1 (ko) 2016-08-30 2024-06-24 에스케이하이닉스 주식회사 드리프트 특성을 개선할 수 있는 상변화 메모리 시스템
KR102634813B1 (ko) * 2016-10-10 2024-02-13 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20180052152A (ko) 2016-11-09 2018-05-18 에스케이하이닉스 주식회사 메모리 셀들을 리프레시하는 방법 및 메모리 시스템

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806341B1 (ko) 2006-10-18 2008-03-03 삼성전자주식회사 부분 리프레쉬 동작을 수행하는 메모리 장치 및 방법
US20100106901A1 (en) 2007-07-18 2010-04-29 Fujitsu Limited Memory refreshing apparatus and method for memory refresh
US20140146605A1 (en) 2012-11-29 2014-05-29 Silicon Motion Inc. Refresh method for flash memory and related memory controller thereof
US20160110249A1 (en) 2014-10-20 2016-04-21 Fusion-Io, Inc. Adaptive storage reliability management
US20180091170A1 (en) 2016-09-29 2018-03-29 Toshiba Memory Corporation Memory system including a memory device that can determine optimum read voltage applied to a word line
US20180150350A1 (en) 2016-11-28 2018-05-31 Samsung Electronics Co. , Ltd. Scrubbing controllers of semiconductor memory devices, semiconductor memory devices and methods of operating the same
US20190221273A1 (en) 2017-04-04 2019-07-18 Sandisk Technologies Llc Data rewrite during refresh window
US20180366177A1 (en) 2017-05-09 2018-12-20 Micron Technology, Inc. Refresh in memory

Also Published As

Publication number Publication date
US11417395B2 (en) 2022-08-16
CN112687313A (zh) 2021-04-20
US20210118500A1 (en) 2021-04-22
KR20210046252A (ko) 2021-04-28

Similar Documents

Publication Publication Date Title
US10679691B2 (en) Semiconductor system including a counting circuit block
KR102717097B1 (ko) 메모리 장치의 비트 에러율 균등화 방법
US10629286B2 (en) Memory devices, memory systems and methods of operating memory devices
US20190051353A1 (en) Resistive memory device and resistive memory system including a plurality of layers, and method of operating the system
KR102684082B1 (ko) 저항 변화 물질을 포함하는 메모리 장치 및 그 구동 방법
CN105320471A (zh) 操作存储装置的方法和操作存储系统的方法
KR20190053646A (ko) 메모리 콘트롤러, 이를 포함하는 반도체 메모리 시스템 및 그 구동 방법
US11043268B2 (en) Resistive memory devices and methods of operating resistive memory devices including adjustment of current path resistance of a selected memory cell in a resistive memory device
KR102292643B1 (ko) 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 시스템의 동작 방법
KR102728525B1 (ko) 비휘발성 메모리 장치, 그것의 쓰기 방법, 및 그것을 갖는 저장 장치
KR20150116270A (ko) 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 및 비휘발성 메모리 장치의 구동 방법
US11348639B2 (en) Non-volatile memory device, storage device having the same, and reading method thereof
US20120155162A1 (en) Semiconductor storage apparatus or semiconductor memory module
EP3579235B1 (en) Method of equalizing bit error rates of memory device
KR102646755B1 (ko) 저항 변화 물질을 포함하는 메모리 장치 및 그 구동 방법
US20180322940A1 (en) Memory system and operation method of the same
KR102697049B1 (ko) 상변화 메모리 시스템 및 상변화 메모리 장치 리프레시 방법
US20240177771A1 (en) Self-selecting memory device, memory system having the same, and operating method thereof
JP2023124630A (ja) メモリ装置およびメモリ制御方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20191018

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220830

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20191018

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240213

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240703

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240816

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240816

End annual number: 3

Start annual number: 1

PG1601 Publication of registration