[go: up one dir, main page]

KR102696746B1 - 차폐테이프가 결합된 회로모듈과 이를 포함하는 표시장치 - Google Patents

차폐테이프가 결합된 회로모듈과 이를 포함하는 표시장치 Download PDF

Info

Publication number
KR102696746B1
KR102696746B1 KR1020160164285A KR20160164285A KR102696746B1 KR 102696746 B1 KR102696746 B1 KR 102696746B1 KR 1020160164285 A KR1020160164285 A KR 1020160164285A KR 20160164285 A KR20160164285 A KR 20160164285A KR 102696746 B1 KR102696746 B1 KR 102696746B1
Authority
KR
South Korea
Prior art keywords
shielding
circuit
circuit module
base
grounding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160164285A
Other languages
English (en)
Other versions
KR20180064589A (ko
Inventor
주솔잎
김학수
최임수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160164285A priority Critical patent/KR102696746B1/ko
Publication of KR20180064589A publication Critical patent/KR20180064589A/ko
Application granted granted Critical
Publication of KR102696746B1 publication Critical patent/KR102696746B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/0054—Casings specially adapted for display applications
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 차폐테이프가 결합된 회로모듈과 이를 포함하는 표시장치에 관한 발명으로, 본 발명의 일 실시예에 의한 회로모듈은 제1면과 제2면을 가진 베이스와, 접지부가 제1면에 배치되며, 이 접지부에 제1면에서 접촉하는 커넥팅부와 제2면에 배치되는 차폐부를 포함하는 차폐테이프를 포함한다.

Description

차폐테이프가 결합된 회로모듈과 이를 포함하는 표시장치{CIRCUIT MODULE WITH SHIELDING TAFE AND DISPLAY DEVICE COMPRISING THEREOF}
본 발명은 차폐테이프가 결합된 회로모듈과 이를 포함하는 표시장치에 관한 기술이다.
표시장치(또는 디스플레이 장치)는 데이터를 시각적으로 표시하는 장치로, 액정표시장치(Liquid Crystal Display), 전기영동 표시 장치(Electrophoretic Display), 유기발광표시장치(Organic Light Emitting Display), 무기 EL 표시 장치, (Electro Luminescent Display), 전계 방출 표시 장치(Field Emission Display), 표면 전도 전자 방출 표시 장치(Surface-conduction Electron-emitter Display), 플라즈마 표시 장치(Plasma Display), 및 음극선관 표시 장치(Cathode Ray, Display) 등이 있다.
이들 표시장치는 영상을 픽셀 단위로 표시하도록 픽셀 전극과 이를 제어하는 회로들이 배치된 표시패널과 표시패널에 소정의 영상 신호를 인가하는 회로 모듈을 포함한다. 이들 회로 모듈은 표시장치의 박형화(슬림화)와 경량화를 위해 다양한 플렉서블한 재질에 구현되도록 제조되고 있다.
그런데, 이러한 회로 모듈이 외부로부터의 전기적 충격을 받을 경우 이로 인해 표시장치가 오작동하거나 또는 회로 모듈이 손상되는 문제가 발생하여 회로 모듈을 전기적 충격으로부터 방지하는 차폐 테이프를 배치할 수 있다. 그러나, 차폐 테이프는 회로 모듈의 구성에 따라 차폐할 수 있는 범위가 달라지는 바, 회로 모듈에 적합한 차폐 테이프를 구성하는 것이 필요하다.
본 발명은 COF와 같은 플렉서블 회로 구성에서 EMI를 차단하기 위한 방안을 제시한다.
본 발명은 표시장치에 결합하는 회로모듈에 있어서, EMI를 차폐하는 테이프의 접지부가 회로모듈의 크기를 증가시키지 않도록 하는 방안을 제시한다.
본 발명은 표시장치에 결합하는 회로모듈의 크기는 증가시키지 않으면서 EMI를 차폐하는 구성의 크기를 포함시키도록 하여 표시장치가 안정적으로 동작하는 방안을 제시한다.
본 발명의 일 실시예에 의한 회로모듈은 제1면과 제2면을 가진 베이스와, 접지부가 제1면에 배치되며, 이 접지부에 제1면에서 접촉하는 커넥팅부와 제2면에 배치되는 차폐부를 포함하는 차폐테이프를 포함한다.
본 발명의 다른 실시예에 의한 회로모듈은, 제1면과 제2면을 가진 베이스와, 제1면에서 접지부에 접촉하는 커넥팅부와 제2면에 배치되는 차폐부가 일체로 형성되며 커넥팅부와 차폐부가 접히는 차폐테이프를 포함한다.
본 발명의 또다른 실시예에 의한 회로모듈은 제1면과 제2면을 가진 베이스와, 제1면에서 접지부에 접촉하는 커넥팅부가 포함되는 제1차폐부와 제2면에 배치되는 제2차폐부가 일체로 형성되는 차폐테이프를 포함한다.
본 발명의 다른 실시예에 의한 회로모듈은, 제1면과 제2면을 가진 베이스와, 연결장치의 접지부에 접촉하는 커넥팅부와 제2면에 배치되는 차폐부가 일체로 형성되며 커넥팅부와 차폐부가 접히는 차폐테이프를 포함한다.
본 발명의 일 실시예에 의한 표시장치는 다수의 게이트라인과 데이터라인이 교차하여 정의되며 게이트라인에 인가된 신호에 따라 데이터라인에 선택적으로 연결되는 다수의 픽셀전극이 배치된 표시패널과 표시패널의 게이트라인 또는 데이터라인에 신호를 인가하는 회로부가 배치되는 베이스와, 베이스의 어느 한 면에서 접지부가 배치되며, 이 접지부에 접촉하는 커넥팅부와 전술한 면과 상이한 면에 배치되는 차폐부를 포함하는 차폐테이프를 포함하는 회로모듈을 포함한다.
본 발명을 적용할 경우 플렉서블한 회로 구성에서 접지부를 양면에 배치하지 않으면서도 회로부의 뒷면에 배치되는 차폐테이프의 접지를 가능하게 하여 전기적 영향으로부터 차단되어 안전하게 회로가 동작할 수 있도록 한다.
또한, 회로가 배치되는 면에서만 접지가 이루어지므로 회로가 포함되는 플렉서블한 필름의 두께를 줄일 수 있다.
표시패널에 결합하는 COF와 같은 회로모듈의 두께를 줄임으로써 전체 표시장치의 두께를 줄일 수 있으며, 또한 회로를 EMI로부터 안정적으로 보호할 수 있다.
본 발명의 효과는 전술한 효과에 한정되지 않으며, 본 발명의 당업자들은 본 발명의 구성에서 본 발명의 다양한 효과를 쉽게 도출할 수 있다.
도 1은 본 발명의 일 실시예가 적용되는 표시장치의 구성을 보여주는 도면이다.
도 2는 본 발명의 일 실시예가 적용되는 회로모듈 및 패널과 다른 연결장치간의 관계를 보여주는 도면이다.
도 3은 본 발명의 일 실시예에 의한 차폐 테이프의 일면에 접지부와 연결되는 커넥팅부가 배치되는 구성을 보여주는 도면이다.
도 4는 본 발명의 다른 실시예에 의한 차폐 테이프의 일면에 접지부와 연결되는 커넥팅부가 배치되는 구성을 보여주는 도면이다.
도 5는 본 발명의 또 다른 실시예에 의한 차폐 테이프의 일면에 접지부와 연결되는 커넥팅부가 배치되는 구성을 보여주는 도면이다.
도 6은 본 발명의 일 실시예에 의한 도 3의 커넥팅부(345)가 접지부(350)에 물리적으로 접촉한 구성을 보여주는 도면이다.
도 7은 본 발명의 일 실시예에 의한 두 개의 커넥팅부를 포함하는 차폐테이프 및 이를 포함하는 회로모듈에 관한 도면이다.
도 8은 본 발명의 다른 실시예에 의한 두 개의 커넥팅부를 포함하는 차폐테이프 및 이를 포함하는 회로모듈에 관한 도면이다.
도 9 및 도 10은 본 발명의 또다른 실시예에 의한 제1면에도 차폐부가 배치되는 구성을 보여주는 도면이다.
도 11은 도 9 및 도 10의 차폐테이프의 구성을 보여주는 도면이다.
도 12는 본 발명의 또다른 실시예에 의한 차폐테이프의 구성을 보여주는 도면이다.
도 13 및 도 14는 본 발명의 또다른 실시예에 의한 차폐테이프의 커넥팅부가 동일한 베이스에 배치된 접지부가 아닌, 연결장치의 접지부에 연결되는 구성을 보여주는 도면이다.
이하, 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 또한, 본 발명의 일부 실시예들은 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
또한, 본 발명을 구현함에 있어서 설명의 편의를 위하여 구성요소를 세분화하여 설명할 수 있으나, 이들 구성요소가 하나의 장치 또는 모듈 내에 구현될 수도 있고, 혹은 하나의 구성요소가 다수의 장치 또는 모듈들에 나뉘어져서 구현될 수도 있다.
이하에서 표시장치는 특정한 표시장치에 한정되지 않으며, 표시장치 내의 회로모듈이 포함되는 모든 종류의 표시장치에 적용할 수 있다.
도 1은 본 발명의 일 실시예가 적용되는 표시장치의 구성을 보여주는 도면이다. 도 1의 각 구성요소들은 하나 또는 둘 이상으로 나뉘어져서 구현될 수 있다. 또한, 각 구성요소들이 하나의 상위 구성요소 내에 물리적으로 포함될 수 있다. 본 발명은 도 1에 다양한 구성요소가 추가될 수 있다.
표시장치(100)는, 게이트 라인들(GL1~GLn)과 데이터 라인들(DL1~DLm)이 교차되어 배치된 표시패널(110)과, 표시패널(110)에 배치된 게이트 라인들을 구동하기 위한 게이트 드라이버(120)와, 표시패널(110)에 배치된 데이터 라인들을 구동하기 위한 데이터 드라이버(130)와, 게이트 드라이버(120) 및 데이터 드라이버(130)의 구동 타이밍을 제어하는 타이밍 컨트롤러(Timing Controller, 140) 등을 포함한다. 도면에는 게이트 드라이버(120)가 표시패널(110)과 분리된 것으로 도시되었으나 다양한 실시예에서 게이트 드라이버(120)는 표시패널(110)의 특정 영역(예를 들어 비표시영역)에 GIP(Gate in Panel)로 배치될 수 있다.
표시패널(110)에 배치된 다수의 픽셀(Pixel, P)들은 액정표시장치의 경우에는 액정을 재배열하거나 유기발광장치의 경우 발광소자의 발광을 제어하여 각각의 픽셀에서 영상을 표시할 수 있다. 이를 위해 필요한 회로들로는 전술한 게이트 드라이버(120), 데이터 드라이버(130), 그리고 타이밍 컨트롤러(140)가 될 수 있으며, 이들은 표시패널(110)에 직접 배치될 수도 있고, 별도의 회로 모듈을 구성하여 표시패널(110)과 연결될 수 있다.
특히, 표시패널(110)과 회로 모듈을 결합하기 위해 회로모듈은 집적회로를 COF(Chip on Film) 형태로 실장할 수 있다. COF는 플렉서블한 필름 상에 집적회로가 배치된 것으로, 본 발명의 회로모듈의 일 실시예가 된다. 또한, 전술한 게이트 드라이버(120), 데이터 드라이버(130), 그리고 타이밍 컨트롤러(140)가 플렉서블한 회로로 구성되는 것을 FPC(Flexible Printied Circuit)이라 한다.
본 발명의 집적회로는 FPC로 구성될 수도 있고 FPC가 아닌 구성을 가질 수 있다. 또한 본 발명의 집적회로는 전기적 신호를 전달하기 위해 절연물질로 이루어진 적어도 베이스(Base) 상에 배치될 수 있다. 전술한 베이스가 플렉서블한 필름 형태인 경우 플렉서블 베이스가 될 수 있다. 설명의 편의를 위해, 플렉서블한 회로모듈을 중심으로 설명하지만, 본 발명이 이에 한정되는 것은 아니며, 다양한 형태의 회로모듈에 적용될 수 있다.
또한, 본 발명의 회로모듈이 전술한 COF인 경우, EMI(Electromagnetic Interference)를 차폐하는 차폐테이프가 배치될 수 있다.
이하, 패널과 다른 연결장치 사이를 연결하는 회로모듈에 대해 보다 상세히 살펴본다.
도 2는 본 발명의 일 실시예가 적용되는 회로모듈 및 패널과 다른 연결장치간의 관계를 보여주는 도면이다. 본 발명의 일 실시예에 의하면, 집적회로를 일 실시예로 하는 회로부를 어느 하나의 면에 포함하며, 다른 면에 차폐테이프가 배치되며, 이 차폐테이프를 접지시키는 접지부가 전술한 회로부가 배치된 면에 구성될 수 있다.
도 2는 표시패널(110)의 뒷면에 표시패널(110)에 신호를 인가하는 회로부(210), 그리고 회로부(210)가 배치되는 베이스(220)와 이들 회로부(210) 및 베이스(220)로 이루어진 회로모듈(200)을 보여준다. 일 실시예로 회로부(210)는 게이트 드라이버 IC 또는 데이터 드라이버 IC가 될 수 있다. 또는 전술한 게이트 드라이버 IC 또는 데이터 드라이버 IC에 신호를 제공하는 별도의 회로부(210)가 될 수 있다. 또다른 실시예로, 타이밍 컨트롤러가 전술한 회로부(210)의 일 실시예가 될 수도 있다.
201에서는 전술한 구성요소들의 결합된 형태를 위에서 바라본 형상이다. 202는 전술한 구성요소들의 결합된 형태를 측면에서 바라본 형상이다. 202에서는 조립을 위해 회로모듈(200)이 휘어져서 표시패널(110) 뒷면에 배치되는 형상을 보여준다. 표시패널(110)의 뒷면과 FPC와 같은 연결장치(290) 사이에 배치되는 회로모듈(200)은 어느 하나의 면에 집적회로와 같은 회로부(210)가 배치되는 원-메탈(1-metal) 구조이다. 여기서 회로부(210)는 전술한 데이터 드라이버(130), 게이트 드라이버(120), 타이밍 컨트롤러(140) 중에서 어느 하나 이상이 배치될 수 있다. 예를 들어, 데이터 드라이버(130)가 도 2의 회로부(210)가 될 수 있다.
202는 표시패널(110) 및 회로모듈(200)의 구성을 측면에서 도시하였다. 표시패널(110)은 상부 글래스(110a) 및 하부 글래스(110b)로 구성된다. 회로모듈(200)을 구성하는 베이스(220)는 휘어질 수 있는 필름을 일 실시예로 한다. 따라서 베이스(220)가 휘어져서 회로부(210) 및 연결장치(290)가 표시패널(110)의 후면에 배치될 수 있다
회로모듈(200)은 어느 하나의 면에는 회로부(210)가 배치될 수 있다. 또한, 정전기를 방지하기 위해서 베이스(220)의 어느 한 면 또는 양면에 차폐 테이프가 배치될 수 있다.
차폐 테이프는 외부로부터의 전기적인 영향을 차폐한다. 200과 같은 회로모듈의 회로부(210)를 외부의 전기적 영향으로부터 보호하기 위해서는 회로부(210)가 배치된 영역과 회로부(210)가 배치되지 않은 영역에 차폐 테이프를 배치하는 것이 필요하다. 특히, COF 벤딩 셋을 조립하게 되면, 데이터 드라이버와 같은 회로부(210)가 배치된 면(220a) 보다는 반대편에 위치하는 면(220b)이 노이즈에 더 취약할 수 있다. 따라서, 본 발명의 일 실시예에서는 회로부(210)가 배치된 면(220a)의 반대편 면(220b)에 노이즈를 차단하기 위한 차폐테이프를 배치하되, 이러한 차폐테이프를 접지시키는 접지부(컨택부, 또는 패드 오픈 영역)를 회로부(210)와 동일한 면(220a)에 배치시켜 차폐테이프의 차폐력을 높이고자 한다.
차폐테이프를 베이스(220) 회로부의 반대측 면 또는 양측 면에 모두에 배치하기 위해서는 회로부와 별도의 면에 접지를 위한 접지부를 배치해야 하지만, 이는 베이스(220)의 양면에 메탈을 배치해야 한다. 이는 두 면에 메탈을 사용함으로 인한 비용 상승과 회로모듈(200)의 두께가 증가하는 문제를 야기한다. 이에, 이하에서 설명하는 실시예들은 메탈을 베이스(220)의 어느 한 면에만 배치시키면서도 다른 면에 차폐테이프를 배치시키고 이를 메탈에 컨택시키는 회로모듈에 관하여 살펴본다. 즉, 표시패널을 포함하는 표시장치의 크기, 즉 베젤의 크기를 최소화하기 위해 COF를 구현함에 있어서, 한 면에만 메탈이 장착되는 원메탈 COF(1Metal COF)를 구현하여 양면 EMI 쉴딩을 구현한다. 이하, 본 명세서에서 COF를 일 실시예로 하는 회로모듈의 구성에 대해 살펴본다.
도 3 내지 도 14는 본 발명의 실시예들에 의한 회로모듈의 구성을 보여주는 도면이다. 설명의 편의를 위하여 회로모듈에서 회로부가 배치되는 면을 제1면 또는 메탈면이라고 지시하고, 회로부가 배치되지 않는 면을 제2면 또는 차폐면이라고 지시한다.
도 3은 본 발명의 일 실시예에 의한 차폐 테이프의 일면에 접지부와 연결되는 커넥팅부가 배치되는 구성을 보여주는 도면이다.
301은 회로모듈의 제1면 또는 메탈면을 도시하였으며, 302는 회로모듈의 제2면 또는 차폐면을 도시한다. 즉, 301 및 302는 동일한 회로모듈의 서로 다른 두 면을 도시한 도면이다.
제1면을 살펴보면, 회로부(210)가 배치되어 있다. 또한, 표시패널(110)에 전기적으로 접촉하기 위해 도전성 메탈을 포함하는 제1패드부(311)와, FPC와 같은 연결장치(290)에 전기적으로 접촉하기 위해 도전성 메탈을 포함하는 제2패드부(312)가 베이스의 제1면(320a)의 에지 영역에 배치되어 있다. 한편, 연결장치를 통해 EMI를 그라운드로 연결시키기 위한 접지부(350) 역시 제1면(320a)에 배치되어 있다. 접지부(350)의 한쪽 부분은 제2패드부(312)까지 연결되어 있어 외부의 연결장치(290)와 접촉할 수 있다. 301에서 점선으로 표시된 부분은 제2면(320b)에 배치되는 차폐테이프(340)의 차폐부(342)의 영역을 보여주고 있다.
차폐테이프(340)의 차폐부(342)와 일체로 형성되는 커넥팅부(345)는 301에서는 앞쪽, 즉 309a 방향으로, 302에서는 뒤쪽, 즉 309b 방향으로 접힌다. 접힌 커넥팅부(345)는 접지부(350)과 물리적 및 전기적으로 접촉하며, 차폐테이프(340)의 EMI를 연결장치 측으로 방출할 수 있도록 한다. 그 결과, 베이스(320)의 제1면(320a)에만 메탈이 배치되어도 베이스(320)의 제2면(320b)에서도 접지가 가능하여 EMI 쉴딩이 가능해지며 베이스(320)에 배치된 회로부(210)를 효과적으로 보호할 수 있다. 즉, 커넥팅부(345)와 차폐부(342) 사이의 경계선 영역(349)에서 접히는 구조이다. 차폐테이프(340)는 일체로 설계되어 경계선 영역(349)에서 벤딩하여 베이스(320)에 부착된다.
본 명세서의 일 실시예에서 커넥팅부와 차폐부는 동일한 차폐테이프의 재질로 구성될 수 있다. 그 결과 커넥팅부 역시 차폐역할을 한다.
도 3에서는 접지부(350)가 제1패드부(311)에 인접하게 배치되어 있는 실시예이다.
도 4는 본 발명의 다른 실시예에 의한 차폐 테이프의 일면에 접지부와 연결되는 커넥팅부가 배치되는 구성을 보여주는 도면이다. 도 3과 전체 구성은 동일하다. 다만, 도 3과 달리, 접지부(450)가 제2패드부(312)에 인접하게 배치되어 있다. 차폐테이프(340)의 차폐부(342)와 연결되는 커넥팅부(345)는 401에서는 앞쪽, 즉 409a 방향으로, 402에서는 뒤쪽, 즉 409b 방향으로 접힌다. 접힌 커넥팅부(345)는 접지부(450)과 물리적 및 전기적으로 접촉하며, 차폐테이프(340)의 EMI를 연결장치 측으로 방출할 수 있도록 한다.
도 5는 본 발명의 또 다른 실시예에 의한 차폐 테이프의 일면에 접지부와 연결되는 커넥팅부가 배치되는 구성을 보여주는 도면이다.
도 5는 접지부(550)가 제1패드부(311) 및 제2패드부(312) 사이의 중간 위치에 배치되는 도면이다. 도 3 및 도 4와 전체 구성은 동일하다. 다만, 도 3, 도 4와 달리, 접지부(550)가 제1패드부(311) 및 제2패드부(312) 사이에 배치되어 있다. 차폐테이프(340)의 차폐부(342)와 연결되는 커넥팅부(345)는 501에서는 앞쪽, 즉 509a 방향으로, 502에서는 뒤쪽, 즉 509b 방향으로 접힌다. 접힌 커넥팅부(345)는 접지부(550)과 물리적 및 전기적으로 접촉하며, 차폐테이프(340)의 EMI를 연결장치 측으로 방출할 수 있도록 한다.
도 2 내지 도 5를 정리하면 다음과 같다.
회로모듈은 베이스(320)와 차폐테이프(340)를 포함한다.
베이스(320)는 제1면(320a)와 제2면(320b)으로 구성된다. 그리고 데이터 드라이버, 게이트 드라이버 또는 타이밍 컨트롤러와 같은 집적회로를 일 실시예로 하는 회로부(210)는 제1면(320a)에 배치된다. 동일한 제1면(320a)에는 외부의 단자와 전기적으로 연결되는 접지부(350, 450, 550)들이 배치된다. 외부의 단자란, FPC와 같은 연결장치의 단자를 의미한다. 일 실시예로 350, 450, 550과 같이 패드 오픈된 것을 일 실시예로 한다. 외부의 단자를 통해 접지될 수 있다.
그리고, 차폐부(342) 및 차폐부(342)의 일 측면에서 돌출된 커넥팅부(345)를 포함하는 차폐테이프(340)가 베이스(320)에 배치된다. 차폐부(342)와 커넥팅부(345)는 일체로 형성될 수 있다. 차폐테이프(340) 중에서 제1면의 접지부(350, 450, 550)와 커넥팅부(345)가 물리적으로 접혀서 접촉하며, 제2면(320b)에서 차폐부(342)가 배치된다. 차폐부(342)와 커넥팅부(345) 사이에는 경계선이 있으며 이러한 경계선에서 접힐 수 있다. 그 결과 차폐부(342)는 제2면(320b)에, 커넥팅부(345)는 제1면(320a)에 배치될 수 있다.
즉, 플렉서블한 재질을 포함하는 베이스(320)의 제1면(320a)에는 회로부(210)와 접지부(350, 450, 550)들이 배치되며, 베이스의 제2면(320b)에는 차폐부(342)가 배치될 수 있다. 이러한 차폐부(342)에 돌출된 커넥팅부(345)는 제1면(320a)의 접지부(350, 450, 550)들에 물리적으로 접촉할 수 있으며, 이는 베이스의 제2면(320b)에 별도의 접지를 위한 메탈을 배치하지 않으면서도 제2면(320b)에서 발생하는 EMI를 차단하는 효과를 제공한다. 이는 COF와 같은 회로모듈(200)의 두께를 증가시키지 않으면서도 EMI 차단의 효과를 높일 수 있다.
일 실시예로, COF 벤딩 SET을 조립하는 과정에서 데이터 드라이버 IC가 회로부(210)인 경우, 데이터 드라이버 IC가 배치되는 제1면(320a) 보다 반대편인 제2면(320b)가 노이즈에 더 취약 하므로 본 발명은 이러한 쉴딩을 가능하게 한다. 즉, 원메탈 구조에서도 컨택 영역을 한면에만 배치하여도 반대편을 쉴딩할 수 있으므로 뒷면인 제2면(320b)의 차폐부(342)가 플로팅 상태가 아니라 접지된 상태가 되므로 EMI의 차단 및 방출 효과를 높일 수 있다.
도 6은 본 발명의 일 실시예에 의한 도 3의 커넥팅부(345)가 접지부(350)에 물리적으로 접촉한 구성을 보여주는 도면이다. 도 4 및 도 5의 커넥팅부(345)도 이와 동일한 방식으로 접지부(450, 550)와 접촉할 수 있다.
전술한 실시예를 살펴보면, 원메탈 COF(Metal COF)의 경우 회로부, 예를 들어 데이터 드라이버 IC가 배치되는 제1면(320a)면에만 접지에 필요한 패드 오픈된 영역이자 차폐 테이프의 컨택 포인트인 접지부를 생성할 수 있다. 즉, D-IC 반대측 면인 제2면(320b)는 컨텍 포인트인 접지부를 생성하지 않고도 반대측 면인 제2면(320b)에서도 EMI 쉴딩을 가능하게 한다. 전술한 본 발명의 실시예에서는 제1면인 320a에 패트 오픈된 영역들을 이용하여 제2면인 320b에서도 EMI 쉴딩(Shielding)이 가능한 차폐테이프 및 이를 포함한 회로모듈에 관한 발명으로 배면인 제2면(320b) 또는 양면(320a, 320b)에서 EMI 쉴딩이 가능하다. 양면 쉴딩에 관해서는 도 9 내지 도 12에서 살펴본다.
다음으로 접지부가 둘 이상인 실시예를 살펴본다. 제1면(320a)에 외부의 단자와 전기적으로 연결되는 제2접지부가 배치되는 실시예를 살펴본다.
도 7은 본 발명의 일 실시예에 의한 두 개의 커넥팅부를 포함하는 차폐테이프 및 이를 포함하는 회로모듈에 관한 도면이다.
제1패드부(311)에 인접하게 두 개의 접지부들(751, 752)이 배치되어 있다. 이들 각각의 접지부들(751, 752)에 접촉하는 커넥팅부들(745, 746)과 차폐부(742)가 차폐테이프(740)을 구성한다. 701에서 두 개의 커넥팅부들(745, 746)은 앞쪽(708a 및 709a) 방향으로 접히는 구조이다. 702에서는 마찬가지로 두 개의 커넥팅부들(745, 746)이 뒷쪽(708b 및 709b) 방향으로 접히는 구조이다. 도 7은 두 개의 접지부들(751, 752)이 제1패드부(311)에 인접하게 배치된 구조이다.
도 8은 본 발명의 다른 실시예에 의한 두 개의 커넥팅부를 포함하는 차폐테이프 및 이를 포함하는 회로모듈에 관한 도면이다.
제1면(320a)에는 제1패드부(311)에 인접한 접지부(852) 및 제2패드부(312)에 인접한 접지부(851)가 배치되어 있다. 이들 각각의 접지부들(851, 852)에 접촉하는 커넥팅부들(745, 746)과 차폐부(742)가 차폐테이프(740)을 구성한다. 801에서 두 개의 커넥팅부들(745, 746)은 앞쪽(808a 및 809a) 방향으로 접히는 구조이다. 802에서는 마찬가지로 두 개의 커넥팅부들(745, 746)이 뒷쪽(808b 및 809b) 방향으로 접히는 구조이다.
도 7 및 도 8은 베이스(320)의 4개의 에지영역(edge region)을 구분하여, 표시패널(110)에 전기적으로 연결되는 제1에지영역에는 제1패드부(311)가 배치되며, 표시패널(110)에 영상 신호를 인가하는 연결장치(290)에 전기적으로 연결되는 제2에지영역에는 제2패드부(312)가 배치된다. 그리고 이 두 영역이 아닌 제3 및 제4 에지영역(791 및 792)에는 제1접지부 및 제2접지부가 각각 인접하여 배치될 수 있다. 양 에지영역에 각각 두 개의 접지부들이 배치되므로, 접지되는 면적과 위치를 다변화시킬 수 있으며, 그로 인해 EMI를 외부에 효과적으로 방출할 수 있다.
도 7 및 도 8을 정리하면 다음과 같다. 제1면(302a)에 두 개의 접지부가 배치될 수 있으며 각각의 접지부에 차폐부(742)에서 돌출된 형상의 커넥팅부들(745, 746)이 물리적 및 전기적으로 접촉할 수 있다. 둘 이상의 접지부를 배치함으로써, 보다 빠르게 또는 효과적으로 EMI를 외부로 배출할 수 있다.
특히 도 8과 같이 제1패드부(311)가 배치되는 제1에지영역에 인접하게 접지부(852)가 배치된다. 다른 접지부(851)는 제2에지영역에 인접하게 배치된다. 이로써, 차폐테이프(740)의 차폐부(742)에서 가장 이격되도록 커넥팅부들(745, 746)이 배치되어 EMI의 외부 방출 속도 및 효과를 높일 수 있다.
도 9 및 도 10은 본 발명의 또다른 실시예에 의한 제1면에도 차폐부가 배치되는 구성을 보여주는 도면이다.
도 9는 베이스의 제1면(320a)에 배치되는 커넥팅부들(945, 946)이 제2차폐부(942b)에 일체로 포함되는 구조이다.
앞서 살펴본 바와 같이 두 개의 접지부들(951, 952)이 제1패드부(311) 및 제2패드부(312)에 인접하게 배치되어 있다. 한편, 차폐테이프(940)는 두 개의 차폐부들(942a, 942b)로 구성되는데, 이 중에서 제2차폐부(942b)에는 두 개의 접지부들(951, 952)에 접촉하는 커넥팅부들(945, 946)이 일체로 배치되어 있다. 제2차폐부(942b)는 제1차폐부(942a)와 일체로 연결될 수 있으며, 앞쪽(909a) 방향으로 접히는 구조이다.
구현 방식에 따라, 제2차폐부(942b)와 커넥팅부들(945, 946)이 구분되지 않고 일체로 구성될 수 있다. 따라서, 도 9의 실시예에서는 제2차폐부(942b)에서 두 개의 접지부들(951, 952)에 접촉하는 영역을 커넥팅부들(945, 946)이라고 지시할 수 있다. 일체의 테이프로 구성되며, 회로부와 겹치지 않도록, 즉 중첩되지 않도록 빈 공간(990)이 배치되어 있다. 빈 공간(990)의 크기는 회로부(210) 보다 크도록 구성될 수 있다.
도 10은 도 9의 베이스의 제2면(320b)을 보여주는 도면이다. 제2면(320b)에 부착된 차폐테이프(940)는 뒤쪽 방향(909b)으로 접히는 구조이다.
도 9 및 도 10의 차폐테이프의 경계선은 베이스(300)의 굴곡에 밀착할 수 있도록 다양하게 구성될 수 있다.
도 11은 도 9 및 도 10의 차폐테이프의 구성을 보여주는 도면이다. 일체의 테이프로 구성되며, 회로부와 중첩되지 않도록 빈 공간(990)이 배치되어 있다.
도 12는 본 발명의 또다른 실시예에 의한 차폐테이프의 구성을 보여주는 도면이다. 제1차폐부(942a)와 제2차폐부(942b) 사이에 1290과 같이 개구부를 가지도록 타공되어 베이스(300)의 굴곡에도 밀착될 수 있도록 한다. 도 12에서는 1290가 같이 하나의 개구부를 가지는 실시예를 제시하고 있으나, 이외에도 다양한 수의 개구부를 가질 수 있다.
도 9 내지 도 12를 살펴보면, 원메탈 COF(Metal COF)의 경우 회로부, 예를 들어 데이터 드라이버 IC가 배치된 제1면(320a)면에만 접지에 필요한 패드 오픈된 영역이자 차폐 테이프의 컨택 포인트인 접지부를 생성할 수 있다. 즉, D-IC 반대측 면인 제2면(320b)는 컨텍 포인트인 접지부를 생성하지 않고도 반대측 면인 제2면(320b)에서도 EMI 쉴딩을 가능하게 한다. 전술한 본 발명의 실시예에서는 제1면인 320a에 패트 오픈된 영역들을 이용하여 제2면인 320b에서도 EMI 쉴딩(Shielding)이 가능한 차폐테이프 및 이를 포함한 회로모듈에 관한 발명으로 양면(320a, 320b)에서 EMI 쉴딩이 가능하다.
도 13 및 도 14는 본 발명의 또다른 실시예에 의한 차폐테이프의 커넥팅부가 동일한 베이스에 배치된 접지부가 아닌, 연결장치의 접지부에 연결되는 구성을 보여주는 도면이다.
도 13은 회로모듈의 제1면 또는 메탈면을 도시하고 있다. 다른 구성요소들은 동일하다. 다만, 차폐테이프(134)의 커넥팅부(1345,1346)가 연결장치에 접촉하는 방향으로 돌출되어 있는 구조이다.
도 14는 도 13의 회로모듈의 제2면 또는 차폐면을 도시하고 있다. 커넥팅부(1345,1346)는 연결장치(290)에 배치된 접지부(1351, 1352)에 접촉하고 있다. 이 경우, 도 13의 회로모듈에 별도의 패드 오픈없이 접지가 가능하다.
도 13 및 도 14를 정리하면 다음과 같다. 베이스(1320)는 제1면(도 13의 1320a) 및 제 2면(도14의 1320b)으로 구성되며 제1면에 배치되는 회로부(210)와 제1면의 제1에지 영역영역에 배치되는 제1패드부(311)와 제1면의 제2에지영역에 배치되는 제2패드부(312)를 포함한다. 차폐부(1342)는 제2면(1320b)에 배치된다. 그리고 제2에지청역에서 베이스(1320)의 경계를 넘어서 돌출하는 커넥팅부(1345, 1346)가 차폐테이프(1340)를 구성한다. 또한 차폐테이프의 커넥팅부(1345, 1346)는 제2에지영역에서 제2패드부(312)와 전기적으로 연결되는 연결장치(290)에 배치된 접지부에 물리적으로 접촉하여 EMI 쉴딩을 가능하게 한다. 이는 접지부를 위한 별도의 패드오픈을 베이스(1320)가 아닌 연결장치(290)에 구현하여 EMI를 효과적으로 방출할 수 있다.
지금까지 살펴본 회로모듈, 예를 들어 COF의 배면 또는 양면에 EMI 쉴딩을 위해 차폐테이프를 배치함에 있어서 원메탈 COF를 일 실시예로 하는 회로모듈에서도 EMI 쉴딩이 가능하다. 양면에 차폐테이프를 부착하면서도 일면에만 접지를 하는 실시예를 통해 COF의 탑 영역과 바텀 영역 모두를 EMI로부터 보호할 수 있다. 뿐만 아니라 원메탈 COF와 같은 회로모듈은 전체 두께를 감소시킬 뿐만 아니라 코스트의 저감 효과도 크다. 특히, 외부의 연결장치(290)에 접지부를 둘 경우, 베이스에 배치되는 메탈의 크기를 줄일 수 있으므로, 회로모듈의 크기와 두께, 또는 전기적 안정성을 높일 수 있다.
전술한 바와 같이, 한 면에만 메탈을 사용하여 회로모듈을 제조하는 비용 및 공정을 전체적으로 저감시킬 수 있다. 또한, 한 면에만 메탈을 사용하여 회로모듈을 박형으로 설계할 수 있다. 뿐만 아니라, 차폐테이프를 구현함에 있어서도 차폐부와 커넥팅부를 하나의 타발 공정에서 제조할 수 있으므로, 차폐테이프를 제조하는 공정 및 비용을 간소화할 수 있다.
본 발명을 적용할 경우, 한쪽 면에만 그라운드 컨택하는 접지부를 배치하여 양면 또는 배면의 쉴딩(shielding)을 가능하게 한다. 또한, 별도로 테이프를 상면과 하면에 각각 제조할 필요가 없으므로 제조공정이 간소해지며 제조 비용도 낮출 수 있다.
본 발명의 일 실시예에 의한 회로모듈은 제1면과 제2면을 가진 베이스와, 접지부가 제1면에 배치되며, 이 접지부에 제1면에서 접촉하는 커넥팅부와 제2면에 배치되는 차폐부를 포함하는 차폐테이프를 포함한다.
본 발명의 다른 실시예에 의한 회로모듈은, 제1면과 제2면을 가진 베이스와, 제1면에서 접지부에 접촉하는 커넥팅부와 제2면에 배치되는 차폐부가 일체로 형성되며 커넥팅부와 차폐부가 접히는 차폐테이프를 포함한다.
본 발명의 또다른 실시예에 의한 회로모듈은 제1면과 제2면을 가진 베이스와, 제1면에서 접지부에 접촉하는 커넥팅부가 포함되는 제1차폐부와 제2면에 배치되는 제2차폐부가 일체로 형성되는 차폐테이프를 포함한다.
본 발명의 다른 실시예에 의한 회로모듈은, 제1면과 제2면을 가진 베이스와, 연결장치의 접지부에 접촉하는 커넥팅부와 제2면에 배치되는 차폐부가 일체로 형성되며 커넥팅부와 차폐부가 접히는 차폐테이프를 포함한다.
본 발명의 일 실시예에 의한 표시장치는 다수의 게이트라인과 데이터라인이 교차하여 정의되며 게이트라인에 인가된 신호에 따라 데이터라인에 선택적으로 연결되는 다수의 픽셀전극이 배치된 표시패널과 표시패널의 게이트라인 또는 데이터라인에 신호를 인가하는 회로부가 배치되는 베이스와, 베이스의 어느 한 면에서 접지부가 배치되며, 이 접지부에 접촉하는 커넥팅부와 전술한 면과 상이한 면에 배치되는 차폐부를 포함하는 차폐테이프를 포함하는 회로모듈을 포함한다.
이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 통상의 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 따라서, 이러한 변경과 변형이 본 발명의 범위를 벗어나지 않는 한 본 발명의 범주 내에 포함되는 것으로 이해할 수 있을 것이다.
100: 표시장치
110: 표시패널
120: 게이트 드라이버
130: 데이터 드라이버
200: 회로모듈
210: 회로부
220, 320, 1320: 베이스
290: 연결장치
311, 312: 패드부
340, 740, 940, 1340: 차폐테이프
342, 742, 942, 1342: 차폐부
345, 745, 746, 945, 946, 1345, 1346: 커넥팅부
350, 751, 752, 851, 852, 951, 952, 1351, 1352: 접지부

Claims (13)

  1. 제1면 및 제2면으로 구성되며, 상기 제1면에 배치되는 회로부와, 상기 제1면에 배치되며 외부의 단자와 전기적으로 연결되는 제1접지부 및 제2접지부를 포함하는 베이스; 및
    상기 제1접지부에 물리적 및 전기적으로 접촉하는 제1커넥팅부와 상기 제2접지부에 물리적 및 전기적으로 접촉하는 제2커넥팅부가 상기 제1면에 배치된 제2차폐부, 및 상기 제2면에 배치되는 제1차폐부를 포함하는 차폐테이프를 포함하고,
    상기 제2차폐부에는 상기 회로부와 중첩되는 빈 공간이 형성되는 회로모듈.
  2. 제1항에 있어서,
    상기 제2차폐부와 상기 제1차폐부는 일체로 형성되며,
    상기 제2차폐부는 상기 제1차폐부로부터 접히어 상기 제1면에 배치되는 구조인, 회로모듈.
  3. 제1항에 있어서,
    상기 빈 공간의 크기는 상기 회로부 보다 크게 형성되는, 회로모듈.
  4. 제3항에 있어서,
    상기 베이스는
    표시패널에 전기적으로 연결되는 제1에지 영역;
    상기 표시패널에 영상 신호를 인가하는 연결장치에 전기적으로 연결되는 제2에지 영역;
    상기 제1접지부가 인접하여 배치되는 제3에지 영역; 및
    상기 제2접지부가 인접하여 배치되는 제4에지 영역을 포함하는, 회로모듈.
  5. 제4항에 있어서,
    상기 제1접지부는 상기 제2에지영역에 인접하여 배치되며,
    상기 제2접지부는 상기 제1에지영역에 인접하여 배치되는, 회로모듈.
  6. 제1항에 있어서,
    상기 제1커넥팅부 및 상기 제2커넥팅부는 상기 제1면에 상기 회로부와 겹치지 않도록 배치되는 상기 제2차폐부에 일체로 포함된, 회로모듈.
  7. 제1면 및 제2면으로 구성되며, 상기 제1면에 배치되는 회로부와 상기 제1면의 제1에지 영역에 배치되는 제1패드부와 상기 제1면의 제2에지 영역에 배치되는 제2패드부를 포함하는 베이스; 및
    상기 베이스의 상기 제2면에 배치되는 차폐부와 상기 베이스의 제2에지 영역에서 상기 베이스의 경계를 넘어서 돌출한 제1 및 제2커넥팅부를 포함하는 차폐테이프를 포함하고,
    상기 제1 및 제2커넥팅부가 연결장치에 접촉하는 방향으로 돌출되어 있는 차폐테이프를 포함하는 회로모듈.
  8. 제7항에 있어서,
    상기 차폐테이프의 상기 제1 및 제2 커넥팅부는
    상기 제2에지 영역에서 상기 제2패드부와 전기적으로 연결되는 상기 연결장치에 배치된 제1 및 제2 접지부에 물리적 및 전기적으로 접촉하는, 회로모듈.
  9. 제1방향으로 평행하게 배치된 게이트라인들과 제2방향으로 평행하게 배치된 데이터라인들이 교차하여 정의되며 상기 게이트라인에 인가된 신호에 따라 데이터라인에 선택적으로 연결되는 다수의 픽셀전극이 배치된 표시패널;
    상기 표시패널의 상기 게이트라인 또는 상기 데이터라인에 신호를 인가하는 회로부; 및
    제1면 및 제2면으로 구성되며, 상기 제1면에 상기 회로부가 배치되며, 상기 제1면에 배치되며 외부의 단자와 전기적으로 연결되는 제1접지부 및 제2접지부를 포함하는 베이스와, 상기 제1접지부에 물리적 및 전기적으로 접촉하는 제1커넥팅부와 상기 제2접지부에 물리적 및 전기적으로 접촉하는 제2커넥팅부가 상기 제1면에 배치된 제2차폐부, 및 상기 제2면에 배치되는 제1차폐부를 포함하는 차폐테이프를 포함하는 회로모듈을 포함하고,
    상기 제2차폐부에는 상기 회로부와 중첩되는 빈 공간이 형성되는, 표시장치.
  10. 제9항에 있어서,
    상기 회로모듈에 있어서,
    상기 제2차폐부와 상기 제1차폐부는 일체로 형성되며,
    상기 제2차폐부는 상기 제1차폐부로부터 접히어 상기 제1면에 배치되는 구조인, 표시장치.
  11. 제9항에 있어서,
    상기 회로모듈의 상기 제1커넥팅부 및 상기 제2커넥팅부는 상기 제1면에 상기 회로부와 겹치지 않도록 배치되는 상기 제2차폐부에 일체로 포함된, 표시장치.
  12. 제1방향으로 평행하게 배치된 게이트라인들과 제2방향으로 평행하게 배치된 데이터라인들이 교차하여 정의되며 상기 게이트라인에 인가된 신호에 따라 데이터라인에 선택적으로 연결되는 다수의 픽셀전극이 배치된 표시패널;
    상기 표시패널의 상기 게이트라인 또는 상기 데이터라인에 신호를 인가하는 회로부; 및
    제1면 및 제2면으로 구성되며, 상기 제1면에 상기 회로부가 배치되며, 상기 제1면의 제1에지 영역에 배치되는 제1패드부와 상기 제1면의 제2에지 영역에 배치되는 제2패드부를 포함하는 베이스, 그리고 상기 베이스의 제2면에 배치되는 차폐부와 상기 베이스의 제2에지 영역에서 상기 베이스의 경계를 넘어서 돌출한 제1 및 제2커넥팅부를 포함하고,
    상기 제1 및 제2커넥팅부가 연결장치에 접촉하는 방향으로 돌출되어 있는 차폐테이프를 포함하는 회로모듈을 포함하는, 표시장치.
  13. 제12항에 있어서,
    상기 표시장치는 상기 제2에지 영역에서 상기 제2패드부와 전기적으로 연결되는 상기 연결장치를 더 포함하며,
    상기 차폐테이프의 상기 제1 및 제2 커넥팅부는 상기 제2에지 영역에서 상기 제2패드부와 전기적으로 연결되는 상기 연결장치에 배치된 제1 및 제2 접지부에 물리적 및 전기적으로 접촉하는, 표시장치.
KR1020160164285A 2016-12-05 2016-12-05 차폐테이프가 결합된 회로모듈과 이를 포함하는 표시장치 Active KR102696746B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160164285A KR102696746B1 (ko) 2016-12-05 2016-12-05 차폐테이프가 결합된 회로모듈과 이를 포함하는 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160164285A KR102696746B1 (ko) 2016-12-05 2016-12-05 차폐테이프가 결합된 회로모듈과 이를 포함하는 표시장치

Publications (2)

Publication Number Publication Date
KR20180064589A KR20180064589A (ko) 2018-06-15
KR102696746B1 true KR102696746B1 (ko) 2024-08-20

Family

ID=62628923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160164285A Active KR102696746B1 (ko) 2016-12-05 2016-12-05 차폐테이프가 결합된 회로모듈과 이를 포함하는 표시장치

Country Status (1)

Country Link
KR (1) KR102696746B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009192976A (ja) * 2008-02-18 2009-08-27 Epson Imaging Devices Corp 電気光学装置および電子機器
JP2016142801A (ja) * 2015-01-30 2016-08-08 京セラディスプレイ株式会社 液晶表示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3234743B2 (ja) * 1995-05-30 2001-12-04 シャープ株式会社 半導体部品実装型フレキシブルプリント基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009192976A (ja) * 2008-02-18 2009-08-27 Epson Imaging Devices Corp 電気光学装置および電子機器
JP2016142801A (ja) * 2015-01-30 2016-08-08 京セラディスプレイ株式会社 液晶表示装置

Also Published As

Publication number Publication date
KR20180064589A (ko) 2018-06-15

Similar Documents

Publication Publication Date Title
KR102205030B1 (ko) 표시장치
EP3112931A1 (en) Display device
US20070013857A1 (en) Display driver integrated circuit device, film, and module
CN202523030U (zh) 触控面板
US11550414B2 (en) Touch display screen and touch display device
KR102310301B1 (ko) 표시 장치
US9618688B2 (en) Display device
KR102365683B1 (ko) 디스플레이 구동 칩
US20170160838A1 (en) Touch device and touch display apparatus
US20130155654A1 (en) Display device and resilient frame thereof
CN112711349A (zh) 触控显示屏、触控显示装置
KR102622729B1 (ko) 표시 장치
KR102598734B1 (ko) 전자파 차단 필름 및 이를 포함하는 표시장치
US11452207B2 (en) Flexible circuit film and display apparatus having the same
WO2017033952A1 (ja) 表示装置
KR20160060218A (ko) 인쇄 회로 기판 및 이를 포함하는 표시 장치
KR102726730B1 (ko) 연성인쇄회로 및 표시장치
JP2019132987A (ja) 表示装置
KR102522706B1 (ko) 표시 장치
US11410596B2 (en) Display device preventing a flow of static electricity
KR102696746B1 (ko) 차폐테이프가 결합된 회로모듈과 이를 포함하는 표시장치
KR101432891B1 (ko) 액정표시장치
KR102740311B1 (ko) 표시장치 및 그 접지방법
KR102449917B1 (ko) 표시장치
CN108508662B (zh) 液晶显示装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20161205

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210813

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20161205

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230718

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20231211

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240520

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240814

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240814

End annual number: 3

Start annual number: 1

PG1601 Publication of registration