KR102695027B1 - Modulation and demodulation circuit for power switch - Google Patents
Modulation and demodulation circuit for power switch Download PDFInfo
- Publication number
- KR102695027B1 KR102695027B1 KR1020190060518A KR20190060518A KR102695027B1 KR 102695027 B1 KR102695027 B1 KR 102695027B1 KR 1020190060518 A KR1020190060518 A KR 1020190060518A KR 20190060518 A KR20190060518 A KR 20190060518A KR 102695027 B1 KR102695027 B1 KR 102695027B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- pwm
- demodulation
- power switch
- cmp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 3
- 238000003079 width control Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 13
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 12
- 230000008859 change Effects 0.000 description 10
- 229910010271 silicon carbide Inorganic materials 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 7
- 230000008901 benefit Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 208000032365 Electromagnetic interference Diseases 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 239000000872 buffer Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/539—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
- H02M7/5395—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Dc-Dc Converters (AREA)
Abstract
본 발명은 전력 스위치용 게이트 구동회로의 노이즈를 저감하기 위한 복조 회로에 관한 것으로, 제1 입력 단을 통해 수신되는 PWM 변조 신호(VPWM1)와 제2 입력 단을 통해 수신되는 기준 전압 신호(VREF)를 비교하여 제1 PWM 복조 신호(VCMP)를 출력하는 신호 비교기; 상기 신호 비교기로부터 입력되는 제1 PWM 복조 신호(VCMP)를 기반으로 PWM 신호의 파형을 복원하고, 상기 복원된 파형을 갖는 제2 PWM 복조 신호(VX)를 출력하는 파형 복원부; 및 상기 파형 복원부로부터 입력되는 제2 PWM 복조 신호(VX)를 기반으로 일정한 펄스 폭을 갖는 PWM 신호(VG)를 생성하는 신호 가공부를 포함한다.The present invention relates to a demodulation circuit for reducing noise in a gate drive circuit for a power switch, comprising: a signal comparator for comparing a PWM modulation signal (V PWM1 ) received through a first input terminal with a reference voltage signal (V REF ) received through a second input terminal and outputting a first PWM demodulation signal (V CMP ); a waveform restoration unit for restoring a waveform of a PWM signal based on the first PWM demodulation signal (V CMP ) input from the signal comparator and outputting a second PWM demodulation signal (V X ) having the restored waveform; and a signal processing unit for generating a PWM signal (V G ) having a constant pulse width based on the second PWM demodulation signal (V X ) input from the waveform restoration unit.
Description
본 발명은 전력 스위치용 변조 및 복조 회로에 관한 것으로, 더욱 상세하게는 전력 스위치용 게이트 구동회로의 노이즈를 저감하기 위한 변조 및 복조 회로에 관한 것이다.The present invention relates to a modulation and demodulation circuit for a power switch, and more particularly, to a modulation and demodulation circuit for reducing noise in a gate driving circuit for a power switch.
일반적으로 전력소자는 전력의 변환이나 제어를 수행하는 반도체 소자로서, 정류 다이오드, 전력 트랜지스터, 트라이액(triac) 등이 전기/전자 분야, 정보통신 분야, 자동차 분야, 방산 분야, 교통 분야, 전력 분야 등 각 분야에서 다양하게 사용되고 있다.In general, power devices are semiconductor devices that perform power conversion or control, such as rectifier diodes, power transistors, and triacs, and are used in various fields such as electrical/electronics, information and communication, automobiles, defense, transportation, and power.
전력소자로는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor), IGBT(Insulated Gate Bipolar Transistor), BJT(Bipolar Junction Transistor), 전력 집적회로(IC) 등이 있으며, 이중에서 특히 고속 스위칭이 가능하고, 구동회로의 손실이 적은 MOSFET이 주목받고 있다. 이러한 MOSFET의 종류로는 대표적으로 실리콘(Si) 기반의 MOSFET과 실리콘 카바이드(SiC) 기반의 MOSFET이 있다.Power devices include MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), IGBTs (Insulated Gate Bipolar Transistors), BJTs (Bipolar Junction Transistors), and power integrated circuits (ICs). Among these, MOSFETs, which enable high-speed switching and have low drive circuit loss, are attracting particular attention. Representative types of these MOSFETs include silicon (Si)-based MOSFETs and silicon carbide (SiC)-based MOSFETs.
SiC MOSFET은 기존 실리콘 기반의 전력 반도체 소자에 비해 넓은 에너지 밴드 폭과, 높은 항복전압특성, 빠른 포화전자속도 및 우수한 열전도도 등으로 고온 및 고 전압에서의 소자 안정성이 우수하고 높은 주파수에서의 동작이 가능하여 기존의 전기/전자 시스템의 신뢰성을 향상시키고 전력변환효율을 높이며 시스템을 경량화시킬 수 있는 장점이 있다. 이에 따라, SiC MOSFET은 휴대폰, 노트북, 에어컨, 냉장고 등과 같은 다양한 가전제품뿐만 아니라 태양광 발전용 인버터 및 친환경 자동차 구동용 인버터 등에도 적용되면서 그 수요가 증가하고 있다.SiC MOSFETs have advantages over conventional silicon-based power semiconductor devices, such as a wide energy bandwidth, high breakdown voltage characteristics, fast saturation electron velocity, and excellent thermal conductivity, which enable superior device stability at high temperatures and high voltages and high frequency operation, thereby improving the reliability of conventional electric/electronic systems, increasing power conversion efficiency, and reducing the weight of the systems. Accordingly, the demand for SiC MOSFETs is increasing as they are applied not only to various home appliances such as mobile phones, laptops, air conditioners, and refrigerators, but also to inverters for solar power generation and inverters for eco-friendly automobiles.
도 1은 SiC MOSFET을 구동하기 위한 전력 스위치 시스템의 구성을 나타내는 도면이다. 도 1에 도시된 바와 같이, 종래의 전력 스위치 시스템(10)은 PWM 제어부(11), 신호 절연기(12), 게이트 구동회로(13) 및 SiC MOSFET(14) 등을 포함한다.Fig. 1 is a diagram showing the configuration of a power switch system for driving a SiC MOSFET. As shown in Fig. 1, a conventional power switch system (10) includes a PWM control unit (11), a signal isolator (12), a gate driving circuit (13), and a SiC MOSFET (14).
신호 절연기(12)는 저 전압 회로인 PWM 제어부(11)와 고 전압 회로인 게이트 구동회로(13) 사이에 배치되어, 상기 PWM 제어부(11)와 게이트 구동회로(13) 간을 전기적으로 절연하는 기능을 수행한다. 이러한 신호 절연기(12)로는 두 개의 인덕터를 이용한 변압기가 주로 사용된다.A signal isolator (12) is placed between a PWM control unit (11), which is a low-voltage circuit, and a gate driving circuit (13), which is a high-voltage circuit, and performs the function of electrically insulating between the PWM control unit (11) and the gate driving circuit (13). A transformer using two inductors is mainly used as this signal isolator (12).
한편, 전력 스위치 시스템(10)의 소형화 및 집적화에 따라, 해당 전력 스위치 시스템(10)의 신호 절연기(12)에는 매우 작은 크기의 인덕터(L)가 주로 사용된다. 상기 신호 절연기(12)에 매우 작은 크기의 인덕터가 사용되면, 해당 신호 절연기(12)를 통과하는 주파수 대역이 작은 PWM 신호(15)의 세기는 매우 크게 감쇠하게 된다. 따라서, 도 2의 (a)에 도시된 바와 같이, 외부에서 게이트 구동회로(13)로 유입되는 EMI(Electro Magnetic Interference) 신호 또는 노이즈 신호(16) 등으로 인해 PWM 신호 에러가 자주 발생하는 문제가 있다.Meanwhile, due to miniaturization and integration of the power switch system (10), a very small inductor (L) is mainly used in the signal isolator (12) of the power switch system (10). If a very small inductor is used in the signal isolator (12), the intensity of the PWM signal (15) having a small frequency band passing through the signal isolator (12) is greatly attenuated. Therefore, as shown in (a) of Fig. 2, there is a problem that PWM signal errors frequently occur due to EMI (Electro Magnetic Interference) signals or noise signals (16) that are introduced from the outside into the gate driving circuit (13).
이러한 문제를 해결하기 위해, 종래의 전력 스위치 시스템(10)은 PWM 신호를 변조하기 위한 변조 회로(미도시)와 PWM 신호를 복조하기 위한 복조 회로(미도시)를 구비하고 있다. 여기서, 변조 회로는 PWM 제어부(11)에 설치될 수 있고, 복조 회로는 게이트 구동회로(13)에 설치될 수 있다.To solve these problems, the conventional power switch system (10) is equipped with a modulation circuit (not shown) for modulating a PWM signal and a demodulation circuit (not shown) for demodulating the PWM signal. Here, the modulation circuit can be installed in the PWM control unit (11), and the demodulation circuit can be installed in the gate driving circuit (13).
PWM 제어부(11)의 변조 회로에서 PWM 신호를 높은 주파수로 변조하여 신호 절연기(12)로 출력하면, 상기 신호 절연기(12)는 PWM 변조 신호의 진폭(amplitude)을 상대적으로 작게 감쇠하여 게이트 구동회로(13)의 복조 회로로 출력하게 된다. 이는 작은 크기의 인덕터를 이용한 신호 전달 체계에서, 고 주파수 신호는 저 주파수 신호보다 신호 감쇠가 적게 발생하기 때문이다.When a PWM signal is modulated to a high frequency in the modulation circuit of the PWM control unit (11) and output to a signal isolator (12), the signal isolator (12) relatively attenuates the amplitude of the PWM modulation signal and outputs it to the demodulation circuit of the gate driving circuit (13). This is because, in a signal transmission system using a small-sized inductor, a high-frequency signal is less attenuated than a low-frequency signal.
게이트 구동회로(13)의 복조회로는 신호 절연기(12)로부터 수신된 PWM 변조 신호(17)를 기반으로 원래의 PWM 신호를 복원하게 된다. 따라서, 도 2의 (b)에 도시된 바와 같이, 게이트 구동회로(13)는 외부로부터 EMI 신호 또는 노이즈 신호(16) 등이 유입되더라도 PWM 신호(18)를 완벽하게 복원할 수 있다.The demodulation circuit of the gate driving circuit (13) restores the original PWM signal based on the PWM modulation signal (17) received from the signal isolator (12). Therefore, as shown in (b) of Fig. 2, the gate driving circuit (13) can perfectly restore the PWM signal (18) even if an EMI signal or noise signal (16), etc., is input from the outside.
그런데, 기존의 변조 회로는 일반적인 전압 제어 발진기(Voltage Controlled Oscillator, VCO)를 사용하여 PWM 신호를 변조하는 기능을 수행하기 때문에, 공급 전압의 변화에 따라 출력 주파수가 크게 변동하는 문제점이 있다. 또한, 기존의 복조 회로는 인덕터(L), 다이오드(D), 커패시터(C) 및 저항(R) 등을 사용하여 PWM 신호를 복조하는 기능을 수행하기 때문에, 해당 복조 회로의 제조 단가가 증가할 뿐만 아니라 해당 게이트 구동회로 내에서 차지하는 부피가 증가하는 문제점이 있다.However, since the existing modulation circuit performs the function of modulating the PWM signal using a general voltage controlled oscillator (VCO), there is a problem that the output frequency fluctuates greatly depending on the change in the supply voltage. In addition, since the existing demodulation circuit performs the function of demodulating the PWM signal using an inductor (L), a diode (D), a capacitor (C), and a resistor (R), there is a problem that not only the manufacturing cost of the demodulation circuit increases, but also the volume occupied within the gate driving circuit increases.
본 발명은 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다. 또 다른 목적은 기준 전류원과 CURRENT STARVED 방식의 전압 제어 발진기(VCO)를 이용하여 PWM 신호를 변조하는 변조 회로를 제공함에 있다.The present invention aims to solve the above-mentioned problems and other problems. Another object is to provide a modulation circuit that modulates a PWM signal using a reference current source and a voltage controlled oscillator (VCO) of the CURRENT STARVED mode.
또 다른 목적은 신호 비교기, 파형 복원부 및 신호 가공부를 이용하여 PWM 신호를 복조하는 복조 회로를 제공함에 있다.Another purpose is to provide a demodulation circuit that demodulates a PWM signal using a signal comparator, a waveform restoration unit, and a signal processing unit.
상기 또는 다른 목적을 달성하기 위해 본 발명의 일 측면에 따르면, 제1 입력 단을 통해 수신되는 PWM 변조 신호(VPWM1)와 제2 입력 단을 통해 수신되는 기준 전압 신호(VREF)를 비교하여 제1 PWM 복조 신호(VCMP)를 출력하는 신호 비교기; 상기 신호 비교기로부터 입력되는 제1 PWM 복조 신호(VCMP)를 기반으로 PWM 신호의 파형을 복원하고, 상기 복원된 파형을 갖는 제2 PWM 복조 신호(VX)를 출력하는 파형 복원부; 및 상기 파형 복원부로부터 입력되는 제2 PWM 복조 신호(VX)를 기반으로 일정한 펄스 폭을 갖는 PWM 신호(VG)를 생성하는 신호 가공부를 포함하는 전력 스위치용 복조 회로를 제공한다.According to one aspect of the present invention to achieve the above or other purposes, a demodulation circuit for a power switch is provided, including: a signal comparator which compares a PWM modulation signal (V PWM1 ) received through a first input terminal with a reference voltage signal (V REF ) received through a second input terminal and outputs a first PWM demodulation signal (V CMP ); a waveform restoration unit which restores a waveform of a PWM signal based on the first PWM demodulation signal (V CMP ) input from the signal comparator and outputs a second PWM demodulation signal (V X ) having the restored waveform; and a signal processing unit which generates a PWM signal (V G ) having a constant pulse width based on the second PWM demodulation signal (V X ) input from the waveform restoration unit.
좀 더 바람직하게는, 상기 신호 비교기는 신호 절연기로부터 입력되는 PWM 변조 신호(VPWM1)의 진폭을 상기 PWM 변조 신호(VPWM1)에 대응하는 PWM 신호(VPWM)의 진폭으로 복원할 수 있다. 또한, 상기 신호 비교기는 상기 PWM 변조 신호(VPWM1)의 진폭이 상기 기준 전압 신호(VREF)의 진폭보다 큰 지점들을 검출하고, 상기 검출된 지점들에서 공급 전압(VDD)의 크기에 해당하는 진폭을 갖는 펄스 신호들을 포함하는 제1 PWM 복조 신호(VCMP)를 생성할 수 있다. More preferably, the signal comparator can restore the amplitude of the PWM modulation signal (V PWM1 ) input from the signal isolator to the amplitude of the PWM signal (V PWM ) corresponding to the PWM modulation signal (V PWM1 ). In addition, the signal comparator can detect points at which the amplitude of the PWM modulation signal (V PWM1 ) is greater than the amplitude of the reference voltage signal (V REF ), and generate a first PWM demodulation signal (V CMP ) including pulse signals having an amplitude corresponding to the size of the supply voltage (V DD ) at the detected points.
좀 더 바람직하게는, 상기 제1 PWM 복조 신호(VCMP)는, 양의 펄스 신호들이 존재하는 시 구간에 대응하는 펄스 구간과 상기 양의 펄스 신호들이 존재하지 않는 시 구간에 대응하는 비 펄스 구간을 포함할 수 있다. 또한, 상기 제2 PWM 복조 신호(VX)는, 제1 PWM 복조 신호(VCMP)의 펄스 구간에 대응하는 로우 레벨 신호 구간과 상기 제1 PWM 복조 신호(VCMP)의 비 펄스 구간에 대응하는 하이 레벨 신호 구간을 포함할 수 있다. More preferably, the first PWM demodulation signal (V CMP ) may include a pulse section corresponding to a time section in which positive pulse signals exist and a non-pulse section corresponding to a time section in which the positive pulse signals do not exist. In addition, the second PWM demodulation signal (V X ) may include a low level signal section corresponding to the pulse section of the first PWM demodulation signal (V CMP ) and a high level signal section corresponding to the non-pulse section of the first PWM demodulation signal (V CMP ).
좀 더 바람직하게는, 상기 파형 복원부는, 신호 비교기의 출력 단에 연결되는 N형 트랜지스터 소자와, 상기 N형 트랜지스터 소자의 드레인(D) 단에 연결되는 하나 이상의 P형 트랜지스터 소자들을 포함할 수 있다. 상기 N형 트랜지스터 소자는 신호 비교기로부터 입력되는 제1 PWM 복조 신호(VCMP)의 파형에 기초하여 스위칭 동작을 수행할 수 있다. More preferably, the waveform restoration unit may include an N-type transistor element connected to an output terminal of a signal comparator, and one or more P-type transistor elements connected to a drain (D) terminal of the N-type transistor element. The N-type transistor element may perform a switching operation based on a waveform of a first PWM demodulation signal (V CMP ) input from the signal comparator.
좀 더 바람직하게는, 상기 신호 가공부는 하나 이상의 인버터로 구성될 수 있다. 상기 인버터는, 파형 복원부의 출력 단에 연결되는 N형 트랜지스터 소자와 P형 트랜지스터 소자를 포함할 수 있다. 또한, 상기 인버터는 파형 복원부로부터 입력되는 제2 PWM 복조 신호(VX)를 반전하여 데드 타임 생성부로 출력할 수 있다.More preferably, the signal processing unit may be composed of one or more inverters. The inverter may include an N-type transistor element and a P-type transistor element connected to the output terminal of the waveform restoration unit. In addition, the inverter may invert the second PWM demodulation signal (V X ) input from the waveform restoration unit and output it to the dead time generation unit.
본 발명의 다른 측면에 따르면, 트랜지스터 소자와 저항 소자 간의 온도 계수를 매칭하여 일정한 기준 전류를 공급하는 기준 전류원; 상기 기준 전류원으로부터 제공받은 기준 전류를 기반으로 온도 및 공급 전압의 변화에 따라 주파수 변동이 작은 캐리어 주파수(VOSC)를 생성하는 전압 제어 발진기; 및 상기 전압 제어 발진기로부터 입력 받은 캐리어 주파수(VOSC)를 이용하여 펄스 폭 제어신호(VPWM)를 변조하는 AND 게이트를 포함하는 전력 스위치용 변조 회로를 제공한다.According to another aspect of the present invention, a modulation circuit for a power switch is provided, including: a reference current source that supplies a constant reference current by matching a temperature coefficient between a transistor element and a resistor element; a voltage controlled oscillator that generates a carrier frequency (V OSC ) having a small frequency fluctuation according to changes in temperature and supply voltage based on the reference current provided from the reference current source; and an AND gate that modulates a pulse width control signal (V PWM ) using the carrier frequency (V OSC ) input from the voltage controlled oscillator.
본 발명의 실시 예들에 따른 전력 스위치용 변조 및 복조 회로의 효과에 대해 설명하면 다음과 같다.The effects of the modulation and demodulation circuit for a power switch according to embodiments of the present invention are described as follows.
본 발명의 실시 예들 중 적어도 하나에 의하면, 일정한 기준 전류를 공급하는 기준 전류원과 CURRENT STARVED 방식의 전압 제어 발진기(VCO)를 이용하여 PWM 신호를 변조함으로써, 온도 및 공급 전압 변화에 따른 출력 주파수의 변화를 최소화하여 전력 스위치의 동작 안정성을 향상시킬 수 있다는 장점이 있다.According to at least one of the embodiments of the present invention, by modulating a PWM signal using a reference current source supplying a constant reference current and a voltage controlled oscillator (VCO) of a CURRENT STARVED type, there is an advantage in that the operational stability of a power switch can be improved by minimizing changes in output frequency due to changes in temperature and supply voltage.
또한, 본 발명의 실시 예들 중 적어도 하나에 의하면, 신호 비교기와 파형 복원부와 신호 가공부를 이용하여 PWM 신호를 복조함으로써, 수 내지 수십 MHz의 고속 동작이 가능하고 누설 전류(leakage current)를 이용하므로 전력 소모를 감소할 수 있다는 장점이 있다.In addition, according to at least one of the embodiments of the present invention, by demodulating a PWM signal using a signal comparator, a waveform restoration unit, and a signal processing unit, there is an advantage in that high-speed operation of several to several tens of MHz is possible and power consumption can be reduced by utilizing leakage current.
또한, 본 발명의 실시 예들 중 적어도 하나에 의하면, 신호 비교기와 파형 복원부와 신호 가공부를 이용하여 PWM 신호를 복조함으로써, 종래의 복조 회로에 비해 제조 단가를 감소할 수 있을 뿐만 아니라 면적 효율을 향상시킬 수 있다는 장점이 있다.In addition, according to at least one of the embodiments of the present invention, by demodulating a PWM signal using a signal comparator, a waveform restoration unit, and a signal processing unit, there is an advantage in that the manufacturing cost can be reduced and area efficiency can be improved compared to a conventional demodulation circuit.
다만, 본 발명의 실시 예들에 따른 전력 스위치용 변조 및 복조 회로가 달성할 수 있는 효과는 이상에서 언급한 것들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.However, the effects that can be achieved by the modulation and demodulation circuit for a power switch according to embodiments of the present invention are not limited to those mentioned above, and other effects that are not mentioned will be clearly understood by those skilled in the art to which the present invention pertains from the description below.
도 1은 종래 기술에 따른 전력 스위치 시스템의 구성을 나타내는 도면;
도 2는 종래의 전력 스위치 시스템에서 PWM 신호를 변조하는 이유를 설명하기 위해 참조되는 도면;
도 3은 본 발명의 일 실시 예에 따른 전력 스위치 시스템을 구성을 도시하는 도면;
도 4는 본 발명의 일 실시 예에 따른 변조 회로의 구성을 도시하는 도면;
도 5는 도 4의 변조 회로에서 PWM 신호를 변조하는 과정을 설명하기 위해 참조되는 도면;
도 6은 도 4의 변조 회로에서의 출력 주파수 변화를 시뮬레이션한 결과를 나타내는 도면;
도 7은 본 발명의 일 실시 예에 따른 복조 회로의 구성을 도시하는 도면;
도 8은 도 7의 복조 회로에서 측정되는 전압 신호들의 파형을 나타내는 도면;
도 9는 본 발명의 다른 실시 예에 따른 복조 회로의 구성을 도시하는 도면.Fig. 1 is a drawing showing the configuration of a power switch system according to the prior art;
FIG. 2 is a drawing referenced to explain the reason for modulating a PWM signal in a conventional power switching system;
FIG. 3 is a diagram illustrating a configuration of a power switch system according to an embodiment of the present invention;
FIG. 4 is a diagram illustrating a configuration of a modulation circuit according to an embodiment of the present invention;
FIG. 5 is a drawing referenced to explain the process of modulating a PWM signal in the modulation circuit of FIG. 4;
Fig. 6 is a diagram showing the results of simulating the output frequency change in the modulation circuit of Fig. 4;
FIG. 7 is a diagram illustrating a configuration of a demodulation circuit according to an embodiment of the present invention;
Fig. 8 is a diagram showing the waveforms of voltage signals measured in the demodulation circuit of Fig. 7;
FIG. 9 is a diagram illustrating the configuration of a demodulation circuit according to another embodiment of the present invention.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.Hereinafter, embodiments disclosed in this specification will be described in detail with reference to the attached drawings. Regardless of the drawing symbols, identical or similar components will be given the same reference numerals and redundant descriptions thereof will be omitted. The suffixes "module" and "part" used for components in the following description are given or used interchangeably only for the convenience of writing the specification, and do not have distinct meanings or roles in themselves. In addition, when describing embodiments disclosed in this specification, if it is determined that a specific description of a related known technology may obscure the gist of the embodiments disclosed in this specification, the detailed description thereof will be omitted. In addition, the attached drawings are only intended to facilitate easy understanding of the embodiments disclosed in this specification, and the technical ideas disclosed in this specification are not limited by the attached drawings, and should be understood to include all modifications, equivalents, and substitutes included in the spirit and technical scope of the present invention.
본 발명은 기준 전류원과 CURRENT STARVED 방식의 전압 제어 발진기(VCO)를 이용하여 PWM 신호를 변조하는 변조 회로를 제안한다. 또한, 본 발명은 신호 비교기, 파형 복원부 및 신호 가공부를 이용하여 PWM 신호를 복조하는 복조 회로를 제안한다.The present invention proposes a modulation circuit that modulates a PWM signal using a reference current source and a voltage controlled oscillator (VCO) of the CURRENT STARVED mode. In addition, the present invention proposes a demodulation circuit that demodulates a PWM signal using a signal comparator, a waveform restoration unit, and a signal processing unit.
이하에서는, 본 발명의 다양한 실시 예들에 대하여, 도면을 참조하여 상세히 설명한다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the drawings.
도 3은 본 발명의 일 실시 예에 따른 전력 스위치 시스템의 구성을 도시하는 도면이다.FIG. 3 is a diagram illustrating the configuration of a power switch system according to an embodiment of the present invention.
도 3을 참조하면, 본 발명의 일 실시 예에 따른 전력 스위치 시스템(300)은 전력 스위치(310), PWM 제어부(320), 신호 절연기(330) 및 게이트 구동회로(340)를 포함한다. 도 3에 도시된 구성요소들은 전력 스위치 시스템(300)을 구현하는데 있어서 필수적인 것은 아니어서, 본 명세서 상에서 설명되는 전력 스위치 시스템은 위에서 열거된 구성요소들보다 많거나, 또는 적은 구성요소들을 가질 수 있다. 이러한 전력 스위치 시스템(300)은 고 전압 DC-DC 컨버터, 고 전압 DC-AC 컨버터, 고 전압 AC-DC 컨버터 등과 같은 전력 변환 시스템에 사용될 수 있으며 반드시 이에 제한되지는 않는다.Referring to FIG. 3, a power switch system (300) according to an embodiment of the present invention includes a power switch (310), a PWM control unit (320), a signal isolator (330), and a gate driving circuit (340). The components illustrated in FIG. 3 are not essential for implementing the power switch system (300), and thus, the power switch system described in this specification may have more or fewer components than the components listed above. The power switch system (300) may be used in a power conversion system such as a high voltage DC-DC converter, a high voltage DC-AC converter, a high voltage AC-DC converter, and the like, but is not necessarily limited thereto.
전력 스위치(310)는, 일종의 전력 반도체 소자로서, 게이트(G), 드레인(D), 소스(S)로 이루어진 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 소자를 포함한다. 이러한 전력 스위치(310)에는 실리콘(Si) 기반의 Si-MOSFET 소자와 실리콘 카바이드(SiC) 기반의 SiC-MOSFET 소자 등이 있다. 좀 더 바람직한 실시 예로, 상기 전력 스위치(310)는 SiC MOSFET 소자일 수 있다.The power switch (310) is a type of power semiconductor device and includes a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) device consisting of a gate (G), a drain (D), and a source (S). The power switch (310) includes a silicon (Si)-based Si-MOSFET device and a silicon carbide (SiC)-based SiC-MOSFET device. In a more preferred embodiment, the power switch (310) may be a SiC MOSFET device.
SiC MOSFET 소자(310)는 고속성, 고 전압, 저 저항 및 대 전류 구동에 강한 성질을 가진다. 상기 SiC MOSFET 소자(310)의 종류로는 드레인(D)과 소스(S) 간을 N형 반도체로 만드는 N 채널형 MOSFET 소자와 드레인(D)과 소스(S) 간을 P형 반도체로 만드는 P 채널형 MOSFET 소자가 있다.The SiC MOSFET element (310) has properties of high speed, high voltage, low resistance, and high current driving. The types of the SiC MOSFET element (310) include an N-channel MOSFET element in which the drain (D) and source (S) are made of an N-type semiconductor, and a P-channel MOSFET element in which the drain (D) and source (S) are made of a P-type semiconductor.
SiC MOSFET 소자(310)로 N 채널형 MOSFET 소자(NMOS)를 이용한 경우, 상기 SiC MOSFET 소자(310)는 하이 레벨(high level)을 갖는 게이트 전압(VG)에 의해 턴 온(turn on)되고, 로우 레벨(low level)을 갖는 게이트 전압(VG)에 의해 턴 오프(turn off)된다. 이때, 상기 SiC MOSFET 소자(310)는, 턴 오프 동작 시, 계면 결함 특성으로 인하여 음 전압 구동이 필요하다.When an N-channel MOSFET device (NMOS) is used as a SiC MOSFET device (310), the SiC MOSFET device (310) is turned on by a gate voltage (V G ) having a high level, and is turned off by a gate voltage (V G ) having a low level. At this time, the SiC MOSFET device (310) requires negative voltage driving due to interface defect characteristics during the turn-off operation.
PWM 제어부(320)는 펄스 폭 제어신호(VPWM, 이하 'PWM 신호'라 칭함)를 생성하는 PWM 신호 생성부(321)와, 상기 펄스 폭 제어신호(VPWM)를 변조하는 변조 회로(323)를 포함할 수 있다.The PWM control unit (320) may include a PWM signal generation unit (321) that generates a pulse width control signal (V PWM , hereinafter referred to as a 'PWM signal') and a modulation circuit (323) that modulates the pulse width control signal (V PWM ).
PWM 신호 생성부(321)는, 컨트롤러(미도시)의 제어신호에 기초하여, 전력 스위치(310)의 스위칭 동작을 제어하기 위한 펄스 폭 제어신호(VPWM)를 생성할 수 있다. 상기 PWM 신호 생성부(321)에서 출력되는 펄스 폭 제어신호(VPWM)는 펄스 폭에 따라 전력 스위치(310)의 턴 온 시간을 조절하는 신호이다.The PWM signal generation unit (321) can generate a pulse width control signal (V PWM ) for controlling the switching operation of the power switch (310) based on a control signal of a controller (not shown). The pulse width control signal (V PWM ) output from the PWM signal generation unit (321) is a signal for controlling the turn-on time of the power switch (310) according to the pulse width.
PWM 신호 생성부(321)에서 출력되는 펄스 폭 제어신호(VPWM)의 로직 레벨은 일반적으로 컨트롤러의 출력 레벨과 동일하다. 이에 따라, PWM 신호 생성부(321)는 컨트롤러의 출력 레벨과 같은 저 전압(가령, 3V 내지 5V)의 펄스 폭 제어신호(VPWM)를 출력할 수 있다. 한편, 다른 실시 예로, 상기 PWM 신호 생성부(321)는 게이트 구동회로(340)의 전압과 같은 고 전압(가령, 20V 이상)의 펄스 폭 제어신호(VPWM)를 출력할 수도 있다.The logic level of the pulse width control signal (V PWM ) output from the PWM signal generation unit (321) is generally the same as the output level of the controller. Accordingly, the PWM signal generation unit (321) can output a pulse width control signal (V PWM ) of a low voltage (e.g., 3 V to 5 V) equal to the output level of the controller. Meanwhile, as another embodiment, the PWM signal generation unit (321) can also output a pulse width control signal (V PWM ) of a high voltage (e.g., 20 V or higher) equal to the voltage of the gate driving circuit (340).
PWM 신호 생성부(321)에서 저 전압 신호(가령, 3V의 제어신호)를 출력하는 경우, 게이트 구동회로(340)는 저 전압 신호를 전력 스위치(310)를 구동하기 위한 고 전압 신호(가령, 20V 이상)로 승압하기 위한 레벨 시프터(level shifter)를 포함할 수 있다.When the PWM signal generation unit (321) outputs a low voltage signal (e.g., a control signal of 3 V), the gate driving circuit (340) may include a level shifter to boost the low voltage signal to a high voltage signal (e.g., 20 V or higher) for driving the power switch (310).
변조 회로(323)는 PWM 신호 생성부(321)의 출력 단에 연결되어, 상기 PWM 신호 생성부(321)에서 출력되는 펄스 폭 제어신호(VPWM)를 변조할 수 있다. 좀 더 구체적으로, 변조 회로(323)는 기준 전류원과 전압 제어 발진기(VCO)를 이용하여 미리 결정된 캐리어 주파수(carrier frequency)를 생성하고, 상기 캐리어 주파수를 이용하여 펄스 폭 제어신호(VPWM)를 변조할 수 있다. 상기 변조 회로(323)는 펄스 폭 제어신호(VPWM)를 변조한 제1 PWM 변조 신호(VPWM0)를 신호 절연기(330)로 출력할 수 있다. 상기 변조 회로(323)에 관한 자세한 설명은 도 4 내지 도 6을 참조하여 후술하도록 한다.The modulation circuit (323) is connected to the output terminal of the PWM signal generation unit (321) and can modulate the pulse width control signal (V PWM ) output from the PWM signal generation unit (321). More specifically, the modulation circuit (323) can generate a predetermined carrier frequency using a reference current source and a voltage controlled oscillator (VCO), and modulate the pulse width control signal (V PWM ) using the carrier frequency. The modulation circuit (323) can output a first PWM modulation signal (V PWM0 ) that modulates the pulse width control signal (V PWM ) to the signal isolator (330). A detailed description of the modulation circuit (323) will be described later with reference to FIGS. 4 to 6.
신호 절연기(330)는 한 쌍의 인덕터(inductor, L)로 구성된 변압기(transformer)를 포함할 수 있다. 전력 스위치 시스템(300)의 소형화 및 집적화 추세에 따라 IC(Integrated Circuit) 칩 상에 신호 절연기(330)를 구현할 필요가 있다. 이를 위해, 신호 절연기(330)는 매우 작은 크기의 인덕터들로 구성되어야 한다.The signal isolator (330) may include a transformer composed of a pair of inductors (L). With the trend toward miniaturization and integration of the power switch system (300), it is necessary to implement the signal isolator (330) on an IC (Integrated Circuit) chip. To this end, the signal isolator (330) must be composed of very small-sized inductors.
신호 절연기(330)는 저 전압 회로인 PWM 제어부(320)와 고 전압 회로인 게이트 구동회로(340) 사이에 배치되어, 상기 PWM 제어부(320)와 게이트 구동회로(340) 간을 전기적으로 절연하는 기능을 수행할 수 있다.A signal isolator (330) is placed between a PWM control unit (320), which is a low voltage circuit, and a gate driving circuit (340), which is a high voltage circuit, and can perform the function of electrically insulating between the PWM control unit (320) and the gate driving circuit (340).
신호 절연기(330)는 변조 회로(323)로부터 입력되는 제1 PWM 변조 신호(VPWM0)에 기초하여 짧은 펄스 신호들(pulse signals)을 출력한다. 즉, 신호 절연기(330)는 제1 PWM 변조 신호(VPWM0)의 상승 엣지(rising edge)에서 양의 펄스 신호를 출력하고, 상기 제1 PWM 변조 신호(VPWM0)의 하강 엣지(falling edge)에서 음의 펄스 신호를 출력한다. 이하 본 실시 예에서는, 설명의 편의상, 신호 절연기(330)에서 출력되는 복수의 짧은 펄스 신호들을 제2 PWM 변조 신호(VPWM1)라 지칭하도록 한다.The signal isolator (330) outputs short pulse signals based on the first PWM modulation signal (V PWM0 ) input from the modulation circuit (323). That is, the signal isolator (330) outputs a positive pulse signal at the rising edge of the first PWM modulation signal (V PWM0 ) and outputs a negative pulse signal at the falling edge of the first PWM modulation signal (V PWM0 ). In the following embodiment, for the convenience of explanation, a plurality of short pulse signals output from the signal isolator (330) are referred to as second PWM modulation signals (V PWM1 ).
통상, 신호 절연기(330)에서 출력되는 제2 PWM 변조 신호(VPWM1)의 진폭(amplitude)은 매우 작다. 이는 신호 절연기(330)를 구성하는 인덕터들의 작은 인덕턴스(inductance)로 인해 신호 감쇠(signal attenuation)가 많이 발생하기 때문이다.Normally, the amplitude of the second PWM modulation signal (V PWM1 ) output from the signal isolator (330) is very small. This is because a lot of signal attenuation occurs due to the small inductance of the inductors constituting the signal isolator (330).
게이트 구동회로(340)는 복조 회로(341), 데드 타임 생성부(343), 제1 구동회로(345), 제2 구동회로(347) 및 음 전압 생성부(349)를 포함할 수 있다. 이때, 상기 데드 타임 생성부(343)는 게이트 구동회로(340)에 반드시 필요한 구성요소는 아니며 선택적으로 채용될 수 있다. The gate driving circuit (340) may include a demodulation circuit (341), a dead time generation unit (343), a first driving circuit (345), a second driving circuit (347), and a negative voltage generation unit (349). At this time, the dead time generation unit (343) is not a component necessarily required for the gate driving circuit (340) and may be selectively employed.
게이트 구동회로(340)는 전력 스위치(310)의 스위칭 동작을 구동하기 위한 구동전압(VG) 및 구동전류(IG)를 생성하는 기능을 수행할 수 있다. 예를 들어, 게이트 구동회로(340)는 PWM 제어부(320)로부터 입력된 펄스 폭 제어신호(VPWM)가 하이 레벨일 때 게이트 구동전압(VG)을 증가시키고, PWM 제어부(320)로부터 입력된 펄스 폭 제어신호(VPWM)가 로우 레벨일 때 게이트 구동전압(VG)을 감소시킬 수 있다.The gate driving circuit (340) can perform a function of generating a driving voltage (V G ) and a driving current (I G ) for driving a switching operation of the power switch (310). For example, the gate driving circuit (340) can increase the gate driving voltage (V G ) when the pulse width control signal (V PWM ) input from the PWM control unit (320) is at a high level, and can decrease the gate driving voltage (V G ) when the pulse width control signal (V PWM ) input from the PWM control unit (320) is at a low level.
복조 회로(341)는 신호 절연기(330)의 출력 단에 연결되어, 상기 신호 절연기(330)로부터 입력되는 제2 PWM 변조 신호(VPWM1)를 기반으로 원래의 PWM 신호(VPWM)를 복원할 수 있다. 이때, 상기 복조 회로(341)는 신호 비교기, 파형 복원부 및 하나 이상의 인버터를 이용하여 PWM 신호(VPWM)를 복조할 수 있다. 상기 복조 회로(341)에 관한 자세한 설명은 도 7 내지 도 9를 참조하여 후술하도록 한다.The demodulation circuit (341) is connected to the output terminal of the signal isolator (330) and can restore the original PWM signal (V PWM) based on the second PWM modulation signal (V PWM1 ) input from the signal isolator (330). At this time, the demodulation circuit (341) can demodulate the PWM signal (V PWM ) using a signal comparator, a waveform restoration unit, and one or more inverters. A detailed description of the demodulation circuit (341) will be described later with reference to FIGS . 7 to 9.
데드 타임 생성부(343)는 복조 회로(341)의 출력 단에 연결되어, 전력 스위치(310)를 턴 온하기 위한 하이 레벨 신호와 전력 스위치(310)를 턴 오프하기 위한 로우 레벨 신호가 동시에 온(on)되는 현상을 방지하기 위한 데드 타임(dead time)을 설정하는 기능을 수행할 수 있다. 이때, 상기 데드 타임은 100ns 내지 200ns로 설정될 수 있으며 반드시 이에 제한되지는 않는다.A dead time generation unit (343) is connected to the output terminal of the demodulation circuit (341) and can perform a function of setting a dead time to prevent a phenomenon in which a high level signal for turning on the power switch (310) and a low level signal for turning off the power switch (310) are turned on at the same time. At this time, the dead time can be set to 100 ns to 200 ns, but is not necessarily limited thereto.
제1 구동회로(345)는, 턴 온(turn on) 동작 시, 전력 스위치(310)를 구동하기 위한 제1 구동전류(IG, source)를 생성하는 기능을 수행할 수 있다. 이를 위해, 상기 제1 구동회로(345)는 레벨 시프터(level shifter), 프리 드라이버(pre-driver) 및 P형 트랜지스터를 포함할 수 있다. 상기 제1 구동회로(345)의 입력 단은 데드 타임 생성부(343)의 출력 단에 연결될 수 있고, 출력 단은 전력 스위치(310)의 게이트 단에 연결될 수 있다.The first driving circuit (345) may perform a function of generating a first driving current (I G, source ) for driving the power switch (310) during a turn-on operation. To this end, the first driving circuit (345) may include a level shifter, a pre-driver, and a P-type transistor. An input terminal of the first driving circuit (345) may be connected to an output terminal of a dead time generation unit (343), and an output terminal may be connected to a gate terminal of the power switch (310).
제2 구동회로(347)는, 턴 오프(turn off) 동작 시, 전력 스위치(310)를 구동하기 위한 제2 구동전류(IG, sink)를 생성하는 기능을 수행할 수 있다. 이를 위해, 상기 제2 구동회로(347)는 레벨 시프터(level shifter), 프리 드라이버(pre-driver) 및 N형 트랜지스터를 포함할 수 있다. 상기 제2 구동회로(347)의 입력 단은 데드 타임 생성부(343)의 출력 단에 연결될 수 있고, 출력 단은 전력 스위치(310)의 게이트 단에 연결될 수 있다.The second driving circuit (347) may perform a function of generating a second driving current (I G, sink ) for driving the power switch (310) during a turn off operation. To this end, the second driving circuit (347) may include a level shifter, a pre-driver, and an N-type transistor. An input terminal of the second driving circuit (347) may be connected to an output terminal of a dead time generation unit (343), and an output terminal may be connected to a gate terminal of the power switch (310).
음 전압 생성부(349)는 전력 스위치(310)의 턴 오프 동작을 수행하기 위한 음 전압(negative voltage)을 생성하는 기능을 수행할 수 있다. 이를 위해, 상기 음 전압 생성부(349)는 스위치(S)와 커패시터(C)로 구성된 스위치드 커패시터부(미도시)와 상기 스위치드 커패시터부의 동작을 구동하기 위한 제어신호를 생성하는 제어신호 생성부(미도시)를 포함할 수 있다. 상기 음 전압 생성부(349)의 입력 단은 신호 절연기(330)의 출력 단에 연결될 수 있고, 출력 단은 전력 스위치(310)의 게이트 단에 연결될 수 있다.The negative voltage generation unit (349) may perform a function of generating a negative voltage for performing a turn-off operation of the power switch (310). To this end, the negative voltage generation unit (349) may include a switched capacitor unit (not shown) composed of a switch (S) and a capacitor (C), and a control signal generation unit (not shown) that generates a control signal for driving the operation of the switched capacitor unit. An input terminal of the negative voltage generation unit (349) may be connected to an output terminal of a signal isolator (330), and an output terminal may be connected to a gate terminal of the power switch (310).
도 4는 본 발명의 일 실시 예에 따른 변조 회로의 구성을 도시하는 도면이고, 도 5는 도 4의 변조 회로에서 PWM 신호를 변조하는 과정을 설명하기 위해 참조되는 도면이고, 도 6은 도 4의 변조 회로에서의 출력 주파수 변화를 시뮬레이션한 결과를 나타내는 도면이다.FIG. 4 is a diagram illustrating a configuration of a modulation circuit according to an embodiment of the present invention, FIG. 5 is a diagram referenced to explain a process of modulating a PWM signal in the modulation circuit of FIG. 4, and FIG. 6 is a diagram showing the results of simulating a change in output frequency in the modulation circuit of FIG. 4.
도 4 내지 도 6을 참조하면, 본 발명의 일 실시 예에 따른 변조 회로(323, 400)는 기준 전류원(410), 전압 제어 발진기(420, VCO) 및 논리 게이트(430)를 포함할 수 있다. 이러한 변조 회로(323, 400)는 전력 스위치 시스템(300)의 PWM 제어부(310)에 설치될 수 있다.Referring to FIGS. 4 to 6, a modulation circuit (323, 400) according to an embodiment of the present invention may include a reference current source (410), a voltage controlled oscillator (420, VCO) and a logic gate (430). This modulation circuit (323, 400) may be installed in a PWM control unit (310) of a power switch system (300).
기준 전류원(410)은 온도 변화에 관계없이 일정한 기준 전류(reference current, IREF)를 출력하는 기능을 수행할 수 있다. 상기 기준 전류원(410)으로는 베타 멀티플라이어(beta multiplier) 회로가 사용될 수 있으며 반드시 이에 제한되지는 않는다. 상기 베타 멀티플라이어 회로는 트랜지스터(MOSFET) 소자와 저항(R) 소자 간의 온도 계수(temperature coefficient)를 매칭(matching)하여, 온도 변화에 둔감하도록 일정한 크기의 기준 전류를 출력할 수 있다.The reference current source (410) can perform a function of outputting a constant reference current (I REF ) regardless of temperature change. A beta multiplier circuit can be used as the reference current source (410), but is not necessarily limited thereto. The beta multiplier circuit can output a constant size of reference current so as to be insensitive to temperature change by matching the temperature coefficient between the transistor (MOSFET) element and the resistor (R) element.
전압 제어 발진기(420, VCO)는, CURRENT STARVED 방식의 전압 제어 발진기로서, 기준 전류원(410)으로부터 제공받은 일정한 기준 전류를 기반으로 미리 결정된 캐리어 주파수(carrier frequency)를 생성하여 AND 게이트(430)로 출력할 수 있다. 이를 위해, 상기 전압 제어 발진기(420, VCO)의 입력 단은 기준 전류원(410)의 출력 단에 연결될 수 있고, 출력 단은 AND 게이트(430)의 제1 입력 단에 연결될 수 있다.The voltage controlled oscillator (420, VCO) is a CURRENT STARVED type voltage controlled oscillator, and can generate a predetermined carrier frequency based on a constant reference current provided from a reference current source (410) and output it to an AND gate (430). To this end, an input terminal of the voltage controlled oscillator (420, VCO) can be connected to an output terminal of the reference current source (410), and an output terminal can be connected to a first input terminal of an AND gate (430).
전압 제어 발진기(420)는 CURRENT STARVED 방식의 딜레이 셀들(delay cells)을 이용하여 공급 전압의 변화에 따라 주파수 변동이 작은 캐리어 주파수(즉, 일정한 캐리어 주파수)를 출력할 수 있다. 상기 전압 제어 발진기(420)에서 출력되는 캐리어 주파수는 회로 설계자에 의해 미리 설정될 수 있으며 수 내지 수백 MHz일 수 있다.The voltage controlled oscillator (420) can output a carrier frequency (i.e., a constant carrier frequency) with a small frequency fluctuation according to a change in the supply voltage by using delay cells of the CURRENT STARVED mode. The carrier frequency output from the voltage controlled oscillator (420) can be preset by a circuit designer and can be several to several hundred MHz.
논리 게이트(430)는, AND 게이트로서, PWM 신호 생성부(321)로부터 수신된 PWM 신호(VPWM)와 전압 제어 발진기(420)로부터 수신된 캐리어 주파수(VOSC)를 논리곱 연산하여 제1 PWM 변조 신호(VPWM0)를 생성하고, 상기 제1 PWM 변조 신호(VPWM0)를 신호 절연기(330)로 출력할 수 있다. 이를 위해, 상기 AND 게이트(430)의 제1 입력 단은 전압 제어 발진기(420)의 출력 단에 연결될 수 있고, 제2 입력 단은 PWM 신호 생성부(321)의 출력 단에 연결될 수 있으며, 출력 단은 신호 절연기(330)의 입력 단에 연결될 수 있다.The logic gate (430) is an AND gate and performs a logical AND operation on a PWM signal (V PWM ) received from a PWM signal generating unit (321) and a carrier frequency (V OSC ) received from a voltage controlled oscillator (420) to generate a first PWM modulation signal (V PWM0 ) and output the first PWM modulation signal (V PWM0 ) to a signal isolator (330). To this end, a first input terminal of the AND gate (430) may be connected to an output terminal of the voltage controlled oscillator (420), a second input terminal may be connected to an output terminal of the PWM signal generating unit (321), and an output terminal may be connected to an input terminal of the signal isolator (330).
AND 게이트(430)는 전압 제어 발진기(420)에서 출력되는 일정한 캐리어 주파수(VOSC)를 이용하여 PWM 신호 생성부(321)에서 출력되는 PWM 신호(VPWM)를 변조할 수 있다. 예를 들어, 도 5에 도시된 바와 같이, 상기 AND 게이트(430)는 캐리어 주파수(510, VOSC)를 PWM 신호(520, VPWM)의 하이 레벨 구간에 실어서 제1 PWM 변조 신호(530, VPWM0)를 생성할 수 있다. The AND gate (430) can modulate the PWM signal (V PWM ) output from the PWM signal generation unit (321) by using a constant carrier frequency (V OSC ) output from the voltage controlled oscillator (420). For example, as shown in FIG. 5, the AND gate (430) can generate a first PWM modulation signal (530, V PWM0 ) by loading the carrier frequency (510, V OSC ) into a high level section of the PWM signal (520, V PWM ).
이러한 변조 회로(400)는 일정한 크기의 기준 전류를 공급하는 기준 전류원과 CURRENT STARVED 방식의 전압 제어 발진기(VCO)를 이용하여 온도 및 공급 전압 변화에 따른 출력 주파수의 변동을 최소화할 수 있다. 가령, 도 6의 (a)에 도시된 바와 같이, 본 발명에 따른 변조 회로(400)의 출력 주파수를 온도 변화에 따라 시뮬레이션한 결과, 해당 변조 회로(400)에서는 상기 온도 변화에 따라 약 1.1% 이내의 작은 출력 주파수 변동이 발생함을 확인할 수 있다. 또한, 도 6의 (b)에 도시된 바와 같이, 본 발명에 따른 변조 회로(400)의 출력 주파수를 공급 전압 변화에 따라 시뮬레이션한 결과, 해당 변조 회로(400)에서는 상기 공급 전압의 변화에 따라 약 2.16% 이내의 작은 출력 주파수 변동이 발생함을 확인할 수 있다.This modulation circuit (400) can minimize the variation of the output frequency according to the temperature and supply voltage changes by using a reference current source that supplies a reference current of a constant size and a voltage controlled oscillator (VCO) of the CURRENT STARVED method. For example, as shown in (a) of FIG. 6, when the output frequency of the modulation circuit (400) according to the present invention is simulated according to the temperature change, it can be confirmed that a small output frequency variation of less than about 1.1% occurs according to the temperature change in the corresponding modulation circuit (400). In addition, as shown in (b) of FIG. 6, when the output frequency of the modulation circuit (400) according to the present invention is simulated according to the supply voltage change, it can be confirmed that a small output frequency variation of less than about 2.16% occurs according to the change in the supply voltage in the corresponding modulation circuit (400).
이상 상술한 바와 같이, 본 발명에 따른 변조 회로는 기준 전류원과 CURRENT STARVED 방식의 전압 제어 발진기(VCO)를 이용하여 PWM 신호를 변조함으로써, 온도 및 공급 전압 변화에 따른 출력 주파수의 변동을 최소화하여 전력 스위치의 동작 안정성을 향상시킬 수 있다.As described above, the modulation circuit according to the present invention modulates a PWM signal using a reference current source and a voltage controlled oscillator (VCO) of the CURRENT STARVED type, thereby minimizing fluctuations in output frequency due to changes in temperature and supply voltage, thereby improving the operational stability of the power switch.
도 7은 본 발명의 일 실시 예에 따른 복조 회로의 구성을 도시하는 도면이고, 도 8은 도 7의 복조 회로에서 측정되는 전압 신호들의 파형을 나타내는 도면이다.FIG. 7 is a diagram illustrating the configuration of a demodulation circuit according to an embodiment of the present invention, and FIG. 8 is a diagram illustrating waveforms of voltage signals measured in the demodulation circuit of FIG. 7.
도 7 및 도 8을 참조하면, 본 발명의 일 실시 예에 따른 복조 회로(700)는 신호 비교기(710), 파형 복원부(720) 및 신호 가공부(730)를 포함할 수 있다. 상기 복조 회로(341, 700)는 전력 스위치 시스템(300)의 게이트 구동회로(340)에 설치될 수 있다.Referring to FIGS. 7 and 8, a demodulation circuit (700) according to an embodiment of the present invention may include a signal comparator (710), a waveform restoration unit (720), and a signal processing unit (730). The demodulation circuit (341, 700) may be installed in a gate driving circuit (340) of a power switch system (300).
신호 비교기(710)는 신호 절연기(330)로부터 입력되는 제2 PWM 변조 신호(VPWM1)의 진폭(amplitude)을 미리 결정된 크기로 복원하는 기능을 수행할 수 있다. 일 예로, 신호 비교기(710)는 신호 절연기(330)를 통과한 제2 PWM 변조 신호(VPWM1)의 진폭을 원래의 PWM 신호(VPWM)의 진폭(가령, 5V)으로 복원할 수 있다.The signal comparator (710) can perform a function of restoring the amplitude of the second PWM modulation signal (V PWM1 ) input from the signal isolator (330) to a predetermined size. For example, the signal comparator (710) can restore the amplitude of the second PWM modulation signal (V PWM1 ) that has passed through the signal isolator (330) to the amplitude of the original PWM signal (V PWM ) (e.g., 5 V).
신호 비교기(710)의 제1 입력 단은 신호 절연기(330)의 출력 단에 연결될 수 있고, 제2 입력 단은 기준 전압 공급부(미도시)의 출력 단에 연결될 수 있고, 출력 단은 파형 복원부(720)의 입력 단에 연결될 수 있다.A first input terminal of a signal comparator (710) can be connected to an output terminal of a signal isolator (330), a second input terminal can be connected to an output terminal of a reference voltage supply unit (not shown), and an output terminal can be connected to an input terminal of a waveform restoration unit (720).
신호 비교기(710)는 제1 입력 단을 통해 수신되는 제2 PWM 변조 신호(VPWM1)와 제2 입력 단을 통해 수신되는 기준 전압 신호(VREF)를 서로 비교할 수 있다. 여기서, 상기 제2 PWM 변조 신호(VPWM1)는, 신호 절연기(330)를 통과한 PWM 변조 신호로서, 매우 작은 양의 진폭(가령, 300 내지 400mV의)을 갖는 제1 펄스 신호들과 매우 작은 음의 진폭(가령, -300 내지 -400mV)을 갖는 제2 펄스 신호들을 포함할 수 있다. 상기 기준 전압 신호(VREF)는, 비교 기준이 되는 일정한 크기의 전압 신호로서, 제2 PWM 변조 신호(VPWM1)의 최대 진폭보다 작은 진폭(가령, 200mV)을 갖도록 설정될 수 있다.The signal comparator (710) can compare a second PWM modulation signal (V PWM1 ) received through a first input terminal with a reference voltage signal (V REF ) received through a second input terminal. Here, the second PWM modulation signal (V PWM1 ) is a PWM modulation signal that has passed through a signal isolator (330) and can include first pulse signals having a very small positive amplitude (e.g., 300 to 400 mV) and second pulse signals having a very small negative amplitude (e.g., -300 to -400 mV). The reference voltage signal (V REF ) is a voltage signal of a constant size that serves as a comparison standard and can be set to have an amplitude (e.g., 200 mV) smaller than the maximum amplitude of the second PWM modulation signal (V PWM1 ).
신호 비교기(710)는 양 신호들(VPWM1, VREF)의 비교 결과에 기초하여 제2 PWM 변조 신호(VPWM1)의 진폭이 기준 전압 신호(VREF)의 진폭보다 큰 지점(즉, 시점)들을 검출할 수 있다. 상기 신호 비교기(710)는 상기 검출된 지점들에서 공급 전압(VDD)의 크기에 해당하는 진폭(가령, 5V)을 갖는 양의 펄스 신호들을 생성할 수 있다.The signal comparator (710) can detect points (i.e., time points) at which the amplitude of the second PWM modulation signal (V PWM1 ) is greater than the amplitude of the reference voltage signal (V REF ) based on the comparison result of the two signals (V PWM1 , V REF ). The signal comparator (710) can generate positive pulse signals having an amplitude (e.g., 5 V) corresponding to the size of the supply voltage (V DD ) at the detected points.
신호 비교기(710)는 양의 펄스 신호들을 포함하는 제1 PWM 복조 신호(VCMP)를 파형 복원부(720)로 출력할 수 있다. 이때, 상기 제1 PWM 복조 신호(VCMP)는 양의 펄스 신호들이 존재하는 시 구간(time interval)에 대응하는 펄스 구간과 양의 펄스 신호들이 존재하지 않는 시 구간에 대응하는 비 펄스 구간으로 구분될 수 있다.The signal comparator (710) can output a first PWM demodulation signal (V CMP ) including positive pulse signals to the waveform restoration unit (720). At this time, the first PWM demodulation signal (V CMP ) can be divided into a pulse section corresponding to a time interval in which positive pulse signals exist and a non-pulse section corresponding to a time interval in which positive pulse signals do not exist.
파형 복원부(720)는, 신호 비교기(710)와 신호 가공부(730) 사이에 배치되어, 신호 비교기(710)로부터 입력되는 제1 PWM 복조 신호(VCMP)를 기반으로 PWM 신호 파형을 복원하는 기능을 수행할 수 있다.The waveform restoration unit (720) is arranged between the signal comparator (710) and the signal processing unit (730) and can perform the function of restoring the PWM signal waveform based on the first PWM demodulation signal (V CMP ) input from the signal comparator (710).
파형 복원부(720)는 신호 비교기(710)의 출력 단에 연결되는 N형 트랜지스터 소자(721)와, 상기 N형 트랜지스터 소자(721)의 드레인(D) 단에 연결되는 제1 P형 트랜지스터 소자(723)와, 상기 제1 P형 트랜지스터 소자(723)의 소스(S) 단에 연결되는 제2 P형 트랜지스터 소자(725)를 포함할 수 있다. 여기서, 상기 트랜지스터 소자들(721, 723, 725)은 MOSFET 소자, BJT 소자 혹은 그 조합일 수 있으며, 좀 더 바람직하게는 MOSFET 소자일 수 있다. 이하 본 실시 예에서는, 상기 트랜지스터 소자들(721, 723, 725)이 모두 MOSFET 소자임을 예시하여 설명하도록 한다.The waveform restoration unit (720) may include an N-type transistor element (721) connected to the output terminal of the signal comparator (710), a first P-type transistor element (723) connected to the drain (D) terminal of the N-type transistor element (721), and a second P-type transistor element (725) connected to the source (S) terminal of the first P-type transistor element (723). Here, the transistor elements (721, 723, 725) may be MOSFET elements, BJT elements, or a combination thereof, and more preferably may be MOSFET elements. In the following embodiment, it will be described by exemplifying that the transistor elements (721, 723, 725) are all MOSFET elements.
N형 MOSFET 소자(721)의 게이트(G) 단은 신호 비교기(710)의 출력 단에 연결될 수 있고, 소스(S) 단은 접지(ground)에 연결될 수 있고, 드레인(D) 단은 제1 P형 MOSFET 소자(723)의 게이트(G) 단과 드레인 단(D)과 신호 가공부(730)의 입력 단이 만나는 제1 노드(N1)에 연결될 수 있다.The gate (G) terminal of the N-type MOSFET element (721) can be connected to the output terminal of the signal comparator (710), the source (S) terminal can be connected to ground, and the drain (D) terminal can be connected to the first node (N 1 ) where the gate (G) terminal and the drain terminal (D) of the first P-type MOSFET element (723) and the input terminal of the signal processing unit (730) meet.
제1 P형 MOSFET 소자(723)의 게이트(G) 단과 드레인(D) 단은 N형 MOSFET 소자(721)의 드레인(D) 단과 신호 가공부(730)의 입력 단이 만나는 제1 노드(N1)에 연결될 수 있고, 소스(S) 단은 제2 P형 MOSFET 소자(725)의 게이트(G) 단과 제2 P형 MOSFET 소자(725)의 드레인(D) 단이 만나는 제2 노드(N2)에 연결될 수 있다.The gate (G) terminal and the drain (D) terminal of the first P-type MOSFET element (723) can be connected to a first node (N 1 ) where the drain (D) terminal of the N-type MOSFET element (721) and the input terminal of the signal processing unit (730) meet, and the source (S) terminal can be connected to a second node (N 2 ) where the gate (G) terminal of the second P-type MOSFET element (725) and the drain (D) terminal of the second P-type MOSFET element (725) meet.
제2 P형 MOSFET 소자(725)의 게이트(G) 단과 드레인(D) 단은 제2 노드(N2)에 연결될 수 있고, 소스(S) 단은 전압 공급원(VDD)에 연결될 수 있다. 상기 제2 P형 MOSFET 소자(725)는 신호 비교기(710)로부터 입력되는 제1 PWM 복조 신호(VCMP)의 파형에 관계없이 항상 턴 온(turn on) 상태로 동작한다.The gate (G) terminal and the drain (D) terminal of the second P-type MOSFET element (725) can be connected to the second node (N 2 ), and the source (S) terminal can be connected to a voltage supply source (V DD ). The second P-type MOSFET element (725) always operates in a turn-on state regardless of the waveform of the first PWM demodulation signal (V CMP ) input from the signal comparator (710).
N형 MOSFET 소자(721)는 신호 비교기(710)로부터 입력되는 제1 PWM 복조 신호(VCMP)의 파형에 기초하여 스위칭 동작을 주기적으로 수행한다. 즉, N형 MOSFET 소자(721)는 제1 PWM 복조 신호(VCMP)에 포함된 양의 펄스 신호들(즉, 5V 신호)에 기초하여 턴 온 동작을 수행하고, 상기 양의 펄스 신호들을 제외한 나머지 신호들(즉, OV 신호)에 기초하여 턴 오프 동작을 수행한다. The N-type MOSFET element (721) periodically performs a switching operation based on the waveform of the first PWM demodulation signal (V CMP ) input from the signal comparator (710). That is, the N-type MOSFET element (721) performs a turn-on operation based on positive pulse signals (i.e., 5 V signals) included in the first PWM demodulation signal (V CMP ), and performs a turn-off operation based on the remaining signals (i.e., OV signals) excluding the positive pulse signals.
제1 PWM 복조 신호(VCMP)의 펄스 구간에서, N형 MOSFET 소자(721)가 양의 펄스 신호에 기초하여 턴 온 상태가 되면, 상기 N형 MOSFET 소자(721)의 드레인 전압인 제1 노드 전압(VX)은 순간적으로 0V가 된다. 이후, 상기 양의 펄스 신호가 사라져 N형 MOSFET 소자(721)가 턴 오프 상태로 전환되면, 제1 및 제2 P형 MOSFET 소자(723, 725)는 턴 온 상태로 동작하며 그로 인해 제1 P형 MOSFET 소자(723)의 드레인 전류가 제1 노드(N1) 방향으로 천천히 유입된다. 이에 따라, 제1 노드 전압(VX)은, 도 8에 도시된 바와 같이, 양의 펄스 신호에 의해 N형 MOSFET 소자(721)가 다시 턴 온 되는 시점까지 천천히 상승하게 된다. 신호 가공부(730)의 입력 단과 연결된 제1 노드(N1)에서의 전압 파형은 시간 경과에 따라 0V에서 미리 결정된 작은 전압까지 천천히 상승하는 파형으로서, 제1 PWM 복조 신호(VCMP)의 펄스 구간에서 계속적으로 반복하여 형성된다.In the pulse section of the first PWM demodulation signal (V CMP ), when the N-type MOSFET element (721) is turned on based on a positive pulse signal, the first node voltage (V X ), which is a drain voltage of the N-type MOSFET element (721), becomes 0 V momentarily. Thereafter, when the positive pulse signal disappears and the N-type MOSFET element (721) is turned off, the first and second P-type MOSFET elements (723, 725) operate in a turned-on state, and thus the drain current of the first P-type MOSFET element (723) slowly flows in the direction of the first node (N 1 ). Accordingly, the first node voltage (V X ) slowly increases until the point at which the N-type MOSFET element (721) is turned on again by the positive pulse signal, as illustrated in FIG. 8. The voltage waveform at the first node (N 1 ) connected to the input terminal of the signal processing unit (730) is a waveform that slowly rises from 0 V to a predetermined small voltage over time, and is continuously and repeatedly formed in the pulse section of the first PWM demodulation signal (V CMP ).
한편, 제1 PWM 복조 신호(VCMP)의 비 펄스 구간에서, N형 MOSFET 소자(721)는 턴 오프 상태로 동작하고, 제1 및 제2 P형 MOSFET 소자(723, 725)는 턴 온 상태로 동작한다. 상기 제1 및 제2 P형 MOSFET 소자(723, 725)가 턴 온 상태로 동작하면, 제1 P형 MOSFET 소자(723)의 드레인 전류가 제1 노드(N1) 방향으로 계속 유입된다. 이에 따라, 제1 노드 전압(VX)은, 도 8에 도시된 바와 같이, 0V에서 파형 복원부(720)의 공급 전압(VDD)까지 상승한 다음 해당 전압(VDD)을 일정하게 유지하게 된다.Meanwhile, in the non-pulse period of the first PWM demodulation signal (V CMP ), the N-type MOSFET element (721) operates in a turn-off state, and the first and second P-type MOSFET elements (723, 725) operate in a turn-on state. When the first and second P-type MOSFET elements (723, 725) operate in a turn-on state, the drain current of the first P-type MOSFET element (723) continues to flow toward the first node (N 1 ). Accordingly, the first node voltage (V X ) increases from 0 V to the supply voltage (V DD ) of the waveform restoration unit (720), as illustrated in FIG. 8, and then maintains the corresponding voltage (V DD ) constant.
이처럼, 파형 복원부(720)는, 하나의 N형 MOSFET 소자(721)와 두 개의 P형 MOSFET 소자(723, 725)를 이용하여 신호 비교기(710)로부터 입력되는 제1 PWM 복조 신호(VCMP)를 기반으로 제2 PWM 복조 신호(VX)를 생성할 수 있다. 여기서, 상기 제2 PWM 복조 신호(VX)는 제1 PWM 복조 신호(VCMP)를 PWM 신호의 파형으로 복원한 신호이다. 이러한 제2 PWM 복조 신호(VX) 중 로우 레벨 신호(low level signal) 구간은 제1 PWM 복조 신호(VCMP)의 펄스 구간에 대응하고, 하이 레벨 신호(high level signal) 구간은 제1 PWM 복조 신호(VCMP)의 비 펄스 구간에 대응한다.In this way, the waveform restoration unit (720) can generate a second PWM demodulation signal (V X ) based on the first PWM demodulation signal (V CMP ) input from the signal comparator (710) by using one N-type MOSFET element (721) and two P-type MOSFET elements (723, 725). Here, the second PWM demodulation signal (V X ) is a signal that restores the first PWM demodulation signal (V CMP ) into a waveform of a PWM signal. Among the second PWM demodulation signal (V X ) , a low level signal section corresponds to a pulse section of the first PWM demodulation signal (V CMP ), and a high level signal section corresponds to a non-pulse section of the first PWM demodulation signal (V CMP ).
파형 복원부(720)는, 복수의 로우 레벨 신호 구간들과 복수의 하이 레벨 신호 구간들이 순차적으로 번갈아 가며 배치되는 제2 PWM 복조 신호(VX)를 신호 가공부(730)로 출력할 수 있다.The waveform restoration unit (720) can output a second PWM demodulation signal (V X ) in which a plurality of low-level signal sections and a plurality of high-level signal sections are sequentially arranged alternately to the signal processing unit (730).
한편, 본 실시 예에서는, 파형 복원부(720)가 다이오드 커넥트 방식으로 게이트 전압이 연결된 두 개의 P형 MOSFET 소자를 구비하는 것을 예시하고 있으나 이를 제한하지는 않으며, 하나의 P형 MOSFET 소자 또는 3개 이상의 P형 MOSFET 소자를 구비할 수 있음은 당업자에게 자명할 것이다.Meanwhile, in this embodiment, the waveform restoration unit (720) is exemplified as having two P-type MOSFET elements whose gate voltages are connected in a diode-connected manner, but is not limited thereto, and it will be apparent to those skilled in the art that one P-type MOSFET element or three or more P-type MOSFET elements may be provided.
신호 가공부(730)는 하나의 인버터(inverter)로 구성될 수 있다. 상기 인버터(730)는, 파형 복원부(720)의 출력 단에 배치되어, 상기 파형 복원부(720)로부터 입력되는 제2 PWM 복조 신호(VX)를 반전하여 출력하는 기능을 수행할 수 있다. 상기 인버터(730)는 하나의 N형 트랜지스터 소자와 하나의 P형 트랜지스터 소자로 구성될 수 있다. 상기 트랜지스터 소자들은 MOSFET 소자, BJT 소자 혹은 그 조합일 수 있으며, 좀 더 바람직하게는 MOSFET 소자일 수 있다.The signal processing unit (730) may be composed of one inverter. The inverter (730) may be arranged at the output terminal of the waveform restoration unit (720) and may perform a function of inverting and outputting the second PWM demodulation signal (V X ) input from the waveform restoration unit (720). The inverter (730) may be composed of one N-type transistor element and one P-type transistor element. The transistor elements may be MOSFET elements, BJT elements, or a combination thereof, and more preferably, may be MOSFET elements.
인버터(730)는, 파형 복원부(720)로부터 입력되는 제2 PWM 복조 신호(VX)를 기반으로 일정한 펄스 폭을 갖는 PWM 신호(VG)를 생성하고, 상기 PWM 신호(VG)를 데드 타임 생성부(343)로 출력할 수 있다. 상기 인버터(730)에서 생성되는 PWM 신호(VG)의 펄스 폭은 PWM 신호 생성부(321)에서 생성되는 PWM 신호(VPWM)의 펄스 폭에 대응한다.The inverter (730) can generate a PWM signal (V G ) having a constant pulse width based on a second PWM demodulation signal (V X ) input from the waveform restoration unit (720), and output the PWM signal (V G ) to the dead time generation unit (343). The pulse width of the PWM signal (V G ) generated from the inverter (730) corresponds to the pulse width of the PWM signal (V PWM ) generated from the PWM signal generation unit (321).
파형 복원부(720) 및 인버터(730)는 전압 공급원(VDD)로부터 인가되는 누설 전류(leakage current)를 이용하여 PWM 신호를 복조하는 기능을 수행할 수 있다. 이에 따라, 상기 파형 복원부(720) 및 인버터(730)를 구성하는 MOSFET 소자들은 매우 작은 전력(가령, 약 1mW 이하)을 이용하여 원래의 PWM 신호를 복조하는 동작을 수행할 수 있다.The waveform restoration unit (720) and the inverter (730) can perform a function of demodulating a PWM signal using a leakage current applied from a voltage supply source (V DD ). Accordingly, the MOSFET elements constituting the waveform restoration unit (720) and the inverter (730) can perform an operation of demodulating an original PWM signal using very small power (e.g., about 1 mW or less).
이상 상술한 바와 같이, 본 발명에 따른 복조 회로는 신호 비교기, 파형 복원부 및 신호 가공부를 이용하여 PWM 신호를 복조함으로써, 기존의 복조 회로에 비해 제조 단가 및 전력 소모를 감소할 수 있을 뿐만 아니라 면적 효율을 향상시킬 수 있다.As described above, the demodulation circuit according to the present invention demodulates a PWM signal using a signal comparator, a waveform restoration unit, and a signal processing unit, thereby reducing the manufacturing cost and power consumption as well as improving area efficiency compared to existing demodulation circuits.
도 9는 본 발명의 다른 실시 예에 따른 복조 회로의 구성을 도시하는 도면이다. FIG. 9 is a diagram illustrating the configuration of a demodulation circuit according to another embodiment of the present invention.
도 9를 참조하면, 본 발명의 다른 실시 예에 따른 복조 회로(900)는 신호 비교기(910), 파형 복원부(920) 및 신호 가공부(930)를 포함할 수 있다. 여기서, 상기 신호 가공부(930)는 복수의 인버터들로 구성될 수 있으며, 상기 복수의 인버터들(930)은 하나 이상의 버퍼(buffer)를 구성할 수 있다.Referring to FIG. 9, a demodulation circuit (900) according to another embodiment of the present invention may include a signal comparator (910), a waveform restoration unit (920), and a signal processing unit (930). Here, the signal processing unit (930) may be composed of a plurality of inverters, and the plurality of inverters (930) may configure one or more buffers.
신호 비교기(910) 및 파형 복원부(920)는 상술한 도 7에 도시된 복조 회로(700)의 신호 비교기(710) 및 파형 복원부(720)와 동일하므로 이에 대한 자세한 설명은 생략하도록 한다.The signal comparator (910) and waveform restoration unit (920) are identical to the signal comparator (710) and waveform restoration unit (720) of the demodulation circuit (700) illustrated in FIG. 7 described above, so a detailed description thereof will be omitted.
복수의 인버터들(930)은, 파형 복원부(920)의 출력 단에 배치되어, 상기 파형 복원부(920)로부터 입력되는 제2 PWM 복조 신호(VX)를 반전하여 출력하는 기능을 수행할 수 있다.A plurality of inverters (930) are arranged at the output terminal of the waveform restoration unit (920) and can perform the function of inverting and outputting the second PWM demodulation signal (V X ) input from the waveform restoration unit (920).
복수의 인버터들(930)은, 파형 복원부(920)로부터 입력되는 제2 PWM 복조 신호(VX)를 기반으로 펄스 폭 제어신호(VG)를 생성하고, 상기 펄스 폭 제어신호(VG)를 데드 타임 생성부(343)로 출력할 수 있다. 상기 복수의 인버터들(930) 중 마지막 인버터에서 생성되는 PWM 신호(VG)의 펄스 폭은 PWM 신호 생성부(321)에서 생성되는 PWM 신호(VPWM)의 펄스 폭에 대응한다.A plurality of inverters (930) can generate a pulse width control signal (V G ) based on a second PWM demodulation signal (V X ) input from a waveform restoration unit (920) and output the pulse width control signal (V G ) to a dead time generation unit (343). The pulse width of the PWM signal (V G ) generated from the last inverter among the plurality of inverters (930) corresponds to the pulse width of the PWM signal (V PWM ) generated from the PWM signal generation unit (321).
본 발명에 따른 복조 회로(900)는 복수의 인버터들(즉, 복수의 버퍼들, 930)을 이용하여 원래의 PWM 신호를 좀 더 완벽하게 복원할 수 있다. 즉, 상기 복조 회로(900)는 하이 레벨 신호 구간과 로우 레벨 신호 구간 사이의 경계 부분이 명확하게 구분되도록 PWM 신호를 복원할 수 있다.The demodulation circuit (900) according to the present invention can restore the original PWM signal more perfectly by using a plurality of inverters (i.e., a plurality of buffers, 930). That is, the demodulation circuit (900) can restore the PWM signal so that the boundary between the high level signal section and the low level signal section is clearly distinguished.
한편 이상에서는 본 발명의 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되지 않으며, 후술 되는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Meanwhile, while specific embodiments of the present invention have been described above, it is obvious that various modifications are possible without departing from the scope of the present invention. Therefore, the scope of the present invention is not limited to the described embodiments, but should be determined not only by the claims described below but also by equivalents of the claims.
300: 전력 스위치 시스템 310: 전력 스위치
320: PWM 제어부 330: 신호 절연기
340: 게이트 구동회로 400: 변조 회로
700/900: 복조 회로300: Power switch system 310: Power switch
320: PWM control unit 330: Signal isolator
340: Gate driving circuit 400: Modulation circuit
700/900: Demodulation circuit
Claims (9)
상기 신호 비교기로부터 입력되는 제1 PWM 복조 신호(VCMP)를 기반으로 상기 PWM 신호(VPWM)의 파형에 대응하는 복원 파형을 갖는 제2 PWM 복조 신호(VX)를 출력하는 파형 복원부; 및
상기 파형 복원부로부터 입력되는 제2 PWM 복조 신호(VX)를 가공하여 상기 PWM 신호(VPWM)를 복원하는 신호 가공부를 포함하는 전력 스위치용 복조 회로.A signal comparator that compares a PWM modulation signal (V PWM1 ) modulated based on a PWM signal (V PWM ) with a reference voltage signal (V REF ) and outputs a first PWM demodulation signal (V CMP );
A waveform restoration unit that outputs a second PWM demodulation signal (V X ) having a restoration waveform corresponding to the waveform of the PWM signal (V PWM ) based on a first PWM demodulation signal (V CMP ) input from the signal comparator; and
A demodulation circuit for a power switch including a signal processing unit that processes a second PWM demodulation signal (V X ) input from the waveform restoration unit and restores the PWM signal (V PWM ).
상기 신호 비교기는 신호 절연기로부터 입력되는 PWM 변조 신호(VPWM1)의 진폭을 상기 PWM 신호(VPWM)의 진폭으로 복원하는 것을 특징으로 하는 전력 스위치용 복조 회로.In the first paragraph,
A demodulation circuit for a power switch, characterized in that the signal comparator restores the amplitude of a PWM modulation signal (V PWM1 ) input from a signal isolator to the amplitude of the PWM signal (V PWM ).
상기 신호 비교기는 상기 PWM 변조 신호(VPWM1)의 진폭이 상기 기준 전압 신호(VREF)의 진폭보다 큰 지점들을 검출하고, 상기 검출된 지점들에서 공급 전압(VDD)의 크기에 해당하는 진폭을 갖는 펄스 신호들을 포함하는 제1 PWM 복조 신호(VCMP)를 생성하는 것을 특징으로 하는 전력 스위치용 복조 회로.In the first paragraph,
A demodulation circuit for a power switch, characterized in that the signal comparator detects points at which the amplitude of the PWM modulation signal (V PWM1 ) is greater than the amplitude of the reference voltage signal (V REF ) and generates a first PWM demodulation signal (V CMP ) including pulse signals having an amplitude corresponding to the size of the supply voltage (V DD ) at the detected points.
상기 제1 PWM 복조 신호(VCMP)는, 양의 펄스 신호들이 존재하는 시 구간에 대응하는 펄스 구간과 상기 양의 펄스 신호들이 존재하지 않는 시 구간에 대응하는 비 펄스 구간을 포함하는 것을 특징으로 하는 전력 스위치용 복조 회로.In the first paragraph,
A demodulation circuit for a power switch, characterized in that the first PWM demodulation signal (V CMP ) includes a pulse section corresponding to a time section in which positive pulse signals exist and a non-pulse section corresponding to a time section in which the positive pulse signals do not exist.
상기 제2 PWM 복조 신호(VX)는, 상기 제1 PWM 복조 신호(VCMP)의 펄스 구간에 대응하는 로우 레벨 신호 구간과 상기 제1 PWM 복조 신호(VCMP)의 비 펄스 구간에 대응하는 하이 레벨 신호 구간을 포함하는 것을 특징으로 하는 전력 스위치용 복조 회로.In paragraph 4,
A demodulation circuit for a power switch, characterized in that the second PWM demodulation signal (V X ) includes a low level signal section corresponding to a pulse section of the first PWM demodulation signal (V CMP ) and a high level signal section corresponding to a non-pulse section of the first PWM demodulation signal (V CMP ).
상기 파형 복원부는, 상기 신호 비교기의 출력 단에 연결되는 N형 트랜지스터 소자와, 상기 N형 트랜지스터 소자의 드레인(D) 단에 연결되는 하나 이상의 P형 트랜지스터 소자들을 포함하는 것을 특징으로 하는 전력 스위치용 복조 회로.In the first paragraph,
A demodulation circuit for a power switch, characterized in that the waveform restoration unit includes an N-type transistor element connected to an output terminal of the signal comparator, and one or more P-type transistor elements connected to a drain (D) terminal of the N-type transistor element.
상기 N형 트랜지스터 소자는 상기 신호 비교기로부터 입력되는 제1 PWM 복조 신호(VCMP)의 파형에 기초하여 스위칭 동작을 수행하는 것을 특징으로 하는 전력 스위치용 복조 회로.In Article 6,
A demodulation circuit for a power switch, characterized in that the N-type transistor element performs a switching operation based on the waveform of a first PWM demodulation signal (V CMP ) input from the signal comparator.
상기 신호 가공부는 하나 이상의 인버터로 구성되는 것을 특징으로 하는 전력 스위치용 복조 회로.In the first paragraph,
A demodulation circuit for a power switch, characterized in that the signal processing unit is composed of one or more inverters.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190060518A KR102695027B1 (en) | 2019-05-23 | 2019-05-23 | Modulation and demodulation circuit for power switch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190060518A KR102695027B1 (en) | 2019-05-23 | 2019-05-23 | Modulation and demodulation circuit for power switch |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200134700A KR20200134700A (en) | 2020-12-02 |
| KR102695027B1 true KR102695027B1 (en) | 2024-08-14 |
Family
ID=73791918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190060518A Active KR102695027B1 (en) | 2019-05-23 | 2019-05-23 | Modulation and demodulation circuit for power switch |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102695027B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220146836A (en) * | 2021-04-26 | 2022-11-02 | 한국전기연구원 | Demodulation circuit for power switch |
| KR20230173308A (en) | 2022-06-17 | 2023-12-27 | 한국전기연구원 | Switch driving circuit for high voltage and low current energy conversion and Buck converter for high voltage and low current energy conversion using the same |
| KR20240018838A (en) | 2022-08-03 | 2024-02-14 | 한국전기연구원 | Linear regulator using current mirror and converter for high-voltage, low-current, low-power generator using the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006280019A (en) | 2005-03-28 | 2006-10-12 | Renesas Technology Corp | Power supply circuit |
| JP2008283835A (en) | 2007-05-14 | 2008-11-20 | Panasonic Corp | Load drive device |
| US20140042871A1 (en) | 2012-08-13 | 2014-02-13 | Fairchild Korea Semiconductor Ltd. | Piezoelectric driving circuit and driving method thereof |
| KR101967462B1 (en) | 2017-11-02 | 2019-04-09 | 현대오트론 주식회사 | Gate driver and method for isolated communication using the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05199043A (en) * | 1992-01-22 | 1993-08-06 | Nec Ic Microcomput Syst Ltd | Pulse width modulation amplifier circuit |
-
2019
- 2019-05-23 KR KR1020190060518A patent/KR102695027B1/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006280019A (en) | 2005-03-28 | 2006-10-12 | Renesas Technology Corp | Power supply circuit |
| JP2008283835A (en) | 2007-05-14 | 2008-11-20 | Panasonic Corp | Load drive device |
| US20140042871A1 (en) | 2012-08-13 | 2014-02-13 | Fairchild Korea Semiconductor Ltd. | Piezoelectric driving circuit and driving method thereof |
| KR101967462B1 (en) | 2017-11-02 | 2019-04-09 | 현대오트론 주식회사 | Gate driver and method for isolated communication using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20200134700A (en) | 2020-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9264022B2 (en) | Level shift circuit | |
| TWI681630B (en) | Half bridge gan circuit and electronic component | |
| US8643407B2 (en) | High temperature half bridge gate driver | |
| US9966871B2 (en) | Rectification device, alternator, and power conversion device | |
| KR102695027B1 (en) | Modulation and demodulation circuit for power switch | |
| CN104866000B (en) | Gate drive circuit and method with voltage regulator | |
| KR102026931B1 (en) | Short circuit protection for power switch | |
| CN105009452A (en) | Load drive control device | |
| US8624655B2 (en) | Level shifter circuit and gate driver circuit including the same | |
| CN105449998A (en) | Circuit and method for driver control of switching circuit | |
| CN110546886A (en) | Semiconductor device driving method, driving device, and power conversion device | |
| US20160248413A1 (en) | Drive device | |
| CN110943722B (en) | Driving circuit | |
| CN112311103A (en) | Rectifying circuit | |
| KR102026929B1 (en) | Gate driving circuit for power switch | |
| US9991776B2 (en) | Switched mode power supply converter | |
| KR102284188B1 (en) | GATE DRIVING CIRCUIT FOR SiC MOSFET | |
| CN101860180B (en) | MOS (Metal Oxide Semiconductor) driving device and power supply module | |
| JP2020025158A (en) | High breakdown voltage integrated circuit | |
| WO2019054051A1 (en) | Gate driving circuit and power switching system | |
| KR102657175B1 (en) | DRIVING CIRCUIT FOR GaN FET | |
| WO2024049884A1 (en) | Switching frequency control for integrated resonant half-bridge isolated dc/dc with burst mode operation | |
| Csizmadia et al. | Power semiconductor trends in electric drive systems | |
| CN117203884A (en) | Driving device for semiconductor switching element, driving method thereof and power conversion device | |
| KR20220146836A (en) | Demodulation circuit for power switch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20190523 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20220105 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20190523 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20230524 Patent event code: PE09021S01D |
|
| E90F | Notification of reason for final refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Final Notice of Reason for Refusal Patent event date: 20231109 Patent event code: PE09021S02D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20240508 |
|
| PG1601 | Publication of registration |