[go: up one dir, main page]

KR102694967B1 - 아날로그-디지털 변환 장치 및 그에 따른 씨모스 이미지 센서 - Google Patents

아날로그-디지털 변환 장치 및 그에 따른 씨모스 이미지 센서 Download PDF

Info

Publication number
KR102694967B1
KR102694967B1 KR1020160175386A KR20160175386A KR102694967B1 KR 102694967 B1 KR102694967 B1 KR 102694967B1 KR 1020160175386 A KR1020160175386 A KR 1020160175386A KR 20160175386 A KR20160175386 A KR 20160175386A KR 102694967 B1 KR102694967 B1 KR 102694967B1
Authority
KR
South Korea
Prior art keywords
signal
analog
ramp signal
counter
counting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160175386A
Other languages
English (en)
Other versions
KR20180072134A (ko
Inventor
박현묵
윤건희
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160175386A priority Critical patent/KR102694967B1/ko
Priority to US15/679,604 priority patent/US9948316B1/en
Publication of KR20180072134A publication Critical patent/KR20180072134A/ko
Application granted granted Critical
Publication of KR102694967B1 publication Critical patent/KR102694967B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/144—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in a single stage, i.e. recirculation type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H03M2201/6107—
    • H03M2201/938—

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 기술은 아날로그-디지털 변환 장치 및 그에 따른 씨모스 이미지 센서에 관한 것으로, 게인에 비례하여 동작을 반복하되, 게인에 반비례하여 램프 신호의 전압 레인지를 감소시켜 동작 속도를 향상시키기 위한 아날로그-디지털 변환 장치 및 그에 따른 씨모스 이미지 센서를 제공한다. 이러한 아날로그-디지털 변환 장치는, 마진 계수에 비례하고 게인 배수에 반비례하여 램프 신호의 전압 레인지를 감소시키고, 게인 배수만큼 반복하여 램프 신호를 발생시키기 위한 램프 신호 발생부; 상기 램프 신호 발생부로부터의 램프 신호에 따라 비교 신호를 게인 배수만큼 반복하여 출력하기 위한 비교기; 상기 비교기로부터의 비교 신호에 따라 카운팅 동작을 수행하기 위한 카운터; 및 상기 카운터의 카운팅 비트 수를 최대 카운팅 비트 수로 제한하기 위한 카운팅 제한부를 포함할 수 있다.

Description

아날로그-디지털 변환 장치 및 그에 따른 씨모스 이미지 센서{ANALOG-DIGITAL CONVERTING APPARATUS, AND CMOS IMAGE SENSOR THEREOF}
본 발명의 몇몇 실시예들은 씨모스 이미지 센서(CIS : CMOS(Complementary Metal Oxide Semiconductor) Image Sensor)에 관한 것으로, 더욱 상세하게는 게인에 비례하여 동작을 반복하여 아날로그 특성의 열화 없이 아날로그 게인(Analog Gain)을 증가시키면서도, 동작 속도를 향상시킬 수 있는 아날로그-디지털 변환 장치 및 그에 따른 씨모스 이미지 센서에 관한 것이다.
종래의 아날로그-디지털 변환 장치(ADC : Analog to Digital Converter)의 경우, 아날로그 게인을 증가시키기 위해서는 아날로그-디지털 변환 장치의 전단에 별도의 증폭기(Amplifier)를 추가시키거나 램프 신호(램프 출력 전압)의 전압 레인지를 감소(즉, 램프 신호의 기울기를 감소)시켜야 하였다.
이때, 증폭기를 추가하는 방식은 면적과 전력 소모가 증대되는 단점이 있고, 램프 신호의 전압 레인지를 감소시키는 방식은 게인이 증가함에 따라 램프 신호의 전압 레인지가 감소하고 그에 따라 노이즈에 취약해지는 단점이 있다. 즉, 램프 신호의 전압 레인지를 감소시키는 방식은 노이즈 대비 신호가 감소하여 신호대 잡음비(SNR)가 열화되는 문제점이 있다.
본 발명의 실시예는 게인에 비례하여 동작을 반복하되, 게인에 반비례하여 램프 신호의 전압 레인지를 감소시켜 동작 속도를 향상시키기 위한 아날로그-디지털 변환 장치 및 그에 따른 씨모스 이미지 센서를 제공한다.
본 발명의 일 실시예에 따른 아날로그-디지털 변환 장치는, 게인 배수에 반비례하여 램프 신호의 전압 레인지를 감소시키고 게인 배수만큼 반복하여 램프 신호를 발생시키기 위한 램프 신호 발생부; 상기 램프 신호 발생부로부터의 램프 신호에 따라 비교 신호를 게인 배수만큼 반복하여 출력하기 위한 비교기; 및 상기 비교기로부터의 비교 신호에 따라 카운팅 동작을 수행하기 위한 카운터를 포함할 수 있다.
본 발명의 다른 실시예에 따른 아날로그-디지털 변환 장치는, 마진 계수에 비례하고 게인 배수에 반비례하여 램프 신호의 전압 레인지를 감소시키고, 게인 배수만큼 반복하여 램프 신호를 발생시키기 위한 램프 신호 발생부; 상기 램프 신호 발생부로부터의 램프 신호에 따라 비교 신호를 게인 배수만큼 반복하여 출력하기 위한 비교기; 상기 비교기로부터의 비교 신호에 따라 카운팅 동작을 수행하기 위한 카운터; 및 상기 카운터의 카운팅 비트 수를 최대 카운팅 비트 수로 제한하기 위한 카운팅 제한부를 포함할 수 있다.
본 발명의 다른 실시예에 따른 다른 아날로그-디지털 변환 장치는, 마진 계수에 비례하고 게인 배수에 반비례하여 램프 신호의 전압 레인지를 감소시키고, 게인 배수만큼 반복하여 램프 신호를 발생시키기 위한 램프 신호 발생부; 상기 램프 신호 발생부로부터의 램프 신호에 따라 비교 신호를 게인 배수만큼 반복하여 출력하기 위한 비교기; 상기 비교기로부터의 비교 신호에 따라 카운팅 동작을 수행하기 위한 카운터; 및 상기 카운터의 오버플로우를 감지하여 통지하기 위한 오버플로우 통지부를 포함할 수 있다.
본 발명의 일 실시예에 따른 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀; 제어부의 제어에 따라 상기 픽셀을 선택하여 제어하기 위한 로우 디코더; 상기 제어부의 제어에 따라, 게인 배수에 반비례하여 램프 신호의 전압 레인지를 감소시키고 게인 배수만큼 반복하여 램프 신호를 발생시키기 위한 램프 신호 발생부; 상기 램프 신호 발생부로부터의 램프 신호에 따라 비교 신호를 게인 배수만큼 반복하여 출력하기 위한 비교기; 상기 비교기로부터의 비교 신호에 따라 카운팅 동작을 수행하기 위한 카운터; 상기 제어부의 제어에 따라 상기 카운터로부터의 카운팅 정보를 저장하기 위한 메모리; 상기 로우 디코더와 상기 램프 신호 발생부와 상기 카운터와 상기 메모리와 컬럼 리드아웃 회로의 동작을 제어하기 위한 상기 제어부; 및 상기 메모리의 데이터를 상기 제어부의 제어에 따라 출력하기 위한 상기 컬럼 리드아웃 회로를 포함할 수 있다.
본 발명의 다른 실시예에 따른 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀; 제어부의 제어에 따라 상기 픽셀을 선택하여 제어하기 위한 로우 디코더; 상기 제어부의 제어에 따라, 마진 계수에 비례하고 게인 배수에 반비례하여 램프 신호의 전압 레인지를 감소시키고, 게인 배수만큼 반복하여 램프 신호를 발생시키기 위한 램프 신호 발생부; 상기 램프 신호 발생부로부터의 램프 신호에 따라 비교 신호를 게인 배수만큼 반복하여 출력하기 위한 비교기; 상기 비교기로부터의 비교 신호에 따라 카운팅 동작을 수행하기 위한 카운터; 상기 카운터의 카운팅 비트 수를 최대 카운팅 비트 수로 제한하기 위한 카운팅 제한부; 상기 제어부의 제어에 따라 상기 카운터로부터의 카운팅 정보를 저장하기 위한 메모리; 상기 로우 디코더와 상기 램프 신호 발생부와 상기 카운터와 상기 메모리와 컬럼 리드아웃 회로의 동작을 제어하기 위한 상기 제어부; 및 상기 메모리의 데이터를 상기 제어부의 제어에 따라 출력하기 위한 상기 컬럼 리드아웃 회로를 포함할 수 있다.
본 발명의 다른 실시예에 따른 다른 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀; 제어부의 제어에 따라 상기 픽셀을 선택하여 제어하기 위한 로우 디코더; 상기 제어부의 제어에 따라, 마진 계수에 비례하고 게인 배수에 반비례하여 램프 신호의 전압 레인지를 감소시키고, 게인 배수만큼 반복하여 램프 신호를 발생시키기 위한 램프 신호 발생부; 상기 램프 신호 발생부로부터의 램프 신호에 따라 비교 신호를 게인 배수만큼 반복하여 출력하기 위한 비교기; 상기 비교기로부터의 비교 신호에 따라 카운팅 동작을 수행하기 위한 카운터; 상기 카운터의 오버플로우를 감지하여 통지하기 위한 오버플로우 통지부; 상기 제어부의 제어에 따라 상기 카운터로부터의 카운팅 정보를 저장하기 위한 메모리; 상기 로우 디코더와 상기 램프 신호 발생부와 상기 카운터와 상기 메모리와 컬럼 리드아웃 회로의 동작을 제어하기 위한 상기 제어부; 및 상기 메모리의 데이터를 상기 제어부의 제어에 따라 출력하기 위한 상기 컬럼 리드아웃 회로를 포함할 수 있다.
본 발명의 실시예에 따르면, 게인에 비례하여 동작을 반복하여 아날로그 특성의 열화 없이 아날로그 게인을 증가시킬 수 있을 뿐만 아니라, 그 동작 속도를 향상시킬 수 있는 효과가 있다.
즉, 본 발명의 실시예에 따르면, 게인에 비례하여 동작을 반복하되, 게인에 반비례하여 램프 신호의 전압 레인지를 감소시킴으로써, 그 동작 속도의 향상을 통해 동작 시간을 감소시킬 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서(CIS)의 구조를 나타내는 회로도,
도 2a는 본 발명의 실시예에 대한 이해를 돕기 위한 게인 증가 방식에 대한 일예시도,
도 2b는 본 발명의 실시예에 대한 이해를 돕기 위한 오버플로우 카운팅 게인 조정 방식에 대한 일예시도,
도 3a는 본 발명의 일 실시예에 따른 게인 증가 방식에 대한 설명도,
도 3b는 본 발명의 일 실시예에 따른 아날로그-디지털 변환 장치의 구성도,
도 4a는 본 발명의 다른 실시예에 따른 오버플로우 카운팅 게인 조정 방식에 대한 설명도,
도 4b는 본 발명의 다른 실시예에 따른 아날로그-디지털 변환 장치의 일예시도,
도 4c는 본 발명의 다른 실시예에 따른 아날로그-디지털 변환 장치의 다른 예시도이다.
본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
도 1은 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서(CIS)의 구조를 나타내는 회로도로서, 일반적인 컬럼 패러럴(Column Parallel) 구조의 씨모스 이미지 센서를 나타내고 있다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이(10)와, 제어부(80, 예를 들어, 타이밍 제너레이터)의 제어에 따라 픽셀 어레이(10) 내의 픽셀을 로우 라인별로 각각 선택하여 그 동작을 제어하기 위한 로우 디코더(20)와, 제어부(80)의 제어에 따라 램프 신호를 발생하기 위한 램프 신호 발생부(30)와, 픽셀 어레이(10)로부터 출력되는 각 픽셀 신호의 값과 램프 신호 발생부(30)로부터 인가되는 램프 신호의 값을 비교하기 위한 비교부(40)와, 비교부(40)로부터의 각 출력 신호에 따라 제어부(80)로부터의 클럭을 카운팅하기 위한 카운팅부(50)와, 제어부(80)의 제어에 따라 카운팅부(50)로부터의 카운팅 정보를 각각 저장하기 위한 메모리부(60)와, 로우 디코더(20)와 램프 신호 발생부(30)와 카운팅부(50)와 메모리부(60)와 컬럼 리드아웃 회로(70)의 동작을 제어하기 위한 제어부(80), 및 메모리부(60)의 데이터를 제어부(80)의 제어에 따라 순차적으로 픽셀 데이터(PXDATA)로 출력하기 위한 컬럼 리드아웃 회로(70)를 포함한다.
이때, 씨모스 이미지 센서에서는 픽셀 자체적으로 가지고 있는 옵셋(Offset) 값을 제거하기 위해 광신호가 입사되기 전과 후의 픽셀 신호(픽셀 출력 전압)를 비교하여 실제 입사광에 의한 픽셀 신호만을 측정할 수 있도록 하며, 이러한 기법을 상호상관 이중 샘플링(CDS : Correlated Double Sampling)이라고 한다. 이러한 상호상관 이중 샘플링 기능은 비교부(40)에서 수행된다.
이때, 비교부(40)는 복수의 비교기를 포함하고, 카운팅부(50)는 복수의 카운터를 포함하며, 메모리부(60)는 복수의 메모리를 포함한다. 즉, 비교기(41)와 카운터(51)와 메모리(61)가 각 컬럼별로 구비된다.
다음으로, 하나의 비교기와 카운터의 동작을 예를 들어 살펴보면, 다음과 같다.
먼저, 첫 번째의 비교기(41)는 픽셀 어레이(10)의 제 1 컬럼으로부터 출력되는 픽셀 신호(PX)를 일측 단자로 입력받고, 램프 신호 발생부(30)로부터 인가되는 램프 신호(VRAMP)를 타측 단자로 입력받아 두 신호의 값을 비교하여 비교 신호를 출력한다.
이때, 램프 신호(VRAMP)는 시간이 경과함에 따라 전압 레벨이 감소(또는 증가)하는 신호이기 때문에, 결국 비교기에 입력되는 두 신호의 값이 일치하는 시점이 생기게 된다. 이렇게 일치하는 시점을 지나게 되면서 비교기에서 출력되는 비교 신호의 값에 반전이 일어난다.
그에 따라, 첫 번째의 카운터(51)는 램프 신호가 하강(또는 상승)하는 시점부터 비교기(41)로부터 출력되는 비교 신호가 반전되는 순간까지 제어부(80)로부터의 클럭(CLK)을 카운팅하여 카운팅 정보(DATA)를 출력한다. 여기서, 카운터(51)는 제어부(80)로부터의 리셋 신호(RST)에 따라 초기화된다.
여기서, 카운터(51)의 구조는 예를 들어 N-비트 카운터(N은 자연수)로서 N-비트 이상 동작할 수 없도록 구현되어 있기 때문에 오버플로우되는 카운팅 값에 대한 특별한 대비가 필요없다.
도 2a는 본 발명의 실시예에 대한 이해를 돕기 위한 게인 증가 방식에 대한 일예시도이다.
도 2a에 도시된 바와 같이, 예를 들어 클럭(201)의 속도를 기존과 동일하게 유지하는 경우 아날로그 게인을 증가시키기 위해서는 램프 신호(램프 출력 전압)의 전압 레인지(202)를 게인 배수만큼 감소시키는 방식을 사용할 수 있다. 즉, 게인 2배(x2)의 경우 램프 신호의 전압 레인지는 게인 1배(x1)의 램프 신호 전압 레인지의 1/2 크기를 가지고, 게인 4배(x4)의 경우 램프 신호의 전압 레인지는 게인 2배(x2)의 램프 신호 전압 레인지의 1/2 크기를 가진다.
이때, 아날로그 게인이 증가될수록 실제 카운팅되는 비트 수(203)는 게인 배수만큼 증대된다. 즉, 게인 2배(x2)의 경우 실제 카운팅되는 비트 수는 게인 1배(x1)의 실제 카운팅 비트 수의 2배 크기를 가지고, 게인 4배(x4)의 경우 실제 카운팅되는 비트 수는 게인 2배(x2)의 실제 카운팅 비트 수의 2배 크기를 가진다.
그런데, 상기와 같이 램프 신호의 전압 레인지를 감소시키는 방식은 노이즈 대비 신호가 감소하여 신호대 잡음비가 열화되는 문제점이 있다.
따라서 후술되는 도 2b에 도시된 바와 같은 오버플로우 카운팅 게인 조정 방식을 고려할 수 있다.
도 2b는 본 발명의 실시예에 대한 이해를 돕기 위한 오버플로우 카운팅 게인 조정 방식에 대한 일예시도이다.
도 2b에 도시된 바와 같이, 예를 들어 램프 신호의 전압 레인지(212)와 클럭(211)의 속도를 기존과 동일하게 유지하는 경우 아날로그 게인을 증가시키기 위해서는 게인 배수만큼 반복되는 비교 신호에 따라 카운팅하여 오버플로우되는 카운팅 값을 버리는 방식을 사용할 수 있다. 즉, 게인 2배(x2)의 경우에는 게인 1배(x1)의 경우보다 카운팅을 2배만큼 반복한 후에 오버플로우되는 카운팅 값을 버리고, 게인 4배(x4)의 경우에는 게인 2배(x2)의 경우보다 카운팅을 2배만큼 반복한 후에 오버플로우되는 카운팅 값을 버린다.
이때, 버츄얼 카운팅 비트 수(214)는 게인 배수에 따라 증대된다. 여기서, 버츄얼 카운팅 부분은 오버플로우되는 카운팅 값으로서 버려지는 부분이다. 따라서 리얼 카운팅 비트 수(213)는 아날로그 게인의 증가와 관계없이 동일한 값을 가지게 된다.
예를 들어, 일반적으로 최대 카운팅 비트 수(MAX-Count)는 하기의 [수학식 1]과 같이 구할 수 있다.
여기서, N은 카운터의 비트 수를 의미하고, AG는 아날로그 게인의 배수를 의미한다.
상기 [수학식 1]에 따르면, 게인 1배(x1)의 경우 최대 카운팅 비트 수는 2N개이고, 게인 2배(x2)의 경우 최대 카운팅 비트 수는 2N+1개이며, 게인 4배(x4)의 경우 최대 카운팅 비트 수는 2N+2개이다.
그러나 본 발명의 실시예에 대한 이해를 돕기 위한 오버플로우 카운팅 게인 조정 방식에서는 버츄얼 카운팅 부분(오버플로우되는 카운팅 부분)을 버림으로써, 아날로그 게인이 1배에서 2배 또는 4배로 증가하는 것과 관계없이 리얼 카운팅 비트 수(213, 최대 카운팅 비트 수가 됨)는 2N개로 동일한 값을 가진다.
그런데, 본 발명의 실시예에 대한 이해를 돕기 위한 오버플로우 카운팅 게인 조정 방식에서는 아날로그 게인을 증가시킬 때, 램프 신호(램프 출력 전압)의 전압 레인지와 클럭 속도를 기존과 동일하게 유지하고 게인 배수만큼 반복되는 비교 신호에 따라 카운팅하여 오버플로우(Overflow)되는 카운팅 값을 버림으로써, 다른 아날로그적인 특성의 열화 없이 아날로그 게인을 증가시킬 수 있으나, 아날로그 게인이 증가함에 따라 아날로그-디지털 변환 장치(ADC)의 동작 속도가 느려져 동작 시간이 증가하는 단점이 있다.
따라서 본 발명의 일 실시예에서는 게인에 비례하여 동작을 반복하는 아날로그-디지털 변환 장치(ADC)에 있어서, 게인에 반비례하여 램프 신호의 전압 레인지를 감소시켜 아날로그-디지털 변환 장치(ADC)의 동작 속도를 향상시켜 동작 시간을 단축시킬 수 있다. 이를 도 3a 내지 도 4c를 참조하여 상세히 설명하기로 한다.
도 3a는 본 발명의 일 실시예에 따른 게인 증가 방식에 대한 설명도이다.
도 2b에서 전술한 오버플로우 카운팅 게인 조정 방식에서 게인이 증가할 경우 램프 신호의 전압 레인지가 카운터의 최대 카운팅 비트 수를 초과하는 전압은 어차피 사용할 수 없기 때문에, 도 3a에 도시된 바와 같이 본 발명의 일 실시예에 따른 게인 증가 방식에서는 카운터의 최대 카운팅 비트 수를 초과하는 부분의 램프 신호의 파형을 감소시켜 아날로그-디지털 변환 장치(ADC)의 동작 시간을 단축시킨다.
즉, 본 발명의 일 실시예에 따른 게인 증가 방식은 게인에 비례하여 동작을 반복하는 아날로그-디지털 변환 장치에 있어서, 게인에 반비례하여 램프 신호의 전압 레인지를 감소시켜 아날로그-디지털 변환 장치의 동작 속도를 향상시켜 동작 시간을 단축시킬 수 있다.
예를 들어, 게인 1배(x1)에서 아날로그-디지털 변환 장치(ADC)가 판단할 수 있는 램프 신호의 전압 레인지를 "Vadc_range"라고 하였을 때(301), 게인 2배(x2)의 경우에는 게인 1배(x1)의 경우보다 램프 신호의 전압 레인지를 1/2로 감소시켜 램프 신호의 전압 레인지가 "Vadc_range/2"가 되게 하고(302), 게인 4배(x4)의 경우에는 게인 1배(x1)의 경우보다 램프 신호의 전압 레인지를 1/4로 감소시켜 램프 신호의 전압 레인지가 "Vadc_range/4"가 되게 한다(303).
이때, 게인 2배(x2)의 경우 램프 신호의 전압 레인지를 게인 1배(x1)의 경우보다 1/2로 감소시키면 1회 동작 시간이 게인 1배(x1)의 경우보다 1/2로 감소되므로, 이를 2회 실시한 경우 결과적으로 게인 2배(x2)의 아날로그-디지털 변환 장치의 동작 시간은 게인 1배(x1)의 아날로그-디지털 변환 장치의 동작 시간과 동일하게 된다. 그리고 게인 4배(x4)의 경우 램프 신호의 전압 레인지를 게인 1배(x1)의 경우보다 1/4로 감소시키면 1회 동작 시간이 게인 1배(x1)의 경우보다 1/4로 감소되므로, 이를 4회 실시한 경우 결과적으로 게인 4배(x4)의 아날로그-디지털 변환 장치의 동작 시간은 게인 1배(x1)의 아날로그-디지털 변환 장치의 동작 시간과 동일하게 된다.
그리고 본 발명의 일 실시예에 따른 게인 증가 방식의 경우 최대 카운팅 비트 수(MAX-Count)는 하기의 [수학식 2]와 같이 구할 수 있다.
여기서, N은 카운터의 비트 수를 의미하고, AG는 아날로그 게인의 배수를 의미한다.
상기 [수학식 2]에 따르면, 게인 1배(x1), 게인 2배(x2), 게인 4배(x4)의 경우 모두 최대 카운팅 비트 수는 2N개이다.
도 3b는 본 발명의 일 실시예에 따른 아날로그-디지털 변환 장치의 구성도로서, 1개 컬럼에 대한 구성을 나타내고 있다.
도 3b에 도시된 바와 같이, 본 발명의 일 실시예에 따른 아날로그-디지털 변환 장치는, 제어부(80)의 제어에 따라, 게인 배수에 반비례하여 램프 신호의 전압 레인지를 감소시키고 게인 배수만큼 반복하여 램프 신호를 발생시키기 위한 램프 신호 발생부(311), 램프 신호 발생부(311)에서 게인 배수만큼 반복하여 발생되는 램프 신호에 따라 비교 신호를 게인 배수만큼 반복하여 출력하기 위한 비교기(312), 및 비교기(312)로부터의 비교 신호에 따라 카운팅 동작을 수행하기 위한 카운터(313)를 포함한다.
여기서, 램프 신호 발생부(311)는 게인 배수에 반비례하여 램프 신호의 전압 레인지를 감소시키고 1 로우 타임 동안 게인 배수만큼 반복하여 램프 신호(VRAMP)를 발생시킨다. 이때, 게인 배수에 대한 정보는 제어부(80)로부터 전달받도록 구현할 수도 있고, 램프 신호 발생부(311)에서 설정하도록 구현할 수도 있다.
그리고 비교기(312)는 픽셀 어레이(10)로부터 출력되는 픽셀 신호(PX)를 일측 단자로 입력받고, 램프 신호 발생부(311)로부터 "게인 배수에 반비례하여 램프 신호의 전압 레인지가 감소되어 1 로우 타임 동안 게인 배수만큼 반복되는 램프 신호"를 타측 단자로 입력받아 두 신호의 값을 비교하여 비교 신호(COMP)를 게인 배수만큼 반복하여 출력한다.
이때, "게인 배수에 반비례하여 램프 신호의 전압 레인지가 감소되어 1 로우 타임 동안 게인 배수만큼 반복되는 램프 신호"는 게인 배수에 반비례하여 램프 신호의 전압 레인지가 감소되어 1 로우 타임 동안 시간이 경과함에 따라 전압 레벨이 감소(또는 증가)하는 신호가 게인 배수만큼 반복되는 신호이기 때문에, 결국 비교기에 입력되는 두 신호의 값이 일치하는 시점이 게인 배수만큼 반복하여 생기게 된다. 이렇게 각각의 일치 시점을 지나게 되면서 비교기에서 출력되는 비교 신호의 값에 반전이 일어난다.
그에 따라, 카운터(313)는 "램프 신호가 하강(또는 상승)하는 시점부터 비교기(312)로부터 게인 배수만큼 반복하여 출력되는 비교 신호가 반전되는 순간까지 제어부(80)로부터의 클럭(CLK)을 카운팅하는 과정"을 수행하여 카운팅 정보(DATA)를 출력한다. 여기서, 카운터(313)는 제어부(80)로부터의 리셋 신호(RST)에 따라 초기화된다.
도 4a는 본 발명의 다른 실시예에 따른 오버플로우 카운팅 게인 조정 방식에 대한 설명도이다.
도 4a에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 오버플로우 카운팅 게인 조정 방식은, 도 3a에서 전술한 본 발명의 일 실시예에 따른 게인 증가 방식에 비하여 램프 신호의 전압 레인지에 소정 배수(예를 들어, 도 4a에서는 1.5배)의 마진(Margin)을 준 동작 방식(즉, 마진 계수 α가 1.5임)을 나타내고 있다.
즉, 본 발명의 다른 실시예에 따른 오버플로우 카운팅 게인 조정 방식은 게인에 비례하여 동작을 반복하는 아날로그-디지털 변환 장치에 있어서, 게인에 반비례하여 램프 신호의 전압 레인지를 감소시키되, 램프 신호의 전압 레인지에 소정 배수의 마진(Margin)을 주는 방식을 사용한다.
예를 들어, 게인 1배(x1)에서 아날로그-디지털 변환 장치(ADC)가 판단할 수 있는 램프 신호의 전압 레인지를 "Vadc_range"라고 하였을 때(401), 게인 2배(x2)의 경우에는 게인 1배(x1)의 경우보다 램프 신호의 전압 레인지를 α/2로 감소시켜 램프 신호의 전압 레인지가 "αxVadc_range/2"가 되게 하고(402), 게인 4배(x4)의 경우에는 게인 1배(x1)의 경우보다 램프 신호의 전압 레인지를 α/4로 감소시켜 램프 신호의 전압 레인지가 "αxVadc_range/4"가 되게 한다(403).
이때, 마진 계수 α는 1을 초과하고 2 미만인 값을 가지는 것이 바람직하다.
여기서, 도 4a에서 설명한 본 발명의 다른 실시예에 따른 오버플로우 카운팅 게인 조정 방식은 전술한 바와 같이 램프 신호의 전압 레인지에 마진(Margin)을 줄 경우, 도 3a에서 전술한 본 발명의 일 실시예에 따른 게인 증가 방식에 비해서는 동작 시간이 증가하나 램프 신호의 결절점에서 혹시 발생할 수 있는 여러 문제를 줄일 수 있으면서 도 2b에서 전술한 본 발명의 실시예에 대한 이해를 돕기 위한 오버플로우 카운팅 게인 조정 방식에 비해서는 동작 시간을 크게 단축시킬 수 있다.
그리고 본 발명의 다른 실시예에 따른 오버플로우 카운팅 게인 조정 방식의 경우 최대 카운팅 비트 수(MAX-Count)는 하기의 [수학식 3]과 같이 구할 수 있다.
여기서, N은 카운터의 비트 수를 의미하고, AG는 아날로그 게인의 배수를 의미하며, α는 마진 계수를 의미한다.
상기 [수학식 3]에 따르면, 게인 1배(x1), 게인 2배(x2), 게인 4배(x4)의 경우 모두 최대 카운팅 비트 수는 2Nxα개이다.
도 4b는 본 발명의 다른 실시예에 따른 아날로그-디지털 변환 장치의 일예시도로서, 1개 컬럼에 대한 구성을 나타내고 있다.
도 4b에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 아날로그-디지털 변환 장치는, 제어부(80)의 제어에 따라, 마진 계수에 비례하고 게인 배수에 반비례하여 램프 신호의 전압 레인지를 감소시키고 게인 배수만큼 반복하여 램프 신호를 발생시키기 위한 램프 신호 발생부(411), 램프 신호 발생부(411)에서 게인 배수만큼 반복하여 발생되는 램프 신호에 따라 비교 신호를 게인 배수만큼 반복하여 출력하기 위한 비교기(412), 비교기(412)로부터의 비교 신호에 따라 카운팅 동작을 수행하기 위한 카운터(413), 및 카운터(413)의 카운팅 비트 수를 리얼 카운팅 비트 수(즉, 최대 카운팅 비트 수)로 제한하기 위한 카운팅 제한부(414)를 포함한다.
여기서, 램프 신호 발생부(411)는 마진 계수(α)에 비례하고 게인 배수에 반비례하여 램프 신호의 전압 레인지를 감소시키고 1 로우 타임 동안 게인 배수만큼 반복하여 램프 신호(VRAMP)를 발생시킨다. 이때, 게인 배수 및 마진 계수에 대한 정보는 제어부(80)로부터 전달받도록 구현할 수도 있고, 램프 신호 발생부(411)에서 설정하도록 구현할 수도 있다.
그리고 비교기(412)는 픽셀 어레이(10)로부터 출력되는 픽셀 신호(PX)를 일측 단자로 입력받고, 램프 신호 발생부(411)로부터 "마진 계수에 비례하고 게인 배수에 반비례하여 램프 신호의 전압 레인지가 감소되어 1 로우 타임 동안 게인 배수만큼 반복되는 램프 신호"를 타측 단자로 입력받아 두 신호의 값을 비교하여 비교 신호(COMP)를 게인 배수만큼 반복하여 출력한다.
이때, "마진 계수에 비례하고 게인 배수에 반비례하여 램프 신호의 전압 레인지가 감소되어 1 로우 타임 동안 게인 배수만큼 반복되는 램프 신호"는 마진 계수에 비례하고 게인 배수에 반비례하여 램프 신호의 전압 레인지가 감소되어 1 로우 타임 동안 시간이 경과함에 따라 전압 레벨이 감소(또는 증가)하는 신호가 게인 배수만큼 반복되는 신호이기 때문에, 결국 비교기에 입력되는 두 신호의 값이 일치하는 시점이 게인 배수만큼 반복하여 생기게 된다. 이렇게 각각의 일치 시점을 지나게 되면서 비교기에서 출력되는 비교 신호의 값에 반전이 일어난다.
그에 따라, 카운터(413)는 "램프 신호가 하강(또는 상승)하는 시점부터 비교기(412)로부터 게인 배수만큼 반복하여 출력되는 비교 신호가 반전되는 순간까지 제어부(80)로부터의 클럭(CLK)을 카운팅하는 과정"을 수행하여 카운팅 정보(DATA)와 캐리-아웃(Carry-out) 신호를 출력한다. 여기서, 카운터(413)는 제어부(80)로부터의 리셋 신호(RST)에 따라 초기화된다.
여기서, 카운터(413)는 카운터 구조 전체를 오버플로우되지 않는 구성으로 변경하여 구현할 수 있으며, 예를 들어 N-비트 난-오버플로우 카운터(N-bit Non-Overflow Counter)로 구현할 수 있다.
그리고 카운팅 제한부(414)는 카운팅을 완료하기 전에 카운터(413)가 리얼 카운팅 비트 수(즉, 최대 카운팅 비트 수)를 카운팅하면 카운터(413)를 디스에이블시켜 카운팅을 중지시킨다. 그에 따라, 카운터(413)는 카운팅을 중지하고 현재의 리얼 카운팅 비트 수(즉, 최대 카운팅 비트 수)를 유지하였다가 카운팅 정보(DATA)를 리드아웃 회로를 통하여 디지털 블럭으로 출력하며, 다음 로우 타임의 시작에 따라 카운터 인에이블 신호가 인가되면 다시 카운팅을 수행한다.
좀 더 구체적으로 살펴보면, 카운팅 제한부(414)는 카운터(413)로부터 마지막 비트의 캐리-아웃 신호(즉, N-비트 카운터의 경우 N번째 캐리-아웃 비트)를 입력받아 카운터 디스에이블 신호를 카운터(413)로 인가하여 카운터(413)를 디스에이블시킨다. 이때, 카운팅 제한부(414)는 비교기(Comparator)를 이용하여 구현할 수 있다.
도 4c는 본 발명의 다른 실시예에 따른 아날로그-디지털 변환 장치의 다른 예시도이다.
도 4c에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 아날로그-디지털 변환 장치는, 제어부(80)의 제어에 따라, 마진 계수에 비례하고 게인 배수에 반비례하여 램프 신호의 전압 레인지를 감소시키고 게인 배수만큼 반복하여 램프 신호를 발생시키기 위한 램프 신호 발생부(421), 램프 신호 발생부(421)에서 게인 배수만큼 반복하여 발생되는 램프 신호에 따라 비교 신호를 게인 배수만큼 반복하여 출력하기 위한 비교기(422), 비교기(422)로부터의 비교 신호에 따라 카운팅 동작을 수행하기 위한 카운터(423), 및 카운터(423)의 오버플로우를 감지하여 통지(Notify)하기 위한 오버플로우 통지부(424)를 포함한다.
이때, 램프 신호 발생부(421)와 비교기(422)와 카운터(423)의 구성 및 동작은 도 4b에서 전술한 램프 신호 발생부(411)와 비교기(412)와 카운터(413)의 구성 및 동작과 거의 유사하므로, 여기서는 더 이상 설명하지 않기로 한다. 다만, 카운터(423)는 예를 들어 N-비트 난-오버플로우 카운터가 아닌 리플 카운터(Ripple Counter)로 구현한다.
그리고 오버플로우 통지부(424)는 카운터(423)로부터 입력되는 마지막 비트의 캐리-아웃 신호(즉, N-비트 카운터의 경우 N번째 캐리-아웃 비트)에 따라 오버플로우를 감지하여 오버플로우 신호를 리드아웃 회로를 통하여 디지털 블럭으로 출력한다. 그러면, 디지털 블럭은 오버플로우 신호를 전달받아 상응하는 카운팅 정보에 대해서 무조건 리얼 카운팅 비트 수(즉, 최대 카운팅 비트 수)로 제한하여 처리(즉, 최대 카운팅 비트 수 이후의 카운팅 정보는 버림)한다. 이때, 오버플로우 통지부(424)는 비교기(Comparator)를 이용하여 구현할 수 있다.
그리고 리플 카운터의 구조에서는 마지막 비트가 로우-하이-로우(Low-High-Low)로 변하므로, 오버플로우 통지부(424)에서는 이 값을 감지하여 오버플로우를 인지할 수 있으며, 1비트 신호만을 오버플로우 신호로 라우팅(Routing)하면 되기 때문에 효율적으로 구현할 수 있다.
한편, 도 3a 내지 도 4c에서 전술한 아날로그-디지털 변환 장치는 도 1에서 전술한 씨모스 이미지 센서(CIS)에 적용될 수 있다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 치환, 변형 및 변경이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
411 : 램프 신호 발생부 412 : 비교기
413 : 카운터 414 : 카운팅 제한부

Claims (19)

  1. 램프 신호의 전압 레인지에 소정 배수의 마진을 준 마진 계수에 비례하면서, 아날로그-디지털 변환 장치에서의 아날로그 게인 배수에는 반비례하여 램프 신호의 전압 레인지를 감소시키며, 상기 아날로그 게인 배수만큼 반복하여 램프 신호를 발생시키기 위한 램프 신호 발생부;
    픽셀 어레이 내의 픽셀의 출력 신호인 픽셀 신호를 일측 단자로 입력받고 상기 램프 신호를 타측 단자로 입력받아 상기 램프 신호 발생부로부터의 램프 신호에 따라 비교 신호를 상기 아날로그 게인 배수만큼 반복하여 출력하기 위한 비교기; 및
    상기 비교기로부터의 비교 신호에 따라 카운팅 동작을 수행하기 위한 카운터
    를 포함하는 아날로그-디지털 변환 장치.
  2. 제 1항에 있어서,
    상기 램프 신호 발생부는,
    상기 픽셀의 1 로우(row) 동작 타임 동안 상기 아날로그 게인 배수만큼 반복하여 램프 신호를 발생시키는, 아날로그-디지털 변환 장치.
  3. 제 1항에 있어서,
    상기 비교기는,
    상기 픽셀의 1 로우(row) 동작 타임 동안 상기 아날로그 게인 배수만큼 반복되는 램프 신호 및 상기 픽셀 신호의 값을 비교하여 상기비교 신호를 상기 아날로그 게인 배수만큼 반복하여 출력하는, 아날로그-디지털 변환 장치.
  4. 제 1항에 있어서,
    상기 카운터는,
    램프 신호가 하강(또는 상승)하는 시점부터 상기 비교기로부터 상기 아날로그 게인 배수만큼 반복하여 출력되는 비교 신호가 반전되는 순간까지 제어부로부터의 클럭을 카운팅하는 과정을 수행하여 카운팅 정보를 출력하는, 아날로그-디지털 변환 장치.
  5. 램프 신호의 전압 레인지에 소정 배수의 마진을 준 마진 계수에 비례하면서 아날로그-디지털 변환 장치에서의 아날로그 게인 배수에는 반비례하여 램프 신호의 전압 레인지를 감소시키며, 상기 아날로그 게인 배수만큼 반복하여 램프 신호를 발생시키기 위한 램프 신호 발생부;
    픽셀 어레이 내의 픽셀의 출력 신호인 픽셀 신호를 일측 단자로 입력받고 상기 램프 신호를 타측 단자로 입력받아 상기 램프 신호 발생부로부터의 램프 신호에 따라 비교 신호를 상기 아날로그 게인 배수만큼 반복하여 출력하기 위한 비교기;
    상기 비교기로부터의 비교 신호에 따라 카운팅 동작을 수행하기 위한 카운터; 및
    상기 카운터의 카운팅 비트 수를 최대 카운팅 비트 수로 제한하기 위한 카운팅 제한부
    를 포함하는 아날로그-디지털 변환 장치.
  6. 제 5항에 있어서,
    상기 램프 신호 발생부는,
    상기 픽셀의 1 로우(row) 동작 타임 동안 상기 아날로그 게인 배수만큼 반복하여 램프 신호를 발생시키는, 아날로그-디지털 변환 장치.
  7. 제 5항에 있어서,
    상기 비교기는,
    상기 픽셀의 1 로우(row) 동작 타임 동안 상기 아날로그 게인 배수만큼 반복되는 상기 램프 신호 및 상기 픽셀 신호의 값을 비교하여 상기 비교 신호를 상기 아날로그 게인 배수만큼 반복하여 출력하는, 아날로그-디지털 변환 장치.
  8. 제 5항에 있어서,
    상기 카운터는,
    램프 신호가 하강(또는 상승)하는 시점부터 상기 비교기로부터 상기 아날로그 게인 배수만큼 반복하여 출력되는 비교 신호가 반전되는 순간까지 제어부로부터의 클럭을 카운팅하는 과정을 수행하여 카운팅 정보를 출력하는, 아날로그-디지털 변환 장치.
  9. 제 8항에 있어서,
    상기 카운터는,
    난-오버플로우 카운터(Non-Overflow Counter)인, 아날로그-디지털 변환 장치.
  10. 제 5항에 있어서,
    상기 카운팅 제한부는,
    카운팅을 완료하기 전에 상기 카운터가 최대 카운팅 비트 수를 카운팅하면 상기 카운터를 디스에이블시켜 카운팅을 중지시키는, 아날로그-디지털 변환 장치.
  11. 제 8항에 있어서,
    상기 카운팅 제한부는,
    상기 카운터로부터 상기 카운팅 정보의 마지막 비트를 입력받아 카운터 디스에이블 신호를 상기 카운터로 인가하여 상기 카운터를 디스에이블시키는, 아날로그-디지털 변환 장치.
  12. 램프 신호의 전압 레인지에 소정 배수의 마진을 준 마진 계수에 비례하면서 아날로그-디지털 변환 장치에서의 아날로그 게인 배수에는 반비례하여 램프 신호의 전압 레인지를 감소시키며, 상기 아날로그 게인 배수만큼 반복하여 램프 신호를 발생시키기 위한 램프 신호 발생부;
    픽셀 어레이 내의 픽셀의 출력 신호인 픽셀 신호를 일측 단자로 입력받고 상기 램프 신호를 타측 단자로 입력받아 상기 램프 신호 발생부로부터의 램프 신호에 따라 비교 신호를 상기 아날로그 게인 배수만큼 반복하여 출력하기 위한 비교기;
    상기 비교기로부터의 비교 신호에 따라 카운팅 동작을 수행하기 위한 카운터; 및
    상기 카운터의 오버플로우를 감지하여 통지하기 위한 오버플로우 통지부
    를 포함하는 아날로그-디지털 변환 장치.
  13. 제 12항에 있어서,
    상기 램프 신호 발생부는,
    상기 픽셀의 1 로우(row) 동작 타임 동안 상기 아날로그 게인 배수만큼 반복하여 램프 신호를 발생시키는, 아날로그-디지털 변환 장치.
  14. 제 12항에 있어서,
    상기 비교기는,
    상기 픽셀의 1 로우(row) 동작 타임 동안 상기 아날로그 게인 배수만큼 반복되는 상기 램프 신호 및 상기 픽셀 신호의 값을 비교하여 상기 비교 신호를 상기 아날로그 게인 배수만큼 반복하여 출력하는, 아날로그-디지털 변환 장치.
  15. 제 12항에 있어서,
    상기 카운터는,
    램프 신호가 하강(또는 상승)하는 시점부터 상기 비교기로부터 상기 아날로그 게인 배수만큼 반복하여 출력되는 비교 신호가 반전되는 순간까지 제어부로부터의 클럭을 카운팅하는 과정을 수행하여 카운팅 정보를 출력하는, 아날로그-디지털 변환 장치.
  16. 제 15항에 있어서,
    상기 오버플로우 통지부는,
    상기 카운터로부터 입력되는 상기 카운팅 정보의 마지막 비트에 따라 오버플로우를 감지하여 오버플로우 신호를 출력하는, 아날로그-디지털 변환 장치.
  17. 입사광에 상응하는 픽셀의 출력 신호를 출력하기 위한 픽셀;
    제어부의 제어에 따라 상기 픽셀을 선택하여 제어하기 위한 로우 디코더;
    상기 제어부의 제어에 따라, 아날로그-디지털 변환 장치에서의 아날로그 게인 배수에 반비례하여 램프 신호의 전압 레인지를 감소시키고 상기 아날로그 게인 배수만큼 반복하여 램프 신호를 발생시키기 위한 램프 신호 발생부;
    상기 램프 신호 발생부로부터의 램프 신호에 따라 비교 신호를 상기 아날로그 게인 배수만큼 반복하여 출력하기 위한 비교기;
    상기 비교기로부터의 비교 신호에 따라 카운팅 동작을 수행하기 위한 카운터;
    상기 제어부의 제어에 따라 상기 카운터로부터의 카운팅 정보를 저장하기 위한 메모리;
    상기 로우 디코더와 상기 램프 신호 발생부와 상기 카운터와 상기 메모리와 컬럼 리드아웃 회로의 동작을 제어하기 위한 상기 제어부; 및
    상기 메모리의 데이터를 상기 제어부의 제어에 따라 출력하기 위한 상기 컬럼 리드아웃 회로
    를 포함하며,
    상기 램프 신호 발생부는,
    픽셀의 1 로우(row) 동작 타임 동안 상기 아날로그 게인 배수만큼 반복하여 램프 신호를 발생시키는 씨모스 이미지 센서.
  18. 입사광에 상응하는 픽셀의 출력 신호를 출력하기 위한 픽셀;
    제어부의 제어에 따라 상기 픽셀을 선택하여 제어하기 위한 로우 디코더;
    상기 제어부의 제어에 따라, 램프 신호의 전압 레인지에 소정 배수의 마진을 준 마진 계수에 비례하면서 아날로그-디지털 변환 장치에서의 아날로그 게인 배수에는 반비례하여 상기램프 신호의 전압 레인지를 감소시키며, 상기 아날로그 게인 배수만큼 반복하여 램프 신호를 발생시키기 위한 램프 신호 발생부;
    상기 램프 신호 발생부로부터의 램프 신호에 따라 비교 신호를 상기 아날로그 게인 배수만큼 반복하여 출력하기 위한 비교기;
    상기 비교기로부터의 비교 신호에 따라 카운팅 동작을 수행하기 위한 카운터;
    상기 카운터의 카운팅 비트 수를 최대 카운팅 비트 수로 제한하기 위한 카운팅 제한부;
    상기 제어부의 제어에 따라 상기 카운터로부터의 카운팅 정보를 저장하기 위한 메모리;
    상기 로우 디코더와 상기 램프 신호 발생부와 상기 카운터와 상기 메모리와 컬럼 리드아웃 회로의 동작을 제어하기 위한 상기 제어부; 및
    상기 메모리의 데이터를 상기 제어부의 제어에 따라 출력하기 위한 상기 컬럼 리드아웃 회로
    를 포함하는 씨모스 이미지 센서.
  19. 입사광에 상응하는 픽셀의 출력 신호를 출력하기 위한 픽셀;
    제어부의 제어에 따라 상기 픽셀을 선택하여 제어하기 위한 로우 디코더;
    상기 제어부의 제어에 따라, 램프 신호의 전압 레인지에 소정 배수의 마진을 준 마진 계수에 비례하면서 아날로그-디지털 변환 장치에서의 아날로그 게인 배수에는 반비례하여 상기 램프 신호의 전압 레인지를 감소시키며, 상기 아날로그 게인 배수만큼 반복하여 램프 신호를 발생시키기 위한 램프 신호 발생부;
    상기 램프 신호 발생부로부터의 램프 신호에 따라 비교 신호를 상기 아날로그 게인 배수만큼 반복하여 출력하기 위한 비교기;
    상기 비교기로부터의 비교 신호에 따라 카운팅 동작을 수행하기 위한 카운터;
    상기 카운터의 오버플로우를 감지하여 통지하기 위한 오버플로우 통지부;
    상기 제어부의 제어에 따라 상기 카운터로부터의 카운팅 정보를 저장하기 위한 메모리;
    상기 로우 디코더와 상기 램프 신호 발생부와 상기 카운터와 상기 메모리와 컬럼 리드아웃 회로의 동작을 제어하기 위한 상기 제어부; 및
    상기 메모리의 데이터를 상기 제어부의 제어에 따라 출력하기 위한 상기 컬럼 리드아웃 회로
    를 포함하는 씨모스 이미지 센서.
KR1020160175386A 2016-12-21 2016-12-21 아날로그-디지털 변환 장치 및 그에 따른 씨모스 이미지 센서 Active KR102694967B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160175386A KR102694967B1 (ko) 2016-12-21 2016-12-21 아날로그-디지털 변환 장치 및 그에 따른 씨모스 이미지 센서
US15/679,604 US9948316B1 (en) 2016-12-21 2017-08-17 Analog-to-digital converter and CMOS image sensor including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160175386A KR102694967B1 (ko) 2016-12-21 2016-12-21 아날로그-디지털 변환 장치 및 그에 따른 씨모스 이미지 센서

Publications (2)

Publication Number Publication Date
KR20180072134A KR20180072134A (ko) 2018-06-29
KR102694967B1 true KR102694967B1 (ko) 2024-08-14

Family

ID=61872622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160175386A Active KR102694967B1 (ko) 2016-12-21 2016-12-21 아날로그-디지털 변환 장치 및 그에 따른 씨모스 이미지 센서

Country Status (2)

Country Link
US (1) US9948316B1 (ko)
KR (1) KR102694967B1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10419701B2 (en) 2017-06-26 2019-09-17 Facebook Technologies, Llc Digital pixel image sensor
US10686996B2 (en) 2017-06-26 2020-06-16 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10598546B2 (en) 2017-08-17 2020-03-24 Facebook Technologies, Llc Detecting high intensity light in photo sensor
US11393867B2 (en) 2017-12-06 2022-07-19 Facebook Technologies, Llc Multi-photodiode pixel cell
US10969273B2 (en) 2018-03-19 2021-04-06 Facebook Technologies, Llc Analog-to-digital converter having programmable quantization resolution
US11004881B2 (en) 2018-04-03 2021-05-11 Facebook Technologies, Llc Global shutter image sensor
US10812742B2 (en) * 2018-04-18 2020-10-20 Facebook Technologies, Llc Apparatus and method for determining whether a photodiode saturates and outputting a digital value representing a charge from that photodiode based on that determination
US11906353B2 (en) 2018-06-11 2024-02-20 Meta Platforms Technologies, Llc Digital pixel with extended dynamic range
US11089241B2 (en) 2018-06-11 2021-08-10 Facebook Technologies, Llc Pixel cell with multiple photodiodes
US11089210B2 (en) 2018-06-11 2021-08-10 Facebook Technologies, Llc Configurable image sensor
US11463636B2 (en) 2018-06-27 2022-10-04 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
US10897586B2 (en) 2018-06-28 2021-01-19 Facebook Technologies, Llc Global shutter image sensor
US10931884B2 (en) 2018-08-20 2021-02-23 Facebook Technologies, Llc Pixel sensor having adaptive exposure time
US11956413B2 (en) 2018-08-27 2024-04-09 Meta Platforms Technologies, Llc Pixel sensor having multiple photodiodes and shared comparator
JP2020065231A (ja) * 2018-10-19 2020-04-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
US11595602B2 (en) 2018-11-05 2023-02-28 Meta Platforms Technologies, Llc Image sensor post processing
US11102430B2 (en) 2018-12-10 2021-08-24 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
US11218660B1 (en) 2019-03-26 2022-01-04 Facebook Technologies, Llc Pixel sensor having shared readout structure
US11943561B2 (en) 2019-06-13 2024-03-26 Meta Platforms Technologies, Llc Non-linear quantization at pixel sensor
KR102005898B1 (ko) * 2019-07-05 2019-07-31 한화시스템 주식회사 신호 처리 장치
KR102005899B1 (ko) * 2019-07-05 2019-07-31 한화시스템 주식회사 신호 처리 장치
US11936998B1 (en) 2019-10-17 2024-03-19 Meta Platforms Technologies, Llc Digital pixel sensor having extended dynamic range
US11902685B1 (en) 2020-04-28 2024-02-13 Meta Platforms Technologies, Llc Pixel sensor having hierarchical memory
US11910114B2 (en) 2020-07-17 2024-02-20 Meta Platforms Technologies, Llc Multi-mode image sensor
US11956560B2 (en) 2020-10-09 2024-04-09 Meta Platforms Technologies, Llc Digital pixel sensor having reduced quantization operation
US12022218B2 (en) 2020-12-29 2024-06-25 Meta Platforms Technologies, Llc Digital image sensor using a single-input comparator based quantizer
KR20230011089A (ko) 2021-07-13 2023-01-20 삼성전자주식회사 복수 회 픽셀 신호의 샘플링을 수행하는 이미지 센서 및 이의 동작 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120006974A1 (en) * 2010-07-08 2012-01-12 Kabushiki Kaisha Toshiba Solid-state imaging device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1298800A1 (en) * 2001-09-28 2003-04-02 STMicroelectronics Limited Ramp generator
KR100660858B1 (ko) 2005-01-28 2006-12-26 삼성전자주식회사 선 블랙 현상을 방지하는 시모스 이미지 센서의 칼럼 ａｄｃ
KR101724092B1 (ko) * 2010-12-23 2017-04-07 삼성전자주식회사 램프신호 발생기, 이를 구비한 ａ/ｄ 컨버터 및 이미지 센서
US8441387B2 (en) * 2011-01-31 2013-05-14 SK Hynix Inc. Continuous ramp generator design and its calibration for CMOS image sensors using single-ramp ADCs
KR102431248B1 (ko) 2016-01-29 2022-08-11 에스케이하이닉스 주식회사 아날로그-디지털 변환 장치 및 그 방법과 그에 따른 씨모스 이미지 센서

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120006974A1 (en) * 2010-07-08 2012-01-12 Kabushiki Kaisha Toshiba Solid-state imaging device

Also Published As

Publication number Publication date
US9948316B1 (en) 2018-04-17
KR20180072134A (ko) 2018-06-29

Similar Documents

Publication Publication Date Title
KR102694967B1 (ko) 아날로그-디지털 변환 장치 및 그에 따른 씨모스 이미지 센서
US9571777B2 (en) Analog/digital converter and solid-state imaging device
US10965897B2 (en) Comparison device and CMOS image sensor including the same
US9584749B2 (en) Imaging element, control method, and imaging apparatus
US9374097B2 (en) Data processor, solid-state imaging device, imaging device, and electronic apparatus
US9800257B2 (en) Photoelectric conversion apparatus and image capturing system
US9848150B2 (en) Image pickup apparatus comprising A/D converter with offset and gain correction based on amplitude of input signal
US10340936B2 (en) Analog-to-digital conversion and method of analog-to-digital conversion
US10097781B2 (en) Analog-to-digital converter and operating method thereof
US10348323B2 (en) Analog-to-digital conversion and method of analog-to-digital conversion
US9826186B2 (en) Imaging apparatus and imaging system
KR101996491B1 (ko) 이중 데이터 레이트 카운터 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서
KR20120062383A (ko) 이미지 센서 및 이미지 센서를 포함하는 카메라 시스템
KR20130106221A (ko) 이미지 센서
KR102431248B1 (ko) 아날로그-디지털 변환 장치 및 그 방법과 그에 따른 씨모스 이미지 센서
US9448109B2 (en) Analog-to-digital conversion circuit, imaging apparatus and imaging system
US10057517B2 (en) Analog-digital converting device and method, and image sensor including the same
KR102514432B1 (ko) 비교 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
KR102003909B1 (ko) 픽셀 신호 처리 장치 및 그를 이용한 씨모스 이미지 센서
US9900013B2 (en) Counting apparatus and image sensor including the same
KR102332942B1 (ko) 전력 소모 감소를 위한 카운팅 장치 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서
KR20130032456A (ko) 이미지 센싱장치 및 그 구동방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20161221

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20211213

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20161221

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230801

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20240221

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20230801

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0701 Decision of registration after re-examination

Patent event date: 20240528

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20240520

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20240221

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20230925

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
PG1601 Publication of registration