[go: up one dir, main page]

KR102690617B1 - Ultrasonic sensor and display device - Google Patents

Ultrasonic sensor and display device Download PDF

Info

Publication number
KR102690617B1
KR102690617B1 KR1020190039822A KR20190039822A KR102690617B1 KR 102690617 B1 KR102690617 B1 KR 102690617B1 KR 1020190039822 A KR1020190039822 A KR 1020190039822A KR 20190039822 A KR20190039822 A KR 20190039822A KR 102690617 B1 KR102690617 B1 KR 102690617B1
Authority
KR
South Korea
Prior art keywords
disposed
hole
thin film
holes
ultrasonic sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190039822A
Other languages
Korean (ko)
Other versions
KR20200117554A (en
Inventor
문태웅
김성구
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190039822A priority Critical patent/KR102690617B1/en
Publication of KR20200117554A publication Critical patent/KR20200117554A/en
Application granted granted Critical
Publication of KR102690617B1 publication Critical patent/KR102690617B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/043Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using propagating acoustic waves
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412Digitisers structurally integrated in a display
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06VIMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12Fingerprints or palmprints
    • G06V40/13Sensors therefor
    • G06V40/1306Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • H01L27/1214
    • H01L29/786
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Multimedia (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 실시예들은, 초음파 센서와 디스플레이 장치에 관한 것으로서, 초음파 센서의 박막 트랜지스터 어레이에 포함된 평탄화층에 하나 이상의 홀이 배치되고 홀이 배치된 영역에서 압전 물질의 하부 전극이 홀의 바닥 면과 이격되어 배치될 수 있다. 따라서, 압전 물질의 원활한 변형이 가능하도록 하는 공간을 확보해줌으로써 초음파 센서의 성능을 향상시키고, 평탄화층에 배치된 홀의 개수, 크기 등을 조절하여 초음파 센서의 성능을 더욱 향상시키거나 다양한 센싱 기능을 제공할 수 있도록 한다.Embodiments of the present invention relate to an ultrasonic sensor and a display device, wherein one or more holes are disposed in a planarization layer included in a thin film transistor array of the ultrasonic sensor, and in the area where the holes are disposed, the lower electrode of the piezoelectric material is connected to the bottom surface of the hole. Can be placed spaced apart. Therefore, the performance of the ultrasonic sensor is improved by securing a space that allows smooth deformation of the piezoelectric material, and the performance of the ultrasonic sensor is further improved by adjusting the number and size of holes placed in the planarization layer or various sensing functions. Be able to provide it.

Figure R1020190039822
Figure R1020190039822

Description

초음파 센서 및 디스플레이 장치{ULTRASONIC SENSOR AND DISPLAY DEVICE}Ultrasonic sensor and display device {ULTRASONIC SENSOR AND DISPLAY DEVICE}

본 발명의 실시예들은, 초음파 센서와 디스플레이 장치에 관한 것이다.Embodiments of the present invention relate to an ultrasonic sensor and a display device.

정보화 사회가 발전함에 따라, 화상을 표시하는 디스플레이 장치에 대한 요구가 증가하고 있으며, 액정 디스플레이 장치, 유기발광 디스플레이 장치 등과 같은 다양한 유형의 디스플레이 장치가 활용되고 있다.As the information society develops, the demand for display devices that display images is increasing, and various types of display devices such as liquid crystal display devices and organic light emitting display devices are being utilized.

이러한 디스플레이 장치는, 사용자에게 보다 다양한 기능을 제공하기 위하여, 디스플레이 패널에 대한 사용자의 터치를 인식하거나, 디스플레이 패널에 접촉되거나 근접한 생체 정보(예: 지문) 또는 제스처 등을 인식하고 인식된 정보를 기반으로 입력 처리를 수행하는 기능을 제공하고 있다.In order to provide more diverse functions to users, these display devices recognize the user's touch on the display panel, biometric information (e.g. fingerprint) or gestures in contact with or close to the display panel, and based on the recognized information. It provides a function to perform input processing.

이러한 생체 정보 등의 인식을 위해, 일 예로, 광 센서 등을 이용할 수 있으나, 디스플레이 패널의 베젤 영역에 광 센서가 배치될 경우 액티브 영역이 좁아지는 문제점이 존재한다. 또한, 액티브 영역 내에 광 센서를 배치할 경우, 디스플레이 구동에 영향을 주거나 센싱의 정확도가 낮아질 수 있는 문제점이 존재한다.To recognize biometric information, for example, an optical sensor can be used. However, when the optical sensor is placed in the bezel area of the display panel, there is a problem in that the active area is narrowed. Additionally, when an optical sensor is placed in an active area, there is a problem that it may affect display operation or reduce sensing accuracy.

따라서, 디스플레이 패널의 액티브 영역의 감소를 방지하면서 디스플레이 패널에 대한 생체 정보 센싱의 정확도를 향상시킬 수 있는 방안이 요구된다.Therefore, there is a need for a method that can improve the accuracy of sensing biometric information on a display panel while preventing a decrease in the active area of the display panel.

본 발명의 실시예들의 목적은, 디스플레이 패널의 액티브 영역에서 디스플레이 패널에 접촉된 생체 정보를 인식할 수 있도록 하는 초음파 센서와 초음파 센서를 포함하는 디스플레이 장치를 제공하는 데 있다.The purpose of embodiments of the present invention is to provide an ultrasonic sensor capable of recognizing biometric information touched on the display panel in an active area of the display panel and a display device including the ultrasonic sensor.

본 발명의 실시예들의 목적은, 초음파 센서의 픽셀에서 발생되는 초음파의 세기를 증가시키고, 센싱 감도를 향상시킬 수 있는 구조를 갖는 초음파 센서를 제공하는 데 있다.The purpose of embodiments of the present invention is to provide an ultrasonic sensor having a structure that can increase the intensity of ultrasonic waves generated from a pixel of the ultrasonic sensor and improve sensing sensitivity.

본 발명의 실시예들의 목적은, 디스플레이 패널에 접촉된 생체 정보와 디스플레이 패널과 근접한 위치에서 수행되는 제스처를 모두 인식할 수 있도록 하는 초음파 센서와 초음파 센서를 포함하는 디스플레이 장치를 제공하는 데 있다.The purpose of embodiments of the present invention is to provide an ultrasonic sensor that can recognize both biometric information touched on a display panel and a gesture performed at a location close to the display panel and a display device including the ultrasonic sensor.

일 측면에서, 본 발명의 실시예들은, 다수의 스캔 라인, 다수의 센싱 라인 및 다수의 픽셀을 포함하는 초음파 센서를 제공한다.In one aspect, embodiments of the present invention provide an ultrasonic sensor including multiple scan lines, multiple sensing lines, and multiple pixels.

이러한 초음파 센서에서, 다수의 픽셀 각각은, 복수의 박막 트랜지스터와, 복수의 박막 트랜지스터 상에 배치된 평탄화층과, 평탄화층 상의 적어도 일부 영역에 배치되고 복수의 박막 트랜지스터 중 적어도 하나의 박막 트랜지스터와 전기적으로 연결된 연결 전극과, 연결 전극 상에 배치된 픽셀 전극과, 픽셀 전극 상에 배치된 압전 물질과, 압전 물질 상에 배치된 공통 전극을 포함할 수 있다.In this ultrasonic sensor, each of the plurality of pixels includes a plurality of thin film transistors, a planarization layer disposed on the plurality of thin film transistors, and an electrical connection disposed in at least a portion of the planarization layer and at least one thin film transistor among the plurality of thin film transistors. It may include a connected connection electrode, a pixel electrode disposed on the connection electrode, a piezoelectric material disposed on the pixel electrode, and a common electrode disposed on the piezoelectric material.

여기서, 평탄화층은 하나 이상의 홀을 포함하고, 하나 이상의 홀 중 적어도 하나의 홀이 배치된 영역에서 픽셀 전극은 홀의 바닥 면과 이격되어 배치될 수 있다.Here, the planarization layer includes one or more holes, and the pixel electrode may be disposed to be spaced apart from the bottom surface of the hole in an area where at least one of the one or more holes is disposed.

이때, 평탄화층에 포함된 하나 이상의 홀 중 적어도 하나의 홀에서 연결 전극이 박막 트랜지스터와 전기적으로 연결될 수 있다.At this time, the connection electrode may be electrically connected to the thin film transistor in at least one hole among the one or more holes included in the planarization layer.

또는, 평탄화층에 포함된 하나 이상의 홀 중 적어도 하나의 홀은 복수의 박막 트랜지스터가 배치된 영역을 제외한 영역과 대응되는 영역에 위치할 수 있다.Alternatively, at least one hole among one or more holes included in the planarization layer may be located in an area corresponding to an area excluding an area where a plurality of thin film transistors are disposed.

또는, 평탄화층에 포함된 하나 이상의 홀 중 적어도 하나의 홀은 스캔 라인이 배치된 방향을 따라 인접한 복수의 픽셀에 배치될 수도 있다.Alternatively, at least one hole among one or more holes included in the planarization layer may be disposed in a plurality of adjacent pixels along the direction in which the scan line is disposed.

또한, 평탄화층에 포함된 하나 이상의 홀이 복수인 경우, 복수의 홀 각각의 크기는 일정할 수도 있고, 상이할 수도 있다.Additionally, when there are more than one hole included in the planarization layer, the size of each of the plurality of holes may be constant or different.

다른 측면에서, 본 발명의 실시예들은, 디스플레이 패널을 포함하고, 디스플레이 패널에 내장되거나 디스플레이 패널의 적어도 일면에 전술한 초음파 센서가 배치된 디스플레이 장치를 제공한다.In another aspect, embodiments of the present invention provide a display device that includes a display panel and the above-described ultrasonic sensor is embedded in the display panel or disposed on at least one surface of the display panel.

본 발명의 실시예들에 의하면, 초음파 센서의 박막 트랜지스터 어레이에 포함된 평탄화층에 홀을 배치하고 픽셀 전극이 홀의 바닥 면과 이격되도록 함으로써, 픽셀 전극 상에 배치된 압전 물질의 변형이 원활해지도록 하여 초음파 센서의 센싱 성능을 향상시킬 수 있도록 한다.According to embodiments of the present invention, a hole is disposed in the planarization layer included in the thin film transistor array of an ultrasonic sensor and the pixel electrode is spaced apart from the bottom surface of the hole, so that the deformation of the piezoelectric material disposed on the pixel electrode is smooth. This allows the sensing performance of the ultrasonic sensor to be improved.

본 발명의 실시예들에 의하면, 픽셀 내에서 박막 트랜지스터 등이 배치되지 않는 영역에 홀을 배치함으로써, 홀의 크기를 증가시켜 초음파 센서의 센싱 성능을 더욱 향상시킬 수 있도록 한다.According to embodiments of the present invention, by placing a hole in an area in a pixel where a thin film transistor, etc. are not placed, the size of the hole can be increased to further improve the sensing performance of the ultrasonic sensor.

또한, 픽셀 내에 크기가 상이한 복수의 홀을 배치함으로써, 고주파를 이용한 센싱(예: 지문 센싱)과 저주파를 이용한 센싱(예: 제스처 센싱)을 모두 수행할 수 있도록 한다.In addition, by arranging a plurality of holes of different sizes within a pixel, it is possible to perform both sensing using high frequencies (eg, fingerprint sensing) and sensing using low frequencies (eg, gesture sensing).

도 1은 본 발명의 실시예들에 따른 디스플레이 장치에 초음파 센서가 배치된 구조의 예시를 나타낸 도면이다.
도 2는 본 발명의 실시예들에 따른 초음파 센서의 픽셀 어레이의 회로 구조와 구동 방식의 예시를 나타낸 도면이다.
도 3은 본 발명의 실시예들에 따른 초음파 센서의 박막 트랜지스터 어레이의 평면 구조의 예시를 나타낸 도면이다.
도 4a와 도 4b는 도 3에 도시된 A-A' 부분의 단면 구조의 예시들을 나타낸 도면이다.
도 5는 본 발명의 실시예들에 따른 초음파 센서의 박막 트랜지스터 어레이의 평면 구조의 다른 예시를 나타낸 도면이다.
도 6은 도 5에 도시된 B-B' 부분의 단면 구조의 예시를 나타낸 도면이다.
도 7은 본 발명의 실시예들에 따른 초음파 센서의 박막 트랜지스터 어레이의 평면 구조의 또 다른 예시를 나타낸 도면이다.
도 8은 도 7에 도시된 C-C' 부분의 단면 구조의 예시를 나타낸 도면이다.
도 9는 본 발명의 실시예들에 따른 초음파 센서의 박막 트랜지스터 어레이의 평면 구조의 또 다른 예시를 나타낸 도면이다.
도 10은 도 9에 도시된 D-D' 부분의 단면 구조의 예시를 나타낸 도면이다.
도 11은 본 발명의 실시예들에 따른 초음파 센서의 제작 방식의 예시를 나타낸 도면이다.
도 12는 본 발명의 실시예들에 따른 초음파 센서가 배치된 디스플레이 장치가 초음파 센서를 이용하여 수행하는 센싱의 예시를 나타낸 도면이다.
Figure 1 is a diagram showing an example of a structure in which an ultrasonic sensor is disposed in a display device according to embodiments of the present invention.
Figure 2 is a diagram showing an example of a circuit structure and driving method of a pixel array of an ultrasonic sensor according to embodiments of the present invention.
Figure 3 is a diagram showing an example of a planar structure of a thin film transistor array of an ultrasonic sensor according to embodiments of the present invention.
Figures 4a and 4b are diagrams showing examples of the cross-sectional structure of portion AA' shown in Figure 3.
Figure 5 is a diagram showing another example of a planar structure of a thin film transistor array of an ultrasonic sensor according to embodiments of the present invention.
FIG. 6 is a diagram showing an example of the cross-sectional structure of portion BB′ shown in FIG. 5.
Figure 7 is a diagram showing another example of a planar structure of a thin film transistor array of an ultrasonic sensor according to embodiments of the present invention.
FIG. 8 is a diagram showing an example of the cross-sectional structure of the CC' portion shown in FIG. 7.
Figure 9 is a diagram showing another example of a planar structure of a thin film transistor array of an ultrasonic sensor according to embodiments of the present invention.
FIG. 10 is a diagram showing an example of the cross-sectional structure of portion DD' shown in FIG. 9.
Figure 11 is a diagram showing an example of a method of manufacturing an ultrasonic sensor according to embodiments of the present invention.
FIG. 12 is a diagram illustrating an example of sensing performed by a display device equipped with an ultrasonic sensor according to embodiments of the present invention using an ultrasonic sensor.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.Hereinafter, some embodiments of the present invention will be described in detail with reference to the exemplary drawings. In adding reference numerals to components in each drawing, identical components may have the same reference numerals as much as possible even if they are shown in different drawings. Additionally, when describing the present invention, if it is determined that a detailed description of a related known configuration or function may obscure the gist of the present invention, the detailed description may be omitted. When “comprises,” “has,” “consists of,” etc. mentioned in the specification are used, other parts may be added unless “only” is used. When a component is expressed in the singular, it can also include the plural, unless specifically stated otherwise.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. Additionally, when describing the components of the present invention, terms such as first, second, A, B, (a), and (b) may be used. These terms are only used to distinguish the component from other components, and the nature, sequence, order, or number of the components are not limited by the term.

구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다.In the description of the positional relationship of components, when two or more components are described as being “connected,” “coupled,” or “connected,” the two or more components are directly “connected,” “coupled,” or “connected.” ", but it should be understood that two or more components and other components may be further "interposed" and "connected," "combined," or "connected." Here, other components may be included in one or more of two or more components that are “connected,” “coupled,” or “connected” to each other.

구성 요소들의 시간 관계 또는 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the description of the time relationship or flow relationship of components, for example, the temporal relationship or flow relationship is expressed as "after", "after", "after", "before", etc. Where described, non-contiguous cases may be included unless “immediately” or “directly” is used.

한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.Meanwhile, when a numerical value or corresponding information (e.g., level, etc.) for a component is mentioned, even if there is no separate explicit description, the numerical value or corresponding information is related to various factors (e.g., process factors, internal or external shocks, It can be interpreted as including the error range that may occur due to noise, etc.).

도 1은 본 발명의 실시예들에 따른 디스플레이 장치에 초음파 센서(200)가 배치된 구조의 예시를 나타낸 도면이다.Figure 1 is a diagram showing an example of a structure in which an ultrasonic sensor 200 is disposed in a display device according to embodiments of the present invention.

도 1을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치는, 다수의 게이트 라인, 다수의 데이터 라인 및 다수의 서브픽셀이 배치된 디스플레이 패널(110)과, 디스플레이 패널(110)에 배치된 신호 라인이나 전압 라인을 구동하기 위한 각종 구동 회로를 포함할 수 있다.Referring to FIG. 1, a display device according to embodiments of the present invention includes a display panel 110 on which a plurality of gate lines, a plurality of data lines, and a plurality of subpixels are arranged, and a display panel 110 arranged on the display panel 110. It may include various driving circuits for driving signal lines or voltage lines.

이러한 디스플레이 장치의 적어도 일면에는, 디스플레이 패널(110)에 접촉되거나 근접한 생체 정보(예: 지문) 또는 제스처 등을 센싱하기 위한 초음파 센서(200) 또는 초음파 센싱 장치가 배치될 수 있다.An ultrasonic sensor 200 or an ultrasonic sensing device for sensing biometric information (eg, fingerprints) or gestures that are in contact with or close to the display panel 110 may be disposed on at least one surface of such a display device.

또는, 경우에 따라, 이러한 초음파 센서(200)는, 디스플레이 장치의 내부에 내장된 형태로 배치될 수도 있다.Alternatively, in some cases, the ultrasonic sensor 200 may be placed inside the display device.

초음파 센서(200)가 디스플레이 장치의 일면에 배치되는 경우, 일 예로, 디스플레이 패널(110)에서 영상이 표시되는 면 상에 커버 글래스(120)가 배치될 수 있다. 그리고, 디스플레이 패널(110)에서 영상이 표시되는 면의 반대편에 초음파 센서(200)가 배치될 수 있다. 즉, 초음파 센서(200)는, 디스플레이 패널(110)에서 커버 글래스(120)가 배치된 면의 반대 면에 배치될 수 있다.When the ultrasonic sensor 200 is disposed on one side of the display device, for example, the cover glass 120 may be disposed on the side of the display panel 110 where an image is displayed. Additionally, the ultrasonic sensor 200 may be placed on the opposite side of the display panel 110 where the image is displayed. That is, the ultrasonic sensor 200 may be disposed on a side of the display panel 110 opposite to the side where the cover glass 120 is disposed.

이러한 초음파 센서(200)는, 접착부(300)를 통해 디스플레이 패널(110)과 합착될 수 있다. 그리고, 접착부(300)는, 일 예로, 레진으로 구성될 수 있다.This ultrasonic sensor 200 can be bonded to the display panel 110 through the adhesive portion 300. And, the adhesive portion 300 may be made of resin, for example.

초음파 센서(200)는, 초음파를 발생시키고 디스플레이 패널(110) 상에 배치된 커버 글래스(120)에 접촉된 지문에 반사되는 초음파를 센싱하여 커버 글래스(120)에 접촉된 지문을 인식할 수 있다. 초음파 센서(200)가 디스플레이 패널(110)에서 영상이 표시되는 면의 반대면에 배치되어 센싱을 수행함으로써, 영상이 표시되는 영역을 감소시키지 않으면서 지문 인식이 가능하도록 할 수 있다.The ultrasonic sensor 200 generates ultrasonic waves and senses the ultrasonic waves reflected by the fingerprint in contact with the cover glass 120 disposed on the display panel 110, thereby recognizing the fingerprint in contact with the cover glass 120. . The ultrasonic sensor 200 is disposed on the opposite side of the display panel 110 to the side where the image is displayed to perform sensing, thereby enabling fingerprint recognition without reducing the area where the image is displayed.

구체적으로, 초음파 센서(200)에서 발생된 초음파가 지문의 골(Valley) 부분에 도달하면, 사람의 피부와 커버 글래스(120) 사이에 존재하는 공기에 닿게 된다. 여기서, 커버 글래스(120)와 공기의 음향 임피던스 값의 차이로 인해 공기에 닿은 대부분의 초음파가 반사되게 된다.Specifically, when the ultrasonic waves generated from the ultrasonic sensor 200 reach the valley portion of the fingerprint, they reach the air existing between the human skin and the cover glass 120. Here, most of the ultrasonic waves hitting the air are reflected due to the difference in acoustic impedance values between the cover glass 120 and the air.

그리고, 초음파 센서(200)에서 발생된 초음파가 지문의 마루(Ridge) 부분에 도달하면, 커버 글래스(120)에 접촉된 사람의 피부에 닿게 된다. 여기서, 초음파의 일부가 반사될 수 있으나, 대부분의 초음파는 피부 안에 전달되어 피부 안쪽에서 반사되게 된다.And, when the ultrasonic waves generated from the ultrasonic sensor 200 reach the ridge portion of the fingerprint, they come into contact with the person's skin in contact with the cover glass 120. Here, some of the ultrasound may be reflected, but most of the ultrasound is transmitted inside the skin and reflected from inside the skin.

따라서, 지문의 골 부분과 마루 부분에 도달하여 반사되는 초음파의 세기와 시기 등에 기초하여, 지문의 골 부분과 마루 부분을 구분하고 지문을 센싱할 수 있다.Therefore, based on the intensity and timing of ultrasonic waves that reach and reflect the valleys and ridges of the fingerprint, the valleys and ridges of the fingerprint can be distinguished and the fingerprint can be sensed.

이와 같이, 초음파 센서(200)는, 피부의 안쪽까지 센싱하는 방식이므로, 피부 표면의 오염이나 상태에 민감하지 않으며 보안이 우수한 이점을 제공한다. 또한, 디스플레이 패널(110)에서 영상이 표시되는 영역을 감소시키지 않으면서 지문을 센싱할 수 있도록 하여, 디스플레이 장치가 센싱된 지문을 이용한 입력 처리를 수행할 수 있도록 한다.In this way, since the ultrasonic sensor 200 senses even the inside of the skin, it is not sensitive to contamination or condition of the skin surface and provides the advantage of excellent security. In addition, it is possible to sense a fingerprint without reducing the area where the image is displayed on the display panel 110, so that the display device can perform input processing using the sensed fingerprint.

이러한 초음파 센서(200)는, 초음파 발생을 위한 물질과, 초음파 발생 및 센싱을 위한 여러 회로 소자를 포함할 수 있다.This ultrasonic sensor 200 may include a material for generating ultrasonic waves and several circuit elements for generating and sensing ultrasonic waves.

일 예로, 초음파 센서(200)는, 기판(210)과, 기판(210)에 배치된 박막 트랜지스터 어레이(220), 제1 패드부(231), 제2 패드부(232)를 포함할 수 있다. 그리고, 박막 트랜지스터 어레이(220)는, 각각의 픽셀에 배치된 픽셀 전극(PXL)을 포함할 수 있으며, 박막 트랜지스터 어레이(220)에 압전 물질(240)과 공통 전극(COM)이 순차적으로 배치될 수 있다.As an example, the ultrasonic sensor 200 may include a substrate 210, a thin film transistor array 220, a first pad portion 231, and a second pad portion 232 disposed on the substrate 210. . In addition, the thin film transistor array 220 may include a pixel electrode (PXL) disposed in each pixel, and the piezoelectric material 240 and the common electrode (COM) may be sequentially disposed in the thin film transistor array 220. You can.

압전 물질(240)은, 일 예로, PZT, ZnO, 페로브스카이트 등의 물질일 수 있으나, 이에 한정되지 아니한다.The piezoelectric material 240 may be, for example, a material such as PZT, ZnO, or perovskite, but is not limited thereto.

공통 전극(COM)은, 접착층(250)을 통해 반사층(260)과 접착될 수 있으며, 반사층(260)에 커버층(270)이 배치될 수 있다.The common electrode COM may be adhered to the reflective layer 260 through the adhesive layer 250, and the cover layer 270 may be disposed on the reflective layer 260.

박막 트랜지스터 어레이(220)와 공통 전극(COM) 등으로 신호, 전압 등을 공급하는 컨트롤러(400)는, 연성 인쇄 회로(290)와 본딩부(280)를 통해 기판(210)에 배치된 제2 패드부(232)와 전기적으로 연결될 수 있다.The controller 400, which supplies signals, voltage, etc. to the thin film transistor array 220 and the common electrode (COM), is a second circuit disposed on the substrate 210 through the flexible printed circuit 290 and the bonding portion 280. It may be electrically connected to the pad portion 232.

박막 트랜지스터 어레이(220)에는, 초음파를 발생시키는 구동과 지문에 반사되는 초음파의 센싱을 위한 트랜지스터와, 픽셀 전극(PXL) 등이 배치될 수 있다.In the thin film transistor array 220, a transistor for driving to generate ultrasonic waves and sensing ultrasonic waves reflected by a fingerprint, a pixel electrode (PXL), etc. may be disposed.

박막 트랜지스터 어레이(220)에 배치된 픽셀 전극(PXL)은, 공통 전극(COM)과 캐패시터(C)를 형성할 수 있다.The pixel electrode (PXL) disposed on the thin film transistor array 220 may form a common electrode (COM) and a capacitor (C).

그리고, 박막 트랜지스터 어레이(220)에 배치된 픽셀 전극(PXL)과 공통 전극(COM)에 인가되는 전압에 의해 압전 물질(240)을 진동시켜 초음파를 발생시킬 수 있다.Additionally, the piezoelectric material 240 may be vibrated by a voltage applied to the pixel electrode (PXL) and the common electrode (COM) disposed on the thin film transistor array 220 to generate ultrasonic waves.

이러한 픽셀 전극(PXL)을 포함하는 박막 트랜지스터 어레이(220)와, 압전 물질(240) 및 공통 전극(COM)은 회로적으로 픽셀 어레이로 볼 수도 있다.The thin film transistor array 220 including the pixel electrode (PXL), the piezoelectric material 240, and the common electrode (COM) may be viewed as a pixel array in a circuit manner.

공통 전극(COM)은, 일 예로, 은 잉크를 코팅하는 방식을 통해 배치될 수 있으며, 경우에 따라, 압전 물질(240) 전체를 덮는 형태로 배치되거나, 일정한 패턴으로 배치될 수도 있다.The common electrode COM may be disposed, for example, by coating silver ink, and in some cases, may be disposed to cover the entire piezoelectric material 240 or may be disposed in a certain pattern.

반사층(260)은, 일 예로, 구리로 구성될 수 있으며, 지문에서 반사되어 돌아오는 초음파를 박막 트랜지스터 어레이(220)로 반사시켜주는 기능을 할 수 있다.The reflective layer 260 may be made of copper, for example, and may function to reflect ultrasonic waves reflected from the fingerprint back to the thin film transistor array 220.

커버층(270)은, 일 예로, 폴리이미드로 구성될 수 있으며, 초음파 센서(200)의 픽셀 어레이와 반사층(260) 등을 캡핑하는 기능을 제공할 수 있다.The cover layer 270 may be made of polyimide, for example, and may provide a function of capping the pixel array and the reflective layer 260 of the ultrasonic sensor 200.

픽셀 어레이를 구동하기 위한 신호와 전압은, 컨트롤러(400)로부터 공급될 수 있다. 또는, 경우에 따라, 고전압이 요구되지 않는 신호 등은 디스플레이 패널(110)의 구동을 위해 배치된 구동 회로로부터 공급될 수도 있다.Signals and voltages for driving the pixel array may be supplied from the controller 400. Alternatively, in some cases, signals that do not require high voltage may be supplied from a driving circuit arranged to drive the display panel 110.

도 2는 본 발명의 실시예들에 따른 초음파 센서(200)의 픽셀 어레이의 회로 구조와 구동 방식의 예시를 나타낸 도면이다.FIG. 2 is a diagram illustrating an example of the circuit structure and driving method of the pixel array of the ultrasonic sensor 200 according to embodiments of the present invention.

도 2를 참조하면, 초음파 센서(200)의 픽셀 어레이에는, 다수의 스캔 라인(SCL)과 다수의 센싱 라인(SSL)이 배치될 수 있다. 스캔 라인(SCL)과 센싱 라인(SSL)은 서로 교차하며 배치될 수 있으며, 스캔 라인(SCL)과 센싱 라인(SSL)의 교차에 의해 정의되는 영역에 다수의 픽셀이 배치될 수 있다.Referring to FIG. 2, a plurality of scan lines (SCL) and a plurality of sensing lines (SSL) may be disposed in the pixel array of the ultrasonic sensor 200. The scan line (SCL) and the sensing line (SSL) may be arranged to intersect each other, and a plurality of pixels may be arranged in an area defined by the intersection of the scan line (SCL) and the sensing line (SSL).

또한, 픽셀 어레이에는, 픽셀의 초음파 발생 및 센싱을 위한 구동 전압(DV), 센싱 전압(SV) 등을 공급하기 위한 전압 라인이 배치될 수 있다.Additionally, a voltage line may be disposed in the pixel array to supply a driving voltage (DV), a sensing voltage (SV), etc. for generating and sensing ultrasonic waves of the pixel.

그리고, 초음파 센서(200)는, 픽셀 어레이에 배치된 다수의 스캔 라인(SCL)을 구동하는 회로와, 다수의 센싱 라인(SSL)을 통해 센싱 신호를 검출하는 회로 등을 포함할 수 있다.Additionally, the ultrasonic sensor 200 may include a circuit that drives a plurality of scan lines (SCL) arranged in a pixel array and a circuit that detects a sensing signal through a plurality of sensing lines (SSL).

각각의 픽셀에는, 초음파 발생 및 센싱을 위한 여러 회로 소자가 배치될 수 있다.In each pixel, several circuit elements for generating and sensing ultrasonic waves may be disposed.

일 예로, 각각의 픽셀에는, 스캔 라인(SCL)에 인가되는 스캔 신호(SCO)에 의해 제어되는 제1 트랜지스터(T1)와 제2 트랜지스터(T2), 센싱 노드(Ns)의 전압에 의해 제어되는 제3 트랜지스터(T3)와, 하나의 캐패시터(C)가 배치될 수 있다.As an example, each pixel has a first transistor (T1) and a second transistor (T2) controlled by the scan signal (SCO) applied to the scan line (SCL), and a voltage of the sensing node (Ns). A third transistor (T3) and one capacitor (C) may be disposed.

여기서, 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 모두 N 타입인 경우를 예시로 나타내고 있으나, 경우에 따라, 모두 P 타입으로 구현될 수도 있다. 또는, 제1 트랜지스터(T1)와 제2 트랜지스터(T2)만 동일한 타입으로 구현되고, 제3 트랜지스터(T3)는 다른 타입으로 구현될 수도 있다.Here, the first transistor (T1), the second transistor (T2), and the third transistor (T3) are all N-type as an example, but in some cases, they may all be implemented as P-type. Alternatively, only the first transistor T1 and the second transistor T2 may be implemented as the same type, and the third transistor T3 may be implemented as a different type.

제1 트랜지스터(T1)는, 스캔 라인(SCL)에 인가되는 스캔 신호(SCO)에 의해 제어되며, 제1 구동 전압 라인(DVL1)과 센싱 노드(Ns) 사이에 전기적으로 연결될 수 있다.The first transistor T1 is controlled by the scan signal SCO applied to the scan line SCL, and may be electrically connected between the first driving voltage line DVL1 and the sensing node Ns.

여기서, 제1 구동 전압 라인(DVL1)은, 초음파 발생을 위한 제1 구동 전압(DV1)을 픽셀로 공급할 수 있다. 이러한 제1 구동 전압(DV1)은, 높은 전압 레벨을 갖는 펄스 형태의 교류 전압일 수 있으며, 일 예로, +100V에서 -100V로 스윙하는 교류 전압일 수 있다.Here, the first driving voltage line DVL1 may supply the first driving voltage DV1 for ultrasonic generation to the pixel. This first driving voltage DV1 may be an alternating current voltage in the form of a pulse having a high voltage level. For example, it may be an alternating voltage swinging from +100V to -100V.

제2 트랜지스터(T2)는, 스캔 라인(SCL)에 인가되는 스캔 신호(SCO)에 의해 제어되며, 센싱 라인(SSL)과 제3 트랜지스터(T3) 사이에 전기적으로 연결될 수 있다.The second transistor T2 is controlled by the scan signal SCO applied to the scan line SCL, and may be electrically connected between the sensing line SSL and the third transistor T3.

이때, 제2 트랜지스터(T2)는, 인접한 픽셀에 배치된 제1 트랜지스터(T1)를 구동하는 스캔 라인(SCL)과 동일한 스캔 라인(SCL)에 의해 구동될 수 있다.At this time, the second transistor T2 may be driven by the same scan line SCL as the scan line SCL that drives the first transistor T1 disposed in an adjacent pixel.

즉, 도 2에 도시된 예시와 같이, A열의 픽셀에 배치된 제1 트랜지스터(T1)와 B열의 픽셀에 배치된 제2 트랜지스터(T2)가 동일한 제n 스캔 라인(SCL(n))에 연결되어 제n 스캔 라인(SCL(n))으로 인가되는 제n 스캔 신호(SCO(n))에 의해 동시에 구동될 수 있다.That is, as an example shown in FIG. 2, the first transistor T1 disposed in a pixel in column A and the second transistor T2 disposed in a pixel in column B are connected to the same nth scan line (SCL(n)). and can be simultaneously driven by the nth scan signal (SCO(n)) applied to the nth scan line (SCL(n)).

제3 트랜지스터(T3)는, 센싱 노드(Ns)의 전압 레벨에 따라 제어되며, 센싱 전압 라인(SVL)과 제2 트랜지스터(T2) 사이에 전기적으로 연결될 수 있다.The third transistor T3 is controlled according to the voltage level of the sensing node Ns, and may be electrically connected between the sensing voltage line SVL and the second transistor T2.

그리고, 센싱 전압 라인(SVL)으로 인가되는 센싱 전압(SV)은 정전압일 수 있다.And, the sensing voltage (SV) applied to the sensing voltage line (SVL) may be a constant voltage.

캐패시터(C)는, 센싱 노드(Ns)와 제2 구동 전압 라인(DVL2) 사이에 전기적으로 연결될 수 있다.The capacitor C may be electrically connected between the sensing node Ns and the second driving voltage line DVL2.

즉, 센싱 노드(Ns)에 연결되는 캐패시터(C)의 전극은, 전술한 박막 트랜지스터 어레이(220)에 배치되고 캐패시턴스를 형성하기 위한 픽셀 전극(PXL)일 수 있다. 그리고, 제2 구동 전압 라인(DVL2)에 연결되는 캐패시터(C)의 전극은, 공통 전극(COM)일 수 있다.That is, the electrode of the capacitor C connected to the sensing node Ns may be a pixel electrode PXL disposed on the thin film transistor array 220 and used to form capacitance. And, the electrode of the capacitor C connected to the second driving voltage line DVL2 may be the common electrode COM.

이러한 공통 전극(COM)은, 적어도 둘 이상의 픽셀에 공통적으로 연결되는 전극일 수 있다.This common electrode COM may be an electrode commonly connected to at least two or more pixels.

제2 구동 전압 라인(DVL2)은, 초음파 발생을 위한 제2 구동 전압(DV2)을 픽셀로 공급할 수 있으며, 제2 구동 전압(DV2)은 제1 구동 전압(DV1)의 최대 전압보다 낮은 정전압일 수 있다.The second driving voltage line DVL2 may supply a second driving voltage DV2 for ultrasonic generation to the pixel, and the second driving voltage DV2 may be a constant voltage lower than the maximum voltage of the first driving voltage DV1. You can.

이러한 픽셀 어레이에 배치된 스캔 라인(SCL)으로 스캔 신호(SCO)가 순차적으로 인가되며 초음파 발생과 센싱이 이루어질 수 있다.A scan signal (SCO) is sequentially applied to the scan line (SCL) arranged in this pixel array, and ultrasonic waves can be generated and sensed.

일 예로, 제n 스캔 라인(SCL(n))으로 제1 트랜지스터(T1)를 턴-온 시키는 레벨의 제n 스캔 신호(SCO(n))가 인가되면, A열의 픽셀에 배치된 제1 트랜지스터(T1)가 턴-온 되게 된다.For example, when the nth scan signal (SCO(n)) at a level that turns on the first transistor (T1) is applied to the nth scan line (SCL(n)), the first transistor disposed in the pixel in column A (T1) turns on.

제1 트랜지스터(T1)가 턴-온 되므로, 제1 구동 전압(DV1)이 센싱 노드(Ns)에 인가되게 된다.Since the first transistor T1 is turned on, the first driving voltage DV1 is applied to the sensing node Ns.

캐패시터(C)의 양 전극에 펄스 형태의 고전압과 낮은 정전압이 인가되므로, 캐패시터(C)의 양 전극 사이에 배치된 압전 물질(240)이 진동하여 초음파가 발생될 수 있다.Since a high voltage and a low constant voltage in the form of a pulse are applied to both electrodes of the capacitor C, the piezoelectric material 240 disposed between the two electrodes of the capacitor C may vibrate to generate ultrasonic waves.

즉, 제1 트랜지스터(T1)가 턴-온 되는 A열에 배치된 픽셀에서 초음파가 발생되게 된다.That is, ultrasonic waves are generated from pixels arranged in column A where the first transistor T1 is turned on.

이때, 제n 스캔 라인(SCL(n))으로 제1 트랜지스터(T1)를 턴-온 시키는 레벨의 제n 스캔 신호(SCO(n))가 인가되므로, B열의 픽셀에 배치된 제2 트랜지스터(T2)도 턴-온 되게 된다.At this time, since the nth scan signal (SCO(n)) at a level that turns on the first transistor (T1) is applied to the nth scan line (SCL(n)), the second transistor ( T2) is also turned on.

그리고, B열의 픽셀에 배치된 제1 트랜지스터(T1)는 턴-오프 된 상태에서, 지문에 반사되는 초음파가 B열에 도달하면 B열에 배치된 픽셀의 센싱 노드(Ns)의 전압 레벨이 변동될 수 있다.In addition, when the first transistor T1 disposed in the pixel in column B is turned off, the voltage level of the sensing node Ns of the pixel disposed in column B may change when ultrasonic waves reflected by the fingerprint reach column B. .

즉, 반사되는 초음파에 의해 B열의 픽셀에 배치된 픽셀 전극(PXL)과 공통 전극(COM) 사이에 배치된 압전 물질(240)의 분극 상태가 변경되고, 이로 인해, 픽셀 전극(PXL), 즉, 센싱 노드(Ns)의 전압 레벨이 변동될 수 있다.That is, the polarization state of the piezoelectric material 240 disposed between the pixel electrode (PXL) disposed in the pixel of column B and the common electrode (COM) is changed by the reflected ultrasonic waves, and this causes the pixel electrode (PXL), i.e. , the voltage level of the sensing node (Ns) may change.

B열에 배치된 픽셀의 센싱 노드(Ns)의 전압 레벨이 변동됨에 따라, 제3 트랜지스터(T3)가 턴-온, 턴-오프 될 수 있으며, 제2 트랜지스터(T2)가 턴-온 된 상태이므로 센싱 전압(SV)이 센싱 라인(SSL)을 통해 검출될 수 있다.As the voltage level of the sensing node (Ns) of the pixel arranged in column B changes, the third transistor (T3) can be turned on or off, and the second transistor (T2) is turned on. The sensing voltage (SV) can be detected through the sensing line (SSL).

즉, 제2 트랜지스터(T2)가 턴-온 되는 B열의 픽셀에서 지문에 반사되어 돌아오는 초음파를 센싱할 수 있게 된다.That is, it is possible to sense the ultrasonic waves reflected by the fingerprint and returned from the pixel in column B where the second transistor T2 is turned on.

이와 같이, 인접한 픽셀 열에 배치된 제1 트랜지스터(T1)와 제2 트랜지스터(T2)를 동일한 스캔 라인(SCL)에 의해 구동함으로써, 인접한 픽셀 열에서 초음파 발생과 센싱이 이루어지도록 할 수 있다.In this way, by driving the first transistor T1 and the second transistor T2 arranged in adjacent pixel columns by the same scan line SCL, ultrasonic waves can be generated and sensed in adjacent pixel columns.

또한, 본 발명의 실시예들은, 박막 트랜지스터 어레이(220) 상에 배치되는 압전 물질(240)의 원활한 변형이 이루어질 수 있는 구조를 제공함으로써, 초음파 센서(200)의 센싱 성능을 개선할 수 있는 방안을 제공한다.In addition, embodiments of the present invention provide a structure that allows smooth deformation of the piezoelectric material 240 disposed on the thin film transistor array 220, thereby improving the sensing performance of the ultrasonic sensor 200. provides.

도 3은 본 발명의 실시예들에 따른 초음파 센서(200)의 박막 트랜지스터 어레이(220)의 평면 구조의 예시를 나타낸 도면이다. 그리고, 도 4a와 도 4b는 도 3에 도시된 A-A' 부분의 단면 구조의 예시들을 나타낸 도면으로서, 박막 트랜지스터 어레이(220) 상에 배치되는 압전 물질(240)과 공통 전극(COM)까지 포함하여 나타낸 도면이다.FIG. 3 is a diagram showing an example of a planar structure of the thin film transistor array 220 of the ultrasonic sensor 200 according to embodiments of the present invention. 4A and 4B are diagrams showing examples of the cross-sectional structure of portion A-A' shown in FIG. 3, including the piezoelectric material 240 and the common electrode (COM) disposed on the thin film transistor array 220. This is the drawing shown.

도 3과 도 4a를 참조하면, 초음파 센서(200)의 박막 트랜지스터 어레이(220)에는, 다수의 스캔 라인(SCL)이 일 방향으로 배치될 수 있다. 그리고, 스캔 라인(SCL)과 교차하는 방향을 따라 제1 구동 전압 라인(DVL1), 센싱 라인(SSL) 및 센싱 전압 라인(SVL) 등이 배치될 수 있다.Referring to FIGS. 3 and 4A , a plurality of scan lines SCL may be arranged in one direction on the thin film transistor array 220 of the ultrasonic sensor 200. Additionally, a first driving voltage line (DVL1), a sensing line (SSL), and a sensing voltage line (SVL) may be disposed along a direction intersecting the scan line (SCL).

여기서, 인접한 스캔 라인(SCL) 사이의 영역 중 제1 구동 전압 라인(DVL1)과 센싱 전압 라인(SVL) 사이의 영역을 하나의 픽셀로 볼 수 있다.Here, among the areas between adjacent scan lines (SCL), the area between the first driving voltage line (DVL1) and the sensing voltage line (SVL) can be viewed as one pixel.

각각의 픽셀에는, 스캔 라인(SCL)에 인가되는 신호에 의해 제어되는 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)와, 픽셀 전극(PXL)의 전압 레벨에 의해 제어되는 제3 트랜지스터(T3)가 배치될 수 있다.Each pixel includes a first transistor (T1) and a second transistor (T2) controlled by a signal applied to the scan line (SCL), and a third transistor (T3) controlled by the voltage level of the pixel electrode (PXL). ) can be placed.

여기서, 픽셀 전극(PXL)은, 제1 트랜지스터(T1)의 제1 소스 전극(SE1) 또는 제1 드레인 전극(DE1)과 전기적으로 연결될 수 있다. 또한, 픽셀 전극(PXL)은, 제3 트랜지스터(T3)의 게이트 전극과 전기적으로 연결될 수 있다.Here, the pixel electrode PXL may be electrically connected to the first source electrode SE1 or the first drain electrode DE1 of the first transistor T1. Additionally, the pixel electrode PXL may be electrically connected to the gate electrode of the third transistor T3.

즉, 픽셀 전극(PXL)은, 제1 트랜지스터(T1)의 제1 소스 전극(SE1) 또는 제1 드레인 전극(DE1)과 전기적으로 연결되어, 제1 트랜지스터(T1)를 통해 제1 구동 전압(DV1)을 인가받고 초음파가 발생되도록 할 수 있다.That is, the pixel electrode PXL is electrically connected to the first source electrode SE1 or the first drain electrode DE1 of the first transistor T1, and generates a first driving voltage ( DV1) can be approved and ultrasonic waves can be generated.

그리고, 픽셀 전극(PXL)은, 제3 트랜지스터(T3)의 게이트 전극과 전기적으로 연결되어, 반사되는 초음파에 의해 픽셀 전극(PXL)의 전압 레벨이 변동되면 제3 트랜지스터(T3)가 온, 오프 되며 센싱이 이루어지도록 할 수 있다.Additionally, the pixel electrode PXL is electrically connected to the gate electrode of the third transistor T3, and when the voltage level of the pixel electrode PXL changes due to reflected ultrasonic waves, the third transistor T3 is turned on or off. and sensing can be achieved.

이때, 픽셀 전극(PXL)의 하부에 배치되는 평탄화층(226)은 하나 이상의 홀을 포함할 수 있으며, 홀이 배치된 영역에서 픽셀 전극(PXL)은 홀의 바닥 면과 이격되어 배치될 수 있다.At this time, the planarization layer 226 disposed below the pixel electrode PXL may include one or more holes, and in the area where the hole is disposed, the pixel electrode PXL may be disposed to be spaced apart from the bottom surface of the hole.

그리고, 픽셀 전극(PXL)은, 평탄화층(226) 상의 적어도 일부 영역에 배치된 연결 전극(CE)에 의해 제1 트랜지스터(T1), 제3 트랜지스터(T3) 등과 전기적으로 연결될 수 있다. 즉, 연결 전극(CE)이 제1 트랜지스터(T1)의 제1 소스 전극(SE1)과 전기적으로 연결되고, 제3 트랜지스터(T3)의 게이트 전극과 전기적으로 연결되며, 픽셀 전극(PXL)은 연결 전극(CE)을 통해 제1 트랜지스터(T1) 및 제3 트랜지스터(T3)와 전기적으로 연결될 수 있다.In addition, the pixel electrode PXL may be electrically connected to the first transistor T1, the third transistor T3, etc. through the connection electrode CE disposed in at least a portion of the planarization layer 226. That is, the connection electrode (CE) is electrically connected to the first source electrode (SE1) of the first transistor (T1), the gate electrode of the third transistor (T3), and the pixel electrode (PXL) is connected to the first source electrode (SE1) of the first transistor (T1). It may be electrically connected to the first transistor T1 and the third transistor T3 through the electrode CE.

구체적으로, 도 4a에 도시된 예시를 참조하면, 기판(210) 상에 버퍼층(221)이 배치된다. 그리고, 버퍼층(221) 상에 박막 트랜지스터가 배치될 수 있으며, 도 4a는 제1 트랜지스터(T1)가 배치된 부분을 예시로 나타낸다.Specifically, referring to the example shown in FIG. 4A, the buffer layer 221 is disposed on the substrate 210. Additionally, a thin film transistor may be disposed on the buffer layer 221, and FIG. 4A shows an example of a portion where the first transistor T1 is disposed.

제1 트랜지스터(T1)는, 제1 게이트 전극(GE1), 제1 액티브층(ACT1), 제1 드레인 전극(DE1) 및 제1 소스 전극(SE1)을 포함할 수 있다.The first transistor T1 may include a first gate electrode GE1, a first active layer ACT1, a first drain electrode DE1, and a first source electrode SE1.

게이트 절연층(222)이 제1 게이트 전극(GE1)과 제1 액티브층(ACT1) 사이에 배치된다.The gate insulating layer 222 is disposed between the first gate electrode GE1 and the first active layer ACT1.

제1 절연층(223)과 제2 절연층(224)이 제1 게이트 전극(GE1) 상에 배치될 수 있다. 여기서, 제1 절연층(223)과 제2 절연층(224)은 하나의 예시이며, 제1 게이트 전극(GE1) 상에 하나의 절연층만 배치되거나, 둘 이상의 절연층이 배치될 수도 있다.The first insulating layer 223 and the second insulating layer 224 may be disposed on the first gate electrode GE1. Here, the first insulating layer 223 and the second insulating layer 224 are examples, and only one insulating layer or two or more insulating layers may be disposed on the first gate electrode GE1.

제1 소스 전극(SE1)과 제1 드레인 전극(DE1) 상에 제1 보호층(225)이 배치될 수 있으며, 제1 보호층(225) 상에 평탄화층(226)이 배치될 수 있다.A first protective layer 225 may be disposed on the first source electrode SE1 and the first drain electrode DE1, and a planarization layer 226 may be disposed on the first protective layer 225.

여기서, 평탄화층(226)은, 하나 이상의 홀을 포함할 수 있으며, 하나 이상의 홀 중 적어도 하나의 홀은 평탄화층(226)의 하부에 위치하는 제1 트랜지스터(T1)와 평탄화층(226) 상에 위치하는 픽셀 전극(PXL)을 서로 전기적으로 연결하기 위한 컨택홀(CH)일 수 있다. 본 명세서에서, 이러한 컨택홀(CH)을 "제1 홀(H1)"이라고도 한다.Here, the planarization layer 226 may include one or more holes, and at least one of the one or more holes is located on the first transistor T1 located below the planarization layer 226 and on the planarization layer 226. It may be a contact hole (CH) for electrically connecting the pixel electrodes (PXL) located in to each other. In this specification, this contact hole (CH) is also referred to as “first hole (H1).”

컨택홀(CH)은, 평탄화층(226)을 식각하여 형성될 수 있다. 그리고, 컨택홀(CH)의 내부와 평탄화층(226)의 상면에 연결 전극(CE)이 배치될 수 있다.The contact hole (CH) may be formed by etching the planarization layer 226. Additionally, a connection electrode (CE) may be disposed inside the contact hole (CH) and on the upper surface of the planarization layer (226).

이러한 연결 전극(CE)은, 픽셀 단위로 분리되어 배치될 수 있다. 그리고, 연결 전극(CE)은, 평탄화층(226) 상에서 홀이 배치된 영역을 제외한 영역에 전체적으로 배치될 수 있다. 또한, 연결 전극(CE)은, 컨택홀(CH)의 내부의 적어도 일부 영역에 배치될 수 있다.These connection electrodes CE may be arranged separately on a pixel basis. Additionally, the connection electrode CE may be disposed entirely on the planarization layer 226 except for the area where the hole is disposed. Additionally, the connection electrode CE may be disposed in at least a partial area inside the contact hole CH.

이와 같이, 연결 전극(CE)이 컨택홀(CH)의 내부의 적어도 일부 영역에 배치되고 평탄화층(226)의 상면에 배치됨으로써, 연결 전극(CE)을 통해 평탄화층(226)의 하부에 배치된 제1 트랜지스터(T1)와 픽셀 전극(PXL)이 전기적으로 연결되도록 할 수 있다. 또한, 연결 전극(CE)을 통해 제3 트랜지스터(T3)와 픽셀 전극(PXL)이 전기적으로 연결될 수 있다.In this way, the connection electrode (CE) is disposed in at least a partial area inside the contact hole (CH) and on the upper surface of the planarization layer 226, and is disposed on the lower part of the planarization layer 226 through the connection electrode (CE). The first transistor T1 and the pixel electrode PXL can be electrically connected. Additionally, the third transistor T3 and the pixel electrode PXL may be electrically connected through the connection electrode CE.

그리고, 연결 전극(CE)은, 평탄화층(226) 상에서 홀이 배치된 영역을 제외한 영역 중 일부 영역에만 배치될 수도 있으나, 도 4a에 도시된 예시와 같이, 평탄화층(226) 상에서 홀이 배치된 영역을 제외한 영역에 전체적으로 배치됨으로써 픽셀 전극(PXL)과의 접촉 면적을 늘려줄 수 있다.In addition, the connection electrode CE may be disposed only in some areas of the planarization layer 226 excluding the area where the hole is disposed, but as an example shown in FIG. 4A, the hole is disposed on the planarization layer 226. The contact area with the pixel electrode (PXL) can be increased by being entirely disposed in the area excluding the exposed area.

연결 전극(CE)과 픽셀 전극(PXL)의 접촉 면적을 늘려줌으로써, 제1 트랜지스터(T1)를 통해 공급된 제1 구동 전압(DV1)이 픽셀 전극(PXL)에 고르게 전달될 수 있도록 한다.By increasing the contact area between the connection electrode CE and the pixel electrode PXL, the first driving voltage DV1 supplied through the first transistor T1 can be evenly transmitted to the pixel electrode PXL.

여기서, 픽셀 전극(PXL)이 연결 전극(CE)을 통해 제1 트랜지스터(T1)와 전기적으로 연결됨에 따라, 픽셀 전극(PXL)은 컨택홀(CH)이 배치된 영역에서 컨택홀(CH)의 제1 바닥 면(H_Bot1)과 이격되어 배치될 수 있다. 여기서, 제1 바닥 면(H_Bot1)은, 컨택홀(CH)의 내부에 배치된 연결 전극(CE)의 상면을 의미할 수 있다.Here, as the pixel electrode (PXL) is electrically connected to the first transistor (T1) through the connection electrode (CE), the pixel electrode (PXL) is connected to the contact hole (CH) in the area where the contact hole (CH) is disposed. It may be arranged to be spaced apart from the first bottom surface (H_Bot1). Here, the first bottom surface (H_Bot1) may refer to the upper surface of the connection electrode (CE) disposed inside the contact hole (CH).

압전 물질(240)의 하부에 배치된 픽셀 전극(PXL)이 컨택홀(CH)의 제1 바닥 면(H_Bot1)과 이격되어 배치되므로, 픽셀 전극(PXL)으로 제1 구동 전압(DV1)이 인가될 때 압전 물질(240)의 원활한 진동이 가능하도록 하는 공간이 확보될 수 있다. 따라서, 압전 물질(240)의 진동에 의한 초음파 발생 성능이 향상될 수 있다. 즉, 확보된 공간에 의해 압전 물질(240)의 진동의 세기가 증가될 수 있으므로, 초음파 발생의 성능이 향상될 수 있다. 또는, 경우에 따라, 구동 전압을 조금 낮게 공급하더라도 초음파 발생의 성능을 유지할 수 있으므로, 초음파 센서(200)의 효율을 높여줄 수도 있다.Since the pixel electrode (PXL) disposed below the piezoelectric material 240 is disposed to be spaced apart from the first bottom surface (H_Bot1) of the contact hole (CH), the first driving voltage (DV1) is applied to the pixel electrode (PXL) When this happens, a space that allows smooth vibration of the piezoelectric material 240 can be secured. Accordingly, ultrasonic generation performance by vibration of the piezoelectric material 240 can be improved. That is, the intensity of vibration of the piezoelectric material 240 can be increased by the secured space, and thus the performance of ultrasonic generation can be improved. Alternatively, in some cases, ultrasonic generation performance can be maintained even if the driving voltage is supplied at a slightly low level, thereby increasing the efficiency of the ultrasonic sensor 200.

또한, 반사되는 초음파를 수신하는 경우에도, 압전 물질(240)의 원활한 변형이 가능한 공간을 확보해줌으로써, 센싱 성능도 높여줄 수 있다.In addition, even when receiving reflected ultrasonic waves, sensing performance can be improved by securing a space where the piezoelectric material 240 can be smoothly deformed.

그리고, 컨택홀(CH)의 크기인 제1 크기(S1)를 증가시켜줌으로써, 압전 물질(240)의 진동에 의한 초음파 발생 성능과 반사되는 초음파의 센싱 성능을 더욱 향상시켜줄 수 있다. 여기서, 제1 크기(S1)는, 컨택홀(CH)의 직경이나 면적 등을 의미할 수 있다.Also, by increasing the first size S1, which is the size of the contact hole CH, the ultrasonic generation performance by vibration of the piezoelectric material 240 and the sensing performance of reflected ultrasonic waves can be further improved. Here, the first size (S1) may mean the diameter or area of the contact hole (CH).

한편, 경우에 따라, 도 4b에 도시된 예시와 같이, 컨택홀(CH)의 내부에는, 연결 전극(CE) 상에 보조 전극(AE)이 배치되고, 보조 전극(AE) 상에 제2 보호층(227)이 배치될 수 있다. 이러한 보조 전극(AE)은, 제1 트랜지스터(T1)의 제1 소스 전극(SE1)과 동일한 물질로 이루어질 수 있다.Meanwhile, in some cases, as in the example shown in FIG. 4B, an auxiliary electrode (AE) is disposed on the connection electrode (CE) inside the contact hole (CH), and a second protection electrode is placed on the auxiliary electrode (AE). Layer 227 may be disposed. This auxiliary electrode (AE) may be made of the same material as the first source electrode (SE1) of the first transistor (T1).

컨택홀(CH)의 내부에 배치된 연결 전극(CE) 상에 보조 전극(AE)을 배치해줌으로써, 반사된 초음파에 의한 압전 물질(240)의 분극 상태 변경에 따른 전압 변동이 컨택홀(CH)에 배치된 전극으로 집중될 수 있도록 한다.By disposing the auxiliary electrode (AE) on the connection electrode (CE) disposed inside the contact hole (CH), the voltage change due to the change in the polarization state of the piezoelectric material 240 due to reflected ultrasonic waves is caused by the contact hole (CH). ) so that it can be concentrated with electrodes placed in the area.

그리고, 컨택홀(CH)에 배치된 전극은 제1 트랜지스터(T1)뿐만 아니라, 제3 트랜지스터(T3)의 게이트 전극과 전기적으로 연결되어 있으므로, 센싱 감도를 향상시켜줄 수 있다.Additionally, since the electrode disposed in the contact hole CH is electrically connected to the gate electrode of the third transistor T3 as well as the first transistor T1, sensing sensitivity can be improved.

즉, 컨택홀(CH)의 내부에 보조 전극(AE)을 배치하여, 컨택홀(CH)의 내부에 배치된 전극이 연결 전극(CE)의 다른 부분보다 낮은 저항을 갖도록 함으로써, 초음파 수신 시 센싱 노드(Ns)의 전압 변동을 증가시켜줄 수 있다. 이러한 경우, 컨택홀(CH)의 제1 바닥 면(H_Bot1)은, 컨택홀(CH)의 내부에 배치된 제2 보호층(227)의 상면을 의미할 수 있다. 즉, 본 명세서에서, 홀의 바닥 면은 홀 내부에 배치된 구성 중 가장 위에 배치된 구성의 상면을 의미할 수 있다.In other words, the auxiliary electrode (AE) is placed inside the contact hole (CH) so that the electrode placed inside the contact hole (CH) has a lower resistance than other parts of the connection electrode (CE), thereby enabling sensing when receiving ultrasonic waves. It can increase the voltage fluctuation of the node (Ns). In this case, the first bottom surface (H_Bot1) of the contact hole (CH) may mean the top surface of the second protective layer 227 disposed inside the contact hole (CH). That is, in this specification, the bottom surface of the hole may mean the top surface of the topmost component among the components arranged inside the hole.

이와 같이, 본 발명의 실시예들은, 픽셀 전극(PXL)이 연결 전극(CE)을 통해 제1 트랜지스터(T1)와 전기적으로 연결되도록 함으로써, 픽셀 전극(PXL)이 컨택홀(CH)의 제1 바닥 면(H_Bot1)과 이격된 구조로 배치될 수 있도록 한다. 따라서, 픽셀 전극(PXL)의 하부 공간에 의해 픽셀 전극(PXL) 상에 배치된 압전 물질(240)의 원활한 변형이 가능하도록 하여 초음파 발생 성능과 센싱 성능을 향상시켜줄 수 있도록 한다.As such, embodiments of the present invention allow the pixel electrode PXL to be electrically connected to the first transistor T1 through the connection electrode CE, so that the pixel electrode PXL is connected to the first transistor T1 of the contact hole CH. Ensure that it can be placed in a structure spaced apart from the floor surface (H_Bot1). Accordingly, the piezoelectric material 240 disposed on the pixel electrode PXL can be smoothly deformed by the lower space of the pixel electrode PXL, thereby improving ultrasonic generation performance and sensing performance.

또한, 본 발명의 실시예들은, 픽셀 전극(PXL)의 하부 공간의 크기를 증가시켜줌으로써, 센싱 성능을 더욱 향상시키며 제스처 센싱을 수행하도록 할 수도 있다.Additionally, embodiments of the present invention can further improve sensing performance and perform gesture sensing by increasing the size of the space below the pixel electrode (PXL).

도 5는 본 발명의 실시예들에 따른 초음파 센서(200)의 박막 트랜지스터 어레이(220)의 평면 구조의 다른 예시를 나타낸 도면이다. 그리고, 도 6은 도 5에 도시된 B-B' 부분의 단면 구조의 예시를 나타낸 도면이다. 전술한 예시와 동일한 부분에 대한 설명은 생략되며, 생략된 부분은 전술한 예시에 대한 설명에 기초하여 이해될 수 있다. 그리고, 설명의 편의상, 컨택홀(CH)의 내부에 보조 전극(AE)과 제2 보호층(227)이 배치된 구조를 예시로 설명하나, 도 4a를 통해 전술한 예시와 같이, 초음파 센서(200)는 컨택홀(CH)의 내부에 연결 전극(CE)만 배치된 구조를 가질 수 있다. 또한, 경우에 따라, 컨택홀(CH)의 내부에 연결 전극(CE)과 보조 전극(AE)만 배치되거나, 연결 전극(CE)과 제2 보호층(227)만 배치될 수도 있다.FIG. 5 is a diagram showing another example of the planar structure of the thin film transistor array 220 of the ultrasonic sensor 200 according to embodiments of the present invention. And, FIG. 6 is a diagram showing an example of the cross-sectional structure of portion B-B' shown in FIG. 5. Descriptions of parts that are the same as the above-described examples are omitted, and the omitted parts can be understood based on the description of the above-described examples. For convenience of explanation, a structure in which the auxiliary electrode (AE) and the second protective layer 227 are disposed inside the contact hole (CH) will be described as an example. However, as in the example described above with reference to FIG. 4A, the ultrasonic sensor ( 200) may have a structure in which only the connection electrode (CE) is disposed inside the contact hole (CH). Additionally, in some cases, only the connection electrode (CE) and the auxiliary electrode (AE) or only the connection electrode (CE) and the second protective layer 227 may be disposed inside the contact hole (CH).

도 5와 도 6을 참조하면, 박막 트랜지스터 어레이(220)의 평탄화층(226)은, 하나 이상의 홀을 포함할 수 있다. 그리고, 이러한 홀은, 전술한 예시와 같이, 제1 트랜지스터(T1)와 픽셀 전극(PXL)이 전기적으로 연결하기 위한 컨택홀(CH)일 수 있다.Referring to FIGS. 5 and 6 , the planarization layer 226 of the thin film transistor array 220 may include one or more holes. And, as in the above-described example, this hole may be a contact hole (CH) for electrically connecting the first transistor (T1) and the pixel electrode (PXL).

연결 전극(CE)은, 컨택홀(CH)의 내부와 평탄화층(226)의 상면의 적어도 일부 영역에 배치되어, 제1 트랜지스터(T1)와 픽셀 전극(PXL)이 서로 전기적으로 연결되도록 할 수 있다.The connection electrode CE may be disposed in at least a portion of the inside of the contact hole CH and the upper surface of the planarization layer 226 to electrically connect the first transistor T1 and the pixel electrode PXL to each other. there is.

그리고, 픽셀 전극(PXL)은, 컨택홀(CH)의 제1 바닥 면(H_Bot1)과 이격되어 배치될 수 있다. 따라서, 제1 구동 전압(DV1)이 인가되거나 반사된 초음파가 수신될 때, 픽셀 전극(PXL) 상에 배치된 압전 물질(240)의 원활한 변형이 이루어질 수 있도록 한다.Additionally, the pixel electrode (PXL) may be disposed to be spaced apart from the first bottom surface (H_Bot1) of the contact hole (CH). Accordingly, when the first driving voltage DV1 is applied or reflected ultrasonic waves are received, the piezoelectric material 240 disposed on the pixel electrode PXL can be smoothly deformed.

여기서, 컨택홀(CH)은 전술한 예시에서의 제1 크기(S1)보다 큰 제2 크기(S2)를 가질 수 있다. 이러한 제2 크기(S2)는, 컨택홀(CH)의 직경이나 면적을 의미할 수 있다.Here, the contact hole (CH) may have a second size (S2) that is larger than the first size (S1) in the above-described example. This second size (S2) may mean the diameter or area of the contact hole (CH).

이와 같이, 픽셀 전극(PXL)의 하부에 위치하는 컨택홀(CH)의 크기를 증가시켜줌으로써, 초음파 발생 성능과 반사된 초음파의 센싱 성능을 향상시켜줄 수 있다.In this way, by increasing the size of the contact hole (CH) located below the pixel electrode (PXL), ultrasonic generation performance and sensing performance of reflected ultrasonic waves can be improved.

또한, 컨택홀(CH)의 크기를 증가시켜줌으로써, 압전 물질(240)의 진동에 따라 저주파 대역의 초음파가 발생할 수 있도록 하여 디스플레이 장치에 접촉되지 않은 상태에서 수행되는 제스처를 센싱하도록 할 수도 있다.In addition, by increasing the size of the contact hole (CH), ultrasonic waves in a low-frequency band can be generated according to the vibration of the piezoelectric material 240, allowing gestures performed without contact with the display device to be sensed.

즉, 컨택홀(CH)이 배치된 영역에서 픽셀 전극(PXL)과 컨택홀(CH)의 제1 바닥 면(H_Bot1)이 이격된 구조에 의해 센싱 성능을 향상시키며, 컨택홀(CH)의 크기 조절을 통해 센싱 성능을 더욱 향상시키거나 제스처 센싱이 가능하도록 할 수도 있다.That is, sensing performance is improved by a structure in which the pixel electrode (PXL) and the first bottom surface (H_Bot1) of the contact hole (CH) are spaced apart in the area where the contact hole (CH) is placed, and the size of the contact hole (CH) is improved. Through adjustment, sensing performance can be further improved or gesture sensing can be enabled.

그리고, 본 발명의 실시예들은, 컨택홀(CH)이 배치된 영역 이외의 영역에 하나 이상의 홀이 더 배치될 수도 있다. 일 예로, 픽셀에서 박막 트랜지스터가 배치된 영역 이외의 영역에 홀이 위치할 수 있다.Additionally, in embodiments of the present invention, one or more holes may be further disposed in areas other than the area where the contact hole CH is disposed. For example, a hole may be located in an area of the pixel other than the area where the thin film transistor is disposed.

이러한 경우, 컨택홀(CH)은 제1 트랜지스터(T1)와 픽셀 전극(PXL)의 전기적인 연결을 위한 구조로만 배치될 수도 있고, 초음파 센싱 성능 향상을 위한 구조로 제공될 수도 있다.In this case, the contact hole CH may be disposed only for electrical connection between the first transistor T1 and the pixel electrode PXL, or may be provided as a structure to improve ultrasonic sensing performance.

이하에서는, 컨택홀(CH) 이외에 홀이 추가로 배치된 구조에서, 컨택홀(CH)과 추가로 배치된 홀이 모두 센싱 성능 향상을 위한 구조를 갖는 경우를 예시로 설명하나, 이에 한정되지는 아니한다.Below, in a structure in which holes are additionally arranged in addition to the contact hole (CH), a case where both the contact hole (CH) and the additionally arranged holes have a structure for improving sensing performance will be described as an example, but is not limited to this. No.

도 7은 본 발명의 실시예들에 따른 초음파 센서(200)의 박막 트랜지스터 어레이(220)의 평면 구조의 또 다른 예시를 나타낸 도면이다. 그리고, 도 8은 도 7에 도시된 C-C' 부분의 단면 구조의 예시를 나타낸 도면이다.FIG. 7 is a diagram showing another example of the planar structure of the thin film transistor array 220 of the ultrasonic sensor 200 according to embodiments of the present invention. And, Figure 8 is a diagram showing an example of the cross-sectional structure of the C-C' portion shown in Figure 7.

도 7과 도 8을 참조하면, 박막 트랜지스터 어레이(220)에 포함된 평탄화층(226)은 하나 이상의 홀을 포함할 수 있으며, 도 7과 도 8에 도시된 예시는 하나의 픽셀에 두 개의 홀이 포함된 경우를 예시로 나타낸다.Referring to FIGS. 7 and 8, the planarization layer 226 included in the thin film transistor array 220 may include one or more holes, and the examples shown in FIGS. 7 and 8 include two holes in one pixel. A case where this is included is shown as an example.

평탄화층(226)에 포함된 두 개의 홀 중 제1 홀(H1)은, 제1 트랜지스터(T1)와 픽셀 전극(PXL)의 전기적인 연결을 위한 컨택홀(CH)일 수 있다. 그리고, 제2 홀(H2)은, 박막 트랜지스터가 배치되지 않는 영역에 배치될 수 있으며, 일 예로, 센싱 라인(SSL)과 센싱 전압 라인(SVL) 사이의 영역에 배치될 수 있다. 여기서, 박막 트랜지스터가 배치된 영역은 박막 트랜지스터를 구성하는 게이트 전극, 소스/드레인 전극, 액티브층이 배치된 영역을 의미할 수 있다. 또한, 박막 트랜지스터 간의 연결이나 박막 트랜지스터와 연결 전극(CE) 간의 연결을 위한 메탈이 배치된 영역을 포함할 수도 있다. 즉, 도 7에 도시된 예시와 같이, 700이 지시하는 영역을 박막 트랜지스터가 배치된 영역으로 볼 수 있으며, 박막 트랜지스터가 배치되지 않은 영역은 700이 지시하는 영역을 제외한 영역을 의미할 수 있다. 그리고, 이러한 박막 트랜지스터가 배치된 영역은 픽셀의 구조에 따라 다양하게 구현될 수도 있다.Among the two holes included in the planarization layer 226, the first hole H1 may be a contact hole CH for electrical connection between the first transistor T1 and the pixel electrode PXL. Additionally, the second hole H2 may be disposed in an area where the thin film transistor is not disposed. For example, the second hole H2 may be disposed in an area between the sensing line SSL and the sensing voltage line SVL. Here, the area where the thin film transistor is disposed may mean the area where the gate electrode, source/drain electrodes, and active layer constituting the thin film transistor are disposed. Additionally, it may include a region where metal is disposed for connection between thin film transistors or between thin film transistors and the connection electrode (CE). That is, as shown in the example shown in FIG. 7, the area indicated by 700 can be viewed as the area where the thin film transistor is disposed, and the area where the thin film transistor is not disposed can refer to the area excluding the area indicated by 700. Additionally, the area where these thin film transistors are placed may be implemented in various ways depending on the structure of the pixel.

제1 홀(H1)을 통해 제1 트랜지스터(T1)와 픽셀 전극(PXL)이 전기적으로 연결되어야 하므로, 제1 홀(H1)의 내부의 적어도 일부 영역에 연결 전극(CE)이 배치될 수 있다. 그리고, 연결 전극(CE) 상에 보조 전극(AE)과 제2 보호층(227) 등이 배치될 수 있다.Since the first transistor T1 and the pixel electrode PXL must be electrically connected through the first hole H1, the connection electrode CE may be disposed in at least a partial area inside the first hole H1. . Additionally, an auxiliary electrode (AE) and a second protective layer 227 may be disposed on the connection electrode (CE).

제1 홀(H1)이 배치된 영역에서 픽셀 전극(PXL)은, 제1 홀(H1)의 제1 바닥 면(H_Bot1)과 이격된 구조로 배치되어, 픽셀 전극(PXL) 상에 배치된 압전 물질(240)의 원활한 변형이 가능하도록 할 수 있다.In the area where the first hole H1 is disposed, the pixel electrode PXL is arranged in a structure spaced apart from the first bottom surface H_Bot1 of the first hole H1, and the piezoelectric electrode disposed on the pixel electrode PXL It is possible to enable smooth deformation of the material 240.

또한, 제2 홀(H2)이 배치된 영역에서 픽셀 전극(PXL)은, 제2 홀(H2)의 제2 바닥 면(H_Bot2)과 이격된 구조로 배치될 수 있다. 즉, 제1 홀(H1)이 배치된 영역 이외의 영역에 제2 홀(H2)이 추가적으로 배치되어, 픽셀 전극(PXL) 상에 배치된 압전 물질(240)의 원활한 변형이 가능하도록 영역을 증가시켜줄 수 있다.Additionally, in the area where the second hole H2 is disposed, the pixel electrode PXL may be arranged to be spaced apart from the second bottom surface H_Bot2 of the second hole H2. That is, the second hole H2 is additionally disposed in an area other than the area where the first hole H1 is disposed, thereby increasing the area to enable smooth deformation of the piezoelectric material 240 disposed on the pixel electrode PXL. I can do it for you.

여기서, 제2 홀(H2)은, 픽셀 전극(PXL)의 하부에 공간을 확보해주기 위해 제공되는 홀이므로, 내부에 연결 전극(CE)이 배치되지 않을 수도 있다.Here, since the second hole H2 is a hole provided to secure space below the pixel electrode PXL, the connection electrode CE may not be disposed therein.

다만, 연결 전극(CE)과 픽셀 전극(PXL)의 접촉 면적을 증가시켜주기 위해, 연결 전극(CE)이 픽셀에 전체적으로 배치될 필요가 있으므로, 제2 홀(H2)의 내부에도 연결 전극(CE)이 배치될 수도 있다. 또한, 이러한 연결 전극(CE)의 배치 구조는 공정의 편의를 제공할 수도 있다.However, in order to increase the contact area between the connection electrode (CE) and the pixel electrode (PXL), the connection electrode (CE) needs to be disposed entirely on the pixel, so the connection electrode (CE) is also placed inside the second hole (H2). ) may be placed. Additionally, the arrangement structure of the connection electrode (CE) may provide convenience in the process.

그리고, 제2 홀(H2)의 내부에 보조 전극(AE) 등은 배치되지 않을 수도 있으나, 경우에 따라, 제1 홀(H1)과 동일하게 보조 전극(AE) 등이 배치될 수도 있다.Additionally, the auxiliary electrode (AE) may not be disposed inside the second hole (H2), but in some cases, the auxiliary electrode (AE) may be disposed in the same manner as the first hole (H1).

이와 같이, 컨택홀(CH)의 기능을 제공하는 제1 홀(H1) 이외에 제2 홀(H2)을 배치하고, 제1 홀(H1)과 제2 홀(H2)이 배치된 영역에서 픽셀 전극(PXL)이 홀의 바닥 면과 이격된 구조로 배치되도록 함으로써, 픽셀 전극(PXL)의 하부에 확보된 공간을 증가시킬 수 있다. 따라서, 픽셀 전극(PXL)의 상부에 배치된 압전 물질(240)의 진동에 의한 초음파 발생 및 센싱 성능을 높여줄 수 있다.In this way, the second hole (H2) is disposed in addition to the first hole (H1) that functions as a contact hole (CH), and the pixel electrode is located in the area where the first hole (H1) and the second hole (H2) are disposed. By arranging the PXL in a structure spaced apart from the bottom surface of the hole, the space secured below the pixel electrode PXL can be increased. Accordingly, ultrasonic generation and sensing performance by vibration of the piezoelectric material 240 disposed on the pixel electrode PXL can be improved.

여기서, 제1 홀(H1)과 제2 홀(H2)의 크기는 서로 동일할 수 있다. 또는, 제1 홀(H1)과 제2 홀(H2)의 크기는 상이할 수도 있다.Here, the sizes of the first hole H1 and the second hole H2 may be the same. Alternatively, the sizes of the first hole H1 and the second hole H2 may be different.

일 예로, 제1 홀(H1)의 크기는 제1 크기(S1)이고, 제2 홀(H2)의 크기(H2)는 제2 크기(S2)일 수 있다. 그리고, 제2 크기(S2)는 제1 크기(S1)보다 클 수 있다. 즉, 박막 트랜지스터나 신호 라인이 배치되지 않은 영역과 같이, 홀을 배치하기 용이한 영역에 배치되는 홀의 크기가 더 클 수 있으나, 이에 한정되지는 아니한다.For example, the size of the first hole (H1) may be the first size (S1), and the size (H2) of the second hole (H2) may be the second size (S2). And, the second size (S2) may be larger than the first size (S1). That is, the size of the hole placed in an area where it is easy to place a hole, such as an area where a thin film transistor or signal line is not placed, may be larger, but is not limited to this.

하나의 픽셀 내에 복수의 홀을 배치하고, 각각의 홀이 배치된 영역에서 픽셀 전극(PXL)이 홀의 바닥 면과 이격되도록 함으로써, 초음파 발생 및 센싱 성능을 향상시켜줄 수 있다.By arranging a plurality of holes in one pixel and keeping the pixel electrode (PXL) spaced apart from the bottom surface of the hole in the area where each hole is disposed, ultrasonic generation and sensing performance can be improved.

또한, 제1 홀(H1)과 제2 홀(H2)의 크기를 상이하게 함으로써, 고주파 대역과 저주파 대역의 초음파를 발생시켜, 지문 센싱과 제스처 센싱이 모두 가능하도록 할 수도 있다.Additionally, by varying the sizes of the first hole (H1) and the second hole (H2), ultrasonic waves in the high-frequency band and low-frequency band can be generated, enabling both fingerprint sensing and gesture sensing.

일 예로, 작은 크기를 갖는 제1 홀(H1)에 의해 상대적으로 높은 주파수의 초음파(예: 1MHz~50MHz)를 발생시킬 수 있다. 또한, 큰 크기를 갖는 제2 홀(H2)에 의해 상대적으로 낮은 주파수의 초음파(예: 50kHz~400kHz)를 발생시킬 수 있다.For example, relatively high frequency ultrasonic waves (eg, 1 MHz to 50 MHz) can be generated by the first hole H1 having a small size. In addition, relatively low frequency ultrasonic waves (eg, 50 kHz to 400 kHz) can be generated by the second hole H2 having a large size.

따라서, 하나의 픽셀에서 고주파의 초음파와 저주파의 초음파가 발생될 수 있다. 그리고, 반사되는 초음파의 주파수 성분 분석을 통해 센싱을 수행함으로써, 초음파 센서(200)를 통해 지문 센싱과 제스처 센싱을 수행하도록 할 수 있다.Therefore, high-frequency ultrasound and low-frequency ultrasound can be generated from one pixel. Additionally, by performing sensing through frequency component analysis of reflected ultrasonic waves, fingerprint sensing and gesture sensing can be performed through the ultrasonic sensor 200.

전술한 예시와 같이, 박막 트랜지스터 어레이(220)의 평탄화층(226)에는, 픽셀 전극(PXL)의 하부에 공간을 확보할 수 있도록 하는 하나 이상의 홀이 배치될 수 있으며, 이러한 홀은 컨택홀(CH)이거나 컨택홀(CH) 이외의 홀일 수 있다.As in the above-described example, one or more holes may be disposed in the planarization layer 226 of the thin film transistor array 220 to secure space below the pixel electrode PXL, and these holes may be contact holes ( CH) or a hole other than a contact hole (CH).

또한, 복수의 홀의 크기는 동일할 수도 있고, 상이할 수도 있다.Additionally, the sizes of the plurality of holes may be the same or different.

이와 같이, 평탄화층(226)에 배치된 홀을 통해 초음파 센서(200)의 성능을 개선하며, 홀의 개수, 크기 등의 조절을 통해 성능을 더욱 향상시키거나 다양한 기능을 제공하도록 할 수 있다.In this way, the performance of the ultrasonic sensor 200 is improved through the holes disposed in the planarization layer 226, and the performance can be further improved or various functions can be provided by adjusting the number and size of the holes.

그리고, 평탄화층(226)에 포함된 홀은, 경우에 따라, 하나의 홀이 둘 이상의 픽셀과 대응되는 영역에 배치될 수도 있다.In addition, in some cases, the holes included in the planarization layer 226 may be disposed in an area where one hole corresponds to two or more pixels.

도 9는 본 발명의 실시예들에 따른 초음파 센서(200)의 박막 트랜지스터 어레이(220)의 평면 구조의 또 다른 예시를 나타낸 도면이다. 그리고, 도 10은 도 9에 도시된 D-D' 부분의 단면 구조의 예시를 나타낸 도면이다.FIG. 9 is a diagram showing another example of the planar structure of the thin film transistor array 220 of the ultrasonic sensor 200 according to embodiments of the present invention. And, FIG. 10 is a diagram showing an example of the cross-sectional structure of portion D-D' shown in FIG. 9.

도 9와 도 10을 참조하면, 박막 트랜지스터 어레이(220)의 평탄화층(226)에는, 제1 트랜지스터(T1)와 픽셀 전극(PXL)의 전기적인 연결 및 픽셀 전극(PXL)의 하부 공간 확보를 위한 제1 홀(H1)이 배치될 수 있다.9 and 10, the planarization layer 226 of the thin film transistor array 220 is provided to electrically connect the first transistor T1 and the pixel electrode PXL and secure the space below the pixel electrode PXL. A first hole H1 may be disposed for.

그리고, 박막 트랜지스터가 배치된 영역 이외의 영역에 제2 홀(H2)이 배치될 수 있다. 픽셀 전극(PXL)은, 제1 홀(H1)의 제1 바닥 면(H_Bot1)과 이격되어 배치되고, 제2 홀(H2)의 제2 바닥 면(H_Bot2)과 이격되어 배치된다.Additionally, the second hole H2 may be disposed in an area other than the area where the thin film transistor is disposed. The pixel electrode PXL is disposed to be spaced apart from the first bottom surface H_Bot1 of the first hole H1 and to be spaced apart from the second bottom surface H_Bot2 of the second hole H2.

여기서, 제2 홀(H2)은, 스캔 라인(SCL)이 배치된 방향을 따라 인접한 복수의 픽셀에 배치될 수 있다. 일 예로, 인접한 두 개의 픽셀에 배치되는 구조일 수 있으며, 서로 인접한 두 개의 센싱 라인(SSL) 사이에 배치되는 구조일 수 있다. 따라서, 제2 홀(H2)의 하부에 센싱 전압 라인(SVL)이 배치될 수 있으며, 제2 홀(H2)의 깊이는 센싱 전압 라인(SVL)의 배치를 고려하여 결정될 수 있다.Here, the second hole H2 may be disposed in a plurality of adjacent pixels along the direction in which the scan line SCL is disposed. For example, it may be a structure disposed in two adjacent pixels, or it may be a structure disposed between two adjacent sensing lines (SSL). Accordingly, the sensing voltage line (SVL) may be placed below the second hole (H2), and the depth of the second hole (H2) may be determined considering the arrangement of the sensing voltage line (SVL).

즉, 본 발명의 실시예들은, 스캔 라인(SCL)이 배치된 방향인 열 방향을 따라 초음파 발생과 센싱을 수행할 수 있다. 그러므로, 동일한 열에 배치된 픽셀은 동일한 기간에 초음파를 발생시키거나 센싱하므로, 제2 홀(H2)이 동일한 열에 배치된 두 개의 픽셀에 배치되며 초음파 발생 및 센싱 성능을 향상시켜줄 수 있다.That is, embodiments of the present invention can perform ultrasonic generation and sensing along the column direction, which is the direction in which the scan line (SCL) is arranged. Therefore, since pixels arranged in the same row generate or sense ultrasonic waves in the same period, the second hole H2 is placed in two pixels arranged in the same row and can improve ultrasonic generation and sensing performance.

특히, 도 9에 도시된 예시와 같이, 열 방향으로 인접한 두 개의 픽셀이 센싱 전압 라인(SVL)을 기준으로 대칭적으로 배치된 구조에서 제2 홀(H2)이 용이하게 인접한 두 개의 픽셀과 대응되는 영역에 배치될 수 있다.In particular, as shown in the example shown in FIG. 9, in a structure in which two pixels adjacent in the column direction are symmetrically arranged with respect to the sensing voltage line SVL, the second hole H2 easily corresponds to the two adjacent pixels. It can be placed in an area where

그리고, 제2 홀(H2)이 두 개의 픽셀에 배치되므로, 전술한 예시와 같이, 각각의 픽셀에 홀이 배치되는 경우에 비하여, 홀의 크기를 더 증가시켜줄 수 있다.Additionally, since the second hole H2 is disposed in two pixels, the size of the hole can be further increased compared to the case where the hole is disposed in each pixel, as in the above-described example.

일 예로, 두 개의 픽셀에 배치된 제2 홀(H2)은, 제1 크기(S1)나 제2 크기(S2)보다 큰 제3 크기(S3)를 가질 수 있다.For example, the second hole H2 disposed in two pixels may have a third size S3 that is larger than the first size S1 or the second size S2.

이와 같이, 픽셀 전극(PXL)의 하부에 공간을 확보해주기 위한 홀의 크기를 더욱 크게 배치함으로써, 초음파 발생 및 센싱 성능을 더욱 개선시켜줄 수 있다. 또한, 제1 홀(H1)과 제2 홀(H2)의 크기 차이가 더욱 커지도록 함으로써, 고주파 대역의 초음파를 이용한 센싱과 저주파 대역의 초음파를 이용한 센싱의 성능을 각각 높여줄 수도 있다.In this way, by arranging a larger hole to secure space at the bottom of the pixel electrode (PXL), ultrasonic generation and sensing performance can be further improved. Additionally, by increasing the size difference between the first hole (H1) and the second hole (H2), the performance of sensing using ultrasonic waves in a high frequency band and sensing using ultrasonic waves in a low frequency band can be improved, respectively.

또한, 열 방향으로 인접한 두 개의 픽셀에 제2 홀(H2)이 배치된 구조를 예시로 설명하고 있으나, 본 발명의 실시예들은, 동일한 기간에 초음파 발생과 센싱을 수행하는 복수의 픽셀에 제2 홀(H2)이 배치되는 구조를 제공할 수도 있다.In addition, although the structure in which the second hole H2 is disposed in two adjacent pixels in the column direction is described as an example, embodiments of the present invention provide a second hole H2 in a plurality of pixels that perform ultrasonic generation and sensing in the same period. A structure in which the hole H2 is disposed may be provided.

이러한 픽셀 전극(PXL)의 하부에 공간을 확보해줄 수 있는 홀을 포함하는 초음파 센서(200)는, 압전 물질(240)의 양면에 전극이 배치된 구조물을 박막 트랜지스터 어레이(220) 상에 본딩함으로써 구현될 수 있다.The ultrasonic sensor 200, which includes a hole that secures space at the bottom of the pixel electrode (PXL), is created by bonding a structure in which electrodes are placed on both sides of the piezoelectric material 240 onto the thin film transistor array 220. It can be implemented.

도 11은 본 발명의 실시예들에 따른 초음파 센서(200)의 제작 방식의 예시를 나타낸 도면이다.Figure 11 is a diagram showing an example of a manufacturing method of the ultrasonic sensor 200 according to embodiments of the present invention.

도 11을 참조하면, 기판(210) 상에 제1 트랜지스터(T1) 등을 포함하는 박막 트랜지스터를 배치하고, 박막 트랜지스터 상에 제1 보호층(225), 평탄화층(226)을 배치한다.Referring to FIG. 11, a thin film transistor including a first transistor T1 is disposed on the substrate 210, and a first protective layer 225 and a planarization layer 226 are disposed on the thin film transistor.

평탄화층(226)을 식각하여 평탄화층(226)에 제1 홀(H1)이 형성되도록 하며, 평탄화층(226)의 상면과 제1 홀(H1)의 내부에 연결 전극(CE)을 배치한다. 그리고, 제1 홀(H1)의 내부에서 연결 전극(CE) 상에 보조 전극(AE)과 제2 보호층(227)을 배치하여 픽셀 전극(PXL)을 제외한 박막 트랜지스터 어레이(220)를 완성할 수 있다. 여기서, 경우에 따라, 보조 전극(AE)과 제2 보호층(227)은 제1 홀(H1)의 내부에 배치되지 않거나, 어느 하나만 배치될 수도 있다.The planarization layer 226 is etched to form a first hole H1 in the planarization layer 226, and a connection electrode CE is placed on the upper surface of the planarization layer 226 and inside the first hole H1. . Then, the auxiliary electrode (AE) and the second protective layer 227 are placed on the connection electrode (CE) inside the first hole (H1) to complete the thin film transistor array 220 excluding the pixel electrode (PXL). You can. Here, in some cases, the auxiliary electrode AE and the second protective layer 227 may not be disposed inside the first hole H1, or only one of them may be disposed.

그리고, 압전 물질(240)의 상면과 하면에 각각 공통 전극(COM)과 픽셀 전극(PXL)이 배치된 구조물을, 연결 전극(CE) 상에 본딩함으로써 초음파 센서(200)를 제작할 수 있다.Additionally, the ultrasonic sensor 200 can be manufactured by bonding a structure in which a common electrode (COM) and a pixel electrode (PXL) are disposed on the upper and lower surfaces of the piezoelectric material 240, respectively, onto the connection electrode (CE).

즉, 픽셀 전극(PXL)을 연결 전극(CE)과 같이 평탄화층(226) 상에 직접 배치하지 않고, 압전 물질(240)의 하면에 부착된 상태에서 연결 전극(CE) 상에 본딩함으로써, 제1 홀(H1)이 배치된 영역에서 픽셀 전극(PXL)과 제1 홀(H1)의 제1 바닥 면(H_Bot1)이 이격된 구조를 가질 수 있도록 한다.That is, the pixel electrode (PXL) is not directly placed on the planarization layer 226 like the connection electrode (CE), but is bonded to the connection electrode (CE) while attached to the lower surface of the piezoelectric material 240. In the area where the first hole H1 is placed, the pixel electrode PXL and the first bottom surface H_Bot1 of the first hole H1 are spaced apart from each other.

도 12는 본 발명의 실시예들에 따른 초음파 센서(200)가 배치된 디스플레이 장치가 초음파 센서를 이용하여 수행하는 센싱의 예시를 나타낸 도면이다.FIG. 12 is a diagram illustrating an example of sensing performed by a display device equipped with an ultrasonic sensor 200 according to embodiments of the present invention using an ultrasonic sensor.

도 12를 참조하면, 초음파 센서(200)의 픽셀에 포함된 평탄화층(226)에 크기가 상이한 제1 홀(H1)과 제2 홀(H2)이 배치되므로, 고주파 대역의 초음파와 저주파 대역의 초음파가 동시에 발생될 수 있다.Referring to FIG. 12, since the first hole H1 and the second hole H2 of different sizes are disposed in the planarization layer 226 included in the pixel of the ultrasonic sensor 200, ultrasonic waves in the high frequency band and ultrasonic waves in the low frequency band are Ultrasound waves can be generated simultaneously.

초음파 센서(200)가 고주파 대역의 초음파를 발생시킴으로써, 높은 해상도가 요구되는 지문 센싱을 용이하게 수행할 수 있도록 한다.The ultrasonic sensor 200 generates ultrasonic waves in a high frequency band, making it possible to easily perform fingerprint sensing that requires high resolution.

또한, 초음파 센서(200)가 저주파 대역의 초음파를 발생시킴으로써, 커버 글래스(120)와 접촉되지 않고 커버 글래스(120)와 근접한 위치에서 수행되는 제스처를 센싱할 수 있도록 한다.In addition, the ultrasonic sensor 200 generates ultrasonic waves in a low-frequency band, allowing gestures performed at a location close to the cover glass 120 without being in contact with the cover glass 120.

전술한 본 발명의 실시예들에 의한 초음파 센서(200)는, 박막 트랜지스터 어레이(220)의 평탄화층(226)에 하나 이상의 홀을 배치하고, 홀이 배치된 영역에서 픽셀 전극(PXL)이 홀의 바닥 면과 이격되도록 함으로써, 픽셀 전극(PXL) 상에 배치된 압전 물질(240)의 원활한 변형이 가능하도록 한다.In the ultrasonic sensor 200 according to the above-described embodiments of the present invention, one or more holes are disposed in the planarization layer 226 of the thin film transistor array 220, and the pixel electrode PXL is located in the area where the holes are disposed. By being spaced apart from the bottom surface, smooth deformation of the piezoelectric material 240 disposed on the pixel electrode PXL is possible.

따라서, 압전 물질(240)의 원활한 변형에 의해 초음파 발생과 센싱 성능을 향상시킬 수 있도록 한다.Therefore, ultrasonic generation and sensing performance can be improved by smooth deformation of the piezoelectric material 240.

그리고, 평탄화층(226)에 배치된 홀의 개수, 크기 등을 조절하여, 초음파 센싱 성능을 더욱 향상시키거나, 지문 센싱과 제스처 센싱이 가능하도록 하여 다양한 기능을 제공하도록 할 수도 있다.In addition, by adjusting the number and size of holes arranged in the planarization layer 226, ultrasonic sensing performance can be further improved, or fingerprint sensing and gesture sensing can be enabled to provide various functions.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely an illustrative explanation of the technical idea of the present invention, and various modifications and variations will be possible to those skilled in the art without departing from the essential characteristics of the present invention. In addition, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention, but rather to explain it, and therefore the scope of the technical idea of the present invention is not limited by these embodiments. The scope of protection of the present invention should be interpreted in accordance with the claims below, and all technical ideas within the equivalent scope should be interpreted as being included in the scope of rights of the present invention.

110: 디스플레이 패널 120: 커버 글래스
200: 초음파 센서 210: 기판
220: 박막 트랜지스터 어레이 221: 버퍼층
222: 게이트 절연층 223: 제1 절연층
224: 제2 절연층 225: 제1 보호층
226: 평탄화층 227: 제2 보호층
231: 제1 패드부 232: 제2 패드부
240: 압전 물질 250: 접착층
260: 반사층 270: 커버층
280: 본딩부 290: 연성 인쇄 회로
300: 접착부 400: 컨트롤러
110: display panel 120: cover glass
200: ultrasonic sensor 210: substrate
220: Thin film transistor array 221: Buffer layer
222: gate insulating layer 223: first insulating layer
224: second insulating layer 225: first protective layer
226: planarization layer 227: second protective layer
231: first pad portion 232: second pad portion
240: Piezoelectric material 250: Adhesive layer
260: reflective layer 270: cover layer
280: Bonding portion 290: Flexible printed circuit
300: Adhesive part 400: Controller

Claims (17)

다수의 스캔 라인, 다수의 센싱 라인 및 다수의 픽셀을 포함하고,
상기 다수의 픽셀 각각은,
복수의 박막 트랜지스터;
상기 복수의 박막 트랜지스터 상에 배치된 평탄화층;
상기 평탄화층 상의 적어도 일부 영역에 배치되고, 상기 복수의 박막 트랜지스터 중 적어도 하나의 박막 트랜지스터와 전기적으로 연결된 연결 전극;
상기 연결 전극 상에 배치된 픽셀 전극;
상기 픽셀 전극 상에 배치된 압전 물질; 및
상기 압전 물질 상에 배치된 공통 전극을 포함하고,
상기 평탄화층은 상기 압전 물질과 중첩되는 하나 이상의 홀을 포함하고, 상기 하나 이상의 홀 중 적어도 하나의 홀이 배치된 영역에서 상기 픽셀 전극은 상기 홀의 바닥 면과 이격되어 배치되고,
상기 다수의 픽셀 각각에 포함된 홀이 복수이고, 상기 복수의 홀 중 적어도 두 개의 홀은 크기가 상이한 초음파 센서.
Containing a plurality of scan lines, a plurality of sensing lines, and a plurality of pixels,
Each of the plurality of pixels is,
a plurality of thin film transistors;
a planarization layer disposed on the plurality of thin film transistors;
a connection electrode disposed in at least a portion of the planarization layer and electrically connected to at least one thin film transistor among the plurality of thin film transistors;
a pixel electrode disposed on the connection electrode;
a piezoelectric material disposed on the pixel electrode; and
comprising a common electrode disposed on the piezoelectric material,
The planarization layer includes one or more holes overlapping the piezoelectric material, and the pixel electrode is disposed to be spaced apart from a bottom surface of the hole in a region where at least one hole is disposed among the one or more holes,
An ultrasonic sensor wherein each of the plurality of pixels has a plurality of holes, and at least two of the plurality of holes have different sizes.
제1항에 있어서,
상기 평탄화층에 포함된 상기 하나 이상의 홀 중 적어도 하나의 홀에서 상기 연결 전극이 상기 박막 트랜지스터와 전기적으로 연결되는 초음파 센서.
According to paragraph 1,
An ultrasonic sensor in which the connection electrode is electrically connected to the thin film transistor in at least one hole among the one or more holes included in the planarization layer.
제1항에 있어서,
상기 평탄화층에 포함된 상기 하나 이상의 홀 중 적어도 하나의 홀은 상기 복수의 박막 트랜지스터가 배치된 영역을 제외한 영역과 대응되는 영역에 위치하는 초음파 센서.
According to paragraph 1,
An ultrasonic sensor, wherein at least one hole among the one or more holes included in the planarization layer is located in an area corresponding to an area excluding an area where the plurality of thin film transistors are disposed.
제1항에 있어서,
상기 평탄화층에 포함된 상기 하나 이상의 홀 중 적어도 하나의 홀은 상기 스캔 라인이 배치된 방향을 따라 인접한 복수의 픽셀에 배치된 초음파 센서.
According to paragraph 1,
At least one hole among the one or more holes included in the planarization layer is disposed in a plurality of adjacent pixels along a direction in which the scan line is disposed.
삭제delete 삭제delete 제1항에 있어서,
상기 평탄화층에 포함된 상기 하나 이상의 홀은 복수이고, 복수의 홀 중 제1 홀에서 상기 연결 전극이 상기 박막 트랜지스터와 전기적으로 연결되고, 제2 홀은 상기 복수의 박막 트랜지스터가 배치된 영역을 제외한 영역과 대응되는 영역에 위치하는 초음파 센서.
According to paragraph 1,
The one or more holes included in the planarization layer are plural, and in a first hole among the plurality of holes, the connection electrode is electrically connected to the thin film transistor, and the second hole excludes the area where the plurality of thin film transistors are disposed. Ultrasonic sensor located in the area corresponding to the area.
제7항에 있어서,
상기 제2 홀의 크기는 상기 제1 홀의 크기보다 큰 초음파 센서.
In clause 7,
An ultrasonic sensor in which the size of the second hole is larger than the size of the first hole.
제1항에 있어서,
상기 연결 전극은,
상기 평탄화층 상에서 상기 하나 이상의 홀이 배치된 영역을 제외한 영역에 전체적으로 배치되고, 상기 하나 이상의 홀 중 적어도 하나의 홀의 내부의 적어도 일부 영역에 배치되며, 상기 픽셀 전극과 접촉하는 초음파 센서.
According to paragraph 1,
The connection electrode is,
An ultrasonic sensor that is disposed entirely on an area of the planarization layer excluding an area where the one or more holes are disposed, is disposed in at least a partial area inside at least one of the one or more holes, and is in contact with the pixel electrode.
제1항에 있어서,
상기 연결 전극은,
상기 복수의 박막 트랜지스터 중 어느 하나의 박막 트랜지스터의 소스 전극 또는 드레인 전극과 전기적으로 연결되고,
상기 복수의 박막 트랜지스터 중 다른 박막 트랜지스터의 게이트 전극과 전기적으로 연결되는 초음파 센서.
According to paragraph 1,
The connection electrode is,
Electrically connected to the source electrode or drain electrode of any one of the plurality of thin film transistors,
An ultrasonic sensor electrically connected to the gate electrode of another thin film transistor among the plurality of thin film transistors.
디스플레이 패널; 및
상기 디스플레이 패널에 내장되거나, 상기 디스플레이 패널의 적어도 일면에 배치된 초음파 센서를 포함하고,
상기 초음파 센서는,
다수의 스캔 라인, 다수의 센싱 라인 및 다수의 픽셀을 포함하고,
상기 다수의 픽셀 각각은,
복수의 박막 트랜지스터;
상기 복수의 박막 트랜지스터 상에 배치된 평탄화층;
상기 평탄화층 상의 적어도 일부 영역에 배치되고, 상기 복수의 박막 트랜지스터 중 적어도 하나의 박막 트랜지스터와 전기적으로 연결된 연결 전극;
상기 연결 전극 상에 배치된 픽셀 전극;
상기 픽셀 전극 상에 배치된 압전 물질; 및
상기 압전 물질 상에 배치된 공통 전극을 포함하고,
상기 평탄화층은 상기 압전 물질과 중첩되는 하나 이상의 홀을 포함하고, 상기 하나 이상의 홀 중 적어도 하나의 홀이 배치된 영역에서 상기 픽셀 전극은 상기 홀의 바닥 면과 이격되어 배치되고,
상기 다수의 픽셀 각각에 포함된 홀이 복수이고, 상기 복수의 홀 중 적어도 두 개의 홀은 크기가 상이한 디스플레이 장치.
display panel; and
Includes an ultrasonic sensor built into the display panel or disposed on at least one surface of the display panel,
The ultrasonic sensor is,
Containing a plurality of scan lines, a plurality of sensing lines, and a plurality of pixels,
Each of the plurality of pixels is,
a plurality of thin film transistors;
a planarization layer disposed on the plurality of thin film transistors;
a connection electrode disposed in at least a portion of the planarization layer and electrically connected to at least one thin film transistor among the plurality of thin film transistors;
a pixel electrode disposed on the connection electrode;
a piezoelectric material disposed on the pixel electrode; and
comprising a common electrode disposed on the piezoelectric material,
The planarization layer includes one or more holes overlapping the piezoelectric material, and the pixel electrode is disposed to be spaced apart from a bottom surface of the hole in a region where at least one hole is disposed among the one or more holes,
A display device wherein each of the plurality of pixels has a plurality of holes, and at least two of the plurality of holes have different sizes.
제11항에 있어서,
상기 평탄화층에 포함된 상기 하나 이상의 홀 중 적어도 하나의 홀에서 상기 연결 전극이 상기 박막 트랜지스터와 전기적으로 연결되는 디스플레이 장치.
According to clause 11,
A display device wherein the connection electrode is electrically connected to the thin film transistor in at least one hole among the one or more holes included in the planarization layer.
제11항에 있어서,
상기 평탄화층에 포함된 상기 하나 이상의 홀 중 적어도 하나의 홀은 상기 복수의 박막 트랜지스터가 배치된 영역을 제외한 영역과 대응되는 영역에 위치하는 디스플레이 장치.
According to clause 11,
A display device wherein at least one hole among the one or more holes included in the planarization layer is located in an area corresponding to an area excluding an area where the plurality of thin film transistors are disposed.
제11항에 있어서,
상기 평탄화층에 포함된 상기 하나 이상의 홀 중 적어도 하나의 홀은 상기 스캔 라인이 배치된 방향을 따라 인접한 복수의 픽셀에 배치된 디스플레이 장치.
According to clause 11,
A display device wherein at least one of the one or more holes included in the planarization layer is disposed in a plurality of adjacent pixels along a direction in which the scan line is disposed.
제11항에 있어서,
상기 평탄화층에 포함된 상기 하나 이상의 홀은 복수이고, 복수의 홀 중 제1 홀에서 상기 연결 전극이 상기 박막 트랜지스터와 전기적으로 연결되고, 제2 홀은 상기 복수의 박막 트랜지스터가 배치된 영역을 제외한 영역과 대응되는 영역에 위치하는 디스플레이 장치.
According to clause 11,
The one or more holes included in the planarization layer are plural, and in a first hole among the plurality of holes, the connection electrode is electrically connected to the thin film transistor, and in a second hole excluding the area where the plurality of thin film transistors are disposed. A display device located in an area corresponding to the area.
제15항에 있어서,
상기 제1 홀의 크기와 상기 제2 홀의 크기는 상이한 디스플레이 장치.
According to clause 15,
A display device in which the size of the first hole and the size of the second hole are different.
제11항에 있어서,
상기 디스플레이 패널 상에 배치된 커버 글래스를 더 포함하고,
상기 초음파 센서는,
상기 디스플레이 패널에서 상기 커버 글래스가 배치된 면의 반대 면에 배치된 디스플레이 장치.
According to clause 11,
Further comprising a cover glass disposed on the display panel,
The ultrasonic sensor is,
A display device disposed on a side of the display panel opposite to the side on which the cover glass is disposed.
KR1020190039822A 2019-04-04 2019-04-04 Ultrasonic sensor and display device Active KR102690617B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190039822A KR102690617B1 (en) 2019-04-04 2019-04-04 Ultrasonic sensor and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190039822A KR102690617B1 (en) 2019-04-04 2019-04-04 Ultrasonic sensor and display device

Publications (2)

Publication Number Publication Date
KR20200117554A KR20200117554A (en) 2020-10-14
KR102690617B1 true KR102690617B1 (en) 2024-08-02

Family

ID=72846820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190039822A Active KR102690617B1 (en) 2019-04-04 2019-04-04 Ultrasonic sensor and display device

Country Status (1)

Country Link
KR (1) KR102690617B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6599968B2 (en) * 2014-07-08 2019-10-30 クアルコム,インコーポレイテッド Piezoelectric ultrasonic transducer and process
US10497748B2 (en) * 2015-10-14 2019-12-03 Qualcomm Incorporated Integrated piezoelectric micromechanical ultrasonic transducer pixel and array

Also Published As

Publication number Publication date
KR20200117554A (en) 2020-10-14

Similar Documents

Publication Publication Date Title
US20210271843A1 (en) Acoustic Imaging System Architecture
US9465972B2 (en) Fingerprint sensor and electronic device including the same
KR102486154B1 (en) Ultrasonic sensor, ultrasonic sensing device and display device
US11249599B2 (en) Ultrasonic sensor and display device
US11829552B2 (en) Display panel, control method thereof, and display device combining a fingerprint recognition function and a touch detection function
CN111142716B (en) Ultrasonic sensor, ultrasonic sensing device, display device and sensing method
KR20200144794A (en) Display panel and display device
KR102690617B1 (en) Ultrasonic sensor and display device
KR102617926B1 (en) Ultrasonic sensor and display device
US11216634B2 (en) Ultrasonic sensor and display device
US12008196B2 (en) Input detection system and detection device that detect external resonant input support devices and touch
US11653570B2 (en) Display device and piezoelectric sensor
KR102531305B1 (en) Ultrasonic sensor and display device
KR102598389B1 (en) Ultrasonic sensor and display device
KR102630772B1 (en) Ultrasonic sensor and display device
KR20210068773A (en) Ultrasonic sensor and display device
KR20200127365A (en) Scan driving circuit, ultrasonic sensor and display device
KR20210068772A (en) Ultrasonic sensor and sensing device
KR20200060028A (en) Electronic device and the method of operating the same

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190404

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220216

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20190404

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230915

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240521

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240729

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240730

End annual number: 3

Start annual number: 1

PG1601 Publication of registration