KR102673667B1

KR102673667B1 - Flip chip type light emitting diode chip

Info

Publication number: KR102673667B1
Application number: KR1020190035339A
Authority: KR
Inventors: 이진웅; 김종규; 이금주
Original assignee: 서울바이오시스 주식회사
Priority date: 2019-03-27
Filing date: 2019-03-27
Publication date: 2024-06-12
Anticipated expiration: 2039-03-27
Also published as: KR20200114133A; CN210897328U

Abstract

발광 다이오드 칩이 개시된다. 이 발광 다이오드 칩은, 기판 상에 위치하는 제1 도전형 반도체층; 제1 도전형 반도체층의 일부 영역 상에 배치되고, 활성층 및 제2 도전형 반도체층을 포함하는 메사; 제2 도전형 반도체층 상에 오믹 콘택하는 투명 전극; 메사로부터 횡방향으로 이격되어 제1 도전형 반도체층 상에 배치되며, 상기 제1 도전형 반도체층에 오믹 콘택하는 콘택 전극; 투명 전극의 일부 영역 상에 배치되어 투명 전극에 전기적으로 접속된 전류 스프레더; 기판, 제1 도전형 반도체층, 메사, 투명 전극, 콘택 전극 및 전류 스프레더를 덮되, 콘택 전극 및 전류 스프레더의 일부분들을 노출시키는 개구부들을 가지는 절연층; 및 절연층 상에 위치하며, 개구부들을 통해 각각 콘택 전극 및 전류 스프레더에 접속하는 제1 패드 전극 및 제2 패드 전극을 포함하고, 제1 패드 전극 및 제2 패드 전극은 각각 절연층을 노출시키는 적어도 하나의 홀을 갖는다.A light emitting diode chip is disclosed. This light emitting diode chip includes: a first conductivity type semiconductor layer located on a substrate; a mesa disposed on a portion of the first conductivity type semiconductor layer and including an active layer and a second conductivity type semiconductor layer; a transparent electrode making ohmic contact on the second conductive semiconductor layer; a contact electrode disposed on the first conductive semiconductor layer and spaced laterally from the mesa, and making ohmic contact with the first conductive semiconductor layer; A current spreader disposed on a portion of the transparent electrode and electrically connected to the transparent electrode; An insulating layer that covers the substrate, the first conductive semiconductor layer, the mesa, the transparent electrode, the contact electrode, and the current spreader, and has openings exposing portions of the contact electrode and the current spreader; and a first pad electrode and a second pad electrode located on the insulating layer and connected to the contact electrode and the current spreader, respectively, through openings, wherein the first pad electrode and the second pad electrode each expose at least the insulating layer. It has one hole.

Description

Light emitting diode chip {FLIP CHIP TYPE LIGHT EMITTING DIODE CHIP}

본 발명은 발광 다이오드 칩에 관한 것으로, 특히, 패드 전극들을 갖는 발광 다이오드 칩에 관한 것이다.The present invention relates to light emitting diode chips, and more particularly to light emitting diode chips having pad electrodes.

발광 다이오드는 백라이트 유닛(Back Light Unit: BLU), 일반 조명 및 전장 등 다양한 제품에 이용되고 있으며, 또한 소형 가전 제품 및 인테리어 제품에 다양하게 이용되고 있다. 더욱이, 발광 다이오드는 단순히 광원으로 이용되는 것에 더하여 의미 전달, 미적 감각을 불러일으키기 위한 용도 등 다양한 용도로 사용될 수 있다. Light emitting diodes are used in a variety of products such as back light units (BLU), general lighting, and electronics, and are also used in a variety of small home appliances and interior products. Moreover, in addition to being used simply as a light source, light emitting diodes can be used for a variety of purposes, such as conveying meaning and evoking aesthetic sense.

일반 조명이나 전장 등의 응용 제품으로는 단일 칩에서 고출력을 달성하기 위해 상대적으로 큰 크기의 발광 다이오드가 사용되고 있다. 이러한 발광 다이오드 칩은 예컨대 700×700 um² 이상의 크기를 갖는 것이 일반적이다.In applications such as general lighting and electronics, relatively large-sized light emitting diodes are used to achieve high output from a single chip. These light emitting diode chips generally have a size of, for example, 700×700 um ² or more.

이에 반해, 소형 가전 제품, 인테리어 제품 또는 소형 백라이트 유닛 등에는 고출력보다는 고효율의 발광 다이오드가 요구되며, 예컨대 300×300 um² 이하의 크기를 갖는 발광 다이오드 칩이 적합하게 사용된다.On the other hand, small home appliances, interior products, or small backlight units require light emitting diodes with high efficiency rather than high output, and for example, light emitting diode chips with a size of 300 × 300 um ² or less are suitably used.

한편, 고효율 발광 다이오드를 제공하기 위해 일반적으로 플립칩형 발광 다이오드가 제작되고 있다. 플립칩형 발광 다이오드는 방열 성능이 우수하며, 반사층을 이용하여 광 추출 효율을 향상시킬 수 있다. 또한, 플립 본딩 기술을 이용하므로 본딩 와이어를 생략할 수 있다.Meanwhile, flip chip type light emitting diodes are generally manufactured to provide high efficiency light emitting diodes. Flip-chip type light emitting diodes have excellent heat dissipation performance, and light extraction efficiency can be improved by using a reflective layer. Additionally, since flip bonding technology is used, bonding wires can be omitted.

플립칩형 발광 다이오드는 외부에 노출된 패드 전극들을 가지며, 솔더 등의 도전성 접착제를 이용하여 패키지나 회로 기판 등에 실장된다. 발광 다이오드의 실장 안정성은 솔더 등의 접착제에 의한 접착력이 중요한데, 접착 면적의 크기는 접착력과 밀접한 관련이 있다. 그런데, 칩 크기가 감소함에 따라 필연적으로 패드 전극들의 크기가 감소하며, 이에 따라, 칩의 접착력이 약화되어 실장면으로부터 칩이 박리될 수 있다.Flip-chip type light emitting diodes have externally exposed pad electrodes and are mounted on a package or circuit board using a conductive adhesive such as solder. Adhesion using adhesives such as solder is important for the mounting stability of light emitting diodes, and the size of the adhesive area is closely related to adhesive strength. However, as the chip size decreases, the size of the pad electrodes inevitably decreases, and as a result, the adhesive strength of the chip is weakened and the chip may be peeled off from the mounting surface.

한편, 플립칩형 발광 다이오드는 광을 반사하기 위해 일반적으로 금속 반사층을 이용하고 있다. 금속 반사층은 오믹 특성 및 반사 특성을 함께 가지므로, 전기적 접속과 함께 광 반사를 동시에 달성할 수 있다. 그러나 금속 반사층의 반사율은 상대적으로 높지 않아 상당한 광 손실이 발생된다. 더욱이, 발광 다이오드를 장시간 사용함에 따라 금속 반사층의 반사율이 점점 더 감소할 수 있다.Meanwhile, flip chip type light emitting diodes generally use a metal reflective layer to reflect light. Since the metal reflective layer has both ohmic and reflective properties, it is possible to achieve both electrical connection and light reflection at the same time. However, the reflectance of the metal reflective layer is relatively low, resulting in significant light loss. Moreover, as the light emitting diode is used for a long time, the reflectance of the metal reflective layer may gradually decrease.

이에 따라, 금속 반사층 사용에 따른 광 손실을 줄일 수 있는 플립칩형 발광 다이오드가 요구된다.Accordingly, a flip-chip type light emitting diode that can reduce light loss due to the use of a metal reflective layer is required.

본 발명이 해결하고자 하는 과제는, 실장 안정성을 향상시킬 수 있는 발광 다이오드 칩을 제공하는 것이다.The problem to be solved by the present invention is to provide a light emitting diode chip that can improve mounting stability.

본 발명이 해결하고자 하는 또 다른 과제는, 금속 반사층에 의한 광 손실을 줄여 광 효율을 향상시킬 수 있는 발광 다이오드 칩을 제공하는 것이다.Another problem to be solved by the present invention is to provide a light emitting diode chip that can improve light efficiency by reducing light loss due to a metal reflection layer.

본 발명이 해결하고자 하는 또 다른 과제는, 구조적으로 단순한 소형화된 발광 다이오드 칩을 제공하는 것이다.Another problem to be solved by the present invention is to provide a miniaturized light emitting diode chip that is structurally simple.

본 발명의 일 실시예에 따른 발광 다이오드 칩은, 기판; 상기 기판 상에 위치하는 제1 도전형 반도체층; 상기 제1 도전형 반도체층의 일부 영역 상에 배치되고, 활성층 및 제2 도전형 반도체층을 포함하는 메사; 상기 제2 도전형 반도체층 상에 오믹 콘택하는 투명 전극; 상기 메사로부터 횡방향으로 이격되어 상기 제1 도전형 반도체층 상에 배치되며, 상기 제1 도전형 반도체층에 오믹 콘택하는 콘택 전극; 상기 투명 전극의 일부 영역 상에 배치되어 상기 투명 전극에 전기적으로 접속된 전류 스프레더; 상기 기판, 상기 제1 도전형 반도체층, 상기 메사, 상기 투명 전극, 상기 콘택 전극 및 상기 전류 스프레더를 덮되, 상기 콘택 전극 및 전류 스프레더의 일부분들을 노출시키는 개구부들을 가지는 절연층; 및 상기 절연층 상에 위치하며, 상기 개구부들을 통해 각각 상기 콘택 전극 및 전류 스프레더에 접속하는 제1 패드 전극 및 제2 패드 전극을 포함하고, 상기 제1 패드 전극 및 제2 패드 전극은 각각 상기 절연층을 노출시키는 적어도 하나의 홀을 갖는다.A light emitting diode chip according to an embodiment of the present invention includes: a substrate; a first conductive semiconductor layer located on the substrate; a mesa disposed on a portion of the first conductivity type semiconductor layer and including an active layer and a second conductivity type semiconductor layer; a transparent electrode making ohmic contact on the second conductive semiconductor layer; a contact electrode disposed on the first conductive semiconductor layer and spaced laterally from the mesa, and making ohmic contact with the first conductive semiconductor layer; a current spreader disposed on a portion of the transparent electrode and electrically connected to the transparent electrode; an insulating layer covering the substrate, the first conductive semiconductor layer, the mesa, the transparent electrode, the contact electrode, and the current spreader, and having openings exposing portions of the contact electrode and the current spreader; and a first pad electrode and a second pad electrode located on the insulating layer and connected to the contact electrode and the current spreader, respectively, through the openings, wherein the first pad electrode and the second pad electrode are each insulated. It has at least one hole exposing the layer.

본 발명의 또 다른 실시예에 따른 발광 다이오드 칩은, 기판; 상기 기판 상에 위치하는 제1 도전형 반도체층; 상기 제1 도전형 반도체층의 일부 영역 상에 배치되고, 활성층 및 제2 도전형 반도체층을 포함하는 메사; 상기 제2 도전형 반도체층 상에 오믹 콘택하는 투명 전극; 상기 메사로부터 횡방향으로 이격되어 상기 제1 도전형 반도체층 상에 배치되며, 상기 제1 도전형 반도체층에 오믹 콘택하는 콘택 전극; 상기 투명 전극의 일부 영역 상에 배치되어 상기 투명 전극에 전기적으로 접속된 전류 스프레더; 상기 기판, 상기 제1 도전형 반도체층, 상기 메사, 상기 투명 전극, 상기 콘택 전극 및 상기 전류 스프레더를 덮되, 상기 콘택 전극 및 전류 스프레더의 일부분들을 노출시키는 개구부들을 가지는 절연층; 및 상기 절연층 상에 위치하며, 상기 개구부들을 통해 각각 상기 콘택 전극 및 전류 스프레더에 접속하는 제1 패드 전극 및 제2 패드 전극을 포함하고, 상기 절연층은 상기 제1 패드 전극 또는 제2 패드 전극 하부에 위치하는 적어도 하나의 그루브를 갖고, 상기 제1 패드 전극 또는 제2 패드 전극은 상기 절연층의 그루브에 의해 형성된 오목부를 갖는다.A light emitting diode chip according to another embodiment of the present invention includes a substrate; a first conductive semiconductor layer located on the substrate; a mesa disposed on a portion of the first conductivity type semiconductor layer and including an active layer and a second conductivity type semiconductor layer; a transparent electrode making ohmic contact on the second conductive semiconductor layer; a contact electrode disposed on the first conductive semiconductor layer and spaced laterally from the mesa, and making ohmic contact with the first conductive semiconductor layer; a current spreader disposed on a portion of the transparent electrode and electrically connected to the transparent electrode; an insulating layer covering the substrate, the first conductive semiconductor layer, the mesa, the transparent electrode, the contact electrode, and the current spreader, and having openings exposing portions of the contact electrode and the current spreader; and a first pad electrode and a second pad electrode located on the insulating layer and connected to the contact electrode and the current spreader, respectively, through the openings, wherein the insulating layer includes the first pad electrode or the second pad electrode. It has at least one groove located at the bottom, and the first pad electrode or the second pad electrode has a concave portion formed by the groove of the insulating layer.

본 발명의 또 다른 실시예에 따른 발광 다이오드 칩은, 기판; 상기 기판 상에 위치하는 제1 도전형 반도체층; 상기 제1 도전형 반도체층의 일부 영역 상에 배치되고, 활성층 및 제2 도전형 반도체층을 포함하는 메사; 상기 제2 도전형 반도체층 상에 오믹 콘택하는 투명 전극; 상기 메사로부터 횡방향으로 이격되어 상기 제1 도전형 반도체층 상에 배치되며, 상기 제1 도전형 반도체층에 오믹 콘택하는 콘택 전극; 상기 투명 전극의 일부 영역 상에 배치되어 상기 투명 전극에 전기적으로 접속된 전류 스프레더; 상기 기판, 상기 제1 도전형 반도체층, 상기 메사, 상기 투명 전극, 상기 콘택 전극 및 상기 전류 스프레더를 덮되, 상기 콘택 전극 및 전류 스프레더의 일부분들을 노출시키는 개구부들을 가지는 절연층; 및 상기 절연층 상에 위치하며, 상기 개구부들을 통해 각각 상기 콘택 전극 및 전류 스프레더에 접속하는 제1 패드 전극 및 제2 패드 전극을 포함하고, 상기 제1 패드 전극 및 제2 패드 전극은 각각 상기 절연층 상부에 위치하는 복수의 제1 오목부들을 갖는다.A light emitting diode chip according to another embodiment of the present invention includes a substrate; a first conductive semiconductor layer located on the substrate; a mesa disposed on a portion of the first conductivity type semiconductor layer and including an active layer and a second conductivity type semiconductor layer; a transparent electrode making ohmic contact on the second conductive semiconductor layer; a contact electrode disposed on the first conductive semiconductor layer and spaced laterally from the mesa, and making ohmic contact with the first conductive semiconductor layer; a current spreader disposed on a portion of the transparent electrode and electrically connected to the transparent electrode; an insulating layer covering the substrate, the first conductive semiconductor layer, the mesa, the transparent electrode, the contact electrode, and the current spreader, and having openings exposing portions of the contact electrode and the current spreader; and a first pad electrode and a second pad electrode located on the insulating layer and connected to the contact electrode and the current spreader, respectively, through the openings, wherein the first pad electrode and the second pad electrode are each insulated. It has a plurality of first recesses located at the top of the layer.

본 발명의 일 실시예에 따른 발광 모듈은, 회로 기판, 발광 다이오드 칩, 및 상기 발광 다이오드 칩을 상기 회로 기판 상에 접착시키는 도전성 접착제를 포함하되, 상기 발광 다이오드 칩은 앞서 설명한 본 발명의 실시예들에 따른 발광 다이오드 칩이다.A light emitting module according to an embodiment of the present invention includes a circuit board, a light emitting diode chip, and a conductive adhesive for adhering the light emitting diode chip to the circuit board, wherein the light emitting diode chip is an embodiment of the present invention described above. It is a light emitting diode chip according to the.

본 발명의 실시예들에 따르면, 제1 패드 전극 및/또는 제2 패드 전극의 접착 면적을 증가시켜 실장 안정성을 향상시킬 수 있는 발광 다이오드를 제공할 수 있다. 나아가, 절연층을 분포 브래그 반사기로 형성함으로써 패드 전극 측으로 진행하는 광을 절연층을 이용하여 반사시킬 수 있어 금속층들에 의해 발생되는 광 손실을 줄일 수 있다. 또한, 콘택 전극 및 전류 스프레더와 패드 전극들을 분리하여 형성함으로써 구조적으로 단순하면서도 신뢰성을 향상시킬 수 있는 소형화된 플립칩형 발광 다이오드 칩을 제공할 수 있다.According to embodiments of the present invention, a light emitting diode capable of improving mounting stability by increasing the adhesion area of the first pad electrode and/or the second pad electrode can be provided. Furthermore, by forming the insulating layer as a distributed Bragg reflector, light traveling toward the pad electrode can be reflected using the insulating layer, thereby reducing light loss caused by the metal layers. In addition, by forming the contact electrode, current spreader, and pad electrode separately, it is possible to provide a miniaturized flip-chip type light emitting diode chip that is structurally simple and has improved reliability.

본 발명의 다른 특징 및 장점에 대해서는 뒤에서 설명하는 상세한 설명을 통해 명확하게 이해될 것이다.Other features and advantages of the present invention will be clearly understood through the detailed description below.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드 칩을 설명하기 위한 개략적인 평면도이다.
도 2a는 도 1의 절취선 A-A를 따라 취해진 단면도이다.
도 2b는 도 1의 절취선 B-B를 따라 취해진 단면도이다.
도 2c는 도 1의 절취선 C-C를 따라 취해진 단면도이다.
도 3은 솔더가 형성된 발광 다이오드 칩을 설명하기 위한 개략적인 평면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩을 설명하기 위한 단면도이다.
도 6은 본 발명의 일 실시예에 따른 발광 모듈을 설명하기 위한 개략적인 평면도이다.1 is a schematic plan view for explaining a light emitting diode chip according to an embodiment of the present invention.
FIG. 2A is a cross-sectional view taken along line AA in FIG. 1.
FIG. 2B is a cross-sectional view taken along line BB in FIG. 1.
FIG. 2C is a cross-sectional view taken along line CC of FIG. 1.
Figure 3 is a schematic plan view for explaining a light emitting diode chip on which solder is formed.
Figure 4 is a cross-sectional view for explaining a light emitting diode chip according to another embodiment of the present invention.
Figure 5 is a cross-sectional view for explaining a light emitting diode chip according to another embodiment of the present invention.
Figure 6 is a schematic plan view for explaining a light emitting module according to an embodiment of the present invention.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the attached drawings. The embodiments introduced below are provided as examples so that the idea of the present invention can be sufficiently conveyed to those skilled in the art to which the present invention pertains. Accordingly, the present invention is not limited to the embodiments described below and may be embodied in other forms. Also, in the drawings, the width, length, thickness, etc. of components may be exaggerated for convenience. Additionally, when a component is described as being "on top" or "on" another component, it means that each component is "directly on" or "directly on" the other component, as well as when each component is described as being "directly on" or "directly on" the other component. This also includes cases where another component is interposed. Like reference numerals refer to like elements throughout the specification.

본 발명의 일 실시예에 따르면, 기판; 상기 기판 상에 위치하는 제1 도전형 반도체층; 상기 제1 도전형 반도체층의 일부 영역 상에 배치되고, 활성층 및 제2 도전형 반도체층을 포함하는 메사; 상기 제2 도전형 반도체층 상에 오믹 콘택하는 투명 전극; 상기 메사로부터 횡방향으로 이격되어 상기 제1 도전형 반도체층 상에 배치되며, 상기 제1 도전형 반도체층에 오믹 콘택하는 콘택 전극; 상기 투명 전극의 일부 영역 상에 배치되어 상기 투명 전극에 전기적으로 접속된 전류 스프레더; 상기 기판, 상기 제1 도전형 반도체층, 상기 메사, 상기 투명 전극, 상기 콘택 전극 및 상기 전류 스프레더를 덮되, 상기 콘택 전극 및 전류 스프레더의 일부분들을 노출시키는 개구부들을 가지는 절연층; 및 상기 절연층 상에 위치하며, 상기 개구부들을 통해 각각 상기 콘택 전극 및 전류 스프레더에 접속하는 제1 패드 전극 및 제2 패드 전극을 포함하고, 상기 제1 패드 전극 및 제2 패드 전극은 각각 상기 절연층을 노출시키는 적어도 하나의 홀을 갖는 발광 다이오드 칩이 제공된다.According to one embodiment of the present invention, a substrate; a first conductive semiconductor layer located on the substrate; a mesa disposed on a portion of the first conductivity type semiconductor layer and including an active layer and a second conductivity type semiconductor layer; a transparent electrode making ohmic contact on the second conductive semiconductor layer; a contact electrode disposed on the first conductive semiconductor layer and spaced laterally from the mesa, and making ohmic contact with the first conductive semiconductor layer; a current spreader disposed on a portion of the transparent electrode and electrically connected to the transparent electrode; an insulating layer covering the substrate, the first conductive semiconductor layer, the mesa, the transparent electrode, the contact electrode, and the current spreader, and having openings exposing portions of the contact electrode and the current spreader; and a first pad electrode and a second pad electrode located on the insulating layer and connected to the contact electrode and the current spreader, respectively, through the openings, wherein the first pad electrode and the second pad electrode are each insulated. A light emitting diode chip is provided having at least one hole exposing a layer.

본 명세서에서 "홀"은 측벽으로 둘러싸인 관통홀을 의미한다. In this specification, “hole” refers to a through hole surrounded by a side wall.

제1 패드 전극 및 제2 패드 전극에 홀이 형성됨에 따라, 제1 및 제2 패드 전극의 접촉 면적을 증가시킬 수 있어 실장 안정성을 향상시킬 수 있다.As holes are formed in the first and second pad electrodes, the contact area of the first and second pad electrodes can be increased, thereby improving mounting stability.

상기 제1 및 제2 패드 전극들은 각각 상기 절연층을 노출시키는 복수개의 홀들을 가질 수 있다.The first and second pad electrodes may each have a plurality of holes exposing the insulating layer.

나아가, 상기 제1 패드 전극의 복수개의 홀들은 상기 제2 패드 전극의 복수개의 홀들에 대향하여 대칭적으로 배치될 수 있다. 이에 따라, 제1 패드 전극 및 제2 패드 전극의 접착력을 서로 유사하게 만들 수 있어 실장 안정성을 더욱 향상시킬 수 있다.Furthermore, the plurality of holes of the first pad electrode may be symmetrically disposed opposite to the plurality of holes of the second pad electrode. Accordingly, the adhesive strength of the first pad electrode and the second pad electrode can be made similar to each other, thereby further improving mounting stability.

상기 콘택 전극과 상기 전류 스프레더는 동일한 층 구조를 가질 수 있다. 따라서, 상기 콘택 전극과 상기 전류 스프레더는 동일 공정을 통해 함께 형성될 수 있다.The contact electrode and the current spreader may have the same layer structure. Accordingly, the contact electrode and the current spreader can be formed together through the same process.

예컨대, 상기 콘택 전극은 제1 도전형 반도체층에 오믹 콘택하는 오믹층 및 광을 반사시키는 금속 반사층을 포함할 수 있다. 나아가, 상기 콘택 전극은 확산 방지층층을 포함할 수 있으며, 따라서, 패드 전극들로부터 금속 원자가 확산되는 것을 방지할 수 있다.For example, the contact electrode may include an ohmic layer that makes ohmic contact with the first conductive semiconductor layer and a metal reflection layer that reflects light. Furthermore, the contact electrode may include a diffusion barrier layer, thereby preventing metal atoms from diffusing from the pad electrodes.

한편, 상기 전류 스프레더는 접속 패드 및 상기 접속 패드에서 연장하는 연장부를 포함할 수 있으며, 상기 절연층의 개구부는 상기 접속 패드 상에 위치하고, 상기 제2 패드 전극은 상기 개구부를 통해 상기 접속 패드에 접속할 수 있다.Meanwhile, the current spreader may include a connection pad and an extension part extending from the connection pad, an opening of the insulating layer is located on the connection pad, and the second pad electrode is connected to the connection pad through the opening. You can.

상기 절연층은 분포 브래그 반사기를 포함할 수 있다. 이에 따라, 상기 절연층에 의해 광을 반사시킬 수 있어 패드 전극들에 의한 광 손실을 방지할 수 있다.The insulating layer may include a distributed Bragg reflector. Accordingly, light can be reflected by the insulating layer and light loss due to the pad electrodes can be prevented.

본 발명의 또 다른 실시예에 따르면, 기판; 상기 기판 상에 위치하는 제1 도전형 반도체층; 상기 제1 도전형 반도체층의 일부 영역 상에 배치되고, 활성층 및 제2 도전형 반도체층을 포함하는 메사; 상기 제2 도전형 반도체층 상에 오믹 콘택하는 투명 전극; 상기 메사로부터 횡방향으로 이격되어 상기 제1 도전형 반도체층 상에 배치되며, 상기 제1 도전형 반도체층에 오믹 콘택하는 콘택 전극; 상기 투명 전극의 일부 영역 상에 배치되어 상기 투명 전극에 전기적으로 접속된 전류 스프레더; 상기 기판, 상기 제1 도전형 반도체층, 상기 메사, 상기 투명 전극, 상기 콘택 전극 및 상기 전류 스프레더를 덮되, 상기 콘택 전극 및 전류 스프레더의 일부분들을 노출시키는 개구부들을 가지는 절연층; 및 상기 절연층 상에 위치하며, 상기 개구부들을 통해 각각 상기 콘택 전극 및 전류 스프레더에 접속하는 제1 패드 전극 및 제2 패드 전극을 포함하고, 상기 절연층은 상기 제1 패드 전극 또는 제2 패드 전극 하부에 위치하는 적어도 하나의 그루브를 갖고, 상기 제1 패드 전극 또는 제2 패드 전극은 상기 절연층의 그루브에 의해 형성된 오목부를 갖는 발광 다이오드 칩이 제공된다.According to another embodiment of the present invention, a substrate; a first conductive semiconductor layer located on the substrate; a mesa disposed on a portion of the first conductivity type semiconductor layer and including an active layer and a second conductivity type semiconductor layer; a transparent electrode making ohmic contact on the second conductive semiconductor layer; a contact electrode disposed on the first conductive semiconductor layer and spaced laterally from the mesa, and making ohmic contact with the first conductive semiconductor layer; a current spreader disposed on a portion of the transparent electrode and electrically connected to the transparent electrode; an insulating layer covering the substrate, the first conductive semiconductor layer, the mesa, the transparent electrode, the contact electrode, and the current spreader, and having openings exposing portions of the contact electrode and the current spreader; and a first pad electrode and a second pad electrode located on the insulating layer and connected to the contact electrode and the current spreader, respectively, through the openings, wherein the insulating layer includes the first pad electrode or the second pad electrode. A light emitting diode chip is provided, which has at least one groove located at the bottom, and wherein the first pad electrode or the second pad electrode has a concave portion formed by the groove of the insulating layer.

절연층의 그루브에 의해 제1 패드 전극 또는 제2 패드 전극에 오목부가 형성되므로써 제1 패드 전극 또는 제2 패드 전극의 접촉 면적을 증가시킬 수 있다. 더욱이, 상기 오목부의 바닥은 제1 패드 전극 또는 제2 패드 전극의 금속층으로 형성되므로, 솔더 등의 도전성 접착제의 접착력이 더 향상될 수 있다.A concave portion is formed in the first pad electrode or the second pad electrode by the groove of the insulating layer, thereby increasing the contact area of the first pad electrode or the second pad electrode. Moreover, since the bottom of the concave portion is formed of the metal layer of the first pad electrode or the second pad electrode, the adhesion of a conductive adhesive such as solder can be further improved.

본 명세서에서 용어 "그루브"는 상대적으로 두꺼운 영역에 의해 둘러싸인 상대적으로 얇은 영역으로, 상대적으로 두꺼운 영역보다 낮은 높이(elevation)을 갖는 영역을 의미하며, 따라서 "개구부"나 "홀"과 구별된다. 한편, 용어 "오목부"는 그것을 둘러싸는 영역의 높이(elevation)에 비해 상대적으로 낮은 높이를 갖는 영역을 의미한다. 따라서, 그루브는 오목부에 포함된다.As used herein, the term “groove” refers to a relatively thin region surrounded by a relatively thick region and has a lower elevation than the relatively thick region, and is thus distinguished from an “opening” or “hole.” Meanwhile, the term “recess” refers to an area with a relatively low height compared to the elevation of the area surrounding it. Accordingly, the groove is included in the recess.

상기 절연층에 그루브를 형성함으로써 상기 절연층의 절연 기능 및/또는 반사 기능을 수행함과 아울러 제1 패드 전극 또는 제2 패드 전극에 오목부를 형성할 수 있다. By forming a groove in the insulating layer, the insulating function and/or reflective function of the insulating layer can be performed and a concave portion can be formed in the first pad electrode or the second pad electrode.

상기 절연층은 상기 제1 패드 전극 및 상기 제2 패드 전극 하부에 각각 복수개의 그루브들을 포함할 수 있으며, 상기 제1 및 제2 패드 전극들은 각각 상기 그루브들에 의해 형성된 복수의 오목부들을 가질 수 있다.The insulating layer may include a plurality of grooves under the first pad electrode and the second pad electrode, respectively, and the first and second pad electrodes may each have a plurality of concave portions formed by the grooves. there is.

상기 제1 패드 전극 및 제2 패드 전극은 각각 상기 콘택 전극 및 상기 전류 스프레더를 노출시키는 개구부들에 의해 형성된 오목부를 더 가질 수 있다.The first pad electrode and the second pad electrode may further have recesses formed by openings that expose the contact electrode and the current spreader, respectively.

한편, 상기 절연층은 분포 브래그 반사기를 포함할 수 있다.Meanwhile, the insulating layer may include a distributed Bragg reflector.

또한, 상기 기판은 200×200 um² 이하의 크기를 가질 수 있다. 상기 기판 크기의 하한은 특별히 한정되는 것은 아니지만, 예컨대 100×100 um² 이상일 수 있다.Additionally, the substrate may have a size of 200×200 um ² or less. The lower limit of the substrate size is not particularly limited, but may be, for example, 100×100 um ² or more.

본 발명의 또 다른 실시예에 따르면, 기판; 상기 기판 상에 위치하는 제1 도전형 반도체층; 상기 제1 도전형 반도체층의 일부 영역 상에 배치되고, 활성층 및 제2 도전형 반도체층을 포함하는 메사; 상기 제2 도전형 반도체층 상에 오믹 콘택하는 투명 전극; 상기 메사로부터 횡방향으로 이격되어 상기 제1 도전형 반도체층 상에 배치되며, 상기 제1 도전형 반도체층에 오믹 콘택하는 콘택 전극; 상기 투명 전극의 일부 영역 상에 배치되어 상기 투명 전극에 전기적으로 접속된 전류 스프레더; 상기 기판, 상기 제1 도전형 반도체층, 상기 메사, 상기 투명 전극, 상기 콘택 전극 및 상기 전류 스프레더를 덮되, 상기 콘택 전극 및 전류 스프레더의 일부분들을 노출시키는 개구부들을 가지는 절연층; 및 상기 절연층 상에 위치하며, 상기 개구부들을 통해 각각 상기 콘택 전극 및 전류 스프레더에 접속하는 제1 패드 전극 및 제2 패드 전극을 포함하고, 상기 제1 패드 전극 및 제2 패드 전극은 각각 상기 절연층 상부에 위치하는 복수의 제1 오목부들을 갖는 발광 다이오드 칩이 제공된다.According to another embodiment of the present invention, a substrate; a first conductive semiconductor layer located on the substrate; a mesa disposed on a portion of the first conductivity type semiconductor layer and including an active layer and a second conductivity type semiconductor layer; a transparent electrode making ohmic contact on the second conductive semiconductor layer; a contact electrode disposed on the first conductive semiconductor layer and spaced laterally from the mesa, and making ohmic contact with the first conductive semiconductor layer; a current spreader disposed on a portion of the transparent electrode and electrically connected to the transparent electrode; an insulating layer covering the substrate, the first conductive semiconductor layer, the mesa, the transparent electrode, the contact electrode, and the current spreader, and having openings exposing portions of the contact electrode and the current spreader; and a first pad electrode and a second pad electrode located on the insulating layer and connected to the contact electrode and the current spreader, respectively, through the openings, wherein the first pad electrode and the second pad electrode are each insulated. A light emitting diode chip is provided having a plurality of first recesses located above the layer.

상기 제1 오목부들에 의해 제1 패드 전극 및 제2 패드 전극의 접착 면적이 증가하여 발광 다이오드칩의 실장 안정성이 향상된다.The first concave portions increase the adhesion area of the first pad electrode and the second pad electrode, thereby improving the mounting stability of the light emitting diode chip.

상기 제1 패드 전극 및 제2 패드 전극은 각각 제1층 및 제1층 상에 배치된 제2층을 포함할 수 있으며, 상기 제1 오목부들의 바닥층은 제1층 없이 제2층을 포함할 수 있다.The first pad electrode and the second pad electrode may include a first layer and a second layer disposed on the first layer, respectively, and the bottom layer of the first recesses may include a second layer without the first layer. You can.

상기 제1층은 상기 절연층을 노출시키는 개구부들을 가질 수 있다.The first layer may have openings exposing the insulating layer.

나아가, 상기 제2층은 상기 제1 오목부들의 하부 영역에서 상기 절연층에 접할 수 있다.Furthermore, the second layer may contact the insulating layer in lower areas of the first recesses.

한편, 상기 제1층은 Al을 포함할 수 있으며, 상기 제2층은 Au를 포함할 수 있다.Meanwhile, the first layer may include Al, and the second layer may include Au.

또한, 상기 제1 패드 전극 및 제2 패드 전극은 각각 상기 절연층의 개구부에 의해 형성된 제2 오목부를 더 가질 수 있다.Additionally, the first pad electrode and the second pad electrode may each further have a second concave portion formed by the opening of the insulating layer.

나아가, 상기 제2 오목부의 바닥층은 제1층 및 제2층을 포함할 수 있다.Furthermore, the bottom layer of the second concave portion may include a first layer and a second layer.

상기 기판은 200×200 um² 이하의 크기를 가질 수 있다. 상기 기판 크기의 하한은 특별히 한정되는 것은 아니며, 예컨대 100×100 um² 이상일 수 있다.The substrate may have a size of 200×200 um ² or less. The lower limit of the substrate size is not particularly limited, and may be, for example, 100×100 um ² or more.

본 발명의 또 다른 실시예에 따르면, 본딩 패드들을 갖는 회로 기판; 상술한 발광 다이오드 칩; 및 상기 발광 다이오드 칩을 상기 회로 기판에 접착시키는 도전성 접착제를 포함하는 발광 모듈이 제공된다.According to another embodiment of the present invention, there is provided a circuit board having bonding pads; The light emitting diode chip described above; and a conductive adhesive for adhering the light emitting diode chip to the circuit board.

이하, 도면을 참조하여 본 발명의 다양한 실시예들에 대해 설명한다.Hereinafter, various embodiments of the present invention will be described with reference to the drawings.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드 칩을 설명하기 위한 개략적인 평면도이고, 도 2a는 도 1의 절취선 A-A를 따라 취해진 개략적인 단면도이며, 도 2b는 도 1의 절취선 B-B를 따라 취해진 개략적인 단면도이고, 도 2c는 도 1의 절취선 C-C를 따라 취해진 개략적인 단면도이다.FIG. 1 is a schematic plan view for explaining a light emitting diode chip according to an embodiment of the present invention, FIG. 2A is a schematic cross-sectional view taken along the cutting line A-A of FIG. 1, and FIG. 2B is a schematic cross-sectional view taken along the cutting line B-B of FIG. 1. It is a schematic cross-sectional view, and FIG. 2C is a schematic cross-sectional view taken along the cutting line C-C in FIG. 1.

도 1, 도 2a, 도 2b 및 도 2c를 참조하면, 본 실시예에 따른 발광 다이오드 칩(100)은 기판(21), 발광 구조체(30), 투명 전극(31), 콘택 전극(33), 전류 스프레더(35), 절연층(37), 제1 패드 전극(39a) 및 제2 패드 전극(39b)을 포함한다. Referring to FIGS. 1, 2A, 2B, and 2C, the light emitting diode chip 100 according to this embodiment includes a substrate 21, a light emitting structure 30, a transparent electrode 31, a contact electrode 33, It includes a current spreader 35, an insulating layer 37, a first pad electrode 39a, and a second pad electrode 39b.

발광 다이오드 칩은 직사각형 형상, 나아가 정사각형 형상을 가질 수 있으며, 비교적 작은 수평 단면적을 갖는 소형 발광 다이오드 칩일 수 있다. 예를 들어, 기판(21)의 크기가 300×300 um² 이하, 구체적으로, 200×200 um² 이하의 크기를 가질 수 있다. 기판(21) 크기의 하한은 특별히 한정되지 않으며, 예컨대, 200×200 um² 이상일 수 있다. The light emitting diode chip may have a rectangular shape, or even a square shape, and may be a small light emitting diode chip with a relatively small horizontal cross-sectional area. For example, the size of the substrate 21 may be 300×300 um ² or less, specifically, 200×200 um ² or less. The lower limit of the size of the substrate 21 is not particularly limited, and may be, for example, 200×200 um ² or more.

또한, 발광 다이오드 칩의 전체 두께는 약 100um 내지 200um 범위 내일 수 있다. 상기 발광 다이오드 칩은 플립칩형일 수 있다.Additionally, the total thickness of the light emitting diode chip may be in the range of about 100um to 200um. The light emitting diode chip may be a flip chip type.

기판(21)은 절연성 또는 도전성 기판일 수 있다. 기판(21)은 발광 구조체(30)를 성장시키기 위한 성장 기판일 수 있으며, 사파이어 기판, 실리콘 카바이드 기판, 실리콘 기판, 질화갈륨 기판, 질화알루미늄 기판 등을 포함할 수 있다. 또한, 기판(21)은 그 상면의 적어도 일부 영역에 형성된 복수의 돌출부들을 포함할 수 있다. 기판(21)의 복수의 돌출부들은 규칙적이거나 불규칙적인 패턴으로 형성될 수 있다. 예를 들어, 기판(21)은 상면에 형성된 복수의 돌출부들을 포함하는 패턴된 사파이어 기판(Patterned sapphire substrate; PSS)일 수 있다. 기판(21)은 대략 100 내지 200um 범위 내의 두께를 가질 수 있다.The substrate 21 may be an insulating or conductive substrate. The substrate 21 may be a growth substrate for growing the light emitting structure 30 and may include a sapphire substrate, a silicon carbide substrate, a silicon substrate, a gallium nitride substrate, an aluminum nitride substrate, etc. Additionally, the substrate 21 may include a plurality of protrusions formed on at least a portion of its upper surface. The plurality of protrusions on the substrate 21 may be formed in a regular or irregular pattern. For example, the substrate 21 may be a patterned sapphire substrate (PSS) including a plurality of protrusions formed on the upper surface. The substrate 21 may have a thickness in the range of approximately 100 to 200 um.

발광 구조체(30)는 기판(21) 상에 위치한다. 발광 구조체(30)는 기판(21)과 유사하게 직사각형 형상, 나아가 정사각형 형상을 가질 수 있다. 또한, 발광 구조체(30)의 하면의 면적은 기판(21)의 상면의 면적보다 작으며, 발광 구조체(30)의 둘레를 따라 기판(21)의 상면이 노출될 수 있다. 기판(21)의 상면의 복수의 돌출부들 중 일부는 발광 구조체(30)와 기판(21) 사이에 위치하며, 발광 구조체(30)로 덮이지 않는 복수의 돌출부들은 발광 구조체(30)의 주변에 노출된다. The light emitting structure 30 is located on the substrate 21. The light emitting structure 30 may have a rectangular shape, or even a square shape, similar to the substrate 21. Additionally, the area of the lower surface of the light emitting structure 30 is smaller than the area of the upper surface of the substrate 21, and the upper surface of the substrate 21 may be exposed along the circumference of the light emitting structure 30. Some of the plurality of protrusions on the upper surface of the substrate 21 are located between the light emitting structure 30 and the substrate 21, and a plurality of protrusions not covered by the light emitting structure 30 are located around the light emitting structure 30. exposed.

발광 구조체(30) 주변의 분리 영역에 기판(21) 상면을 노출시킴으로써, 발광 다이오드 칩의 제조 과정에서의 보우잉(bowing)을 감소시킬 수 있다. 이에 따라, 보우잉에 의한 발광 구조체(30)의 손상을 방지하여 발광 다이오드 칩 제조 수율을 향상시킬 수 있다. 또한, 상기 보우잉이 감소되어 발광 구조체(30)에 인가되는 스트레스를 감소시킬 수 있어, 기판(21)의 두께를 더욱 얇게 가공할 수 있다. 이에 따라, 대략 100㎛의 얇은 두께를 갖는 슬림화된 발광 다이오드 칩이 제공될 수 있다. By exposing the upper surface of the substrate 21 to the separation area around the light emitting structure 30, bowing during the manufacturing process of the light emitting diode chip can be reduced. Accordingly, damage to the light emitting structure 30 due to bowing can be prevented and light emitting diode chip manufacturing yield can be improved. In addition, the bowing is reduced, thereby reducing the stress applied to the light emitting structure 30, and thus the thickness of the substrate 21 can be processed to be thinner. Accordingly, a slimmed-down light emitting diode chip having a thickness of approximately 100 μm can be provided.

발광 구조체(30)는 제1 도전형 반도체층(23), 제1 도전형 반도체층(23) 상에 위치하는 제2 도전형 반도체층(27), 및 제1 도전형 반도체층(23)과 제2 도전형 반도체층(27)의 사이에 위치하는 활성층(25)을 포함한다. 발광 구조체(30)의 전체 두께는 대략 5 내지 10um 범위 내일 수 있다.The light emitting structure 30 includes a first conductive semiconductor layer 23, a second conductive semiconductor layer 27 located on the first conductive semiconductor layer 23, and a first conductive semiconductor layer 23. It includes an active layer 25 located between the second conductive semiconductor layers 27. The total thickness of the light emitting structure 30 may be in the range of approximately 5 to 10 um.

한편, 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)은 Ⅲ-Ⅴ 계열 질화물계 반도체를 포함할 수 있고, 예를 들어, (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있다. 제1 도전형 반도체층(23)은 n형 불순물 (예를 들어, Si, Ge. Sn)을 포함할 수 있고, 제2 도전형 반도체층(27)은 p형 불순물 (예를 들어, Mg, Sr, Ba)을 포함할 수 있다. 또한, 그 반대일 수도 있다. 활성층(25)은 다중양자우물 구조(MQW)를 포함할 수 있고, 원하는 파장을 방출하도록 질화물계 반도체의 조성비가 조절될 수 있다. 특히, 본 실시예에 있어서, 제2 도전형 반도체층(27)은 p형 반도체층일 수 있다.Meanwhile, the first conductive semiconductor layer 23, the active layer 25, and the second conductive semiconductor layer 27 may include a III-V series nitride-based semiconductor, for example, (Al, Ga, In) ) May include a nitride-based semiconductor such as N. The first conductive semiconductor layer 23 may include n-type impurities (e.g., Si, Ge, Sn), and the second conductive semiconductor layer 27 may include p-type impurities (e.g., Mg, Sr, Ba) may be included. Also, the opposite may be true. The active layer 25 may include a multiple quantum well structure (MQW), and the composition ratio of the nitride-based semiconductor may be adjusted to emit a desired wavelength. In particular, in this embodiment, the second conductivity type semiconductor layer 27 may be a p-type semiconductor layer.

제1 도전형 반도체층(23)은 경사진 측면을 가질 수 있다. 나아가, 상기 경사진 측면의 경사각은 기판(21)의 바닥면에 대해 약 45도 이하로 완만할 수 있다. 제1 도전형 반도체층(23)의 측면을 완만하게 형성함으로써 발광 구조체(30) 및 기판(21)을 덮는 절연층(37)에 크랙과 같은 결함이 생기는 것을 방지할 수 있다.The first conductive semiconductor layer 23 may have an inclined side surface. Furthermore, the inclination angle of the inclined side may be as gentle as about 45 degrees or less with respect to the bottom surface of the substrate 21. By gently forming the side surface of the first conductive semiconductor layer 23, defects such as cracks can be prevented from occurring in the insulating layer 37 covering the light emitting structure 30 and the substrate 21.

한편, 발광 구조체(30)는 메사(M)를 포함한다. 메사(M)는 제1 도전형 반도체층(23)의 일부 영역 상에 위치할 수 있고, 활성층(25) 및 제2 도전형 반도체층(27)을 포함한다. 메사(M)는 대략 1 내지 2um 범위 내의 두께를 가질 수 있다. 본 실시예에 있어서, 메사(M)의 바깥측에 제1 도전형 반도체층(23)의 일부가 노출될 수 있다. 메사(M)의 둘레를 따라 제1 도전형 반도체층(23)의 상면이 노출될 수도 있으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 일부 영역에서 메사(M)의 경사면은 제1 도전형 반도체층(23)의 경사면에 나란할 수 있으며, 이에 따라, 제1 도전형 반도체층(23)의 상면 중 노출되는 면은 메사(M)의 일부 측면 근처에 제한될 수 있다. 또한, 다른 실시예에서, 메사(M)의 내부에 관통홀이나 관통 그루브가 형성되어 제1 도전형 반도체층(23)이 노출될 수도 있다. Meanwhile, the light emitting structure 30 includes a mesa (M). The mesa (M) may be located on a partial area of the first conductive semiconductor layer 23 and includes the active layer 25 and the second conductive semiconductor layer 27. The mesa (M) may have a thickness in the range of approximately 1 to 2 um. In this embodiment, a portion of the first conductivity type semiconductor layer 23 may be exposed outside the mesa (M). The upper surface of the first conductive semiconductor layer 23 may be exposed along the perimeter of the mesa (M), but the present invention is not limited thereto. For example, in some areas, the inclined surface of the mesa (M) may be parallel to the inclined surface of the first conductive semiconductor layer 23, and accordingly, the exposed surface of the upper surface of the first conductive semiconductor layer 23 is May be confined near some sides of Mesa (M). Additionally, in another embodiment, a through hole or a through groove may be formed inside the mesa M to expose the first conductivity type semiconductor layer 23.

메사(M)는 제1 도전형 반도체층(23)을 노출시키기 위해 일부가 제거된 사각형 형상을 가질 수 있다. 또한, 메사(M)는 경사진 측면을 가질 수 있으며, 측면의 경사각은 기판(21)의 바닥면에 대해 약 45도 이하로 완만할 수 있다. 나아가, 제1 도전형 반도체층(23)과 메사(M)의 측면이 나란한 경우, 제1 도전형 반도체층(23)과 메사(M)는 동일한 경사면을 형성할 수도 있다.The mesa M may have a rectangular shape with a portion removed to expose the first conductivity type semiconductor layer 23. Additionally, the mesa M may have an inclined side, and the inclination angle of the side may be as gentle as about 45 degrees or less with respect to the bottom surface of the substrate 21. Furthermore, when the side surfaces of the first conductive semiconductor layer 23 and the mesa (M) are parallel, the first conductive semiconductor layer 23 and the mesa (M) may form the same inclined surface.

발광 구조체(30)는 기판(21) 상에 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)을 차례로 성장시킨 후, 메사 식각 공정을 통해 메사(M)를 형성하고, 이어서, 제1 도전형 반도체층(27)을 패터닝하여 기판(21)을 노출시킴으로써 형성될 수 있다.The light emitting structure 30 is formed by sequentially growing a first conductive semiconductor layer 23, an active layer 25, and a second conductive semiconductor layer 27 on a substrate 21, and then performing a mesa etching process to form a mesa (M ) and then patterning the first conductive semiconductor layer 27 to expose the substrate 21.

한편, 투명 전극(31)은 제2 도전형 반도체층(27) 상에 위치한다. 투명 전극(31)은 제2 도전형 반도체층(27)에 오믹 컨택할 수 있다. 투명 전극(31)은 예를 들어, ITO(Indium Tin Oxide), ZnO(Zinc Oxide), ZITO (Zinc Indium Tin Oxide), ZIO (Zinc Indium Oxide), ZTO (Zinc Tin Oxide), GITO (Gallium Indium Tin Oxide), GIO (Gallium Indium Oxide), GZO (Gallium Zinc Oxide), AZO(Aluminum doped Zinc Oxide), FTO(Fluorine Tin Oxide) 등과 같은 광 투과성 도전성 산화물층을 포함할 수 있다. 도전성 산화물은 다양한 도펀트를 포함할 수도 있다.Meanwhile, the transparent electrode 31 is located on the second conductive semiconductor layer 27. The transparent electrode 31 may make ohmic contact with the second conductive semiconductor layer 27 . The transparent electrode 31 is, for example, ITO (Indium Tin Oxide), ZnO (Zinc Oxide), ZITO (Zinc Indium Tin Oxide), ZIO (Zinc Indium Oxide), ZTO (Zinc Tin Oxide), GITO (Gallium Indium Tin). Oxide), GIO (Gallium Indium Oxide), GZO (Gallium Zinc Oxide), AZO (Aluminum doped Zinc Oxide), FTO (Fluorine Tin Oxide), etc. may include a light-transmissive conductive oxide layer. The conductive oxide may contain various dopants.

광 투과성 도전성 산화물을 포함하는 투명 전극(31)은 제2 도전형 반도체층(27)과의 오믹 컨택 특성이 우수하다. 즉, ITO 또는 ZnO 등과 같은 도전성 산화물은 금속성 전극에 비해 제2 도전형 반도체층(27)과의 접촉 저항이 상대적으로 더 낮아, 도전성 산화물을 포함하는 투명 전극(31)을 적용함으로써 발광 다이오드 칩의 순방향 전압(V_f)을 감소시켜 발광 효율을 향상시킬 수 있다. The transparent electrode 31 containing a light-transmitting conductive oxide has excellent ohmic contact characteristics with the second conductive semiconductor layer 27. That is, a conductive oxide such as ITO or ZnO has a relatively lower contact resistance with the second conductive semiconductor layer 27 than a metallic electrode, and the light emitting diode chip can be improved by applying a transparent electrode 31 containing a conductive oxide. Luminous efficiency can be improved by reducing the forward voltage (V _f ).

특히, 본 실시예의 발광 다이오드 칩과 같은 소형 발광 다이오드 칩의 경우, 전류 밀도가 상대적으로 낮기 때문에 오믹 특성에 크게 영향을 받는다. 따라서, 투명 전극(31)을 사용하여 오믹 특성을 향상시킴으로써 발광 효율을 더욱 효과적으로 향상시킬 수 있다. 또한, 도전성 산화물은 금속성 전극에 비해 질화물계 반도체층으로부터 박리(peeling)될 확률이 적으며, 장시간 사용에도 안정하다. 따라서, 도전성 산화물을 포함하는 투명 전극(31)을 사용함으로써 발광 다이오드 칩의 신뢰성을 향상시킬 수 있다.In particular, in the case of small light emitting diode chips such as the light emitting diode chip of this embodiment, the current density is relatively low, so ohmic characteristics are greatly affected. Therefore, luminous efficiency can be improved more effectively by improving ohmic properties using the transparent electrode 31. Additionally, the conductive oxide has a lower probability of peeling from the nitride-based semiconductor layer compared to the metallic electrode, and is stable even when used for a long time. Therefore, the reliability of the light emitting diode chip can be improved by using the transparent electrode 31 containing a conductive oxide.

투명 전극(31)의 두께는 제한되지 않으나, 약 400Å 내지 3000Å 범위 내의 두께를 가질 수 있다. 투명 전극(31)의 두께가 과도하게 두꺼우면 투명 전극(31)을 통과하는 광을 흡수하여 손실이 발생될 수 있다. 따라서, 투명 전극(31)의 두께는 3000Å 이하로 제한된다. The thickness of the transparent electrode 31 is not limited, but may have a thickness within the range of approximately 400Å to 3000Å. If the thickness of the transparent electrode 31 is excessively thick, light passing through the transparent electrode 31 may be absorbed and loss may occur. Therefore, the thickness of the transparent electrode 31 is limited to 3000 Å or less.

투명 전극(31)은 제2 도전형 반도체층(27)의 상면을 대체로 전체적으로 덮도록 형성됨으로써, 발광 다이오드 칩 구동 시 전류 분산 효율을 향상시킬 수 있다. 예컨대, 투명 전극(31)의 측면들은 메사(M)의 측면들을 따라 형성될 수 있다.The transparent electrode 31 is formed to cover the entire upper surface of the second conductive semiconductor layer 27, thereby improving current dispersion efficiency when driving the light emitting diode chip. For example, the side surfaces of the transparent electrode 31 may be formed along the side surfaces of the mesa (M).

투명 전극(31)은 발광 구조체(30)를 형성한 후에 제2 도전형 반도체층(27) 상에 형성될 수도 있고, 메사 식각을 하기 전에 미리 제2 도전형 반도체층(27) 상에 형성될 수도 있다.The transparent electrode 31 may be formed on the second conductive semiconductor layer 27 after forming the light emitting structure 30, or may be formed on the second conductive semiconductor layer 27 in advance before mesa etching. It may be possible.

콘택 전극(33)은 메사(M)에 인접하여 제1 도전형 반도체층(23) 상에 배치된다. 콘택 전극(33)은 제1 도전형 반도체층(23)에 오믹 콘택한다. 이를 위해, 콘택 전극(33)은 제1 도전형 반도체층(33)에 오믹 콘택하는 금속층을 포함한다.The contact electrode 33 is disposed on the first conductivity type semiconductor layer 23 adjacent to the mesa (M). The contact electrode 33 makes ohmic contact with the first conductivity type semiconductor layer 23. For this purpose, the contact electrode 33 includes a metal layer in ohmic contact with the first conductive semiconductor layer 33.

한편, 콘택 전극(33)은 메사(M)의 활성층(25) 또는 제2 도전형 반도체층(27)과 중첩하지 않으며, 따라서, 콘택 전극(33)을 제2 도전형 반도체층(27)으로부터 절연시키기 위한 절연층은 생략된다. 따라서, 콘택 전극(33)은 투명 전극(31)이 형성된 발광 구조체(30)에 예컨대 리프트 오프 공정을 이용하여 형성될 수 있다. 이때, 후술하는 전류 스프레더(35)도 함께 형성될 수 있다.Meanwhile, the contact electrode 33 does not overlap the active layer 25 of the mesa (M) or the second conductivity type semiconductor layer 27, and therefore, the contact electrode 33 is separated from the second conductivity type semiconductor layer 27. The insulating layer for insulating is omitted. Accordingly, the contact electrode 33 may be formed on the light emitting structure 30 on which the transparent electrode 31 is formed using, for example, a lift-off process. At this time, a current spreader 35, which will be described later, may also be formed.

한편, 콘택 전극(33)은 메사(M)로부터 충분한 거리만큼 이격되는데, 상기 이격 거리는 절연층(37)의 두께보다 클 수 있다. 다만, 콘택 전극(33)의 이격 거리가 과도하게 크면 발광 면적이 감소하므로, 이격 거리는 콘택 전극(33)의 직경보다 작을 수 있다.Meanwhile, the contact electrode 33 is separated from the mesa M by a sufficient distance, and the separation distance may be greater than the thickness of the insulating layer 37. However, if the separation distance between the contact electrodes 33 is excessively large, the light emitting area decreases, so the separation distance may be smaller than the diameter of the contact electrode 33.

콘택 전극(33)은 또한 뒤에서 설명되는 제1 패드 전극(39a)의 접속 패드로 기능할 수 있다.The contact electrode 33 may also function as a connection pad for the first pad electrode 39a, which will be described later.

전류 스프레더(35)는 투명 전극(31) 상에 위치하여 투명 전극(31)에 전기적으로 접속되어 제2 도전형 반도체층(27) 내의 전류 분산을 돕는다. 도전성 산화물은 금속성 전극에 비해 수평 방향으로의 전류 분산 성능이 상대적으로 낮을 수 있으나, 전류 스프레더(35)를 이용함으로써 전류 분산 성능을 만회할 수 있다. 더욱이, 전류 스프레더(35)를 채택함으로써 투명 전극(31)의 두께를 줄일 수 있다.The current spreader 35 is located on the transparent electrode 31 and is electrically connected to the transparent electrode 31 to help distribute current within the second conductive semiconductor layer 27. The conductive oxide may have relatively low current dispersion performance in the horizontal direction compared to the metallic electrode, but the current dispersion performance can be compensated for by using the current spreader 35. Moreover, by adopting the current spreader 35, the thickness of the transparent electrode 31 can be reduced.

한편, 전류 스프레더(35)에 의한 광 흡수를 줄이기 위해, 전류 스프레더(35)는 투명 전극(31)의 일부 영역 상에 제한적으로 형성된다. 전류 스프레더(35)의 전체 면적은 투명 전극(31) 면적의 1/10을 넘지 않는다. 전류 스프레더(35)는 접속 패드(35a) 및 접속 패드(35a)로부터 연장하는 연장부(35b)를 포함할 수 있다. 접속 패드(35a)는 연장부(35b)보다 더 넓은 폭을 가지며, 연장부(35b)는 접속 패드(35a)와 콘택 전극(33) 사이에 배치된다. 연장부(35b)는 전류 분산을 위해 다양한 형상을 가질 수 있다. 예컨대, 연장부(35b)는, 도시한 바와 같이, 접속 패드(35a)로부터 콘택 전극(33)을 향해 연장하는 부분 및 상기 부분에서 횡방향으로 연장하는 부분을 포함할 수 있다.Meanwhile, in order to reduce light absorption by the current spreader 35, the current spreader 35 is limitedly formed on a partial area of the transparent electrode 31. The total area of the current spreader 35 does not exceed 1/10 of the area of the transparent electrode 31. The current spreader 35 may include a connection pad 35a and an extension portion 35b extending from the connection pad 35a. The connection pad 35a has a wider width than the extension portion 35b, and the extension portion 35b is disposed between the connection pad 35a and the contact electrode 33. The extension portion 35b may have various shapes to distribute current. For example, the extension portion 35b may include a portion extending from the connection pad 35a toward the contact electrode 33 and a portion extending laterally from the portion, as shown.

콘택 전극(33) 및 전류 스프레더(35)는 동일 공정에서 동일 재료를 이용하여 함께 형성될 수 있으며, 따라서, 서로 동일한 층 구조를 가질 수 있다. 예를 들어, 콘택 전극(33) 및 전류 스프레더(35)는 Al 반사층을 포함할 수 있으며, Au 접속층을 포함할 수 있다. 더욱이, 콘택 전극(33)은 제1 도전형 반도체층(23)에 오믹 콘택하는 오믹층을 포함할 수 있으며, 전류 스프레더(35)도 콘택 전극(33)과 동일한 오믹층을 포함할 수 있다. 구체적으로, 콘택 전극(33) 및 전류 스프레더(35)는 Cr/Al/Ti/Ni/Ti/Ni/Au/Ti의 층 구조를 가질 수 있다. 콘택 전극(33) 및 전류 스프레더(35)의 두께는 메사(M)의 두께보다 클 수 있으며, 따라서, 콘택 전극(33)의 상면은 메사(M)의 상면보다 더 높게 위치할 수 있다. 예를 들어, 메사(M)의 두께는 대략 1.5um일 수 있으며, 콘택 전극 및 전류 스프레더(33, 35)의 두께는 대략 2um일 수 있다.The contact electrode 33 and the current spreader 35 may be formed together using the same material in the same process, and thus may have the same layer structure. For example, the contact electrode 33 and the current spreader 35 may include an Al reflective layer and may include an Au connection layer. Furthermore, the contact electrode 33 may include an ohmic layer that makes ohmic contact with the first conductive semiconductor layer 23, and the current spreader 35 may also include the same ohmic layer as the contact electrode 33. Specifically, the contact electrode 33 and the current spreader 35 may have a layer structure of Cr/Al/Ti/Ni/Ti/Ni/Au/Ti. The thickness of the contact electrode 33 and the current spreader 35 may be greater than the thickness of the mesa (M), and therefore, the upper surface of the contact electrode 33 may be located higher than the upper surface of the mesa (M). For example, the thickness of the mesa M may be approximately 1.5 um, and the thickness of the contact electrode and current spreaders 33 and 35 may be approximately 2 um.

절연층(37)은 기판(21), 제1 도전형 반도체층(23), 메사(M), 투명 전극(31), 콘택 전극(33) 및 전류 스프레더(35)를 덮는다. 절연층(37)은 메사(M)의 상부 영역 및 측면을 덮고 또한 메사(M) 주변에 노출된 제1 도전형 반도체층(23) 및 제1 도전형 반도체층(23)의 측면을 덮는다. 절연층(37)은 또한 제1 도전형 반도체층(23) 주위에 노출된 기판(21)의 상면을 덮는다. 절연층(37)은 또한 콘택 전극(33)과 메사(M) 사이의 영역을 덮는다.The insulating layer 37 covers the substrate 21, the first conductive semiconductor layer 23, the mesa (M), the transparent electrode 31, the contact electrode 33, and the current spreader 35. The insulating layer 37 covers the upper region and side of the mesa (M) and also covers the first conductive semiconductor layer 23 and the side surfaces of the first conductive semiconductor layer 23 exposed around the mesa (M). The insulating layer 37 also covers the exposed upper surface of the substrate 21 around the first conductivity type semiconductor layer 23. The insulating layer 37 also covers the area between the contact electrode 33 and the mesa (M).

한편, 절연층(37)은 콘택 전극(33) 및 접속 패드(35a)를 노출시키는 개구부들(37a, 37b)을 갖는다. 개구부들(37a, 37b)은 각각 콘택 전극(33) 및 접속 패드( 35a)의 면적보다 작은 크기를 가지며, 콘택 전극(33) 및 접속 패드(35a) 상에 한정되어 위치한다.Meanwhile, the insulating layer 37 has openings 37a and 37b that expose the contact electrode 33 and the connection pad 35a. The openings 37a and 37b each have a size smaller than the area of the contact electrode 33 and the connection pad 35a, and are limited to the contact electrode 33 and the connection pad 35a.

절연층(37)은 분포 브래그 반사기를 포함한다. 분포 브래그 반사기는 굴절률이 서로 다른 유전체층들이 반복 적층되어 형성될 수 있으며, 상기 유전체층들은 TiO₂ _,SiO₂, HfO₂, ZrO₂, Nb₂O₅, MgF₂등을 포함할 수 있다. 예를 들어, 절연층(37)은 교대로 적층된 TiO₂층/SiO₂층의 구조를 가질 수 있다. 분포 브래그 반사기는 활성층(25)에서 생성된 광을 반사하도록 제작되며, 반사율을 향상시키기 위해 복수의 페어로 형성된다. 본 실시예에서, 분포 브래그 반사기는 10 내지 25 페어(pairs)를 포함할 수 있다. 절연층(37)은 분포 브래그 반사기와 함께 추가의 절연층을 포함할 수 있으며, 예컨대, 분포 브래그 반사기와 그 하지층의 접착력을 개선하기 위해 분포 브래그 반사기의 하부에 위치하는 계면층 및 분포 브래그 반사기를 덮는 보호층을 포함할 수 있다. 상기 계면층은 예를 들어 SiO2층으로 형성될 수 있으며, 보호층은 SiO2 또는 SiN_x로 형성될 수 있다. The insulating layer 37 includes distributed Bragg reflectors. A distributed Bragg reflector may be formed by repeatedly stacking dielectric layers with different refractive indices, and the dielectric layers may include TiO ₂ _, SiO ₂ , HfO ₂ , ZrO ₂ , Nb ₂ O ₅ , MgF ₂ , etc. For example, the insulating layer 37 may have a structure of alternately stacked TiO ₂ layers/SiO ₂ layers. The distributed Bragg reflector is manufactured to reflect light generated in the active layer 25 and is formed in a plurality of pairs to improve reflectivity. In this embodiment, the distributed Bragg reflector may include 10 to 25 pairs. The insulating layer 37 may include an additional insulating layer along with the distributed Bragg reflector, such as an interfacial layer positioned underneath the distributed Bragg reflector to improve adhesion of the distributed Bragg reflector to its underlying layer. It may include a protective layer covering. For example, the interface layer may be formed of a SiO2 layer, and the protective layer may be formed of SiO2 or SiN _x .

절연층(37)은 약 2㎛ 내지 5㎛ 두께를 가질 수 있다. 분포 브래그 반사기는 활성층(25)에서 생성되는 광에 대한 반사율이 90% 이상일 수 있으며, 분포 브래그 반사기를 형성하는 복수의 유전체층들의 종류, 두께, 적층 주기등을 제어함으로써 100%에 가까운 반사율이 제공될 수 있다. 더욱이, 상기 분포 브래그 반사기는 활성층(25)에서 생성된 광 이외의 다른 가시광에 대해서도 높은 반사율을 가질 수 있다.The insulating layer 37 may have a thickness of about 2㎛ to 5㎛. The distributed Bragg reflector may have a reflectance of 90% or more for the light generated in the active layer 25, and a reflectance close to 100% can be provided by controlling the type, thickness, and stacking cycle of the plurality of dielectric layers forming the distributed Bragg reflector. You can. Moreover, the distributed Bragg reflector may have a high reflectivity for visible light other than the light generated in the active layer 25.

예를 들어, 절연층(37)은 활성층(25)에서 생성된 단파장(예컨대 400nm)의 가시광선을 반사하기에 적합한 단파장 DBR과 형광체 등의 파장변환체에 의해 변환된 장파장(예컨대 700nm)의 가시광선을 반사하기에 적합한 장파장 DBR을 포함할 수 있다. 장파장 DBR과 단파장 DBR을 사용함으로써 반사 대역을 넓일 수 있으며, 나아가, 절연층(37)에 경사각을 가지고 입사되는 광에 대해서도 높은 반사율로 반사시킬 수 있다. 한편, 본 실시예에 있어서, 장파장 DBR이 단파장 DBR에 비해 발광 구조체(30)에 더 가깝게 배치될 수 있으나, 그 반대일 수도 있다.For example, the insulating layer 37 is a short-wavelength DBR suitable for reflecting short-wavelength visible light (eg, 400 nm) generated in the active layer 25, and a long-wavelength (eg, 700 nm) visible light converted by a wavelength converter such as a phosphor. It may include a long-wavelength DBR suitable for reflecting light rays. By using a long-wavelength DBR and a short-wavelength DBR, the reflection band can be expanded, and furthermore, light incident on the insulating layer 37 at an inclination angle can be reflected with a high reflectivity. Meanwhile, in this embodiment, the long-wavelength DBR may be disposed closer to the light-emitting structure 30 than the short-wavelength DBR, but the opposite may also be possible.

한편, 제1 패드 전극(39a)과 제2 패드 전극(39b)은 절연층(37) 상에 위치하며, 각각 개구부들(37a, 37b)을 통해 콘택 전극(33) 및 접속 패드(35a)에 접속된다.Meanwhile, the first pad electrode 39a and the second pad electrode 39b are located on the insulating layer 37 and are connected to the contact electrode 33 and the connection pad 35a through the openings 37a and 37b, respectively. Connected.

도 1에 도시한 바와 같이, 제1 패드 전극(39a)은 대체로 투명 전극(31)의 상부 영역 내에 위치하며, 일부가 콘택 전극(33) 상에 위치한다. 또한, 제1 패드 전극(39a)은 전류 스프레더(35)와 중첩하지 않도록 전류 스프레더(35)로부터 횡방향으로 이격된다. 제1 패드 전극(39a)이 전류 스프레더(35)와 중첩하지 않으므로, 절연층(37)에 크랙이 발생하더라도 제1 패드 전극(39a)과 전류 스프레더(35) 사이의 전기적 단락이 발생하는 것을 방지할 수 있다.As shown in FIG. 1, the first pad electrode 39a is generally located within the upper region of the transparent electrode 31, and a portion of the first pad electrode 39a is located on the contact electrode 33. Additionally, the first pad electrode 39a is laterally spaced from the current spreader 35 so as not to overlap the current spreader 35. Since the first pad electrode 39a does not overlap the current spreader 35, electrical short circuit between the first pad electrode 39a and the current spreader 35 is prevented even if a crack occurs in the insulating layer 37. can do.

한편, 제2 패드 전극(39b)은 투명 전극(31) 상부 영역 내에 위치하며, 개구부(37b)를 통해 전류 스프레더(35)의 접속 패드(35a)에 접속된다. 도시한 바와 같이, 제2 패드 전극(39b)은 전류 스프레더(35)의 접속 패드(35a)와 중첩하며, 나아가, 연장부(35b)의 일부와 중첩할 수 있다. 한편, 제2 패드 전극(39b)은 콘택 전극(33)과 중첩하지 않도록 콘택 전극(33)으로부터 횡방향으로 이격된다. 특히, 제2 패드 전극(39b)은 메사(M)의 상부 영역 내에 한정되어 배치되며, 메사(M)와 콘택 전극(33) 사이의 영역으로 연장되지 않는다.Meanwhile, the second pad electrode 39b is located in the upper area of the transparent electrode 31 and is connected to the connection pad 35a of the current spreader 35 through the opening 37b. As shown, the second pad electrode 39b overlaps the connection pad 35a of the current spreader 35, and may further overlap a portion of the extension portion 35b. Meanwhile, the second pad electrode 39b is laterally spaced from the contact electrode 33 so as not to overlap the contact electrode 33. In particular, the second pad electrode 39b is disposed limited to the upper area of the mesa (M) and does not extend to the area between the mesa (M) and the contact electrode 33.

제1 패드 전극(39a)과 제2 패드 전극(39b)은 메사(M) 상에서 서로 일정 거리 이상 이격된다. 제1 패드 전극(39a)과 제2 패드 전극(39b)의 최단 이격거리는 예를 들어, 약 50㎛ 내지 약 100㎛일 수 있다. 제1 패드 전극(39a)과 제2 패드 전극(39b) 사이의 거리가 너무 가까우면, 실장시 쇼트가 발생할 수 있다. 또한, 발광 다이오드 칩의 크기 때문에 제1 패드 전극(39a)과 제2 패드 전극(39b) 사이의 거리를 크게 하는데 제한이 따른다. 제1 패드 전극(39a) 및 제2 패드 전극(39b)은 대체로 30㎛ 이상 60㎛ 이항의 폭을 가질 수 있다.The first pad electrode 39a and the second pad electrode 39b are spaced apart from each other by a certain distance or more on the mesa (M). For example, the shortest separation distance between the first pad electrode 39a and the second pad electrode 39b may be about 50 μm to about 100 μm. If the distance between the first pad electrode 39a and the second pad electrode 39b is too close, a short circuit may occur during mounting. Additionally, due to the size of the light emitting diode chip, there is a limitation in increasing the distance between the first pad electrode 39a and the second pad electrode 39b. The first pad electrode 39a and the second pad electrode 39b may have a width of approximately 30 μm or more and 60 μm or more.

제1 패드 전극(39a) 및 제2 패드 전극(39b)은 동일 공정에서 동일 재료로 함께 형성될 수 있으며, 따라서, 동일한 층 구조를 가질 수 있다. 제1 및 제2 패드 전극들(39a, 39b)의 두께는 절연층(37)의 두께보다 얇을 수 있는데, 예를 들어, 약 2um의 두께로 형성될 수 있다. 제1 및 제2 패드 전극들(39a, 39b)은 예컨대 Al층 및 Au층을 포함할 수 있으며, 일 예로, Cr/Al/Ti/Ni/Ti/Ni/Ti/Ni/Ti/Ni/Ti/Ni/Au로 형성될 수 있다.The first pad electrode 39a and the second pad electrode 39b may be formed together from the same material in the same process and, therefore, may have the same layer structure. The thickness of the first and second pad electrodes 39a and 39b may be thinner than the thickness of the insulating layer 37, for example, about 2 um. The first and second pad electrodes 39a and 39b may include, for example, an Al layer and an Au layer, for example, Cr/Al/Ti/Ni/Ti/Ni/Ti/Ni/Ti/Ni/Ti It can be formed as /Ni/Au.

한편, 제1 패드 전극(39a) 및/또는 제2 패드 전극(39b)은 패드 전극을 관통하는 홀(39h)을 가질 수 있다. 홀(39h)은 제1 패드 전극(39a) 또는 제2 패드 전극(39b)의 전극층으로 둘러싸인다. 제1 패드 전극(39a) 및 제2 패드 전극(39b)이 각각 복수의 홀들(39h)을 가질 수도 있다. 홀들(39h)은 절연층(37) 상에 배치될 수 있으며, 따라서, 홀들(37h)을 통해 절연층(37)의 상면이 노출될 수 있다.Meanwhile, the first pad electrode 39a and/or the second pad electrode 39b may have a hole 39h penetrating the pad electrode. The hole 39h is surrounded by the electrode layer of the first pad electrode 39a or the second pad electrode 39b. The first pad electrode 39a and the second pad electrode 39b may each have a plurality of holes 39h. The holes 39h may be disposed on the insulating layer 37, and thus the upper surface of the insulating layer 37 may be exposed through the holes 37h.

나아가, 제1 패드 전극(39a)의 홀들(39h)과 제2 패드 전극(39b)의 홀들(39h)은 도 1에 도시한 바와 같이 서로 대칭이 되도록 배치될 수 있다. 홀(39h)의 형상은 특별히 한정되는 것은 아니다.Furthermore, the holes 39h of the first pad electrode 39a and the holes 39h of the second pad electrode 39b may be arranged to be symmetrical to each other as shown in FIG. 1 . The shape of the hole 39h is not particularly limited.

한편, 제1 및 제2 패드 전극들(39a, 39b)은 각각 절연층(37)의 개구부들(37a, 37b)에 의해 형성된 오목부(39g)를 가질 수 있다. 즉, 제1 및 제2 패드 전극들(39a, 39b)이 절연층(37)의 표면을 따라 형성됨에 따라, 개구부들(37a, 37b) 상에 오목부들(39)이 형성된다. 특히, 제1 및 제2 패드 전극들(39a, 39b)의 두께는 절연층(37)의 두께보다 얇게 형성될 수 있으며, 이에 따라, 오목부(39g)의 깊이를 깊게 형성할 수 있다. 일 실시예에 있어서, 오목부(39)의 깊이는 패드 전극들(39a, 39b)의 두께보다 클 수 있다.Meanwhile, the first and second pad electrodes 39a and 39b may have concave portions 39g formed by the openings 37a and 37b of the insulating layer 37, respectively. That is, as the first and second pad electrodes 39a and 39b are formed along the surface of the insulating layer 37, concave portions 39 are formed on the openings 37a and 37b. In particular, the thickness of the first and second pad electrodes 39a and 39b can be formed thinner than the thickness of the insulating layer 37, and accordingly, the depth of the concave portion 39g can be formed deeper. In one embodiment, the depth of the concave portion 39 may be greater than the thickness of the pad electrodes 39a and 39b.

한편, 상기 홀들(39h)에 의해 패드 전극들(39a, 39b)에 접착되는 도전성 접착제의 접착 면적이 증가된다. 이에 대해, 도 3을 참조하여 설명한다.Meanwhile, the adhesion area of the conductive adhesive bonded to the pad electrodes 39a and 39b is increased by the holes 39h. This will be explained with reference to FIG. 3 .

도 3은 도전성 접착제 형성된 발광 다이오드 칩(100)을 설명하기 위한 개략적인 평면도이다.Figure 3 is a schematic plan view for explaining the light emitting diode chip 100 formed with a conductive adhesive.

도 3을 참조하면, 도전성 접착제(50)는 발광 다이오드 칩(100)의 제1 및 제2 패드 전극들(39a, 39b)을 회로 기판의 본딩 패드나 패키지의 리드들에 접착시킨다. 도전성 접착제(50)로는 예컨대 솔더가 사용될 수 있다.Referring to FIG. 3, the conductive adhesive 50 adheres the first and second pad electrodes 39a and 39b of the light emitting diode chip 100 to the bonding pad of the circuit board or the leads of the package. For example, solder may be used as the conductive adhesive 50.

솔더(50)는 제1 및 제2 패드 전극들(39a, 39b)의 표면에 접촉하면, 아울러, 홀들(39h) 내에서 홀의 측벽 및 바닥면에 접촉한다. 홀(39h)의 바닥면은 절연층(37)의 표면일 수 있다. 상기 홀들(39h)의 측벽들에 의해 솔더(50)가 접촉하는 면적이 증가된다. 더욱이, 상기 홀들(39h)의 측벽면은 패드 전극들(39a, 39b)의 상면과 다른 방향으로 형성된다. 이에 따라, 접촉 면적의 단순 증가에 비해 솔더(50)의 접착력은 더욱 증가된다. 예를 들어, 발광 다이오드 칩(100)이 외력에 의해 수평 방향으로 힘을 받을 때, 홀들(39h) 내에 접착된 솔더(50)는 외력에 더 강한 내성을 가질 수 있다.The solder 50 contacts the surfaces of the first and second pad electrodes 39a and 39b, and also contacts the sidewall and bottom surface of the holes 39h. The bottom surface of the hole 39h may be the surface of the insulating layer 37. The area in contact with the solder 50 is increased by the side walls of the holes 39h. Moreover, the side walls of the holes 39h are formed in a different direction from the top surfaces of the pad electrodes 39a and 39b. Accordingly, the adhesion of the solder 50 is further increased compared to a simple increase in the contact area. For example, when the light emitting diode chip 100 receives a horizontal force from an external force, the solder 50 bonded within the holes 39h may have greater resistance to the external force.

도 4는 본 발명의 또 다른 실시예에 따른 발광 다이오드 칩(200)을 설명하기 위한 개략적인 단면도이다.FIG. 4 is a schematic cross-sectional view illustrating a light emitting diode chip 200 according to another embodiment of the present invention.

도 4를 참조하면, 본 실시예에 따른 발광 다이오드 칩(200)은 앞서 설명한 발광 다이오드 칩(100)과 대체로 유사하나, 제1 및 제2 패드 전극들(39a, 39b)에 홀들(39h)이 형성되는 대신 오목부들(139g)이 형성된 것에 차이가 있다. 이하에서는 발광 다이오드 칩(100)과 동일한 사항에 대해서는 중복을 피하기 위해 생략하고 오목부들(139g)과 관련된 사항에 대해 상세하게 설명한다.Referring to FIG. 4, the light emitting diode chip 200 according to this embodiment is generally similar to the light emitting diode chip 100 described above, but has holes 39h in the first and second pad electrodes 39a and 39b. The difference is that instead of being formed, concave portions 139g are formed. Hereinafter, matters that are the same as those of the light emitting diode chip 100 will be omitted to avoid duplication, and matters related to the recesses 139g will be described in detail.

우선, 본 실시예에서, 절연층(37)은 그루브들(37g)을 갖도록 형성될 수 있다. 그루브들(37g)은 제1 패드 전극(39a) 및 제2 패드 전극(39b) 하부에 위치한다. 제1 패드 전극(39a) 및 제2 패드 전극(39b) 하부에 각각 복수의 그루브들(37b)이 배치될 수 있다. 그루브들(37g)의 깊이는 절연층(37)의 두께보다 작다. 절연층(37)이 분포 브래그 반사기를 포함할 경우, 그루브들(37g)의 바닥에 잔류하는 절연층(37)의 일부 두께는 분포 브래그 반사기의 기능을 수행할 수 있다.First, in this embodiment, the insulating layer 37 may be formed to have grooves 37g. The grooves 37g are located below the first pad electrode 39a and the second pad electrode 39b. A plurality of grooves 37b may be disposed below the first pad electrode 39a and the second pad electrode 39b, respectively. The depth of the grooves 37g is smaller than the thickness of the insulating layer 37. When the insulating layer 37 includes a distributed Bragg reflector, some thickness of the insulating layer 37 remaining at the bottom of the grooves 37g may function as a distributed Bragg reflector.

한편, 제1 패드 전극(39a)은 절연층(37)의 그루브들(37g)에 의해 형성된 오목부들(139g)을 갖는다. 제1 패드 전극(39a)의 두께는 오목부(139g)의 깊이와 대체로 유사하거나 그보다 작을 수 있다.Meanwhile, the first pad electrode 39a has concave portions 139g formed by grooves 37g of the insulating layer 37. The thickness of the first pad electrode 39a may be substantially similar to or smaller than the depth of the concave portion 139g.

도 4에는 제1 패드 전극(39a)을 도시하고 있지만, 제2 패드 전극(39b) 또한 절연층(37)의 그루브들(37g)에 의해 형성된 오목부들(139g)을 가질 수 있다. 나아가, 제1 패드 전극(39a)의 오목부들(139g)과 제2 패드 전극(39b)의 오목부들(139g)은 서로 대칭이 되도록 배치될 수 있다.Although FIG. 4 shows the first pad electrode 39a, the second pad electrode 39b may also have recesses 139g formed by the grooves 37g of the insulating layer 37. Furthermore, the concave portions 139g of the first pad electrode 39a and the concave portions 139g of the second pad electrode 39b may be arranged to be symmetrical to each other.

또한, 상기 제1 및 제2 패드 전극들(39a, 39b)은 각각 앞서 설명한 바와 같이 절연층(37)의 개구부들(37a, 37b)에 의해 형성된 오목부(39g)를 갖는다.Additionally, the first and second pad electrodes 39a and 39b each have a concave portion 39g formed by the openings 37a and 37b of the insulating layer 37, as described above.

본 실시예에 따르면, 제1 및 제2 패드 전극들(39a 39b)에 오목부들(139g)이 형성됨에 따라, 접촉 면적이 증가된 발광 다이오드 칩(200)이 제공될 수 있다. 나아가, 제1 및 제2 패드 전극들(39a, 39b)의 오목부들(139g)은 절연층(37)을 노출시키지 않는다. 따라서, 절연층(37)에 접착력이 약한 도전성 접착제가 사용될 경우, 절연층(37)에 접촉할 필요가 없어, 접착 불량을 방지할 수 있다.According to this embodiment, as recesses 139g are formed in the first and second pad electrodes 39a and 39b, the light emitting diode chip 200 with an increased contact area can be provided. Furthermore, the concave portions 139g of the first and second pad electrodes 39a and 39b do not expose the insulating layer 37. Therefore, when a conductive adhesive with weak adhesion is used for the insulating layer 37, there is no need to contact the insulating layer 37, thereby preventing adhesion failure.

앞서 도 3을 참조하여 설명한 바와 같이, 절연층(37)이 홀(39h)의 바닥에 노출되는 발광 다이오드 칩(100)의 경우, 도전성 접착제(50)는 절연층(37)에 접촉한다. 그런데 도전성 접착제(50)가 절연층(37)에 잘 접착하지 않는 물질일 경우, 도전성 접착제(50)와 절연층(37) 사이에 접착 불량이 발생될 수 있다.As previously described with reference to FIG. 3 , in the case of the light emitting diode chip 100 in which the insulating layer 37 is exposed at the bottom of the hole 39h, the conductive adhesive 50 contacts the insulating layer 37. However, if the conductive adhesive 50 is a material that does not adhere well to the insulating layer 37, adhesion failure may occur between the conductive adhesive 50 and the insulating layer 37.

이에 반해, 본 실시예의 발광 다이오드 칩(200)은 오목부들(139g)의 바닥면이 패드 전극들(39a, 39b)에 의해 형성되므로, 도전성 접착제(50)가 절연층(37)에 접촉할 필요가 없다. 따라서, 발광 다이오드 칩(200)의 접착 불량을 방지할 수 있다.On the other hand, in the light emitting diode chip 200 of this embodiment, the bottom surface of the concave portions 139g is formed by the pad electrodes 39a and 39b, so the conductive adhesive 50 needs to be in contact with the insulating layer 37. There is no Accordingly, defective adhesion of the light emitting diode chip 200 can be prevented.

도 5는 본 개시의 또 다른 실시예에 따른 발광 다이오드 칩(300)을 설명하기 위한 개략적인 단면도이다.FIG. 5 is a schematic cross-sectional view illustrating a light emitting diode chip 300 according to another embodiment of the present disclosure.

도 5를 참조하면, 본 실시예에 따른 발광 다이오드 칩(300)은 앞서 설명한 발광 다이오드 칩(100)과 대체로 유사하나, 제1 패드 전극(39a) 및 제2 패드 전극(39b)이 홀(39h) 대신 오목부(239g)를 포함하는 것에 차이가 있다. 이하에서는 발광 다이오드 칩(100)과 동일한 사항에 대해서는 중복을 피하기 위해 생략하고 오목부들(139g)과 관련된 사항에 대해 상세하게 설명한다. 또한, 이하에서 설명되는 사항은 제1 패드 전극(39a)에 대한 도면을 참조하여 설명되지만, 제2 패드 전극(39b)에 대해서도 동일하게 적용된다.Referring to FIG. 5, the light emitting diode chip 300 according to this embodiment is generally similar to the light emitting diode chip 100 described above, but the first pad electrode 39a and the second pad electrode 39b have holes 39h. ) The difference is that it includes a concave portion (239g) instead. Hereinafter, matters that are the same as those of the light emitting diode chip 100 will be omitted to avoid duplication, and matters related to the recesses 139g will be described in detail. In addition, matters described below are explained with reference to the drawings for the first pad electrode 39a, but equally apply to the second pad electrode 39b.

우선, 제1 패드 전극(39a) 및 제2 패드 전극(39b)은 각각 오목부(239g)를 포함할 수 있다. 이들은 각각 복수개의 오목부들(239g)을 포함할 수 있으며, 제1 패드 전극(39a)에 형성된 오목부들(239g)은 제2 패드 전극(39b)에 형성된 오목부들(239g)에 대향하여 대칭으로 배치될 수 있다.First, the first pad electrode 39a and the second pad electrode 39b may each include a concave portion 239g. They may each include a plurality of recesses 239g, and the recesses 239g formed on the first pad electrode 39a are symmetrically disposed opposite to the recesses 239g formed on the second pad electrode 39b. It can be.

제1 및 제2 패드 전극들(39a, 39b)은 제1층(239a) 및 제2층(239b)을 포함할 수 있다. 제1층(239a)은 절연층(37)을 노출시키는 개구부들을 가질 수 있으며, 제2층(239b)은 제1층(239a)을 덮을 수 있다. 이에 따라, 제2층(239b)은 제1층(239a)에 형성된 개구부들에 의해 노출된 절연층(37)을 덮는다. 따라서, 오목부들(239g)은 제1층(239a)과 제2층(239b)이 중첩된 영역에 의해 둘러싸이며, 오목부들(239g)의 바닥층은 제1층(239a) 없이 제2층(239b)로 형성된다.The first and second pad electrodes 39a and 39b may include a first layer 239a and a second layer 239b. The first layer 239a may have openings exposing the insulating layer 37, and the second layer 239b may cover the first layer 239a. Accordingly, the second layer 239b covers the insulating layer 37 exposed by the openings formed in the first layer 239a. Accordingly, the recesses 239g are surrounded by an area where the first layer 239a and the second layer 239b overlap, and the bottom layer of the recesses 239g is the second layer 239b without the first layer 239a. ) is formed.

여기서, 제1층(239a) 및 제2층(239b)는 각각 단일층으로 형성될 수 있으나, 이에 한정되는 것은 아니며 다중층으로 형성될 수 있다. 나아가, 제1층(239a)은 Al층과 같은 금속 반사층을 포함할 수 있으며, 제2층(239b)은 도전성 접착제에 대한 접착 특성이 좋고 산화를 방지할 수 있는 Au층을 포함할 수 있다. 더욱이, 제1층(239a)은 절연층(37)에 대한 접착 특성이 양호한 Cr층을 포함할 수 있으며, 제2층(239b)은 절연층(37)에 대한 접착 특성이 양호한 Cr층, Ti층 또는 Ni층을 포함할 수 있다.Here, the first layer 239a and the second layer 239b may each be formed as a single layer, but are not limited thereto and may be formed as multiple layers. Furthermore, the first layer 239a may include a metal reflective layer such as an Al layer, and the second layer 239b may include an Au layer that has good adhesion characteristics to a conductive adhesive and can prevent oxidation. Furthermore, the first layer 239a may include a Cr layer having good adhesion properties to the insulating layer 37, and the second layer 239b may include a Cr layer having good adhesion properties to the insulating layer 37, and Ti. layer or Ni layer.

본 실시예에 따르면, 제1 및 제2 패드 전극들(39a, 39b)을 이용하여 오목부들(239b)을 형성함으로써 도전성 접착제의 접촉 면적을 증가시켜 발광 다이오드 칩의 실장 안정성을 향상시킬 수 있다.According to this embodiment, by forming concave portions 239b using the first and second pad electrodes 39a and 39b, the contact area of the conductive adhesive can be increased, thereby improving the mounting stability of the light emitting diode chip.

더욱이, 앞서 도 4를 참조하여 설명한 바와 같이, 오목부들(239g)의 바닥에 절연층(37)이 노출되지 않기 때문에, 절연층(37)과 접착 특성이 좋지 않은 도전성 접착제를 사용할 경우, 발광 다이오드 칩(300)의 접착 불량을 방지할 수 있다.Moreover, as previously explained with reference to FIG. 4, since the insulating layer 37 is not exposed at the bottom of the concave portions 239g, when a conductive adhesive having poor adhesion properties to the insulating layer 37 is used, the light emitting diode Adhesion failure of the chip 300 can be prevented.

나아가, 도 4의 실시예와 달리, 절연층(37)에 그루브들(37g)을 형성하지 않고 오목부들(239g)을 형성하므로, 분포 브래그 반사기를 포함하는 절연층(37)의 반사율을 떨어뜨리지 않고 접착 특성을 향상시킬 수 있다.Furthermore, unlike the embodiment of FIG. 4, grooves 37g are not formed in the insulating layer 37 but recesses 239g are formed, so the reflectivity of the insulating layer 37 including the distributed Bragg reflector is not reduced. adhesion properties can be improved.

한편, 앞서 설명한 실시예들에 따르면, 콘택 전극(33)을 제1 패드 전극(39a)으로부터 분리함으로써 제1 패드 전극(39a)의 물질층들에 대한 제한이 완화된다. 즉, 제1 패드 전극(39a)이 직접 제1 도전형 반도체층(23)에 오믹 콘택할 필요가 없으며, 또한, 콘택 전극(33)이 Au층을 포함하도록 하여, 금속 확산에 의한 소자 불량 발생을 방지할 수 있다.Meanwhile, according to the above-described embodiments, by separating the contact electrode 33 from the first pad electrode 39a, restrictions on the material layers of the first pad electrode 39a are relaxed. That is, there is no need for the first pad electrode 39a to make ohmic contact directly with the first conductive semiconductor layer 23, and the contact electrode 33 includes an Au layer to prevent device defects from occurring due to metal diffusion. can be prevented.

나아가, 전류 스프레더(35)를 채택하여 전류 분산 성능을 향상시키면서도 절연층(37)이 투명 전극(31)의 대부분을 덮어 금속층에 의한 광 흡손실을 줄일 수 있다. 금속층을 이용하여 반사층을 형성하더라도 금속 반사층에 의한 반사율은 분포 브래그 반사기에 비해 좋지 않으며 또한 발광 다이오드 칩의 사용 시간이 증가함에 따라 금속 반사층의 반사율이 감소하게 된다. 이에 대해, 본 실시예에서는 절연층(37)이 분포 브래그 반사기를 포함하고, 투명 전극(31)에 접하여 광을 반사시킬 수 있어 높은 반사율을 유지할 수 있다.Furthermore, by adopting the current spreader 35, current dispersion performance can be improved while the insulating layer 37 covers most of the transparent electrode 31 to reduce light absorption loss due to the metal layer. Even if the reflective layer is formed using a metal layer, the reflectance of the metal reflective layer is not as good as that of a distributed Bragg reflector, and as the usage time of the light emitting diode chip increases, the reflectance of the metal reflective layer decreases. In contrast, in this embodiment, the insulating layer 37 includes a distributed Bragg reflector and can reflect light in contact with the transparent electrode 31, thereby maintaining high reflectivity.

상술한 실시예에서, 본 발명의 다양한 실시예들에 따른 발광 다이오드 칩 및발광 장치를 설명하였으나, 본 발명은 이에 한정되지 않는다. 상기 발광 다이오드 칩은 소형 발광부가 요구되는 다른 다양한 전자 장치에도 적용될 수 있으며, 예를 들어, 디스플레이 장치나 인테리어용 소형 조명 장치에 적용될 수 있다.In the above-described embodiments, a light-emitting diode chip and a light-emitting device according to various embodiments of the present invention have been described, but the present invention is not limited thereto. The light emitting diode chip can also be applied to various other electronic devices that require a small light emitting unit, for example, a display device or a small interior lighting device.

Claims

Board;
a first conductive semiconductor layer located on the substrate;
a mesa disposed on a portion of the first conductivity type semiconductor layer and including an active layer and a second conductivity type semiconductor layer;
a transparent electrode making ohmic contact on the second conductive semiconductor layer;
a current spreader disposed on a portion of the transparent electrode and electrically connected to the transparent electrode;
an insulating layer covering the substrate, the first conductive semiconductor layer, the mesa, the transparent electrode, and the current spreader, and having openings; and
a first pad electrode and a second pad electrode located on the insulating layer and connected to the first conductivity type semiconductor layer and the second conductivity type semiconductor layer, respectively, through the openings;
The first pad electrode or the second pad electrode has at least one hole exposing the insulating layer,
The insulating layer has at least one groove located below the first pad electrode or the second pad electrode,
A light emitting diode chip wherein the first pad electrode or the second pad electrode has a concave portion formed by a groove of the insulating layer.

In claim 1,
The first and second pad electrodes each have a plurality of holes exposing the insulating layer.

In claim 2,
A light emitting diode chip wherein the plurality of holes of the first pad electrode are symmetrically disposed opposite to the plurality of holes of the second pad electrode.

In claim 1,
It is laterally spaced from the mesa and disposed on the first conductive semiconductor layer, and further includes a contact electrode making ohmic contact with the first conductive semiconductor layer,
The insulating layer has an opening exposing the contact electrode,
The first pad electrode is connected to the contact electrode, and the second pad electrode is connected to the current spreader,
A light emitting diode chip wherein the contact electrode and the current spreader have the same layer structure.

In claim 4,
The contact electrode is a light emitting diode chip including an ohmic layer for ohmic contact with the first conductivity type semiconductor layer and a metal reflection layer for reflecting light generated in the active layer.

In claim 4,
The current spreader includes a connection pad and an extension extending from the connection pad,
The opening of the insulating layer is located on the connection pad,
A light emitting diode chip wherein the second pad electrode is connected to the connection pad through the opening.

In claim 1,
A light emitting diode chip wherein the insulating layer includes a distributed Bragg reflector.

Board;
a first conductive semiconductor layer located on the substrate;
a mesa disposed on a portion of the first conductivity type semiconductor layer and including an active layer and a second conductivity type semiconductor layer;
a transparent electrode making ohmic contact on the second conductive semiconductor layer;
a contact electrode disposed on the first conductive semiconductor layer and spaced laterally from the mesa, and making ohmic contact with the first conductive semiconductor layer;
a current spreader disposed on a portion of the transparent electrode and electrically connected to the transparent electrode;
an insulating layer covering the substrate, the first conductive semiconductor layer, the mesa, the transparent electrode, the contact electrode, and the current spreader, and having openings exposing portions of the contact electrode and the current spreader; and
It includes a first pad electrode and a second pad electrode located on the insulating layer and connected to the contact electrode and the current spreader, respectively, through the openings,
The insulating layer has at least one groove located below the first pad electrode or the second pad electrode,
A light emitting diode chip wherein the first pad electrode or the second pad electrode has a concave portion formed by a groove of the insulating layer.

In claim 8,
The insulating layer includes a plurality of grooves below the first pad electrode and the second pad electrode, respectively,
The first and second pad electrodes each have a plurality of concave portions formed by the grooves.

In claim 8,
The first pad electrode and the second pad electrode each further have concave portions formed by openings exposing the contact electrode and the current spreader.

In claim 8,
A light emitting diode chip wherein the insulating layer includes a distributed Bragg reflector.

In claim 8,
The substrate is a light emitting diode chip having a size of 200×200 um ² or less.

delete