[go: up one dir, main page]

KR102671370B1 - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR102671370B1
KR102671370B1 KR1020160165168A KR20160165168A KR102671370B1 KR 102671370 B1 KR102671370 B1 KR 102671370B1 KR 1020160165168 A KR1020160165168 A KR 1020160165168A KR 20160165168 A KR20160165168 A KR 20160165168A KR 102671370 B1 KR102671370 B1 KR 102671370B1
Authority
KR
South Korea
Prior art keywords
layer
opening
area
dam
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160165168A
Other languages
English (en)
Other versions
KR20180065068A (ko
Inventor
김세호
곽원규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160165168A priority Critical patent/KR102671370B1/ko
Priority to US15/688,584 priority patent/US10622585B2/en
Priority to CN201711273803.4A priority patent/CN108155216B/zh
Publication of KR20180065068A publication Critical patent/KR20180065068A/ko
Application granted granted Critical
Publication of KR102671370B1 publication Critical patent/KR102671370B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 디스플레이 영역이 최대화 되고 외부 투습에 강건한 디스플레이 장치를 위하여, 제1 영역 및 상기 제1 영역 외곽의 제2 영역을 갖는, 기판; 상기 제1 영역에 배치되며 디스플레이소자를 포함하는, 디스플레이부; 상기 디스플레이부 외곽의 적어도 일부를 둘러싸도록 상기 제2 영역에 배치되는, 제1 댐부; 상기 기판과 상기 제1 댐부 사이에 개재되도록 상기 제1 영역 및 상기 제2 영역에 걸쳐 배치되며, 상기 디스플레이부 외곽의 적어도 일부를 둘러싸도록 상기 제2 영역에 위치한 제1 개구부를 갖는, 절연부; 및 상기 제1 개구부와 대응되는 위치에 제2 개구부를 갖는, 제1 금속층을 구비하는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치{Display apparatus}
본 발명은 디스플레이 장치에 관한 것으로서, 더 상세하게는 디스플레이 영역이 최대화 되고 외부 투습에 강건한 디스플레이 장치에 관한 것이다.
디스플레이 장치들 중, 유기발광 디스플레이 장치는 시야각이 넓고 컨트라스트가 우수할 뿐만 아니라 응답속도가 빠르다는 장점을 가지고 있어 차세대 디스플레이 장치로서 주목을 받고 있다.
일반적으로 유기발광 디스플레이 장치는 기판 상에 박막트랜지스터 및 유기발광소자들을 형성하고, 유기발광소자들이 스스로 빛을 발광하여 작동한다. 이러한 유기발광 디스플레이 장치는 휴대폰 등과 같은 소형 제품의 디스플레이부로 사용되기도 하고, 텔레비전 등과 같은 대형 제품의 디스플레이부로 사용되기도 한다.
유기발광 디스플레이 장치는 화소전극과 대향전극 사이에 발광층을 포함하는 중간층이 개재된 유기발광소자를 각 (부)화소로 갖는다. 이러한 유기발광소자는 외부로부터 투습에 취약한 특성을 갖기 때문에, 유기발광소자 상부에 기판 상에 유기발광소자를 덮는 봉지층을 구비한다.
그러나 이러한 종래의 디스플레이 장치에는, 유기발광소자를 상부에 배치된 봉지층으로 인해 디스플레이 장치의 데드 스페이스가 확장되고, 측면에서 유입되는 외부 투습에 의해 유기발광소자 등에 불량이 야기된다는 문제점이 존재하였다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 디스플레이 영역이 최대화 되고 외부 투습에 강건한 디스플레이 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 제1 영역 및 상기 제1 영역 외곽의 제2 영역을 갖는, 기판; 상기 제1 영역에 배치되며 디스플레이소자를 포함하는, 디스플레이부; 상기 디스플레이부 외곽의 적어도 일부를 둘러싸도록 상기 제2 영역에 배치되는, 제1 댐부; 상기 기판과 상기 제1 댐부 사이에 개재되도록 상기 제1 영역 및 상기 제2 영역에 걸쳐 배치되며, 상기 디스플레이부 외곽의 적어도 일부를 둘러싸도록 상기 제2 영역에 위치한 제1 개구부를 갖는, 절연부; 및 상기 제1 개구부와 대응되는 위치에 제2 개구부를 갖는, 제1 금속층을 구비하는, 디스플레이 장치가 제공된다.
본 실시예에 따르면, 상기 제1 개구부는 상기 기판과 상기 제1 댐부 사이에 위치할 수 있다.
본 실시예에 따르면, 상기 제1 개구부는 유기물질층에 의해 매립될 수 있다.
본 실시예에 따르면, 상기 유기물질층의 상면은 상기 제1 금속층의 상면과 동일하거나 낮을 수 있다.
본 실시예에 따르면, 상기 유기물질층의 상면은 상기 제1 금속층의 상면보다 높을 수 있다.
본 실시예에 따르면, 상기 유기물질층은 상기 제1 개구부 및 제2 개구부 내에만 위치할 수 있다.
본 실시예에 따르면, 상기 유기물질층은 상기 제1 개구부의 내측면에 직접 접촉할 수 있다.
본 실시예에 따르면, 상기 디스플레이부는 제1 영역 및 제2 영역에 걸쳐 배치되는 제2 금속층을 더 포함하고, 상기 제2 금속층은 상기 유기물질층과 상기 제1 댐부 사이에 개재될 수 있다.
본 실시예에 따르면, 상기 디스플레이부는 상기 디스플레이소자에 전원을 공급하는 박막트랜지스터 및 상기 디스플레이소자에 대응하는 화소 전극을 포함하며, 상기 제2 금속층은 상기 화소 전극과 동일 물질을 포함할 수 있다.
본 실시예에 따르면, 상기 박막트랜지스터는 반도체층, 게이트 전극 및 소스 전극 또는 드레인 전극을 포함하며, 상기 제1 금속층은 상기 소스 전극 또는 상기 드레인 전극과 동일 물질을 포함할 수 있다.
본 실시예에 따르면, 상기 제1 댐부의 외곽을 둘러싸도록 상기 제2 영역에 배치되는 제2 댐부를 더 포함할 수 있다.
본 실시예에 따르면, 상기 제2 댐부의 높이는 상기 제1 댐부의 높이보다 높을 수 있다.
본 실시예에 따르면, 상기 제2 금속층은 상기 제2 댐부까지 연장되어 배치될 수 있다.
본 실시예에 따르면, 상기 제1 개구부는 상기 기판의 적어도 일부를 노출시킬 수 있다.
본 실시예에 따르면, 상기 절연부는 하나 이상의 무기절연막을 포함할 수 있다.
본 실시예에 따르면, 상기 제1 개구부는 상기 디스플레이부의 외곽에 불연속적으로 위치할 수 있다.
본 실시예에 따르면, 상기 제1 개구부의 폭은 상기 제1 댐부의 폭보다 좁을 수 있다.
본 실시예에 따르면, 상기 제2 개구부의 폭은 상기 제1 댐부의 폭보다 좁을 수 있다.
본 실시예에 따르면, 상기 제1 댐부는 상기 유기물질층을 덮도록 배치될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 디스플레이 영역이 최대화 되고 외부 투습에 강건한 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 관한 디스플레이 장치를 개략적으로 도시하는 평면도이다.
도 2는 도 1의 디스플레이 장치에 있어서 A1-A1' 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 3은 도 1의 디스플레이 장치에 있어서 B1부분을 확대하여 개략적으로 도시하는 단면도이다.
도 4는 본 발명의 다른 일 실시예에 관한 디스플레이 장치를 개략적으로 도시하는 평면도이다.
도 5는 도 4의 디스플레이 장치에 있어서 A2-A2' 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 6은 도 4의 디스플레이 장치에 있어서 B2부분을 확대하여 개략적으로 도시하는 단면도이다.
도 7은 본 발명의 또 다른 일 실시예에 관한 디스플레이 장치를 개략적으로 도시하는 평면도이다.
도 8은 본 발명의 또 다른 일 실시예에 관한 디스플레이 장치를 개략적으로 도시하는 평면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
한편, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. 또한, 막, 영역, 구성 요소 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 "바로 위에" 또는 "바로 상에" 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1은 본 발명의 일 실시예에 관한 디스플레이 장치를 개략적으로 도시하는 평면도이고, 도 2는 도 1의 디스플레이 장치에 있어서 A1-A1' 선을 따라 취한 단면을 개략적으로 도시하는 단면도이며, 도 3은 도 1의 디스플레이 장치에 있어서 B1부분을 확대하여 개략적으로 도시하는 단면도이다.
도 1 및 도 2를 참조하면, 도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치(1)는 기판(100), 기판(100) 상에 배치되며 디스플레이소자(200)를 포함하는 디스플레이부(DU), 디스플레이부(DU)의 외곽에 배치되는 제1 댐부(410), 기판(100) 상에 배치되는 제1 개구부(155a)를 갖는 절연부(155), 제1 개구부(155a)와 대응되는 위치에 제2 개구부(152a)를 갖는 제1 금속층(152)을 구비한다.
기판(100)은 글라스재, 금속재, 또는 PET(Polyethylen terephthalate), PEN(Polyethylen naphthalate), 폴리이미드(Polyimide) 등과 같은 플라스틱재 등, 다양한 재료로 형성된 것일 수 있다. 이러한 기판(100)이 박형의 글라스재 또는 금속재로 형성되거나 플라스틱재로 형성되는 경우에는 플렉서블한 특성을 가질 수 있다. 도 1에 도시된 것과 같이, 기판(100)은 사각 형태를 가질 수도 있고, 디스플레이부(DU)의 형상에 따라 원형, 타원형 등 다양한 형상으로 형성될 수도 있다.
이러한 기판(100)은 제1 영역(1A)과, 이 제1 영역(1A)의 외곽을 감싸는 제2 영역(2A)을 가질 수 있다. 제1 영역(1A)은 복수개의 디스플레이소자(200)들이 배치되는 영역으로 디스플레이 영역으로 이해될 수 있다. 본 실시예에 있어서, 디스플레이소자는 유기발광소자이나, 본 발명이 이에 한정되는 것은 아니다.
제2 영역(2A)은 제1 영역(1A)의 주변에 위치하며 디스플레이소자(200)들이 배치되지 않는 영역으로, 배선 또는 회로부 등이 배치될 수 있다. 도 1을 참조하면, 제1 영역(1A)은 기판(100)의 중앙부에 위치하고, 제2 영역(2A)은 제1 영역(1A)의 외곽을 둘러싸며 기판(100)의 가장자리를 포함한 영역으로 도시되어 있으나, 본 발명이 반드시 이에 한정되는 것은 아니다.
한편, 도 1에서는 본 실시예에 따른 기판(100)은 직사각형 형상으로 구비되며, 따라서 기판(100)의 중앙부에 위치하는 디스플레이부(DU) 역시 직사각형 형상을 가질 수 있다. 따라서 제2 영역(2A)은 디스플레이부(DU)의 4면을 둘러싸도록 위치할 수 있다.
이러한 디스플레이부(DU)의 외곽인 제2 영역(2A)에는 제1 댐부(410)와 제2 댐부(420)가 배치될 수 있다. 즉, 제1 댐부(410)와 제2 댐부(420)는 디스플레이부(DU)를 둘러싸도록 배치될 수 있다. 도 1 에서는 제1 댐부(410)와 제2 댐부(420)가 디스플레이부(DU)의 4면의 전체를 둘러싸는 것으로 도시되어 있으나, 본 발명이 반드시 이에 한정되는 것은 아니다. 이에 관한 다른 실시예들에 대하여는 도 7 및 도 8의 설명에서 자세히 후술하도록 한다.
제1 댐부(410) 및 제2 댐부(420)는 각각이 복수개의 층들을 포함할 수 있다. 복수개의 층들은 유기물을 포함할 수도 있고, 무기물을 포함할 수도 있다. 제1 댐부(410) 및 제2 댐부(420)는 제1 영역(1A)에 디스플레이부(DU)를 형성하면서 동시에 형성될 수도 있고, 별도의 공정으로 형성될 수도 있다.
도 2를 함께 참조하면, 기판(100) 상에는 절연부(155)가 배치될 수 있으며, 절연부(155)는 기판(100)의 제1 영역(1A) 및 제2 영역(2A)에 걸쳐 기판(100)의 전면(全面)에 배치될 수 있다. 도 1 및 도2에서는 절연부(155)가 기판(100)의 전면에 배치되되, 기판(100)의 최외곽 가장자리에는 배치되지 않는 것으로 도시되어 있으나, 다른 실시예로 절연부(155)는 기판(100)의 끝 단까지 연장되어 배치될 수도 있다.
절연부(155)는 도 2에 도시된 것과 같이 하나 이상의 무기절연막을 포함할 수 있으며, 이러한 무기절연막은 예컨대 제1 절연막(110), 제2 절연막(130) 및 제3 절연막(150)을 포함할 수 있다. 제1 절연막(110)은 기판 상에 배치되는 버퍼층일 수 있다. 제2 절연막(130)은 제1 영역(1A)에서 후술할 박막트랜지스터의 반도체층과 게이트 전극 사이를 절연시키는 게이트 절연막으로 이해될 수 있으며, 제3 절연막(150)은 제1 영역(1A)에서 후술할 박막트랜지스터의 게이트 전극(140)과 소스 전극(160a) 또는 게이트 전극(140)과 드레인 전극(160b) 사이를 절연시키는 층간 절연막으로 이해될 수 있다.
도 2에 도시된 것과 같이, 절연부(155)는 제1 댐부(410)의 하부에 위치한 홈부(400a)를 구비할 수 있다. 즉, 홈부(400a)는 기판(100)과 제1 댐부(410) 사이에 위치하는 것으로 이해될 수 있다. 이러한 홈부(400a)는 제1 개구부(155a) 및 제2 개구부(152a)를 포함할 수 있다. 다시 도 1을 참조하면, 제1 댐부(410)는 상술한 것과 같이 디스플레이부(DU) 외곽 영역을 둘러싸도록 배치될 수 있다. 따라서 도 1에는 도시되어 있지 않으나, 홈부(400a)는 제1 댐부(410)가 배치된 영역을 따라 위치할 수 있다.
먼저 기판(100)의 제1 영역(1A)에 대하여 설명한다.
기판(100) 상에는 기판(100)의 면을 평탄화하기 위해 또는 박막트랜지스터(TFT)의 반도체층(120)으로 불순물 등이 침투하는 것을 방지하기 위해, 실리콘옥사이드 또는 실리콘나이트라이드 등으로 형성된 제1 절연막(110)이 배치되고, 이 제1 절연막(110) 상에 반도체층(120)이 위치하도록 할 수 있다. 경우에 따라, 기판(100) 상에는 제1 절연막(110) 이외에 배리어층이 더 배치될 수도 있다. 이 경우 배리어층은 제1 절연막(110) 상에 위치할 수 있다. 또한 다른 실시예로, 기판(100) 상에 버퍼층이 배치되지 않을 수도 있다. 이 경우 기판(100) 상에 직접 반도체층(120)이 배치되고, 반도체층(120)을 덮도록 제2 절연막(130)이 기판 상에 직접 배치될 수도 있다.
반도체층(120)의 상부에는 게이트 전극(140)이 배치되는데, 이 게이트 전극(140)에 인가되는 신호에 따라 소스 전극(160a) 및 드레인 전극(160b)이 전기적으로 소통된다. 게이트 전극(140)은 인접층과의 밀착성, 적층되는 층의 표면 평탄성 그리고 가공성 등을 고려하여, 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
이때 반도체층(120)과 게이트 전극(140)과의 절연성을 확보하기 위하여, 실리콘옥사이드 및/또는 실리콘나이트라이드 등으로 형성되는 제2 절연막(130)이 반도체층(120)과 게이트 전극(140) 사이에 개재될 수 있다.
게이트 전극(140)의 상부에는 제3 절연막(150)이 배치될 수 있는데, 이는 실리콘옥사이드 또는 실리콘나이트라이드 등의 물질로 단층으로 형성되거나 또는 다층으로 형성될 수 있다. 다른 실시예로, 제3 절연막(150)은 유기 물질로 단층으로 형성되거나 또한 다층으로 형성될 수도 있다.
제3 절연막(150)의 상부에는 소스 전극(160a) 및 드레인 전극(160b)이 배치된다. 소스 전극(160a) 및 드레인 전극(160b)은 제3 절연막(150)과 제2 절연막(130)에 형성되는 컨택홀을 통하여 반도체층(120)에 각각 전기적으로 연결된다. 소스 전극(160a) 및 드레인 전극(160b)은 도전성 등을 고려하여 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
한편 도시되지는 않았으나, 이러한 구조의 박막트랜지스터(TFT)의 보호를 위해 박막트랜지스터(TFT)를 덮는 보호막(미도시)이 배치될 수 있다. 보호막은 예컨대 실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드 등과 같은 무기물로 형성될 수 있다.
한편, 기판(100)의 상에 비아층(170)이 배치될 수 있다. 이 경우 비아층(170)은 평탄화막일 수도 있고 보호막일 수도 있다. 이러한 비아층(170)은 박막트랜지스터(TFT) 상부에 디스플레이소자(200)가 배치되는 경우 박막트랜지스터(TFT) 의 상면을 대체로 평탄화하게 하고, 박막트랜지스터(TFT) 및 각종 소자들을 보호하는 역할을 한다. 이러한 비아층(170) 은 예컨대 아크릴계 유기물 또는 BCB(Benzocyclobutene) 등으로 형성될 수 있다.
한편, 박막트랜지스터(TFT) 상부에는 화소정의막(180)이 배치될 수 있다. 화소정의막(180)은 상술한 비아층(170) 상에 위치할 수 있으며, 화소 영역을 정의하는 개구를 가질 수 있다. 이러한 화소정의막(180)은 상기 개구를 통해 각 화소의 화소영역을 정의하는 역할을 한다.
이러한 화소정의막(180)은 예컨대 유기 절연막으로 구비될 수 있다. 그러한 유기 절연막으로는 폴리메틸메타크릴레이트(PMMA)와 같은 아크릴계 고분자, 폴리스티렌(PS), phenol그룹을 갖는 고분자 유도체, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 혼합물 등을 포함할 수 있다.
한편, 비아층(170) 상에는 디스플레이소자(200)가 배치될 수 있다. 디스플레이소자(200)는 화소 전극(210), 발광층(EML: Emission Layer)을 포함하는 중간층(220) 및 대향 전극(230)을 포함할 수 있다.
화소 전극(210)은 (반)투명 전극 또는 반사형 전극으로 형성될 수 있다. (반)투명 전극으로 형성될 때에는 예컨대 ITO, IZO, ZnO, In2O3, IGO 또는 AZO로 형성될 수 있다. 반사형 전극으로 형성될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, ITO, IZO, ZnO, In2O3, IGO 또는 AZO로 형성된 층을 가질 수 있다. 물론 본 발명이 이에 한정되는 것은 아니고 다양한 재질로 형성될 수 있으며, 그 구조 또한 단층 또는 다층이 될 수 있는 등 다양한 변형이 가능하다.
화소정의막(180)에 의해 정의된 화소영역에는 중간층(220)이 각각 배치될 수 있다. 이러한 중간층(220)은 전기적 신호에 의해 빛을 발광하는 발광층(EML: Emission Layer)을 포함하며, 발광층(EML)을 이외에도 발광층(EML)과 화소 전극(210) 사이에 배치되는 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer) 및 발광층(EML)과 대향 전극(230) 사이에 배치되는 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있다. 물론 중간층(220)은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수도 있음은 물론이다.
발광층(EML)을 포함하는 중간층(220)을 덮으며 화소 전극(210)에 대향하는 대향 전극(230)이 기판(100) 전면(全面)에 걸쳐서 배치될 수 있다. 대향 전극(230)은 (반)투명 전극 또는 반사형 전극으로 형성될 수 있다.
이러한 중간층(220)은 저분자 유기물 또는 고분자 유기물일 수 있다.
중간층(220)이 저분자 유기물일 경우, 발광층(EML)을 중심으로 홀 수송층(hole transport layer: HTL), 홀 주입층(hole injection layer: HIL), 전자 수송층(electron transport layer: ETL) 및 전자 주입층(electron injection layer: EIL) 등이 적층될 수 있다. 이외에도 필요에 따라 다양한 층들이 적층 될 수 있다. 이때, 사용 가능한 유기 재료로 구리 프탈로시아닌(CuPc: copper phthalocyanine), N'-디(나프탈렌-1-일)-N(N'-Di(naphthalene-1-yl)-N), N'-디페닐-벤지딘(N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯하여 다양하게 적용 가능하다.
중간층(220)이 고분자 유기물일 경우, 중간층(220) 외에 홀 수송층(HTL)이 포함될 수 있다. 홀 수송층은 폴리에틸렌 디히드록시티오펜 (PEDOT: poly-(2,4)-ethylene-dihydroxy thiophene)이나, 폴리아닐린(PANI: polyaniline) 등을 사용할 수 있다. 이때, 사용 가능한 유기 재료로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등의 고분자 유기물을 사용할 수 있다. 또한, 중간층(220)과 화소 전극(210) 및 대향 전극(230) 사이에는 무기 재료가 더 구비될 수도 있다.
이때 홀 수송층(HTL), 홀 주입층(HIL), 전자 수송층(ETL) 및 전자 주입층(EIL)은 기판(100) 전면(全面)에 일체(一體)로 형성될 수 있고, 발광층만 잉크젯 프린팅 공정으로 화소별로 형성될 수 있다. 이 경우에도 홀 수송층(HTL), 홀 주입층(HIL), 전자 수송층(ETL) 및 전자 주입층(EIL)등이 인입부 내에도 위치할 수 있다.
대향 전극(230)이 (반)투명 전극으로 형성될 때에는 일함수가 작은 금속 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물로 형성된 층과 ITO, IZO, ZnO 또는 In2O3 등의 (반)투명 도전층을 가질 수 있다. 대향 전극(230)이 반사형 전극으로 형성될 때에는 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물로 형성된 층을 가질 수 있다. 물론 대향 전극(230)의 구성 및 재료가 이에 한정되는 것은 아니며 다양한 변형이 가능함은 물론이다.
한편 디스플레이소자(200) 상부에서는 디스플레이소자(200)를 덮도록 봉지부(300)가 위치할 수 있다. 도시되어 있지는 않으나 다른 실시예로, 대향 전극(230)과 봉지부(300) 사이에는 편광층 등의 기능층들이 더 배치될 수도 있다.
봉지부(300)는 제1 무기막(310), 제2 무기막(330) 및 제1 무기막(310)과 제2 무기막(330) 사이에 개재되는 유기막(320)을 포함할 수 있다. 이러한 봉지부(300)는 외부 투습에 취약한 디스플레이소자(200)를 밀봉하는 기능을 할 수 있다. 또한 봉지부(300)는 밀봉 효과를 높이기 위해 무기막 및 유기막(320)이 서로 교번하여 적층되는 다층 구조를 가질 수 있다. 또한 봉지부(300)의 유기막(320)은 제1 무기막(310) 및 제2 무기막(330) 보다 두껍게 형성될 수 있다.
제1 무기막(310) 및 제2 무기막(330)은 제1 영역(1A) 및 제2 영역(2A)에 걸쳐 기판(100)의 전면(全面)에 위치할 수 있다. 이러한 제1 무기막(310) 및 제2 무기막(330)은 예컨대, 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 티타늄 산화물, 주석 산화물, 세륨 산화물 및 실리콘 산화질화물(SiON)로 이루어진 군으로부터 선택된 하나 이상의 물질을 포함할 수 있다. 이 때, 제1 무기막(310)과 제2 무기막(330)을 형성하는 물질은 동일할 수도 있고 상이할 수도 있다.
제1 무기막(310)과 제2 무기막(330) 사이에는 봉지부(300)의 유연성을 위해 유기막(320)이 개재될 수 있다. 유기막(320)은 제1 무기막(310)과 제2 무기막(330)에 의해 밀봉될 수 있다. 즉, 유기막(320)의 측면은 제1 무기막(310) 및 제2 무기막(330)에 의해 커버될 수 있으며, 다시 말해 유기막(320)은 유기막(320) 상에 배치되는 제2 무기막(330)에 의해 완전히 덮힐 수 있다. 유기막(320)의 측면을 커버하는 제1 무기막(310)과 제2 무기막(330)의 가장자리는 서로 직접 컨택할 수 있다. 이는 유기막(320)은 외부 투습의 경로가 되므로, 유기막(320)은 제1 무기막(310)과 제2 무기막(330)에 의해 완전히 밀봉된다. 이러한 유기막(320)은 예컨대, 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지 및 페릴렌계 수지로 이루어진 군으로부터 선택된 하나 이상의 물질을 포함할 수 있다.
한편 도 2에서는, 기판(100)의 가장자리까지 연장된 절연부(155)의 끝 단과 및 제1, 2 무기막(310, 330)의 끝 단이 서로 일치하는 것으로 도시되어 있으나, 본 발명이 이에 한정되는 것은 아니다. 절연부(155)의 끝 단과 제1, 2 무기막(310, 330)의 끝 단은 서로 일치하지 않을 수 있다. 나아가, 제1 무기막(310)의 끝 단과 제2 무기막(330)의 끝 단 역시 서로 일치하지 않을 수 있다.
또한, 도 2에서는 절연부(155) 및 제1, 2 무기막(310, 330)이 기판(100)의 끝 단까지 연장되지 않고, 기판(100)의 가장자리의 적어도 일부를 노출시키고 있는 것으로 도시되어 있으나, 본 발명이 반드시 이에 한정되는 것은 아니다. 즉, 절연부(155) 및 제1, 2 무기막(310, 330)은 기판(100)의 끝 단까지 연장되도록 배치되어, 기판(100)의 전면을 커버할 수도 있다.
한편 계속해서 도 2를 참조하여 기판(100)의 제2 영역(2A)에 대하여 설명한다.
기판의 제2 영역(2A)은 제1 영역(1A)의 외곽을 둘러싸며 기판(100)의 가장자리를 포함하는 영역으로 이해될 수 있다. 이러한 제2 영역(2A)에는 디스플레이소자(200)를 제외한, 회로부, 배선 등이 배치될 수 있다. 또한 상술한 절연부(155)를 비롯하여, 비아층(170) 및 화소정의막(180)이 제1 영역(1A) 및 제2 영역(2A)의 적어도 일부에 걸쳐 위치할 수 있다.
한편 본 실시예에 있어서, 제2 영역(2A)에 위치한 절연부(155)는 제1 영역(1A)의 가장자리를 따라 형성된 제1 개구부(155a)를 가질 수 있다. 즉, 제1 개구부(155a)는 제1 영역(1A)에 인접한 가장자리를 따라 제2 영역(2A)에 위치할 수 있다. 제1 개구부(155a)는 제1 영역(1A)을 따라 폐루프로 형성될 수도 있고, 다른 실시예로 개방형으로 형성될 수도 있다.
제1 개구부(155a)는 도 2에 도시된 것과 같이 기판(100)의 적어도 일부를 노출시킬 수 있다. 즉, 제1 개구부(155a)는 절연부(155)에 포함된 제1 절연막(110), 제2 절연막(130) 및 제3 절연막(150)을 관통하도록 구비될 수 있다.
한편 절연부(155) 상에는 제1 금속층(152)이 위치할 수 있다. 제1 금속층(152)은 제2 영역(2A)에 위치한 절연부(155) 상에 배치될 수 있으며, 도 2에 도시된 것과 같이 제3 절연막(150) 상에 배치될 수 있다. 이러한 제1 금속층(152)은 제1 영역(1A)에 위치한 박막트랜지스터(TFT)의 소스 전극(160a) 또는 드레인 전극(160b)과 동일한 물질을 포함할 수 있다. 박막트랜지스터(TFT)의 소스 전극(160a) 및 드레인 전극(160b)은 층간절연막에 대응하는 제3 절연막(150) 상에 위치할 수 있고, 따라서 제1 금속층(152)도 제3 절연막(150) 상에 위치할 수 있다. 제1 금속층(152)은 예컨대, 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
제1 금속층(152)은 제2 개구부(152a)를 가질 수 있다. 제2 개구부(152a)는 제1 개구부(155a)에 대응되도록 구비될 수 있다. 도 2에서는, 제1 개구부(155a)와 제2 개구부(152a)가 동일한 내측면을 갖는 것으로 도시되어 있으나, 다른 실시예로 제1 개구부(155a)의 내측면과 제2 개구부(152a)의 내측면은 일치하지 않을 수도 있다. 이러한 제1 개구부(155a)와 제2 개구부(152a)는 디스플레이부(DU) 외곽 영역에 위치한 홈부(400a)로 이해될 수 있다.
이러한 홈부(400a)는 유기물질층(430)에 의해 매립될 수 있다. 즉, 제1 개구부(155a)와 제2 개구부(152a)는 유기물질층(430)에 의해 매립될 수 있다. 유기물질층(430)은 예컨대, 폴리메틸메타크릴레이트(PMMA)와 같은 아크릴계 고분자, 폴리스티렌(PS), phenol그룹을 갖는 고분자 유도체, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 혼합물 등을 포함할 수 있다.
이 경우 유기물질층(430)의 상면은 제1 금속층(152)의 상면과 동일하거나 낮을 수 있다. 또한 본 실시예에 있어서, 유기물질층(430)의 하면은 기판(100)의 적어도 일부와 직접적으로 접촉될 수 있으며, 제1 개구부(155a)의 내측면에 직접 접촉할 수 있다. 또한 본 실시예에 있어서, 유기물질층(430)은 제1 개구부(155a) 및 제2 개구부(152a) 내에만 위치할 수 있다.
이러한 유기물질층(430)은 상술한 것과 같이 제1 금속층(152)의 상면과 동일하거나 낮을 수 있으나, 절연부 및/또는 제1 금속층(152)의 두께에 따라, 하프-톤(half-tone) 또는 풀-톤(full-tone) 마스크를 이용하여 유기물질층(430)의 높이를 조절할 수 있다.
한편 홈부(400a)의 상부에는 제1 댐부(410)가 배치될 수 있다. 즉, 제1 개구부(155a) 및 제2 개구부(152a)는 기판과 제1 댐부(410) 사이에 위치할 수 있다. 본 실시예에서는 제1 댐부(410)가 제1-1 층(412) 및 제1-2 층(414)을 포함하는 것으로 도시되어 있으나, 경우에 따라 다른 층이 더 포함될 수 있다. 제1-1 층(412)은 제1 영역(1A)에 위치한 화소정의막(180)과 동일 물질을 포함할 수 있다. 이 경우 제1-2 층(414)은 화소정의막(180)과 동일 물질을 포함할 수도 있고, 별도의 공정으로 형성된 유기물질층(430)일 수도 있고, 무기층일 수도 있다. 다른 실시예로, 제1-1 층(412)은 비아층(170)과 동일 물질을 포함할 수도 있으며, 이 경우 제1-2 층(414)은 화소정의막(180)과 동일 물질을 포함할 수 있다. 또한 이 경우에는 도 2에 도시된 것과는 달리, 제2 금속층(212)이 제1-1 층(412)과 제1-2 층(414) 사이에 위치하도록 할 수 있다.
제1 댐부(410)와 홈부(400a) 사이에는 제2 금속층(212)이 개재될 수 있다. 제2 금속층(212)은 제1 영역(1A)의 일부 및 제2 영역(2A)의 일부에 걸쳐 배치될 수 있다. 이러한 제2 금속층(212)은 디스플레이부(DU)의 화소 전극(210)과 동일 물질을 포함할 수 있다.
제1 댐부(410)의 외곽에는 제2 댐부(420)가 위치할 수 있다. 제2 댐부(420)는 제1 댐부(410)와 소정의 간격을 두고 위치할 수 있으며, 제1 댐부(410)를 둘러싸도록 배치될 수 있다. 또한 본 실시예에 있어서 제2 댐부(420)의 높이는 제1 댐부(410)의 높이보다 높을 수 있다. 이러한 제1 댐부(410) 및 제2 댐부(420)는 봉지부(300) 형성 시, 유기막(320)의 오버 플로우(over flow)를 방지하기 위해 구비될 수 있다. 도 2에서는 봉지부(300)의 유기막(320)이 화소정의막(180)의 끝 단부 영역까지 구비된 것으로 도시되어 있으나, 다른 실시예로 유기막(320)은 제1 댐부(410)까지 연장되어 배치될 수 있다. 즉, 유기막(320)은 제1 댐부(410)에 의해 기판(100)의 가장자리까지 오버 플로우되지 않을 수 있으며, 일부 제1 댐부(410)를 넘어간 유기막(320)은 제2 댐부(420)에 의해 오버 플로우가 방지될 수 있다.
제2 댐부(420)는 제2-1 층(422), 제2-2 층(424), 제2-3 층(426)을 포함할 수 있다. 도 2에서는 상기와 같이 제2 댐부(420)가 제2-1 층(422), 제2-2 층(424), 제2-3 층(426)을 포함하는 것으로 도시되어 있으나, 다른 층을 더 포함할 수도 있고, 제2-1 층(422), 제2-2 층(424)만을 포함할 수도 있다. 제2-1 층(422)은 제1 영역(1A)에 위치한 비아층(170)과 동일 물질을 포함할 수 있다. 제2-2 층(424)은 화소정의막(180)과 동일 물질을 포함할 수 있다. 제2-3 층(426)은 제2-2 층(424)과 마찬가지로, 화소정의막(180)과 동일 물질을 포함할 수도 있고, 별도의 공정으로 형성된 유기물질층(430)일 수도 있고, 무기층일 수도 있다.
이러한 제2 댐부(420)의 제2-1 층(422)과 제2-2 층(424) 사이에는 제2 금속층(212)이 연장되어 개재될 수 있다. 도 2에서는 제2 금속층(212)의 끝 단이 제2-1 층(422)과 제2-2 층(424) 사이에 개재된 것으로 도시되어 있으나, 본 발명이 반드시 이에 한정되는 것은 아니다.
한편 도 3을 참조하면, 본 실시예에 있어서, 제1 개구부(155a)는 제1 폭(w1)을 갖고, 제2 개구부(152a)는 제2 폭(w2)을 가지며, 제1 댐부(410)는 제3 폭(w3)으로 형성될 수 있다. 도 2 및 도 3에서는, 제1 개구부(155a), 제2 개구부(152a)의 내측면 및 제1 댐부(410)의 측면이 기판(100)으로부터 직각이 아닌 소정의 각도로 기울어진 상태를 도시하고 있다. 즉, 제1 개구부(155a)를 포함하는 절연부, 제2 개구부(152a)를 포함하는 제1 금속층(152), 제1 댐부(410)의 측면들이 사다리꼴 형상을 갖도록 도시되어 있다. 따라서 도 3에서는 제1 개구부(155a), 제2 개구부(152a) 및 제1 댐부(410)의 하부를 기준으로 한 폭을 도시하고 있으나, 상기 "폭"이라 함은 각각의 부재들의 상부 및 하부에 국한되지 않는 "폭"으로 이해될 수 있다. 예컨대, 제1 폭(w1)은 제1 개구부(155a)의 하부의 폭일 수도 있고, 상부의 폭일 수도 있으며, 중앙부의 폭일 수도 있다.
이 경우 제1 개구부(155a)의 제1 폭(w1)은 제1 댐부(410)의 제3 폭(w3)보다 좁을 수 있다. 또한 제2 개구부(152a)의 제2 폭(w2)은 제1 댐부(410)의 제3 폭(w3)보다 좁을 수 있다. 만약 제1 개구부(155a)의 제1 폭(w1) 및 제2 개구부(152a)의 제2 폭(w2)이 제1 댐부(410)의 제3 폭(w3)보다 넓게 형성되는 경우, 제1 댐부(410)의 높이가 종래에 비해 낮아질 수 있다. 이 경우 전술한 것과 같이 제1 댐부(410)의 기능인 유기막(320)의 오버 플로우 방지가 용이하지 않는바, 제1 댐부(410)의 높이를 유지할 수 있도록 제1 개구부(155a)의 제1 폭(w1) 및 제2 개구부(152a)의 제2 폭(w2)을 제1 댐부(410)의 제3 폭(w3)보다 좁게 형성할 수 있다.
이때 제1 댐부(410)는 유기물질층(430)을 덮도록 배치될 수 있다. 상술한 것과 같이, 제1 개구부(155a)의 제1 폭(w1) 및 제2 개구부(152a)의 제2 폭(w2)을 제1 댐부(410)의 제3 폭(w3)보다 좁게 형성됨에 따라, 홈부(400a) 내에 매립되는 유기물질층(430)은 제1 댐부(410)에 의해 완전히 덮도록 구비될 수 있다.
이와 같이 본 발명의 일 실시예에 관한 디스플레이 장치(1)에서는, 제1 댐부(410) 하부에 제1 개구부(155a) 및 제2 개구부(152a)를 포함하는 홈부(400a)를 구비하고, 이러한 홈부(400a)에 유기물질층(430)이 매립된 크랙 방지 댐을 구비할 수 있다. 이러한 크랙 방지 댐에 의해 기판의 가장자리부터 전파된 외부 충격이 차단되어, 외부 충격에 의한 크랙이 디스플레이부(DU)로 전파되는 것을 효과적으로 방지할 수 있다.
도 4는 본 발명의 다른 일 실시예에 관한 디스플레이 장치(2)를 개략적으로 도시하는 평면도이고, 도 5는 도 4의 디스플레이 장치(2)에 있어서 A2-A2' 선을 따라 취한 단면을 개략적으로 도시하는 단면도이며, 도 6은 도 4의 디스플레이 장치(2)에 있어서 B2부분을 확대하여 개략적으로 도시하는 단면도이다.
도 4 및 도 5를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치(2)는 기판(100), 기판(100) 상에 배치되며 디스플레이소자(200)를 포함하는 디스플레이부(DU), 디스플레이부(DU)의 외곽에 배치되는 제1 댐부(410), 기판(100) 상에 배치되는 제1 개구부(155a)를 갖는 절연부(155), 제1 개구부(155a)와 대응되는 위치에 제2 개구부(152a)를 갖는 제1 금속층(152)을 구비한다.
도 4 및 도 5에 도시된 일 실시예인 디스플레이 장치(2)에서는 제1 개구부(155a) 및 제2 개구부(152a)를 포함하는 홈부(400a)에 대한 구성에서 전술한 디스플레이 장치(1)와 차이가 있다. 따라서 이하에서는 상기 차이를 중심으로 서술하되, 제1 영역(1A)에 구비된 디스플레이부(DU)를 포함한 그 밖에 다른 구성요소들에 대하여는 전술한 실시예를 원용하도록 한다.
도 5를 참조하여 기판(100)의 제2 영역(2A)에 대하여 설명한다.
기판의 제2 영역(2A)은 제1 영역(1A)의 외곽을 둘러싸며 기판(100)의 가장자리를 포함하는 영역으로 이해될 수 있다. 이러한 제2 영역(2A)에는 디스플레이소자(200)를 제외한, 회로부, 배선 등이 배치될 수 있다. 또한 상술한 절연부(155)를 비롯하여, 비아층(170) 및 화소정의막(180)이 제1 영역(1A) 및 제2 영역(2A)의 적어도 일부에 걸쳐 위치할 수 있다.
한편 본 실시예에 있어서, 제2 영역(2A)에 위치한 절연부(155)는 제1 영역(1A)의 가장자리를 따라 형성된 제1 개구부(155a)를 가질 수 있다. 즉, 제1 개구부(155a)는 제1 영역(1A)에 인접한 가장자리를 따라 제2 영역(2A)에 위치할 수 있다. 제1 개구부(155a)는 제1 영역(1A)을 따라 폐루프로 형성될 수도 있고, 다른 실시예로 개방형으로 형성될 수도 있다.
제1 개구부(155a)는 도 5에 도시된 것과 같이 제1 절연막(110)의 적어도 일부를 노출시킬 수 있다. 즉 본 실시예에 있어서, 절연부(155)는 제2 절연막(130) 및 제3 절연막(150)를 포함하며, 제1 개구부(155a)는 제2 절연막(130) 및 제3 절연막(150)을 관통하도록 구비될 수 있다.
한편 절연부(155) 상에는 제1 금속층(152)이 위치할 수 있다. 제1 금속층(152)은 제2 영역(2A)에 위치한 절연부(155) 상에 배치될 수 있으며, 도 5에 도시된 것과 같이 제3 절연막(150) 상에 배치될 수 있다. 이러한 제1 금속층(152)은 제1 영역(1A)에 위치한 박막트랜지스터(TFT)의 소스 전극 또는 드레인 전극과 동일한 물질을 포함할 수 있다. 박막트랜지스터의 소스 전극(160a) 및 드레인 전극(160b)은 층간절연막에 대응하는 제3 절연막(150) 상에 위치할 수 있고, 따라서 제1 금속층(152)도 제3 절연막(150) 상에 위치할 수 있다.
제1 금속층(152)은 제2 개구부(152a)를 가질 수 있다. 제2 개구부(152a)는 제1 개구부(155a)에 대응되도록 구비될 수 있다. 도 5에서는, 제1 개구부(155a)와 제2 개구부(152a)가 동일한 내측면을 갖는 것으로 도시되어 있으나, 다른 실시예로 제1 개구부(155a)의 내측면과 제2 개구부(152a)의 내측면은 일치하지 않을 수도 있다. 이러한 제1 개구부(155a)와 제2 개구부(152a)는 디스플레이부(DU) 외곽 영역에 위치한 홈부(400a)로 이해될 수 있다. 이러한 홈부(400a) 내에는 유기물질층(430)이 매립될 수 있다.
이러한 유기물질층(430)은 상술한 것과 같이 제1 금속층(152)의 상면 보다 높게 형성될 수 있으나, 절연부(155) 및/또는 제1 금속층(152)의 두께에 따라, 하프-톤(half-tone) 또는 풀-톤(full-tone) 마스크를 이용하여 유기물질층(430)의 높이를 조절할 수 있다.
한편 홈부(400a)의 상부에는 제1 댐부(410)가 배치될 수 있다. 즉, 제1 개구부(155a) 및 제2 개구부(152a)는 기판(100)과 제1 댐부(410) 사이에 위치할 수 있다. 본 실시예에서는 제1 댐부(410)가 제1-1 층(412) 및 제1-2 층(414)을 포함하는 것으로 도시되어 있으나, 경우에 따라 다른 층이 더 포함될 수 있다. 제1-1 층(412)은 제1 영역(1A)에 위치한 화소정의막(180)과 동일 물질을 포함할 수 있다. 이 경우 제1-2 층(414)은 화소정의막(180)과 동일 물질을 포함할 수도 있고, 별도의 공정으로 형성된 유기물질층(430)일 수도 있고, 무기층일 수도 있다. 다른 실시예로, 제1-1 층(412)은 비아층(170)과 동일 물질을 포함할 수도 있으며, 이 경우 제1-2 층(414)은 화소정의막(180)과 동일 물질을 포함할 수 있다. 또한 이 경우에는 도 5에 도시된 것과는 달리, 제2 금속층(212)이 제1-1 층(412)과 제1-2 층(414) 사이에 위치하도록 할 수 있다.
제1 댐부(410)와 홈부(400a) 사이에는 제2 금속층(212)이 개재될 수 있다. 제2 금속층(212)은 제1 영역(1A)의 일부 및 제2 영역(2A)의 일부에 걸쳐 배치될 수 있다. 이러한 제2 금속층(212)은 디스플레이부(DU)의 화소 전극(210)과 동일 물질을 포함할 수 있다.
제1 댐부(410)의 외곽에는 제2 댐부(420)가 위치할 수 있다. 제2 댐부(420)는 제1 댐부(410)와 소정의 간격을 두고 위치할 수 있으며, 제1 댐부(410)를 둘러싸도록 배치될 수 있다. 또한 본 실시예에 있어서 제2 댐부(420)의 높이는 제1 댐부(410)의 높이보다 높을 수 있다. 이러한 제1 댐부(410) 및 제2 댐부(420)는 봉지부(300) 형성 시, 유기막(320)의 오버 플로우(over flow)를 방지하기 위해 구비될 수 있다. 도 5에서는 봉지부(300)의 유기막(320)이 화소정의막(180)의 끝 단부 영역까지 구비된 것으로 도시되어 있으나, 다른 실시예로 유기막(320)은 제1 댐부(410)까지 연장되어 배치될 수 있다. 즉, 유기막(320)은 제1 댐부(410)에 의해 기판(100)의 가장자리까지 오버 플로우되지 않을 수 있으며, 일부 제1 댐부(410)를 넘어간 유기막(320)은 제2 댐부(420)에 의해 오버 플로우가 방지될 수 있다.
제2 댐부(420)는 제2-1 층(422), 제2-2 층(424), 제2-3 층(426)을 포함할 수 있다. 도 5에서는 상기와 같이 제2 댐부(420)가 제2-1 층(422), 제2-2 층(424), 제2-3 층(426)을 포함하는 것으로 도시되어 있으나, 다른 층을 더 포함할 수도 있고, 제2-1 층(422), 제2-2 층(424)만을 포함할 수도 있다. 제2-1 층(422)은 제1 영역(1A)에 위치한 비아층(170)과 동일 물질을 포함할 수 있다. 제2-2 층(424)은 화소정의막(180)과 동일 물질을 포함할 수 있다. 제2-3 층(426)은 제2-2 층(424)과 마찬가지로, 화소정의막(180)과 동일 물질을 포함할 수도 있고, 별도의 공정으로 형성된 유기물질층(430)일 수도 있고, 무기층일 수도 있다.
이러한 제2 댐부(420)의 제2-1 층(422)과 제2-2 층(424) 사이에는 제2 금속층(212)이 연장되어 개재될 수 있다. 도 5에서는 제2 금속층(212)의 끝 단이 제2-1 층(422)과 제2-2 층(424) 사이에 개재된 것으로 도시되어 있으나, 본 발명이 반드시 이에 한정되는 것은 아니다.
한편 도 6을 참조하면, 홈부(400a) 내에는 유기물질층(430)이 매립될 수 있다. 즉, 제1 개구부(155a)와 제2 개구부(152a)는 유기물질층(430)에 의해 매립될 수 있다. 본 실시예에 있어서, 유기물질층(430)의 상면은 제1 금속층(152)의 상면보다 높을 수 있다. 또한 본 실시예에 있어서, 유기물질층(430)의 하면은 제1 절연막(110) 적어도 일부와 직접적으로 접촉될 수 있으며, 제1 개구부(155a)의 내측면에 직접 접촉할 수 있다. 또한 본 실시예에서는 도 5 또는 도 6에 도시된 것과 같이, 유기물질층(430)이 제2 개구부(152a) 내에만 위치하는 것으로 도시되어 있으나, 경우에 따라 유기물질층(430)은 제2 개구부(152a)의 주변부까지 연장될 수 있으며, 즉, 일부가 제1 금속층(152) 상에 위치하게 될 수도 있다.
본 실시예에 있어서, 제1 개구부(155a)는 제1 폭(w1)을 갖고, 제2 개구부(152a)는 제2 폭(w2)을 가지며, 제1 댐부(410)는 제3 폭(w3)으로 형성될 수 있다. 도 5 및 도 6에서는, 제1 개구부(155a), 제2 개구부(152a)의 내측면 및 제1 댐부(410)의 측면이 기판으로부터 직각이 아닌 소정의 각도로 기울어진 상태를 도시하고 있다. 즉, 제1 개구부(155a)를 포함하는 절연부(155), 제2 개구부(152a)를 포함하는 제1 금속층(152), 제1 댐부(410)의 측면들이 사다리꼴 형상을 갖도록 도시되어 있다. 따라서 도 3에서는 제1 개구부(155a), 제2 개구부(152a) 및 제1 댐부(410)의 하부를 기준으로 한 폭을 도시하고 있으나, 상기 "폭"이라 함은 각각의 부재들의 상부 및 하부에 국한되지 않는 "폭"으로 이해될 수 있다. 예컨대, 제1 폭(w1)은 제1 개구부(155a)의 하부의 폭일 수도 있고, 상부의 폭일 수도 있으며, 중앙부의 폭일 수도 있다.
이 경우 제1 개구부(155a)의 제1 폭(w1)은 제1 댐부(410)의 제3 폭(w3)보다 좁을 수 있다. 또한 제2 개구부(152a)의 제2 폭(w2)은 제1 댐부(410)의 제3 폭(w3)보다 좁을 수 있다. 만약 제1 개구부(155a)의 제1 폭(w1) 및 제2 개구부(152a)의 제2 폭(w2)이 제1 댐부(410)의 제3 폭(w3)보다 넓게 형성되는 경우, 제1 댐부(410)의 높이가 종래에 비해 낮아질 수 있다. 이 경우 전술한 것과 같이 제1 댐부(410)의 기능인 유기막의 오버 플로우 방지가 용이하지 않는바, 제1 댐부(410)의 높이를 유지할 수 있도록 제1 개구부(155a)의 제1 폭(w1) 및 제2 개구부(152a)의 제2 폭(w2)을 제1 댐부(410)의 제3 폭(w3)보다 좁게 형성할 수 있다.
이때 제1 댐부(410)는 유기물질층(430)을 덮도록 배치될 수 있다. 상술한 것과 같이, 제1 개구부(155a)의 제1 폭(w1) 및 제2 개구부(152a)의 제2 폭(w2)을 제1 댐부(410)의 제3 폭(w3)보다 좁게 형성됨에 따라, 홈부(400a) 내에 매립되는 유기물질층(430)은 제1 댐부(410)에 의해 완전히 덮도록 구비될 수 있다.
이와 같이 본 발명의 일 실시예에 관한 디스플레이 장치(2)에서는, 제1 댐부(410) 하부에 제1 개구부(155a) 및 제2 개구부(152a)를 포함하는 홈부(400a)를 구비하고, 이러한 홈부(400a)에 유기물질층(430)이 매립된 크랙 방지 댐을 구비할 수 있다. 이러한 크랙 방지 댐에 의해 기판의 가장자리부터 전파된 외부 충격이 차단되어, 외부 충격에 의한 크랙이 디스플레이부(DU)로 전파되는 것을 효과적으로 방지할 수 있다.
도 7은 본 발명의 또 다른 일 실시예에 관한 디스플레이 장치(3)를 개략적으로 도시하는 평면도이다.
도 7을 참조하면, 본 발명의 또 다른 일 실시예에 관한 디스플레이 장치(3)는 제1 영역(1A)에 위치한 디스플레이부(DU)의 외곽에 위치한 홈부(400a)를 구비한다. 본 실시예에서는 홈부(400a)의 단면의 형상은 전술한 도 2에 따른 디스플레이 장치(1) 또는 도 5에 따른 디스플레이 장치(2)와 동일하나, 평면도에서의 배치에서 차이가 있다.
도 7을 참조하면, 본 실시예에 따른 디스플레이 장치(3)에 있어서, 기판(100)은 직사각형 형상으로 구비되며, 따라서 기판(100)의 중앙부에 위치하는 디스플레이부(DU) 역시 직사각형 형상을 가질 수 있다. 따라서 제2 영역(2A)은 디스플레이부(DU)의 4면을 둘러싸도록 위치할 수 있다.
도 7에서는 도시되어 있지 않으나, 전술한 것과 같이 도 1을 참조하면, 이러한 디스플레이부(DU)의 외곽인 제2 영역(2A)에는 제1 댐부(410)와 제2 댐부(420)가 배치될 수 있고, 홈부(400a)가 제1 댐부(410)의 하부, 즉 제1 댐부(410)와 기판(100) 사이에 위치할 수 있다.
전술한 실시예들에 있어서, 홈부(400a)는 디스플레이부(DU) 외곽의 제2 영역(2A)이 위치하며, 디스플레이부(DU)를 폐루프 형으로 둘러싸도록 배치되는 것에 반해, 본 실시예에서 홈부(400a)는 디스플레이부(DU)의 일부를 둘러싸도록 배치될 수 있다. 즉, 전술한 실시예들이 디스플레이부(DU)의 4면을 모두 둘러싸는 것에 반해, 본 실시예에서는 디스플레이부(DU)의 3면 만을 둘러쌀 수 있다. 이때 홈부(400a)가 위치하지 않는 영역에는 팬아웃부(500)가 배치될 수 있다. 이러한 구조를 통해 팬아웃부(500)와의 중첩을 회피할 수 있다.
도 8은 본 발명의 또 다른 일 실시예에 관한 디스플레이 장치(4)를 개략적으로 도시하는 평면도이다.
도 8을 참조하면, 본 발명의 또 다른 일 실시예에 관한 디스플레이 장치(4)는 제1 영역(1A)에 위치한 디스플레이부(DU)의 외곽에 위치한 홈부(400a)를 구비한다. 본 실시예에서는 홈부(400a)의 단면의 형상은 전술한 도 2에 따른 디스플레이 장치(1) 또는 도 5에 따른 디스플레이 장치(2)와 동일하나, 평면도에서의 배치에서 차이가 있다.
도 8을 참조하면, 본 실시예에 따른 디스플레이 장치(4)에 있어서, 기판(100)은 직사각형 형상으로 구비되며, 따라서 기판(100)의 중앙부에 위치하는 디스플레이부(DU) 역시 직사각형 형상을 가질 수 있다. 따라서 제2 영역(2A)은 디스플레이부(DU)의 4면을 둘러싸도록 위치할 수 있다.
도 8에서는 도시되어 있지 않으나, 전술한 것과 같이 도 1을 참조하면, 이러한 디스플레이부(DU)의 외곽인 제2 영역(2A)에는 제1 댐부(410)와 제2 댐부(420)가 배치될 수 있고, 홈부(400a)가 제1 댐부(410)의 하부, 즉 제1 댐부(410)와 기판(100) 사이에 위치할 수 있다.
전술한 실시예들에 있어서, 홈부(400a)는 디스플레이부(DU) 외곽의 제2 영역(2A)이 위치하며, 디스플레이부(DU)를 폐루프 형으로 둘러싸도록 배치되는 것에 반해, 본 실시예에서 홈부(400a)는 디스플레이부(DU)의 일부를 둘러싸도록 배치될 수 있다. 즉, 전술한 실시예들이 디스플레이부(DU)의 4면을 모두 둘러싸는 것에 반해, 본 실시예에서는 디스플레이부(DU)의 3면 만을 둘러쌀 수 있다. 이때 홈부(400a)가 위치하지 않는 영역에는 팬아웃부(500)가 배치될 수 있다. 이러한 구조를 통해 팬아웃부(500)와의 중첩을 회피할 수 있다.
이러한 홈부(400a)는 디스플레이부(DU)의 일주를 둘러싸도록 배치되되, 불연속적으로 배치될 수 있다. 불연속적으로 배치된 홈부(400a)의 사이 영역에는, 도시되어 있지는 않으나 배선이 연결될 수 있다. 배선은 박막트랜지스터(TFT)의 소스 전극(160a) 또는 드레인 전극(160b)과 동일 물질을 포함할 수 있으며, 예컨대 ELVSS와 같은 배선일 수 있다. 이를 통해 전류의 드롭을 방지할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
1, 2, 3, 4: 디스플레이 장치
100: 기판
110: 제1 절연막
130: 제2 절연막
150: 제3 절연층
152: 제1 금속층
152a: 제2 개구부
155: 절연부
155a: 제1 개구부
200: 디스플레이소자
212: 제2 금속층
300: 봉지부
400a: 홈부
410: 제1 댐부
420: 제2 댐부
430: 유기물질층
500: 팬아웃부

Claims (19)

  1. 제1 영역 및 상기 제1 영역 외곽의 제2 영역을 갖는, 기판;
    상기 제1 영역에 배치되며 디스플레이소자를 포함하는, 디스플레이부;
    상기 디스플레이부 외곽의 적어도 일부를 둘러싸도록 상기 제2 영역에 배치되는, 제1 댐부;
    상기 기판과 상기 제1 댐부 사이에 개재되도록 상기 제1 영역 및 상기 제2 영역에 걸쳐 배치되며, 상기 디스플레이부 외곽의 적어도 일부를 둘러싸도록 상기 제2 영역에 위치한 제1 개구부를 갖는, 절연부; 및
    금속 물질을 포함하고, 상기 제1 개구부와 대응되는 위치에 제2 개구부를 갖는, 제1 금속층;
    을 구비하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1 개구부는 상기 기판과 상기 제1 댐부 사이에 위치하는, 디스플레이 장치.
  3. 제1항에 있어서,
    상기 제1 개구부는 유기물질층에 의해 매립되는, 디스플레이 장치.
  4. 제3항에 있어서,
    상기 유기물질층의 상면은 상기 제1 금속층의 상면과 동일하거나 낮은, 디스플레이 장치.
  5. 제3항에 있어서,
    상기 유기물질층의 상면은 상기 제1 금속층의 상면보다 높은, 디스플레이 장치.
  6. 제3항에 있어서,
    상기 유기물질층은 상기 제1 개구부 및 제2 개구부 내에만 위치하는, 디스플레이 장치.
  7. 제3항에 있어서,
    상기 유기물질층은 상기 제1 개구부의 내측면에 직접 접촉하는, 디스플레이 장치.
  8. 제3항에 있어서,
    상기 디스플레이부는 제1 영역 및 제2 영역에 걸쳐 배치되는 제2 금속층을 더 포함하고, 상기 제2 금속층은 상기 유기물질층과 상기 제1 댐부 사이에 개재되는, 디스플레이 장치.
  9. 제8항에 있어서,
    상기 디스플레이부는 상기 디스플레이소자에 전원을 공급하는 박막트랜지스터 및 상기 디스플레이소자에 대응하는 화소 전극을 포함하며, 상기 제2 금속층은 상기 화소 전극과 동일 물질을 포함하는, 디스플레이 장치.
  10. 제9항에 있어서,
    상기 박막트랜지스터는 반도체층, 게이트 전극 및 소스 전극 또는 드레인 전극을 포함하며, 상기 제1 금속층은 상기 소스 전극 또는 상기 드레인 전극과 동일 물질을 포함하는, 디스플레이 장치.
  11. 제8항에 있어서,
    상기 제1 댐부의 외곽을 둘러싸도록 상기 제2 영역에 배치되는 제2 댐부를 더 포함하는, 디스플레이 장치.
  12. 제11항에 있어서,
    상기 제2 댐부의 높이는 상기 제1 댐부의 높이보다 높은, 디스플레이 장치.
  13. 제11항에 있어서,
    상기 제2 금속층은 상기 제2 댐부까지 연장되어 배치되는, 디스플레이 장치.
  14. 제1항에 있어서,
    상기 제1 개구부는 상기 기판의 적어도 일부를 노출시키는, 디스플레이 장치.
  15. 제1항에 있어서,
    상기 절연부는 하나 이상의 무기절연막을 포함하는, 디스플레이 장치.
  16. 제1항에 있어서,
    상기 제1 개구부는 상기 디스플레이부의 외곽에 불연속적으로 위치하는, 디스플레이 장치.
  17. 제1항에 있어서,
    상기 제1 개구부의 폭은 상기 제1 댐부의 폭보다 좁은, 디스플레이 장치.
  18. 제1항에 있어서,
    상기 제2 개구부의 폭은 상기 제1 댐부의 폭보다 좁은, 디스플레이 장치.
  19. 제1항에 있어서,
    상기 제1 댐부는 상기 제1 개구부 및 상기 제2 개구부를 포함하는 홈부 내에 매립되는 유기물질층을 덮도록 배치되는, 디스플레이 장치.
KR1020160165168A 2016-12-06 2016-12-06 디스플레이 장치 Active KR102671370B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160165168A KR102671370B1 (ko) 2016-12-06 2016-12-06 디스플레이 장치
US15/688,584 US10622585B2 (en) 2016-12-06 2017-08-28 Display apparatus
CN201711273803.4A CN108155216B (zh) 2016-12-06 2017-12-06 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160165168A KR102671370B1 (ko) 2016-12-06 2016-12-06 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20180065068A KR20180065068A (ko) 2018-06-18
KR102671370B1 true KR102671370B1 (ko) 2024-06-04

Family

ID=62240659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160165168A Active KR102671370B1 (ko) 2016-12-06 2016-12-06 디스플레이 장치

Country Status (3)

Country Link
US (1) US10622585B2 (ko)
KR (1) KR102671370B1 (ko)
CN (1) CN108155216B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106775173B (zh) * 2017-02-07 2019-12-20 上海天马微电子有限公司 一种触控显示面板和触控显示装置
CN111512701B (zh) * 2017-12-26 2023-07-21 堺显示器制品株式会社 有机el设备及其制造方法
JP2019134009A (ja) * 2018-01-30 2019-08-08 シャープ株式会社 アクティブマトリクス基板、及びそれを備えたｘ線撮像パネル
CN108364987B (zh) * 2018-02-24 2021-01-26 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
WO2019186884A1 (ja) * 2018-03-29 2019-10-03 シャープ株式会社 表示装置
KR102724703B1 (ko) * 2018-10-23 2024-11-01 삼성디스플레이 주식회사 디스플레이 장치 및 디스플레이 장치를 제조하기 위한 마스크
KR102688182B1 (ko) * 2018-11-09 2024-07-24 엘지디스플레이 주식회사 표시 장치
KR102761222B1 (ko) * 2018-11-26 2025-02-04 삼성디스플레이 주식회사 표시 장치
CN109546006B (zh) * 2018-12-17 2020-09-08 武汉华星光电半导体显示技术有限公司 柔性oled显示面板及其制作方法
KR102713769B1 (ko) * 2018-12-18 2024-10-04 엘지디스플레이 주식회사 전계 발광 표시 장치
KR102669515B1 (ko) * 2018-12-27 2024-05-28 삼성디스플레이 주식회사 디스플레이 장치
CN109742103B (zh) * 2019-01-02 2021-05-11 京东方科技集团股份有限公司 一种显示面板及显示装置
US11271185B2 (en) * 2019-02-27 2022-03-08 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display structure having a dam and gap
CN110335964B (zh) * 2019-06-26 2020-11-10 武汉华星光电半导体显示技术有限公司 一种显示面板
KR102826985B1 (ko) 2019-07-02 2025-06-30 삼성디스플레이 주식회사 터치 감지 유닛과 그를 포함하는 표시 장치
US11882734B2 (en) * 2019-11-22 2024-01-23 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and manufacturing method thereof, and display device
CN110993821B (zh) * 2019-12-10 2022-04-05 武汉华星光电半导体显示技术有限公司 一种oled显示面板
KR20210127276A (ko) * 2020-04-13 2021-10-22 삼성디스플레이 주식회사 표시 장치
CN111490181A (zh) * 2020-04-24 2020-08-04 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
KR20220169239A (ko) 2021-06-18 2022-12-27 엘지디스플레이 주식회사 전계 발광 표시 장치
CN114361371A (zh) * 2022-01-12 2022-04-15 京东方科技集团股份有限公司 一种显示基板、显示面板
CN119213892A (zh) * 2023-04-26 2024-12-27 京东方科技集团股份有限公司 显示基板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030164674A1 (en) * 2002-01-15 2003-09-04 Seiko Epson Corporation Sealing structure with barrier membrane for electronic element, display device, electronic apparatus, and fabrication method for electronic element

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4678124B2 (ja) * 2003-11-10 2011-04-27 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法及び電子機器
JP2010272270A (ja) 2009-05-20 2010-12-02 Hitachi Displays Ltd 有機ｅｌ表示装置
KR101113524B1 (ko) 2010-07-27 2012-02-29 삼성모바일디스플레이주식회사 터치스크린패널장치
KR101997210B1 (ko) 2012-11-02 2019-07-09 삼성디스플레이 주식회사 윈도우를 구비하는 표시 장치
KR102116105B1 (ko) 2013-07-31 2020-05-28 삼성디스플레이 주식회사 가요성 표시 장치
KR20160000980A (ko) 2014-06-25 2016-01-06 삼성디스플레이 주식회사 디스플레이 장치
KR102250048B1 (ko) 2014-09-16 2021-05-11 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20160054125A (ko) 2014-11-05 2016-05-16 삼성디스플레이 주식회사 표시 패널 및 그에 포함되는 박막트랜지스터 어레이 기판
KR102417453B1 (ko) 2014-11-27 2022-07-07 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
KR102404393B1 (ko) 2014-12-26 2022-06-03 엘지디스플레이 주식회사 플렉서블 유기발광 다이오드 표시장치
KR102391361B1 (ko) 2015-01-14 2022-04-27 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102420461B1 (ko) 2015-02-06 2022-07-14 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
KR102396296B1 (ko) * 2015-03-06 2022-05-11 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102404577B1 (ko) * 2015-03-27 2022-06-03 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102388711B1 (ko) * 2015-04-27 2022-04-20 삼성디스플레이 주식회사 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030164674A1 (en) * 2002-01-15 2003-09-04 Seiko Epson Corporation Sealing structure with barrier membrane for electronic element, display device, electronic apparatus, and fabrication method for electronic element

Also Published As

Publication number Publication date
US10622585B2 (en) 2020-04-14
KR20180065068A (ko) 2018-06-18
US20180159074A1 (en) 2018-06-07
CN108155216B (zh) 2023-08-01
CN108155216A (zh) 2018-06-12

Similar Documents

Publication Publication Date Title
KR102671370B1 (ko) 디스플레이 장치
KR102552267B1 (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR102641816B1 (ko) 디스플레이 장치
KR102572722B1 (ko) 디스플레이 장치
US9123676B2 (en) Organic light-emitting display apparatus having shock absorption and sealing members
KR102151752B1 (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR102671367B1 (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR102269133B1 (ko) 플렉서블 디스플레이 장치 및 그 제조방법
KR20180064601A (ko) 디스플레이 장치
KR102213223B1 (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR102114316B1 (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR102486876B1 (ko) 유기발광 디스플레이 장치 및 그 제조방법
US9735213B2 (en) Organic light-emitting display apparatus and manufacturing method thereof
KR20160130049A (ko) 플렉서블 디스플레이 장치 및 그 제조방법
KR20170017057A (ko) 플렉서블 디스플레이 장치 및 그 제조방법
KR20170084413A (ko) 디스플레이 장치
KR102481386B1 (ko) 유기발광 디스플레이 장치
KR102281331B1 (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR102322018B1 (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR20150137214A (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR20150125152A (ko) 유기발광 디스플레이 장치 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20161206

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20211117

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20161206

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230810

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240229

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240528

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240529

End annual number: 3

Start annual number: 1

PG1601 Publication of registration