[go: up one dir, main page]

KR102668700B1 - Method of forming fine patterns of semiconductor device - Google Patents

Method of forming fine patterns of semiconductor device Download PDF

Info

Publication number
KR102668700B1
KR102668700B1 KR1020210050844A KR20210050844A KR102668700B1 KR 102668700 B1 KR102668700 B1 KR 102668700B1 KR 1020210050844 A KR1020210050844 A KR 1020210050844A KR 20210050844 A KR20210050844 A KR 20210050844A KR 102668700 B1 KR102668700 B1 KR 102668700B1
Authority
KR
South Korea
Prior art keywords
forming
film
spacer
photoresist pattern
weight
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020210050844A
Other languages
Korean (ko)
Other versions
KR20220144490A (en
Inventor
이성재
윤태일
Original Assignee
엠에이치디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠에이치디 주식회사 filed Critical 엠에이치디 주식회사
Priority to KR1020210050844A priority Critical patent/KR102668700B1/en
Publication of KR20220144490A publication Critical patent/KR20220144490A/en
Application granted granted Critical
Publication of KR102668700B1 publication Critical patent/KR102668700B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 기술은 포토리소그래피 장비의 이미지 분해능 한계를 극복하고, 공정 단순화가 가능한 반도체 장치의 미세 패턴 형성방법을 제공하기 위한 것으로, 기판 상에 피식각막을 형성하는 단계; 상기 피식각막 상에 포토레지스트 패턴을 형성하는 단계; 상기 피식각막 및 상기 포토레지스트 패턴을 포함하는 구조물 표면을 따라 스핀 코팅으로 실리콘 함유막을 형성하되, 상기 실리콘 함유막은 실리콘 폴리머 및 상기 포토레지스트 패턴과 인터믹싱을 방지하는 용매가 혼합된 성막 조성물을 이용하여 형성하는 단계; 상기 실리콘 함유막을 선택적으로 식각하여 상기 포토레지스트 패턴의 양측벽에 스페이서를 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 및 상기 스페이서를 식각장벽으로 상기 피식각막을 식각하는 단계를 포함하는 반도체 장치의 미세 패턴 형성방법이 제공된다. This technology is intended to overcome limitations in image resolution of photolithography equipment and provide a method for forming fine patterns in semiconductor devices that can simplify the process, comprising the steps of forming a cornea to be etched on a substrate; forming a photoresist pattern on the cornea; A silicon-containing film is formed by spin coating along the surface of the structure including the etched cornea and the photoresist pattern, wherein the silicon-containing film is formed using a film-forming composition mixed with a silicone polymer and a solvent that prevents intermixing with the photoresist pattern. forming step; forming spacers on both sides of the photoresist pattern by selectively etching the silicon-containing film; removing the photoresist pattern; and etching the target layer using the spacer as an etch barrier.

Description

반도체 장치의 미세 패턴 형성방법{METHOD OF FORMING FINE PATTERNS OF SEMICONDUCTOR DEVICE}Method of forming fine patterns in semiconductor devices {METHOD OF FORMING FINE PATTERNS OF SEMICONDUCTOR DEVICE}

본 기술은 반도체 장치 제조방법에 관한 것으로, 보다 상세하게는 반도체 장치의 미세 패턴 형성방법에 관한 것이다. This technology relates to a method of manufacturing a semiconductor device, and more specifically, to a method of forming a fine pattern of a semiconductor device.

전자 제품의 경박단소화에 따라 전자 제품에 내장되는 반도체 장치도 사이즈가 작아지고 있으며, 반도체 장치의 집적도를 높일 것이 요구되고 있다. 이러한 요구에 부응하기 위해 수 내지 수십 나노미터 크기의 선폭(Critical Dimension, CD)을 갖는 미세 패턴으로 반도체 장치를 구현하기 위한 다양한 새로운 기술들이 시도되고 있다.As electronic products become lighter, thinner, and smaller, the size of semiconductor devices built into electronic products is decreasing, and there is a demand to increase the degree of integration of semiconductor devices. To meet these demands, various new technologies are being attempted to implement semiconductor devices with micropatterns with a line width (critical dimension, CD) of several to tens of nanometers in size.

반도체 장치의 미세 패턴을 포토리소그래피(photolithography) 기술에 의존하여 형성할 때, 포토리소그래피 장비의 이미지 분해능 한계로 인해 보다 미세한 크기의 패턴을 구현하는 데 제약이 있다. 포토리소그래피 장비의 이미지 분해능 한계을 극복하여 보다 작은 선폭을 갖는 미세 패턴들을 구현하기 위해 더블 패터닝 기술(Double Patterning Technology), 스페이서 패터닝 기술(Spacer Patterning Technology)과 같은 차세대 패터닝 기술들이 시도되고 있다. 아울러, 더블 패터닝 기술, 스페이서 패터닝 기술 등의 다양한 차세대 패터닝 기술을 결합하여 보다 다양한 미세 패턴들을 형성하는 데 적용하고자 노력하고 있다.When forming fine patterns of semiconductor devices using photolithography technology, there are limitations in realizing finer-sized patterns due to limitations in image resolution of photolithography equipment. Next-generation patterning technologies, such as double patterning technology and spacer patterning technology, are being attempted to overcome the image resolution limitations of photolithography equipment and implement fine patterns with smaller line widths. In addition, efforts are being made to combine various next-generation patterning technologies, such as double patterning technology and spacer patterning technology, to apply them to form more diverse fine patterns.

본 기술의 실시예는 포토리소그래피 장비의 이미지 분해능 한계를 극복하고, 공정 단순화가 가능한 반도체 장치의 미세 패턴 형성방법을 제공하기 위한 것이다.Embodiments of the present technology are intended to overcome limitations in image resolution of photolithography equipment and provide a method of forming fine patterns in semiconductor devices that can simplify processes.

본 기술의 실시예에 따른 반도체 장치의 미세 패턴 형성방법은 기판 상에 피식각막을 형성하는 단계; 상기 피식각막 상에 포토레지스트 패턴을 형성하는 단계; 상기 피식각막 및 상기 포토레지스트 패턴을 포함하는 구조물 표면을 따라 스핀 코팅으로 스페이서막을 형성하되, 상기 스페이서막은 실리콘 폴리머 및 상기 포토레지스트 패턴과 인터믹싱을 방지하는 용매가 혼합된 성막 조성물을 이용하여 형성하는 단계; 상기 스페이서막을 선택적으로 식각하여 상기 포토레지스트 패턴의 측벽에 스페이서를 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 및 상기 스페이서를 식각장벽으로 상기 피식각막을 식각하는 단계를 포함할 수 있다. A method of forming a fine pattern of a semiconductor device according to an embodiment of the present technology includes forming a cornea to be etched on a substrate; forming a photoresist pattern on the cornea; A spacer film is formed by spin coating along the surface of the structure including the etched cornea and the photoresist pattern, wherein the spacer film is formed using a film-forming composition mixed with a silicone polymer and a solvent that prevents intermixing with the photoresist pattern. step; forming spacers on sidewalls of the photoresist pattern by selectively etching the spacer film; removing the photoresist pattern; and etching the cornea to be etched using the spacer as an etch barrier.

또한, 본 기술의 실시예에 따른 반도체 장치의 미세 패턴 형성방법은 상기 스페이서막을 형성하는 단계 이전에, 상기 포토레지스트 패턴의 표면에 대한 표면처리를 진행하는 단계를 더 포함할 수 있고, 상기 표면처리는 아미노실란(Aminosilane) 계열의 물질을 사용하여 진행하할 수 있다. In addition, the method of forming a fine pattern of a semiconductor device according to an embodiment of the present technology may further include performing surface treatment on the surface of the photoresist pattern before forming the spacer film, and the surface treatment Can be carried out using aminosilane-based materials.

또한, 본 기술의 실시예에 따른 반도체 장치의 미세 패턴 형성방법은 상기 스페이서를 형성하는 단계 이전에, 상기 스페이서막 내 상기 인터믹싱을 방지하는 용매를 제거하여 상기 스페이서막을 경화시키는 베이크를 진행하는 단계를 더 포함할 수 있고, 상기 베이크는 100℃ 내지 300℃ 범위의 온도에서 진행할 수 있으며, 상기 베이크를 진행하는 단계에서 상기 포토레지스트 패턴과 상기 스페이서막 사이에 물리적 및 화학적 반응이 발생하지 않는다. In addition, the method of forming a fine pattern in a semiconductor device according to an embodiment of the present technology includes, prior to forming the spacer, performing a bake process to cure the spacer film by removing a solvent that prevents the intermixing in the spacer film. It may further include, and the baking may be performed at a temperature ranging from 100°C to 300°C, and no physical or chemical reaction occurs between the photoresist pattern and the spacer film during the baking step.

상술한 과제의 해결 수단을 바탕으로 하는 본 기술은 스핀 코팅 방식으로 스페이서막(예컨대, 실리콘 함유막)을 형성함으로써, 포토레지스트 패턴 및 피식각막을 포함하는 구조물 표면을 따라 균일한 두께를 갖는 실리콘 함유막을 형성할 수 있다. 또한, 포토레지스트 패턴 형성공정과 스페이서막 형성공정이 동일한 트랙 장비 안에서 진행되므로 UPH 증가 및 트랙(또는 챔버)간 웨이퍼 이동에 따른 패턴 손상 및 손실을 방지할 수 있다. 또한, 스페이서막 및 스페이서의 두께 균일도를 확보할 수 있다.This technology, based on the means of solving the above-mentioned problems, forms a spacer film (e.g., a silicon-containing film) using a spin coating method, thereby forming a silicon-containing film with a uniform thickness along the surface of the structure including the photoresist pattern and the etched cornea. A film can be formed. In addition, since the photoresist pattern formation process and the spacer film formation process are carried out in the same track equipment, pattern damage and loss due to increased UPH and wafer movement between tracks (or chambers) can be prevented. Additionally, thickness uniformity of the spacer film and spacer can be secured.

이를 통해, 스페이서의 프로파일을 개선할 수 있고, 개선된 프로파일을 갖는 스페이서를 통해 더블 스페이서 패터닝 기술을 활용한 미세 패턴 형성공정을 품질을 향상시키고, 공정을 단순화시킬 수 있다. Through this, the profile of the spacer can be improved, and the quality of the fine pattern formation process using double spacer patterning technology can be improved and the process can be simplified through the spacer with the improved profile.

도 1 내지 도 7은 본 기술의 실시예에 따른 미세 패턴 형성방법을 간략히 도시한 단면도이다.
도 8 내지 도 11은 본 기술의 실시예에 따른 미세 패턴 형성방법을 간략히 도시한 단면도이다.1 to 7 are cross-sectional views briefly showing a fine pattern forming method according to an embodiment of the present technology.
8 to 11 are cross-sectional views briefly showing a fine pattern forming method according to an embodiment of the present technology.

이하, 첨부도면을 참조하여 본 발명 개념의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명 개념의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명 개념의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명 개념의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명 개념을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명 개념은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되어지지 않는다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the embodiments of the present invention concept may be modified into various other forms, and the scope of the present invention concept should not be construed as being limited to the embodiments described in detail below. It is preferable that the embodiments of the present invention be interpreted as being provided in order to more completely explain the present invention to a person with average knowledge in the art. Identical symbols refer to identical elements throughout. Furthermore, various elements and areas in the drawings are schematically drawn. Accordingly, the inventive concept is not limited by the relative sizes or spacing depicted in the accompanying drawings.

제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는 데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지 않는다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명 개념의 권리 범위를 벗어나지 않으면서 제 1 구성 요소는 제 2 구성 요소로 명명될 수 있고, 반대로 제 2 구성 요소는 제 1 구성 요소로 명명될 수 있다.Terms such as first, second, etc. may be used to describe various components, but the components are not limited by the terms. The above terms are used only for the purpose of distinguishing one component from another. For example, a first component may be named a second component, and conversely, a second component may be named a first component without departing from the scope of the present invention concept.

본 기술에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로서, 본 발명 개념을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 기술에서, "포함한다" 또는 "갖는다" 등의 표현은 명세서에 기재된 특징, 개수, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 개수, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in the present description are merely used to describe specific embodiments and are not intended to limit the inventive concept. Singular expressions include plural expressions unless the context clearly dictates otherwise. In the present technology, expressions such as “comprises” or “has” are intended to indicate the presence of features, numbers, steps, operations, components, parts, or combinations thereof described in the specification, but are not intended to indicate the presence of one or more other features or It should be understood that this does not preclude the presence or addition of numbers, operations, components, parts, or combinations thereof.

달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.Unless otherwise defined, all terms used herein, including technical terms and scientific terms, have the same meaning as commonly understood by those skilled in the art in the technical field to which the concept of the present invention pertains. Additionally, commonly used terms, as defined in dictionaries, should be interpreted to have meanings consistent with what they mean in the context of the relevant technology, and should not be used in an overly formal sense unless explicitly defined herein. It will be understood that this is not to be interpreted.

후술하는 본 기술의 실시예는 포토리소그래피 장비의 이미지 분해능 한계를 극복하고, 공정 단순화가 가능한 반도체 장치의 미세 패턴 형성방법을 제공하기 위한 것이다. Embodiments of the present technology described later are intended to overcome limitations in image resolution of photolithography equipment and provide a method of forming fine patterns for semiconductor devices that can simplify processes.

반도체 장치의 제조 공정에서 미세 패턴 형성방법으로 널리 사용되는 스페이서 패터닝 기술(SPT)은 포토리소그래피 공정을 이용하여 소정 피치(pitch)로 반복되는 중심 패턴(또는 희생 패턴)을 형성한 후, 중심 패턴의 양측벽에 각각 스페이서를 형성한 후, 중심 패턴을 제거한 다음 잔류하는 스페이서들을 식각장벽으로 이용하여 피식각막을 패터닝하는 방법이다.Spacer patterning technology (SPT), which is widely used as a fine pattern formation method in the semiconductor device manufacturing process, uses a photolithography process to form a central pattern (or sacrificial pattern) that is repeated at a predetermined pitch, and then This is a method of forming spacers on both walls, removing the central pattern, and then patterning the cornea to be etched using the remaining spacers as an etch barrier.

일반적으로, 스페이서 패터닝 기술에 사용되는 스페이서는 중심 패턴이 형성된 구조물 표면을 따라 스페이서막으로 초저온 산화막(ultra low temperature oxide, ULTO)을 증착한 후, 전면식각으로 스페이서막을 식각하여 스페이서를 형성하고 있다. 이 경우, 증착속도에 따른 UPH(units per hours; 시간당 생산량) 저하, 스페이서막의 두께 불균일 등이 발생할 수 있으며, 후속 스페이서를 형성하기 위한 식각공정에서 식각 조건 제어 등을 통해 이를 보완하여야 한다. Generally, the spacer used in spacer patterning technology is formed by depositing an ultra low temperature oxide (ULTO) film as a spacer film along the surface of the structure where the central pattern is formed, and then etching the spacer film through full-scale etching. In this case, a decrease in UPH (units per hour; production per hour) depending on the deposition rate and uneven thickness of the spacer film may occur, and this must be compensated for by controlling the etching conditions in the etching process to form the subsequent spacer.

후술하는 본 기술의 실시예에서는 스페이서 패터닝 기술을 이용하여 미세 패턴을 형성하되, 스핀 코팅(spin coating) 방식으로 성막이 가능한 물질로 스페이서막을 형성하여 단순화된 미세 패턴 형성방법이 제공된다. 스핀 코팅을 통해 스페이서막을 형성함으로써, 포토레지스트 패턴 형성공정과 스페이서막 형성공정이 동일한 트랙(track) 안에서 진행되므로 UPH 증가 및 트랙(또는 챔버)간 웨이퍼 이동에 따른 패턴 손상 및 손실을 방지할 수 있다. 아울러, 스핀 코팅 방식의 최대 장점인 두께 균일도를 확보할 수 있다. In an embodiment of the present technology described later, a simplified method of forming a fine pattern is provided by forming a fine pattern using a spacer patterning technology and forming a spacer film with a material that can be deposited using a spin coating method. By forming a spacer film through spin coating, the photoresist pattern formation process and the spacer film formation process are carried out in the same track, thereby preventing pattern damage and loss due to increased UPH and wafer movement between tracks (or chambers). . In addition, thickness uniformity, which is the greatest advantage of the spin coating method, can be secured.

또한, 종래에는 스페이서의 패턴 프로파일 문제로 인해 더블 스페이서 패터닝 기술 적용시 패턴 균일도에 문제가 발생하였으나, 본 기술은 스핀 코팅 방식으로 스페이서막을 형성하기 때문에 패턴 프로파일을 개선할 수 있고, 개선된 패턴 프로파일을 통해 더블 스페이서 패터닝 기술을 활용한 미세 패턴 형성공정을 획기적으로 단순화시킬 수 있다. In addition, in the past, problems with pattern uniformity occurred when applying double spacer patterning technology due to problems with the pattern profile of the spacer. However, this technology can improve the pattern profile by forming a spacer film using a spin coating method. Through this, the fine pattern formation process using double spacer patterning technology can be dramatically simplified.

도 1 내지 도 7은 본 기술의 실시예에 따른 미세 패턴 형성방법을 간략히 도시한 단면도이다. 1 to 7 are cross-sectional views briefly showing a method of forming a fine pattern according to an embodiment of the present technology.

도 1에 도시된 바와 같이, 기판(100) 상에 피식각막(110)을 형성한 후, 피식각막(110) 상에 희생막으로 작용하는 포토레지스트막(120)을 형성한다.As shown in FIG. 1, after forming the etched layer 110 on the substrate 100, a photoresist layer 120 serving as a sacrificial layer is formed on the etched layer 110.

피식각막(110)은 미세 패턴(112)으로 패터닝될 식각대상막을 지칭할 수 있다. 피식각막(110)은 다양한 물질막으로 형성할 수 있다. 예를 들어, 피식각막(110)은 반도체막, 금속막, 유기막 등을 포함할 수 있다. 여기서, 피식각막(110)은 어느 하나의 물질막으로 구성된 단층막 또는 복수의 물질막들이 적층된 다층막으로 형성할 수 있다. The cornea to be etched 110 may refer to a film to be etched to be patterned into a fine pattern 112 . The cornea 110 can be formed of various materials. For example, the cornea 110 may include a semiconductor film, a metal film, an organic film, etc. Here, the corneal layer 110 may be formed as a single-layer film composed of one material film or a multi-layer film in which a plurality of material films are stacked.

희생막으로 사용되는 포토레지스트막(120)은 포지티브 레지스트(positive resist) 또는 네거티브 레지스트(negative resist)로 형성할 수 있다. 포토레지스트막(120)은 스핀 코팅(spin coating) 방식으로 형성할 수 있다. 일례로, 포토레지스트막(120)은 포지티브 레지스트로 형성할 수 있다. The photoresist layer 120 used as a sacrificial layer can be formed of positive resist or negative resist. The photoresist film 120 may be formed using spin coating. For example, the photoresist film 120 may be formed of positive resist.

구체적으로, 포토레지스트막(120)은 KrF 엑시머 레이저(248nm)용 레지스트, ArF 엑시머 레이저(193nm)용 레지스트, 또는 F2 엑시머 레이저(157nm)용 레지스트 또는 극자외선(extreme ultraviolet, EUV, 13.5nm)용 포지티브 레지스트일 수 있다.Specifically, the photoresist film 120 is a resist for a KrF excimer laser (248 nm), a resist for an ArF excimer laser (193 nm), a resist for an F 2 excimer laser (157 nm), or an extreme ultraviolet (EUV, 13.5 nm) resist. It may be a positive resist.

여기서, 본 실시예에서는 희생막을 포토레지스트막(120)으로 형성하는 경우를 예시하였으나, 이에 한정되지 않는다. 변형예로서, 희생막은 후속 공정을 통해 형성될 스페이서막(130)과 식각선택비를 갖는 물질이라면 모두 적용이 가능하다. Here, in this embodiment, a case in which the sacrificial film is formed with the photoresist film 120 is illustrated, but the present invention is not limited thereto. As a modified example, any material that has an etch selectivity with the spacer film 130 to be formed through a subsequent process can be used as the sacrificial film.

한편, 도면에 도시하지는 않았지만, 포토레지스트막(120)을 형성하기 이전에 피식각막(110) 상에 반사방지막(anti reflection coating; ARC), 하부막(Under layer) 등을 형성할 수도 있다. 포토레지스트막(120) 하부에 형성되는 물질막 예컨대, 반사방지막, 하부막 각각은 3nm 내지 150nm 범위의 두께를 갖도록 형성할 수 있다. 일례로, 반사방지막은 티탄, 이산화티탄, 질화티탄, 산화크롬, 카본, 실리콘 질화물, 실리콘 산질화물 및 비정질 실리콘 등의 무기막형으로 형성할 수 있다.Meanwhile, although not shown in the drawing, an anti-reflection coating (ARC), an under layer, etc. may be formed on the etched layer 110 before forming the photoresist layer 120. Each of the material films formed below the photoresist film 120, such as an antireflection film and a lower film, may be formed to have a thickness ranging from 3 nm to 150 nm. For example, the anti-reflection film can be formed in the form of an inorganic film such as titanium, titanium dioxide, titanium nitride, chromium oxide, carbon, silicon nitride, silicon oxynitride, and amorphous silicon.

도 2에 도시된 바와 같이, 포토레지스트막(120)을 노광 및 현상하여 중심 패턴(또는 희생 패턴)으로 작용하는 포토레지스트 패턴(122)을 형성한다. 포토레지스트 패턴(122)은 라인형상(line shape), 기둥형상(pillar shape) 또는 홀형상(hole shape)을 가질 수 있다. 포토레지스트 패턴(122)이 라인형상을 갖도록 형성하는 경우에 고립 라인 패턴 또는 라인 앤드 스페이서(line and space) 패턴으로 형성할 수 있다. 그리고, 라인형상은 어느 일방향으로 연장된 직선으로 한정되지 않고, 절곡된 형상일 수도 있다. 참고로, 본 실시예에서는 포로레지스트 패턴을 라인 앤드 스페이서 패턴으로 형성한 경우를 예시하였다. As shown in FIG. 2, the photoresist film 120 is exposed and developed to form a photoresist pattern 122 that serves as a central pattern (or sacrificial pattern). The photoresist pattern 122 may have a line shape, a pillar shape, or a hole shape. When the photoresist pattern 122 is formed to have a line shape, it can be formed as an isolated line pattern or a line and spacer pattern. Additionally, the line shape is not limited to a straight line extending in any one direction, but may also be a bent shape. For reference, this example illustrates the case where the poro-resist pattern is formed as a line and spacer pattern.

포토레지스트 패턴(122)은 프리베이킹(prebaking), 노광, 베이킹 및 현상을 순차적으로 진행하여 형성할 수 있다. 구체적으로, 포토레지스트 패턴(122)은 70℃ 내지 140℃ 범위의 온도에서 약 1분간 프리베이킹을 진행한 후, 노광마스크(미도시) 및 광원(미도시)을 이용하여 노광공정을 진행한다. 이때, 광원은 KrF 엑시머 레이저(248nm), ArF 엑시머 레이저(193nm), F2 엑시머 레이저(157nm) 또는 EUV(13.5 nm) 중 어느 하나일 수 있다. 이어서, 50℃ 내지 300℃ 범위의 온도에서 베이킹을 진행한 후, 현상공정을 진행하는 일련의 공정과정을 통해 형성할 수 있다. The photoresist pattern 122 can be formed by sequentially performing prebaking, exposure, baking, and development. Specifically, the photoresist pattern 122 is prebaked for about 1 minute at a temperature ranging from 70°C to 140°C, and then subjected to an exposure process using an exposure mask (not shown) and a light source (not shown). At this time, the light source may be any one of a KrF excimer laser (248 nm), ArF excimer laser (193 nm), F 2 excimer laser (157 nm), or EUV (13.5 nm). Subsequently, it can be formed through a series of processes including baking at a temperature ranging from 50°C to 300°C, followed by a development process.

여기서, 포토레지스트 패턴(122)을 형성하기 위한 현상공정은 알칼리성 현상액을 사용하여 진행할 수 있다. 포토레지스트로서 포지티브 레지스트를 사용하는 경우에 현상공정시 사용되는 현상액으로, 수산화나트륨, 수산화칼륨, 탄산나트륨, 규산나트륨, 메타규산나트륨, 암모니아수 등의 무기알칼리류, 에틸아민, n-프로필아민 등의 제1아민류, 디에틸아민, 디-n-부틸아민 등의 제2아민류, 트리에틸아민, 메틸디에틸아민 등의 제3아민류, 디메틸에탄올아민, 트리에탄올아민 등의 알코올아민류, 테트라메틸암모늄하이드록시드, 테트라에틸암모늄하이드록시드, 콜린 등의 제4급암모늄염, 피롤, 피페리딘 등의 환상 아민류, 등의 알칼리류의 수용액을 사용할 수 있다. 또한, 이 알칼리류의 수용액에 이소프로필알코올 등의 알코올류, 비이온계 등의 계면활성제를 적당량 첨가하여 사용할 수도 있다. 일례로, 현상액은 제4급암모늄염의 수용액인 테트라메틸암모늄하이드록시드(tetramethyl ammonium hydroxide, TMAH) 수용액을 사용할 수 있다. 테트라메틸암모늄하이드록시드 수용액의 농도는 2 중량% 내지 약 5 중량%일 수 있다. Here, the development process to form the photoresist pattern 122 may be performed using an alkaline developer. When using a positive resist as a photoresist, the developing solution used during the development process includes inorganic alkalis such as sodium hydroxide, potassium hydroxide, sodium carbonate, sodium silicate, sodium metasilicate, aqueous ammonia, and agents such as ethylamine and n-propylamine. Primary amines, secondary amines such as diethylamine and di-n-butylamine, tertiary amines such as triethylamine and methyldiethylamine, alcohol amines such as dimethylethanolamine and triethanolamine, and tetramethylammonium hydroxide. , quaternary ammonium salts such as tetraethylammonium hydroxide and choline, cyclic amines such as pyrrole and piperidine, and alkalis such as aqueous solutions can be used. Additionally, an appropriate amount of alcohol such as isopropyl alcohol or non-ionic surfactant may be added to the aqueous solution of the alkali. For example, the developer may be an aqueous solution of tetramethyl ammonium hydroxide (TMAH), an aqueous solution of quaternary ammonium salt. The concentration of the tetramethylammonium hydroxide aqueous solution may be 2% by weight to about 5% by weight.

한편, 후속 공정에서 포토레지스트 패턴(122)의 양측벽에 스페이서가 형성되고, 스페이서를 식각장벽으로 피식각막(110)이 패터닝되므로, 구현하고자하는 미세 패턴의 선폭 및 간격을 고려하여 포토레지스트 패턴(122)의 선폭 및 간격을 조절할 수 있다. 따라서, 포토레지스트 패턴(122)을 형성한 후, 리플로우(reflow) 공정 또는 RELACS(Resist Enhancement Lithography Assisted by Chemical Shrink) 공정을 추가적으로 진행할 수도 있다. 여기서, 리플로우 공정은 포토레지스트 패턴(122)을 유리 전이 온도 이상으로 가열하여 포토레지스트 패턴(122)을 리플로우 시켜 선폭 및 간격을 조절하는 공정을 지칭할 수 있다. 그리고, RELACS 공정은 RELACS 물질을 이용하여 포토레지스트 패턴(122)의 선폭 및 간격을 조절하는 공정을 지칭할 수 있다. Meanwhile, in the subsequent process, spacers are formed on both walls of the photoresist pattern 122, and the etched film 110 is patterned using the spacers as an etch barrier, so the photoresist pattern ( 122) line width and spacing can be adjusted. Therefore, after forming the photoresist pattern 122, a reflow process or a Resist Enhancement Lithography Assisted by Chemical Shrink (RELACS) process may be additionally performed. Here, the reflow process may refer to a process of adjusting the line width and spacing by heating the photoresist pattern 122 above the glass transition temperature to reflow the photoresist pattern 122. Additionally, the RELACS process may refer to a process of adjusting the line width and spacing of the photoresist pattern 122 using a RELACS material.

다음으로, 포토레지스트 패턴(122)을 형성한 후, 세정액을 사용하여 포토레지스트 패턴(122)에 대한 세정공정을 진행한다. 세정공정에 사용되는 린스액으로는 계면활성제를 포함하는 수용액, 순수 및 초순수로 이루어진 그룹으로부터 선택된 어느 하나를 사용할 수 있다.Next, after forming the photoresist pattern 122, a cleaning process for the photoresist pattern 122 is performed using a cleaning solution. The rinse solution used in the cleaning process may be any one selected from the group consisting of an aqueous solution containing a surfactant, pure water, and ultrapure water.

도 3에 도시된 바와 같이, 포토레지스트 패턴(122)과 후속 공정을 통해 형성될 스페이서막 사이의 접착력 향상 및 인터믹싱(intermixing) 억제를 위해 표면처리를 진행한다. 이하, 표면처리된 포토레지스트 패턴(122)의 도면부호를 '124'로 변경해서 표기하기로 한다. As shown in FIG. 3, surface treatment is performed to improve adhesion and suppress intermixing between the photoresist pattern 122 and the spacer film to be formed through a subsequent process. Hereinafter, the reference number of the surface-treated photoresist pattern 122 will be changed to '124'.

여기서, 표면처리는 포토레지스트 패턴(124)의 표면을 후속 공정을 통해 형성될 스페이서막(130)의 주요 구성물질에 친화된 개질을 갖도록 변환시켜 접착력 향상 및 인터믹싱 억제가 가능할 수 있다. Here, surface treatment may improve adhesion and suppress intermixing by converting the surface of the photoresist pattern 124 to have modifications that are friendly to the main components of the spacer film 130 to be formed through a subsequent process.

구체적으로, 표면처리는 스핀 코팅으로 표면처리액을 포토레지스트 패턴(124)에 도포한 후, 린스액으로 세정하는 일련의 공정과정을 통해 진행할 수 있다. 후속 공정을 통해 형성될 스페이서막(130)의 주요 구성물질이 실리콘인 경우에 표면처리는 포토레지스트 패턴(124)의 표면 개질을 친실리콘화 시키기 위해 표면처리액으로 아미노실란(Aminosilane) 계열의 물질을 사용하여 진행할 수 있다. 아미노실란 계열의 물질로는 3-아미노프로필트리에톡시실란((3-Aminopropyl)triethoxysilane, APTES)을 사용할 수 있다. 그리고, 린스액으로는 표면처리액에 대해 용매로 작용할 수 있는 물질 예컨대, 순수 또는 초순수를 사용할 수 있다. Specifically, surface treatment can be performed through a series of processes in which a surface treatment solution is applied to the photoresist pattern 124 by spin coating and then cleaned with a rinse solution. When the main component of the spacer film 130 to be formed through the subsequent process is silicon, the surface treatment is performed using an aminosilane-based material as a surface treatment solution to make the surface of the photoresist pattern 124 silicon-friendly. You can proceed using . As an aminosilane-based material, 3-aminopropyltriethoxysilane ((3-Aminopropyl)triethoxysilane, APTES) can be used. Additionally, as the rinse liquid, a substance that can act as a solvent for the surface treatment liquid, such as pure water or ultrapure water, can be used.

도 4에 도시된 바와 같이, 포토레지스트 패턴(124)이 형성된 피식각막(110) 표면을 따라 스핀 코팅으로 스페이서막(130)을 형성한다. 다시 말해, 포토레지스트 패턴(124) 및 피식각막(110)을 포함하는 구조물의 표면을 따라 일정한 두께를 갖도록 스핀 코팅으로 스페이서막(130)을 형성한다. 여기서, 스페이서막(130)은 실리콘 함유막으로 형성할 수 있다. As shown in FIG. 4, a spacer film 130 is formed by spin coating along the surface of the cornea 110 on which the photoresist pattern 124 is formed. In other words, the spacer film 130 is formed by spin coating to have a constant thickness along the surface of the structure including the photoresist pattern 124 and the cornea 110 to be etched. Here, the spacer film 130 may be formed of a silicon-containing film.

스페이서막(130)은 포토레지스트 패턴(124)의 측벽에 스페이서를 형성하기 위한 것으로, 스핀 코팅 방식으로 성막이 가능하고, 포토레지스트 패턴(124)과 인터믹싱이 발생하지 않는 물질막으로 형성할 수 있다. 아울러, 포토레지스트 패턴(124)의 측벽에 형성될 스페이서를 식각장벽으로 피식각막(110)을 패터닝하므로, 스페이서막(130)은 피식각막(110)에 대해 식각선택비를 갖는 물질막으로 형성할 수 있다. 이를 위해, 스페이서막(130)을 형성하기 위한 성막 조성물은 실리콘 폴리머 및 용매를 포함할 수 있다. 또한, 성막 조성물의 도포성, 소포성 및 레벨링성을 제어하기 위해 성막 조성물에는 계면 활성제가 소량 첨가될 수 있다. The spacer film 130 is used to form a spacer on the sidewall of the photoresist pattern 124. It can be formed using a spin coating method and can be formed of a material film that does not cause intermixing with the photoresist pattern 124. there is. In addition, since the spacer to be formed on the side wall of the photoresist pattern 124 is used as an etch barrier to pattern the etch layer 110, the spacer layer 130 is formed of a material film having an etch selectivity with respect to the etch layer 110. You can. To this end, the film-forming composition for forming the spacer film 130 may include a silicone polymer and a solvent. Additionally, a small amount of surfactant may be added to the film-forming composition to control the applicability, anti-foaming, and leveling properties of the film-forming composition.

성막 조성물에서 실리콘 폴리머는 0.01중량% 내지 20중량% 범위의 비율을 차지할 수 있고, 용매는 80중량% 내지 99.99중량% 범위의 비율을 차지할 수 있다. 일례로, 성막 조성물에서 실리콘 폴리머는 0.1중량% 내지 5중량% 범위의 비율을 차지할 수 있고, 용매는 95중량% 내지 99.9중량% 범위의 비율을 차지할 수 있다. In the film-forming composition, the silicone polymer may range from 0.01% to 20% by weight, and the solvent may range from 80% to 99.99% by weight. For example, in the film-forming composition, the silicone polymer may range from 0.1% to 5% by weight, and the solvent may range from 95% to 99.9% by weight.

성막 조성물에서 용매는 제1용액 및 제2용액을 포함할 수 있다. 용매에서 제1용액은 70중량% 내지 99중량% 범위의 비율을 차지할 수 있고, 제2용액은 1중량% 내지 30중량% 범위의 비율을 차지할 수 있다. 일례로, 용매에서 제1용액은 80중량% 내지 99중량% 범위의 비율을 차지할 수 있고, 제2용액은 1중량% 내지 20중량% 범위의 비율을 차지할 수 있다. In the film forming composition, the solvent may include a first solution and a second solution. In the solvent, the first solution may occupy a proportion in the range of 70% by weight to 99% by weight, and the second solution may occupy a proportion in the range of 1% by weight to 30% by weight. For example, in the solvent, the first solution may occupy a proportion in the range of 80% by weight to 99% by weight, and the second solution may occupy a proportion in the range of 1% by weight to 20% by weight.

계면 활성제는 실리콘 폴리머 100 중량부에 대해 0.1중량부 내지 5중량부 범위로 성막 조성물에 첨가될 수 있다.The surfactant may be added to the film-forming composition in the range of 0.1 parts by weight to 5 parts by weight based on 100 parts by weight of the silicone polymer.

성막 조성물에서 실리콘 폴리머는 폴리실록산계 화합물(Polysiloxane group compound)를 포함할 수 있다. 구체적으로, 실리콘 폴리머는 하기 화학식 1로 나타내는 가수 분해성 실란 화합물 및 하기 화학식 2로 나타내는 가수 분해성 실란 화합물로 이루어진 그룹으로부터 선택되는 적어도 1종을 가수 분해 축합시켜 얻어지는 폴리실록산계 화합물을 포함할 수 있다. In the film forming composition, the silicone polymer may include a polysiloxane group compound. Specifically, the silicone polymer may include a polysiloxane-based compound obtained by hydrolytic condensation of at least one member selected from the group consisting of a hydrolysable silane compound represented by the following formula (1) and a hydrolysable silane compound represented by the following formula (2).

[화학식 1][Formula 1]

위 화학식 1에서 R, R1 및 R2는 각각 수소(H), 탄소수 1 내지 10의 알킬기(Alkyl group), 알릴기(Allyl group), 아릴기(Aryl group) 및 비닐기(Vinyl group)로 이루어진 그룹으로부터 선택된 어느 하나일 수 있다. In the above formula 1, R, R 1 and R 2 are each represented by hydrogen (H), an alkyl group having 1 to 10 carbon atoms, an allyl group, an aryl group and a vinyl group. It may be any one selected from the group consisting of.

[화학식 2][Formula 2]

SiX4 SiX 4

위 화학식 2는 4개의 가수 분해 가능 모이어티를 갖는 실리콘 단량체를 나타낸다. 여기서, X는 가수 분해 치환기를 나타내고, 서로 동일하거나, 또는 서로 상이할 수 있다. 위 화학식 2에서 가수 분해 치환기인 X는 히드록시기(hydroxyl group), 탄소수 1 내지 10의 알콕시기(alkoxy group), 아세테이트기(acetate group) 및 할로겐기(halogen group)로 이루어진 그룹에서 선택된 어느 하나일 수 있다. Formula 2 above represents a silicone monomer having four hydrolyzable moieties. Here, X represents a hydrolytic substituent and may be the same as or different from each other. In the above formula (2), there is.

성막 조성물에서 실리콘 화합물은 0.01중량% 내지 20중량% 범위의 비율을 차지할 수 있다. 일례로, 성막 조성물에서 실리콘 폴리머는 0.1중량% 내지 5중량% 범위의 비율을 차지할 수 있다. 구체적으로, 성막 조성물에서 차지하는 실리콘 폴리머의 혼합 비율은 스페이서막(130)의 두께에 따라 설정된 범위내에서 조절할 수 있다. 이때, 실리콘 폴리머의 혼합 비율이 0.01중량% 미만일 경우에는 실리콘 함유막으로 구성된 스페이서막(130)의 성막이 어렵고, 20중량%를 초과하는 경우에는 스핀 코팅으로 포토레지스트 패턴(124) 및 피식각막(110)을 포함하는 구조물의 표면을 따라 연속적이고, 일정한 두께를 갖는 스페이서막(130)을 형성하기 어려울 수 있다. In the film forming composition, the silicone compound may occupy a proportion ranging from 0.01% by weight to 20% by weight. For example, the silicone polymer in the film-forming composition may range from 0.1% to 5% by weight. Specifically, the mixing ratio of the silicone polymer in the film forming composition can be adjusted within a set range depending on the thickness of the spacer film 130. At this time, if the mixing ratio of the silicone polymer is less than 0.01% by weight, it is difficult to form the spacer film 130 composed of a silicon-containing film, and if it exceeds 20% by weight, the photoresist pattern 124 and the etched cornea ( It may be difficult to form the spacer film 130 that is continuous and has a constant thickness along the surface of the structure including 110).

성막 조성물에서 용매는 제1용액 및 제2용액를 포함할 수 있다. 여기서, 제1용액은 실리콘 폴리머를 용해시키고, 포토레지스트 패턴(124)과 인터믹싱이 발생하는 것을 방지하는 역할을 수행할 수 있다. 이를 위해, 제1용액은 탄소수 6 이하의 1가 알코올을 포함할 수 있다. 예를 들어, 제1용액은 메탄올, 에탄올, 1-프로판올, 이소프로판올, n-프로판올, 1-부탄올, 2-부탄올, 2-메틸-2-프로판올, 1-펜탄올, 2-펜탄올, 3-펜탄올, n-헥산올, 시클로헥산올, 2-메틸-2-부탄올, 3-메틸-2-부탄올, 2-메틸-1-부탄올, 3-메틸-1-부탄올, 2-메틸-1-펜탄올, 2-메틸-2-펜탄올, 2-메틸-3-펜탄올, 3-메틸-1-펜탄올, 3-메틸-2-펜탄올, 3-메틸-3-펜탄올, 4-메틸-1-펜탄올 및 4-메틸-2-펜탄올로 이루어진 그룹으로부터 선택된 어느 하나를 단독으로 사용하거나, 또는 2종 이상을 혼합하여 사용할 수 있다. In the film forming composition, the solvent may include a first solution and a second solution. Here, the first solution may serve to dissolve the silicon polymer and prevent intermixing with the photoresist pattern 124 from occurring. For this purpose, the first solution may contain a monohydric alcohol having 6 or less carbon atoms. For example, the first solution is methanol, ethanol, 1-propanol, isopropanol, n-propanol, 1-butanol, 2-butanol, 2-methyl-2-propanol, 1-pentanol, 2-pentanol, 3- Pentanol, n-hexanol, cyclohexanol, 2-methyl-2-butanol, 3-methyl-2-butanol, 2-methyl-1-butanol, 3-methyl-1-butanol, 2-methyl-1- Pentanol, 2-methyl-2-pentanol, 2-methyl-3-pentanol, 3-methyl-1-pentanol, 3-methyl-2-pentanol, 3-methyl-3-pentanol, 4- Any one selected from the group consisting of methyl-1-pentanol and 4-methyl-2-pentanol may be used alone, or two or more types may be used in combination.

일례로, 제1용액로 이소프로판올을 단독으로 사용할 수 있다. 다른 일례로, 성막 조성물이 비점(boiling point) 또는 인화점 측면에서 안전성이 요구되는 경우에 제1용액은 이소프로판올, 1-부탄올, 2-부탄올, 2-메틸-2-프로판올, 3-메틸-2-펜탄올 및 4-메틸-2-펜탄올로 이루어진 그룹에서 선택된 어느 하나를 단독으로 사용하거나, 또는 2종 이상을 혼합하여 사용할 수도 있다. For example, isopropanol can be used alone as the first solution. As another example, when the film-forming composition requires safety in terms of boiling point or flash point, the first solution is isopropanol, 1-butanol, 2-butanol, 2-methyl-2-propanol, 3-methyl-2- Any one selected from the group consisting of pentanol and 4-methyl-2-pentanol may be used alone, or two or more types may be used in combination.

용매에서 제1용액은 70중량% 내지 99중량% 범위의 비율을 차지할 수 있다. 일례로, 용매에서 제1용액은 80중량% 내지 99중량% 범위의 비율을 차지할 수 있다. 여기서, 용매에서 제1용액의 혼합 비율이 70중량% 미만이거나, 또는 99중량%를 초과하는 경우에는 인터믹싱이 발생하거나, 또는 실리콘 폴리머가 충분히 용해되지 않을 수 있다. 또한, 포토레지스트 패턴(124)을 침식하여 포토레지스트 패턴(124)의 변형을 유발할 수 있다. The first solution in the solvent may account for a proportion ranging from 70% to 99% by weight. For example, the first solution in the solvent may account for a proportion ranging from 80% to 99% by weight. Here, if the mixing ratio of the first solution in the solvent is less than 70% by weight or exceeds 99% by weight, intermixing may occur or the silicone polymer may not be sufficiently dissolved. Additionally, the photoresist pattern 124 may be eroded, causing deformation of the photoresist pattern 124 .

성막 조성물에서 용매는 제1용액 및 제2용액를 포함할 수 있다. 여기서, 제2용액은 포토레지스트 패턴(124)과 인터믹싱이 발생하는 것을 방지하고, 성막 조성물의 도포성을 제어하는 역할을 수행할 수 있다. 즉, 제2용액을 통해 포토레지스트 패턴(124) 및 피식각막(110)을 포함하는 구조물 표면을 따라 연속적이고, 일정한 두께를 갖는 스페이서막(130)을 형성할 수 있다. 이를 위해, 제2용액은 다가 알코올류, 환상 에테르류, 다가 알코올의 알킬 에테르류, 다가 알코올의 알킬 에테르 아세테이트류, 방향족 탄화수소류, 케톤류, 에스테르류 및 물(순수 또는 초순수)로 이루어진 그룹으로부터 선택된 어느 하나를 단독으로 사용하거나, 또는 2종 이상을 혼합하여 사용할 수 있다. 구체적으로, 다가 알코올류는 에틸렌 글리콜 및 프로필렌 글리콜을 포함할 수 있다. 환상 에스테르류는 테트라히드로푸란 및 디옥산을 포함할 수 있다. 다가 알코올의 알킬 에테르류는 에틸렌 글리콜 모노메틸 에테르, 에틸렌 글리콜 모노에틸 에테르, 에틸렌 글리콜 디메틸 에테르, 에틸렌 글리콜 디에틸 에테르, 디에틸렌 글리콜 모노메틸 에테르, 디에틸렌 글리콜 모노에틸 에테르, 디에틸렌 글리콜 디메틸 에테르, 디에틸렌 글리콜 디에틸 에테르, 디에틸렌 글리콜 에틸 메틸 에테르, 프로필렌 글리콜 모노메틸 에테르 및 프로필렌 글리콜 모노에틸 에테르를 포함할 수 있다. 다가 알코올의 알킬 에테르 아세테이트류는 에틸렌 글리콜 에틸 에테르 아세테이트, 디에틸렌 글리콜 에틸 에테르 아세테이트, 프로필렌 글리콜 에틸 에테르 아세테이트 및 프로필렌 글리콜 모노메틸 에테르 아세테이트를 포함할 수 있다. 방향족 탄화수소류는 톨루엔 및 크실렌을 포함할 수 있다. 케톤류는 아세톤, 메틸 에틸 케톤, 메틸 이소부틸 케톤, 시클로헥사논, 4-히드록시-4-메틸-2-펜타논 및 디아세톤 알코올을 포함할 수 있다. 그리고, 에스테르류는 아세트산에틸, 아세트산부틸, 2-히드록시프로피온산에틸, 2-히드록시-2-메틸프로피온산에틸, 2-히드록시-2-메틸프로피온산에틸, 에톡시아세트산에틸, 히드록시아세트산에틸, 2-히드록시-3-메틸부탄산메틸, 3-메톡시프로피온산메틸, 3-메톡시프로피온산에틸, 3-에톡시프로피온산에틸 및 3-에톡시프로피온산메틸을 포함할 수 있다. In the film forming composition, the solvent may include a first solution and a second solution. Here, the second solution may prevent intermixing with the photoresist pattern 124 and control the applicability of the film-forming composition. That is, the spacer film 130 that is continuous and has a constant thickness along the surface of the structure including the photoresist pattern 124 and the etched cornea 110 can be formed using the second solution. For this purpose, the second solution is selected from the group consisting of polyhydric alcohols, cyclic ethers, alkyl ethers of polyhydric alcohols, alkyl ether acetates of polyhydric alcohols, aromatic hydrocarbons, ketones, esters, and water (pure or ultrapure water). Any one can be used alone, or two or more types can be mixed. Specifically, polyhydric alcohols may include ethylene glycol and propylene glycol. Cyclic esters may include tetrahydrofuran and dioxane. Alkyl ethers of polyhydric alcohols include ethylene glycol monomethyl ether, ethylene glycol monoethyl ether, ethylene glycol dimethyl ether, ethylene glycol diethyl ether, diethylene glycol monomethyl ether, diethylene glycol monoethyl ether, diethylene glycol dimethyl ether, It may include diethylene glycol diethyl ether, diethylene glycol ethyl methyl ether, propylene glycol monomethyl ether, and propylene glycol monoethyl ether. Alkyl ether acetates of polyhydric alcohols may include ethylene glycol ethyl ether acetate, diethylene glycol ethyl ether acetate, propylene glycol ethyl ether acetate, and propylene glycol monomethyl ether acetate. Aromatic hydrocarbons may include toluene and xylene. Ketones may include acetone, methyl ethyl ketone, methyl isobutyl ketone, cyclohexanone, 4-hydroxy-4-methyl-2-pentanone, and diacetone alcohol. And, esters include ethyl acetate, butyl acetate, ethyl 2-hydroxypropionate, 2-hydroxy-2-methylpropionate, ethyl 2-hydroxy-2-methylpropionate, ethyl ethoxyacetate, ethyl hydroxyacetate, It may include methyl 2-hydroxy-3-methylbutanoate, 3-methoxymethyl propionate, ethyl 3-methoxypropionate, ethyl 3-ethoxypropionate, and 3-ethoxymethyl propionate.

일례로, 제2용액은 환상 에테르류, 다가 알코올의 알킬 에테르류, 다가 알코올의 알킬 에테르 아세테이트류, 케톤류, 에스테르류 및 물(순수 또는 초순수)로 이루어진 그룹으로부터 선택된 어느 하나를 단독으로 사용하거나, 또는 2종 이상을 혼합하여 사용할 수 있다. For example, the second solution is one selected from the group consisting of cyclic ethers, alkyl ethers of polyhydric alcohols, alkyl ether acetates of polyhydric alcohols, ketones, esters, and water (pure or ultrapure water), or Alternatively, two or more types can be mixed and used.

용매에서 제2용액은 1중량% 내지 30 중량% 범위의 비율을 차지할 수 있다. 일례로, 용매에서 제2용액은 1중량% 내지 20 중량% 범위의 비율을 차지할 수 있다. 여기서, 용매에서 제2용액의 혼합 비율이 1중량% 미만이거나, 또는 30중량%를 초과하는 경우에는 제조공정에서 요구되는 도포성을 확보하지 못하거나, 또는 인터믹싱이 발생할 수 있다. 또한, 포토레지스트 패턴(124)을 침식하여 포토레지스트 패턴(124)의 변형을 유발할 수 있다. The second solution in the solvent may account for a proportion ranging from 1% to 30% by weight. For example, the second solution in the solvent may account for a proportion ranging from 1% to 20% by weight. Here, if the mixing ratio of the second solution in the solvent is less than 1% by weight or exceeds 30% by weight, the coatability required in the manufacturing process may not be secured, or intermixing may occur. Additionally, the photoresist pattern 124 may be eroded, causing deformation of the photoresist pattern 124 .

제1용액 및 제2용액을 포함하는 용매는 극성과 친수성 정도의 차이로 인해 포토레지스트 물질과 혼합되지 않기 때문에 성막 조성물과 포토레지스트 패턴(124) 사이의 인터믹싱을 방지할 수 있다. 따라서, 스페이서막(130)을 형성하기 위한 성막 조성물이 상술한 용매를 포함함으로써, 스페이서막(130) 및 후속 공정을 통해 형성될 스페이서의 프로파일을 개선할 수 있다. Since the solvent containing the first solution and the second solution does not mix with the photoresist material due to differences in polarity and hydrophilicity, intermixing between the film forming composition and the photoresist pattern 124 can be prevented. Accordingly, since the film-forming composition for forming the spacer film 130 includes the above-described solvent, the profile of the spacer film 130 and the spacer to be formed through a subsequent process can be improved.

성막 조성물에 첨가되는 계면 활성제는 성막 조성물의 도포성, 소포성 및 레벨링성을 개선하기 위한 것으로, BM-1000, BM-1100(이상, BM 케미사(BM CHEMIE GMBH) 제조), 메가팩 F142D, 동 F172, 동 F173, 동 F183(이상, 다이닛본 잉크 가가꾸 고교(주) 제조), 플로라드 FC-135, 동 FC-170C, 동 FC-430, 동 FC-431(이상, 스미또모 쓰리엠(주) 제조), 서플론 S-112, 동 S-113, 동 S-131, 동 S-141, 동 S-145(이상, 아사히가라스(주) 제조), SH-28PA, 동-190, 동-193, SZ-6032, SF-8428(이상, 도레 다우코닝 실리콘(주) 제조) 등의 상품명으로 시판되고 있는 불소계 계면 활성제를 사용할 수 있다.The surfactant added to the film-forming composition is to improve the applicability, anti-foaming, and leveling properties of the film-forming composition, and includes BM-1000, BM-1100 (manufactured by BM CHEMIE GMBH), Megapack F142D, F172, F173, F183 (manufactured by Dainippon Ink Chemicals Co., Ltd.), Florad FC-135, FC-170C, FC-430, FC-431 (manufactured by Sumitomo 3M (above) (manufactured by Asahi Glass Co., Ltd.), Suplon S-112, S-113, S-131, S-141, S-145 (manufactured by Asahi Glass Co., Ltd.), SH-28PA, S-190, Fluorine-based surfactants commercially available under trade names such as Dong-193, SZ-6032, and SF-8428 (manufactured by Doray Dow Corning Silicone Co., Ltd.) can be used.

스페이서막(130)을 형성하기 위한 공정은 포토레지스트 패턴(124)을 형성한 트랙(track) 장비 내에서 스핀 코팅 방식으로 간단하게 수행할 수 있다. 예를 들어, 포토레지스트 패턴(124)이 형성된 기판(100)을 회전시키면서 기판(100) 상에 성막 조성물을 주입하면서 스프레딩(spreading) 하는 방법 또는 기판(100)이 고정된 상태에서 기판(100) 표면에 성막 조성물을 주입한 후, 기판(100)을 회전시켜 성막 조성물을 스프레딩하는 방법을 사용할 수 있다.The process for forming the spacer film 130 can be simply performed using a spin coating method in track equipment where the photoresist pattern 124 is formed. For example, a method of spreading while injecting a film-forming composition onto the substrate 100 while rotating the substrate 100 on which the photoresist pattern 124 is formed, or a method of spreading the substrate 100 while the substrate 100 is fixed. ) After injecting the film-forming composition onto the surface, a method of rotating the substrate 100 to spread the film-forming composition can be used.

구체적으로, 스페이서막(130)은 제1회전속도로 제1시간동안 기판(100)을 회전시켜 성막 조성물을 스프레딩하는 제1코팅공정 및 제1코팅공정에 연속해서 제2회전속도로 제2시간동안 성막 조성물을 스프레팅하는 제2코팅공정을 순차적으로 진행하여 형성할 수 있다. 여기서, 제1코팅공정 초기 및 제2코팅공정 초기에 각각 약 3초 내지 5초간 성막 조성물을 기판(100) 표면에 주입할 수 있다. Specifically, the spacer film 130 is formed through a first coating process of spreading the film-forming composition by rotating the substrate 100 for a first time at a first rotation speed and a second coating process at a second rotation speed consecutively to the first coating process. It can be formed by sequentially performing a second coating process of spraying the film forming composition over time. Here, the film-forming composition may be injected into the surface of the substrate 100 for about 3 to 5 seconds at the beginning of the first coating process and the beginning of the second coating process, respectively.

제1회전속도는 분당 회전수가 300rpm 내지 800rpm일 수 있고, 제1시간은 10초 내지 20초일 수 있다. 제2회전속도는 제1회전속도보다 빠를 수 있고, 분당 회전수가 1000rpm 내지 2000rpm일 수 있다. 그리고, 제2시간은 제1시간보다 길 수 있고, 40초 내지 50초일 수 있다. 여기서, 두번에 걸쳐 서로 다른 스핀 코팅 조건에서 코팅공정을 진행하여 스페이서막(130)을 형성하는 것은 포토레지스트 패턴(124) 및 피식각막(110)을 포함하는 구조물의 표면을 따라 연속적이고, 일정한 두께를 갖는 스페이서막(130)을 형성하기 위함이다. The first rotation speed may be 300 rpm to 800 rpm per minute, and the first time may be 10 to 20 seconds. The second rotation speed may be faster than the first rotation speed, and the number of rotations per minute may be 1000 rpm to 2000 rpm. And, the second time may be longer than the first time and may be 40 to 50 seconds. Here, the coating process is performed twice under different spin coating conditions to form the spacer film 130, which has a continuous, constant thickness along the surface of the structure including the photoresist pattern 124 and the cornea 110. This is to form a spacer film 130 having .

이처럼, 스페이서막(130)을 형성하기 위한 방법으로 증착 방법이 아닌 스핀 코팅 방식을 사용함으로써, UPH를 증가시킬 수 있고, 트랙(또는 챔버) 이동에 따른 패턴의 손상 및 손실을 방지할 수 있다. 또한, 스핀 코팅 방식의 장점인 균일한 두께를 확보할 수 있으며, 포토레지스트 패턴(124) 및 피식각막(110)을 포함하는 구조물 표면을 따라 고르게 코팅되어 결과적으로 양호한 프로파일을 갖는 스페이서를 형성할 수 있다. In this way, by using a spin coating method rather than a deposition method to form the spacer film 130, UPH can be increased and damage and loss of the pattern due to track (or chamber) movement can be prevented. In addition, uniform thickness, which is an advantage of the spin coating method, can be secured, and a spacer with a good profile can be formed by coating evenly along the surface of the structure including the photoresist pattern 124 and the etched cornea 110. there is.

다음으로, 스핀 코팅 방식으로 성막된 스페이서막(130) 내 용매를 제거하기 위한 베이크 공정을 진행한다. 베이크 공정을 통해 스페이서막(130)을 경화시킬 수 있다. 베이크 공정은 100℃ 내지 300℃ 범위의 온도에서 30초 내지 3분간 진행할 수 있다. 스페이서막(130)을 형성하기 위한 성막 조성물의 용매에 의해 베이크 공정시 포토레지스트 패턴(124)과 스페이서막(130) 사이에 그 어떠한 물리적 및 화학적 반응도 일어나지 않는다.Next, a bake process is performed to remove the solvent in the spacer film 130 formed by spin coating. The spacer film 130 can be hardened through a bake process. The bake process can be performed for 30 seconds to 3 minutes at a temperature ranging from 100°C to 300°C. No physical or chemical reaction occurs between the photoresist pattern 124 and the spacer film 130 during the bake process due to the solvent of the film-forming composition for forming the spacer film 130.

도 5에 도시된 바와 같이, 스페이서막(130)을 선택적으로 식각하여 포토레지스트 패턴(124)의 양측벽에 스페이서(132)를 형성한다. 이때, 스페이서(132)를 형성하기 위한 식각공정은 건식식각 또는 습식식각으로 진행할 수 있다. 건식식각은 에치백과 같은 전면식각으로 진행할 수 있고, 습식식각은 알칼리성 현상액을 사용하여 진행할 수 있다. 일례로, 알카리성 현상액으로는 제4급암모늄염의 수용액인 테트라메틸암모늄하이드록시드(TMAH) 수용액을 사용할 수 있다. 또한, 습식식각은 염기성 수용액과 유기 용제가 혼합된 용액을 사용하여 진행할 수도 있다. As shown in FIG. 5 , the spacer film 130 is selectively etched to form spacers 132 on both side walls of the photoresist pattern 124 . At this time, the etching process to form the spacer 132 may be performed by dry etching or wet etching. Dry etching can be done through full-scale etching, such as etch-back, and wet etching can be done using an alkaline developer. For example, an aqueous solution of tetramethylammonium hydroxide (TMAH), an aqueous solution of quaternary ammonium salt, can be used as an alkaline developer. Additionally, wet etching may be performed using a solution that is a mixture of a basic aqueous solution and an organic solvent.

한편, 스페이서(132) 형성공정시 습식식각을 사용하는 경우 불필요한 부분을 보다 효과적으로 제거하기 위해 스페이서(132)를 형성하기 이전에 소정의 처리를 진행할 수도 있다. 예를 들어, 스페이서막(130)에서 스페이서(132)로 잔류하는 제1영역 또는 스페이서(132) 형성시 제거되어야 할 제2영역에 소정의 불순물을 주입하여 식각용액에 대해 제1영역과 제2영역이 서로 다른 식각선택비를 갖도록 형성할 수도 있다.Meanwhile, when wet etching is used in the spacer 132 formation process, a predetermined process may be performed before forming the spacer 132 in order to more effectively remove unnecessary parts. For example, by injecting a predetermined impurity into the first region remaining as the spacer 132 in the spacer film 130 or the second region to be removed when forming the spacer 132, the first region and the second region are removed by the etching solution. Regions can also be formed to have different etch selectivity ratios.

도 6에 도시된 바와 같이, 포토레지스트 패턴(124)을 제거한다. 일례로, 포토레지스트 패턴(124)은 프로필렌 글리콜 메틸 에테르 아세테이트(Propylene glycol methyl ether acetate, PGMEA)과 같은 유기 용매를 사용하여 제거할 수 있다. 다른 일례로, 포토레지스트 패턴(124)은 애싱(ashing) 공정 즉, 산소가스를 이용한 건식식각으로 제거할 수 도 있다.As shown in FIG. 6, the photoresist pattern 124 is removed. For example, the photoresist pattern 124 can be removed using an organic solvent such as propylene glycol methyl ether acetate (PGMEA). As another example, the photoresist pattern 124 may be removed through an ashing process, that is, dry etching using oxygen gas.

도 7에 도시된 바와 같이, 스페이서(132)를 식각장벽으로 피식각막(110)을 식각하여 미세 패턴(112)을 형성한다. 미세 패턴(112)을 형성하기 위한 식각공정은 건식식각 또는 습식식각으로 진행할 수 있다. 이때, 피식각막(110)을 구성하는 물질에 따라 적절한 식각방법을 선택할 수 있다. 스페이서(132)는 미세 패턴(112)을 형성하기 위한 식각공정시 모두 소모되거나, 또는 미세 패턴(112)을 형성한 후, 별도의 제거공정을 통해 제거할 수 있다. As shown in FIG. 7, the etch target film 110 is etched using the spacer 132 as an etch barrier to form a fine pattern 112. The etching process to form the fine pattern 112 may be performed by dry etching or wet etching. At this time, an appropriate etching method can be selected depending on the material constituting the cornea 110 to be etched. The spacer 132 may be completely consumed during an etching process to form the fine pattern 112, or may be removed through a separate removal process after forming the fine pattern 112.

상술한 바와 같이, 본 실시예에 따른 반도체 장치의 미세 패턴 형성방법은 스핀 코팅 방식으로 스페이서막(130)을 형성함으로써, 포토레지스트 패턴(124) 및 피식각막(110)을 포함하는 구조물 표면을 따라 균일한 두께를 갖는 스페이서막(130)을 형성할 수 있다. 또한, 포토레지스트 패턴(124) 형성공정과 스페이서막(130) 형성공정이 동일한 트랙 장비 안에서 진행되므로 UPH 증가 및 트랙(또는 챔버)간 웨이퍼 이동에 따른 패턴 손상 및 손실을 방지할 수 있다. 또한, 스페이서막(130) 및 스페이서막(130)으로 형성되는 스페이서(132)의 두께 균일도를 확보할 수 있다.As described above, the method of forming a fine pattern of a semiconductor device according to this embodiment forms the spacer film 130 using a spin coating method, thereby forming the spacer film 130 along the surface of the structure including the photoresist pattern 124 and the etched film 110. The spacer film 130 having a uniform thickness can be formed. In addition, since the photoresist pattern 124 formation process and the spacer film 130 formation process are performed in the same track equipment, pattern damage and loss due to increased UPH and wafer movement between tracks (or chambers) can be prevented. Additionally, thickness uniformity of the spacer film 130 and the spacer 132 formed of the spacer film 130 can be secured.

도 8 내지 도 11은 본 기술의 실시예에 따른 미세 패턴 형성방법을 간략히 도시한 단면도이다. 본 실시예에서는 도 1 내지 도 7을 참조하여 설명한 미세 패턴 형성방법을 더블 스페이서 패터닝 기술에 적용한 경우를 예시하여 설명한다. 설명의 편의를 위해 도 1 내지 도 7과 동일한 도면부호는 동일한 구성을 나타내며, 상세한 설명은 생략하기로 한다. 8 to 11 are cross-sectional views briefly showing a fine pattern forming method according to an embodiment of the present technology. In this embodiment, a case where the fine pattern forming method described with reference to FIGS. 1 to 7 is applied to double spacer patterning technology will be described as an example. For convenience of explanation, the same reference numerals as in FIGS. 1 to 7 indicate the same configuration, and detailed description will be omitted.

도 8에 도시된 바와 같이, 기판(100) 상에 피식각막(110)을 형성하고, 피식각막(110) 상에 포토레지스트 패턴(124)을 형성한다(도 1 및 도 2 참조). 이어서, 표면처리를 진행하여 포토레지스트 패턴(124)의 표면 개질을 친실리콘화 시킨다(도 3 참조). 이어서, 피식각막(110) 및 포토레지스트 패턴(124)을 포함하는 구조물 표면을 따라 스핀 코팅으로 제1스페이서막(130)을 형성한다(도 4 참조). 제1스페이서막(130)은 실리콘 함유막으로 형성할 수 있고, 실리콘 함유막은 실리콘 폴리머 및 포토레지스트 패턴(124)과 인터믹싱을 방지하는 용매가 혼합된 성막 조성물을 이용하여 형성할 수 있다. 이어서, 제1스페이서막(130)을 선택적으로 식각하여 포토레지스트 패턴(124)의 양측벽에 제1스페이서(132)를 형성한 후(도 5 참조), 포토레지스트 패턴(124)을 제거한다(도 6 참조).As shown in FIG. 8, a cornea to be etched 110 is formed on the substrate 100, and a photoresist pattern 124 is formed on the cornea to be etched 110 (see FIGS. 1 and 2). Next, surface treatment is performed to modify the surface of the photoresist pattern 124 to make it silicon-friendly (see FIG. 3). Next, the first spacer film 130 is formed by spin coating along the surface of the structure including the cornea 110 and the photoresist pattern 124 (see FIG. 4). The first spacer film 130 can be formed of a silicon-containing film, and the silicon-containing film can be formed using a film-forming composition mixed with a silicon polymer and a solvent that prevents intermixing with the photoresist pattern 124. Next, the first spacer film 130 is selectively etched to form first spacers 132 on both sides of the photoresist pattern 124 (see FIG. 5), and then the photoresist pattern 124 is removed (see FIG. 5). 6).

도 9에 도시된 바와 같이, 피식각막(110) 및 제1스페이서(132)를 포함하는 구조물 표면을 따라 제2스페이서막(미도시)을 형성한 후, 제2스페이서막을 선택적으로 식각하여 제1스페이서(132) 양측벽에 제2스페이서(140)를 형성한다. 제2스페이서(140)는 제1스페이서(132)와 식각선택비를 갖도록 형성할 수 있다. As shown in FIG. 9, after forming a second spacer film (not shown) along the surface of the structure including the cornea 110 and the first spacer 132, the second spacer film is selectively etched to form the first spacer film. A second spacer 140 is formed on both walls of the spacer 132. The second spacer 140 may be formed to have an etch selectivity with the first spacer 132.

제2스페이서(140)를 형성하기 위한 제2스페이서막으로는 초저온 산화막(ULTO)을 사용할 수 있다. 그리고, 제2스페이서(140)를 형성하기 위한 식각공정은 에치백과 같은 건식식각으로 진행할 수 있다.An ultra-low temperature oxide film (ULTO) can be used as a second spacer film to form the second spacer 140. Additionally, the etching process to form the second spacer 140 may be performed by dry etching such as etch-back.

도 10에 도시된 바와 같이, 제1스페이서(132)를 제거한다. 제1스페이서(132)의 제거는 건식식각 또는 습식식각으로 진행할 수 있고, 제1스페이서(132)를 제거하기 위한 식각가스 또는 식각용액은 공지된 다양한 물질을 사용할 수 있다.As shown in FIG. 10, the first spacer 132 is removed. Removal of the first spacer 132 can be performed by dry etching or wet etching, and various known materials can be used as an etching gas or etching solution to remove the first spacer 132.

도 11에 도시된 바와 같이, 제2스페이서(140)를 식각장벽으로 피식각막(110)을 식각하여 미세 패턴(114)을 형성한다. 미세 패턴(114)을 형성하기 위한 식각공정은 건식식각 또는 습식식각으로 진행할 수 있다. 이때, 피식각막(110)을 구성하는 물질에 따라 적절한 식각방법을 선택할 수 있다. 제2스페이서(140)는 미세 패턴(114)을 형성하기 위한 식각공정시 모두 소모되거나, 또는 미세 패턴(114)을 형성한 후, 별도의 제거공정을 통해 제거할 수 있다. As shown in FIG. 11, the etch target film 110 is etched using the second spacer 140 as an etch barrier to form a fine pattern 114. The etching process to form the fine pattern 114 may be performed by dry etching or wet etching. At this time, an appropriate etching method can be selected depending on the material constituting the cornea 110 to be etched. The second spacer 140 may be completely consumed during an etching process to form the fine pattern 114, or may be removed through a separate removal process after forming the fine pattern 114.

상술한 바와 같이, 본 실시예에 따른 반도체 장치의 미세 패턴 형성방법은 스핀 코팅 방식으로 제1스페이서막(130)을 형성함으로써, 포토레지스트 패턴(124) 및 피식각막(110)을 포함하는 구조물 표면을 따라 균일한 두께를 갖는 제1스페이서막(130)을 형성할 수 있다. 또한, 포토레지스트 패턴(124) 형성공정과 제1스페이서막(130) 형성공정이 동일한 트랙 장비 안에서 진행되므로 UPH 증가 및 트랙(또는 챔버)간 웨이퍼 이동에 따른 패턴 손상 및 손실을 방지할 수 있다. 또한, 제1스페이서막(130) 및 제1스페이서막(130)으로 형성되는 제1스페이서(132)의 두께 균일도를 확보할 수 있다.As described above, the method of forming a fine pattern of a semiconductor device according to this embodiment forms the first spacer film 130 using a spin coating method, thereby forming the surface of the structure including the photoresist pattern 124 and the etched film 110. The first spacer film 130 having a uniform thickness can be formed along . In addition, since the photoresist pattern 124 forming process and the first spacer film 130 forming process are performed in the same track equipment, pattern damage and loss due to increase in UPH and wafer movement between tracks (or chambers) can be prevented. Additionally, thickness uniformity of the first spacer film 130 and the first spacer 132 formed of the first spacer film 130 can be secured.

이를 통해, 제1스페이서(132)의 패턴 프로파일을 개선할 수 있고, 개선된 패턴 프로파일을 갖는 제1스페이서(132)를 통해 더블 스페이서 패터닝 기술을 활용하여 형성된 미세 패턴(114)의 품질을 향상시키고, 공정을 단순화시킬 수 있다. Through this, the pattern profile of the first spacer 132 can be improved, and the quality of the fine pattern 114 formed using the double spacer patterning technology through the first spacer 132 with the improved pattern profile is improved. , the process can be simplified.

구체적으로, 종래의 스페이서 패터닝 기술은 제1스페이서(132) 패턴의 프로파일 문제로 더블 스페이서 패터닝 기술에 적용시 패턴 균일도에 문제가 발생하였지만, 본 기술에 의하면 제1스페이서(132)가 곧은(straight) 모양으로 구현이 가능하고, 개선된 두께 균일도를 갖기 때문에 종래의 패턴 균일도 문제를 개선할 수 있다. 또한, 종래 더블 스페이서 패터닝 기술은 서브 하드마스크를 형성하여야 하지만, 본 기술은 포토레지스트 패턴(124)의 양측벽에 제1스페이서(132)를 형성하고, 제1스페이서(132)의 양측벽에 제2스페이서(140)를 형성하므로, 서브 하드마스크를 필요로하지 않아 공정을 단순화시킬 수 있고, 공정시간을 단축시킬 수 있다. Specifically, the conventional spacer patterning technology had a problem with pattern uniformity when applied to the double spacer patterning technology due to a profile problem of the first spacer 132 pattern, but according to the present technology, the first spacer 132 is straight. Because it can be implemented in any shape and has improved thickness uniformity, the problem of conventional pattern uniformity can be improved. In addition, the conventional double spacer patterning technology requires forming a sub-hard mask, but in this technology, the first spacer 132 is formed on both sides of the photoresist pattern 124, and the first spacer 132 is formed on both sides of the first spacer 132. Since two spacers 140 are formed, the process can be simplified and the process time can be shortened by not requiring a sub-hard mask.

이상 본 기술을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 기술은 상기 실시예에 한정되지 않고, 본 기술의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.Although the present technology has been described in detail with preferred embodiments above, the present technology is not limited to the above embodiments, and various modifications can be made by those skilled in the art within the scope of the technical idea of the present technology. do.

100 : 기판 110 : 피식각막
112, 114 : 미세 패턴 120 : 포토레지스트막
124 : 포토레지스트 패턴 130 : (제1)스페이서막
132 : (제1)스페이서 140 : 제2스페이서100: substrate 110: target cornea
112, 114: Fine pattern 120: Photoresist film
124: Photoresist pattern 130: (first) spacer film
132: (1st) spacer 140: 2nd spacer

Claims (13)

기판 상에 피식각막을 형성하는 단계; 상기 피식각막 상에 포토레지스트 패턴을 형성하는 단계; 상기 피식각막 및 상기 포토레지스트 패턴을 포함하는 구조물 표면을 따라 스핀 코팅으로 스페이서막을 형성하되, 상기 스페이서막은 하기 화학식 1로 나타내는 실란 화합물과 하기 화학식 2로 나타내는 실란 화합물을 가수 분해 축합시켜 얻어지는 폴리실록산계 화합물 및 상기 포토레지스트 패턴과 인터믹싱을 방지하는 용매가 혼합된 성막 조성물을 이용하여 형성하는 단계; 상기 스페이서막을 선택적으로 식각하여 상기 포토레지스트 패턴의 측벽에 스페이서를 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 및 상기 스페이서를 식각장벽으로 상기 피식각막을 식각하는 단계를 포함하되,
상기 용매는,
제1 용액 70 내지 99 중량% 및 제2 용액 1 내지 30 중량%를 포함하고,
상기 제1 용액은 탄소수 6 이하의 1가 알코올을 포함하고, 상기 제2 용액은 환상 에테르류, 다가 알코올의 알킬 에테르류, 다가 알코올의 알킬 에테르 아세테이트류, 에스테르류 및 물로 이루어진 그룹으로부터 선택되는 1종 이상을 포함하는 반도체 장치의 미세 패턴 형성방법
[화학식 1]

단, 상기 화학식 1에서 R, R1 및 R2는 각각 수소(H), 탄소수 1 내지 10의 알킬기(alkyl group), 알릴기(allyl group), 아릴기(aryl group) 및 비닐기(vinyl group)로 이루어진 그룹으로부터 선택된 어느 하나를 포함하고,
[화학식 2]
SiX4
상기 화학식 2에서 X는 히드록시기(hydroxyl group), 탄소수 1 내지 10의 알콕시기(alkoxy group), 아세테이트기(acetate group) 및 할로겐기(halogen group)로 이루어진 그룹에서 선택된 어느 하나를 포함한다. Forming a cornea to be eaten on a substrate; forming a photoresist pattern on the cornea; A spacer film is formed by spin coating along the surface of the structure including the etched film and the photoresist pattern, wherein the spacer film is a polysiloxane-based compound obtained by hydrolytic condensation of a silane compound represented by Formula 1 below and a silane compound represented by Formula 2 below. And forming using a film-forming composition mixed with the photoresist pattern and a solvent that prevents intermixing; forming spacers on sidewalls of the photoresist pattern by selectively etching the spacer film; removing the photoresist pattern; and etching the cornea using the spacer as an etch barrier,
The solvent is,
Comprising 70 to 99% by weight of the first solution and 1 to 30% by weight of the second solution,
The first solution contains a monohydric alcohol having 6 or less carbon atoms, and the second solution contains 1 selected from the group consisting of cyclic ethers, alkyl ethers of polyhydric alcohols, alkyl ether acetates of polyhydric alcohols, esters, and water. Method for forming fine patterns of semiconductor devices containing more than one species
[Formula 1]

However, in Formula 1, R, R 1 and R 2 are each hydrogen (H), an alkyl group having 1 to 10 carbon atoms, an allyl group, an aryl group and a vinyl group. ) and any one selected from the group consisting of,
[Formula 2]
SiX 4
In the above formula (2), 제1항에 있어서,
상기 스페이서막을 형성하는 단계 이전에,
상기 포토레지스트 패턴의 표면에 대한 표면처리를 진행하는 단계를 더 포함하고, 상기 표면처리는 아미노실란(Aminosilane) 계열의 물질을 사용하여 진행하는 반도체 장치의 미세 패턴 형성방법. According to paragraph 1,
Before forming the spacer film,
A method of forming a fine pattern for a semiconductor device, further comprising performing surface treatment on the surface of the photoresist pattern, wherein the surface treatment is performed using an aminosilane-based material. 제1항에 있어서,
상기 스페이서막을 형성하는 단계 이전에,
상기 스페이서막 내 상기 인터믹싱을 방지하는 용매를 제거하여 상기 스페이서막을 경화시키는 베이크를 진행하는 단계를 더 포함하고,
상기 베이크는 100℃ 내지 300℃ 범위의 온도에서 진행되며, 상기 베이크를 진행하는 단계에서 상기 포토레지스트 패턴과 상기 스페이서막 사이에 물리적 및 화학적 반응이 발생하지 않는 반도체 장치의 미세 패턴 형성방법. According to paragraph 1,
Before forming the spacer film,
Further comprising the step of performing a bake to cure the spacer film by removing the solvent that prevents the intermixing in the spacer film,
The baking is performed at a temperature ranging from 100°C to 300°C, and a method of forming a fine pattern of a semiconductor device in which no physical or chemical reaction occurs between the photoresist pattern and the spacer film during the baking step. 제1항에 있어서,
상기 성막 조성물은 계면 활성제를 더 포함하고, 상기 계면 활성제는 상기 폴리실록산계 화합물 100중량부에 대해 0.1중량부 내지 5중량부 범위로 상기 성막 조성물에 첨가되는 반도체 장치의 미세 패턴 형성방법. According to paragraph 1,
The film-forming composition further includes a surfactant, and the surfactant is added to the film-forming composition in the range of 0.1 parts by weight to 5 parts by weight based on 100 parts by weight of the polysiloxane-based compound. 제1항에 있어서,
상기 성막 조성물에서 상기 폴리실록산계 화합물은 0.01중량% 내지 20중량% 범위의 비율을 갖고, 상기 용매는 80중량% 내지 99.99중량% 범위의 비율을 갖는 반도체 장치의 미세 패턴 형성방법.According to paragraph 1,
In the film forming composition, the polysiloxane-based compound has a proportion in the range of 0.01% by weight to 20% by weight, and the solvent has a proportion in the range of 80% by weight to 99.99% by weight. 삭제delete 삭제delete 제1항에 있어서,
상기 제1용액은 이소프로판올, 1-부탄올, 2-부탄올, 2-메틸-2-프로판올, 3-메틸-2-펜탄올 및 4-메틸-2-펜탄올로 이루어진 그룹으로부터 선택된 어느 하나 또는 2종 이상이 혼합된 것을 포함하는 반도체 장치의 미세 패턴 형성방법.According to paragraph 1,
The first solution is any one or two selected from the group consisting of isopropanol, 1-butanol, 2-butanol, 2-methyl-2-propanol, 3-methyl-2-pentanol, and 4-methyl-2-pentanol. A method of forming a fine pattern for a semiconductor device including a mixture of the above. 삭제delete 삭제delete 제1항에 있어서,
상기 스페이서막을 형성하는 단계는,
제1회전속도로 제1시간동안 제1코팅을 진행하는 단계; 및
상기 제1회전속도보다 빠른 제2회전속도로 상기 제1시간보다 긴 제2시간동안 제2코팅을 진행하는 단계
를 포함하는 반도체 장치의 미세 패턴 형성방법. According to paragraph 1,
The step of forming the spacer film is,
Performing the first coating at a first rotation speed for a first time; and
Performing the second coating at a second rotation speed faster than the first rotation speed for a second time longer than the first time.
A method of forming a fine pattern of a semiconductor device comprising a. 제11항에 있어서,
상기 제1회전속도는 분당 회전수가 300rpm 내지 800rpm이고, 상기 제2회전속도는 분당 회전수가 1000rpm 내지 2000rpm인 반도체 장치의 미세 패턴 형성방법.According to clause 11,
The first rotation speed is 300 rpm to 800 rpm per minute, and the second rotation speed is 1000 rpm to 2000 rpm per minute. 제11항에 있어서,
상기 제1시간은 10초 내지 20초이고, 상기 제2시간은 40초 내지 50초인 반도체 장치의 미세 패턴 형성방법.According to clause 11,
The first time is 10 to 20 seconds, and the second time is 40 to 50 seconds.
KR1020210050844A 2021-04-20 2021-04-20 Method of forming fine patterns of semiconductor device Active KR102668700B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210050844A KR102668700B1 (en) 2021-04-20 2021-04-20 Method of forming fine patterns of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210050844A KR102668700B1 (en) 2021-04-20 2021-04-20 Method of forming fine patterns of semiconductor device

Publications (2)

Publication Number Publication Date
KR20220144490A KR20220144490A (en) 2022-10-27
KR102668700B1 true KR102668700B1 (en) 2024-05-23

Family

ID=83810236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210050844A Active KR102668700B1 (en) 2021-04-20 2021-04-20 Method of forming fine patterns of semiconductor device

Country Status (1)

Country Link
KR (1) KR102668700B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012063653A (en) 2010-09-17 2012-03-29 Shin Etsu Chem Co Ltd Resist underlayer film material, resist underlayer film forming method and pattern forming method
KR101834253B1 (en) 2010-12-03 2018-03-06 삼성전자주식회사 Method for manufacturing semicinductor device using DPT process controlling intermixing between films and semicinductor device manufactured by the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855845B1 (en) * 2006-09-12 2008-09-01 주식회사 하이닉스반도체 Method for Forming Fine Patterns of Semiconductor Devices
JP5698923B2 (en) * 2009-06-26 2015-04-08 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． Self-aligned spacer multiple patterning method
CN103168274B (en) * 2010-10-21 2016-07-06 日产化学工业株式会社 EUV lithography resistant upper layer film formation compositions
TWI510854B (en) * 2011-12-31 2015-12-01 羅門哈斯電子材料有限公司 Photoresist pattern trimming methods
US9448483B2 (en) * 2014-07-31 2016-09-20 Dow Global Technologies Llc Pattern shrink methods
US10684549B2 (en) * 2016-12-31 2020-06-16 Rohm And Haas Electronic Materials Llc Pattern-formation methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012063653A (en) 2010-09-17 2012-03-29 Shin Etsu Chem Co Ltd Resist underlayer film material, resist underlayer film forming method and pattern forming method
KR101834253B1 (en) 2010-12-03 2018-03-06 삼성전자주식회사 Method for manufacturing semicinductor device using DPT process controlling intermixing between films and semicinductor device manufactured by the same

Also Published As

Publication number Publication date
KR20220144490A (en) 2022-10-27

Similar Documents

Publication Publication Date Title
TWI416262B (en) A silicon film-forming composition, a silicon-containing film, and a pattern-forming method
CN101872126B (en) wet soluble lithography
US7629260B2 (en) Organosilane hardmask compositions and methods of producing semiconductor devices using the same
CN102439523B (en) Method and materials for double patterning
TWI531865B (en) A multilayer photoresist process pattern forming method and an inorganic film forming composition for a multilayer photoresist process
WO2009096371A1 (en) Fine pattern mask, method for producing the same, and method for forming fine pattern using the mask
TW201110196A (en) Methods of forming electronic devices
WO2007026652A1 (en) Film-forming composition, method for pattern formation, and three-dimensional mold
JP5825177B2 (en) Inorganic film forming composition for multilayer resist process and pattern forming method
US8053172B2 (en) Photoresists and methods for optical proximity correction
US8906598B2 (en) Pattern forming method, method for manufacturing semiconductor device, and material for forming coating layer of resist pattern
KR20150091265A (en) A thin film transistor substrate having a passivation film, and a method of manufacturing the same
US8916329B2 (en) Hardmask composition and associated methods
KR100760522B1 (en) Hard mask composition for resist underlayer film and manufacturing method of semiconductor integrated circuit device using same
US20250011507A1 (en) Polycyclic aromatic hydrocarbon photocurable resin composition
TW202022500A (en) Photoresist composition and method of forming photoresist pattern
JP4957241B2 (en) Resist pattern reducing material and fine resist pattern forming method
US8449293B2 (en) Substrate treatment to reduce pattern roughness
KR950004908B1 (en) Photoresist composition and pattern formation method using the same
TWI876037B (en) Multiple patterning with organometallic photopatternable layers with intermediate freeze steps
KR102668700B1 (en) Method of forming fine patterns of semiconductor device
JP2017097240A (en) Material for forming silicon-containing film and pattern formation method
CN111607089B (en) Functional polyhydrosilsesquioxane resin compositions, methods of producing the same, and uses thereof
EP0274757A2 (en) Bilayer lithographic process
CN115206780A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20210420

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230427

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20231013

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240308

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240520

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240521

End annual number: 3

Start annual number: 1

PG1601 Publication of registration