[go: up one dir, main page]

KR102664394B1 - 이차원 물질을 포함하는 초격자 구조 및 이를 구비한 소자 - Google Patents

이차원 물질을 포함하는 초격자 구조 및 이를 구비한 소자 Download PDF

Info

Publication number
KR102664394B1
KR102664394B1 KR1020190064875A KR20190064875A KR102664394B1 KR 102664394 B1 KR102664394 B1 KR 102664394B1 KR 1020190064875 A KR1020190064875 A KR 1020190064875A KR 20190064875 A KR20190064875 A KR 20190064875A KR 102664394 B1 KR102664394 B1 KR 102664394B1
Authority
KR
South Korea
Prior art keywords
dimensional
lateral
superlattice structure
materials
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190064875A
Other languages
English (en)
Other versions
KR20190137721A (ko
Inventor
이민현
박지웅
사이엔 사이
허진성
신현진
Original Assignee
삼성전자주식회사
더 유니버서티 오브 시카고
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 더 유니버서티 오브 시카고 filed Critical 삼성전자주식회사
Publication of KR20190137721A publication Critical patent/KR20190137721A/ko
Application granted granted Critical
Publication of KR102664394B1 publication Critical patent/KR102664394B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H01L31/035236—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8181—Structures having no potential periodicity in the vertical direction, e.g. lateral superlattices or lateral surface superlattices [LSS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/146—Superlattices; Multiple quantum well structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02485—Other chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H01L31/0224—
    • H01L31/0725—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/751—Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/07—Manufacture or treatment characterised by using material-based technologies using Group II-VI technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H10F10/161—Photovoltaic cells having only PN heterojunction potential barriers comprising multiple PN heterojunctions, e.g. tandem cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)

Abstract

이차원 물질을 포함하는 초격자 구조 및 이를 구비한 소자에 관해 개시되어 있다. 개시된 초격자 구조는 측방향으로 접합된 서로 다른 적어도 두 개의 이차원 물질을 포함할 수 있고, 상기 적어도 두 개의 이차원 물질의 계면 영역은 스트레인드(strained)될 수 있다. 상기 초격자 구조는 상기 스트레인드 계면 영역에 의해 조정된 밴드갭(bandgap)을 가질 수 있다. 상기 적어도 두 개의 이차원 물질은 제1 및 제2 이차원 물질을 포함할 수 있고, 상기 제1 이차원 물질은 그의 고유 상태에서 제1 밴드갭을 가질 수 있고, 상기 제2 이차원 물질은 그의 고유 상태에서 제2 밴드갭을 가질 수 있으며, 상기 제1 및 제2 이차원 물질의 계면 영역 및 이에 인접한 영역은 상기 제1 밴드갭과 상기 제2 밴드갭 사이의 제3 밴드갭을 가질 수 있다.

Description

이차원 물질을 포함하는 초격자 구조 및 이를 구비한 소자{Superlattice structure including two-dimensional material and device including the superlattice structure}
개시된 실시예들은 이차원 물질을 포함하는 초격자 구조 및 이를 구비한 소자에 관한 것이다.
이차원 물질(two-dimensional material)(2D material)은 원자들이 소정의 결정 구조를 이루고 있는 단층(single-layer) 또는 반층(half-layer)의 고체로, 대표적인 이차원 물질로 그래핀(graphene)이 있다. 그래핀에 대한 연구를 시작으로 반도체 또는 절연체 특성을 갖는 다양한 이차원 물질에 대한 연구 및 개발이 이루어지고 있다. 이러한 이차원 물질들은 기존 소자의 한계를 극복할 수 있는 차세대 소재로 주목받고 있다.
최근에는 서로 다른 이차원 물질을 적층(stack) 하는 기술로 연구 영역이 확장되고 있다. 이종의 이차원 물질들을 적층한 수직형 헤테로구조(vertical heterostructure)는 layer-by-layer 전사(transfer) 공정이나 CVD(chemical vapor deposition) 공정으로 비교적 용이하게 형성할 수 있기 때문에, 이에 대해 많은 연구가 이루어지고 있다. 그러나 이차원 물질들을 수평 방향으로 접합한 측방 헤테로구조(lateral heterostructure)는 제조가 어렵고, 관련하여 다양한 기술적 문제가 존재한다.
우수한 성능을 갖고 물성 제어가 용이한 측방 이차원 초격자 구조(lateral 2D superlattice structure)를 제공한다.
적어도 두 개의 이차원 물질(2D material)을 측방향으로 접합한 측방 이차원 초격자 구조를 제공한다.
스트레인(strain)에 의해 조정된 밴드갭(bandgap)을 갖는 측방 이차원 초격자 구조를 제공한다.
상기한 측방 이차원 초격자 구조를 포함하는 소자를 제공한다.
일 측면(aspect)에 따르면, 측방향으로 접합된 서로 다른 적어도 두 개의 이차원 물질(2D material)을 포함하고, 상기 적어도 두 개의 이차원 물질의 계면 영역은 스트레인드(strained)되고, 상기 스트레인드 계면 영역에 의해 조정된 밴드갭(bandgap)을 갖는, 측방 이차원 초격자 구조(lateral 2D superlattice structure)가 제공된다.
상기 적어도 두 개의 이차원 물질은 제1 및 제2 이차원 물질을 포함할 수 있고, 상기 제1 이차원 물질은 그의 고유 상태에서 제1 밴드갭을 가질 수 있고, 상기 제2 이차원 물질은 그의 고유 상태에서 제2 밴드갭을 가질 수 있으며, 상기 제1 및 제2 이차원 물질의 계면 영역 및 이에 인접한 영역은 상기 제1 밴드갭과 상기 제2 밴드갭 사이의 제3 밴드갭을 가질 수 있다.
상기 계면 영역은 전위(dislocation)를 포함하지 않거나 약 1% 이내로 포함할 수 있다.
상기 계면 영역은 약 10% 이내의 격자 불일치(lattice mismatch)를 갖는 이차원 물질들로 구성될 수 있고, 상기 격자 불일치로 인해 약 10% 이내의 스트레인(strain)을 가질 수 있다.
상기 계면 영역은 상기 적어도 두 개의 이차원 물질 중 어느 하나에 대하여 약 30% 이하의 밴드갭 변화율을 가질 수 있다.
상기 적어도 두 개의 이차원 물질은 서로 다른 TMDC(transition metal dichalcogenide) 물질을 포함할 수 있다.
상기 적어도 두 개의 이차원 물질 중 적어도 하나는 Mo, W, Nb, V, Ta, Ti, Zr, Hf, Tc, Re, Cu, Ga, In, Sn, Ge, Pb 중 하나의 금속 원소와 S, Se, Te 중 하나의 칼코겐 원소를 포함할 수 있다.
상기 측방 이차원 초격자 구조는 두 종류의 이차원 물질이 교대로 반복 배치된 구조를 갖거나, 세 종류의 이차원 물질이 주기적으로 배치된 구조를 가질 수 있다.
상기 측방 이차원 초격자 구조는 두 종류 이상의 이차원 물질이 동일한 폭 및/또는 동일한 비율을 갖도록 배치될 수 있다.
상기 측방 이차원 초격자 구조는 두 종류 이상의 이차원 물질이 위치에 따라 다른 폭 및/또는 다른 비율을 갖도록 배치될 수 있다.
상기 측방 이차원 초격자 구조는 제1 및 제2 이차원 물질이 제1 비율로 접합된 제1 영역; 및 상기 제1 및 제2 이차원 물질이 상기 제1 비율과 다른 제2 비율로 접합된 제2 영역;을 포함할 수 있고, 상기 제1 영역은 제1 조정 밴드갭을 가질 수 있고, 상기 제2 영역은 상기 제1 조정 밴드갭과 다른 제2 조정 밴드갭을 가질 수 있다.
상기 측방 이차원 초격자 구조를 구성하는 상기 적어도 두 개의 이차원 물질 각각의 폭은 약 1000 nm 이하일 수 있다.
상기 측방 이차원 초격자 구조는, 위에서 볼 때, 삼각형 또는 사각형 모양을 가질 수 있다.
상기 측방 이차원 초격자 구조는 P-N, P-N-P, N-P-N, P+-P-P+ 및 N+-N-N+ 접합 구조 중 적어도 하나를 포함할 수 있다.
상기 측방 이차원 초격자 구조는 밴드갭이 서로 다른 복수의 영역을 포함할 수 있다.
다른 측면에 따르면, 전술한 측방 이차원 초격자 구조; 및 상기 측방 이차원 초격자 구조에 연결된 적어도 하나의 전극 부재;를 포함하는 이차원 물질 함유 소자(2D material-containing device)가 제공된다.
상기 이차원 물질 함유 소자는 전자 소자일 수 있다.
상기 이차원 물질 함유 소자는 광학 소자일 수 있다.
상기 이차원 물질 함유 소자는 다이오드 타입 소자 및 트랜지스터 타입 소자 중 적어도 하나를 포함할 수 있다.
상기 이차원 물질 함유 소자는 상기 측방 이차원 초격자 구조의 제1 영역에 연결된 제1 전극요소; 상기 측방 이차원 초격자 구조의 제2 영역에 연결된 제2 전극요소; 및 상기 측방 이차원 초격자 구조와 상기 제2 전극요소 사이에 이들을 연결하는 연결요소;를 포함할 수 있다.
상기 측방 이차원 초격자 구조는 교대로 배치된 복수의 제1 및 제2 이차원 물질 영역을 포함할 수 있고, 상기 이차원 물질 함유 소자는 상기 복수의 제1 이차원 물질 영역에 연결된 제1 전극 구조체; 및 상기 복수의 제2 이차원 물질 영역에 연결된 제2 전극 구조체;를 포함할 수 있다.
상기 측방 이차원 초격자 구조는 N-채널 영역 및 P-채널 영역을 포함할 수 있고, 상기 이차원 물질 함유 소자는 상기 N-채널 영역 상에 배치된 제1 게이트 구조; 및 상기 P-채널 영역 상에 배치된 제2 게이트 구조;를 더 포함할 수 있다.
우수한 성능을 갖고 물성 제어가 용이한 측방 이차원 초격자 구조(lateral 2D superlattice structure)를 구현할 수 있다. 적어도 두 개의 이차원 물질(2D material)을 측방향으로 접합한 측방 이차원 초격자 구조를 구현할 수 있다. 스트레인(strain)에 의해 조정된 밴드갭(bandgap)을 갖는 측방 이차원 초격자 구조를 구현할 수 있다. 상기한 측방 이차원 초격자 구조를 적용하여 우수한 성능을 갖는 다양한 소자(전자 소자/광학 소자)를 구현할 수 있다.
도 1은 일 실시예에 따른 측방 이차원 초격자 구조(lateral 2D superlattice structure)의 제조과정을 보여주는 사시도이다.
도 2는 일 실시예에 따른 것으로, 코히런트 에피택시(coherent epitaxy)를 설명하기 위한 개념도이다.
도 3은 비교예에 따른 것으로, 인코히런트 에피택시(incoherent epitaxy)를 설명하기 위한 개념도이다.
도 4는 실시예에 따라 형성된 초격자 구조의 헤테로계면 및 그 주변 영역의 ADF-STEM(annular dark-field scanning transmission electron microscope) 이미지를 보여준다.
도 5는 실시예에 따라 형성된 초격자 구조의 헤테로계면 근방의 넓은 영역으로부터 획득한 ADF-STEM 이미지의 인버스(inverse) FFT(fast Fourier transform) 데이터이다.
도 6은 실시예에 따라 형성된 초격자 구조로부터 얻어진 SAED(selective-area electron diffraction) 패턴을 보여준다.
도 7은 도 6의 일부 회절 스팟들을 확대하여 보여주는 것으로, 실시예에 따른 코히런트 헤테로구조에 대한 결과를 보여주는 도면이다.
도 8은 비교예에 따른 인코히런트 헤테로구조에 대한 회절 스팟들을 보여주는 도면이다.
도 9는 실시예들에 따라 형성된 측방 이차원 초격자 구조들을 보여주는 SEM(scanning electron microscope) 이미지이다.
도 10은 실시예들에 따른 것으로, 서로 다른 물질 비율을 갖는 초격자 구조들을 설명하기 위한 그래프이다.
도 11은 도 10의 Ⅰ 내지 Ⅴ의 초격자 구조에 대한 위색(false-color) SEM 이미지를 보여준다.
도 12는 도 11의 Ⅰ 내지 Ⅴ의 초격자 구조의 WS2에 대한 정규화된 PL 스펙트라(normalized photoluminescence spectra)를 보여주는 그래프이다.
도 13은 실시예에 따른 WS2/WSe2 초격자 구조의 대표적인 PL 스펙트럼을 보여주는 그래프이다.
도 14는 서로 다른 물질 비율(폭 비율)을 갖는 WS2/WSe2 초격자 구조들에 대한 ΔWS2와 ΔWSe2의 관계를 보여주는 그래프이다.
도 15의 (A)는 narrow WS2 stripe이 WSe2 내에 임베드(embed)된 경우를 보여주는 SEM 이미지이고, (B)는 (A)의 헤테로구조에 대한 PL 이미지이다.
도 16의 (A) 및 (B)는 WS2/WSe2 초격자 구조들에 대한 PL 이미지이고, (C)는 intrinsic monolyaer WS2에 대한 PL 이미지이다.
도 17은 비교예에 따른 헤테로구조의 PL 스펙트럼을 보여주는 그래프이다.
도 18은 비교예에 따른 헤테로구조의 PL 스펙트럼을 보여주는 그래프이다.
도 19 내지 도 23은 실시예들에 따른 측방 이차원 초격자 구조를 보여주는 평면도이다.
도 24 내지 도 26은 다른 실시예들에 따른 측방 이차원 초격자 구조를 보여주는 평면도이다.
도 27a 및 도 27b는 일 실시예에 따른 이차원 물질 함유 소자(2D material-containing device)를 보여주는 단면도 및 평면도이다.
도 28a 및 도 28b는 다른 실시예에 따른 이차원 물질 함유 소자를 보여주는 단면도 및 평면도이다.
도 29는 다른 실시예에 따른 이차원 물질 함유 소자를 보여주는 단면도이다.
이하, 실시예들에 따른 이차원 물질을 포함하는 초격자 구조 및 이를 구비한 소자를 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면에 도시된 층이나 영역들의 폭 및 두께는 명세서의 명확성 및 설명의 편의성을 위해 다소 과장되어 있을 수 있다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 1은 일 실시예에 따른 측방 이차원 초격자 구조(lateral 2D superlattice structure)의 제조과정을 보여주는 사시도이다.
도 1을 참조하면, 기판(100) 상에 제1 이차원 물질(2D material)(10)을 형성하고, 제1 이차원 물질(10)의 측면에 접합된 제2 이차원 물질(20)을 형성할 수 있다. 이러한 과정을 반복하여, 측방 이차원 초격자 구조(200)를 얻을 수 있다. 측방 이차원 초격자 구조(200)는 코히런트 헤테로구조(coherent heterostructure)일 수 있고, 원자적으로 얇은(atomically thin) 이차원 박막일 수 있다. 초격자 구조는 두 개 이상의 물질들의 층이 주기적으로 배열된 구조이다. 코히런트 헤테로구조(coherent heterostructure)는 코히런트 헤테로계면(coherent heterointerface)을 가질 수 있다. 코히런트 헤테로계면(coherent heterointerface)은 점결함(point defect)이나 선결함(전위)(dislocation)이 없거나 거의 없이 두 물질의 구성 원자들이 매치(match)/결합(bond)된 경우를 의미한다. 이와 비교되는 개념으로, 인코히런트 헤테로계면(incoherent heterointerface) 또는 인코히런트 헤테로구조(incoherent heterostructure)는 전위(dislocation)의 형성으로 인해 두 물질의 계면에서 상호 원자적인 간섭성이 없는 경우이다. 본 실시예에서는 서로 다른 적어도 두 개의 이차원 물질(2D material)이 측방향으로 접합되면서 코히런트 헤테로구조(coherent heterostructure)를 형성함으로써, 적어도 두 개의 이차원 물질의 계면 영역은 스트레인드(strained)될 수 있고, 상기 스트레인드 계면 영역에 의해 조정된 밴드갭(bandgap)을 가질 수 있다.
제1 및 제2 이차원 물질(10, 20)은, 예컨대, 서로 다른 TMDC(transition metal dichalcogenide)일 수 있다. 이 경우, 제1 및 제2 이차원 물질(10, 20) 중 적어도 하나는 Mo, W, Nb, V, Ta, Ti, Zr, Hf, Tc, Re 중 하나의 전이금속과 S, Se, Te 중 하나의 칼코겐(chalcogen) 원소를 포함할 수 있다. 상기 TMDC 물질은, 예컨대, MX2 로 표현될 수 있고, 여기서, M은 전이금속이고, X는 칼코겐 원소이다. 상기 M은 Mo, W, Nb, V, Ta, Ti, Zr, Hf, Tc, Re 등일 수 있고, 상기 X는 S, Se, Te 일 수 있다. 상기 TMDC 물질은, 예컨대, MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, ZrS2, ZrSe2, HfS2, HfSe2, NbSe2, ReSe2 등일 수 있다. 그러나, 제1 및 제2 이차원 물질(10, 20)은 TMDC가 아닌 다른 이차원 물질일 수도 있다. 예컨대, 제1 및 제2 이차원 물질(10, 20)은 비전이금속(non-transition metal)을 포함하는 칼코게나이드 물질일 수도 있다. 상기 비전이금속은, 예컨대, Ga, In, Sn, Ge, Pb 등일 수 있다. 즉, Ga, In, Sn, Ge, Pb 등의 비전이금속과 S, Se, Te와 같은 칼코겐 원소의 화합물이 제1 및 제2 이차원 물질(10, 20)로 사용될 수 있다. 상기 비전이금속을 포함하는 칼코게나이드 물질은, 예컨대, SnSe2, GaS, GaSe, GaTe, GeSe, In2Se3, InSnS2 등일 수 있다. 따라서, 제1 및 제2 이차원 물질(10, 20) 중 적어도 하나는 Mo, W, Nb, V, Ta, Ti, Zr, Hf, Tc, Re, Cu, Ga, In, Sn, Ge, Pb 중 하나의 금속 원소와 S, Se, Te 중 하나의 칼코겐 원소를 포함한다고 할 수 있다. 그러나, 여기서 제시한 물질(원소)들은 예시적인 것이고, 그 밖에 다른 물질(원소)들이 적용될 수도 있다.
측방 이차원 초격자 구조(200)는 조절된(modulated) CVD(chemical vapor deposition) 공정으로 형성될 수 있다. 상기 조절된(modulated) CVD 공정은 조절된 MOCVD(metal-organic CVD) 공정일 수 있다. 이 경우, 제1 및 제2 이차원 물질(10, 20) 각각의 소오스 물질(전구체 물질)을 반응 챔버 내에 교대로 주입하되, 그 농도 및 주입 시간을 독립적으로 정교하게 제어할 수 있다. 예컨대, 소정의 금속 전구체 물질을 일정하게 반응 챔버 내에 주입하면서, 제1 이차원 물질(10)을 위한 제1 칼코겐 전구체와 제2 이차원 물질(20)을 위한 제2 칼코겐 전구체를 교대로 주입할 수 있다. 이때, 상기 제1 칼코겐 전구체의 주입 시간 및 상기 제2 칼코겐 전구체의 주입 시간을 제어할 수 있다. 제1 이차원 물질(10)이 WS2이고, 제2 이차원 물질(20)이 WSe2인 경우, WS2 및 WSe2는 각각의 성장 시간(반응 시간)에 비례하여 성장하되, 동일한 성장 시간(반응 시간)에 대하여 WS2가 WSe2보다 약 2배 정도 빠르게 성장할 수 있다. 또한, 전구체의 유량, 캐리어 가스의 주입량, 반응 온도, 압력 등을 제어할 수 있다. 예를 들어, 측방 이차원 초격자 구조(200)의 합성 과정에서, 성장 환경(growth environment)은 특정 TMDC 조성과 상관없이 일정하게 유지될 수 있다. 제1 이차원 물질(10)을 제1 TMDC로, 제2 이차원 물질(20)을 상기 제1 TMDC와 다른 제2 TMDC로 형성하는 경우, 상기 제1 및 제2 TMDC를 각각 형성하는 동안에, 칼코겐 전구체들의 차이를 제외하면, 온도, 압력, 전체적 유량(overall flow rate) 등은 일정하게 유지될 수 있다. 일 실시예에 따르면, 제1 및 제2 이차원 물질(10, 20) 각각은 열역학적 평형(thermodynamic equilibrium)에 가까운 비교적 느린 성장 속도(growth rate)로 성장될 수 있다. 예컨대, 성장 속도는 약 20 nm/min 내지 60 nm/min 정도일 수 있다. 이를 통해서 형성되는 제1 및 제2 이차원 물질(10, 20)의 계면은 대체로 안정적인 W-zigzag edge를 갖는 straight heterointerface를 가질 수 있다. 공정 조건의 최적화 및 정교한 제어를 통해서, 각각의 제1 이차원 물질(10)의 치수(폭) 및 각각의 제2 이차원 물질(20)의 치수(폭)를 제어할 수 있고, 이들 사이에 전위 발생을 방지 또는 억제(최소화)할 수 있다.
도 2는 일 실시예에 따른 것으로, 코히런트 에피택시(coherent epitaxy)를 설명하기 위한 개념도(평면도)이다.
도 2를 참조하면, 코히런트 에피택시의 개념을 보여준다. 제1 이차원 물질(1A)과 제2 이차원 물질(2A)이 코히런트 헤테로계면(coherent heterointerface)을 형성하도록 접합될 수 있다. 이를 통해, 예컨대, 코히런트 단일층(monolayer) TMDC 초격자 구조가 형성될 수 있다. 상기 코히런트 단일층 TMDC 초격자 구조는 전체적으로 결정 구조를 가질 수 있다. 제1 이차원 물질(1A)과 제2 이차원 물질(2A)의 계면 영역은 전위(dislocation)를 포함하지 않거나 약 1% 이내로 포함할 수 있다. 여기서, %는 atomic % 일 수 있다. 계면 영역의 원자들 중에서 약 1% 이내로 전위가 존재하거나, 실질적으로 존재하지 않을 수 있다. 또한, 상기 계면 영역은 점결함이나 그 밖에 결함이 없거나 거의 없을 수 있다. 이와 같이, 코히런트 헤테로계면을 형성함으로써, 제1 및 제2 이차원 물질(1A, 2A)의 계면 영역 및 그 주변의 제1 및 제2 이차원 물질(1A, 2A) 영역은 스트레인드(strained)되고, 그로 인해 조정된 밴드갭(bandgap)을 가질 수 있다. 제1 이차원 물질(1A)의 고유 상태(intrinsic state)와 제2 이차원 물질(2A)의 고유 상태에서, 이들의 격자 불일치(lattice mismatch)는 약 10% 이내 또는 약 5% 이내일 수 있다. 이들이 코히런트하게 결합됨으로써, 이들의 계면 영역에서 격자 불일치로 인해 약 10% 이내 또는 약 5% 이내의 스트레인(strain)이 유발될 수 있다. 제1 이차원 물질(1A)이 그의 고유 상태에서 제1 밴드갭을 갖고, 제2 이차원 물질(2A)이 그의 고유 상태에서 제2 밴드갭을 갖는 경우, 이들의 계면 영역 및 이에 인접한 영역은 상기 제1 밴드갭과 상기 제2 밴드갭 사이의 제3 밴드갭을 가질 수 있다. 상기 계면 영역은 두 개의 이차원 물질(1A, 2A) 중 어느 하나에 대하여 약 30% 이하의 밴드갭 변화율을 가질 수 있다. 도 2에서 a//는 헤테로계면에 평행한 방향으로의 격자 상수를 나타내고, a⊥는 헤테로계면에 수직한 방향으로의 격자 상수를 나타낸다.
도 3은 비교예에 따른 것으로, 인코히런트 에피택시(incoherent epitaxy)를 설명하기 위한 개념도(평면도)이다.
도 3을 참조하면, 인코히런트 에피택시의 개념을 보여준다. 제1 이차원 물질(1B)과 제2 이차원 물질(2B)이 인코히런트 헤테로계면(incoherent heterointerface)을 형성할 수 있다. 이종의 이차원 물질(1B, 2B)의 격자 불일치로 인하여, 이들의 계면에서는 점결함 및 선결함(전위)이 형성되어 스트레인(strain)이 실질적으로 유발되지 않는다. 또한, 제1 이차원 물질(1B)은 그의 고유의 밴드갭에서 나오는 광학적 특성을 나타내고, 제2 이차원 물질(2B)은 그의 고유의 밴드갭에서 나오는 광학적 특성을 나타낸다. 이들의 계면 영역에서는 두 물질(1B, 2B)의 광학적 특성이 겹쳐서 나타난다. 다시 말해, 각각의 이차원 물질(1B, 2B) 영역에서 독립적인 물리적 물성이 나타나고, 계면 영역에서는 오버랩된(overlapped) 물성이 나타난다. 따라서, 이 경우, 밴드갭 튜닝(tuning) 효과를 얻을 수 없다. 도 3에서 a1 및 a2는 각각 제1 이차원 물질(1B) 및 제2 이차원 물질(2B)의 헤테로계면에 평행한 방향으로의 격자 상수를 나타낸다.
도 4는 실시예에 따라 형성된 초격자 구조의 헤테로계면(파선:dashed line) 및 그 주변 영역의 ADF-STEM(annular dark-field scanning transmission electron microscope) 이미지를 보여준다. 본 실시예의 초격자 구조는 WS2/WSe2 접합 구조를 갖는다.
도 4를 참조하면, 실시예에 따른 초격자 구조는 전체 영역에서 격자 코히어런스(coherence)를 유지할 수 있고, 미스핏(misfit) 전위를 실질적으로 포함하지 않을 수 있다. 도 4의 화살표는 에피택시 방향을 나타내고, 이는 도 5 내지 도 8에서 동일하다.
도 5는 실시예에 따라 형성된 초격자 구조의 헤테로계면 근방의 넓은 영역으로부터 획득한 ADF-STEM 이미지의 인버스(inverse) FFT(fast Fourier transform) 데이터이다. 도 5의 좌측 상단의 삽입도면은 FFT의 스팟들(spots)을 보여주고, 이 중에서 동그라미 처리된(circled) 스팟들에 기반하여 데이터를 획득하였다.
도 5를 참조하면, 넓은 영역에 걸쳐 헤테로계면 근방에서 misfit dislocation 없이 원자들이 연속적인 라인들을 형성하는 것을 확인할 수 있다.
도 6은 실시예에 따라 형성된 초격자 구조로부터 얻어진 SAED(selective-area electron diffraction) 패턴을 보여준다. 본 데이터는 280 nm의 지름을 갖는 영역으로부터 얻어진 것이다.
도 6을 참조하면, 샤프(sharp)하고 등방성(isotropic)의 회절 스팟들을 갖는 유사 단결정(single-crystal-like) 패턴이 나타나는 것을 알 수 있다.
도 7은 도 6의 일부 회절 스팟들을 확대하여 보여주는 것으로, 실시예에 따른 코히런트 헤테로구조에 대한 결과이다. 도 7은 도 6의 동그라미(circles) 및 사각형(squares) 영역의 스팟들을 확대하여 보여준다.
도 7을 참조하면, 헤테로계면에 평행한 방향에 대응하는 회절 데이터(동그라미 영역내)는 분리됨이 없이 단일 회절 스팟을 보여준다. 이는 헤테로계면에 평행한 방향으로 완전한 격자 매칭이 되었다는 것을 의미한다. 즉, δ// = 0 일 수 있다. 헤테로계면에 수직한 방향에 대응하는 회절 데이터(사각형 영역내)는 유사한 격자 상수(similar lattice constants)를 보여준다. 비록 두 개의 스팟, 즉, 각각 WS2 및 WSe2로부터 유발된 스팟이 관찰되지만, 미스매치(mismatch) δ⊥ = 1.2%로 매우 작았다. 이는 약 4% 정도인 두 물질간 격자 불일치에 비교하면 매우 작은 값이다.
도 8은 비교예에 따른 인코히런트 헤테로구조에 대한 회절 스팟들을 보여준다. 도 8의 측정 조건은 도 7의 그것과 동일하다. 도 8의 결과는 인코히런트 WS2/WSe2 헤테로구조에 대한 것이다.
도 8을 참조하면, 헤테로계면에 평행한 방향 및 수직한 방향으로 4% 정도의 격자 불일치가 발견되었다.
도 9는 실시예들에 따라 형성된 측방 이차원 초격자 구조들을 보여주는 SEM(scanning electron microscope) 이미지이다.
도 9를 참조하면, 단일층(monolayer) WS2/WSe2 초격자 구조를 보여준다. 여기서, 상대적으로 어두운 영역이 WS2 이고, 상대적으로 밝은 영역이 WSe2 이다. 형성 조건에 따라서, 각각의 이차원 물질 영역들의 폭이 제어될 수 있다. 초격자 구조를 구성하는 이차원 물질들 각각의 폭은 약 1000 nm 이하일 수 있다. 각각의 WS2 및 WSe2의 삼각형 유닛은 높은 대칭성을 가질 수 있고, 균일한 폭을 갖는 등변(equilateral) 삼각형 모양을 가질 수 있다. 코히런트 헤테로계면이 형성됨에 따라, 상기 각각의 삼각형 유닛의 대칭성 및 균일성이 크게 향상될 수 있다.
도 9에서는 WS2/WSe2 초격자 구조를 예시적으로 설명하였지만, 물질 구성은 다양하게 달라질 수 있다. 예를 들어, WSe2와 WS2 사이에 MoS2를 더 형성할 수 있고, 그 밖에도 다양한 물질 변화가 가능하다. 실시예에 따른 측방 이차원 초격자 구조는 두 종류의 이차원 물질이 교대로 반복 배치된 구조를 갖거나, 세 종류 이상의 이차원 물질이 주기적으로 배치된 구조를 가질 수 있다.
본원의 실시예에 따르면, 측방 이차원 초격자 구조를 구성하는 두 종류 이상의 이차원 물질의 폭(width) 및/또는 비율(ratio)에 따라서, 유도되는 스트레인이 달라질 수 있고, 결과적으로, 밴드갭 튜닝 효과가 달라질 수 있다.
도 10은 실시예들에 따른 것으로, 서로 다른 물질 비율을 갖는 초격자 구조들을 설명하기 위한 그래프이다.
도 10을 참조하면, WS2/WSe2 초격자 구조에서 WS2의 폭(계면에 수직한 방향으로의 폭) 및 WSe2의 폭(계면에 수직한 방향으로의 폭)을 다양하게 변화시키면서, Ⅰ 내지 Ⅴ의 초격자 구조를 형성하였다. 여기서, 괄호 안에 수치는 WS2의 폭(dWS2)과 WSe2의 폭(dWSe2) 사이의 비율(ρ), 즉, dWS2/dWSe2 이다. dWS2가 작아지거나 dWSe2가 증가할수록, 다시 말해, 비율(ρ)이 작아질수록, WS2 내에서 인장 변형(tensile strain)이 증가하고 dWSe2 내에서 압축 변형(compressive strain)이 감소할 수 있고, WS2에 대하여 수평 방향으로의 격자 상수 및 수직 방향으로의 격자 상수가 고유한 값(intrinsic value)에 가까워질 수 있다. 부가해서, WS2 및 WSe2 모두의 밴드 구조는 인가된 스트레인(strain)에 의해 조절될 수 있고, 직접 밴드갭(direct bandgap)의 사이즈는 인장 변형에 의해 감소하고 압축 변형에 의해 증가할 수 있다. 스트레인에 의존한 밴드 구조는 초격자 디자인에 의한 광학적 성질의 브로드 튜닝(broad tuning)을 가능하게 한다.
도 11은 도 10의 Ⅰ 내지 Ⅴ의 초격자 구조에 대한 위색(false-color) SEM 이미지를 보여준다.
도 11을 참조하면, Ⅰ 내지 Ⅴ의 초격자 구조에서 파란색으로 표현된 부분이 WS2이고, 노란색으로 표현된 부분이 WSe2이다. Ⅰ 내지 Ⅴ의 초격자 구조는 코히런트 헤테로구조이고, 서로 다른 물질 비율(ρ)을 갖는다(도 10 참조).
도 12는 도 11의 Ⅰ 내지 Ⅴ의 초격자 구조의 WS2에 대한 정규화된 PL 스펙트라(normalized photoluminescence spectra)를 보여주는 그래프이다. 또한, 도 12는 intrinsic WS2에 대한 정규화된 PL 스펙트럼도 보여준다.
도 12를 참조하면, Ⅰ 구조에서 Ⅴ 구조로 갈수록, 정규화된 WS2 피크가 왼쪽으로 이동하는 것을 알 수 있다. 물질 비율(ρ)이 감소할수록, 정규화된 WS2 피크는 intrinsic WS2 피크로부터 멀어질 수 있다. 정규화된 WS2 피크는 밴드갭에 대응될 수 있다.
도 13은 실시예에 따른 WS2/WSe2 초격자 구조의 대표적인 PL 스펙트럼을 보여주는 그래프이다.
도 13을 참조하면, WS2 피크는 intrinsic 피크 에너지인 1.97 eV에서 ΔWS2 만큼 왼쪽으로 시프트(즉, red-shifted)될 수 있고, WSe2 피크는 intrinsic 피크 에너지인 1.61 eV에서 ΔWSe2 만큼 오른쪽으로 시프트(즉, blue-shifted)될 수 있다. 따라서, WS2 영역 및 WSe2 영역은 조정된 밴드갭을 가질 수 있다.
도 14는 서로 다른 물질 비율(폭 비율)을 갖는 WS2/WSe2 초격자 구조들에 대한 ΔWS2와 ΔWSe2의 관계를 보여주는 그래프이다.
도 14를 참조하면, ΔWS2가 증가할수록 ΔWSe2는 다소 감소하는 경향이 나타났다. ΔWS2 및 ΔWSe2가 모두 양의 값을 갖는 것은 WS2가 인장 변형되고, WSe2가 압축 변형된 것을 의미한다.
도 15의 (A)는 narrow WS2 stripe이 WSe2 내에 임베드(embed)된 경우를 보여주는 SEM 이미지이고, (B)는 (A)의 헤테로구조에 대한 PL 이미지이다. (B)의 PL 이미지는 1.75 eV의 포톤 에너지에서 얻어진 것이다.
도 15의 (A) 및 (B)를 참조하면, highly red-shifted WS2 PL 피크가 스트레인드 WS2 영역으로부터 발생된 것을 알 수 있다.
도 16의 (A) 및 (B)는 WS2/WSe2 초격자 구조들에 대한 PL 이미지이고, (C)는 intrinsic monolyaer WS2에 대한 PL 이미지이다. (A) 및 (B)는 해당 초격자 구조의 WS2 피크 지점에 가까운 포톤 에너지, 즉, (A)는 1.82 eV에서, (B)는 1.91 eV에서 얻어진 것이다. (C)는 2.00 eV의 포톤 에너지에서 얻어진 것이다.
도 16을 참조하면, (A) 및 (B)의 초격자 구조는 회절 한계 미만의 슈퍼셀(supercell) 치수를 갖는 경우이고, 이 경우, (C)의 intrinsic WS2와 유사한 정도로, 전체 구조에 걸쳐 각각의 피크 에너지에서 균일한 PL 강도를 보이는 것을 알 수 있다. 여기서, 상기 슈퍼셀은 접합된 한 쌍의 이차원 물질을 의미한다.
강한 에피텍셜 스트레인이 나노스케일의 슈퍼셀 치수에 의해 정교하게 조작될(engineered) 수 있다. 초격자 디자인에 의해 조작된(engineered) 스트레인을 갖는 초격자 구조를 얻을 수 있다. 초격자 구조의 조작된 스트레인에 의해 그 물성이 정교하게 제어될 수 있다. 경우에 따라, 실시예에 따른 초격자 구조는 복수 이차원 물질들의 독립적인 특성을 나타내기보다 하나의 새로운 물질의 특성을 나타낼 수 있다. 다시 말해, 이차원 초격자 구조 전체에서 밴드갭 튜닝 특성을 구현할 수 있다. 서로 다른 복수의 이차원 물질을 이용해서 원하는 밴드갭을 갖는 이차원 초격자 구조를 형성할 수 있다. 또한, 계면의 결함 발생을 억제함으로써, 높은 수준의 전기적 특성을 확보할 수 있다.
실시예에 따르면, 초격자 구조를 구성하는 제1 이차원 물질은 그의 고유 상태에서 제1 밴드갭을 가질 수 있고, 제2 이차원 물질은 그의 고유 상태에서 제2 밴드갭을 가질 수 있으며, 상기 제1 및 제2 이차원 물질의 계면에 인접한 상기 제1 이차원 물질 영역은 제3 밴드갭을 가질 수 있고, 상기 계면에 인접한 상기 제2 이차원 물질 영역은 제4 밴드갭을 가질 수 있다. 여기서, 상기 제3 및 제4 밴드갭은 상기 제1 밴드갭과 상기 제2 밴드갭 사이에 존재할 수 있다. 초격자 구조를 구성하는 슈퍼셀의 사이즈가 수십 nm 이하로 작은 경우, 초격자 구조는 전체적으로 조정된 밴드갭을 가질 수 있다.
도 17은 비교예에 따른 헤테로구조의 PL 스펙트럼을 보여주는 그래프이다. 상기 비교예에 따른 헤테로구조는 MoS2/MoSe2 구조를 갖고, 이들 사이의 계면은 인코히런트 헤테로계면이다.
도 17을 참조하면, MoS2 영역에서 MoS2 고유의 특성이 나타나고, MoSe2 영역에서 MoSe2 고유의 특성이 나타나며, 이들의 접합부(계면)에서는 MoS2와 MoSe2의 특성이 같이 나타났다. 이 구조에서는 각 영역에서 독립적인 물질 특성이 나타나고, 밴드갭 튜닝 효과는 나타나지 않았다.
도 18은 비교예에 따른 헤테로구조의 PL 스펙트럼을 보여주는 그래프이다. 상기 비교예에 따른 헤테로구조는 WSe2/MoS2 구조를 갖고, 이들 사이의 계면은 인코히런트 헤테로계면이다.
도 18을 참조하면, WSe2 영역에서 WSe2 고유의 특성이 나타나고, MoS2 영역에서 MoS2 고유의 특성이 나타나며, 이들의 접합부(계면)에서는 MoS2와 MoSe2의 특성이 독립적으로 나타나거나 같이 나타났다. 이 구조에서도 밴드갭 튜닝 효과는 나타나지 않았다.
실시예들에 따른 측방 이차원 초격자 구조는 두 종류 이상의 이차원 물질이 교대로(주기적으로) 반복 배치된 구조를 가질 수 있다. 이때, 두 종류 이상의 이차원 물질이 동일한 폭 및/또는 동일한 비율을 갖도록 배치되거나, 위치에 따라 다른 폭 및/또는 다른 비율을 갖도록 배치될 수 있다. 후자의 경우, 측방 이차원 초격자 구조를 형성하는 동안에, 이차원 물질들의 폭 및 비율은 점진적으로 조절(gradually modulated)될 수 있다. 상기 측방 이차원 초격자 구조는 제1 및 제2 이차원 물질이 제1 비율로 접합된 제1 영역 및 상기 제1 및 제2 이차원 물질이 상기 제1 비율과 다른 제2 비율로 접합된 제2 영역을 포함할 수 있고, 상기 제1 영역은 제1 조정 밴드갭을 가질 수 있고, 상기 제2 영역은 상기 제1 조정 밴드갭과 다른 제2 조정 밴드갭을 가질 수 있다. 실시예들에 따른 측방 이차원 초격자 구조는, 위에서 볼 때, 삼각형 또는 사각형 모양을 가질 수 있고, P-N, P-N-P, N-P-N, P+-P-P+ 및 N+-N-N+ 접합 구조 중 적어도 하나를 포함할 수 있으며, 밴드갭이 서로 다른 복수의 영역을 포함할 수 있다.
도 19 내지 도 23은 실시예들에 따른 측방 이차원 초격자 구조를 보여주는 평면도이다.
도 19 내지 도 23의 실시예에서는 이차원 물질들이 실질적으로 동일한 폭 및/또는 실질적으로 동일한 비율로 형성될 수 있다. 도 19 및 도 20에서는 두 종류의 이차원 물질(11/21 or 12/22)이 교대로 배치되고, 도 21 내지 도 23에서는 세 종류의 이차원 물질(13/23/33 or 14/24/34 or 15/25/35)이 주기적으로 배치된다.
도 24 내지 도 26은 다른 실시예들에 따른 측방 이차원 초격자 구조를 보여주는 평면도이다.
도 24 내지 도 26의 실시예에서는 이차원 물질들이 위치에 따라 다른 폭 및/또는 다른 비율로 형성될 수 있다. 도 24 내지 도 26에서는 두 종류의 이차원 물질(16/26 or 17/27 or 18/28)이 교대로 배치되고, 이들 각각의 폭이 점진적으로 증가하거나 감소할 수 있다. 도시하지는 않았지만, 세 종류 이상의 이차원 물질을 이용해서 이들의 폭을 변화시킬 수도 있다.
이상에서 설명한 실시예들에 따른 측방 이차원 초격자 구조는 다양한 전자 소자 및 광학 소자에 유용하게 적용될 수 있다. 실시예에 따른 이차원 물질 함유 소자(2D material-containing device)는 상기한 측방 이차원 초격자 구조 및 상기 측방 이차원 초격자 구조에 연결된 적어도 하나의 전극 부재를 포함할 수 있다. 또한, 상기 이차원 물질 함유 소자는 다이오드 타입 소자 및 트랜지스터 타입 소자 중 적어도 하나를 포함할 수 있다. 이하에서는, 도 27 내지 도 29를 참조하여, 실시예에 따른 이차원 물질 함유 소자를 예시적으로 설명한다.
도 27a 및 도 27b는 일 실시예에 따른 이차원 물질 함유 소자(2D material-containing device)를 보여주는 단면도 및 평면도이다.
도 27a 및 도 27b를 참조하면, 기판(SUB10) 상에 실시예에 따른 측방 이차원 초격자 구조(S10)가 구비될 수 있다. 측방 이차원 초격자 구조(S10)는 제1 이차원 물질(M10) 및 제2 이차원 물질(M20)이 교대로 접합된 구조를 포함할 수 있다. 측방 이차원 초격자 구조(S10)의 제1 영역에 연결된 제1 전극요소(E10)가 더 구비될 수 있고, 측방 이차원 초격자 구조(S10)의 제2 영역에 연결된 제2 전극요소(E20)가 더 구비될 수 있다. 측방 이차원 초격자 구조(S10)와 제2 전극요소(E20) 사이에 이들을 연결하는 연결요소(C10)가 더 구비될 수 있다. 연결요소(C10)는 도전층이거나 반도체층일 수 있고, 투명할 수 있다.
도 28a 및 도 28b는 다른 실시예에 따른 이차원 물질 함유 소자를 보여주는 단면도 및 평면도이다.
도 28a 및 도 28b를 참조하면, 기판(SUB11) 상에 측방 이차원 초격자 구조(S11)가 구비될 수 있다. 측방 이차원 초격자 구조(S11)는 교대로 배치된 복수의 제1 및 제2 이차원 물질 영역(M11, M12)을 포함할 수 있다. 복수의 제1 이차원 물질 영역(M11)에 연결된 복수의 제1 단위 전극(E11)이 구비될 수 있고, 복수의 제1 단위 전극(E11)에 연결된 제1 공통 전극(E110)이 더 구비될 수 있다. 복수의 제1 단위 전극(E11)과 제1 공통 전극(E110)은 제1 전극 구조체를 구성한다고 할 수 있다. 복수의 제2 이차원 물질 영역(M21)에 연결된 복수의 제2 단위 전극(E21)이 구비될 수 있고, 복수의 제2 단위 전극(E21)에 연결된 제2 공통 전극(E210)이 더 구비될 수 있다. 복수의 제2 단위 전극(E21)과 제2 공통 전극(E210)은 제2 전극 구조체를 구성한다고 할 수 있다.
도 27 및 도 28을 참조하여 설명한 소자는 튜닝된 밴드갭을 갖는 P-N 다이오드 구조를 포함하는 이차원 초격자 구조(S10, S11)를 구비할 수 있고, 포토다이오드나 발광소자 등으로 사용될 수 있다. 밴드갭 튜닝을 통해 소자의 광학적 특성/성능을 변조 및 개선할 수 있다.
도 29는 다른 실시예에 따른 이차원 물질 함유 소자를 보여주는 단면도이다.
도 29를 참조하면, 기판(SUB12) 상에 실시예에 따른 측방 이차원 초격자 구조(S12)가 구비될 수 있다. 측방 이차원 초격자 구조(S12)는 제1 이차원 물질(M12) 및 제2 이차원 물질(M22)이 교대로 배치된 구조를 가질 수 있다. 측방 이차원 초격자 구조(S12)는 P-N-P, N-P-N, P+-P-P+ 및 N+-N-N+ 접합 구조 중 적어도 하나를 포함할 수 있다.
복수의 제1 이차원 물질(M12) 중에서 제1 채널 영역(C1)에 해당하는 영역 상에 제1 게이트 전극(G12)이 구비될 수 있다. 제1 채널 영역(C1)과 제1 게이트 전극(G12) 사이에 제1 게이트 절연층(N12)이 배치될 수 있다. 제1 게이트 전극(G12)의 양측에는 제1 측벽 절연층(SP1)이 구비될 수 있다. 또한, 제1 채널 영역(C1) 양측의 초격자 구조(S12) 상에 제1 및 제2 전극요소(E12, E13)가 더 구비될 수 있다. 제1 및 제2 전극요소(E12, E13) 중 하나는 소오스전극이고 다른 하나는 드레인전극일 수 있다. 복수의 제2 이차원 물질(M22) 중에서 제2 채널 영역(C2)에 해당하는 영역 상에 제2 게이트 전극(G22)이 구비될 수 있다. 제2 채널 영역(C2)과 제2 게이트 전극(G22) 사이에 제2 게이트 절연층(N22)이 배치될 수 있다. 제2 게이트 전극(G22)의 양측에는 제2 측벽 절연층(SP2)이 구비될 수 있다. 또한, 제2 채널 영역(C2) 양측의 초격자 구조(S12) 상에 제3 및 제4 전극요소(E22, E23)가 더 구비될 수 있다. 제3 및 제4 전극요소(E22, E23) 중 하나는 소오스전극이고 다른 하나는 드레인전극일 수 있다. 제1 채널 영역(C1) 및 제2 채널 영역(C2) 중 하나는 N-채널 영역이고 다른 하나는 P-채널 영역인 경우, 본 실시예의 소자는 CMOS(complementary metal-oxide-semiconductor) 타입의 소자일 수 있다. 그러나, 본 실시예의 소자는 CMOS 타입의 소자가 아닐 수도 있다. 동일한 타입의 채널 영역들 상에 트랜지스터들을 구성할 수 있다. 그 밖에도 다양한 변형이 가능하다.
도 29를 참조하여 설명한 소자는 FET(field effect transistor) 타입의 소자일 수 있다. 본 실시예의 소자에서 채널 영역(C1, C2)의 캐리어(전자 or 정공)의 이동도(mobility)는 스트레인 효과에 의해 개선될 수 있다. 따라서, 우수한 성능을 갖는 소자를 구현할 수 있다.
실시예들에 따른 측방 이차원 초격자 구조는 광전자 소자(optoelectronic devices), 광검출기(photodetector), 광발전 소자(photovoltaic device), 포토트랜지스터, 포토다이오드와 같은 다양한 광학 소자에 적용될 수 있고, 트랜지스터나 다이오드 구조를 이용한 다양한 전자 소자에 적용될 수 있다. 그 밖에도, 본원의 실시예들에 따른 측방 이차원 초격자 구조는 다양한 소자에 적용될 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 구체적인 실시예의 예시로서 해석되어야 한다. 예들 들어, 해당 기술 분야에서 통상의 지식을 가진 자라면, 도 1, 도 2, 도 4 내지 도 7, 도 9 내지 도 16, 도 19 내지 도 26을 참조하여 설명한 측방 이차원 초격자 구조의 구성은 다양하게 변형될 수 있음을 알 수 있을 것이다. 구체적인 예로, 측방 이차원 초격자 구조의 적어도 일부는 단일층(단일 원자층) 구조가 아닌 복수층 구조를 가질 수 있고, 이 경우에도, 이차원 물질의 일반적 특징이 유지될 수 있다. 또한, 초격자 구조의 물질 조합 및 전체적인 형태도 다양하게 변화될 수 있다. 또한, 초격자 구조 내에 소정의 도펀트 물질을 더 첨가할 수도 있다. 아울러, 도 27 내지 도 29를 참조하여 설명한 소자의 구성은 예시적인 것이고, 초격자 구조가 적용되는 소자의 구성은 다양하게 변화될 수 있다. 때문에 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
* 도면의 주요 부분에 대한 부호설명 *
10, 11, 12 : 제1 이차원 물질 20, 21, 22 : 제2 이차원 물질
33, 34 : 제3 이차원 물질 100 : 기판
200 : 측방 이차원 초격자 구조 SUB10, SUB11, SUB12 : 기판
S10, S11, S12 : 초격자 구조 M10, M11, M12 : 제1 이차원 물질
M20, M21, M22 : 제2 이차원 물질 C10 : 연결요소
C1, C2 : 채널 영역 E10, E20 : 전극요소
G12, G22 : 게이트 전극 N12, N22 : 게이트 절연층

Claims (22)

  1. 측방향으로 접합된 서로 다른 적어도 두 개의 이차원 물질(2D material)을 포함하고,
    상기 적어도 두 개의 이차원 물질의 계면 영역은 스트레인드(strained)되고,
    상기 스트레인드 계면 영역에 의해 조정된 밴드갭(bandgap)을 가지며,
    상기 적어도 두 개의 이차원 물질은 제1 및 제2 이차원 물질을 포함하고,
    상기 제1 이차원 물질은 그의 고유 상태에서 제1 밴드갭을 갖고,
    상기 제2 이차원 물질은 그의 고유 상태에서 제2 밴드갭을 가지며,
    상기 제1 이차원 물질과 상기 제2 이차원 물질은 서로 다른 TMDC(transition metal dichalcogenide) 물질을 포함하고,
    상기 제1 및 제2 이차원 물질의 계면 영역 및 이에 인접한 영역은 상기 제1 밴드갭과 상기 제2 밴드갭 사이의 제3 밴드갭을 가지며,
    상기 계면 영역은 전위(dislocation)을 포함하지 않거나 1% 이내로 포함하고,
    상기 계면 영역은 10% 이내의 격자 불일치(lattice mismatch)를 갖는 이차원 물질들로 구성되는, 측방 이차원 초격자 구조(lateral 2D superlattice structure).
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 계면 영역은 상기 격자 불일치로 인해 10% 이내의 스트레인(strain)을 갖는 측방 이차원 초격자 구조.
  5. 제 1 항에 있어서,
    상기 계면 영역은 상기 적어도 두 개의 이차원 물질 중 어느 하나에 대하여 30% 이하의 밴드갭 변화율을 갖는 측방 이차원 초격자 구조.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 적어도 두 개의 이차원 물질 중 적어도 하나는 Mo, W, Nb, V, Ta, Ti, Zr, Hf, Tc, Re, Cu, Ga, In, Sn, Ge, Pb 중 하나의 금속 원소와 S, Se, Te 중 하나의 칼코겐 원소를 포함하는 측방 이차원 초격자 구조.
  8. 제 1 항에 있어서,
    상기 측방 이차원 초격자 구조는 두 종류의 이차원 물질이 교대로 반복 배치된 구조를 갖거나, 세 종류의 이차원 물질이 주기적으로 배치된 구조를 갖는 측방 이차원 초격자 구조.
  9. 제 1 항에 있어서,
    상기 측방 이차원 초격자 구조는 두 종류 이상의 이차원 물질이 동일한 폭 및/또는 동일한 비율을 갖도록 배치된 측방 이차원 초격자 구조.
  10. 제 1 항에 있어서,
    상기 측방 이차원 초격자 구조는 두 종류 이상의 이차원 물질이 위치에 따라 다른 폭 및/또는 다른 비율을 갖도록 배치된 측방 이차원 초격자 구조.
  11. 제 1 항에 있어서, 상기 측방 이차원 초격자 구조는,
    제1 및 제2 이차원 물질이 제1 비율로 접합된 제1 영역; 및
    상기 제1 및 제2 이차원 물질이 상기 제1 비율과 다른 제2 비율로 접합된 제2 영역;을 포함하고,
    상기 제1 영역은 제1 조정 밴드갭을 갖고, 상기 제2 영역은 상기 제1 조정 밴드갭과 다른 제2 조정 밴드갭을 갖는 측방 이차원 초격자 구조.
  12. 제 1 항에 있어서,
    상기 측방 이차원 초격자 구조를 구성하는 상기 적어도 두 개의 이차원 물질 각각의 폭은 1000 nm 이하인 측방 이차원 초격자 구조.
  13. 제 1 항에 있어서,
    상기 측방 이차원 초격자 구조는, 위에서 볼 때, 삼각형 또는 사각형 모양을 갖는 측방 이차원 초격자 구조.
  14. 제 1 항에 있어서,
    상기 측방 이차원 초격자 구조는 P-N, P-N-P, N-P-N, P+-P-P+ 및 N+-N-N+ 접합 구조 중 적어도 하나를 포함하는 측방 이차원 초격자 구조.
  15. 제 1 항에 있어서,
    상기 측방 이차원 초격자 구조는 밴드갭이 서로 다른 복수의 영역을 포함하는 측방 이차원 초격자 구조.
  16. 제1항, 제4항, 제5항, 제7항 내지 제15항 중 어느 하나에 기재된 측방 이차원 초격자 구조; 및
    상기 측방 이차원 초격자 구조에 연결된 적어도 하나의 전극 부재;를 포함하는 이차원 물질 함유 소자(2D material-containing device).
  17. 제 16 항에 있어서,
    상기 이차원 물질 함유 소자는 전자 소자인 이차원 물질 함유 소자.
  18. 제 16 항에 있어서,
    상기 이차원 물질 함유 소자는 광학 소자인 이차원 물질 함유 소자.
  19. 제 16 항에 있어서,
    상기 이차원 물질 함유 소자는 다이오드 타입 소자 및 트랜지스터 타입 소자 중 적어도 하나를 포함하는 이차원 물질 함유 소자.
  20. 제 16 항에 있어서,
    상기 측방 이차원 초격자 구조의 제1 영역에 연결된 제1 전극요소;
    상기 측방 이차원 초격자 구조의 제2 영역에 연결된 제2 전극요소; 및
    상기 측방 이차원 초격자 구조와 상기 제2 전극요소 사이에 이들을 연결하는 연결요소;를 포함하는 이차원 물질 함유 소자.
  21. 제 16 항에 있어서,
    상기 측방 이차원 초격자 구조는 교대로 배치된 복수의 제1 및 제2 이차원 물질 영역을 포함하고,
    상기 복수의 제1 이차원 물질 영역에 연결된 제1 전극 구조체; 및
    상기 복수의 제2 이차원 물질 영역에 연결된 제2 전극 구조체;를 포함하는 이차원 물질 함유 소자.
  22. 제 16 항에 있어서,
    상기 측방 이차원 초격자 구조는 N-채널 영역 및 P-채널 영역을 포함하고,
    상기 N-채널 영역 상에 배치된 제1 게이트 구조; 및
    상기 P-채널 영역 상에 배치된 제2 게이트 구조;를 더 포함하는 이차원 물질 함유 소자.
KR1020190064875A 2018-06-01 2019-05-31 이차원 물질을 포함하는 초격자 구조 및 이를 구비한 소자 Active KR102664394B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862679085P 2018-06-01 2018-06-01
US62/679,085 2018-06-01

Publications (2)

Publication Number Publication Date
KR20190137721A KR20190137721A (ko) 2019-12-11
KR102664394B1 true KR102664394B1 (ko) 2024-05-08

Family

ID=68692819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190064875A Active KR102664394B1 (ko) 2018-06-01 2019-05-31 이차원 물질을 포함하는 초격자 구조 및 이를 구비한 소자

Country Status (2)

Country Link
US (3) US11189699B2 (ko)
KR (1) KR102664394B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11888034B2 (en) * 2019-06-07 2024-01-30 Intel Corporation Transistors with metal chalcogenide channel materials
US11777029B2 (en) 2019-06-27 2023-10-03 Intel Corporation Vertical transistors for ultra-dense logic and memory applications
US11171243B2 (en) 2019-06-27 2021-11-09 Intel Corporation Transistor structures with a metal oxide contact buffer
KR102542552B1 (ko) 2021-08-02 2023-06-12 재단법인대구경북과학기술원 이종접합 광트랜지스터의 광전류 매핑 및 노이즈 전류 측정 장치 및 방법
KR102544741B1 (ko) * 2021-10-14 2023-06-16 기초과학연구원 전도성 채널을 포함하는 복합 구조체, 이를 포함하는 반도체 소자 및 이의 제조방법
KR102777559B1 (ko) * 2024-01-08 2025-03-06 전남대학교산학협력단 광흡수 특성을 갖는 이성분계 칼코지나이드 화합물 박막 및 이의 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4625137A (en) * 1983-12-09 1986-11-25 Nippon Telegraph & Telephone Public Corp. Piezoelectric actuator using bimorph element
US20040086802A1 (en) * 2002-10-31 2004-05-06 Gibson Gary A. Two-dimensional materials and methods for ultra-high density data storage and retrieval
TW200703463A (en) 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
TW201448263A (zh) 2006-12-11 2014-12-16 Univ California 透明發光二極體
KR102144999B1 (ko) * 2013-11-05 2020-08-14 삼성전자주식회사 이차원 물질과 그 형성방법 및 이차원 물질을 포함하는 소자
KR102156320B1 (ko) * 2013-11-21 2020-09-15 삼성전자주식회사 이차원 물질을 포함하는 인버터와 그 제조방법 및 인버터를 포함하는 논리소자
US10079144B2 (en) * 2015-04-22 2018-09-18 Samsung Electronics Co., Ltd. Composition for layered transition metal chalcogenide compound layer and method of forming layered transition metal chalcogenide compound layer
EP3284106B1 (en) * 2015-05-15 2021-12-22 Atomera Incorporated Methods of forming semiconductor devices with superlattice layers providing halo implant peak confinement
US9711396B2 (en) * 2015-06-16 2017-07-18 Asm Ip Holding B.V. Method for forming metal chalcogenide thin films on a semiconductor device
KR102506444B1 (ko) * 2017-11-29 2023-03-06 삼성전자주식회사 이차원 tmd 박막의 성장방법 및 이를 포함하는 소자의 제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Li, Ming-Yang, et al. "Epitaxial growth of a monolayer WSe2-MoS2 lateral pn junction with an atomically sharp interface." Science 349.6247 (2015): 524-528.(2015.07.31.)*

Also Published As

Publication number Publication date
US20230395665A1 (en) 2023-12-07
US11575011B2 (en) 2023-02-07
US20220109051A1 (en) 2022-04-07
US12034049B2 (en) 2024-07-09
KR20190137721A (ko) 2019-12-11
US20190371892A1 (en) 2019-12-05
US11189699B2 (en) 2021-11-30

Similar Documents

Publication Publication Date Title
KR102664394B1 (ko) 이차원 물질을 포함하는 초격자 구조 및 이를 구비한 소자
Margetis et al. Growth and characterization of epitaxial Ge1-XSnx alloys and heterostructures using a commercial CVD system
US6852602B2 (en) Semiconductor crystal film and method for preparation thereof
US9245749B2 (en) Method of forming Ga2O3-based crystal film and crystal multilayer structure
US8441000B2 (en) Heterojunction tunneling field effect transistors, and methods for fabricating the same
KR102526649B1 (ko) 이차원 물질을 포함하는 반도체소자 및 그 제조방법
JP2013084819A (ja) 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
KR20070020347A (ko) 발광 디바이스 및 그 제조 방법
KR100467179B1 (ko) ＳｉＧｅＣ 반도체결정 및 그 제조방법
US9853106B2 (en) Nano-structure assembly and nano-device comprising same
CN104254951B (zh) 适用于调制激光器系统的可变频带间隙调制器
KR102104062B1 (ko) 기판 구조체, 이를 포함한 ｃｍｏｓ 소자 및 ｃｍｏｓ 소자 제조 방법
JP5833491B2 (ja) 半導体薄膜の製造方法
KR101373403B1 (ko) 실리콘 기판상에 ⅲ-질화계 에피층을 성장하는 방법 및 그 반도체 기판
JP6531243B2 (ja) トンネル電界効果トランジスタおよび電界効果トランジスタの製造方法
Polyakov et al. Electrical properties of undoped GaN films grown by maskless epitaxial lateral overgrowth
Hosalli et al. Inversion by metalorganic chemical vapor deposition from N-to Ga-polar gallium nitride and its application to multiple quantum well light-emitting diodes
JP5705179B2 (ja) 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
JP2020009799A (ja) トンネル電界効果トランジスタ
US20210358748A1 (en) Integration of a iii-v construction on a group iv substrate
KR102789659B1 (ko) 반응 챔버 내 기판의 표면 상에 코도핑된 폴리실리콘막을 증착하는 방법
JP2007103925A (ja) 半導体装置及びその製造方法
李军帅 et al. Fabrication and electrical properties of axial and radial GaAs nanowire pn junction diode arrays
KR20160117020A (ko) 고효율의 발광 다이오드
KR20150085950A (ko) 다중양자우물 구조 활성층을 포함하는 발광다이오드 및 이의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190531

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220502

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20190531

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20231207

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240226

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240502

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240503

End annual number: 3

Start annual number: 1

PG1601 Publication of registration