KR102663018B1 - Large-area high-performance semiconductor device manufacturing method through solution process - Google Patents
Large-area high-performance semiconductor device manufacturing method through solution process Download PDFInfo
- Publication number
- KR102663018B1 KR102663018B1 KR1020210162737A KR20210162737A KR102663018B1 KR 102663018 B1 KR102663018 B1 KR 102663018B1 KR 1020210162737 A KR1020210162737 A KR 1020210162737A KR 20210162737 A KR20210162737 A KR 20210162737A KR 102663018 B1 KR102663018 B1 KR 102663018B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- dimensional material
- manufacturing
- solution process
- paragraph
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 97
- 238000000034 method Methods 0.000 title claims abstract description 84
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 73
- 230000008569 process Effects 0.000 title claims abstract description 52
- 239000000463 material Substances 0.000 claims abstract description 48
- 239000010410 layer Substances 0.000 claims description 71
- 239000011247 coating layer Substances 0.000 claims description 37
- 239000006185 dispersion Substances 0.000 claims description 36
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 26
- 229910021389 graphene Inorganic materials 0.000 claims description 26
- 239000011248 coating agent Substances 0.000 claims description 21
- 238000000576 coating method Methods 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 238000000059 patterning Methods 0.000 claims description 21
- 238000012546 transfer Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 13
- 239000007788 liquid Substances 0.000 claims description 10
- 229910016001 MoSe Inorganic materials 0.000 claims description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 8
- 150000003624 transition metals Chemical class 0.000 claims description 8
- 229910052723 transition metal Inorganic materials 0.000 claims description 7
- 229910005543 GaSe Inorganic materials 0.000 claims description 6
- 229910005839 GeS 2 Inorganic materials 0.000 claims description 6
- 229910005866 GeSe Inorganic materials 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 6
- 229910021428 silicene Inorganic materials 0.000 claims description 6
- 238000002360 preparation method Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 8
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 6
- 238000002474 experimental method Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 238000004299 exfoliation Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 150000001787 chalcogens Chemical group 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 238000010129 solution processing Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052798 chalcogen Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H01L29/786—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02623—Liquid deposition
- H01L21/02628—Liquid deposition using solutions
-
- H01L29/26—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명의 일실시예는 용액공정을 이용한 대면적 반도체소자의 제조방법을 제공한다. 상기 본 발명의 일 실시예에 따라, 2차원 물질을 이용한 반도체소자의 제조방법에 있어서, 공정비용이 저감될 수 있으며, 대면적 반도체소자의 제조가 가능한 제조방법을 제공하는 효과를 가진다.One embodiment of the present invention provides a method for manufacturing a large-area semiconductor device using a solution process. According to an embodiment of the present invention, in a method of manufacturing a semiconductor device using a two-dimensional material, the process cost can be reduced and a manufacturing method capable of manufacturing a large-area semiconductor device has the effect of providing.
Description
본 발명은 대면적 고성능 반도체소자의 제조방법에 관한 것으로, 더욱 상세하게는 용액공정을 통한 대면적 고성능 반도체소자의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a large-area, high-performance semiconductor device, and more specifically, to a method of manufacturing a large-area, high-performance semiconductor device through a solution process.
그래핀의 특이한 전기적 성질들의 발견은 학계와 산업계에 많은 흥미를 일으켰다. 그래핀은 넓은 표면적, 큰 영률값, 훌륭한 열전도성과 같은 놀라운 성질들을 많이 가지고 있다. 이 같은 속성들로 인해 그래핀은 고속 전자소자나 고속 광학기기, 에너지발전, 저장기기, 하이브리드 재료, 화학센서, DNA분석 같은 광범위한 영역에 적용되기 위해 꾸준히 연구되고 있다.The discovery of graphene's unusual electrical properties has sparked much interest in academia and industry. Graphene has many amazing properties, such as large surface area, large Young's modulus, and excellent thermal conductivity. Due to these properties, graphene is being continuously researched for application in a wide range of areas such as high-speed electronic devices, high-speed optical devices, energy generation, storage devices, hybrid materials, chemical sensors, and DNA analysis.
하지만, 그래핀은 밴드갭이 없기 때문에, 상온에서 저전력을 소비하는 논리회로 제작에 사용되기는 적절하지 못하였으며, 이러한 단점들을 극복하기 위해 최근 2차원물질들로 그 관심이 이동하고 있다. However, because graphene has no bandgap, it is not suitable for use in the production of logic circuits that consume low power at room temperature, and interest has recently shifted to two-dimensional materials to overcome these shortcomings.
2차원물질들 중, Transition Metal Dichalcogenides(TMDC) 물질을 통해 상기 단점들의 극복가능성이 보이고 있으며, 이들 TMDC는 현재 많은 주목을 받고 있다. TMDC는 MX2의 화학식을 가지는 물질군으로, M은 전이금속 제4,5,6족이고 X는 칼코겐족 형태이다. 이와 같은 물질들은 한 개의 금속 원자층과 두 개의 칼코겐 원자층으로 구성되어 X-M-X형태의 단위 층을 기반으로 적층 구조를 이루고 있다.Among two-dimensional materials, Transition Metal Dichalcogenides (TMDC) materials show the possibility of overcoming the above shortcomings, and these TMDCs are currently receiving a lot of attention. TMDC is a group of substances with the chemical formula MX 2 , where M is a transition metal group 4, 5, and 6, and X is a chalcogen group. These materials are composed of one metal atomic layer and two chalcogen atomic layers, forming a stacked structure based on an XMX-type unit layer.
이와 같은 TMDC와 관련한 기술들의 개발 사례에는, 2011 년 EPFL 대학 연구팀은 단일원자층의 MoS2 를 이용하여, 높은 전하이동도를 갖는 반도체 소자를 구현한 사례 [Nature nanotechnology. 2011, 6, 147-150] 2018년 UCLA 대학연구팀은 전기화학적 박리를 통해 MoS2 flake가 분산된 용액을 형성하였고, 이를 이용하여 균일한 대면적 MoS2 film을 제작하여 용액공정으로 반도체소자를 형성시킬 수 있음을 확인한 사례[Nature. 2018, 562(7726), 254-258], 등이 있다.As an example of the development of technologies related to TMDC, in 2011, the EPFL University research team implemented a semiconductor device with high charge mobility using a single atomic layer of MoS 2 [Nature nanotechnology. 2011, 6, 147-150] In 2018, a UCLA research team formed a solution in which MoS 2 flakes were dispersed through electrochemical exfoliation, and used this to produce a uniform large-area MoS 2 film to form a semiconductor device through a solution process. A case confirming that it can be done [Nature. 2018, 562(7726), 254-258] , etc.
특히, TMDC의 다양한 전기적 특성은 각각의 물질을 접합시켜 다양한 특성의 소자를 구현하는 연구 등으로도 이어져 왔는데, 이러한 방식의 소자 제조의 상용화를 위해서는 대면적의 소자를 저비용으로 만드는 것이 필수적이다. 그런데도 불구하고, 현재까지 대부분의 연구가 기계적 박리를 통하여 작은 스케일의 소자 형성에 국한되어 있다.In particular, the diverse electrical characteristics of TMDC have led to research into implementing devices with various characteristics by bonding individual materials. In order to commercialize this type of device manufacturing, it is essential to make large-area devices at low cost. Nevertheless, most research to date is limited to the formation of small-scale devices through mechanical exfoliation.
이에, 저비용으로 대면적의 반도체소자를 만드는 대량 생산방식이 필요한 실정이다.Accordingly, there is a need for a mass production method to produce large-area semiconductor devices at low cost.
본 발명이 이루고자 하는 기술적 과제는 저비용으로 대면적의 소자를 만드는 반도체소자의 제조방법을 제공하는 것이다.The technical problem to be achieved by the present invention is to provide a method for manufacturing semiconductor devices that can produce large-area devices at low cost.
본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.The technical problem to be achieved by the present invention is not limited to the technical problem mentioned above, and other technical problems not mentioned can be clearly understood by those skilled in the art from the description below. There will be.
상기 기술적 과제를 달성하기 위하여, 본 발명의 기판 상에 2차원물질(A)이 분산된 제1분산액을 코팅하여 제1코팅층을 형성하는 제1코팅층형성단계; 상기 제1코팅층을 어닐링하여 절연층을 형성하는 절연층형성단계; 상기 절연층 상에 2차원물질(B)이 분산된 제2분산액을 코팅하여 반도체층을 형성하는 반도체층형성단계; 및 상기 반도체층 상에 전극을 패터닝하는 전극패터닝단계;를 포함하는 것을 특징으로 하는, 용액공정을 이용한 대면적 반도체소자 제조방법을 제공한다.In order to achieve the above technical problem, a first coating layer forming step of forming a first coating layer by coating a first dispersion liquid in which the two-dimensional material (A) is dispersed on the substrate of the present invention; An insulating layer forming step of forming an insulating layer by annealing the first coating layer; A semiconductor layer forming step of forming a semiconductor layer by coating a second dispersion liquid in which a two-dimensional material (B) is dispersed on the insulating layer; and an electrode patterning step of patterning an electrode on the semiconductor layer. A large-area semiconductor device manufacturing method using a solution process is provided.
본 발명의 일 실시예에 있어서, 상기 전극패터닝단계는, 기판 상에 그래핀이 분산된 분산액을 코팅하여 그래핀층을 형성하는 그래핀층형성단계; 상기 그래핀층 상에 금속전극을 증착하는 금속층형성단계; 및 상기 그래핀-금속층을 상기 제2코팅층 상에 전사하는 전사단계;를 포함하는 것을 특징으로 하는, 용액공정을 이용한 대면적 반도체소자 제조방법 일 수 있다.In one embodiment of the present invention, the electrode patterning step includes a graphene layer forming step of forming a graphene layer by coating a dispersion of graphene on a substrate; A metal layer forming step of depositing a metal electrode on the graphene layer; and a transfer step of transferring the graphene-metal layer onto the second coating layer. It may be a large-area semiconductor device manufacturing method using a solution process.
또한, 본 발명의 실시예에 있어서, 상기 제1코팅층형성단계는, 전기화학박리법을 통해 상기 제1분산액을 제조하는 제1분산액제조단계를 포함하는 것을 특징으로 하는, 용액공정을 이용한 대면적 반도체소자 제조방법 일 수 있다.In addition, in an embodiment of the present invention, the first coating layer forming step is a large-area method using a solution process, characterized in that it includes a first dispersion preparation step of preparing the first dispersion through an electrochemical peeling method. It may be a semiconductor device manufacturing method.
또한, 본 발명의 실시예에 있어서, 상기 제1분산액 내의 2차원물질(A)은 플레이크형태의 2차원물질을 포함하는 것을 특징으로 하는, 용액공정을 이용한 대면적 반도체소자 제조방법 일 수 있다.Additionally, in an embodiment of the present invention, the two-dimensional material (A) in the first dispersion may be a large-area semiconductor device manufacturing method using a solution process, characterized in that it includes a two-dimensional material in the form of a flake.
또한, 본 발명의 실시예에 있어서, 상기 2차원물질(A)은 TMDC(Transition Metal Dichalcogenide), Phosphorene(Black Phosphorus), Germanane 및 Silicene로 이루어진 군에서 선택되는 어느 하나 이상을 포함하는 것을 특징으로 하는, 용액공정을 이용한 대면적 반도체소자 제조방법 일 수 있다.In addition, in an embodiment of the present invention, the two-dimensional material (A) is characterized in that it contains at least one selected from the group consisting of TMDC (Transition Metal Dichalcogenide), Phosphorene (Black Phosphorus), Germanane, and Silicene. , it can be a large-area semiconductor device manufacturing method using a solution process.
또한, 본 발명의 실시예에 있어서, 상기 2차원물질(A)은 MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, TaS2, TaSe2, TiS2, TiSe2, HfS2, HfSe2, SnS2, SnSe2, GeS2, GeSe2, GaS2, GaSe2, ZrS2, ZrSe2, Bi2S3, Bi2Se3 및 Bi2Te3으로 이루어진 군에서 선택되는 어느 하나 이상을 포함하는 것을 특징으로 하는, 용액공정을 이용한 대면적 반도체소자 제조방법일 수 있다.Additionally, in an embodiment of the present invention, the two-dimensional material (A) is MoS 2 , MoSe 2 , MoTe 2 , WS 2 , WSe 2 , WTe 2 , TaS 2 , TaSe 2 , TiS 2 , TiSe 2 , HfS 2 , HfSe 2 , SnS 2 , SnSe 2 , GeS 2 , GeSe 2 , GaS 2 , GaSe 2 , ZrS 2 , ZrSe 2 , Bi 2 S 3 , Bi 2 Se 3 and Bi 2 Te 3 Any one selected from the group consisting of It may be a large-area semiconductor device manufacturing method using a solution process, characterized by including the above.
또한, 본 발명의 실시예에 있어서, 상기 2차원물질(A)은 HfS2, HfSe2, ZrS2, 및, ZrSe2를 포함하는 군에서 선택되는 어느 하나 이상을 포함하는 것을 특징으로 하는, 용액공정을 이용한 대면적 반도체소자 제조방법 일 수 있다.In addition, in an embodiment of the present invention, the two-dimensional material (A) is a solution characterized in that it contains at least one selected from the group including HfS 2, HfSe 2 , ZrS 2 , and ZrSe 2 . It may be a method of manufacturing large-area semiconductor devices using a process.
또한, 본 발명의 실시예에 있어서, 상기 제2분산액 내의 2차원물질(B)은 플레이크형태의 2차원물질을 포함하는 것을 특징으로 하는, 용액공정을 이용한 대면적 반도체소자 제조방법 일 수 있다.Additionally, in an embodiment of the present invention, the two-dimensional material (B) in the second dispersion may be a large-area semiconductor device manufacturing method using a solution process, characterized in that it includes a two-dimensional material in the form of flakes.
또한, 본 발명의 실시예에 있어서, 상기 2차원물질(B)은, TMDC(Transition Metal Dichalcogenide), Phosphorene(Black Phosphorus), Germanane 및 Silicene로 이루어진 군에서 선택되는 어느 하나 이상을 포함하는 것을 특징으로 하는, 용액공정을 이용한 대면적 반도체소자 제조방법 일 수 있다.In addition, in an embodiment of the present invention, the two-dimensional material (B) is characterized in that it contains at least one selected from the group consisting of TMDC (Transition Metal Dichalcogenide), Phosphorene (Black Phosphorus), Germanane, and Silicene. It may be a large-area semiconductor device manufacturing method using a solution process.
또한, 본 발명의 실시예에 있어서, 상기 2차원물질(B)은, MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, TaS2, TaSe2, TiS2, TiSe2, HfS2, HfSe2, SnS2, SnSe2, GeS2, GeSe2, GaS2, GaSe2, ZrS2, ZrSe2, Bi2S3, Bi2Se3 및 Bi2Te3으로 이루어진 군에서 선택되는 어느 하나 이상을 포함하는 것을 특징으로 하는, 용액공정을 이용한 대면적 반도체소자 제조방법일 수 있다.Additionally, in an embodiment of the present invention, the two-dimensional material (B) is MoS 2 , MoSe 2 , MoTe 2 , WS 2 , WSe 2 , WTe 2 , TaS 2 , TaSe 2 , TiS 2 , TiSe 2 , HfS 2 , HfSe 2 , SnS 2 , SnSe 2 , GeS 2 , GeSe 2 , GaS 2 , GaSe 2 , ZrS 2 , ZrSe 2, Bi 2 S 3 , Bi 2 Se 3 and Bi 2 Te 3. It may be a large-area semiconductor device manufacturing method using a solution process, characterized by including one or more.
또한, 본 발명의 실시예에 있어서, 상기 2차원물질(B)은 Black phosphorus, MoS2, MoSe2, WSe2, 및 WS2로 이루어진 군에서 선택되는 어느 하나 이상을 포함하는 것을 특징으로 하는, 용액공정을 이용한 대면적 반도체소자 제조방법일 수 있다.In addition, in an embodiment of the present invention, the two-dimensional material (B) is characterized in that it contains at least one selected from the group consisting of black phosphorus, MoS 2 , MoSe 2 , WSe 2 , and WS 2 . It may be a large-area semiconductor device manufacturing method using a solution process.
또한, 본 발명의 실시예에 있어서, 상기 분산액준비단계 내지 상기 제2코팅단계는 3회 이상 반복하는 것을 특징으로 하는, 용액공정을 이용한 대면적 반도체소자 제조방법일 수 있다.Additionally, in an embodiment of the present invention, the dispersion preparation step to the second coating step may be a method of manufacturing a large-area semiconductor device using a solution process, characterized in that the steps are repeated three or more times.
또한, 본 발명의 실시예에 있어서, 상기 전사단계는 습식전사방법, 및 건식전사방법으로 이루어진 군에서 선택되는 어느 하나의 전사방법을 포함하는 것을 특징으로 하는, 용액공정을 이용한 대면적 반도체소자 제조방법 일 수 있다.In addition, in an embodiment of the present invention, the transfer step is characterized in that it includes any one transfer method selected from the group consisting of a wet transfer method and a dry transfer method, manufacturing a large-area semiconductor device using a solution process. It could be a way.
또한, 본 발명의 실시예에 있어서, 상기 전극패터닝단계는, 소스전극, 및 드레인전극을 각각 이격되어 패터닝하는 단계를 포함하는 것을 특징으로 하는, 용액공정을 이용한 대면적 반도체소자 제조방법일 수 있다.In addition, in an embodiment of the present invention, the electrode patterning step may be a large-area semiconductor device manufacturing method using a solution process, characterized in that it includes the step of patterning the source electrode and the drain electrode separately. .
상기 기술적 과제를 달성하기 위하여, 본 발명의 다른 실시예는 상기 실시예에 의해 제조된 대면적 반도체소자를 제공한다.In order to achieve the above technical problem, another embodiment of the present invention provides a large-area semiconductor device manufactured according to the above embodiment.
본 발명의 실시예에 따르면, 저비용으로 대면적의 소자를 만드는 반도체소자의 제조방법을 제공할 수 있다.According to embodiments of the present invention, it is possible to provide a semiconductor device manufacturing method for manufacturing a large-area device at low cost.
본 발명의 효과는 상기한 효과로 한정되는 것은 아니며, 본 발명의 상세한 설명 또는 특허청구범위에 기재된 발명의 구성으로부터 추론 가능한 모든 효과를 포함하는 것으로 이해되어야 한다.The effects of the present invention are not limited to the effects described above, and should be understood to include all effects that can be inferred from the configuration of the invention described in the detailed description or claims of the present invention.
도1 및 도2는 본 발명의 일 실시예에 의해 제공되는 대면적 반도체소자 제조방법의 순서도를 나타내는 도면이다.
도3은 본 실험예1의 실험결과를 보여주는 도면이다.
도4는 본 실험예2의 실험결과를 보여주는 도면이다.
도5는 본 실험예3의 실험결과를 보여주는 도면이다.1 and 2 are diagrams showing a flowchart of a method for manufacturing a large-area semiconductor device provided by an embodiment of the present invention.
Figure 3 is a diagram showing the experimental results of Experimental Example 1.
Figure 4 is a diagram showing the experimental results of Experimental Example 2.
Figure 5 is a diagram showing the experimental results of Experimental Example 3.
이하에서는 첨부한 도면을 참조하여 본 발명을 설명하기로 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 따라서 여기에서 설명하는 실시예로 한정되는 것은 아니다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, the present invention will be described with reference to the attached drawings. However, the present invention may be implemented in various different forms and, therefore, is not limited to the embodiments described herein. In order to clearly explain the present invention in the drawings, parts unrelated to the description are omitted, and similar parts are given similar reference numerals throughout the specification.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결(접속, 접촉, 결합)"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 부재를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 구비할 수 있다는 것을 의미한다.Throughout the specification, when a part is said to be "connected (connected, contacted, combined)" with another part, this means not only "directly connected" but also "indirectly connected" with another member in between. "Includes cases where it is. In addition, when a part is said to “include” a certain component, this does not mean that other components are excluded, but that other components can be added, unless specifically stated to the contrary.
본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in this specification are merely used to describe specific embodiments and are not intended to limit the invention. Singular expressions include plural expressions unless the context clearly dictates otherwise. In this specification, terms such as “comprise” or “have” are intended to designate the presence of features, numbers, steps, operations, components, parts, or combinations thereof described in the specification, but are not intended to indicate the presence of one or more other features. It should be understood that it does not exclude in advance the possibility of the existence or addition of elements, numbers, steps, operations, components, parts, or combinations thereof.
전술한 바와 같이, 2차원 물질들을 이용한 반도체소자 제조의 상용화를 위해서는 대면적의 소자를 저비용으로 만드는 것이 필수적인 바, 단순히 기계적 박리과정을 통한 작은 스케일의 소자형성 방법에만 국한되어서는 아니된다.As mentioned above, for the commercialization of semiconductor device manufacturing using two-dimensional materials, it is essential to manufacture large-area devices at low cost, and this method should not be limited to the method of forming small-scale devices simply through a mechanical exfoliation process.
이에, 본 발명의 일 실시예에서는, 기판(100) 상에 2차원물질(A)이 분산된 제1분산액을 코팅하여 제1코팅층(200)을 형성하는 제1코팅층형성단계(S100); 상기 제1코팅층(200)을 어닐링하여 절연층(300)을 형성하는 절연층(300)형성단계(S200); 상기 절연층(300) 상에 2차원물질(B)이 분산된 제2분산액을 코팅하여 반도체층을 형성하는 반도체층형성단계(S300); 및 상기 반도체층 상에 전극을 패터닝하는 전극패터닝단계(S400);를 포함하는 것을 특징으로 하는, 용액공정을 이용한 대면적 반도체소자 제조방법을 제공한다.Accordingly, in one embodiment of the present invention, a first coating layer forming step (S100) of forming a first coating layer 200 by coating a first dispersion liquid in which a two-dimensional material (A) is dispersed on a substrate 100; An insulating layer 300 forming step (S200) of forming an insulating layer 300 by annealing the first coating layer 200; A semiconductor layer forming step (S300) of forming a semiconductor layer by coating a second dispersion liquid in which the two-dimensional material (B) is dispersed on the insulating layer 300; and an electrode patterning step (S400) of patterning an electrode on the semiconductor layer. A large-area semiconductor device manufacturing method using a solution process is provided.
이때, 상기 전극패터닝단계는, 기판(150) 상에 그래핀이 분산된 분산액을 코팅하여 그래핀층을 형성하는 그래핀층형성단계(S420); 상기 그래핀층 상에 금속전극을 증착하는 금속층형성단계(S425); 및 상기 그래핀층을 상기 제2코팅층(400) 상에 전사하는 전사단계(S430);를 포함하는 것을 특징으로 하는, 용액공정을 이용한 반데르발스 이종구조 반도체소자 제조방법일 수 있다.At this time, the electrode patterning step includes a graphene layer forming step (S420) of forming a graphene layer by coating a dispersion of graphene on the substrate 150; A metal layer forming step (S425) of depositing a metal electrode on the graphene layer; and a transfer step (S430) of transferring the graphene layer onto the second coating layer 400. It may be a van der Waals heterogeneous structure semiconductor device manufacturing method using a solution process.
이와 같이 본 발명의 일 실시예에서는, 2차원이 분산되어 있는 분산액을 이용하여 코팅한 뒤 이들 코팅층을 각 반도체 구성요소의 형성에 적합한 온도로 열처리하여 반도체소자를 제조하는 용액공정방법을 이용한 반데르발스 이종구조 반도체소자 제조방법을 제공함으로써, 잉크젯방식으로 반도체소자의 제조도 가능하도록 하며, 궁극적으로는 반데르발스 이종구조 반도체소자의 제조공정이 대면적으로 진행이 가능하게 함과 동시에, 그 비용 역시 저감할 수 있게 된다.As such, in one embodiment of the present invention, a van der process method is used to manufacture semiconductor devices by coating using a two-dimensionally dispersed dispersion and then heat-treating these coating layers at a temperature suitable for the formation of each semiconductor component. By providing a manufacturing method for Waals heterostructure semiconductor devices, it is possible to manufacture semiconductor devices using the inkjet method, and ultimately, it is possible to carry out the manufacturing process of van der Waals heterostructure semiconductor devices in a large area, while also making it possible to manufacture semiconductor devices using the inkjet method. It can also be reduced.
이때, 본 명세서에서 “용액공정”이라 함은, 플레이크 형태의 2차원 물질이 분산되어 있는 분산액을 기판 상에 코팅하여 대면적의 균일한 박막을 형성하게 되며, 이를 가공함으로써 반도체소자의 각 구성을 형성하는 공정방법을 의미한다.At this time, in this specification, “solution process” refers to coating a dispersion of flake-shaped two-dimensional materials on a substrate to form a large-area uniform thin film, and processing it to shape each component of the semiconductor device. It refers to the process method of forming.
도1 및 도2는 본 발명의 일 실시예에 의해 제공되는 대면적 반도체소자 제조방법의 순서도를 나타내는 도면이다. 1 and 2 are diagrams showing a flowchart of a method for manufacturing a large-area semiconductor device provided by an embodiment of the present invention.
이하 첨부된 도1 및 도2를 참고하여 본 발명의 일 실시예에 따른 반데르발스 이종구조 반도체소자 제조방법을 상세히 설명한다.Hereinafter, a method for manufacturing a van der Waals heterogeneous structure semiconductor device according to an embodiment of the present invention will be described in detail with reference to the attached FIGS. 1 and 2.
이하, 기판 상에 2차원물질(A)이 분산된 제1분산액을 코팅하여 제1코팅층(200)을 형성하는 제1코팅층형성단계(S100)를 설명한다.Hereinafter, the first coating layer forming step (S100) of forming the first coating layer 200 by coating the first dispersion liquid in which the two-dimensional material (A) is dispersed on the substrate will be described.
전술한 바와 같이, 본 발명에서 제공하는 대면적 반도체소자 제조방법은, 용액공정을 이용하여 반도체소자의 제조를 진행하며, 제1코팅층형성단계(S100)에서는, 기판(100) 상에 제1분산액을 코팅하여 제1코팅층(200)을 형성함으로써, 향후 절연층형성단계(S200)에서, 절연층(300)을 형성할 수 있도록 한다.As described above, the large-area semiconductor device manufacturing method provided by the present invention proceeds with the manufacturing of the semiconductor device using a solution process , and in the first coating layer forming step (S100), the first dispersion liquid is applied on the substrate 100. By coating to form the first coating layer 200, the insulating layer 300 can be formed in the future insulating layer forming step (S200).
이에, 상기 제1분산액은 제1코팅층(200)을 형성할 수 있도록 하면서, 상기 형성된 제1코팅층(200)이 향후 어닐링과정을 통해 절연층(300)이 될 수도 있는 화합물들을 포함하는 것이 바람직하다.Accordingly, it is preferable that the first dispersion contains compounds that enable the formation of the first coating layer 200 and that the formed first coating layer 200 may become the insulating layer 300 through a future annealing process. .
상기 목적을 달성하기 위해, 본 발명의 일 실시예에서는, 2차원물질(A)이 분산된 제1분산액을 코팅하여 제1코팅층(200)을 형성하는 단계를 포함한다.In order to achieve the above object, an embodiment of the present invention includes forming a first coating layer 200 by coating a first dispersion in which the two-dimensional material (A) is dispersed.
즉, 상기 제1분산액 내에서는, 상기 2차원물질(A)이 분산되어 있으며, 이렇게 분산된 2차원물질(A)들은 플레이크 형태를 가지고 있다. 이와 같이 상기 플레이크 형태를 가짐으로써, 용액공정을 진행할 때, 대면적의 균일한 필름을 형성하는 효과를 얻게 될 수 있다.That is, in the first dispersion liquid, the two-dimensional material (A) is dispersed, and the two-dimensional material (A) dispersed in this way has a flake form. By having the flake form in this way, the effect of forming a uniform film of a large area can be obtained when the solution process is performed.
또한, 상기 2차원물질(A)은, TMDC(Transition Metal Dichalcogenide), Phosphorene(Black Phosphorus), Germanane 및 Silicene로 이루어진 군에서 선택되는 어느 하나 이상을 포함하는 것일 수 있으며, 예를 들면, MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, TaS2, TaSe2, TiS2, TiSe2, HfS2, HfSe2, SnS2, SnSe2, GeS2, GeSe2, GaS2, GaSe2, ZrS2, ZrSe2, Bi2S3, Bi2Se3 및 Bi2Te3으로 이루어진 군에서 선택되는 어느 하나일 수 있고, 바람직하게는, HfS2, HfSe2, ZrS2, 및 ZrSe2를 포함하는 군에서 선택되는 어느 하나이다.In addition, the two-dimensional material (A) may include one or more selected from the group consisting of TMDC (Transition Metal Dichalcogenide), Phosphorene (Black Phosphorus), Germanane, and Silicene, for example, MoS 2 , MoSe 2 , MoTe 2 , WS 2 , WSe 2 , WTe 2 , TaS 2 , TaSe 2 , TiS 2 , TiSe 2 , HfS 2 , HfSe 2 , SnS 2 , SnSe 2 , GeS 2 , GeSe 2 , GaS 2 , GaSe 2 , ZrS 2 , ZrSe 2, Bi 2 S 3 , Bi 2 Se 3 and Bi 2 Te 3 , and preferably HfS 2, HfSe 2 , ZrS 2 , and ZrSe 2 . It is any one selected from the group containing.
또한, 상기 기술된 목적들을 달성하기 위해, 상기 제1분산액은 전기화학 박리방법을 통해 제조가 가능하다.Additionally, in order to achieve the purposes described above, the first dispersion can be prepared through an electrochemical exfoliation method.
이하, 상기 제1코팅층(200)을 어닐링하여 절연층(300)을 형성하는 절연층(300)형성단계(S200)를 설명한다.Hereinafter, the insulating layer 300 forming step (S200) of forming the insulating layer 300 by annealing the first coating layer 200 will be described.
본 명세서에서, “어닐링”이라 함은, 열처리를 함으로써 코팅층 내의 용매를 제거해주는 과정 또는 박막에 산화반응을 유도하는 과정을 의미한다. In this specification, “annealing” refers to a process of removing the solvent in the coating layer by heat treatment or a process of inducing an oxidation reaction in the thin film.
본 절연층(300)형성단계(S200)에서는, 상기 제1코팅층(200)을 산소가 포함된 환경 하에서 500℃ 열처리를 진행함으로써 산화반응을 유도하게 되며, 이를 통해 상기 제1코팅층(200) 내에 포함된 2차원물질(A)들은 산화물로 변하면서 상기 제1코팅층(200)은 산화물층을 형성하게 되며, 상기 산화물층은 궁극적으로 절연층(300)의 역할을 수행하게 된다.In this insulating layer 300 forming step (S200), an oxidation reaction is induced by heat treating the first coating layer 200 at 500° C. in an environment containing oxygen, and through this, an oxidation reaction is induced within the first coating layer 200. As the included two-dimensional materials (A) change into oxides, the first coating layer 200 forms an oxide layer, and the oxide layer ultimately serves as the insulating layer 300.
이하, 상기 절연층 상에 2차원물질(B)이 분산된 제2분산액을 코팅하여 반도체층을 형성하는 반도체층형성단계(S300)를 설명한다.Hereinafter, the semiconductor layer forming step (S300) of forming a semiconductor layer by coating the second dispersion liquid in which the two-dimensional material (B) is dispersed on the insulating layer will be described.
본 반도체층형성단계(S300)는, 반도체소자에 있어서 반도체층(400)을 코팅하는 단계로, 상기 제1코팅층형성단계(S100)에서 코팅에 사용되는 분산액만을 제2분산액으로 하는 것을 제외하고는 동일한 방식으로, 코팅을 진행할 수 있다.This semiconductor layer forming step (S300) is a step of coating the semiconductor layer 400 in a semiconductor device, except that only the dispersion used for coating in the first coating layer forming step (S100) is used as the second dispersion. Coating can be performed in the same way.
전술한 바와 같이, 본 반도체층형성단계(S300)에서도 용액공정을 이용함으로써 공정의 비용을 저감할 수 있으며, 대면적으로 공정을 진행할 수도 있게 된다.As described above, by using a solution process in this semiconductor layer forming step (S300), the cost of the process can be reduced, and the process can also be carried out in a large area.
이와 같이, 용액공정을 이용하기 위해, 상기 제2분산액 내에 포함된 2차원물질(B)들은, 플레이크형태를 가지고 있다.In this way, in order to use the solution process, the two-dimensional materials (B) included in the second dispersion have a flake form.
본 반도체층형성단계(S300)에서 사용되는 제2분산액은, 2차원물질(B)을 함유하고 있는 분산액으로, 사용자는 반도체층(400)에 사용하려는 물질과 대응되도록, 2차원물질(B)들을 조절할 수 있다.The second dispersion used in this semiconductor layer forming step (S300) is a dispersion containing a two-dimensional material (B), and the user prepares the two-dimensional material (B) to correspond to the material to be used in the semiconductor layer (400). You can control them.
이에, 상기 2차원물질(B)은, TMDC(Transition Metal Dichalcogenide), Phosphorene(Black Phosphorus), Germanane 및 Silicene로 이루어진 군에서 선택되는 어느 하나일 수 있다.Accordingly, the two-dimensional material (B) may be any one selected from the group consisting of TMDC (Transition Metal Dichalcogenide), Phosphorene (Black Phosphorus), Germanane, and Silicene.
상기 2차원물질(B)은, 예를 들면, MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, TaS2, TaSe2, TiS2, TiSe2, HfS2, HfSe2, SnS2, SnSe2, GeS2, GeSe2, GaS2, GaSe2, ZrS2, ZrSe2, Bi2S3, Bi2Se3 및 Bi2Te3으로 이루어진 군에서 선택되는 어느 하나 이상을 포함하는 것일 수 있고, 바람직하게는, MoS2, MoSe2, WSe2, 및 WS2로 이루어진 군에서 선택되는 어느 하나 이상을 포함하는 것일 수 있으나, 상기 예시에 한정되지 아니함은 물론이다.The two-dimensional material (B) is, for example, MoS 2 , MoSe 2 , MoTe 2 , WS 2 , WSe 2 , WTe 2 , TaS 2 , TaSe 2 , TiS 2 , TiSe 2 , HfS 2 , HfSe 2 , SnS 2 , SnSe 2 , GeS 2 , GeSe 2 , GaS 2 , GaSe 2 , ZrS 2 , ZrSe 2, Bi 2 S 3 , Bi 2 Se 3 and Bi 2 Te 3. It may, preferably, include one or more selected from the group consisting of MoS 2 , MoSe 2 , WSe 2 , and WS 2 , but of course it is not limited to the above examples.
이하, 상기 반도체층 상에 전극을 패터닝하는 전극패터닝단계(S400)를 설명한다.Hereinafter, the electrode patterning step (S400) of patterning the electrode on the semiconductor layer will be described.
반도체 소자를 형성하기 위해, 본 전극패터닝단계(S400)에서는 상기 반도체층(400) 상에 전극을 패터닝하는 단계를 진행한다.In order to form a semiconductor device, the electrode patterning step (S400) involves patterning an electrode on the semiconductor layer 400.
이때, 본 발명의 일 실시예에 의해 제공되는 대면적 반도체소자 제조방법은, 본 전극패터닝단계(S400) 역시 용액공정을 이용하여 진행이 가능하며, 이와 같이 용액공정을 이용하여 패터닝을 함으로써, 공정비용의 저감과 대규모 양산이 가능하도록 한다.At this time, in the large-area semiconductor device manufacturing method provided by an embodiment of the present invention, the electrode patterning step (S400) can also be performed using a solution process, and by patterning using the solution process in this way, the process Enables cost reduction and large-scale mass production.
본 전극패터닝단계(S400)에서는, 준비된 기판(150) 상에 그래핀이 분산된 분산액을 코팅하여 그래핀층(500)을 형성하고, 상기 그래핀층(500) 상에 금속전극(600)을 증착함으로써, 그래핀-금속층을 형성하게 된다.In this electrode patterning step (S400), a graphene layer 500 is formed by coating a dispersion of graphene on the prepared substrate 150, and a metal electrode 600 is deposited on the graphene layer 500. , forming a graphene-metal layer.
또한, 본 전극패터닝단계(S400)에서는, 상기 형성된 그래핀-금속층을 상기 제2코팅층(400) 상에 전사하는 단계를 포함할 수 있는데, 상기 전사하는 단계에서는 전사 시에 그래핀-금속층의 손상이 없도록 전사하는 것이 바람직하며, 이를 위해 PMMA를 그래핀-금속층에 코팅하여 지지체 역할을 해주도록 하는 단계를 포함할 수 있다.Additionally, this electrode patterning step (S400) may include transferring the formed graphene-metal layer onto the second coating layer 400. In the transferring step, the graphene-metal layer is damaged during transfer. It is desirable to transfer without any damage, and this may include coating PMMA on the graphene-metal layer to serve as a support.
상기 목적을 달성하기 위해, 상기 전사방법은, 예를 들면, 습식전사방법, 건식전사방법, 등이 있고, 본 발명의 일 구현예에서는 습식전사방법으로 시행하였으며, 상기 예시에 한정되지 아니함은 물론이다.In order to achieve the above object, the transfer method includes, for example, a wet transfer method, a dry transfer method, etc., and in one embodiment of the present invention, the wet transfer method was implemented, and is not limited to the above example. am.
이하에서는 제조예, 실험예, 및 비교예를 통해 본 발명에 대해 더욱 상세하게 설명한다. 하지만 본 발명이 하기 제조예, 실험예, 및 비교예에 한정되는 것은 아니다.Hereinafter, the present invention will be described in more detail through preparation examples, experimental examples, and comparative examples. However, the present invention is not limited to the following production examples, experimental examples, and comparative examples.
제조예 - 반도체소자의 제조Manufacturing Example - Manufacturing of semiconductor devices
본 제조예에서는, 용액공정방법을 이용하여 상기 반도체소자를 제조하였다.In this manufacturing example, the semiconductor device was manufactured using a solution processing method.
구체적인 제조방법은 하기 과정과 같다.The specific manufacturing method is as follows.
(1)단계: 전기화학박리를 통해 제조한 isopropyl alcohol용매에서 HfS2를 0.6mg/ml 농도만큼 포함하는 제1분산액을, 기판 상에 2500rpm으로 40초동안 스핀코팅하여 제1코팅층을 형성한 뒤, 상기 제1코팅층을 산소가 포함된 조건에서 500℃ 로 5시간 어닐링을 진행하여, 상기 제1코팅층을 HfO2 성분의 절연층으로 형성하였다. Step (1) : The first dispersion containing HfS 2 at a concentration of 0.6 mg/ml in an isopropyl alcohol solvent prepared through electrochemical peeling was spin-coated on the substrate at 2500 rpm for 40 seconds to form a first coating layer. , the first coating layer was annealed at 500° C. for 5 hours under oxygen-containing conditions, thereby forming the first coating layer as an insulating layer of HfO 2 component.
(2)단계: 상기 절연층 상에, MoS2를 isopropyl alcohol용매에서 0.5mg/ml농도만큼 포함하는 제2분산액을, 상기 절연층 상에 2500rpm으로 40초 동안 스핀코팅하여 제2코팅층을 형성하였다. Step (2) : A second dispersion containing MoS 2 at a concentration of 0.5 mg/ml in an isopropyl alcohol solvent was spin-coated on the insulating layer at 2500 rpm for 40 seconds to form a second coating layer. .
(3)단계: 그래핀을 포함하는 분산액을 상기 (1)(2)단계와는 다른 기판 상에서 2500rpm으로 40초 동안 스핀코팅하여 그래핀코팅층을 형성한 뒤, 상기 그래핀코팅층 상에 photolithography를 통해 전극패턴을 형성한 후 열증착방식을 통하여 금 50nm 증착하여 그래핀-금속전극을 형성하였다. Step (3): A graphene coating layer is formed by spin coating the dispersion containing graphene on a different substrate from step (1) (2) at 2500 rpm for 40 seconds, and then forming a graphene coating layer through photolithography. After forming the electrode pattern, 50 nm of gold was deposited using thermal evaporation to form a graphene-metal electrode.
(4)단계: 상기 그래핀-금속전극 위에 PMMA 지지층을 형성한 후 MoS2 제2코팅층 위에 습식전사 방식으로 전사를 진행하였다. Step (4): On the graphene-metal electrode MoS 2 after forming PMMA support layer Transfer was performed using a wet transfer method on the second coating layer.
상기 (1)단계 내지 (4)단계를 통해, 반도체소자를 성공적으로 제조할 수 있었다.Through steps (1) to (4) above, a semiconductor device could be successfully manufactured.
실험예1Experimental Example 1
본 실험예1에서는, 상기 제조예에서 제조한 반도체소자를 이용하여 저전압 구동의 반도체 소자 특성을 확인하는 실험을 진행하였다.In this Experimental Example 1, an experiment was conducted to confirm the characteristics of the semiconductor device under low voltage driving using the semiconductor device manufactured in the above manufacturing example.
그 구체적인 실험방법은 실험예 1에서 제조한 반도체 소자와 300 nm-SiO2 위에서의 MoS2 의 전기적특성을 비교하는 방식으로 진행하였다.The specific experimental method was conducted by comparing the electrical properties of the semiconductor device manufactured in Experimental Example 1 and MoS 2 on 300 nm-SiO 2 .
도3은 본 실험예1의 실험결과를 보여주는 도면이다.Figure 3 is a diagram showing the experimental results of Experimental Example 1.
도3을 통해 알 수 있듯이, 상기 제조예에서 제조한 반도체소자는 낮은 전압을 인가함으로써 일반적으로 사용되는 300 nm SiO2 의 전기적 특성 (on/off ratio, maximum drain current) 을 구현하였다는 것을 알 수 있다.As can be seen from Figure 3, it can be seen that the semiconductor device manufactured in the above manufacturing example achieved the electrical characteristics (on/off ratio, maximum drain current) of the commonly used 300 nm SiO2 by applying a low voltage. .
실험예2Experimental Example 2
본 실험예2에서는, 상기 실험예1에서 제조하여 측정한반도체소자를 이용하여 유전체의 종류에 따른 전기적 특성을 비교하였다.In this Experimental Example 2, the electrical properties according to the type of dielectric were compared using the semiconductor device manufactured and measured in Experimental Example 1.
도4는 본 실험예2의 실험결과를 보여주는 도면이다.Figure 4 is a diagram showing the experimental results of Experimental Example 2.
도4를 통해 알 수 있듯이, 상기 제조예에서 제조한 반도체소자는 300 nm SiO2 를 유전체로 사용했을 때보다 우수한 전하이동도, subthreshold swing을 가지는 것을 알 수 있다.As can be seen from Figure 4, the semiconductor device manufactured in the above manufacturing example has better charge mobility and subthreshold swing than when 300 nm SiO 2 is used as a dielectric.
실험예3Experimental Example 3
본 실험예3에서는, 상기 제조예에서 제조한 반도체소자를 이용하여 전극의 종류에 따른 전기적 특성을 확인하는 실험을 진행하였다.In this Experimental Example 3, an experiment was conducted to check the electrical characteristics according to the type of electrode using the semiconductor device manufactured in the manufacturing example above.
그 구체적인 실험방법은 상기 제조예의 그래핀-금속 전극을 갖는 반도체소자와 금속 전극을 갖는 소자를 제조하여 측정하였다.The specific experimental method was measured by manufacturing a semiconductor device with a graphene-metal electrode and a device with a metal electrode in the above production example.
도5는 본 실험예3의 실험결과를 보여주는 도면이다.Figure 5 is a diagram showing the experimental results of Experimental Example 3.
도5를 통해 알 수 있듯이, 상기 제조예에서 제조한 반도체소자는 금속만을 전극으로 갖는 반도체 소자에 비해 우수한 전기적 특성(mobility, on/off ratio) 을 가지는 것을 알 수 있다. 이는 그래핀 층이 금속 아래에서 게이트 전압에 따라 fermi level 을 바꾸고, 이를 통해 Schottky barrier height 를 줄이는 현상으로 이해할 수 있다. As can be seen from Figure 5, the semiconductor device manufactured in the above manufacturing example has excellent electrical characteristics (mobility, on/off ratio) compared to a semiconductor device having only metal as an electrode. This can be understood as a phenomenon in which the graphene layer changes the fermi level under the metal according to the gate voltage, thereby reducing the Schottky barrier height.
비교예Comparative example
본 비교예에서는, 상기 제조예에서 제조한 반도체소자 제조과정에 있어서, (1)단계 및 (2)단계의 반복횟수를 달리하여, 반도체소자의 두께를 달리하는 경우에 있어서의 그 반도체소자의 효과를 확인하는 실험을 진행하였다.In this comparative example, in the manufacturing process of the semiconductor device manufactured in the above manufacturing example, the effect of the semiconductor device when the thickness of the semiconductor device is varied by varying the number of repetitions of steps (1) and (2). An experiment was conducted to confirm.
상기 반복횟수는 2회 내지 8회로 달리하여 진행하였으며, 다양한 두께로 제조된 HfO2 유전막을 이용하여 두께 및 capacitacne를 확인하는 실험을 진행하였다.The number of repetitions was varied from 2 to 8, and an experiment was conducted to check the thickness and capacitance using HfO 2 dielectric films manufactured with various thicknesses.
본 비교예의 결과는 하기 표1에 정리된 바와 같다.The results of this comparative example are summarized in Table 1 below.
상기 표1의 결과를 통해 알 수 있듯이, 반복횟수를 4회 이상해야 일정 두께 이상의 유전막이 형성되어 dielectric 역할을 하게 되는 것을 알 수 있는 바, 반도체소자의 제조에 있어서, 반복횟수는 4 회 이상을 가지는 것이 바람직하다.As can be seen from the results in Table 1 above, the number of repetitions must be 4 or more to form a dielectric film with a certain thickness or more to play a dielectric role. In the manufacture of semiconductor devices, the number of repetitions is 4 or more. It is desirable to have it.
이와 같이 본 발명의 일 실시예에 의해 제공되는, 반도체소자의 제조방법은, 용액공정방법을 이용하여 반도체소자를 제조함으로써, 상기 공정에 필요한 공정비용이 저감되는 효과가 제공됨과 동시에, 반도체소자를 대면적으로 양산할 수 있는 효과 역시 제공받을 수 있다.As described above, the method for manufacturing a semiconductor device provided by an embodiment of the present invention provides the effect of reducing the process cost required for the process by manufacturing the semiconductor device using a solution processing method, and at the same time, the semiconductor device is manufactured using a solution process method. The effect of large-scale mass production can also be provided.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.The description of the present invention described above is for illustrative purposes, and those skilled in the art will understand that the present invention can be easily modified into other specific forms without changing the technical idea or essential features of the present invention. will be. Therefore, the embodiments described above should be understood in all respects as illustrative and not restrictive. For example, each component described as single may be implemented in a distributed manner, and similarly, components described as distributed may also be implemented in a combined form.
본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention is indicated by the patent claims described below, and all changes or modified forms derived from the meaning and scope of the claims and their equivalent concepts should be construed as being included in the scope of the present invention.
100, 150: 기판
200: 제1코팅층
300: 절연층
400: 반도체층
500: 그래핀층
600: 금속전극100, 150: substrate
200: first coating layer
300: insulating layer
400: semiconductor layer
500: Graphene layer
600: Metal electrode
Claims (15)
상기 제1코팅층을 어닐링하여 절연층을 형성하는 절연층형성단계;
상기 절연층 상에 2차원물질(B)이 분산된 제2분산액을 코팅하여 반도체층을 형성하는 반도체층형성단계; 및
상기 반도체층 상에 전극을 패터닝하는 전극패터닝단계;
를 포함하고,
상기 전극패터닝단계는,
기판 상에 그래핀이 분산된 분산액을 코팅하여 그래핀층을 형성하는 그래핀층형성단계;
상기 그래핀층 상에 금속전극을 증착하는 금속층형성단계; 및
상기 금속전극이 증착된 그래핀층을 상기 반도체층 상에 전사하는 전사단계; 를 포함하는 것을 특징으로 하고,
상기 제1코팅층형성단계는,
전기화학박리법을 통해 상기 제1분산액을 제조하는 제1분산액제조단계를 포함하는 것을 특징으로 하는, 용액공정을 이용한 대면적 반도체소자 제조방법.A first coating layer forming step of forming a first coating layer by coating a first dispersion liquid in which a two-dimensional material (A) is dispersed on a substrate;
An insulating layer forming step of forming an insulating layer by annealing the first coating layer;
A semiconductor layer forming step of forming a semiconductor layer by coating a second dispersion liquid in which a two-dimensional material (B) is dispersed on the insulating layer; and
An electrode patterning step of patterning an electrode on the semiconductor layer;
Including,
The electrode patterning step is,
A graphene layer forming step of forming a graphene layer by coating a dispersion of graphene on a substrate;
A metal layer forming step of depositing a metal electrode on the graphene layer; and
A transfer step of transferring the graphene layer on which the metal electrode is deposited onto the semiconductor layer; Characterized by including,
The first coating layer forming step is,
A method of manufacturing a large-area semiconductor device using a solution process, comprising a first dispersion preparation step of preparing the first dispersion through an electrochemical peeling method.
상기 제1분산액 내의 2차원물질(A)은 플레이크형태의 2차원물질을 포함하는 것을 특징으로 하는, 용액공정을 이용한 대면적 반도체소자 제조방법.According to paragraph 1,
A method of manufacturing a large-area semiconductor device using a solution process, wherein the two-dimensional material (A) in the first dispersion includes a two-dimensional material in the form of a flake.
상기 2차원물질(A)은 TMDC(Transition Metal Dichalcogenide), Phosphorene(Black Phosphorus), Germanane 및 Silicene로 이루어진 군에서 선택되는 어느 하나 이상을 포함하는 것을 특징으로 하는, 용액공정을 이용한 대면적 반도체소자 제조방법.According to paragraph 1,
The two-dimensional material (A) is characterized in that it contains at least one selected from the group consisting of TMDC (Transition Metal Dichalcogenide), Phosphorene (Black Phosphorus), Germanane, and Silicene. Manufacture of large-area semiconductor devices using a solution process. method.
상기 2차원물질(A)은 MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, TaS2, TaSe2, TiS2, TiSe2, HfS2, HfSe2, SnS2, SnSe2, GeS2, GeSe2, GaS2, GaSe2, ZrS2, ZrSe2, Bi2S3, Bi2Se3 및 Bi2Te3으로 이루어진 군에서 선택되는 어느 하나 이상을 포함하는 것을 특징으로 하는, 용액공정을 이용한 대면적 반도체소자 제조방법.According to paragraph 1,
The two-dimensional material (A) is MoS 2 , MoSe 2 , MoTe 2 , WS 2 , WSe 2 , WTe 2 , TaS 2 , TaSe 2 , TiS 2 , TiSe 2 , HfS 2 , HfSe 2 , SnS 2 , SnSe 2 , A solution comprising at least one selected from the group consisting of GeS 2 , GeSe 2 , GaS 2 , GaSe 2 , ZrS 2 , ZrSe 2, Bi 2 S 3 , Bi 2 Se 3 and Bi 2 Te 3 Method for manufacturing large-area semiconductor devices using a process.
상기 2차원물질(A)은 HfS2, HfSe2, ZrS2, 및, ZrSe2를 포함하는 군에서 선택되는 어느 하나 이상을 포함하는 것을 특징으로 하는, 용액공정을 이용한 대면적 반도체소자 제조방법.According to paragraph 1,
The two-dimensional material (A) is a large-area semiconductor device manufacturing method using a solution process, characterized in that it contains at least one selected from the group including HfS 2, HfSe 2 , ZrS 2 , and ZrSe 2 .
상기 제2분산액 내의 2차원물질(B)은 플레이크형태의 2차원물질을 포함하는 것을 특징으로 하는, 용액공정을 이용한 대면적 반도체소자 제조방법.According to paragraph 1,
A method of manufacturing a large-area semiconductor device using a solution process, wherein the two-dimensional material (B) in the second dispersion includes a two-dimensional material in the form of a flake.
상기 2차원물질(B)은, TMDC(Transition Metal Dichalcogenide), Phosphorene(Black Phosphorus), Germanane 및 Silicene로 이루어진 군에서 선택되는 어느 하나 이상을 포함하는 것을 특징으로 하는, 용액공정을 이용한 대면적 반도체소자 제조방법.According to paragraph 1,
The two-dimensional material (B) is a large-area semiconductor device using a solution process, characterized in that it contains at least one selected from the group consisting of TMDC (Transition Metal Dichalcogenide), Phosphorene (Black Phosphorus), Germanane, and Silicene. Manufacturing method.
상기 2차원물질(B)은, MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2, TaS2, TaSe2, TiS2, TiSe2, HfS2, HfSe2, SnS2, SnSe2, GeS2, GeSe2, GaS2, GaSe2, ZrS2, ZrSe2, Bi2S3, Bi2Se3 및 Bi2Te3으로 이루어진 군에서 선택되는 어느 하나 이상을 포함하는 것을 특징으로 하는, 용액공정을 이용한 대면적 반도체소자 제조방법.According to paragraph 1,
The two-dimensional material (B) is MoS 2 , MoSe 2 , MoTe 2 , WS 2 , WSe 2 , WTe 2 , TaS 2 , TaSe 2 , TiS 2 , TiSe 2 , HfS 2 , HfSe 2 , SnS 2 , SnSe 2 , GeS 2 , GeSe 2 , GaS 2 , GaSe 2 , ZrS 2 , ZrSe 2, Bi 2 S 3 , Bi 2 Se 3 and Bi 2 Te 3 , Large-area semiconductor device manufacturing method using solution process.
상기 2차원물질(B)은 Black phosphorus, MoS2, MoSe2, WSe2, 및 WS2로 이루어진 군에서 선택되는 어느 하나 이상을 포함하는 것을 특징으로 하는, 용액공정을 이용한 대면적 반도체소자 제조방법.According to paragraph 1,
The two-dimensional material (B) is a large-area semiconductor device manufacturing method using a solution process, characterized in that it contains at least one selected from the group consisting of black phosphorus, MoS 2 , MoSe 2 , WSe 2 , and WS 2 .
상기 제1코팅층형성단계 내지 상기 반도체층형성단계는 3회 이상 반복하는 것을 특징으로 하는, 용액공정을 이용한 대면적 반도체소자 제조방법.According to paragraph 1,
A large-area semiconductor device manufacturing method using a solution process, characterized in that the first coating layer forming step to the semiconductor layer forming step are repeated three or more times.
상기 전사단계는 습식전사방법, 및 건식전사방법으로 이루어진 군에서 선택되는 어느 하나의 전사방법을 포함하는 것을 특징으로 하는, 용액공정을 이용한 대면적 반도체소자 제조방법.According to paragraph 1,
A method of manufacturing a large-area semiconductor device using a solution process, wherein the transfer step includes any one transfer method selected from the group consisting of a wet transfer method and a dry transfer method.
상기 전극패터닝단계는, 소스전극, 및 드레인전극을 각각 이격되어 패터닝하는 단계를 포함하는 것을 특징으로 하는, 용액공정을 이용한 대면적 반도체소자 제조방법.According to paragraph 1,
The electrode patterning step is a large-area semiconductor device manufacturing method using a solution process, characterized in that it includes the step of patterning the source electrode and the drain electrode, respectively.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210162737A KR102663018B1 (en) | 2021-11-23 | 2021-11-23 | Large-area high-performance semiconductor device manufacturing method through solution process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210162737A KR102663018B1 (en) | 2021-11-23 | 2021-11-23 | Large-area high-performance semiconductor device manufacturing method through solution process |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20230076964A KR20230076964A (en) | 2023-06-01 |
| KR102663018B1 true KR102663018B1 (en) | 2024-05-09 |
Family
ID=86770852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210162737A Active KR102663018B1 (en) | 2021-11-23 | 2021-11-23 | Large-area high-performance semiconductor device manufacturing method through solution process |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102663018B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110206599A1 (en) | 2010-02-22 | 2011-08-25 | Keszler Douglas A | Metal chalcogenide aqueous precursors and processes to form metal chalcogenide films |
| KR102024463B1 (en) | 2018-03-19 | 2019-09-23 | 연세대학교 산학협력단 | Large area transfer method of transition metal dichalcogenides |
| KR102093141B1 (en) | 2019-07-17 | 2020-03-26 | 한국과학기술원 | Natural Heterojunction Tunnel Field-Effect Transistor |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100621447B1 (en) * | 2003-07-10 | 2006-09-08 | 인터내셔널 비지네스 머신즈 코포레이션 | Solution deposition of chalcogenide film and preparation of field effect transistor comprising chalcogenide film |
| SG10201503599WA (en) * | 2010-06-25 | 2015-06-29 | Univ Singapore | Methods of forming graphene by graphite exfoliation |
| KR101360997B1 (en) * | 2012-03-12 | 2014-02-11 | 성균관대학교산학협력단 | Preparing method of chacogenide metal thin film |
| KR102144999B1 (en) * | 2013-11-05 | 2020-08-14 | 삼성전자주식회사 | Two-dimensional material, method of forming the same and device including two-dimensional material |
| KR102182163B1 (en) * | 2014-06-03 | 2020-11-24 | 엘지전자 주식회사 | Method for manufacturing graphene-metal chalcogenide hybrid film, the film manufactured by the same, a Shottky barrier diode using the same and method for manufucturing the same |
| KR102068258B1 (en) * | 2016-03-30 | 2020-01-20 | 주식회사 엘지화학 | Method for preparation of graphene |
| KR101931217B1 (en) * | 2017-03-09 | 2018-12-20 | 성균관대학교산학협력단 | Two-dimensional quasi crystal structure |
-
2021
- 2021-11-23 KR KR1020210162737A patent/KR102663018B1/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110206599A1 (en) | 2010-02-22 | 2011-08-25 | Keszler Douglas A | Metal chalcogenide aqueous precursors and processes to form metal chalcogenide films |
| KR102024463B1 (en) | 2018-03-19 | 2019-09-23 | 연세대학교 산학협력단 | Large area transfer method of transition metal dichalcogenides |
| KR102093141B1 (en) | 2019-07-17 | 2020-03-26 | 한국과학기술원 | Natural Heterojunction Tunnel Field-Effect Transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20230076964A (en) | 2023-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Sun et al. | 2D–organic hybrid heterostructures for optoelectronic applications | |
| Khan et al. | Controlled vapor–solid deposition of millimeter‐size single crystal 2D Bi2O2Se for high‐performance phototransistors | |
| EP2869348B1 (en) | Two-dimensional chalcogenide-based materials, methods of forming the same, and devices including the two-dimensional chalcogenide-based materials | |
| Xu et al. | Status and prospects of MXene-based nanoelectronic devices | |
| Wu et al. | Organic–inorganic hybrid CH 3 NH 3 PbI 3 perovskite materials as channels in thin-film field-effect transistors | |
| Hu et al. | Large-area perovskite nanowire arrays fabricated by large-scale roll-to-roll micro-gravure printing and doctor blading | |
| KR20110133452A (en) | Method for preparing graphene nanoribbons and graphene nanoribbons obtained by the method | |
| TW200415787A (en) | Method of creating a high performance organic semiconductor device | |
| JPWO2007125671A1 (en) | Field effect transistor | |
| CN103081027A (en) | Doped graphene films with reduced sheet resistance | |
| CN110416408B (en) | MoTe2-xOx/MoTe2Heterojunction memristor and preparation method thereof | |
| CN105576123A (en) | Full-graphene group flexible organic field-effect transistor and manufacturing method thereof | |
| Hu et al. | Controllable self-assembly of PTCDI-C8 for high mobility low-dimensional organic field-effect transistors | |
| KR101571351B1 (en) | Production method of silicon-graphene heterojunction solar cell and silicon-graphene heterojunction solar cell producted by the same | |
| Lim et al. | All-inkjet-printed vertical heterostructure for wafer-scale electronics | |
| Hou et al. | Atomic‐scale interface engineering for two‐dimensional materials based field‐effect transistors | |
| Otsuka et al. | On-chip sorting of long semiconducting carbon nanotubes for multiple transistors along an identical array | |
| Park et al. | Growth of multilayer WSe2/Bi2O2Se heterostructures for photodetection without lithography | |
| KR102663018B1 (en) | Large-area high-performance semiconductor device manufacturing method through solution process | |
| JP2008094781A (en) | Tetrathiafulvalene derivative and electronic device using the same | |
| CN101587940A (en) | Method for directly preparing pentacene thin film transistor on SiO2 dielectric layer | |
| TWI362127B (en) | Low-voltage organic thin film transistor and fabrication method thereof | |
| KR100668615B1 (en) | Organic thin film transistor having a surface modification layer and manufacturing method thereof | |
| JP2006060169A (en) | Field effect transistor and manufacturing method thereof | |
| CN102738394A (en) | Method for preparing silver electrode and application of method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20211123 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20230712 Patent event code: PE09021S01D |
|
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20240129 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20230712 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |
|
| AMND | Amendment | ||
| PX0701 | Decision of registration after re-examination |
Patent event date: 20240423 Comment text: Decision to Grant Registration Patent event code: PX07013S01D Patent event date: 20240411 Comment text: Amendment to Specification, etc. Patent event code: PX07012R01I Patent event date: 20240129 Comment text: Decision to Refuse Application Patent event code: PX07011S01I Patent event date: 20230828 Comment text: Amendment to Specification, etc. Patent event code: PX07012R01I |
|
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20240429 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20240429 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration |