[go: up one dir, main page]

KR102658214B1 - 3D Xpoint에서 셀 간의 열적 간섭 해소가 가능한 비휘발성 메모리 장치 - Google Patents

3D Xpoint에서 셀 간의 열적 간섭 해소가 가능한 비휘발성 메모리 장치 Download PDF

Info

Publication number
KR102658214B1
KR102658214B1 KR1020220027466A KR20220027466A KR102658214B1 KR 102658214 B1 KR102658214 B1 KR 102658214B1 KR 1020220027466 A KR1020220027466 A KR 1020220027466A KR 20220027466 A KR20220027466 A KR 20220027466A KR 102658214 B1 KR102658214 B1 KR 102658214B1
Authority
KR
South Korea
Prior art keywords
line
memory device
heat extractor
volatile memory
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020220027466A
Other languages
English (en)
Other versions
KR20230130377A (ko
Inventor
조만호
김다솔
이창우
임현욱
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020220027466A priority Critical patent/KR102658214B1/ko
Publication of KR20230130377A publication Critical patent/KR20230130377A/ko
Application granted granted Critical
Publication of KR102658214B1 publication Critical patent/KR102658214B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials

Landscapes

  • Semiconductor Memories (AREA)

Abstract

본 발명은 복수 개가 제1 방향으로 이격 배치된 비트 라인, 상기 복수 개의 비트 라인 상에 제1 방향으로 분리 배치된 복수 개의 셀렉터, 상기 복수 개의 셀렉터 상에 배치된 복수 개의 가변 저항층 및 상기 가변 저항층 상에 배치되며, 상기 비트 라인과 수직하는 제2 방향으로 이격 배치되는 복수 개의 워드 라인을 포함하며, 상기 복수 개의 비트 라인 사이에서 제1 방향 및 상기 복수 개의 워드 라인 사이에서 제2 방향 중 어느 하나 이상에 연장하여 배치된 열 추출기 라인을 포함하는 비휘발성 메모리 장치를 제공한다.

Description

3D Xpoint에서 셀 간의 열적 간섭 해소가 가능한 비휘발성 메모리 장치{NONVOLATILE MEMORY DEVICE FOR EXTRACTING THERMAL DISTURBANCE BETWEEN CELLS AT THREE DIMENSIONAL XPOINT}
본 발명은 3D Xpoint에서 셀 간의 열적 간섭 해소가 가능한 비휘발성 메모리 장치에 관한 것이다.
최근, 디지털 카메라, MP3 플레이어, PDA(personal digital assistants) 및 휴대폰과 같은 휴대용 디지털 응용 기기들의 수요가 증가하면서 비휘발성 메모리 시장은 급속도로 팽창하고 있다. 프로그래밍이 가능한 비휘발성 메모리로서, 비트당 제조 비용이 적은 고밀도의 플래시 메모리 소자가 널리 사용되고 있다. 그러나, 플래시 메모리는 프로그래밍을 위한 핫케리어 주입 동작을 위해 비교적 큰 용량의 트랜지스터를 요구하고, 높은 신뢰성의 데이터 유지를 보장하기 위해서는 높은 내부 전압을 견딜 수 있는 두꺼운 터널링 산화막을 필요로 하기 때문에, 그 스케일링에 기본적인 한계를 갖는다. 최근 플래시 메모리가 스케일링의 한계에 도달함에 따라 이를 대체할 수 있는 비휘발성 메모리로서 가변 저항값을 갖는 저항성 메모리 재료를 이용한 상변화 랜덤 액세스 메모리(Phase Change Random Access Memory; PRAM) 또는 저항 랜덤 액세스 메모리(Resistance Random Access Memory; RRAM)가 주목을 받고 있다.
상기 저항성 메모리 재료는 이에 인가되는 전기적 펄스에 의해 저항성 상태가 가역적으로 변할 수 있는 이중 안정 저항 상태(bi-stable resistive state)를 갖기 때문에, 저항 랜덤 액세스 메모리는 트랜지스터가 없이 동작할 수 있으며, 이에 따라 메모리 소자의 스케일링이 용이한 이점이 있다. 스위치와 저항성 메모리 재료를 기본으로 하는 메모리 소자에서, 스위치의 스케일링에 관한 문제는 CMOS 기술에 있어서 공통된 것이며, 저항성 메모리 재료와 관련하여서는 프로그래밍을 위한 공급 전압을 수용할 수 있어야 하는 제한 조건하에서 설계될 수 있다.
상기 저항성 메모리 재료의 스케일링과 관련하여서는 인접하는 메모리 셀들의 저항성 메모리 재료 사이의 열적 간섭(thermal crosstalk)이 잠재적인 문제가 될 수 있다. 65nm 이하, 더 작게는 40 nm 이하의 노드 설계는, 선택된 메모리 셀에서 발생하는 열이 인접하는 다른 메모리 셀의 상태에 영향을 줄 수 있으며, 이에 의해 발생할 수 있는 데이터의 손실 또는 오동작 문제를 고려하여야 한다.
즉, 동작 소자 주변으로 의도하지 않은 열적 간섭 (thermal crosstalk) 현상이 주변의 셀들에게 발생함으로써 단위 소자의 신뢰성을 떨어뜨리고 다시 메모리 전체의 신뢰성을 떨어뜨리는 문제가 있다.
이러한 동작 소자 주변으로 의도하지 않은 열 간섭 (thermal crosstalk) 현상에 따라 단위 소자의 신뢰성이 저하되는 문제를 해결하기 위해 이전 연구에서는 소프트웨어 수준에서 셀마다 인가해주는 전기적 펄스(electrical pulse)를 제어하는 기술을 제시하였다.
그러나, 소자의 집적도가 높아짐에 따라서, 소자 간 관계도가 복잡해지기 때문에 소프트웨어 수준에서 이를 해결하는 것은 한계가 있었다.
따라서, 하드웨어 수준에서 본 문제를 해결하는 방안에 대한 연구가 필요한 실정이다.
한국 등록특허공보 제10-1171874호
본 발명은 상기의 문제점을 해결하기 위하여 하드웨어 수준에서 열적 간섭 (unintended thermal crosstalk)을 해결할 수 있는 비휘발성 메모리 장치를 제공한다.
본 발명의 일 실시형태에 따르면, 복수 개가 제1 방향으로 이격 배치된 비트 라인, 상기 복수 개의 비트 라인 상에 제1 방향으로 분리 배치된 복수 개의 셀렉터, 상기 복수 개의 셀렉터 상에 배치된 복수 개의 가변 저항층 및 상기 가변 저항층 상에 배치되며, 상기 비트 라인과 수직하는 제2 방향으로 이격 배치되는 복수 개의 워드 라인을 포함하며, 상기 복수 개의 비트 라인 사이에서 제1 방향 및 상기 복수 개의 워드 라인 사이에서 제2 방향 중 어느 하나 이상에 연장하여 배치된 열 추출기(Heat extractor) 라인을 포함하는 비휘발성 메모리 장치를 제공한다.
상기 열 추출기 라인은 상기 복수 개의 셀렉터 상에 배치될 수 있다.
상기 열 추출기 라인은 상기 복수 개의 워드 라인과 동일 레벨을 갖는 것을 특징으로 한다.
상기 열 추출기 라인은 상기 워드 라인 또는 비트 라인 각각의 면적보다 큰 면적을 가질 수 있다.
상기 열 추출기 라인은 상기 워드 라인 또는 비트 라인 각각의 면적 대비 2배 내지 10배의 면적을 가질 수 있다.
상기 열 추출기 라인은 상기 복수 개의 워드 라인 보다 낮은 레벨을 갖는 것을 특징으로 한다.
상기 열 추출기 라인의 두께는 상기 비트 라인과 워드 라인 사이 두께 대비 동일할 수 있다.
상기 열 추출기 라인은 상기 워드 라인 또는 비트 라인 각각의 면적보다 큰 면적을 가질 수 있다.
상기 열 추출기 라인은 상기 워드 라인 또는 비트 라인 각각의 면적 대비 2배 내지 10배의 면적을 가질 수 있다.
상기 셀렉터와 가변 저항층 사이에는 전극층이 배치될 수 있다.
상기 가변 저항층은 상변화 물질을 포함할 수 있다.
상기 열 추출기 라인은 상기 가변 저항층보다 열전도도가 높은 물질을 포함할 수 있다.
상기 열 추출기 라인은 알루미늄, 금, 은, 텅스텐, 구리, 황동, 니켈, 몰리브덴, 아연, 그래핀, 풀러렌 및 도전성 나노튜브 중 어느 하나 이상을 포함할 수 있다.
상기 셀렉터는 다이오드, OTS(Ovonic Threshold Switching), MIT(Metal Insulator Transition) 및 MIEC(Mixed Ionic Electronic Conductor) 소자 중의 어느 하나 이상일 수 있다.
상기 다이오드는 PN junction 다이오드 또는 Schottky 다이오드일 수 있다.
상기 OTS(Ovonic Threshold Switching) 소자는 Si-As-Te 소자 또는 칼코지나이드(Chalcogenide) 소자일 수 있다.
상기 MIT(Metal Insulator Transition) 소자는 NbO2, VO2 및 Ti2O3로 이루어진 군에서 선택된 어느 하나 이상을 포함할 수 있다.
상기 MIEC(Mixed Ionic Electronic Conductor) 소자는 구리 (Cu)를 포함하는 소자일 수 있다.
상기 비휘발성 메모리 장치와 분리되며, 상기 열 추출 라인에 연결된 열 저장체(heat reservoir)가 추가될 수 있다.
상기 열 저장체(heat reservoir)는 비휘발성 메모리 장치의 측면에 배치될 수 있다.
상기 열 저장체(heat reservoir)는 비휘발성 메모리 장치의 하부에 배치될 수 있다.
본 발명의 일 실시형태에 따르면, 복수 개의 비트 라인 사이에서 제1 방향 및 상기 복수 개의 워드 라인 사이에서 제2 방향 중 어느 하나 이상에 연장하여 배치된 열 추출기(Heat extractor) 라인을 포함하는 비휘발성 메모리 장치를 제공할 수 있다.
즉, 본 발명의 일 실시형태에 따른 비휘발성 메모리 장치는 복수 개의 비트 라인 사이에서 제1 방향 및 상기 복수 개의 워드 라인 사이에서 제2 방향 중 어느 하나 이상에 연장하여 배치된 열 추출기 라인을 포함하기 때문에 열적 간섭(thermal crosstalk)을 억제할 수 있어 메모리 장치의 신뢰성을 높일 수 있다.
또한, 본 발명의 일 실시형태에 따른 비휘발성 메모리 장치에서 상기 열 추출기(Heat extractor) 라인은 인접한 워드 라인 및 비트 라인 사이의 두께보다 작도록 조절하거나 워드 라인 및 비트 라인의 면적보다 크게 조절함으로써, 인접한 상변화 메모리 셀까지의 거리를 더 멀게 유지할 수 있어 열적 간섭(thermal crosstalk) 억제 효과가 보다 우수할 수 있다.
또한, 상변화 물질이 광학 메모리에도 활용되기 때문에 본 발명의 일 실시형태에 따른 비휘발성 메모리 소자는 광학 메모리 소자에 확장 적용도 가능하다.
또한, 3D Xpoint 메모리/스토리지 모듈의 제작 조건을 그대로 활용하면서, 열적 간섭(thermal crosstalk) 문제를 하드웨어 수준에서 직접적으로 해결할 수 있기 때문에, 제작 단가 인하 및 신뢰성, 수율 향상에 기여할 수 있다.
도 1은 본 발명의 비교예인 종래 3D Xpoint(왼쪽)와 본 발명의 실시예 1인 열이 잘 빠지는 열 추출기(Heat extractor)가 추가된 구조의 3D xpoint(오른쪽)를 비교한 도면이다 (은색은 메탈라인, 파란색은 상변화 물질, 녹색은 selector를 나타냄. 노란색은 열 추출기(Heat extractor)를 나타냄).
도 2는 본 발명의 다양한 실시형태에 따른 열 추출기(Heat extractor)를 포함하는 메모리 소자의 개략 사시도이다 ((a): 동일 레벨의 열 추출기(Heat extractor)를 포함하는 메모리 소자(실시예 1), (b): 두께를 조절한 열 추출기(Heat extractor)를 포함하는 메모리 소자(실시예 2), (c): 면적을 조절한 열 추출기(Heat extractor)를 포함하는 메모리 소자(실시예 3)).
도 3은 본 발명의 열 추출기(Heat extractor)를 포함하는 메모리 소자에서 다양한 형태의 selector를 포함하는 개략 사시도 ((a): 동일 레벨의 열 추출기(Heat extractor)를 포함하는 메모리 소자(실시예 1), (b): 실시예 1의 selector를 다른 재료의 selector로 대체한 메모리 소자(실시예 4)) 및 (c): Diode 타입의 selector를 적용한 경우의 I-V 특성 그래프, (d) multilevel selector를 적용한 경우의 I-V 특성 그래프이다.
도 4는 본 발명의 다른 실시형태에 따른 열 저장체(heat reservoir)가 추가된 비휘발성 메모리 소자의 개략 사시도이다 ((a) 수평 배치 및 (b) 하부 배치).
이하, 실시예를 통해 본 발명을 보다 구체적으로 설명한다. 그러나 이들 예는 본 발명의 이해를 돕기 위한 것일 뿐 어떠한 의미로든 본 발명의 범위가 이들 예로 한정되는 것은 아니다.
도 1은 본 발명의 비교예인 종래 3D Xpoint(왼쪽)와 본 발명의 실시예 1인 열이 잘 빠지는 열 추출기(Heat extractor)가 추가된 구조의 3D xpoint(오른쪽)를 비교한 도면이다 (은색은 메탈라인, 파란색은 상변화 물질, 녹색은 selector를 나타냄. 노란색은 열 추출기(Heat extractor)를 나타냄).
본 발명의 일 실시형태에 따르면, 복수 개가 제1 방향으로 이격 배치된 비트 라인, 상기 복수 개의 비트 라인 상에 제1 방향으로 분리 배치된 복수 개의 셀렉터, 상기 복수 개의 셀렉터 상에 배치된 복수 개의 가변 저항층 및 상기 가변 저항층 상에 배치되며, 상기 비트 라인과 수직하는 제2 방향으로 이격 배치되는 복수 개의 워드 라인을 포함하며, 상기 복수 개의 비트 라인 사이에서 제1 방향 및 상기 복수 개의 워드 라인 사이에서 제2 방향 중 어느 하나 이상에 연장하여 배치된 열 추출기(Heat extractor) 라인을 포함하는 비휘발성 메모리 장치를 제공한다 (도 1의 오른쪽).
도 1에서 본 발명의 비교예인 종래 3D Xpoint(왼쪽)에서 나타난 바와 같이, 단위 소자는 전기적 펄스(electrical pulse)가 제공한 줄열(Joule heating)을 이용하여 메모리 상태를 제어한다. 그러나, 상기와 같이 종래의 3D Xpoint 구조에서는 동작 소자 주변으로 의도하지 않은 열적 간섭 (thermal crosstalk) 현상이 주변의 셀들에게 발생함으로써 단위 소자의 신뢰성을 떨어뜨리고 다시 메모리 전체의 신뢰성을 떨어뜨리는 문제가 있었다.
이러한 동작 소자 주변으로 의도하지 않은 열적 간섭 (thermal crosstalk) 현상에 따라 단위 소자의 신뢰성이 저하되는 문제를 해결하기 위해 이전 연구에서는 소프트웨어 수준에서 셀마다 인가해주는 전기적 펄스(electrical pulse)를 제어하는 기술을 제시하였다. 그러나, 소자의 집적도가 높아짐에 따라서, 소자 간 관계도가 복잡해지기 때문에 소프트웨어 수준에서 이를 해결하는 것은 한계가 있었다.
본 발명의 일 실시형태에 따르면, 하드웨어 수준에서 본 문제를 해결할 수 있는 기술을 제시한다.
즉, 본 발명의 일 실시형태에서는 복수 개의 비트 라인 사이에서 제1 방향 및 상기 복수 개의 워드 라인 사이에서 제2 방향 중 어느 하나 이상에 연장하여 배치된 열 추출기 라인을 포함하기 때문에 열적 간섭(thermal crosstalk)을 억제할 수 있어 메모리 장치의 신뢰성을 높일 수 있다.
또한, 본 발명의 일 실시형태에 따른 비휘발성 메모리 장치에서 상기 열 추출기(Heat extractor) 라인은 인접한 워드 라인 및 비트 라인 사이의 두께보다 작도록 조절하거나 워드 라인 및 비트 라인의 면적보다 크게 조절함으로써, 인접한 상변화 메모리 셀까지의 거리를 더 멀게 유지할 수 있어 열적 간섭(thermal crosstalk) 억제 효과가 보다 우수할 수 있다.
또한, 상변화 물질이 광학 메모리에도 활용되기 때문에 본 발명의 일 실시형태에 따른 비휘발성 메모리 소자는 광학 메모리 소자에 확장 적용도 가능하다.
또한, 3D Xpoint 메모리/스토리지 모듈의 제작 조건을 그대로 활용하면서, 열적 간섭(thermal crosstalk) 문제를 하드웨어 수준에서 직접적으로 해결할 수 있기 때문에, 제작 단가 인하 및 신뢰성, 수율 향상에 기여할 수 있다.
이하 본 발명의 다양한 실시예로서 인접한 상변화 메모리 셀 사이의 열적 간섭(thermal crosstalk)을 억제하는 역할을 하는 열 추출기(Heat extractor) 라인을 포함하는 비휘발성 메모리 장치에 대하여 설명한다. 그러나 본 발명은 상변화 메모리 셀에 관련될 경우로 한정되는 것은 아니며, 본 발명은 가변 저항 메모리 셀을 포함하고 셀 사이에 열적 간섭을 제한할 필요가 있는 모든 종류의 메모리 장치에도 적용 가능하다.
도 2는 본 발명의 다양한 실시형태에 따른 열 추출기(Heat extractor)를 포함하는 메모리 소자의 개략 사시도이다 ((a): 동일 레벨의 열 추출기(Heat extractor)를 포함하는 메모리 소자(실시예 1), (b): 두께를 조절한 열 추출기(Heat extractor)를 포함하는 메모리 소자(실시예 2), (c): 면적을 조절한 열 추출기(Heat extractor)를 포함하는 메모리 소자(실시예 3)).
도 2(a)를 참조하면, 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치는 복수 개가 제1 방향으로 이격 배치된 비트 라인, 상기 복수 개의 비트 라인 상에 제1 방향으로 분리 배치된 복수 개의 셀렉터, 상기 복수 개의 셀렉터 상에 배치된 복수 개의 가변 저항층 및 상기 가변 저항층 상에 배치되며, 상기 비트 라인과 수직하는 제2 방향으로 이격 배치되는 복수 개의 워드 라인을 포함한다.
상기 셀렉터와 가변 저항층 사이에는 전극층이 배치될 수 있다.
상기 가변 저항층은 상변화 물질을 포함할 수 있다. 가변 저항층은 예를 들어, 2개의 원소를 화합한 GaSb, InSb, InSe. Sb2Te3, GeTe, 3개의 원소를 화합한 GeSbTe, GaSeTe, InSbTe, SnSb2Te4, InSbGe, 4개의 원소를 화합한 AgInSbTe, (GeSn)SbTe, GeSb(SeTe), Te81Ge15Sb2S2 등 다양한 종류의 상변화 물질을 포함할 수 있다. 이 중에서 게르마늄(Ge), 안티모니(Sb), 텔루리움(Te)으로 이루어진 GeSbTe를 주로 이용할 수 있다.
상기 복수 개의 워드 라인과 복수 개의 비트 라인의 형성은 일반적인 방법을 사용할 수 있으며, 예를 들어 도전층 적층 및 패터닝 방법, 씨드층을 기초로 선택적 에피택시얼 성장(Selective Epitaxial Growth; SEG) 방식 및 고상 에피택시얼 성장(Solid Phase Epitaxial; SPE) 방식을 사용하여 형성할 수 있다.
본 발명의 제1 실시예에 따르면, 상기 복수 개의 비트 라인 사이에서 제1 방향 및 상기 복수 개의 워드 라인 사이에서 제2 방향 중 어느 하나 이상에 연장하여 배치된 열 추출기(Heat extractor) 라인을 포함한다.
상기 복수 개의 비트 라인 사이에서 제1 방향 및 상기 복수 개의 워드 라인 사이에서 제2 방향 중 어느 하나 이상에 연장하여 배치된 열 추출기(Heat extractor) 라인은 메모리 셀 사이의 열적 간섭(thermal crosstalk)을 억제하는 역할을 한다.
본 발명의 제1 실시예에서 상기 열 추출기 라인은 상기 복수 개의 워드 라인 사이에서 제2 방향으로 연장하여 배치되며, 상기 복수 개의 셀렉터 상에 배치될 수 있다.
또한, 상기 열 추출기 라인은 상기 복수 개의 워드 라인과 동일 레벨을 갖는 것을 특징으로 한다.
상기 열 추출기 라인은 상기 가변 저항층보다 열전도도가 높은 물질을 포함할 수 있다. 또한, 상기 열 추출기 라인은 상기 가변 저항층보다 비열이 낮은 물질을 포함할 수 있다.
상기 열 추출기 라인은 상변화 메모리 셀에서 발생한 주울 열이 이웃한 상변화 메모리 셀에 전달되지 않도록 셀간 열적 간섭(thermal crosstalk)을 억제하는 역할을 한다. 즉, 상기 열 추출기 라인은 가변 저항층보다 열전도도가 높은 물질이기 때문에, 인접한 상변화 메모리 셀로 전달될 가능성이 있는 주울 열이 상기 열 추출기 라인으로 빠지게 된다. 따라서, 상기 열 추출기 라인을 포함하는 본 발명의 일 실시형태에 따른 비휘발성 메모리 장치는 고집적화가 가능하다.
상기 열 추출기 라인은 알루미늄, 금, 은, 텅스텐, 구리, 황동, 니켈, 몰리브덴, 아연, 그래핀, 풀러렌 및 도전성 나노튜브 중 어느 하나 이상을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다. 바람직하게는 상기 열 추출기 라인은 텅스텐(W) 또는 구리(Cu)를 포함할 수 있다. 또한, 상기 열 추출기 라인이 포함하는 물질은 열 전도도가 150 W/mK 이상, 바람직하게는 200 W/mK 이상, 보다 바람직하게는 300 W/mK 이상일 수 있다.
도 2(b)를 참조하면, 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치에서 상기 열 추출기 라인은 상기 복수 개의 워드 라인 보다 낮은 레벨을 갖는 것을 특징으로 한다.
이에 제한되는 것은 아니나, 예를 들어, 상기 열 추출기 라인의 두께는 상기 비트 라인과 워드 라인 사이 두께가 동일할 수 있다.
상기 열 추출기(Heat extractor) 라인은 인접한 워드 라인 및 비트 라인 사이의 두께보다 작도록 조절함으로써, 인접한 상변화 메모리 셀까지의 거리를 더 멀게 유지할 수 있어 열적 간섭(thermal crosstalk) 억제 효과가 보다 우수할 수 있다.
삭제
도 2(c)를 참조하면, 본 발명의 제3 실시예에 따른 비휘발성 메모리 장치에서 상기 열 추출기 라인은 상기 워드 라인 또는 비트 라인 각각의 면적보다 큰 면적을 가질 수 있다.
상기 열 추출기 라인은 상기 워드 라인 또는 비트 라인 각각의 면적 대비 2배 내지 10배의 면적을 가질 수 있다.
상기 열 추출기(Heat extractor) 라인은 워드 라인 및 비트 라인의 면적보다 크게 조절함으로써, 인접한 상변화 메모리 셀까지의 거리를 더 멀게 유지할 수 있어 열적 간섭(thermal crosstalk) 억제 효과가 보다 우수할 수 있다.
상기 열 추출기 라인이 상기 워드 라인 또는 비트 라인 각각의 면적 대비 2배 미만의 면적을 가질 경우, 열적 간섭(thermal crosstalk) 억제 효과가 높지 않으며, 10배를 초과한 면적을 가질 경우 비휘발성 메모리 장치의 집적도가 낮아질 수 있다.
한편, 본 발명의 또 다른 실시예에 따르면, 상기 열 추출기 라인의 두께는 상기 비트 라인과 워드 라인 사이 두께보다 작도록 조절함과 동시에 상기 워드 라인 또는 비트 라인 각각의 면적보다 큰 면적을 가질 수 있다.
상기 열 추출기 라인은 상기 워드 라인 또는 비트 라인 각각의 면적 대비 2배 내지 10배의 면적을 가질 수 있다.
상기 열 추출기 라인의 두께가 상기 비트 라인과 워드 라인 사이 두께보다 작도록 조절함과 동시에 상기 워드 라인 또는 비트 라인 각각의 면적보다 큰 면적을 가지도록 조절함으로써, 인접한 상변화 메모리 셀까지의 거리를 더 멀게 유지할 수 있어 열적 간섭(thermal crosstalk) 억제 효과가 더욱 우수할 수 있다.
도 3은 본 발명의 열 추출기(Heat extractor)를 포함하는 메모리 소자에서 다양한 형태의 selector를 포함하는 개략 사시도 ((a): 동일 레벨의 열 추출기(Heat extractor)를 포함하는 메모리 소자(실시예 1), (b): 실시예 1의 selector를 다른 재료의 selector로 대체한 메모리 소자(실시예 4)) 및 (c): Diode 타입의 selector를 적용한 경우의 I-V 특성 그래프, (d) multilevel selector를 적용한 경우의 I-V 특성 그래프이다.
도 3을 참조하면, 상기 3D Xpoint 비휘발성 메모리 장치는 교차 배열 구조상 선택된 소자의 인접한 소자에서 누설 전류가 발생하는 문제점을 가지고 있는데, 따라서 메모리 소자에 정류 특성을 갖는 선택 소자를 직렬 연결하여 누설 전류를 줄이기 위해 상기 셀렉터는 다이오드, OTS(Ovonic Threshold Switching), MIT(Metal Insulator Transition) 및 MIEC(Mixed Ionic Electronic Conductor) 소자 중의 어느 하나 이상일 수 있다.
상기 다이오드는 PN junction 다이오드 또는 Schottky 다이오드일 수 있다.
구체적으로, 상기 PN junction 다이오드는 Poly Si, Epitaxial Si, p-CuOx/n-InZnOx 또는 n-Ge nanowire/p-Si일 수 있으며, 상기 Schottky 다이오드는 Ni/TiOx/Ni 또는 TaN/SiNx/TaN 일 수 있으나, 반드시 이에 제한되는 것은 아니다.
상기 OTS(Ovonic Threshold Switching) 소자는 Si-As-Te 소자 또는 칼코지나이드(Chalcogenide) 소자일 수 있다.
상기 MIT(Metal Insulator Transition) 소자는 NbO2, VO2 및 Ti2O3로 이루어진 군에서 선택된 어느 하나 이상을 포함할 수 있다.
상기 MIEC(Mixed Ionic Electronic Conductor) 소자는 구리 (Cu)를 포함하는 소자일 수 있다.
본 발명의 일 실시형태에 따른 비휘발성 메모리 장치에서 상기 selector는 인가 전압의 극성 변화가 필요한 바이폴라(bipolar)가 요구되지 않기 때문에, 반드시 OTS(Ovonic Threshold Switching) 소자가 요구되는 것은 아니며, 상술한 바와 같이 다양한 선택 소자가 사용될 수 있다.
도 3(c)를 참조하면, 다이오드 타입의 selector를 적용한 경우의 I-V 특성 그래프이며, 비선형 형태를 보임을 알 수 있다.
다음으로, 도 3(d)를 참조하면, 본 발명의 일 실시형태에서 multilevel selector를 적용할 수 있으며, 이 경우의 I-V 특성 그래프를 나타낸다.
도 3(d)와 같이 multilevel selector를 적용할 경우 I-V 특성 그래프가 다단(multilevel) 형태로 구현될 수 있어, 누설 전류 차단 효과가 보다 우수할 수 있다.
다단(multilevel) selector를 구현하는 방법은 특별히 제한되지 않으며, 예를 들어 서로 다른 형태 혹은 동일한 형태의 선택 소자를 다층으로 적용하는 방법 또는 하나의 선택 소자 내에서 다른 재료로 구성된 다층 형태로 구현할 수 있다. 하나의 선택 소자 내에서 다른 재료로 구성된 다층 형태로 구현할 경우 예를 들어 Pt/Ta/Ta/Ti/Pt의 다층(multilayer) 형태로 구성될 수 있으나, 반드시 이에 제한되는 것은 아니다.
본 발명의 일 실시형태에서 상기 selector는 비휘발성 메모리 장치의 동작 중에도 작동할 수 있다는 장점이 있다.
도 4는 본 발명의 다른 실시형태에 따른 열 저장체(heat reservoir)가 추가된 비휘발성 메모리 소자의 개략 사시도이다 ((a) 수평 배치 및 (b) 하부 배치).
도 4를 참조하면, 상기 비휘발성 메모리 장치와 분리되며, 상기 열 추출 라인에 연결된 열 저장체(heat reservoir)가 추가될 수 있다.
도 4(a)를 참조하면, 상기 열 저장체(heat reservoir)는 비휘발성 메모리 장치의 측면에 배치될 수 있다.
도 4(b)를 참조하면, 상기 열 저장체(heat reservoir)는 비휘발성 메모리 장치의 하부에 배치될 수 있다.
본 발명의 다른 실시형태에 따른 열 저장체(heat reservoir)가 추가된 비휘발성 메모리 장치는 상기 열 추출 라인에 연결되어, 상기 상변화 메모리 셀에서 발생한 열이 열 추출 라인으로 전달된 후 상기 열 저장체(heat reservoir)로 전달될 수 있다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어서 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변경이 가능하므로 전술한 실시예에 한정되는 것은 아니다.

Claims (21)

  1. 복수 개가 제1 방향으로 이격 배치된 비트 라인;
    상기 복수 개의 비트 라인 상에 제1 방향으로 분리 배치된 복수 개의 셀렉터;
    상기 복수 개의 셀렉터 상에 배치된 복수 개의 가변 저항층; 및
    상기 가변 저항층 상에 배치되며, 상기 비트 라인과 수직하는 제2 방향으로 이격 배치되는 복수 개의 워드 라인;을 포함하며,
    상기 복수 개의 비트 라인 사이에서 제1 방향으로 연장하여 배치되는 열 추출기 라인 및 상기 복수 개의 워드 라인 사이에서 제2 방향으로 연장하여 배치된 열 추출기 라인을 포함하며, 상기 열 추출기 라인은 상기 복수 개의 워드 라인과 동일 레벨을 가지며,
    상기 열 추출기 라인의 두께는 상기 비트 라인과 워드 라인 사이 두께와 동일하고,
    상기 셀렉터는 OTS(Ovonic Threshold Switching)이며 상기 OTS(Ovonic Threshold Switching) 소자는 Si-As-Te 소자 또는 칼코지나이드(Chalcogenide) 소자이며,
    비휘발성 메모리 장치와 분리되며, 상기 열 추출기 라인에 연결된 열 저장체(heat reservoir)가 추가되고, 상기 열 저장체(heat reservoir)는 비휘발성 메모리 장치의 하부에 배치된 비휘발성 메모리 장치.
  2. 제1항에 있어서,
    상기 열 추출기 라인은 상기 복수 개의 셀렉터 상에 배치된 비휘발성 메모리 장치.
  3. 삭제
  4. 제1항에 있어서,
    상기 열 추출기 라인은 상기 워드 라인 또는 비트 라인 각각의 면적보다 큰 면적을 갖는 비휘발성 메모리 장치.
  5. 제4항에 있어서,
    상기 열 추출기 라인은 상기 워드 라인 또는 비트 라인 각각의 면적 대비 2배 내지 10배의 면적을 갖는 비휘발성 메모리 장치.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 제1항에 있어서,
    상기 셀렉터와 가변 저항층 사이에는 전극층이 배치된 비휘발성 메모리 장치.
  11. 제1항에 있어서,
    상기 가변 저항층은 상변화 물질을 포함하는 비휘발성 메모리 장치.
  12. 제1항에 있어서,
    상기 열 추출기 라인은 상기 가변 저항층보다 열전도도가 높은 물질을 포함하는 비휘발성 메모리 장치.
  13. 제12항에 있어서,
    상기 열 추출기 라인은 알루미늄, 금, 은, 텅스텐, 구리, 황동, 니켈, 몰리브덴, 아연, 그래핀, 풀러렌 및 도전성 나노튜브 중 어느 하나 이상을 포함하는 비휘발성 메모리 장치.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
KR1020220027466A 2022-03-03 2022-03-03 3D Xpoint에서 셀 간의 열적 간섭 해소가 가능한 비휘발성 메모리 장치 Active KR102658214B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220027466A KR102658214B1 (ko) 2022-03-03 2022-03-03 3D Xpoint에서 셀 간의 열적 간섭 해소가 가능한 비휘발성 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220027466A KR102658214B1 (ko) 2022-03-03 2022-03-03 3D Xpoint에서 셀 간의 열적 간섭 해소가 가능한 비휘발성 메모리 장치

Publications (2)

Publication Number Publication Date
KR20230130377A KR20230130377A (ko) 2023-09-12
KR102658214B1 true KR102658214B1 (ko) 2024-04-17

Family

ID=88020094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220027466A Active KR102658214B1 (ko) 2022-03-03 2022-03-03 3D Xpoint에서 셀 간의 열적 간섭 해소가 가능한 비휘발성 메모리 장치

Country Status (1)

Country Link
KR (1) KR102658214B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092476A (ja) * 2015-11-13 2017-05-25 コヴィディエン リミテッド パートナーシップ 電子デバイスの熱管理のためのシステムおよび方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4913190B2 (ja) * 2009-09-24 2012-04-11 株式会社東芝 不揮発性記憶装置
KR101171874B1 (ko) 2011-02-25 2012-08-07 서울대학교산학협력단 비휘발성 메모리 소자 및 이의 제조 방법
KR101934003B1 (ko) * 2012-06-01 2019-01-02 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
KR102123118B1 (ko) * 2018-05-14 2020-06-15 연세대학교 산학협력단 육각 구조를 갖는 전자 소자 및 전자 소자의 어드레싱 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092476A (ja) * 2015-11-13 2017-05-25 コヴィディエン リミテッド パートナーシップ 電子デバイスの熱管理のためのシステムおよび方法

Also Published As

Publication number Publication date
KR20230130377A (ko) 2023-09-12

Similar Documents

Publication Publication Date Title
KR102496377B1 (ko) 저항변화 물질층을 가지는 비휘발성 메모리소자
US8642985B2 (en) Memory Cell
KR102036882B1 (ko) 역 상 변화 특성을 갖는 상 변화 메모리 소자 및 이를 이용하여 고집적 3차원 아키텍처를 갖는 상 변화 메모리
CN106992196B (zh) 可变电阻存储器件
US10892413B2 (en) Integration of confined phase change memory with threshold switching material
US7492635B2 (en) NOR-type hybrid multi-bit non-volatile memory device and method of operating the same
CN101971264B (zh) 具有电阻性存取组件的非易失性存储器
TWI757460B (zh) 記憶體胞切換裝置
US11616197B2 (en) Variable resistance memory device
US9424905B2 (en) Method of operating semiconductor memory device
KR101904602B1 (ko) 조절 가능한 셀 비트 형상을 가지는 비휘발성 메모리
US20220271091A1 (en) Variable resistance memory device
US8791448B2 (en) Semiconductor memory devices having strapping contacts
KR102658214B1 (ko) 3D Xpoint에서 셀 간의 열적 간섭 해소가 가능한 비휘발성 메모리 장치
KR20220128111A (ko) 가변 저항 메모리 장치
CN111009544B (zh) 包括数据存储图案的半导体器件
US20200066794A1 (en) Memory cell switch device
KR20200138477A (ko) 불휘발성 메모리 장치
KR102778962B1 (ko) 가변 저항 메모리 소자
KR102778953B1 (ko) 가변 저항 메모리 소자 및 그 제조 방법
KR102678527B1 (ko) 가변 저항 메모리 소자 및 그 제조 방법
KR102792381B1 (ko) 가변 저항 메모리 소자
KR102666706B1 (ko) 가변 저항 메모리 소자 및 그 제조 방법
KR102778966B1 (ko) 가변 저항 메모리 소자 및 그 제조 방법
KR102792396B1 (ko) 가변 저항 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20220303

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230820

Patent event code: PE09021S01D

PG1501 Laying open of application
AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20231030

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20230820

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

X091 Application refused [patent]
AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20231030

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20231019

Comment text: Amendment to Specification, etc.

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240203

Patent event code: PE09021S01D

AMND Amendment
PX0701 Decision of registration after re-examination

Patent event date: 20240411

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20240402

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20240129

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20231030

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20231019

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
PG1601 Publication of registration