[go: up one dir, main page]

KR102655533B1 - 기판을 세정하는 방법 및 장치 - Google Patents

기판을 세정하는 방법 및 장치 Download PDF

Info

Publication number
KR102655533B1
KR102655533B1 KR1020197010660A KR20197010660A KR102655533B1 KR 102655533 B1 KR102655533 B1 KR 102655533B1 KR 1020197010660 A KR1020197010660 A KR 1020197010660A KR 20197010660 A KR20197010660 A KR 20197010660A KR 102655533 B1 KR102655533 B1 KR 102655533B1
Authority
KR
South Korea
Prior art keywords
frequency
period
power level
bubble
clause
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020197010660A
Other languages
English (en)
Other versions
KR20190050829A (ko
Inventor
후이 왕
쉬 왕
후핑 첸
후화 첸
지안 왕
시아오옌 장
이누오 진
자오웨이 지아
준 왕
쓰에준 리
Original Assignee
에이씨엠 리서치 (상하이), 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이씨엠 리서치 (상하이), 인코포레이티드 filed Critical 에이씨엠 리서치 (상하이), 인코포레이티드
Publication of KR20190050829A publication Critical patent/KR20190050829A/ko
Application granted granted Critical
Publication of KR102655533B1 publication Critical patent/KR102655533B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67057—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Pinball Game Machines (AREA)

Abstract

기판과 초음파/메가소닉 장치 사이의 공간 내로 액체를 가하는 단계; 초음파/메가소닉 장치(1003)를 구동하기 위하여 주파수 f1과 전력 P1로 초음파/메가소닉 전원을 설정하는 단계; 마이크로 제트가 기포 내파(bubble implosion)에 의해 생성된 후에 그리고 기포 내파에 의해 생성된 상기 마이크로 제트가 기판 상의 상기 패터닝된 구조를 손상시키기 전에, 상기 초음파/메가소닉 전원(1003)을 구동하기 위하여 주파수 f2와 전력 P2로 상기 초음파/메가소닉 전원을 설정하는 단계; 기포 내부의 온도가 설정 온도로 냉각된 후에, 상기 초음파/메가소닉 전원을 주파수 f1과 전력 P1로 다시 설정하는 단계; 기판이 세정될 때까지 상기 단계들을 반복하는 단계를 포함하는, 초음파/메가소닉 장치(1003)를 이용하여 기판 상의 패터닝된 구조를 손상시키지 않으면서 기판을 세정하는 방법.

Description

기판을 세정하는 방법 및 장치
본 발명은 일반적으로 기판을 세정하는 방법 및 장치에 관한 것이다. 더욱 상세하게는 전체 기판 상에서 안정적이거나 제어된 캐비테이션(cavitation)을 성취하기 위하여 세정 공정 동안 초음파 또는 메가소닉 장치에 의해 생성된 기포 캐비테이션(bubble cavitation)을 제어하는 것에 관한 것이며, 웨이퍼 상의 소자 구조를 손상시키지 않으면서 미세 입자를 효율적으로 제거한다.
반도체 소자는 트랜지스터 및 상호 연결 요소를 형성하기 위하여 다수의 상이한 처리 단계를 이용하여 반도체 웨이퍼 상에서 제조 또는 가공된다. 최근, 트랜지스터는 finFET 트랜지스터 및 3D NAND 메모리와 같이 2차원으로부터 3차원으로 구성된다. 반도체 웨이퍼와 연관된 트랜지스터 단자를 전기적으로 연결하기 위하여, 도전성(예를 들어, 금속) 트렌치, 비아 등이 반도체 소자의 일부로서 유전 재료에 형성된다. 트렌치 및 비아는 트랜지스터, 반도체 소자의 내부 회로 및 반도체 소자의 외부 회로 사이에서 전기 신호와 전력을 결합한다.
finFET 트랜지스터와 상호 연결 요소를 반도체 웨이퍼 상에 형성하는데 있어서, 반도체 웨이퍼는 반도체 소자의 원하는 전자 회로를 형성하기 위하여, 예를 들어, 마스킹, 에칭 및 부착(deposition) 처리를 받을 수 있다. 특히, 다중 마스킹 및 플라즈마 에칭 단계가 트랜지스터를 위한 핀(fin) 또는 상호 연결 요소를 위한 트렌치 및 비아 역할을 하는 반도체 웨이퍼 상에서의 유전층 내의 finFET, 3D NAND 플래시 셀(flash cell) 또는 함몰 영역의 패턴을 형성하기 위하여 수행될 수 있다. 에칭 또는 포토 레지스트 애싱(ashing) 후에 핀 구조 및/또는 트렌치와 비아에서 입자 및 오염물을 제거하기 위하여, 습식 세정 단계가 필요하다. 특히, 소자 제조 노드가 14 또는 16 nm를 넘어 이동할 때, 핀 및/또는 트렌치와 비아에서의 측벽 손실(side wall loss)은 임계 치수를 유지하는데 매우 중요하다. 측벽 손실을 감소시키거나 제거하기 위하여, 적당한 희석 화학 물질, 또는 때때로 탈이온수만 사용하는 것이 중요하다. 그러나, 희석 화학 물질 또는 탈이온수는 일반적으로 핀 구조, 3D NAND 홀(hole) 및/또는 트렌치와 비아에서 입자를 제거하는데 효율적이지 않다. 따라서, 초음파 또는 메가소닉과 같은 기계력이 이러한 입자를 효율적으로 제거하는데 필요하다. 초음파 또는 메가소닉 파는 웨이퍼 구조에 기계력을 인가하는 기포 캐비테이션을 생성할 것이며, 전이 캐비테이션(transit cavitation) 또는 마이크로 제트(micro jet)와 같은 강렬한 캐비테이션은 이러한 패터닝된 구조를 손상시킬 것이다. 안정적이거나 제어된 캐비테이션을 유지하기 위하여, 손상 한계 내로 기계력을 제어하고 동시에 입자를 효율적으로 제거하는 것이 주요 파라미터이다. 3D NAND 홀 구조에서, 전이 캐비테이션은 홀 구조에 손상을 입히지 않을 수 있지만, 홀 내부에 포화된 캐피테이션은 세정 효과를 중지시키거나 감소시킬 것이다.
반도체 웨이퍼를 세정하기 위하여 노즐과 결합된 메가소닉 에너지는 미국 특허 No. 4,326,553에 개시된다. 유체는 가압되고, 메가소닉 에너지가 메가소닉 트랜스듀서에 의해 유체로 가해진다. 노즐은 표면에서의 부딪힘(impingement)을 위하여 초음파/메가소닉 주파수에서 진동하는 리본 형상의 세정 유체 제트를 제공하는 형상을 가진다.
음향 에너지를 유체로 전송하는 신장된 프로브를 진동시키는 에너지원이 미국 특허 No. 6,039,059에 개시된다. 일 배치에서, 프로브가 상면에 가까이 위치 설정되는 동안, 유체는 웨이퍼의 양면으로 분사된다. 다른 배치에서, 짧은 프로브가 그 단부 면이 표면에 가깝도록 위치 설정되고, 프로브는 웨이퍼가 회전함에 따라 그 표면 위로 이동된다.
웨이퍼 표면에 평행한 자신의 축 주위로 회전하는 로드(rod)를 진동시키는 에너지원이 미국 특허 No. 6,843,257 B2에 개시된다. 로드 표면은 나선형 그루브와 같은 만곡된 그루브로 에칭된다.
전체 웨이퍼 상에서 안정적이거나 제어된 캐비테이션을 성취하기 위하여 세정 공정 동안 초음파 또는 메가소닉 장치에 의해 생성된 기포 캐비테이션을 제어하여, 웨이퍼 상의 소자 구조를 손상시키지 않으면서 미세 입자를 효율적으로 제거하는 더 나은 방법을 가지는 것이 필요하다.
본 발명의 한 방법은, 안정적인 기포 캐비테이션을 유지함으로써, 패터닝된 구조를 갖는 웨이퍼 상에서 손상이 없는 초음파/메가소닉 세정을 성취하는 것이다. 안정적인 기포 캐비테이션은, τ1보다 더 짧은 시간 간격에서 전력 P1로 음파(sonic) 전원을 설정하고, τ2보다 더 긴 시간 간격에서 전력 P2로 음파 전원을 설정함으로써 제어되고, 웨이퍼가 세정될 때까지 상기 단계들을 반복하고, 여기에서 전력 P2는 0과 같거나 전력 P1보다 훨씬 더 작고, τ1은 기포 내부의 온도가 임계 내파 온도로 상승하는 시간 간격이고; τ2는 기포 내부의 온도가 임계 내파 온도보다 훨씬 낮은 온도로 떨어지는 시간 간격이다.
본 발명의 다른 방법은, 안정적인 기포 캐비테이션을 유지함으로써, 패터닝된 구조를 갖는 웨이퍼 상에서 손상이 없는 초음파/메가소닉 세정을 성취하는 것이다. 안정적인 기포 캐비테이션은, τ1보다 더 짧은 시간 간격에서 주파수 f1로 음파 전원을 설정하고, τ2보다 더 긴 시간 간격에서 주파수 f2로 음파 전원을 설정함으로써 제어되고, 웨이퍼가 세정될 때까지 상기 단계들을 반복하고, 여기에서 f2는 f1보다 훨씬 더 높고, 2배 또는 4배 더 높이 것이 더 좋고, τ1은 기포 내부의 온도가 임계 내파 온도로 상승하는 시간 간격이고; τ2는 기포 내부의 온도가 임계 내파 온도보다 훨씬 낮은 온도로 떨어지는 시간 간격이다.
본 발명의 다른 방법은, 패터닝된 구조 내의 공간보다 더 작은 기포 크기를 갖는 안정적인 기포 캐비테이션을 유지함으로써, 패터닝된 구조를 갖는 웨이퍼 상에서 손상이 없는 초음파/메가소닉 세정을 성취하는 것이다. 패터닝된 구조 내의 공간보다 더 작은 기포 크기를 갖는 안정적인 기포 캐비테이션은, τ1보다 더 짧은 시간 간격 동안 전력 P1로 음파 전원을 설정하고, τ2보다 더 긴 시간 간격 동인 전력 P2로 음파 전원을 설정함으로써 제어되고, 웨이퍼가 세정될 때까지 상기 단계들을 반복하고, 여기에서 전력 P2는 0과 같거나 전력 P1보다 훨씬 더 작고, τ1은 기포 크기가 패터닝된 구조 내의 공간 이상의 임계 크기로 증가하는 시간 간격이고; τ2는 기포 크기가 패터닝된 구조 내의 공간보다 훨씬 더 작은 값으로 감소하는 시간 간격이다.
본 발명의 다른 방법은, 패터닝된 구조 내의 공간보다 더 작은 기포 크기를 갖는 안정적인 기포 캐비테이션을 유지함으로써, 패터닝된 구조를 갖는 웨이퍼 상에서 손상이 없는 초음파/메가소닉 세정을 성취하는 것이다. 패터닝된 구조 내의 공간보다 더 작은 기포 크기를 갖는 안정적인 기포 캐비테이션은, τ1보다 더 짧은 시간 간격 동안 주파수 f1로 음파 전원을 설정하고, τ2보다 더 긴 시간 간격 동안 주파수 f2로 음파 전원을 설정함으로써 제어되고, 웨이퍼가 세정될 때까지 상기 단계들을 반복하고, 여기에서 f2는 f1보다 훨씬 더 높고, 2배 또는 4배 더 높이 것이 더 좋고, τ1은 기포 크기가 패터닝된 구조 내의 공간 이상의 임계 크기로 증가하는 시간 간격이고; τ2는 기포 크기가 패터닝된 구조 내의 공간보다 훨씬 더 작은 값으로 감소하는 시간 간격이다.
본 발명의 한 방법은, 제어된 전이 캐비테이션을 유지함으로써, 패터닝된 구조를 갖는 웨이퍼 상에서 손상이 없는 초음파/메가소닉 세정을 성취하는 것이다. 제어된 전이 캐비테이션은, τ1보다 더 짧은 시간 간격에서 전력 P1로 음파 전원을 설정하고, τ2보다 더 긴 시간 간격에서 전력 P2로 음파 전원을 설정함으로써 제어되고, 웨이퍼가 세정될 때까지 상기 단계들을 반복하고, 여기에서 P2는 0이거나 P1보다 훨씬 더 작고, τ1은 기포 내부의 온도가 임계 내파 온도보다 더 높게 상승하는 시간 간격이고; τ2는 기포 내부의 온도가 임계 내파 온도보다 훨씬 더 낮은 온도로 떨어지는 시간 간격이다. 제어된 전이 캐비테이션은 패터닝된 구조에 최소화된 손상을 입히면서 더 높은 PRE(particle removal efficiency(입자 제거 효율))를 제공할 것이다.
본 발명의 한 방법은, 제어된 전이 캐비테이션을 유지함으로써, 패터닝된 구조를 갖는 웨이퍼 상에서 손상이 없는 초음파/메가소닉 세정을 성취하는 것이다. 제어된 전이 캐비테이션은, τ1보다 더 짧은 시간 간격에서 주파수 f1로 음파 전원을 설정하고, τ2보다 더 긴 시간 간격에서 주파수 f2로 음파 전원을 설정함으로써 제어되고, 웨이퍼가 세정될 때까지 상기 단계들을 반복하고, 여기에서 f2는 f1보다 훨씬 더 높고, 2배 또는 4배 더 높은 것이 더 좋고, τ1은 기포 내부의 온도가 임계 내파 온도보다 더 높게 상승하는 시간 간격이고; τ2는 기포 내부의 온도가 임계 내파 온도보다 훨씬 더 낮은 온도로 떨어지는 시간 간격이다. 제어된 전이 캐비테이션은 패터닝된 구조에 최소화된 손상을 입히면서 더 높은 PRE(입자 제거 효율)를 제공할 것이다.
도 1a 및 1b는 초음파/메가소닉 장치를 이용하는 예시적인 웨이퍼 세정 장치를 도시한다;
도 2의 (a) 내지 (g)는 초음파/메가소닉 트랜스듀서의 다양한 형상을 도시한다;
도 3은 웨이퍼 세정 공정 동안의 기포 캐비테이션을 도시한다;
도 4의 (a) 및 (b)는 세정 공정 동안 웨이퍼 상에서 패터닝된 구조를 손상시키는 전이 캐비테이션을 도시한다;
도 5의 (a) 내지 (c)는 세정 공정 동안 기포 내부의 열 에너지 변동을 도시한다;
도 6의 (a) 내지 (c)는 예시적인 웨이퍼 세정 방법을 도시한다;
도 7의 (a) 내지 (c)는 다른 예시적인 웨이퍼 세정 방법을 도시한다;
도 8의 (a) 내지 (d)는 다른 예시적인 웨이퍼 세정 방법을 도시한다;
도 9의 (a) 내지 (d)는 다른 예시적인 웨이퍼 세정 방법을 도시한다;
도 10의 (a) 및 (b)는 다른 예시적인 웨이퍼 세정 방법을 도시한다;
도 11의 (a) 및 (b)는 다른 예시적인 웨이퍼 세정 방법을 도시한다;
도 12의 (a) 및 (b)는 다른 예시적인 웨이퍼 세정 방법을 도시한다;
도 13의 (a) 및 (b)는 다른 예시적인 웨이퍼 세정 방법을 도시한다;
도 14의 (a) 및 (b)는 다른 예시적인 웨이퍼 세정 방법을 도시한다;
도 15a 내지 15c는 세정 공정 동안 웨이퍼 상에서 패터닝된 구조를 손상시키는 안정적인 캐비테이션을 도시한다;
도 16은 초음파/메가소닉 장치를 이용하는 다른 예시적인 웨이퍼 세정 장치를 도시한다; 그리고
도 17은 초음파/메가소닉 장치를 이용하는 예시적인 웨이퍼 세정 장치를 도시한다;
도 18의 (a) 내지 (c)는 다른 예시적인 웨이퍼 세정 방법을 도시한다;
도 19는 다른 예시적인 웨이퍼 세정 방법을 도시한다;
도 20a 내지 20d는 기포 내파가 세정 공정 동안 패터닝된 구조에 대한 손상없이 발생하는 것을 도시한다;
도 21의 (a) 및 (b)는 다른 예시적인 웨이퍼 세정 방법을 도시한다.
도 1a 및 1b는 초음파/메가소닉 장치를 이용하는 웨이퍼 세정 장치를 도시한다. 웨이퍼 세정 장치는 웨이퍼(1010), 회전 구동 메커니즘(1016)에 의해 회전되는 웨이퍼 척(1014), 세정 화학 물질 또는 탈이온수(1032)를 수송하는 노즐(1012) 및 초음파/메가소닉 장치(1003)와 초음파/메가소닉 전원을 포함한다. 메가소닉 장치(1003)는 공진기(1008)에 음향적으로 결합된 압전 트랜스듀서(1004)를 더 포함한다. 트랜스듀서(1004)는 진동하도록 전기적으로 여기되고, 공진기(1008)는 고주파수 음향 에너지를 액체에 전달한다. 초음파/메가소닉 에너지에 의해 생성된 기포 캐비테이션은 웨이퍼(1010) 상의 입자를 진동시킨다. 따라서, 오염물은 웨이퍼(1010)의 표면으로부터 멀어지도록 진동되어, 노즐(1012)에 의해 공급된 흐르는 유체(1032)를 통해 표면으로부터 제거된다.
도 2의 (a) 내지 (g)는 본 발명에 따른 초음파/메가소닉 장치의 상면도를 도시한다. 도 1 에 도시된 초음파/메가소닉 장치(1003)는 상이한 형상, 즉 도 2의 (a)에 도시된 바와 같은 삼각형이나 파이(pie) 형상, 도 2의 (b)에 도시된 바와 같은 사각형 형상, 도 2의 (c)에 도시된 바와 같은 팔각형 형상, 도 2의 (d)에 도시된 바와 같은 타원 형상, 도 2의 (e)에 도시된 바와 같은 반원 형상, 도 2의 (f)에 도시된 바와 같은 4분원 형상 및 도 2의 (g)에 도시된 바와 같은 원형 형상의 초음파/메가소닉 장치(3003)로 대체될 수 있다.
도 3은 압축 페이즈 동안의 기포 캐비테이션을 도시한다. 기포는 구 형상(A)으로부터 사과 형상(G)으로 점차 압축되고, 최종적으로 기포는 내파(implosion) 상태(I)에 도달하여 마이크로 제트를 형성한다. 도 4의 (a) 및 (b)에 도시된 바와 같이, 마이크로 제트는 매우 강력하여(수천 대기압과 수천℃에 도달할 수 있다), 특히 피처(feature) 크기(t)가 70 nm 이하로 축소될 때, 반도체 웨이퍼(4010) 상의 패터닝된 미세 구조(4043)를 손상시킬 수 있다.
도 5의 (a) 내지 (c)는 본 발명에 따른 기포 캐비테이션의 단순화된 모델을 도시한다. 양의 음파 압력(sonic positive pressure)이 기포에 작용함에 따라, 기포는 이의 부피를 감소시킨다. 이러한 부피 감소 과정 동안, 음파 압력(PM)이 기포에 일을 하고, 기계적 일은 기포 내부의 열 에너지로 변환되며, 따라서 기포 내부의 기체 및/또는 증가의 온도가 상승한다.
이상 기체 방정식은 다음과 같이 표현될 수 있다:
[수학식 1]
p0v0/T0=pv/T
여기에서, p0는 압축 전의 기포 내부의 압력이고, v0는 압축 전의 기포의 초기 부피이고, T0는 압축 전의 기포 내부의 기체의 온도이고, p는 압축된 기포 내부의 압력이고, v는 압축된 기포의 부피이고, T는 압축된 기포 내부의 기체의 온도이다.
계산을 단순화하기 위하여, 기체의 온도는 압축 동안 변화하지 않거나 압축이 매우 느리고, 온도 증가는 기포를 둘러싸는 액체에 의해 상쇄된다고 가정한다. 따라서, 한 번의 기포 압축 동안(N 유닛의 부피로부터 1 유닛의 부피로 또는 압축비 = N) 음파 압력(PM)이 한 기계적 일(wm)은 다음과 같이 표현될 수 있다:
[수학식 2]
Figure 112019037942683-pct00001
여기에서, S는 실린더의 단면적이고, x0는 실린더의 길이이고, p0는 압축 전의 실린더 내부의 기체의 압력이다. 수학식 2는 압축 동안 온도 증가 인자를 고려하지 않으며, 따라서 기포 내부의 실제 압력은 온도 증가 때문에 더 높을 것이다. 따라서, 음파 압력에 의해 작용된 실제 기계적 일은 수학식 2에 의해 계산된 것보다 더 클 것이다.
음파 압력이 한 모든 기계적 일이 부분적으로는 열 에너지로 변환되고 부분적으로는 기포 내부의 고압 기체 및 증기의 기계적 에너지로 변환되어, 이러한 열 에너지가 기포 내부의 기체의 온도 증가에 완전히 기여한다고(기포를 둘러싸는 액체 분자에 전달되는 에너지가 없음) 가정하고, 그리고 기포 내부의 기체의 질량이 압축 전후에 일정하게 유지된다고 가정하면, 한 번의 기포 압축 후의 온도 증가(ΔT)는 다음의 수학식으로 표현될 수 있다.
[수학식 3]
ΔT = Q/(mc) = βwm /(mc) = βSx0p0ln(x0)/(mc)
여기에서, Q는 기계적 일로부터 변환된 열 에너지이고, β는 음파 압력이 한 전체 기계적 일에 대한 열 에너지의 비이고, m은 기포 내부의 기체의 질량이고, c는 비열 계수이다. β = 0.65, S = 1E-12 m2, x0 = 1000 ㎛ = 1E-3 m(압축비 N = 1000), p0 = 1 kg/cm2 = 1E4 kg/m2, 수소 기체에 대한 m = 8.9E-17 kg, c = 9.9E3 J/(kg 0k)를 수학식 3에 대입하면, ΔT = 50.9 0k이다.
제1 회 압축 후의 기포 내부의 기체의 온도(T1)는 다음과 같이 계산될 수 있다.
[수학식 4]
T1 = T0 + ΔT = 20 ℃ + 50.9 ℃= 70.9 ℃
기포가 도 5의 (b)에 도시된 바와 같이 1 미크론의 최소 크기에 도달할 때, 이러한 고온에서, 물론 기포를 둘러싸는 일부 액체 분자는 증발할 것이다. 그 후, 음파 압력은 음이 되고, 기포는 그 크기를 증가시키기 시작한다. 이러한 반대 과정에서, 압력(PG)을 갖는 고온의 기체 및 증기는 둘러싸는 액체 표면에 일을 할 것이다. 동시에, 음파 압력(PM)은 도 5의 (c)에 도시된 바와 같이 팽창 방향으로 기포를 끌어 당기고, 따라서, 음의 음파 압력(PM)도 역시 둘러싸는 액체에 부분적인 일을 한다. 결합 효과의 결과로서, 기포 내부의 열 에너지는 기계적 에너지로 완전히 방출되거나 변환될 수 없고, 따라서 기포 내부의 기체의 온도는 원래 기체 온도(T0) 또는 액체 온도로 냉각될 수 없다. 제1 캐비테이션 사이클이 종료한 후에, 기포 내의 기체의 온도(T2)는 도 6의 (b)에 도시된 바와 같이 T0과 T1 사이의 어디엔가 있을 것이다. 또는, T2는 다음과 같이 표현될 수 있다:
[수학식 5]
T2 = T1 - δT = T0 + ΔT - δT
여기에서, δT는 한 번의 기포 팽창 후의 온도 감소이고, δT는 ΔT보다 작다.
제2 기포 캐비테이션 사이클이 최소 기포 크기에 도달할 때, 기포 내부의 기체 및/또는 증기의 온도(T3)는 다음이 될 것이다.
[수학식 6]
T3 = T2 + ΔT = T0 + ΔT - δT + ΔT = T0 + 2ΔT - δT
제2 기포 캐비테이션 사이클이 종료할 때, 기포 내부의 기체 및/또는 증기의 온도(T4)는 다음이 될 것이다.
[수학식 7]
T4 = T3 - δT = T0 + 2ΔT - δT - δT = T0 + 2ΔT - 2δT
유사하게, 제n 기포 캐비테이션 사이클이 최소 기포 크기에 도달할 때, 기포 내부의 기체 및/또는 증기의 온도(T2n-1)는 다음이 될 것이다.
[수학식 8]
T2n -1 = T0 + nΔT - (n-1)δT
제n 기포 캐비테이션 사이클이 종료할 때, 기포 내부의 기체 및/또는 증기의 온도(T2n)는 다음이 될 것이다.
[수학식 9]
T2n = T0 + nΔT - nδT = T0 + n(ΔT - δT)
기포 캐비테이션의 사이클 횟수 n이 증가함에 따라서, 기체 및/또는 중기의 온도는 증가할 것이고, 따라서, 도 6의 (c)에 도시된 바와 같이, 기포 표면 상의 더 많은 분자가 기포(6082)의 내부로 증발할 것이고, 기포(16082)의 크기도 증가할 것이다. 마지막으로, 압축 동안의 기포 내부의 온도는 내파 온도(Ti)(보통 Ti는 수천℃만큼 높다)에 도달할 것이고, 도 6의 (c)에 도시된 바와 같이, 강력한 마이크로 제트(6080)가 형성된다.
수학식 8로부터, 내파 사이클 횟수(ni)는 다음과 같이 표현될 수 있다:
[수학식 10]
ni = (Ti - T0 - ΔT)/(ΔT - δT) + 1
수학식 10으로부터, 내파 시간(τi)은 다음과 같이 표현될 수 있다:
[수학식 10]
τi = nit1 = t1((Ti - T0 - ΔT)/(ΔT - δT) + 1)
= ni/f1 = ((Ti - T0 - ΔT)/(ΔT - δT) + 1)/f1
여기에서, t1은 사이클 주기이고, f1은 초음파/메가소닉 파의 주파수이다.
수학식 10 및 11에 따라, 내파 사이클 회수(ni) 및 내파 시간(τi)이 계산될 수 있다. 표 1은 내파 사이클 횟수(ni), 내파 시간(τi) 및 (ΔT - δT) 사이의 계산된 관계를 나타내고, Ti = 3000 ℃, ΔT =50.9 ℃, T0= 20 ℃, f1 = 500 KHz, f1 = 1 MHz 및 f1 = 2 MHz이라 가정한다.
ΔT - δT ( ℃) 0.1 1 10 30 50
ni 29018 2903 291 98 59
τi (ms)
f1 = 500 KHz		 58.036 5.806 0.582 0.196 0.118
τi (ms)
f1 = 1 MHz		 29.018 2.903 0.291 0.098 0.059
τi (ms)
f1 = 2 MHz		 14.509 1.451 0.145 0.049 0.029
웨이퍼 상의 패터닝된 구조에 대한 손상을 방지하기 위하여, 안정적인 캐티비테이션이 유지되어야 하고, 기포 내파 또는 마이크로 제트는 회피되어야 한다. 도 7의 (a) 내지 (c)는 본 발명에 따라 안정적인 기포 캐비테이션을 유지함으로써 패터닝된 구조를 갖는 웨이퍼 상에서 손상이 없는 초음파 또는 메가소닉 세정을 성취하기 위한 방법을 도시한다. 도 7의 (a)는 전원 출력 파형을 도시하고, 도 7의 (b)는 각각의 캐비테이션 사이클 동안에 대응하는 온도 곡선을 도시하고, 도 7의 (c)는 각각의 캐비테이션 사이클 동안의 기포 크기 팽창을 도시한다. 본 발명에 따른 기포 내파를 회피하기 위한 동작 과정 단계들이 다음과 같이 개시된다:
단계 1: 척(chuck) 또는 탱크 상에 설치된 웨이퍼 또는 기판의 표면 상에 인접하게 초음파/메가소닉 장치를 배치;
단계 2: 웨이퍼와 초음파/메가소닉 장치 사이에 화학액 또는 기체(수소, 질소, 산소 또는 CO2)가 도핑된 화학액을 채움;
단계 3: 척을 회전시키거나 웨이퍼를 진동;
단계 4: 주파수 f1 및 전력 P1로 전원을 설정;
단계 5: 기포 내부의 기체 및 증기의 온도가 내파 온도(Ti)에 도달하기 전에(또는 수학식 11에 의해 계산되는 바와 같이 시간이 τ1 < τi 에 도달하기 전에), 전원 출력을 0 와트로 설정하고, 이에 따라 액체 또는 물의 온도가 기체 온도보다 훨씬 낮기 때문에 기포 내부의 기체의 온도가 냉각하기 시작한다.
단계 6: 기포 내부의 기체 온도가 실온(T0)으로 감소하거나 시간(0 전력 시간)이 τ2에 도달한 후에, 주파수 f1 및 전력 P1로 전원을 설정.
단계 7: 웨이퍼가 세정될 때까지 단계 1 내지 단계 6을 반복.
단계 5에서, 기포 내파를 방지하기 위하여 시간 τ1은 τi보다 짧아야 하고, τi는 수학식 11을 이용하여 계산될 수 있다.
단계 6에서, 기포 내부의 기체 온도는 실온 또는 액체 온도로 냉각될 필요는 없다; 이는 실온 또는 액체 온도 위의 소정의 온도일 수 있지만, 내파 온도(Ti)보다 상당히 낮은 것이 더 좋다.
수학식 8과 9에 따라, (ΔT - δT)를 알 수 있다면, τi가 계산될 수 있다. 그러나, 일반적으로, (ΔT - δT)는 계산되거나 직접 측정되기 어렵다. 다음의 방법은 내파 시간(τi)을 실험적으로 계산할 수 있다.
단계 1: 표 1에 기초하여, 실험 설계(design of experiment(DOE)) 조건으로서 5개의 상이한 시간 τ1을 선택한다;
단계 2: 제1 스크린 시험에서 τ1의 적어도 10배이고, τ1의 100배인 것이 더 좋은 시간 τ2를 선택하고,
단계 3: 특정의 패터닝된 구조 웨이퍼 상에 상기 5개 조건의 세정을 개별적으로 실행하도록 소정의 전력 P0를 정한다. 여기에서, P0은 연속 모드(비펄스(non-pulse) 모드)로 실행될 때, 웨이퍼 상의 패터닝된 구조가 확실히 손상될 전력이다.
단계 4: SEMS 또는 AMAT SEM vision이나 Hitachi IS3000과 같은 웨이퍼 패턴 손상 검토 도구에 의해 상기 5개의 웨이퍼의 손상 상태를 검사하고, 그 다음 내파 시간(τi)이 소정의 범위 내에 위치될 수 있다.
단계 1 내지 4는 내파 시간(τi)의 범위를 좁히도록 다시 반복될 수 있다. 내파 시간(τi)을 안 후에, 시간 τ1은 안전 여유(safety margin)를 위하여 τi보다 작은 값으로 설정될 수 있다. 실험 데이터의 일례가 다음과 같이 설명된다.
패터닝된 구조는 55 nm 폴리실리콘 게이트 라인이다. 초음파/메가소닉 파의 주파수는 1 MHz이었고, Prosys에 의해 제조된 초음파/메가소닉 장치가 사용되어 웨이퍼와 웨이퍼 사이에서 더 양호하고 균일한 에너지 투여를 성취하기 위하여 갭 진동 모드(PCT/CN2008/073471에 개시됨)로 동작되었다. 다른 실험 파라미터 및 최종 패턴 손상 데이터는 표 2에 다음과 같이 요약된다.
물 ID CO2 농도
(18 ㎲/cm)		 공정 시간 (초) 전력 밀도 (와트/cm2) 사이클 횟수 τ1
(ms)		 τ2
(ms)		 손상
사이트의 개수
#1 18 60 0.1 2000 2 18 1216
#2 18 60 0.1 100 0.1 0.9 0
τ1 = 2 ms(또는 2000 사이클 횟수)가 55 nm 피처 크기를 갖는 패터닝된 구조에 1216개만큼의 손상 사이트를 유발하였지만 τ1 = 0.1 ms(또는 100 사이클 횟수)가 55 nm 피처 크기를 갖는 패터닝된 구조에 0개의 손상 사이트를 유발하였다는 것이 분명하였다. τi가 0.1 ms와 2 m 사이의 어떤 수가 되도록, 더욱 상세한 시험이 이 범위를 좁히기 위하여 수행될 필요가 있다. 분명하게, 초음파 또는 메가소닉 전력 밀도와 주파수에 관련된 사이클 횟수는, 전력 밀도가 더 클수록 사이클 횟수가 더 적어지고; 주파수가 더 낮을수록 사이클 횟수가 더 적어진다. 상기 실험 결과로부터, 초음파 또는 메가소닉 파의 전력 밀도가 0.1 와트/cm2보다 더 크고 초음파 또는 메가소닉 파의 주파수가 1 MHz 이하라고 가정하면, 손상이 없는 사이클 횟수는 2000보다 더 작아야 하는 것이 예측될 수 있다. 주파수가 1 MHz보다 더 큰 범위로 증가하거나 전력 밀도가 0.1 와트/cm2 미만이면, 사이클 횟수가 증가할 것이라고 예측될 수 있다.
τ1을 안 후에, 시간 τ2는 전술된 유사한 DEO 방식에 기초하여 짧아질 수 있다. 즉, 고정 시간 τ1은 패터닝된 구조에서의 손상이 관찰될 때까지 DOE를 실행하기 위하여 시간 τ2를 점차 단축시킨다. 시간 τ2가 짧아짐에 따라, 기포 내부의 기체 및/또는 증기의 온도는 충분히 냉각될 수 없고, 이는 기포 내부의 기체 및 증기의 평균 온도를 점차 이동시키고, 궁극적으로 기포의 내파를 트리거할 것이다. 이 트리거 시간은 임계 냉각 시간이라 불린다. 임계 냉각 시간(τc)을 안 후에, 시간 τ2는 안전 여유를 얻기 위하여 동일한 이유로 2τc보다 큰 값으로 설정될 수 있다.
도 8의 (a) 내지 (d)는 본 발명에 따른 초음파/메가소닉 장치를 이용하는 웨이퍼 세정 방법의 다른 실시예를 도시한다. 파형의 진폭이 변화하는 전력과 주파수 f1로 초음파/메가소닉 전원을 설정하는 단계 4를 제외하고는, 방법은 도 7의 (a)에 도시된 것과 유사하다. 도 8의 (a)는 단계 4에서 파형의 진폭이 증가하는 전력과 주파수 f1로 초음파/메가소닉 전력을 설정하는 다른 웨이퍼 세정 방법을 도시한다. 도 8의 (b)는 단계 4에서 파형의 진폭이 감소하는 전력과 주파수 f1로 초음파/메가소닉 전원을 설정하는 다른 웨이퍼 세정 방법을 도시한다. 도 8의 (c)는 단계 4에서 파형의 진폭 먼저 감소하고 이후에 증가하는 전력과 주파수 f1로 초음파/메가소닉 전원을 설정하는 다른 웨이퍼 세정 방법을 도시한다. 도 8의 (d)는 단계 4에서 파형의 진폭 먼저 증가하고 이후에 감소하는 전력과 주파수 f1로 초음파/메가소닉 전력을 설정하는 다른 웨이퍼 세정 방법을 도시한다.
도 9의 (a) 내지 (d)는 본 발명의 초음파/메가소닉 장치를 이용하는 웨이퍼 세정 방법의 다른 실시예를 도시한다. 변화하는 주파수로 초음파/메가소닉 전원을 설정하는 단계 4를 제외하고는, 방법은 도 7의 (a)에 도시된 것과 유사하다. 도 9의 (a)는 단계 4에서 먼저 주파수 f1로, 그 다음 이후에 f3으로 초음파/메가소닉 전원을 설정하고, f1이 f3보다 더 높은 다른 웨이퍼 세정 방법을 도시한다. 도 9의 (b)는 단계 4에서 먼저 주파수 f3으로, 그 다음 이후에 f1로 초음파/메가소닉 전원을 설정하고, f1이 f3보다 더 높은 다른 웨이퍼 세정 방법을 도시한다. 도 9의 (c)는 단계 4에서 먼저 주파수 f3으로, 이후에 f1로, 마지막으로 f3으로 초음파/메가소닉 전원을 설정하고, f1이 f3보다 더 높은 다른 웨이퍼 세정 방법을 도시한다. 도 9의 (d)는 단계 4에서 먼저 주파수 f1로, 이후에 f3으로, 마지막으로 f1로 초음파/메가소닉 전원을 설정하고, f1이 f3보다 더 높은 다른 웨이퍼 세정 방법을 도시한다.
도 9의 (c)에 도시된 방법과 유사하게, 초음파/메가소닉 전력은 단계 4에서 먼저 주파수 f1로, 이후에 f3으로, 마지막으로 f4로 초음파/메가소닉 전원을 설정할 수 있고, f4는 f3보다 더 낮고, f3은 f1보다 낮다.
다시 도 9의 (c)에 도시된 방법과 유사하게, 초음파/메가소닉 전력은 단계 4에서 먼저 주파수 f4로, 이후에 f3으로, 마지막으로 f1로 초음파/메가소닉 전원을 설정할 수 있고, f4는 f3보다 더 낮고, f3은 f1보다 낮다.
다시 도 9의 (c)에 도시된 방법과 유사하게, 초음파/메가소닉 전력은 단계 4에서 먼저 주파수 f1로, 이후에 f4로, 마지막으로 f3으로 초음파/메가소닉 전원을 설정할 수 있고, f4는 f3보다 더 낮고, f3은 f1보다 낮다.
다시 도 9의 (c)에 도시된 방법과 유사하게, 초음파/메가소닉 전력은 단계 4에서 먼저 주파수 f3으로, 이후에 f4로, 마지막으로 f1로 초음파/메가소닉 전원을 설정할 수 있고, f4는 f3보다 더 낮고, f3은 f1보다 낮다.
다시 도 9의 (c)에 도시된 방법과 유사하게, 초음파/메가소닉 전력은 단계 4에서 먼저 주파수 f3으로, 이후에 f1로, 마지막으로 f4로 초음파/메가소닉 전원을 설정할 수 있고, f4는 f3보다 더 낮고, f3은 f1보다 낮다.
다시 도 9의 (c)에 도시된 방법과 유사하게, 초음파/메가소닉 전력은 단계 4에서 먼저 주파수 f4로, 이후에 f1로, 마지막으로 f3으로 초음파/메가소닉 전원을 설정할 수 있고, f4는 f3보다 더 낮고, f3은 f1보다 낮다.
도 10의 (a) 및 (b)는 본 발명에 따른 안정적인 기포 캐비테이션을 유지함으로써 패터닝된 구조를 갖는 웨이퍼 상의 손상 없는 초음파/메가소닉 세정을 성취하기 위한 다른 방법을 도시한다. 도 10의 (a)는 전원 출력의 파형을 도시하고, 도 10의 (b)는 각각의 캐비테이션 사이클에 대응하는 온도 곡선을 도시한다. 본 발명에 따른 동작 과정 단계는 다음과 같이 개시된다:
단계 1: 척 또는 탱크 상에 설치된 웨이퍼 또는 기판의 표면 상에 인접하게 초음파/메가소닉 장치를 배치;
단계 2: 웨이퍼와 초음파/메가소닉 장치 사이에 화학액 또는 기체가 도핑된 물을 채움;
단계 3: 척을 회전시키거나 웨이퍼를 진동;
단계 4: 주파수 f1 및 전력 P1로 전원을 설정;
단계 5: 기포 내부의 기체 및 증기의 온도가 내파 온도(Ti)에 도달하기 전에(전체 시간 τ1이 경과하기 전에), 전원 출력을 주파수 f1 및 전력 P2로 설정하고, P2는 P1보다 작다. 이에 따라, 액체 또는 물의 온도가 기체 온도보다 훨씬 낮기 때문에 기포 내부의 기체의 온도가 냉각하기 시작한다.
단계 6: 기포 내부의 기체 온도가 실온(T0)에 가까운 소정의 온도로 감소하거나, 시간(0 전력 시간)이 τ2에 도달한 후에, 주파수 f1 및 전력 P1로 전원을 다시 설정.
단계 7: 웨이퍼가 세정될 때까지 단계 1 내지 단계 6을 반복.
단계 6에서, 기포 내부의 기체 온도는 전력 P2 때문에 실온으로 냉각될 수 없고, 도 10b에 도시된 바와 같이, τ2 시간 구역의 이후 단계에 존재하는 온도 차이(ΔT2)가 있어야 한다.
도 11의 (a) 및 (b)는 본 발명에 따른 초음파/메가소닉 장치를 이용하는 웨이퍼 세정 방법의 다른 실시예를 도시한다. 단계 5에서 주파수 f2와 전력 P2로 초음파/메가소닉 전력을 설정하고, f2가 f1보다 낮고, P2가 P1보다 적다는 점을 제외하고는, 방법은 도 10의 (a)에 도시된 것과 유사하다. f2가 f1보다 낮기 때문에, 기포 내부의 기체 또는 증기의 온도는 더 빠르게 증가하고, 이에 따라, 기포 내부의 기체 및/또는 증기의 온도를 감소시키기 위하여, P2는 P1보다 상당이 낮게, 더 좋게는 5 또는 10배 적게 설정되어야 한다.
도 12의 (a) 및 (b)는 본 발명에 따른 초음파/메가소닉 장치를 이용하는 웨이퍼 세정 방법의 다른 실시예를 도시한다. 단계 5에서 주파수 f2와 전력 P2로의 초음파/메가소닉 출력을 설정하고, f2가 f1보다 높고, P2가 P1과 같다는 점을 제외하고는, 방법은 도 10의 (a)에 도시된 것과 유사하다.
도 13의 (a) 및 (b)는 본 발명에 따른 초음파/메가소닉 장치를 이용하는 웨이퍼 세정 방법의 다른 실시예를 도시한다. 단계 5에서 주파수 f2와 전력 P2로의 초음파/메가소닉 출력을 설정하고, f2가 f1보다 높고, P2가 P1보다 적다는 점을 제외하고는, 방법은 도 10의 (a)에 도시된 것과 유사하다.
도 14의 (a) 및 (b)는 본 발명에 따른 초음파/메가소닉 장치를 이용하는 웨이퍼 세정 방법의 다른 실시예를 도시한다. 단계 5에서 주파수 f2와 전력 P2로의 초음파/메가소닉 출력을 설정하고, f2가 f1보다 높고, P2가 P1보다 높다는 점을 제외하고는, 방법은 도 10의 (a)에 도시된 것과 유사하다. f2가 f1보다 높기 때문에, 기포 내부의 기체 또는 증기의 온도는 더 느리게 증가하고, 이에 따라 P2는 P1보다 약간 높게 될 수 있지만, 도 14의 (b)에 도시된 바와 같이, 온도 구역(τ1)에 비교하여 시간 구역(τ2)에서 기포 내부의 기체 및 증기의 온도가 감소하는 것을 확실하게 하여야 한다.
도 4의 (a) 및 (b)는 패터닝된 구조가 강렬한 마이크로 제트에 의해 손상되는 것을 도시한다. 도 15의 (a)및 (b)도 안정적인 캐비테이션도 웨이퍼 상의 패터닝된 구조를 손상시킬 수 있다는 것을 도시한다. 기포 캐비테이션이 계속됨에 따라, 기포 내부의 기체 및 증기의 온도가 감소하고, 이에 따라, 도 15a에 도시된 바와 같이, 기포(15046)의 크기도 증가한다. 도 15b에 도시된 바와 같이, 기포(15048)의 크기가 패터닝된 구조 내의 공간의 치수(W)보다 더 크게 될 때, 도 15c에 도시된 바와 같이, 기포 캐비테이션의 팽창력은 패터닝된 구조(15034)를 손상시킬 수 있다. 본 발명에 따른 다른 세정 방법이 다음과 같이 개시된다:
단계 1: 척 또는 탱크 상에 설치된 웨이퍼 또는 기판의 표면에 인접하게 초음파/메가소닉 장치를 배치;
단계 2: 웨이퍼와 초음파/메가소닉 장치 사이에 화학액 또는 기체가 도핑된 물을 채움;
단계 3: 척을 회전시키거나 웨이퍼를 진동;
단계 4: 주파수 f1 및 전력 P1로 전원을 설정;
단계 5: 기포의 크기가 패터닝된 구조 내의 공간(W)과 동일한 치수에 도달하기 전에(시간 τ1이 경과하기 전에), 전원 출력을 0 와트로 설정하고, 이에 따라 액체 또는 물의 온도가 기체 온도보다 훨씬 낮기 때문에 기포 내부의 기체의 온도가 냉각하기 시작한다.
단계 6: 기포 내부의 기체 온도가 계속 감소(실온(T0)에 도달하거나, 시간(0 전력 시간)이 τ2에 도달)한 후에, 주파수 f1 및 전력 P1로 전원을 다시 설정.
단계 7: 웨이퍼가 세정될 때까지 단계 1 내지 단계 6을 반복.
단계 6에서, 기포 내부의 기체의 온도는 실온으로 냉각될 필요는 없고, 임의의 온도가 될 수 있지만, 내파 온도(T1)보다 상당히 더 낮은 것이 더 좋다. 단계 5에서, 기포 크기는 기포 팽창력이 패터닝된 구조를 파손하거나 손상시키지 않는 한 패터닝된 구조의 치수보다 약간 더 클 수 있다. 시간 τ1은 다음의 방법을 이용하여 실험적으로 결정될 수 있다:
단계 1: 표 1과 유사하게, 실험 설계(design of experiment(DOE)) 조건으로서 5개의 상이한 시간 τ1을 선택한다.
단계 2: 제1 스크린 시험에서 τ1의 적어도 10배이고, τ1의 100배인 것이 더 좋은 시간(τ2)을 선택한다.
단계 3: 특정의 패터닝된 구조 웨이퍼 상에 상기 5개 조건의 세정을 개별적으로 실행하도록 소정의 전력 P0를 정한다. 여기에서, P0은 연속 모드(비펄스 모드)로 실행될 때, 웨이퍼 상의 패터닝된 구조가 확실히 손상될 전력이다.
단계 4: SEMS 또는 AMAT SEM vision이나 Hitachi IS3000과 같은 웨이퍼 패턴 손상 검토 도구에 의해 상기 5개의 웨이퍼의 손상 상태를 검사하고, 그 다음 내파 시간(τi)이 소정의 범위 내에 위치될 수 있다.
단계 1 내지 4는 손상 시간(τd)의 범위를 좁히도록 다시 반복될 수 있다. 손상 시간(τd)을 안 후에, 시간 τ1은 안전 여유를 위하여 0.5τd보다 작은 값으로 설정될 수 있다.
도 7 내지 도 14에 설명된 모든 세정 방법은 도 15에서 설명된 방법에 적용될 수 있거나, 그와 조합될 수 있다.
도 16은 초음파/메가소닉 장치를 이용하는 웨이퍼 세정 장치를 도시한다. 웨이퍼 세정 장치는, 웨이퍼(16010), 회전 구동 메커니즘(16016)에 의해 회전되는 웨이퍼 척(16014), 세정 화학 물질 또는 탈이온수(16060)를 수송하는 노즐(16064), 노즐(16064)과 결합된 초음파/메가소닉 장치(16062) 및 초음파/메가소닉 전원으로 구성된다. 초음파/메가소닉 장치(16062)에 의해 생성된 초음파/메가소닉 파는 화학물질 또는 물 액체 컬럼(16060)을 통해 웨이퍼로 전달된다. 도 7 내지 15에서 설명된 모든 세정 방법이 도 16에 설명된 세정 장치에 사용될 수 있다.
도 17은 초음파/메가소닉 장치를 이용하는 웨이퍼 세정 장치를 도시한다. 웨이퍼 세정 장치는, 웨이퍼(17010), 세정 탱크(17074), 웨이퍼(17010)를 유지하고 세정 탱크(17074) 내에 유지되는 웨이퍼 카세트(17076), 세정 화학 물질(17070), 세정 탱크(17074)의 외벽에 부착된 초음파/메가소닉 장치(17072) 및 초음파/메가소닉 전원으로 구성된다. 적어도 하나의 입구는 웨이퍼(17010)를 담그기 위하여 세정 화학 물질(17070)을 세정 탱크(17074) 내로 채운다. 도 7 내지 15에서 설명된 모든 세정 방법이 도 17에 설명된 세정 장치에 사용될 수 있다.
도 18의 (a) 내지 (c)는 본 발명에 따른 초음파/메가소닉 장치를 이용하는 웨이퍼 세정 방법의 다른 실시예를 도시한다. 기포 내부의 기체 및 증기의 온도가 내파 온도(Ti)에 도달하기 전에(또는 수학식 11에 의해 계산되는 바와 같이 시간이 τ1 < τi 에 도달하기 전에), 진동하도록 초음파/메가소닉 장치를 유지하거나 정지하기 위하여 양의 값 또는 음의 DC 값으로 전원 출력을 설정하고, 이에 따라 액체 또는 물의 온도가 기체 온도보다 훨씬 낮기 때문에 기포 내부의 기체의 온도가 냉각하기 시작하는 단계 5를 제외하고는, 방법은 도 7의 (a)에 도시된 것과 유사하다. 음의 값의 양의 값은 전력 P1보다 더 크거나, 같거나, 더 작을 수 있다.
도 19는 본 발명에 따른 초음파/메가소닉 장치를 이용하는 웨이퍼 세정 방법의 다른 실시예를 도시한다. 기포 내부의 기체 및 증기의 온도가 내파 온도(Ti)에 도달하기 전에(또는 수학식 11에 의해 계산되는 바와 같이 시간이 τ1 < τi 에 도달하기 전에), 기포의 캐비테이션을 신속하기 정지하기 위하여 f1과 동일한 주파수로 f1에 대하여 반대 위상을 갖는 전원 출력을 설정하는 단계 5를 제외하고는, 방법은 도 7의 (a)에 도시된 것과 유사하다. 이에 따라, 액체 또는 물의 온도가 기체 온도보다 훨씬 낮기 때문에 기포 내부의 기체의 온도가 냉각하기 시작한다. 음의 값의 양의 값은 전력 P1보다 더 크거나, 같거나, 더 작을 수 있다. 상기 동작 동안, 전원 출력은 기포의 캐비테이션을 신속하기 정지하기 위하여 f1과 상이한 주파수로 f1에 대하여 반대 위상을 갖도록 설정될 수 있다.
도 20a 내지 20d는 기포 내파가 기포 캐비테이션이 초음파 또는 메가소닉 에너지에 의해 생성되는 동안 웨이퍼 상의 패터닝된 구조에 손상을 입히지 않으면서 발생하는 것을 도시한다. 일부 경우에, 웨이퍼(20010) 상의 비아(20034)와 트렌치(20036)와 같은 패터닝된 구조는 소정의 기계적 강도를 가져, 고주파수 음파 전력에 의해 생성된 기포 캐비테이션의 크기가, 패터닝된 구조의 임계 치수보다 훨씬 더 작은, 상당히 작은 치수로 제어되어, 이에 따라 이러한 작은 기포 내파력이 큰 치수를 갖는 패터닝된 구조에 매우 작은 충격을 가하거나, 또는 패터닝된 구조의 재료적 특성이 소정 세기의 기계력을 본질적으로 견딜 수 있다. 기포 내파에 의해 생성된 마이크로 제트의 힘이 패터닝된 구조가 견딜 수 있는 세기 내로 제어되면, 패터닝된 구조는 손상되지 않을 것이다. 또한, 기포 내파에 의해 생성된 마이크로 제트의 기계력은 비아 또는 트렌치의 패터닝된 구조 내부 또는 웨이퍼의 표면에서의 입자 또는 잔여물 제거 성능에 기여하고, 이는 또한 더 높은 세정 효율을 성취한다. 내파점보다 더 높지만 손상점보다 더 낮은 제어 가능한 세기를 갖는 마이크로 제트는 더 좋은 세정 성능 및 효율을 위하여 세정 공정에서 바람직하다.
도 21의 (a) 및 (b)는, 음파 전력 P1이 τ1의 시간에서 기포에 작용하는 동안, 제1 기포의 온도가 Ti의 지점에서 내파 온도에 도달할 때 내파가 발생하기 시작하고, 그 다음, 온도가 Ti에서 Tn으로 증가하는 동안(Δτ의 시간 동안) 일부 기포 내파가 계속 발생하고, 그 다음, τ2의 시간 간격에 음파 전력을 끄면 주변 액체에 의해 기포의 온도가 Tn에서 원래 T0으로 냉각되는 것을 도시한다. Ti는, 제1 기포 내파를 트리거하는, 비아 및 트렌치인 피처에서의 일반적인 기포 내파를 위한 온도의 임계값으로서 결정된다.
열전달이 피처 내에서 정확하게 균일하지 않기 때문에, 온도가 Ti에 도달한 후에 점점 더 많은 기포 내파가 계속 발생할 것이다. 내파 온도 T가 증가하는 동안 기포 내파 세기는 점점 더 높게 될 것이다. 그러나, 기포 내파가 온도 Td 아래로 온도 Tn을 제어함으로써(Δτ의 제어 시간) 패터닝된 구조의 손상을 야기할 내파 세기 아래로 제어되고, Tn은 n의 사이클 후에 기포에 계속 작용하는 음파 전력에 의해 획득되는 기포 최대 온도이고, Td는 패터닝된 구조의 손상을 야기할 높은 세기(또는 전력)를 갖는 소정 양의 기포 내파의 축적의 온도이다. 세정 공정에서, 기포 내파 세기의 제어는 제1 기포 내파 시작 이후의 시간 Δτ의 제어에 의해 성취되어, 원하는 세정 성능 및 효율을 성취하고 세기가 너무 높아 패터닝된 구조의 손상을 야기하는 것을 방지한다.
도 21의 (a) 및 (b)는 본 발명에 따른 초음파/메가소닉 장치를 이용하한 웨이퍼 세정 방법의 다른 실시예를 도시한다. 입자 제거 효율(PRE)을 증가시키기 위하여, 메가소닉 세정 공정에서 제어된 전이 캐비테이션을 가지는 것이 바람직하다. 제어된 전이 캐비테이션은, τ1보다 짧은 시간 간격에서 전력 P1으로 음파 전원을 설정하고, τ2보다 더 긴 시간 간격에서 전력 P2로 음파 전원을 설정함으로써 도달되고, 웨이퍼가 세정될 때까지 상기 단계들을 반복하고, 여기에서 P2는 0이거나 P1보다 훨씬 더 작고, τ1은 기포 내부의 온도가 임계 내파 온도보다 더 높게 상승하는 시간 간격이고; τ2는 기포 내부의 온도가 임계 내파 온도보다 훨씬 더 낮은 온도로 떨어지는 시간 간격이다. 제어된 전이 캐비테이션이 세정 공정에서 소정의 기포 내파를 가질 것이기 때문에, 이에 따라 제어된 전이 캐비테이션은 패터닝된 구조에 최소화된 손상을 입히면서 더 높은 PRE(입자 제거 효율)를 제공할 것이다. 임계 내파 온도는 제1 기포 내파를 일으킬 기포 내부의 가장 낮은 온도이다. PRE를 더 증가시키기 위하여, 기포의 온도를 더 증가시킬 필요가 있고, 이에 따라, 더 긴 시간 τ1이 필요하다. 또한, 기포의 온도는 τ2의 시간을 짧게 함으로써 증가될 수 있다. 초음파 또는 메가소닉의 주파수는 내파의 레벨을 제어하기 위한 다른 파라미터이다. 보통, 주파수다 더 높을수록, 내파의 레벨 또는 세기는 더 낮다.
제어된 전이 캐비테이션을 유지함으로써 패터닝된 구조를 갖는 웨이퍼 상에서 손상이 없는 초음파/메가소닉 세정을 성취하기 위하여 초음파/메가소닉 장치를 이용하는 웨이퍼 세정 방법의 다른 실시예가 본 발명에 따라 제공된다. 전이 캐비테이션은, τ1보다 더 짧은 시간 간격 동안 주파수 f1로 음파 전원을 설정하고, τ2보다 더 긴 시간 간격 동안 주파수 f2로 음파 전원을 설정함으로써 제어되고, 웨이퍼가 세정될 때까지 상기 단계들을 반복하고, 여기에서 f2는 f1보다 훨씬 더 높고, 2배 또는 4배 더 높은 것이 더 좋고, τ1은 기포 내부의 온도가 임계 내파 온도보다 더 높게 상승하는 시간 간격이고; τ2는 기포 내부의 온도가 임계 내파 온도보다 훨씬 더 낮은 온도로 떨어지는 시간 간격이다. 제어된 전이 캐비테이션은 패터닝된 구조에 최소화된 손상을 입히면서 더 높은 PRE(입자 제거 효율)를 제공할 것이다. 임계 내파 온도는 제1 기포 내파를 일으킬 기포 내부의 가장 낮은 온도이다. PRE를 더 증가시키기 위하여, 기포의 온도를 더 증가시킬 필요가 있고, 이에 따라, 더 긴 시간 τ1이 필요하다. 또한, 기포의 온도는 τ2의 시간을 짧게 함으로써 증가될 수 있다. 초음파 또는 메가소닉의 주파수는 내파의 레벨을 제어하기 위한 다른 파라미터이다. 보통, 주파수다 더 높을수록, 내파의 레벨 또는 세기는 더 낮다.
전술한 바와 같이, 본 발명은 초음파/메가소닉 장치를 이용하여 기판 상의 패터닝된 구조를 손상시키지 않으면서 기판을 세정하는 방법을 제공한다. 방법은, 기판과 초음파/메가소닉 장치 사이의 공간 내로 액체를 가하는 단계; 초음파/메가소닉 장치를 구동하기 위하여 주파수 f1과 전력 P1로 초음파/메가소닉 전원을 설정하는 단계; 마이크로 제트가 기포 내파(bubble implosion)에 의해 생성된 후에 그리고 기포 내파에 의해 생성된 마이크로 제트가 기판 상의 패터닝된 구조를 손상시키기 전에, 초음파/메가소닉 전원을 구동하기 위하여 주파수 f2와 전력 P2로 초음파/메가소닉 전원을 설정하는 단계; 기포 내부의 온도가 설정 온도로 냉각된 후에, 초음파/메가소닉 전원을 주파수 f1과 전력 P1로 다시 설정하는 단계; 기판이 세정될 때까지 상기 단계들을 반복하는 단계를 포함한다.
일 실시예에서, 본 발명은 초음파/메가소닉 장치를 이용하여 기판을 세정하는 장치를 제공한다. 장치는, 척(chuck), 초음파/메가소닉 장치, 적어도 하나의 노즐, 초음파/메가소닉 전원 및 컨트롤러를 포함한다. 척은 기판을 유지한다. 초음파/메가소닉 장치는 기판에 인접하게 위치 설정된다. 적어도 하나의 노즐은 기판과, 기판과 초음파/메가소닉 장치 사이의 갭에 화학액을 주입한다. 컨트롤러는, 초음파/메가소닉 장치를 구동하기 위하여 주파수 f1과 전력 P1로 초음파/메가소닉 전원을 설정하고; 마이크로 제트가 기포 내파(bubble implosion)에 의해 생성된 후에 그리고 기포 내파에 의해 생성된 마이크로 제트가 기판 상의 패터닝된 구조를 손상시키기 전에, 초음파/메가소닉 전원을 구동하기 위하여 주파수 f2와 전력 P2로 초음파/메가소닉 전원을 설정하고; 기포 내부의 온도가 설정 온도로 냉각된 후에, 초음파/메가소닉 전원을 주파수 f1과 전력 P1로 다시 설정하고; 기판이 세정될 때까지 상기 단계들을 반복한다.
다른 실시예에서, 본 발명은 초음파/메가소닉 장치를 이용하여 기판을 세정하는 장치를 제공한다. 장치는, 카세트, 탱크, 초음파/메가소닉 장치, 적어도 하나의 입구, 초음파/메가소닉 전원 및 컨트롤러를 포함한다. 카세트는 적어도 하나의 기판을 유지한다. 탱크는 상기 카세트를 유지한다. 초음파/메가소닉 장치는 상기 탱크의 외벽에 부착된다. 적어도 하나의 입구는 상기 기판을 담그기 위하여 화학액을 상기 탱크 내로 채우기 위해 사용된다. 컨트롤러는, 초음파/메가소닉 장치를 구동하기 위하여 주파수 f1과 전력 P1로 초음파/메가소닉 전원을 설정하고; 마이크로 제트가 기포 내파(bubble implosion)에 의해 생성된 후에 그리고 기포 내파에 의해 생성된 마이크로 제트가 기판 상의 패터닝된 구조를 손상시키기 전에, 초음파/메가소닉 전원을 구동하기 위하여 주파수 f2와 전력 P2로 초음파/메가소닉 전원을 설정하고; 기포 내부의 온도가 설정 온도로 냉각된 후에, 초음파/메가소닉 전원을 주파수 f1과 전력 P1로 다시 설정하고; 기판이 세정될 때까지 상기 단계들을 반복한다.
다른 실시예에서, 본 발명은 초음파/메가소닉 장치를 이용하여 기판을 세정하는 장치를 제공한다. 장치는, 척, 초음파/메가소닉 장치, 노즐, 초음파/메가소닉 전원 및 컨트롤러를 포함한다. 척은 기판을 유지한다. 초음파/메가소닉 장치는 기판에 인접하게 위치 설정된 노즐과 결합된다. 노즐은 기판 상에 화학액을 주입한다. 컨트롤러는, 초음파/메가소닉 장치를 구동하기 위하여 주파수 f1과 전력 P1로 초음파/메가소닉 전원을 설정하고; 마이크로 제트가 기포 내파(bubble implosion)에 의해 생성된 후에 그리고 기포 내파에 의해 생성된 마이크로 제트가 기판 상의 패터닝된 구조를 손상시키기 전에, 초음파/메가소닉 전원을 구동하기 위하여 주파수 f2와 전력 P2로 초음파/메가소닉 전원을 설정하고; 기포 내부의 온도가 설정 온도로 냉각된 후에, 초음파/메가소닉 전원을 주파수 f1과 전력 P1로 다시 설정하고; 기판이 세정될 때까지 상기 단계들을 반복한다.
도 8 내지 19에서 개시된 실시예들은 도 21에 개시된 실시예에 적용될 수 있다.
일반적으로 말해서, 0.1 MHz 내지 10 MHz의 주파수를 갖는 초음파/메가소닉 파가 본 발명에 개시된 방법에 적용될 수 있다.
본 발명이 소정의 실시예, 예 및 적용예에 관하여 설명되었지만, 다양한 수정 및 변경이 본 발명을 벗어나지 않으면서 이루어질 수 있다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명백하다.

Claims (75)

  1. 패터닝된 구조의 피처를 포함하는 반도체 웨이퍼를 세정하기 위한 방법에 있어서,
    상기 반도체 웨이퍼에 액체를 가하는 단계;
    타이머에 기초하여, 미리 정해진 제1 기간 동안 제1 주파수 및 제1 전력 레벨로 상기 액체에 음향 에너지를 전달하도록 트랜스듀서의 전원을 제어하는 단계 - 기포 내파(bubble implosion)가 상기 제1 기간에 발생함 -; 및
    상기 타이머에 기초하여, 미리 정해진 제2 기간 동안 제2 주파수 및 제2 전력 레벨로 상기 액체에 음향 에너지를 전달하도록 상기 트랜스듀서의 상기 전원을 제어하는 단계
    를 포함하고,
    상기 제1 및 제2 기간은 미리 정해진 횟수의 사이클 동안 서로 번갈아 적용되고,
    상기 제1 및 제2 기간과, 상기 제1 및 제2 전력 레벨과, 상기 제1 및 제2 주파수는 상기 음향 에너지를 전달한 결과로 어떠한 피처도 손상되지 않도록 결정되고,
    상기 기포 내파는 Td 아래로 Tn을 제어함으로 상기 패터닝된 구조에 손상을 야기할 내파 세기 아래로 제어되고, Tn은 상기 미리 정해진 횟수의 사이클 후의 기포의 최대 온도이고, Td는 상기 패터닝된 구조를 손상시키는 높은 세기를 갖는 내파를 야기할 상기 기포의 온도인, 방법.
  2. 제1항에 있어서,
    상기 제2 전력 레벨은 상기 제1 전력 레벨보다 낮은, 방법.
  3. 제2항에 있어서,
    상기 제2 전력 레벨은 0인, 방법.
  4. 제1항에 있어서,
    상기 제2 주파수는 상기 제1 주파수보다 높은, 방법.
  5. 제1항에 있어서,
    상기 제2 기간에서의 음향 에너지는 상기 제1 기간에서의 음향 에너지에 대하여 반대 위상을 갖는, 방법.
  6. 제1항에 있어서,
    상기 제1 주파수는 상기 제2 주파수와 같고, 상기 제1 전력 레벨은 상기 제2 전력 레벨보다 높은, 방법.
  7. 제1항에 있어서,
    상기 제1 주파수는 상기 제2 주파수보다 높고, 상기 제1 전력 레벨은 상기 제2 전력 레벨보다 높은, 방법.
  8. 제1항에 있어서,
    상기 제1 주파수는 상기 제2 주파수보다 낮고, 상기 제1 전력 레벨은 상기 제2 전력 레벨과 같은, 방법.
  9. 제1항에 있어서,
    상기 제1 주파수는 상기 제2 주파수보다 낮고, 상기 제1 전력 레벨은 상기 제2 전력 레벨보다 높은, 방법.
  10. 제1항에 있어서,
    상기 제1 주파수는 상기 제2 주파수보다 낮고, 상기 제1 전력 레벨은 상기 제2 전력 레벨보다 낮은, 방법.
  11. 제1항에 있어서,
    상기 제1 전력 레벨은 상기 제1 기간 동안 상승하는, 방법.
  12. 제1항에 있어서,
    상기 제1 전력 레벨은 상기 제1 기간 동안 하강하는, 방법.
  13. 제1항에 있어서,
    상기 제1 전력 레벨은 상기 제1 기간 동안 상승 및 하강하는, 방법.
  14. 제1항에 있어서,
    상기 제1 주파수는 상기 제1 기간 동안 더 높은 값에서 더 낮은 값으로 변동하는, 방법.
  15. 제1항에 있어서,
    상기 제1 주파수는 상기 제1 기간 동안 더 낮은 값에서 더 높은 값으로 변동하는, 방법.
  16. 제1항에 있어서,
    상기 제1 주파수는 상기 제1 기간 동안 더 낮은 값에서 더 높은 값으로, 그 다음 상기 더 낮은 값으로 다시 변동하는, 방법.
  17. 제1항에 있어서,
    상기 제1 주파수는 상기 제1 기간 동안 더 높은 값에서 더 낮은 값으로, 그 다음 상기 더 높은 값으로 다시 변동하는, 방법.
  18. 제1항에 있어서,
    상기 제1 주파수는, 상기 제1 기간 동안, 먼저 f1로, 이후에 f3으로, 마지막으로 f4로 설정되고, f4는 f3보다 작고, f3은 f1보다 작은, 방법.
  19. 제1항에 있어서,
    상기 제1 주파수는, 상기 제1 기간 동안, 먼저 f4로, 이후에 f3으로, 마지막으로 f1로 설정되고, f4는 f3보다 작고, f3은 f1보다 작은, 방법.
  20. 제1항에 있어서,
    상기 제1 주파수는, 상기 제1 기간 동안, 먼저 f1로, 이후에 f4로, 마지막으로 f3으로 설정되고, f4는 f3보다 작고, f3은 f1보다 작은, 방법.
  21. 제1항에 있어서,
    상기 제1 주파수는, 상기 제1 기간 동안, 먼저 f3으로, 이후에 f4으로, 마지막으로 f1로 설정되고, f4는 f3보다 작고, f3은 f1보다 작은, 방법.
  22. 제1항에 있어서,
    상기 제1 주파수는, 상기 제1 기간 동안, 먼저 f3으로, 이후에 f1로, 마지막으로 f4로 설정되고, f4는 f3보다 작고, f3은 f1보다 작은, 방법.
  23. 제1항에 있어서,
    상기 제1 주파수는, 상기 제1 기간 동안, 먼저 f4으로, 이후에 f1로, 마지막으로 f3으로 설정되고, f4는 f3보다 작고, f3은 f1보다 작은, 방법.
  24. 제1항에 있어서,
    상기 제2 기간 동안, 상기 제2 주파수는 0이고 상기 제2 전력 레벨은 일정한 양의 값을 유지하는, 방법.
  25. 제1항에 있어서,
    상기 제2 기간 동안, 상기 제2 주파수는 0이고 상기 제2 전력 레벨은 일정한 음의 값을 유지하는, 방법.
  26. 제1항에 있어서,
    상기 피처는 폭에 대한 깊이의 비가 적어도 3인 비아(via) 또는 트렌치(trench)를 포함하는, 방법.
  27. 제1항에 있어서,
    상기 반도체 웨이퍼의 소자 제조 노드는 16 나노미터 이하인, 방법.
  28. 제1항에 있어서,
    음향 에너지가 전달됨에 따라 상기 웨이퍼를 상기 트랜스듀서에 대하여 회전시키는 단계를 더 포함하는, 방법.
  29. 제1항에 있어서,
    상기 피처는 상기 제1 기간에 상기 기포의 팽창에 의해 손상되지 않는, 방법.
  30. 제1항에 있어서,
    상기 기포 내부의 온도는 상기 제2 기간에 감소하는, 방법.
  31. 제1항에 있어서,
    상기 제1 기간은 상기 제1 주파수의 주기의 2000배보다 짧은, 방법.
  32. 제1항에 있어서,
    상기 제1 기간은 ((Ti - T0 - ΔT)/(ΔT - δT) + 1)/f1보다 짧고, Ti은 내파 온도이고, T0은 상기 액체의 온도이고, ΔT은 상기 기포의 한 번의 압축 이후의 온도 증가이고, δT는 상기 기포의 한 번의 팽창 이후의 온도 감소이고, f1은 상기 제1 주파수인, 방법.
  33. 패터닝된 구조의 피처를 포함하는 반도체 웨이퍼를 세정하기 위한 장치에 있어서,
    상기 반도체 웨이퍼를 유지하도록 구성된 웨이퍼 홀더;
    상기 반도체 웨이퍼에 액체를 가하도록 구성된 입구(inlet);
    상기 액체에 음향 에너지를 전달하도록 구성된 트랜스듀서;
    상기 트랜스듀서의 전원; 및
    타이머를 포함하는 상기 전원을 위한 컨트롤러
    를 포함하고,
    상기 컨트롤러는, 상기 타이머에 기초하여,
    미리 정해진 제1 기간 동안 제1 주파수 및 제1 전력 레벨로 상기 액체에 음향 에너지를 전달하고 - 기포 내파(bubble implosion)가 상기 제1 기간에 발생함 -; 그리고
    미리 정해진 제2 기간 동안 제2 주파수 및 제2 전력 레벨로 상기 액체에 음향 에너지를 전달하도록
    상기 트랜스듀서를 제어하도록 구성되고,
    상기 컨트롤러는, 미리 정해진 횟수의 사이클 동안 상기 제1 및 제2 기간을 서로 번갈아 적용하도록 구성되고,
    상기 제1 및 제2 기간과, 상기 제1 및 제2 전력 레벨과, 상기 제1 및 제2 주파수는 상기 음향 에너지를 전달한 결과로 어떠한 피처도 손상되지 않도록 결정되고,
    상기 기포 내파는 Td 아래로 Tn을 제어함으로써 상기 패터닝된 구조에 손상을 야기할 내파 세기 아래로 제어되고, Tn은 상기 미리 정해진 횟수의 사이클 후의 기포의 최대 온도이고, Td는 상기 패터닝된 구조를 손상시키는 높은 세기를 갖는 내파를 야기할 상기 기포의 온도인, 장치.
  34. 제33항에 있어서,
    상기 웨이퍼 홀더는 회전 척(rotating chuck)을 포함하는, 장치.
  35. 제33항에 있어서,
    상기 웨이퍼 홀더는 세정 탱크 내에 담그지는 카세트를 포함하는, 장치.
  36. 제33항에 있어서,
    상기 입구는 노즐을 포함하는, 장치.
  37. 제33항에 있어서,
    상기 트랜스듀서는 상기 입구에 연결되고, 상기 입구를 통해 흐르는 상기 액체에 음향 에너지를 부여하는, 장치.
  38. 제33항에 있어서,
    상기 제2 전력 레벨은 상기 제1 전력 레벨보다 낮은, 장치.
  39. 제38항에 있어서,
    상기 제2 전력 레벨은 0인, 장치.
  40. 제33항에 있어서,
    상기 제2 주파수는 상기 제1 주파수보다 높은, 장치.
  41. 제33항에 있어서,
    상기 제2 기간에서의 음향 에너지는 상기 제1 기간에서의 음향 에너지에 대하여 반대 위상을 갖는, 장치.
  42. 제33항에 있어서,
    상기 제1 주파수는 상기 제2 주파수와 같고, 상기 제1 전력 레벨은 상기 제2 전력 레벨보다 높은, 장치.
  43. 제33항에 있어서,
    상기 제1 주파수는 상기 제2 주파수보다 높고, 상기 제1 전력 레벨은 상기 제2 전력 레벨보다 높은, 장치.
  44. 제33항에 있어서,
    상기 제1 주파수는 상기 제2 주파수보다 낮고, 상기 제1 전력 레벨은 상기 제2 전력 레벨과 같은, 장치.
  45. 제33항에 있어서,
    상기 제1 주파수는 상기 제2 주파수보다 낮고, 상기 제1 전력 레벨은 상기 제2 전력 레벨보다 높은, 장치.
  46. 제33항에 있어서,
    상기 제1 주파수는 상기 제2 주파수보다 낮고, 상기 제1 전력 레벨은 상기 제2 전력 레벨보다 낮은, 장치.
  47. 제33항에 있어서,
    상기 제1 전력 레벨은 상기 제1 기간 동안 상승하는, 장치.
  48. 제33항에 있어서,
    상기 제1 전력 레벨은 상기 제1 기간 동안 하강하는, 장치.
  49. 제33항에 있어서,
    상기 제1 전력 레벨은 상기 제1 기간 동안 상승 및 하강하는, 장치.
  50. 제33항에 있어서,
    상기 제1 주파수는 상기 제1 기간 동안 더 높은 값에서 더 낮은 값으로 변동하는, 장치.
  51. 제33항에 있어서,
    상기 제1 주파수는 상기 제1 기간 동안 더 낮은 값에서 더 높은 값으로 변동하는, 장치.
  52. 제33항에 있어서,
    상기 제1 주파수는 상기 제1 기간 동안 더 낮은 값에서 더 높은 값으로, 그 다음 상기 더 낮은 값으로 다시 변동하는, 장치.
  53. 제33항에 있어서,
    상기 제1 주파수는 상기 제1 기간 동안 더 높은 값에서 더 낮은 값으로, 그 다음 상기 더 높은 값으로 다시 변동하는, 장치.
  54. 제33항에 있어서,
    상기 제1 주파수는, 상기 제1 기간 동안, 먼저 f1로, 이후에 f3으로, 마지막으로 f4로 설정되고, f4는 f3보다 작고, f3은 f1보다 작은, 장치.
  55. 제33항에 있어서,
    상기 제1 주파수는, 상기 제1 기간 동안, 먼저 f4로, 이후에 f3으로, 마지막으로 f1로 설정되고, f4는 f3보다 작고, f3은 f1보다 작은, 장치.
  56. 제33항에 있어서,
    상기 제1 주파수는, 상기 제1 기간 동안, 먼저 f1로, 이후에 f4로, 마지막으로 f3으로 설정되고, f4는 f3보다 작고, f3은 f1보다 작은, 장치.
  57. 제33항에 있어서,
    상기 제1 주파수는, 상기 제1 기간 동안, 먼저 f3으로, 이후에 f4으로, 마지막으로 f1로 설정되고, f4는 f3보다 작고, f3은 f1보다 작은, 장치.
  58. 제33항에 있어서,
    상기 제1 주파수는, 상기 제1 기간 동안, 먼저 f3으로, 이후에 f1로, 마지막으로 f4로 설정되고, f4는 f3보다 작고, f3은 f1보다 작은, 장치.
  59. 제33항에 있어서,
    상기 제1 주파수는, 상기 제1 기간 동안, 먼저 f4으로, 이후에 f1로, 마지막으로 f3으로 설정되고, f4는 f3보다 작고, f3은 f1보다 작은, 장치.
  60. 제33항에 있어서,
    상기 제2 기간 동안, 상기 제2 주파수는 0이고 상기 제2 전력 레벨은 일정한 양의 값을 유지하는, 장치.
  61. 제33항에 있어서,
    상기 제2 기간 동안, 상기 제2 주파수는 0이고 상기 제2 전력 레벨은 일정한 음의 값을 유지하는, 장치.
  62. 제33항에 있어서,
    상기 피처는 폭에 대한 깊이의 비가 적어도 3인 비아(via) 또는 트렌치(trench)를 포함하는, 장치.
  63. 제33항에 있어서,
    상기 반도체 웨이퍼의 소자 제조 노드는 16 나노미터 이하인, 장치.
  64. 제33항에 있어서,
    상기 웨이퍼 홀더는, 음향 에너지가 전달됨에 따라 상기 웨이퍼를 상기 트랜스듀서에 대하여 회전시키도록 더 구성되는, 장치.
  65. 제33항에 있어서,
    상기 피처는 상기 제1 기간에 상기 기포의 팽창에 의해 손상되지 않는, 장치.
  66. 제33항에 있어서,
    상기 기포 내부의 온도는 상기 제2 기간에 감소하는, 장치.
  67. 제33항에 있어서,
    상기 제1 기간은 상기 제1 주파수의 사이클 주기의 2000배보다 짧은, 장치.
  68. 제33항에 있어서,
    상기 제1 기간은 ((Ti - T0 - ΔT)/(ΔT - δT) + 1)/f1보다 짧고, Ti은 내파 온도이고, T0은 상기 액체의 온도이고, ΔT은 상기 기포의 한 번의 압축 이후의 온도 증가이고, δT는 상기 기포의 한 번의 팽창 이후의 온도 감소이고, f1은 상기 제1 주파수인, 장치.
  69. 타이머를 포함하는 트랜스듀서의 전원을 위한 컨트롤러에 있어서, 상기 컨트롤러는, 상기 타이머에 기초하여,
    미리 정해진 제1 기간 동안 제1 주파수 및 제1 전력 레벨로 패터닝된 구조의 피처를 포함하는 반도체 웨이퍼에 가해진 액체에 음향 에너지를 전달하고 - 기포 내파(bubble implosion)가 상기 제1 기간에 발생함 -; 그리고
    미리 정해진 제2 기간 동안 제2 주파수 및 제2 전력 레벨로 상기 액체에 음향 에너지를 전달하도록
    상기 트랜스듀서를 제어하도록 구성되고,
    상기 컨트롤러는, 미리 정해진 횟수의 사이클 동안 상기 제1 및 제2 기간을 서로 번갈아 적용하도록 구성되고,
    상기 제1 및 제2 기간과, 상기 제1 및 제2 전력 레벨과, 상기 제1 및 제2 주파수는 상기 음향 에너지를 전달한 결과로 어떠한 피처도 손상되지 않도록 결정되고,
    상기 기포 내파는 Td 아래로 Tn을 제어함으로 상기 패터닝된 구조에 손상을 야기할 내파 세기 아래로 제어되고, Tn은 상기 미리 정해진 횟수의 사이클 후의 기포의 최대 온도이고, Td는 상기 패터닝된 구조를 손상시키는 높은 세기를 갖는 내파를 야기할 상기 기포의 온도인, 컨트롤러.
  70. 제69항에 있어서,
    상기 제2 전력 레벨은 상기 제1 전력 레벨보다 낮은, 컨트롤러.
  71. 제70항에 있어서,
    상기 제2 전력 레벨은 0인, 컨트롤러.
  72. 삭제
  73. 삭제
  74. 삭제
  75. 삭제
KR1020197010660A 2016-09-20 2016-09-20 기판을 세정하는 방법 및 장치 Active KR102655533B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/099428 WO2018053678A1 (en) 2016-09-20 2016-09-20 Methods and apparatus for cleaning substrates

Publications (2)

Publication Number Publication Date
KR20190050829A KR20190050829A (ko) 2019-05-13
KR102655533B1 true KR102655533B1 (ko) 2024-04-08

Family

ID=61690109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197010660A Active KR102655533B1 (ko) 2016-09-20 2016-09-20 기판을 세정하는 방법 및 장치

Country Status (6)

Country Link
US (2) US11037804B2 (ko)
EP (1) EP3516684B1 (ko)
JP (1) JP7032815B2 (ko)
KR (1) KR102655533B1 (ko)
CN (1) CN109791899B (ko)
WO (1) WO2018053678A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11202004432SA (en) * 2017-11-15 2020-06-29 Acm Research Shanghai Inc Method for cleaning semiconductor wafers
KR102522272B1 (ko) * 2018-04-27 2023-04-18 에이씨엠 리서치 (상하이), 인코포레이티드 반도체 웨이퍼 세정 방법 및 장치
CN115959763B (zh) * 2022-10-21 2025-05-06 中国矿业大学 一种微纳气泡强化好氧菌处理焦化废水的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289565A (ja) * 2001-03-26 2002-10-04 Toshiba Corp 洗浄方法、半導体装置の製造方法及びアクティブマトリクス型表示装置の製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4003018A1 (de) * 1990-02-02 1991-08-08 Metallgesellschaft Ag Verfahren zur herstellung monotektischer legierungen
JPH06296942A (ja) 1993-02-22 1994-10-25 Yoshihide Shibano 超音波洗浄における超音波振動子の発振方法及びその装置
US6039059A (en) * 1996-09-30 2000-03-21 Verteq, Inc. Wafer cleaning system
JPH10235303A (ja) * 1997-02-28 1998-09-08 Shibaura Eng Works Co Ltd 超音波洗浄装置
US20010013355A1 (en) 1998-10-14 2001-08-16 Busnaina Ahmed A. Fast single-article megasonic cleaning process for single-sided or dual-sided cleaning
JP2002280343A (ja) * 2001-03-15 2002-09-27 Nec Corp 洗浄処理装置、切削加工装置
US6595224B2 (en) 2001-06-20 2003-07-22 P.C.T. Systems, Inc. Bath system with sonic transducers on vertical and angled walls
US7306002B2 (en) 2003-01-04 2007-12-11 Yong Bae Kim System and method for wet cleaning a semiconductor wafer
US7104268B2 (en) * 2003-01-10 2006-09-12 Akrion Technologies, Inc. Megasonic cleaning system with buffered cavitation method
US7495371B2 (en) 2003-09-08 2009-02-24 The Crest Group, Inc. Cleaning tank with sleeved ultrasonic transducer
EP1701781A4 (en) 2003-11-05 2010-02-03 Crest Group Inc METHOD AND DEVICE FOR ULTRASOUND PROCESSING WITH MULTIPLE FREQUENCY TRANSDUCERS
JP4519541B2 (ja) 2004-06-24 2010-08-04 株式会社東芝 超音波洗浄装置
JP4442383B2 (ja) * 2004-10-12 2010-03-31 国立大学法人 東京大学 超音波洗浄装置
JP2007165695A (ja) 2005-12-15 2007-06-28 Kaijo Corp 超音波洗浄装置及びその超音波洗浄方法
TWI393595B (zh) 2006-03-17 2013-04-21 Michale Goodson J 具有頻率掃描的厚度模式轉換器之超高頻音波處理設備
WO2008070295A2 (en) 2006-10-17 2008-06-12 Akrion Technologies, Inc. System and method for the sonic-assisted cleaning of substrates utilizing a sonic-treated liquid
CN100466304C (zh) 2007-05-11 2009-03-04 上海明兴开城超音波科技有限公司 单晶硅太阳能电池化学蚀刻、清洗、干燥的方法和它的一体化处理机
US20090173358A1 (en) * 2008-01-09 2009-07-09 Micron Technology, Inc. Megasonic cleaning with controlled boundary layer thickness and associated systems and methods
US9492852B2 (en) 2009-03-31 2016-11-15 Acm Research (Shanghai) Inc. Methods and apparatus for cleaning semiconductor wafers
CN101879511B (zh) 2009-05-08 2013-01-02 盛美半导体设备（上海）有限公司 半导体衬底的清洗方法和装置
US9159311B2 (en) 2010-04-01 2015-10-13 J. Michael Goodson Unrestricted mounting of ultrasonic transducers
US8936032B2 (en) 2011-05-03 2015-01-20 Crest Oil & Gas, Inc. Ultrasonic air blanket reflector
JP5183777B2 (ja) 2011-07-12 2013-04-17 株式会社カイジョー 超音波洗浄装置及び超音波洗浄方法
JP5780890B2 (ja) * 2011-08-31 2015-09-16 株式会社国際電気セミコンダクターサービス 超音波洗浄方法及びその装置
KR102218873B1 (ko) * 2013-02-02 2021-02-23 나우라 아크리온 인코포레이티드 음향 에너지를 이용하여 기판을 처리하기 위한 시스템
CN103736690B (zh) 2013-12-31 2018-12-18 上海集成电路研发中心有限公司 硅片清洗方法
CN104576455A (zh) * 2014-12-19 2015-04-29 无锡德鑫太阳能电力有限公司 一种清洗黑硅电池片的装置
US11581205B2 (en) * 2017-11-20 2023-02-14 Acm Research, Inc. Methods and system for cleaning semiconductor wafers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289565A (ja) * 2001-03-26 2002-10-04 Toshiba Corp 洗浄方法、半導体装置の製造方法及びアクティブマトリクス型表示装置の製造方法

Also Published As

Publication number Publication date
EP3516684B1 (en) 2021-01-20
EP3516684A4 (en) 2020-06-03
CN109791899B (zh) 2023-06-16
US11848217B2 (en) 2023-12-19
US20190287824A1 (en) 2019-09-19
US20220037172A1 (en) 2022-02-03
JP2019530237A (ja) 2019-10-17
US11037804B2 (en) 2021-06-15
WO2018053678A1 (en) 2018-03-29
KR20190050829A (ko) 2019-05-13
CN109791899A (zh) 2019-05-21
EP3516684A1 (en) 2019-07-31
JP7032815B2 (ja) 2022-03-09

Similar Documents

Publication Publication Date Title
KR102359795B1 (ko) 반도체 웨이퍼를 세정하는 방법 및 장치
KR102548597B1 (ko) 반도체 웨이퍼를 세정하는 방법 및 장치
US11848217B2 (en) Methods and apparatus for cleaning substrates
WO2016183707A1 (en) Methods and apparatus for cleaning semiconductor wafers
US11638937B2 (en) Methods and apparatus for cleaning substrates
US11581205B2 (en) Methods and system for cleaning semiconductor wafers
TWI698291B (zh) 襯底清洗方法及清洗裝置
TWI731851B (zh) 清洗半導體襯底的方法和裝置
KR102548592B1 (ko) 기판 세정 방법 및 장치
TWI835822B (zh) 清洗基板的方法和裝置
KR20200078656A (ko) 반도체 웨이퍼를 세정하는 방법
TWI695743B (zh) 清洗襯底的方法和裝置

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20190412

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210811

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230426

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240128

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240403

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240404

End annual number: 3

Start annual number: 1

PG1601 Publication of registration