[go: up one dir, main page]

KR102652331B1 - 선택적 원자 층 증착 방법들 - Google Patents

선택적 원자 층 증착 방법들 Download PDF

Info

Publication number
KR102652331B1
KR102652331B1 KR1020237010119A KR20237010119A KR102652331B1 KR 102652331 B1 KR102652331 B1 KR 102652331B1 KR 1020237010119 A KR1020237010119 A KR 1020237010119A KR 20237010119 A KR20237010119 A KR 20237010119A KR 102652331 B1 KR102652331 B1 KR 102652331B1
Authority
KR
South Korea
Prior art keywords
metal
substrate
selective deposition
oxygenating agent
blocking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020237010119A
Other languages
English (en)
Other versions
KR20230048444A (ko
Inventor
바스카르 죠티 부얀
마크 샐리
데이비드 톰슨
토빈 카우프만-오스본
커트 프레드릭슨
토마스 크니슬리
리치 우
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20230048444A publication Critical patent/KR20230048444A/ko
Application granted granted Critical
Publication of KR102652331B1 publication Critical patent/KR102652331B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

제2 기판 표면과 비교해 제1 기판 표면 상에 막을 선택적으로 증착시키는 방법들이 설명된다. 방법들은 제2 표면에 대해 제1 표면의 적어도 일부 상에 차단 층을 선택적으로 형성하기 위해 기판 표면을 차단 화합물에 노출시키는 단계를 포함한다. 기판은 제1 표면 또는 차단 층에 대해 제2 표면 상에 금속 함유 층을 선택적으로 형성하기 위해, 21 옹스트롬을 초과하는 운동 직경을 갖는 금속 전구체 및 반응물에 순차적으로 노출된다. 일부 실시예들의 비교적 더 큰 금속 전구체들은 선택성의 손실 없이, 갭들 또는 보이드들을 갖는 차단 층들의 사용을 허용한다.

Description

선택적 원자 층 증착 방법들 {METHODS OF SELECTIVE ATOMIC LAYER DEPOSITION}
본 개시내용의 실시예들은 일반적으로, 막의 선택적 증착을 향상시키는 방법들에 관한 것이다. 더 구체적으로, 본 개시내용의 일부 실시예들은 더 큰 직경의 전구체들을 사용하여 막의 선택적 원자 층 증착을 향상시키는 방법들에 관한 것이다. 더 구체적으로, 본 개시내용의 일부 실시예들은 알콜들을 산화 시약들로서 사용하여 금속 산화물 막의 선택적 원자 층 증착을 향상시키는 방법들에 관한 것이다.
반도체 산업은 나노규모 피쳐들의 급속한 크기조정을 포함하는 디바이스 소형화의 추구에 있어서 많은 도전과제들에 직면한다. 그러한 도전과제들은, 다수의 리소그래피 단계들 및 식각 프로세스들을 종종 사용하는, 복잡한 디바이스들의 제조를 포함한다. 게다가, 반도체 산업은 복잡한 아키텍처들을 패터닝하기 위해 고비용의 EUV 대신에 저비용의 대안들을 필요로 한다. 디바이스 소형화의 케이던스(cadence)를 유지하고 칩 제조 비용 절감을 유지하기 위해, 선택적 증착이 유망했다. 이는, 집적 방식들을 단순화함으로써 고가의 리소그래피 단계들을 제거할 가능성을 갖는다.
물질들의 선택적 증착은 다양한 방식들로 달성될 수 있다. 예를 들어, 일부 프로세스들은 표면들의 계면 화학에 기초하여 표면들에 대한 고유한 선택성을 가질 수 있다. 이러한 프로세스들은 드물며, 전형적으로, 사용되는 반응물들, 형성되는 물질들 및 기판 표면들에 특유하다.
이에 따라, 선택적 증착에 대한 지금까지의 거의 모든 선례들은 높은 수준의 선택성을 가능하게 하기 위해 더 양호한 SAM(자기 조립 단층)을 개발하는 것에 초점을 맞추었다. 선택적 증착을 위한 많은 프로세스들은, 특정 정도의 선택성을 달성하기 위해 SAM 형성 프로세스를 최적화하는데 있어서 엄격한 활동을 수반한다. 프로세스의 선택성은 SAM의 결정화도에 완전히 의존하는 것으로 여겨진다. 결정질 SAM들을 달성하는 프로세스는 매우 길며, 일부 경우들에는, 달성하기 위해 수 시간이 걸릴 수 있어서, 프로세스의 효과적인 처리량을 제한한다.
고품질 선택적 증착을 달성하는데 있어서의 중심 도전과제는, 원하지 않는 디바이스 결함들을 야기하는 증착의 경향이 있는, SAM 층의 결함들(예를 들어, 핀 홀들)을 최소화하는 것이다. 이러한 핀홀들은 선택성 부족의 주요 원인이다. 더 높은 품질의 SAM 층은 핀홀들을 최소화함으로써 결함들을 감소시킬 수 있지만, 이 프로세스는 수 시간이 걸려 SAM 기반 프로세스의 실현가능성을 제한할 수 있다.
그러므로, 결함 없는 SAM을 요구하지 않는, 선택적 증착의 방법들에 대한 필요성이 관련 기술분야에 존재한다.
산화하프늄(HfOx)은 나노 제조에서 고 k 물질로서 일반적으로 사용된다. 유전체 물질들(예를 들어, 산화규소) 상에는 아닌, 금속 물질들 상에의 HfOx의 선택적 증착은 더 작은 기술 노드들에서 처리 단계들의 개수를 감소시킨다.
HfOx를 선택적으로 증착시키는 현재의 방법들은 금속 전구체로서의 TEMA-Hf(테트라키스(에틸메틸아미노)하프늄) 및 산화제로서의 물을 활용한다. SAM을 사용하면, 이러한 방법들은 SAM이 열화되고 선택성이 손실되기 전에 약 50-60 Å까지 선택성을 달성할 수 있다.
그러므로, 결함 없는 SAM을 요구하지 않는, 막들을 선택적으로 증착시키기 위한 방법들에 대한 필요성이 관련 기술분야에 존재한다. 추가적으로, SAM 기반 금속 산화물 증착 프로세스들의 선택성을 증가시키기 위한 방법들에 대한 필요성이 관련 기술분야에 존재한다.
본 개시내용의 하나 이상의 실시예는 선택적 증착 방법에 관한 것이다. 방법들은 제1 표면 및 제2 표면을 갖는 기판을 제공하는 단계를 포함한다. 기판은 제2 표면에 대해 제1 표면의 적어도 일부 상에 차단 층을 선택적으로 형성하기 위해 차단 화합물에 노출된다. 기판은 제1 표면 또는 차단 층에 대해 제2 표면 상에 금속 함유 층을 선택적으로 형성하기 위해 금속 전구체 및 반응물에 순차적으로 노출된다. 금속 전구체는 약 21 옹스트롬 이상의 운동 직경을 갖는다.
본 개시내용의 추가의 실시예들은 선택적 증착 방법들에 관한 것이다. 방법들은 제1 물질 표면 및 제2 물질 표면을 갖는 기판을 제공하는 단계를 포함한다. 제1 물질은 SiO2를 포함한다. 제2 물질은 구리를 포함한다. 기판은 제2 물질 표면에 대해 제1 물질 표면의 적어도 일부 상에 차단 층을 선택적으로 형성하기 위해 n-옥타데실트리스(디메틸아미노)실란에 노출된다. 기판은 제1 물질 표면 또는 차단 층에 대해 제2 물질 표면 상에 산화알루미늄 층을 선택적으로 형성하기 위해 트리-tert부틸 알루미늄 및 물에 순차적으로 노출된다.
본 개시내용의 추가의 실시예들은 선택적 증착 방법들에 관한 것이다. 방법들은 제1 물질 표면 및 제2 물질 표면을 갖는 기판을 제공하는 단계를 포함한다. 제1 물질은 SiO2를 포함한다. 제2 물질은 구리를 포함한다. 기판은 제2 물질 표면에 대해 제1 물질 표면의 적어도 일부 상에 차단 층을 선택적으로 형성하기 위해 n-옥타데실트리스(디메틸아미노)실란에 노출된다. 기판은 제1 물질 표면 또는 차단 층에 대해 제2 물질 표면 상에 질화티타늄 층을 선택적으로 형성하기 위해 테트라키스(디메틸아미도)티타늄 및 암모니아에 순차적으로 노출된다.
본 발명의 위에서 언급된 특징들이 상세히 이해될 수 있도록, 위에 간략히 요약된 본 발명의 더 구체적인 설명이 실시예들을 참조하여 이루어질 수 있으며, 이들 중 일부는 첨부 도면들에 예시되어 있다. 그러나, 본 발명은 동등한 효과의 다른 실시예들을 허용할 수 있기 때문에, 첨부 도면들은 본 발명의 전형적인 실시예들만을 예시하고 그러므로 본 발명의 범위를 제한하는 것으로 간주되어서는 안 된다는 점에 주목해야 한다.
도 1은 본 개시내용의 하나 이상의 실시예에 따른 처리 방법을 예시하고;
도 2는 본 개시내용의 하나 이상의 실시예에 따른 처리 방법을 예시한다.
본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "기판" 및 "웨이퍼"라는 용어는 상호교환가능하게 사용되고, 둘 모두, 프로세스가 작용하는 표면 또는 표면의 일부를 지칭한다. 또한, 관련 기술분야의 통상의 기술자는, 문맥이 달리 명확히 나타내지 않는 한, 기판에 대한 언급이 또한, 기판의 일부만을 지칭할 수 있다는 것을 이해할 것이다. 추가적으로, 기판 상에 증착시키는 것에 대한 언급은, 하나 이상의 막 또는 피쳐가 기판 상에 증착되거나 형성된 기판 및 베어 기판 양쪽 모두를 의미할 수 있다.
본원에서 사용되는 바와 같은 "기판"은, 그 상에서 제조 프로세스 동안 막 처리가 수행되는, 임의의 기판 또는 기판 상에 형성된 물질 표면을 지칭한다. 예를 들어, 처리가 수행될 수 있는 기판 표면은, 응용에 따라, 물질들, 예컨대, 규소, 산화규소, 변형된 규소, 절연체상 규소(SOI), 탄소 도핑된 산화규소들, 질화규소, 도핑된 규소, 게르마늄, 비화갈륨, 유리, 사파이어, 및 임의의 다른 물질들, 예컨대, 금속들, 금속 질화물들, 금속 합금들, 및 다른 전도성 물질들을 포함한다. 기판들은, 제한 없이, 반도체 웨이퍼들을 포함한다. 기판들은 기판 표면을 연마, 식각, 환원, 산화, 히드록실화(또는, 화학적 관능성을 부여하기 위해 목표 화학적 모이어티들을 다른 방식으로 생성하거나 그라프팅함), 어닐링 및/또는 베이킹하기 위해 전처리 프로세스에 노출될 수 있다. 본 개시내용에서, 기판 자체의 표면에 대한 직접적인 막 처리에 추가하여, 개시된 막 처리 단계들 중 임의의 단계는 또한, 아래에 더 상세히 개시되는 바와 같이 기판 상에 형성되는 하부 층에 대해 수행될 수 있으며, "기판 표면"이라는 용어는 문맥이 나타내는 바와 같이 그러한 하부 층을 포함하도록 의도된다. 따라서, 예를 들어, 막/층 또는 부분적인 막/층이 기판 표면 상에 증착된 경우, 새롭게 증착된 막/층의 노출된 표면이 기판 표면이 된다. 주어진 기판 표면이 포함하는 것은, 사용되는 특정 화학물질뿐만 아니라, 어떤 막들이 증착될 것인지에도 의존할 것이다.
본원에 사용되는 바와 같이, "패터닝된 기판"은 복수의 상이한 물질 표면들을 갖는 기판을 지칭한다. 일부 실시예들에서, 패터닝된 기판은 제1 표면 및 제2 표면을 포함한다. 일부 실시예들에서, 제1 표면은 유전체 물질을 포함하고 제2 표면은 전도성 물질을 포함한다. 일부 실시예들에서, 제1 표면은 전도성 물질을 포함하고 제2 표면은 유전체 물질을 포함한다. 하나 이상의 실시예에서, 제1 표면은 금속, 금속 산화물, 또는 H 종결된 SixGe1-x를 포함할 수 있고 제2 표면은 Si 함유 유전체를 포함할 수 있거나, 그 반대의 경우도 마찬가지이다. 일부 실시예들에서, 기판 표면은 특정 관능기(예를 들어, -OH, -NH 등)를 포함할 수 있다.
본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "반응성 가스", "전구체", "반응물" 등의 용어들은 기판 표면과 반응성인 종들을 포함하는 가스를 의미하기 위해 상호교환가능하게 사용된다. 예를 들어, 제1 "반응성 가스"는 기판의 표면 상에 단순히 흡착될 수 있고, 제2 반응성 가스와의 추가의 화학 반응을 위해 사용가능할 수 있다.
최근 수십 년 동안, 반도체 커뮤니티는 리소그래피 단계들을, 더 낮은 비용, 감소된 처리 시간, 및 더 작은 피쳐 크기들로 변환하는 대안들로 대체함으로써 집적 회로(IC) 처리를 개선하려는 시도들을 했다. 이러한 대안들 중 다수는 "선택적 증착"의 블랭킷 범주 아래에 있다. 일반적으로, 선택적 증착은, 다른 기판 물질들과 비교해 목표 기판 물질 상에서 순 증착 속도가 더 높고, 이로써, 다른 기판 물질들 상에는 더 적거나 무시할만한(여기서 "무시할만한"은 프로세스 제약들에 의해 정의됨) 증착을 가지면서 목표 기판 물질 상에서 원하는 막 두께가 달성되는 프로세스를 지칭한다.
본 개시내용의 실시예들은 제2 표면에 대해 하나의 표면 상에 막을 선택적으로 증착시키는 방법들을 제공한다. 본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "다른 표면에 대해 하나의 표면 상에 막을 선택적으로 증착시키는" 등의 용어는 막의 제1 양이 제1 표면 상에 증착되고 막의 제2 양이 제2 표면 상에 증착되는 것을 의미하며, 여기서 막의 제2 양은 막의 제1 양 미만이거나, 제2 표면 상에 어떠한 막도 증착되지 않는다. 이와 관련하여 사용되는 "대해"라는 용어는, 다른 표면의 최상부 상의 하나의 표면의 물리적 배향을 의미하지 않으며, 오히려, 다른 표면과 비교해 하나의 표면과의 화학 반응의 속성들 또는 열역학의 관계를 의미한다. 예를 들어, 유전체 표면에 대해 구리 표면 상에 코발트 막을 선택적으로 증착시키는 것은, 코발트 막이 구리 표면 상에 증착되고 유전체 표면 상에는 더 적은 코발트 막이 증착되거나 어떤 코발트 막도 증착되지 않는 것; 또는 구리 표면 상에서의 코발트 막의 형성은 유전체 표면 상에서의 코발트 막의 형성과 비교해 열역학적으로 또는 동역학적으로 유리하다는 것을 의미한다.
선택적 증착을 달성하기 위한 하나의 전략은 차단 층들의 사용을 채용하고 여기서 차단 층은, 목표 기판 물질에 무시할만한 영향으로 증착이 회피되어야 하는 기판 물질들 상에 형성된다. 다른 기판 물질 상의 증착이 차단 층에 의해 "차단"되는 동안, 막이 목표 기판 물질 상에 증착될 수 있다. 차단 층은 증착된 막에 순 부작용들 없이 선택적으로 제거될 수 있다.
본 개시내용의 일부 실시예들은, 자기 조립 단층(SAM) 또는 SAM 층으로 전형적으로 지칭되는 차단 층을 포함한다. 자기 조립 단층(SAM)은 표면 상에 흡착된 자발적으로 조립된 유기 분자들(SAM 분자들)의 정렬된 배열로 구성된다. 이러한 분자들은 전형적으로, 기판에 대한 친화도를 갖는 하나 이상의 모이어티(머리기) 및 비교적 긴, 불활성 선형 탄화수소 모이어티(꼬리기)로 이루어진다. 기본적으로, SAM 분자들은 소수성 탄소 쇄 꼬리를 갖는 친수성 관능성 머리를 갖는 계면활성제들이다.
이 경우에, SAM 형성은 표면에서의 분자 머리기들의 빠른 흡착 및 반데르발스 상호작용들을 통한 서로 간의 분자 꼬리기들의 느린 회합을 통해 발생한다. SAM 전구체들은, 머리기가, 증착 동안 차단될 기판 물질들과 선택적으로 반응하도록 선택된다. 그 다음, 증착이 수행되고, SAM들은 (임의의 부산물들의 탈착이 이루어지는) 열 분해를 통해 또는 집적-양립가능한 애싱 프로세스를 통해 제거될 수 있다.
기본적으로, 표면 상의 SAM 성장은 화학흡착 프로세스이다. 화학흡착 동역학에 의해 결정되는 바와 같이, SAM 층의 적용범위는 엘로비키 식을 따른다.
여기서 q는 화학흡착의 양이고, t는 시간이고, α는 화학흡착의 초기 속도(mmol/g-분)이고, β는 탈착 상수(g/mmol)이다. 이에 따라, 시간의 함수로서의 차단 층의 적용범위는 점근적 추세를 따른다. 결과적으로, ALD 증착들의 선택성이 또한 전형적으로, 유사한 추세를 따른다(즉, 적용범위가 증가함에 따라, 선택성이 또한 증가한다).
일반 규칙으로서, SAM 기반 증착 프로세스들의 선택성은 SAM 차단 층의 적용범위에 의존한다. 그러나, 주어진 프로세스의 선택성에 영향을 줄 수 있는 몇몇 인자들이 존재한다. 전형적인 ALD 프로세스들은, 반응 챔버 내로 쉽게 휘발될 가능성이 더 많은 작은 금속 전구체들을 활용한다. 이론에 얽매이지 않고, 적용범위가 거의 완결되지 않는 한, 이러한 작은 금속 전구체들은 차단 층의 갭들 또는 결함들을 통해 기판 표면에 흡착될 수 있고 보호된 표면 상의 증착으로 이어지며, 그에 의해 선택성을 감소시키고 디바이스 고장의 가능성을 증가시킨다. 선택성을 최대화하기 위해, 전형적인 선택적 증착 기법들은 연장된 노출 시간들(시간 및 일 단위로 측정됨)을 요구한다. 이 연장된 처리 시간들은 디바이스 처리량을 감소시킨다.
추가적으로, SAM의 적용범위는 또한, 증착 동안 특정 프로세스 조건들 또는 증착 반응물들에 대한 노출에 의해 영향을 받을 수 있다. 예를 들어, SAM 층은 가혹한 산화제들에 대한 노출에 의해 열화될 수 있다. 이론에 얽매이지 않고, 이러한 산화제들은 소수성 탄소 꼬리기들과 반응하여 반응성 -OH 종단들을 형성할 수 있다. 이러한 종단들이 SAM 상에서 밀도가 증가함에 따라, SAM 표면 상에서 이전에 열역학적으로 불리했던 특정 반응들이 더 유리해지게 되는 것이 가능할 수 있다. 역학에서의 이러한 이동은 SAM 상에서의 핵형성 또는 증착으로 이어질 수 있고, 선택성의 손실을 초래한다. 특히, 선택성에서의 이러한 손실은 적용범위의 어떠한 변화 없이 발생할 수 있다.
본 개시내용의 일부 실시예들은, 더 낮은 수준들의 적용범위를 갖는 유사한 선택성을 유리하게 제공하고 차단 층의 갭들 또는 결함들을 통해 기판 표면에 덜 흡착될 수 있는 더 큰 금속 전구체들의 사용을 통해 더 짧은 SAM 노출 시간들을 요구하는 선택적 증착 방법들을 제공한다.
도 1을 참조하면, 본 개시내용의 하나 이상의 실시예는 처리 방법(100)에 관한 것이다. 기판(105)에 제1 물질(110) 및 제2 물질(120)이 제공된다. 제1 물질(110)은 제1 표면(112)을 갖고, 제2 물질(120)은 제2 표면(122)을 갖는다. 제1 표면 및 제2 표면은 또한, 제1 물질 표면 및 제2 물질 표면으로 지칭될 수 있다.
일부 실시예들에서, 제1 물질(110)은 금속 산화물 또는 유전체 물질을 포함하고 제2 물질은 금속 또는 규소를 포함한다. 일부 실시예들에서, 제1 물질은 이산화규소(SiO2)를 포함하거나 본질적으로 그것으로 구성된다.
일부 실시예들에서, 제2 물질은 금속 산화물 또는 유전체 물질을 포함하고 제1 물질은 금속 또는 규소를 포함한다. 일부 실시예들에서, 제2 물질은 이산화규소(SiO2)를 포함하거나 본질적으로 그것으로 구성된다.
일부 실시예들에서, 제1 물질(110)은 유전체 물질을 포함하고 제2 물질(120)은 전도성 물질을 포함한다. 일부 실시예들에서, 제1 물질(110)은 전도성 물질을 포함하고 제2 물질(120)은 유전체 물질을 포함한다. 일부 실시예들에서, 유전체 물질은 산화규소, 질화규소 또는 탄화규소 중 하나 이상을 포함한다. 일부 실시예들에서, 전도성 물질은 루테늄, 구리 또는 코발트 중 하나 이상을 포함한다. 일부 실시예들에서, 제1 표면은 본질적으로 질화규소로 구성되는 유전체 물질을 포함하고 제2 표면은 본질적으로 루테늄으로 구성되는 전도성 물질을 포함한다. 본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "본질적으로 ~으로 구성"이라는 용어는 명시된 물질의 약 95%, 98%, 99% 또는 99.5% 이상이 언급된 물질이라는 것을 의미한다.
제1 표면(112)은, 제2 표면(122)에 대해 제1 표면(112)의 적어도 일부 상에 차단 층(130)을 선택적으로 형성하기 위해 차단 화합물에 노출된다. 일부 실시예들에서, 차단 층(130)은 제1 표면(112)의 부분들(114)을 노출시키는 결함들(131)을 포함한다.
기판은 임의의 적합한 프로세스에 의해 차단 화합물에 노출될 수 있다. 일부 실시예들에서, 기판은 화학 기상 증착(CVD) 프로세스에 의해 차단 화합물에 노출된다. 일부 실시예들에서, 기판은 ALD 프로세스에 의해 차단 화합물에 노출된다. 일부 실시예들에서, 기판은 침지 또는 "습식" 프로세스에 의해 차단 화합물에 노출된다.
차단 화합물은 제2 표면에 대해 제1 표면 상에 차단 층을 선택적으로 형성할 수 있는 임의의 화합물일 수 있다. 차단 화합물은 적어도 하나의 차단 분자를 포함한다. 일부 실시예들에서, 차단 분자는 화학식 A-L을 가지며, 여기서 A는 반응성 머리기이고 L은 탄소질 꼬리기이다. 일부 실시예들에서, 차단 분자는 n-옥타데실트리스(디메틸아미노)실란을 포함하거나 본질적으로 그것으로 구성된다.
이러한 방식으로 사용되는 바와 같이, "머리기"는 제1 표면(112)과 회합되는 화학적 모이어티이고, "꼬리기"는 제1 표면(112)으로부터 멀리 연장되는 화학적 모이어티이다.
일부 실시예들에서, 제1 물질(110)은 금속 산화물 또는 유전체 물질을 포함하고, A는 (R2N)3Si-, X3Si- 및 (RO)3Si-로 구성된 군으로부터 선택되고, 여기서 각각의 R은 C1-C6 알킬, C1-C6 시클로알킬 및 C1-C6 아릴로부터 독립적으로 선택되고, 각각의 X는 할로겐들로부터 독립적으로 선택된다.
일부 실시예들에서, 제1 물질(110)은 금속, 규소, 또는 전도성 물질을 포함하고, A는 (HO)2OP-, HS- 및 H3Si-로 구성된 군으로부터 선택된다.
위에 열거된 반응성 머리기들 중 일부는, 꼬리기 L에 부착된 단일 반응성 머리기에 하나 초과의 반응성 모이어티를 포함한다(예를 들어, H3Si-는 표면과 최대 3회 결합될 수 있음). 일부 실시예들에서, A는 위에 열거된 반응성 모이어티들의 개수 미만이고 하나 초과의 꼬리기 L에 부착되는 반응성 기들로부터 선택된다. 이러한 실시예들에서, 꼬리기들은 동일하거나 상이할 수 있다.
일부 실시예들에서, L은 -(CH2)nCH3이고, n은 3 내지 24의 정수이다. 일부 실시예들에서, 연결 기 L은 18개 미만의 탄소 원자들을 포함한다. 일부 실시예들에서, 연결 기는 17, 16, 15, 14, 13, 12, 11, 10, 9, 8, 7, 6 또는 5개 미만의 탄소 원자들을 포함한다.
일부 실시예들에서, L은 -(CH2)n-이고, n은 4 내지 18의 정수이고, 반응성 기는 머리기에 대향하는 꼬리기의 말단 상에 있다. 일부 실시예들에서, 꼬리기는 다수의 종단들로 분지될 수 있다. 일부 실시예들에서, 꼬리기는 꼬리기의 말단 이외의 위치에서 반응성 기들로 치환될 수 있다. 일부 실시예들에서, 꼬리기는 불포화될 수 있다. 일부 실시예들에서, 꼬리기는 시클로알킬 또는 아릴 기들을 포함할 수 있다.
일부 실시예들에서, 차단 분자는 반응성 기 Z를 포함한다. 일부 실시예들의 반응성 기 Z는 알켄들, 알킨들, 알콜들, 카르복실산들, 알데히드들, 아실 할라이드들, 아민들, 아미드들, 시아네이트들, 이소시아네이트들, 티오시아네이트들, 이소티오시아네이트들, 또는 니트릴들로부터 선택된 하나 이상의 반응성 모이어티를 포함하는 기이다.
일부 실시예들에서, 차단 분자는 하나 초과의 반응성 모이어티 Z를 포함한다. 일부 실시예들에서, A는 반응성 기로 각각 종결된 하나 초과의 꼬리기에 연결되고, 이로써 차단 분자는 하나 초과의 반응성 모이어티 Z를 포함한다. 일부 실시예들에서, L은 분지되고, 이로써 차단 분자는 하나 초과의 반응성 모이어티 Z를 포함한다.
일부 실시예들에서, 차단 분자는 하나 초과의 반응성 모이어티를 포함하고 반응성 모이어티들은 선형 방식으로 위치된다. 일부 실시예들에서, L은 하나 초과의 반응성 모이어티를 포함하고 반응성 모이어티들은 분지형 방식으로 위치된다. 이러한 방식으로 사용되는 바와 같이, 선형 방식으로 위치된 반응성 모이어티들은, 이들이, 동일한 탄소 쇄 내에 위치되도록 차단 분자 내에 위치된다. 다시 말해서, 이들은 단-대-단으로 위치된다. 이러한 방식으로 사용되는 바와 같이, 분지형 방식으로 위치된 반응성 모이어티들은, 이들이, 상이한 탄소 쇄들 상에 위치되도록 차단 분자 내에 위치된다. 다시 말해서, 이들은 말단-대-말단으로 위치되지 않는다. 일부 실시예들에서, 반응성 모이어티들은 개재 원자들에 의해 분리될 수 있지만, 여전히 말단-대-말단으로 간주될 수 있다.
예를 들어, 화합물 I은 1개의 반응성 모이어티를 함유한다. 화합물 II 및 III 각각은 2개의 반응성 모이어티들을 함유한다. 화합물 II는 선형 방식으로 위치된 반응성 모이어티들을 갖는다. 화합물 III은 분지형 방식으로 위치된 반응성 모이어티들을 갖는다.
(I)
(II)
(III)
일부 실시예들에서, 꼬리기들은 비교적 느린 반데르발스 상호작용을 통해 서로 회합된다. 일부 실시예들에서, 꼬리기들은, 동종 또는 이종 SAM이 형성될 수 있도록, 동일하거나 상이할 수 있다. 일부 실시예들에서, 차단 화합물은, 이종 SAM이 형성되도록, 적어도 2개의 상이한 차단 분자들을 포함한다.
차단 화합물은, 차단 층(130)을 형성하기 위해, 단일 화합물로서 또는 다수의 화합물들의 순차적 노출들로서 기판에 전달될 수 있다. 일부 실시예들에서, 제1 표면(112)은 정렬된 또는 준정렬된 방식으로 표면 상에 조립되는 단일 화합물에 노출된다.
일부 실시예들에서, 차단 층(130)은 결함들(131)을 포함한다. 결함(131)은, 후속 증착을 억제하기 위해 차단 분자가 제1 표면(112)과 반응하지 않는, 차단 층의 갭 또는 보이드이다. 결함들은, 본원에서 제1 표면(112)의 노출된 부분들(114)로 지칭되는, 제1 표면(112)의 부분들(114)을 노출시킨다.
관련 기술분야의 통상의 기술자는, 차단 층(130)을 형성한 후에, 제1 표면(112)은 노출된 부분들(114)뿐만 아니라 커버된 부분들 또는 차단된 부분들도 가질 수 있다는 것을 이해할 것이다. 일부 실시예들에서, 차단 층에 의해 커버되는 제1 표면의 부분은 단면적 기준으로 제1 표면(112)의 약 80% 이상, 또는 약 85% 이상, 또는 약 90% 이상, 또는 약 95% 이상, 또는 약 98% 이상, 또는 약 99% 이상, 또는 약 99.5% 이상, 또는 약 99.9% 이상이다.
차단 층(130)의 형성 후에, 금속 함유 층(115)이 제2 표면(122) 상에 형성된다. 일부 실시예들에서, 금속 함유 층은 기판(105)을 금속 전구체 및 반응물에 순차적으로 노출시킴으로써 형성된다. 금속 함유 층(115)은 임의의 적합한 프로세스에 의해 증착될 수 있다. 일부 실시예들에서, 금속 함유 층(115)은 CVD에 의해 증착된다. 일부 실시예들에서, 금속 함유 층(115)은 ALD에 의해 증착된다. 일부 실시예들에서, 금속 함유 층(115)은 기판을 복수의 반응물에 노출시킴으로써 증착된다. 일부 실시예들에서, 복수의 반응물들은 기판에 순차적으로 노출된다. 일부 실시예들에서, 복수의 반응물들은 기판에 개별적으로 노출된다. 일부 실시예들에서, 복수의 반응물들은 시간적으로 분리된다. 일부 실시예들에서, 복수의 반응물들은 공간적으로 분리된다.
제1 표면(112) 상에 형성된 금속 함유 층(115)의 양은 제2 표면(122) 상에 형성된 막의 양보다 적다. 표면들 상에 형성된 금속 함유 층(115)의 양의 측정은 각각의 표면 상에 형성된 금속 함유 층의 평균 두께일 수 있다. 일부 실시예들에서, 금속 함유 층(115)은 제1 표면(112) 상의 제1 평균 두께 및 제2 표면(122) 상의 제2 평균 두께를 갖는다. 달리 설명하면, 금속 함유 층(115)의 형성은 제1 표면(112)에 대해 제2 표면(122) 상에 금속 함유 층(115)을 선택적으로 형성하는 것으로서 설명될 수 있다.
금속 전구체는 비교적 큰 직경을 갖는 임의의 적합한 전구체일 수 있다. 일부 실시예들에서, 금속 전구체는 약 20.5 옹스트롬 이상, 또는 약 21.0 옹스트롬 이상, 또는 약 21.5 옹스트롬 이상, 또는 약 22.0 옹스트롬 이상, 또는 약 22.5 옹스트롬 이상, 또는 약 23.0 옹스트롬 이상, 또는 약 23.5 옹스트롬 이상, 또는 약 24 옹스트롬 이상, 또는 약 25 옹스트롬 이상, 또는 약 26 옹스트롬 이상, 또는 약 27 옹스트롬 이상, 또는 약 28 옹스트롬 이상의 운동 직경을 갖는다.
일부 실시예들에서, 금속 전구체는 주기 3 금속을 포함한다. 일부 실시예들에서, 금속 전구체는 주기 4 금속을 포함한다. 일부 실시예들에서, 금속 전구체는 주기 5 금속을 포함한다. 일부 실시예들에서, 금속 전구체는 주기 6 금속을 포함한다. 이와 관련하여 사용되는 바와 같이, X족 금속은 주기율표의 대응하는 행 또는 주기로부터의 임의의 금속 또는 준금속이다. 이에 따라, 주기 3 금속들은 11-14의 원자 번호들을 갖는다. 주기 4 금속들은 19-33의 원자 번호들을 갖는다. 주기 5 금속들은 37-52의 원자 번호들을 갖는다. 주기 6 금속들은 55-84의 원자 번호들을 갖는다. 이론에 얽매이지 않고, 더 높은 주기들의 금속들이 일반적으로, 더 큰 운동 직경들을 가질 것이고, 이는 더 큰 운동 직경들을 갖는 금속 전구체들로 이어지는 것으로 여겨진다.
일부 실시예들에서, 금속 전구체는 Al, Hf, Zr, Y, Ti, Ta, Si, Cu, Co, W, 또는 Ru 중 하나 이상을 포함한다. 일부 실시예들에서, 금속 전구체는 트리-tert부틸 알루미늄 또는 트리-네오펜틸 알루미늄을 포함하거나 본질적으로 그것으로 구성된다. 일부 실시예들에서, 금속 전구체는 테트라키스(디메틸아미도)티타늄 또는 테트라키스(디에틸아미도)티타늄을 포함하거나 본질적으로 이들로 구성된다.
이론에 얽매이지 않고, 이러한 금속 전구체들은 이러한 금속들의 증착에 전형적으로 사용되는 다른 전구체들보다 운동 직경이 상대적으로 더 큰 것으로 여겨진다. 그러므로, 차단 층(130)의 결함들(131)에도 불구하고, 이러한 전구체들을 활용하는 방법들은, 트리메틸알루미늄 또는 티타늄 테트라클로라이드와 같은 종래의 더 작은 전구체들보다 더 선택적이다.
관련 기술분야의 통상의 기술자는, 분자 직경은 가장 먼 원자들 사이의 거리이고, 반면에 운동 직경은 또한, 전자 구름의 효과들을 포함하는데, 이는 공간에서 원자들보다 실질적으로 더 멀리 연장될 수 있고, 분자를 효과적으로 더 크게 만든다는 것을 인식할 것이다.
운동 직경은 분자 전자 부피에 기초하여 계산될 수 있다. 분자 전자 부피는 0.001 전자/Bohr3 밀도의 윤곽 내부의 부피로서 정의된다. 부피가 구형이라고 가정하면, 운동 직경이 계산될 수 있다.
일부 실시예들에서, 금속 함유 층(115)은 금속 원자들 및 산소 원자들, 질소 원자들, 탄소 원자들, 또는 이들의 조합들을 포함한다. 일부 실시예들에서, 금속 함유 층(115)은 금속 산화물을 포함한다. 일부 실시예들에서, 금속 함유 층(115)은 금속 질화물을 포함한다. 일부 실시예들에서, 금속 함유 층(115)은 금속 탄화물을 포함한다. 이와 관련하여 사용되는 바와 같이, 금속 산화물은 금속 또는 규소 원자들 및 산소 원자들을 포함하는 임의의 물질이다. 금속 산화물은 금속 대 산소의 화학량론적 비율을 포함하거나 포함하지 않을 수 있다. 유사하게, 금속 질화물은 금속 또는 규소 원자들 및 질소 원자들을 포함하고 금속 탄화물은 금속 또는 규소 원자들 및 탄소 원자들을 포함하며, 양쪽 모두 임의의 미리 정의된 원자 비율은 없다.
일부 실시예들에서, 금속 함유 층은 산소 원자들을 포함하고, 반응물은 물, 알콜, 산소 가스(O2), 오존 또는 과산화물 중 하나 이상을 포함한다. 일부 실시예들에서, 반응물은 본질적으로 물로 구성된다.
일부 실시예들에서, 금속 함유 층은 질소 원자들을 포함하고, 반응물은 질소 가스(N2), 암모니아, 히드라진, 히드라진 유도체들, N2O 또는 NO2 중 하나 이상을 포함한다. 일부 실시예들에서, 반응물은 본질적으로 질소 가스 또는 암모니아로 구성된다.
일부 실시예들에서, 금속 함유 층은 순수 금속 막을 포함한다. 이와 관련하여 사용되는 바와 같이, "순수" 금속 막은 원자 기준으로 95%, 98%, 99% 또는 99.5% 초과의 금속 원자들을 포함한다. 일부 실시예들에서, 반응물은 수소 가스(H2)를 포함하거나 본질적으로 그것으로 구성된다.
본 개시내용의 일부 실시예들은, 차단 층을 열화시킬 가능성이 더 적은 산화 반응물들로서 알콜들의 사용을 통해 증가된 선택성을 유리하게 제공하는 금속 산화물 물질들을 선택적으로 증착시키기 위한 방법들을 제공한다.
도 2를 참조하면, 본 개시내용의 하나 이상의 실시예는 처리 방법(200)에 관한 것이다. 기판(205)에 제1 물질(210) 및 제2 물질(220)이 제공된다. 제1 물질(210)은 제1 표면(212)을 갖고, 제2 물질(220)은 제2 표면(222)을 갖는다. 제1 표면 및 제2 표면은 또한, 제1 물질 표면 및 제2 물질 표면으로 지칭될 수 있다.
일부 실시예들에서, 제1 물질(210)은 금속 산화물 또는 유전체 물질을 포함하고 제2 물질은 금속 또는 규소를 포함한다. 일부 실시예들에서, 제1 물질은 이산화규소(SiO2)를 포함하거나 본질적으로 그것으로 구성된다.
일부 실시예들에서, 제1 물질(210)은 유전체 물질을 포함하고 제2 물질(220)은 전도성 물질을 포함한다. 일부 실시예들에서, 제1 물질(210)은 전도성 물질을 포함하고 제2 물질(220)은 유전체 물질을 포함한다.
일부 실시예들에서, 유전체 물질은 산화규소, 질화규소 또는 탄화규소 중 하나 이상을 포함한다. 일부 실시예들에서, 전도성 물질은 규소 또는 금속 중 하나 이상을 포함한다. 일부 실시예들에서, 유전체 물질은 본질적으로 산화규소로 구성되고, 전도성 물질은 본질적으로 규소로 구성된다. 본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "본질적으로 ~으로 구성"이라는 용어는 명시된 물질의 약 95%, 98%, 99% 또는 99.5% 이상이 언급된 물질이라는 것을 의미한다.
기판(205)은, 제2 표면(222)에 대해 제1 표면(212)의 적어도 일부 상에 차단 층(230)을 선택적으로 형성하기 위해 차단 화합물에 노출된다. 차단 화합물 및 차단 층은 본원의 다른 곳에서 설명되는 바와 같이 임의의 적합한 차단 화합물 또는 차단 층일 수 있다.
차단 층(230)의 형성 후에, 금속 산화물 층(215)이 제2 표면(222) 상에 형성된다. 일부 실시예들에서, 금속 산화물 층(215)은 기판(205)을 금속 전구체 및 산소화제에 순차적으로 노출시킴으로써 형성된다. 달리 말하면, 일부 실시예들에서, 금속 산화물 층(215)은 ALD에 의해 증착된다. 일부 실시예에서, 금속 산화물 층(215)은 기판을 복수의 반응물들에 노출시킴으로써 증착된다. 일부 실시예들에서, 복수의 반응물들은 기판에 순차적으로 노출된다. 일부 실시예들에서, 복수의 반응물들은 기판에 개별적으로 노출된다. 일부 실시예들에서, 복수의 반응물들은 시간적으로 분리된다. 일부 실시예들에서, 복수의 반응물들은 공간적으로 분리된다.
제1 표면(112) 상에 형성된 금속 산화물 층(215)의 양은 제2 표면(222) 상에 형성된 층의 양보다 적다. 표면들 상에 형성된 금속 산화물 층(215)의 양의 측정은 각각의 표면 상에 형성된 금속 산화물 층의 평균 두께일 수 있다. 일부 실시예들에서, 금속 산화물 층(215)은 제1 표면(212) 상의 제1 평균 두께 및 제2 표면(222) 상의 제2 평균 두께를 갖는다. 달리 설명하면, 금속 산화물 층(215)의 형성은 제1 표면(212)에 대해 제2 표면(222) 상에 금속 산화물 층(215)을 선택적으로 형성하는 것으로서 설명될 수 있다.
금속 전구체는 임의의 적합한 전구체일 수 있다. 일부 실시예들에서, 금속 전구체는 Al, Hf, Zr, Y, Ti, Ta, Si, Cu, Co, W, 또는 Ru 중 하나 이상을 포함한다. 일부 실시예들에서, 금속 전구체는 하프늄을 포함한다. 일부 실시예들에서, 금속 전구체는 트리스(디메틸아미도)시클로펜타디에닐 하프늄을 포함하거나 본질적으로 그것으로 구성된다. 일부 실시예들에서, 금속 전구체는 테트라키스(에틸메틸아미노)하프늄을 포함하거나 본질적으로 그것으로 구성된다.
산소화제는 선택성을 개선하도록 선택될 수 있다. 본 발명자들은, 비교적 더 낮은 산화 전위(즉, 더 높은 pKa 값들)인 산소화제들을 사용하는 것이, 증가된 선택성을 제공한다는 것을 발견하였다. 일부 실시예들에서, 산소화제는 물의 pKa보다 더 큰 pKa를 갖는다. 일부 실시예들에서, 산소화제는 25 ℃에서 약 14.0 이상의 pKa를 갖는다. 본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, 임의의 언급된 화합물 또는 종들의 pKa는 25 ℃ 및 1 atm 압력에서 측정된다. 일부 실시예들에서, 산소화제의 pKa는 약 15.8 내지 약 20의 범위, 또는 약 16 내지 약 18의 범위에 있다. 일부 실시예들에서, 산소화제는 약 15.7 이상의 pKa를 갖는다. 일부 실시예들에서, 산소화제는 물을 실질적으로 포함하지 않는다. 일부 실시예들에서, 산소화제는 산소(O2)를 실질적으로 포함하지 않는다. 일부 실시예들에서, 산소화제는 오존(O3)을 실질적으로 포함하지 않는다. 이러한 방식으로 사용되는 바와 같이, "실질적으로 포함하지 않는"이라는 문구는, 산소화제가, 몰 기준으로, 언급된 종들을 약 5%, 2%, 1% 또는 0.5% 이하로 포함한다는 것을 의미한다.
일부 실시예들에서, 산소화제는 알콜을 포함한다. 일부 실시예들에서, 산소화제는 화학식 R-OH로 이루어지며, 여기서 R은 1 내지 8개의 탄소들을 포함하는 알킬 또는 시클로알킬 기이다. 일부 실시예들에서, R은 아릴 기(예를 들어, 벤질 기)가 아니다.
일부 실시예들에서, 산소화제는: 메탄올, 에탄올, 프로판올, 이소프로판올, 부탄올, sec-부탄올 또는 t-부탄올 중 하나 이상을 포함한다. 일부 실시예들에서, 산소화제는 본질적으로 t-부탄올로 구성된다.
일부 실시예들에서, 금속 전구체 및 산소화제에 대한 기판의 순차적 노출은 금속 산화물 층의 미리 결정된 두께가 제1 표면 상에 형성될 때까지 반복된다. 일부 실시예들에서, 금속 전구체 및 산소화제에 대한 기판의 순차적 노출은 금속 산화물 층의 실질적인 증착이 차단 층 상에서 관찰될 때까지 반복된다. 이와 관련하여 사용되는 바와 같이, "실질적인 증착"은, SEM에 의해 관찰가능한, 금속 산화물의 핵형성 또는 다른 증착을 지칭한다.
일부 실시예들에서, 금속 산화물의 미리 결정된 두께는 차단 층 상의 실질적인 증착 없이 형성된다. 일부 실시예들에서, 미리 결정된 두께는 약 60 Å 이상, 약 80 Å 이상, 약 90 Å 이상, 또는 약 100 Å 이상이다.
이론에 얽매이지 않고, 본원에 개시된 산소화제는 물 또는 산소보다 더 낮은 산화 전위를 갖는 것으로 여겨진다. 이에 따라, 이러한 산소화제들은 금속 산화, 부식 및 입자 문제들을 최소화하고, SAM 층에 대해 부식성이거나 다른 방식으로 손상을 주는 것이 덜하다고 여겨진다. 그러므로, 더 많은 횟수의 증착 주기들을 수행하고 이들 산소화제들을 이용하여 금속 산화물의 더 큰 두께를 달성하는 것이 가능하다.
본 발명자들은, 하프늄 전구체 및 물을 사용하여 형성될 때 대략 50 주기들 후에, 차단된 표면 상에 산화하프늄의 증착이 발생한다는 것을 실험적으로 관찰하였다. 그러나, 유사한 프로세스가 t-부탄올을 이용하여 수행될 때, 약 150 주기들 동안 증착이 관찰되지 않는다. 달리 말하면, t-부탄올을 이용하여 형성될 때, 본 발명자들은 차단된 산화규소 표면 상에 실질적인 증착 없이 규소 표면 상에 약 85-100 Å의 산화하프늄을 증착시킬 수 있다. 그러나, 물을 이용하여 수행될 때, 본 발명자들은 차단된 표면 상에서 증착이 관찰되기 전에 단지 30-40 Å을 증착시킬 수 있다.
본 명세서 전체에 걸친 "일 실시예", "특정 실시예들", "하나 이상의 실시예" 또는 "실시예"에 대한 참조는, 실시예와 관련하여 설명된 특정 피쳐, 구조, 물질, 또는 특성이 본 개시내용의 적어도 하나의 실시예에 포함된다는 것을 의미한다. 따라서, 본 명세서 전체에 걸쳐 다양한 곳들에서 "하나 이상의 실시예에서", "특정 실시예들에서", "일 실시예에서" 또는 "실시예에서"와 같은 구문들의 출현들은, 반드시 본 개시내용의 동일한 실시예를 지칭하는 것은 아니다. 게다가, 특정한 피쳐들, 구조들, 물질들, 또는 특성들은 하나 이상의 실시예에서 임의의 적합한 방식으로 조합될 수 있다.
본 발명이 본원에서 특정 실시예들을 참조하여 설명되었지만, 이러한 실시예들은 본 발명의 원리들 및 응용들을 단지 예시하는 것임을 이해해야 한다. 본 발명의 방법 및 장치에 대해 다양한 수정들 및 변화들이 본 발명의 사상 및 범위로부터 벗어나지 않고 이루어질 수 있다는 것이 관련 기술분야의 통상의 기술자에게 명백할 것이다. 따라서, 본 발명이, 첨부된 청구항들 및 그들의 등가물들의 범위 내에 있는 수정들 및 변화들을 포함하는 것이 의도된다.

Claims (20)

  1. 선택적 증착 방법으로서,
    제1 표면 및 제2 표면을 갖는 기판을 제공하는 단계;
    상기 제2 표면에 대해 상기 제1 표면의 적어도 일부 상에 차단 층을 선택적으로 형성하기 위해 상기 기판을 차단 화합물에 노출시키는 단계; 및
    상기 차단 층 또는 상기 제1 표면에 대해 상기 제2 표면 상에 금속 산화물 층을 선택적으로 형성하기 위해 상기 기판을 금속 전구체 및 산소화제(oxygenating agent)에 순차적으로 노출시키는 단계를 포함하고, 상기 산소화제는 15.7 이상의 pKa를 갖는, 선택적 증착 방법.
  2. 제1항에 있어서,
    상기 제1 표면은 유전체 물질을 포함하고, 상기 제2 표면은 전도성 물질 또는 규소를 포함하는, 선택적 증착 방법.
  3. 제2항에 있어서,
    상기 제2 표면은 본질적으로 규소로 구성되는, 선택적 증착 방법.
  4. 제1항에 있어서,
    상기 차단 화합물은 n-옥타데실트리스(디메틸아미노)실란을 포함하는, 선택적 증착 방법.
  5. 제1항에 있어서,
    상기 금속 전구체가 Al, Hf, Zr, Y, Ti, Ta, Si, Cu, Co, W 또는 Ru로부터 선택된 금속을 포함하는, 선택적 증착 방법.
  6. 제5항에 있어서,
    상기 금속 전구체가 하프늄을 포함하는, 선택적 증착 방법.
  7. 제1항에 있어서,
    상기 산소화제가 알콜을 포함하는, 선택적 증착 방법.
  8. 제7항에 있어서,
    상기 산소화제가 화학식 R-OH의 종을 포함하며, 여기서 R은 1 내지 8개의 탄소를 포함하는 알킬 또는 시클로알킬 기인, 선택적 증착 방법.
  9. 제8항에 있어서,
    상기 산소화제가 메탄올, 에탄올, 프로판올, 이소프로판올, 부탄올, sec-부탄올 또는 t-부탄올 중 하나 이상을 포함하는, 선택적 증착 방법.
  10. 제9항에 있어서,
    상기 산소화제가 본질적으로 t-부탄올로 구성되는, 선택적 증착 방법.
  11. 제1항에 있어서,
    상기 산소화제가 물, 산소(O2) 또는 오존을 실질적으로 포함하지 않는, 선택적 증착 방법.
  12. 선택적 증착 방법으로서,
    제1 표면 및 제2 표면을 갖는 기판을 제공하는 단계;
    상기 제2 표면에 대해 상기 제1 표면의 적어도 일부 상에 차단 층을 선택적으로 형성하기 위해 상기 기판을 차단 화합물에 노출시키는 단계;
    상기 차단 층 또는 상기 제1 표면에 대해 상기 제2 표면 상에 금속 산화물 층을 선택적으로 형성하기 위해 상기 기판을 금속 전구체 및 산소화제에 순차적으로 노출시키는 단계 - 상기 산소화제는 15.7 이상의 pKa를 갖고, 상기 금속 산화물 층은 하프늄 산화물을 포함함 -; 및
    상기 차단 층 상에 실질적인 증착 없이 미리 결정된 두께의 금속 산화물이 형성될 때까지 상기 기판에 대한 상기 순차적 노출을 반복하는 단계를 포함하고, 상기 미리 결정된 두께는 60 Å 이상인, 선택적 증착 방법.
  13. 금속 산화물의 선택적 증착을 개선하는 방법으로서, 상기 방법은:
    제1 노출된 물질 및 제2 노출된 물질을 둘 다 갖는 제1 패터닝된 기판 및 제2 패터닝된 기판을 제공하는 단계 - 상기 제1 노출된 물질은 유전체 물질을 포함하고, 상기 제2 노출된 물질은 전도성 물질 또는 규소를 포함함 -;
    상기 제2 노출된 물질의 표면에 대해 상기 제1 노출된 물질의 표면의 적어도 일부 상에 차단 층을 선택적으로 형성하기 위해 상기 기판들을 차단 화합물에 노출시키는 단계;
    상기 차단 층에 대해 상기 제2 노출된 물질의 표면 상에 금속 산화물 층을 선택적으로 형성하기 위해 상기 기판들을 금속 전구체 및 산소화제에 순차적으로 노출시키는 단계; 및
    상기 차단 층들 상에 증착이 관찰될 때까지 다수의 주기 동안 상기 순차적 노출들을 반복하는 단계를 포함하고,
    상기 제1 패터닝된 기판은 제1 횟수의 주기 동안 제1 산소화제에 노출되고, 상기 제2 패터닝된 기판은 제2 횟수의 주기 동안 제2 산소화제에 노출되며, 주기의 상기 제1 횟수는 주기의 상기 제2 횟수보다 적고, 상기 제1 산소화제는 물, 산소 또는 오존을 포함하고, 상기 제2 산소화제는 물의 pKa보다 큰 pKa를 갖는, 금속 산화물의 선택적 증착을 개선하는 방법.
  14. 제13항에 있어서,
    상기 차단 화합물은 n-옥타데실트리스(디메틸아미노)실란을 포함하는, 금속 산화물의 선택적 증착을 개선하는 방법.
  15. 제13항에 있어서,
    상기 금속 전구체가 Al, Hf, Zr, Y, Ti, Ta, Si, Cu, Co, W 또는 Ru로부터 선택된 금속을 포함하는, 금속 산화물의 선택적 증착을 개선하는 방법.
  16. 제13항에 있어서,
    상기 제2 산소화제가 알콜을 포함하는, 금속 산화물의 선택적 증착을 개선하는 방법.
  17. 제16항에 있어서,
    상기 제2 산소화제가 화학식 R-OH의 종을 포함하며, 여기서 R은 1 내지 8개의 탄소를 포함하는 알킬 또는 시클로알킬 기인, 금속 산화물의 선택적 증착을 개선하는 방법.
  18. 제17항에 있어서,
    상기 제2 산소화제가 메탄올, 에탄올, 프로판올, 이소프로판올, 부탄올, sec-부탄올 또는 t-부탄올 중 하나 이상을 포함하는, 금속 산화물의 선택적 증착을 개선하는 방법.
  19. 제18항에 있어서,
    상기 제2 산소화제가 본질적으로 t-부탄올로 이루어지는, 금속 산화물의 선택적 증착을 개선하는 방법.
  20. 제13항에 있어서,
    상기 금속 산화물 층이 하프늄 산화물을 포함하고, 60 Å 이상의 두께로 상기 제2 패터닝된 기판 상에 증착되는, 금속 산화물의 선택적 증착을 개선하는 방법.
KR1020237010119A 2018-04-13 2019-04-12 선택적 원자 층 증착 방법들 Active KR102652331B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201862657687P 2018-04-13 2018-04-13
US62/657,687 2018-04-13
US201962801043P 2019-02-04 2019-02-04
US62/801,043 2019-02-04
KR1020207032438A KR102515131B1 (ko) 2018-04-13 2019-04-12 선택적 원자 층 증착 방법들
PCT/US2019/027183 WO2019200234A1 (en) 2018-04-13 2019-04-12 Methods of selective atomic layer deposition

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020207032438A Division KR102515131B1 (ko) 2018-04-13 2019-04-12 선택적 원자 층 증착 방법들

Publications (2)

Publication Number Publication Date
KR20230048444A KR20230048444A (ko) 2023-04-11
KR102652331B1 true KR102652331B1 (ko) 2024-03-29

Family

ID=68159977

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020237010119A Active KR102652331B1 (ko) 2018-04-13 2019-04-12 선택적 원자 층 증착 방법들
KR1020207032438A Active KR102515131B1 (ko) 2018-04-13 2019-04-12 선택적 원자 층 증착 방법들

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020207032438A Active KR102515131B1 (ko) 2018-04-13 2019-04-12 선택적 원자 층 증착 방법들

Country Status (5)

Country Link
US (4) US20190316256A1 (ko)
JP (2) JP7019837B2 (ko)
KR (2) KR102652331B1 (ko)
TW (1) TWI879732B (ko)
WO (1) WO2019200234A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110622284B (zh) * 2017-09-12 2023-07-28 应用材料公司 通过化学蚀刻去除选择性沉积缺陷
JP7019837B2 (ja) 2018-04-13 2022-02-15 アプライド マテリアルズ インコーポレイテッド 選択的原子層堆積方法
JP7101551B2 (ja) * 2018-07-02 2022-07-15 東京エレクトロン株式会社 選択的に対象膜を形成する方法およびシステム
US10662526B2 (en) * 2018-10-02 2020-05-26 Lam Research Corporation Method for selective deposition using a base-catalyzed inhibitor
CN113272471B (zh) * 2019-01-10 2023-07-18 中央硝子株式会社 基板、选择性膜沉积方法、有机物的沉积膜及有机物
US11738366B2 (en) * 2019-01-25 2023-08-29 The Regents Of The University Of California Method of coating an object
JP7109397B2 (ja) * 2019-03-13 2022-07-29 東京エレクトロン株式会社 成膜方法
JP7118023B2 (ja) * 2019-03-25 2022-08-15 東京エレクトロン株式会社 成膜方法および成膜装置
US11319449B2 (en) * 2019-12-20 2022-05-03 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Area selective deposition of metal containing films
US11286556B2 (en) * 2020-04-14 2022-03-29 Applied Materials, Inc. Selective deposition of titanium films
US11621161B2 (en) 2020-10-27 2023-04-04 Applied Materials, Inc. Selective deposition of a passivation film on a metal surface
US11515154B2 (en) 2020-10-27 2022-11-29 Applied Materials, Inc. Selective deposition of a passivation film
US20220127717A1 (en) * 2020-10-27 2022-04-28 Applied Materials, Inc. Selective Deposition Of A Heterocyclic Passivation Film On A Metal Surface
US11569088B2 (en) 2020-10-27 2023-01-31 Applied Materials, Inc. Area-selective atomic layer deposition of passivation layers
WO2022203969A1 (en) * 2021-03-26 2022-09-29 Tokyo Electron Limited Atomic layer deposition of aluminum oxide films for semiconductor devices using an aluminum alkoxide oxidizer
US20230002890A1 (en) * 2021-07-02 2023-01-05 Applied Materials, Inc. Multiple surface and fluorinated blocking compounds
JP2023026843A (ja) * 2021-08-16 2023-03-01 東京エレクトロン株式会社 成膜方法及び成膜装置
US11967523B2 (en) 2021-10-11 2024-04-23 Applied Materials, Inc. Self-assembled monolayer for selective deposition
JP2024539912A (ja) 2021-10-27 2024-10-31 アプライド マテリアルズ インコーポレイテッド 二官能性自己組織化単分子膜を用いた金属表面の選択的ブロッキング
WO2025006608A1 (en) * 2023-06-30 2025-01-02 Lam Research Corporation Enabling selective deposition of tantalum nitride barrier in beol vias

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010518644A (ja) 2007-02-14 2010-05-27 本田技研工業株式会社 原子層堆積法によりサイズ制御され空間的に分散されるナノ構造の製造方法
JP2017041632A (ja) 2015-08-05 2017-02-23 エーエスエム アイピー ホールディング ビー．ブイ． アルミニウム及び窒素を含む材料の選択的堆積
JP2017222928A (ja) 2016-05-31 2017-12-21 東京エレクトロン株式会社 表面処理による選択的堆積
JP2018011057A (ja) 2016-07-11 2018-01-18 東京エレクトロン株式会社 周期的処理を使用した選択的膜堆積のための方法及び装置
JP2018046279A (ja) 2016-09-13 2018-03-22 東京エレクトロン株式会社 セルフアセンブル単層表面前処理を用いた選択的金属酸化物堆積

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930059B2 (en) * 2003-02-27 2005-08-16 Sharp Laboratories Of America, Inc. Method for depositing a nanolaminate film by atomic layer deposition
EP2222889A4 (en) * 2007-11-06 2010-12-29 Hcf Partners L P ATOM LOCATION SEPARATION PROCESS
US8859785B2 (en) * 2009-05-29 2014-10-14 Air Products And Chemicals, Inc. Volatile group 2 metal precursors
US8178439B2 (en) * 2010-03-30 2012-05-15 Tokyo Electron Limited Surface cleaning and selective deposition of metal-containing cap layers for semiconductor devices
US8945305B2 (en) * 2010-08-31 2015-02-03 Micron Technology, Inc. Methods of selectively forming a material using parylene coating
US9090641B2 (en) 2012-03-09 2015-07-28 Applied Materials, Inc. Precursors and methods for the selective deposition of cobalt and manganese on metal surfaces
JP6218062B2 (ja) * 2012-08-24 2017-10-25 学校法人早稲田大学 電力素子、電力制御機器、電力素子の製造方法
TWI661072B (zh) * 2014-02-04 2019-06-01 荷蘭商Ａｓｍ Ｉｐ控股公司 金屬、金屬氧化物與介電質的選擇性沈積
US10047435B2 (en) * 2014-04-16 2018-08-14 Asm Ip Holding B.V. Dual selective deposition
US20160064275A1 (en) * 2014-08-27 2016-03-03 Applied Materials, Inc. Selective Deposition With Alcohol Selective Reduction And Protection
EP3198652A4 (en) 2014-09-26 2018-05-30 INTEL Corporation Selective gate spacers for semiconductor devices
TWI717260B (zh) 2015-05-01 2021-01-21 美商應用材料股份有限公司 使用表面封端化學性質的薄膜介電質之選擇性沉積
US20170092533A1 (en) * 2015-09-29 2017-03-30 Applied Materials, Inc. Selective silicon dioxide deposition using phosphonic acid self assembled monolayers as nucleation inhibitor
US10026887B2 (en) 2015-11-12 2018-07-17 Board Of Regents, The University Of Texas System Methods of tailoring the deposition of metals using self-assembled monolayers
EP3397788A4 (en) * 2015-12-30 2019-11-27 Maxterial, Inc. COATINGS AND COATED SURFACES WITH SELECTED SURFACE PROPERTIES AND FUNCTIONS
JP6692443B2 (ja) * 2016-03-03 2020-05-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 断続的な空気−水暴露による自己組織化単分子膜のブロッキングの改良
US11081342B2 (en) 2016-05-05 2021-08-03 Asm Ip Holding B.V. Selective deposition using hydrophobic precursors
TWI739984B (zh) 2017-01-31 2021-09-21 美商應用材料股份有限公司 就圖案化應用進行選擇性沉積之方案
US11117807B2 (en) * 2017-06-23 2021-09-14 Jiangsu Nata Opto-Electronic Materials Co. Ltd. Method of making aluminum-free neopentasilane
TWI804369B (zh) * 2017-07-14 2023-06-01 荷蘭商Ａｓｍ Ｉｐ控股公司 用於將自組裝單層沈積於基板之表面上的設備
TWI722301B (zh) 2017-07-18 2021-03-21 美商應用材料股份有限公司 在金屬材料表面上沉積阻擋層的方法
US11164745B2 (en) 2017-08-13 2021-11-02 Applied Materials, Inc. Method of enhancing selective deposition by cross-linking of blocking molecules
JP7019837B2 (ja) 2018-04-13 2022-02-15 アプライド マテリアルズ インコーポレイテッド 選択的原子層堆積方法
US10867850B2 (en) 2018-07-13 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Selective deposition method for forming semiconductor structure
US20200273794A1 (en) 2019-02-25 2020-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and methods of forming the same
US10930551B2 (en) 2019-06-28 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for fabricating a low-resistance interconnect
TWI865747B (zh) 2020-03-30 2024-12-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 在兩不同表面上同時選擇性沉積兩不同材料

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010518644A (ja) 2007-02-14 2010-05-27 本田技研工業株式会社 原子層堆積法によりサイズ制御され空間的に分散されるナノ構造の製造方法
JP2017041632A (ja) 2015-08-05 2017-02-23 エーエスエム アイピー ホールディング ビー．ブイ． アルミニウム及び窒素を含む材料の選択的堆積
JP2017222928A (ja) 2016-05-31 2017-12-21 東京エレクトロン株式会社 表面処理による選択的堆積
JP2018011057A (ja) 2016-07-11 2018-01-18 東京エレクトロン株式会社 周期的処理を使用した選択的膜堆積のための方法及び装置
JP2018046279A (ja) 2016-09-13 2018-03-22 東京エレクトロン株式会社 セルフアセンブル単層表面前処理を用いた選択的金属酸化物堆積

Also Published As

Publication number Publication date
US20250230545A1 (en) 2025-07-17
TW201943881A (zh) 2019-11-16
US20240052487A1 (en) 2024-02-15
US20210189562A1 (en) 2021-06-24
TWI879732B (zh) 2025-04-11
US12291779B2 (en) 2025-05-06
JP2022091739A (ja) 2022-06-21
US11821085B2 (en) 2023-11-21
JP7019837B2 (ja) 2022-02-15
WO2019200234A1 (en) 2019-10-17
KR20200132998A (ko) 2020-11-25
KR102515131B1 (ko) 2023-03-29
US20190316256A1 (en) 2019-10-17
JP7290760B2 (ja) 2023-06-13
KR20230048444A (ko) 2023-04-11
JP2021521639A (ja) 2021-08-26

Similar Documents

Publication Publication Date Title
KR102652331B1 (ko) 선택적 원자 층 증착 방법들
US11739422B2 (en) Passivation against vapor deposition
TWI772516B (zh) 藉由化學蝕刻去除選擇性沉積缺陷
JP2022088516A (ja) 酸化物薄膜の堆積
US11515155B2 (en) Methods for enhancing selectivity in SAM-based selective deposition
JP7569861B2 (ja) 選択的堆積の方法
US20230002890A1 (en) Multiple surface and fluorinated blocking compounds
JP2023143793A (ja) 基板処理方法及びこれを用いた選択的蒸着方法
KR20230139306A (ko) 기판 처리 방법 및 이를 사용한 선택적 증착 방법
KR20240155793A (ko) 상호연결 구조들을 형성하는 방법들
KR20240140848A (ko) 선택적 패시베이션에 의한 초박층들
CN118382912A (zh) 具有增强选择性的氮化硅沉积

Legal Events

Date Code Title Description
A107 Divisional application of patent
PA0104 Divisional application for international application

Comment text: Divisional Application for International Patent

Patent event code: PA01041R01D

Patent event date: 20230323

Application number text: 1020207032438

Filing date: 20201110

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230625

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240223

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240325

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240326

End annual number: 3

Start annual number: 1

PG1601 Publication of registration