[go: up one dir, main page]

KR102650546B1 - 자기 기억 소자 - Google Patents

자기 기억 소자 Download PDF

Info

Publication number
KR102650546B1
KR102650546B1 KR1020190010325A KR20190010325A KR102650546B1 KR 102650546 B1 KR102650546 B1 KR 102650546B1 KR 1020190010325 A KR1020190010325 A KR 1020190010325A KR 20190010325 A KR20190010325 A KR 20190010325A KR 102650546 B1 KR102650546 B1 KR 102650546B1
Authority
KR
South Korea
Prior art keywords
pattern
tunnel junction
line
magnetic tunnel
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190010325A
Other languages
English (en)
Other versions
KR20200093720A (ko
Inventor
이준명
김환균
박정헌
임우창
정준호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190010325A priority Critical patent/KR102650546B1/ko
Priority to US16/556,599 priority patent/US11127786B2/en
Priority to CN201910960905.6A priority patent/CN111490153B/zh
Publication of KR20200093720A publication Critical patent/KR20200093720A/ko
Application granted granted Critical
Publication of KR102650546B1 publication Critical patent/KR102650546B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Materials of the active region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

자기 기억 소자는 기판 상의 라인 패턴, 상기 라인 패턴 상의 자기터널접합 패턴, 및 상기 자기터널접합 패턴을 사이에 두고 상기 라인 패턴으로부터 이격되고, 상기 자기터널접합 패턴에 연결되는 상부 도전 라인을 포함한다. 상기 라인 패턴은 상기 자기터널접합 패턴에 스핀 궤도 토크(spin-orbit torque)를 가하도록 구성되고, 상기 라인 패턴은 칼코겐 원소 기반의 위상 부도체(topological insulator)를 포함한다.

Description

자기 기억 소자{Magnetic memory devices}
본 발명은 반도체 소자에 대한 것으로, 보다 상세하게는 자기터널접합을 포함하는 자기 기억 소자에 대한 것이다.
전자 기기의 고속화 및/또는 저 소비전력화 등에 따라, 전기 기기에 포함되는 반도체 기억 소자의 고속화 및/또는 낮은 동작 전압 등에 대한 요구가 증가되고 있다. 이러한 요구들을 충족시키기 위하여, 반도체 기억 소자로서 자기 기억 소자가 제안된 바 있다. 자기 기억 소자는 고속 동작 및/또는 비휘발성 등의 특성들을 가질 수 있어서 차세대 반도체 기억 소자로 각광 받고 있다.
일반적으로, 자기 기억 소자는 자기터널접합(Magnetic tunnel junction; MTJ)을 포함할 수 있다. 자기터널접합은 두 개의 자성체와 그 사이에 개재된 절연막을 포함할 수 있다. 두 자성체의 자화 방향들에 따라 자기터널접합의 저항 값이 달라질 수 있다. 예를 들면, 두 자성체의 자화 방향이 반평행한 경우에 자기터널접합은 큰 저항 값을 가질 수 있으며, 두 자성체의 자화 방향이 평행한 경우에 자기터널접합은 작은 저항 값을 가질 수 있다. 이러한 저항 값의 차이를 이용하여 데이터를 기입/판독할 수 있다. 전자 산업이 고도로 발전함에 따라, 자기 기억 소자에 대한 고집적화 및/또는 저 소비전력화에 대한 요구가 심화되고 있다. 따라서, 이러한 요구들을 충족시키기 위한 많은 연구들이 진행되고 있다.
본 발명이 이루고자 하는 일 기술적 과제는 고집적화가 가능한 스핀 궤도 토크 기반(spin orbit torque based) 자기 기억 소자 및 그 제조방법을 제공하는데 있다. 본 발명이 이루고자 하는 기술적 과제는 상술한 개시에 한정되지 않는다.
본 발명에 따른 자기 기억 소자는 기판 상의 라인 패턴; 상기 라인 패턴 상의 자기터널접합 패턴; 및 상기 자기터널접합 패턴을 사이에 두고 상기 라인 패턴으로부터 이격되고, 상기 자기터널접합 패턴에 연결되는 상부 도전 라인을 포함할 수 있다. 상기 라인 패턴은 상기 자기터널접합 패턴에 스핀 궤도 토크(spin-orbit torque)를 가하도록 구성될 수 있다. 상기 라인 패턴은 칼코겐 원소 기반의 위상 부도체(topological insulator)를 포함할 수 있다.
본 발명에 따른 자기 기억 소자는 기판 상에 차례로 적층되는 제1 자기터널접합 패턴 및 제2 자기터널접합 패턴; 상기 제1 자기터널접합 패턴과 상기 제2 자기터널접합 패턴 사이의 라인 패턴; 및 상기 제1 자기터널접합 패턴과 상기 라인 패턴 사이에 배치되고, 상기 제1 자기터널접합 패턴에 연결되는 제1 상부 도전 라인을 포함할 수 있다. 상기 라인 패턴은 상기 제2 자기터널접합 패턴에 스핀 궤도 토크(spin-orbit torque)를 가하도록 구성될 수 있다.
본 발명에 따른 자기 기억 소자는 기판 상의 라인 패턴; 및 상기 라인 패턴 상의 자기터널접합 패턴을 포함할 수 있다. 상기 라인 패턴은 오보닉 문턱 스위칭 특성을 가지도록, 그리고 상기 자기터널접합 패턴에 스핀 궤도 토크를 가하도록 구성될 수 있다.
본 발명의 개념에 따르면, 고집적화가 가능한 스핀 궤도 토크 기반의 자기 기억 소자 및 그 제조방법이 제공될 수 있다.
도 1은 본 발명의 일부 실시예들에 따른 자기 기억 소자의 평면도이다.
도 2는 도 1의 Ⅰ-Ⅰ'에 따른 단면도이다.
도 3 및 도 4는 도 2의 자기 기억 소자의 쓰기 동작 및 소거 동작을 각각 나타내는 개념도들이다.
도 5는 도 2의 자기 기억 소자의 읽기 동작을 나타내는 개념도이다.
도 6은 도 2의 자기 기억 소자의 읽기 동작을 설명하기 위한 그래프이다.
도 7a 및 도 7b는 본 발명의 일부 실시예들에 따른 자기 기억 소자의 제조방법을 나타내는, 도 1의 Ⅰ-Ⅰ'에 대응하는 단면도들이다.
도 8은 본 발명의 일부 실시예들에 따른 자기 기억 소자를 나타내는, 도 1의 Ⅰ-Ⅰ'에 대응하는 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들을 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 일부 실시예들에 따른 자기 기억 소자의 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ'에 따른 단면도이다.
도 1 및 도 2를 참조하면, 기판(100) 상에 라인 패턴(110)이 배치될 수 있고, 상기 라인 패턴(110) 상에 자기터널접합 패턴(MTJ)이 배치될 수 있다. 상기 기판(100)은 반도체 기판을 포함할 수 있고, 상기 반도체 기판 상에 형성된 적어도 하나의 도전막 및/또는 절연막을 더 포함할 수 있다. 상기 반도체 기판은 실리콘(Si), 절연체 상의 실리콘(SOI), 실리콘게르마늄(SiGe), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함할 수 있다.
상기 자기터널접합 패턴(MTJ)은 기준 자성 패턴(PL), 자유 자성 패턴(FL), 및 이들 사이의 터널 배리어 패턴(TBR)을 포함할 수 있다. 일부 실시예들에 따르면, 상기 자유 자성 패턴(FL)은 상기 라인 패턴(110)과 상기 터널 배리어 패턴(TBR) 사이에 배치될 수 있고, 상기 기준 자성 패턴(PL)은 상기 터널 배리어 패턴(TBR)을 사이에 두고 상기 자유 자성 패턴(FL)으로부터 이격될 수 있다. 즉, 상기 자유 자성 패턴(FL)은 상기 기준 자성 패턴(PL)보다 상기 라인 패턴(110)에 더 인접하게 배치될 수 있다. 다른 실시예들에 따르면, 도시된 바와 달리, 상기 기준 자성 패턴(PL)이 상기 라인 패턴(110)과 상기 터널 배리어 패턴(TBR) 사이에 배치될 수 있고, 상기 자유 자성 패턴(FL)이 상기 터널 배리어 패턴(TBR)을 사이에 두고 상기 기준 자성 패턴(PL)으로부터 이격될 수 있다. 즉, 상기 기준 자성 패턴(PL)이 상기 자유 자성 패턴(FL)보다 상기 라인 패턴(110)에 더 인접하게 배치될 수 있다. 상기 터널 배리어 패턴(TBR)은 일 예로, 마그네슘(Mg) 산화막, 티타늄(Ti) 산화막, 알루미늄(Al) 산화막, 마그네슘-아연(Mg-Zn) 산화막, 또는 마그네슘-붕소(Mg-B) 산화막 중에서 적어도 하나를 포함할 수 있다. 상기 기준 자성 패턴(PL) 및 상기 자유 자성 패턴(FL)의 각각은 적어도 하나의 자성층을 포함할 수 있다.
상기 기준 자성 패턴(PL)은 일 방향으로 고정된 자화방향(MDp)을 갖는 기준층을 포함할 수 있다. 상기 자유 자성 패턴(FL)은 상기 기준 자성 패턴(PL)의 상기 자화방향(MDp)에 평행 또는 반평행하게 변경 가능한 자화방향(MDf)을 갖는 자유층을 포함할 수 있다. 상기 기준 자성 패턴(PL) 및 상기 자유 자성 패턴(FL)의 상기 자화방향들(MDp, MDf)은 상기 터널 배리어 패턴(TBR)과 상기 자유 자성 패턴(FL)의 계면에 실질적으로 수직할 수 있다. 이 경우, 상기 기준 자성 패턴(PL) 및 상기 자유 자성 패턴(FL)의 각각은 내재적 수직 자성 물질 및 외인성 수직 자성 물질 중 적어도 하나를 포함할 수 있다. 상기 내재적 수직 자성 물질은 외부적 요인이 없는 경우에도 수직 자화 특성을 갖는 물질을 포함할 수 있다. 상기 내재적 수직 자성 물질은, i) 수직 자성 물질(일 예로, CoFeTb, CoFeGd, CoFeDy), ii) L10 구조를 갖는 수직 자성 물질, iii) 조밀육방격자(Hexagonal Close Packed Lattice) 구조의 CoPt, 및 ⅳ) 수직 자성 구조체 중 적어도 하나를 포함할 수 있다. 상기 L10 구조를 갖는 수직 자성 물질은 L10 구조의 FePt, L10 구조의 FePd, L10 구조의 CoPd, 또는 L10 구조의 CoPt 등에서 적어도 하나를 포함할 수 있다. 상기 수직 자성 구조체는 교대로 그리고 반복적으로 적층된 자성층들 및 비자성층들을 포함할 수 있다. 일 예로, 상기 수직 자성 구조체는 (Co/Pt)n, (CoFe/Pt)n, (CoFe/Pd)n, (Co/Pd)n, (Co/Ni)n, (CoNi/Pt)n, (CoCr/Pt)n 또는 (CoCr/Pd)n (n은 적층 횟수) 등에서 적어도 하나를 포함할 수 있다. 상기 외인성 수직 자성 물질은, 내재적 수평 자화 특성을 가지나 외부적 요인에 의해 수직 자화 특성을 갖는 물질을 포함할 수 있다. 일 예로, 상기 외인성 수직 자성 물질은, 상기 기준 자성 패턴(PL)(또는, 상기 자유 자성 패턴(FL))과 상기 터널 배리어 패턴(TBR)의 접합에 의해 유도되는 자기 이방성에 의해 상기 수직 자화 특성을 가질 수 있다. 상기 외인성 수직 자성 물질은, 일 예로, CoFeB를 포함할 수 있다.
상기 라인 패턴(110)은 상기 자기터널접합 패턴(MTJ) 아래에 배치될 수 있고, 일 예로, 상기 기판(100)과 상기 자기터널접합 패턴(MTJ) 사이에 배치될 수 있다. 상기 라인 패턴(110)은 상기 기판(100)의 상면(100U)에 평행한 제1 방향(D1)으로 연장되는 라인 형태를 가질 수 있다.
상기 라인 패턴(110)은 위상 부도체(topological insulator)를 포함할 수 있다. 상기 위상 부도체는 그 내부(즉, 벌크(bulk))는 부도체이나 그 표면에서 전류가 흐르는 특성을 갖는 물질을 지칭한다. 상기 라인 패턴(110)은 이에 펄스(pulse)가 인가되면 부도체에서 전도체로 전기적 특성이 변화하고 상기 펄스가 제거되면 다시 원래의 부도체 상태로 돌아오는 오보닉 문턱 스위치(Ovonic Threshold Switch) 특성을 가지도록 구성될 수 있다. 일 예로, 상기 라인 패턴(110)에 인가되는 전압이 문턱전압보다 작은 경우, 상기 라인 패턴(110)은 전류가 흐르지 않는 부도체(또는 절연체) 상태에 있을 수 있다. 즉, 상기 라인 패턴(110)은 오프(off) 상태에 있을 수 있다. 상기 라인 패턴(110)에 인가되는 전압이 문턱전압보다 큰 경우, 전류(I)가 상기 라인 패턴(110)을 통해 흐를 수 있고, 상기 라인 패턴(110)의 적어도 일부는 전도체 상태에 있을 수 있다. 이 경우, 상기 라인 패턴(110)을 통해 흐르는 상기 전류(I)는 상기 라인 패턴(110)의 표면을 따라 흐를 수 있고, 상기 라인 패턴(110)은 온(on) 상태에 있을 수 있다.
더하여, 상기 라인 패턴(110)은 상기 자기터널접합 패턴(MTJ)에 스핀-궤도 토크(spin-orbit torque)를 가하도록 구성될 수 있다. 일 예로, 상기 전류(I)가 상기 라인 패턴(110)의 상기 표면을 따라 흐르는 경우, 상기 전류(I)는 상기 라인 패턴(110)과 상기 자기터널접합 패턴(MTJ) 사이의 계면(INF)에 인접하게 흐를 수 있다. 상기 전류(I)는 상기 라인 패턴(110)과 상기 자기터널접합 패턴(MTJ) 사이의 상기 계면(INF)에 평행하게 흐를 수 있다. 이 경우, 스핀 홀 효과(일 예로, 양자스핀 홀 효과)에 기초한 스핀류(spin current)가 상기 계면(INF)에 수직한 방향으로 흐를 수 있고, 이로 인해 상기 자기터널접합 패턴(MTJ)에 상기 스핀-궤도 토크가 가해질 수 있다. 상기 자유 자성 패턴(FL)의 상기 자화 방향(MDf)은 상기 스핀-궤도 토크에 의해 스위칭될 수 있다.
상기 라인 패턴(110)은 칼코겐 원소 기반의 위상 부도체(topological insulator)를 포함할 수 있다. 상기 라인 패턴(110)은 실리콘(Si), 게르마늄(Ge), 비스무트(Bi), 및 안티모니(Sb) 중 적어도 하나와 칼코겐 원소가 조합된 화합물을 포함할 수 있다. 상기 라인 패턴(110)은 칼코겐 원소인 텔루륨(Te) 및 셀레륨(Se) 중 적어도 하나와, 실리콘(Si), 게르마늄(Ge), 비스무트(Bi), 및 안티모니(Sb) 중 적어도 하나가 조합된 화합물을 포함할 수 있다. 상기 라인 패턴(110)은 일 예로, GeSe, BiSe, BiSbTe, GeTe, GeTeSe, GeSbTe, SiTe 및 SiGeTe 중 적어도 하나를 포함할 수 있다.
하부 도전 라인들(120)이 상기 라인 패턴(110) 상에 배치될 수 있고, 상기 라인 패턴(110)의 다른 부분들에 각각 연결될 수 있다. 상기 하부 도전 라인들(120)은 상기 제1 방향(D1)으로 서로 이격될 수 있고, 상기 기판(100)의 상기 상면(100U)에 평행하고 상기 제1 방향(D1)에 교차하는 제2 방향(D2)을 따라 연장될 수 있다. 상기 하부 도전 라인들(120)은 상기 라인 패턴(110)에 교차하도록 배치될 수 있다. 평면적 관점에서, 상기 자기터널접합 패턴(MTJ)은 상기 하부 도전 라인들(120) 사이에 배치될 수 있다. 상기 하부 도전 라인들(120) 중 하나는 상기 자기터널접합 패턴(MTJ)의 일 측에 배치될 수 있고, 상기 하부 도전 라인들(120) 중 다른 하나는 상기 자기터널접합 패턴(MTJ)의 타 측에 배치될 수 있다. 상기 하부 도전 라인들(120)은 일 예로, 금속을 포함할 수 있다.
층간 절연막(130)이 상기 라인 패턴(110), 상기 하부 도전 라인들(120), 및 상기 자기터널접합 패턴(MTJ)을 덮도록 상기 기판(100) 상에 배치될 수 있다. 상기 층간 절연막(130)은 상기 자기터널접합 패턴(MTJ)의 측면을 덮을 수 있고, 상기 자기터널접합 패턴(MTJ)의 상면을 노출할 수 있다. 상기 층간 절연막(130)은 산화물, 질화물, 및/또는 산질화물을 포함할 수 있다.
상부 도전 라인(140)이 상기 층간 절연막(130) 상에 배치될 수 있고, 상기 자기터널접합 패턴(MTJ)에 연결될 수 있다. 상기 상부 도전 라인(140)은 상기 제1 방향(D1)으로 연장될 수 있고, 상기 하부 도전 라인들(120)을 교차하도록 배치될 수 있다. 상기 하부 도전 라인들(120)은 상기 기판(100)으로부터 상기 상부 도전 라인(140)보다 낮은 높이에 위치할 수 있다. 상기 상부 도전 라인(140)은 일 예로, 금속을 포함할 수 있다.
본 발명의 개념에 따르면, 상기 라인 패턴(110)은 오보닉 문턱 스위치(Ovonic Threshold Switch) 특성을 가짐과 동시에, 상기 자기터널접합 패턴(MTJ)에 스핀-궤도 토크(spin-orbit torque)를 가하도록 구성될 수 있다. 상기 라인 패턴(110)이 오보닉 문턱 스위치(Ovonic Threshold Switch) 특성을 가지도록 구성됨에 따라, 상기 라인 패턴(110)을 통해 흐르는 전류의 흐름을 제어하기 위한 별도의 트랜지스터가 요구되지 않을 수 있다. 이에 따라, 고집적화가 가능한 스핀 궤도 토크 기반의 자기 기억 소자가 제공될 수 있다.
도 3 및 도 4는 도 2의 자기 기억 소자의 쓰기 동작 및 소거 동작을 각각 나타내는 개념도들이다.
도 3을 참조하면, 상기 자기터널접합 패턴(MTJ)의 쓰기 동작은 상술한 오보닉 문턱 스위칭 및 스핀-궤도 토크에 기반하여 수행될 수 있다. 일 예로, 상기 하부 도전 라인들(120)을 통해 상기 라인 패턴(110)에 쓰기 전압(Vsw)이 인가될 수 있다. 상기 쓰기 전압(Vsw)은 상기 라인 패턴(110)의 문턱전압(Vth)보다 클 수 있고(Vsw > Vth), 이에 따라, 쓰기 전류(Isw)가 상기 라인 패턴(110)을 통해 상기 제1 방향(D1)으로 흐를 수 있다. 상기 쓰기 전류(Isw)는 상기 라인 패턴(110)의 표면을 따라 흐를 수 있고, 상기 라인 패턴(110)은 온(on) 상태에 있을 수 있다. 상기 쓰기 전류(Isw)는 상기 라인 패턴(110)과 상기 자기터널접합 패턴(MTJ) 사이의 상기 계면(INF)에 인접하게, 그리고 이에 평행하게 흐를 수 있다. 이 경우, 스핀 홀 효과(일 예로, 양자스핀 홀 효과)에 기초한 스핀류(spin current)가 상기 계면(INF)에 수직한 방향으로 흐를 수 있고, 이로 인해 상기 자기터널접합 패턴(MTJ)에 상기 스핀-궤도 토크가 가해질 수 있다. 상기 자유 자성 패턴(FL)의 상기 자화 방향(MDf)은 상기 쓰기 전류(Isw)에 의해 발생된 상기 스핀-궤도 토크에 의해 상기 기준 자성 패턴(PL)의 상기 자화 방향(MDp)에 반평행하게(또는 평행하게) 스위칭될 수 있다.
도 4를 참조하면, 상기 자기터널접합 패턴(MTJ)의 소거 동작은 상술한 오보닉 문턱 스위칭 및 스핀-궤도 토크에 기반하여 수행될 수 있다. 일 예로, 상기 하부 도전 라인들(120)을 통해 상기 라인 패턴(110)에 소거 전압(Vswr)이 인가될 수 있다. 상기 소거 전압(Vswr)은 상기 쓰기 전압(Vsw)의 역방향 전압일 수 있다. 상기 소거 전압(Vswr)은 상기 라인 패턴(110)의 문턱전압(Vth)보다 클 수 있고(Vswr > Vth), 이에 따라, 소거 전류(Iswr)가 상기 라인 패턴(110)을 통해 상기 제1 방향(D1)의 반대 방향으로 흐를 수 있다. 즉, 상기 소거 전류(Iswr)는 상기 쓰기 전류(Isw)의 역방향 전류일 수 있다. 상기 소거 전류(Iswr)는 상기 라인 패턴(110)의 표면을 따라 흐를 수 있고, 상기 라인 패턴(110)은 온(on) 상태에 있을 수 있다. 상기 소거 전류(Iswr)는 상기 라인 패턴(110)과 상기 자기터널접합 패턴(MTJ) 사이의 상기 계면(INF)에 인접하게, 그리고 이에 평행하게 흐를 수 있다. 이 경우, 스핀 홀 효과(일 예로, 양자스핀 홀 효과)에 기초한 스핀류(spin current)가 상기 계면(INF)에 수직한 방향으로 흐를 수 있고, 이로 인해 상기 자기터널접합 패턴(MTJ)에 상기 스핀-궤도 토크가 가해질 수 있다. 상기 소거 전류(Iswr)에 의해 발생된 상기 스핀-궤도 토크는 상기 쓰기 전류(Isw)에 발생된 상기 스핀-궤도 토크와 반대 방향으로 나타날 수 있다. 상기 자유 자성 패턴(FL)의 상기 자화 방향(MDf)은 상기 소거 전류(Iswr)에 의해 발생된 상기 스핀-궤도 토크에 의해 상기 기준 자성 패턴(PL)의 상기 자화 방향(MDp)에 평행하게(또는 반평행하게) 스위칭될 수 있다.
도 5는 도 2의 자기 기억 소자의 읽기 동작을 나타내는 개념도이고, 도 6은 도 2의 자기 기억 소자의 읽기 동작을 설명하기 위한 그래프이다.
도 5 및 도 6을 참조하면, 상기 하부 도전 라인들(120) 중 하나 및 상기 상부 도전 라인(140)에 읽기 전압(Vread)이 인가될 수 있다. 읽기 동작시 상기 라인 패턴(110)의 문턱 전압(Vth_read)은 상술한 쓰기 또는 소거 동작시 상기 라인 패턴(110)의 문턱 전압(Vth)보다 작을 수 있다(Vth_read < Vth). 이는 읽기 동작시 상기 라인 패턴(110) 내 전류 경로(current path)가 쓰기 또는 소거 동작시 상기 라인 패턴(110) 내 전류 경로보다 짧기 때문일 수 있다. 상기 읽기 전압(Vread)은 읽기 동작시 상기 라인 패턴(110)의 상기 문턱 전압(Vth_read)보다 클 수 있고(Vread > Vth_read), 이에 따라, 읽기 전류(Iread)가 상기 라인 패턴(110)의 일부 및 상기 자기터널접합 패턴(MTJ)을 통해 흐를 수 있다. 상기 읽기 전압(Vread)은 상기 쓰기 전압(Vsw) 및 상기 소거 전압(Vswr)보다 작을 수 있다. 상기 읽기 전류(Iread)는 상기 라인 패턴(110)과 상기 자기터널접합 패턴(MTJ) 사이의 상기 계면(INF)에 수직한 방향을 따라 상기 자기터널접합 패턴(MTJ)을 통해 흐를 수 있다. 상기 읽기 전류(Iread)는 상기 라인 패턴(110)의 오보닉 문턱 스위칭 특성에 의해 제어될 수 있다.
상기 읽기 전류(Iread)에 의해 상기 자기터널접합 패턴(MTJ)의 저항 상태가 검출될 수 있다. 상기 자기터널접합 패턴(MTJ)이 고저항 상태에 있는지 또는 저저항 상태에 있는지 여부가 상기 읽기 전류(Iread)에 의해 검출될 수 있다. 일 예로, 상기 자유 자성 패턴(FL)의 상기 자화 방향(MDf)이 상기 기준 자성 패턴(PL)의 상기 자화 방향(MDp)에 평행한 경우, 상기 자기터널접합 패턴(MTJ)은 제1 저항 상태(R1, 일 예로, 저저항 상태)에 있을 수 있다. 상기 자유 자성 패턴(FL)의 상기 자화 방향(MDf)이 상기 기준 자성 패턴(PL)의 상기 자화 방향(MDp)에 반평행한 경우, 상기 자기터널접합 패턴(MTJ)은 제2 저항 상태(R2, 일 예로, 고저항 상태)에 있을 수 있다. 상기 자기터널접합 패턴(MTJ)의 상기 저항 상태에 따라, 상기 자기터널접합 패턴(MTJ) 내 저장된 데이터(0 또는 1)가 검출될 수 있다.
도 7a 및 도 7b는 본 발명의 일부 실시예들에 따른 자기 기억 소자의 제조방법을 나타내는, 도 1의 Ⅰ-Ⅰ'에 대응하는 단면도들이다. 설명의 간소화를 위해, 도 1 및 도 2를 참조하여 설명한 자기 기억 소자와 중복되는 설명은 생략될 수 있다.
도 1 및 도 7a를 참조하면, 기판(100) 상에 라인 패턴(110)이 형성될 수 있다. 상기 라인 패턴(110)은 상기 제1 방향(D1)으로 연장되는 라인 형태를 가지도록 형성될 수 있다. 상기 라인 패턴(110)은 일 예로, 상기 기판(100) 상에 박막을 형성하고 상기 박막을 패터닝함으로써 형성될 수 있다. 상기 박막은 스퍼터링 증착, 화학기상증착과 같은 증착 공정을 수행함으로써 형성될 수 있다. 상기 라인 패턴(110)은 일 예로, 칼코겐 원소 기반의 위상 부도체(topological insulator)를 포함하도록 형성될 수 있다. 도시되지 않았지만, 상기 기판(100) 상에 상기 라인 패턴(110)을 덮는 절연막이 형성될 수 있고, 상기 절연막은 상기 라인 패턴(110)의 상면(110U)을 노출하도록 형성될 수 있다.
하부 도전 라인들(120)이 상기 라인 패턴(110) 상에 형성될 수 있다. 상기 하부 도전 라인들(120)은 상기 제1 방향(D1)으로 서로 이격될 수 있다. 상기 하부 도전 라인들(120)의 각각은 상기 제2 방향(D2)으로 연장되는 라인 형태를 가지도록 형성될 수 있다. 상기 하부 도전 라인들(120)은 상기 라인 패턴(110)에 교차하도록 형성될 수 있다.
자기터널접합 패턴(MTJ)이 상기 라인 패턴(110) 상에 형성될 수 있다. 상기 자기터널접합 패턴(MTJ)은 상기 라인 패턴(110)의 상기 상면(110U)과 접하도록 형성될 수 있다. 평면적 관점에서, 상기 자기터널접합 패턴(MTJ)은 상기 하부 도전 라인들(120) 사이에 배치되도록 형성될 수 있다.
상기 자기터널접합 패턴(MTJ)을 형성하는 것은, 상기 기판(100) 상에 상기 라인 패턴(110)의 상기 상면(110U)을 덮는 자기터널접합 막을 형성하는 것, 상기 자기터널접합 막 상에 마스크 패턴을 형성하는 것, 및 상기 마스크 패턴을 식각 마스크로 이용하여 상기 자기터널접합 막을 식각하는 것을 포함할 수 있다. 상기 자기터널접합 막은 상기 라인 패턴(110)의 상기 상면(110U)을 차례로 덮는 자유 자성막, 터널 배리어막, 및 기준 자성막을 포함할 수 있다. 상기 기준 자성막 및 상기 자유 자성막의 각각은 적어도 하나의 자성층을 포함할 수 있다. 상기 기준 자성막, 상기 터널 배리어막, 및 상기 자유 자성막의 각각은 스퍼터링 또는 화학 기상 증착의 방법으로 형성될 수 있다. 상기 마스크 패턴은 상기 자기터널접합 막 상에 상기 자기터널접합 패턴(MTJ)이 형성될 영역을 정의할 수 있다. 상기 마스크 패턴은 일 예로, 금속(일 예로, Ta, W, Ru, Ir 등), 도전성 금속 질화물(일 예로, TiN), 산화물, 질화물, 및 산화질화물 중 적어도 하나를 포함할 수 있다. 상기 자기터널접합 막을 식각하는 것은, 일 예로, 이온 빔을 이용한 이온 빔 식각 공정에 의해 수행될 수 있다. 상기 이온 빔은 일 예로, 아르곤 양이온(Ar+)을 포함할 수 있다. 상기 마스크 패턴은 상기 이온 빔 식각 공정 동안 식각 마스크로 이용될 수 있다. 일부 실시예들에 따르면, 상기 마스크 패턴의 적어도 일부가 상기 이온 빔 식각 공정 후 상기 자기터널접합 패턴(MTJ) 상에 남을 수 있으나, 본 발명의 개념은 이에 한정되지 않는다. 다른 실시예들에 따르면, 상기 마스크 패턴은 상기 이온 빔 식각 공정 후 제거될 수도 있다.
상기 자기터널접합 패턴(MTJ)은 상기 라인 패턴(110)의 상기 상면(110U) 상에 차례로 적층된, 자유 자성 패턴(FL), 터널 배리어 패턴(TBR), 및 기준 자성 패턴(PL)을 포함할 수 있다. 일부 실시예들에 따르면, 상기 자유 자성 패턴(FL)이 상기 터널 배리어 패턴(TBR)과 상기 라인 패턴(110) 사이에 형성될 수 있고, 이 경우, 상기 자유 자성 패턴(FL)이 상기 라인 패턴(110)의 상기 상면(110U)과 접할 수 있다. 상기 자유 자성 패턴(FL), 상기 터널 배리어 패턴(TBR), 및 상기 기준 자성 패턴(PL)은 상기 자유 자성막, 상기 터널 배리어막, 및 상기 기준 자성막을 상기 이온 빔 식각 공정에 의해 식각함으로써 각각 형성될 수 있다.
도 1 및 도 7b를 참조하면, 층간 절연막(130)이 상기 라인 패턴(110), 상기 하부 도전 라인들(120), 및 상기 자기터널접합 패턴(MTJ)을 덮도록 상기 기판(100) 상에 형성될 수 있다. 상기 층간 절연막(130)은 상기 자기터널접합 패턴(MTJ)의 상면을 노출하도록 형성될 수 있다. 상기 층간 절연막(130)은 산화물, 질화물, 및/또는 산질화물을 포함할 수 있다.
도 1 및 도 2를 다시 참조하면, 상부 도전 라인(140)이 상기 층간 절연막(130) 상에 형성될 수 있고, 자기터널접합 패턴(MTJ)에 연결되도록 형성될 수 있다. 상기 상부 도전 라인(140)은 상기 제1 방향(D1)으로 연장되는 라인 형태를 가지도록 형성될 수 있다. 상기 상부 도전 라인(140)은 상기 하부 도전 라인들(120)을 교차하도록 형성될 수 있다.
도 8은 본 발명의 일부 실시예들에 따른 자기 기억 소자를 나타내는, 도 1의 Ⅰ-Ⅰ'에 대응하는 단면도이다. 설명의 간소화를 위해, 도 1 및 도 2를 참조하여 설명한 자기 기억 소자와 중복되는 설명은 생략될 수 있다.
도 1 및 도 8을 참조하면, 복수의 자기터널접합 패턴들(MTJ)이 상기 기판(100) 상에 수직하게 적층될 수 있다. 상기 복수의 자기터널접합 패턴들(MTJ)은 상기 기판(100)의 상면(100U)에 수직한 방향을 따라 차례로 적층된, 제1 자기터널접합 패턴(MTJ1), 제2 자기터널접합 패턴(MTJ2), 및 제3 자기터널접합 패턴(MTJ3)을 포함할 수 있다. 설명의 편의를 위해, 상기 기판(100) 상에 적층된 상기 자기터널접합 패턴들(MTJ)의 수는 3개로 도시되었으나, 본 발명의 개념은 이에 한정되지 않는다. 상기 제1 내지 제3 자기터널접합 패턴들(MTJ1, MTJ2, MTJ3)의 각각은 기준 자성 패턴(PL), 자유 자성 패턴(FL), 및 이들 사이의 터널 배리어 패턴(TBR)을 포함할 수 있다. 상기 기준 자성 패턴(PL), 상기 자유 자성 패턴(FL), 및 상기 터널 배리어 패턴(TBR)은 도 1 및 도 2를 참조하여 설명한, 상기 기준 자성 패턴(PL), 상기 자유 자성 패턴(FL), 및 상기 터널 배리어 패턴(TBR)과 실질적으로 동일하다.
제1 라인 패턴(110)이 상기 기판(100)과 상기 제1 자기터널접합 패턴(MTJ1) 사이에 배치될 수 있다. 상기 제1 라인 패턴(110)은 상기 제1 방향(D1)으로 연장되는 라인 형태를 가질 수 있다. 상기 제1 라인 패턴(110)은 도 1 및 도 2를 참조하여 설명한 상기 라인 패턴(110)과 실질적으로 동일하다. 즉, 상기 제1 라인 패턴(110)은 오보닉 문턱 스위치(Ovonic Threshold Switch) 특성을 가짐과 동시에, 상기 제1 자기터널접합 패턴(MTJ1)에 스핀-궤도 토크(spin-orbit torque)를 가하도록 구성될 수 있다. 상기 제1 라인 패턴(110)에 인가되는 전압이 문턱전압보다 큰 경우, 전류가 상기 제1 라인 패턴(110)을 통해 흐를 수 있고, 상기 제1 라인 패턴(110)은 상기 제1 자기터널접합 패턴(MTJ1)에 스핀-궤도 토크를 가할 수 있다. 상기 제1 라인 패턴(110)에 인가되는 전압이 문턱전압보다 작은 경우, 전류가 상기 제1 라인 패턴(110) 내로 흐르지 않을 수 있고, 상기 제1 라인 패턴(110)은 상기 기판(100)과 상기 제1 자기터널접합 패턴(MTJ1)의 전기적 절연을 위한 절연층으로 기능할 수 있다.
제1 하부 도전 라인들(120)이 상기 제1 라인 패턴(110) 상에 배치될 수 있고, 상기 제1 라인 패턴(110)의 다른 부분들에 각각 연결될 수 있다. 상기 제1 하부 도전 라인들(120)은 상기 제1 방향(D1)으로 서로 이격될 수 있고, 상기 제2 방향(D2)을 따라 연장될 수 있다. 상기 제1 하부 도전 라인들(120)은 상기 제1 라인 패턴(110)에 교차하도록 배치될 수 있다. 평면적 관점에서, 상기 제1 자기터널접합 패턴(MTJ1)은 상기 제1 하부 도전 라인들(120) 사이에 배치될 수 있다. 상기 제1 하부 도전 라인들(120) 중 하나는 상기 제1 자기터널접합 패턴(MTJ1)의 일 측에 배치될 수 있고, 상기 제1 하부 도전 라인들(120) 중 다른 하나는 상기 제1 자기터널접합 패턴(MTJ1)의 타 측에 배치될 수 있다. 상기 제1 하부 도전 라인들(120)은 도 1 및 도 2를 참조하여 설명한 상기 하부 도전 라인들(120)과 실질적으로 동일하다.
제1 층간 절연막(130)이 상기 제1 라인 패턴(110), 상기 제1 하부 도전 라인들(120), 및 상기 제1 자기터널접합 패턴(MTJ1)을 덮도록 상기 기판(100) 상에 배치될 수 있다. 상기 제1 층간 절연막(130)은 상기 제1 자기터널접합 패턴(MTJ1)의 측면을 덮을 수 있고, 상기 제1 자기터널접합 패턴(MTJ1)의 상면을 노출할 수 있다. 상기 제1 층간 절연막(130)은 도 1 및 도 2를 참조하여 설명한 상기 층간 절연막(130)과 실질적으로 동일하다.
제1 상부 도전 라인(140)이 상기 제1 층간 절연막(130) 상에 배치될 수 있고, 상기 제1 자기터널접합 패턴(MTJ1)에 연결될 수 있다. 상기 제1 상부 도전 라인(140)은 상기 제1 방향(D1)으로 연장될 수 있고, 상기 제1 하부 도전 라인들(120)을 교차하도록 배치될 수 있다. 상기 제1 상부 도전 라인(140)은 도 1 및 도 2를 참조하여 설명한 상기 상부 도전 라인(140)과 실질적으로 동일하다.
제2 라인 패턴(112)이 상기 제1 상부 도전 라인(140)과 상기 제2 자기터널접합 패턴(MTJ2) 사이에 배치될 수 있다. 상기 제2 라인 패턴(112)은 상기 제1 방향(D1)으로 연장되는 라인 형태를 가질 수 있다. 상기 제2 라인 패턴(112)은 도 1 및 도 2를 참조하여 설명한 상기 라인 패턴(110)과 실질적으로 동일하다. 즉, 상기 제2 라인 패턴(112)은 오보닉 문턱 스위치(Ovonic Threshold Switch) 특성을 가짐과 동시에, 상기 제2 자기터널접합 패턴(MTJ2)에 스핀-궤도 토크(spin-orbit torque)를 가하도록 구성될 수 있다. 상기 제2 라인 패턴(112)에 인가되는 전압이 문턱전압보다 큰 경우, 전류가 상기 제2 라인 패턴(112)을 통해 흐를 수 있고, 상기 제2 라인 패턴(112)은 상기 제2 자기터널접합 패턴(MTJ2)에 스핀-궤도 토크를 가할 수 있다. 상기 제2 라인 패턴(112)에 인가되는 전압이 문턱전압보다 작은 경우, 전류가 상기 제2 라인 패턴(112) 내로 흐르지 않을 수 있고, 상기 제2 라인 패턴(112)은 상기 제1 상부 도전 라인(140)과 상기 제2 자기터널접합 패턴(MTJ2)의 전기적 절연을 위한 절연층으로 기능할 수 있다.
제2 하부 도전 라인들(122)이 상기 제2 라인 패턴(112) 상에 배치될 수 있고, 상기 제2 라인 패턴(112)의 다른 부분들에 각각 연결될 수 있다. 상기 제2 하부 도전 라인들(122)은 상기 제1 방향(D1)으로 서로 이격될 수 있고, 상기 제2 방향(D2)을 따라 연장될 수 있다. 상기 제2 하부 도전 라인들(122)은 상기 제2 라인 패턴(112) 및 상기 제1 상부 도전 라인(140)에 교차하도록 배치될 수 있다. 평면적 관점에서, 상기 제2 자기터널접합 패턴(MTJ2)은 상기 제2 하부 도전 라인들(122) 사이에 배치될 수 있다. 상기 제2 하부 도전 라인들(122) 중 하나는 상기 제2 자기터널접합 패턴(MTJ2)의 일 측에 배치될 수 있고, 상기 제2 하부 도전 라인들(122) 중 다른 하나는 상기 제2 자기터널접합 패턴(MTJ2)의 타 측에 배치될 수 있다. 상기 제2 하부 도전 라인들(122)은 도 1 및 도 2를 참조하여 설명한 상기 하부 도전 라인들(120)과 실질적으로 동일하다.
제2 층간 절연막(132)이 상기 제2 라인 패턴(112), 상기 제2 하부 도전 라인들(122), 및 상기 제2 자기터널접합 패턴(MTJ2)을 덮도록 상기 기판(100) 상에 배치될 수 있다. 상기 제2 층간 절연막(132)은 상기 제2 자기터널접합 패턴(MTJ2)의 측면을 덮을 수 있고, 상기 제2 자기터널접합 패턴(MTJ2)의 상면을 노출할 수 있다. 상기 제2 층간 절연막(132)은 도 1 및 도 2를 참조하여 설명한 상기 층간 절연막(130)과 실질적으로 동일하다.
제2 상부 도전 라인(142)이 상기 제2 층간 절연막(132) 상에 배치될 수 있고, 상기 제2 자기터널접합 패턴(MTJ2)에 연결될 수 있다. 상기 제2 상부 도전 라인(142)은 상기 제1 방향(D1)으로 연장될 수 있고, 상기 제2 하부 도전 라인들(122)을 교차하도록 배치될 수 있다. 상기 제2 상부 도전 라인(142)은 도 1 및 도 2를 참조하여 설명한 상기 상부 도전 라인(140)과 실질적으로 동일하다.
제3 라인 패턴(114)이 상기 제2 상부 도전 라인(142)과 상기 제3 자기터널접합 패턴(MTJ3) 사이에 배치될 수 있다. 상기 제3 라인 패턴(114)은 상기 제1 방향(D1)으로 연장되는 라인 형태를 가질 수 있다. 상기 제3 라인 패턴(114)은 도 1 및 도 2를 참조하여 설명한 상기 라인 패턴(110)과 실질적으로 동일하다. 즉, 상기 제3 라인 패턴(114)은 오보닉 문턱 스위치(Ovonic Threshold Switch) 특성을 가짐과 동시에, 상기 제3 자기터널접합 패턴(MTJ3)에 스핀-궤도 토크(spin-orbit torque)를 가하도록 구성될 수 있다. 상기 제3 라인 패턴(114)에 인가되는 전압이 문턱전압보다 큰 경우, 전류가 상기 제3 라인 패턴(114)을 통해 흐를 수 있고, 상기 제3 라인 패턴(114)은 상기 제3 자기터널접합 패턴(MTJ3)에 스핀-궤도 토크를 가할 수 있다. 상기 제3 라인 패턴(114)에 인가되는 전압이 문턱전압보다 작은 경우, 전류가 상기 제3 라인 패턴(114) 내로 흐르지 않을 수 있고, 상기 제3 라인 패턴(114)은 상기 제2 상부 도전 라인(142)과 상기 제3 자기터널접합 패턴(MTJ3)의 전기적 절연을 위한 절연층으로 기능할 수 있다.
제3 하부 도전 라인들(124)이 상기 제3 라인 패턴(114) 상에 배치될 수 있고, 상기 제3 라인 패턴(114)의 다른 부분들에 각각 연결될 수 있다. 상기 제3 하부 도전 라인들(124)은 상기 제1 방향(D1)으로 서로 이격될 수 있고, 상기 제2 방향(D2)을 따라 연장될 수 있다. 상기 제3 하부 도전 라인들(124)은 상기 제3 라인 패턴(114) 및 상기 제2 상부 도전 라인(142)에 교차하도록 배치될 수 있다. 평면적 관점에서, 상기 제3 자기터널접합 패턴(MTJ3)은 상기 제3 하부 도전 라인들(124) 사이에 배치될 수 있다. 상기 제3 하부 도전 라인들(124) 중 하나는 상기 제3 자기터널접합 패턴(MTJ3)의 일 측에 배치될 수 있고, 상기 제3 하부 도전 라인들(124) 중 다른 하나는 상기 제3 자기터널접합 패턴(MTJ3)의 타 측에 배치될 수 있다. 상기 제3 하부 도전 라인들(124)은 도 1 및 도 2를 참조하여 설명한 상기 하부 도전 라인들(120)과 실질적으로 동일하다.
제3 층간 절연막(134)이 상기 제3 라인 패턴(114), 상기 제3 하부 도전 라인들(124), 및 상기 제3 자기터널접합 패턴(MTJ3)을 덮도록 상기 기판(100) 상에 배치될 수 있다. 상기 제3 층간 절연막(134)은 상기 제3 자기터널접합 패턴(MTJ3)의 측면을 덮을 수 있고, 상기 제3 자기터널접합 패턴(MTJ3)의 상면을 노출할 수 있다. 상기 제3 층간 절연막(134)은 도 1 및 도 2를 참조하여 설명한 상기 층간 절연막(130)과 실질적으로 동일하다.
제3 상부 도전 라인(144)이 상기 제3 층간 절연막(134) 상에 배치될 수 있고, 상기 제3 자기터널접합 패턴(MTJ3)에 연결될 수 있다. 상기 제3 상부 도전 라인(144)은 상기 제1 방향(D1)으로 연장될 수 있고, 상기 제3 하부 도전 라인들(124)을 교차하도록 배치될 수 있다. 상기 제3 상부 도전 라인(144)은 도 1 및 도 2를 참조하여 설명한 상기 상부 도전 라인(140)과 실질적으로 동일하다.
본 발명의 개념에 따르면, 상기 제1 내지 제3 라인 패턴들(110, 112, 114)은 오보닉 문턱 스위치(Ovonic Threshold Switch) 특성을 가짐과 동시에, 상기 제1 내지 제3 자기터널접합 패턴들(MTJ1, MTJ2, MTJ3)에 각각 스핀-궤도 토크(spin-orbit torque)를 가하도록 구성될 수 있다. 상기 제1 내지 제3 라인 패턴들(110, 112, 114)이 오보닉 문턱 스위치(Ovonic Threshold Switch) 특성을 가지도록 구성됨에 따라, 상기 제1 내지 제3 라인 패턴들(110, 112, 114)을 통해 흐르는 전류의 흐름을 제어하기 위한 별도의 트랜지스터가 요구되지 않을 수 있다. 이에 따라, 상기 기판(100) 상에 상기 제1 내지 제3 자기터널접합 패턴들(MTJ1, MTJ2, MTJ3)을 수직하게 적층하는 것이 용이할 수 있다. 따라서, 집적도가 증가된 스핀 궤도 토크 기반의 자기 기억 소자가 용이하게 구현될 수 있다.
본 발명의 실시예들에 대한 이상의 설명은 본 발명의 설명을 위한 예시를 제공한다. 따라서 본 발명은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
100: 기판 110, 112, 114: 라인 패턴들
MTJ, MTJ1, MTJ2, MTJ3: 자기터널접합 패턴들
PL: 기준 자성패턴 TBR: 터널 배리어 패턴
FL: 자유 자성패턴 120, 122, 124: 하부 도전 라인들
130, 132, 134: 층간 절연막들
140, 142, 144: 상부 도전 라인들

Claims (20)

  1. 기판 상의 라인 패턴;
    상기 라인 패턴 상의 자기터널접합 패턴;
    상기 자기터널접합 패턴을 사이에 두고 상기 라인 패턴으로부터 이격되고, 상기 자기터널접합 패턴에 연결되는 상부 도전 라인; 및
    상기 라인 패턴의 다른 부분들에 각각 연결되는 하부 도전 라인들을 포함하되,
    상기 자기터널접합 패턴은 평면적 관점에서 상기 하부 도전 라인들 사이에 배치되고,
    상기 라인 패턴은 상기 자기터널접합 패턴에 스핀 궤도 토크(spin-orbit torque)를 가하도록 구성되고,
    상기 라인 패턴은 칼코겐 원소 기반의 위상 부도체(topological insulator)를 포함하는 자기 기억 소자.
  2. 청구항 1에 있어서,
    상기 라인 패턴은 실리콘(Si), 게르마늄(Ge), 비스무트(Bi) 및 안티모니(Sb) 중 적어도 하나와 칼코겐 원소가 조합된 화합물을 포함하는 자기 기억 소자.
  3. 삭제
  4. 청구항 1에 있어서,
    상기 하부 도전 라인들은 상기 상부 도전 라인보다 상기 기판으로부터 낮은 높이에 위치하는 자기 기억 소자.
  5. 청구항 4에 있어서,
    상기 하부 도전 라인들은 상기 기판의 상면에 평행한 제1 방향으로 서로 이격되고, 상기 기판의 상기 상면에 평행하고 상기 제1 방향에 교차하는 제2 방향으로 연장되는 자기 기억 소자.
  6. 청구항 5에 있어서,
    상기 상부 도전 라인은 상기 제1 방향으로 연장되어 상기 하부 도전 라인들을 교차하도록 배치되는 자기 기억 소자.
  7. 청구항 1에 있어서,
    상기 상부 도전 라인 상의 추가적인 자기터널접합 패턴; 및
    상기 상부 도전 라인과 상기 추가적인 자기터널접합 패턴 사이의 추가적인 라인 패턴을 더 포함하되,
    상기 추가적인 라인 패턴은 칼코겐 원소 기반의 위상 부도체를 포함하는 자기 기억 소자.
  8. 청구항 7에 있어서,
    상기 추가적인 라인 패턴은 상기 추가적인 자기터널접합 패턴에 스핀 궤도 토크(spin-orbit torque)를 가하도록 구성되는 자기 기억 소자.
  9. 청구항 7에 있어서,
    상기 상부 도전 라인은 상기 추가적인 라인 패턴에 의해 상기 추가적인 자기터널접합 패턴으로부터 전기적으로 절연되는 자기 기억 소자.
  10. 청구항 7에 있어서,
    상기 추가적인 자기터널접합 패턴을 사이에 두고 상기 추가적인 라인 패턴으로부터 이격되고, 상기 추가적인 자기터널접합 패턴에 연결되는 추가적인 상부 도전 라인을 더 포함하되,
    상기 상부 도전 라인 및 상기 추가적인 상부 도전 라인은 상기 기판의 상면에 평행한 제1 방향을 따라 연장되는 자기 기억 소자.
  11. 기판 상에 차례로 적층되는 제1 자기터널접합 패턴 및 제2 자기터널접합 패턴;
    상기 제1 자기터널접합 패턴과 상기 제2 자기터널접합 패턴 사이의 라인 패턴; 및
    상기 제1 자기터널접합 패턴과 상기 라인 패턴 사이에 배치되고, 상기 제1 자기터널접합 패턴에 연결되는 제1 상부 도전 라인을 포함하되,
    상기 라인 패턴은 상기 제2 자기터널접합 패턴에 스핀 궤도 토크(spin-orbit torque)를 가하도록 구성되는 자기 기억 소자.
  12. 청구항 11에 있어서,
    상기 라인 패턴은 칼코겐 원소 기반의 위상 부도체를 포함하는 자기 기억 소자.
  13. 청구항 11에 있어서,
    상기 라인 패턴은 실리콘(Si), 게르마늄(Ge), 비스무트(Bi) 및 안티모니(Sb) 중 적어도 하나와 칼코겐 원소가 조합된 화합물을 포함하는 자기 기억 소자.
  14. 청구항 11에 있어서,
    상기 제2 자기터널접합 패턴에 연결되는 제2 상부 도전 라인을 더 포함하되,
    상기 제2 자기터널접합 패턴은 상기 라인 패턴과 상기 제2 상부 도전 라인 사이에 배치되는 자기 기억 소자.
  15. 청구항 14에 있어서,
    상기 라인 패턴의 다른 부분들에 각각 연결되는 각각 연결되는 하부 도전 라인들을 더 포함하되,
    상기 제2 자기터널접합 패턴은 평면적 관점에서 상기 하부 도전 라인들 사이에 배치되는 자기 기억 소자.
  16. 청구항 15에 있어서,
    상기 하부 도전 라인들은 상기 기판으로부터 상기 제1 상부 도전 라인과 상기 제2 상부 도전 라인 사이의 높이에 위치하는 자기 기억 소자.
  17. 청구항 16에 있어서,
    상기 하부 도전 라인들은 상기 기판의 상면에 평행한 제1 방향으로 서로 이격되고, 상기 기판의 상기 상면에 평행하고 상기 제1 방향에 교차하는 제2 방향으로 연장되는 자기 기억 소자.
  18. 청구항 17에 있어서,
    상기 제1 및 제2 상부 도전 라인들은 상기 제1 방향으로 연장되어 상기 하부 도전 라인들을 교차하도록 배치되는 자기 기억 소자.
  19. 청구항 11에 있어서,
    상기 제1 상부 도전 라인은 상기 라인 패턴에 의해 상기 제2 자기터널접합 패턴으로부터 전기적으로 절연되는 자기 기억 소자.
  20. 청구항 11에 있어서,
    상기 제1 자기터널접합 패턴 아래에 배치되는 제1 라인 패턴을 더 포함하되,
    상기 제1 자기터널접합 패턴은 상기 제1 라인 패턴과 상기 제1 상부 도전 라인 사이에 배치되고, 상기 라인 패턴은 제2 라인 패턴이고,
    상기 제1 라인 패턴은 상기 제1 자기터널접합 패턴에 스핀 궤도 토크를 가하도록 구성되는 자기 기억 소자.
KR1020190010325A 2019-01-28 2019-01-28 자기 기억 소자 Active KR102650546B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190010325A KR102650546B1 (ko) 2019-01-28 2019-01-28 자기 기억 소자
US16/556,599 US11127786B2 (en) 2019-01-28 2019-08-30 Magnetic memory device
CN201910960905.6A CN111490153B (zh) 2019-01-28 2019-10-11 磁存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190010325A KR102650546B1 (ko) 2019-01-28 2019-01-28 자기 기억 소자

Publications (2)

Publication Number Publication Date
KR20200093720A KR20200093720A (ko) 2020-08-06
KR102650546B1 true KR102650546B1 (ko) 2024-03-27

Family

ID=71732906

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190010325A Active KR102650546B1 (ko) 2019-01-28 2019-01-28 자기 기억 소자

Country Status (3)

Country Link
US (1) US11127786B2 (ko)
KR (1) KR102650546B1 (ko)
CN (1) CN111490153B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017090728A1 (ja) 2015-11-27 2017-06-01 Tdk株式会社 スピン流磁化反転素子、磁気抵抗効果素子、および磁気メモリ
KR102518015B1 (ko) * 2019-01-31 2023-04-05 삼성전자주식회사 자기 저항 메모리 소자 및 그 제조 방법
US11626451B2 (en) * 2019-06-17 2023-04-11 Intel Corporation Magnetic memory device with ruthenium diffusion barrier
US11094338B1 (en) 2020-07-09 2021-08-17 Western Digital Technologies, Inc. SOT film stack for differential reader
US11763973B2 (en) 2021-08-13 2023-09-19 Western Digital Technologies, Inc. Buffer layers and interlayers that promote BiSbx (012) alloy orientation for SOT and MRAM devices
US11532323B1 (en) 2021-08-18 2022-12-20 Western Digital Technologies, Inc. BiSbX (012) layers having increased operating temperatures for SOT and MRAM devices
JP7676650B2 (ja) 2021-12-22 2025-05-14 ウェスタン デジタル テクノロジーズ インコーポレーテッド より平滑なＢｉＳｂ膜表面のために粒径を微細化するための新規なドーピングプロセス
US11875827B2 (en) 2022-03-25 2024-01-16 Western Digital Technologies, Inc. SOT reader using BiSb topological insulator
US11783853B1 (en) 2022-05-31 2023-10-10 Western Digital Technologies, Inc. Topological insulator based spin torque oscillator reader
US12154603B1 (en) 2023-06-14 2024-11-26 Western Digital Technologies, Inc. Spin-orbit torque (SOT) writer with topological insulator materials
US12354627B2 (en) 2023-06-28 2025-07-08 Western Digital Technologies, Inc. Higher areal density non-local spin orbit torque (SOT) writer with topological insulator materials

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9460768B2 (en) 2013-03-14 2016-10-04 Intel Corporation Cross point array MRAM having spin hall MTJ devices
US8963222B2 (en) * 2013-04-17 2015-02-24 Yimin Guo Spin hall effect magnetic-RAM
US9384812B2 (en) 2014-01-28 2016-07-05 Qualcomm Incorporated Three-phase GSHE-MTJ non-volatile flip-flop
CN105280214B (zh) * 2015-09-10 2018-02-27 中国科学院物理研究所 电流驱动型磁随机存取存储器和自旋逻辑器件
US20170117027A1 (en) 2015-10-21 2017-04-27 HGST Netherlands B.V. Top pinned sot-mram architecture with in-stack selector
US10305026B2 (en) 2015-11-19 2019-05-28 Samsung Electronics Co., Ltd. Cross-point architecture for spin-transfer torque magnetoresistive random access memory with spin orbit writing
US10573363B2 (en) 2015-12-02 2020-02-25 Samsung Electronics Co., Ltd. Method and apparatus for performing self-referenced read in a magnetoresistive random access memory
US9837602B2 (en) 2015-12-16 2017-12-05 Western Digital Technologies, Inc. Spin-orbit torque bit design for improved switching efficiency
CN107369759B (zh) * 2016-05-11 2021-02-09 上海磁宇信息科技有限公司 一种垂直型磁性随机存储器及其读写方法
WO2017213261A1 (ja) * 2016-06-10 2017-12-14 Tdk株式会社 交換バイアス利用型磁化反転素子、交換バイアス利用型磁気抵抗効果素子、交換バイアス利用型磁気メモリ、不揮発性ロジック回路および磁気ニューロン素子
JP6374452B2 (ja) 2016-08-04 2018-08-15 株式会社東芝 磁気メモリ
US9858975B1 (en) 2016-08-24 2018-01-02 Samsung Electronics Co., Ltd. Zero transistor transverse current bi-directional bitcell
KR101864028B1 (ko) 2016-09-08 2018-06-01 연세대학교 산학협력단 스핀트로닉스 소자 및 이의 제조 방법
TR201615482A1 (tr) 2016-10-31 2018-05-21 Goekce Oezbay Saf spi̇n akimlarina dayanan 3 boyutlu manyeti̇k bellek ci̇hazi
US10319903B2 (en) * 2016-11-29 2019-06-11 Micron Technology, Inc. Multiferroic magnetic tunnel junction devices
US10878985B2 (en) 2016-12-09 2020-12-29 Regents Of The University Of Minnesota Spin orbit torque generating materials
US10283561B2 (en) 2016-12-14 2019-05-07 Regents Of The University Of Minnesota Two-terminal spintronic devices
CN106531884B (zh) * 2016-12-23 2019-04-30 中国科学院半导体研究所 电压控制磁随机存储单元、存储器及其构成的逻辑器件
US10497416B2 (en) * 2017-02-13 2019-12-03 Purdue Research Foundation Single nanomagnet memory device for magnetic random access memory applications
JP6926666B2 (ja) * 2017-05-18 2021-08-25 Tdk株式会社 スピン流磁化反転素子
US10861902B2 (en) * 2017-06-13 2020-12-08 Samsung Electronics Co., Ltd. Semiconductor device having magnetic tunnel junction pattern
US10157653B1 (en) * 2017-06-19 2018-12-18 Sandisk Technologies Llc Vertical selector for three-dimensional memory with planar memory cells
KR102142091B1 (ko) * 2017-11-30 2020-08-06 한국과학기술연구원 스핀 궤도 토크 자성 메모리
US10468456B2 (en) * 2018-02-17 2019-11-05 Globalfoundries Inc. Integrated circuits including magnetic random access memory structures having reduced switching energy barriers for differential bit operation and methods for fabricating the same
KR102517332B1 (ko) 2018-09-12 2023-04-03 삼성전자주식회사 스핀-궤도 토크 라인을 갖는 반도체 소자 및 그 동작 방법

Also Published As

Publication number Publication date
CN111490153B (zh) 2024-01-16
KR20200093720A (ko) 2020-08-06
US20200243603A1 (en) 2020-07-30
CN111490153A (zh) 2020-08-04
US11127786B2 (en) 2021-09-21

Similar Documents

Publication Publication Date Title
KR102650546B1 (ko) 자기 기억 소자
US10734450B2 (en) Memory device and electronic apparatus including the same
KR102788422B1 (ko) 자기 기억 소자
JP5702381B2 (ja) ショットキーダイオードスイッチおよびそれを含むメモリユニット
KR102641744B1 (ko) 가변 저항 메모리 소자
KR102572158B1 (ko) 자기 기억 소자
KR20180135149A (ko) 자기 메모리 장치 및 이의 제조 방법
KR102638610B1 (ko) 자기 메모리 장치
US10553790B1 (en) Method of manufacuring a magnetic memory device
US20250057049A1 (en) Semiconductor device and a method of operating the same
US11706931B2 (en) Variable resistance memory device
JP2023066387A (ja) 半導体装置及びその製造方法
KR102698784B1 (ko) 자기 기억 소자
KR20210141024A (ko) 자기 기억 소자
US20240099157A1 (en) Variable resistance element and semiconductor device including the same
US20240074324A1 (en) Magnetic device and magnetic storage device
KR20240157469A (ko) 자기 메모리 장치
KR20250094356A (ko) 자기 메모리 소자

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190128

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220127

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20190128

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230531

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20231226

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240319

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240320

End annual number: 3

Start annual number: 1

PG1601 Publication of registration