[go: up one dir, main page]

KR102642840B1 - 유기발광 표시장치 - Google Patents

유기발광 표시장치 Download PDF

Info

Publication number
KR102642840B1
KR102642840B1 KR1020160067619A KR20160067619A KR102642840B1 KR 102642840 B1 KR102642840 B1 KR 102642840B1 KR 1020160067619 A KR1020160067619 A KR 1020160067619A KR 20160067619 A KR20160067619 A KR 20160067619A KR 102642840 B1 KR102642840 B1 KR 102642840B1
Authority
KR
South Korea
Prior art keywords
transistor
node
organic light
light emitting
during
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160067619A
Other languages
English (en)
Other versions
KR20170135543A (ko
Inventor
김중철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160067619A priority Critical patent/KR102642840B1/ko
Priority to US15/594,056 priority patent/US10403203B2/en
Publication of KR20170135543A publication Critical patent/KR20170135543A/ko
Application granted granted Critical
Publication of KR102642840B1 publication Critical patent/KR102642840B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/046—Dealing with screen burn-in prevention or compensation of the effects thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G09G2370/047—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial using display data channel standard [DDC] communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

본 발명은 잔상과 플리커를 저감 또는 억제할 수 있도록 구현된 유기발광 표시장치에 관한 것이다. 본 발명은 제 1 노드와 제 1 전원 사이에 위치하는 유기발광소자와 제 1 노드와 제 2 전원 사이에 위치하며 유기발광소자를 구동하는 구동 트랜지스터와 구동 트랜지스터에 데이터 신호를 전달하는 제 1 트랜지스터와 제 1 노드 및 제 2 노드 사이에 위치하는 제 1 제어 트랜지스터를 포함하며, 제 1 제어 트랜지스터는 제 1 구간 동안 구동 트랜지스터에 역전류를 인가하고, 제 1 구간 동안 구동 트랜지스터의 액티브층에 쌓인 정공들이 제거되고, 이에 따라 전류패스 효율이 향상되는 회로를 제공한다.

Description

유기발광 표시장치{ORGANIC LIGHT-EMITTING DISPLAY DEVICE}
본 발명은 유기발광 표시장치에 관한 것으로, 보다 상세하게는 복원잔상을 개선하기 위한 화소구조를 포함하는 유기발광 표시장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 모바일폰(mobile phone), 타블렛(tablet), 내비게이션(navigation), 노트북(notebook), 텔레비젼(television), 모니터(monitor) 및 퍼블릭 디스플레이(public display)와 같은 다양한 전자 디바이스가 일상 생활에 깊숙이 자리 잡았으며, 이러한 전자 디바이스에는 표시장치가 기본적으로 탑재되어 있어 표시장치의 수요 또한 나날이 증가하고 있다. 표시장치에는 액정 표시장치(Liquid Crystal Display Device) 및 유기발광 표시장치(Organic Light Emittinge Display Device) 등이 있다.
액정 표시장치는 기본적으로 화소당 트랜지스터 하나와 커패시터 하나로 구성된다. 그리고 유기발광 디스플레이 표시장치는 기본적으로 트랜지스터 둘과 커패시터 하나로 구성된다. 따라서 유기발광 표시장치는 액정 표시장치에 비하여 고 집적도 달성이 불리하다.
게다가 화소 내 트랜지스터들의 특성 편차 및 열화 등을 보상하기 위하여 픽셀 내부에 3개 이상의 트랜지스터가 더 사용되기도 한다. 이와 같이 화소의 영역 안에 내부 보상 회로를 더 포함시키게 되면, 높은 집적도를 요구하는 제품에 있어서, 화소 회로 설계의 자유도가 크게 떨어질 수 밖에 없다.
이러한 문제점을 해결하기 위해 보상 회로를 픽셀 내부에 형성하지 않고, 픽셀 외부에 위치시키는 외부 보상 회로 및 외부 보상 구동 방법들이 다양하게 연구되고 있다.
유기발광 디스플레이 장치를 구성하는 복수 개의 트랜지스터는 액티브층과 게이트 절연층을 포함한다. 액티브층은 산화물(oxide) 반도체, 비정질 실리콘(amorphous silicon, a-Si) 반도체, 다결정실리콘(polycrystalline silicon, poly-Si) 반도체 또는 유기물(organic) 반도체 등으로 형성될 수 있다. 게이트 절연층은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다.
유기발광소자를 구동하는 구동 트랜지스터가 P형 반도체인 경우, 구동 트랜지스터가 턴온(turn on) 되면 다수 개의 정공들이 액티브층을 통과하게 된다. 이 때 일부 정공들은 게이트 전극의 전위에 이끌려 게이트 절연층에 쌓이게 된다.
게이트 절연층에 쌓인 정공들은 전류의 흐름을 방해할 수 있고, 결과적으로 잔상과 같은 화면 불량이 초래될 수 있다. 따라서 이같은 불량을 해결하기 위해서는 게이트 절연층에 쌓인 정공들을 제거하여야 한다.
트랜지스터를 턴오프(turn off) 시키면, 게이트 절연층에 쌓였던 정공들이 원래의 자리로 돌아갈 수 있다. 이를 응용하여 매 프레임마다 블랙 영상을 삽입하면 게이트 절연층에 쌓인 정공들이 제거될 수 있다. 이 때, 데이터 라인을 통해 블랙 영상을 직접 인가할 수도 있지만, 유기발광소자에 전류가 인가되는 것을 차단하여 블랙 영상을 구현할 수도 있다.
게이트 절연층에 쌓인 정공들을 완벽하게 제거하기 위해서는 정공들이 제자리로 이동하기 위한 충분한 시간이 필요하다. 게이트 절연층에 쌓인 정공들을 얼마나 많이 제거하느냐에 따라 잔상 불량의 정도가 결정된다.
한편, 정공의 이동속도는 전자의 이동속도에 비하여 느리기 때문에, 충분히 긴 블랙 영상 구간이 필요하다. 하지만 매 프레임마다 삽입된 블랙 영상 구간이 너무 길면 화면의 깜빡 거림이 인지되는 플리커(flicker) 불량이 발생하게 된다.
본 발명의 발명자들은 상기와 같은 문제점을 해결하기 위하여, 구동 트랜지스터에 트랩(trap)된 정공을 제거하여 액티브층을 통과하는 전류가 얼마나 빨리 액티브층을 통과하는지를 나타내는 전류패스 효율을 향상시키는 화소 회로를 발명하였다.
이에, 본 발명이 해결하고자 하는 과제는 구동 트랜지스터에 역전류를 인가함으로써 복원잔상 및 플리커가 개선된 표시장치를 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 과제는 화상 불량을 개선하기 위한 회로를 화소 외부에 위치시킴으로써, 화소 설계의 자유도가 향상된 표시장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 유기발광 표시장치는 제 1 노드와 제 2 전원 사이에 위치하는 유기발광소자와 제 1 노드와 제 1 전원 사이에 위치하며 유기발광소자를 구동하는 구동 트랜지스터와 구동 트랜지스터에 데이터 신호를 전달하는 제 1 트랜지스터와 제 1 노드 및 제 2 노드 사이에 위치하는 제 1 제어 트랜지스터를 포함하며, 제 1 제어 트랜지스터는 제 1 구간 동안 턴온 되고, 제 1 구간 동안 제 2 노드의 전압은 제 1 전원의 전압보다 높을 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 유기발광 표시장치는 제 1 노드와 제 2 전원 사이에 연결된 유기발광소자, 제 1 노드와 제 1 전원 사이에 위치하며 유기발광소자를 구동하는 구동 트랜지스터, 구동 트랜지스터에 데이터 신호를 전달하는 제 1 트랜지스터 및 구동 트랜지스터에 역전류를 인가하는 제 1 제어 트랜지스터를 포함하며, 제 1 제어 트랜지스터와 제 1 트랜지스터는 제 2 노드와 공통으로 연결되도록 구성할 수 있다.
본 발명은 구동 트랜지스터에 역전류를 인가하여 게이트 절연층에 트랩된 정공들이 빠른 속도로 제거되는 효과가 있다.
본 발명은 구동 트랜지스터에 역전류를 인가함으로써 액티브층의 전류패스 효율을 향상시키고, 잔상 및 플리커가 개선되는 효과가 있다.
본 발명은 화상 불량을 개선하기 위한 회로를 화소 외부에 위치시킴으로써, 개구율과 화소 설계의 자유도를 향상시키는 효과가 있다.
본 발명의 효과는 이상에서 언급한 효과에 제한되지 않으며, 언급되지 않은 또 다른 효과는 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 발명의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리범위는 발명의 내용에 기재된 사항에 의하여 제한되지 않는다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 개략적인 블록도이다.
도 2는 도 1에 도시된 화소의 일 실시예에 따른 회로도이다.
도 3은 도 2에 도시된 회로의 개략적인 타이밍도이다.
도 4는 도 1에 도시된 화소의 일 실시예에 따른 회로도이다.
도 5는 도 4에 도시된 회로의 개략적인 타이밍도이다.
도 6은 도 1에 도시된 화소의 일 실시예에 따른 회로도이다.
도 7은 도 1에 도시된 화소의 일 실시예에 따른 회로도이다.
도 8은 도 1에 도시된 화소의 일 실시예에 따른 회로도이다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 개략적인 블록도이다.
도 1를 참조하면, 표시장치는 표시패널(100), 타이밍 콘트롤러(110), 데이터 구동부(120) 및 스캔 구동부(130, 140)를 포함한다.
표시패널(100)은 상호 교차하는 데이터 라인들(121) 및 스캔 라인들(141)에 구분되어, 데이터 라인들(121) 및 스캔 라인들(141)에 연결된 픽셀(10)을 포함한다. 표시패널(100)은 픽셀(10)이 정의되는 표시영역(100A)과 표시영역(100A)의 외측으로 각종 신호라인들이나 패드 등이 형성되는 비표시영역(100B)을 포함한다.
하나의 픽셀(10)에는 스캔 라인(141) 또는 데이터 라인(121)에 연결된 트랜지스터와 스캔신호 및 트랜지스터에 의해 공급된 데이터 신호에 대응하여 동작하는 픽셀회로가 포함된다.
타이밍 콘트롤러(110)는 영상보드에 연결된 LVDS 또는 TMDS 인터페이스 등의 수신회로를 통해 수직 동기신호, 수평 동기신호, 데이터 인에이블 신호, 도트 클록 등의 타이밍신호를 입력받는다. 타이밍 콘트롤러(110)는 입력된 타이밍 신호를 기준으로 데이터 구동부(120)와 스캔 구동부(130, 140)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생시킨다.
데이터 구동부(120)는 복수의 소스 드라이브 IC(Integrated Circuit)들을 포함한다. 소스 드라이브 IC들은 타이밍 콘트롤러(110)로부터 디지털 비디오 데이터들(RGB)과 소스 타이밍 제어신호(DDC)를 공급받는다. 소스 드라이브 IC들은 소스 타이밍 제어신호(DDC)에 응답하여 디지털 비디오 데이터들(RGB)을 감마전압으로 변환하여 데이터전압을 생성하고, 데이터전압을 표시패널(100)의 데이터 라인들(121)을 통해 픽셀(10)로 공급한다. 소스 드라이브 IC들은 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정에 의해 표시패널(100)의 데이터 라인들(121)에 접속된다. 소스 드라이브 IC들은 표시패널(100) 상에 형성되거나, 별도의 PCB 기판에 형성되어 표시패널(100)과 연결되는 형태일 수도 있다.
스캔 구동부(130, 140)는 레벨 시프터(130) 및 시프트 레지스터(140)를 포함한다. 레벨 시프터(130)는 타이밍 콘트롤러(110)로부터 0V 내지 3.3V의 TTL(Transistor-Transistor-Logic) 레벨로 입력되는 클록신호들(CLK)의 레벨을 시프팅한 후 시프트 레지스터(140)에 공급한다. 시프트 레지스터(140)는 게이트인패널(Gate-In-Panel; GIP) 방식에 의해 표시패널(100)의 비표시영역(100B)에 박막 트랜지스터 형태로 형성된다. 시프트 레지스터(140)는 클록신호들(CLK) 및 스타트신호(VST)에 대응하여 스캔신호를 시프트하여 출력하는 스테이지들로 구성된다. 시프트 레지스터(140)에 포함된 스테이지들은 복수 개의 출력단을 통해 스캔신호들을 순차적으로 출력한다.
스캔신호는 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)으로 이루어진다. 시프트 레지스터(140)가 출력단을 통해 게이트 하이 전압(VGH)을 출력할 때, 표시패널(100)의 스캔 라인(141)은 게이트 하이 전압(VGH)을 전달받아 픽셀을 발광시킨다. 픽셀이 발광된 이후에는 다음 픽셀에 전달될 데이터 신호를 입력받아서는 안되기 때문에, 발광된 픽셀에 연결된 시프트 레지스터(140)의 스테이지 출력단의 스캔신호는 게이트 로우 전압(VGL)을 유지해야 한다.
복수의 데이터 라인(121)을 통해 전달된 데이터 신호(Vdata)에 따라 유기발광소자로 공급되는 구동 전류가 결정되고, 다수 개의 픽셀들(10)은 각기 다른 휘도로 발광할 수 있다.
도 2는 도 1에 도시된 픽셀의 일 실시예에 따른 회로도이다.
도 2를 참조하면, 픽셀(20)은 제 1 트랜지스터(T1), 구동 트랜지스터(Td), 유기발광소자(OLED), 제 1 제어 트랜지스터(Tc1) 및 스토리지 커패시터(Cst)를 포함한다.
제 1 트랜지스터(T1)의 게이트 전극은 제 1 스캔신호(SEL1)와 연결되고, 소스 전극은 데이터 신호(Vdata)와 연결되고, 드레인 전극은 스토리지 커패시터(Cst)의 제 1 전극 및 구동 트랜지스터(Td)의 게이트 전극과 각각 연결된다.
제 1 스캔신호(SEL1)는 스캔 구동부(140)의 스캔 라인(141)으로부터 전송되고, 데이터 신호(Vdata)는 데이터 구동부(120)의 데이터 라인(121)으로부터 전송된다.
제 1 트랜지스터(T1)의 게이트 전극에 인가되는 제 1 스캔신호(SEL1)는 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)으로 이루어진다. 제 1 스캔신호(SEL1)가 게이트 로우 전압(VGL)인 경우 제 1 트랜지스터(T1)는 턴온된다.
보다 상세하게는, 제 1 트랜지스터(T1)는 게이트 전압과 소스 전압의 차이인 게이트-소스 전압(Vgs)이 임계 전압(Vth)보다 작은 구간 동안 턴온 된다.
제 1 트랜지스터(T1)가 턴온 되면, 데이터 라인(121)의 데이터 신호(Vdata)는 제 1 트랜지스터(T1)의 드레인 전극으로 이동한다.
구동 트랜지스터(Td)는 제 1 전원과 제 1 노드(N1) 사이에 위치한다. 구동 트랜지스터(Td)의 게이트 전극은 제 1 트랜지스터(T1)의 드레인 전극과 연결되고, 소스 전극은 제 1 전원과 연결되고, 드레인 전극은 제 1 노드(N1)와 연결된다.
구동 트랜지스터(Td)는, 제 1 트랜지스터(T1)에 의해 전송된 데이터 신호(Vdata)에 대응하여 제 1 전원을 제 1 노드(N1)로 전송한다.
스토리지 커패시터(Cst)의 제 1 전극은 제 1 트랜지스터(T1)의 드레인 전극 및 구동 트랜지스터(Td)의 게이트 전극에 연결되고, 스토리지 커패시터(Cst)의 제 2 전극은 제 1 전원에 연결된다.
일반적으로 커패시터는 양 전극의 전압차에 따른 전압을 일정 기간 동안 저장한다. 따라서, 도 2에 도시된 스토리지 커패시터(Cst)는 제 1 트랜지스터(T1)에 의해 전송된 데이터 전압(Vdata)과 제 1 전원의 차이값인 게이트-소스 전압(Vgs)을 저장한다.
그리고 스토리지 커패시터(Cst)가 저장하고 있는 게이트-소스 전압(Vgs)에 대응하여 구동 트랜지스터(Td)가 턴온 되며, 게이트-소스 전압(Vgs)의 크기에 따라 구동 트랜지스터(Td)에서 생성되는 전류의 양이 결정된다.
유기발광소자(OLED)는 제 1 노드(N1)와 제 2 전원 사이에 위치하며, 애노드 전극은 제 1 노드(N1)에 연결되고, 캐소드 전극은 제 2 전원에 연결된다.
구동 트랜지스터(Td)가 턴온 되면, 스토리지 커패시터(Cst)에 저장된 전압에 의해 제 1 노드(N1)에 인가되는 전류의 양이 결정된다. 또한 제 1 노드(N1)의 전류가 유기발광소자(OLED)로 유입되어, 유기발광소자(OLED)는 발광한다. 이 때, 유기발광소자(OLED)의 밝기는 제 1 노드(N1)의 전류량에 따라 결정된다.
구동 트랜지스터(Td)가 턴온 되면, 구동 트랜지스터(Td)의 액티브 층으로 전하가 이동한다. 이 과정에서 일부 정공들(hole)은 게이트 전극의 전위에 이끌려 액티브 층에 트랩된다. 구동 트랜지스터(Td)의 턴온 구간이 길어질수록, 그리고 전류의 세기가 강할수록 더 많은 정공들이 액티브층에 트랩될 수 있다. 트랩된 정공들은 전하의 흐름을 원할하지 못하게 할 수 있으며, 이에 따라 표시장치가 표현하고자 하는 휘도를 제대로 구현하지 못하게 될 수 있다. 따라서 매 프레임 구간마다 영상 왜곡이 발생할 수 있으며, 결과적으로 잔상과 같은 화질 불량이 발생할 수 있다.
상기와 같은 화질 불량을 개선하기 위해서는 트랩된 정공들을 액티브 층에서 제거해야 한다. 본 발명의 발명자들은 구동 트랜지스터(Td)에 역전류를 인가하여 트랩된 정공들을 제거하는 방법을 발명하였다.
도 2를 참조하면, 제 1 노드(N1)와 제 2 노드(N2) 사이에 제 1 제어 트랜지스터(Tc1)가 위치한다. 제 1 제어 트랜지스터(Tc1)의 게이트 전극은 제 3 노드(N3)와 연결되고, 소스 전극은 제 2 노드(N2)와 연결되고, 드레인 전극은 제 1 노드(N1)와 연결된다.
도 3은 도 2에 도시된 회로의 개략적인 타이밍도이다.
도 2와 도 3을 참조하여 본 발명의 일 실시예의 구성에 대하여 자세히 설명한다. 단, 도 3에 도시된 파형의 위치 및 폭은 예시일 뿐 이에 한정하지 않는다.
제 1 스캔신호(SEL1)는 유기발광소자(OLED)의 발광과 관련하여 데이터 신호(Vdata)를 구동 트랜지스터(Td)에 전달하도록 제어하는 신호이다. 그리고 제 1 제어 스캔신호(SELc1)는 제 1 노드(N1)의 전압을 센싱하기 위해 제 1 제어 트랜지스터(Tc1)를 제어하는 신호이다.
도 2와 도 3을 참조하면, 제 1 스캔신호(SEL1) 및 제 1 제어 스캔신호(SELc1)는 서로 다른 트랜지스터를 제어하지만, 동일한 신호일 수 있다. 예를 들어, 제 1 스캔신호(SEL1)와 제 1 제어 스캔신호(SELc1)는 스캔 구동부(140)의 출력 중에서 동일한 라인과 연결될 수 있다.
또한 제 1 스캔신호(SEL1)와 제 1 제어 스캔신호(SELc1)는 다른 신호일 수도 있다. 예를 들어, 제 1 스캔신호(SEL1)는 제 1 쉬프트 레지스터의 출력일 수 있으며, 제 1 제어 스캔신호(SELc1)는 제 2 쉬프트 레지스터의 출력일 수 있다.
도 3을 참조하면, 제 1 스캔신호(SEL1)는 구동 트랜지스터(Td)에 역전류가 인가되는 제 1 구간(Trev)에서 하이 임피던스 또는 플로팅으로 표시 하였지만, 반드시 이에 한정하는 것은 아니다. 제 1 구간(Trev) 동안 제 1 스캔신호(SEL1)는 하이 전위 전압을 유지하여 제 1 트랜지스터(T1)가 턴오프 되도록 구성할 수 있다.
구동 트랜지스터(Td)에 역전류가 인가되는 제 1 구간(Trev)은 프레임의 말단부에 위치할 수 있지만, 이에 한정하는 것은 아니다. 제 1 구간(TreV)은 한 프레임의 중간에 위치할 수 있으며, 모든 프레임마다 제 1 구간(Trev)이 반복되지 않을 수도 있다.
제 1 구간(Trev) 동안, 제 1 제어 트랜지스터(Tc1)는 제 1 전원보다 큰 제 2 노드(N2)의 전압을 제 1 노드(N1)에 충전한다. 따라서 제 1 노드(N1)에서 제 1 전원 방향으로 전류가 생성되며, 구동 트랜지스터(Td)에는 역전류가 흐르게 된다.
구동 트랜지스터(Td)에 인가되는 역전류의 세기는 최대 100 nA 수준일 수 있다. 이 수치는 유기발광소자(OLED)가 최대 밝기로 발광할 때 인가되는 전류량이며, 유기발광소자(OLED)의 소자 특성에 따라 더 커질 수 있다. 액티브층에 쌓인 정공들을 효과적으로 제거하기 위해서는, 발광시의 전류량과 동등 수준으로 역전류가 인가될 수 있다. 또한 구동 트랜지스터(Td)에 역전류가 인가되는 제 1 구간(Trev)의 길이는 한 프레임의 최소 0.5%에서 최대 20% 사이가 바람직하다.
구동 트랜지스터(Td)에 역전류가 인가되는 제 1 구간(Trev) 동안, 유기발광소자(OLED)는 발광하지 않는 것이 바람직하다. 제 1 구간(Trev) 동안 제 1 제어 트랜지스터(Tc1)에 의해 생성된 전류가 유기발광소자(OLED)로 유입될 경우, 유기발광소자(OLED)가 의도하지 않은 휘도로 발광할 수 있다.
따라서, 유기발광소자(OLED)의 캐소드 전극은 구동 트랜지스터(Td)에 역전류가 인가되는 제 1 구간(Trev) 동안, 도 3 에서와 같이 하이 임피던스(high impedance) 상태 또는 플로팅(floating) 상태로 변환되도록 구성할 수 있다. 이를 위하여, 유기발광소자(OLED)의 캐소드 전극단에 별도의 스위치를 추가하여 제 2 전원 또는 하이 임피던스 상태 중 하나로 선택되도록 구성하거나, 제 2 전원 또는 플로팅 상태 중 하나로 선택되도록 구성할 수 있다.
하지만 제 1 구간(Trev) 동안 반드시 유기발광소자(OLED)를 발광하지 못하도록 한정하는 것은 아니다. 구동 트랜지스터(Td)에 역전류가 인가되는 구간 동안에, 유기발광소자(OLED)가 데이터 구동부(120)에 의해 전달된 데이터 신호에 대응하여 동일한 휘도로 발광이 되도록 회로를 구성할 수 있다. 이 경우에는, 구동 트랜지스터(Td)에 역전류를 인가함과 동시에 유기발광소자(OLED)가 발광되도록 구성할 수 있다.
제 1 제어 트랜지스터(Tc1)가 턴온 되는 타이밍을 제어하기 위하여 제 2 트랜지스터(T2)가 추가될 수 있다. 제 2 트랜지스터(T2)는 제 3 전원(Von)과 제 3 노드(N3) 사이에 위치한다.
도 2의 경우 제 1 제어 트랜지스터(Tc1)는 P형 반도체이므로, 제 3 전원(Von)의 전압은 제 1 제어 트랜지스터(Tc1)를 턴온 시키기 위한 로직 로우 전위로 구성된 정전압 신호일 수 있다. 또는 구동 트랜지스터(Td)에 역전류가 인가되는 제 1 구간(Trev) 동안만 로직 로우 전위로 구성되는 신호일 수 있다.
도 2를 참조하면, 제 1 제어 트랜지스터(Tc1)의 게이트 전극은 제 2 트랜지스터(T2) 및 제 1 제어 스캔신호(SELc1)에 연결된다. 제 1 제어 스캔신호(SELc1)는 외부 보상을 위해 제 1 노드의 전압을 센싱하는 타이밍을 포함하고, 제 2 트랜지스터(T2)는 구동 트랜지스터(Td)에 역전류를 인가하는 타이밍을 포함한다.
구동 트랜지스터(Td)에 역전류를 인가하기 위하여, 제 1 구간(Trev) 동안 제 1 제어 트랜지스터(Tc1)는 턴온 된다. 이를 위해, 제 1 제어 스캔신호(SELc1)는 제 1 구간(Trev) 동안 하이 임피던스 상태 또는 플로팅 상태로 변환될 수 있다. 이처럼 제 1 제어 스캔신호(SELc1)에 의해 제 3 노드(N3)가 하이 임피던스 상태 또는 플로팅 상태가 되면, 제 3 노드(N3)의 전위는 제 2 트랜지스터(T2)에 의해 결정될 수 있다.
도 3을 참조하면, 제 1 구간(Trev) 동안 제 2 트랜지스터(T2)는 제 2 스캔신호(SEL2)에 의해 턴온 된다. 또한 제 1 구간(Trev)에서 제 2 트랜지스터(T2)의 드레인 전극에 연결된 제 3 전원(Von)은 로우 전압이므로, 제 1 구간(Trev) 동안 제 3 노드(N3)는 방전된다.
제 3 노드(N3)가 방전되어 로우 전압 상태가 되므로, 제 1 제어 트랜지스터(Tc1)는 턴온 된다. 그리고 제 1 구간(Trev) 동안 제 1 제어 트랜지스터(Tc1)는 제 2 노드(N2)의 전압을 제 1 노드(N1)로 전달한다.
이 때, 제 2 노드(N2)의 전압은 제 1 전원 보다 높은 전압이다. 따라서 제 2 노드(N2)에서 제 1 전원으로 전류패스가 형성된다.
구동 트랜지스터(Td)에 인가되는 전류는 제 1 노드(N1)에서 제 1 전원 방향으로 흐르며, 이는 유기발광소자(OLED)가 발광하는 구간에서의 전류와 반대 방향이다. 유기발광소자(OLED)가 발광하는 구간에서는 제 1 전원에서 제 1 노드(N1)의 방향으로 전류패스가 형성된다.
한편, 제 2 노드(N2)는 제 3 트랜지스터(T3) 및 제 4 트랜지스터(T4)와 공통으로 연결된다.
제 3 트랜지스터(T3)의 게이트 전극은 제 4 스캔신호(SEL4)에 연결되고, 소스 전극은 제 4 전원(Vrev)에 연결되며, 드레인 전극은 제 2 노드(N2)에 연결된다.
제 3 트랜지스터(T3)는 제 1 구간(Trev) 동안 턴온 되어, 제 4 전원(Vrev)의 전압을 제 2 노드(N2)에 전달한다. 제 4 전원(Vrev)은 제 1 전원 보다 큰 전압으로서, 정전압으로 구성될 수 있다.
도 3을 참조하면, 제 2 스캔신호(SEL2)와 제 3 스캔신호(SEL3)는 제 1 구간(Trev) 동안 동일할 수 있으며, 제 1 구간(Trev) 동안 제 2 트랜지스터(T2)와 제 3 트랜지스터(T3)를 턴온 시킨다.
제 4 트랜지스터(T4)의 게이트 전극은 제 4 스캔신호(SEL4)와 연결되고, 소스 전극은 제 2 노드(N2)에 연결되며, 드레인 전극은 제 5 전원(Vsen)에 연결된다. 제 4 트랜지스터(T4)는 제 4 스캔신호(SEL4)에 대응하여 턴온 되어, 제 2 노드(N2)의 신호를 드레인 전극으로 전달한다.
제 3 트랜지스터(T3)가 턴온 되는 구간 동안 제 1 제어 트랜지스터(Tc1)도 턴온 된다. 이 때, 제 4 전원(Vrev)의 전압은 제 3 트랜지스터(T3) 및 제 1 제어 트랜지스터(Tc1)를 통하여 제 1 노드(N1)로 이동한다.
또한, 제 4 트랜지스터(T4)가 턴온 되는 구간 동안에도 제 1 제어 트랜지스터(Tc1)는 턴온 될 수 있다. 이 때, 제 1 노드(N1)의 전압은 제 1 제어 트랜지스터(Tc1) 및 제 4 트랜지스터(T4)를 통과하여 드레인 전극으로 이동한다.
상기와 같이, 제 1 제어 트랜지스터(Tc1)의 턴온 구간은 제 3 트랜지스터(T3) 또는 제 4 트랜지스터(T4)의 턴온 구간과 시간적으로 중첩될 수 있다. 하지만, 제 3 트랜지스터(T3)의 턴온 구간과 제 4 트랜지스터(T4)의 턴온 구간은 시간적으로 중첩되지 않는다.
제 4 트랜지스터(T4)는 제 1 노드(N1)의 전압이나 전류를 센싱하는데 이용될 수 있다. 그리고 제 1 노드(N1)의 전압 또는 전류는 픽셀 외부에 위치하는 별도의 회로부로 전달되어, 구동 트랜지스터(Td)의 열화를 보상하는데 사용될 수 있다.
제 4 트랜지스터(T4)는 제품이 출하되기 전이나, 출하 후 전원이 공급된 후에 동작할 수 있다. 또한 제 4 트랜지스터(T4)는 목적에 따라 항상 턴오프 되도록 구성할 수 있다.
구동 트랜지스터(Td), 제 1 트랜지스터(T1), 제 1 제어 트랜지스터(Tc1) 및 스토리지 커패시터(Cst)는 픽셀(20) 내부에 위치한다. 그리고 제 2 트랜지스터(T2), 제 3 트랜지스터(T3) 및 제 4 트랜지스터(T4)는 픽셀(20) 외부에 위치한다.
특히 제 2 트랜지스터(T2)는 스캔 구동부(140)에 위치할 수 있다. 그리고 제 3 트랜지스터(T3) 및 제 4 트랜지스터(T4)는 데이터 구동부(120)에 위치할 수 있다.
도 4는 도 1에 도시된 픽셀의 일 실시예에 따른 회로도이며, 도 5는 도 4에 도시된 회로의 개략적인 타이밍도이다.
도 4를 참조하면, 픽셀(40)은 유기발광소자(OLED), 제 1 트랜지스터(T1), 구동 트랜지스터(Td), 제 1 제어 트랜지스터(Tc1), 제 2 제어 트랜지스터(Tc2) 및 스토리지 커패시터(Cst)를 포함한다. 제 1 트랜지스터(T1), 구동 트랜지스터(Td), 제 1 제어 트랜지스터(Tc1) 및 스토리지 커패시터(Cst)의 연결 관계 및 파형은 도 2를 참조하여 설명한 바와 동일하므로 설명을 생략한다.
제 2 제어 트랜지스터(Tc2)는 제 1 노드(N1)와 유기발광소자(OLED)의 애노드 전극 사이에 위치한다. 제 2 제어 트랜지스터(Tc2)의 게이트 전극은 제 2 제어 스캔신호(SELc2)에 연결되고, 소스 전극은 제 1 노드(N1)에 연결되고, 드레인 전극은 유기발광소자(OLED)의 애노드 전극과 연결된다.
제 2 제어 트랜지스터(Tc2)는 제 1 노드(N1)의 전류를 유기발광소자(OLED)의 애노드 전극에 인가할지를 여부를 결정한다. 즉, 제 2 제어 트랜지스터(Tc2)는 구동 트랜지스터(Td)의 턴온 구간 동안, 유기발광소자(OLED)의 턴온 또는 턴오프를 제어한다.
구동 트랜지스터(Td)가 제 1 노드(N1)로 인가되는 전류의 양을 제어하는 반면, 제 2 제어 트랜지스터(Tc2)는 제 1 노드(N1)의 전류를 유기발광소자(OLED)로 인가할지 여부를 결정한다.
도 5를 참조하면, 제 1 스캔신호(SEL1)가 로우 전압으로 유지되는 동안 제 1 제어 스캔신호(SELc1) 역시 로우 전압을 유지한다. 제 1 스캔신호(SEL1)에 의해 제 1 트랜지스터(T1)가 턴온 되고, 데이터 신호(Vdata)가 구동 트랜지스터(Td)로 전달된다. 그리고 구동 트랜지스터(Td)에는 데이터 신호(Vdata)의 크기에 따라 그에 맞는 전류가 형성된다. 이 때, 제 1 제어 스캔신호(SELc1)의 로우 전압은 제 1 제어 트랜지스터(Tc1)를 턴온 시킨다. 그리고 제 1 노드(N1)의 전압은 제 2 노드(N2)를 통해 외부로 이동할 수 있다.
한편, 상기 구간 동안 제 2 제어 스캔신호(SELc2)는 하이 전압으로 유지되고, 이에 따라 제 2 제어 트랜지스터(Tc2)는 턴오프 된다. 따라서 유기발광소자(OLED)는 발광하지 않는다.
일정 시간 후에 제 2 제어 스캔신호(SELc2)는 로우 전압으로 바뀌게 되고 제 2 제어 트랜지스터(Tc2)는 턴온 된다. 이와 같이, 제 1 트랜지스터(T1)가 턴온 상태로 일정 시간 동안 유지된 후에, 제 2 제어 트랜지스터(Tc2)를 턴온 시킬 수 있다. 제 2 제어 트랜지스터(Tc2)가 턴온 되면 비로소 유기발광소자(OLED)가 발광한다.
제 1 스캔신호(SEL1)와 제 2 제어 스캔신호(SELc2)를 상기와 같은 타이밍을 갖도록 구성하면, 스토리지 커패시터(Cst)에 원하는 전압이 충전되기에 충분한 시간을 제공할 수 있다. 즉, 데이터 신호(Vdata)에 대응하는 전압이 충분한 시간을 갖고 스토리지 커패시터(Cst)에 충전될 수 있다. 충분한 충전 후 유기발광소자(OLED)가 발광하게 되면, 명암비(contrast ratio; CR)가 향상된 영상을 얻을 수 있다.
도 5를 참조하면, 구동 트랜지스터(Td)에 역전류가 인가되는 제 1 구간(Trev) 동안, 제 2 제어 트랜지스터(Tc2)를 턴오프 하여, 유기발광소자(OLED)에 전류가 인가되지 못하도록 할 수 있다. 이와 같이 구성하면, 유기발광소자(OLED)의 캐소드 전극은 항상 제 2 전원과 연결된 상태일 수 있다.
제 2 제어 트랜지스터(Tc2)의 위치는 제 1 노드(N1)와 유기발광소자(OLED)의 애노드 전극 사이로만 한정되지 않는다. 제 1 전원과 제 2 전원 사이에 전류패스가 형성되는 구간이면 어디든 위치할 수 있다.
구동 트랜지스터(Td)에 역전류가 인가되는 제 1 구간(Trev) 동안, 구동 트랜지스터(Td)의 액티브층 또는 게이트 절연층에 트랩된 정공들이 제거된다. 따라서, 액티브층을 통과하는 전류가 트랩된 정공들의 방해 없이 빠르게 액티브층을 통과할 수 있게 되어, 잔상과 플리커가 개선될 수 있다.
도 6은 도 1에 도시된 픽셀의 일 실시예에 따른 회로도이다.
도 6을 참조하면, 픽셀(60)은 제 1 트랜지스터(T1), 구동 트랜지스터(Td), 유기발광소자(OLED), 제 1 제어 트랜지스터(Tc1) 및 스토리지 커패시터(Cst)를 포함한다
도 6을 참조하면, 데이터 신호를 제 1 트랜지스터(T1)에 전달하는 신호선, 제 1 노드(N1)의 전압을 제 4 트랜지스터(T4)에 전달하는 신호선 및 제 4 전원(Vrev)의 전압을 제 1 제어 트랜지스터(Tc1)에 전달하기 위한 신호선이 하나의 신호선으로 통합될 수 있다. 또한, 상기 신호선들은 제 2 노드(N2)를 통하여 서로 연결될 수 있다.
상기와 같이 세 가지의 신호선을 하나의 신호선에 통합하는 경우, 표시영역(100A) 내 픽셀(10) 및 픽셀(10) 주변부를 보다 용이하게 설계할 수 있다.
도 6의 구동 트랜지스터(Td), 제 1 제어 트랜지스터(Tc1), 제 2 트랜지스터(T2), 제 3 트랜지스터(T3) 및 제 4 트랜지스터(T4)의 위치 및 연결 관계는 도 2를 참조하여 설명한 바와 동일하므로 설명을 생략한다.
도 6을 참조하면, 제 1 트랜지스터(T1)는 구동 트랜지스터(Td)와 제 2 노드(N2) 사이에 위치한다. 제 1 트랜지스터(T1)의 게이트 전극은 제 1 스캔신호(SEL1)에 연결되고, 소스 전극은 제 2 노드(N2)에 연결되며, 드레인 전극은 구동 트랜지스터(Td)의 게이트 전극에 연결된다.
제 1 트랜지스터(T1)의 소스 전극 및 제 1 제어 트랜지스터(Tc1)의 소스 전극은 제 2 노드(N2)와 공통으로 연결된다. 또한 제 2 노드(N2)는 제 3 트랜지스터(T3)의 드레인 전극, 제 4 트랜지스터(T4)의 소스 전극 및 제 5 트랜지스터(T5)의 드레인 전극과 공통으로 연결된다.
제 2 노드(N2)를 포함하는 하나의 신호 라인은 세 가지 종류의 신호를 전송하는데 사용된다. 다른 종류의 신호들이 하나의 신호 라인을 사용하기 위하여, 각각의 신호는 각기 다른 시간에 신호 라인에 전송될 수 있다. 이를 위하여 제 3 트랜지스터(T3), 제 4 트랜지스터(T4) 및 제 5 트랜지스터(T5)가 사용된다. 이 때, 제 3 트랜지스터(T3), 제 4 트랜지스터(T4) 및 제 5 트랜지스터(T5)의 턴온 구간은 시간적으로 중첩되지 않도록 구성하는 것이 바람직하다.
제 3 트랜지스터(T3)는 제 1 구간(Trev) 동안 턴온 되며, 제 4 전원(Vrev)의 전압을 제 2 노드(N2)에 전달한다. 그리고 제 1 구간(Trev) 동안 제 1 제어 트랜지스터(Tc1)가 턴온 되어, 제 3 트랜지스터(T3)에 의해 전달된 제 2 노드(N2)의 제 4 전원(Vrev) 전압은 제 1 노드로 전달된다.
제 1 구간(Trev) 동안, 유기발광소자(OLED)의 캐소드 전극은 도 6에 도시된 제 2 전원에 연결되지 않고, 하이 임피던스 상태나 플로팅 상태로 제어될 수 있다. 이를 위해, 제 4 노드(N4)와 제 2 전원 사이에 스위치를 추가할 수 있다. 제 4 노드(N4)는 상기 스위치에 의해 제 2 전원, 하이 임피던스 상태 및 플로팅 상태 중 어느 하나와 연결될 수 있다.
이에 따라, 제 3 트랜지스터(T3) 및 제 1 제어 트랜지스터(Tc1)가 동시에 턴온 되는 제 1 구간(Trev) 동안, 제 4 전원(Vrev)에서 구동 트랜지스터(Td) 방향으로 전류패스가 형성된다. 또한 제 4 노드(N4)의 상태로 인해, 제 4 전원(Vrev)에서 유기발광소자(OLED) 방향으로는 전류패스가 형성되지 않는다.
이로써, 제 1 구간(Trev) 동안 구동 트랜지스터(Td)에 형성되는 역전류는, 유기발광소자(OLED)가 발광할 때 구동 트랜지스터(Td)에 형성되는 전류와 반대 방향이 된다.
구동 트랜지스터(Td)에 역전류가 인가되는 제 1 구간(Trev) 동안, 구동 트랜지스터(Td)의 액티브층 또는 게이트 절연층에 트랩된 정공들이 제거된다. 따라서, 액티브층을 통과하는 전류가 트랩된 정공들의 방해 없이 빠르게 액티브층을 통과할 수 있게 되어, 잔상과 플리커가 개선될 수 있다.
제 5 트랜지스터(T5)는 제 2 구간 동안 턴온되며, 데이터 신호(Vdata)를 제 2 노드(N2)로 전달한다. 또한, 제 1 트랜지스터(T1)는 제 2 구간 동안 제 2 노드(N2)의 데이터 신호(Vdata)를 구동 트랜지스터(Td)의 게이트 전극으로 전달한다.
제 4 트랜지스터(T4)는 제 3 구간 동안 제 1 제어 트랜지스터(Tc1)와 함께 턴온되어, 제 1 노드(N1)의 전압을 제 5 노드(N5)로 전달한다.
도 7은 도 1에 도시된 픽셀(10)의 일 실시예에 따른 회로도이다.
도 7의 픽셀(70)은 유기발광소자(OLED), 제 1 트랜지스터(T1), 구동 트랜지스터(Td), 제 1 제어 트랜지스터(Tc1), 제 2 제어 트랜지스터(Tc2) 및 스토리지 커패시터(Cst)를 포함한다. 제 1 트랜지스터(T1), 구동 트랜지스터(Td), 제 1 제어 트랜지스터(Tc1) 및 스토리지 커패시터(Cst)의 연결 관계는 도 6을 참조하여 설명한 바와 동일하므로 설명을 생략한다.
제 2 제어 트랜지스터(Tc2)는 제 1 전원과 구동 트랜지스터(Td) 사이에 위치할 수 있다. 제 2 제어 트랜지스터(Tc2)의 게이트 전극은 제 2 제어 스캔신호(SELc2)에 연결되고, 소스 전극은 제 1 전원에 연결되고, 드레인 전극은 구동 트랜지스터(Td)의 소스 전극과 연결된다.
제 2 제어 트랜지스터(Tc2)는 유기발광소자(OLED)에 전류가 인가되는 타이밍을 제어한다.
제 5 트랜지스터(T5)와 제 1 트랜지스터(T1)가 턴온 되어, 데이터 신호(Vdata)에 대응하는 전압이 스토리지 커패시터(Cst)에 충전된다. 이 때 제 2 제어 트랜지스터(Tc2)는 턴오프 되어 유기발광소자(OLED)의 발광을 차단할 수 있다.
한편, 스토리지 커패시터(Cst)에 충전된 게이트-소스 전압(Vgs)에 대응하여 구동 트랜지스터(Td)는 턴온 된다. 그리고 제 2 제어 트랜지스터(Tc2)가 턴온 되어 유기발광소자(OLED)에 전류가 인가된다.
이와 같이, 유기발광소자(OLED)에 전류가 인가되는 타이밍을 제 1 트랜지스터(T1)의 동작 구간과 분리할 경우, 명암비가 향상된 영상을 얻을 수 있다.
제 1 구간(Trev) 동안, 구동 트랜지스터(Td)에 역전류가 흐를 수 있도록 제 2 제어 트랜지스터(Tc2)는 턴온 된다.
구동 트랜지스터(Td)에 역전류가 인가되는 제 1 구간(Trev) 동안, 구동 트랜지스터(Td)의 액티브층 또는 게이트 절연층에 트랩된 정공들이 제거된다. 따라서, 액티브층을 통과하는 전류가 트랩된 정공들의 방해 없이 빠르게 액티브층을 통과할 수 있게 되어, 잔상과 플리커가 개선될 수 있다.
도 8은 도 1에 도시된 픽셀(10)의 일 실시예에 따른 회로도이다.
도 8의 픽셀(80)은 제 1 트랜지스터(T1), 구동 트랜지스터(Td), 제 1 제어 트랜지스터(Tc1), 제 2 제어 트랜지스터(Tc2) 및 스토리지 커패시터(Cst)를 포함한다. 제 1 트랜지스터(T1), 구동 트랜지스터(Td), 제 1 제어 트랜지스터(Tc1) 및 스토리지 커패시터(Cst)의 연결 관계는 도 6을 참조하여 설명한 바와 동일하므로 설명을 생략한다.
제 2 제어 트랜지스터(Tc2)는 제 1 노드(N1)와 유기발광소자(OLED)의 애노드 전극 사이에 위치할 수 있다. 제 2 제어 트랜지스터(Tc2)의 게이트 전극은 제 2 제어 스캔신호(SELc2)에 연결되고, 소스 전극은 제 1 노드(N1)에 연결되고, 드레인 전극은 유기발광소자(OLED)의 애노드 전극과 연결된다.
제 2 제어 트랜지스터(Tc2)는 유기발광소자(OLED)가 발광되는 시간에 턴온 된다. 반면, 구동 트랜지스터(Td)에 역전류가 인가되는 구간 동안에는 턴오프 되도록 제어할 수 있다.
구동 트랜지스터(Td)에 역전류가 인가되는 제 1 구간(Trev) 동안, 구동 트랜지스터(Td)의 액티브층 또는 게이트 절연층에 트랩된 정공들이 제거된다. 따라서, 액티브층을 통과하는 전류가 트랩된 정공들의 방해 없이 빠르게 액티브층을 통과할 수 있게 되어, 잔상과 플리커가 개선될 수 있다.
제 2 제어 트랜지스터(Tc2)는 상기의 일 실시예로 그 위치가 한정되지 않는다. 제 1 전원과 제 2 전원 사이에 전류패스가 형성되는 위치이면 어디든 위치할 수 있다.
본 명세서의 실시예에 따른 유기발광 표시장치는 다음과 같이 설명될 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 유기발광 표시장치는 제 1 노드(N1)와 제 2 전원 사이에 연결된 유기발광소자(OLED), 제 1 노드(N1)와 제 1 전원 사이에 위치하며 유기발광소자(OLED)를 구동하는 구동 트랜지스터(Td), 구동 트랜지스터(Td)에 데이터 신호(Vdata)를 전달하는 제 1 트랜지스터(T1) 및 제 1 노드(N1)와 제 2 노드(N2) 사이에 위치하는 제 1 제어 트랜지스터(Tc1)를 포함하며, 제 1 제어 트랜지스터(Tc1)는 제 1 구간(Trev) 동안 턴온 되도록 구성되고, 제 1 구간(Trev) 동안 제 2 노드(N2)의 전압은 제 1 전원의 전압보다 높을 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 제 1 제어 트랜지스터(Tc2)는 제 1 구간(Trev) 동안 구동 트랜지스터(Td)에 역전류를 인가하도록 구성될 수 있다. 따라서, 액티브층에 트랩된 정공들이 제거될 수 있고, 구동 트랜지스터(Td)의 전류패스 효율이 향상되고, 잔상이 개선될 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 유기발광 표시장치는 제 1 제어 트랜지스터(Tc1)의 게이트 전극과 연결되는 제 3 노드(N3) 및 제 3 노드(N3)와 제 3 전원(Von) 사이에 위치하는 제 2 트랜지스터(T2)를 더 포함할 수 있다. 제 2 트랜지스터(T2)는 제 1 구간(Trev) 동안 턴온 되어, 제 3 노드(N3)를 방전시키도록 구성될 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 유기발광 표시장치는 제 2 노드(N2)와 제 4 전원(Vrev) 사이에 위치하는 제 3 트랜지스터(T3)를 더 포함할 수 있다. 제 3 트랜지스터(T3)는 제 1 구간(Trev) 동안 턴온 되며, 제 2 노드(N2)에 제 4 전원(Vrev)의 전압을 충전시키도록 구성될 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 유기발광 표시장치는 제 2 노드(N2)에 연결되는 제 4 트랜지스터(T4)를 더 포함할 수 있다. 제 4 트랜지스터(T4)는 제 2 구간 동안 제 2 노드(N2)의 전압을 제 4 트랜지스터(T4)의 드레인 전극으로 전달하도록 구성될 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 제 1 구간(Trev)과 제 2 구간은 시간적으로 중첩하지 않도록 구성될 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 유기발광 표시장치는 유기발광소자(OLED)의 캐소드 전극과 연결되는 제 4 노드(N4), 및 제 4 노드(N4)와 제 2 전원 사이에 위치하는 먹스부(MUX)를 더 포함할 수 있다. 먹스부(MUX)는 제 1 구간(Trev) 동안 제 4 노드(N4)를 하이 임피던스 상태나 플로팅 상태로 전환하도록 구성될 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 유기발광 표시장치는 제 1 노드(N1)와 유기발광소자(OLED) 사이에 위치하는 제 2 제어 트랜지스터(Tc2)를 더 포함할 수 있다. 제 2 제어 트랜지스터(Tc2)는 제 1 구간(Trev) 동안 턴오프 되고, 유기발광소자(OLED)에 전류가 유입되지 못하도록 전류를 제어할 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 유기발광 표시장치는 제 1 노드(N1)와 제 1 전원 사이에 연결된 유기발광소자(OLED), 제 1 노드(N1)와 제 2 전원 사이에 위치하며 유기발광소자(OLED)를 구동하는 구동 트랜지스터(Td), 구동 트랜지스터(Td)에 데이터 신호(Vdata)를 전달하는 제 1 트랜지스터(T1) 및 구동 트랜지스터(Td)에 전전류가 인가되도록 제어하는 제 1 제어 트랜지스터(Tc1)를 포함하며, 제 1 제어 트랜지스터(Tc1)와 제 1 트랜지스터(T1)는 제 2 노드(N2)와 공통으로 연결될 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 제 1 제어 트랜지스터(Tc1)는 제 1 구간(Trev) 동안 구동 트랜지스터(Td)에 역전류를 인가하도록 구성되며, 제 1 구간(Trev) 동안 구동 트랜지스터(Td)의 전류패스 효율이 향상되고, 잔상 및 플리커 특성이 개선될 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 제 1 구간(Trev) 동안, 제 2 노드(N2)dml 전압은 제 1 전원의 전압보다 높을 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 유기발광 표시장치는 제 1 제어 트랜지스터(Tc1)의 게이트 전극과 연결되는 제 3 노드(N3), 및 제 1 구간(Trev) 동안 제 3 노드(N3)를 방전시킬 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 유기발광 표시장치는 제 1 구간(Trev) 동안, 보상 전압(Vrev)을 제 2 노드(N2)에 충전시키는 제 3 트랜지스터(T3)를 더 포함할 수 있다. 보상 전압(Vrev)은 제 1 전원의 전압보다 높을 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 유기발광 표시장치는 제 2 구간 동안, 데이터 신호(Vdata)를 제 2 노드(N2)에 충전하는 제 5 트랜지스터(T5)를 더 포함할 수 있다. 제 2 구간은 제 1 구간(Trev)과 시간적으로 중첩하지 않을 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 유기발광 표시장치는 제 3 구간 동안, 제 2 노드(N2)의 전압을 센싱하는 제 4 트랜지스터(T4)를 더 포함할 수 있다. 제 3 구간은 제 1 구간(Trev) 및 제 2 구간과 시간적으로 중첩하지 않을 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 유기발광 표시장치는 제 1 전원과 제 2 전원 사이에 제 2 제어 트랜지스터(Tc2)를 더 포함할 수 있다. 제 2 제어 트랜지스터(Tc2)는 유기발광소자(OLED)의 발광을 제어하도록 구성될 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 제 2 제어 트랜지스터(Tc2)는 제 2 전원과 구동 트랜지스터(Td) 사이에 위치할 수 있다. 제 1 구간(Trev) 동안 유기발광소자(OLED)의 캐소드 전극은 하이 임피던스 상태를 유지하도록 구성될 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치에 있어서, 제 2 제어 트랜지스터(Tc2)는 제 1 노드(N1)와 유기발광소자(OLED) 사이에 위치할 수 있다. 제 2 제어 트랜지스터(Tc2)는 제 1 구간(Trev) 동안 턴오프 되도록 구성될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
상기의 실시예들은 P형 트랜지스터로 이루어지져 있지만, 반드시 이에 한정하는 것은 아니다. N형 트랜지스터의 경우에는 게이트 절연층에 전자들이 쌓일 수 있다. 이렇게 쌓인 전자는 전류의 원활한 흐름을 방해할 수 있으며, 구동 트랜지스터에 역전류를 인가함으로써 게이트 절연층에 쌓인 전자들을 제거하여 전류패스 효율을 향상시킬 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10, 20, 40, 60, 70, 80 : 픽셀
100 : 표시패널
110 : 타이밍 콘트롤러
120 : 데이터 구동부
130, 140 : 스캔 구동부
130 : 레벨 시프터
140 : 시프트 레지스터0

Claims (20)

  1. 제 1 노드와 제 2 전원 사이에 연결된 유기발광소자;
    상기 제 1 노드와 제 1 전원 사이에 위치하며 상기 유기발광소자를 구동하는 구동 트랜지스터;
    상기 구동 트랜지스터에 데이터 신호를 전달하는 제 1 트랜지스터; 및
    상기 제 1 노드와 제4 전원이 인가되는 라인에 연결된 제 2 노드 사이에 위치하고, 게이트 전극이 제1 제어 스캔신호와 연결되는 제 1 제어 트랜지스터를 포함하며,
    상기 제 1 제어 트랜지스터는 제 1 구간 동안 턴온 되도록 구성되며,
    상기 제 1 구간 동안 상기 제 2 노드에 인가되는 상기 제4 전원의 전압은 상기 제 1 구간 동안 상기 제 1 전원의 전압보다 높고,
    상기 제 1 제어 트랜지스터의 게이트 전극과 연결되는 제 3 노드 및
    상기 제 3 노드와 제 3 전원 사이에 위치하는 제 2 트랜지스터를 더 포함하며,
    상기 제 2 트랜지스터는 상기 제 1 구간 동안 턴온 되어, 상기 제 3 노드를 방전시키도록 구성된 유기발광 표시장치.
  2. 제 1 항에 있어서,
    상기 제 1 제어 트랜지스터는 상기 제 1 구간 동안 상기 구동 트랜지스터에 역전류를 인가하도록 구성된 유기발광 표시장치.
  3. 삭제
  4. 제 1 항에 있어서,
    제 4 전원과 상기 제 2 노드 사이에 위치하는 제 3 트랜지스터를 더 포함하는 유기발광 표시장치.
  5. 제 4 항에 있어서,
    상기 제 3 트랜지스터는 상기 제 1 구간 동안 상기 제 4 전원의 전압을 상기 제 2 노드에 충전하도록 구성된 유기발광 표시장치.
  6. 제 4 항에 있어서,
    상기 제 2 노드에 연결되는 제 4 트랜지스터를 더 포함하며,
    상기 제 4 트랜지스터는 제 2 구간 동안 상기 제 2 노드의 전압을 상기 제 4 트랜지스터의 드레인 전극으로 전달하도록 구성된 유기발광 표시장치.
  7. 제 6 항에 있어서,
    상기 제 1 구간과 상기 제 2 구간은 시간적으로 중첩하지 않도록 구성된 유기발광 표시장치.
  8. 제 1 항에 있어서,
    상기 유기발광소자의 캐소드 전극과 연결되는 제 4 노드; 및
    상기 제 4 노드와 상기 제 2 전원 사이에 위치하는 먹스부를 더 포함하며,
    상기 먹스부는 상기 제 1 구간 동안 상기 제 4 노드를 하이 임피던스 상태 또는 플로팅 상태로 전환시키도록 구성된 유기발광 표시장치.
  9. 제 1 항에 있어서,
    상기 제1 노드와 상기 유기발광소자 사이에 위치하는 제 2 제어 트랜지스터를 더 포함하는 유기발광 표시장치.
  10. 제 9 항에 있어서,
    상기 제 2 제어 트랜지스터는 상기 제 1 구간 동안 턴오프 되고, 상기 유기발광소자에 전류가 유입되지 못하도록 전류를 제어하는 유기발광 표시장치.
  11. 제 1 노드와 제 2 전원 사이에 연결된 유기발광소자;
    상기 제 1 노드와 제 1 전원 사이에 위치하며 상기 유기발광소자를 구동하는 구동 트랜지스터;
    상기 제 1 노드에 연결되어 상기 구동 트랜지스터에 데이터 신호를 전달하는 제 1 트랜지스터; 및
    상기 구동 트랜지스터에 전류가 인가되도록 제어하는 제 1 제어 트랜지스터를 포함하며,
    상기 제 1 제어 트랜지스터 및 상기 제 1 트랜지스터는 제4 전원이 인가되는 라인에 연결된 제 2 노드와 공통으로 연결되는 유기발광 표시장치.
  12. 제 11 항에 있어서,
    상기 제 1 제어 트랜지스터는 제 1 구간 동안 상기 구동 트랜지스터에 역전류를 인가하도록 구성되며, 상기 제 1 구간 동안 상기 구동 트랜지스터의 전류패스 효율이 향상되고, 잔상 및 플리커 특성이 개선되는 유기발광 표시장치.
  13. 제 12 항에 있어서,
    상기 제 1 구간 동안, 상기 제 2 노드의 전압은 상기 제 1 전원의 전압보다 높은 유기발광 표시장치.
  14. 제 12 항에 있어서,
    상기 제 1 제어 트랜지스터의 게이트 전극과 연결되는 제 3 노드; 및
    상기 제 1 구간 동안 상기 제 3 노드를 방전시키는 제 2 트랜지스터를 더 포함하는 유기발광 표시장치.
  15. 제 12 항에 있어서,
    상기 제 1 구간 동안, 보상 전압을 상기 제 2 노드에 충전하는 제 3 트랜지스터를 더 포함하고,
    상기 보상 전압은 상기 제 1 전원의 전압보다 높은 유기발광 표시장치.
  16. 제 15 항에 있어서,
    제 2 구간 동안, 상기 데이터 신호를 상기 제 2 노드에 충전하는 제 5 트랜지스터를 더 포함하고,
    상기 제 2 구간은 상기 제 1 구간과 시간적으로 중첩하지 않는 유기발광 표시장치.
  17. 제 16 항에 있어서,
    제 3 구간 동안, 상기 제 2 노드의 전압을 센싱하는 제 4 트랜지스터를 더 포함하고,
    상기 제 3 구간은 상기 제 1 구간 및 상기 제 2 구간과 시간적으로 중첩하지 않는 유기발광 표시장치.
  18. 삭제
  19. 제 12 항에 있어서,
    소스 전극이 상기 제 1 전원과 연결되고, 드레인 전극이 상기 구동 트랜지스터와 연결되는 제2 제어 트랜지스터를 더 포함하고,
    상기 유기발광소자의 캐소드 전극은 상기 제 1 구간 동안 하이 임피던스 상태를 유지하도록 구성된 유기발광 표시장치.
  20. 제 12 항에 있어서,
    상기 제1 노드와 상기 유기발광소자 사이에 위치하는 제2 제어 트랜지스터를 더 포함하고,
    상기 제2 제어 트랜지스터는 상기 제 1 구간 동안 턴오프 되도록 구성된 유기발광 표시장치.
KR1020160067619A 2016-05-31 2016-05-31 유기발광 표시장치 Active KR102642840B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160067619A KR102642840B1 (ko) 2016-05-31 2016-05-31 유기발광 표시장치
US15/594,056 US10403203B2 (en) 2016-05-31 2017-05-12 Organic light emitting display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160067619A KR102642840B1 (ko) 2016-05-31 2016-05-31 유기발광 표시장치

Publications (2)

Publication Number Publication Date
KR20170135543A KR20170135543A (ko) 2017-12-08
KR102642840B1 true KR102642840B1 (ko) 2024-02-29

Family

ID=60418161

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160067619A Active KR102642840B1 (ko) 2016-05-31 2016-05-31 유기발광 표시장치

Country Status (2)

Country Link
US (1) US10403203B2 (ko)
KR (1) KR102642840B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017221584A1 (ja) * 2016-06-20 2017-12-28 ソニー株式会社 表示装置及び電子機器
JP2018189801A (ja) * 2017-05-02 2018-11-29 株式会社ジャパンディスプレイ 表示装置
CN107591126A (zh) * 2017-10-26 2018-01-16 京东方科技集团股份有限公司 一种像素电路的控制方法及其控制电路、显示装置
CN207503616U (zh) * 2017-10-31 2018-06-15 昆山国显光电有限公司 一种像素电路和显示装置
CN108766360B (zh) * 2018-05-23 2020-04-10 京东方科技集团股份有限公司 显示面板的驱动方法和显示装置
CN110517641B (zh) * 2019-08-30 2021-05-14 京东方科技集团股份有限公司 像素电路、参数检测方法、显示面板和显示装置
KR20220158883A (ko) * 2021-05-24 2022-12-02 삼성디스플레이 주식회사 표시 장치
KR102819820B1 (ko) * 2021-09-10 2025-06-12 엘지디스플레이 주식회사 디스플레이 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056281B1 (ko) * 2009-08-03 2011-08-11 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그의 구동방법
KR101911489B1 (ko) * 2012-05-29 2018-10-26 삼성디스플레이 주식회사 화소를 갖는 유기전계발광 표시장치와 그의 구동방법
KR102072795B1 (ko) * 2013-08-12 2020-02-04 삼성디스플레이 주식회사 유기 전계 발광 표시 장치 및 이의 구동 방법
KR20150048377A (ko) * 2013-10-28 2015-05-07 삼성디스플레이 주식회사 유기전계 발광 표시장치 및 그 구동방법
KR102089051B1 (ko) * 2013-11-25 2020-03-16 삼성디스플레이 주식회사 전류 센싱의 유효성을 높이기 위한 화소 회로
CN105830144B (zh) * 2013-12-20 2018-09-11 夏普株式会社 显示装置及其驱动方法
KR102478669B1 (ko) * 2015-11-26 2022-12-19 엘지디스플레이 주식회사 유기전계발광표시장치 및 이의 구동방법

Also Published As

Publication number Publication date
US20170345368A1 (en) 2017-11-30
US10403203B2 (en) 2019-09-03
KR20170135543A (ko) 2017-12-08

Similar Documents

Publication Publication Date Title
KR102642840B1 (ko) 유기발광 표시장치
CN113053281B (zh) 像素驱动电路以及包括像素驱动电路的电致发光显示装置
US9224337B2 (en) Compensation of threshold voltage in driving transistor of organic light emitting diode display device
KR102555101B1 (ko) 표시 장치
CN112397020A (zh) 显示装置及其驱动方法
TWI869672B (zh) 驅動顯示裝置的方法
CN114220400B (zh) 具有栅极驱动器的显示装置
KR20190063624A (ko) 게이트 구동 회로 및 이를 포함하는 발광 표시 장치
CN114241993B (zh) 驱动电路及其驱动方法、显示面板
US20190266943A1 (en) Driving method for pixel driving circuit, display panel and display device
KR20210075435A (ko) 화소 구동 회로를 포함한 전계발광 표시장치
CN109427297B (zh) 栅极驱动器和包括该栅极驱动器的显示装置
CN113192458B (zh) 一种像素电路及其驱动方法、显示面板
KR20120138924A (ko) 유기발광다이오드 표시장치
TWI622038B (zh) 顯示裝置、閘極驅動電路及該顯示裝置的驅動方法
CN115101011A (zh) 配置成控制发光元件的像素电路
KR20200036415A (ko) 표시 장치
US10839757B2 (en) Display device
KR102805652B1 (ko) 게이트 드라이버 및 그를 갖는 디스플레이 장치
KR101938001B1 (ko) 유기발광 표시장치와 그 게이트 신호 전압 변조 방법
WO2022022081A1 (zh) 像素电路及其驱动方法、显示基板、显示装置
US11508310B2 (en) Scan driver and organic light emitting display apparatus including the same
KR20220048355A (ko) 표시 장치
KR20230004040A (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
KR20230086961A (ko) 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160531

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210503

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20160531

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220616

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230126

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230727

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20231129

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240227

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240227

End annual number: 3

Start annual number: 1

PG1601 Publication of registration