KR102639068B1 - 음전압 스위칭 장치 및 이를 이용한 비휘발성 메모리 장치 - Google Patents
음전압 스위칭 장치 및 이를 이용한 비휘발성 메모리 장치 Download PDFInfo
- Publication number
- KR102639068B1 KR102639068B1 KR1020210111861A KR20210111861A KR102639068B1 KR 102639068 B1 KR102639068 B1 KR 102639068B1 KR 1020210111861 A KR1020210111861 A KR 1020210111861A KR 20210111861 A KR20210111861 A KR 20210111861A KR 102639068 B1 KR102639068 B1 KR 102639068B1
- Authority
- KR
- South Korea
- Prior art keywords
- type transistor
- negative voltage
- drain
- switching
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/02—Structural aspects of erasable programmable read-only memories
- G11C2216/04—Nonvolatile memory cell provided with a separate control gate for erasing the cells, i.e. erase gate, independent of the normal read control gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electronic Switches (AREA)
Abstract
음전압 스위칭 장치 및 이를 이용한 비휘발성 메모리 장치가 제공된다. 본 발명의 일 실시예에 따른 음전압 스위칭 장치는, 제1 음전압을 전달하는 제1 스위칭부; 제2 음전압을 전달하는 제2 스위칭부; 및 상기 제1 및 제2 음전압 중 하나의 음전압을 출력단에 전달하도록 상기 제1 및 제2 스위칭부 중 하나의 스위칭부를 선택하는 스위칭 선택부를 포함한다.
Description
본 발명은 음전압 스위칭 장치 및 이를 이용한 비휘발성 메모리 장치에 관한 것이다.
비휘발성 메모리 장치는 읽기(read) 동작을 수행할 경우에는 회로에 인가되는 전원전압과 동일한 전압을 사용한다. 그러나, 프로그램(program) 및 소거(erase) 동작을 수행할 경우에는 절연막에 둘러싸인 플로팅 게이트(floating gate)로 전하를 주입하거나 제거하기 위하여 전원전압보다 높은 양전압(positive voltage) 및 접지전압보다 낮은 전압(negative voltage)을 필요로 한다. 그러므로, 플로팅 게이트에 전압을 인가하는 회로는 전원전압과 접지전압 외에 양전압과 음전압을 출력할 수 있어야 한다.
종래 기술에서는 트랜지스터의 드레인-바디 항복전압보다 큰 양전압과 음전압이 인가되는 경우 드레인-바디 항복현상이 발생하는 것을 방지하면서 양전압과 음전압을 인가하는 기술을 개시하고 있다. 그러나 출력 노드는 양전압 또는 음전압 중 어느 하나가 선택되어 인가될 수는 있으나, 2개의 음전압 중 어느 하나를 선택하여 인가할 수는 없다.
본 발명은 상기 문제점을 해결하기 위한 것으로, 2개의 음전압 중 하나를 선택할 수 있는 음전압 스위칭 장치 및 이를 이용한 비휘발성 메모리 장치를 제공한다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 음전압 스위칭 장치는, 제1 음전압을 전달하는 제1 스위칭부; 제2 음전압을 전달하는 제2 스위칭부; 및 상기 제1 및 제2 음전압 중 하나의 음전압을 출력단에 전달하도록 상기 제1 및 제2 스위칭부 중 하나의 스위칭부를 선택하는 스위칭 선택부를 포함한다.
또한, 상기 제1 스위칭부는, 상기 제1 및 제2 음전압 중 하나의 음전압을 선택하기 위한 제어신호를 인가하는 제2 제어신호단에 연결되는 제1 스위칭 모듈; 상기 제1 음전압 또는 상기 제2 음전압을 상기 스위칭 선택부에 공급하기 위한 제어신호를 인가하는 제1 제어신호단에 연결되는 제2 스위칭 모듈; 및 상기 제1 음전압이 선택되면 턴온되어 상기 스위칭 선택부에 상기 제1 음전압을 공급하는 제12 N형 트랜지스터를 포함할 수 있다.
또한, 상기 제1 스위칭 모듈은, 양전압을 공급하는 양전압단에 소스가 연결되며, 상기 제2 제어신호단에 게이트가 연결되는 제1 P형 트랜지스터; 상기 양전압단에 소스가 연결되며, 상기 제2 제어신호단에 게이트가 연결되는 제2 P형 트랜지스터; 상기 제1 음전압을 공급하는 제1 음전압단에 소스가 연결되며, 상기 제1 P형 트랜지스터의 드레인과 서로 드레인이 연결되는 제1 N형 트랜지스터; 상기 제1 음전압을 공급하는 제1 음전압단에 소스가 연결되며, 상기 제2 P형 트랜지스터의 드레인과 서로 드레인이 연결되는 제2 N형 트랜지스터를 포함하며, 상기 제1 P형 트랜지스터의 드레인과 상기 제2 N형 트랜지스터의 게이트가 연결되며, 상기 제2 P형 트랜지스터의 드레인과 상기 제1 N형 트랜지스터의 게이트가 연결될 수 있다.
또한, 상기 제2 스위칭 모듈은, 상기 제1 제어신호단에 소스가 연결되는 제3 P형 트랜지스터; 상기 제1 제어신호단에 소스가 연결되는 제4 P형 트랜지스터; 상기 제1 음전압을 공급하는 제1 음전압단에 소스가 연결되며, 상기 제3 P형 트랜지스터의 드레인과 서로 드레인이 연결되는 제3 N형 트랜지스터; 상기 제1 음전압을 공급하는 제1 음전압단에 소스가 연결되며, 상기 제4 P형 트랜지스터의 드레인과 서로 드레인이 연결되는 제4 N형 트랜지스터를 포함하며, 상기 제3 P형 트랜지스터의 게이트와 상기 제4 N형 트랜지스터의 드레인이 연결되며, 상기 제4 P형 트랜지스터의 게이트와 상기 제3 N형 트랜지스터의 드레인이 연결될 수 있다.
또한, 상기 제12 N형 트랜지스터는, 소스가 상기 제1 음전압단에 연결되며, 게이트가 상기 제4 P형 및 제4 N형 트랜지스터의 각 드레인과, 상기 제3 P형 트랜지스터의 게이트와 연결되고, 드레인이 상기 스위칭 선택부에 연결될 수 있다.
또한, 상기 제2 스위칭부는, 상기 제1 및 제2 음전압 중 하나의 음전압을 선택하기 위한 제어신호를 인가하는 제2 제어신호단에 연결되는 제3 스위칭 모듈; 상기 제1 음전압 또는 상기 제2 음전압을 상기 스위칭 선택부에 공급하기 위한 제어신호를 인가하는 제1 제어신호단에 연결되는 제4 스위칭 모듈; 상기 제4 스위칭 모듈과 다른 음전압단에 연결되며, 상기 제1 음전압 또는 상기 제2 음전압을 상기 스위칭 선택부에 공급하기 위한 제어신호를 인가하는 제1 제어신호단에 연결되는 제5 스위칭 모듈; 및 상기 제2 음전압이 선택되면 턴온되어 상기 스위칭 선택부에 상기 제2 음전압을 공급하는 제11 N형 트랜지스터를 포함할 수 있다.
또한, 상기 제3 스위칭 모듈은, 양전압을 공급하는 양전압단에 소스가 연결되며, 상기 제2 제어신호단에 게이트가 연결되는 제5 P형 트랜지스터; 상기 양전압단에 소스가 연결되며, 상기 제2 제어신호단에 게이트가 연결되는 제6 P형 트랜지스터; 상기 제1 음전압을 공급하는 제1 음전압단에 소스가 연결되며, 상기 제5 P형 트랜지스터의 드레인과 서로 드레인이 연결되는 제5 N형 트랜지스터; 상기 제1 음전압을 공급하는 제1 음전압단에 소스가 연결되며, 상기 제6 P형 트랜지스터의 드레인과 서로 드레인이 연결되는 제6 N형 트랜지스터를 포함하며, 상기 제5 P형 트랜지스터의 드레인과 상기 제6 N형 트랜지스터의 게이트가 연결되며, 상기 제6 P형 트랜지스터의 드레인과 상기 제5 N형 트랜지스터의 게이트가 연결될 수 있다.
또한, 상기 제4 스위칭 모듈은, 상기 제1 제어신호단에 소스가 연결되는 제7 P형 트랜지스터; 상기 제1 제어신호단에 소스가 연결되는 제8 P형 트랜지스터; 상기 제1 음전압을 공급하는 제1 음전압단에 소스가 연결되며, 상기 제7 P형 트랜지스터의 드레인과 서로 드레인이 연결되는 제7 N형 트랜지스터; 상기 제1 음전압을 공급하는 제1 음전압단에 소스가 연결되며, 상기 제8 P형 트랜지스터의 드레인과 서로 드레인이 연결되는 제8 N형 트랜지스터를 포함하며, 상기 제7 P형 트랜지스터의 게이트와 상기 제8 N형 트랜지스터의 드레인이 연결되며, 상기 제8 P형 트랜지스터의 게이트와 상기 제7 N형 트랜지스터의 드레인이 연결될 수 있다.
또한, 상기 제5 스위칭 모듈은, 상기 제1 제어신호단에 소스가 연결되는 제9 P형 트랜지스터; 상기 제1 제어신호단에 소스가 연결되는 제10 P형 트랜지스터; 상기 제2 음전압을 공급하는 제2 음전압단에 소스가 연결되며, 상기 제9 P형 트랜지스터의 드레인과 서로 드레인이 연결되는 제9 N형 트랜지스터; 상기 제2 음전압을 공급하는 제2 음전압단에 소스가 연결되며, 상기 제10 P형 트랜지스터의 드레인과 서로 드레인이 연결되는 제10 N형 트랜지스터를 포함하며, 상기 제9 P형 트랜지스터의 드레인과 상기 제10 N형 트랜지스터의 게이트가 연결되며, 상기 제10 P형 트랜지스터의 드레인과 상기 제9 N형 트랜지스터의 게이트가 연결될 수 있다.
또한, 상기 제11 N형 트랜지스터는, 소스가 상기 제2 음전압단에 연결되며, 게이트가 상기 제10 P형 및 제10 N형 트랜지스터의 각 드레인과, 상기 제9 N형 트랜지스터의 게이트와 연결되고, 드레인이 상기 스위칭 선택부에 연결될 수 있다.
또한, 상기 스위칭 선택부는, 상기 제1 스위칭부 및 상기 제2 스위칭부에 연결되는 제1 스위칭 선택 모듈; 및 상기 제2 스위칭부에 연결되는 제2 스위칭 선택 모듈을 포함할 수 있다.
또한, 상기 제1 스위칭 선택 모듈은, 상기 제1 스위칭부에 소스가 연결되며, 상기 제2 스위칭부에 게이트가 연결되고, 출력단에 드레인이 연결되는 제13 N형 트랜지스터; 상기 제1 스위칭부에 드레인이 연결되며, 상기 출력단에 게이트가 연결되고, 상기 제13 N형 트랜지스터의 바디에 소스가 연결되는 제14 N형 트랜지스터; 상기 출력단에 드레인이 연결되며, 상기 제14 N형 트랜지스터의 드레인에 게이트가 연결되고, 상기 제13 N형 트랜지스터의 바디에 소스가 연결되는 제15 N형 트랜지스터를 포함할 수 있다.
또한, 상기 제2 스위칭 선택 모듈은, 상기 제2 스위칭부에 드레인이 연결되며, 상기 출력단에 게이트가 연결되는 제16 N형 트랜지스터; 상기 출력단에 드레인이 연결되며, 상기 제2 스위칭부에 게이트가 연결되고, 상기 제16 N형 트랜지스터와 서로 소스가 연결되는 제17 N형 트랜지스터; 상기 제2 스위칭부에 소스가 연결되며, 상기 제16 N형 및 제17 N형 트랜지스터의 각 소스와 바디가 연결되고, 상기 출력단에 드레인이 연결되는 제18 N형 트랜지스터를 포함할 수 있다.
그리고, 상기 제1 음전압이 상기 제2 음전압보다 높게 인가될 수 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 비휘발성 메모리 장치는, 상술하여 설명한 여러 실시예 중 적어도 하나의 음전압 스위칭 장치; 상기 음전압 스위칭 장치에 의해, 소거(erase) 모드에서 상기 제2 음전압을 공급받고 프로그램(program) 모드에서 상기 제1 음전압을 공급받는 CG 드라이버; 상기 음전압 스위칭 장치에 의해, 소거(erase) 모드에서 상기 제1 음전압을 공급받고 프로그램(program) 모드에서 상기 제2 음전압을 공급받는 TG 드라이버; 및 상기 CG 드라이버 및 상기 TG 드라이버에 의해 소거 동작 및 프로그램 동작이 수행되는 비휘발성 메모리 셀을 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명에 따르면, 비휘발성 메모리 장치에서 비휘발성 메모리 셀을 프로그램(program) 또는 소거(erase)하기 위하여 필요한 음전압(negagive voltage)을 인가할 수 있는 음전압 스위칭 장치를 제공할 수 있다.
이에 따라, 음전압 스위칭 장치로 로직(logic) 또는 BCD(Bipolar-CMOS-DMOS) 공정에서 최소한의 마스크를 사용하여 비휘발성 메모리를 구현하는 공정에 사용할 수 있다.
도 1은 본 발명의 일 실시예에 따른 음전압 스위칭 장치의 회로를 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 음전압 스위칭 장치를 적용한 비휘발성 메모리 장치의 구성을 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 음전압 스위칭 장치를 적용한 비휘발성 메모리 장치의 구성을 도시한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "이루어지다(made of)"는 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 본 발명에 대하여 첨부된 도면에 따라 보다 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 음전압 스위칭 장치의 회로를 도시한 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 음전압 스위칭 장치(100)는 2개의 다른 NPS(negative power supply)인 NPS1(101) 또는 NPS2(102) 중 어느 하나를 선택하여 출력단(OUT)에 전달한다.
이를 위해, 음전압 스위칭 장치(100)는 제1 음전압을 전달하는 제1 스위칭부(110); 제2 음전압을 전달하는 제2 스위칭부(120); 상기 제1 및 제2 음전압 중 하나의 음전압을 출력단에 전달하기 위하여, 상기 제1 및 제2 스위칭부(110, 120) 중 하나의 스위칭부를 선택하는 스위칭 선택부(130)를 포함한다. 편의상, 제1 음전압은 NPS1(101)인 제1 음전압단에서 공급되며, 제2 음전압은 NPS2(102)인 제2 음전압단에서 공급되는 것으로 한다. 여기에서, 제1 음전압이 제2 음전압보다 높은 것이 바람직하다. 예를 들어, 제2 음전압이 -Vpp이면, 제1 음전압은 -Vpp/3 일 수 있다.
2개의 제어신호를 사용하여 음전압을 출력단(OUT)에 전달할 수 있다. 구체적으로, 제1 제어신호단인 SWEN1(106) 및 제2 제어신호단인 SWEN2(107)를 제어함으로써 NPS1(101) 또는 NPS2(102) 중 하나를 출력단(OUT)에 전달해 주게 된다. 여기에서, SWEN2(107)는 NPS1(101) 및 NPS2(102)중 어떤 음전압을 출력단(OUT)에 전달할지 결정하는 제어 신호이다. 또한, SWEN1(106)은 제1 및 제2 스위칭부(110, 120)에서 NPS(negative power supply)를 스위칭 선택부(130)에 정상적으로 공급하기 위해 사용되는 제어 신호이다.
예를 들어, SWEN1(106)이 logical “0”이면 스위칭 선택부(130)에 전원이 공급되지 않고, logical “1”이면 NPS1(101)로부터 제1 음전압 또는 NPS2(102)로부터 제2 음전압이 공급된다. 또한, SWEN2(107)가 logical “0” 이면 NPS1(101)로부터 제1 음전압이 출력단(OUT)에 전달되며, logical “1” 이면 NPS2(102)로부터 제2 음전압이 출력단(OUT)에 전달된다.
제1 스위칭부(110)는 NPS1(101)로부터 제1 음전압을 스위칭 선택부(130)에 전달한다. 상기 제1 스위칭부(110)는 2개의 스위칭 모듈 및 하나의 N형 트랜지스터를 포함할 수 있다.
보다 구체적으로, 제1 스위칭부(110)는 제1 및 제2 음전압 중 하나의 음전압을 선택하기 위한 제어신호를 인가하는 제2 제어신호단(107, SWEN2)에 연결되는 제1 스위칭 모듈; 상기 제1 음전압 또는 상기 제2 음전압을 스위칭 선택부(130)에 공급하기 위한 제어신호를 인가하는 제1 제어신호단(106, SWEN1)에 연결되는 제2 스위칭 모듈; 제1 음전압이 선택되면 턴온되어 스위칭 선택부(130)에 상기 제1 음전압을 공급하는 제12 N형 트랜지스터(NM12)를 포함할 수 있다.
제1 스위칭 모듈은 한 쌍의 P형 트랜지스터(111) 및 한 쌍의 N형 트랜지스터(112)로 이루어지며, 양전압단(104, PPS), 제2 제어신호단(107, SWEN2), 제1 음전압단(101, NPS1)이 연결된다.
보다 구체적으로, 제1 스위칭 모듈은 양전압을 공급하는 양전압단(104)에 소스가 연결되며, 제2 제어신호단(107)에 게이트가 연결되는 제1 P형 트랜지스터(PM1); 상기 양전압단(104)에 소스가 연결되며, 상기 제2 제어신호단(107)에 게이트가 연결되는 제2 P형 트랜지스터(PM2); 제1 음전압을 공급하는 제1 음전압단(101)에 소스가 연결되며, 상기 제1 P형 트랜지스터(PM1)의 드레인과 서로 드레인이 연결되는 제1 N형 트랜지스터(NM1); 제1 음전압을 공급하는 제1 음전압단(101)에 소스가 연결되며, 제2 P형 트랜지스터(PM2)의 드레인과 서로 드레인이 연결되는 제2 N형 트랜지스터(NM2)를 포함한다.
제1 P형 트랜지스터(PM1)의 드레인과 제2 N형 트랜지스터(NM2)의 게이트가 연결되며, 제2 P형 트랜지스터(PM2)의 드레인과 제1 N형 트랜지스터(NM1)의 게이트가 연결된다. 제2 P형 및 제2 N형 트랜지스터(PM2 및 NM2)의 드레인과 제1 N형 트랜지스터(NM1)의 게이트는 제2 스위칭 모듈에 연결된다.
제2 스위칭 모듈은 한 쌍의 P형 트랜지스터(113) 및 한 쌍의 N형 트랜지스터(114)로 이루어지며, 제1 제어신호단(106, SWEN1), 제1 음전압단(101, NPS1)이 연결된다.
보다 구체적으로, 제2 스위칭 모듈은 제1 제어신호단(106)에 소스가 연결되는 제3 P형 트랜지스터(PM3); 제1 제어신호단(106)에 소스가 연결되는 제4 P형 트랜지스터(PM4); 제1 음전압을 공급하는 제1 음전압단(101)에 소스가 연결되며, 제3 P형 트랜지스터(PM3)의 드레인과 서로 드레인이 연결되는 제3 N형 트랜지스터(NM3); 제1 음전압을 공급하는 제1 음전압단(101)에 소스가 연결되며, 제4 P형 트랜지스터(PM4)의 드레인과 서로 드레인이 연결되는 제4 N형 트랜지스터(NM4)를 포함한다.
제3 P형 트랜지스터(PM3)의 게이트와 제4 N형 트랜지스터(NM4)의 드레인이 연결되며, 제4 P형 트랜지스터(PM4)의 게이트와 제3 N형 트랜지스터(NM3)의 드레인이 연결된다. 제4 P형 및 제4 N형 트랜지스터(PM4 및 NM4)의 드레인과 제3 P형 트랜지스터(PM3)의 게이트는 제12 N형 트랜지스터(NM12)에 연결된다. 또한, 제2 P형 및 제2 N형 트랜지스터(PM2 및 NM2)의 드레인과 제1 N형 트랜지스터(NM1)의 게이트가 제3 N형 트랜지스터(NM3)의 게이트에 연결된다.
제12 N형 트랜지스터(NM12)는 소스가 제1 음전압단(101)에 연결되며, 게이트가 제4 P형 및 제4 N형 트랜지스터(PM4 및 NM4)의 각 드레인과 제3 P형 트랜지스터의 게이트(PM3)와 연결되고, 드레인이 스위칭 선택부(130)에 연결된다. 제12 N형 트랜지스터(NM12)의 드레인은 스위칭 선택부(130)의 제13 및 제14 N형 트랜지스터(NM13 및 NM14)의 소스에 연결된다.
N1 노드 및 N2 노드에 0V가 인가되면, 제12 N형 트랜지스터(NM12)가 턴온되고, N5 노드에 NSP1의 제1 음전압이 전달된다. 그리고, N3 노드는 0V가 되고 제13 N형 트랜지스터(NM13)가 턴온되고, N5에 전달된 제1 음전압이 출력단(OUT)에 전달된다.
제2 스위칭부(120)는 NPS2(102)로부터 제2 음전압을 스위칭 선택부(130)에 전달한다. 상기 제2 스위칭부(110)는 3개의 스위칭 모듈 및 하나의 N형 트랜지스터를 포함할 수 있다.
보다 구체적으로, 제2 스위칭부(120)는 제1 및 제2 음전압 중 하나의 음전압을 선택하기 위한 제어신호를 인가하는 제2 제어신호단(107, SWEN2)에 연결되는 제3 스위칭 모듈; 상기 제1 음전압 또는 상기 제2 음전압을 스위칭 선택부(130)에 공급하기 위한 제어신호를 인가하는 제1 제어신호단(106, SWEN1)에 연결되는 제4 스위칭 모듈; 상기 제4 스위칭 모듈과 다른 음전압단에 연결되며, 상기 제1 음전압 또는 상기 제2 음전압을 스위칭 선택부(130)에 공급하기 위한 제어신호를 인가하는 제1 제어신호단(106)에 연결되는 제5 스위칭 모듈; 제2 음전압이 선택되면 턴온되어 스위칭 선택부(130)에 상기 제2 음전압을 공급하는 제11 N형 트랜지스터(NM11)를 포함할 수 있다.
제3 스위칭 모듈은 한 쌍의 P형 트랜지스터(121) 및 한 쌍의 N형 트랜지스터(122)로 이루어지며, 양전압단(104, PPS), 제2 제어신호단(107, SWEN2), 제1 음전압단(101, NPS1)이 연결된다.
보다 구체적으로, 제3 스위칭 모듈은, 양전압을 공급하는 양전압단(104)에 소스가 연결되며, 제2 제어신호단(107)에 게이트가 연결되는 제5 P형 트랜지스터(PM5); 양전압단(104)에 소스가 연결되며, 제2 제어신호단(107)에 게이트가 연결되는 제6 P형 트랜지스터(PM6); 제1 음전압을 공급하는 제1 음전압단(101)에 소스가 연결되며, 상기 제5 P형 트랜지스터(PM5)의 드레인과 서로 드레인이 연결되는 제5 N형 트랜지스터(NM5); 제1 음전압을 공급하는 제1 음전압단(101)에 소스가 연결되며, 제6 P형 트랜지스터(PM6)의 드레인과 서로 드레인이 연결되는 제6 N형 트랜지스터(NM6)를 포함한다.
제5 P형 트랜지스터(PM5)의 드레인과 제6 N형 트랜지스터(NM6)의 게이트가 연결되며, 제6 P형 트랜지스터(PM6)의 드레인과 상기 제5 N형 트랜지스터(NM5)의 게이트가 연결된다. 제6 P형 및 제6 N형 트랜지스터(PM6 및 NM6)의 드레인과 제5 N형 트랜지스터(NM5)의 게이트는 제4 스위칭 모듈에 연결된다.
제4 스위칭 모듈은 한 쌍의 P형 트랜지스터(123) 및 한 쌍의 N형 트랜지스터(124)로 이루어지며, 제1 제어신호단(106, SWEN1), 제1 음전압단(101, NPS1)이 연결된다.
보다 구체적으로, 제4 스위칭 모듈은 제1 제어신호단(106)에 소스가 연결되는 제7 P형 트랜지스터(PM7); 제1 제어신호단(106)에 소스가 연결되는 제8 P형 트랜지스터(PM8); 제1 음전압을 공급하는 제1 음전압단(101)에 소스가 연결되며, 상기 제7 P형 트랜지스터(PM7)의 드레인과 서로 드레인이 연결되는 제7 N형 트랜지스터(NM7); 제1 음전압을 공급하는 제1 음전압단(101)에 소스가 연결되며, 상기 제8 P형 트랜지스터의 드레인(PM8)과 서로 드레인이 연결되는 제8 N형 트랜지스터(NM8)를 포함한다.
제7 P형 트랜지스터(PM7)의 게이트와 제8 N형 트랜지스터(NM8)의 드레인이 연결되며, 제8 P형 트랜지스터(PM8)의 게이트와 상기 제7 N형 트랜지스터(NM7)의 드레인이 연결된다. 제8 P형 및 제8 N형 트랜지스터(PM8 및 NM8)의 드레인과 제7 P형 트랜지스터(PM7)의 게이트는 제5 스위칭 모듈의 제9 P형 트랜지스터(PM9)의 게이트에 연결된다. 또한, 제8 N형 트랜지스터(NM8)의 게이트는 제3 스위칭 모듈의 제5 P형 및 제5 N형 트랜지스터(PM5 및 NM5)의 드레인과 제6 N형 트랜지스터(NM6)의 게이트에 연결된다.
제5 스위칭 모듈은 한 쌍의 P형 트랜지스터(125) 및 한 쌍의 N형 트랜지스터(126)로 이루어지며, 제1 제어신호단(106, SWEN1), 제2 음전압단(102, NPS1)이 연결된다.
보다 구체적으로, 제5 스위칭 모듈은, 제1 제어신호단(106)에 소스가 연결되는 제9 P형 트랜지스터(PM9); 제1 제어신호단(106)에 소스가 연결되는 제10 P형 트랜지스터(PM10); 제2 음전압을 공급하는 제2 음전압단(102)에 소스가 연결되며, 상기 제9 P형 트랜지스터의 드레인(PM9)과 서로 드레인이 연결되는 제9 N형 트랜지스터(NM9); 제2 음전압을 공급하는 제2 음전압단(102)에 소스가 연결되며, 상기 제10 P형 트랜지스터(PM10)의 드레인과 서로 드레인이 연결되는 제10 N형 트랜지스터(NM10)를 포함한다.
제9 P형 트랜지스터(PM9)의 드레인과 제10 N형 트랜지스터(NM10)의 게이트가 연결되며, 제10 P형 트랜지스터(PM10)의 드레인과 제9 N형 트랜지스터(NM9)의 게이트가 연결된다. 제9 P형 트랜지스터(PM9)의 게이트는 제4 스위칭 모듈의 제8 P형 및 제8 N형 트랜지스터(PM8 및 NM8)의 드레인과 제7 P형 트랜지스터(PM7)의 게이트에 연결된다. 또한, 제10 P형 트랜지스터(PM10)의 게이트는 제4 스위칭 모듈의 제7 P형 및 제7 N형 트랜지스터(PM7 및 NM7)의 드레인과 제8 P형 트랜지스터(PM8)의 게이트에 연결된다. 그리고, 제10 P형 및 제10 N형 트랜지스터(PM10 및 NM10)의 드레인과 제9 N형 트랜지스터(NM9)의 게이트는 제11 N형 트랜지스터(NM11)에 연결된다.
제11 N형 트랜지스터(NM11)는 소스가 제2 음전압단(102)에 연결되며, 게이트가 제10 P형 및 제10 N형 트랜지스터(PM10 및 NM10)의 각 드레인과, 제9 N형 트랜지스터(PM9)의 게이트와 연결되고, 드레인이 스위칭 선택부(130)에 연결된다. 제11 N형 트랜지스터(NM11)의 드레인은 스위칭 선택부(130)의 제16 및 제18 N형 트랜지스터(NM16 및 NM18)의 소스에 연결된다.
N1 노드 및 N2 노드에 0V가 인가되면, 제11 N형 트랜지스터(NM11)가 턴온되고, N6 노드에 NSP2의 제2 음전압이 전달된다. 그리고, N3 노드는 제9 N형 트랜지스터(NM9)를 통하여 제2 음전압이 전달되어 제13 N형 트랜지스터(NM13)가 오프(off)되고, 제12 N형 트랜지스터(NM12)를 오프시켜 제1 음전압이 출력단(OUT)에 영향을 미치지 않게 된다.
스위칭 선택부(130)는, 제1 스위칭부(110) 및 제2 스위칭부(120)에 연결되는 제1 스위칭 선택 모듈(131) 및 제2 스위칭부(120)에 연결되는 제2 스위칭 선택 모듈(132)을 포함한다.
제1 스위칭 선택 모듈(131) 및 제2 스위칭 선택 모듈(132)은 각각 3개의 N형 트랜지스터로 이루어지며, 제2 스위칭 선택 모듈(132)에만 제2 스위칭부(120)가 연결되고, 제1 스위칭부(110)는 제1 스위칭 선택 모듈(131) 및 제2 스위칭 선택 모듈(132)에 모두 연결된다.
제1 스위칭 선택 모듈(131)은, 제1 스위칭부(110)에 소스가 연결되며, 제2 스위칭부(120)에 게이트가 연결되고, 출력단(OUT)에 드레인이 연결되는 제13 N형 트랜지스터(NM13); 제1 스위칭부(110)에 드레인이 연결되며, 출력단(OUT)에 게이트가 연결되고, 상기 제13 N형 트랜지스터(NM13)의 바디에 소스가 연결되는 제14 N형 트랜지스터(NM14); 출력단(OUT)에 드레인이 연결되며, 상기 제14 N형 트랜지스터(NM14)의 드레인에 게이트가 연결되고, 상기 제13 N형 트랜지스터(NM13)의 바디에 소스가 연결되는 제15 N형 트랜지스터(NM15)를 포함한다.
보다 구체적으로, 제13 N형 트랜지스터(NM13)의 소스는 제12 N형 트랜지스터(NM12)의 드레인에 연결되고, 제13 N형 트랜지스터(NM13)의 게이트는 제9 P형 및 제9 N형 트랜지스터(PM9 및 NM9)의 각 드레인과, 제10 N형 트랜지스터(NM10)의 게이트와 연결된다.
제2 스위칭 선택 모듈(132)은, 제2 스위칭부(120)에 드레인이 연결되며, 출력단(OUT)에 게이트가 연결되는 제16 N형 트랜지스터(NM16); 출력단(OUT)에 드레인이 연결되며, 제2 스위칭부(120)에 게이트가 연결되고, 상기 제16 N형 트랜지스터(NM16)와 서로 소스가 연결되는 제17 N형 트랜지스터(NM17); 제2 스위칭부(120)에 소스가 연결되며, 상기 제16 N형 및 제17N형 트랜지스터(NM16, NM17)의 각 소스와 바디가 연결되고, 출력단(OUT)에 드레인이 연결되는 제18 N형 트랜지스터(NM18)를 포함한다.
보다 구체적으로, 제16 N형 트랜지스터(NM16) 및 제18 N형 트랜지스터(NM18)의 각 드레인은 제11 N형 트랜지스터(NM11)의 드레인과 연결된다.
2개의 다른 negative power(NPS1, NPS2) 중 어느 하나를 선택하기 위해, negative power를 전달할 수 있는 2개의 스위칭부(110, 120)를 사용하고, 그 중 어느 하나를 선택하는 스위칭 선택부(130)에 따라 제1 음전압과 제2 음전압 중 하나를 선택할 수 있게 된다.
SWEN1(106)을 logical “1” 로 하여 음전압을 출력단(OUT)에 전달할 수 있다.
먼저, SWEN2(107)를 logical “0”으로 하여 NPS1(101)을 출력단(OUT)에 전달할 수 있다.
NPS1(101)을 선택하고, SWEN1(106)을 logical “1” 로 함으로써, 제3 P형 트랜지스터(PM3), 제4 P형 트랜지스터(PM4), 제7 P형 트랜지스터(PM7), 제8 P형 트랜지스터(PM8), 제9 P형 트랜지스터(PM9), 제10 P형 트랜지스터(PM10), 제3 N형 트랜지스터(NM3), 제4 N형 트랜지스터(NM4), 제7 N형 트랜지스터(NM7), 제8 N형 트랜지스터(NM8), 제9 N형 트랜지스터(NM9), 제10 N형 트랜지스터(NM10) 소자들이 항복 전압(Break down voltage) 아래에서 동작할 수 있도록 한다.
N1 노드 및 N2 노드에 0V가 공급되며, 제12 N형 트랜지스터(NM12)는 턴온되어 N5 노드에 NPS1(101)에 따른 제1 음전압이 전달 된다. N3 노드는 0V가 되어 제13 N형 트랜지스터(NM13)을 턴온시킨다. N5 노드에 전달된 NPS1(101)에 따른 제1 음전압이 출력단(OUT)에 전달된다. 여기에서, N4 노드는 NPS2(102)에 따른 제2 음전압이 전달된다. 제11 N형 트랜지스터(NM11)과 제18 N형 트랜지스터(NM18)이 오프(off)된다. 출력단(OUT)에 전달된 NPS1(101)에 따른 제1 음전압에, NPS2에 따른 제2 음전압이 영향을 미치지 않게 된다.
다음으로, SWEN2(107)를 logical “1”로 하여 NPS2(102)을 출력단(OUT)에 전달할 수 있다.
NPS2(102)을 선택하고, SWEN1(106)을 logical “1” 로 함으로써, 제3 P형 트랜지스터(PM3), 제4 P형 트랜지스터(PM4), 제7 P형 트랜지스터(PM7), 제8 P형 트랜지스터(PM8), 제9 P형 트랜지스터(PM9), 제10 P형 트랜지스터(PM10), 제3 N형 트랜지스터(NM3), 제4 N형 트랜지스터(NM4), 제7 N형 트랜지스터(NM7), 제8 N형 트랜지스터(NM8), 제9 N형 트랜지스터(NM9), 제10 N형 트랜지스터(NM10) 소자들이 항복 전압(Break down voltage) 아래에서 동작할 수 있도록 한다.
N1 노드 및 N2 노드에 0V가 공급되며, N4 노드는 0V가 되어 제11 및 제18 N형 트랜지스터(NM11 및 NM18)을 턴온된다. N6 노드에 전달된 NPS2(102)에 따른 제2 음전압이 출력단(OUT)에 전달된다. 여기에서, N3 노드는 제11 N형 트랜지스터(NM11)를 통하여 NPS2(102)에 따른 제2 음전압이 전달된다. 제13 N형 트랜지스터(NM13)이 오프(off)되고, 제12 N형 트랜지스터(NM12)를 오프시킨다. 출력단(OUT)에 전달된 NPS2(102)에 따른 제2 음전압에, NPS1(101)에 따른 제1 음전압이 영향을 미치지 않게 된다.
도 2는 본 발명의 일 실시예에 따른 음전압 스위칭 장치를 적용한 비휘발성 메모리 장치의 구성을 도시한 도면이다.
도 2를 참조하면, 비휘발성 메모리 장치는, 음전압 스위칭 장치(100), CG 드라이버(210), TG 드라이버(220), 비휘발성 메모리 셀(300)을 포함한다. 여기에서, 음전압 스위칭 장치(100)는 상술하여 설명한 바와 같으므로, 상세한 설명은 생략하도록 한다.
CG 드라이버(210)는 음전압 스위칭 장치(100)에 의해, 소거(erase) 모드에서 제2 음전압을 공급받고 프로그램(program) 모드에서 제1 음전압을 공급받는다.
TG 드라이버(220)는 음전압 스위칭 장치(100)에 의해, 소거(erase) 모드에서 제1 음전압을 공급받고 프로그램(program) 모드에서 제2 음전압을 공급받는다.
즉, 음전압 스위칭 장치(100)를 통해, 소거(erase) 모드에서는 CG 드라이버(210)에 제2 음전압이 공급되며, TG 드라이버(220)에 제1 음전압이 공급된다.
프로그램(program) 모드에서는 CG 드라이버(210)에 제1 음전압이 공급되며, TG 드라이버(220)에 제2 음전압이 공급된다.
비휘발성 메모리 셀(300)은 CG 드라이버(210) 및 TG 드라이버(220)에 의해 소거 동작 및 프로그램 동작이 수행된다.
이에, 음전압 스위칭 장치(100)에 의해, 소거(erase) 모드 및 프로그램(program) 모드에 필요한 음전압을 인가할 수 있다. 비휘발성 메모리 셀을 소거(erase) 또는 프로그램(program)하기 위해 필요한 음전압을 셀의 각 노드(node)에 안정적으로 공급함으로써, 로직(logic) 또는 BCD 공정에서 NVM(비휘발성 메모리)만을 위한 별도의 추가 마스크 없이, Single Poly EEPROM 또는 MTP와 같은 비휘발성 메모리 셀을 소거(erase) 또는 프로그램(program)할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 음전압 스위칭 장치
110: 제1 스위칭부
120: 제2 스위칭부
130: 스위칭 선택부
210: CG 드라이버
220: TG 드라이버
300: 비휘발성 메모리 셀
110: 제1 스위칭부
120: 제2 스위칭부
130: 스위칭 선택부
210: CG 드라이버
220: TG 드라이버
300: 비휘발성 메모리 셀
Claims (15)
- 제1 음전압을 전달하는 제1 스위칭부;
제2 음전압을 전달하는 제2 스위칭부; 및
상기 제1 및 제2 음전압 중 하나의 음전압을 출력단에 전달하도록 상기 제1 및 제2 스위칭부 중 하나의 스위칭부를 선택하는 스위칭 선택부를 포함하며,
상기 스위칭 선택부는,
상기 제1 스위칭부 및 상기 제2 스위칭부에 연결되는 제1 스위칭 선택 모듈과, 상기 제2 스위칭부에 연결되는 제2 스위칭 선택 모듈을 포함하는, 음전압 스위칭 장치. - 제 1항에 있어서,
상기 제1 스위칭부는,
상기 제1 및 제2 음전압 중 하나의 음전압을 선택하기 위한 제어신호를 인가하는 제2 제어신호단에 연결되는 제1 스위칭 모듈;
상기 제1 음전압 또는 상기 제2 음전압을 상기 스위칭 선택부에 공급하기 위한 제어신호를 인가하는 제1 제어신호단에 연결되는 제2 스위칭 모듈; 및
상기 제1 음전압이 선택되면 턴온되어 상기 스위칭 선택부에 상기 제1 음전압을 공급하는 제12 N형 트랜지스터를 포함하는, 음전압 스위칭 장치. - 제 2항에 있어서,
상기 제1 스위칭 모듈은,
양전압을 공급하는 양전압단에 소스가 연결되며, 상기 제2 제어신호단에 게이트가 연결되는 제1 P형 트랜지스터;
상기 양전압단에 소스가 연결되며, 상기 제2 제어신호단에 게이트가 연결되는 제2 P형 트랜지스터;
상기 제1 음전압을 공급하는 제1 음전압단에 소스가 연결되며, 상기 제1 P형 트랜지스터의 드레인과 서로 드레인이 연결되는 제1 N형 트랜지스터; 및
상기 제1 음전압을 공급하는 제1 음전압단에 소스가 연결되며, 상기 제2 P형 트랜지스터의 드레인과 서로 드레인이 연결되는 제2 N형 트랜지스터를 포함하며,
상기 제1 P형 트랜지스터의 드레인과 상기 제2 N형 트랜지스터의 게이트가 연결되며, 상기 제2 P형 트랜지스터의 드레인과 상기 제1 N형 트랜지스터의 게이트가 연결되는, 음전압 스위칭 장치. - 제 2항에 있어서,
상기 제2 스위칭 모듈은,
상기 제1 제어신호단에 소스가 연결되는 제3 P형 트랜지스터;
상기 제1 제어신호단에 소스가 연결되는 제4 P형 트랜지스터;
상기 제1 음전압을 공급하는 제1 음전압단에 소스가 연결되며, 상기 제3 P형 트랜지스터의 드레인과 서로 드레인이 연결되는 제3 N형 트랜지스터; 및
상기 제1 음전압을 공급하는 제1 음전압단에 소스가 연결되며, 상기 제4 P형 트랜지스터의 드레인과 서로 드레인이 연결되는 제4 N형 트랜지스터를 포함하며,
상기 제3 P형 트랜지스터의 게이트와 상기 제4 N형 트랜지스터의 드레인이 연결되며, 상기 제4 P형 트랜지스터의 게이트와 상기 제3 N형 트랜지스터의 드레인이 연결되는, 음전압 스위칭 장치. - 제 4항에 있어서,
상기 제12 N형 트랜지스터는,
소스가 상기 제1 음전압단에 연결되며,
게이트가 상기 제4 P형 및 제4 N형 트랜지스터의 각 드레인과, 상기 제3 P형 트랜지스터의 게이트와 연결되고,
드레인이 상기 스위칭 선택부에 연결되는, 음전압 스위칭 장치. - 제 1항에 있어서,
상기 제2 스위칭부는,
상기 제1 및 제2 음전압 중 하나의 음전압을 선택하기 위한 제어신호를 인가하는 제2 제어신호단에 연결되는 제3 스위칭 모듈;
상기 제1 음전압 또는 상기 제2 음전압을 상기 스위칭 선택부에 공급하기 위한 제어신호를 인가하는 제1 제어신호단에 연결되는 제4 스위칭 모듈;
상기 제4 스위칭 모듈과 다른 음전압단에 연결되며, 상기 제1 음전압 또는 상기 제2 음전압을 상기 스위칭 선택부에 공급하기 위한 제어신호를 인가하는 제1 제어신호단에 연결되는 제5 스위칭 모듈; 및
상기 제2 음전압이 선택되면 턴온되어 상기 스위칭 선택부에 상기 제2 음전압을 공급하는 제11 N형 트랜지스터를 포함하는, 음전압 스위칭 장치. - 제 6항에 있어서,
상기 제3 스위칭 모듈은,
양전압을 공급하는 양전압단에 소스가 연결되며, 상기 제2 제어신호단에 게이트가 연결되는 제5 P형 트랜지스터;
상기 양전압단에 소스가 연결되며, 상기 제2 제어신호단에 게이트가 연결되는 제6 P형 트랜지스터;
상기 제1 음전압을 공급하는 제1 음전압단에 소스가 연결되며, 상기 제5 P형 트랜지스터의 드레인과 서로 드레인이 연결되는 제5 N형 트랜지스터; 및
상기 제1 음전압을 공급하는 제1 음전압단에 소스가 연결되며, 상기 제6 P형 트랜지스터의 드레인과 서로 드레인이 연결되는 제6 N형 트랜지스터를 포함하며,
상기 제5 P형 트랜지스터의 드레인과 상기 제6 N형 트랜지스터의 게이트가 연결되며, 상기 제6 P형 트랜지스터의 드레인과 상기 제5 N형 트랜지스터의 게이트가 연결되는, 음전압 스위칭 장치. - 제 6항에 있어서,
상기 제4 스위칭 모듈은,
상기 제1 제어신호단에 소스가 연결되는 제7 P형 트랜지스터;
상기 제1 제어신호단에 소스가 연결되는 제8 P형 트랜지스터;
상기 제1 음전압을 공급하는 제1 음전압단에 소스가 연결되며, 상기 제7 P형 트랜지스터의 드레인과 서로 드레인이 연결되는 제7 N형 트랜지스터; 및
상기 제1 음전압을 공급하는 제1 음전압단에 소스가 연결되며, 상기 제8 P형 트랜지스터의 드레인과 서로 드레인이 연결되는 제8 N형 트랜지스터를 포함하며,
상기 제7 P형 트랜지스터의 게이트와 상기 제8 N형 트랜지스터의 드레인이 연결되며, 상기 제8 P형 트랜지스터의 게이트와 상기 제7 N형 트랜지스터의 드레인이 연결되는, 음전압 스위칭 장치. - 제 6항에 있어서,
상기 제5 스위칭 모듈은,
상기 제1 제어신호단에 소스가 연결되는 제9 P형 트랜지스터;
상기 제1 제어신호단에 소스가 연결되는 제10 P형 트랜지스터;
상기 제2 음전압을 공급하는 제2 음전압단에 소스가 연결되며, 상기 제9 P형 트랜지스터의 드레인과 서로 드레인이 연결되는 제9 N형 트랜지스터;
상기 제2 음전압을 공급하는 제2 음전압단에 소스가 연결되며, 상기 제10 P형 트랜지스터의 드레인과 서로 드레인이 연결되는 제10 N형 트랜지스터를 포함하며,
상기 제9 P형 트랜지스터의 드레인과 상기 제10 N형 트랜지스터의 게이트가 연결되며, 상기 제10 P형 트랜지스터의 드레인과 상기 제9 N형 트랜지스터의 게이트가 연결되는, 음전압 스위칭 장치. - 제 9항에 있어서,
상기 제11 N형 트랜지스터는,
소스가 상기 제2 음전압단에 연결되며,
게이트가 상기 제10 P형 및 제10 N형 트랜지스터의 각 드레인과, 상기 제9 N형 트랜지스터의 게이트와 연결되고,
드레인이 상기 스위칭 선택부에 연결되는, 음전압 스위칭 장치. - 삭제
- 제 1항에 있어서,
상기 제1 스위칭 선택 모듈은,
상기 제1 스위칭부에 소스가 연결되며, 상기 제2 스위칭부에 게이트가 연결되고, 출력단에 드레인이 연결되는 제13 N형 트랜지스터;
상기 제1 스위칭부에 드레인이 연결되며, 상기 출력단에 게이트가 연결되고, 상기 제13 N형 트랜지스터의 바디에 소스가 연결되는 제14 N형 트랜지스터; 및
상기 출력단에 드레인이 연결되며, 상기 제14 N형 트랜지스터의 드레인에 게이트가 연결되고, 상기 제13 N형 트랜지스터의 바디에 소스가 연결되는 제15 N형 트랜지스터를 포함하는, 음전압 스위칭 장치. - 제 1항에 있어서,
상기 제2 스위칭 선택 모듈은,
상기 제2 스위칭부에 드레인이 연결되며, 상기 출력단에 게이트가 연결되는 제16 N형 트랜지스터;
상기 출력단에 드레인이 연결되며, 상기 제2 스위칭부에 게이트가 연결되고, 상기 제16 N형 트랜지스터와 서로 소스가 연결되는 제17 N형 트랜지스터; 및
상기 제2 스위칭부에 소스가 연결되며, 상기 제16 N형 및 제17 N형 트랜지스터의 각 소스와 바디가 연결되고, 상기 출력단에 드레인이 연결되는 제18 N형 트랜지스터를 포함하는, 음전압 스위칭 장치. - 제 1항에 있어서,
상기 제1 음전압이 상기 제2 음전압보다 높게 인가되는, 음전압 스위칭 장치. - 제 1항 내지 제 10항 및 제 12항 내지 제 14항 중 어느 한 항의 음전압 스위칭 장치;
상기 음전압 스위칭 장치에 의해, 소거(erase) 모드에서 상기 제2 음전압을 공급받고 프로그램(program) 모드에서 상기 제1 음전압을 공급받는 CG 드라이버;
상기 음전압 스위칭 장치에 의해, 소거(erase) 모드에서 상기 제1 음전압을 공급받고 프로그램(program) 모드에서 상기 제2 음전압을 공급받는 TG 드라이버; 및
상기 CG 드라이버 및 상기 TG 드라이버에 의해 소거 동작 및 프로그램 동작이 수행되는 비휘발성 메모리 셀을 포함하는, 비휘발성 메모리 장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210111861A KR102639068B1 (ko) | 2021-08-24 | 2021-08-24 | 음전압 스위칭 장치 및 이를 이용한 비휘발성 메모리 장치 |
| US17/568,190 US11915767B2 (en) | 2021-08-24 | 2022-01-04 | Negative voltage switching device and non-volatile memory device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210111861A KR102639068B1 (ko) | 2021-08-24 | 2021-08-24 | 음전압 스위칭 장치 및 이를 이용한 비휘발성 메모리 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20230029407A KR20230029407A (ko) | 2023-03-03 |
| KR102639068B1 true KR102639068B1 (ko) | 2024-02-22 |
Family
ID=85288396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210111861A Active KR102639068B1 (ko) | 2021-08-24 | 2021-08-24 | 음전압 스위칭 장치 및 이를 이용한 비휘발성 메모리 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11915767B2 (ko) |
| KR (1) | KR102639068B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016058125A (ja) * | 2014-09-12 | 2016-04-21 | 株式会社東芝 | メモリシステム及びコントローラ |
| US20190080776A1 (en) | 2017-09-14 | 2019-03-14 | Toshiba Memory Corporation | Semiconductor storage device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101104642B1 (ko) | 2010-04-14 | 2012-01-12 | 창원대학교 산학협력단 | 비휘발성 메모리 장치 |
| KR102177433B1 (ko) | 2015-03-04 | 2020-11-11 | 주식회사 키 파운드리 | 레벨시프터 및 이를 포함하는 비휘발성 메모리 장치 |
| KR20210034918A (ko) * | 2019-09-23 | 2021-03-31 | 삼성전자주식회사 | 전하 펌프 회로 및 이를 포함하는 이미지 센서 |
-
2021
- 2021-08-24 KR KR1020210111861A patent/KR102639068B1/ko active Active
-
2022
- 2022-01-04 US US17/568,190 patent/US11915767B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016058125A (ja) * | 2014-09-12 | 2016-04-21 | 株式会社東芝 | メモリシステム及びコントローラ |
| US20190080776A1 (en) | 2017-09-14 | 2019-03-14 | Toshiba Memory Corporation | Semiconductor storage device |
| JP2019053799A (ja) * | 2017-09-14 | 2019-04-04 | 東芝メモリ株式会社 | 半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20230029407A (ko) | 2023-03-03 |
| US20230065879A1 (en) | 2023-03-02 |
| US11915767B2 (en) | 2024-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6373749B1 (en) | Channel-erase nonvolatile semiconductor memory device | |
| CN101944345B (zh) | 用于驱动液晶显示器的半导体集成电路 | |
| KR100397062B1 (ko) | 프로그램가능논리디바이스용프로그램가능비휘발성양방향스위치 | |
| US8405444B2 (en) | Voltage switching in a memory device | |
| KR950015395A (ko) | 불휘발성 반도체 메모리장치 | |
| KR100338548B1 (ko) | 반도체 메모리 장치의 부스팅 회로 | |
| US7257031B2 (en) | Circuit arrangement and method for switching high-voltage signals by means of low-voltage signals | |
| KR102639068B1 (ko) | 음전압 스위칭 장치 및 이를 이용한 비휘발성 메모리 장치 | |
| CN104051007A (zh) | 一种非挥发性多次可编程存储器 | |
| KR100294452B1 (ko) | 레벨쉬프트회로를갖는반도체메모리장치 | |
| US8513984B2 (en) | Buffer circuit having switch circuit capable of outputting two and more different high voltage potentials | |
| WO2010050440A1 (ja) | 再構成可能集積回路 | |
| KR101442859B1 (ko) | 전력 관리 회로 및 방법 | |
| KR102597814B1 (ko) | 멀티 타임 프로그램을 위한 파워 스위치 및 이를 이용한 비휘발성 메모리 장치 | |
| US6617907B2 (en) | Voltage translator | |
| TWI864492B (zh) | 儲存單元驅動電路及資訊處理系統 | |
| KR20100040424A (ko) | 불휘발성 메모리 장치 및 그를 이용한 비트라인 프리차지 방법 | |
| KR100205241B1 (ko) | 불휘발성 반도체 메모리 장치의 로우 디코더 | |
| US7372308B2 (en) | High-voltage generation circuits and nonvolatile semiconductor memory device with improved high-voltage efficiency and methods of operating | |
| KR101053479B1 (ko) | 반도체 장치 | |
| US6421273B1 (en) | Electrically erasable and programmable, non-volatile memory device | |
| CN114285406A (zh) | flash型FPGA的本征态电流控制电路 | |
| KR100379504B1 (ko) | 비휘발성 메모리 소자 | |
| JP3323539B2 (ja) | 半導体装置 | |
| JPH06176587A (ja) | Ｅｅｐｒｏｍの消去書き込み方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20210824 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20230421 Patent event code: PE09021S01D |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20231026 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20240131 |
|
| PG1601 | Publication of registration |