[go: up one dir, main page]

KR102636598B1 - 화소 구동 회로를 포함한 전계발광 표시장치 - Google Patents

화소 구동 회로를 포함한 전계발광 표시장치 Download PDF

Info

Publication number
KR102636598B1
KR102636598B1 KR1020190166499A KR20190166499A KR102636598B1 KR 102636598 B1 KR102636598 B1 KR 102636598B1 KR 1020190166499 A KR1020190166499 A KR 1020190166499A KR 20190166499 A KR20190166499 A KR 20190166499A KR 102636598 B1 KR102636598 B1 KR 102636598B1
Authority
KR
South Korea
Prior art keywords
voltage
node
transistor
period
initialization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190166499A
Other languages
English (en)
Other versions
KR20210075435A (ko
Inventor
김형수
김기우
장성욱
김재성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190166499A priority Critical patent/KR102636598B1/ko
Priority to US17/108,459 priority patent/US11380246B2/en
Priority to CN202011400505.9A priority patent/CN112992049B/zh
Publication of KR20210075435A publication Critical patent/KR20210075435A/ko
Application granted granted Critical
Publication of KR102636598B1 publication Critical patent/KR102636598B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 명세서의 일 실시예에 따른 전계발광 표시장치는 제n 행에 포함된 복수의 서브화소들은 각각 초기화 기간, 샘플링 기간, 및 발광 기간에 따라 구동되는 화소 구동 회로를 포함한다. 이 경우, n은 자연수이다. 그리고, 화소 구동 회로는 발광소자, 제1 노드에 연결된 게이트, 제2 노드에 연결된 드레인, 및 제3 노드에 연결된 소스를 포함하는 구동 트랜지스터, 초기화 기간 동안 턴-온되어 제1 노드에 초기화 전압을 제공하고 제3 노드에 고정 전압을 제공하는 제1 스위칭 회로, 샘플링 기간 동안 턴-온되어 제1 노드와 제2 노드를 도통시키고 데이터 전압을 제3 노드에 인가하며 초기화 전압을 발광소자의 애노드에 제공하는 제2 스위칭 회로, 및 에미션 신호에 의해 제어되어 발광 기간 동안 턴-온되어 고전위 전압을 제3 노드에 제공하고 발광소자에 구동 전류를 전달하는 발광 제어 회로를 포함한다. 이 경우, 제1 노드 및 고전위 전압이 제공되는 고전위 전압 배선에는 커패시터가 연결된다. 이에 따라, 가변주파수 구동이 가능한 전계발광 표시장치가 저속 구동을 할 때 발생하는 휘도 저하 현상을 방지할 수 있다.

Description

화소 구동 회로를 포함한 전계발광 표시장치{ELECTROLUMINESCENT DISPLAY DEVICE HAVING THE PIXEL DRIVING CIRCUIT}
본 명세서는 화소 구동 회로를 포함한 전계발광 표시장치에 관한 것으로서, 가변 주파수 구동에 효과적인 전계발광 표시장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보 간의 연결 매체인 표시장치의 시장이 커지고 있다. 사용자 간에 문자 중심의 정보 전달을 넘어 다양한 형태의 커뮤니케이션이 활발하다. 정보의 유형이 변함에 따라 정보를 표시해주는 표시장치의 성능도 발전하고 있다. 이에 따라, 유기발광 표시장치, 마이크로 엘이디 표시장치, 액정 표시장치, 및 양자점 표시장치 등과 같은 다양한 형태의 표시장치에 대한 사용이 증가하고 있고, 정보의 선명도를 높이기 위한 고화질의 표시장치가 활발히 연구되고 있다.
전계발광 표시장치는 복수의 서브화소를 포함하는 표시패널, 표시패널을 구동시키기 위한 신호를 공급하는 구동 회로, 및 표시패널에 전원을 공급하는 전원 공급부 등이 포함된다. 구동 회로에는 표시패널에 게이트 신호를 공급하는 게이트 구동 회로 및 표시패널에 데이터 신호를 공급하는 데이터 구동 회로 등이 포함된다.
예를 들어, 전계발광 표시장치는 서브화소에 게이트 신호 및 데이터 신호 등이 공급되면, 선택된 서브화소의 발광소자가 빛을 발광하게 됨으로써 영상을 표시할 수 있다. 발광소자는 유기물 또는 무기물을 기반으로 구현될 수 있다.
전계발광 표시장치는 서브화소 내의 발광소자로부터 생성된 빛을 기반으로 영상을 표시하므로 다양한 장점을 지니고 있으나, 영상의 질을 향상시키기 위해서는 서브화소의 발광을 제어하는 화소 구동 회로의 정확도 향상이 필요하다. 예를 들어, 화소 구동 회로에 포함된 구동 트랜지스터의 문턱전압을 보상함으로써 화소 구동 회로의 정확도를 향상시킬 수 있다.
전계발광 표시장치의 해상도가 증가하고 소비전력이 증가함에 따라 전계발광 표시장치의 소비전력을 감소시키기 위한 구동 기술이 개발되고 있다. 소비전력을 감소시키기 위해서 특정기간 동안에는 프레임 레이트(frame rate)를 낮추어 화소들을 저속 구동할 수 있다. 예를 들어, 모바일(mobile) 모델의 경우 실사용 모드에서는 60Hz, 120Hz 등의 주파수로 정상 구동을 하고 대기 모드에서는 1Hz 등의 주파수로 저속 구동을 함으로써 소비전력을 감소시킬 수 있다.
또한, 화소 구동 회로에 포함된 트랜지스터들을 P타입의 다결정 트랜지스터로 구현할 경우, 저속 구동시 구동 트랜지스터의 게이트 노드의 누설 전류가 발생할 수 있다. 누설 전류의 발생은 1프레임(1Frame) 동안 발광소자가 동일 휘도를 유지하기 어렵게 만들고 데이터 업데이트 주기가 길어지기 때문에 플리커(flicker)가 보일 수 있다.
또한, 구동 트랜지스터의 이력현상(Hysteresis) 때문에 검은 화면에서 흰 화면으로 변환시 첫 번째 프레임의 휘도 저하 현상이 발생한다. 이러한 첫 번째 프레임의 휘도 저하 현상은 저속 구동시에 시인성이 높아지므로 전계발광 표시장치의 품질을 떨어뜨릴 수 있다. 검은 화면에서 흰 화면으로의 전환은 전계발광 표시장치가 파워-온되는 상태를 의미하기도 하고, 실질적으로 휘도가 낮은 화면에서 높은 화면으로의 전환을 의미하기도 한다. 이 경우, 첫 번째 프레임의 휘도 저하는 플리커(flicker)나 모션블러(motion-blurring)의 형태로 나타날 수도 있다.
본 명세서의 발명자들은 위에서 언급한 문제점을 인식하여, 주파수 변동을 통한 구동방법을 적용한 전계발광 표시장치에서, 가변된 주파수에서 표시패널 구동시 발생할 수 있는 휘도 불균일 현상을 방지할 수 있는 화소 구동 회로를 포함한 전계발광 표시장치를 발명하였다.
본 명세서의 실시예에 따른 해결 과제는 구동 트랜지스터의 게이트 노드의 누설 전류를 감소시킬 수 있는 화소 구동 회로를 포함한 전계발광 표시장치를 제공하는 것이다.
본 명세서의 실시예에 따른 해결 과제는 표시패널의 화면 전환시 첫 번째 프레임의 휘도 저하 현상을 방지할 수 있는 화소 구동 회로를 포함한 전계발광 표시장치를 제공하는 것이다.
본 명세서의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 명세서의 일 실시예에 따른 전계발광 표시장치는 제n 행에 포함된 복수의 서브화소들은 각각 초기화 기간, 샘플링 기간, 및 발광 기간에 따라 구동되는 화소 구동 회로를 포함한다. 이 경우, n은 자연수이다. 그리고, 화소 구동 회로는 발광소자, 제1 노드에 연결된 게이트, 제2 노드에 연결된 드레인, 및 제3 노드에 연결된 소스를 포함하는 구동 트랜지스터, 초기화 기간 동안 턴-온되어 제1 노드에 초기화 전압을 제공하고 제3 노드에 고정 전압을 제공하는 제1 스위칭 회로, 샘플링 기간 동안 턴-온되어 제1 노드와 제2 노드를 도통시키고 데이터 전압을 제3 노드에 인가하며 초기화 전압을 발광소자의 애노드에 제공하는 제2 스위칭 회로, 및 에미션 신호에 의해 제어되어 발광 기간 동안 턴-온되어 고전위 전압을 제3 노드에 제공하고 발광소자에 구동 전류를 전달하는 발광 제어 회로를 포함한다. 이 경우, 제1 노드 및 고전위 전압이 제공되는 고전위 전압 배선에는 커패시터가 연결된다. 이에 따라, 가변주파수 구동이 가능한 전계발광 표시장치가 저속 구동을 할 때 발생하는 휘도 저하 현상을 방지할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 명세서의 실시예들에 따르면, 화소 구동 회로의 구동 단계 중 구동 트랜지스터의 문턱전압을 센싱하기 이전 단계에서 구동 트랜지스터의 소스에 고정 전압을 인가함으로써, 화면 전환시 첫 번째 프레임에서 발생할 수 있는 휘도 저하 현상을 방지할 수 있다.
그리고, 본 명세서의 실시예들에 따르면, 구동 트랜지스터의 게이트에 연결된 트랜지스터들을 N타입 트랜지스터로 구현시킴으로써, 구동 트랜지스터의 게이트에서 발생할 수 있는 누설 전류를 방지할 수 있다.
이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 명세서의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리범위는 명세서의 내용에 기재된 사항에 의하여 제한되지 않는다.
도 1은 본 명세서의 일 실시예에 따른 전계발광 표시장치의 블록도이다.
도 2a 및 도 2b는 각각 비교예 및 실시예에 따른 프레임별 휘도의 비율을 나타낸 그래프이다.
도 3a 및 도 3b는 각각 비교예 및 실시예에 따른 화소 구동 회로에서 관찰할 수 있는 신호 파형 및 전압 변동을 나타낸 그래프이다.
도 4a는 본 명세서의 일 실시예에 따른 화소 구동 회로를 나타낸 도면이고, 도 4b 및 도 4c는 각각 화소 구동 회로에 입/출력되는 신호들의 파형도이다.
도 5a, 도 6a, 및 도 7a는 화소 구동 회로의 구동 단계를 나타낸 도면이고, 도 5b, 도 6b, 및 도 7b는 해당 구동 단계시에 입/출력되는 신호들의 파형도이다.
도 8a는 본 명세서의 일 실시예에 따른 화소 구동 회로를 나타낸 도면이고, 도 8b는 화소 구동 회로에 입/출력되는 신호들의 파형도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
본 명세서에서 표시패널의 기판 상에 형성되는 화소 구동 회로와 게이트 구동 회로는 N타입 또는 P타입의 트랜지스터로 구현될 수 있다. 예를 들어, 트랜지스터는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조의 트랜지스터로 구현될 수 있다. 트랜지스터는 게이트(gate), 소스(source), 및 드레인(drain)을 포함한 3전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 드레인으로 이동한다. N타입 트랜지스터의 경우, 캐리어가 전자(electron)이므로 전자가 소스에서 드레인으로 이동하며 소스 전압이 드레인 전압보다 낮은 전압을 가진다. N타입 트랜지스터에서 전자가 소스로부터 드레인으로 이동하기 때문에 전류의 방향은 드레인으로부터 소스쪽이다. P타입 트랜지스터의 경우, 캐리어가 정공(hole)이므로 정공이 소스에서 드레인으로 이동할 수 있도록 소스 전압이 드레인 전압보다 높다. P타입 트랜지스터의 정공이 소스로부터 드레인 쪽으로 이동하기 때문에 전류의 방향은 소스로부터 드레인쪽이다. 트랜지스터의 소스와 드레인은 고정된 것이 아니고, 트랜지스터의 소스와 드레인은 인가 전압에 따라 변경될 수 있다.
이하에서, 게이트 온 전압(gate on voltage)은 트랜지스터가 턴-온(turn-on)될 수 있는 게이트 신호의 전압일 수 있다. 게이트 오프 전압(gate off voltage)은 트랜지스터가 턴-오프(turn-off)될 수 있는 전압일 수 있다. P타입 트랜지스터에서 게이트 오프 전압은 게이트 하이 전압(또는 오프-레벨 펄스)일 수 있고, 게이트 온 전압은 게이트 로우 전압(또는 온-레벨 펄스)일 수 있다. N타입 트랜지스터에서 게이트 오프 전압은 게이트 로우 전압(또는 오프-레벨 펄스)일 수 있고, 게이트 온 전압은 게이트 하이 전압(또는 온-레벨 펄스)일 수 있다.
이하, 첨부된 도면을 참조하여 본 명세서의 실시예에 따른 화소 구동 회로 및 이를 포함한 전계발광 표시장치에 대하여 설명하기로 한다.
도 1은 본 명세서의 일 실시예에 따른 전계발광 표시장치의 블록도이다.
도 1을 참고하면, 전계발광 표시장치(100)는 표시패널(101)을 포함하고, 표시패널(101)에 신호를 제공하기 위한 데이터 구동 회로(102), 게이트 구동 회로(108), 및 타이밍 컨트롤러(110)를 포함한다.
표시패널(101)은 영상이 표시되는 표시영역(DA)과 영상이 표시되지 않는 비표시영역(NDA)으로 구분될 수 있다. 표시영역(DA)에는 영상을 표시하기 위한 화소들이 배열된다. 화소들 각각은 개별의 컬러를 구현하기 위한 복수의 서브화소들을 포함할 수 있다. 서브화소들 각각은 컬러 구현을 위해 적색 서브화소, 녹색 서브화소, 및 청색 서브화소로 나뉘어질 수 있다. 그리고 화소들 각각은 백색 서브화소를 더 포함 할 수도 있다. 한 개의 화소에 포함된 서브화소들이 발광하는 색은 감색법에 따라 모든 서브화소들이 발광하였을 때 백색이 나타나도록 구성될 수 있다.
각각의 화소들은 Y축(또는 열방향)을 따라 형성된 데이터 배선과 연결되고, X축(또는 행방향)을 따라 형성된 게이트 배선에 연결된다. X축을 따라 배열된 화소들은 동일한 게이트 배선에 연결되어 동일한 게이트 신호를 제공받는다.
화소들 각각은 발광소자 및 발광소자를 소정의 밝기로 발광시키기 위한 화소 구동 회로를 포함한다. 화소 구동 회로는 데이터 신호, 게이트 신호, 및 전원 신호를 공급받아 동작한다. 데이터 신호는 데이터 구동 회로(102)로부터 데이터 배선(4a)을 통해 화소에 제공되고, 게이트 신호는 게이트 구동 회로(108)로부터 게이트 배선들(2a, 2b)을 통해 화소에 제공되며, 전원 신호는 전원 배선(4b)을 통해 화소에 제공된다. 전원 배선(4b)은 고전위 전압을 화소에 공급하는 고전위 전압 배선, 저전위 전압을 화소에 공급하는 저전위 전압 전극, 초기화 전압을 화소에 공급하는 초기화 전압 배선, 및 기타 전원 배선 등을 포함할 수 있다. 고전위 전압은 저전위 전압보다 높은 전압이다. 게이트 배선들(2a, 2b)은 스캔 신호가 공급되는 다수의 스캔 라인들(2a)과 발광 제어 신호가 공급되는 다수의 에미션 신호 라인들(2b)을 포함할 수 있다.
데이터 구동 회로(102)는 타이밍 컨트롤러(110)로부터 수신된 입력 영상의 데이터를 타이밍 컨트롤러(110)의 제어 하에 감마 보상 전압으로 변환하여 데이터 전압을 발생시키고, 그 데이터 전압을 데이터 배선들(4a)로 출력한다. 데이터 구동 회로(102)는 IC(integrated circuit) 형태로 표시패널(101)의 비표시영역(NDA) 상에 형성되거나, 표시패널(101)에 COF(chip on film) 형태로 형성될 수도 있다.
게이트 구동 회로(108)는 스캔 구동 회로(103)와 에미션 구동 회로(104)를 포함한다. 스캔 구동 회로(103)는 타이밍 컨트롤러(110)의 제어 하에 스캔 신호를 스캔 라인들(2a)에 순차적으로 공급한다. 제n 게이트 배선은 제n 행에 배치된다. 예를 들어, 제n 게이트 배선에 인가되는 제n 스캔 신호는 제m 데이터 전압에 동기될 수 있다. 이 경우, n 및 m은 자연수이다. 에미션 구동 회로(104)는 타이밍 컨트롤러(110)의 제어 하에 에미션 신호를 발생한다. 에미션 구동 회로(104)는 에미션 신호를 에미션 배선들(2b)에 순차적으로 공급한다. 스캔 구동 회로(103) 및 에미션 구동 회로(104)는 각각 게이트 배선에 신호를 제공하기 위한 복수의 스테이지들을 포함한다.
게이트 구동 회로(108)는 IC(integrated circuit)형태로 형성될 수 있고, 표시패널(101)에 내장된 GIP(gate in panel)의 형태로 형성될 수도 있다. 게이트 구동 회로(108)는 표시패널(101)의 비표시영역(NDA) 좌, 우측에 각각 배치되거나 어느 일측에 배치될 수도 있다. 또한, 표시패널(101)의 형태에 따라 게이트 구동 회로(108)는 표시패널(101)의 상측 또는 하측에 배치될 수도 있다.
타이밍 컨트롤러(110)는 호스트 시스템으로부터 입력 영상의 디지털 비디오 데이터와, 디지털 비디오 데이터와 동기되는 타이밍 신호를 수신한다. 타이밍 신호는 데이터 인에이블신호, 수직 동기신호, 수평 동기신호, 및 클럭신호가 포함될 수 있다. 호스트 시스템은 TV(Television) 시스템, 셋톱 박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터, 홈 시어터 시스템, 모바일 정보기기일 수 있다.
타이밍 컨트롤러(110)는 호스트 시스템으로부터 수신된 타이밍 신호를 바탕으로 데이터 구동 회로(102)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어 신호, 게이트 구동 회로(108)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어 신호 등을 발생한다. 게이트 타이밍 제어 신호는 스타트 펄스, 시프트 클럭 등을 포함한다. 스타트 펄스는 스캔 구동 회로(103)와 에미션 구동 회로(104)의 시프트 레지스터들 각각에서 첫 번째 출력이 발생하는 스타트 타이밍을 정의할 수 있다. 시프트 레지스터는 스타트 펄스가 입력될 때 구동되기 시작하여 첫 번째 클럭 타이밍에 첫 번째 출력 신호를 발생한다. 시프트 클럭은 시프트 레지스터의 출력 시프트 타이밍을 제어한다.
표시영역(DA)에 열방향으로 나열된 모든 화소들에 게이트 신호와 데이터 신호가 한번씩 인가되는 기간을 1 프레임 기간이라고 할 수 있다. 1 프레임 기간은 화소들에 연결된 게이트 배선들 각각에서 화소들에 데이터가 주사되어 화소들 각각에 입력 영상의 데이터가 기입되는 스캔 기간과, 스캔 기간 이후 에미션 신호에 따라 화소들이 점등하는 발광 기간으로 나누어질 수 있다. 발광 기간에서 화소들은 점등 및 소등을 반복할 수도 있다. 스캔 기간은 초기화 기간, 샘플링 기간 등을 포함할 수 있다. 그리고, 샘플링 기간은 프로그래밍 기간을 포함할 수 있다. 스캔 기간 동안 화소 구동 회로에 포함된 노드들의 초기화, 구동 트랜지스터의 문턱전압 보상 및 데이터 전압 충전이 행해지고, 발광 기간 동안 발광 동작이 행해진다. 스캔 기간은 대략 수 수평 주사 시간에 불과하고, 1 프레임 기간의 대부분은 발광 기간이 차지한다.
도 2a 및 도 2b는 각각 비교예 및 실시예에 따른 프레임별 휘도의 비율을 나타낸 그래프이다.
앞서 언급한 바와 같이, 트랜지스터를 통해 얻을 수 있는 결과물이 현재의 물리조건으로 결정되지 않고 그 이전 상태 변화에 의존하는 현상을 트랜지스터의 이력현상(Hysteresis)라고 한다. 화소 구동 회로에서는 구동 트랜지스터가 제공하는 구동 전류에 따라 휘도가 표현되므로 구동 트랜지스터의 이력현상에 의한 휘도 불균일 현상이 발생할 수 있다.
도 2a는 비교예에 따른 화소 구동 회로에서의 프레임별 휘도의 비율을 나타낸 그래프이고, 첫 번째 프레임(1F), 두 번째 프레임(2F), 세 번째 프레임(3F), 및 네 번째 프레임(4F)의 휘도 그래프가 도시되어 있다. X축은 시간, Y축은 네 번째 프레임(4F)의 휘도를 기준으로 상대적인 값을 표시한다.
도 2a에서 첫 번째 프레임(1F) 시작시 휘도는 네 번째 프레임(4F) 대비 88%에 해당하는 값이고, 첫 번째 프레임(1F)이 진행될수록 휘도가 감소하는 것을 확인할 수 있다. 두 번째 프레임(2F)도 네 번째 프레임(4F) 대비 휘도가 살짝 감소한 것을 확인할 수 있다. 휘도 감소 현상은 검은 화면에서 흰 화면으로 변환하는 시점에서 가장 두드러지게 발생하고, 프레임이 거듭될수록 휘도는 회복하는 것을 확인할 수 있다. 또한, 휘도 저하 현상은 저속 구동시에 시인성이 높아진다. 따라서, 주파수를 가변하여 소비전력을 절감하고자 하는 전계발광 표시장치의 경우 휘도 저하 현상을 방지할 수 있는 화소 구동 회로의 개발이 필수적이라고 할 수 있다.
도 2b는 본 명세서의 일 실시예에 따른 화소 구동 회로에서의 프레임별 휘도의 비율을 나타낸 그래프이고, 첫 번째 프레임(1F), 두 번째 프레임(2F), 세 번째 프레임(3F), 및 네 번째 프레임(4F)의 휘도 그래프가 도시되어 있다. X축은 시간, Y축은 네 번째 프레임(4F)의 휘도를 기준으로 상대적인 값을 표시한다.
도 2b에서 첫 번째 프레임(1F) 시작시 휘도는 네 번째 프레임(4F)과 거의 동일한 것을 확인할 수 있다. 그리고, 두 번째 프레임(2F)부터 네 번째 프레임(4F)까지 휘도가 동일한 것을 확인할 수 있다. 첫 번째 프레임(1F) 동안에 휘도가 살짝 감소하는 경향을 보이지만, 휘도 감소 현상은 검은 화면에서 흰 화면으로 변환하는 시점에서 가장 두드러지게 시인되므로 첫 번째 프레임(1F)의 시작시 휘도 저하 현상이 방지된 것으로써 문제점이 해결되었다고 볼 수 있다. 따라서, 본 명세서의 일 실시예에 따른 화소 구동 회로를 포함한 전계발광 표시장치는 저속 구동을 통해 소비전력을 절감 할 수 있다.
도 3a 및 도 3b는 각각 비교예 및 실시예에 따른 화소 구동 회로에서 관찰할 수 있는 신호 파형 및 전압 변동을 나타낸 그래프이다.
도 3a는 비교예에 따른 화소 구동 회로에서 관찰할 수 있는 신호 파형 및 전압 변동을 나타낸 그래프이다. (1-1) 그래프는 제(n-1) 스캔 신호(S(n-1))의 파형도이고, (1-2) 그래프는 제n 스캔 신호(S(n))의 파형도이며, (1-3) 그래프는 제n 에미션 신호(EM(n))의 파형도이다. 화소 구동 회로는 초기화 기간(①) 및 샘플링 기간(②)을 가지고 동작하며, 초기화 기간(①)은 제(n-1) 스캔 신호(S(n-1))에 따라 제어되고, 샘플링 기간(②)은 제n 스캔 신호(S(n))에 따라 제어된다. 그리고, 제n 에미션 신호(EM(n))는 초기화 기간(①) 및 샘플링 기간(②) 동안 오프-레벨 펄스이다.
(2), (3), (4) 그래프는 표시패널의 화면이 흰 화면에서 흰 화면으로의 전환시와 검은 화면에서 흰 화면으로 전환시에 각각 화소 구동 회로에서 측정할 수 있는 전압을 표시한 그래프이다. 흰 화면에서 흰 화면으로의 전환시는 약간의 계조차이가 발생하는 경우도 포함할 수 있다.
화소 구동 회로는 발광소자에 구동 전류를 제공하는 구동 트랜지스터를 포함한다. 구동 전류는 구동 트랜지스터의 소스 및 게이트 전압에 따라 결정된다.
(2) 그래프는 구동 트랜지스터의 소스 노드(n3)와 구동 트랜지스터의 게이트 노드(n1)에서의 전압 변화를 나타낸다. 소스 노드(n3)의 전압을 보면 초기화 기간(①)에서 검은 화면에서 흰 화면으로 전환시 전압이 흰 화면에서 흰 화면으로 전환시 전압보다 더 낮은 것을 확인할 수 있다. 그리고, 구동 트랜지스터의 게이트 노드(n1)의 전압은 화면 전환 조건에 무관함을 알 수 있다.
(3) 그래프는 구동 트랜지스터의 게이트-소스 전압(Vgs)을 나타낸다. 검은 화면에서 흰 화면으로 전환시 구동 트랜지스터의 게이트-소스 전압과 흰 화면에서 흰 화면으로 전환시 구동 트랜지스터의 게이트-소스 전압은 초기화 기간(①)과 샘플링 기간(②)에서 차이가 존재하는 것을 확인할 수 있다. 샘플링 기간(②)이 끝나는 시점(SP)에서 두 가지 화면 전환 조건에 따른 구동 트랜지스터의 게이트-소스 전압의 차이(Ggs)는 약 298mV이다.
(4) 그래프는 구동 트랜지스터의 문턱전압(Vth)을 나타낸다. 검은 화면에서 흰 화면으로 전환시 구동 트랜지스터의 문턱전압과 흰 화면에서 흰 화면으로 전환시 구동 트랜지스터의 문턱전압은 초기화 기간(①)과 샘플링 기간(②)에서 차이가 존재하는 것을 확인할 수 있다. 샘플링 기간(②)이 끝나는 시점(SP)에서 화면 전환 조건에 따른 구동 트랜지스터의 문턱전압의 차이(Gvth)는 약 500mV이다.
(2), (3), (4) 그래프를 통해 초기화 기간(①)에서의 구동 트랜지스터의 소스 노드(n3)의 전압 차이는 구동 트랜지스터의 게이트-소스 전압의 차이(Ggs) 및 구동 트랜지스터의 문턱전압의 차이(Gvth)를 발생시키는 것을 알 수 있다. 이러한 결과는 이전 화면의 상태에 따라 구동 트랜지스터의 문턱전압(Vth)에 변동이 발생할 수 있다는 것을 보여준다. 이를 트랜지스터의 이력현상(Hysteresis)이라고 한다. 구동 트랜지스터의 이력현상은 샘플링된 구동 트랜지스터의 문턱전압을 변동시키고 구동 전류의 변동을 가져오기 때문에 화면 전환 시점에서 휘도의 불균일을 야기시킬 수 있다.
도 3b는 본 명세서의 일 실시예에 따른 화소 구동 회로에서 관찰할 수 있는 신호 파형 및 전압 변동을 나타낸 그래프이다. (1-1) 그래프는 제(n-1) 스캔 신호(S(n-1))의 파형도이고, (1-2) 그래프는 제n 스캔 신호(S(n))의 파형도이며, (1-3) 그래프는 제n 에미션 신호(EM(n))의 파형도이다. 화소 구동 회로는 초기화 기간(①) 및 샘플링 기간(②)을 가지고 동작하며, 초기화 기간(①)은 제(n-1) 스캔 신호(S(n-1))에 따라 제어되고, 샘플링 기간(②)은 제n 스캔 신호(S(n))에 따라 제어된다. 그리고, 제n 에미션 신호(EM(n))는 초기화 기간(①) 및 샘플링 기간(②) 동안 오프-레벨 펄스이다.
비교예와 마찬가지로 (2), (3), (4) 그래프는 표시패널의 화면이 흰 화면에서 흰 화면으로의 전환시와 검은 화면에서 흰 화면으로 전환시에 각각 화소 구동 회로에서 측정할 수 있는 전압을 표시한 그래프이다. 흰 화면에서 흰 화면으로의 전환시에는 약간의 계조차이가 발생하는 경우도 포함할 수 있다.
(2) 그래프는 구동 트랜지스터의 소스 노드(n3)와 구동 트랜지스터의 게이트 노드(n1)에서의 전압 변화를 나타낸다. 소스 노드(n3)의 전압을 보면 초기화 기간(①) 및 샘플링 기간(②)을 포함하여 전 구간에서 화면 전환 조건에 관계없이 동일한 전압의 상태인 것을 확인할 수 있다. 두 개의 그래프가 이전 발광 기간에서 각각 검은 화면과 흰 화면을 표시하므로, 구동 트랜지스터의 게이트 노드(n1)는 이전 발광 기간을 제외한 나머지 구간에서 동일한 전압의 상태인 것을 확인할 수 있다.
(3) 그래프는 구동 트랜지스터의 게이트-소스 전압(Vgs)을 나타낸다. 구동 트랜지스터의 게이트-소스 전압(Vgs)도 초기화 기간(①) 및 샘플링 기간(②)을 포함하는 구간에서 화면 전환 조건에 따른 차이가 거의 없음을 확인할 수 있다. 샘플링 기간(②)이 끝나는 시점(SP)에서 두 가지 화면 전환 조건에 따른 구동 트랜지스터의 게이트-소스 전압의 차이(Ggs)는 약 10mV로, 비교예 대비 약 3% 수준으로 감소하였다.
(4) 그래프는 구동 트랜지스터의 문턱전압(Vth)을 나타낸다. 구동 트랜지스터의 문턱전압(Vth)도 모든 구간에서 화면 전환 조건에 관계없이 차이가 거의 없음을 확인할 수 있다. 구동 전류를 결정하는 구동 트랜지스터의 문턱전압은 샘플링 기간(②)의 기간이 끝나는 시점에 결정된다. 샘플링 기간(②)이 끝나는 시점(SP)에서 구동 트랜지스터의 문턱전압(Vth)의 값은 약 50.4mV로, 비교예 대비 약 10% 수준으로 감소하였다.
도 3a 및 도 3b에서 알 수 있듯이, 초기화 기간(①)에서 구동 트랜지스터의 소스 노드(n3)의 전압 차이는 구동 트랜지스터의 게이트-소스 전압(Vgs) 및 문턱전압(Vth)의 차이를 발생시킨다. 따라서, 화면 전환 조건에 따라 구동 트랜지스터의 소스 노드(n3)에 차이가 발생하지 않도록, 화면 전환 시점인 첫 번째 프레임의 초기화 기간(①)에서 구동 트랜지스터의 소스 노드(n3)에 일정한 전압을 인가할 수 있다.
이하에서는 도 3b를 구현할 수 있는 화소 구동 회로에 대해 설명한다.
도 4a는 본 명세서의 일 실시예에 따른 화소 구동 회로를 나타낸 도면이고, 도 4b 및 도 4c는 각각 화소 구동 회로에 입/출력되는 신호들의 파형도이다. 도 4a에 도시된 화소 구동 회로는 n번째 행에 배치된 화소에 대한 설명이다.
도 4a를 참조하면, 발광소자(EL)에 구동 전류를 공급하기 위한 화소 구동 회로는 복수의 트랜지스터들 및 커패시터를 포함한다. 본 명세서의 일 실시예에 따른 화소 구동 회로는 구동 트랜지스터(DT)의 문턱전압을 화소 구동 회로를 통해 보상할 수 있는 내부 보상 회로이다.
화소 구동 회로에는 고전위 전압(VDD), 저전위 전압(VSS), 및 초기화 전압(Vini)의 전원 전압이 인가되고, 제n 스캔 신호(S(n)), 제(n-1) 스캔 신호(S(n-1)), 제n 에미션 신호(EM(n)), 및 데이터 전압(Vdata)의 화소 구동 신호가 인가된다. 제n 스캔 신호(S(n))는 n번째 행에 배치된 화소들에 인가되는 스캔 신호이고, 제(n-1) 스캔 신호(S(n-1))는 (n-1)번째 행에 배치된 화소들에 인가되는 스캔 신호이며, 제n 에미션 신호(EM(n))는 n번째 행에 배치된 화소들에 인가되는 에미션 신호이다.
스캔 신호들(S(n), S(n-1)) 및 에미션 신호(EM(n))는 각각 일정 시간 간격에 따라 온-레벨 펄스 또는 오프-레벨 펄스를 갖는다. 본 명세서의 일 실시예의 트랜지스터들은 PMOS 및 NMOS 트랜지스터로 구현될 수 있다. PMOS 트랜지스터의 턴-온 전압은 게이트 로우 전압(또는 온-레벨 펄스)이고, 트랜지스터의 턴-오프 전압은 게이트 하이 전압(또는 오프-레벨 펄스)이다. NMOS 트랜지스터의 턴-온 전압은 게이트 하이 전압(또는 온-레벨 펄스)이고, 트랜지스터의 턴-오프 전압은 게이트 로우 전압(또는 오프-레벨 펄스)이다.
발광소자(EL)는 데이터 전압(Vdata)에 따라 구동 트랜지스터(DT)에서 조절되는 전류량으로 발광하여 입력 영상의 데이터 계조에 해당하는 휘도를 표현한다. 발광소자(EL)는 애노드, 캐소드, 및 애노드와 캐소드 사이에 배치된 유기 화합물층을 포함할 수 있다. 유기 화합물층은 발광층, 정공주입층, 정공수송층, 전자수송층, 및 전자주입층을 포함할 수 있으나, 이에 한정되지는 않는다. 발광소자(EL)의 애노드는 구동 트랜지스터 또는 발광소자(EL)의 발광 여부를 제어해주는 에미션 트랜지스터에 연결될 수 있다. 그리고, 발광소자(EL)의 캐소드는 저전위 전압(VSS)이 인가되는 저전위 전압 전극에 연결된다.
구동 트랜지스터(DT)는 게이트-소스 전압(Vgs)에 따라 발광소자(EL)에 흐르는 전류를 조절하는 구동 소자이고 PMOS 트랜지스터이다. 구동 트랜지스터(DT)는 제1 노드(n1)에 연결된 게이트, 제2 노드(n2)에 연결된 드레인, 및 제3 노드(n3)에 연결된 소스를 포함한다.
T1 트랜지스터(T1)는 제n 스캔 신호(S(n))에 의해 턴-온되어 구동 트랜지스터(DT)의 게이트와 드레인을 연결한다. T1 트랜지스터(T1)는 제1 노드(n1) 및 제2 노드(n2)에 연결된다.
T2 트랜지스터(T2)는 제n 스캔 신호(S(n))에 의해 턴-온되어 데이터 전압(Vdata)을 제3 노드(n3)에 제공한다. T2 트랜지스터(T2)는 데이터 전압(Vdata)이 제공되는 데이터 전압 배선 및 제3 노드(n3)에 연결된다.
T3 트랜지스터(T3)는 제n 에미션 신호(EM(n))에 의해 턴-온되어 고전위 전압(VDD)을 제3 노드(n3)에 제공한다. T3 트랜지스터(T3)는 고전위 전압이 제공되는 고전위 전압 배선 및 제3 노드(n3)에 연결된다.
T4 트랜지스터(T4)는 제n 에미션 신호(EM(n))에 의해 턴-온되어 구동 트랜지스터(DT)에서 제공되는 구동 전류를 발광소자(EL)의 애노드에 제공한다. T4 트랜지스터(T4)는 제2 노드(n2)와 제4 노드(n4)에 연결된다. T4 트랜지스터(T4)는 에미션 트랜지스터라고 일컫을 수도 있다.
T5 트랜지스터(T5)는 제(n-1) 스캔 신호(S(n-1))에 의해 턴-온되어 초기화 전압(Vini)을 제1 노드(n1)에 제공한다. T5 트랜지스터(T5)는 제1 노드(n1)와 초기화 전압이 제공되는 초기화 전압 배선에 연결된다.
T6 트랜지스터(T6)는 제n 스캔 신호(S(n))에 의해 턴-온되어 초기화 전압(Vini)을 제4 노드(n4)에 제공한다. T6 트랜지스터(T6)는 초기화 전압 배선 및 제4 노드(n4)에 연결된다.
T7 트랜지스터(T7)는 제(n-1) 스캔 신호(S(n-1))에 의해 턴-온되어 제3 노드(n3)에 V7 전압(V7)을 제공한다. T7 트랜지스터(T7)는 제3 노드(n3) 및 V7 전압(V7)이 제공되는 V7 전압 배선에 연결된다. V7 전압(V7)은 고정 전압으로, 이후에 자세히 설명한다.
커패시터(Cst)는 커패시턴스를 형성하기 위한 두 개의 전극을 포함하고, 두 개의 전극은 각각 제1 노드(n1)와 고전위 전압 배선에 연결된다.
화소 구동 회로는 제1 스위칭 회로, 제2 스위칭 회로, 및 발광 제어 회로로 구분할 수 있다.
본 명세서의 일 실시예에 따른 화소 구동 회로의 제1 스위칭 회로는 제(n-1) 스캔 신호(S(n))에 의해 턴-온되어 구동 트랜지스터(DT)의 게이트를 초기화하고 구동 트랜지스터(DT)의 소스에 전압을 인가하여 구동 트랜지스터(DT)를 일정시간 턴-온시킴으로써 첫 번째 프레임의 휘도 저하 현상을 방지할 수 있다. 제1 스위칭 회로는 T5 트랜지스터(T5), 및 T7 트랜지스터(T7)를 포함할 수 있다. 제1 스위칭 회로는 NMOS 트랜지스터로 구현될 수 있는데, 이 중 T7 트랜지스터(T7)는 경우에 따라 PMOS 트랜지스터로 구현될 수도 있다.
본 명세서의 일 실시예에 따른 화소 구동 회로의 제2 스위칭 회로는 제n 스캔 신호(S(n))에 의해 턴-온되어 데이터 전압(Vdata)을 제3 노드(n3)에 제공하고, 구동 트랜지스터(DT)의 문턱전압을 샘플링하며, 발광 소자(EL)의 애노드를 초기화시킨다. 제2 스위칭 회로는 NMOS 트랜지스터로 구현됨으로써 게이트 구동 회로가 추가의 스캔 구동 회로를 필요로하지 않도록 할 수 있다. 제2 스위칭 회로는 T1 트랜지스터(T1), T2 트랜지스터(T2), 및 T6 트랜지스터(T6)를 포함할 수 있다. 제2 스위칭 회로는 NMOS 트랜지스터로 구현될 수 있는데, 이 중 T2 트랜지스터(T2) 및 T6 트랜지스터(T6)는 PMOS 트랜지스터로 구현될 수도 있다.
본 명세서의 일 실시예에 따른 화소 구동 회로의 발광 제어 회로는 제n 에미션 신호(EM(n))에 의해 턴-온되어 제3 노드(n3)에 고전위 전압(VDD)을 제공하고 발광소자(EL)에 구동 전류를 제공한다. 발광 제어 회로는 PMOS 트랜지스터로 구현되고, T3 트랜지스터(T3) 및 T4 트랜지스터(T4)를 포함한다.
제1 스위칭 회로 및 제2 스위칭 회로에 제공되는 제(n-1) 스캔 신호(S(n-1)) 및 제n 스캔 신호(S(n))는 동일한 스캔 구동 회로에 포함된 서로 다른 스테이지에서 출력되는 신호이다.
제1 스위칭 회로 및 제2 스위칭 회로 중 구동 트랜지스터(DT)의 게이트와 연결된 T1 트랜지스터(T1) 및 T5 트랜지스터(T5)는 NMOS 트랜지스터로 구현됨으로써 구동 트랜지스터(DT)의 게이트에서 발생할 수 있는 누설 전류를 감소시켜 발광소자(EL)에 제공되는 구동 전류의 정확성을 향상시킬 수 있다. 예를 들어, NMOS 트랜지스터의 액티브는 인듐(Indium), 갈륨(Gallium), 아연(Zinc) 중 어느 하나 이상을 주성분으로하는 산화물 반도체일 수 있다. 그리고, T2 트랜지스터(T2), T6 트랜지스터(T6), 및 T7 트랜지스터(T7)는 NMOS 트랜지스터로 구현됨으로써 게이트 배선 및 스캔 구동 회로를 추가하지 않아도 되므로 게이트 구동 회로의 구성을 최소화할 수 있다.
도 4b 및 도 4c를 참조하면, 도 4b는 스캔 신호(S(n-1), S(n))가 1 수평 주사 시간(1H Time) 동안 온-레벨 펄스이고, 도 4c는 스캔 신호(S(n-1), S(n))가 2 수평 주사 시간(2H Time) 동안 온-레벨 펄스이다.
도 4b 및 도 4c는 각각 초기화 기간(①), 샘플링 기간(②), 홀딩 기간(③), 및 발광 기간(④)을 갖는다. 초기화 기간(①)에서는 제(n-1) 스캔 신호(S(n-1))가 온-레벨 펄스이고, 샘플링 기간(②)에서는 제n 스캔 신호(S(n))가 온-레벨 펄스이며, 발광 기간(④)에서는 제n 에미션 신호(EM(n))가 온-레벨 펄스이다. 홀딩 기간(③) 및 마진 기간(M)은 1 수평 주사 시간(1H Time)을 확보하여 스캔 신호(S(n-1), S(n))와 에미션 신호(EM(n))가 혼입되지 않도록 한다. 이 경우, 홀딩 기간(③) 및 마진 기간(M)은 1 수평 주사 시간(1H Time)으로 한정되지는 않는다. 이상적인 스캔 신호가 화소 구동 회로에 제공되는 경우 마진 기간(M) 및 홀딩 기간(③)은 생략될 수도 있다.
도 4c의 경우, 초기화 기간(①)에서 제(n-1) 스캔 신호(S(n-1))와 제n 스캔 신호(S(n))가 각각 1 수평 주사 시간(1H Time) 동안 함께 온-레벨 펄스인 구간이 존재한다. 도 4c의 그래프와 같이, 스캔 신호(S(n-1), S(n))가 2 수평 주사 시간(2H Time)인 경우 제(n-1) 스캔 신호(S(n-1))와 제n 스캔 신호(S(n))를 중첩하여 구동시킴으로써 샘플링 기간을 2 수평 주사 시간만큼 확보할 수 있기 때문에 구동 트랜지스터의 문턱전압을 보다 정확히 센싱할 수 있다.
이하에서는 본 명세서의 화소 구동 회로에 도 4b의 신호들이 입력되는 경우, 화소 구동 회로의 구동 단계에 대해 설명한다.
도 5a, 도 6a, 및 도 7a는 각각의 화소 구동 회로의 구동 단계를 나타낸 도면이고, 도 5b, 도 6b, 및 도 7b는 해당 구동 단계시에 입/출력되는 신호들의 파형도이다. 도면에 표기된 X표시는 트랜지스터가 턴-오프됨을 나타낸다.
도 5a는 화소 구동 회로의 구동 단계 중 초기화 기간(①)을 나타낸 도면이고, 도 5b는 초기화 기간(①)에 입/출력되는 신호들의 파형도이다. 초기화 기간(①)은 1 수평 주사 시간(1H Time)을 갖고, 제(n-1) 스캔 신호(S(n-1))에 의해 제어된다. 제(n-1) 스캔 신호(S(n-1))는 초기화 기간(①) 동안 온-레벨 펄스이고 초기화 기간(①) 이외의 기간 동안 오프-레벨 펄스이다. 제(n-1) 스캔 신호(S(n-1))가 온-레벨 펄스인 동안, 제n 스캔 신호(S(n)) 및 제n 에미션 신호(EM(n))는 오프-레벨 펄스이다. 이 경우, 제n 에미션 신호(EM(n))와 제(n-1)) 스캔 신호(S(n-1))가 화소 구동 회로에 혼입되어 발광소자(EL)가 발광하는 것을 방지하기 위해 제n 에미션 신호(EM(n))는 초기화 기간(①) 이전에 마진 기간(M)을 가지고 오프-레벨 펄스의 상태로 전환된다. 예를 들어, 마진 기간(M)은 1수평 주사 시간(1H Time)일 수 있지만 이에 한정되지는 않는다.
초기화 기간(①) 동안 제1 스위칭 회로(T5, T7) 및 구동 트랜지스터(DT)가 턴-온되고, 제2 스위칭 회로(T1, T2, T6) 및 발광 제어 회로(T3, T4)가 턴-오프된다.
초기화 기간(①) 동안 T5 트랜지스터(T5)는 턴-온되어 구동 트랜지스터(DT)의 게이트에 초기화 전압(Vini)을 제공하고, T7 트랜지스터(T7)가 턴-온되어 구동 트랜지스터(DT)의 소스에 V7 전압(V7)을 제공하여 구동 트랜지스터(DT)를 턴-온시킨다. 앞서 확인한 결과와 같이, 샘플링 기간(②) 이전, 구동 트랜지스터(DT)의 소스 노드의 상태에 따라 샘플링 기간(②)에서 센싱되는 구동 트랜지스터의 문턱전압에 영향을 미친다. 따라서, 초기화 기간(①)에서 구동 트랜지스터(DT)의 소스 노드에 일정한 전압을 인가함으로써 구동 트랜지스터의 문턱전압의 변동을 방지할 수 있다. 특히, 현재 프레임 이전의 발광 기간(④')에서 계조가 낮은 검은 화면을 표시하고 현재 프레임에서 계조가 높은 밝은 화면을 표시하는 경우에 구동 트랜지스터의 문턱전압 변동으로 인한 휘도 변화가 크게 발생하므로, 초기화 기간(①) 동안 구동 트랜지스터의 소스에 일정한 전압을 인가해야 한다. 이 경우, 구동 트랜지스터(DT)의 소스에 제공되는 V7 전압(V7)은 고정 전압으로 고전위 전압(VDD), 초기화 전압(Vini), 제n 에미션 전압(EM(n)) 중 어느 하나일 수 있다. V7 전압(V7)은 제n 에미션 전압(EM(n))과 같이 에미션 구동 회로와 같은 버퍼를 통해서 입력되는 신호보다는 고전위 전압(VDD)이나 초기화 전압(Vini)과 같이 전원 IC로부터 바로 입력되는 신호가 정확성이 더 우수하므로 주로 사용될 수 있다. 따라서, V7 전압(V7)은 전원 배선(4b)을 통해 화소 구동 회로에 제공되는 전원 전압 중 어느 하나일 수 있다.
또한, 초기화 기간(①)에서 제1 노드(n1)는 초기화 전압(Vini) 상태를 유지하여 구동 트랜지스터(DT)를 턴-온시키고 구동 트랜지스터(DT)에 일정한 스트레스를 준다. 이 경우, 초기화 기간(①)은 샘플링 기간(②)과 중첩되지 않도록 한다. 초기화 기간(①)을 통해 구동 트랜지스터(DT)에 일정 시간 스트레스를 가함으로써 구동 트랜지스터(DT)의 이력현상(Hysteresis)에 의해 발생하는 첫 번째 프레임의 휘도 저하 현상을 방지할 수 있다. 앞에서 언급한바와 같이, 첫 번째 프레임의 휘도 저하 현상은 저속 구동시 두드러지게 나타나기 때문에 구동 트랜지스터(DT)에 일정한 스트레스를 가하여 휘도 저하 현상을 방지함으로써 저속 구동이 가능한 표시패널을 구현할 수 있다. 저속 구동이 가능한 표시패널은 저속 구동이 불가능한 표시패널에 비해 소비전력을 줄일 수 있다.
그리고, 초기화 기간(①) 동안 T5 트랜지스터(T5)는 턴-온되어 제1 노드(n1)에 초기화 전압(Vini)을 제공함으로써 커패시터(Cst)에 고전위 전압(VDD)과 초기화 전압(Vini)의 차이에 대응하는 정전용량을 저장시킨다.
도 6a는 화소 구동 회로의 구동 단계 중 샘플링 기간(②) 및 홀딩 기간(③)을 나타낸 도면이고, 도 6b는 샘플링 기간(②)에 입/출력되는 신호들의 파형도이다. 샘플링 기간(②)은 1 수평 주사 시간(1H Time)을 갖고, 제n 스캔 신호(S(n))에 의해 제어된다. 제n 스캔 신호(S(n))는 샘플링 기간(②) 동안 온-레벨 펄스이고 샘플링 기간(②) 이외의 기간 동안 오프-레벨 펄스이다.
샘플링 기간(②) 동안 제2 스위칭 회로(T1, T2, T6) 및 구동 트랜지스터(DT)가 턴-온되고, 제1 스위칭 회로(T5, T7) 및 발광 제어 회로(T3, T4)가 턴-오프된다.
샘플링 기간(②) 동안 T1 트랜지스터(T1)는 턴-온되어 구동 트랜지스터(DT)의 게이트와 드레인을 연결시켜 구동 트랜지스터(DT)를 다이오드 커넥션시킴으로써 구동 트랜지스터(DT)는 턴-온된다. 턴-온된 구동 트랜지스터(DT)의 게이트 노드인 제1 노드(n1)의 전압은 게이트-소스 전압(Vgs)이 구동 트랜지스터(DT)의 문턱전압(Vth)이 될때까지 상승한다. 그리고, T2 트랜지스터(T2)는 턴-온되어 제3 노드(n3)에 데이터 전압(Vdata)을 제공한다. 그리고, T6 트랜지스터(T6)는 턴-온되어 발광소자(EL)의 애노드에 초기화 전압(Vini)을 제공함으로써 발광소자(EL)의 애노드를 초기화 전압(Vini)으로 방전시킨다. 초기화 전압(Vini)은 저전위 전압(VSS) 보다 낮은 전압이기 때문에 발광소자(EL)는 발광하지 않는다.
샘플링 기간(②) 동안 제1 노드(n1)의 전압은 상승하여 데이터 전압(Vdata)과 구동 트랜지스터(DT)의 문턱전압(Vth)의 합이되고, 커패시터(Cst)는 구동 트랜지스터(DT)의 문턱전압(Vth)을 센싱하게 된다. 이 경우, 커패시터(Cst)의 일전극에는 고전위 전압(VDD)과 문턱전압(Vth)의 합인 전압이 저장되고, 커패시터(Cst)의 타전극에는 고전위 전압(VDD)이 저장된다.
앞서 설명한 초기화 기간(①)과 샘플링 기간(②)을 제어하는 스캔 신호(Scan(n-1), Scan(n))는 동일한 스캔 구동 회로에서 제공되는 경우이므로 초기화 기간(①)과 샘플링 기간(②)은 같다. 하지만 구동 트랜지스터(DT)에 스트레스를 가하는 시간 또는 구동 트랜지스터(DT)의 문턱전압(Vth)을 센싱하는 시간을 조절하여 각각 설정하고자 한다면, 제1 스위칭 회로를 제어하는 스캔 신호와 제2 스위칭 회로를 제어하는 스캔 신호가 서로 다른 스캔 구동 회로에서 제공되도록 게이트 구동 회로를 구현할 수 있다.
그리고, 샘플링 기간(②)에 이은 홀딩 기간(③)은 1 수평 주사 시간(1H Time)을 갖고, 제n 에미션 신호(EM(n))에 의해 제어될 수 있다. 홀딩 기간(③) 동안 제(n-1) 스캔 신호(S(n-1)), 제n 스캔 신호(S(n)), 및 제n 에미션 신호(EM(n))는 오프-레벨 펄스이다. 홀딩 기간(③)은 제n 에미션 신호(EM(n))가 온-레벨 펄스로 전환될 때까지 유지된다. 에미션 신호(EM(n))는 제(n-1) 스캔 신호(S(n-1)) 및 제n 스캔 신호(S(n))와 중첩되는 2 수평 주사 시간 이상 오프-레벨 펄스를 유지한다.
홀딩 기간(③)은 앞서 설명한 마진 기간(M)과 마찬가지로 온-레벨 펄스인 제n 에미션 신호(EM(n))와 제n 스캔 신호(S(n))가 서로 혼입되지 않도록 한다. 도 6b에서 홀딩 기간(③)은 1 수평 주사 시간(1H Time)으로 도시하였지만 이에 한정되지는 않는다.
도 7a는 화소 구동 회로의 구동 단계 중 발광 기간(④)을 나타낸 도면이고, 도 7b는 발광 기간(④)에 입/출력되는 신호들의 파형도이다. 발광 기간(④)은 1프레임 기간 중 대부분의 기간을 차지하고, 제n 에미션 신호(EM(n))에 의해 제어된다. 제n 에미션 신호(EM(n))는 발광 기간(④) 동안 온-레벨 펄스이고 발광 기간(④) 이외의 기간 동안 오프-레벨 펄스이다. 발광 기간(④) 동안 제(n-1) 스캔 신호(S(n-1)) 및 제n 스캔 신호(S(n))는 모두 오프-레벨 펄스이다.
발광 기간(④) 동안 제1 스위칭 회로(T5, T7) 및 제2 스위칭 회로(T1, T2, T6)가 턴-오프되고, 발광 제어 회로(T3, T4) 및 구동 트랜지스터(DT)가 턴-온된다.
발광 기간(④) 동안 T3 트랜지스터(T3)는 턴-온되어 고전위 전압(VDD)을 제3 노드(n3)에 제공한다. 구동 트랜지스터(DT)는 제1 노드(n1) 및 제3 노드(n3)의 전압에 의해 턴-온되어 구동 전류를 발광소자(EL)의 애노드에 제공한다. 이 경우, 구동 전류(Ioled)는 하기의 수학식 1과 같다.
Figure 112019128943056-pat00001
이 경우, K는 구동 트랜지스터(DT)의 특징인 채널의 길이, 채널의 폭, 게이트와 액티브 사이의 기생용량, 이동도가 반영된 상수이다. 수학식 1을 참조하면, 구동 전류(Ioled)에서 구동 트랜지스터(DT)의 문턱전압(Vth)은 제거되므로, 구동 전류(Ioled)는 구동 트랜지스터(DT)의 문턱전압(Vth)에 의존하지 않고 문턱전압(Vth)의 변화에도 영향을 받지 않는다. 만약에 초기화 기간(①)에서 구동 트랜지스터의 소스 노드에 일정한 전압을 인가하지 않아 구동 트랜지스터의 문턱전압(Vth)에 변동이 발생하는 경우, 구동 전류에도 구동 트랜지스터의 문턱전압의 차이만큼의 변동이 발생하게 되므로, 휘도의 불균일 현상이 발생할 수 있다.
도 8a는 본 명세서의 일 실시예에 따른 화소 구동 회로를 나타낸 도면이고, 도 8b는 화소 구동 회로에 입/출력되는 신호들의 파형도이다. 도 8a에 도시된 화소 구동 회로는 n번째 행에 배치된 화소에 대한 설명이다. 그리고, 도 8a의 화소 구동 회로는 도 2a의 화소 구동 회로의 변형예이므로 중복되는 설명은 생략하거나 간략히 할 수 있다.
도 8a를 참조하면, 발광소자(EL)에 구동 전류를 공급하기 위한 화소 구동 회로는 복수의 트랜지스터들 및 커패시터를 포함한다. 본 명세서의 일 실시예에 따른 화소 구동 회로는 구동 트랜지스터(DT)의 문턱전압을 화소 구동 회로를 통해 보상할 수 있는 내부 보상 회로이다.
화소 구동 회로에는 고전위 전압(VDD), 저전위 전압(VSS), 및 초기화 전압(Vini)의 전원 전압이 인가되고, 제1 스캔 신호(S1), 제2 스캔 신호(S2), 제3 스캔 신호(S3), 제4 스캔 신호(S4), 에미션 신호(EM), 및 데이터 전압(Vdata)의 화소 구동 신호가 인가된다. 제1 스캔 신호(S1) 내지 제4 스캔 신호(S4)는 n번째 행에 배치된 화소들에 인가되는 스캔 신호이고, 에미션 신호(EM)는 n번째 행에 배치된 화소들에 인가되는 에미션 신호이다.
스캔 신호들(S1, S2, S3, S4) 및 에미션 신호(EM)는 각각 일정 시간 간격에 따라 온-레벨 펄스 또는 오프-레벨 펄스를 갖는다. 본 명세서의 일 실시예의 트랜지스터들은 PMOS 및 NMOS 트랜지스터로 구현될 수 있다.
발광소자(EL)의 애노드는 구동 트랜지스터 또는 발광소자(EL)의 발광 여부를 제어해주는 에미션 트랜지스터에 연결될 수 있다. 그리고, 발광소자(EL)의 캐소드는 저전위 전압(VSS)이 인가되는 저전위 전압 전극에 연결된다.
구동 트랜지스터(DT)는 게이트-소스 전압(Vgs)에 따라 발광소자(EL)에 흐르는 전류를 조절하는 구동 소자이고 PMOS 트랜지스터이다. 구동 트랜지스터(DT)는 제1 노드(n1)에 연결된 게이트, 제2 노드(n2)에 연결된 드레인, 및 제3 노드(n3)에 연결된 소스를 포함한다.
도 8a의 화소 구동 회로의 구성 요소들의 연결관계는 도 2a의 화소 구동 회로와 동일하다. 다만, 각 트랜지스터들을 제어하는 스캔 신호와 트랜지스터들의 종류가 다를 수 있다.
T1 트랜지스터(T1)는 제3 스캔 신호(S3)에 의해 턴-온되어 구동 트랜지스터(DT)의 게이트와 드레인을 연결한다. T2 트랜지스터(T2)는 제2 스캔 신호(S2)에 의해 턴-온되어 데이터 전압(Vdata)을 제3 노드(n3)에 제공한다. T3 트랜지스터(T3)는 에미션 신호(EM)에 의해 턴-온되어 고전위 전압(VDD)을 제3 노드(n3)에 제공한다. T4 트랜지스터(T4)는 에미션 신호(EM)에 의해 턴-온되어 구동 트랜지스터(DT)에서 제공되는 구동 전류를 발광소자(EL)의 애노드에 제공한다. T5 트랜지스터(T5)는 제1 스캔 신호(S1)에 의해 턴-온되어 초기화 전압(Vini)을 제1 노드(n1)에 제공한다. T6 트랜지스터(T6)는 제4 스캔 신호(S4)에 의해 턴-온되어 초기화 전압(Vini)을 제4 노드(n4)에 제공한다. T7 트랜지스터(T7)는 제1 스캔 신호(S1)에 의해 턴-온되어 제3 노드(n3)에 V7 전압(V7)을 제공한다.
그리고, 커패시터(Cst)는 커패시턴스를 형성하기 위한 두 개의 전극을 포함하고, 두 개의 전극은 각각 제1 노드(n1)와 고전위 전압 배선에 연결된다.
화소 구동 회로는 제1 스위칭 회로, 제2 스위칭 회로 및 발광 제어 회로로 구분할 수 있다.
본 명세서의 일 실시예에 따른 화소 구동 회로의 제1 스위칭 회로는 제1 스캔 신호(S1)에 의해 턴-온되어 구동 트랜지스터(DT)의 게이트를 초기화하고 구동 트랜지스터(DT)의 소스에 전압을 인가하여 구동 트랜지스터(DT)를 일정시간 턴-온시킴으로써 첫 번째 프레임의 휘도 저하 현상을 방지할 수 있다. 제1 스위칭 회로는 T5 트랜지스터(T5) 및 T7 트랜지스터(T7)를 포함할 수 있다. 제1 스위칭 회로는 NMOS 트랜지스터로 구현될 수 있는데, 이 중 T7 트랜지스터(T7)는 경우에 따라 PMOS 트랜지스터로 구현될 수도 있다.
본 명세서의 일 실시예에 따른 화소 구동 회로의 제2 스위칭 회로는 제2 스캔 신호(S2), 제3 스캔신호(S3), 및 제4 스캔신호(S4)에 의해 턴-온되어 데이터 전압(Vdata)을 제3 노드(n3)에 제공하고, 구동 트랜지스터(DT)의 문턱전압을 샘플링하며, 발광 소자(EL)의 애노드를 초기화시킨다. 제2 스위칭 회로는 T1 트랜지스터(T1), T2 트랜지스터(T2), 및 T6 트랜지스터(T6)를 포함할 수 있다. 제2 스위칭 회로 중 T1 트랜지스터(T1)는 NMOS 트랜지스터로 구현되고, T2 트랜지스터(T2) 및 T6 트랜지스터(T6)는 PMOS 트랜지스터로 구현될 수 있다.
본 명세서의 일 실시예에 따른 화소 구동 회로의 발광 제어 회로는 에미션 신호(EM)에 의해 턴-온되어 제3 노드(n3)에 고전위 전압(VDD)을 제공하고 발광소자(EL)에 구동 전류를 제공한다. 발광 제어 회로는 PMOS 트랜지스터로 구현되고, T3 트랜지스터(T3) 및 T4 트랜지스터(T4)를 포함한다.
제1 스위칭 회로 및 제2 스위칭 회로에 제공되는 제1 스캔 신호(S1) 및 제3 스캔 신호(S3)는 A 스캔 신호이며, 제2 스캔 신호(S2) 및 제4 스캔 신호(S4)는 동일한 B 스캔 신호일 수 있다. 이 경우, 제1 스캔 신호(S1)는 (n-1)번째 행에 제공되는 A 스캔 신호이고, 제3 스캔 신호(S3)는 n번째 행에 제공되는 A 스캔신호이다. A 스캔 신호 및 B 스캔 신호는 서로 다른 스캔 구동 회로에서 출력되는 신호이다.
제1 스위칭 회로 및 제2 스위칭 회로 중 구동 트랜지스터(DT)의 게이트와 연결된 T1 트랜지스터(T1) 및 T5 트랜지스터(T5)는 NMOS 트랜지스터로 구현됨으로써 구동 트랜지스터(DT)의 게이트에서 발생할 수 있는 누설 전류를 감소시켜 발광소자(EL)에 제공되는 구동 전류의 정확성을 향상시킬 수 있다.
도 8b를 참조하면, 도 8b는 각각 초기화 기간(①), 샘플링 기간(②), 홀딩 기간(③), 및 발광 기간(④)을 갖는다. 초기화 기간(①)에서는 제1 스캔 신호(S1)가 온-레벨 펄스이고, 샘플링 기간(②)에서는 제2 스캔 신호(S2), 제3 스캔 신호(S3), 및 제4 스캔 신호(S4)가 온-레벨 펄스이며, 발광 기간(④)에서는 에미션 신호(EM)가 온-레벨 펄스이다. 홀딩 기간(③) 및 마진 기간(M)은 1 수평 주사 시간(1H Time)을 확보하여 스캔 신호(S1, S2, S3, S4)와 에미션 신호(EM)가 혼입되지 않도록 한다. 이 경우, 홀딩 기간(③) 및 마진 기간(M)은 1 수평 주사 시간(1H Time)으로 한정되지는 않는다. 이상적인 스캔 신호가 화소 구동 회로에 제공되는 경우 마진 기간(M) 및 홀딩 기간(③)은 생략될 수도 있다.
초기화 기간(①)은 1 수평 주사 시간(1H Time)을 갖고, 제1 스캔 신호(S1)에 의해 제어된다. 제1 스캔 신호(S1)는 초기화 기간(①) 동안 온-레벨 펄스이고 초기화 기간(①) 이외의 기간 동안 오프-레벨 펄스이다. 이 경우, 에미션 신호(EM)와 제1 스캔 신호(S1)가 화소 구동 회로에 혼입되어 발광소자(EL)가 발광하는 것을 방지하기 위해 에미션 신호(EM)는 초기화 기간(①) 이전에 마진 기간(M)을 가지고 오프-레벨 펄스의 상태로 전환된다. 예를 들어, 마진 기간(M)은 1수평 주사 시간(1H Time)일 수 있지만 이에 한정되지는 않는다.
초기화 기간(①) 동안 제1 스위칭 회로(T5, T7) 및 구동 트랜지스터(DT)가 턴-온되고, 제2 스위칭 회로(T1, T2, T6) 및 발광 제어 회로(T3, T4)가 턴-오프된다.
초기화 기간(①) 동안 T5 트랜지스터(T5)는 턴-온되어 구동 트랜지스터(DT)의 게이트에 초기화 전압(Vini)을 제공하고, T7 트랜지스터(T7)가 턴-온되어 구동 트랜지스터(DT)의 소스에 V7 전압(V7)을 제공하여 구동 트랜지스터(DT)를 턴-온시킨다. 앞서 확인한 결과와 같이, 샘플링 기간(②) 이전, 구동 트랜지스터(DT)의 소스 노드의 상태에 따라 샘플링 기간(②)에서 센싱되는 구동 트랜지스터의 문턱전압에 영향을 미친다. 따라서, 초기화 기간(①)에서 구동 트랜지스터(DT)의 소스 노드에 일정한 전압을 인가함으로써 구동 트랜지스터의 문턱전압의 변동을 방지할 수 있다. 특히, 현재 프레임 이전의 발광 기간(④')에서 계조가 낮은 검은 화면을 표시하고 현재 프레임에서 계조가 높은 밝은 화면을 표시하는 경우에 구동 트랜지스터의 문턱전압 변동으로 인한 휘도 변화가 크게 발생하므로, 초기화 기간(①) 동안 구동 트랜지스터의 소스에 일정한 전압을 인가해야 한다. 이 경우, 구동 트랜지스터(DT)의 소스에 제공되는 V7 전압(V7)은 고정 전압으로 고전위 전압(VDD), 초기화 전압(Vini), 에미션 전압(EM) 중 어느 하나일 수 있다. V7 전압(V7)은 에미션 전압(EM)과 같이 에미션 구동 회로와 같은 버퍼를 통화해서 입력되는 신호보다는 고전위 전압(VDD)이나 초기화 전압(Vini)과 같이 전원 IC로부터 바로 입력되는 신호가 정확성이 더 우수하므로 주로 사용될 수 있다. 따라서, V7 전압(V7)은 전원 배선(4b)을 통해 화소 구동 회로에 제공되는 전원 전압 중 어느 하나일 수 있다.
또한, 초기화 기간(①)에서 제1 노드(n1)는 초기화 전압(Vini) 상태를 유지하여 구동 트랜지스터(DT)를 턴-온시키고 구동 트랜지스터(DT)에 일정한 스트레스를 준다. 이 경우, 초기화 기간(①)은 샘플링 기간(②)과 중첩되지 않도록 한다. 초기화 기간(①)을 통해 구동 트랜지스터(DT)에 일정 시간 스트레스를 가함으로써 구동 트랜지스터(DT)의 이력현상(Hysteresis)에 의해 발생하는 첫 번째 프레임의 휘도 저하 현상을 방지할 수 있다. 앞에서 언급한바와 같이, 첫 번째 프레임의 휘도 저하 현상은 저속 구동시 두드러지게 나타나기 때문에 구동 트랜지스터(DT)에 일정한 스트레스를 가하여 휘도 저하 현상을 방지함으로써 저속 구동이 가능한 표시패널을 구현할 수 있다. 저속 구동이 가능한 표시패널은 저속 구동이 불가능한 표시패널에 비해 소비전력을 줄일 수 있다.
그리고, 초기화 기간(①) 동안 T5 트랜지스터(T5)는 턴-온되어 제1 노드(n1)에 초기화 전압(Vini)을 제공함으로써 커패시터(Cst)에 고전위 전압(VDD)과 초기화 전압(Vini)의 차이에 대응하는 정전용량을 저장시킨다.
초기화 기간(①)에 이은 샘플링 기간(②)은 1 수평 주사 시간(1H Time)을 갖고, 제2 스캔 신호(S2), 제3 스캔 신호(S3), 및 제4 스캔 신호(S4)에 의해 제어된다. 제1 스캔 신호(S1)는 샘플링 기간(②) 동안 온-레벨 펄스이고 샘플링 기간(②) 이외의 기간 동안 오프-레벨 펄스이다.
샘플링 기간(②) 동안 제2 스위칭 회로(T1, T2, T6) 및 구동 트랜지스터(DT)가 턴-온되고, 제1 스위칭 회로(T5, T7) 및 발광 제어 회로(T3, T4)가 턴-오프된다.
샘플링 기간(②) 동안 T1 트랜지스터(T1)는 턴-온되어 구동 트랜지스터(DT)의 게이트와 드레인을 연결시켜 구동 트랜지스터(DT)를 다이오드 커넥션시킴으로써 구동 트랜지스터(DT)는 턴-온된다. 턴-온된 구동 트랜지스터(DT)의 게이트 노드인 제1 노드(n1)의 전압은 게이트-소스 전압(Vgs)이 구동 트랜지스터(DT)의 문턱전압(Vth)이 될때까지 상승한다. 그리고, T2 트랜지스터(T2)는 턴-온되어 제3 노드(n3)에 데이터 전압(Vdata)을 제공한다. 그리고, T6 트랜지스터(T6)는 턴-온되어 발광소자(EL)의 애노드에 초기화 전압(Vini)을 제공함으로써 발광소자(EL)의 애노드를 초기화 전압(Vini)으로 방전시킨다. 초기화 전압(Vini)은 저전위 전압(VSS) 보다 낮은 전압이기 때문에 발광소자(EL)는 발광하지 않는다.
샘플링 기간(②) 동안 제1 노드(n1)의 전압은 상승하여 데이터 전압(Vdata)과 구동 트랜지스터(DT)의 문턱전압(Vth)의 합이되고, 커패시터(Cst)는 구동 트랜지스터(DT)의 문턱전압(Vth)을 센싱하게 된다. 이 경우, 커패시터(Cst)의 일전극에는 고전위 전압(VDD)과 문턱전압(Vth)의 합인 전압이 저장되고, 커패시터(Cst)의 타전극에는 고전위 전압(VDD)이 저장된다.
샘플링 기간(②)에 이은 홀딩 기간(③)은 1 수평 주사 시간(1H Time)을 갖고, 에미션 신호(EM)에 의해 제어될 수 있다. 홀딩 기간(③) 동안 스캔 신호(S1, S2, S3, S4) 및 에미션 신호(EM)는 오프-레벨 펄스이다. 홀딩 기간(③)은 에미션 신호(EM)가 온-레벨 펄스로 전환될 때까지 유지된다. 에미션 신호(EM)는 스캔 신호(S1, S2, S3, S4)와 중첩되는 2 수평 주사 시간 이상 오프-레벨 펄스를 유지한다.
홀딩 기간(③)은 앞서 설명한 마진 기간(M)과 마찬가지로 온-레벨 펄스인 에미션 신호(EM)와 스캔 신호(S1, S2, S3, S4)가 서로 혼입되지 않도록 한다. 홀딩 기간(③)은 1 수평 주사 시간(1H Time)으로 도시하였지만 이에 한정되지는 않는다.
홀딩 기간(③)에 이은 발광 기간(④)은 1프레임 기간 중 대부분의 기간을 차지하고, 에미션 신호(EM)에 의해 제어된다. 에미션 신호(EM)는 발광 기간(④) 동안 온-레벨 펄스이고 발광 기간(④) 이외의 기간 동안 오프-레벨 펄스이다. 발광 기간(④) 동안 스캔 신호(S1, S2, S3, S4)는 모두 오프-레벨 펄스이다.
발광 기간(④) 동안 제1 스위칭 회로(T5, T7) 및 제2 스위칭 회로(T1, T2, T6)가 턴-오프되고, 발광 제어 회로(T3, T4) 및 구동 트랜지스터(DT)가 턴-온된다.
발광 기간(④) 동안 T3 트랜지스터(T3)는 턴-온되어 고전위 전압(VDD)을 제3 노드(n3)에 제공한다. 구동 트랜지스터(DT)는 제1 노드(n1) 및 제3 노드(n3)의 전압에 의해 턴-온되어 구동 전류를 발광소자(EL)의 애노드에 제공한다. 이 경우, 구동 전류(Ioled)는 수식1과 같다. 구동 전류(Ioled)에서 구동 트랜지스터(DT)의 문턱전압(Vth)은 수식에서 제거되지만 초기화 기간(①)에서 구동 트랜지스터의 소스 노드에 일정한 전압을 인가하지 않아 구동 트랜지스터의 문턱전압(Vth)에 변동이 발생하는 경우, 구동 전류에도 구동 트랜지스터의 문턱전압의 차이만큼의 변동이 발생하게 되므로, 휘도의 불균일 현상이 발생할 수 있다.
본 명세서의 실시예에 따른 화소 구동 회로를 포함한 전계발광 표시장치는 다음과 같이 설명될 수 있다.
본 명세서의 일 실시예에 따른 전계발광 표시장치는 제n 행에 포함된 복수의 서브화소들은 각각 초기화 기간, 샘플링 기간, 및 발광 기간에 따라 구동되는 화소 구동 회로를 포함한다. 이 경우, n은 자연수이다. 그리고, 화소 구동 회로는 발광소자, 제1 노드에 연결된 게이트, 제2 노드에 연결된 드레인, 및 제3 노드에 연결된 소스를 포함하는 구동 트랜지스터, 초기화 기간 동안 턴-온되어 제1 노드에 초기화 전압을 제공하고 제3 노드에 고정 전압을 제공하는 제1 스위칭 회로, 샘플링 기간 동안 턴-온되어 제1 노드와 제2 노드를 도통시키고 데이터 전압을 제3 노드에 인가하며 초기화 전압을 발광소자의 애노드에 제공하는 제2 스위칭 회로, 및 에미션 신호에 의해 제어되어 발광 기간 동안 턴-온되어 고전위 전압을 제3 노드에 제공하고 발광소자에 구동 전류를 전달하는 발광 제어 회로를 포함한다. 이 경우, 제1 노드 및 고전위 전압이 제공되는 고전위 전압 배선에는 커패시터가 연결된다. 이에 따라, 가변주파수 구동이 가능한 전계발광 표시장치가 저속 구동을 할 때 발생하는 휘도 저하 현상을 방지할 수 있다.
본 발명의 다른 특징에 따르면, 제1 스위칭 회로는 제(n-1) 스캔 신호에 의해 제어되고, 제2 스위칭 회로는 제n 스캔 신호에 의해 제어될 수 있다. 그리고, 에미션 신호는 초기화 기간 이전에 제(n-1) 스캔 신호의 온-레벨 펄스와 중첩되지 않고, 샘플링 기간 이후에 제n 스캔 신호의 온-레벨 펄스와 중첩되지 않을 수 있다.
본 발명의 다른 특징에 따르면, 초기화 전압은 고전위 전압보다 낮은 전압이고, 고정 전압은 초기화 전압, 고전위 전압, 에미션 신호 중 어느 하나일 수 있다.
본 발명의 다른 특징에 따르면, 제1 스위칭 회로는 제1 노드에 초기화 전압을 제공하는 T5 트랜지스터, 및 제3 노드에 고정 전압을 제공하는 T7 트랜지스터를 포함할 수 있다. 그리고, T5 트랜지스터는 N타입 트랜지스터일 수 있다.
본 발명의 다른 특징에 따르면, 제2 스위칭 회로는 제1 노드 및 제2 노드를 도통시키는 T1 트랜지스터, 제3 노드에 데이터 전압을 제공하는 T2 트랜지스터, 및 발광소자의 애노드에 초기화 전압을 제공하는 T6 트랜지스터를 포함할 수 있다. 그리고, T1 트랜지스터는 N타입 트랜지스터일 수 있다.
본 발명의 다른 특징에 따르면, 발광 제어 회로는 제3 노드에 고전위 전압을 제공하는 T3 트랜지스터, 및 제2 노드와 애노드를 도통시키는 T4 트랜지스터를 포함할 수 있다.
본 발명의 다른 특징에 따르면, 제1 스위칭 회로는 제(n-1) 스캔 신호에 의해 제어되고, 제2 스위칭 회로는 제(n-1) 스캔 신호 및 제n 스캔 신호에 의해 제어될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
2a, 2b : 게이트 배선들
4a : 데이터 배선
4b : 전원 배선
100 : 표시장치
101 : 표시패널
102 : 데이터 구동 회로
103 : 스캔 구동 회로
104 : 에미션 구동 회로
108 : 게이트 구동 회로
110 : 타이밍 컨트롤러

Claims (10)

  1. 제n 행에 포함된 복수의 서브화소들은 각각 초기화 기간, 샘플링 기간, 및 발광 기간에 따라 구동되는 화소 구동 회로를 포함하고, (n은 자연수)
    상기 화소 구동 회로는
    발광소자;
    제1 노드에 연결된 게이트, 제2 노드에 연결된 드레인, 및 제3 노드에 연결된 소스를 포함하는 구동 트랜지스터;
    상기 초기화 기간 동안 턴-온되어 상기 제1 노드에 초기화 전압을 제공하고 상기 제3 노드에 고정 전압을 제공하는 제1 스위칭 회로;
    상기 샘플링 기간 동안 턴-온되어 상기 제1 노드와 상기 제2 노드를 도통시키고 데이터 전압을 상기 제3 노드에 인가하며 상기 초기화 전압을 상기 발광소자의 애노드에 제공하는 제2 스위칭 회로; 및
    에미션 신호에 의해 제어되어 상기 발광 기간 동안 턴-온되어 고전위 전압을 상기 제3 노드에 제공하고 상기 발광소자에 구동 전류를 전달하는 발광 제어 회로를 포함하고,
    상기 제1 노드 및 상기 고전위 전압이 제공되는 고전위 전압 배선에는 커패시터가 연결되고,
    상기 제1 스위칭 회로는 제(n-1) 스캔 신호에 의해 제어되고,
    상기 제2 스위칭 회로는 제n 스캔 신호에 의해 제어되며,
    상기 제(n-1) 스캔 신호와 상기 제n 스캔 신호는 상기 샘플링 기간에서 서로 중첩되는, 전계발광 표시장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 에미션 신호는
    상기 초기화 기간 이전에 상기 제(n-1) 스캔 신호의 온-레벨 펄스와 중첩되지 않고,
    상기 샘플링 기간 이후에 상기 제n 스캔 신호의 온-레벨 펄스와 중첩되지 않는, 전계발광 표시장치.
  4. 제1항에 있어서,
    상기 초기화 전압은 상기 고전위 전압보다 낮은 전압이고,
    상기 고정 전압은 상기 초기화 전압, 상기 고전위 전압, 상기 에미션 신호 중 어느 하나인, 전계발광 표시장치.
  5. 제1항에 있어서,
    상기 제1 스위칭 회로는
    상기 제1 노드에 초기화 전압을 제공하는 T5 트랜지스터; 및
    상기 제3 노드에 상기 고정 전압을 제공하는 T7 트랜지스터를 포함하는, 전계발광 표시장치.
  6. 제5항에 있어서,
    상기 T5 트랜지스터는 N타입 트랜지스터인, 전계발광 표시장치.
  7. 제1항에 있어서,
    상기 제2 스위칭 회로는
    상기 제1 노드 및 상기 제2 노드를 도통시키는 T1 트랜지스터;
    상기 제3 노드에 상기 데이터 전압을 제공하는 T2 트랜지스터; 및
    상기 발광소자의 애노드에 상기 초기화 전압을 제공하는 T6 트랜지스터를 포함하는, 전계발광 표시장치.
  8. 제7항에 있어서,
    상기 T1 트랜지스터는 N타입 트랜지스터인, 전계발광 표시장치.
  9. 제1항에 있어서,
    상기 발광 제어 회로는
    상기 제3 노드에 상기 고전위 전압을 제공하는 T3 트랜지스터; 및
    상기 제2 노드와 상기 애노드를 도통시키는 T4 트랜지스터를 포함하는, 전계발광 표시장치.
  10. 삭제
KR1020190166499A 2019-12-13 2019-12-13 화소 구동 회로를 포함한 전계발광 표시장치 Active KR102636598B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190166499A KR102636598B1 (ko) 2019-12-13 2019-12-13 화소 구동 회로를 포함한 전계발광 표시장치
US17/108,459 US11380246B2 (en) 2019-12-13 2020-12-01 Electroluminescent display device having pixel driving
CN202011400505.9A CN112992049B (zh) 2019-12-13 2020-12-04 具有像素驱动电路的电致发光显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190166499A KR102636598B1 (ko) 2019-12-13 2019-12-13 화소 구동 회로를 포함한 전계발광 표시장치

Publications (2)

Publication Number Publication Date
KR20210075435A KR20210075435A (ko) 2021-06-23
KR102636598B1 true KR102636598B1 (ko) 2024-02-13

Family

ID=76316271

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190166499A Active KR102636598B1 (ko) 2019-12-13 2019-12-13 화소 구동 회로를 포함한 전계발광 표시장치

Country Status (3)

Country Link
US (1) US11380246B2 (ko)
KR (1) KR102636598B1 (ko)
CN (1) CN112992049B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111583872B (zh) * 2020-06-11 2021-03-12 京东方科技集团股份有限公司 像素补偿装置及像素补偿方法、显示装置
WO2023004813A1 (zh) * 2021-07-30 2023-02-02 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
US12223906B2 (en) 2021-07-30 2025-02-11 Boe Technology Group Co., Ltd. Pixel circuit, driving method and display device
CN113870771B (zh) * 2021-09-30 2023-01-17 京东方科技集团股份有限公司 显示面板、显示装置
KR102740676B1 (ko) * 2021-09-30 2024-12-11 엘지디스플레이 주식회사 픽셀 회로와 이를 포함한 표시장치
CN114038418A (zh) * 2021-11-29 2022-02-11 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
KR20230093825A (ko) * 2021-12-20 2023-06-27 엘지디스플레이 주식회사 자발광 소자들을 포함한 표시장치
KR20230099110A (ko) * 2021-12-27 2023-07-04 엘지디스플레이 주식회사 표시 장치
KR20230101507A (ko) * 2021-12-29 2023-07-06 엘지디스플레이 주식회사 표시 장치
US12211442B2 (en) 2022-05-25 2025-01-28 Chengdu Boe Optoelectronics Technology Co., Ltd. Driving backplane, display panel and display device
CN115019733B (zh) * 2022-08-08 2022-12-30 惠科股份有限公司 像素驱动电路、方法以及显示面板
KR102508385B1 (ko) 2022-09-13 2023-03-13 주식회사 웃샘 음압 및 양압 발생장치
KR20250049650A (ko) * 2023-10-05 2025-04-14 엘지디스플레이 주식회사 표시장치와 그 구동 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120065137A (ko) * 2010-12-10 2012-06-20 삼성모바일디스플레이주식회사 화소, 이를 이용한 표시 장치, 및 그의 구동 방법
KR20130007065A (ko) * 2011-06-28 2013-01-18 삼성디스플레이 주식회사 박막 트랜지스터, 이를 구비하는 화소 및 유기 발광 표시 장치
US9576535B2 (en) * 2013-01-17 2017-02-21 Samsung Display Co., Ltd. Pixel and organic light emitting display using the same
KR102043980B1 (ko) * 2013-05-13 2019-11-14 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR20140141373A (ko) * 2013-05-31 2014-12-10 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102113650B1 (ko) * 2013-12-27 2020-06-03 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102189223B1 (ko) * 2014-07-10 2020-12-10 삼성디스플레이 주식회사 유기 발광 표시 장치, 그 구동 방법 및 제조 방법
KR102288351B1 (ko) * 2014-10-29 2021-08-11 삼성디스플레이 주식회사 표시장치 및 그 구동방법
KR102454982B1 (ko) * 2015-09-24 2022-10-17 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기 발광 표시 장치
KR102432801B1 (ko) * 2015-10-28 2022-08-17 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
KR102607897B1 (ko) * 2016-11-18 2023-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102663039B1 (ko) * 2017-02-28 2024-05-07 엘지디스플레이 주식회사 전계 발광 표시장치
KR102353894B1 (ko) * 2017-04-19 2022-01-21 삼성디스플레이 주식회사 유기발광 표시장치
KR102507208B1 (ko) * 2018-01-10 2023-03-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 구동방법
KR102403226B1 (ko) * 2018-03-29 2022-05-30 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시장치
KR102167102B1 (ko) * 2018-06-12 2020-10-19 삼성디스플레이 주식회사 화소 및 이를 이용한 유기 발광 표시 장치
KR102742218B1 (ko) * 2019-03-25 2024-12-16 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Also Published As

Publication number Publication date
CN112992049A (zh) 2021-06-18
KR20210075435A (ko) 2021-06-23
CN112992049B (zh) 2024-02-13
US20210183303A1 (en) 2021-06-17
US11380246B2 (en) 2022-07-05

Similar Documents

Publication Publication Date Title
KR102632710B1 (ko) 화소 구동 회로를 포함한 전계발광 표시장치
KR102636598B1 (ko) 화소 구동 회로를 포함한 전계발광 표시장치
JP7466511B2 (ja) 有機発光表示装置
KR102756227B1 (ko) 유기발광 표시장치 및 그 구동방법
KR102694938B1 (ko) 전계 발광 표시장치
KR102650560B1 (ko) 전계 발광 표시장치
KR102450894B1 (ko) 전계 발광 표시장치와 그 구동 방법
JP5611312B2 (ja) 有機発光ダイオード表示装置及びその駆動方法
US11114034B2 (en) Display device
KR20240018544A (ko) 서브화소 구동 회로 및 이를 포함한 전계발광 표시장치
KR102345423B1 (ko) 유기발광표시장치 및 그의 구동방법
KR102790736B1 (ko) 유기 발광 표시 장치
KR20190052822A (ko) 전계 발광 표시장치
KR102696839B1 (ko) 유기 발광 다이오드 표시 장치
KR102414594B1 (ko) 전계발광표시장치 및 이의 구동방법
KR20230060774A (ko) 전계발광 표시장치 및 이의 구동 방법
KR20190064265A (ko) 전계발광 표시장치
KR102734756B1 (ko) 화소 구동 회로를 포함한 전계발광 표시패널
KR102358043B1 (ko) 전계 발광 표시장치
KR20230099171A (ko) 화소 회로 및 이를 포함하는 표시 장치
KR20180011397A (ko) 유기발광 표시장치와 그 구동방법
KR20190064267A (ko) 전계발광 표시장치
KR102570977B1 (ko) 전계발광 표시장치 및 이의 구동방법
KR20190030959A (ko) 전계발광표시장치 및 이의 구동방법
KR20210153356A (ko) 화소 구동 회로를 포함한 전계발광 표시패널

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20191213

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220915

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20191213

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230901

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20231107

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240207

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240207

End annual number: 3

Start annual number: 1

PG1601 Publication of registration