[go: up one dir, main page]

KR102628884B1 - 유기발광 다이오드 표시장치 - Google Patents

유기발광 다이오드 표시장치 Download PDF

Info

Publication number
KR102628884B1
KR102628884B1 KR1020150167485A KR20150167485A KR102628884B1 KR 102628884 B1 KR102628884 B1 KR 102628884B1 KR 1020150167485 A KR1020150167485 A KR 1020150167485A KR 20150167485 A KR20150167485 A KR 20150167485A KR 102628884 B1 KR102628884 B1 KR 102628884B1
Authority
KR
South Korea
Prior art keywords
gate electrode
electrode
light emitting
organic light
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150167485A
Other languages
English (en)
Other versions
KR20170062603A (ko
Inventor
김낙우
심재호
여동현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150167485A priority Critical patent/KR102628884B1/ko
Priority to EP16187747.7A priority patent/EP3174099B1/en
Priority to CN201610867418.1A priority patent/CN106847170B/zh
Priority to US15/299,364 priority patent/US9853097B2/en
Publication of KR20170062603A publication Critical patent/KR20170062603A/ko
Priority to KR1020240008760A priority patent/KR20240013888A/ko
Application granted granted Critical
Publication of KR102628884B1 publication Critical patent/KR102628884B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명에 의한 유기발광 다이오드 표시장치는, 픽셀들 각각에서 게이트 전극에 인가되는 전압에 따라 유기발광 다이오드에 흐르는 전류를 조절하는 구동 박막 트랜지스터를 구비한다. 본 발명에 의한 유기발광 다이오드 표시장치는 구동 박막 트랜지스터의 게이트 전극, 구동 박막 트랜지스터의 게이트 전극과 이웃하는 신호 라인 및, 제1 절연층을 사이에 두고 구동 박막 트랜지스터의 게이트 전극 위에 배치된 제1 차폐 전극을 포함한다. 이때, 제1 차폐 전극은, 신호 라인 쪽으로 게이트 전극보다 돌출된다.

Description

유기발광 다이오드 표시장치{ORGANIC LIGHT EMITTING DISPLAY DEVICE}
본 발명은 유기발광 다이오드 표시장치에 관한 것이다.
최근, 음극선관(CRT : Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한, 평판 표시장치의 예로는, 액정 표시장치(LCD : Liquid Crystal Display), 전계방출 표시장치(FED : Field Emission Display), 플라즈마 표시장치(PDP : Plasma Display Panel) 및 유기발광 다이오드 표시장치(OLED : Organic Light Emitting Display) 등이 있다. 이들 평판 표시장치 중에서 유기발광 다이오드 표시장치는(Organic Light Emitting Display)는 유기 화합물을 여기시켜 발광하게 하는 자발광형 표시장치로, LCD에서 사용되는 백라이트가 필요하지 않아 경량 박형이 가능할 뿐만 아니라 공정을 단순화시킬 수 있는 이점이 있다. 또한, 유기 전계발광 표시장치는 저온 제작이 가능하고, 응답속도가 1ms 이하로서 고속의 응답속도를 가질 뿐아니라 낮은 소비 전력, 넓은 시야각 및 높은 콘트라스트(Contrast) 등의 특성을 갖는다는 점에서 널리 사용되고 있다.
유기발광 다이오드 표시장치는 전기 에너지를 빛 에너지로 전환하는 유기 발광 다이오드(Organic Light Emitting Diode)를 포함한다. 유기발광 다이오드는 애노드 전극, 캐소드 전극, 및 이들 전극 사이에 배치되는 유기 발광층을 포함한다. 애노드 전극으로부터는 정공이 주입되며 캐소드 전극으로부터는 전자가 주입된다. 애노드 전극과 캐소드 전극을 통해 각각 주입된 정공과 유기 발광층(emission layer : EML)에 주입되면 여기자인 액시톤(exciton)을 형성하고, 이 엑시톤은 에너지를 빛으로 방출하면서 발광하게 된다.
이러한 유기 전계발광 표시장치는 표시 영역의 애노드 전극에 구동 신호를 인가하기 위해 각 픽셀마다 스위칭 박막 트랜지스터와 구동 박막 트랜지스터를 구비한다. 스위칭 박막 트랜지스터는 픽셀을 선택하는 기능을 한다. 구동 박막 트랜지스터는 스위칭 박막 트랜지스터에 의해 선택된 픽셀의 유기발광 다이오드를 구동하는 역할을 한다.
최근 표시장치의 대형화와 함께 고해상도가 요구됨에 따라 픽셀 사이즈가 점점 작아지는 경향이 있다. 하나의 픽셀은 게이트 라인, 데이터 라인 및 공통전원 라인의 교차에 의해 구획되고, 이 픽셀에는 스위칭 박막 트랜지스터, 구동 박막 트랜지스터, 스토리지 커패시터 및 유기발광 다이오드가 형성된다. 이러한 구성에서 픽셀 사이즈가 작아지면 박막 트랜지스터들과 전술한 라인들이 집적화되어, 상호간 매우 밀접하게 배치된다.
이때, 구동 박막 트랜지스터의 게이트 전극과, 이와 인접 배치된 라인 예를 들어, 데이터 전압이 인가되는 데이터 라인 사이에 기생 커패시터가 형성된다. 이 경우, 데이터 라인에 인가되는 데이터 전압의 변동에 기인하여 구동 박막 트랜지스터의 게이트 전극에 인가되는 게이트 전압이 바뀌게 된다. 데이터 전압의 간섭에 의한 게이트 전압 변동은 구동 박막 트랜지스터의 게이트-소스간 전압(Vgs) 값의 변동을 야기하며, 이는 사용자에게 수직 크로스토크(vertical crosstalk) 불량으로 인지된다. 이러한 불량은 표시 장치의 표시 품질 및 제품 신뢰성을 저하시키는 바 이를 개선하기 위한 노력이 요구된다.
본 발명은 차폐 전극을 형성하여, 구동 박막 트랜지스터의 게이트 전극에 인가되는 게이트 전압이 인접 라인의 전압 변화에 영향을 받지 않도록 한 유기발광 다이오드 표시장치를 제공한다.
상기 목적을 달성하기 위해, 본 발명에 의한 유기발광 다이오드 표시장치는 유기발광 다이오드에 흐르는 전류를 조절하기 위해 구동 박막 트랜지스터를 구비한 복수 개의 픽셀들을 포함한다. 유기 발광 다이오드 표시장치에는, 구동 박막 트랜지스터의 게이트 전극, 구동 박막 트랜지스터의 게이트 전극과 인접하는 신호 라인, 및 게이트 전극 상부에 배치되며 게이트 전극 및 상기 신호 라인과 각각 이격된 제1 차폐 전극을 포함한다. 이때, 제1 차폐 전극은 신호 라인과 인접하는 영역에서, 게이트 전극보다 신호 라인 방향으로 더 돌출된다.
제1 차폐 전극은 절연층을 사이에 두고, 구동 박막 트랜지스터의 게이트 전극과 서로 다른 층에 배치된다.
본 발명에 의한 유기발광 다이오드 표시장치는 게이트 전극 하부에 배치되며, 게이트 전극 및 신호 라인과 각각 이격된 제2 차폐 전극을 더 포함할 수 있다. 제2 차폐 전극은 신호 라인과 인접하는 영역에서, 게이트 전극보다 신호 라인 방향으로 더 돌출된다.
제2 차폐 전극은 절연층을 사이에 두고, 구동 박막 트랜지스터의 게이트 전극과 서로 다른 층에 배치된다.
본 발명은 구동 박막 트랜지스터의 게이트 전극에 인가되는 게이트 전압이 인접 라인의 전압 변화에 영향을 받지 않도록 차폐 전극을 형성한다. 이에 따라, 인접 라인에 인가되는 전압 변동에 따라 구동 박막 트랜지스터의 게이트 전압이 변할 때 발생하는 수직 크로스 토크 불량을 방지할 수 있다.
또한, 본 발명에 의한 차폐 전극은 절연층을 사이에 두고 구동 박막 트랜지스터의 게이트 전극과 중첩되어 커패시터를 형성하며, 형성된 커패시터는 스토리지 커패시터로써 기능한다.　 이에 따라, 본 발명은 충분한 스토리지 커패시터 용량을 확보할 수 있다.
도 1은 본 발명에 의한 유기발광 다이오드 표시장치를 개략적으로 나타낸 도면이다.
도 2는 도 1에 도시된 픽셀을 개략적으로 나타낸 구성도이다.
도 3은 도 2에 도시된 픽셀 내 회로 구성도의 일 예를 보여주는 도면이다.
도 4는 유기발광 다이오드 표시장치에서 하나의 픽셀에 구비된 구동 TFT 및 이와 인접한 영역을 개략적으로 도시한 평면도이다.
도 5는 본 발명의 제1 실시예에 의한 유기발광 다이오드 표시장치에서 하나의 픽셀에 구비된 구동 TFT 및 이와 인접한 영역을 개략적으로 도시한 평면도이다.
도 6은 도 5를 Ⅰ-Ⅰ'로 절취한 단면도이다.
도 7은 본 발명의 제2 실시예에 의한 유기발광 다이오드 표시장치에서 하나의 픽셀에 구비된 구동 TFT 및 이와 인접한 영역을 개략적으로 도시한 평면도이다.
도 8은 도 7을 Ⅱ-Ⅱ'로 절취한 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시 예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 1은 본 발명에 의한 유기발광 다이오드 표시장치를 개략적으로 나타낸 도면이다. 도 2는 도 1에 도시된 픽셀을 개략적으로 나타낸 구성도이다. 도 3은 도 2에 도시된 픽셀 내 회로 구성도의 일 예를 보여주는 도면이다.
도 1을 참조하면, 본 발명에 의한 유기발광 다이오드 표시장치(10)는 디스플레이 구동 회로, 표시 패널(DIS)을 포함한다.
디스플레이 구동 회로는 데이터 구동회로(12), 게이트 구동회로(14) 및 타이밍 콘트롤러(16)를 포함하여 입력 영상의 비디오 데이터전압을 표시 패널(DIS)의 픽셀들에 기입한다. 데이터 구동회로(12)는 타이밍 콘트롤러(16)로부터 입력되는 디지털 비디오 데이터(RGB)를 아날로그 감마보상전압으로 변환하여 데이터전압을 발생한다. 데이터 구동회로(12)로부터 출력된 데이터전압은 데이터라인들(D1~Dm)에 공급된다. 게이트 구동회로(14)는 데이터전압에 동기되는 게이트펄스를 게이트라인들(G1~Gn)에 순차적으로 공급하여 데이터 전압이 기입되는 표시 패널(DIS)의 픽셀들을 선택한다.
타이밍 콘트롤러(16)는 호스트 시스템(19)으로부터 입력되는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(MCLK) 등의 타이밍신호를 입력받아 데이터 구동회로(12)와 게이트 구동회로(14)의 동작 타이밍을 동기시킨다. 데이터 구동회로(12)를 제어하기 위한 데이터 타이밍 제어신호는 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 게이트 구동회로(14)를 제어하기 위한 게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다.
호스트 시스템(19)은 텔레비젼 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템, 폰 시스템(Phone system) 중 어느 하나로 구현될 수 있다. 호스트 시스템(19)은 스케일러(scaler)를 내장한 SoC(System on chip)을 포함하여 입력 영상의 디지털 비디오 데이터(RGB)를 표시 패널(DIS)에 표시하기에 적합한 포맷으로 변환한다. 호스트 시스템(19)은 디지털 비디오 데이터와 함께 타이밍 신호들(Vsync, Hsync, DE, MCLK)을 타이밍 콘트롤러(16)로 전송한다.
표시 패널(DIS)의 픽셀 어레이는 데이터라인들(D1~Dm, m은 양의 정수)과 게이트라인들(G1~Gn, n은 양의 정수)에 의해 정의된 픽셀 영역에 형성된 픽셀들을 포함한다. 픽셀들 각각은 자발광 소자인 유기발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함한다.
도 2를 더 참조하면, 표시 패널(DIS)에는 다수의 데이터라인들(D)과, 다수의 게이트라인들(G)이 교차되고, 이 교차영역마다 픽셀들이 매트릭스 형태로 배치된다. 픽셀 각각은 OLED, OLED에 흐르는 전류량을 제어하는 구동 박막 트랜지스터(Thin Film Transistor, 이하 TFT라 함)(DT), 구동 TFT(DT)의 게이트-소스간 전압을 셋팅하기 위한 프로그래밍부(SC)를 포함한다.
프로그래밍부(SC)는 적어도 하나 이상의 스위치 TFT와, 적어도 하나 이상의 스토리지 커패시터를 포함할 수 있다. 스위치 TFT는 게이트 라인(G)으로부터의 스캔 신호에 응답하여 턴 온 됨으로써, 데이터라인(D)으로부터의 데이터전압을 스토리지 커패시터의 일측 전극에 인가한다. 구동 TFT(DT)는 스토리지 커패시터에 충전된 전압의 크기에 따라 OLED로 공급되는 전류량을 제어하여 OLED의 발광량을 조절한다. OLED의 발광량은 구동 TFT(DT)로부터 공급되는 전류량에 비례한다. 이러한 픽셀은 고전위 전압원(EVDD)과 저전위 전압원(EVSS)에 연결되어, 도시하지 않은 전원발생부로부터 각각 고전위 전원과 저전위 전원을 공급받는다. 픽셀을 구성하는 TFT들은 p 타입으로 구현되거나 또는, n 타입으로 구현될 수 있다. 또한, 픽셀을 구성하는 TFT들의 반도체층은, 아몰포스 실리콘 또는, 폴리 실리콘 또는, 산화물을 포함할 수 있다. OLED는 애노드 전극(ANO), 캐소드 전극(CAT), 및 애노드 전극(ANO)과 캐소드 전극(CAT) 사이에 개재된 유기 화합물층을 포함한다. 애노드 전극(ANO)은 구동 TFT(DT)와 접속된다.
도 3을 더 참조하면, 픽셀은 6T (Transistor) 1C (Capacitor)로 구성될 수 있다. 다만, 본 발명의 픽셀 구성이 6T 1C 구조에 한정되는 것은 아니다. 즉, 본 발명은 구동 TFT를 이용하여 OLED에 흐르는 전류를 조절하는 방식을 사용하는 모든 OLED 픽셀 구조를 포함할 수 있다.
이하, 픽셀에 포함된 TFT가 P 타입인 것을 예로 들어 설명하나 이에 한정되는 것은 아니며, N 타입 등으로 형성될 수 있다. TFT는 타입에 따라 소스 전극과 드레인 전극의 위치가 다를 수 있는바 이하의 설명에서는 이를 제1 전극과 제2 전극으로 명명한다.
제1 TFT(T1)는 제1a 게이트 라인(GL1a)에 연결된 게이트 전극, 제1 데이터 라인(DL1)에 연결된 제1전극, 및 스토리지 커패시터(Cstg)의 일단에 연결된 제2전극을 포함한다. 제1 TFT(T1)는 제1a 게이트 신호(SCAN1)에 응답하여 제1 데이터 라인(DL1)을 통해 공급되는 데이터 신호를 스토리지 커패시터(Cstg)에 전달하는 역할을 한다.
제2 TFT(T2)는 제1b 게이트 라인(GL1b)에 연결된 게이트 전극, 구동 TFT(DT)의 게이트 전극에 연결된 제1 전극, 및 구동 TFT(DT)의 제2 전극에 연결된 제2 전극을 포함한다. 제2 TFT(T2)는 제1b 게이트 신호(SCAN2)에 응답하여 구동 TFT(DT)의 게이트 전극과 소스전극 노드를 다이오드 커넥션 상태로 만들어 주는 역할을 한다.
제3 TFT(T3)는 제1c 게이트 라인(GL1c)에 연결된 게이트 전극, 연결되고 기준 전압 라인(VREF)에 연결된 제1 전극, 및 스토리지 커패시터(Cstg)의 일단에 연결된 제2 전극을 포함한다. 제3 TFT(T3)는 제1c 게이트 신호(EM)에 응답하여 스토리지 커패시터(Cstg)의 일단에 기준 전압(Vref)(또는, 보상전압)을 공급하는 역할을 한다.
제4 TFT(T4)는 제1c 게이트 라인(GL1c)에 연결된 게이트 전극, 구동 TFT(DT)의 제2 전극에 연결된 제1 전극, 및 유기발광 다이오드(OLED)의 애노드 전극에 연결된 제2 전극을 포함한다. 제4 TFT(T4)는 제1b 게이트 신호(SCAN2)에 응답하여 유기발광 다이오드(OLED)에 구동 전류를 전달하고, 이를 발광시키는 역할을 한다.
제5 TFT(T5)는 제1b 게이트 라인(GL1b)에 연결된 게이트 전극, 기준 전압 라인(VREF)에 연결된 제1 전극, 및 유기발광 다이오드(OLED)의 애노드 전극에 연결된 제2 전극을 포함한다. 제5 TFT(T5)는 제1b 게이트 신호(SCAN2)에 응답하여 유기발광 다이오드(OLED)의 애노드 전극에 기준 전압(Vref)을 공급하는 역할을 한다.
구동 TFT(DT)는 스토리지 커패시터(Cstg)의 타단에 연결된 게이트 전극, 제1 전원(또는, 고전위 전압원)(EVDD)에 연결된 제1 전극, 제4 TFT(T4)의 제1 전극에 연결된 제2 전극을 포함한다. 구동 TFT(DT)는 스토리지 커패시터(Cstg)로부터 공급된 데이터전압에 응답하여 턴온 되며 유기발광 다이오드(OLED)에 공급할 구동 전류를 생성한다.
유기발광 다이오드(OLED)는 제4 TFT(T4)의 제2 전극에 연결된 애노드 전극, 및 제2 전원(또는 저전위 전압원)(EVSS)에 연결된 캐소드 전극을 포함한다. 유기발광 다이오드(OLED)는 제4 TFT(T4)를 통해 전달된 구동 전류에 대응하여 빛을 발광한다.
이때, 구동 TFT(DT)의 게이트 전극과, 이웃하는 라인 사이에서 기생 커패시터가 형성된다. 이웃하는 라인은 구동 TFT의 게이트 전극에 인가되는 게이트 전압과 서로 다른 신호가 인가되는 라인을 의미한다. 예를 들어, 기생 커패시터(Cgd)는 구동 TFT(DT)의 게이트 전극과 제1 데이터 라인(DL1) 사이에 형성될 수 있다. 기생 커패시터에 기인하여, 휘도 불균일 등 표시 장치의 표시 품질이 저하되는 문제점이 발생할 수 있다. 이러한 문제점은 고 해상도를 갖는 표시 장치에서, 여러 소자들과 라인들이 인접 배치됨에 따라 더욱 문제될 수 있다.
이하, 도 4를 더 참조하여 전술한 문제점을 구체적으로 설명한다. 도 4는 유기발광 다이오드 표시장치에서 하나의 픽셀에 구비된 구동 TFT 및 이와 인접한 영역을 개략적으로 도시한 평면도이다. 도 4는 본 발명의 특징적 구성만을 개략적으로 도시한 것으로, 설명의 편의를 위해 구동 TFT의 게이트 전극과, 이와 인접하는 신호 라인들만을 개략적으로 도시하였음에 주의하여야 한다.
도 4를 참조하면, 유기발광 다이오드 표시장치에서 하나의 픽셀에는 구동 TFT의 게이트 전극(DG), 및 게이트 전극(DG)과 인접 배치된 신호 라인들이 형성된다. 신호 라인들은 제1 데이터 라인(DL1), 제1 전원 라인(VDL), 제1a 게이트 신호(SCAN1), 제1b 게이트 라인(GL1b), 및 제1c 게이트 라인(GL1c)등을 포함할 수 있다. 제1 데이터 라인(DL1)에는 데이터 전압이 인가된다. 제1 전원 라인(VDL)에는 고전위 전압이 인가된다. 제1a 게이트 신호(SCAN1), 제1b 게이트 라인(GL1b), 및 제1c 게이트 라인(GL1c)에는 게이트 구동부로부터의 게이트 신호들이 각각 인가된다.
구동 TFT(DT)는 게이트-소스간 전압(Vgs)에 따라 유기발광 다이오드(OLED)에 흐르는 전류량을 조절한다.　 구동 TFT(DT)의 게이트 전극(DG)과 제1 데이터 라인 (DL1)사이의 기생 커패시터(Vgd)로 인하여 그 게이트 전극(DG)과 제1 데이터 라인(DL1)이 커플링(Coupling)되어 있기 때문에, 제1 데이터 라인(DL1)과 구동 TFT(DT)의 게이트 전극(DG) 사이에 전계가 형성될 수 있다.　 제1 데이터 라인(DL1)에 인가되는 데이터 전압의 변동에 따라 구동 TFT(DT)의 게이트-소스 간 전압(Vgs)이 변하여 픽셀의 휘도 변화를 일으켜 사용자가 수직 크로스토크(vertical crosstalk) 불량을 인지할 수 있다.
이와 같은 문제점은, 구동 TFT(DT)의 게이트 전극(DG)과 제1 데이터 라인(DL1) 사이에서 뿐만 아니라, 구동 TFT(DT)의 게이트 전극(DG)과 인접하는 라인 사이에서 더 발생할 수 있다. 예를 들어, 구동 TFT(DT)의 게이트 전극(DG)과 제1a 게이트 신호(SCAN1) 사이, 구동 TFT(DT)의 게이트 전극(DG)과 제1b 게이트 라인(GL1b) 사이, 및 구동 TFT(DT)의 게이트 전극(DG)과 제1c 게이트 라인(GL1c) 사이에서도 각각 기생 커패시터(Cgg1, Cgg2, Cge)가 형성될 수 있으며, 기생 커패시터(Cgg1, Cgg2, Cge)에 기인하여 전술한 문제점이 발생할 수 있다.
본 발명은 구동 TFT의 게이트 전극에 인가되는 게이트 전압이, 인접 라인의 전압 변화에 영향을 받지 않도록 차폐 전극을 형성하는 것을 특징으로 한다. 본 발명은 구동 TFT의 게이트 전극과 인접하는 라인 사이에서 발생하는 전계를 차폐(shielding)하기 위해 고안된 유기발광 다이오드 표시장치에 관한 것이다.
유기발광 다이오드 표시장치는, 픽셀들 각각에서 게이트 전극에 인가되는 전압에 따라 유기발광 다이오드에 흐르는 전류를 조절하는 구동 박막 트랜지스터를 구비한다. 본 발명에 의한 유기발광 다이오드 표시장치는 구동 박막 트랜지스터의 게이트 전극, 구동 박막 트랜지스터의 게이트 전극과 이웃하는 신호 라인 및, 제1 절연층을 사이에 두고 구동 박막 트랜지스터의 게이트 전극 위에 배치된 제1 차폐 전극을 포함한다. 이때, 제1 차폐 전극은, 신호 라인 쪽으로 게이트 전극보다 돌출된다. 신호 라인과 제1 차폐 전극 사이의 거리는, 신호 라인과 게이트 전극 사이의 거리보다 가까울 수 있다. 신호 라인은, 구동 박막 트랜지스터의 게이트 전극에 인가되는 게이트 전압과 다른 신호(또는, 전압)가 인가되는 라인을 의미한다. 제1 차폐 전극은 정 전압원에 연결된다.
본 발명에 의한 유기발광 다이오드 표시장치는 제2 차폐 전극을 더 포함할 수 있다. 제2 차폐 전극은 제2 절연층을 사이에 두고, 구동 박막 트랜지스터의 게이트 전극 아래에 배치된다. 제2 차폐 전극은, 신호 라인 쪽으로 구동 박막 트랜지스터의 게이트 전극보다 돌출된다. 신호 라인과 제2 차폐 전극 사이의 거리는, 신호 라인과 게이트 전극 사이의 거리보다 가까울 수 있다. 신호 라인은, 구동 박막 트랜지스터의 게이트 전극에 인가되는 게이트 전압과 다른 신호가 인가되는 라인을 의미한다. 제2 차폐 전극은 정 전압원에 연결된다.
본 발명에 의한 유기발광 다이오드 표시장치는 제1 커패시터를 포함한다. 제1 커패시터는 절연층을 사이에 두고 제1 차폐 전극과 구동 박막 트랜지스터의 게이트 전극이 중첩되어 형성된다. 제1 커패시터는 구동 박막 트랜지스터의 게이트 전극과 이와 이웃한 신호 라인 사이에 형성된 기생 커패시터보다 큰 용량을 갖는다.
본 발명에 의한 유기발광 다이오드 표시장치는 제2 커패시터를 더 포함할 수 있다. 제2 커패시터는 절연층을 사이에 두고 제2 차폐 전극과 구동 박막 트랜지스터의 게이트 전극이 중첩되어 형성된다. 제2 커패시터는 구동 박막 트랜지스터의 게이트 전극과 이와 이웃한 신호 라인 사이에 형성된 기생 커패시터보다 큰 용량을 갖는다.
이하, 본 발명의 바람직한 실시예들을 통해, 본 발명의 특징을 구체적으로 설명한다.
<제1 실시예>
이하, 도 5 및 도 6을 참조하여 본 발명의 제1 실시예에 의한 유기발광 다이오드 표시장치를 구체적으로 설명한다. 도 5는 본 발명의 제1 실시예에 의한 유기발광 다이오드 표시장치에서 하나의 픽셀에 구비된 구동 TFT 및 이와 인접한 영역을 개략적으로 도시한 평면도이다. 도 6은 도 5를 Ⅰ-Ⅰ'로 절취한 단면도이다.
도 5는 본 발명의 특징적 구성만을 개략적으로 도시한 것으로, 설명의 편의를 위해 구동 TFT의 게이트 전극과, 이와 인접하는 신호 라인들만을 개략적으로 도시하였음에 주의하여야 한다.
도 5 및 도 6을 참조하면, 유기발광 다이오드 표시장치에서 하나의 픽셀에는 구동 TFT의 게이트 전극(DG), 및 게이트 전극(DG)과 인접 배치된 복수의 라인들이 형성된다. 예를 들어, 신호 라인들은 제1 데이터 라인(DL1), 제1 전원 라인(VDL), 제1a 게이트 신호(SCAN1), 제1b 게이트 라인(GL1b), 및 제1c 게이트 라인(GL1c)등을 포함할 수 있다. 제1 데이터 라인(DL1)에는 데이터 전압이 인가된다. 제1 전원 라인(VDL)에는 고전위 전압이 인가된다. 제1a 게이트 신호(SCAN1), 제1b 게이트 라인(GL1b), 및 제1c 게이트 라인(GL1c)에는 게이트 구동부로부터의 게이트 신호들이 각각 인가된다.
기판(SUB) 상에는 구동 TFT(DT)의 게이트 전극(DG)이 배치된다. 게이트 전극(DG) 하부에는 제1 절연층(IN1)이 더 형성될 수 있다. 구동 TFT(DT)의 게이트 전극(DG) 상에는, 제2 절연층(IN2) 및 제3 절연층(IN3)을 사이에 두고 게이트 전극(DG)과 수평 방향으로 이격된 제1 데이터 라인(DL1)이 배치된다. 구동 TFT(DT)의 게이트 전극(DG)과 제1 데이터 라인(DL1) 사이에는 기생 커패시터(Cgd)가 형성된다.
본 발명의 제1 실시예에 의한 유기발광 다이오드 표시장치는 구동 TFT(DT)의 게이트 전극(DG)과 제1 데이터 라인(DL1) 사이에 구비된 제1 차폐 전극(TM)을 더 포함한다. 제1 차폐 전극(TM)은 제2 절연층(IN2)을 사이에 두고 구동 TFT(DT)의 게이트 전극(DG)과 서로 다른 층에 배치된다. 제1 차폐 전극(TM)은 제3 절연층(IN3)을 사이에 두고 제1 데이터 라인(DL1)과 서로 다른 층에 배치된다.
제1 차폐 전극(TM)은 구동 TFT(DT)의 게이트 전극(DG)과 중첩되되, 제1 데이터 라인(DL1)과 인접한 게이트 전극(DG)의 끝단을 완전히 덮도록 형성된다. 제1 데이터 라인(DL1)과 인접한 영역에서, 제1 차폐 전극(TM)의 끝단은 게이트 전극(DG)의 끝단보다 제1 데이터 라인(DL1) 방향으로 더 연장된다. 이에 따라, 제1 차폐 전극(TM)의 끝단은 게이트 전극(DG)의 끝단보다 제1 데이터 라인(DL1)에 수평 방향으로 더 인접하여 배치된다.
제1 차폐 전극(TM)은 정 전압원에 연결된다. 예를 들어, 정 전압원은 고전위 전압원(EVDD)일 수 있다. 이를 위해, 제1 차폐 전극(TM)은 제1 콘택홀(TH)을 통해 제1 전원 라인(VDL)과 전기적으로 연결될 수 있다.
제1 차폐 전극(TM)이 정 전압원에 연결되면, 제1 차폐 전극(TM)은 정 전압을 유지한다. 제1 차폐 전극(TM)과 구동 TFT(DT)의 게이트 전극(DG) 사이에는 제1 커패시터(C1)가 형성된다. 즉, 제2 절연층(IN2)을 사이에 두고 제1 차폐 전극(TM)과 구동 TFT(DT)의 게이트 전극(DG)이 서로 중첩되어 그 사이에 제1 커패시터(C1)가 형성된다.
커패시터의 용량 값이 클수록 그 커패시터의 전하량이 커진다.　 구동 TFT(DT)의 게이트 전극(DG)에 복수의 커패시터가 연결되면, 그 게이트 전극(DG)의 게이트 전압은 상대적으로 용량이 큰 커패시터에 영향을 받는다.　 제1 커패시터(C1)는, 제1 데이터 라인(DL1)과 구동 TFT(DT)의 게이트 전극(DG) 사이의 기생 커패시터(Cgd)에 비해 큰 용량 값을 갖기 때문에, 구동 TFT(DT)의 게이트 전극(DG)에 대한 기생 커패시터(Cgd)의 영향을 감소시킨다.　 이 때문에, 구동 TFT(DT)의 게이트 전압은 기생 커패시터(Cgd)의 영향을 받지 않으므로 데이터 전압 변동에 따라 민감하게 변하지 않는다.　 제1 커패시터(C1)에 연결된 제1 차폐 전극(TM)의 전압이 정 전압으로 일정하기 때문에, 구동 TFT(DT)의 게이트 전극(DG)이 제1 커패시터(C1)를 통해 제1 차폐 전극(TM)에 커플링되어 있지만 제1 차폐 전극(TM)의 전압에 영향을 받지 않는다.　 본 발명은 제1 커패시터(C1)의 용량을 기생 커패시터(Cgd)의 용량보다 큰 값을 갖도록 하기 위해, 제1 차폐 전극(TM)을 구동 TFT(DT)의 게이트 전극(DG)보다 제1 데이터 라인(DL1) 방향으로 더 돌출되도록 형성하여 게이트 전극(DG)과 넓은 면적에서 중첩되도록 하는 것이 바람직하다.
제1 데이터 라인(DL1) 방향으로 더 연장된 제1 차폐 전극(TM)은 전계(E) 차폐 효과도 제공한다.　 다시 말해, 제1 차폐 전극(TM)은 구동 TFT(DT)의 게이트 전극(DG)과 제1 데이터 라인(DL1) 사이에 존재하여 그 사이의 전계(E)를 차단할 수 있고, 이에 따라 구동 TFT(DT)의 게이트 전압이 데이터 전압의 영향을 받지 않게 한다.
이상에서 살펴 본 바와 같이, 제1 커패시터(C1)가 기생 커패시터(Cgd)보다 큰 용량 값을 갖고, 구동 TFT(DT)의 게이트 전극(DG)과 제1 데이터 라인(DL1) 사이에 형성되는 전계(E)를 차폐하기 위해, 제1 차폐 전극(TM)의 끝단(IS_T)은 게이트 전극(DG)의 끝단(IS_G)보다 제1 데이터 라인(DL1) 방향으로 더 돌출되도록 형성하는 것이 바람직하다. 본 발명은 제1 차폐 전극(TM)을 제1 데이터 라인(DL1) 방향으로 더 가깝게 연장함으로써 구동 TFT(DT)의 게이트 전극(DG)에 대한 데이터 전압의 영향을 최소화하고 그 결과, 데이터 전압 변동에 따라 구동 TFT(DT)의 게이트 전압이 변할 때 발생하는 수직 크로스 토크 불량을 방지할 수 있다.
또한, 제1 차폐 전극(TM)과 구동 TFT(DT)의 게이트 전극(DG) 사이에 형성된 제1 커패시터(C1)는 스토리지 커패시터로써 기능한다.　 충분한 스토리지 커패시터의 용량을 확보하기 위해 제1 차폐 전극(TM)은 구동 TFT(DT)의 게이트 전극(DG)과 넓은 면적에서 중첩되도록 형성되는 것이 바람직하다.　 이에 따라, 본 발명은 충분한 스토리지 커패시터 용량을 확보함으로써, 픽셀의 데이터 유지 능력을 높일 수 있고, 소비 전력을 줄이기 위하여 픽셀들을 저속(Low refresh rate)으로 구동할 때 픽셀 전압의 방전을 억제할 수 있어 저속 구동시 화질을 향상시킬 수 있다.
본 발명은, 구동 TFT(DT)의 게이트 전극(DG)에 인가되는 게이트 전압이 인접 라인의 전압 변화에 영향을 받지 않도록 제1 차폐 전극(TM)을 형성하는 것을 특징으로 한다. 인접 라인은 전술한 데이터 전압이 인가되는 데이터 라인에 한정되는 것은 아니다. 인접 라인은 구동 TFT(DT)의 게이트 전극(DG)에 인가되는 게이트 전압과 다른 신호가 인가되며, 구동 TFT(DT)의 게이트 전극(DG)과 이웃하여 배치되는 라인이라면 모두 포함될 수 있다. 예를 들어, 도면을 참조할 때 인접 라인은 제1a 게이트 신호(SCAN1), 제1b 게이트 라인(GL1b), 및 제1c 게이트 라인(GL1c)들을 포함할 수 있다.
<제2 실시예>
이하, 도 7 및 도 8을 참조하여 본 발명의 제2 실시예에 의한 유기발광 다이오드 표시장치를 구체적으로 설명한다. 도 7은 본 발명의 제2 실시예에 의한 유기발광 다이오드 표시장치에서 하나의 픽셀에 구비된 구동 TFT 및 이와 인접한 영역을 개략적으로 도시한 평면도이다. 도 8은 도 7을 Ⅱ-Ⅱ'로 절취한 단면도이다.
도 7은 본 발명의 특징적 구성만을 개략적으로 도시한 것으로, 설명의 편의를 위해 구동 TFT의 게이트 전극과, 이와 인접하는 신호 라인들만을 개략적으로 도시하였음에 주의하여야 한다.
도 7 및 도 8을 참조하면, 유기발광 다이오드 표시장치에서 하나의 픽셀에는 구동 TFT의 게이트 전극(DG), 및 게이트 전극(DG)과 인접 배치된 복수의 라인들이 형성된다. 예를 들어, 신호 라인들은 제1 데이터 라인(DL1), 제1 전원 라인(VDL), 제1a 게이트 신호(SCAN1), 제1b 게이트 라인(GL1b), 및 제1c 게이트 라인(GL1c)등을 포함할 수 있다. 제1 데이터 라인(DL1)에는 데이터 전압이 인가된다. 제1 전원 라인(VDL)에는 고전위 전압이 인가된다. 제1a 게이트 신호(SCAN1), 제1b 게이트 라인(GL1b), 및 제1c 게이트 라인(GL1c)에는 게이트 구동부로부터의 게이트 신호들이 각각 인가된다.
기판(SUB) 상에는 구동 TFT(DT)의 게이트 전극(DG)이 배치된다. 게이트 전극(DG) 하부에는 제1 절연층(IN1)이 형성된다. 구동 TFT(DT)의 게이트 전극(DG) 상에는, 제2 절연층(IN2) 및 제3 절연층(IN3)을 사이에 두고 게이트 전극(DG)과 수평 방향으로 이격된 제1 데이터 라인(DL1)이 배치된다. 구동 TFT(DT)의 게이트 전극(DG)과 제1 데이터 라인(DL1) 사이에는 기생 커패시터(Cgd)가 형성된다.
본 발명의 제2 실시예에 의한 유기발광 다이오드 표시장치는 제1 차폐 전극(TM) 및 제2 차폐 전극(BM)을 더 포함한다.
제1 차폐 전극(TM)은 구동 TFT(DT)의 게이트 전극(DG) 상부에 구비된다. 제1 차폐 전극(TM)은 구동 TFT(DT)의 게이트 전극(DG)과 제1 데이터 라인(DL1) 사이에 구비된다. 제1 차폐 전극(TM)은 제2 절연층(IN2)을 사이에 두고 구동 TFT(DT)의 게이트 전극(DG)과 서로 다른 층에 배치된다. 제1 차폐 전극(TM)은 제3 절연층(IN3)을 사이에 두고 제1 데이터 라인(DL1)과 서로 다른 층에 배치된다.
제1 차폐 전극(TM)은 구동 TFT(DT)의 게이트 전극(DG)과 중첩되되, 제1 데이터 라인(DL1)과 인접한 게이트 전극(DG)의 끝단(IS_G)을 완전히 덮도록 형성된다. 제1 데이터 라인(DL1)과 인접한 영역에서, 제1 차폐 전극(TM)의 끝단(IS_T)은 게이트 전극(DG)의 끝단(IS_G)보다 제1 데이터 라인(DL1) 방향으로 더 연장된다. 이에 따라, 제1 차폐 전극(TM)의 끝단(IS_T)은 게이트 전극(DG)의 끝단(IS_G)보다 제1 데이터 라인(DL1)에 수평 방향으로 더 인접하여 배치된다.
제1 차폐 전극(TM)은 정 전압원에 연결된다. 예를 들어, 정 전압원은 고전위 전압원(EVDD)일 수 있다. 이를 위해, 제1 차폐 전극(TM)은 제1 콘택홀(TH)을 통해 제1 전원 라인(VDL)과 전기적으로 연결될 수 있다.
제2 차폐 전극(BM)은 구동 TFT(DT)의 게이트 전극(DG) 하부에 구비된다. 제2 차폐 전극(BM)은 제1 절연층(IN1)을 사이에 두고 구동 TFT(DT)의 게이트 전극(DG)과 서로 다른 층에 배치된다.
제2 차폐 전극(BM)은 구동 TFT(DT)의 게이트 전극(DG)과 중첩된다. 제1 데이터 라인(DL1)과 인접한 영역에서, 제2 차폐 전극(BM)의 끝단(IS_B)은 게이트 전극(DG)의 끝단(IS_G)보다 제1 데이터 라인(DL1) 방향으로 더 연장된다. 이에 따라, 제2 차폐 전극(BM)의 끝단(IS_B)은 게이트 전극(DG)의 끝단(IS_G)보다 제1 데이터 라인(DL1)에 수평 방향으로 더 인접하여 배치된다.
제2 차폐 전극(BM)은 정 전압원에 연결된다. 예를 들어, 정 전압원은 고전위 전압원(EVDD)일 수 있다. 이를 위해, 제2 차폐 전극(BM)은 제2 콘택홀(BH)을 통해 제1 전원 라인(VDL)과 전기적으로 연결될 수 있다.
제1 차폐 전극(TM)과 제2 차폐 전극(BM)이 정 전압원에 연결되면, 제1 차폐 전극(TM)과 제2 차폐 전극(BM)은 정 전압을 유지한다. 제1 차폐 전극(TM)과 구동 TFT(DT)의 게이트 전극(DG) 사이에는 제1 커패시터(C1)가 형성된다. 즉, 제2 절연층(IN2)을 사이에 두고 제1 차폐 전극(TM)과 구동 TFT(DT)의 게이트 전극(DG)이 서로 중첩되어 그 사이에 제1 커패시터(C1)가 형성된다. 제2 차폐 전극(BM)과 구동 TFT(DT)의 게이트 전극(DG) 사이에는 제2 커패시터(C2)가 형성된다. 즉, 제1 절연층(IN1)을 사이에 두고 제2 차폐 전극(BM)과 구동 TFT(DT)의 게이트 전극(DG)이 서로 중첩되어 그 사이에 제2 커패시터(C2)가 형성된다.
커패시터의 용량 값이 클수록 그 커패시터의 전하량이 커진다.　 구동 TFT(DT)의 게이트 전극(DG)에 복수의 커패시터가 연결되면, 그 게이트 전극(DG)의 게이트 전압은 상대적으로 용량이 큰 커패시터에 영향을 받는다.　 제1 커패시터(C1)와 제2 커패시터(C2)는 각각 제1 데이터 라인(DL1)과 구동 TFT(DT)의 게이트 전극(DG) 사이의 기생 커패시터(Cgd)에 비해 큰 용량 값을 갖기 때문에, 구동 TFT(DT)의 게이트 전극(DG)에 대한 기생 커패시터(Cgd)의 영향을 감소시킨다.　 이 때문에, 구동 TFT(DT)의 게이트 전압은 기생 커패시터(Cgd)의 영향을 받지 않으므로 데이터 전압 변동에 따라 민감하게 변하지 않는다.　
제1 커패시터(C1)에 연결된 제1 차폐 전극(TM)의 전압이 정 전압으로 일정하기 때문에, 구동 TFT(DT)의 게이트 전극(DG)이 제1 커패시터(C1)를 통해 제1 차폐 전극(TM)에 커플링되어 있지만 제1 차폐 전극(TM)의 전압에 영향을 받지 않는다. 본 발명은 제1 커패시터(C1)의 용량을 기생 커패시터(Cgd)의 용량보다 큰 값을 갖도록 하기 위해, 제1 차폐 전극(TM)을 구동 TFT(DT)의 게이트 전극(DG)보다 제1 데이터 라인(DL1) 방향으로 더 돌출되도록 형성하여 게이트 전극(DG)과 넓은 면적에서 중첩되도록 하는 것이 바람직하다.
제2 커패시터(C2)에 연결된 제2 차폐 전극(BM)의 전압이 정 전압으로 일정하기 때문에, 구동 TFT(DT)의 게이트 전극(DG)이 제2 커패시터(C2)를 통해 제2 차폐 전극(BM)에 커플링되어 있지만 제2 차폐 전극(BM)의 전압에 영향을 받지 않는다.　 본 발명은 제2 커패시터(C2)의 용량을 기생 커패시터(Cgd)의 용량보다 큰 값을 갖도록 하기 위해, 제2 차폐 전극(BM)을 구동 TFT(DT)의 게이트 전극(DG)보다 제1 데이터 라인(DL1) 방향으로 더 돌출되도록 형성하여 게이트 전극(DG)과 넓은 면적에서 중첩되도록 하는 것이 바람직하다.
제1 데이터 라인(DL1) 방향으로 더 연장된 제1 차폐 전극(TM)은 구동 TFT(DT)의 게이트 전극 상부에서 전계(E) 차폐 효과를 제공한다.　 다시 말해, 제1 차폐 전극(TM)은 구동 TFT(DT)의 게이트 전극(DG)과 제1 데이터 라인(DL1) 사이에 존재하여 그 사이의 상부 방향 전계(E)를 차단할 수 있고, 이에 따라 구동 TFT(DT)의 게이트 전압이 데이터 전압의 영향을 받지 않게 한다. 제1 데이터 라인(DL1) 방향으로 더 연장된 제2 차폐 전극(BM)은 구동 TFT(DT)의 게이트 전극 하부에서 전계(E) 차폐 효과를 제공한다.　 다시 말해, 제2 차폐 전극(BM)은 구동 TFT(DT)의 게이트 전극(DG)하부에 존재하여 구동 TFT(DT)의 게이트 전극(DG)과 제1 데이터 라인(DL1) 사이의 하부 방향 전계(E)를 차단할 수 있고, 이에 따라 구동 TFT(DT)의 게이트 전압이 데이터 전압의 영향을 받지 않게 한다.
이상에서 살펴 본 바와 같이, 제1 커패시터(C1)가 기생 커패시터(Cgd)보다 큰 용량 값을 갖고, 구동 TFT(DT)의 게이트 전극(DG)과 제1 데이터 라인(DL1) 사이에 형성되는 상부 방향 전계(E)를 차폐하기 위해, 제1 차폐 전극(TM)의 끝단(IS_T)은 게이트 전극(DG)의 끝단(IS_G)보다 제1 데이터 라인(DL1) 방향으로 더 돌출되도록 형성하는 것이 바람직하다. 또한, 제2 커패시터(C2)가 기생 커패시터(Cgd)보다 큰 용량 값을 갖고, 구동 TFT(DT)의 게이트 전극(DG)과 제1 데이터 라인(DL1) 사이에 형성되는 하부 방향 전계(E)를 차폐하기 위해, 제2 차폐 전극(BM)의 끝단(IS_B)은 게이트 전극(DG)의 끝단(IS_G)보다 제1 데이터 라인(DL1) 방향으로 더 돌출되도록 형성하는 것이 바람직하다. 본 발명은 제1 차폐 전극(TM)와 제2 차폐 전극(BM) 모두를 제1 데이터 라인(DL1) 방향으로 더 가깝게 연장함으로써 구동 TFT(DT)의 게이트 전극(DG)에 대한 데이터 전압의 영향을 최소화하고 그 결과, 데이터 전압 변동에 따라 구동 TFT(DT)의 게이트 전압이 변할 때 발생하는 수직 크로스 토크 불량을 더욱 효과적으로 방지할 수 있다.
제1 커패시터(C1)와 제2 커패시터(C2)는 모두 스토리지 커패시터로 기능한다. 충분한 스토리지 커패시터의 용량을 확보하기 위해, 제1 차폐 전극(TM) 및 제2 차폐 전극(BM)은 각각 구동 TFT(DT)의 게이트 전극(DG)과 넓은 면적에서 중첩되도록 형성되는 것이 바람직하다.　 이에 따라, 본 발명은 충분한 스토리지 커패시터 용량을 확보함으로써, 픽셀의 데이터 유지 능력을 높일 수 있고, 소비 전력을 줄이기 위하여 픽셀들을 저속(Low refresh rate)으로 구동할 때 픽셀 전압의 방전을 억제할 수 있어 저속 구동시 화질을 향상시킬 수 있다.
또한, 본 발명은 수직 방향으로 이중 스토리지 커패시터를 형성할 수 있어, 제한된 면적 내에서 충분한 스토리지 커패시터 용량을 확보할 수 있다.　 이에 따라, 본 발명의 제2 실시예는 제한된 면적 내에 스토리지 커패시터를 형성할 필요가 있는 고 해상도를 갖는 유기발광 다이오드 표시장치에 적용될 수 있다.
본 발명에 의한 제2 실시예는, 구동 TFT(DT)의 게이트 전극(DG)에 인가되는 게이트 전압이 인접 라인의 전압 변화에 영향을 받지 않도록 제1 차폐 전극(TM) 및 제2 차폐 전극(BM)을 형성하는 것을 특징으로 한다. 인접 라인은 전술한 데이터 전압이 인가되는 데이터 라인에 한정되는 것은 아니다. 인접 라인은 구동 TFT(DT)의 게이트 전극(DG)에 인가되는 게이트 전압과 다른 신호가 인가되며, 구동 TFT(DT)의 게이트 전극(DG)과 이웃하여 배치되는 라인이라면 모두 포함될 수 있다. 예를 들어, 도면을 참조할 때 인접 라인은 제1a 게이트 신호(SCAN1), 제1b 게이트 라인(GL1b), 및 제1c 게이트 라인(GL1c)들을 포함할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양하게 변경 및 수정할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정해져야만 할 것이다.
DT : 구동 박막 트랜지스터 DG : 구동 박막 트랜지스터의 게이트 전극
DL1 : 제1 데이터 라인 Cgd, Cgg1, Cgg2, Cge : 기생 커패시터
TM : 제1 차폐 전극 BM : 제2 차폐 전극
C1 : 제1 커패시터 C2 : 제2 커패시터

Claims (11)

  1. 픽셀들 각각에서 게이트 전극에 인가되는 전압에 따라 유기발광 다이오드에 흐르는 전류를 조절하는 구동 박막 트랜지스터를 구비한 유기발광 다이오드 표시장치에 있어서,
    상기 구동 박막 트랜지스터의 게이트 전극;
    상기 구동 박막 트랜지스터의 게이트 전극과 이웃하는 신호 라인;
    상기 구동 박막 트랜지스터의 게이트 전극과 이웃하는 제1 전원 라인; 및
    제1 절연층을 사이에 두고, 상기 구동 박막 트랜지스터의 게이트 전극 위에 배치된 제1 차폐 전극을 포함하고,
    상기 신호 라인은 데이터 라인과 게이트 라인을 포함하고,
    상기 제1 차폐 전극은 상기 게이트 전극을 전체적으로 덮고,
    상기 제1 차폐 전극은 상기 데이터 라인 쪽 및 상기 게이트 라인 쪽으로 각각 상기 구동 박막 트랜지스터의 게이트 전극보다 돌출되고,
    상기 제1 차폐 전극과 상기 데이터 라인은 제2 절연층을 사이에 두고 서로 다른 층에 배치되고,
    상기 제1 차폐 전극은 상기 데이터 라인, 상기 게이트 전극 및 상기 제1 전원 라인과 서로 다른 층에 배치되는 유기발광 다이오드 표시장치.
  2. 제 1 항에 있어서,
    상기 신호 라인과 상기 제1 차폐 전극 사이의 거리는,
    상기 신호 라인과 상기 구동 박막 트랜지스터의 게이트 전극 사이의 거리보다 가까운 유기발광 다이오드 표시장치.
  3. 제 1 항에 있어서,
    상기 제1 차폐 전극은,
    정 전압원에 전기적으로 연결된 유기발광 다이오드 표시장치.
  4. 제 3 항에 있어서,
    상기 신호 라인과 상기 구동 박막 트랜지스터의 게이트 전극 사이에 구비된 기생 커패시터; 및
    상기 제1 차폐 전극과 상기 구동 박막 트랜지스터의 게이트 전극이 중첩되어 구비된 제1 커패시터를 더 포함하고,
    상기 제1 커패시터는,
    상기 기생 커패시터보다 큰 용량을 갖는 유기발광 다이오드 표시장치.
  5. 제 4 항에 있어서,
    제3 절연층을 사이에 두고, 상기 구동 박막 트랜지스터의 게이트 전극 아래에 배치된 제2 차폐 전극을 더 포함하고,
    제2 차폐 전극은,
    상기 신호 라인 쪽으로 상기 구동 박막 트랜지스터의 게이트 전극보다 돌출된 유기발광 다이오드 표시장치.
  6. 제 5 항에 있어서,
    상기 신호 라인과 상기 제2 차폐 전극 사이의 거리는,
    상기 신호 라인과 상기 구동 박막 트랜지스터의 게이트 전극 사이의 거리보다 가까운 유기발광 다이오드 표시장치.
  7. 제 5 항에 있어서,
    상기 제2 차폐 전극은,
    정 전압원에 전기적으로 연결된 유기발광 다이오드 표시장치.
  8. 제 7 항에 있어서,
    상기 제2 차폐 전극과 상기 구동 박막 트랜지스터의 게이트 전극이 중첩되어 구비된 제2 커패시터를 더 포함하고,
    상기 제2 커패시터는,
    상기 기생 커패시터보다 큰 용량을 갖는 유기발광 다이오드 표시장치.
  9. 제 5 항에 있어서,
    상기 제1 차폐 전극과 상기 제2 차폐 전극은 상기 제1 전원 라인을 통해 동일한 전압이 인가되는 유기발광 다이오드 표시장치.
  10. 제 9 항에 있어서,
    상기 제1 차폐 전극은 상기 제1 전원 라인과 연결되는 제1 콘택홀을 포함하고,
    상기 제2 차폐 전극은 상기 제1 전원 라인과 연결되는 제2 콘택홀을 포함하고,
    상기 제1 콘택홀과 상기 제2 콘택홀은 수직방향으로 중첩되지 않는 유기 발광 다이오드 표시장치.
  11. 제 5 항에 있어서,
    상기 제1 차폐 전극과 상기 제2 차폐 전극의 크기는 상이한 유기 발광 다이오드 표시장치.
KR1020150167485A 2015-11-27 2015-11-27 유기발광 다이오드 표시장치 Active KR102628884B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020150167485A KR102628884B1 (ko) 2015-11-27 2015-11-27 유기발광 다이오드 표시장치
EP16187747.7A EP3174099B1 (en) 2015-11-27 2016-09-08 Organic light emitting diode display
CN201610867418.1A CN106847170B (zh) 2015-11-27 2016-09-29 有机发光二极管显示器
US15/299,364 US9853097B2 (en) 2015-11-27 2016-10-20 Organic light emitting diode display including pixel having shielding electrode
KR1020240008760A KR20240013888A (ko) 2015-11-27 2024-01-19 유기발광 다이오드 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150167485A KR102628884B1 (ko) 2015-11-27 2015-11-27 유기발광 다이오드 표시장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020240008760A Division KR20240013888A (ko) 2015-11-27 2024-01-19 유기발광 다이오드 표시장치

Publications (2)

Publication Number Publication Date
KR20170062603A KR20170062603A (ko) 2017-06-08
KR102628884B1 true KR102628884B1 (ko) 2024-01-26

Family

ID=56893804

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020150167485A Active KR102628884B1 (ko) 2015-11-27 2015-11-27 유기발광 다이오드 표시장치
KR1020240008760A Ceased KR20240013888A (ko) 2015-11-27 2024-01-19 유기발광 다이오드 표시장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020240008760A Ceased KR20240013888A (ko) 2015-11-27 2024-01-19 유기발광 다이오드 표시장치

Country Status (4)

Country Link
US (1) US9853097B2 (ko)
EP (1) EP3174099B1 (ko)
KR (2) KR102628884B1 (ko)
CN (1) CN106847170B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102687853B1 (ko) * 2016-12-09 2024-07-24 삼성디스플레이 주식회사 표시 장치
CN108010944A (zh) * 2017-11-28 2018-05-08 武汉天马微电子有限公司 一种阵列基板及显示装置
CN108597374B (zh) 2018-04-20 2021-02-02 上海天马有机发光显示技术有限公司 一种显示面板和显示装置
KR102584303B1 (ko) 2018-06-25 2023-10-04 삼성디스플레이 주식회사 표시 장치
KR102622421B1 (ko) 2018-12-31 2024-01-05 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치 및 이를 이용한 멀티 스크린 디스플레이 장치
CN109872690B (zh) * 2019-03-27 2020-09-08 武汉华星光电半导体显示技术有限公司 显示面板
CN111834375B (zh) 2019-05-23 2022-11-08 昆山国显光电有限公司 显示基板、显示面板及显示装置
WO2021102904A1 (zh) 2019-11-29 2021-06-03 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
WO2021102905A1 (zh) 2019-11-29 2021-06-03 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
KR20210070462A (ko) 2019-12-04 2021-06-15 삼성디스플레이 주식회사 표시장치
KR102757472B1 (ko) * 2019-12-30 2025-01-17 엘지디스플레이 주식회사 게이트 구동부 및 그를 가지는 표시 장치
WO2022039100A1 (en) * 2020-08-21 2022-02-24 Jsr Corporation Display
CN113299244B (zh) * 2021-05-24 2023-02-07 京东方科技集团股份有限公司 电压控制模组、驱动模组、驱动方法和显示装置
CN115705821A (zh) * 2021-08-11 2023-02-17 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
KR20230089119A (ko) * 2021-12-13 2023-06-20 엘지디스플레이 주식회사 산화물 반도체를 포함하는 디스플레이 장치
KR20230103729A (ko) * 2021-12-31 2023-07-07 엘지디스플레이 주식회사 발광 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010085695A (ja) * 2008-09-30 2010-04-15 Toshiba Mobile Display Co Ltd アクティブマトリクス型表示装置
JP2013167854A (ja) 2012-02-17 2013-08-29 Seiko Epson Corp 電気光学装置および電子機器
US20150206931A1 (en) * 2014-01-21 2015-07-23 Apple Inc. Organic Light-Emitting Diode Display with Bottom Shields

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4337171B2 (ja) * 1999-06-14 2009-09-30 ソニー株式会社 表示装置
KR100491143B1 (ko) * 2001-12-26 2005-05-24 삼성에스디아이 주식회사 블랙매트릭스를 구비한 평판표시장치 및 그 제조방법
CN1229682C (zh) * 2002-05-21 2005-11-30 精工爱普生株式会社 电光装置和电子设备
JP2007114726A (ja) * 2005-09-26 2007-05-10 Sanyo Electric Co Ltd 有機エレクトロルミネッセンス表示装置
JP4823312B2 (ja) * 2006-08-02 2011-11-24 シャープ株式会社 アクティブマトリクス基板およびそれを備えた表示装置
EP2053589A4 (en) * 2006-11-02 2011-01-12 Sharp Kk ACTIVE MATRIX SUBSTRATE AND DISPLAY DEVICE HAVING THE SUBSTRATE
US8259249B2 (en) * 2009-10-12 2012-09-04 Samsung Electronics Co., Ltd. Display substrate, method of manufacturing the display substrate and display device having the display substrate
JP5682385B2 (ja) * 2011-03-10 2015-03-11 セイコーエプソン株式会社 電気光学装置および電子機器
KR101920492B1 (ko) * 2011-09-20 2018-11-22 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR101980757B1 (ko) * 2012-12-13 2019-05-21 엘지디스플레이 주식회사 유기발광 표시장치
CN204204377U (zh) * 2014-01-21 2015-03-11 苹果公司 显示器和电子设备显示器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010085695A (ja) * 2008-09-30 2010-04-15 Toshiba Mobile Display Co Ltd アクティブマトリクス型表示装置
JP2013167854A (ja) 2012-02-17 2013-08-29 Seiko Epson Corp 電気光学装置および電子機器
US20150206931A1 (en) * 2014-01-21 2015-07-23 Apple Inc. Organic Light-Emitting Diode Display with Bottom Shields

Also Published As

Publication number Publication date
US9853097B2 (en) 2017-12-26
KR20170062603A (ko) 2017-06-08
CN106847170B (zh) 2019-06-18
KR20240013888A (ko) 2024-01-30
CN106847170A (zh) 2017-06-13
EP3174099B1 (en) 2022-08-10
US20170154944A1 (en) 2017-06-01
EP3174099A1 (en) 2017-05-31

Similar Documents

Publication Publication Date Title
KR102628884B1 (ko) 유기발광 다이오드 표시장치
US10930728B2 (en) Organic light-emitting diode display and method of manufacturing the same
KR102453950B1 (ko) 표시장치와 그 구동 방법
KR102330860B1 (ko) 유기발광 표시장치와 그 구동방법
KR102570832B1 (ko) Oled 표시 장치 및 그의 구동 방법
KR102367216B1 (ko) 표시장치와 그 구동 방법
KR102431961B1 (ko) 유기발광 표시장치 및 그 구동방법
KR20210057629A (ko) 화소 구동 회로를 포함한 전계발광 표시패널
KR102717563B1 (ko) 유기발광 표시장치
KR20150080198A (ko) 유기 발광 다이오드 표시 장치 및 그의 구동 방법
KR102414594B1 (ko) 전계발광표시장치 및 이의 구동방법
KR102437684B1 (ko) 표시장치
KR102625440B1 (ko) 표시패널과 이를 이용한 전계 발광 표시장치
KR102560268B1 (ko) 유기발광 다이오드 표시장치
KR20240076034A (ko) 픽셀 회로와 이를 포함한 표시장치
KR102618390B1 (ko) 표시장치와 그 구동 방법
KR102665082B1 (ko) 픽셀 회로와 이를 이용한 표시장치
US11127802B2 (en) Electroluminescence display
JP7678076B2 (ja) 表示パネルとこれを含む表示装置
KR102670243B1 (ko) 픽셀 회로와 이를 포함한 표시장치
KR20240119806A (ko) 표시패널과 이를 포함한 표시장치
KR102636565B1 (ko) 유기발광 표시장치
KR102594291B1 (ko) 유기발광 표시장치 및 그의 구동 방법
KR20240094458A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20170081073A (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20151127

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20201005

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20151127

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220822

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20230421

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20231023

A107 Divisional application of patent
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20240119

Patent event code: PA01071R01D

PG1601 Publication of registration