[go: up one dir, main page]

KR102612713B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102612713B1
KR102612713B1 KR1020180158026A KR20180158026A KR102612713B1 KR 102612713 B1 KR102612713 B1 KR 102612713B1 KR 1020180158026 A KR1020180158026 A KR 1020180158026A KR 20180158026 A KR20180158026 A KR 20180158026A KR 102612713 B1 KR102612713 B1 KR 102612713B1
Authority
KR
South Korea
Prior art keywords
layer
disposed
display device
light
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180158026A
Other languages
English (en)
Other versions
KR20200071168A (ko
Inventor
최정호
강남수
김이슬
박흥수
이현식
이흔승
황재훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180158026A priority Critical patent/KR102612713B1/ko
Priority to US16/695,833 priority patent/US11056667B2/en
Priority to CN201911254969.0A priority patent/CN111293146B/zh
Priority to EP19214987.0A priority patent/EP3667754B1/en
Publication of KR20200071168A publication Critical patent/KR20200071168A/ko
Application granted granted Critical
Publication of KR102612713B1 publication Critical patent/KR102612713B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/828—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/173—Passive-matrix OLED displays comprising banks or shadow masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/877—Arrangements for extracting light from the devices comprising scattering means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/878—Arrangements for extracting light from the devices comprising reflective means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 일 실시예에 따른 표시 장치는 복수의 화소를 포함하는 제1 베이스 기판; 상기 제1 베이스 기판 상의 상기 화소마다 배치되며 반사막을 포함하는 화소 전극; 상기 화소 전극 상에 배치된 유기층; 및 상기 유기층 상에 배치된 공통 전극을 포함하되, 420nm 내지 470nm의 제1 파장 범위의 광에 대한 상기 화소 전극은 반사율은 80% 이상이다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 점차 커지고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display Device, LCD), 유기 발광 표시 장치(Organic Light Emitting diode Display Device, OLED) 등과 같은 다양한 표시 장치가 개발되고 있다.
표시 장치 중, 유기 발광 표시 장치는 자발광형 소자인 유기 발광 소자를 포함한다. 유기 발광 소자는 대향하는 두 개의 전극(화소 전극, 캐소드 전극) 및 그 사이에 개재된 유기 발광층을 포함할 수 있다. 두 개의 전극으로부터 제공된 전자와 정공은 발광층에서 재결합하여 엑시톤을 생성하고, 생성된 엑시톤이 여기 상태에서 기저 상태로 변화하며 광이 방출될 수 있다.
이러한 유기 발광 표시 장치는 별도의 광원이 불필요하기 때문에 소비 전력이 낮고 경량의 박형으로 구성할 수 있을 뿐만 아니라 넓은 시야각, 높은 휘도와 콘트라스트 및 빠른 응답 속도 등의 고품위 특성을 가져 차세대 표시 장치로 주목을 받고 있다.
한편, 유기 발광 표시 장치가 전면 발광 타입인 경우, 유기 발광 소자의 화소 전극은 반사성 물질을 포함하여, 유기 발광 소자의 유기 발광층에서 발광된 광을 표시면을 향해 반사시킬 수 있다.
본 발명이 해결하고자 하는 과제는 유기 발광 소자의 효율이 개선된 표시 장치를 제공하고자 하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 유기 발광 소자의 공통 전극의 면저항(Sheet Resistance)를 낮추는 표시 장치를 제공하기 위한 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 복수의 화소를 포함하는 제1 베이스 기판; 상기 제1 베이스 기판 상의 상기 화소마다 배치되며 반사막을 포함하는 화소 전극; 상기 화소 전극 상에 배치된 유기층; 및 상기 유기층 상에 배치된 공통 전극을 포함하되, 420nm 내지 470nm의 제1 파장 범위의 광에 대한 상기 화소 전극은 반사율은 80% 이상이다.
510nm 내지 550nm의 제2 파장 범위의 광에 대한 상기 화소 전극의 평균 반사율과, 상기 420nm 내지 470nm의 제1 파장 범위의 광에 대한 상기 화소 전극의 평균 반사율의 차이는 5% 이내일 수 있다.
상기 유기층은 상기 제1 파장 범위에 해당하는 광을 발광할 수 있다.
상기 화소 전극은 상기 반사막 상부에 배치된 상부막을 더 포함하되, 상기 상부막은 ITO, IZO, ZnO, ITZO, MgO 중 선택된 어느 하나를 포함할 수 있다.
상기 화소 전극은 상기 반사막 하부에 배치된 하부막을 더 포함하되, 상기 하부막은 ITO, IZO, ZnO, ITZO, MgO 중 선택된 어느 하나를 포함할 수 있다.
상기 반사막은 AlNiX(X는 La, Ce, Pr, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Tb 및 Lu 중에서 선택된 어느 하나의 원소)를 포함할 수 있다.
상기 공통 전극 상부에 배치된 파장 변환 패턴을 더 포함할 수 있다.
상기 공통 전극과 상기 파장 변환 패턴 사이에 배치된 충진재, 상기 파장 변환 패턴 상에 배치된 컬러 필터, 및 상기 컬러 필터 상에 배치된 제2 베이스 기판을 더 포함할 수 있다.
상기 화소 전극과 동일층에 배치되되 상기 화소 전극과 분리된 보조 라인을 더 포함할 수 있다.
상기 뱅크층은 상기 보조 라인의 상면을 부분적으로 노출하는 제1 컨택홀을 포함할 수 있다.
상기 유기층은 상기 제1 컨택홀과 두께 방향으로 비중첩하며, 상기 뱅크층의 노출된 측면과 정렬될 수 있다.
상기 공통 전극은 상기 제1 컨택홀을 통해 상기 보조 라인과 전기적으로 연결될 수 있다.
상기 제1 베이스 기판 상에 배치된 소스/드레인 도전층, 및 상기 소스/드레인 도전층 상에 배치된 더 평탄화층을 포함할 수 있다.
상기 소스/드레인 도전층은 드레인 전극을 포함하고, 상기 평탄화층은 상기 드레인 전극의 상면을 부분적으로 노출하고, 상기 화소 전극은 상기 노출된 드레인 전극의 상면과 직접 접할 수 있다.
상기 소스/드레인 도전층은 저전위 전원 전압 라인을 더 포함하고, 상기 평탄화층은 상기 저전위 전원 전압 라인을 부분적으로 노출하는 제2 컨택홀을 포함하되, 상기 보조 라인은 상기 제2 컨택홀을 통해 상기 저전위 전원 전압 라인과 전기적으로 연결될 수 있다.
상기 보조 라인과 동일층에 배치되되, 상기 보조 라인 및 상기 화소 전극과 분리된 제1 보조 라인을 더 포함할 수 있다.
상기 소스/드레인 도전층은 고전위 전원 전압 라인을 더 포함하고, 상기 평탄화층은 상기 고전위 전원 전압 라인을 부분적으로 노출하는 제3 컨택홀을 포함하되, 상기 제1 보조 라인은 상기 제3 컨택홀을 통해 상기 고전위 전원 전압 라인과 전기적으로 연결될 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 복수의 화소를 포함하는 제1 베이스 기판; 상기 제1 베이스 기판 상에 배치된 드레인 전극, 고전위 전원 전압 라인 및 저전위 전원 전압 라인을 포함하는 제1 도전층; 상기 제1 도전층 상에 배치되며 상기 드레인 전극의 상면을 부분적으로 노출하는 평탄화층; 상기 평탄화층 상에 배치되며 상기 드레인 전극의 노출된 상면과 전기적으로 연결되며 각 화소마다 배치되며 하부막, 상기 하부막과 적층된 반사막, 및 상기 반사막과 적층된 상부막을 포함하는 화소 전극을 포함하는 제2 도전층; 상기 제2 도전층 상에 배치되되, 상기 화소 전극을 부분적으로 노출하는 뱅크층; 상기 뱅크층 상에 배치되되, 상기 노출된 화소 전극과 전기적으로 연결되는 유기층; 및 상기 유기층 상에 배치된 공통 전극을 포함하되, 상기 유기층은 420nm 내지 470nm의 파장 범위의 청색광을 발광하고, 상기 하부막, 및 상기 상부막은 ITO, IZO, ZnO, ITZO, MgO 중 선택된 어느 하나를 포함하고, 상기 반사막은 AlNiX(X는 La, Ce, Pr, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Tb 및 Lu 중에서 선택된 어느 하나의 원소)를 포함한다.
상기 제2 도전층은 상기 화소 전극과 분리된 보조 라인을 더 포함하되, 상기 보조 라인은 상기 화소 전극과 동일한 물질을 포함할 수 있다.
상기 뱅크층은 상기 보조 라인의 상면을 부분적으로 노출하는 제1 컨택홀을 포함하되, 상기 공통 전극은 상기 제1 컨택홀을 통해 상기 보조 라인과 전기적으로 연결될 수 있다.
상기 제1 도전층은 저전위 전원 전압 라인을 더 포함하고, 상기 평탄화층은 상기 저전위 전원 전압 라인을 부분적으로 노출하는 제2 컨택홀을 포함하되, 상기 보조 라인은 상기 제2 컨택홀을 통해 상기 저전위전원 전압 라인과 전기적으로 연결될 수 있다.
상기 제1 도전층은 고전위 전원 전압 라인을 더 포함하고, 상기 평탄화층은 상기 고전위 전원 전압 라인을 부분적으로 노출하는 제2 컨택홀을 포함하되, 상기 보조 라인은 상기 제2 컨택홀을 통해 상기 고전위전원 전압 라인과 전기적으로 연결될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면, 유기 발광 소자의 화소 전극은 블루광에 대한 반사율이 우수한 반사막을 포함함으로써 블루 유기 발광 소자의 효율이 개선된 표시 장치를 제공할 수 있다.
본 발명의 다른 실시예들에 의하면, 화소 전극과 동일층에 배치된 보조 화소 전극을 포함하고, 상기 보조 화소 전극은 유기 발광 소자의 공통 전극과 접촉할 수 있다. 이로 인해, 공통 전극의 면적이 두께 방향으로 증가되어 전반적인 공통 전극의 면저항(Sheet Resistance)이 감소된 표시 장치를 제공할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 개략적으로 보여주는 블록도이다.
도 2은 제1 화소의 일 예를 보여주는 회로도이다.
도 3은 일 실시예에 따른 표시 장치를 상세히 보여주는 평면도이다.
도 4는 도 3의 A 영역을 개략적으로 나타낸 평면도이다.
도 5는 도 4의 Ⅵ-Ⅵ'을 따라 자른 단면도이다.
도 6은 도 4의 Ⅶ-Ⅶ'을 따라 자른 단면도이다.
도 7(a) 내지 도 7(c)는 도 5의 B 영역을 확대한 단면도이다.
도 8은 도 6의 C 영역을 확대한 단면도이다.
도 9는 일 실시예에 따른 화소 전극의 광의 파장 범위에 따른 광 반사율을 보여주는 그래프이다.
도 10은 다른 실시예에 따른 표시 영역의 화소를 상세히 보여주는 평면도이다.
도 11은 다른 실시예에 따른 표시 장치의 단면도이다.
도 12는 다른 실시예에 따른 표시 장치의 변형예를 보여주는 단면도이다.
도 13은 또 다른 실시예에 따른 표시 영역의 화소를 상세히 보여주는 평면도이다.
도 14는 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 15는 또 다른 실시예에 따른 표시 영역의 화소를 상세히 보여주는 평면도이다.
도 16은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 17은 또 다른 실시예에 따른 표시 영역의 화소를 상세히 보여주는 평면도이다.
도 18은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 19는 또 다른 실시예에 따른 표시 영역의 화소를 상세히 보여주는 평면도이다.
도 20은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 21은 또 다른 실시예에 따른 표시 영역의 화소를 상세히 보여주는 평면도이다.
도 22는 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 23은 또 다른 실시예에 따른 표시 영역의 화소를 상세히 보여주는 평면도이다.
도 24는 또 다른 실시예에 따른 표시 장치의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 '위(on)'로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 '직접 위(directly on)'로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치를 개략적으로 보여주는 블록도이고, 도 2은 제1 화소의 일 예를 보여주는 회로도이고, 도 3은 일 실시예에 따른 표시 장치를 상세히 보여주는 평면도이다.
표시 장치(1)는 예를 들어, 유기 발광 표시 장치가 적용될 수 있다. 이하의 실시예에서는 표시 장치(1)로서 유기 발광 표시 장치가 적용된 경우를 예시하지만, 이에 제한되지 않고, 액정 디스플레이 장치나, 퀀텀 나노 발광 표시 장치이나, 마이크로 엘이디 장치나, 전계 방출 디스플레이 장치나, 전기 영동 장치 등 다른 종류의 표시 장치가 적용될 수도 있다.
도 1 내지 도 3을 참조하면, 일 실시예에 따른 표시 장치(1)는 광 제공부(100), 광 변환부(200)를 포함할 수 있다. 나아가, 표시 장치(1)는 구동부를 더 포함할 수 있다. 예를 들어, 상기 구동부는 통합 구동 회로(300), 스캔 구동 회로(400), 및 전원 공급 회로(600)일 수 있다. 통합 구동 회로(300)는 데이터 구동부(310) 및 타이밍 제어부(320)를 포함할 수 있다. 나아가, 광 제공부(100)는 스캔 구동 회로(400)와 연결된 스캔 라인(SL), 데이터 구동부(310)와 연결된 데이터 라인(DL), 각각 전원 공급 회로(600)와 연결된 고전위 전압 라인(VDDL) 및 저전위 전압 라인(VSSL)을 포함할 수 있다. 스캔 라인(SL), 데이터 라인(DL), 고전위 전압 라인(VDDL), 및 저전위 전압 라인(VSSL)은 각각 복수개일 수 있다.
표시 장치(1)는 화상을 표시하는 표시 영역(DA) 및 화상을 표시하지 않는 비표시 영역(NA)을 포함할 수 있다. 비표시 영역(NA)의 일측에는 상술한 구동부 및/또는 상기 구동부와 연결된 패드들이 배치될 수 있다.
표시 영역(DA)은 복수의 화소를 포함할 수 있다. 복수의 화소는 약 610nm 내지 약 650nm 범위에서 피크 파장을 갖는 레드광을 출사하는 제1 화소(PX1), 약 510nm 내지 약 550nm 범위에서 피크 파장을 갖는 그린광을 출사하는 제2 화소(PX2) 및 약 430nm 내지 약 470nm 범위에서 피크 파장을 갖는 블루광을 출사하는 제3 화소(PX3)을 포함할 수 있다. 제2 화소(PX2)는 제1 화소(PX1)의 제1 방향(DR1) 일측에 위치할 수 있다. 제3 화소(PX3)는 제2 화소(PX2)의 제1 방향(DR1)의 일측에 위치할 수 있다.
제1 화소(PX1), 제2 화소(PX2), 및 제3 화소(PX3)는 행렬 방향을 따라 교대로 배열될 수 있다. 각 화소(PX1, PX2, PX3)는 스트라이프 타입이나 펜타일 타입 등 다양한 방식으로 배열될 수 있다.
각 화소(PX1, PX2, PX3)에서 출사하는 빛의 파장은 각 화소마다 배치된 화소 전극이 뱅크층에 의해 노출된 영역인 발광 영역에서 발광하는 빛뿐만 아니라, 그에 중첩하도록 배치된 파장 변환층이나 컬러 필터에 의해 조절될 수 있다.
비표시 영역(NA)은 표시 영역(DA)의 주변에 배치되어 표시 영역(DA)을 둘러쌀 수 있다. 비표시 영역(NA)은 발광 영역과 실질적으로 동일한 구조를 가지지만 발광을 하지 않도록 제어된 더미 발광 영역을 포함하거나, 발광 영역을 포함하되 차광 부재를 통해 표시 방향으로의 광 출사가 차단되어 있을 수 있다.
전원 공급 회로(600)는 시스템 보드로부터 인가되는 메인 전원으로부터 광 제공부(100)의 구동에 필요한 전압(VSS, VDD)들을 생성하여 광 제공부(100)에 고전위 전압 라인(VDDL) 및 저전위 전압 라인(VSSL)을 통해 공급할 수 있다.
고전위 전압 라인(VDDL)은 메인 고전위 전압 라인(MVDDL), 및 메인 고전위 전압 라인(MVDDL)으로부터 분지된 서브 고전위 전압 라인(SVDDL)을 포함할 수 있다. 고전위 전압 라인(MVDDL)들은 표시 영역(DA)의 하측 단변에 인접한 비표시 영역(NA)에서 제1 방향(DR1)으로 연장되어 배치될 수 있다.
서브 고전위 전압 라인(SVDDL)은 표시 영역(DA)의 하측 단변에 인접한 비표시 영역(NA)에서 메인 고전위 전압 라인(MVDDL)로부터 분지되어 일 방향으로 연장될 수 있다. 예컨대, 서브 고전위 전압 라인(SVDDL)은 메인 고전위 전압 라인(MVDDL)으로부터 제2 방향(DR2)을 따라 표시 영역(DA)으로 연장되어, 각각 제1 화소(PX1), 제2 화소(PX2), 및 제3 화소(PX3)를 지나갈 수 있다. 각 서브 고전위 전압 라인(SVDDL)들은 각 화소(PX1, PX2, PX3)의 트랜지스터와 전기적으로 연결될 수 있다. 구체적으로 각 서브 고전위 전압 라인(SVDDL)들은 각 화소(PX1, PX2, PX3)의 구동 트랜지스터(DT)의 소스 전극과 전기적으로 연결되어 전원 공급 회로(600)으로부터 공급된 저전위 전압(VDD)을 구동 트랜지스터(DT)에 제공할 수 있다.
저전위 전압 라인은 메인 저전위 전압 라인(MVSSL), 및 메인 저전위 전압 라인(MVSSL)으로부터 분지된 서브 저전위 전압 라인(SVSSL)을 포함할 수 있다. 메인 저전위 전압 라인(MVSSL)과 서브 저전위 전압 라인(SVSSL)은 각각 복수개일 수 있다.
메인 저전위 전압 라인(MVSSL)은 표시 영역(DA)의 테두리 부위에 인접한 비표시 영역(NA)을 따라 연장되어 배치될 수 있다. 즉, 메인 저전위 전압 라인(MVSSL)은 표시 영역(DA)을 둘러쌀 수 있다. 메인 저전위 전압 라인(MVSSL)은 비표시 영역(NA)에서, 유기 발광 소자의 공통 전극, 예컨대 캐소드 전극과 전기적으로 연결되어 공통 전극에 저전위 전압(VSS)을 제공하는 역할을 할 수 있다.
서브 저전위 전압 라인(SVSSL)은 표시 영역(DA)의 하측 단변에 인접한 메인 저전위 전압 라인(MVSSL)로부터 분지되어 일 방향으로 연장될 수 있다. 예컨대, 서브 저전위 전압 라인(SVSSL)은 메인 저전위 전압 라인(MVSSL)으로부터 제2 방향(DR2)으로 표시 영역(DA)으로 연장되어, 표시 영역(DA) 상에 배치될 수 있다. 또한, 서브 저전위 전압 라인(SVSSL)은 표시 영역(DA)의 상측 단변, 및 하측 단변에 배치된 메인 저전위 전압 라인(MVSSL)을 연결할 수 있다.
서브 저전위 전압 라인(SVSSL)은 제1 화소(PX1)를 지나가지만, 제2 화소(PX2) 및 제3 화소(PX3)를 지나가지 않을 수 있다. 다만, 이에 제한되지 않고 서브 고전위 전압 라인(SVSSL)은 서로 다른 색의 광을 출사하는 제1 화소(PX1), 제2 화소(PX2), 및 제3 화소(PX3)마다 배치될 수 있다.
통합 구동 회로(300)는 광 제공부(100)를 구동하기 위한 신호들과 전압들을 출력한다. 통합 구동 회로(300)의 데이터 구동부(310)는 타이밍 제어부(320)로부터 디지털 비디오 데이터(DATA)와 소스 제어 신호(DCS)를 입력을 받는다. 데이터 구동부(310)는 소스 제어 신호(DCS)에 따라 디지털 비디오 데이터(DATA)를 아날로그 데이터 전압들로 변환하여 광 제공부(100)의 데이터 라인(DL)에 공급한다. 즉, 데이터 라인(DL)에는 통합 구동 회로(300)의 데이터 전압들이 인가될 수 있다.
각 데이터 라인(DL)들은 통합 구동 회로(300)의 데이터 구동부(310)에 전기적으로 연결되며 일 방향으로 연장되어 표시 영역(DA)을 지날 수 있다. 예를 들어, 각 데이터 라인(DL)들은 제2 방향(DR2)으로 연장될 수 있다. 각 데이터 라인(DL)은 예컨대, 제1 화소(PX1), 제2 화소(PX2), 및 제3 화소(PX3)를 지나갈 수 있다. 각 데이터 라인(DL)은 각 화소(PX1, PX2, PX3)의 트랜지스터와 전기적으로 연결될 수 있다. 구체적으로, 각 데이터 라인(DL)은 각 화소(PX1, PX2, PX3)의 스캔 트랜지스터(ST)의 드레인 전극과 전기적으로 연결될 수 있다.
타이밍 제어부(320)는 호스트 시스템으로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력받는다. 또한 타이밍 제어부(320)는 데이터 구동부(310)와 스캔 구동부(400)의 동작 타이밍을 제어하기 위한 제어신호들을 생성한다. 제어신호들은 데이터 구동부(310)의 동작 타이밍을 제어하기 위한 소스 제어 신호(DCS)와 스캔 구동부(400)의 동작 타이밍을 제어하기 위한 스캔 제어 신호(SCS)를 포함할 수 있다.
스캔 구동부(400)는 타이밍 제어부(320)로부터 스캔 제어 신호(SCS)를 입력 받는다. 스캔 구동부(400)는 스캔 제어 신호(SCS)에 따라 스캔 신호들을 생성하여 광 제공부(100)의 스캔 라인(SL)에 공급한다. 각 스캔 라인(SL)들은 스캔 구동부(400)에 연결되며 일 방향, 예컨대 제1 방향(DR1)으로 연장되어 표시 영역(DA)을 지날 수 있다. 하나의 스캔 라인(SL)은 제1 화소(PX1), 제2 화소(PX2), 및 제3 화소(PX3)를 지나갈 수 있다. 이 경우, 스캔 라인(SL)은 각 화소(PX1, PX2, PX3)의 트랜지스터와 전기적으로 연결될 수 있다. 구체적으로 스캔 라인(SL)은 각 화소(PX1, PX2, PX3)의 스캔 트랜지스터(ST)의 게이트 전극과 전기적으로 연결될 수 있다.
도 2를 참조하면, 앞서 설명한 바와 같이, 제1 화소(PX1), 제2 화소(PX2), 및 제3 화소(PX3) 각각은 복수의 데이터 라인들(DL) 중 적어도 하나, 복수의 스캔 라인들(SL) 중 적어도 하나, 및 고전위 전압 라인(VDDL)에 접속될 수 있다. 제1 화소(PX1)는 도 2와 같이 유기 발광 소자(LD)들에 전류를 공급하기 위한 복수의 트랜지스터들과 적어도 하나의 커패시터를 포함할 수 있다.
유기 발광 소자(LD)들 각각은 화소 전극, 유기층, 및 공통 전극을 포함하는 유기 발광 소자일 수 있다. 여기서, 화소 전극은 애노드 전극, 공통 전극은 캐소드 전극일 수 있다.
복수의 트랜지스터들은 도 2와 같이 유기 발광 소자(LD)들에 전류를 공급하는 구동 트랜지스터(DT), 구동 트랜지스터(DT)의 게이트 전극에 데이터 전압을 공급하는 스캔 트랜지스터(ST)를 포함할 수 있다. 구동 트랜지스터(DT)와 스위칭 트랜지스터(ST)는 박막 트랜지스터(thin film transistor)로 형성될 수 있다.
구동 트랜지스터(DT)는 스캔 트랜지스터(ST)의 소스 전극에 접속되는 게이트 전극, 고전위 전압(VDDL)이 인가되는 고전위 전압 라인에 접속되는 소스 전극, 및 유기 발광 소자(LD)들의 화소 전극들에 접속되는 드레인 전극을 포함할 수 있다. 스캔 트랜지스터(ST)는 스캔 라인(SL)에 접속되는 게이트 전극, 구동 트랜지스터(DT)의 게이트 전극에 접속되는 소스 전극, 및 데이터 라인(DL)에 접속되는 드레인 전극을 포함할 수 있다.
커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 형성된다. 스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전압과 소스 전압의 차전압을 저장한다.
도 2에서는 제1 화소(PX1), 제2 화소(PX2), 및 제3 화소(PX3) 각각이 하나의 구동 트랜지스터(DT), 하나의 스캔 트랜지스터(ST), 및 하나의 커패시터(Cst)를 갖는 2T1C (2 Transistor - 1 capacitor)를 포함하는 것을 예시하였으나, 본 발명은 이에 한정되지 않는다. 제1 화소(PX1), 제2 화소(PX2), 및 제3 화소(PX3) 각각은 복수의 스캔 트랜지스터(ST)들과 복수의 커패시터(Cst)들을 포함할 수 있다.
제2 화소(PX2)와 제3 화소(PX3)는 제1 화소(PX1)와 실질적으로 동일한 회로도로 표현될 수 있으므로, 이들에 대한 자세한 설명은 생략한다.
도 4는 도 3의 A 영역을 개략적으로 나타낸 평면도이다. 도 4는 설명의 편의를 위해 각 화소(PX1, PX2, PX3)에 배치된 서브 고전위 전압 라인(SVDDL), 서브 저전위 전압 라인(SVSSL), 데이터 라인(DL), 화소 전극(151), 공통 전극(171)만을 도시하였다.
각 화소(PX1, PX2, PX3)마다 화소 전극(151)이 배치될 수 있다. 각 화소(PX1, PX2, PX3)별로 배치된 화소 전극(151)은 서로 이격되어 배치될 수 있다.
표시 영역(DA)에는 상술한 서브 고전위 전압 라인(SVDDL), 서브 저전위 전압 라인(SVSSL), 및 데이터 라인(DL)이 배치될 수 있다.
서브 저전위 전압 라인(SVSSL)은 제1 화소(PX1)의 화소 전극(151)의 일측에 배치될 수 있다. 서브 저전위 전압 라인(SVSSL)은 상기한 바와 같이, 제1 화소(PX1)에 배치되되, 인접한 제2 화소(PX2) 및 제3 화소(PX3)에는 배치되지 않을 수 있다. 또한 서브 저전위 전압 라인(SVSSL)은 제3 화소(PX3)의 제1 방향(DR1) 타측에 배치된 다른 화소에도 배치될 수 있다.
제1 화소(PX1)에서 서브 저전위 전압 라인(SVSSL)과 화소 전극(151) 사이에는 서브 고전위 전압 라인(SVDDL)이 배치될 수 있다. 서브 고전위 전압 라인(SVDDL)은 서브 저전위 전압 라인(SVSSL)과 이격되어 배치될 수 있다. 제2 화소(PX2) 및 제3 화소(PX3)에서 서브 고전위 전압 라인(SVDDL)은 서로 인접한 각 화소(PX2, PX3)의 화소 전극(151) 사이에 배치될 수 있다.
제1 화소(PX1)에서 데이터 라인(DL)은 제2 화소(PX2)의 서브 고전위 전압 라인(SVDDL)과 제1 화소(PX1)의 화소 전극(151) 사이에 배치될 수 있다. 제2 화소(PX2)에서 데이터 라인(DL)은 제2 화소(PX2)의 화소 전극(151) 및 인접한 화소(PX3)의 서브 고전위 전압 라인(SVDDL) 사이에 배치될 수 있다. 제3 화소(PX3)에서 데이터 라인(DL)은 제3 화소(PX)의 화소 전극(151) 및 우측 인접한 화소의 서브 고전위 전압 라인 사이에 배치될 수 있다.
서브 저전위 전압 라인(SVSSL)의 평면상 폭(W1)은 서브 고전위 전압 라인(SVDDL)의 평면상 폭(W2) 및 데이터 라인(DL)의 평면상 폭(W3)보다 클 수 있다. 또한, 서브 고전위 전압 라인(SVDDL)의 평면상 폭(W2)은 데이터 라인(DL)의 평면상 폭(W3)보다 클 수 있으나, 이에 제한되지는 않는다.
표시 영역(DA)의 전면에 걸쳐 공통 전극(171)이 배치될 수 있다.
이하, 표시 장치(1)의 단면 구조에 대해 상세히 설명하기로 한다.
도 5는 도 4의 Ⅵ-Ⅵ'을 따라 자른 단면도이고, 도 6은 도 4의 Ⅶ-Ⅶ'을 따라 자른 단면도이고, 도 7(a) 내지 도 7(c)는 도 5의 B 영역을 확대한 단면도이다. 도 5는 설명의 편의를 위해 광 제공부(100)의 구성을 간략하게 나타내었다. 예를 들어, 도 5은 도 6의 광 제공부(100)의 복수의 전극 중 화소 전극(151)과 연결되는 드레인 전극(141), 화소 전극(151), 및 공통 전극(171) 만을 도시하였고, 광 제공부(100)의 무기막 및/또는 유기막 중 평탄화층(161), 뱅크층(162) 및 박막 봉지층(181, 182, 183) 만을 도시하였다. 또한, 도 6은 도 5에 도시된 광 제공부(100) 상부에 배치된 구성들을 생략하여 도시하였다.
도 5 내지 도 7을 참조하면, 광 제공부(100)는 베이스 기판, 복수의 전극, 배선, 절연 기능, 평탄화 기능, 및 봉지 기능을 가지는 복수의 무기막 및/또는 유기막, 화소 전극, 유기층, 공통 전극을 포함하는 유기 발광 소자를 포함할 수 있다.
제1 베이스 기판(101)은 제1 베이스 기판(101) 상에 배치된 엘리먼트(aliment)들을 지지하는 역할을 할 수 있다. 제1 베이스 기판(101)은 유리, 석영 등의 물질을 포함하는 리지드(rigid) 기판일 수 있으나 이에 제한되지 않고, 제1 베이스 기판(101)은 연성 물질을 포함하는 플렉시블(flexible) 기판일 수 있다.
제1 베이스 기판(101) 상에 버퍼층(102)이 배치될 수 있다. 버퍼층(102)은 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다.
버퍼층(102) 상에는 반도체층(105)이 배치될 수 있다. 반도체층(105)은 박막 트랜지스터의 채널을 이룬다. 반도체층(105)은 표시 영역(DA)의 각 화소(PX1, PX2, PX3)에 배치될 수 있다. 반도체층(105)은 다결정 실리콘, 비정질 실리콘, 산화물 반도체 등을 포함할 수 있다.
반도체층(105) 상에는 게이트 절연막인 제1 절연층(111)이 배치될 수 있다.
제1 절연층(111) 상에는 게이트 도전층이 배치될 수 있다. 게이트 도전층은 박막 트랜지스터(TFT)의 게이트 전극(121)을 포함할 수 있다. 도시하지 않았지만, 게이트 도전층은 스토리지 커패시터의 제1 전극, 게이트 전극(121)에 주사 신호를 전달하는 주사 신호선을 더 포함할 수 있다.
게이트 도전층 상에는 제2 절연층(112)과 제3 절연층(113)이 순차 적층될 수 있다. 도시하지는 않았지만, 제2 절연층(112)과 제3 절연층(113) 사이에는 커패시터 전극이 배치될 수 있다.
제3 절연층(113) 상에는 소스/드레인 도전층이 배치될 수 있다. 소스/드레인 도전층은 서브 저전위 전압 라인(SVSSL), 서브 고전위 전압 라인(SVDDL), 박막 트랜지스터(TFT)의 드레인 전극(141), 및 소스 전극(142), 및 데이터 라인(DL)을 포함할 수 있다. 박막 트랜지스터(TFT)의 드레인 전극(141)과 소스 전극(142)은 제3 절연층(113), 제2 절연층(112) 및 제1 절연층(111)을 관통하는 컨택홀을 통해 각각 반도체층(105)의 드레인 영역 및 소스 영역과 전기적으로 연결될 수 있다. 서브 저전위 전압 라인(SVSSL), 서브 고전위 전압 라인(SVDDL), 박막 트랜지스터(TFT)의 드레인 전극(141), 및 소스 전극(142)은 각각 이격되어 배치된다.
소스/드레인 도전층은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 몰리브덴(Mo) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 소스/드레인 도전층은 도면에 도시된 바와 같이 각각 단일막일 수 있다. 다만, 이에 제한되는 것은 아니고, 소스/드레인 도전층은 다층막일 수 있다. 예를 들어, 소스/드레인 도전층은 Ti/Al/Ti, Mo/Al/Mo, Mo/AlGe/Mo, Ti/Cu 등의 적층 구조로 형성될 수 있다.
소스/드레인 도전층 상에는 평탄화층(161)이 배치될 수 있다. 평탄화층(161)은 상부에 배치되는 화소 전극(151)이 배치되는 영역을 평탄하게 하는 역할을 할 수 있다.
평탄화층(161)은 드레인 전극(141)의 상면을 노출하는 컨택홀을 포함할 수 있다. 화소 전극(151)은 평탄화층(161)의 컨택홀을 통해 드레인 전극(141)의 노출된 상면에 접촉하여 전기적으로 연결될 수 있다.
평탄화층(161)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다.
평탄화층(161) 상에는 각 화소(PX1, PX2, PX3)별로 화소 전극(151)이 배치될 수 있다. 화소 전극(151)은 하부막, 반사막 및 상부막의 적층막을 포함할 수 있다. 화소 전극(151)의 적층막에 대해서는 후술하기로 한다.
화소 전극(151) 상에는 뱅크층(162)이 위치할 수 있다. 뱅크층(162)은 화소(PX1, PX2, PX3)의 경계를 따라 배치된 격자 된다. 뱅크층(162)은 격자 형상으로 형성되고 화소 전극(151)을 적어도 부분적으로 노출하는 오픈부를 포함할 수 있다. 뱅크층(162)은 유기막 또는 무기막으로 이루어질 수 있다. 또한, 뱅크층(162)은 무기막과 유기막의 적층막으로 이루어질 수도 있다.
뱅크층(162)의 오픈부에 의해 노출된 화소 전극(151) 상에는 유기층(OL)이 배치될 수 있다. 도면에서는 유기층(OL)이 화소의 구분없이 일체로 연결된 경우를 예시하였지만, 유기층(OL)은 화소(PX1, PX2, PX3)별로 분리되도록 형성될 수도 있다.
유기층(OL)은 유기 발광층을 포함한다. 상기 유기 발광층에서 애노드 전극과 캐소드 전극으로부터 제공된 전자와 정공은 재결합하여 엑시톤을 생성하고, 생성된 엑시톤이 여기 상태에서 기저 상태로 변화하며 블루광이 방출될 수 있다. 유기층(OL)은 정공과 전자의 주입/이동을 보조하는 보조층을 더 포함할 수 있다. 유기층(OL)에 대한 상세한 설명을 위해 도 7(a) 내지 도 7(c)가 참조된다.
일 실시예에서, 유기층(OL)은 도 7(a)에 도시된 바와 같이, 제1 화소(PX1)의 화소 전극(151)상에 배치되는 제1 정공 수송층(HTL1), 제1 정공 수송층(HTL1) 상에 배치되는 제1 발광층(EL1), 제1 발광층(EL1) 상에 배치되는 제1 전자 수송층(ETL1)을 포함할 수 있다. 본 실시예에서, 유기층(OL)은 하나의 발광층, 예컨대 발광층으로서 제1 발광층(EL1)만을 포함할 수 있으며, 제1 발광층(EL1)은 블루광(L1)을 발광할 수 있다.
다른 실시예에서, 유기층(OLa)은 도 7(b)에 도시된 바와 같이, 제1 발광층(EL1) 상에 배치되는 제1 전하 생성층(CGL1) 및 제1 전하 생성층(CGL1) 상에 배치되는 제2 발광층(EL2)을 더 포함할 수 있으며, 제1 전하 수송층(ETL1)은 제2 발광층(EL2) 상에 배치될 수 있다. 제1 전하 생성층(CGL1)은 각 발광층에 전하를 주입하는 역할을 할 수 있다.
또 다른 실시예에서, 유기층(OLb)은 도 7(c)에 도시된 바와 같이, 3개의 발광층(EL1, EL2, EL3)과 이들 사이에 개재된 2개의 전하 생성층(CGL1, CGL2)을 포함할 수 있다. 즉, 유기층(OLb)은 제1발광층(EL1) 상에 위치하는 제1 전하 생성층(CGL1), 제1 전하 생성층(CGL1) 상에 위치하는 제2 발광층(EL2), 제2 발광층(EL2) 상에 위치하는 제2 전하 생성층(CGL2) 및 제2 전하 생성층(CGL2) 상에 위치하는 제3 발광층(EL3)을 더 포함할 수 있다. 제1 전하수송층(ETL1)은 제3 발광층(EL3) 상에 위치할 수 있다.
상술한 제2 발광층(EL2) 및/또는 제3 발광층(EL3)은 제1 발광층(EL1)과 동일한 피크 파장 또는 상이한 피크 파장의 블루광을 발광할 수 있다.
다시 도 5 및 6을 참조하면, 화소 전극(151)이 유기 발광 소자의 애노드 전극인 경우, 공통 전극(171)은 유기 발광 소자의 캐소드 전극이 되며, 공통 전극(171)은 전자 주입이 용이한 일함수가 낮은 물질, 예컨대 Li, Ca, LiF/Ca, LiF/Al, Al, Mg, Ag, Pt, Pd, Ni, Au Nd, Ir, Cr, BaF, Ba 또는 이들의 화합물이나 혼합물(예를 들어, Ag와 Mg의 혼합물 등)을 포함할 수 있다.
공통 전극(171)은 투과성 또는 반투과성을 가질 수 있다. 상기한 일함수가 낮은 물질의 두께를 수십 내지 수백 옹스트롬 정도로 얇게 형성하는 경우, 공통 전극(171)은 투과성 또는 반투과성을 가질 수 있다. 일함수가 낮은 금속 박막을 사용하는 경우, 투과성을 확보하면서 저항을 낮추기 위해, 공통 전극(171)은 상기 금속 박막 상에 적층된 WxOx(tungsten oxide), TiO2(Titanium oxide), ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide), MgO(magnesium oxide) 등의 투명 도전성 물질층을 더 포함할 수 있다.
박막 봉지층(180)은 공통 전극(171) 상에 배치될 수 있다. 박막 봉지층(180)은 외부로부터 불순물 또는 수분 등이 침투하는 것을 방지하기 위해 유기 발광 소자 상부에 배치되어 광 제공부(100)를 밀봉하도록 배치될 수 있다. 박막 봉지층(180)은 화소(PX1, PX2, PX3)와 무관하게 전면(whole surface)적으로 배치될 수 있다. 박막 봉지층(180)은 하부에 배치된 공통 전극(171)을 포함하는 유기 발광 소자를 덮을 수 있다. 유기 발광 소자는 제1 베이스 기판(101) 및 박막 봉지층(180)에 의해 둘러싸여 밀봉될 수 있다.
박막 봉지층(180)은 공통 전극(171) 상에 순차적으로 적층된 제1 봉지 무기막(181), 봉지 유기막(182) 및 제2 봉지 무기막(183)을 포함할 수 있다. 제1 봉지 무기막(181)은 공통 전극(171)의 일면 상에 배치될 수 있고, 봉지 유기막(182)은 제1 봉지 무기막(181)의 일면 상에 배치될 수 있으며, 제2 봉지 무기막(183)은 봉지 유기막(182)의 일면 상에 배치될 수 있다.
이하 광 변환부(200)에 대해 설명한다. 광 변환부(200)는 제2 베이스 기판(201), 차광 부재(220, 260), 컬러 필터(231, 232, 233), 광 변환 패턴(251, 252, 253), 복수의 적층된 캡핑층(241, 242, 243)을 포함할 수 있다.
제2 베이스 기판(201)은 제1 베이스 기판(101)과 대향한다. 제2 베이스 기판(201)은 제1 베이스 기판(101)의 예시된 물질 중에서 선택된 물질을 포함하여 이루어질 수 있다.
제2 베이스 기판(201)의 광 제공부(100)를 향하는 방향(도 6의 하측 방향) 일면 상에는 제1 차광 부재(220)가 배치될 수 있다. 제1 차광 부재(220)는 출광 영역(PA1, PA2, PA3)의 경계, 즉 비출광 영역(PB)에 배치되어 광의 투과를 차단할 수 있다. 제1 차광 부재(220)는 각 화소(PX1, PX2, PX3)간 빛의 혼색을 방지하는 역할을 할 수 있다. 제1 차광 부재(220)는 유기물, 크롬을 포함하는 금속 물질 또는 카본 블랙(Carbon black) 등 중 적어도 하나를 포함하여 이루어질 수 있다.
제2 베이스 기판(201)의 일면 상에는 컬러 필터(230)가 배치될 수 있다. 컬러 필터(230)는 제1 내지 제3 컬러 필터(231-233)를 포함할 수 있다. 각 컬러 필터(231, 232, 233)은 각 화소(PX1, PX2, PX3)마다 배치될 수 있다. 제1 내지 제3 컬러 필터(231-233)는 특정 파장의 빛은 흡수하고, 다른 특정 파장의 빛은 투과시키는 흡수형 필터일 수 있다.
제1 컬러 필터(231)는 제1 파장 변환 패턴(251)에서 출사된 블루광(L1) 및 레드광(L2) 중 블루광(L1)을 차단하거나 흡수할 수 있다. 즉, 제1 컬러 필터(231)는 블루광을 차단하는 블루광 차단 필터로 기능하며, 레드광(L2)을 선택적으로 투과하는 레드광 투과 필터로 기능할 수 있다. 제1 컬러 필터(231)는 적색의 색제(red colorant)를 포함할 수 있다.
제2 컬러 필터(232)는 제2 파장 변환 패턴(252)에서 출사된 블루광(L1) 및 그린광(L3) 중 블루광(L1)을 차단하거나 흡수할 수 있다. 즉, 제2 컬러 필터(232)는 블루광을 차단하는 블루광 차단 필터로 기능하며, 그린광(L3)을 선택적으로 투과하는 그린광 투과 필터로 기능할 수 있다. 제2 컬러 필터(232)는 녹색의 색제(green colorant)를 포함할 수 있다.
제3 컬러 필터(233)는 광 투과 패턴(253)에서 출사된 블루광(L4)을 투과시키는 블루광 투과 필터로 기능할 수 있다. 제3 컬러 필터(233)는 청색의 색제(blue colorant)를 포함할 수 있다.
제1 컬러 필터(231), 제2 컬러 필터(232) 및 제3 컬러 필터(233) 상에는 외기 및 수분 침부 기능을 하는 제1 캡핑층(241)이 배치될 수 있다. 제1 캡핑층(241)은 컬러 필터(231, 232, 233)의 전면에 걸쳐 배치될 수 있다.
제1 캡핑층(241) 상에는 컬러 필터(230) 등의 손상 및/또는 오염을 방지하기 위해 제2 캡핑층(242)이 배치될 수 있다. 제2 캡핑층(242)은 제1 캡핑층(241)을 커버하도록 배치될 수 있다.
제1 캡핑층(241)과 제2 캡핑층(242)은 무기 물질로 이루어질 수 있다. 예를 들어, 제1 캡핑층(241)과 제2 캡핑층(242)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 티타늄 산화물, 주석 산화물, 세륨 산화물 및 실리콘 산질화물 등을 포함하여 이루어질 수 있다.
제1 캡핑층(241) 및 제2 캡핑층(242) 상에는 광 변환 패턴(250)이 배치될 수 있다. 광 변환 패턴(250)은 제1 파장 변환 패턴(251), 제2 파장 변환 패턴(252) 및 광 투과 패턴(253)을 포함할 수 있다. 각 광 변환 패턴(251, 252, 253)은 화소(PX1, PX2, PX3)마다 배치될 수 있다.
제1 화소(PX1)에 배치된 제1 파장 변환 패턴(251)은 블루광(L1)을 레드광(L2)으로 변환하여 출사할 수 있다.
제1 파장 변환 패턴(251)은 제1 베이스 수지(2511) 및 제1 베이스 수지(2511) 내에 분산된 제1 파장 시프터(2512)를 포함할 수 있으며, 제1 베이스 수지(2511) 내에 분산된 제1 산란체(2513)를 더 포함할 수 있다.
제1 베이스 수지(2511)는 에폭시계 수지, 아크릴계 수지, 카도계 수지 또는 이미드계 수지 등의 유기 재료를 포함할 수 있다.
제1 파장 시프터(2512)는 입사광의 피크 파장을 다른 특정 피크 파장으로 변환 또는 시프트시킬 수 있다. 제1 파장 시프터(2512)의 예로는 양자점, 양자 막대 또는 형광체 등을 들 수 있다.
제1 화소(PX1)의 발광 영역으로부터 제공된 블루광(L1) 중 일부는 제1 파장 시프터(2512)에 의해 레드광(L2)으로 변환되지 않고 제1 파장 변환 패턴(251)을 투과하여 방출될 수 있다. 블루광(L1) 중 제1 파장 변환 패턴(251)에 의해 변환되지 않고 제1 컬러 필터(231)에 입사한 광은, 제1 컬러 필터(231)에 의해 차단될 수 있다. 반면, 블루광(L1) 중 제1 파장 변환 패턴(251)에 의해 변환된 레드광(L2)은 제1 컬러 필터(231)를 투과하여 외부로 출사된다.
제1 산란체(2513)는 광 산란 입자일 수 있다. 제1 산란체(2513)는 금속 산화물 입자 또는 유기 입자일 수 있다.
제2 화소(PX2)에 배치된 제2 파장 변환 패턴(252)은 블루광(L1)을 약 510nm 내지 약 550nm 범위인 그린광(L3)으로 변환하여 출사할 수 있다.
제2 파장 변환 패턴(252)은 제2 베이스 수지(2521) 및 제2 베이스 수지(2521) 내에 분산된 제2 파장 시프터(2522)를 포함할 수 있으며, 제2 베이스 수지(2521) 내에 분산된 제2 산란체(2523)를 더 포함할 수 있다.
제2 베이스 수지(2521)는 제1 베이스 수지(2511)와 동일한 물질로 이루어지거나, 제1 베이스 수지(2511)의 구성 물질로 예시된 물질 중 적어도 하나를 포함할 수 있다
제2 파장 시프터(2522)는 입사광의 피크 파장을 다른 특정 피크 파장으로 변환 또는 시프트시킬 수 있다. 제2 파장 시프터(2522)는 430nm 내지 470nm 범위의 피크 파장을 갖는 블루광(L1)을 510nm 내지 550nm 범위의 피크 파장을 갖는 그린광(L2)으로 변환할 수 있다. 블루광(L1) 중 일부는 제2 파장 시프터(2522)에 의해 그린광(L3)으로 변환되지 않고 제1 파장 변환 패턴(251)을 투과하여 방출될 수 있으며, 이는 제2 컬러 필터(232)에 의해 차단될 수 있다. 반면, 블루광(L1)중 제2 파장 변환 패턴(252)에 의해 변환된 그린광(L2)은 제2 컬러 필터(232)를 투과하여 외부로 출사된다.
제2 파장 시프터(2522)에 대한 보다 구체적인 설명은 제1파장 시프터(2433)의 설명에서 상술한 바와 실질적으로 동일하거나 유사한 바, 생략한다.
제2 산란체(2523)에 대한 구체적 설명은 제1 산란체(2513)에 대한 설명과 실질적으로 동일하거나 유사한 바, 생략한다.
제3 화소(PX3)에 배치된 광 투과 패턴(253)은 광 투과 패턴(253)에 제공된 블루광(L1)을 그대로 투과시킬 수 있다.
광 투과 패턴(253)은 제3 베이스 수지(2531) 및 제3 베이스 수지(2531) 내에 분산된 제3 산란체(2533)를 더 포함할 수 있다.
제3 베이스 수지(2531)는 제1베이스 수지(3451)와 동일한 물질로 이루어지거나, 제1베이스 수지(3451)의 구성 물질로 예시된 물질 중 적어도 하나를 포함할 수 있다.
제3 산란체(2533)에 대한 구체적 설명은 제1 산란체(2513)에 대한 설명과 실질적으로 동일하거나 유사한 바, 생략한다.
광 변환 패턴(250) 상에는 제3 캡핑층(243)이 배치될 수 있다. 제3 캡핑층(243)은 광 변환 패턴(250)을 커버할 수 있다. 제3 캡핑층(243)은 무기 물질을 포함할 수 있다. 제3 캡핑층(243)은 제1 캡핑층(251)과 동일한 물질로 이루어지거나, 제1 캡핑층(251)의 설명에서 언급된 물질 중 적어도 하나를 포함할 수 있다. 일 실시예에서 제3 캡핑층(243)은 실리콘 질화물을 포함하여 이루어질 수 있다.
도시하지 않았지만, 제3 캡핑층(243) 상에는 파장 변환 패턴(350)의 하부 단차를 평탄화하는 유기 평탄화층 및 상기 유기 평탄화층을 덮는 무기 캡핑층이 더 배치될 수 있으나, 이에 제한되지 않는다.
제3 캡핑층(343) 상의 비출광 영역(PB)에는 복수의 제2 차광 패턴(360)이 배치될 수 있다. 복수의 제2 차광 패턴(360)은 인접한 화소(PX1, PX2, PX3) 간의 혼색 방지 기능을 할 수 있다. 일예로, 제1 차광 패턴(320)의 예시 물질 중에 선택된 적어도 하나의 물질을 포함하여 이루어질 수 있다.
충진재(700)는 광 제공부(100)와 광 변환부(200) 사이에 배치될 수 있다. 충진재(700)는 광 제공부(100)의 박막 봉지층(180)에 접하고, 광 변환부(200)의 제3 캡핑층(243) 및 제2 차광 패턴(260)과 접할 수 있다.
충진재(70)는 광 변환 패턴(251, 252, 253) 및 제2 차광 패턴(260)에 의한 표면 단차를 평탄화하는 역할을 할 수 있다. 충진재(700)는 완충 기능을 가진 물질로 이루어져 광 제공부(100)와 광 변환부(300) 간에 발생하는 충격 등을 흡수하는 완충 부재로서의 역할을 할 수 있다. 예컨대, 충진재(700)는 실리콘계 유기 물질, 에폭시계 유기 물질, 아크릴계 유기 물질 등으로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
이하, 도 8 및 도 9를 참조하여, 화소 전극(151)에 대해 더욱 상세히 설명한다.
도 8은 도 6의 C 영역을 확대한 단면도이고, 도 9는 일 실시예에 따른 화소 전극의 광의 파장 범위에 따른 광 반사율을 보여주는 그래프이다. 도 9은 반사막의 예로서, 알루미늄 합금(AlNiX)이 적용된 경우, 광의 파장 범위(nm)(가로축)에 따른 반사율(%)(세로축)을 도시한다. 본 발명의 이해를 돕기 위해 반사막으로서, 은(Ag)이 적용된 경우를 함께 도시하였다.
상기한 바와 같이 일 실시예에 따른 화소 전극(151)은 다층 구조를 가질 수 있다. 화소 전극(151)은 순차 적층된 하부막(152), 하부막(152)과 대향하는 상부막(154), 및 하부막(152)과 상부막(154) 사이에 배치된 반사막(153)을 포함할 수 있다.
하부막(152)은 화소 전극(151)의 하부에 배치된 평탄화층(161)에 대한 부착력(Adhesion)을 높이는 기능을 할 수 있다. 하부막(152)은 예를 들어, 인듐-주석-산화물(Indium-Tin-Oxide: ITO), 인듐-아연-산화물(Indium-Zinc-Oxide: IZO), 산화아연(Zinc Oxide: ZnO), 산화인듐(Induim Oxide: In2O3) 등을 포함할 수 있다.
상부막(154)은 정공 주입이 용이한 일함수가 높은 물질, 예컨대, 하부막(152)과 동일한 물질을 포함하여 이루어질 수 있다.
도 8을 참조하면, 화소 전극(151)을 향해 제공된 광(Li)은 유기층(OL)에서 하부 방향으로 발광된 광(L11), 유기층(OL)에서 상부 방향으로 발광되고 공통 전극(171)에 의해 다시 하부 방향으로 반사된 광(L12)을 포함할 수 있다. 이외에도 공통 전극(171) 상부에서 하부 방향으로 반사된 광을 포함할 수 있다. 상기한 입사광(Li)은 블루광(L1)과 동일한 피크 파장 범위를 갖는 광일 수 있다. 다만, 이에 제한되지 않고 입사광(Li)은 적색광(L2) 및 녹색광(L3)과 동일 또는 유사한 피크 파장 범위를 갖는 광을 더 포함할 수 있다.
화소 전극(151)을 향해 제공된 광(Li)은 화소 전극(151)에서 반사되어 다시 상부로 진행될 수 있다. 구체적으로 화소 전극(151)을 향해 제공된 광(Li)은 상부막(154) 또는 반사막(153)에서 반사되어 상부 방향으로 진행될 수 있다.
본 명세서에서 반사율은 화소 전극(151)의 반사율로서, 화소 전극(151)을 향해 제공된 광(Li) 중 상부막(154) 또는 반사막(153)에서 반사되어 상부 방향으로 진행된 광(LR1, LR2)의 비율로 정의될 수 있다.
화소 전극(151)이 반사막(153)을 포함하는 경우, 화소 전극(151)을 향해 제공된 광(Li) 중 반사막(153)에서 반사되어 상부 방향으로 진행된 광(LR2)의 비율이 증가될 수 있다. 즉, 반사율이 전반적으로 증가될 수 있다.
하부막(152)은 제1 두께(T1)를 갖고, 반사막(153)은 제2 두께(T2)를 가지며, 제3 물질층(153)은 제3 두께(T3)를 가질 수 있다. 하부막(152) 및 제3 물질층(154)의 두께(T1, T3)는 반사막(153)의 두께(T2)보다 작을 수 있다.
예컨대 하부막(152)의 두께(T1)와 상부막(154)의 두께(T3)는 약 30Å 내지 약 200Å일 수 있다.
반사막(153)의 두께(T2)는 약 300Å 이상일 수 있다. 반사막(153)의 두께(T2)의 두께는 공정 안정성, 반사 효율, 및 박막화 관점에서 조절될 수 있다. 예를 들어, 반사막(153)의 두께(T2)가 약 300Å 이상인 경우, 반사막(153)은 하부막(152) 상에 스퍼터링(Sputtering) 공정을 통해 안정적으로 형성될 수 있다.
나아가, 반사막(153)의 두께(T2)가 약 600Å 이상인 경우, 화소 전극(151)의 가로축 파장 범위 전반(350nm-750nm)에 걸쳐, 반사율은 약 80% 이상일 수 있다. 즉, 반사막(153)에 의해 입사광(Li)의 반사 효율 측면에서 적어도 약 80% 이상의 반사 효율을 갖기 위한 실효적인 두께는 약 600Å 이상일 수 있다.
반면, 반사막(153)의 박막화 측면에서 반사막(153)의 두께(T2)는 1500Å 이하일 수 있다.
이외에도 반사막(153)의 두께(T2)가 증가될수록 선형적 및/또는 비선형적으로 상, 하부에 배치된 상부막(154) 및 하부막(152)의 전체적인 저항이 감소될 수 있다. 다만, 이러한 경우에도 공정 안정성, 반사 효율 및 박막화 관점에서 AlNiLa의 두께는 바람직하게 약 600Å 내지 1500Å으로 조절될 수 있다.
반사막(153)은 도 9에서 후술하는 바와 같이 블루광의 파장 범위 전반(약 420nm-470nm)에 걸쳐, 반사율이 약 80% 이상을 가지는 물질이면 이에 제한되지 않는다. 상기한 물질로서, 알루미늄-니켈 합금(AlNiX)을 포함할 수 있다. X는 La, Ce, Pr, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Tb 및 Lu 중 선택된 하나 이상의 원소를 포함할 수 있다. 예를 들어, X는 란타늄(La)일 수 있으며, AlNiX은 알루미늄-니켈-란탄(Aluminium-Nickel-Lantannum, AlNiLa)일 수 있다.
도 10을 참조하면, 일 실시예에 따른 반사막(153)이 적용된 경우, 블루광의 파장 범위 전반(약 420nm-470nm)에 걸쳐, 반사율이 약 80% 이상일 수 있다. 도 10에서는 반사막(153)으로서, 알루미늄-니켈 합금(AlNiX)이 적용된 화소 전극(151)을 예시하였는데, 화소 전극(151)을 향해 제공된 광(Li) 중 화소 전극(151)에서 다시 상부 방향으로 반사된 광(LR)의 평균적인 반사율은 블루광의 파장 범위 전반(약 420nm-470nm)에 걸쳐 약 80% 내지 90% 이내임을 나타낸다.
블루광의 파장 범위를 제한 다른 파장 범위에서도 화소 전극(151)의 반사율은 약 80% 내지 90%일 수 있다. 예를 들어, 그린광의 파장 범위(약 510nm 내지 550nm)에서 화소 전극(151)의 평균 반사율과 블루광의 파장 범위(약 420nm 내지 470nm)에서의 화소 전극(151)의 평균 반사율 차이는 약 5% 이내일 수 있다.
반사막으로서 은(Ag)이 적용된 화소 전극(151)의 경우 블루광보다 파장이 긴 광(약 470nm 이상의 광)에 대해서는 일 실시예에 따른 화소 전극(151)보다 반사율이 우수하나, 블루광, 및 블루광보다 파장이 짧은 광(약 470nm 이하의 광)에 대해서는 일 실시예에 따른 화소 전극(151)보다 반사율이 떨어진다.
일 실시예에서는 상기한 바와 같이 블루 유기 발광 소자가 적용된다. 일 실시예에 따른 화소 전극(151)은 반사막(153)으로서 블루광 파장 범위에서 반사율이 우수한 물질을 포함하여 형성되는데, 이로 인해 블루광의 파장 범위 이상(약 470nm 이상의 광)에서는 반사막의 물질로서, 상기 물질을 제외한 물질을 포함한 화소 전극이 일 실시예에 따른 화소 전극(151)보다 반사율이 좋으나, 블루광의 파장 범위 및 상기 파장 범위보다 짧은 파장 범위(약 470nm 이하의 광)에서는 일 실시예에 따른 화소 전극(151)의 반사율이 좋을 수 있다. 이로 인해, 블루광을 발광하는 유기 발광 소자에 최적화되어 블루 유기 발광 소자의 발광 효율을 전반적으로 개선할 수 있다.
이하, 다른 실시예에 대해서 설명한다. 이하의 실시예에서 이미 설명한 실시예와 동일한 구성에 대해서는 동일한 참조 부호로서 지칭하고, 그 설명을 생략하거나 간략화한다.
도 10은 다른 실시예에 따른 표시 영역의 화소를 상세히 보여주는 평면도이고, 도 11은 다른 실시예에 따른 표시 장치의 단면도이다. 도 10 및 도 11은 각각 도 4 및 도 6과 대응되는 도면이다.
도 10 및 도 11을 참조하면, 본 실시예에 따른 표시 장치(2)는 보조 라인(152)을 더 포함하며, 보조 라인(152)이 뱅크층(162_1)의 컨택홀(CNT)를 통해 공통 전극(171)과 접한다는 점에서 도 5 내지 도 7에 따른 표시 장치(1)와 차이가 있다.
더욱 상세히 설명하면, 보조 라인(152)은 화소 전극(151)과 동일층에 배치되되, 화소 전극(151)과 이격되어 배치될 수 있다. 즉, 보조 라인(152)은 화소 전극(151)과 전기적으로 분리될 수 있다. 보조 라인(152)은 화소 전극(151)과 동일한 물질을 포함하여 이루어질 수 있다.
보조 라인(152)은 일 방향을 따라 연장되어 배치될 수 있다. 예를 들어 보조 라인(152)은 제2 방향(DR2)(도 4 참조)을 따라 일체로 형성되고 연장될 수 있다. 다만, 이에 제한되지 않고 보조 라인(152)은 제2 방향(DR2)을 따라 연장되되, 섬 형상으로 서로 분리되어 형성될 수도 있다.
뱅크층(162_1)은 보조 라인(152)의 상면을 노출하는 컨택홀(CNT)를 포함할 수 있다. 또한, 뱅크층(162_1)의 컨택홀(CNT)와 중첩하는 유기층은 레이저 드릴링(Laser Drilling) 공정을 통해 제거될 수 있다. 이로 인해, 유기층(OL_1)은 뱅크층(162_1)의 컨택홀(CNT)와 두께 방향으로 중첩하지 않을 수 있고, 뱅크층(162_1)의 측면에 정렬되어 배치될 수 있다. 도 10에서는 컨택홀(CNT)이 세 개로 도시되었지만, 이에 제한되지 않고 컨택홀(CNT)은 하나, 두 개, 또는 네 개이상일 수도 있다.
공통 전극(171)은 상기한 바와 같이 전자 주입이 용이한 일함수가 낮은 물질을 포함하며, 전면 발광형 표시 장치인 경우, 일함수가 낮은 물질의 두께를 수십 내지 수백 옹스트롬 정도로 얇게 형성하여 투과성 또는 반투과성을 확보할 수 있다. 다만, 상기 일함수가 낮은 물질을 박막화하면 공통 전극(171)의 면저항(Sheet Resistance)가 높아질 수 있다.
본 실시예에 따른 표시 장치(2)는 화소 전극(151)과 동일층에 형성되되, 전기적으로 분리된 보조 라인(152)을 더 포함하고, 보조 라인(152)이 뱅크층(162_1)의 컨택홀(CNT)를 통해 공통 전극(171)과 접촉시킬 수 있다. 이로 인해, 박막화된 공통 전극(171)의 두께 방향으로의 면적 및/또는 두께를 증가시켜 공통 전극(171)의 면저항을 전반적으로 낮출 수 있다.
나아가, 유기층(OL_1)에서 발광된 광이 반사되거나 파장 변환 패턴에서 광 변환되어 보조 라인(152)이 배치된 영역으로 제공된 경우 표시 방향을 향해 다시 광을 반사시킬 수 있다. 예를 들어, 유기층(OL_1)에서 발광된 광은 블루광이고, 상기 파장 변환 패턴에서 광 변환되어 제공된 광은 그린광 및/또는 적색광일 수 있다. 본 실시예에 따른 보조 라인(152)은 상술한 바와 같이 약 350nm 내지 약 750nm 범위 파장에서 약 5% 이하의 반사율 차이를 가질 수 있다. 구체적으로, 따라서, 광의 파장 범위에 따른 반사율 편차없이 전반적으로 균등한 비율로 전 파장대의 광을 반사시켜 표시 장치의 색 순도를 향상시킬 수 있다.
본 실시예에서는 상기한 바와 같이 블루 유기 발광 소자가 적용된다. 본 실시예에 따른 화소 전극(151)은 반사막(153)으로서 블루광 파장 범위에서 반사율이 우수한 물질을 포함하여 형성되는데, 이로 인해 블루광의 파장 범위 이상(약 470nm 이상의 광)에서는 반사막의 물질로서, 상기 물질을 제외한 물질을 포함한 화소 전극이 일 실시예에 따른 화소 전극(151)보다 반사율이 좋으나, 블루광의 파장 범위 및 상기 파장 범위보다 짧은 파장 범위(약 470nm 이하의 광)에서는 일 실시예에 따른 화소 전극(151)의 반사율이 좋을 수 있다. 이로 인해, 블루광을 발광하는 유기 발광 소자에 최적화되어 블루 유기 발광 소자의 발광 효율을 전반적으로 개선할 수 있다.
도 12는 다른 실시예에 따른 표시 장치의 변형예를 보여주는 단면도이다.
도 12를 참조하면, 뱅크층(162_1)의 측면 상에 광 투과 저지 물질층(191)이 더 배치될 수 있다는 점에서 도 10 및 도 11에 따른 표시 장치(2)와 차이가 있다.
구체적으로, 상술한 레이저 드릴링(Laser Drilling) 공정을 수행하는 경우 제거된 뱅크층(162_1)의 컨택홀(CNT)와 중첩하는 유기층(OL_1)은 뱅크층(162_1)의 측면 상에 남을 수 있다. 이 경우 뱅크층(162_1)의 측면부에서 화소 전극(151) 및 공통 전극(171)으로 인해, 일부 측면 발광이 일어날 수 있다. 이 경우 유기층(OL_1)의 레이저 드릴링(Laser Drilling) 공정을 수행한 후, 광 투과 저지 물질층(191)은 뱅크층(162_1)의 측면 상의 남은 유기층(OL_1)의 잔여 물질과 공통 전극(171) 사이에 배치될 수 있다. 나아가, 광 투과 저지 물질층(191)은 비발광 영역(PB)에서 유기층(OL_1)과 공통 전극(171) 사이에도 더 배치될 수 있으나, 이에 제한되는 것은 아니다.
광 투과 저지 물질층(191)은 Liq 등의 물질을 포함하여 이루어질 수 있다. 이로 인해, 유기층(OL_1)의 잔여 유기 물질에 의한 측면 발광을 저지할 수 있다.
도 13은 또 다른 실시예에 따른 표시 영역의 화소를 상세히 보여주는 평면도이고, 도 14는 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 13 및 도 14를 참조하면, 본 실시예에 따른 표시 장치(3)는 보조 라인(152_1)이 평탄화층(161_1)의 컨택홀(CNT_1)를 통해 서브 저전위 전압 라인(SVSSL)과 접촉되며, 공통 전극(171)과는 접촉되지 않는다는 점에서 도 11 및 도 12에 따른 실시예와 차이가 있다.
더욱 구체적으로 설명하면, 평탄화층(161_1)은 서브 저전위 전압 라인(SVSSL)의 상면을 노출하는 컨택홀(CNT_1)를 포함할 수 있다.
도 13에서는 컨택홀(CNT_1)이 세 개로 도시되었지만, 이에 제한되지 않고 컨택홀(CNT)은 하나, 두 개, 또는 네 개이상일 수도 있다.
화소 전극(151)과 전기적으로 분리된 보조 라인(152_1)은 컨택홀(CNT_1)에 의해 노출된 서브 저전위 전압 라인(SVSSL)의 상면과 직접 접하여 전기적으로 연결될 수 있다. 이로 인해, 서브 저전위 전압 라인(SVSSL)의 두께 방향으로의 면적 및/또는 두께를 증가시켜 서브 저전위 전압 라인(SVSSL)의 면저항을 전반적으로 낮출 수 있다.
나아가, 유기층(OL)에서 발광된 광이 반사되거나 파장 변환 패턴에서 광 변환되어 보조 라인(152_1)이 배치된 영역으로 제공된 경우 표시 방향을 향해 다시 광을 반사시킬 수 있다. 본 실시예에 따른 보조 라인(152_1)은 상술한 바와 같이 약 350nm 내지 약 750nm 범위 파장에서 약 5% 이하의 반사율 차이를 가질 수 있다. 따라서, 광의 파장 범위에 따른 반사율 편차없이 전반적으로 균등한 비율로 전 파장대의 광을 반사시켜 표시 장치의 색 순도를 향상시킬 수 있다.
도 15는 또 다른 실시예에 따른 표시 영역의 화소를 상세히 보여주는 평면도이고, 도 16은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 15 및 도 16을 참조하면, 본 실시예에 따른 표시 장치(4)는 보조 라인(152_2)이 평탄화층(161_2)의 컨택홀(CNT_2)를 통해 서브 고전위 전압 라인(SVDDL)과 접촉되며, 서브 저전위 전압 라인(SVSSL)과는 접촉하지 않는다는 점에서 도 13 및 도 14에 따른 실시예와 차이가 있다.
더욱 구체적으로 설명하면, 평탄화층(161_2)은 서브 고전위 전압 라인(SVDDL)의 상면을 노출하는 컨택홀(CNT_2)를 포함할 수 있다. 도 15에서는 컨택홀(CNT_2)이 세 개로 도시되었지만, 이에 제한되지 않고 컨택홀(CNT)은 하나, 두 개, 또는 네 개이상일 수도 있다.
화소 전극(151)과 전기적으로 분리된 보조 라인(152_2)은 컨택홀(CNT_2)에 의해 노출된 서브 고전위 전압 라인(SVDDL)의 상면과 직접 접하여 전기적으로 연결될 수 있다. 이로 인해, 서브 고전위 전압 라인(SVDDL)의 두께 방향으로의 면적 및/또는 두께를 증가시켜 서브 고전위 전압 라인(SVDDL)의 면저항을 전반적으로 낮출 수 있다.
나아가, 유기층(OL)에서 발광된 광이 반사되거나 파장 변환 패턴에서 광 변환되어 보조 라인(152_2)이 배치된 영역으로 제공된 경우 표시 방향을 향해 다시 광을 반사시킬 수 있다. 본 실시예에 따른 보조 라인(152_2)은 상술한 바와 같이 약 350nm 내지 약 750nm 범위 파장에서 약 5% 이하의 반사율 차이를 가질 수 있다. 따라서, 광의 파장 범위에 따른 반사율 편차없이 전반적으로 균등한 비율로 전 파장대의 광을 반사시켜 표시 장치의 색 순도를 향상시킬 수 있다.
도 17은 또 다른 실시예에 따른 표시 영역의 화소를 상세히 보여주는 평면도이고, 도 18은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 17 및 도 18을 참조하면, 본 실시예에 따른 표시 장치(5)는 서브 저전위 전압 라인(SVSSL), 보조 라인(152_3), 및 공통 전극(171)이 함께 접촉된다. 즉, 도 17 및 도 18에 따른 실시예는 도 11 및 도 14에 따른 실시예를 조합한 경우에 해당한다. 따라서, 도 11 및 도 14와 중복되는 내용은 생략하거나 간략화고, 그 차이점을 위주로 설명한다.
평탄화층(161_1)은 서브 저전위 전압 라인(SVSSL)의 상면을 노출하는 컨택홀(CNT_1)를 포함하고, 화소 전극(151)과 전기적으로 분리된 보조 라인(152_3)은 컨택홀(CNT_1)에 의해 노출된 서브 저전위 전압 라인(SVSSL)의 상면과 직접 접하여 전기적으로 연결될 수 있다.
또한, 뱅크층(162_1)은 보조 라인(152_3)의 상면을 노출하는 컨택홀(CNT)를 포함하고, 보조 라인(152_3)은 뱅크층(162_1)의 컨택홀(CNT)를 통해 공통 전극(171)과 접촉될 수 있다.
이로 인해, 공통 전극(171) 및 서브 저전위 전압 라인(SVSSL)의 두께 방향으로의 면적 및/또는 두께를 증가시켜 공통 전극(171) 및 서브 저전위 전압 라인(SVSSL)의 면저항을 전반적으로 낮출 수 있다.
나아가, 유기층(OL_1)에서 발광된 광이 반사되거나 파장 변환 패턴에서 광 변환되어 보조 라인(152_3)이 배치된 영역으로 제공된 경우 표시 방향을 향해 다시 광을 반사시킬 수 있다. 본 실시예에 따른 보조 라인(152)은 상술한 바와 같이 약 350nm 내지 약 750nm 범위 파장에서 약 5% 이하의 반사율 차이를 가질 수 있다. 따라서, 광의 파장 범위에 따른 반사율 편차없이 전반적으로 균등한 비율로 전 파장대의 광을 반사시켜 표시 장치의 색 순도를 향상시킬 수 있다.
도 19는 또 다른 실시예에 따른 표시 영역의 화소를 상세히 보여주는 평면도이고, 도 20은 또 다른 실시예에 따른 표시 장치의 단면도이다. 도 19 및 도 20을 참조하면, 도 19 및 도 20에 따른 표시 장치(6)는 도 11에 따른 실시예와 도 16에 따른 실시예가 조합된 경우에 해당한다. 따라서, 본 실시예에 대한 구체적인 설명은 생략하고, 도 11 및 도 16에서 설명한 내용으로 갈음한다.
도 21은 또 다른 실시예에 따른 표시 영역의 화소를 상세히 보여주는 평면도이고, 도 22는 또 다른 실시예에 따른 표시 장치의 단면도이다. 도 21 및 도 22를 참조하면, 도 21 및 도 22에 따른 표시 장치(7)는 도 14에 따른 실시예와 도 16에 따른 실시예가 조합된 경우에 해당한다. 따라서, 본 실시예에 대한 구체적인 설명은 생략하고, 도 14 및 도 16에서 설명한 내용으로 갈음한다.
도 23은 또 다른 실시예에 따른 표시 영역의 화소를 상세히 보여주는 평면도이고, 도 24는 또 다른 실시예에 따른 표시 장치의 단면도이다. 도 23 및 도 24를 참조하면, 도 23 및 도 24에 따른 표시 장치(8)는 도 16에 따른 실시예와 도 18에 따른 실시예가 조합된 경우에 해당한다. 따라서, 본 실시예에 대한 구체적인 설명은 생략하고, 도 16 및 도 18에서 설명한 내용으로 갈음한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 광 제공부
200: 광 변환부
300: 통합 구동 회로
400: 스캔 구동부
600: 전원 공급 회로

Claims (22)

  1. 복수의 화소를 포함하는 제1 베이스 기판;
    상기 제1 베이스 기판 상의 상기 화소마다 배치되며 반사막을 포함하는 화소 전극;
    상기 화소 전극 상에 배치된 발광층; 및
    상기 발광층 상에 배치된 공통 전극을 포함하되,
    420nm 내지 470nm의 제1 파장 범위의 광에 대한 상기 화소 전극의 반사율은 80% 이상이고,
    상기 발광층은 상기 제1 파장 범위에 해당하는 광을 발광하는 표시 장치.
  2. 제1 항에 있어서,
    510nm 내지 550nm의 제2 파장 범위의 광에 대한 상기 화소 전극의 평균 반사율과, 상기 420nm 내지 470nm의 제1 파장 범위의 광에 대한 상기 화소 전극의 평균 반사율의 차이는 5% 이내인 표시 장치.
  3. 삭제
  4. 제1 항에 있어서,
    상기 화소 전극은 상기 반사막 상부에 배치된 상부막을 더 포함하되,
    상기 상부막은 ITO, IZO, ZnO, ITZO, MgO 중 선택된 어느 하나를 포함하는 표시 장치.
  5. 제4 항에 있어서,
    상기 화소 전극은 상기 반사막 하부에 배치된 하부막을 더 포함하되,
    상기 하부막은 ITO, IZO, ZnO, ITZO, MgO 중 선택된 어느 하나를 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 반사막은 AlNiX(X는 La, Ce, Pr, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Tb 및 Lu 중에서 선택된 어느 하나의 원소)를 포함하는 표시 장치.
  7. 제1 항에 있어서,
    상기 공통 전극 상부에 배치된 파장 변환 패턴을 더 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 공통 전극과 상기 파장 변환 패턴 사이에 배치된 충진재,
    상기 파장 변환 패턴 상에 배치된 컬러 필터, 및
    상기 컬러 필터 상에 배치된 제2 베이스 기판을 더 포함하는 표시 장치.
  9. 제1 항에 있어서,
    상기 화소 전극과 동일층에 배치되되 상기 화소 전극과 분리된 보조 라인을 더 포함하는 표시 장치.
  10. 제9 항에 있어서,
    상기 화소 전극 상에 위치하고 상기 화소 전극을 부분적으로 노출하는 뱅크층을 더 포함하고,
    상기 뱅크층은 상기 보조 라인의 상면을 부분적으로 노출하는 제1 컨택홀을 포함하는 표시 장치.
  11. 제10 항에 있어서,
    상기 발광층은 상기 제1 컨택홀과 두께 방향으로 비중첩하며, 상기 뱅크층의 노출된 측면과 정렬되는 표시 장치.
  12. 제11 항에 있어서,
    상기 공통 전극은 상기 제1 컨택홀을 통해 상기 보조 라인과 전기적으로 연결되는 표시 장치.
  13. 제10 항에 있어서,
    상기 제1 베이스 기판 상에 배치된 소스/드레인 도전층, 및
    상기 소스/드레인 도전층 상에 배치된 더 평탄화층을 포함하는 표시 장치.
  14. 제13 항에 있어서,
    상기 소스/드레인 도전층은 드레인 전극을 포함하고,
    상기 평탄화층은 상기 드레인 전극의 상면을 부분적으로 노출하고,
    상기 화소 전극은 상기 노출된 드레인 전극의 상면과 직접 접하는 표시 장치.
  15. 제14 항에 있어서,
    상기 소스/드레인 도전층은 저전위 전원 전압 라인을 더 포함하고,
    상기 평탄화층은 상기 저전위 전원 전압 라인을 부분적으로 노출하는 제2 컨택홀을 포함하되,
    상기 보조 라인은 상기 제2 컨택홀을 통해 상기 저전위 전원 전압 라인과 전기적으로 연결되는 표시 장치.
  16. 제15 항에 있어서,
    상기 보조 라인과 동일층에 배치되되, 상기 보조 라인 및 상기 화소 전극과 분리된 제1 보조 라인을 더 포함하는 표시 장치.
  17. 제16 항에 있어서,
    상기 소스/드레인 도전층은 고전위 전원 전압 라인을 더 포함하고,
    상기 평탄화층은 상기 고전위 전원 전압 라인을 부분적으로 노출하는 제3 컨택홀을 포함하되,
    상기 제1 보조 라인은 상기 제3 컨택홀을 통해 상기 고전위 전원 전압 라인과 전기적으로 연결되는 표시 장치.
  18. 복수의 화소를 포함하는 제1 베이스 기판;
    상기 제1 베이스 기판 상에 배치된 드레인 전극, 고전위 전원 전압 라인 및 저전위 전원 전압 라인을 포함하는 제1 도전층;
    상기 제1 도전층 상에 배치되며 상기 드레인 전극의 상면을 부분적으로 노출하는 평탄화층;
    상기 평탄화층 상에 배치되며 상기 드레인 전극의 노출된 상면과 전기적으로 연결되며 각 화소마다 배치되며 하부막, 상기 하부막 상에 위치하는 상부막 및 상기 하부막과 상기 상부막 사이에 위치하는 반사막을 포함하는 화소 전극을 포함하는 제2 도전층;
    상기 제2 도전층 상에 배치되되, 상기 화소 전극을 부분적으로 노출하는 뱅크층;
    상기 뱅크층 상에 배치되되, 상기 노출된 화소 전극과 전기적으로 연결되는 발광층; 및
    상기 발광층 상에 배치된 공통 전극을 포함하되,
    상기 발광층은 420nm 내지 470nm의 파장 범위의 청색광을 발광하고,
    상기 하부막, 및 상기 상부막은 ITO, IZO, ZnO, ITZO, MgO 중 선택된 어느 하나를 포함하고,
    상기 반사막은 AlNiX(X는 La, Ce, Pr, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Tb 및 Lu 중에서 선택된 어느 하나의 원소)를 포함하는 표시 장치.
  19. 제18 항에 있어서,
    상기 제2 도전층은 상기 화소 전극과 분리된 보조 라인을 더 포함하되,
    상기 보조 라인은 상기 화소 전극과 동일한 물질을 포함하는 표시 장치.
  20. 제19 항에 있어서,
    상기 뱅크층은 상기 보조 라인의 상면을 부분적으로 노출하는 제1 컨택홀을 포함하되,
    상기 공통 전극은 상기 제1 컨택홀을 통해 상기 보조 라인과 전기적으로 연결되는 표시 장치.
  21. 제19 항에 있어서,
    상기 평탄화층은 상기 저전위 전원 전압 라인을 부분적으로 노출하는 제2 컨택홀을 포함하되,
    상기 보조 라인은 상기 제2 컨택홀을 통해 상기 저전위 전원 전압 라인과 전기적으로 연결되는 표시 장치.
  22. 제19 항에 있어서,
    상기 평탄화층은 상기 고전위 전원 전압 라인을 부분적으로 노출하는 제2 컨택홀을 포함하되,
    상기 보조 라인은 상기 제2 컨택홀을 통해 상기 고전위 전원 전압 라인과 전기적으로 연결되는 표시 장치.
KR1020180158026A 2018-12-10 2018-12-10 표시 장치 Active KR102612713B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180158026A KR102612713B1 (ko) 2018-12-10 2018-12-10 표시 장치
US16/695,833 US11056667B2 (en) 2018-12-10 2019-11-26 Display device
CN201911254969.0A CN111293146B (zh) 2018-12-10 2019-12-10 显示装置
EP19214987.0A EP3667754B1 (en) 2018-12-10 2019-12-10 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180158026A KR102612713B1 (ko) 2018-12-10 2018-12-10 표시 장치

Publications (2)

Publication Number Publication Date
KR20200071168A KR20200071168A (ko) 2020-06-19
KR102612713B1 true KR102612713B1 (ko) 2023-12-12

Family

ID=68848139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180158026A Active KR102612713B1 (ko) 2018-12-10 2018-12-10 표시 장치

Country Status (4)

Country Link
US (1) US11056667B2 (ko)
EP (1) EP3667754B1 (ko)
KR (1) KR102612713B1 (ko)
CN (1) CN111293146B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016081562A (ja) * 2014-10-09 2016-05-16 ソニー株式会社 表示装置、表示装置の製造方法および電子機器
KR102678994B1 (ko) * 2019-07-03 2024-07-01 한국전자통신연구원 표시 장치 및 그 제조 방법
KR20210043776A (ko) 2019-10-11 2021-04-22 삼성디스플레이 주식회사 색 변환 기판, 이를 포함하는 표시 장치 및 그 제조 방법
US11626460B2 (en) 2019-12-24 2023-04-11 Innolux Corporation Display device including blue organic light emitting diode and blue light blocking layer
KR102730925B1 (ko) * 2019-12-31 2024-11-14 엘지디스플레이 주식회사 발광표시패널 및 이를 이용한 발광표시장치
CN111505866B (zh) * 2020-04-21 2022-04-12 京东方科技集团股份有限公司 显示装置及其制作方法
KR20210138842A (ko) * 2020-05-12 2021-11-22 삼성디스플레이 주식회사 디스플레이 장치
KR20220008995A (ko) * 2020-07-14 2022-01-24 삼성디스플레이 주식회사 표시 패널
US11782304B2 (en) * 2020-09-29 2023-10-10 Boe Technology Group Co., Ltd. Display panel, display apparatus, method of fabricating display panel, and counter substrate
KR20220060078A (ko) * 2020-11-03 2022-05-11 삼성디스플레이 주식회사 표시 장치
CN112382733A (zh) * 2020-11-16 2021-02-19 京东方科技集团股份有限公司 一种柔性显示面板、柔性显示装置以及制作方法
KR20220080923A (ko) * 2020-12-08 2022-06-15 엘지디스플레이 주식회사 전계 발광 표시장치
KR20220097772A (ko) * 2020-12-31 2022-07-08 삼성디스플레이 주식회사 표시 패널, 이를 구비한 표시 장치, 및 표시 패널의 제조방법
CN113745288A (zh) * 2021-08-18 2021-12-03 Tcl华星光电技术有限公司 显示面板及其制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100573132B1 (ko) 2004-02-14 2006-04-24 삼성에스디아이 주식회사 유기 전계 발광 표시장치 및 그 제조 방법
KR20050113045A (ko) * 2004-05-28 2005-12-01 삼성에스디아이 주식회사 유기 전계 발광 표시 소자 및 그 제조방법
JP2006301089A (ja) * 2005-04-18 2006-11-02 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置およびその製造方法
KR100787461B1 (ko) * 2006-11-10 2007-12-26 삼성에스디아이 주식회사 다층 구조의 애노드를 채용한 유기 발광 디스플레이 장치
KR100964227B1 (ko) * 2008-05-06 2010-06-17 삼성모바일디스플레이주식회사 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법
JP2011033834A (ja) 2009-07-31 2011-02-17 Kobe Steel Ltd 表示装置の製造方法
KR101976133B1 (ko) 2012-11-20 2019-05-08 삼성디스플레이 주식회사 표시 장치
TWI696023B (zh) 2014-02-28 2020-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法及電子裝置的製造方法
KR102346262B1 (ko) * 2014-07-14 2022-01-03 엘지디스플레이 주식회사 유기 발광 표시장치 및 이를 제조하는 방법
KR102553156B1 (ko) 2014-12-29 2023-07-06 엘지디스플레이 주식회사 유기발광표시장치 및 이의 동작방법
KR101723880B1 (ko) * 2015-08-31 2017-04-07 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그의 제조 방법
CN105932166B (zh) 2016-05-03 2018-03-30 深圳市华星光电技术有限公司 自发光型显示装置及其制作方法
TWI724063B (zh) * 2016-06-24 2021-04-11 日商半導體能源研究所股份有限公司 顯示裝置、輸入輸出裝置、半導體裝置
KR101878186B1 (ko) * 2016-07-29 2018-08-17 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102701733B1 (ko) 2016-09-30 2024-09-02 엘지디스플레이 주식회사 컬러필터 어레이 기판 및 이를 포함하는 유기발광 표시장치
KR101980781B1 (ko) * 2016-10-31 2019-05-21 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20180076857A (ko) 2016-12-28 2018-07-06 엘지디스플레이 주식회사 유기발광다이오드 표시장치

Also Published As

Publication number Publication date
US11056667B2 (en) 2021-07-06
CN111293146A (zh) 2020-06-16
EP3667754B1 (en) 2022-10-12
EP3667754A1 (en) 2020-06-17
CN111293146B (zh) 2025-06-03
US20200185638A1 (en) 2020-06-11
KR20200071168A (ko) 2020-06-19

Similar Documents

Publication Publication Date Title
KR102612713B1 (ko) 표시 장치
TWI651703B (zh) 有機發光顯示裝置
JP4163567B2 (ja) 発光型表示装置
KR101241131B1 (ko) 유기전계 발광소자
CN108899348A (zh) 透明显示基板及其驱动方法和透明显示装置
CN113130587B (zh) 有机发光二极管显示装置及其制造方法
KR102354969B1 (ko) 유기 발광 디스플레이 장치
JP6204209B2 (ja) 有機ｅｌ表示装置
CN101958096A (zh) 显示单元
US11678500B2 (en) Organic light emitting diode display device having conductive layer, conductive fill material and conductive black matrix
KR102609507B1 (ko) 백색광 발광장치 및 이를 이용한 하이브리드 표시장치
KR102657279B1 (ko) 미러 겸용 표시장치
KR102564169B1 (ko) 유기발광 표시장치와 그를 포함한 헤드 장착형 디스플레이, 및 그의 제조방법
TWI884690B (zh) 顯示裝置及其製造方法
KR102812182B1 (ko) 표시 장치
US20240122006A1 (en) Display device and method of fabricating the same
TWI863075B (zh) 顯示設備
US20250182697A1 (en) Display with dyed interlayer to reduce external reflectance
TW202431232A (zh) 顯示裝置及其製造方法
CN116978919A (zh) 双侧发光透明显示装置
KR101918814B1 (ko) 3차원 유기전계발광표시소자 및 이의 제조방법
KR20250060964A (ko) 표시 장치
KR20240076156A (ko) 표시 장치
CN118412365A (zh) 显示装置
KR20210067513A (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20181210

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20211123

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20181210

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230510

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230926

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20231207

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20231207

End annual number: 3

Start annual number: 1

PG1601 Publication of registration