[go: up one dir, main page]

KR102601702B1 - 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법 - Google Patents

반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법 Download PDF

Info

Publication number
KR102601702B1
KR102601702B1 KR1020230021234A KR20230021234A KR102601702B1 KR 102601702 B1 KR102601702 B1 KR 102601702B1 KR 1020230021234 A KR1020230021234 A KR 1020230021234A KR 20230021234 A KR20230021234 A KR 20230021234A KR 102601702 B1 KR102601702 B1 KR 102601702B1
Authority
KR
South Korea
Prior art keywords
growth substrate
semiconductor
growth
template
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020230021234A
Other languages
English (en)
Inventor
송준오
윤형선
한영훈
문지형
Original Assignee
웨이브로드 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 웨이브로드 주식회사 filed Critical 웨이브로드 주식회사
Priority to PCT/KR2023/017027 priority Critical patent/WO2024096487A1/ko
Application granted granted Critical
Publication of KR102601702B1 publication Critical patent/KR102601702B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H01L33/0093—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H01L33/0066—
    • H01L33/22—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H01L2933/0033—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법 에 관한 것으로, 제1 성장기판과 제2 성장기판을 준비하는 준비단계; 상기 제1 성장기판과 상기 제2 성장기판을 본딩층을 통해 접합시키는 접합단계; 상기 제2 성장기판이 시드층으로 기능하도록, 상기 제2 성장기판을 초박형(Ultra-thin)으로 성형하여 템플릿을 제조하는 성형단계; 및 상기 템플릿의 상기 제2 성장기판 위에 반도체 발광 소자를 형성시키는 소자형성단계를 포함한다.
본 발명에 따르면, 본 발명에 따르면, 50㎛ 미만의 두께를 갖는 반도체 발광 소자 또는 다이(에피택시 다이 또는 칩)의 제조가 가능한 효과가 있다.

Description

반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR LIGHT EMITTING DEVICES USING TEMPLATE FOR SEMICONDUCTOR GROWTH}
본 발명은 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법에 관한 것으로, 초박형(Ultra-thin Type)의 사파이어 시드층을 포함하는 반도체 성장용 템플릿을 이용하여 더욱 얇은 두께를 갖는 반도체 발광 소자를 제조할 수 있는 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법에 관한 것이다.
일반적으로 마이크로 LED(미니 LED를 포함한다) 디스플레이는 PM(Passive Matrix) 구동 방식의 마이크로 LED 디스플레이와, AM(Active Matrix) 구동 방식의 마이크로 LED 디스플레이로 구분될 수 있다.
여기서 통상적으로 PM(Passive Matrix) 구동 방식의 마이크로 LED 디스플레이는 사파이어 지지기판이 최종적으로 존재하여 분류(Sorting)된 두꺼운 BGR(Blue, Green, Red) 칩(LED 양극과 음극 모두가 완성되어 있음)을 가지고, 칩 다이 수준(Chip Die-level)의 공정을 통해 전사되며, 일반적으로 수평 칩 또는 플립 칩이 이용될 수 있다.
또한, 통상적으로 AM(Active Matrix) 구동 방식의 마이크로 LED 디스플레이는 사파이어 지지기판이 최종적으로 존재하지 않아, 분류(Sorting)되지 않은 박형 BGR 칩(LED 양극과 음극 모두가 완성되어 있음)을 가지고, 웨이퍼 수준(Wafer-level)의 공정을 통해 전사되며, 일반적으로 수평 칩, 플립 칩 또는 수직 칩이 모두 이용될 수 있다.
한편, Mini 또는 Micro 수준의 반도체 발광 소자 제조를 위해 더욱 작은 소형 다이(Die; 에피택시 다이 또는 칩)가 요구됨에 따라, 더욱 얇은 박형의 사파이어 성형 공정 기술이 필요하게 되었다.
즉, Aspect Ratio 관점에서 칩 다이 사이즈 축소를 달성하기 위해서는 기본적으로 최종 성장 기판(또는 지지 기판) 사파이어의 두께 감소가 필수적이나, 현재 성장 기판(또는 지지 기판) 사파이어의 두께는 80㎛~70㎛ 정도가 한계이며, 50㎛ 이하로 두께를 감소시키는 경우에는 사파이어 기판 깨짐의 이슈가 발생하고 있다.
이러한 이유로, 처음부터 최초 성장기판 사파이어의 두께를 얇게 성형한 다음 그룹3족 질화물 반도체를 성장시키는 시도가 있으나, 사파이어 성장기판과 그룹3족 질화물 반도체 사이의 격자상수(LC) 및 열팽창계수(CTE) 차이에 의해 발생된 열-기계적 기인성 스트레스(Thermo-mechanical Induced Stress) 때문에 성형 또는 전사 과정에서 마찬가지로 다이 또는 웨이퍼가 변형되고 파손되는 문제점이 존재한다.
대한민국 등록특허공보 제10-2019-0074774호
본 발명의 목적은, 상술한 종래의 문제점을 해결하기 위한 것으로, 초박형(Ultra-thin Type)의 사파이어 시드층을 포함하는 반도체 성장용 템플릿을 이용하여 더욱 얇은 두께를 갖는 반도체 발광 소자를 제조할 수 있는 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법을 제공함에 있다.
상기 목적은, 본 발명에 따라, 제1 성장기판과 제2 성장기판을 준비하는 준비단계; 상기 제1 성장기판과 상기 제2 성장기판을 본딩층을 통해 접합시키는 접합단계; 상기 제2 성장기판이 시드층으로 기능하도록, 상기 제2 성장기판을 초박형(Ultra-thin)으로 성형하여 템플릿을 제조하는 성형단계; 및 상기 템플릿의 상기 제2 성장기판 위에 반도체 발광 소자를 형성시키는 소자형성단계를 포함하는, 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법에 의해 달성된다.
또한, 상기 제1 성장기판과 상기 제2 성장기판은, 사파이어 기판일 수 있다.
또한, 성형된 상기 제2 성장기판의 두께는, 50㎛ 미만일 수 있다.
또한, 상기 제1 성장기판의 상면과 상기 제2 성장기판의 하면 중 적어도 어느 하나에는, 희생분리층이 배치될 수 있다.
또한, 상기 소자형성단계는, 초박형으로 성형된 상기 제2 성장기판 위에 발광부를 성장시키는 제1 단계와, 성장된 상기 발광부에 대하여 팹(Fab) 공정을 수행함으로써 상기 제2 성장기판 위에 반도체 발광 소자를 형성시키는 제2 단계와, 상기 제2 성장기판을 절단하여 상기 반도체 발광 소자를 다이(Die) 단위로 분리시키고, 상기 제2 성장기판의 하면에 배치된 희생분리층으로부터 상기 본딩층과 상기 제1 성장기판을 분리시키는 제3 단계를 포함할 수 있다.
또한, 상기 소자형성단계는, 상기 제2 성장기판의 하면에 배치된 상기 희생분리층을 제거하는 제4 단계를 더 포함할 수 있다.
또한, 상기 소자형성단계는, 상기 제2 성장기판의 하면에 배치된 상기 희생분리층에 표면 거칠기(Surface Texture) 패턴을 형성시키는 제4 단계를 더 포함할 수 있다.
또한, 상기 제3 단계는, 레이저 빔(Laser Beam)을 통해 상기 제2 성장기판의 표면 또는 내부에 크랙이 생성된 후, 상기 크랙이 전파됨으로써 상기 반도체 발광 소자가 다이(Die) 단위로 절단되어 분리될 수 있다.
본 발명에 따르면, 50㎛ 미만의 두께를 갖는 반도체 발광 소자 또는 다이(에피택시 다이 또는 칩)의 제조가 가능한 효과가 있다.
한편, 본 발명의 효과는 이상에서 언급한 효과들로 제한되지 않으며, 이하에서 설명할 내용으로부터 통상의 기술자에게 자명한 범위 내에서 다양한 효과들이 포함될 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법의 순서도이고,
도 2는 본 발명의 일 실시예에 따른 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법의 소자형성단계의 순서도이고,
도 3은 본 발명의 일 실시예에 따른 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법에 의해 템플릿이 제조되는 과정을 도시한 것이고,
도 4는 본 발명의 일 실시예에 따른 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법의 템플릿 위에 반도체 발광 소자가 형성되는 과정을 도시한 것이고,
도 5는 본 발명의 일 실시예에 따른 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법의 제3 단계에서 레이저 빔(Laser Beam)을 이용하여 반도체 발광 소자가 다이(Die) 단위로 절단되어 분리되는 과정을 도시한 것이고,
도 6은 본 발명의 일 실시예에 따른 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법의 제4 단계에서 희생분리층에 표면 거칠기(Surface Texture) 패턴이 형성되는 것을 도시한 것이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다.
또한, 본 발명의 실시예를 설명함에 있어서, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 본 발명의 실시예의 구성요소를 설명함에 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다.
지금부터는 첨부된 도면을 참조하여, 본 발명의 일 실시예에 따른 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법(S100)에 대해 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법의 순서도이고, 도 2는 본 발명의 일 실시예에 따른 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법의 소자형성단계의 순서도이고, 도 3은 본 발명의 일 실시예에 따른 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법에 의해 템플릿이 제조되는 과정을 도시한 것이고, 도 4는 본 발명의 일 실시예에 따른 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법의 템플릿 위에 반도체 발광 소자가 형성되는 과정을 도시한 것이고, 도 5는 본 발명의 일 실시예에 따른 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법의 제3 단계에서 레이저 빔(Laser Beam)을 이용하여 반도체 발광 소자가 다이(Die) 단위로 절단되어 분리되는 과정을 도시한 것이고, 도 6은 본 발명의 일 실시예에 따른 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법의 제4 단계에서 희생분리층에 표면 거칠기(Surface Texture) 패턴이 형성되는 것을 도시한 것이다.
도 1 및 도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법(S100)은 기존에 불가능했던 50㎛ 미만의 두께를 갖는 소형 다이(에피택시 다이 또는 칩) 제작을 위한 것으로, 준비단계(S110)와, 접합단계(S120)와, 성형단계(S130)와, 소자형성단계(S140)를 포함한다.
준비단계(S110)는 제1 성장기판(11a)과 제2 성장기판(11b)을 준비하는 단계이다.
여기서 제1 성장기판(11a)과 제2 성장기판(11b)은 사파이어(Sapphire) 기판으로 마련되는데, 이러한 사파이어 기판은 레이저 리프트 오프(Laser Lift Off, LLO) 공정에서 레이저 빔(단일 파장 광)이 흡수없이 100% 투과(이론 상)될 수 있는 광학적으로 투명하고 고온 내열성을 갖는 기판으로, α-phase Al2O3 사파이어(ScAlMgO4 포함)등으로 마련될 수 있다. 또한, 성장기판은 상부에 성장되는 그룹3족 질화물 반도체 에피택시 박막 내부에 결정결함을 최소화하기 위해 마이크로단위(Microscale) 또는 나노단위(Nanoscale)에서 다양한 디멘션(크기와 형상)으로 규칙 또는 불규칙하게 패터닝된 돌기 형상을 갖는 것도 바람직하다.
또한, 제1 성장기판(11a)은 캐리어 사파이어(Carrier Sapphire) 기판의 역할을 하는 것으로, 제2 성장기판(11b)에 비해 상대적으로 높은 품질을 요건으로 하지 않지만, 양면이 폴리싱되어 광학적으로 투명할 것을 요건으로 한다.
그리고 제2 성장기판(11b)은 성장 사파이어(Growth Sapphire) 기판의 역할을 하는 것으로, 이후의 단계에서 초박형(Ultra-thin Type)으로 성형되어 시드층(Seed Layer)으로 기능한다. 이러한 제2 성장기판(11b)은 질화갈륨(GaN) 등의 그룹3족 질화물 반도체가 성장되는 면이 상면이 되도록 배치되어야 하며, 고품질로 양면이 폴리싱되어 광학적으로 투명할 것을 요건으로 한다.
접합단계(S120)는 제1 성장기판(11a)과 제2 성장기판(11b)을 본딩층(12)을 통해 접합시키는 단계이다.
보다 상세하게, 본딩층(12)은 제1 성장기판(11a)의 상면 또는 제2 성장기판(11b)의 하면에 형성된 후, 제1 성장기판(11a)과 제2 성장기판(11b)을 접합시킬 수 있으며, 바람직하게는 제1 성장기판(11a)의 상면에 제1 본딩층(12a)을 형성시키고, 제2 성장기판(11b)의 하면에 제2 본딩층(12b)을 형성시킨 후, 제1 본딩층(12a)과 제2 본딩층(12b)을 300℃ 미만의 온도에서 가압하여 서로 접합시켜 본딩층(12)을 형성시킴으로써 제1 성장기판(11a)과 제2 성장기판(11b)을 접합시킬 수 있다.
이러한 본딩층(12)은 그룹3족 질화물 반도체층인 발광부(110)의 성장 온도 전후에서도 용융 또는 분해되지 않음과 동시에 성장 공정 시 오염 등 이슈가 없는 물질로 형성되는 것이 바람직하며, 구체적으로 본딩층(12)을 형성하는 물질은 그룹3족 질화물 반도체를 성장시키는 MOCVD 챔버(1000℃ 이상의 온도 및 환원 분위기)에서 물성 변화가 없는 유전체(Dielectric) 물질을 우선적으로 선정하는데, 예를 들면, 산화실리콘(SiO2, 0.8ppm), 질화실리콘(SiNx, 3.8ppm), 탄화질화실리콘(SiCN, 3.8-4.8ppm), 질화알루미늄(AlN, 4.6ppm), 산화알루미늄(Al2O3, 6.8ppm), 더 나아가서는 표면 조도 개선을 위해 SOG(Spin On Glass, 액상 SiO2), HSQ(Hydrogen Silsesquioxane) 등의 FOx(Flowable Oxides)를 포함할 수 있다.
또한, 제1 성장기판(11a)의 상면과 제2 성장기판(11b)의 하면 중 적어도 어느 하나에는 희생분리층(13)이 배치될 수 있다.
즉, 희생분리층(13)은 본딩층(12)의 상면, 하면 또는 상면과 하면 모두에 배치될 수 있는데, 이 경우 접합단계(S120)는 제1 성장기판(11a)의 상면에 희생분리층(13)을 형성시킨 후 희생분리층(13)의 상면에 제1 본딩층(12a)을 형성시키고, 제2 성장기판(11b)의 하면에 희생분리층(13)을 형성시킨 후 희생분리층(13)의 하면에 제2 본딩층(12b)을 형성시킨 다음, 제1 본딩층(12a)과 제2 본딩층(12b)을 서로 접합시켜 본딩층(12)을 형성시킴으로써 제1 성장기판(11a)과 제2 성장기판(11b)을 접합시킬 수 있다. 다만, 이러한 희생분리층(13)은 본딩층(12)을 통해 성장기판의 분리가 가능할 경우에는 생략될 수 있음은 물론이다.
여기서 희생분리층(13)은 레이저 리프트 오프(LLO) 또는 케미컬 리프트 오프(CLO) 기법을 이용하여 성장기판을 분리하는 경우에 희생되어 분리되는 층으로, 우선적으로 레이저 리프트 오프(LLO) 기법을 이용하는 것이 바람직하며, 이러한 희생분리층(13)은 그룹3족 질화물 반도체층인 발광부(110)의 성장 온도 전후에서도 용융 또는 분해되지 않음과 동시에 성장 공정 시 오염 등 이슈가 없는 물질로 형성되는 것이 바람직하다.
한편, 성장기판의 분리에 레이저 리프트 오프(LLO) 기법이 이용되는 경우, 희생분리층(13)은 열-화학 분해 반응이 일어나 희생 분리가 가능한 물질로 구성되며, 예를 들면 사파이어 성장기판의 경우에는 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화알루미늄갈륨(AlGaN), 질화인듐알루미늄(InAlN) 등의 그룹3족 질화물 반도체 물질로 구성될 수 있다.
또한, 성장기판의 분리에 케미컬 리프트 오프(CLO) 기법이 이용되는 경우, 희생분리층(13)은 습식 식각이 가능한 질화크롬(CrN), 질화티타늄(TiN) 등을 포함하는 물질로 구성될 수 있다.
성형단계(S130)는 제2 성장기판(11b)이 반도체 시드층(Seed Layer)으로 기능하도록, 제2 성장기판(11b)을 초박형(Ultra-thin Type)으로 성형함으로써 템플릿을 제조하는 단계이다.
이때, 기존에 불가능했던 50㎛ 미만의 두께를 갖는 소형 다이(에피택시 다이 또는 칩)의 제조가 가능하도록, 성형된 사파이어 제2 성장기판(11b)의 두께는 50㎛ 미만의 두께를 가지도록 성형되는 것이 바람직하다.
여기서 제2 성장기판(11b)의 성형은 후술하는 사파이어 기판의 연마 공정으로 성형될 수 있다. 이때, 성형되는 최종 두께(F)는 제1 성장기판 (11a)의 두께(A), 제2 성장기판(11b)의 두께(B), 연마 성형에 앞서(前) 접합된 기판의 총 두께(C) 및 제2 성장기판(11b)의 목표 두께(D)를 통해 다음과 같이 계산될 수 있다.
ⅰ) 제2 성장기판(11b)의 두께(B) - 제2 성장기판(11b)의 목표 두께(D) = 연마로 제거할 사파이어 기판 두께(E)
ⅱ) 연마 성형에 앞서(前) 접합된 기판의 총 두께(C) - 연마로 제거할 사파이어 기판 두께(E) = 연마 후 제2 성장기판(11b)의 최종 두께(F)
또한, 구체적인 공정 과정은 다음과 같으나, 이에 한정되지 않고 제2 성장기판(11b)을 최종 두께(F)로 성형하기 위한 것이라면 제한되지 않는다. 먼저, 제2 성장기판(11b) 사파이어를 빠른 속도로 기계적 연마하는 랩핑(Lapping) 공정을 거친 다음, 제2 성장기판(11b)이 정확한 초박형(Ultra-thin)의 최종 두께(F)를 갖도록 기계적 연마(Mechanical Polishing) 공정을 시행한다. 이후, 최종 성형 단계로서 그룹3족 질화물 반도체의 에피택시 성장이 가능하도록 하기 위해, 제2 성장기판(11b)의 표면이 0.5nm 이하의 표면 거칠기를 가지도록 화학적-기계적 연마(Chemical Mechanical Polishing, CMP) 공정을 시행하여 성형 공정을 마무리한다.
또한 필요에 따라, CMP 공정을 마친 후에 그룹3족 질화물 반도체 에피택시 박막 품질의 고도화와 광추출 효율을 극대화하기 위해, 제2 성장기판(11b) 사파이어 상면에 마이크로단위(Microscale) 또는 나노단위(Nanoscale)에서 다양한 디멘션(크기와 형상)으로 규칙 또는 불규칙하게 패터닝된 돌기 형상을 갖는 것도 바람직하다.
Mini 또는 Micro 수준의 반도체 발광 소자 제조를 위해 더욱 작은 소형 다이(Die; 에피택시 다이 또는 칩)가 요구됨에 따라, 더욱 얇은 박형의 사파이어 공정 기술이 필요하게 되었다.
이때, 처음부터 사파이어 성장기판의 두께를 얇게 성형한 다음 그룹3족 질화물 반도체를 성장시키는 경우, 사파이어 성장기판과 그룹3족 질화물 반도체 사이의 격자상수(LC) 및 열팽창계수(CTE) 차이에 의해 발생된 열-기계적 기인성 스트레스(Thermo-mechanical Induced Stress) 때문에 성형 또는 전사 과정에서 다이 또는 웨이퍼가 변형되고 파손되는 문제점이 발생하였다.
이에 따라, 본 발명은 초박형(Ultra-thin)의 사파이어 기판(제2 성장기판(11b))을 시드층으로 이용하되 하부에 상대적으로 두꺼운 캐리어 사파이어 기판(제1 성장기판(11a))을 접합함으로써, 얇은 사파이어 성장기판과 그룹3족 질화물 반도체 사이의 격자상수(LC) 및 열팽창계수(CTE) 차이에 의해 발생된 열-기계적 기인성 스트레스(Thermo-mechanical Induced Stress)로 웨이퍼가 파손되는 문제점을 해결할 수 있다. 이러한 템플릿 위에 반도체 발광 소자의 구조를 완성한 후 마지막 공정에서 두꺼운 제1 성장기판(11a)을 제거함으로써 50㎛ 미만의 두께를 갖는 소형 다이(에피택시 다이 또는 칩) 제조를 가능하게 할 수 있다.
소자형성단계(S140)는 제조된 템플릿의 제2 성장기판(11b) 위에 반도체 발광 소자 구조를 형성시키는 단계이다. 그러나 이에 한정되지 않고, HEMT 등의 스위칭 또는 무선 증폭기 전력반도체 소자, AlN 기반 통신용 필터 등에도 본 발명의 템플릿이 응용될 수 있다.
도 2 및 도 4에 도시된 바와 같이, 소자형성단계(S140)는 보다 상세하게, 제1 단계(S141)와, 제2 단계(S142)와, 제3 단계(S143)와, 제4 단계(S144)를 포함한다.
제1 단계(S141)는 반도체 성장용 템플릿의 초박형으로 성형된 제2 성장기판(11b) 위에 발광부(110)를 성장시키는 단계로, 본 발명의 반도체 성장용 템플릿은 하부에 상대적으로 두꺼운 캐리어 사파이어 기판(제1 성장기판(11a))이 접합되어 있다.
여기서 발광부(110)는 빛을 생성하는 것으로, 자외선, 청색광, 녹색광, 적색광 등을 발광시키는 경우에는 그룹3족(Al, Ga, In) 질화물 반도체인 질화인듐(InN), 질화인듐갈륨(InGaN), 질화갈륨(GaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 질화알루미늄갈륨인듐(AlGaInN) 등의 2원계, 3원계, 4원계 화합물이 제2 성장기판(11b) 위에 적정한 위치와 순서로 배치되어 에피택시(Epitaxy) 성장될 수 있다.
더 나아가서, HEMT 등의 스위칭 또는 무선 증폭기 전력반도체 소자, AlN 기반 통신용 필터 용도로 스칸듐(Sc)을 도핑(Doping) 또는 합금(Alloy) 수준으로 포함한 그룹3족 질화물 반도체 에피택시 성장도 가능하다.
특히, 청색광 또는 녹색광을 발광시키기 위해 높은 인듐(In) 조성을 갖는 고품질의 질화인듐갈륨(InGaN)의 그룹3족 질화물 반도체가 질화갈륨(GaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 질화알루미늄갈륨인듐(AlGaInN)으로 구성된 그룹3족 질화물 반도체 상부에 우선적으로 형성되어야 하지만, 이에 제한 되지 않는다.
발광부(110)는 보다 상세하게, 제1 반도체 영역(111)(예를 들면, p형 반도체 영역)과, 활성 영역(113)(예를 들면, Multi Quantum Wells, MQWs)과, 제2 반도체 영역(112)(예를 들면, n형 반도체 영역)을 포함하는데, 제2 성장기판(11b) 위에 제2 반도체 영역(112)과, 활성 영역(113)과, 제1 반도체 영역(111)이 순서대로 에피택시(Epitaxy) 성장된 구조를 가질 수 있으며, 최종적으로 여러 다층의 그룹3족 질화물로 포함하여 전체적으로 통상 5.0 ~ 8.0㎛ 정도의 두께를 가질 수 있으나, 이에 제한되지는 않는다.
이러한 제1 반도체 영역(111), 활성 영역(113) 및 제2 반도체 영역(112) 각각은 단층 또는 다층으로 이루어질 수 있으며, 미도시 되었지만 발광부(110)를 사파이어 제2 성장기판(11b) 상부에 에피택시 성장시키기에 앞서, 에피택시 성장된 발광부(110)의 고품질화를 위해 버퍼 영역과 같은 필요한 층들이 추가될 수 있다. 예를 들어, 버퍼 영역은 스트레스 완화와 박막 품질 개선을 위해 핵생성층(Nucleation Layer)과 도핑되지 않은 반도체 영역(un-doped Semiconductor Region)으로 구성된 완화층(Compliant Layer) 포함하여 통상 4.0㎛ 전후의 두께로 구성될 수 있다.
제2 반도체 영역(112)은 제2 도전성(n형)을 가지는 것으로, 제2 성장기판(11b) 위에 형성된다. 이러한 제2 반도체 영역(112)은 2.0 ~ 3.5㎛의 두께를 가질 수 있다.
활성 영역(113)은 전자와 정공의 재결합을 이용하여 빛을 생성하는 것으로, 제2 반도체 영역(112) 위에 형성된다. 이러한 활성 영역(113)은 다층의 수십 ㎚의 두께를 가질 수 있다.
제1 반도체 영역(111)은 제1 도전성(p형)을 가지는 것으로, 활성 영역(113) 위에 형성된다. 이러한 제1 반도체 영역(111)은 다층의 수십 ㎚에서 수 ㎛의 두께를 가질 수 있으며, 상부 표면은 그룹3족 원소(Ga 등) 극성을 가진다.
즉, 활성 영역(113)은 제1 반도체 영역(111)과 제2 반도체 영역(112) 사이에 개재되어, p형 반도체 영역인 제1 반도체 영역(111)의 정공과 n형 반도체 영역인 제2 반도체 영역(112)의 전자가 활성 영역(113)에서 재결합되면 빛을 생성한다.
제2 단계(S142)는 성장된 발광부(110)에 대하여 팹(Fab) 공정을 수행함으로써 제2 성장기판(11b) 위에 반도체 발광 소자 구조를 형성시키는 단계이다.
즉, 제2 단계(S142)에서는 수평칩(Lateral Chip), 플립칩(Flip Chip), 수직칩(Vertical chip) 등의 구조에 따라 발광부(110)를 식각한 후(메사 식각 등), 발광부(110)와 전기적으로 연결되는 전극(120)(오믹접촉(ohmic-contact) 전극 등)들을 형성하고, 발광부(110) 또는 전극(120)들의 일부를 덮는 패시베이션층(130)을 형성시키는 등의 팹 공정을 수행함으로써 복수의 반도체 발광 소자 구조를 형성시킨다.
제3 단계(S143)는 제2 성장기판(11b)을 절단하여 제2 성장기판(11b) 위에 형성된 복수의 반도체 발광 소자를 다이(Die) 단위로 분리시키고, 제2 성장기판(11b)의 하면에 배치된 희생분리층(13)으로부터 본딩층(12)과 제1 성장기판(11a)을 분리시키는 단계이다.
여기서 다이(Die) 단위란 에피택시 다이 또는 칩 단위를 의미하며, 빛을 내는데 필요한 하나의 분리된 구조, 즉 p형 반도체 영역, 활성 영역, n형 반도체 영역을 포함하는 발광부와, 양극과 음극의 전극을 포함하는 하나의 분리된 일 단위를 의미한다.
보다 상세하게, 제3 단계(S143)는 매우 얇은 초박형(Ultra-thin Type)의 제2 성장기판(11b)을 개별 다이 크기에 맞게 분리시키는 단계로, 레이저 빔(Laser Beam)을 이용한 방법을 통해 분리할 수 있고, 제2 성장기판(11b)은 매우 얇은 초박형(Ultra-thin Type)이므로 패터닝(Patterning) 또는 플라즈마 식각(Plasma Etching) 공정을 통한 분리도 가능하며, 이는 요구되는 반도체 발광 소자의 크기가 작아질수록 유리하다.
또한, 제3 단계(S143)에서는 기본적으로 사파이어 시드층인 제2 성장기판(11b)이 절단되어 분리되는데, 도 4에 도시된 바와 같이 희생분리층(13)까지 분리될 수 있으며, 필요에 따라 본딩층(12) 또는 제1 성장기판(11a)의 표면까지 분리될 수 있다.
이후, 제2 성장기판(11b)이 절단되어 분리된 복수의 반도체 발광 소자의 상부에 캐리어 테이프(T)가 부착된 다음, 캐리어 사파이어 기판인 제1 성장기판(11a)과 본딩층(12)이 분리됨으로써 50㎛ 미만의 두께를 갖는 반도체 발광 소자가 제조될 수 있으며, 제1 성장기판(11a)의 분리에는 희생분리층(13)의 물질에 따라 레이저 리프트 오프(LLO) 기법 또는 케미컬 리프트 오프(CLO) 기법을 이용할 수 있다.
한편, 도 5에 도시된 바와 같이, 제3 단계(S143)에서의 레이저 빔(Laser Beam)을 이용한 방법의 경우, 레이저 빔을 통해 제2 성장기판(11b)의 표면 또는 내부에 크랙이 생성된 후, 제1 성장기판(11a)이 분리됨으로써 생성된 크랙이 전파되어 반도체 발광 소자가 다이(Die) 단위로 절단되어 분리될 수 있다.
보다 상세하게, 제2 단계(S142)에서의 팹(Fab) 공정 완료된 후, 다이(Die) 단위로 절단되어야 하는 제2 성장기판(11b)의 복수의 영역들에 레이저 빔 조사 공정(Ablation 또는 Stealth)의 레이저 빔을 통해 각각 표면 또는 내부에 크랙이 생성된 후 레이저 리프트 오프 기법을 통해 제1 성장기판(11a)과 본딩층(12)이 분리되면, 초박형의 제2 성장기판(11b)의 복수의 영역들에 생성된 크랙이 상하로 전파되어 제2 성장기판(11b)이 자동적으로 다이(Die) 단위로 분리될 수 있다. 한편, 절단 공정 이후에는 캐리어 테이프(T)의 Expanding을 통해 칩과 칩 사이의 완전한 이격을 이루게 된다.
제4 단계(S144)는 선택적으로 제2 성장기판(11b)의 하면에 배치된 희생분리층(13)을 제거하거나, 제2 성장기판(11b)의 하면에 배치된 희생분리층(13)에 표면 거칠기(Surface Texture) 패턴을 형성시켜 광추출 구조를 형성시키는 단계이다. 한편, 희생분리층(13)의 제거 또는 패턴 형성이 필요없는 경우 제4 단계(S144)는 생략되어도 무방하다.
본 발명의 희생분리층(13)은 투명한 물질로 이루어지는데, 이에 따라 도 6에 도시된 바와 같이 희생분리층(13)에 기 설정된 형상 또는 불규칙한 형상의 표면 거칠기(Surface Texture) 패턴이 형성되는 경우, 활성 영역(113)에서 생성된 빛을 공기중으로 최대한 많이 추출(Extraction)시킬 수 있게 된다. 이는 초박형의 제2 성장기판(11b) 또는 발광부(110)에 광추출 구조를 형성시키는 것이 불가능한 경우에 이점이 있다.
이상에서, 본 발명의 실시 예를 구성하는 모든 구성 요소들이 하나로 결합하거나 결합하여 동작하는 것으로 설명되었다고 해서, 본 발명이 반드시 이러한 실시 예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다.
또한, 이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재할 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
그리고 이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
S100 : 본 발명의 일 실시예에 따른 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법
S110 : 준비단계
S120 : 접합단계
S130 : 성형단계
S140 : 소자형성단계
S141 : 제1 단계
S142 : 제2 단계
S143 : 제3 단계
S144 : 제4 단계
11a : 제1 성장기판
11b : 제2 성장기판
12 : 본딩층
12a : 제1 본딩층
12b : 제2 본딩층
13 : 희생분리층
110 : 발광부
111 : 제1 반도체 영역
112 : 제2 반도체 영역
113 : 활성 영역
120 : 전극
130 : 패시베이션층
T : 캐리어 테이프

Claims (8)

  1. 제1 성장기판과 제2 성장기판을 준비하는 준비단계;
    상기 제1 성장기판과 상기 제2 성장기판을 본딩층을 통해 접합시키는 접합단계;
    상기 제2 성장기판이 시드층으로 기능하도록, 상기 제2 성장기판을 기 설정된 두께의 초박형(Ultra-thin)으로 성형하여 템플릿을 제조하는 성형단계; 및
    상기 템플릿의 상기 제2 성장기판 위에 반도체 발광 소자를 형성시키는 소자형성단계를 포함하고,
    상기 제1 성장기판과 상기 제2 성장기판은,
    사파이어 기판이고,
    상기 성형단계에서 성형된 상기 제2 성장기판의 두께는,
    50㎛ 미만인, 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법.
  2. 삭제
  3. 삭제
  4. 청구항 1에 있어서,
    상기 제1 성장기판의 상면과 상기 제2 성장기판의 하면 중 적어도 어느 하나에는,
    희생분리층이 배치되는, 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법.
  5. 청구항 1에 있어서,
    상기 소자형성단계는,
    초박형으로 성형된 상기 제2 성장기판 위에 발광부를 성장시키는 제1 단계와,
    성장된 상기 발광부에 대하여 팹(Fab) 공정을 수행함으로써 상기 제2 성장기판 위에 반도체 발광 소자를 형성시키는 제2 단계와,
    상기 제2 성장기판을 절단하여 상기 반도체 발광 소자를 다이(Die) 단위로 분리시키고, 상기 제2 성장기판의 하면에 배치된 희생분리층으로부터 상기 본딩층과 상기 제1 성장기판을 분리시키는 제3 단계를 포함하는, 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법.
  6. 청구항 5에 있어서,
    상기 소자형성단계는,
    상기 제2 성장기판의 하면에 배치된 상기 희생분리층을 제거하는 제4 단계를 더 포함하는, 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법.
  7. 청구항 5에 있어서,
    상기 소자형성단계는,
    상기 제2 성장기판의 하면에 배치된 상기 희생분리층에 표면 거칠기(Surface Texture) 패턴을 형성시키는 제4 단계를 더 포함하는, 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법.
  8. 청구항 5에 있어서,
    상기 제3 단계는,
    레이저 빔(Laser Beam)을 통해 상기 제2 성장기판의 표면 또는 내부에 크랙이 생성된 후, 상기 크랙이 전파됨으로써 상기 반도체 발광 소자가 다이(Die) 단위로 절단되어 분리되는, 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법.
KR1020230021234A 2022-10-31 2023-02-17 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법 Active KR102601702B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2023/017027 WO2024096487A1 (ko) 2022-10-31 2023-10-30 반도체 성장용 템플릿을 이용한 반도체 소자 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220142165 2022-10-31
KR20220142165 2022-10-31

Publications (1)

Publication Number Publication Date
KR102601702B1 true KR102601702B1 (ko) 2023-11-13

Family

ID=88746619

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020230021234A Active KR102601702B1 (ko) 2022-10-31 2023-02-17 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법
KR1020230113956A Active KR102793202B1 (ko) 2022-10-31 2023-08-29 반도체 성장용 템플릿을 이용한 전력반도체 소자 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230113956A Active KR102793202B1 (ko) 2022-10-31 2023-08-29 반도체 성장용 템플릿을 이용한 전력반도체 소자 제조 방법

Country Status (1)

Country Link
KR (2) KR102601702B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060061305A (ko) * 2003-06-24 2006-06-07 오스람 옵토 세미컨덕터스 게엠베하 반도체 칩의 제조 방법
KR20080096997A (ko) * 2007-04-30 2008-11-04 삼성전기주식회사 발광다이오드 소자의 제조방법
JP2013125971A (ja) * 2011-12-15 2013-06-24 Power Integrations Inc 半導体装置の製造のための複合ウェハ
KR20190074774A (ko) 2017-12-20 2019-06-28 한양대학교 산학협력단 초박형 사파이어 기판을 이용한 질화갈륨 기판의 제조 방법
KR20210120058A (ko) * 2019-04-19 2021-10-06 푸졘 징안 옵토일렉트로닉스 컴퍼니 리미티드 광전 반도체칩의 제조 방법 및 이에 사용되는 본딩 웨이퍼
KR20220058523A (ko) * 2020-04-02 2022-05-09 웨이브로드 주식회사 3족 질화물 반도체 소자를 제조하는 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10312358B2 (en) * 2014-10-02 2019-06-04 University Of Florida Research Foundation, Incorporated High electron mobility transistors with improved heat dissipation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060061305A (ko) * 2003-06-24 2006-06-07 오스람 옵토 세미컨덕터스 게엠베하 반도체 칩의 제조 방법
KR20080096997A (ko) * 2007-04-30 2008-11-04 삼성전기주식회사 발광다이오드 소자의 제조방법
JP2013125971A (ja) * 2011-12-15 2013-06-24 Power Integrations Inc 半導体装置の製造のための複合ウェハ
KR20190074774A (ko) 2017-12-20 2019-06-28 한양대학교 산학협력단 초박형 사파이어 기판을 이용한 질화갈륨 기판의 제조 방법
KR20210120058A (ko) * 2019-04-19 2021-10-06 푸졘 징안 옵토일렉트로닉스 컴퍼니 리미티드 광전 반도체칩의 제조 방법 및 이에 사용되는 본딩 웨이퍼
KR20220058523A (ko) * 2020-04-02 2022-05-09 웨이브로드 주식회사 3족 질화물 반도체 소자를 제조하는 방법

Also Published As

Publication number Publication date
KR20240061586A (ko) 2024-05-08
KR102793202B1 (ko) 2025-04-08

Similar Documents

Publication Publication Date Title
KR101674228B1 (ko) 복합 기판 상에 성장되는 반도체 발광 장치
US6156584A (en) Method of manufacturing a semiconductor light emitting device
EP3025378B1 (en) Method of separating light emitting devices formed on a substrate wafer
KR102700750B1 (ko) 가공된 기판 상의 와이드 밴드 갭 디바이스 집적 회로 아키텍처
US7763477B2 (en) Fabrication of semiconductor devices
KR101087885B1 (ko) 3족 질화물 반도체의 광전소자 제조방법
KR102108196B1 (ko) 성장 기판이 분리된 자외선 발광소자 및 그 제조 방법
KR20070042214A (ko) 질화물 반도체 발광 다이오드 및 그 제조방법
US9905727B2 (en) Fabrication of thin-film devices using selective area epitaxy
TWI405354B (zh) 半導體結構及發光二極體
KR102682967B1 (ko) 반도체 발광 소자용 에피택시 다이, 칩 다이 및 그 제조 방법
KR101926609B1 (ko) 질화갈륨계 반도체 소자 및 그 제조방법
KR100682255B1 (ko) 수직형 발광 다이오드의 제조방법
KR101111748B1 (ko) 수직구조 질화갈륨계 반도체 발광소자의 제조방법
JP6321013B2 (ja) 成形された基板を含む発光デバイス
KR102722735B1 (ko) 마이크로 led 디스플레이용 칩 온 웨이퍼의 제조 방법
KR102601702B1 (ko) 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법
KR20060097512A (ko) 질화물 반도체 수직 전극형 발광 다이오드 및 그 제조방법
KR102649711B1 (ko) 초박형 반도체 다이의 제조 방법
KR102721221B1 (ko) 반도체 소자용 템플릿을 이용한 반도체 적층체 및 그 제조 방법
KR20100020936A (ko) 파티션화된 기판 상에 제작되는 반도체 소자용 고품질 경계부 형성 방법
KR101018244B1 (ko) 질화물계 반도체 발광소자의 제조방법
KR20120131292A (ko) 발광소자의 제조방법
KR101136877B1 (ko) 수직형 산화아연 발광소자 및 그 제조방법
KR101593213B1 (ko) 반도체 기판 제조 방법 및 발광 소자 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20230217

PA0201 Request for examination
PA0302 Request for accelerated examination

Patent event date: 20230221

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

Patent event date: 20230217

Patent event code: PA03021R01I

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230314

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20231107

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20231108

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20231108

End annual number: 3

Start annual number: 1

PG1601 Publication of registration