KR102587875B1

KR102587875B1 - emitting control driver for OLED

Info

Publication number: KR102587875B1
Application number: KR1020150190695A
Authority: KR
Inventors: 장용호
Original assignee: 엘지디스플레이 주식회사
Priority date: 2015-12-31
Filing date: 2015-12-31
Publication date: 2023-10-11
Anticipated expiration: 2035-12-31
Also published as: KR20170079769A

Abstract

본 발명은 턴-오프된 TFT의 누설 전류를 방지하여 안정된 출력을 얻을 수 있는 발광 제어 드라이버에 관한 것으로, Q 조절 신호에 따라 Q 세트 전압을 Q노드에 공급하는 적어도 하나의 Q 세트부와, QB 조절 신호에 따라 QB 세트 전압을 QB 노드에 공급하는 적어도 하나의 QB 조절부와, 상기 Q 노드의 논리 상태에 따라 제 1 고전위 전압을 출력단으로 출력하는 풀-업 수위칭소자와, 상기 QB 노드의 논리 상태에 따라 저전위 전압을 출력단으로 출력하는 풀-다운 스위칭소자와, 상기 QB 노드의 논리 상태에 따라 상기 Q 노드에 제 1 방전용 전압을 공급하여 상기 Q 노드를 방전시키는 Q 클리어부를 구비하고, 상기 Q 클리어부는 상기 Q 노드와 상기 제 1 방전용 전압단 사이에 직렬 연결되어 상기 QB 노드의 논리 상태에 따라 상기 Q 노드에 상기 제 1 방전용 전압을 공급하는 제1 및 제2 클리어 스위칭소자와, 외부의 제어신호에 따라 옵셋 전압을 상기 제1 및 제2 클리어 스위칭소자의 연결 노드에 공급하는 제3 클리어 스위칭소자를 구비하여 구성된 것이다. The present invention relates to a light emission control driver that can obtain stable output by preventing leakage current of a turned-off TFT, comprising at least one Q set unit that supplies a Q set voltage to a Q node according to a Q control signal, and a QB At least one QB control unit for supplying a QB set voltage to the QB node according to a control signal, a pull-up switching element for outputting a first high potential voltage to an output terminal according to the logic state of the Q node, and the QB node A pull-down switching element that outputs a low-potential voltage to the output terminal according to the logic state of and a Q clear unit that supplies a first discharge voltage to the Q node according to the logic state of the QB node to discharge the Q node And the Q clear unit is connected in series between the Q node and the first discharge voltage terminal and provides first and second clear switching to supply the first discharge voltage to the Q node according to the logic state of the QB node. It is composed of an element and a third clear switching element that supplies an offset voltage to the connection node of the first and second clear switching elements according to an external control signal.

Description

Emission control driver for OLED {emitting control driver for OLED}

본 발명은 OLED용 발광 제어(EM) 드라이버에 관한 것으로, 특히 누설 전류를 방지하여 정상적인 출력 신호를 출력할 수 있는 OLED용 발광 제어 드라이버에 관한 것이다.The present invention relates to an emission control (EM) driver for OLED, and particularly to an emission control driver for OLED that can output a normal output signal by preventing leakage current.

최근 표시 장치로 각광 받고 있는 평판 표시 장치로는 액정을 이용한 액정 표시 장치(Liquid Crystal Display; 이하 LCD), 유기 발광 다이오드(Organic Light Emitting Diode; 이하 OLED)를 이용한 OLED 표시 장치, 전기영동 입자를 이용한 전기영동 표시 장치(ElecToPhoretic Display; EPD) 등이 대표적이다. Flat display devices that have recently been in the spotlight as display devices include liquid crystal displays (LCD) using liquid crystals, OLED displays using organic light emitting diodes (OLED), and display devices using electrophoretic particles. A representative example is an electrophoretic display (EPD).

이들 중 OLED 표시 장치의 픽셀 어레이를 구성하는 다수의 픽셀 또는 서브픽셀 각각은 애노드 및 캐소드 사이의 유기 발광층으로 구성된 OLED 소자와, OLED 소자를 독립적으로 구동하는 픽셀 회로를 구비한다. 픽셀 회로는 데이터 전압을 스위칭하여 스토리지 커패시터에 데이터 전압에 상응하는 전압이 충전되게 하는 스위칭 박막 스위칭소자(Thin Film Tansistor; 이하 TFT)와, 스토리지 커패시터에 충전된 전압에 따라 전류를 제어하여 OLED 소자로 공급하는 구동 TFT 등을 포함하고, 상기 구동 TFT를 통해 OLED 소자로 흐르는 전류를 스위칭하여 OLED 소자의 발광 기간을 조절하는 발광 제어 TFT를 추가로 포함할 수 있다.Among these, each of the plurality of pixels or subpixels constituting the pixel array of the OLED display device includes an OLED element composed of an organic light-emitting layer between an anode and a cathode, and a pixel circuit that independently drives the OLED element. The pixel circuit consists of a switching thin film switching element (Thin Film Tansistor (TFT)) that switches the data voltage to charge the storage capacitor with a voltage corresponding to the data voltage, and an OLED element that controls the current according to the voltage charged in the storage capacitor. It may include a driving TFT that supplies power, and may further include an emission control TFT that controls the emission period of the OLED device by switching the current flowing to the OLED device through the driving TFT.

OLED는 표시 장치는 스위칭 TFT와 접속된 게이트 라인을 구동하는 게이트 드라이버와, 발광 제어 TFT에 접속된 발광 제어 라인을 구동하는 발광 제어 드라이버를 구비하며, 이들은 픽셀들의 TFT 어레이와 함께 형성되어 표시 패널에 내장될 수 있다. 게이트 드라이버와 발광 제어 드라이버는 각각 출력을 순차적으로 발생하는 쉬프트 레지스터를 기본 구성으로 포함한다. The OLED display device includes a gate driver that drives a gate line connected to the switching TFT and an emission control driver that drives an emission control line connected to the emission control TFT, and these are formed together with a TFT array of pixels to display the display panel. Can be built-in. The gate driver and the light emission control driver each include a shift register that sequentially generates output.

쉬프트 레지스터는 서로 종속적으로 연결된 다수의 스테이지들을 구비하고, 각 스테이지는 다수의 박막 스위칭소자로 구성된다. 각 스테이지의 출력은 각 게이트 라인에 스캔 펄스로 공급됨과 아울러 다른 스테이지를 제어하는 제어 신호로 공급된다. 각 스테이지는 출력을 발생시키는 출력부와, 출력부를 제어하는 제어부로 구성되고, 제어부는 출력부의 제1 노드 전압을 반전시켜 출력부의 제2 노드로 공급하는 인버터를 포함할 수 있다. 발광 제어 드라이버의 각 스테이지는 출력부의 출력을 반전시켜 발광 제어 신호로 출력하는 인버터를 더 구비한다. The shift register has a plurality of stages that are dependently connected to each other, and each stage is composed of a plurality of thin film switching elements. The output of each stage is supplied as a scan pulse to each gate line and as a control signal to control other stages. Each stage consists of an output unit that generates an output and a control unit that controls the output unit, and the control unit may include an inverter that inverts the voltage of the first node of the output unit and supplies it to the second node of the output unit. Each stage of the light emission control driver further includes an inverter that inverts the output of the output unit and outputs it as a light emission control signal.

상기 발광 제어 드라이버는 내부 제어 노드의 논리 상태에 따라 입력 전압을 반전시켜 출력으로 발생시키는 다수의 TFT로 구성되며, 제어 노드의 전압이 안정적으로 유지될 때 정상적인 출력을 발생시킬 수 있다.The light emission control driver is composed of a plurality of TFTs that invert the input voltage to generate an output according to the logic state of the internal control node, and can generate a normal output when the voltage of the control node remains stable.

상기 발광 제어 드라이버는 N-타입 TFT가 적용되며, N-타입 TFT에서 게이트 전압은 소스 전극에 인가되는 저전위 전압 보다 낮아지지 않는다. 이에 따라, 게이트 전압으로 로우 전압이 인가되어 TFT가 논리적으로는 턴-오프되더라도 게이트-소스간 전압(Vgs)이 0V보다 크므로(Vgs>0V) 누설 전류가 흐르게 된다. TFT의 문턱 전압(Vth)이 네거티브로 쉬프트하는 경우 누설 전류는 더욱 커지게 되어 인버터가 정상 동작하지 않으므로 인버터는 정상적인 파형을 출력할 수 없게 된다.The emission control driver uses an N-type TFT, and in the N-type TFT, the gate voltage does not become lower than the low potential voltage applied to the source electrode. Accordingly, even if a low voltage is applied as the gate voltage and the TFT is logically turned off, a leakage current flows because the gate-source voltage (Vgs) is greater than 0V (Vgs>0V). If the threshold voltage (Vth) of the TFT shifts to negative, the leakage current becomes larger and the inverter does not operate normally, so the inverter cannot output a normal waveform.

예를 들면, 빛에 민감한 산화물 TFT를 이용할 때, 빛의 인가에 의해 산화물 TFT의 문턱 전압(Vth)이 네거티브로 쉬프트하는 경우, 발광 제어 드라이버의 제어 노드와 저전위 전압원 사이에 연결되어 턴-오프된 TFT의 누설 전류에 의해 제어 노드 전압이 감소함으로써 발광 제어 드라이버의 출력 파형이 왜곡되는 출력 불량이 발생하게 된다.For example, when using a light-sensitive oxide TFT, if the threshold voltage (Vth) of the oxide TFT shifts to negative by the application of light, the turn-off signal is connected between the control node of the light emission control driver and the low-potential voltage source. As the control node voltage decreases due to the leakage current of the TFT, an output defect in which the output waveform of the light emission control driver is distorted occurs.

도 1은 종래의 발광 제어 드라이버의 구성을 나타낸 회로도이고, 도 2는 도 1에 도시된 발광 제어 드라이버의 구동 파형을 시뮬레이션한 결과를 나타낸 파형도이다.FIG. 1 is a circuit diagram showing the configuration of a conventional light emission control driver, and FIG. 2 is a waveform diagram showing the results of simulating the driving waveform of the light emission control driver shown in FIG. 1.

종래의 발광 제어 드라이버는, 도 1에 도시한 바와 같이, 4개의 스위칭소자(T1, T2, T3, T4)와, 한개의 커패시터(C1)를 구비한다. As shown in FIG. 1, a conventional light emission control driver includes four switching elements (T1, T2, T3, T4) and one capacitor (C1).

제1 스위칭소자(T1)는 제어 신호(CON)에 응답하여 턴 온 또는 턴 오프되고 턴 온 시 고전위 전압(VH)을 제어 노드(이하 Q 노드)로 공급한다. 제2 스위칭소자(T2)는 QB 조절부의 출력에 응답하여 턴 온 또는 턴 오프되고 턴 온 시 상기 Q 노드를 저전위 전압(VL)으로 방전시킨다. 제3 스위칭소자(T3)는 상기 Q 노드의 논리 상태에 응답하여 턴 온 또는 턴 오프되고 턴 온 시 고전위 전압(VH)을 출력(OUT, 발광 제어 신호)으로 공급하고, 제4 스위칭소자(T4)는 상기 QB 조절부의 출력에 응답하여 턴 온 또는 턴 오프되고 턴 온 시 저전위 전압(VL)을 출력(OUT)으로 공급한다. The first switching element (T1) is turned on or off in response to the control signal (CON), and when turned on, supplies a high potential voltage (VH) to the control node (hereinafter referred to as Q node). The second switching element (T2) is turned on or off in response to the output of the QB regulator, and when turned on, discharges the Q node to a low potential voltage (VL). The third switching element (T3) is turned on or turned off in response to the logic state of the Q node, and when turned on, supplies a high potential voltage (VH) to the output (OUT, light emission control signal), and the fourth switching element ( T4) is turned on or turned off in response to the output of the QB regulator, and when turned on, supplies the low potential voltage (VL) to the output (OUT).

이와 같은 종래의 발광 제어 드라이버의 동작으로 도 2를 참조하여 설명하면 다음과 같다.The operation of such a conventional light emission control driver will be described with reference to FIG. 2 as follows.

도 2를 참조하면, t1 기간에 있어서, 하이 논리의 상기 QB 조절부의 출력에 응답하여 상기 제2 및 제4 스위칭소자(T2, T4)가 턴-온되고, 로우 논리의 제어 신호(CON)에 응답하여 상기 제1 스위칭소자(T1)는 턴-오프된다. 이에 따라, 상기 제2 스위칭소자(T2)를 통해 저전위 전압(VL)의 로우 논리로 방전된 상기 Q 노드의 논리 상태에 따라 상기 제3 스위칭소자(T3)를 턴-오프되고, 출력(OUT)단으로 상기 제4 스위칭소자(T4)에 의해 로우 논리의 저전위 전압(VL)이 출력된다.Referring to FIG. 2, in the t1 period, the second and fourth switching elements T2 and T4 are turned on in response to the output of the QB controller in high logic, and are turned on in response to the control signal CON in low logic. In response, the first switching element (T1) is turned off. Accordingly, the third switching device (T3) is turned off according to the logic state of the Q node discharged to the low logic of the low potential voltage (VL) through the second switching device (T2), and the output (OUT) ) stage, a low logic voltage (VL) is output by the fourth switching element (T4).

t2 기간에 있어서, 로우 논리의 상기 QB 조절부의 출력에 응답하여 상기 제2 및 제4 스위칭소자(T2, T4)가 턴-오프되고, 로우 논리의 상기 제어 신호(CON)에 응답하여 상기 제1 및 제3 스위칭소자(T1, T3)도 이전의 턴-오프 상태를 유지함으로써, 상기 Q 노드 및 출력(OUT)은 이전의 로우 논리 상태로 플로팅된다.In the t2 period, the second and fourth switching elements (T2, T4) are turned off in response to the output of the QB controller of low logic, and the first switching elements (T2, T4) are turned off in response to the control signal (CON) of low logic. And the third switching elements (T1, T3) also maintain the previous turn-off state, so that the Q node and the output (OUT) are floated to the previous low logic state.

t3 기간에 있어서, 로우 논리의 상기 QB 조절부의 출력에 응답하여 상기 제2 및 제4 스위칭소자(T2, T4)가 턴-오프를 유지하고, 하이 논리의 상기 제어 신호(CON)에 응답하여 제1 스위칭소자(T1)가 턴-온되어, 상기 제1 스위칭소자(T1)를 통해 Q 노드는 고전위 전압(VH)의 하이 논리로 충전된다. 상기 하이 논리의 Q 노드에 의해 상기 제3 스위칭소자(T3)를 턴-온되고, 출력(OUT)으로 상기 제3 스위칭소자(T3)에 의해 고전위 전압(VH)의 하이 논리가 출력된다. 이때, 상기 제3 스위칭소자(T3)의 게이트-소스 사이에 접속된 커패시터(C1)의 커플링에 의해 상기 Q 노드의 전압은 출력(OUT)의 전압을 따라 부트스트랩핑된다.In the t3 period, the second and fourth switching elements T2 and T4 maintain turn-off in response to the output of the QB controller in low logic, and turn on in response to the control signal CON in high logic. 1 The switching element (T1) is turned on, and the Q node is charged with the high logic of the high potential voltage (VH) through the first switching element (T1). The third switching element (T3) is turned on by the Q node of the high logic, and the high logic of the high potential voltage (VH) is output by the third switching element (T3) as an output (OUT). At this time, the voltage of the Q node is bootstrapped according to the voltage of the output (OUT) by coupling of the capacitor (C1) connected between the gate and source of the third switching element (T3).

t4 기간에 있어서, 로우 논리의 상기 QB 조절부의 출력에 응답하여 상기 제2 및 제4 스위칭소자(T2, T4)가 턴-오프를 유지하고, 로우 논리의 제어 신호(CON)에 응답하여, 상기 제1 스위칭소자(T1)가 턴-오프됨으로써 상기 Q 노드는 이전의 하이 논리 상태로 플로팅되므로, 상기 제3 스위칭소자(T3)는 이전의 턴-온 상태를 유지하여, 출력(OUT)은 이전의 하이 논리를 유지해야 한다.In the t4 period, the second and fourth switching elements T2 and T4 maintain turn-off in response to the output of the QB controller of low logic, and in response to the control signal CON of low logic, the As the first switching device (T1) is turned off, the Q node floats to the previous high logic state, so the third switching device (T3) maintains the previous turn-on state, so the output (OUT) remains in the previous high logic state. Must maintain high logic.

그러나, t4 기간에서, 턴-오프된 제2 스위칭소자(T2)의 누설 전류에 의해 Q 노드의 전압이 감소하여 제3 스위칭소자(T3)를 통한 전류 공급이 중단됨으로써 출력(OUT)의 전압 변동이 생기게 될 수 있다. 상기 제2 스위칭소자(T2)의 문턱 전압(Vth)이 네거티브로 쉬프트할 수록 누설 전류가 증가하여 출력(OUT)의 전압 변동은 더욱 심해지게 된다. However, in the t4 period, the voltage at the Q node decreases due to the leakage current of the turned-off second switching device (T2), and the current supply through the third switching device (T3) is stopped, resulting in a voltage change at the output (OUT). This can happen. As the threshold voltage (Vth) of the second switching element (T2) shifts to negative, the leakage current increases and the voltage fluctuation of the output (OUT) becomes more severe.

도 2는 VH = 25V, VL = -5V, 제어신호(CON) 및 QB 조절부의 출력 = -5V ~ 25V, Vth = -1V의 시뮬레이션 조건으로 도 1에 도시된 발광 제어 드라이버를 구동한 결과를 나타낸 것으로, 발광 제어 드라이버의 출력(OUT)이 하이 논리를 유지해야 하는 t4 기간에서, 턴-오프된 제2 스위칭소자(T2)의 누설 전류에 의해 Q 노드 전압이 감소함으로써 인버터의 출력(OUT)도 전압이 감소하는 문제점이 있음을 알 수 있다. Figure 2 shows the results of driving the light emission control driver shown in Figure 1 under the simulation conditions of VH = 25V, VL = -5V, control signal (CON) and output of the QB regulator = -5V to 25V, and Vth = -1V. That is, in the t4 period when the output (OUT) of the light emission control driver must maintain high logic, the Q node voltage decreases due to the leakage current of the turned-off second switching element (T2), and the output (OUT) of the inverter also decreases. It can be seen that there is a problem in which the voltage decreases.

이는 t4 기간에서 상기 제2 스위칭소자(T2)의 게이트에 상기 QB 조절부의 로우 논리의 출력 신호가 인가되더라도, 상기 제2 스위칭소자(T2)의 게이트에 인가되는 상기 QB 조절부의 로우 논리 전압(-5V)과, 상기 제2 스위칭소자(T2)의 소스에 인가되는 저전위 전압(-5V)이 동일하여 게이트-소스간 전압(Vgs)이 문턱 전압(Vth=-1V) 보다 작아지기 않기 때문에, 상기 제2 스위칭소자(T2)가 완전히 턴-오프되지 않고 누설 전류가 흐르기 때문이다.This means that even if the output signal of the low logic of the QB controller is applied to the gate of the second switching device (T2) in the t4 period, the low logic voltage (- 5V) and the low potential voltage (-5V) applied to the source of the second switching element (T2) are the same, so the gate-source voltage (Vgs) does not become less than the threshold voltage (Vth = -1V), This is because the second switching element T2 is not completely turned off and leakage current flows.

한편, 발광 제어 드라이버에, 도 1에 도시된 바와 같이, N-타입 스위칭소자가 적용된 경우에는 문턱 전압이 네거티브 쪽으로 쉬프트되어 전술한 누설 전류 문제점이 발생하였지만, P-타입 스위칭소자가 적용된 경우에는 문턱 전압이 포지티브 쪽으로 쉬프트되어 전술한 누설 전류 문제점이 발생할 수 있다.On the other hand, as shown in FIG. 1, when an N-type switching device is applied to the light emission control driver, the threshold voltage is shifted to the negative side, causing the leakage current problem described above, but when a P-type switching device is applied, the threshold voltage is shifted to the negative side, causing the leakage current problem. The voltage may be shifted toward the positive side, causing the leakage current problem described above.

본 발명은 종래의 문제점을 해결하기 위하여 안출된 것으로, 턴-오프된 TFT의 누설 전류를 방지하여 안정된 출력을 얻을 수 있는 발광 제어 드라이버를 제공하는데 그 목적이 있다.The present invention was developed to solve conventional problems, and its purpose is to provide a light emission control driver that can obtain stable output by preventing leakage current of a turned-off TFT.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 OLED용 발광 제어 드라이버는, Q 조절 신호에 따라 Q 세트 전압을 Q노드에 공급하는 적어도 하나의 Q 세트부와, QB 조절 신호에 따라 QB 세트 전압을 QB 노드에 공급하는 적어도 하나의 QB 조절부와, 상기 Q 노드의 논리 상태에 따라 제 1 고전위 전압을 출력단으로 출력하는 풀-업 수위칭소자와, 상기 QB 노드의 논리 상태에 따라 저전위 전압을 출력단으로 출력하는 풀-다운 스위칭소자와, 상기 QB 노드의 논리 상태에 따라 상기 Q 노드에 제 1 방전용 전압을 공급하여 상기 Q 노드를 방전시키는 Q 클리어부를 구비하고, 상기 Q 클리어부는 상기 Q 노드와 상기 제 1 방전용 전압단 사이에 직렬 연결되어 상기 QB 노드의 논리 상태에 따라 상기 Q 노드에 상기 제 1 방전용 전압을 공급하는 제1 및 제2 클리어 스위칭소자와, 외부의 제어신호에 따라 옵셋 전압을 상기 제1 및 제2 클리어 스위칭소자의 연결 노드에 공급하는 제3 클리어 스위칭소자를 구비하여 구성됨에 그 특징이 있다. The light emission control driver for OLED according to the present invention to achieve the above object includes at least one Q set unit that supplies a Q set voltage to the Q node according to the Q control signal, and a QB set voltage according to the QB control signal. At least one QB regulator that supplies a QB node, a pull-up switching element that outputs a first high potential voltage to an output terminal according to the logic state of the Q node, and a low potential voltage according to the logic state of the QB node. a pull-down switching element that outputs to an output terminal, and a Q clear unit that supplies a first discharge voltage to the Q node according to the logic state of the QB node to discharge the Q node, and the Q clear unit supplies the Q node to the Q node. First and second clear switching elements connected in series between the node and the first discharge voltage terminal to supply the first discharge voltage to the Q node according to the logic state of the QB node, and an external control signal Accordingly, it is characterized by being provided with a third clear switching element that supplies an offset voltage to the connection node of the first and second clear switching elements.

여기서, 상기 Q 세트부는 복수개의 클럭 신호 중 제 1 클럭 신호에 따라 상기 Q 노드에 제 2 고전위 전압을 충전하는 제 1 스위칭소자를 구비하고, 상기 QB 조절부는 3개의 QB 조절부를 구비하고, 제 1 QB 조절부는 상기 QB 노드와 제 2 고전위 전압단 사이에 직렬 연결되는 제 2 및 제 3 스위칭소자와, 상기 QB 노드와 상기 제 2 고전위 전압단 사이에 연결되는 제 4 스위칭소자를 구비하고, 상기 제 2 및 제 3 스위칭소자는 각각 제 1 및 제 2 QB 조절 신호에 따라 상기 QB 노드에 상기 제 2 고전위 전압을 충전하고, 상기 제 4 스위칭소자는 제 3 QB 조절 신호에 따라 상기 QB 노드에 상기 제 2 고전위 전압을 충전하며, 제 2 QB 조절부는 상기 제 1 클럭 신호에 따라 상기 QB 노드를 제 2 방전용 전압으로 방전하는 제 5 스위칭소자를 구비하고, 상기 Q 클리어부의 제 3 스위칭소자의 게이트 단자에는 상기 Q 노드 전압이 인가됨을 특징으로 한다. Here, the Q set unit includes a first switching element that charges the Q node with a second high potential voltage according to a first clock signal among a plurality of clock signals, the QB control unit includes three QB control units, and a first 1 The QB control unit includes second and third switching elements connected in series between the QB node and the second high potential voltage terminal, and a fourth switching element connected between the QB node and the second high potential voltage terminal, , the second and third switching elements charge the QB node with the second high potential voltage according to the first and second QB control signals, respectively, and the fourth switching element charges the QB node according to the third QB control signal. A node is charged with the second high potential voltage, the second QB control unit includes a fifth switching element that discharges the QB node to a second discharging voltage according to the first clock signal, and the third unit of the Q clear unit The Q node voltage is applied to the gate terminal of the switching element.

상기 제 4 스위칭소자는 제 3 QB 조절 신호 대신에 제 3 클럭 신호에 따라 상기 QB 노드에 상기 제 2 고전위 전압 대신에 상기 제 3 QB 조절 신호를 충전함을 특징으로 한다.The fourth switching element is characterized in that it charges the QB node with the third QB control signal instead of the second high potential voltage according to a third clock signal instead of the third QB control signal.

상기 제 3 스위칭소자는 제 2 QB 조절 신호 대신에 제 4 QB 조절 신호에 따라 턴 온 또는 턴 오프됨을 특징으로 한다.The third switching element is turned on or off according to the fourth QB control signal instead of the second QB control signal.

상기 제 5 스위칭소자는 제 1 클럭 신호 대신에 제 2 클럭 신호에 따라 상기 QB 노드를 제 2 방전용 전압으로 방전하고, 다른 클럭 신호에 따라 상기 QB 노드를 방전하는 스위칭소자를 더 추가함을 특징으로 한다.The fifth switching element discharges the QB node to a second discharge voltage according to a second clock signal instead of the first clock signal, and further adds a switching element that discharges the QB node according to another clock signal. Do it as

또한, 상기 Q 세트부는 복수개의 클럭 신호 중 제 1 클럭 신호에 따라 상기 Q 노드에 제 2 고전위 전압을 충전하는 제 1 스위칭소자를 구비하고, 상기 QB 조절부는 2개의 QB 조절부를 구비하고, 제 1 QB 조절부는 제 1 QB 조절 신호에 따라 상기 QB 노드에 상기 제 2 고전위 전압을 충전하는 제 2 스위칭소자와, 제 3 QB 조절 신호에 따라 상기 QB 노드에 상기 제 2 고전위 전압을 충전하는 제 4 스위칭소자(T7)를 구비하고, 제 2 QB 조절부는 상기 제 1 클럭 신호에 따라 상기 QB 노드를 제 2 방전용 전압으로 방전하는 제 5 스위칭소자를 구비하고, 상기 Q 클리어부의 제 3 스위칭소자의 게이트 단자에는 상기 Q 노드 전압이 인가됨을 특징으로 한다.In addition, the Q set unit includes a first switching element that charges the Q node with a second high potential voltage according to a first clock signal among the plurality of clock signals, the QB control unit includes two QB control units, and 1 The QB control unit includes a second switching element for charging the QB node with the second high potential voltage according to a first QB control signal, and a third QB control signal for charging the QB node with the second high potential voltage. It has a fourth switching element (T7), and the second QB control unit has a fifth switching element that discharges the QB node to a second discharge voltage according to the first clock signal, and the third switching of the Q clear unit. The Q node voltage is applied to the gate terminal of the device.

상기 제 4 스위칭소자는 제 3 QB 조절 신호에 따라 상기 QB 노드에 상기 제 2 고전위 전압 대신에 제 2 QB 조절 신호를 충전함을 특징으로 한다.The fourth switching element is characterized in that it charges the QB node with a second QB control signal instead of the second high potential voltage according to the third QB control signal.

또한, 상기 Q 세트부는 복수개의 클럭 신호 중 제 1 클럭 신호에 따라 상기 Q 노드에 상기 제 2 고전위 전압을 충전하는 제 1 스위칭소자를 구비하고, 상기 QB 조절부는 3개의 QB 조절부를 구비하고, 제 1 QB 조절부는 제 1 QB 조절 신호에 따라 상기 QB 노드를 제 4 QB 조절 신호(Vps2a) 전압으로 충전하는 제 2 스위칭소자를 구비하고, 제 2 QB 조절부는 제 3 QB 조절 신호에 따라 상기 제 2 고전위 전압을 상기 QB 노드에 충전하는 제 4 스위칭소자를 구비하고, 제 3 QB 조절부는 상기 제 1 클럭 신호에 따라 상기 QB 노드를 제 2 방전용전압으로 방전하는 제 5 스위칭소자를 구비하고, 상기 Q 클리어부의 제 3 스위칭소자의 게이트 단자에는 상기 Q 노드 전압이 인가됨을 특징으로 한다.In addition, the Q set unit includes a first switching element that charges the Q node with the second high potential voltage according to a first clock signal among a plurality of clock signals, and the QB control unit includes three QB control units, The first QB control unit has a second switching element that charges the QB node with a fourth QB control signal (Vps2a) voltage according to the first QB control signal, and the second QB control unit charges the fourth QB control signal (Vps2a) according to the third QB control signal. 2 A fourth switching element is provided for charging the QB node with a high potential voltage, and the third QB control unit is provided with a fifth switching element for discharging the QB node to a second discharge voltage according to the first clock signal. , The Q node voltage is applied to the gate terminal of the third switching element of the Q clear unit.

또한, 상기 QB 조절부는 구성되지 않고, 상기 Q 세트부는 제 1 클럭 신호에 따라 상기 Q 노드에 상기 제 2 고전위 전압을 충전하는 제 1 스위칭소자를 구비함을 특징으로 한다.In addition, the QB control unit is not configured, and the Q set unit is characterized by including a first switching element that charges the second high potential voltage to the Q node according to a first clock signal.

또한, 상기 Q 세트부(QC)는 제 1 클럭 신호에 따라 상기 Q 노드에 제 2 고전위 전압을 충전하는 제 1 스위칭소자를 구비하고, 상기 QB 조절부는 상기 제 1 클럭 신호에 따라 상기 QB 노드를 제 2 방전용 전압으로 방전하는 제 5 스위칭소자를 구비하고, 상기 QB 노드에는 제 1 QB 조절 신호가 직접 인가됨을 특징으로 한다.In addition, the Q set unit (QC) includes a first switching element that charges the Q node with a second high potential voltage according to a first clock signal, and the QB control unit controls the QB node according to the first clock signal. It has a fifth switching element that discharges at a second discharge voltage, and the first QB control signal is directly applied to the QB node.

또한, 상기 풀-다운 스위칭소자의 상기 저전위 전압 단 사이에 상기 풀 다운 스위칭소자와 직렬 연결되어 상기 QB 노드의 논리 상태에 따라 턴 온 또는 턴오프되는 추가 풀 다운 스위칭소자와, 상기 출력단의 논리 상태에 따라 상기 제 1 고전위 전압을 상기 풀 다운 스위칭소자 및 상기 추가 풀 다운 스위칭소자의 연결 로드에 공급하는 제 6 스위칭소자를 더 포함함을 특징으로 한다.In addition, an additional pull-down switching element connected in series with the pull-down switching element between the low-potential voltage terminal of the pull-down switching element and turned on or off depending on the logic state of the QB node, and the logic of the output terminal It may further include a sixth switching element that supplies the first high potential voltage to the connection load of the pull-down switching element and the additional pull-down switching element depending on the state.

또한, 상기 Q 세트부는 상기 제 2 고전위 전압 단과 상기 Q 노드 사이에 서로 직렬 연결된 2개 스위칭소자를 구비하고, 상기 Q 클리어부의 제 3 클리어 스위칭소자를 통해 상기 제 1 고전위 전압이 상기 2개의 스위칭소자의 연결 로드에 공급됨을 특징으로 한다.In addition, the Q set unit includes two switching elements connected in series between the second high potential voltage terminal and the Q node, and the first high potential voltage is connected to the two through a third clear switching element of the Q clear unit. It is characterized in that it is supplied to the connecting rod of the switching element.

또한, 상기 풀-다운 스위칭소자의 상기 저전위 전압 단 사이에 상기 풀 다운 스위칭소자와 직렬 연결되어 상기 QB 노드의 논리 상태에 따라 턴 온 또는 턴오프되는 추가 풀 다운 스위칭소자를 더 구비하고, 상기 Q 클리어부의 제 3 클리어 스위칭소자를 통해 상기 제 1 고전위 전압이 상기 풀 다운 스위칭소자 및 상기 추가 풀 다운 스위칭소자의 연결 로드에 공급됨을 특징으로 한다.In addition, an additional pull-down switching device is connected in series between the low-potential voltage terminals of the pull-down switching device and is turned on or off depending on the logic state of the QB node, The first high potential voltage is supplied to the connection load of the pull-down switching device and the additional pull-down switching device through the third clear switching device of the Q clear unit.

또한, 상기 풀 다운 스위칭소자 대신에, 상기 출력단과 상기 저전위 전압 단 사이에 직렬 연결되어 상기 QB 노드의 논리 상태에 따라 상기 저전위 전압을 상기 출력단으로 공급하는 제 1 및 제 2 풀 다운 스위칭소자와, 상기 Q 노드 또는 상기 출력단의 전압에 따라 상기 제 1 고전위 전압을 상기 제 1 및 제 2 풀 다운 스위칭소자의 연결 노드에 공급하는 제 3 풀 다운 스위칭소자를 구비하여 구성됨을 특징으로 한다.In addition, instead of the pull-down switching device, first and second pull-down switching devices are connected in series between the output terminal and the low-potential voltage terminal and supply the low-potential voltage to the output terminal according to the logic state of the QB node. and a third pull-down switching device that supplies the first high potential voltage to the connection node of the first and second pull-down switching devices according to the voltage of the Q node or the output terminal.

상기 Q 노드의 논리 상태에 따라 상기 QB 노드를 방전용 전압으로 방전하는제 7 스위칭소자를 더 구비함을 특징으로 한다.It may further include a seventh switching element that discharges the QB node to a discharge voltage according to the logic state of the Q node.

복수개의 클럭 신호 중 어느 하나의 클럭 신호에 따라 상기 QB 노드를 방전용 전압으로 방전시키는 제 8 스위칭소자를 더 구비함을 특징으로 한다.It may further include an eighth switching element that discharges the QB node to a discharge voltage according to one of the plurality of clock signals.

임의의 노드에 연결되어 상기 제 1 또는 제 2 고전위 전압에 따라 턴 온 또는 턴 오프되는 제 9 스위칭소자를 더 구비함을 특징으로 한다.It may further include a ninth switching element connected to an arbitrary node and turned on or off according to the first or second high potential voltage.

본 발명에 따른 발광 제어 드라이버는 옵셋 전압을 이용하여 스위칭소자를 완전하게 턴-오프시킴으로써 문턱 전압이 네거티브로 쉬프트하더라도 Q 노드의 누설 전류를 방지하여 안정적인 출력을 얻을 수 있으므로 정상 출력을 얻을 수 있는 문턱 전압의 범위를 증가시킬 수 있다.The light emission control driver according to the present invention completely turns off the switching element using an offset voltage, so that even if the threshold voltage shifts to negative, leakage current of the Q node can be prevented and a stable output can be obtained, so that a normal output can be obtained. The voltage range can be increased.

또한, 본 발명에 따른 발광 제어 드라이버는 Q 노드의 누설 전류를 방지하여 안정된 출력을 유지할 수 있으므로 정상 동작이 가능한 문턱 전압의 범위를 증가시킬 수 있고, 저주파 구동에 의해 게이트 온 전압의 출력 기간이 증가하더라도 안정된 출력을 유지할 수 있다.In addition, the light emission control driver according to the present invention can maintain a stable output by preventing leakage current of the Q node, thereby increasing the range of the threshold voltage capable of normal operation, and the output period of the gate-on voltage is increased by low-frequency driving. Even so, stable output can be maintained.

또한, 본 발명에 따른 발광 제어 드라이버는 풀 다운 스위칭소자를 완전하게 턴-오프시킴으로써 문턱 전압이 네거티브로 쉬프트하더라도 출력단의 누설 전류를 방지하여 안정적인 출력을 얻을 수 있으므로 정상 출력을 얻을 수 있는 문턱 전압의 범위를 증가시킬 수 있다.In addition, the light emission control driver according to the present invention can obtain a stable output by preventing leakage current at the output stage even if the threshold voltage shifts to negative by completely turning off the pull-down switching element, so that the threshold voltage that can obtain normal output is maintained. The range can be increased.

도 1은 종래의 발광 제어 드라이버의 구성을 나타낸 회로도
도 2는 도 1에 도시된 발광 제어 드라이버의 구동 파형을 시뮬레이션한 결과를 나타낸 파형도
도 3은 본 발명의 제 1 실시예에 따른 OLED용 발광 제어 드라이버의 기본 구성을 나타낸 회로도
도 4는 본 발명의 제 2 실시예에 따른 OLED용 발광 제어 드라이버의 기본 구성을 나타낸 회로도
도 5는 본 발명의 제 3 실시예에 따른 OLED용 발광 제어 드라이버의 기본 구성을 나타낸 회로도
도 6은 본 발명의 제 4 실시예에 따른 OLED용 발광 제어 드라이버의 기본 구성을 나타낸 회로도
도 7은 본 발명의 제 1 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성도
도 8은 본 발명의 제 2 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성도
도 9는 본 발명의 제 3 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성도
도 10은 본 발명의 제 4 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성도
도 11은 본 발명의 제 1 내지 제 4 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로도에서 사용할 수 있는 신호 입출력 파형도
도 12는 본 발명의 제 3 내지 제 4 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로도에서 사용할 수 있는 신호 입출력 파형도
도 13은 본 발명의 제 5 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성도
도 14는 본 발명의 제 6 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성도
도 15는 본 발명의 제 7 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성도
도 16은 본 발명의 제 8 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성도
도 17은 본 발명의 제 5 내지 제 6 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로도에서 사용할 수 있는 신호 입출력 파형도
도 18도 본 발명의 제 5 내지 제 6 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로도에서 사용할 수 있는 다른 실시예의 신호 입출력 파형도
도 19는 본 발명의 제 7 내지 제 8 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로도에서 사용할 수 있는 신호 입출력 파형도
도 20은 본 발명의 제 9 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성도
도 21은 본 발명의 제 10 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성도
도 22는 본 발명의 제 11 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성도
도 23은 본 발명에 따른 각 실시예 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성에서, 상기 풀 다운 스위칭소자(Td)의 다른 실시예의 회로 구성도이다.
도 24(a), 24(b), 24(c) 및 24(d)는 본 발명의 각 실시예에 더 추가할 수 있는 스위칭소자들의 구성도
도 25는 도 15에 도시된 본 발명의 제 7 실시예에 따른 발광 제어 드라이버의 구동 파형을 시뮬레이션한 결과를 나타낸 파형도
도 26은 도 15에 도시된 본 발명의 제 7 실시예에 따른 발광 제어 드라이버에서, Vss 및 Vssa = -10V의 조건으로 한 시뮬레이션한 결과를 나타낸 파형도
도 27는 도 20에 도시된 본 발명의 제 9 실시예에 따른 발광 제어 드라이버의 구동 파형을 시뮬레이션한 결과를 나타낸 파형도
도 28은 도 20에 도시된 본 발명의 제 9 실시예에 따른 발광 제어 드라이버에서, Vss 및 Vssa = -10V의 조건으로 한 시뮬레이션한 결과를 나타낸 파형도
도 29는 도 21에 도시된 본 발명의 제 10 실시예에 따른 발광 제어 드라이버의 구동 파형을 시뮬레이션한 결과를 나타낸 파형도
도 30은 도 20에 도시된 본 발명의 제 10 실시예에 따른 발광 제어 드라이버에서, Vss 및 Vssa = -10V의 조건으로 한 시뮬레이션한 결과를 나타낸 파형도
도 31는 도 22에 도시된 본 발명의 제 11 실시예에 따른 발광 제어 드라이버의 구동 파형을 시뮬레이션한 결과를 나타낸 파형도
도 32는 도 13에 도시된 본 발명의 제 5 실시예에 따른 발광 제어 드라이버의 구동 파형을 시뮬레이션한 결과를 나타낸 파형도1 is a circuit diagram showing the configuration of a conventional light emission control driver.
Figure 2 is a waveform diagram showing the results of simulating the driving waveform of the light emission control driver shown in Figure 1
Figure 3 is a circuit diagram showing the basic configuration of an emission control driver for OLED according to the first embodiment of the present invention.
Figure 4 is a circuit diagram showing the basic configuration of an emission control driver for OLED according to a second embodiment of the present invention.
Figure 5 is a circuit diagram showing the basic configuration of an emission control driver for OLED according to a third embodiment of the present invention.
Figure 6 is a circuit diagram showing the basic configuration of an emission control driver for OLED according to a fourth embodiment of the present invention.
7 is a detailed circuit diagram of an emission control driver for OLED according to the first embodiment of the present invention.
8 is a detailed circuit diagram of an emission control driver for OLED according to a second embodiment of the present invention.
9 is a detailed circuit diagram of an emission control driver for OLED according to a third embodiment of the present invention.
10 is a detailed circuit diagram of an emission control driver for OLED according to a fourth embodiment of the present invention.
11 is a signal input and output waveform diagram that can be used in a specific circuit diagram of the light emission control driver for OLED according to the first to fourth embodiments of the present invention.
12 is a signal input and output waveform diagram that can be used in a specific circuit diagram of the light emission control driver for OLED according to the third to fourth embodiments of the present invention.
13 is a detailed circuit configuration diagram of an emission control driver for OLED according to the fifth embodiment of the present invention.
Figure 14 is a specific circuit configuration diagram of the light emission control driver for OLED according to the sixth embodiment of the present invention.
15 is a detailed circuit diagram of an emission control driver for OLED according to the seventh embodiment of the present invention.
16 is a detailed circuit configuration diagram of an emission control driver for OLED according to the eighth embodiment of the present invention.
17 is a signal input/output waveform diagram that can be used in a specific circuit diagram of the light emission control driver for OLED according to the fifth to sixth embodiments of the present invention.
18 is also a signal input/output waveform diagram of another embodiment that can be used in a specific circuit diagram of the light emission control driver for OLED according to the fifth to sixth embodiments of the present invention.
19 is a signal input/output waveform diagram that can be used in a specific circuit diagram of the light emission control driver for OLED according to the seventh to eighth embodiments of the present invention.
Figure 20 is a detailed circuit diagram of an emission control driver for OLED according to the ninth embodiment of the present invention.
Figure 21 is a detailed circuit diagram of an emission control driver for OLED according to the tenth embodiment of the present invention.
Figure 22 is a detailed circuit configuration diagram of the light emission control driver for OLED according to the 11th embodiment of the present invention.
Figure 23 is a circuit configuration diagram of another embodiment of the pull-down switching element (Td) in the specific circuit configuration of the light emission control driver for OLED according to each embodiment according to the present invention.
Figures 24(a), 24(b), 24(c), and 24(d) are configuration diagrams of switching elements that can be further added to each embodiment of the present invention.
FIG. 25 is a waveform diagram showing the results of simulating the driving waveform of the light emission control driver according to the seventh embodiment of the present invention shown in FIG. 15.
FIG. 26 is a waveform diagram showing simulation results under the conditions of Vss and Vssa = -10V in the light emission control driver according to the seventh embodiment of the present invention shown in FIG. 15.
FIG. 27 is a waveform diagram showing the results of simulating the driving waveform of the light emission control driver according to the ninth embodiment of the present invention shown in FIG. 20
FIG. 28 is a waveform diagram showing simulation results under the conditions of Vss and Vssa = -10V in the light emission control driver according to the ninth embodiment of the present invention shown in FIG. 20.
Figure 29 is a waveform diagram showing the results of simulating the driving waveform of the light emission control driver according to the tenth embodiment of the present invention shown in Figure 21
FIG. 30 is a waveform diagram showing simulation results under the conditions of Vss and Vssa = -10V in the light emission control driver according to the tenth embodiment of the present invention shown in FIG. 20.
Figure 31 is a waveform diagram showing the results of simulating the driving waveform of the light emission control driver according to the 11th embodiment of the present invention shown in Figure 22
Figure 32 is a waveform diagram showing the results of simulating the driving waveform of the light emission control driver according to the fifth embodiment of the present invention shown in Figure 13

상기와 같은 특징을 갖는 본 발명에 따른 OLED용 발광 제어 드라이버를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.The light emission control driver for OLED according to the present invention having the above features will be described in more detail with reference to the attached drawings as follows.

도 3은 본 발명의 제 1 실시예에 따른 OLED용 발광 제어 드라이버의 기본 구성을 나타낸 회로도이다.Figure 3 is a circuit diagram showing the basic configuration of an emission control driver for OLED according to the first embodiment of the present invention.

본 발명의 제 1 실시예에 따른 OLED용 발광 제어 드라이버의 기본 구성은, 도 3에 도시한 바와 같이, Q 조절 신호에 따라 Q 세트 전압을 세트 노드(이하 'Q노드"라 함)에 공급하는 Q 세트부(QC)와, QB 조절 신호에 따라 QB 세트 전압을 QB 노드(QB)에 공급하는 QB 조절부(QBC)와, 상기 Q 노드의 논리 상태에 따라 턴 온 또는 턴 오프되어 턴 온 시 하이 논리의 고전위 전압(VH)를 출력단으로 출력하는 풀-업 수위칭소자(Tu)와, 상기 QB 노드의 논리 상태에 따라 로우 논리의 저전위 전압(VL)을 출력단으로 출력하는 풀-다운 스위칭소자(Td)와, 상기 QB 노드의 논리 상태에 따라 상기 Q 노드에 방전용 전압(VSS)를 공급하여 상기 Q 노드를 방전시키는 Q 클리어부(QCU1)를 구비하여 구성된다.As shown in FIG. 3, the basic configuration of the light emission control driver for OLED according to the first embodiment of the present invention is to supply the Q set voltage to the set node (hereinafter referred to as 'Q node') according to the Q control signal. A Q set unit (QC), a QB control unit (QBC) that supplies the QB set voltage to the QB node (QB) according to the QB control signal, and is turned on or turned off depending on the logic state of the Q node when turned on. A pull-up switching device (Tu) that outputs a high-level voltage (VH) of high logic to the output terminal, and a pull-down device that outputs a low-level voltage (VL) of low logic to the output terminal according to the logic state of the QB node. It is comprised of a switching element (Td) and a Q clear unit (QCU1) that supplies a discharge voltage (VSS) to the Q node according to the logic state of the QB node to discharge the Q node.

상기 발광 제어 드라이버는 상기 Q 노드가 하이 논리이고 상기 Qb 노드가 로우 논리일 때 상기 풀-업 스위칭소자(Tu)를 통해 하이 논리의 출력(OUT)을 발생시키고, 상기 Q 노드가 로우 논리이고 상기 QB 노드가 하이 논리일 때 풀-다운 스위칭소자(Td)를 통해 로우 논리의 출력(OUT)을 발생시킨다. The light emission control driver generates a high logic output (OUT) through the pull-up switching element (Tu) when the Q node is high logic and the Qb node is low logic, and when the Q node is low logic and the When the QB node is in high logic, it generates a low logic output (OUT) through the pull-down switching element (Td).

여기서, 상기 풀 다운 스위칭소자는 2개 이상 설치될 수 있다.Here, two or more pull-down switching elements may be installed.

또한, 상기 Q 클리어부(QCU1)는 QB 노드의 하이 논리에 응답하여 Q 노드를 로우 논리의 저전위 전압(VL)으로 방전하고, 상기 QB 노드의 로우 논리에 응답하여 저전위 전압(VL)을 차단한다. 이를 위하여, 상기 Q 클리어부(QCU1)는 제1 내지 제3 클리어 스위칭소자(T1, T2, T3)를 구비한다.In addition, the Q clear unit (QCU1) discharges the Q node to a low potential voltage (VL) of low logic in response to the high logic of the QB node, and discharges the low potential voltage (VL) in response to the low logic of the QB node. Block it. To this end, the Q clear unit (QCU1) is provided with first to third clear switching elements (T1, T2, and T3).

상기 Q 클리어부(QCU1)는 상기 Q 노드와 상기 방전용 전압(VSS)의 공급 단자 사이에 직렬 연결되고, 상기 QB 노드의 논리 상태에 따라 턴 온 또는 턴 오프되어 턴 온 시 상기 Q 노드에 상기 방전용 전압(VSS)을 공급하는 제1 및 제2 클리어 스위칭소자(T1, T2)와, 외부의 제어신호(VB)에 따라 턴 온 또는 턴 오프되어 턴 온 시 옵셋 전압(VC)을 상기 제1 및 제2 클리어 스위칭소자(T1, T2)의 연결 노드(P)에 공급하는 제3 클리어 스위칭소자(T3)를 구비하여 구성된다. The Q clear unit (QCU1) is connected in series between the Q node and the supply terminal of the discharging voltage (VSS), and is turned on or turned off depending on the logic state of the QB node, so that the Q clear unit (QCU1) is connected to the Q node when turned on. The first and second clear switching elements (T1, T2) supply a discharge voltage (VSS), and are turned on or off according to an external control signal (VB) to set an offset voltage (VC) when turned on. It is comprised of a third clear switching element (T3) that supplies power to the connection node (P) of the first and second clear switching elements (T1, T2).

상기 Q 클리어부(QCU1)의 제1 및 제2 클리어 스위칭소자(T1, T2)는 상기 QB 노드가 하이 논리일 때 턴-온되어 상기 Q 노드를 방전용 전압(VSS)으로 방전시키고, 상기 QB 노드가 로우 논리일 때 턴-오프되어 상기 Q 노드와 상기 방전용 전압(VSS)의 연결을 차단한다.The first and second clear switching elements (T1, T2) of the Q clear unit (QCU1) are turned on when the QB node is in high logic to discharge the Q node to the discharge voltage (VSS), and the QB node is turned on. When the node is in low logic, it is turned off to block the connection between the Q node and the discharge voltage (VSS).

상기 QB 노드의 로우 논리에 의해 상기 제1 및 제2 클리어 스위칭소자(T1, T2)가 턴-오프될 때, 상기 제3 클리어 스위칭소자(T3)는 상기 외부의 제어신호(VB)의 하이 논리에 의해 턴-온된다. 턴-온된 제3 클리어 스위칭소자(T3)는 상기 옵셋 전압(VC)을 상기 제1 및 제2 클리어 스위칭소자(T1, T2)의 연결 노드(P), 즉 상기 제2 클리어 스위칭소자(T2)의 드레인과 연결된 제1 클리어 스위칭소자(T1)의 소스에 옵셋 전압(VC)으로 인가한다. 이에 따라, 상기 제1 클리어 스위칭소자(T1)의 게이트 단자에 상기 QB 노드의 로우 논리가 인가되고 상기 제1 클리어 스위칭소자(T1)의 소스 단자에는 로우 논리보다 높은 옵셋 전압(VC)이 인가되어 게이트-소스간 전압(Vgs)이 문턱 전압보다 낮은 네거티브 값을 갖게 됨으로써 완전히 턴-오프된다. 또한, 상기 제1 클리어 스위칭소자(T1)의 문턱 전압이 네거티브로 이동하더라도 소스에 인가된 옵셋 전압(VC)에 의해 게이트-소스간 전압(Vgs)은 문턱 전압보다 낮으므로 상기 제1 클리어 스위칭소자(T1)는 완전히 턴-오프된다. 따라서, 제1 및 제2 클리어 스위칭소자(T1, T2)를 통한 Q 노드의 누설 전류를 방지할 수 있다. When the first and second clear switching devices (T1, T2) are turned off by the low logic of the QB node, the third clear switching device (T3) is turned off by the high logic of the external control signal (VB). It is turned on by . The turned-on third clear switching element (T3) connects the offset voltage (VC) to the connection node (P) of the first and second clear switching elements (T1 and T2), that is, the second clear switching element (T2). An offset voltage (VC) is applied to the source of the first clear switching element (T1) connected to the drain of . Accordingly, the low logic of the QB node is applied to the gate terminal of the first clear switching device (T1), and an offset voltage (VC) higher than the low logic is applied to the source terminal of the first clear switching device (T1). The gate-source voltage (Vgs) has a negative value lower than the threshold voltage, resulting in complete turn-off. In addition, even if the threshold voltage of the first clear switching element (T1) moves to negative, the gate-source voltage (Vgs) is lower than the threshold voltage due to the offset voltage (VC) applied to the source, so that the first clear switching element (T1) (T1) is completely turned off. Accordingly, leakage current of the Q node through the first and second clear switching elements T1 and T2 can be prevented.

이와 같이, 상기 Q 노드 또는 출력(OUT) 노드가 하이 논리일 때, 상기 턴-온된 제3 클리어 스위칭소자(T3)를 통해 공급된 옵셋 전압(VC)에 의해 제1 클리어 스위칭소자(T1)는 완전한 턴-오프 상태를 유지함에 따라, 상기 Q 노드는 전하 누설이 방지되어 안정된 하이 논리를 유지하므로 OLED용 발광 제어 드라이이버는 하이 논리의 출력(OUT)을 정상적으로 유지할 수 있다.In this way, when the Q node or the output (OUT) node is at high logic, the first clear switching element (T1) is switched on by the offset voltage (VC) supplied through the turned-on third clear switching element (T3). By maintaining a complete turn-off state, the Q node maintains a stable high logic by preventing charge leakage, so the emission control driver for OLED can normally maintain the output (OUT) of the high logic.

여기서, 상기 각 스위칭소자가 N-타입 스위칭소자들로 구성되는 경우, 상기 고전위 전압(VH)은 하이 논리에 해당하는 전압원으로 온 전압, 게이트 온 전압, 또는 충전용 전압으로 표현될 수 있다. 상기 저전위 전압(VL)은 로우 논리에 해당하는 전압원으로 오프 전압, 게이트 오프 전압, 또는 방전용 전압으로 표현될 수 있다. Here, when each switching element is composed of N-type switching elements, the high potential voltage (VH) is a voltage source corresponding to high logic and can be expressed as an on voltage, a gate on voltage, or a charging voltage. The low potential voltage (VL) is a voltage source corresponding to low logic and can be expressed as an off voltage, gate off voltage, or discharge voltage.

상기 방전용 전압(VSS)는 적어도 상기 QB 노드가 하이 논리 상태인 동안 로우 논리인 전압이면 되고, DC 전압일 수 있으며 상기 저전위 전압(VL)과 같을 수 있다.The discharging voltage (VSS) can be at least a low logic voltage while the QB node is in a high logic state, and may be a DC voltage and may be equal to the low potential voltage (VL).

상기 Q 조절 신호 및 QB 조절 신호는 펄스 형태의 제어 신호이고, 상기 세트 전압(VQS) 및 QB 세트 전압(VQBS)는 각각 DC, 펄스 또는 복합 펄스일 수 있다.The Q adjustment signal and the QB adjustment signal are control signals in the form of pulses, and the set voltage (VQS) and QB set voltage (VQBS) may be DC, pulse, or composite pulse, respectively.

또한, 상기 옵셋 전압(VC)는 하이 논리의 DC 전압이고, 상기 고전위 전압(VH)를 사용할 수 있고, 상기 외부 제어신호는 클럭 펄스일 수 있고 Q 노드 전압을 이용할 수 있다. Additionally, the offset voltage (VC) is a DC voltage of high logic, and the high potential voltage (VH) can be used, and the external control signal can be a clock pulse and can use the Q node voltage.

도 4는 본 발명의 제 2 실시예에 따른 OLED용 발광 제어 드라이버의 기본 구성을 나타낸 회로도이다.Figure 4 is a circuit diagram showing the basic configuration of an emission control driver for OLED according to a second embodiment of the present invention.

도 4에 도시한 바와 같이, 본 발명의 제 2 실시예에 따른 OLED용 발광 제어 드라이버의 기본 구성은, 본 발명의 제 1 실시예에 따른 OLED용 발광 제어 드라이버의 기본 구성에서, 상기 Q 세트부(QC) 및 상기 QB 조절부(QBC)가 각각 복수개 구성된 것이다. As shown in Figure 4, the basic configuration of the emission control driver for OLED according to the second embodiment of the present invention is the basic configuration of the emission control driver for OLED according to the first embodiment of the present invention, the Q set unit (QC) and the QB control unit (QBC) are each configured in plural numbers.

즉, 상기 Q 세트부는 제1 Q 조절 신호(VQC1)에 따라 제1 Q 세트 전압(VQS1)을 Q노드에 공급하는 제1 Q 세트부(QC1)와, 제2 Q 조절 신호(VQC2)에 따라 제2 Q 세트 전압(VQS2)을 Q노드에 공급하는 제2 Q 세트부(QC2)를 구비한다.That is, the Q set unit includes a first Q set unit (QC1) that supplies the first Q set voltage (VQS1) to the Q node according to the first Q control signal (VQC1), and a first Q set unit (QC1) that supplies the first Q set voltage (VQS1) to the Q node according to the second Q control signal (VQC2). It is provided with a second Q set unit (QC2) that supplies a second Q set voltage (VQS2) to the Q node.

상기 Qb 조절부는 제1 QB 조절 신호(VQBC1)에 따라 제1 QB 세트 전압(VQBS1)을 QB 노드에 공급하는 제1 QB 조절부(QBC1)와, 제2 QB 조절 신호(VQBC2)에 따라 제2 QB 세트 전압(VQBS2)을 QB 노드에 공급하는 제2 QB 조절부(QBC2)를 구비하여 구성된다.The Qb control unit includes a first QB control unit (QBC1) that supplies a first QB set voltage (VQBS1) to the QB node according to the first QB control signal (VQBC1), and a second QB control unit (QBC1) that supplies a first QB set voltage (VQBS1) to the QB node according to the first QB control signal (VQBC1). It is configured to include a second QB regulator (QBC2) that supplies the QB set voltage (VQBS2) to the QB node.

여기서, 상기 Q 세트부(QC) 및 상기 QB 조절부(QBC)가 각각 복수개 구성되고, 상기 Q 세트부(QC)의 갯수와 상기 QB 조절부(QBC)의 갯수는 서로 다를 수 있고, 상기 Q 조절 신호(VQC1, VQC2)들도 서로 다를 수 있으며, 상기 QB 조절 신호(VQBC1, VQBC2)들도 서로 다를 수 있다.Here, a plurality of Q set units (QC) and QB control units (QBC) are each configured, the number of Q set units (QC) and the number of QB control units (QBC) may be different from each other, and the Q The control signals (VQC1, VQC2) may also be different from each other, and the QB control signals (VQBC1, VQBC2) may also be different from each other.

도 4에서는 상기 Q 세트부(QC) 및 상기 QB 조절부(QBC)가 각각 2개씩 구성됨을 도시하였으나, 이에 한정되지 않고 2개 이상으로 구성될 수 있다.In FIG. 4, it is shown that the Q set unit (QC) and the QB control unit (QBC) are comprised of two each, but the present invention is not limited to this and may be comprised of two or more units.

그리고 나머지 구성은 도 3과 같다.And the remaining configuration is the same as Figure 3.

도 5는 본 발명의 제 3 실시예에 따른 OLED용 발광 제어 드라이버의 기본 구성을 나타낸 회로도이다.Figure 5 is a circuit diagram showing the basic configuration of an emission control driver for OLED according to a third embodiment of the present invention.

도 5에 도시한 바와 같이, 본 발명의 제 3 실시예에 따른 OLED용 발광 제어 드라이버의 기본 구성은, 본 발명의 제 1 실시예에 따른 OLED용 발광 제어 드라이버의 기본 구성에서, 상기 Q 세트부(QC) 및 상기 QB 조절부(QBC)가 각각 하나씩 구성되고, 상기 Q 조절 신호 및 상기 QB 조절 신호가 복수개 구성된 것이다. As shown in Figure 5, the basic configuration of the emission control driver for OLED according to the third embodiment of the present invention is the basic configuration of the emission control driver for OLED according to the first embodiment of the present invention, the Q set unit (QC) and the QB control unit (QBC) are configured one each, and the Q control signal and the QB control signal are configured in plural numbers.

즉, 상기 Q 세트부는 제1 Q 조절 신호(VQC1) 및 제2 Q 조절 신호(VQC2)에 따라 Q 세트 전압(VQS)을 Q노드에 공급하고, 상기 Qb 조절부는 제1 QB 조절 신호(VQBC1) 및 제2 QB 조절 신호(VQBC2)에 따라 QB 세트 전압(VQBS)을 QB 노드에 공급한다.That is, the Q set unit supplies the Q set voltage (VQS) to the Q node according to the first Q control signal (VQC1) and the second Q control signal (VQC2), and the Qb control unit supplies the first QB control signal (VQBC1). And the QB set voltage (VQBS) is supplied to the QB node according to the second QB control signal (VQBC2).

도 5에서는 Q 조절 신호와 QB 조절 신호가 각각 2개씩 구성됨을 도시하였으나, 이에 한정되지 않고 2개 이상으로 구성될 수 있다.In Figure 5, it is shown that the Q adjustment signal and the QB adjustment signal are composed of two each, but the signal is not limited to this and may be composed of two or more signals.

도면에는 도시하지 않았지만, 도 4와 같이, 상기 Q 세트부(QC) 및 상기 QB 조절부(QBC)가 각각 복수개 구성되고, 도 5에 도시한 바와 같이, 상기 각 Q 세트부(QC) 및 상기 각 QB 조절부(QBC)에 Q 조절 신호와 QB 조절 신호가 각각 복수개 구성될 수 있다. 그리고 나머지 구성은 도 3과 같다.Although not shown in the drawing, as shown in FIG. 4, the Q set unit (QC) and the QB control unit (QBC) are each configured in plural numbers, and as shown in FIG. 5, each of the Q set units (QC) and the A plurality of Q control signals and a plurality of QB control signals may be configured in each QB control unit (QBC). And the remaining configuration is the same as Figure 3.

도 6은 본 발명의 제 4 실시예에 따른 OLED용 발광 제어 드라이버의 기본 구성을 나타낸 회로도이다.Figure 6 is a circuit diagram showing the basic configuration of an emission control driver for OLED according to a fourth embodiment of the present invention.

도 6에 도시한 바와 같이, 본 발명의 제 4 실시예에 따른 OLED용 발광 제어 드라이버의 기본 구성은, 본 발명의 제 2 실시예에 따른 OLED용 발광 제어 드라이버의 기본 구성에서, 상기 Q 세트부(QC) 및 상기 QB 조절부(QBC)가 각각 복수개 구성되고, 상기 Q 조절 신호(VQC)와 상기 QB 조절 신호(VQBC)가 공유될 수 있고, 상기 Q 세트 전압(VCS)와 상기 QB 세트 전압(VQBS)이 공유될 수 있다. 그리고 나머지 구성은 도 3과 같다.As shown in FIG. 6, the basic configuration of the light emission control driver for OLED according to the fourth embodiment of the present invention is the Q set unit. (QC) and the QB control unit (QBC) are each configured in a plurality, the Q control signal (VQC) and the QB control signal (VQBC) can be shared, the Q set voltage (VCS) and the QB set voltage (VQBS) can be shared. And the remaining configuration is the same as Figure 3.

상기에서 설명한 제 1 내지 제 4 실시예의 OLED용 발광 제어 드라이버의 기본 구성을 구체적인 회로 구성으로 설명하면 다음과 같다.The basic configuration of the light emission control driver for OLED of the first to fourth embodiments described above will be described in detail as follows.

도 7은 본 발명의 제 1 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성도이다.Figure 7 is a detailed circuit diagram of an emission control driver for OLED according to the first embodiment of the present invention.

도 7에 도시한 바와 같이, 본 발명의 제 1 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성은, 상기 도 3 내지 도 6에서 설명한 기본 구성에서, 1개의 Q 세트부(QC)와 2개의 QB 조절부(QBC1, QBC2)로 구성되고, 상기 Q 세트부(QC)는 1개의 Q 조절신호(CLK1)가 구성되고, 제 1 QB 조절부(QBC1)는 3개의 QB 조절 신호(Vps1, Vps2, CLK0)가 구성되고, 제 2 QB 조절부(QBC2)는 1개의 QB 조절 신호(CLK1)가 구성된 것이다.As shown in FIG. 7, the specific circuit configuration of the light emission control driver for OLED according to the first embodiment of the present invention is, in the basic configuration described in FIGS. 3 to 6, one Q set unit (QC) and two It consists of QB control units (QBC1, QBC2), the Q set unit (QC) consists of one Q control signal (CLK1), and the first QB control unit (QBC1) includes three QB control signals (Vps1, Vps2, CLK0) are configured, and the second QB control unit (QBC2) is configured with one QB control signal (CLK1).

상기 Q 세트부(QC)는 복수개의 클럭 신호(CLK1-CLK5) 중 하나의 클럭 신호(CLK1)에 의해 턴 온 또는 턴 오프되고 턴 온 시 상기 Q 노드에 고전위 전압(Vdd)을 충전하는 제 1 스위칭소자(T4)를 구비한다.The Q set unit (QC) is turned on or turned off by one clock signal (CLK1) among a plurality of clock signals (CLK1-CLK5) and charges the Q node with a high potential voltage (Vdd) when turned on. 1 Equipped with a switching element (T4).

상기 제 1 QB 조절부(QBC1)는 상기 QB 노드와 상기 고전위 전압단(Vdd) 사이에 직렬 연결되는 제 2 및 제 3 스위칭소자(T5, T6)와, 상기 QB 노드와 ㅅ정전압상기 고전위 전압단(Vdd) 사이에 연결되는 제 4 스위칭소자(T7)를 구비한다. 상기 제 2 및 제 3 스위칭소자(T5, T6)는 각각 QB 조절 신호(Vps2, CLK0)에 의해 턴 온 또는 턴 오프되고, 동시에 턴 온 시 상기 QB 노드에 상기 고전위 전압(Vdd)을 충전하고, 상기 제 4 스위칭소자(T7)는 QB 조절 신호(Vps1)에 의해 턴 온 또는 턴 오프되고, 턴 온 시 상기 QB 노드에 상기 고전위 전압(Vdd)을 충전한다. The first QB control unit (QBC1) includes second and third switching elements (T5, T6) connected in series between the QB node and the high potential voltage terminal (Vdd), and the QB node and the constant voltage terminal (Vdd). It is provided with a fourth switching element (T7) connected between the voltage terminals (Vdd). The second and third switching elements (T5, T6) are turned on or turned off by QB control signals (Vps2, CLK0), respectively, and simultaneously charge the high potential voltage (Vdd) to the QB node when turned on. , the fourth switching element (T7) is turned on or turned off by the QB control signal (Vps1), and when turned on, the high potential voltage (Vdd) is charged to the QB node.

상기 제 2 QB 조절부(QBC2)는 QB 조절 신호(CLK1)에 의해 턴 온 또는 턴 오프되고, 턴 온 시 상기 QB 노드에 방전용 전압(Vssa)을 공급하여 상기 QB 노드를 방전하는 제 5 스위칭소자(T8)를 구비하여 구성된다. The second QB control unit (QBC2) is turned on or off by the QB control signal (CLK1), and when turned on, the fifth switching unit supplies a discharge voltage (Vssa) to the QB node to discharge the QB node. It is composed of an element T8.

그리고, 상기 클리어부(QCU1)의 제 3 스위칭소자(T3)의 게이트 단자에는 외부의 제어신호(VB)가 인가되는 것이 아니라, 상기 Q 노드 전압이 인가된다. 따라서, 상기 제 3 스위칭소자(T3)는 상기 Q 노드의 논리 상태에 따라 턴 온 또는 턴 오프되어 턴 온 시 옵셋 전압(VC)을 상기 제1 및 제2 클리어 스위칭소자(T1, T2)의 연결 노드(P)에 공급한다. In addition, the external control signal VB is not applied to the gate terminal of the third switching element T3 of the clear unit QCU1, but the Q node voltage is applied. Accordingly, the third switching element (T3) is turned on or turned off according to the logic state of the Q node, and when turned on, the offset voltage (VC) is connected to the first and second clear switching elements (T1, T2). It is supplied to the node (P).

여기서, 도면에는 도시되지 않았지만, 클럭신호(CLK2)에 의해 턴 온 또는 턴 오프되어 턴 온 시 상기 QB 노드를 방전용 전압(VSS 또는 VSSa)으로 방전시키는 스위칭소자를 상기 QB 노드에 더 추가할 수 있다. Here, although not shown in the drawing, a switching element that is turned on or off by a clock signal (CLK2) and discharges the QB node to a discharge voltage (VSS or VSSa) when turned on can be added to the QB node. there is.

또한, 상기 제 2 QB 조절부(QBC2)의 제 5 스위칭소자(T8)의 게이트 단자에 QB 조절 신호(CLK1) 대신에 QB 조절 신호(CLK2)를 사용할 수 있고, 다른 클럭 신호에 의해 턴 온 또는 턴 오프되고, 턴 온 시 상기 QB 노드에 방전용 전압(Vssa)을 공급하여 상기 QB 노드를 방전하는 스위칭소자를 더 추가할 수 있다.In addition, the QB control signal CLK2 may be used instead of the QB control signal CLK1 at the gate terminal of the fifth switching element T8 of the second QB control unit QBC2, and the QB control signal CLK2 may be turned on or turned on by another clock signal. A switching element that is turned off and supplies a discharging voltage (Vssa) to the QB node when turned on to discharge the QB node can be further added.

그리고 나머니 구성은 도 3 내지 도 6에서 설명한 바와 같다.And the remaining configuration is the same as described in Figures 3 to 6.

도 8은 본 발명의 제 2 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성도이다.Figure 8 is a detailed circuit diagram of an emission control driver for OLED according to a second embodiment of the present invention.

도 8에 도시한 바와 같이, 본 발명의 제 2 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성은, 상기 도 3 내지 도 6에서 설명한 기본 구성에서, 1개의 Q 세트부(QC)와 3개의 QB 조절부(QBC1, QBC2, QBC3)로 구성되고, 상기 Q 세트부(QC)는 1개의 Q 조절신호(CLK1)가 구성되고, 제 1 QB 조절부(QBC1)는 2개의 QB 조절 신호(Vps2, CLK0)가 구성되고, 제 2 QB 조절부(QBC2)는 1개의 QB 조절 신호(Vps1)가 구성되고, 제 3 QB 조절부(QBC2)는 1개의 QB 조절 신호(CLK1)가 구성된 것이다.As shown in FIG. 8, the specific circuit configuration of the emission control driver for OLED according to the second embodiment of the present invention is, in the basic configuration described in FIGS. 3 to 6, one Q set unit (QC) and three It consists of QB control units (QBC1, QBC2, QBC3), the Q set unit (QC) consists of one Q control signal (CLK1), and the first QB control unit (QBC1) includes two QB control signals ( Vps2, CLK0) are configured, the second QB control unit (QBC2) is configured with one QB control signal (Vps1), and the third QB control unit (QBC2) is configured with one QB control signal (CLK1).

상기 Q 세트부(QC)는 복수개의 클럭 신호(CLK1-CLK5) 중 하나의 클럭 신호(CLK1)에 의해 턴 온 또는 턴 오프되고 턴 온 시 상기 Q 노드에 고전위 전압(VH)을 충전하는 제 1 스위칭소자(T4)를 구비한다.The Q set unit (QC) is turned on or turned off by one clock signal (CLK1) among a plurality of clock signals (CLK1-CLK5) and charges the Q node with a high potential voltage (VH) when turned on. 1 Equipped with a switching element (T4).

상기 제 1 QB 조절부(QBC1)는 상기 QB 노드와 고전위 전압단(Vdd) 사이에 직렬 연결되는 제 2 및 제 3 스위칭소자(T5, T6)를 구비한다. 상기 제 2 및 제 3 스위칭소자(T5, T6)는 각각 QB 조절 신호(Vps2, CLK0)에 의해 턴 온 또는 턴 오프되고, 동시에 턴 온 시 상기 QB 노드에 고전위 전압(VH)을 충전한다. The first QB control unit (QBC1) includes second and third switching elements (T5, T6) connected in series between the QB node and the high potential voltage terminal (Vdd). The second and third switching elements (T5, T6) are turned on or turned off by the QB control signals (Vps2, CLK0), respectively, and simultaneously charge the QB node with a high potential voltage (VH) when turned on.

상기 제 2 QB 조절부(QBC2)는 QB 조절 신호(Vps1)에 의해 턴 온 또는 턴 오프되고, 턴 온 시 상기 QB 노드에 전압(Vps1)을 충전하는 제 4 스위칭소자(T7)를 구비한다.The second QB control unit (QBC2) is turned on or off by the QB control signal (Vps1), and includes a fourth switching element (T7) that charges the QB node with a voltage (Vps1) when turned on.

상기 제 3 QB 조절부(QBC3)는 QB 조절 신호(CLK1)에 의해 턴 온 또는 턴 오프되고, 턴 온 시 상기 QB 노드에 방전용 전압(Vssa)을 공급하여 상기 QB 노드를 방전하는 제 5 스위칭소자(T8)를 구비한다.The third QB control unit (QBC3) is turned on or off by the QB control signal (CLK1), and when turned on, supplies a discharge voltage (Vssa) to the QB node to discharge the QB node. It is provided with a device (T8).

마찬가지로, 상기 클리어부(QCU1)의 제 3 스위칭소자(T3)의 게이트 단자에는 외부의 제어신호(VB)가 인가되는 것이 아니라, 상기 Q 노드 전압이 인가된다. 따라서, 상기 제 3 스위칭소자(T3)는 상기 Q 노드의 논리 상태에 따라 턴 온 또는 턴 오프되어 턴 온 시 옵셋 전압(VC)을 상기 제1 및 제2 클리어 스위칭소자(T1, T2)의 연결 노드(P)에 공급한다. Likewise, the Q node voltage, rather than the external control signal VB, is applied to the gate terminal of the third switching element T3 of the clear unit QCU1. Accordingly, the third switching element (T3) is turned on or turned off according to the logic state of the Q node, and when turned on, the offset voltage (VC) is connected to the first and second clear switching elements (T1, T2). It is supplied to the node (P).

여기서, 상기 제 2 QB 조절부(QBC2)의 제 5 스위칭소자(T8)의 게이트 단자에 QB 조절 신호(CLK1) 대신에 QB 조절 신호(CLK2)를 사용할 수 있고, 다른 클럭 신호에 의해 턴 온 또는 턴 오프되고, 턴 온 시 상기 QB 노드에 방전용 전압(Vssa)을 공급하여 상기 QB 노드를 방전하는 스위칭소자를 더 추가할 수 있다.Here, the QB control signal CLK2 may be used instead of the QB control signal CLK1 at the gate terminal of the fifth switching element T8 of the second QB control unit QBC2, and the QB control signal CLK2 may be turned on or turned on by another clock signal. A switching element that is turned off and supplies a discharging voltage (Vssa) to the QB node when turned on to discharge the QB node can be further added.

도 7과 도 8의 차이점은 상기 제 4 스위칭소자(T7)의 소오스 단자에 고전위 전압(VH)이 인가되느냐 전압(Vps1)이 인가되느냐에 있다.The difference between FIGS. 7 and 8 lies in whether the high potential voltage (VH) or the voltage (Vps1) is applied to the source terminal of the fourth switching element (T7).

도 9는 본 발명의 제 3 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성도이다.Figure 9 is a detailed circuit diagram of an emission control driver for OLED according to a third embodiment of the present invention.

도 9에 도시한 바와 같이, 본 발명의 제 3 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성은, 상기 도 3 내지 도 6에서 설명한 기본 구성에서, 1개의 Q 세트부(QC)와 2개의 QB 조절부(QBC1, QBC2)로 구성되고, 상기 Q 세트부(QC)는 1개의 Q 조절신호(CLK1)가 구성되고, 제 1 QB 조절부(QBC1)는 2개의 QB 조절 신호(Vps1, Vps2)가 구성되고, 제 2 QB 조절부(QBC2)는 1개의 QB 조절 신호(CLK1)가 구성된 것이다.As shown in FIG. 9, the specific circuit configuration of the emission control driver for OLED according to the third embodiment of the present invention is, in the basic configuration described in FIGS. 3 to 6, one Q set unit (QC) and two It consists of QB control units (QBC1, QBC2), the Q set unit (QC) consists of one Q control signal (CLK1), and the first QB control unit (QBC1) includes two QB control signals (Vps1, Vps2) is configured, and the second QB control unit (QBC2) is configured with one QB control signal (CLK1).

상기 제 1 QB 조절부(QBC1)는 QB 조절 신호(Vps2)에 의해 턴 온 또는 턴 오프되고 턴 온 시 상기 QB 노드에 고전위 전압(Vdd)을 충전하는 제 2 스위칭소자(T5)와, QB 조절 신호(Vps1)에 의해 턴 온 또는 턴 오프되고, 턴 온 시 상기 QB 노드에 고전위 전압(Vdd)을 충전하는 제 4 스위칭소자(T7)를 구비한다. The first QB control unit (QBC1) is turned on or off by the QB control signal (Vps2) and a second switching element (T5) that charges the QB node with a high potential voltage (Vdd) when turned on, and the QB It is turned on or off by a control signal (Vps1), and includes a fourth switching element (T7) that charges the QB node with a high potential voltage (Vdd) when turned on.

여기서, 도면에는 도시되지 않았지만, 임의의 클럭신호(CLKx)에 의해 턴 온 또는 턴 오프되어 턴 온 시 상기 QB 노드를 방전용 전압(VSS 또는 VSSa)으로 방전시키는 스위칭소자를 상기 QB 노드에 더 추가할 수 있다. Here, although not shown in the drawing, a switching element is further added to the QB node that is turned on or off by a random clock signal (CLKx) and discharges the QB node to a discharge voltage (VSS or VSSa) when turned on. can do.

도 10은 본 발명의 제 4 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성도이다.Figure 10 is a detailed circuit diagram of an emission control driver for OLED according to a fourth embodiment of the present invention.

도 10에 도시한 바와 같이, 본 발명의 제 2 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성은, 상기 도 3 내지 도 6에서 설명한 기본 구성에서, 1개의 Q 세트부(QC)와 3개의 QB 조절부(QBC1, QBC2, QBC3)로 구성되고, 상기 Q 세트부(QC)는 1개의 Q 조절신호(CLK1)가 구성되고, 3개의 조절부(QBC1, QBC2, QBC3) 각각에는 1개의 QB 조절 신호(Vps1, Vps2 또는 CLK1)가 구성된 것이다.As shown in FIG. 10, the specific circuit configuration of the light emission control driver for OLED according to the second embodiment of the present invention is, in the basic configuration described in FIGS. 3 to 6, one Q set unit (QC) and three It consists of QB control units (QBC1, QBC2, QBC3), the Q set unit (QC) consists of one Q control signal (CLK1), and each of the three control units (QBC1, QBC2, QBC3) has one Q control signal (CLK1). The QB control signal (Vps1, Vps2 or CLK1) is configured.

상기 제 1 QB 조절부(QBC1)는 QB 조절 신호(Vps2)에 의해 턴 온 또는 턴 오프되고 턴 온 시 상기 QB 노드에 고전위 전압(Vdd)을 충전하는 제 2 스위칭소자(T5)를 구비한다. The first QB control unit (QBC1) is turned on or off by the QB control signal (Vps2) and includes a second switching element (T5) that charges the QB node with a high potential voltage (Vdd) when turned on. .

상기 제 2 QB 조절부(QBC2)는 QB 조절 신호(Vps1)에 의해 턴 온 또는 턴 오프되고, 턴 온 시 상기 QB 노드에 전압(CLK0)을 충전하는 제 4 스위칭소자(T7)를 구비한다.The second QB control unit (QBC2) is turned on or off by the QB control signal (Vps1), and includes a fourth switching element (T7) that charges the QB node with a voltage (CLK0) when turned on.

상기 제 3 QB 조절부(QBC3)는 QB 조절 신호(CLK1)에 의해 턴 온 또는 턴 오프되고, 턴 온 시 상기 QB 노드에 방전용 전압(Vssa)을 공급하여 상기 QB 노드를 방전하는 제 5 스위칭소자(T8)를 구비하여 구성된다. The third QB control unit (QBC3) is turned on or off by the QB control signal (CLK1), and when turned on, supplies a discharge voltage (Vssa) to the QB node to discharge the QB node. It is composed of an element T8.

도 9와 도 10의 차이점은 상기 제 4 스위칭소자(T7)의 소오스 단자에 고전위 전압(VH)이 인가되느냐 전압(CLK0)이 인가되느냐에 있다.The difference between FIGS. 9 and 10 lies in whether the high potential voltage (VH) or the voltage (CLK0) is applied to the source terminal of the fourth switching element (T7).

상기 본 발명의 제 1 내지 제 4 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로도에서, Vdd는 VH와 같거나 다를 수 있고, Vss, Vssa, VL은 서로 같거나 다를 수 있으나, Vssa ≥ Vss ≥ VL의 조건을 만족하는 것이 바람직하다.In the specific circuit diagram of the light emission control driver for OLED according to the first to fourth embodiments of the present invention, Vdd may be the same as or different from VH, and Vss, Vssa, and VL may be the same or different from each other, but Vssa ≥ Vss ≥ It is desirable to satisfy the conditions of VL.

상기와 같은 본 발명의 제 1 내지 제 4 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로도의 동작을 설명하면 다음과 같다.The operation of the specific circuit diagram of the light emission control driver for OLED according to the first to fourth embodiments of the present invention as described above will be described as follows.

도 11은 본 발명의 제 1 내지 제 4 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로도에서 사용할 수 있는 신호 입출력 파형도이고, 도 12는 본 발명의 제 3 내지 제 4 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로도에서 사용할 수 있는 신호 입출력 파형도이다.Figure 11 is a signal input/output waveform diagram that can be used in a specific circuit diagram of the light emission control driver for OLED according to the first to fourth embodiments of the present invention, and Figure 12 is a signal input/output waveform diagram for OLED according to the third to fourth embodiments of the present invention. This is a signal input/output waveform diagram that can be used in the specific circuit diagram of the light emission control driver.

상기 도 11 및 도 12에서, 복수개의 클럭 신호(CLK1-CLK5)는 2펄스 형태(2 pulse form)를 갖고 한 프레임 기간동안 여러번 반복되는 다상 순환 클럭 펄스이고, 서로 위상이 다르다.In FIGS. 11 and 12, the plurality of clock signals (CLK1-CLK5) are multi-phase cyclic clock pulses that have a 2-pulse form and are repeated several times during one frame period, and their phases are different from each other.

상기 Vps1 및 Vps2는 다중 피크 형태(multi peak form)를 갖고 한 프레임 기간 동안 한번 발생한다.The Vps1 and Vps2 have a multi-peak form and occur once during one frame period.

먼저, 본 발명의 제 1 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로를 도시한 도 7과 도 11을 이용하여 설명하면 다음과 같다.First, the specific circuit of the light emission control driver for OLED according to the first embodiment of the present invention will be described using Figures 7 and 11, which show the detailed circuit as follows.

초기에 각 실시예의 발광 제어 드라이버의 출력은 하이 논리 상태를 유지한다.Initially, the output of the emission control driver of each embodiment remains in a high logic state.

t1 시점에서, 클럭신호(CLK1), Vps1 신호 및 클럭신호(CLK0)는 로우 상태이고, Vps1 신호가 로우 상태에서 하이 상태로 변환된다. 따라서, 상기 제 4 스위칭소자(T7)가 턴온되어 고전윈 전압(Vdd)이 QB 노드에 인가되므로 QB 노드는 하이 상태를 갖는다. 동시에, 상기 QB 노드가 하이 상태이므로 상기 클리어부(QCU1)의 제 1 및 제 2 클리어 스위칭소자(T1, T2)가 동시에 턴온되므로 상기 Q 노드는 방전용 전압(Vss)으로 방전되어 로우 상태가 된다. 따라서 출력단(Vout)으로 로우 신호가 출력된다.At time t1, the clock signal (CLK1), the Vps1 signal, and the clock signal (CLK0) are in a low state, and the Vps1 signal is converted from a low state to a high state. Accordingly, the fourth switching device (T7) is turned on and the high win voltage (Vdd) is applied to the QB node, so that the QB node is in a high state. At the same time, since the QB node is in the high state, the first and second clear switching elements (T1, T2) of the clear unit (QCU1) are turned on at the same time, so the Q node is discharged to the discharge voltage (Vss) and becomes low. . Therefore, a low signal is output to the output terminal (Vout).

이 때, 상기 클럭신호(CLK1), Vps1 신호 및 클럭신호(CLK0)가 인가되는 제 1, 제 2, 제 3 및 제 5 스위칭소자(T4, T5, T6, T8)는 모두 턴 오프되어 Q 노드는 고전위 전압(Vdd)으로 충전되지 않고, QB 노드는 방전용 전압(Vssa)로 방전되지 않는다.At this time, the first, second, third, and fifth switching elements (T4, T5, T6, and T8) to which the clock signal (CLK1), Vps1 signal, and clock signal (CLK0) are applied are all turned off and the Q node is not charged to the high potential voltage (Vdd), and the QB node is not discharged to the discharge voltage (Vssa).

t2시점에서, 상기 클럭신호(CLK1), 상기 Vps1 신호 및 Vps2신호는 로우 상태이고, 상기 클럭신호(CLK0)는 하이 상태이다. 따라서, 상기 제 3 스위칭소자(T6)만 턴 온되고, 상기 제 1, 제 2, 제 4 및 제 5 스위칭소자(T4, T5, T7, T8)는 턴 오프되어 QB 노드에 고전위 전압(Vdd)가 인가되지 않는다. 그러나, 상기 클럭신호(CLK1)가 로우 상태를 유지하고 있으므로 상기 QB 노드는 플루우팅 상태가 되어 하이상태를 유지하고, 상기 Q 노드도 로우 상태를 유지하고 더불어 출력 신호도 로우 신호로 유지된다.At time t2, the clock signal (CLK1), the Vps1 signal, and the Vps2 signal are in a low state, and the clock signal (CLK0) is in a high state. Accordingly, only the third switching device (T6) is turned on, and the first, second, fourth, and fifth switching devices (T4, T5, T7, and T8) are turned off to supply a high potential voltage (Vdd) to the QB node. ) is not authorized. However, since the clock signal CLK1 maintains a low state, the QB node enters a floating state and maintains a high state, the Q node also maintains a low state, and the output signal also maintains a low signal.

t3시점에서, 상기 Vps1 및 Vps2 신호가 하이 상태이고, 상기 클럭신호(CLK1) 및 상기 클럭신호(CLK0)는 로우 상태이므로, 상기 제 2 및 제 4 스위칭소자(T5, T7)는 턴 온되고, 상기 제 1, 제 3 및 제 5 스위칭소자(T4, T6, T8)는 턴 오프된다. 따라서, 상기 턴 온된 제 4 스위칭소자(T7)를 통해 상기 고전위 전압(Vdd)이 QB 노드에 인가되므로 QB 노드는 하이 상태를 갖는다. 동시에, 상기 QB 노드가 하이 상태이므로 상기 클리어부(QCU1)의 제 1 및 제 2 클리어 스위칭소자(T1, T2)가 동시에 턴온되므로 상기 Q 노드는 방전용 전압(Vss)으로 방전되어 로우 상태가 된다. 따라서 출력단(Vout)으로 로우 신호가 출력된다.At time t3, the Vps1 and Vps2 signals are in the high state and the clock signal (CLK1) and the clock signal (CLK0) are in the low state, so the second and fourth switching elements (T5, T7) are turned on, The first, third, and fifth switching elements T4, T6, and T8 are turned off. Accordingly, since the high potential voltage (Vdd) is applied to the QB node through the turned-on fourth switching element (T7), the QB node is in a high state. At the same time, since the QB node is in the high state, the first and second clear switching elements (T1, T2) of the clear unit (QCU1) are turned on at the same time, so the Q node is discharged to the discharge voltage (Vss) and becomes low. . Therefore, a low signal is output to the output terminal (Vout).

이 때, 상기 Vps2 신호가 인가된 제 2 스위칭소자(T5)는 턴 온되지만, 상기 클럭신호(CLK0)가 인가된 제 3 스위칭소자(T6)은 턴 오프되므로 상기 제 2 및 제 3 스위칭소자(T5, T6)를 통해 상기 고전위 전압(Vdd)가 상기 QB 노드에 인가되지 않는다.At this time, the second switching device (T5) to which the Vps2 signal is applied is turned on, but the third switching device (T6) to which the clock signal (CLK0) is applied is turned off, so that the second and third switching devices ( The high potential voltage (Vdd) is not applied to the QB node through T5, T6).

t4시점에서, 상기 Vps1 신호 및 클럭신호(CLK0)가 하이 상태이고, 상기 클럭신호(CLK1), 상기 Vps2 신호는 로우 상태이므로, 상기 제 3 및 제 4 스위칭소자(T6, T7)는 턴온되고, 상기 제 1, 제 2 및 제 5 스위칭소자(T4, T5, T8)는 턴 오프된다. 따라서, 상기 턴 온된 제 4 스위칭소자(T7)를 통해 상기 고전위 전압(Vdd)이 QB 노드에 인가되므로 QB 노드는 하이 상태를 갖는다. 동시에, 상기 QB 노드가 하이 상태이므로 상기 클리어부(QCU1)의 제 1 및 제 2 클리어 스위칭소자(T1, T2)가 동시에 턴온되므로 상기 Q 노드는 방전용 전압(Vss)으로 방전되어 로우 상태가 된다. 따라서 출력단(Vout)으로 로우 신호가 출력된다.At time t4, the Vps1 signal and the clock signal (CLK0) are in the high state, and the clock signal (CLK1) and the Vps2 signal are in the low state, so the third and fourth switching elements (T6, T7) are turned on, The first, second, and fifth switching elements T4, T5, and T8 are turned off. Accordingly, since the high potential voltage (Vdd) is applied to the QB node through the turned-on fourth switching element (T7), the QB node is in a high state. At the same time, since the QB node is in the high state, the first and second clear switching elements (T1, T2) of the clear unit (QCU1) are turned on at the same time, so the Q node is discharged to the discharge voltage (Vss) and becomes low. . Therefore, a low signal is output to the output terminal (Vout).

이 때, 상기 클럭신호(CLK0)가 인가된 제 3 스위칭소자(T6)는 턴 온되지만, 상기 Vps2 신호가 인가된 제 2 스위칭소자(T5)은 턴 오프되므로 상기 제 2 및 제 3 스위칭소자(T5, T6)를 통해 상기 고전위 전압(Vdd)가 상기 QB 노드에 인가되지 않는다.At this time, the third switching device (T6) to which the clock signal (CLK0) is applied is turned on, but the second switching device (T5) to which the Vps2 signal is applied is turned off, so that the second and third switching devices ( The high potential voltage (Vdd) is not applied to the QB node through T5, T6).

t5시점에서, 상기 클럭신호(CLK1)와 상기 Vps2신호가 하이 상태이고, 상기 Vps1신호와 상기 클럭신호(CLK0)는 로우 상태이므로, 상기 제 1, 제 2 및 제 5 스위칭소자(T4, T5, T8)는 턴온되고, 상기 제 3 및 제 4 스위칭소자(T6, T7)는 턴 오프된다. 그러므로, 상기 턴 온된 제 1 스위칭소자(T4)를 통해 상기 고전위 전압(Vdd)이 상기 Q 노드에 인가되고, 상기 턴 온된 제 5 스위칭소자(T8)를 통해 상기 방전용 전압(Vssa)이 상기 QB 노드에 인가된다.At time t5, the clock signal (CLK1) and the Vps2 signal are in a high state, and the Vps1 signal and the clock signal (CLK0) are in a low state, so the first, second, and fifth switching elements (T4, T5, T8) is turned on, and the third and fourth switching elements (T6, T7) are turned off. Therefore, the high potential voltage (Vdd) is applied to the Q node through the turned-on first switching device (T4), and the discharging voltage (Vssa) is applied to the Q node through the turned-on fifth switching device (T8). Authorized to QB node.

따라서, 상기 Q 노드는 하이 상태를 갖고, 상기 QB 노드는 로우 상태를 갖으며, 상기 출력단(Vout)으로 하이 신호가 출력된다. Accordingly, the Q node has a high state, the QB node has a low state, and a high signal is output to the output terminal (Vout).

이 때, 상기 클럭신호(CLK0)가 인가된 제 3 스위칭소자(T6)가 턴 오프되므로, 상기 제 2 및 제 3 스위칭소자(T5, T6)를 통해 상기 고전위 전압(Vdd)가 상기 QB 노드에 인가되지 않는다.At this time, since the third switching device T6 to which the clock signal CLK0 is applied is turned off, the high potential voltage Vdd is supplied to the QB node through the second and third switching devices T5 and T6. is not approved for

t6시점에서, 상기 Vps2 신호 및 클럭신호(CLK0)가 하이 상태이고, 상기 클럭신호(CLK1) 및 상기 Vps1 신호는 로우 상태이므로, 상기 제 2 및 제 3 스위칭소자(T5, T6)는 턴온되고, 상기 제 1, 제 4 및 제 5 스위칭소자(T4, T7, T8)는 턴 오프된다. 그러므로, 상기 턴 온된 제 2 및 제 3 스위칭소자(T5, T6)를 통해 상기 고전위 전압(Vdd)이 QB 노드에 인가되므로 상기 QB 노드는 하이 상태를 갖는다. 동시에, 상기 QB 노드가 하이 상태이므로 상기 클리어부(QCU1)의 제 1 및 제 2 클리어 스위칭소자(T1, T2)가 동시에 턴온되므로 상기 Q 노드는 방전용 전압(Vss)으로 방전되어 로우 상태가 된다. 따라서 출력단(Vout)으로 로우 신호가 출력된다.At time t6, the Vps2 signal and the clock signal CLK0 are in a high state, and the clock signal CLK1 and the Vps1 signal are in a low state, so the second and third switching elements T5 and T6 are turned on, The first, fourth, and fifth switching elements T4, T7, and T8 are turned off. Therefore, since the high potential voltage (Vdd) is applied to the QB node through the turned-on second and third switching elements (T5 and T6), the QB node is in a high state. At the same time, since the QB node is in the high state, the first and second clear switching elements (T1, T2) of the clear unit (QCU1) are turned on at the same time, so the Q node is discharged to the discharge voltage (Vss) and becomes low. . Therefore, a low signal is output to the output terminal (Vout).

이 때, 상기 클럭신호(CLK1)가 인가된 제 1 스위칭소자(T4)가 턴 오프되므로 상기 Q 노드에는 상기 고전위 전압(Vdd)이 인가되지 않는다.At this time, the first switching device (T4) to which the clock signal (CLK1) is applied is turned off, so the high potential voltage (Vdd) is not applied to the Q node.

t7시점에서, 상기 클럭신호(CLK1)만 하이 상태이고, 상기 Vps1 및 Vps2 신호와 상기 클럭신호(CLK0)는 로우 상태이므로, 상기 제 1 및 제 5 스위칭소자(T4, T8)는 턴온되고, 상기 나머지 제 2 내지 제 4 스위칭소자(T5-T7)는 턴 오프된다. 그러므로, 상기 턴 온된 제 1 스위칭소자(T4)를 통해 상기 고전위 전압(Vdd)이 상기 Q 노드에 인가되고, 상기 턴 온된 제 5 스위칭소자(T8)를 통해 상기 방전용 전압(Vssa)이 상기 QB 노드에 인가된다.At time t7, only the clock signal (CLK1) is in the high state, and the Vps1 and Vps2 signals and the clock signal (CLK0) are in the low state, so the first and fifth switching elements (T4, T8) are turned on, and the The remaining second to fourth switching elements (T5-T7) are turned off. Therefore, the high potential voltage (Vdd) is applied to the Q node through the turned-on first switching device (T4), and the discharging voltage (Vssa) is applied to the Q node through the turned-on fifth switching device (T8). Authorized to QB node.

상기 t5 시점 및 t7 시점에서 설명한 바와 같이, 상기 QB 노드가 하이 상태에서 로우 상태로 변화되고 상기 Q 노드가 로우 상태에서 하이 상태로 변환되는 시점에, 상기 클리어부(QCU1)의 상기 제 3 스위칭소자(T3)가 상기 Q 노드의 하이 상태에 따라 턴 온되어 상기 옵셋 전압(VC)을 상기 제1 및 제2 클리어 스위칭소자(T1, T2)의 연결 노드(P)에 공급한다. As described at time t5 and time t7, at the time when the QB node changes from the high state to the low state and the Q node changes from the low state to the high state, the third switching element of the clear unit (QCU1) (T3) is turned on according to the high state of the Q node and supplies the offset voltage (VC) to the connection node (P) of the first and second clear switching elements (T1 and T2).

이에 따라, 상기 제1 클리어 스위칭소자(T1)의 게이트 단자에 상기 QB 노드의 로우 논리가 인가되고 상기 제1 클리어 스위칭소자(T1)의 소스 단자에는 로우 논리보다 높은 옵셋 전압(VC)이 인가되어 게이트-소스간 전압(Vgs)이 문턱 전압보다 낮은 네거티브 값을 갖게 됨으로써 완전히 턴-오프된다. 또한, 상기 제1 클리어 스위칭소자(T1)의 문턱 전압이 네거티브로 이동하더라도 소스에 인가된 옵셋 전압(VC)에 의해 게이트-소스간 전압(Vgs)은 문턱 전압보다 낮으므로 상기 제1 클리어 스위칭소자(T1)는 완전히 턴-오프된다. 따라서, 제1 및 제2 클리어 스위칭소자(T1, T2)를 통한 Q 노드의 누설 전류를 방지할 수 있다. Accordingly, the low logic of the QB node is applied to the gate terminal of the first clear switching device (T1), and an offset voltage (VC) higher than the low logic is applied to the source terminal of the first clear switching device (T1). The gate-source voltage (Vgs) has a negative value lower than the threshold voltage, resulting in complete turn-off. In addition, even if the threshold voltage of the first clear switching element (T1) moves to negative, the gate-source voltage (Vgs) is lower than the threshold voltage due to the offset voltage (VC) applied to the source, so that the first clear switching element (T1) (T1) is completely turned off. Accordingly, leakage current of the Q node through the first and second clear switching elements T1 and T2 can be prevented.

또한, 각 실시예에서 설명한 바와 같이, 상기 클럭신호(CLK2)에 의해 턴 온 또는 턴 오프되어 턴 온 시 상기 QB 노드를 방전용 전압(VSS 또는 VSSa)으로 방전시키는 스위칭소자를 상기 QB 노드에 더 추가하면, 상기 t7 시점에서 상기 QB 노드가 하이 상태에서 로우 상태로 변환됨을 촉진할 수 있다. In addition, as described in each embodiment, the QB node is further equipped with a switching element that is turned on or off by the clock signal (CLK2) and discharges the QB node to a discharge voltage (VSS or VSSa) when turned on. By adding this, it is possible to promote the conversion of the QB node from the high state to the low state at the time t7.

상기 도 11의 파형은 상기 본 발명의 제 2 내지 제 4 실시예의 구체적인 회로 구성에 모두 적용되고 그 동작도 유시하므로, 본 발명의 제 2 내지 제 4 실시예의 구체적인 회로 구성에 대한 동작설명은 생략한다. Since the waveform of FIG. 11 is applied to all the specific circuit configurations of the second to fourth embodiments of the present invention and its operation is also similar, the description of the operation of the specific circuit configurations of the second to fourth embodiments of the present invention is omitted. .

또한, 본 발명의 제 3 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로를 도시한 도 9와 도 12을 이용하여 설명하면 다음과 같다.In addition, the detailed circuit of the light emission control driver for OLED according to the third embodiment of the present invention will be described using FIGS. 9 and 12, which are as follows.

t1 시점에서, 클럭신호(CLK1) 및 Vps2 신호는 로우 상태이고, Vps1 신호는 하이 상태이다. 따라서, 상기 제 4 스위칭소자(T7)가 턴온되어 고전위 전압(Vdd)이 QB 노드에 인가되므로 QB 노드는 하이 상태를 갖는다. 동시에, 상기 QB 노드가 하이 상태이므로 상기 클리어부(QCU1)의 제 1 및 제 2 클리어 스위칭소자(T1, T2)가 동시에 턴온되므로 상기 Q 노드는 방전용 전압(Vss)으로 방전되어 로우 상태가 된다. 따라서 출력단(Vout)으로 로우 신호가 출력된다.At time t1, the clock signal (CLK1) and the Vps2 signal are in a low state, and the Vps1 signal is in a high state. Accordingly, the fourth switching device (T7) is turned on and the high potential voltage (Vdd) is applied to the QB node, so that the QB node is in a high state. At the same time, since the QB node is in the high state, the first and second clear switching elements (T1, T2) of the clear unit (QCU1) are turned on at the same time, so the Q node is discharged to the discharge voltage (Vss) and becomes low. . Therefore, a low signal is output to the output terminal (Vout).

이 때, 상기 클럭신호(CLK1), Vps2 신호가 인가되는 제 1, 제 2 및 제 5 스위칭소자(T4, T5, T8)는 모두 턴 오프되어 Q 노드는 고전위 전압(Vdd)으로 충전되지 않고, QB 노드는 방전용 전압(Vssa)로 방전되지 않는다.At this time, the first, second, and fifth switching elements (T4, T5, T8) to which the clock signal (CLK1) and Vps2 signal are applied are all turned off, so that the Q node is not charged with the high potential voltage (Vdd). , the QB node is not discharged to the discharge voltage (Vssa).

t2시점 내지 t3 시점에서, 상기 클럭신호(CLK1), 상기 Vps2 신호 및 상기 Vps1 신호 모두 로우 상태이다. 따라서, 상기 제 1, 제 2, 제 4 및 제 5 스위칭소자(T4, T5, T7, T8)는 턴 오프되어 QB 노드에 고전위 전압(Vdd)가 인가되지 않는다. 그러나, 상기 클럭신호(CLK1)가 로우 상태를 유지하고 있으므로 상기 QB 노드는 플루우팅 상태가 되어 하이 상태를 유지하고, 상기 Q 노드도 로우 상태를 유지하고 더불어 출력 신호도 로우 신호로 유지된다.From time t2 to time t3, the clock signal CLK1, the Vps2 signal, and the Vps1 signal are all in a low state. Accordingly, the first, second, fourth, and fifth switching elements T4, T5, T7, and T8 are turned off and the high potential voltage Vdd is not applied to the QB node. However, since the clock signal CLK1 maintains a low state, the QB node enters a floating state and maintains a high state, the Q node also maintains a low state, and the output signal also maintains a low signal.

t4시점에서, 상기 Vps2 신호가 하이 상태이고, 상기 클럭신호(CLK1) 및 상기 Vps1신호는 로우 상태이므로, 상기 제 2 스위칭소자(T5)는 턴 온되고, 상기 제 1, 제 4 및 제 5 스위칭소자(T4, T7, T8)는 턴 오프된다. 따라서, 상기 턴 온된 제 2 스위칭소자(T5)를 통해 상기 고전위 전압(Vdd)이 QB 노드에 인가되므로 QB 노드는 하이 상태를 갖는다. 동시에, 상기 Q 노드는 로우 상태를 유지하고, 상기 출력단(Vout)도 로우 신호가 출력된다.At time t4, the Vps2 signal is in a high state and the clock signal (CLK1) and the Vps1 signal are in a low state, so the second switching element (T5) is turned on, and the first, fourth, and fifth switching Elements T4, T7, and T8 are turned off. Accordingly, since the high potential voltage (Vdd) is applied to the QB node through the turned-on second switching element (T5), the QB node is in a high state. At the same time, the Q node maintains a low state, and the output terminal (Vout) also outputs a low signal.

t5시점에서, 상기 클럭신호(CLK1), 상기 Vps2 신호 및 상기 Vps1 신호 모두 로우 상태이다. 따라서, 상기 제 1, 제 2, 제 4 및 제 5 스위칭소자(T4, T5, T7, T8)는 턴 오프되어 QB 노드에 고전위 전압(Vdd)가 인가되지 않는다. 그러나, 상기 클럭신호(CLK1)가 로우 상태를 유지하고 있으므로 상기 QB 노드는 플루우팅 상태가 되어 하이 상태를 유지하고, 상기 Q 노드도 로우 상태를 유지하고 더불어 출력 신호도 로우 신호로 유지된다.At time t5, the clock signal (CLK1), the Vps2 signal, and the Vps1 signal are all in a low state. Accordingly, the first, second, fourth, and fifth switching elements T4, T5, T7, and T8 are turned off and the high potential voltage Vdd is not applied to the QB node. However, since the clock signal CLK1 maintains a low state, the QB node enters a floating state and maintains a high state, the Q node also maintains a low state, and the output signal also maintains a low signal.

t6시점에서, 상기 클럭신호(CLK1)가 하이 상태이고, 상기 Vps1신호와 상기 Vps2신호는 로우 상태이므로, 상기 제 1 및 제 5 스위칭소자(T4, T8)는 턴온되고, 상기 제 2 및 제 4 스위칭소자(T6, T7)는 턴 오프된다. 그러므로, 상기 턴 온된 제 1 스위칭소자(T4)를 통해 상기 고전위 전압(Vdd)이 상기 Q 노드에 인가되고, 상기 턴 온된 제 5 스위칭소자(T8)를 통해 상기 방전용 전압(Vssa)이 상기 QB 노드에 인가된다.At time t6, the clock signal CLK1 is in a high state and the Vps1 signal and the Vps2 signal are in a low state, so the first and fifth switching elements T4 and T8 are turned on, and the second and fourth switching elements are turned on. The switching elements (T6, T7) are turned off. Therefore, the high potential voltage (Vdd) is applied to the Q node through the turned-on first switching device (T4), and the discharging voltage (Vssa) is applied to the Q node through the turned-on fifth switching device (T8). Authorized to QB node.

t7시점에서, 상기 Vps2 신호가 하이 상태이고, 상기 클럭신호(CLK1) 및 상기 Vps1 신호는 로우 상태이므로, 상기 제 2 스위칭소자(T5)는 턴온되고, 상기 제 1, 제 4 및 제 5 스위칭소자(T4, T7, T8)는 턴 오프된다. 그러므로, 상기 턴 온된 제 2 스위칭소자(T5)를 통해 상기 고전위 전압(Vdd)이 QB 노드에 인가되므로 상기 QB 노드는 하이 상태를 갖는다. 동시에, 상기 QB 노드가 하이 상태이므로 상기 클리어부(QCU1)의 제 1 및 제 2 클리어 스위칭소자(T1, T2)가 동시에 턴온되므로 상기 Q 노드는 방전용 전압(Vss)으로 방전되어 로우 상태가 된다. 따라서 출력단(Vout)으로 로우 신호가 출력된다.At time t7, since the Vps2 signal is in a high state and the clock signal (CLK1) and the Vps1 signal are in a low state, the second switching device (T5) is turned on, and the first, fourth, and fifth switching devices (T4, T7, T8) are turned off. Therefore, since the high potential voltage (Vdd) is applied to the QB node through the turned-on second switching element (T5), the QB node is in a high state. At the same time, since the QB node is in the high state, the first and second clear switching elements (T1, T2) of the clear unit (QCU1) are turned on at the same time, so the Q node is discharged to the discharge voltage (Vss) and becomes low. . Therefore, a low signal is output to the output terminal (Vout).

t8시점에서, 상기 클럭신호(CLK1)만 하이 상태이고, 상기 Vps1 및 Vps2 신호는 로우 상태이므로, 상기 제 1 및 제 5 스위칭소자(T4, T8)는 턴온되고, 상기 제 2 및 제 4 스위칭소자(T5, T7)는 턴 오프된다. 그러므로, 상기 턴 온된 제 1 스위칭소자(T4)를 통해 상기 고전위 전압(Vdd)이 상기 Q 노드에 인가되고, 상기 턴 온된 제 5 스위칭소자(T8)를 통해 상기 방전용 전압(Vssa)이 상기 QB 노드에 인가된다. 따라서, 상기 Q 노드는 하이 상태를 갖고, 상기 QB 노드는 로우 상태를 갖으며, 상기 출력단(Vout)으로 하이 신호가 출력된다.At time t8, only the clock signal (CLK1) is in the high state and the Vps1 and Vps2 signals are in the low state, so the first and fifth switching devices (T4, T8) are turned on, and the second and fourth switching devices (T5, T7) are turned off. Therefore, the high potential voltage (Vdd) is applied to the Q node through the turned-on first switching device (T4), and the discharging voltage (Vssa) is applied to the Q node through the turned-on fifth switching device (T8). Authorized to QB node. Accordingly, the Q node has a high state, the QB node has a low state, and a high signal is output to the output terminal (Vout).

상기 t6 시점 및 t8 시점에서 설명한 바와 같이, 상기 QB 노드가 하이 상태에서 로우 상태로 변화되고 상기 Q 노드가 로우 상태에서 하이 상태로 변환되는 시점에, 상기 클리어부(QCU1)의 상기 제 3 스위칭소자(T3)가 상기 Q 노드의 하이 상태에 따라 턴 온되어 상기 옵셋 전압(VC)을 상기 제1 및 제2 클리어 스위칭소자(T1, T2)의 연결 노드(P)에 공급한다. As described at time t6 and time t8, when the QB node changes from a high state to a low state and the Q node changes from a low state to a high state, the third switching element of the clear unit (QCU1) (T3) is turned on according to the high state of the Q node and supplies the offset voltage (VC) to the connection node (P) of the first and second clear switching elements (T1 and T2).

또한, 각 실시예에서 설명한 바와 같이, 상기 클럭신호(CLK2)에 의해 턴 온 또는 턴 오프되어 턴 온 시 상기 QB 노드를 방전용 전압(VSS 또는 VSSa)으로 방전시키는 스위칭소자를 상기 QB 노드에 더 추가하면, 상기 t8 시점에서 상기 QB 노드가 하이 상태에서 로우 상태로 변환됨을 촉진할 수 있다.In addition, as described in each embodiment, the QB node is further equipped with a switching element that is turned on or off by the clock signal (CLK2) and discharges the QB node to a discharge voltage (VSS or VSSa) when turned on. In addition, it is possible to promote the conversion of the QB node from the high state to the low state at the time t8.

또한, 제 3 내지 제 4 실시예에서 설명한 바와 같이, 임의의 클럭신호(예를들면 CLK4)에 의해 턴 온 또는 턴 오프되어 턴 온 시 상기 QB 노드를 방전용 전압(VSS 또는 VSSa)으로 방전시키는 스위칭소자를 상기 QB 노드에 더 추가하면, 상기 t2 시점에서 상기 QB 노드가 방전되어 로우 상태를 유지하고, 상기 Q 노드도 로우 상태를 유지한다.In addition, as described in the third and fourth embodiments, the QB node is turned on or off by an arbitrary clock signal (for example, CLK4) and discharges the QB node to a discharge voltage (VSS or VSSa) when turned on. If an additional switching element is added to the QB node, the QB node is discharged and maintains a low state at time t2, and the Q node also maintains a low state.

이와 같이 임의의 클럭신호(예를들면 CLK4)에 의해 턴 온 또는 턴 오프되어 턴 온 시 상기 QB 노드를 방전용 전압(VSS 또는 VSSa)으로 방전시키는 스위칭소자를 상기 QB 노드에 더 추가하면, 상기 T2 시점 이후에도 상기 QB 노드가 로우 상태를 유지하므로 스위칭소자의 스트레스를 줄일 수 있다. In this way, if a switching element is added to the QB node that is turned on or off by an arbitrary clock signal (for example, CLK4) and discharges the QB node to a discharge voltage (VSS or VSSa) when turned on, the Since the QB node remains in a low state even after T2, the stress on the switching device can be reduced.

상기 도 12의 파형은 상기 본 발명의 제 4 실시예의 구체적인 회로 구성에 모두 적용되고 그 동작도 유시하므로, 본 발명의 제 4 실시예의 구체적인 회로 구성에 대한 동작설명은 생략한다. Since the waveform of FIG. 12 is applied to the specific circuit configuration of the fourth embodiment of the present invention and its operation is also similar, the description of the operation of the specific circuit configuration of the fourth embodiment of the present invention is omitted.

한편, 도 13은 본 발명의 제 5 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성도이다.Meanwhile, Figure 13 is a detailed circuit diagram of an emission control driver for OLED according to the fifth embodiment of the present invention.

도 13에 도시한 바와 같이, 본 발명의 제 5 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성은, 상기 도 3 내지 도 6에서 설명한 기본 구성에서, 1개의 Q 세트부와 3개의 QB 조절부로 구성되고, 상기 Q 세트부(QC)는 1개의 Q 조절신호(CLK1)가 구성되고, 각 QB 조절부도 1개의 QB 조절 신호(Vps1, Vps2 또는 CLK1)가 구성된 것이다.As shown in FIG. 13, the specific circuit configuration of the light emission control driver for OLED according to the fifth embodiment of the present invention is, in the basic configuration described in FIGS. 3 to 6, one Q set unit and three QB controls. The Q set unit (QC) is composed of one Q control signal (CLK1), and each QB control unit is also composed of one QB control signal (Vps1, Vps2, or CLK1).

제 1 QB 조절부는 QB 조절 신호(Vps2)에 의해 턴 온 또는 턴 오프되고 턴 온 시 상기 QB 노드에 Vps2a 전압을 충전하는 제 2 스위칭소자(T5)를 구비한다. The first QB control unit is turned on or off by the QB control signal (Vps2) and includes a second switching element (T5) that charges the QB node with a voltage of Vps2a when turned on.

제 2 QB 조절부는 QB 조절 신호(Vps1)에 의해 턴 온 또는 턴 오프되고 턴 온 시 고전위 전압(Vdd)를 상기 QB 노드에 충전하는 제 4 스위칭소자(T7)를 구비한다.The second QB control unit is turned on or off by the QB control signal (Vps1) and includes a fourth switching element (T7) that charges the QB node with a high potential voltage (Vdd) when turned on.

제 3 QB 조절부는 QB 조절 신호(CLK1)에 의해 턴 온 또는 턴 오프되고, 턴 온 시 상기 QB 노드에 방전용 전압(Vssa)을 공급하여 상기 QB 노드를 방전하는 제 5 스위칭소자(T8)를 구비하여 구성된다.The third QB control unit is turned on or off by a QB control signal (CLK1), and includes a fifth switching element (T8) that supplies a discharge voltage (Vssa) to the QB node when turned on to discharge the QB node. It is comprised of:

그리고, 상기 클리어부(QCU1)의 제 3 스위칭소자(T3)의 게이트 단자에는 상기 Q 노드 전압이 인가된다. 따라서, 상기 제 3 스위칭소자(T3)는 상기 Q 노드의 논리 상태에 따라 턴 온 또는 턴 오프되어 턴 온 시 옵셋 전압(VC)을 상기 제1 및 제2 클리어 스위칭소자(T1, T2)의 연결 노드(P)에 공급한다. And, the Q node voltage is applied to the gate terminal of the third switching element (T3) of the clear unit (QCU1). Accordingly, the third switching element (T3) is turned on or turned off according to the logic state of the Q node, and when turned on, the offset voltage (VC) is connected to the first and second clear switching elements (T1, T2). It is supplied to the node (P).

도 14는 본 발명의 제 6 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성도이다.Figure 14 is a detailed circuit diagram of an emission control driver for OLED according to the sixth embodiment of the present invention.

본 발명의 제 6 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성은, 상기 도 7에서 설명한 본 발명의 제 1 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성과 같다. 단, 도 7에서는 상기 제 1 QB 조절부(QBC1)의 제 3 스위칭소자(T6)가 QB 조절 신호(CLK0)에 의해 턴 온 또는 턴 오프되었으나, 도 14에서는 상기 제 1 QB 조절부(QBC1)의 제 3 스위칭소자(T6)가 QB 조절 신호(Vps2a)에 의해 턴 온 또는 턴 오프됨에 차이가 있다. 따라서, 나머지 구성은 도 7과 같다.The specific circuit configuration of the light emission control driver for OLED according to the sixth embodiment of the present invention is the same as the specific circuit configuration of the light emission control driver for OLED according to the first embodiment of the present invention described in FIG. 7 above. However, in FIG. 7, the third switching element (T6) of the first QB control unit (QBC1) is turned on or off by the QB control signal (CLK0), but in FIG. 14, the third switching element (T6) of the first QB control unit (QBC1) is turned on or off. There is a difference in that the third switching element (T6) of is turned on or turned off by the QB control signal (Vps2a). Therefore, the remaining configuration is the same as Figure 7.

상기 도 13 및 도 14의 실시예에서, 도면에는 도시되지 않았지만, 임의의 클럭신호(CLKx)에 의해 턴 온 또는 턴 오프되어 턴 온 시 상기 QB 노드를 방전용 전압(VSS 또는 VSSa)으로 방전시키는 스위칭소자를 상기 QB 노드에 더 추가할 수 있다. In the embodiment of FIGS. 13 and 14, although not shown in the drawings, the QB node is turned on or turned off by an arbitrary clock signal (CLKx) to discharge the QB node to a discharge voltage (VSS or VSSa) when turned on. Additional switching elements can be added to the QB node.

도 15는 본 발명의 제 7 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성도이다.Figure 15 is a detailed circuit diagram of an emission control driver for OLED according to the seventh embodiment of the present invention.

도 15에 도시한 바와 같이, 본 발명의 제 7 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성은, 상기 도 3 내지 도 6에서 설명한 기본 구성에서, 1개의 Q 세트부만 구성된 것이다.As shown in FIG. 15, the specific circuit configuration of the emission control driver for OLED according to the seventh embodiment of the present invention consists of only one Q set unit in the basic configuration described in FIGS. 3 to 6 above.

상기 Q 세트부(QC)는 복수개의 클럭 신호(CLK1-CLK5) 중 하나의 클럭 신호(CLK1)에 의해 턴 온 또는 턴 오프되고 턴 온 시 상기 Q 노드에 고전위 전압(Vdd)을 충전하는 제 1 스위칭소자(T4)를 구비한다. 또한, 상기 QB 노드에는 Vps2 신호가 직접 인가된다.The Q set unit (QC) is turned on or turned off by one clock signal (CLK1) among a plurality of clock signals (CLK1-CLK5) and charges the Q node with a high potential voltage (Vdd) when turned on. 1 Equipped with a switching element (T4). Additionally, the Vps2 signal is directly applied to the QB node.

여기서, 도면에는 도시되지 않았지만, 상기 클럭신호(CLK1)와 다른 클럭신호(CLK2, CLK3, CLK4, CLK5)에 의해 상기 QB 노드를 방전용 전압(VSS 또는 VSSa)으로 방전시키는 스위칭소자를 상기 QB 노드에 더 추가할 수 있다.Here, although not shown in the drawing, a switching element that discharges the QB node to a discharge voltage (VSS or VSSa) by clock signals (CLK2, CLK3, CLK4, CLK5) different from the clock signal (CLK1) is connected to the QB node. More can be added to .

나머지 구성은 상기에서 설명한 실시예와 같다.The remaining configuration is the same as the embodiment described above.

도 16은 본 발명의 제 8 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성도이다.Figure 16 is a detailed circuit diagram of an emission control driver for OLED according to the eighth embodiment of the present invention.

도 16에 도시한 바와 같이, 본 발명의 제 8 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성은, 상기 도 3 내지 도 6에서 설명한 기본 구성에서, 1개의 Q 세트부와 1개의 QB 조절부로 구성된 것이다.As shown in FIG. 16, the specific circuit configuration of the light emission control driver for OLED according to the eighth embodiment of the present invention is, in the basic configuration described in FIGS. 3 to 6, one Q set unit and one QB control. It is composed of wealth.

상기 Q 세트부(QC)는 복수개의 클럭 신호(CLK1-CLK5) 중 하나의 클럭 신호(CLK1)에 의해 턴 온 또는 턴 오프되고 턴 온 시 상기 Q 노드에 고전위 전압(Vdd)을 충전하는 제 1 스위칭소자(T4)를 구비한다. The Q set unit (QC) is turned on or turned off by one clock signal (CLK1) among a plurality of clock signals (CLK1-CLK5) and charges the Q node with a high potential voltage (Vdd) when turned on. 1 Equipped with a switching element (T4).

상기 QB 조절부는 QB 조절 신호(CLK1)에 의해 턴 온 또는 턴 오프되고, 턴 온 시 상기 QB 노드에 방전용 전압(Vssa)을 공급하여 상기 QB 노드를 방전하는 제 5 스위칭소자(T8)를 구비하여 구성된다.The QB control unit is turned on or off by a QB control signal (CLK1), and includes a fifth switching element (T8) that supplies a discharge voltage (Vssa) to the QB node when turned on to discharge the QB node. It is composed by:

또한, 상기 QB 노드에는 Vps2 신호가 직접 인가된다.Additionally, the Vps2 signal is directly applied to the QB node.

도 17은 본 발명의 제 5 내지 제 6 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로도에서 사용할 수 있는 신호 입출력 파형도이고, 도 18도 본 발명의 제 5 내지 제 6 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로도에서 사용할 수 있는 다른 실시예의 신호 입출력 파형도이다.Figure 17 is a signal input/output waveform diagram that can be used in a specific circuit diagram of the light emission control driver for OLED according to the fifth to sixth embodiments of the present invention, and Figure 18 is also a signal input/output waveform diagram for OLED according to the fifth to sixth embodiments of the present invention. This is a signal input/output waveform diagram of another embodiment that can be used in a specific circuit diagram of a light emission control driver.

상기 도 17의 신호 입출력 파형도는 상기에서 설명한 도 11과 비슷하고, 상기 상기 도 18의 신호 입출력 파형도는 상기에서 설명한 도 12과 비슷하므로, 도 13 및 도 14의 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로의 동작 설명은 생략한다.The signal input/output waveform diagram of FIG. 17 is similar to FIG. 11 described above, and the signal input/output waveform diagram of FIG. 18 is similar to FIG. 12 described above, so the light emission for OLED according to the embodiment of FIGS. 13 and 14 Description of the specific circuit operation of the control driver is omitted.

도 19는 본 발명의 제 7 내지 제 8 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로도에서 사용할 수 있는 신호 입출력 파형도이다.Figure 19 is a signal input/output waveform diagram that can be used in a specific circuit diagram of the light emission control driver for OLED according to the seventh to eighth embodiments of the present invention.

Vps1 및 Vps2 신호는 2개의 펄스로 이루어진다. 나머지 입력 신호는 상기에서 설명한 바와 같다.The Vps1 and Vps2 signals consist of two pulses. The remaining input signals are the same as described above.

본 발명의 제 7 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로를 도시한 도 15와 도 19를 이용하여 설명하면 다음과 같다.The detailed circuit of the light emission control driver for OLED according to the seventh embodiment of the present invention will be described using FIGS. 15 and 19 showing the following.

t1 시점에서, 클럭신호(CLK1)는 로우 상태이고, Vps2 신호가 하이 상태이므로, 상기 제 1 스위칭소자(T4)는 턴 오프되고, 상기 Vps2 신호에 의해 상기 QB 노드가 하이 상태를 갖는다. 동시에, 상기 QB 노드가 하이 상태이므로 상기 클리어부(QCU1)의 제 1 및 제 2 클리어 스위칭소자(T1, T2)가 동시에 턴온되므로 상기 Q 노드는 방전용 전압(Vss)으로 방전되어 로우 상태가 된다. 따라서 출력단(Vout)으로 로우 신호가 출력된다.At time t1, the clock signal CLK1 is in a low state and the Vps2 signal is in a high state, so the first switching element T4 is turned off, and the QB node is in a high state due to the Vps2 signal. At the same time, since the QB node is in the high state, the first and second clear switching elements (T1, T2) of the clear unit (QCU1) are turned on at the same time, so the Q node is discharged to the discharge voltage (Vss) and becomes low. . Therefore, a low signal is output to the output terminal (Vout).

t2시점에서, 상기 클럭신호(CLK1)는 로우 상태이고, 상기 Vps2신호는 로우 상태로 변환되므로 상기 QB 노드도 로우 상태로 변환된다. 그러나, 상기 Q 노드도 로우 상태를 유지한다.At time t2, the clock signal CLK1 is in a low state, and the Vps2 signal is converted to a low state, so the QB node is also converted to a low state. However, the Q node also remains low.

t3시점 내지 t4 시점에서도, 상기 클럭신호(CLK1) 및 상기 Vps2신호는 로우 상태이므로 상기 QB 노드 및 Q 노드는 모두 로우 상태를 유지한다. Even from time t3 to t4, the clock signal CLK1 and the Vps2 signal are in a low state, so both the QB node and the Q node remain in a low state.

t5시점에서, 상기 클럭신호(CLK1)는 로우 상태에서 하이 상태로 변환되고, 상기 Vps2신호는 로우 상태이므로, 상기 제 1 스위칭소자(T4)는 턴온된다. 따라서, 상기 턴 온된 제 1 스위칭소자(T4)를 통해 상기 고전위 전압(Vdd)이 상기 Q 노드에 인가되므로 상기 Q 노드는 하이 상태가 되고 상기 QB 노드는 로우 상태를 갖는다. 따라서, 상기 출력단(Vout)으로 하이 신호가 출력된다.At time t5, the clock signal CLK1 is converted from a low state to a high state, and the Vps2 signal is in a low state, so the first switching device T4 is turned on. Accordingly, since the high potential voltage (Vdd) is applied to the Q node through the turned-on first switching element (T4), the Q node is in a high state and the QB node is in a low state. Accordingly, a high signal is output to the output terminal (Vout).

t6시점에서, 상기 Vps2 신호는 로우 상태에서 하이 상태로 변환되고, 상기 클럭신호(CLK1)는 하이 상태에서 로우 상태로 변환되므로, 상기 제 1 스위칭소자(T4)는 턴 오프된다. 이 때, 상기 Vps2 신호에 의해 상기 QB 노드는 하이 상태를 갖는다. 동시에, 상기 QB 노드가 하이 상태이므로 상기 클리어부(QCU1)의 제 1 및 제 2 클리어 스위칭소자(T1, T2)가 동시에 턴온되므로 상기 Q 노드는 방전용 전압(Vss)으로 방전되어 로우 상태가 된다. 따라서 출력단(Vout)으로 로우 신호가 출력된다.At time t6, the Vps2 signal is converted from a low state to a high state, and the clock signal (CLK1) is converted from a high state to a low state, so that the first switching element (T4) is turned off. At this time, the QB node is in a high state due to the Vps2 signal. At the same time, since the QB node is in the high state, the first and second clear switching elements (T1, T2) of the clear unit (QCU1) are turned on at the same time, so the Q node is discharged to the discharge voltage (Vss) and becomes low. . Therefore, a low signal is output to the output terminal (Vout).

t7시점에서, 상기 클럭신호(CLK1)는 로우 상태에서 하이 상태로 변환되고, 상기 Vps2 신호는 하이 상태에서 로우 상태로 변환되므로, 상기 제 1 스위칭소자(T4)는 턴온된다. 상기 턴 온된 제 1 스위칭소자(T4)를 통해 상기 고전위 전압(Vdd)이 상기 Q 노드에 인가되어 상기 Q 노드는 하이 상태를 갖고, 상기 QB 노드는 로우 상태를 갖으며, 상기 출력단(Vout)으로 하이 신호가 출력된다.At time t7, the clock signal CLK1 is converted from a low state to a high state, and the Vps2 signal is converted from a high state to a low state, so that the first switching element T4 is turned on. The high potential voltage (Vdd) is applied to the Q node through the turned-on first switching element (T4), so that the Q node has a high state, the QB node has a low state, and the output terminal (Vout) A high signal is output.

상기 t7 시점에서 설명한 바와 같이, 상기 QB 노드가 하이 상태에서 로우 상태로 변화되고 상기 Q 노드가 로우 상태에서 하이 상태로 변환되는 시점에, 상기 클리어부(QCU1)의 상기 제 3 스위칭소자(T3)가 상기 Q 노드의 하이 상태에 따라 턴 온되어 상기 옵셋 전압(VC)을 상기 제1 및 제2 클리어 스위칭소자(T1, T2)의 연결 노드(P)에 공급한다. As described at time t7, when the QB node changes from a high state to a low state and the Q node changes from a low state to a high state, the third switching element (T3) of the clear unit (QCU1) is turned on according to the high state of the Q node and supplies the offset voltage (VC) to the connection node (P) of the first and second clear switching elements (T1 and T2).

상기 도 19의 파형은 상기 본 발명의 제 8 실시예의 구체적인 회로 구성에 모두 적용되고 그 동작도 유시하므로, 본 발명의 제 8 실시예의 구체적인 회로 구성에 대한 동작설명은 생략한다.Since the waveform of FIG. 19 is applied to the specific circuit configuration of the eighth embodiment of the present invention and its operation is also similar, the description of the operation of the specific circuit configuration of the eighth embodiment of the present invention is omitted.

한편, 도 20은 본 발명의 제 9 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성도이다.Meanwhile, Figure 20 is a detailed circuit diagram of an emission control driver for OLED according to the ninth embodiment of the present invention.

본 발명의 제 9 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성은, 도 15에서 설명한 본 발명의 제 7 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성에서, 상기 풀 다운 스위칭소자(Td)를 상기 출력단(Vout)과 저전위 전압(VL) 단 사이에 직렬 연결된 2개 풀 다운 스위칭소자(Tda, Tdb)로 구성하고, 출력단(Vout)의 논리 상태에 따라 턴 온 또는 턴 오프되어 고전위 전압(VH)을 상기 2개의 풀 다운 스위칭소자(Tda, Tdb)의 연결 로드에 공급하는 제 6 스위칭소자(T13)을 더 포함한 것이다.The specific circuit configuration of the light emission control driver for OLED according to the ninth embodiment of the present invention is the pull-down switching element ( Td) is composed of two pull-down switching elements (Tda, Tdb) connected in series between the output terminal (Vout) and the low-potential voltage (VL) terminal, and is turned on or turned off depending on the logic state of the output terminal (Vout). It further includes a sixth switching element (T13) that supplies a high potential voltage (VH) to the connection load of the two pull-down switching elements (Tda, Tdb).

그리고, 나머지 구성은 도 15와 같다.And, the remaining configuration is the same as Figure 15.

이와 같이 구성된 본 발명의 제 9 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성에 있어서는, 상기 QB 노드가 하이 상태에서 로우 상태로 변화되고 상기 출력단(Vout)이 로우 신호에서 하이 신호를 출력할 시점에, 상기 제 6 스위칭소자(T13)가 상기 출력단(Vout)의 하이 상태에 따라 턴 온되어 상기 고전위 전압(VH)을 상기 2개의 풀 다운 스위칭소자(Tda, Tdb)의 연결 노드에 공급한다. In the specific circuit configuration of the light emission control driver for OLED according to the ninth embodiment of the present invention configured as described above, the QB node changes from a high state to a low state and the output terminal (Vout) outputs a high signal from a low signal. At this point, the sixth switching element (T13) is turned on according to the high state of the output terminal (Vout) to supply the high potential voltage (VH) to the connection node of the two pull-down switching elements (Tda, Tdb). do.

이에 따라, 상기 제1 풀 다운 스위칭소자(Tda)의 게이트 단자에 상기 QB 노드의 로우 논리가 인가되고 상기 제1 풀 다운 스위칭소자(Tda)의 소스 단자에는 로우 논리보다 높은 고전위 전압(VH)이 인가되어 게이트-소스간 전압(Vgs)이 문턱 전압보다 낮은 네거티브 값을 갖게 됨으로써 완전히 턴-오프된다. 또한, 상기 제1 풀 다운 스위칭소자(Tda)의 문턱 전압이 네거티브로 이동하더라도 소스에 인가된 고전위 전압(VH)에 의해 게이트-소스간 전압(Vgs)은 문턱 전압보다 낮으므로 상기 제1 풀 다운 스위칭소자(Tda)는 완전히 턴-오프된다. 따라서, 제1 및 제2 풀 다운 스위칭소자(Tda, Tdb)를 통한 출력단의 누설 전류를 방지할 수 있다. Accordingly, the low logic of the QB node is applied to the gate terminal of the first pull-down switching device (Tda), and a high potential voltage (VH) higher than the low logic is applied to the source terminal of the first pull-down switching device (Tda). This is applied so that the gate-source voltage (Vgs) has a negative value lower than the threshold voltage, thereby completely turning off. In addition, even if the threshold voltage of the first pull-down switching element (Tda) moves to negative, the gate-source voltage (Vgs) is lower than the threshold voltage due to the high potential voltage (VH) applied to the source, so that the first pull-down switching element (Tda) moves to negative. The down switching element (Tda) is completely turned off. Accordingly, leakage current of the output terminal through the first and second pull-down switching elements Tda and Tdb can be prevented.

도 21은 본 발명의 제 10 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성도이다.Figure 21 is a detailed circuit diagram of an emission control driver for OLED according to the tenth embodiment of the present invention.

본 발명의 제 10 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성은, 도 20에서 설명한 본 발명의 제 9 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성에서, 상기 Q 세트부(QC)의 스위칭소자(T4)를 고전위 전압(VD)와 상기 Q 노드 사이에 서로 직렬 연결된 2개 스위칭소자(T4a, T4b)로 구성하고, 상기 클리어부(QCU1)의 제 3 클리어 스위칭소자(T3)가 상기 Q 노드의 논리 상태에 따라 턴 온 또는 턴 오프되고 턴 온 시 상기 고전위 전압(VH)을 상기 2개의 스위칭소자(T4a, T4b)의 연결 로드에 공급하도록 한 것이다.The specific circuit configuration of the light emission control driver for OLED according to the tenth embodiment of the present invention is the Q set unit (QC) in the specific circuit configuration of the light emission control driver for OLED according to the ninth embodiment of the present invention described in FIG. 20. ) consists of two switching elements (T4a, T4b) connected in series between a high potential voltage (VD) and the Q node, and a third clear switching element (T3) of the clear unit (QCU1). ) is turned on or turned off depending on the logic state of the Q node, and when turned on, the high potential voltage (VH) is supplied to the connecting loads of the two switching elements (T4a, T4b).

그리고, 나머지 구성은 도 20과 같다.And, the remaining configuration is the same as Figure 20.

이와 같이 구성된 본 발명의 제 10 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성에 있도, 상술한 바와 같이, 상기 QB 노드가 하이 상태에서 로우 상태로 변화되고 상기 Q 노드가 로우 신호에서 하이 신호를 출력할 시점에, 상기 제 3 클리어 스위칭소자(T3)가 상기 Q 노드의 하이 상태에 따라 턴 온되어 상기 고전위 전압(VH)을 상기 2개의 스위칭소자(T4a, T4b)의 연결 노드에 공급한다. Even in the specific circuit configuration of the light emission control driver for OLED according to the tenth embodiment of the present invention configured as described above, as described above, the QB node changes from a high state to a low state and the Q node changes from a low signal to a high signal. At the time of outputting, the third clear switching element (T3) is turned on according to the high state of the Q node to supply the high potential voltage (VH) to the connection node of the two switching elements (T4a, T4b). do.

이에 따라, 상기 스위칭소자(T4a, T4b)를 통한 Q 노드의 누설 전류를 방지할 수 있다. Accordingly, leakage current of the Q node through the switching elements T4a and T4b can be prevented.

도 22은 본 발명의 제 11 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성도이다.Figure 22 is a detailed circuit diagram of an emission control driver for OLED according to the 11th embodiment of the present invention.

본 발명의 제 11 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성은, 도 20에서 설명한 본 발명의 제 9 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성에서, 상기 제 6 스위칭소자(T13)를 형성하지 않고, 상기 클리어부(QCU1)의 제 3 클리어 스위칭소자(T3)가 상기 Q 노드의 논리 상태에 따라 턴 온 또는 턴 오프되고 턴 온 시 상기 고전위 전압(VH)을 상기 2개의 풀 다운 스위칭소자(Tda, Tdb)의 연결 로드에 공급하도록 한 것이다.The specific circuit configuration of the light emission control driver for OLED according to the 11th embodiment of the present invention is the specific circuit configuration of the light emission control driver for OLED according to the 9th embodiment of the present invention described in FIG. 20, the sixth switching element ( T13), the third clear switching element T3 of the clear unit QCU1 is turned on or turned off according to the logic state of the Q node, and when turned on, the high potential voltage VH is switched to the 2 It is supplied to the connecting loads of the pull-down switching elements (Tda, Tdb).

이와 같이 구성된 본 발명의 제 11 실시예에 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성에 있어서도, 상술한 바와 같이, 상기 QB 노드가 하이 상태에서 로우 상태로 변화되고 상기 Q 노드가 로우 신호에서 하이 신호를 출력할 시점에, 상기 제 3 클리어 스위칭소자(T3)가 상기 Q 노드의 하이 상태에 따라 턴 온되어 상기 고전위 전압(VH)을 상기 2개의 풀 다운 스위칭소자(Tda, Tdb)의 연결 노드에 공급한다. In the specific circuit configuration of the light emission control driver for OLED according to the 11th embodiment of the present invention configured as described above, as described above, the QB node changes from a high state to a low state and the Q node changes from a low signal to a high signal. At the time of outputting, the third clear switching element (T3) is turned on according to the high state of the Q node to transmit the high potential voltage (VH) to the connection node of the two pull-down switching elements (Tda, Tdb). supply to.

이에 따라, 상기 풀 다운 스위칭소자(Tda, Tdb)를 통한 출력단의 누설 전류를 방지할 수 있다. Accordingly, leakage current of the output terminal through the pull-down switching elements (Tda, Tdb) can be prevented.

한편, 상기의 실시예에서, 풀 다운 스위칭소자를 다르게 변경하거나, 또 다른 스위칭소자를 더 추가할 수 있다.Meanwhile, in the above embodiment, the pull-down switching element can be changed differently or another switching element can be added.

도 23은 본 발명에 따른 각 실시예 따른 OLED용 발광 제어 드라이버의 구체적인 회로 구성에서, 상기 풀 다운 스위칭소자(Td)의 다른 실시예의 회로 구성도이다.Figure 23 is a circuit configuration diagram of another embodiment of the pull-down switching element (Td) in the specific circuit configuration of the light emission control driver for OLED according to each embodiment according to the present invention.

즉, 상기 각 실시예의 풀 다운 스위칭소자(Td) 대신에, 상기 출력단(Vout)과 상기 저전위 전압(VL)단 사이에 직렬 연결되어 상기 QB 노드의 논리 상태에 따라 턴 온 또는 턴 오프되어 턴 온시 상기 저전위 전압(VL)을 상기 출력단으로 공급하는 제 1 및 제 2 풀 다운 스위칭소자(Tda, Tdb)와, 상기 Q 노드 또는 상기 출력단(Vout)의 전압에 따라 턴 온 또는 턴 오프되어 턴 온 시 상기 고전위 전압(VH)을 상기 제 1 및 제 2 풀 다운 스위칭소자(Tda, Tdb)의 연결 노드에 공급하는 제 3 풀 다운 스위칭소자(Tdc)를 구비하여 구성된다.That is, instead of the pull-down switching device (Td) in each embodiment, it is connected in series between the output terminal (Vout) and the low potential voltage (VL) terminal and is turned on or turned off depending on the logic state of the QB node. First and second pull-down switching elements (Tda, Tdb) that supply the low potential voltage (VL) to the output terminal when turned on, and are turned on or off depending on the voltage of the Q node or the output terminal (Vout) It is configured to include a third pull-down switching device (Tdc) that supplies the high potential voltage (VH) to the connection node of the first and second pull-down switching devices (Tda and Tdb) when turned on.

상기 각 실시예에서, 하나의 풀 다운 스위칭소자(Td)로 구성하고, 상기 풀 다운 스위칭소자(Td)의 문턱 전압이 음(-)의 방향으로 편향될 경우, 세트 기간에 상기 풀 다운 스위칭소자(Td)가 완전하게 턴 오프되지 않아, 상기 출력단의 전압이 누설되어 스캔 펄스가 출력되지 않을 수 있다. In each of the above embodiments, it is configured with one pull-down switching device (Td), and when the threshold voltage of the pull-down switching device (Td) is biased in the negative (-) direction, the pull-down switching device If (Td) is not completely turned off, the voltage at the output terminal may leak and a scan pulse may not be output.

그러나, 도 23과 같이 구성하면, 상기 제 1 및 제 2 풀 다운 스위칭소자(Tda, Tdb)의 문턱 전압이 음(-)의 방향으로 치우치게 되더라도, 상기 고전위 전압(VH)을 상기 2개의 풀 다운 스위칭소자(Tda, Tdb)의 연결 노드에 공급한다. However, when configured as shown in FIG. 23, even if the threshold voltages of the first and second pull-down switching elements (Tda, Tdb) are biased in the negative direction, the high potential voltage (VH) is applied to the two pull-down switching elements (Tda, Tdb). It is supplied to the connection node of the down switching elements (Tda, Tdb).

또한, 도 24(a), 24(b), 24(c) 및 24(d)는 본 발명의 각 실시예에 더 추가할 수 있는 스위칭소자들의 구성도이다.Additionally, Figures 24(a), 24(b), 24(c), and 24(d) are diagrams showing the configuration of switching elements that can be further added to each embodiment of the present invention.

즉, 도 24(a)에 도시한 바와 같이, 상기 Q 노드의 논리 상태에 따라 턴 온 또는 턴 오프되어 턴 온시 상기 QB 노드에 방전용 전압(Vssa)를 인가하는 제 7 스위칭소자(T9)를 더 구비할 수 있다.That is, as shown in FIG. 24(a), a seventh switching element T9 is turned on or off depending on the logic state of the Q node and applies a discharge voltage (Vssa) to the QB node when turned on. More can be provided.

이와 같이 구성하면, 상술한 바와 같이, 상기 QB 노드가 하이 상태에서 로우 상태로 변환됨을 촉진할 수 있다. With this configuration, it is possible to facilitate the conversion of the QB node from the high state to the low state, as described above.

또한, 도 24(b)에 도시한 바와 같이, 상기 복수개의 클럭 신호(CLK1-CLK5) 중 어느 하나의 클럭 신호(CLKx)에 따라 턴 온 또는 턴 오프되어 턴 온시 상기 QB 노드에 방전용 전압(Vssa)를 인가하는 제 8 스위칭소자(T10)를 더 구비할 수 있다.In addition, as shown in FIG. 24(b), it is turned on or turned off according to one clock signal (CLKx) among the plurality of clock signals (CLK1-CLK5), and when turned on, a discharge voltage ( An eighth switching element (T10) that applies Vssa) may be further provided.

또한, 도 24(c)에 도시한 바와 같이, 클럭 신호(CLK2)에 따라 턴 온 또는 턴 오프되어 턴 온시 상기 QB 노드에 방전용 전압(Vssa)를 인가하는 제 9 스위칭소자(T11)를 더 구비할 수 있다.In addition, as shown in FIG. 24(c), a ninth switching element T11 is turned on or off according to the clock signal CLK2 and applies a discharging voltage Vssa to the QB node when turned on. It can be provided.

또한, 도 24(d)에 도시한 바와 같이, 고전위 전압(Vdd or VH)에 의해 턴 온되는 제 10 스위칭소자(T12)를 임의의 노드에 추가할 수 있다.Additionally, as shown in FIG. 24(d), a tenth switching element (T12) turned on by a high potential voltage (Vdd or VH) can be added to an arbitrary node.

이와 같이 구성하면, 스위칭소자의 소오스 전압과 드레인 전압을 나눌 수 있다.With this configuration, the source voltage and drain voltage of the switching element can be divided.

상기 본 발명의 각 실시예에서 설명한 바와 같이, 발광 제어 드라이버를 구성하면, Q 노드 또는 출력단의 전하 누설에 의한 전압 강하가 억제되어 출력이 유지됨을 알 수 있다.As described in each embodiment of the present invention, it can be seen that when the light emission control driver is configured, the voltage drop due to charge leakage at the Q node or output stage is suppressed and the output is maintained.

도 25는 도 15에 도시된 본 발명의 제 7 실시예에 따른 발광 제어 드라이버의 구동 파형을 시뮬레이션한 결과를 나타낸 파형도이다.FIG. 25 is a waveform diagram showing the results of simulating the driving waveform of the light emission control driver according to the seventh embodiment of the present invention shown in FIG. 15.

도 15에서, VH = 15V, Vdd = 15V, VL = -5V, Vss 및 Vssa = -5V의 조건으로 하고, 스위칭소자의 문턱 전압(Vth)가 -1V일 때의 시뮬레이션한 결과이다.In Figure 15, this is the simulation result under the conditions of VH = 15V, Vdd = 15V, VL = -5V, Vss and Vssa = -5V, and when the threshold voltage (Vth) of the switching element is -1V.

도 2에 비해, Q 노드 또는 출력단의 전하 누설에 의한 전압 강하가 억제되어 출력이 유지됨을 알 수 있다.Compared to Figure 2, it can be seen that the voltage drop due to charge leakage from the Q node or output terminal is suppressed and the output is maintained.

도 26은 도 15에 도시된 본 발명의 제 7 실시예에 따른 발광 제어 드라이버에서, Vss 및 Vssa = -10V의 조건으로 한 시뮬레이션한 결과를 나타낸 파형도이다.FIG. 26 is a waveform diagram showing simulation results under the conditions of Vss and Vssa = -10V in the light emission control driver according to the seventh embodiment of the present invention shown in FIG. 15.

나머지 조건들은 도 25와 동일하다.The remaining conditions are the same as in Figure 25.

즉, Vss 또는 Vssa가 VL보다 더 낮으면 풀 업 스위칭소자(Tu)를 통한 누설을 억제하여 출력 전압의 안정성을 더욱 향상시킬 수 있음을 알 수 있다.In other words, it can be seen that if Vss or Vssa is lower than VL, the stability of the output voltage can be further improved by suppressing leakage through the pull-up switching element (Tu).

도 27는 도 20에 도시된 본 발명의 제 9 실시예에 따른 발광 제어 드라이버의 구동 파형을 시뮬레이션한 결과를 나타낸 파형도이다.FIG. 27 is a waveform diagram showing the results of simulating the driving waveform of the light emission control driver according to the ninth embodiment of the present invention shown in FIG. 20.

도 20에서, VH = 15V, Vdd = 15V, VL = -5V, Vss 및 Vssa = -5V의 조건으로 하고, 스위칭소자의 문턱 전압(Vth)가 -1V일 때의 시뮬레이션한 결과이다.In Figure 20, this is the simulation result under the conditions of VH = 15V, Vdd = 15V, VL = -5V, Vss and Vssa = -5V, and when the threshold voltage (Vth) of the switching element is -1V.

상기 제 9 스위칭소자(T13)를 통해 풀 다운 스위칭소자의 누설 전류를 억제할 수 있음을 알 수 있다.It can be seen that the leakage current of the pull-down switching device can be suppressed through the ninth switching device (T13).

도 28은 도 20에 도시된 본 발명의 제 9 실시예에 따른 발광 제어 드라이버에서, Vss 및 Vssa = -10V의 조건으로 한 시뮬레이션한 결과를 나타낸 파형도이다.FIG. 28 is a waveform diagram showing simulation results under the conditions of Vss and Vssa = -10V in the light emission control driver according to the ninth embodiment of the present invention shown in FIG. 20.

나머지 조건들은 도 27과 동일하다.The remaining conditions are the same as in FIG. 27.

마찬가지로, Vss 또는 Vssa가 VL보다 더 낮으면 풀 업 스위칭소자(Tu)를 통한 누설을 억제하여 출력 전압의 안정성을 더욱 향상시킬 수 있음을 알 수 있다.Likewise, it can be seen that if Vss or Vssa is lower than VL, the stability of the output voltage can be further improved by suppressing leakage through the pull-up switching element (Tu).

도 29는 도 21에 도시된 본 발명의 제 10 실시예에 따른 발광 제어 드라이버의 구동 파형을 시뮬레이션한 결과를 나타낸 파형도이다.FIG. 29 is a waveform diagram showing the results of simulating the driving waveform of the light emission control driver according to the tenth embodiment of the present invention shown in FIG. 21.

도 21에서, VH = 15V, Vdd = 15V, VL = -5V, Vss 및 Vssa = -5V의 조건으로 하고, 스위칭소자의 문턱 전압(Vth)가 -1V일 때의 시뮬레이션한 결과이다.In Figure 21, this is the simulation result under the conditions of VH = 15V, Vdd = 15V, VL = -5V, Vss and Vssa = -5V, and when the threshold voltage (Vth) of the switching element is -1V.

상기 제 3 클리어 스위칭소자(T3)를 통해 세트부(QC)의 누설 전류를 억제할 수 있음을 알 수 있다.It can be seen that the leakage current of the set unit (QC) can be suppressed through the third clear switching element (T3).

도 30은 도 20에 도시된 본 발명의 제 10 실시예에 따른 발광 제어 드라이버에서, Vss 및 Vssa = -10V의 조건으로 한 시뮬레이션한 결과를 나타낸 파형도이다.FIG. 30 is a waveform diagram showing simulation results under the conditions of Vss and Vssa = -10V in the light emission control driver according to the tenth embodiment of the present invention shown in FIG. 20.

나머지 조건들은 도 29와 동일하다.The remaining conditions are the same as in FIG. 29.

도 31는 도 22에 도시된 본 발명의 제 11 실시예에 따른 발광 제어 드라이버의 구동 파형을 시뮬레이션한 결과를 나타낸 파형도이다.FIG. 31 is a waveform diagram showing the results of simulating the driving waveform of the light emission control driver according to the 11th embodiment of the present invention shown in FIG. 22.

도 22에서, VH = 15V, Vdd = 15V, VL = -5V, Vss 및 Vssa = -5V의 조건으로 하고, 스위칭소자의 문턱 전압(Vth)가 -1V일 때의 시뮬레이션한 결과이다.In Figure 22, this is the simulation result under the conditions of VH = 15V, Vdd = 15V, VL = -5V, Vss and Vssa = -5V, and when the threshold voltage (Vth) of the switching element is -1V.

상기 제 3 클리어 스위칭소자(T3)를 통해 풀 다운 스위칭소자의 누설 전류를 억제할 수 있음을 알 수 있다.It can be seen that the leakage current of the pull-down switching device can be suppressed through the third clear switching device (T3).

도 32는 도 13에 도시된 본 발명의 제 5 실시예에 따른 발광 제어 드라이버의 구동 파형을 시뮬레이션한 결과를 나타낸 파형도이다.FIG. 32 is a waveform diagram showing the results of simulating the driving waveform of the light emission control driver according to the fifth embodiment of the present invention shown in FIG. 13.

도 13에서, VH = 15V, Vdd 및 Vps2a = 15V, VL = -5V, Vss 및 Vssa = -5V의 조건으로 하고, 스위칭소자의 문턱 전압(Vth)가 -1V일 때의 시뮬레이션한 결과이다.In Figure 13, this is the simulation result under the conditions of VH = 15V, Vdd and Vps2a = 15V, VL = -5V, Vss and Vssa = -5V, and when the threshold voltage (Vth) of the switching element is -1V.

마찬 가지로 누설 전류를 억제할 수 있음을 알 수 있다.Likewise, it can be seen that leakage current can be suppressed.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and it is commonly known in the technical field to which the present invention pertains that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be clear to those who have the knowledge of.

QC: 세트부 QBC: QB 조절부QC: Set section QBC: QB control section

Claims

at least one Q set unit that supplies a Q set voltage to a Q node according to a Q control signal;
At least one QB control unit that supplies a QB set voltage to the QB node according to the QB control signal;
a pull-up switching device that outputs a first high potential voltage to an output terminal according to the logic state of the Q node;
a pull-down switching device that outputs a low-potential voltage to an output terminal according to the logic state of the QB node;
A Q clear unit supplies a first discharge voltage to the Q node according to the logic state of the QB node to discharge the Q node,
The Q clear unit is connected in series between the Q node and a first discharge voltage terminal that supplies the first discharge voltage and supplies the first discharge voltage to the Q node according to the logic state of the QB node. 1st and 2nd clear switching elements,
A light emission control driver comprising a third clear switching element that supplies an offset voltage to the connection node of the first and second clear switching elements according to an external control signal.

According to claim 1,
Each Q set unit supplies the Q set voltage to the Q node according to at least one Q control signal, and each QB control unit also supplies the QB set voltage to the QB node according to at least one QB control signal. driver.

According to claim 2,
A light emission control driver in which the Q control signal and the QB control signal are shared with each other, and the Q set voltage and the QB set voltage are also shared with each other.

According to claim 1,
The Q set unit includes a first switching element that charges the Q node with a second high potential voltage according to a first clock signal among a plurality of clock signals,
The QB control unit includes three QB control units,
The first QB control unit includes second and third switching elements connected in series between the QB node and the second high potential voltage terminal, and a fourth switching element connected between the QB node and the second high potential voltage terminal. And, the second and third switching elements charge the QB node with the second high potential voltage according to the first and second QB control signals, respectively, and the fourth switching element charges the QB node with the second high potential voltage according to the third QB control signal. Charging the QB node with the second high potential voltage,
The second QB control unit includes a fifth switching element that discharges the QB node to a second discharge voltage according to the first clock signal,
A light emission control driver in which the voltage of the Q node is applied to the gate terminal of the third clear switching element of the Q clear unit.

According to claim 4,
The fourth switching element charges the third QB control signal instead of the second high potential voltage to the QB node according to a third clock signal instead of the third QB control signal.

According to claim 4,
The third switching element is turned on or off according to the fourth QB control signal instead of the second QB control signal.

According to claim 4,
The fifth switching element discharges the QB node to a second discharge voltage according to a second clock signal instead of the first clock signal, and further adds a switching element that discharges the QB node according to another clock signal. driver.

According to claim 1,
The Q set unit includes a first switching element that charges the Q node with a second high potential voltage according to a first clock signal among a plurality of clock signals,
The QB control unit has two QB control units,
The first QB control unit includes a second switching element for charging the QB node with the second high potential voltage according to a first QB control signal, and a second switching element for charging the QB node with the second high potential voltage according to a third QB control signal. It has a fourth switching element that
The second QB control unit includes a fifth switching element that discharges the QB node to a second discharge voltage according to the first clock signal,
A light emission control driver in which the voltage of the Q node is applied to the gate terminal of the third switching element of the Q clear unit.

According to claim 8,
The fourth switching element is a light emission control driver that charges the QB node with a second QB control signal instead of the second high potential voltage according to the third QB control signal.

According to claim 1,
The Q set unit includes a first switching element that charges the Q node with a second high potential voltage according to a first clock signal among a plurality of clock signals,
The QB control unit includes three QB control units,
The first QB control unit includes a second switching element that charges the QB node with a fourth QB control signal voltage according to the first QB control signal,
The second QB control unit includes a fourth switching element that charges the QB node with the second high potential voltage according to a third QB control signal,
The third QB control unit includes a fifth switching element that discharges the QB node to a second discharge voltage according to the first clock signal,
A light emission control driver in which the voltage of the Q node is applied to the gate terminal of the third switching element of the Q clear unit.

According to claim 1,
The QB control unit is not configured,
The Q set unit is a light emission control driver including a first switching element that charges the Q node with a second high potential voltage according to a first clock signal.

According to claim 1,
The Q set unit (QC) includes a first switching element that charges the Q node with a second high potential voltage according to a first clock signal,
The QB controller includes a fifth switching element that discharges the QB node to a second discharge voltage according to the first clock signal,
A light emission control driver in which a first QB control signal is directly applied to the QB node.

According to claim 1,
An additional pull-down switching element connected in series between the pull-down switching element and the low-potential voltage terminal and turned on or off depending on the logic state of the QB node,
The light emission control driver further includes a sixth switching element that supplies the first high potential voltage to the connection load of the pull-down switching element and the additional pull-down switching element according to the logic state of the output terminal.

According to claim 1,
The Q set unit includes two switching elements connected in series between a second high potential voltage terminal and the Q node, and the first high potential voltage is applied to the two switching elements through a third clear switching element of the Q clear unit. Luminous control driver supplied to the connecting rod.

According to claim 1,
An additional pull-down switching device is connected in series between the pull-down switching device and the low-potential voltage terminal and is turned on or off depending on the logic state of the QB node,
A light emission control driver in which the first high potential voltage is supplied to the connecting rod of the pull-down switching device and the additional pull-down switching device through the third clear switching device of the Q clear unit.

According to claim 1,
Instead of the pull-down switching element,
First and second pull-down switching elements connected in series between the output terminal and the low-potential voltage terminal to supply the low-potential voltage to the output terminal according to the logic state of the QB node;
A light emission control driver comprising a third pull-down switching element that supplies the first high potential voltage to the connection node of the first and second pull-down switching elements according to the voltage of the Q node or the output terminal.

According to claim 1,
A light emission control driver further comprising a seventh switching element that discharges the QB node to a discharge voltage according to the logic state of the Q node.

According to claim 1,
A light emission control driver further comprising an eighth switching element that discharges the QB node to a discharge voltage according to one of a plurality of clock signals.

According to claim 1,
A light emission control driver further comprising a ninth switching element connected to an arbitrary node and turned on or off according to the first or second high potential voltage.