[go: up one dir, main page]

KR102582642B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102582642B1
KR102582642B1 KR1020160061626A KR20160061626A KR102582642B1 KR 102582642 B1 KR102582642 B1 KR 102582642B1 KR 1020160061626 A KR1020160061626 A KR 1020160061626A KR 20160061626 A KR20160061626 A KR 20160061626A KR 102582642 B1 KR102582642 B1 KR 102582642B1
Authority
KR
South Korea
Prior art keywords
scan
signal
driver
signal line
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160061626A
Other languages
English (en)
Other versions
KR20170131760A (ko
Inventor
김양완
권선자
김병선
박현애
이수진
이재용
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160061626A priority Critical patent/KR102582642B1/ko
Priority to US15/420,382 priority patent/US10388227B2/en
Priority to EP17170530.4A priority patent/EP3246911B1/en
Priority to CN202210771232.1A priority patent/CN114999389A/zh
Priority to CN201710350850.8A priority patent/CN107403604B/zh
Publication of KR20170131760A publication Critical patent/KR20170131760A/ko
Priority to US16/524,273 priority patent/US10522089B2/en
Application granted granted Critical
Publication of KR102582642B1 publication Critical patent/KR102582642B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 제1 화소 영역 및 상기 제1 화소 영역 보다 작은 면적을 갖는 제2 화소 영역을 포함하는 기판; 상기 제1 화소 영역에 위치하며, 제1 주사선들과 연결되는 제1 화소들; 상기 제2 화소 영역에 위치하며, 제2 주사선들과 연결되는 제2 화소들; 상기 제1 주사선들로 제1 주사 신호를 공급하는 제1 주사 구동부; 상기 제2 주사선들로 제2 주사 신호를 공급하는 제2 주사 구동부; 및 상기 제1 주사 구동부 및 상기 제2 주사 구동부로 제1 구동 신호를 공급하는 제1 신호선을 포함하고, 상기 제1 신호선은, 상기 제1 주사 구동부로 상기 제1 구동 신호를 공급하는 제1 서브 신호선; 상기 제2 주사 구동부로 상기 제1 구동 신호를 공급하는 제2 서브 신호선; 및 상기 제1 서브 신호선과 상기 제2 서브 신호선 사이에 연결되는 제1 로드 매칭 저항을 포함하는 표시 장치에 관한 것이다.

Description

표시 장치{DISPLAY DEVICE}
본 발명의 실시예는 표시 장치에 관한 것이다.
유기 발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 유기 발광층을 포함하며, 하나의 전극으로부터 주입된 전자(electron)와 다른 전극으로부터 주입된 정공(hole)이 유기 발광층에서 결합하여 여기자(exciton)를 형성하고, 여기자가 에너지를 방출하면서 발광한다.
이러한 유기 발광 표시 장치의 화소들은 자발광 소자인 유기 발광 다이오드와 상기 유기 발광 다이오드를 구동하기 위한 복수개의 트랜지스터를 구비하며, 구동 배선들과 연결된다.
구동 배선들은 위치에 따라 서로 다른 로드(load)를 가질 수 있으며, 이는 화소들의 휘도 편차를 야기할 수 있다.
상술한 문제점을 해결하기 위해 안출된 본 발명의 목적은 균일한 휘도의 영상을 표시할 수 있는 표시 장치를 제공하기 위한 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명의 실시예에 의한 표시 장치는, 제1 화소 영역 및 상기 제1 화소 영역 보다 작은 면적을 갖는 제2 화소 영역을 포함하는 기판, 상기 제1 화소 영역에 위치하며, 제1 주사선들과 연결되는 제1 화소들, 상기 제2 화소 영역에 위치하며, 제2 주사선들과 연결되는 제2 화소들, 상기 제1 주사선들로 제1 주사 신호를 공급하는 제1 주사 구동부, 상기 제2 주사선들로 제2 주사 신호를 공급하는 제2 주사 구동부 및 상기 제1 주사 구동부 및 상기 제2 주사 구동부로 제1 구동 신호를 공급하는 제1 신호선을 포함하고, 상기 제1 신호선은, 상기 제1 주사 구동부로 상기 제1 구동 신호를 공급하는 제1 서브 신호선, 상기 제2 주사 구동부로 상기 제1 구동 신호를 공급하는 제2 서브 신호선 및 상기 제1 서브 신호선과 상기 제2 서브 신호선 사이에 연결되는 제1 로드 매칭 저항을 포함할 수 있다.
또한, 상기 제1 서브 신호선은, 상기 제1 구동 신호를 입력받고, 상기 제1 구동 신호를 상기 제1 로드 매칭 저항을 통해 상기 제2 서브 신호선으로 전달할 수 있다.
또한, 상기 제2 화소들의 개수는, 상기 제1 화소들의 개수보다 적게 설정될 수 있다.
또한, 상기 제2 주사선들의 길이는, 상기 제1 주사선들보다 짧게 설정될 수 있다.
또한, 상기 제1 구동 신호는, 클럭 신호로 설정될 수 있다.
또한, 상기 기판은, 상기 제1 화소 영역보다 작은 면적을 갖는 제3 화소 영역을 더 포함할 수 있다.
또한, 상기 제3 화소 영역에 위치하며, 제3 주사선들과 연결되는 제3 화소들, 상기 제3 주사선들로 제3 주사 신호를 공급하는 제3 주사 구동부 및 상기 제3 주사 구동부로 제2 구동 신호를 공급하는 제2 신호선을 더 포함할 수 있다.
또한, 상기 제2 화소 영역과 상기 제3 화소 영역은, 상기 제1 화소 영역의 일측에서 서로 이격되어 위치할 수 있다.
또한, 상기 제1 주사선들로 상기 제1 주사 신호를 공급하는 제4 주사 구동부를 더 포함할 수 있다.
또한, 상기 제1 주사 구동부는, 상기 제1 주사선들의 일단에 연결되며, 상기 제4 주사 구동부는, 상기 제1 주사선들의 타단에 연결될 수 있다.
또한, 상기 제1 주사 구동부와 상기 제4 주사 구동부는, 동일한 제1 주사선에 대하여 동시에 제1 주사 신호를 공급할 수 있다.
또한, 상기 제2 신호선은, 상기 제4 주사 구동부로 상기 제2 구동 신호를 공급하는 제3 서브 신호선, 상기 제2 주사 구동부로 상기 제2 구동 신호를 공급하는 제4 서브 신호선 및 상기 제3 서브 신호선과 상기 제4 서브 신호선 사이에 연결되는 제2 로드 매칭 저항을 포함할 수 있다.
또한, 상기 제3 서브 신호선은, 상기 제2 구동 신호를 입력받고, 상기 제2 구동 신호를 상기 제2 로드 매칭 저항을 통해 상기 제4 서브 신호선으로 전달할 수 있다.
또한, 상기 제3 화소들의 개수는, 상기 제1 화소들의 개수보다 적게 설정될 수 있다.
또한, 상기 제3 주사선들의 길이는, 상기 제1 주사선들보다 짧게 설정될 수 있다.
또한, 상기 제2 구동 신호는 클럭 신호로 설정될 수 있다.
또한, 제1 발광 제어선들을 통하여 상기 제1 화소들로 제1 발광 제어 신호를 공급하는 제1 발광 구동부, 제2 발광 제어선들을 통하여 상기 제2 화소들로 제2 발광 제어 신호를 공급하는 제2 발광 구동부 및 상기 제1 발광 구동부와 상기 제2 발광 구동부로 제3 구동 신호를 공급하는 제3 신호선을 더 포함할 수 있다.
또한, 상기 제3 신호선은, 상기 제1 발광 구동부로 상기 제3 구동 신호를 공급하는 제5 서브 신호선, 상기 제2 발광 구동부로 상기 제3 구동 신호를 공급하는 제6 서브 신호선 및 상기 제5 서브 신호선 및 상기 제6 서브 신호선 사이에 연결되는 제3 로드 매칭 저항을 포함할 수 있다.
또한, 상기 제5 서브 신호선은, 상기 제3 구동 신호를 입력받고, 상기 제3 구동 신호를 상기 제3 로드 매칭 저항을 통해 상기 제6 서브 신호선으로 전달할 수 있다.
또한, 상기 제2 발광 제어선들의 길이는, 상기 제1 발광 제어선들 보다 짧게 설정될 수 있다.
또한, 상기 제3 구동 신호는, 클럭 신호로 설정될 수 있다.
본 발명의 실시예에 의한 표시 장치는, 제1 화소 영역 및 상기 제1 화소 영역 보다 작은 면적을 갖는 제2 화소 영역을 포함하는 기판, 상기 제1 화소 영역에 위치하며, 제1 주사선들과 연결되는 제1 화소들, 상기 제2 화소 영역에 위치하며, 제2 주사선들과 연결되는 제2 화소들, 상기 제1 주사선들로 제1 주사 신호를 공급하는 제1 주사 구동부, 상기 제2 주사선들로 제2 주사 신호를 공급하는 제2 주사 구동부 및 상기 제2 주사 구동부와 상기 제2 주사선들 사이에 연결되는 제1 로드 매칭 저항들을 포함할 수 있다.
또한, 상기 제2 화소들의 개수는, 상기 제1 화소들의 개수보다 적게 설정될 수 있다.
또한, 상기 제2 주사선들의 길이는, 상기 제1 주사선들보다 짧게 설정될 수 있다.
또한, 상기 기판은, 상기 제1 화소 영역보다 작은 면적을 갖는 제3 화소 영역을 더 포함할 수 있다.
또한, 상기 제3 화소 영역에 위치하며, 제3 주사선들과 연결되는 제3 화소들 및 상기 제3 주사선들로 제3 주사 신호를 공급하는 제3 주사 구동부를 더 포함할 수 있다.
또한, 상기 제2 화소 영역과 상기 제3 화소 영역은, 상기 제1 화소 영역의 일측에서 서로 이격되어 위치할 수 있다.
또한, 상기 제1 주사선들로 상기 제1 주사 신호를 공급하는 제4 주사 구동부를 더 포함할 수 있다.
또한, 상기 제1 주사 구동부는, 상기 제1 주사선들의 일단에 연결되며, 상기 제4 주사 구동부는, 상기 제1 주사선들의 타단에 연결될 수 있다.
또한, 상기 제1 주사 구동부와 상기 제4 주사 구동부는, 동일한 제1 주사선에 대하여 동시에 제1 주사 신호를 공급할 수 있다.
또한, 상기 제3 주사 구동부와 상기 제3 주사선들 사이에 연결되는 제2 로드 매칭 저항들을 포함할 수 있다.
또한, 상기 제3 화소들의 개수는, 상기 제1 화소들의 개수보다 적게 설정될 수 있다.
또한, 상기 제3 주사선들의 길이는, 상기 제1 주사선들보다 짧게 설정될 수 있다.
또한, 제1 발광 제어선들을 통하여 상기 제1 화소들로 제1 발광 제어 신호를 공급하는 제1 발광 구동부 및 제2 발광 제어선들을 통하여 상기 제2 화소들로 제2 발광 제어 신호를 공급하는 제2 발광 구동부를 더 포함할 수 있다.
또한, 상기 제2 발광 구동부와 상기 제2 발광 제어선들 사이에 연결되는 제3 로드 매칭 저항들을 더 포함할 수 있다.
또한, 상기 제2 발광 제어선들의 길이는, 상기 제1 발광 제어선들 보다 짧게 설정될 수 있다.
이상 살펴본 바와 같은 본 발명에 따르면, 구동 배선들의 로드 차이를 보상함으로써 균일한 휘도의 영상을 표시할 수 있는 표시 장치를 제공할 수 있다.
도 1a 내지 도 1e는 본 발명의 실시예에 의한 화소 영역을 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 의한 표시 장치를 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따라 신호선에 설치된 로드 매칭 저항을 나타낸 도면이다.
도 4는 본 발명의 일 실시예에 의한 제1 신호선의 단면을 나타낸 도면이다.
도 5는 본 발명의 일 실시예에 의한 제1 신호선과 제2 주사 구동부를 나타낸 도면이다.
도 6은 본 발명의 일 실시예에 따라 주사선들에 설치된 로드 매칭 저항을 나타낸 도면이다.
도 7은 도 3에 도시된 주사 스테이지 회로의 일 실시예를 나타낸 도면이다.
도 8은 도 7에 도시된 주사 스테이지 회로의 구동방법을 나타낸 파형도이다.
도 9는 도 3에 도시된 제1 화소의 일 실시예를 나타낸 도면이다.
도 10은 본 발명의 일 실시예에 의한 표시 장치를 나타낸 도면이다.
도 11은 본 발명의 일 실시예에 따라 신호선에 설치된 로드 매칭 저항을 나타낸 도면이다.
도 12는 본 발명의 일 실시예에 따라 주사선들에 설치된 로드 매칭 저항을 나타낸 도면이다.
도 13은 본 발명의 일 실시예에 의한 표시 장치를 나타낸 도면이다.
도 14는 본 발명의 일 실시예에 따라 신호선에 설치된 로드 매칭 저항을 나타낸 도면이다.
도 15는 본 발명의 일 실시예에 의한 제3 신호선과 제2 발광 구동부를 나타낸 도면이다.
도 16은 본 발명의 일 실시예에 따라 발광 제어선에 설치된 로드 매칭 저항을 나타낸 도면이다.
도 17은 도 14에 도시된 발광 스테이지 회로의 일 실시예를 나타낸 도면이다.
도 18은 도 17에 도시된 발광 스테이지 회로의 구동방법을 나타낸 파형도이다.
도 19는 도 13에 도시된 제1 화소의 일 실시예를 나타낸 도면이다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 도면에서 본 발명과 관계없는 부분은 본 발명의 설명을 명확하게 하기 위하여 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
이하, 본 발명의 실시예들과 관련된 도면들을 참고하여, 본 발명의 실시예에 의한 표시 장치에 대해 설명하도록 한다.
도 1a 내지 도 1e는 본 발명의 실시예에 의한 화소 영역을 나타낸 도면이다.
도 1a를 참고하면, 본 발명의 일 실시예에 의한 기판(100)은 화소 영역(AA1, AA2, AA3)과 주변 영역(NA1, NA2, NA3)을 포함할 수 있다.
화소 영역(AA1, AA2, AA3)에는 다수의 화소들(PXL1, PXL2, PXL3)이 위치하며, 이에 따라 화소 영역(AA1, AA2, AA3)에서는 소정의 영상을 표시할 수 있다. 따라서, 화소 영역(AA1, AA2, AA3)은 표시 영역으로 지칭될 수 있다.
주변 영역(NA1, NA2, NA3)에는 화소들(PXL1, PXL2, PXL3)을 구동하기 위한 구성 요소들(예를 들어, 구동부 및 배선 등)이 위치할 수 있다. 주변 영역(NA1, NA2, NA3)에는 화소들(PXL1, PXL2, PXL3)이 존재하지 않으므로, 상기 주변 영역(NA1, NA2, NA3)은 비표시 영역으로 지칭될 수 있다.
예를 들어, 주변 영역(NA1, NA2, NA3)은 화소 영역(AA1, AA2, AA3)의 외측에 존재할 수 있으며, 화소 영역(AA1, AA2, AA3)의 적어도 일부를 둘러싸는 형태를 가질 수 있다.
화소 영역(AA1, AA2, AA3)은 제1 화소 영역(AA1), 상기 제1 화소 영역(AA1)의 일측에 위치하는 제2 화소 영역(AA2) 및 제3 화소 영역(AA3)을 포함할 수 있다.
또한, 제2 화소 영역(AA2)과 제3 화소 영역(AA3)은 서로 이격되어 위치할 수 있다.
제1 화소 영역(AA1)은 제2 화소 영역(AA2)과 제3 화소 영역(AA3)에 비해 가장 큰 면적을 가질 수 있다.
예를 들어, 제1 화소 영역(AA1)의 폭(W1)은 다른 화소 영역(AA2, AA3)의 폭(W2, W3)에 비해 크게 설정되고, 제1 화소 영역(AA1)의 길이(L1)는 다른 화소 영역(AA2, AA3)의 길이(L2, L3)에 비해 크게 설정될 수 있다.
또한, 제2 화소 영역(AA2)와 제3 화소 영역(AA3)은 각각 제1 화소 영역(AA1) 보다 작은 면적을 가질 수 있고, 서로 동일한 면적 또는 서로 다른 면적을 가질 수 있다.
예를 들어, 제2 화소 영역(AA2)의 폭(W2)은 제3 화소 영역(AA3)의 폭(W3)과 동일하거나 다르게 설정될 수 있고, 제2 화소 영역(AA2)의 길이(L2)는 제3 화소 영역(AA3)의 길이(L3)와 동일하거나 다르게 설정될 수 있다.
주변 영역(NA1, NA2, NA3)은 제1 주변 영역(NA1), 제2 주변 영역(NA2) 및 제3 주변 영역(NA3)을 포함할 수 있다.
제1 주변 영역(NA1)은 제1 화소 영역(AA1)의 주변에 존재하며, 제1 화소 영역(AA1)의 적어도 일부를 둘러싸는 형태를 가질 수 있다.
제1 주변 영역(NA1)의 폭은 전체적으로 동일하게 설정될 수 있다. 다만, 이에 한정되는 것은 아니며, 제1 주변 영역(NA1)의 폭은 위치에 따라 상이하게 설정될 수 있다.
제2 주변 영역(NA2)은 제2 화소 영역(AA2)의 주변에 존재하며, 제2 화소 영역(AA2)의 적어도 일부를 둘러싸는 형태를 가질 수 있다.
제2 주변 영역(NA2)의 폭은 전체적으로 동일하게 설정될 수 있다. 다만, 이에 한정되는 것은 아니며, 제2 주변 영역(NA2)의 폭은 위치에 따라 상이하게 설정될 수 있다.
제3 주변 영역(NA3)은 제3 화소 영역(AA3)의 주변에 존재하며, 제3 화소 영역(AA3)의 적어도 일부를 둘러싸는 형태를 가질 수 있다.
제3 주변 영역(NA3)의 폭은 전체적으로 동일하게 설정될 수 있다. 다만, 이에 한정되는 것은 아니며, 제3 주변 영역(NA3)의 폭은 위치에 따라 상이하게 설정될 수 있다.
제2 주변 영역(NA2)과 제3 주변 영역(NA3)은 기판(100)의 형태에 따라 서로 연결되거나, 연결되지 않을 수 있다.
주변 영역(NA1, NA2, NA3)의 폭은 전체적으로 동일하게 설정될 수 있다. 다만, 이에 한정되는 것은 아니며, 주변 영역(NA1, NA2, NA3)의 폭은 위치에 따라 상이하게 설정될 수 있다.
화소들(PXL1, PXL2, PXL3)은 제1 화소들(PXL1), 제2 화소들(PXL2) 및 제3 화소들(PXL3)을 포함할 수 있다.
예를 들어, 제1 화소들(PXL1)은 제1 화소 영역(AA1)에 위치하고, 제2 화소들(PXL2)은 제2 화소 영역(AA2)에 위치하며, 제3 화소들(PXL3)은 제3 화소 영역(AA3)에 위치할 수 있다.
화소들(PXL1, PXL2, PXL3)은 주변 영역(NA1, NA2, NA3)에 위치한 구동부들의 제어에 따라 소정의 휘도로 발광할 수 있으며, 이를 위해 발광 소자(예를 들어, 유기 발광 다이오드)를 포함할 수 있다.
기판(100)은 상술한 화소 영역(AA1, AA2, AA3)과 주변 영역(NA1, NA2, NA3)이 설정될 수 있는 다양한 형태로 형성될 수 있다.
예를 들어, 기판(100)은 판상의 베이스 기판(101), 상기 베이스 기판(101)의 일단부로부터 일측으로 돌출 연장되는 제1 보조판(102) 및 제2 보조판(103)을 포함할 수 있다.
제1 보조판(102)과 제2 보조판(103)은 베이스 기판(101)과 일체로 형성될 수 있으며, 제1 보조판(102)과 제2 보조판(103) 사이에는 오목부(104)가 존재할 수 있다.
오목부(104)는 기판(100)의 일부가 제거된 영역으로서, 이로 인하여 제1 보조판(102)과 제2 보조판(103)은 이격되어 위치할 수 있다.
제1 보조판(102)과 제2 보조판(103)은 각각 베이스 기판(101) 보다 작은 면적을 가질 수 있고, 서로 동일한 면적 또는 서로 다른 면적을 가질 수 있다.
제1 보조판(102)과 제2 보조판(103)은 화소 영역(AA1, AA2)과 주변 영역(NA1, NA2)이 설정될 수 있는 다양한 형상으로 형성될 수 있다.
이 경우, 앞서 설명한 제1 화소 영역(AA1)과 제1 주변 영역(NA1)은 베이스 기판(101)에서 정의될 수 있고, 제2 화소 영역(AA2)과 제2 주변 영역(NA2)은 제1 보조판(102)에서 정의될 수 있으며, 제3 화소 영역(AA3)과 제3 주변 영역(NA3)은 제2 보조판(103)에서 정의될 수 있다.
도 1a에 도시된 바와 같이, 제2 주변 영역(NA2)과 제3 주변 영역(NA3)은 오목부(104)와 제1 화소 영역(AA1) 사이에서 상호 연결될 수 있다.
대체적으로, 도 1b에 도시된 바와 같이, 오목부(104)와 제1 화소 영역(AA1)의 형태에 따라, 제2 주변 영역(NA2)과 제3 주변 영역(NA3)은 서로 연결되지 않을 수 있다.
다른 실시예에서, 보조판(102, 103)의 개수는 변경될 수 있다.
예를 들어, 보조판(102, 103이 3개 이상으로 형성되거나, 제1 보조판(102)과 제2 보조판(103) 중 어느 하나가 생략될 수 있다.
제2 보조판(103)이 생략되는 경우, 제3 화소 영역(AA3)도 함께 생략될 수 있으며, 제1 보조판(102)의 위치는 다양하게 변경될 수 있다.
또한, 제3 화소 영역(AA3)이 생략되므로, 제3 화소들(PXL3)을 구동하기 위한 구동부 및 배선 등도 함께 생략될 수 있다.
기판(100)은 유리, 수지(resin) 등과 같은 절연성 재료로 이루어질 수 있다. 또한, 기판(100)은 휘거나 접힘이 가능하도록 가요성(flexibility)을 갖는 재료로 이루어질 수 있고, 단층 구조 또는 다층 구조를 가질 수 있다.
예를 들어, 기판(100)은 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 어느 하나를 포함할 수 있다.
다만, 기판(100)을 구성하는 재료는 다양하게 변화될 수 있으며, 유리 섬유 강화플라스틱(FRP, Fiber glass reinforced plastic) 등으로도 이루어질 수 있다.
제1 화소 영역(AA1)은 다양한 형상을 가질 수 있다. 예를 들어, 제1 화소 영역(AA1)은 다각형, 원형 등의 형상을 가질 수 있다. 또한, 제1 화소 영역(AA1)의 적어도 일부분은 곡선 모양을 가질 수 있다.
예를 들어, 제1 화소 영역(AA1)은 도 1a 및 도 1b와 같이 사각 형상을 가질 수 있다. 도 1c를 참조하면, 제1 화소 영역(AA1)의 코너부는 경사진 형태로 변형될 수 있다. 이때, 별도로 도시하지는 않았으나, 제1 화소 영역(AA1)의 코너부는 곡선 형태로도 변형될 수 있다.
이 경우, 제1 화소 영역(AA1)의 길이(L1) 및/또는 폭(W1)은 그 위치에 따라 변화될 수 있다.
제1 화소 영역(AA1)의 형상 변화에 대응하여, 한 라인(행 또는 열)에 위치하는 제1 화소들(PXL1)의 개수는 그 위치에 따라 변화될 수 있다.
베이스 기판(101) 역시 다양한 형상을 가질 수 있다. 예를 들어, 베이스 기판(101)은 다각형, 원형 등의 형상을 가질 수 있다. 또한, 베이스 기판(101)의 적어도 일부분은 곡선 모양을 가질 수 있다.
예를 들어, 베이스 기판(101)은 도 1a 및 도 1b와 같이 사각 형상을 가질 수 있다. 도 1c를 참조하면, 베이스 기판(101)의 코너부는 경사진 형태로 변형될 수 있다. 이때, 별도로 도시하지는 않았으나, 베이스 기판(101)의 코너부는 곡선 형태로도 변형될 수 있다.
베이스 기판(101)은 제1 화소 영역(AA1)과 동일 또는 유사한 형태를 가질 수 있으나, 그에 제한되지는 않으며, 제1 화소 영역(AA1)과 상이한 형태를 가질 수도 있다.
제2 화소 영역(AA2)과 제3 화소 영역(AA3)은 각각 다양한 형상을 가질 수 있다. 예를 들어, 제2 화소 영역(AA2)과 제3 화소 영역(AA3)은 다각형, 원형 등의 형상을 가질 수 있다. 또한, 제2 화소 영역(AA2)과 제3 화소 영역(AA3)의 적어도 일부분은 곡선 모양을 가질 수 있다.
예를 들어, 제2 화소 영역(AA2)과 제3 화소 영역(AA3)은 각각 도 1a 및 도 1b와 같이 사각 형상을 가질 수 있다. 도 1c 및 도 1d를 참조하면, 제2 화소 영역(AA2)과 제3 화소 영역(AA3)의 외측 코너부와 내측 코너부는 각각 경사진 형태로 변형될 수 있다. 이때, 별도로 도시하지는 않았으나, 제2 화소 영역(AA2)과 제3 화소 영역(AA3)의 코너부는 각각 곡선 형태로도 변형될 수 있다.
또한, 도 1e를 참조하면, 제2 화소 영역(AA2)과 제3 화소 영역(AA3)의 코너부는 각각 계단 형태로 변형될 수 있다.
이 경우, 제2 화소 영역(AA2)의 길이(L2) 및/또는 폭(W2)은 그 위치에 따라 변화될 수 있고, 또한 제3 화소 영역(AA3)의 길이(L3) 및/또는 폭(W3)은 그 위치에 따라 변화될 수 있다.
제2 화소 영역(AA2)과 제3 화소 영역(AA3)의 형상 변화에 대응하여, 한 라인(행 또는 열)에 위치하는 제2 화소들(PXL2)의 개수와 제3 화소들(PXL3)의 개수는 그 위치에 따라 변화할 수 있다.
예를 들어, 도 1a 및 도 1b의 경우, 한 라인(행 또는 열)에 위치하는 제2 화소들(PXL2)의 개수와 제3 화소들(PXL3)의 개수는 일정하게 설정될 수 있다.
다만, 도 1c 내지 도 1e의 경우, 한 라인(행 또는 열)에 위치하는 제2 화소들(PXL2)의 개수와 제3 화소들(PXL3)의 개수는 그 위치에 따라 상이하게 설정될 수 있다.
제1 보조판(102)과 제2 보조판(103) 역시 다양한 형상을 가질 수 있다.
예를 들어, 제1 보조판(102)과 제2 보조판(103)은 다각형, 원형 등의 형상을 가질 수 있다. 또한, 제1 보조판(102)과 제2 보조판(103)의 적어도 일부분은 곡선 모양을 가질 수 있다.
예를 들어, 제1 보조판(102)과 제2 보조판(103)은 각각 도 1a 및 도 1b와 같이 사각 형상을 가질 수 있다. 도 1c 및 도 1d를 참조하면, 제1 보조판(102)과 제2 보조판(103)의 외측 코너부와 내측 코너부는 각각 경사진 형태로 변형될 수 있다. 이때, 별도로 도시하지는 않았으나, 제1 보조판(102)과 제2 보조판(103)의 코너부는 각각 곡선 형태로도 변형될 수 있다.
또한, 도 1e를 참조하면, 제1 보조판(102)과 제2 보조판(103)의 코너부는 각각 계단 형태로 변형될 수 있다.
제1 보조판(102) 및 제2 보조판(103)은 각각 제2 화소 영역(AA2) 및 제3 화소 영역(AA3)과 동일 또는 유사한 형태를 가질 수 있으나, 그에 제한되지는 않으며, 제2 화소 영역(AA2) 및 제3 화소 영역(AA3)과 상이한 형태를 가질 수도 있다.
오목부(104)는 다양한 형상을 가질 수 있다. 예를 들어, 오목부(104)는 다각형, 원형 등의 형상을 가질 수 있다. 또한, 오목부(104)의 적어도 일부분은 곡선 모양을 가질 수 있다.
도 2는 본 발명의 일 실시예에 의한 표시 장치를 나타낸 도면이다. 도 2에 도시된 표시 장치(10)는 도 1a과 관련한 화소 영역(AA1, AA2, AA3)을 기반으로 하고 있으나, 도 1b 내지 도 1e와 관련된 다양한 형태의 화소 영역(AA1, AA2, AA3)에도 적용될 수 있다.
도 2를 참조하면, 본 발명의 일 실시예에 의한 표시 장치(10)는 기판(100), 제1 화소들(PXL1), 제2 화소들(PXL2), 제3 화소들(PXL3), 제1 주사 구동부(210), 제2 주사 구동부(220), 및 제3 주사 구동부(230)를 포함할 수 있다.
제1 화소들(PXL1)은 제1 화소 영역(AA1)에 위치하며, 각각 제1 주사선(S1) 및 제1 데이터선(D1)과 연결될 수 있다.
제1 주사 구동부(210)는 제1 주사선들(S1)을 통하여 제1 화소들(PXL1)로 제1 주사 신호를 공급할 수 있다.
예를 들어, 제1 주사 구동부(210)는 제1 주사 신호를 순차적으로 제1 주사선들(S1)에 공급할 수 있다.
제1 주사 구동부(210)는 제1 주변 영역(NA1)에 위치할 수 있다. 예를 들어, 제1 주사 구동부(210)는 제1 화소 영역(AA1)의 일측(예를 들어, 도 2를 기준으로 좌측)과 인접한 제1 주변 영역(NA1)에 위치하거나, 제1 화소 영역(AA1)의 타측(예를 들어, 도 2를 기준으로 우측)과 인접한 제1 주변 영역(NA1)에 위치할 수 있다.
제2 화소들(PXL2)은 제2 화소 영역(AA2)에 위치하며, 각각 제2 주사선(S2) 및 제2 데이터선(D2)과 연결될 수 있다.
제2 주사 구동부(220)는 제2 주사선들(S2)을 통하여 제2 화소들(PXL2)로 제2 주사 신호를 공급할 수 있다.
예를 들어, 제2 주사 구동부(220)는 제2 주사 신호를 순차적으로 제2 주사선들(S2)에 공급할 수 있다.
제2 주사 구동부(220)는 제2 주변 영역(NA2)에 위치할 수 있다. 예를 들어, 제2 주사 구동부(220)는 제2 화소 영역(AA2)의 일측(예를 들어, 도 2를 기준으로 좌측)과 인접한 제2 주변 영역(NA2)에 위치하거나, 제2 화소 영역(AA2)의 타측(예를 들어, 도 2를 기준으로 우측)과 인접한 제2 주변 영역(NA2)에 위치할 수 있다.
제2 화소 영역(AA2)은 제1 화소 영역(AA1) 보다 작은 면적을 가지므로, 제2 화소들(PXL2)의 개수는 제1 화소들(PXL1)의 개수보다 적을 수 있으며, 제2 주사선들(S2)의 길이는 제1 주사선들(S1)에 비해 짧을 수 있다.
또한, 하나의 제2 주사선(S2)에 연결된 제2 화소들(PXL2)의 개수는 하나의 제1 주사선(S1)에 연결된 제1 화소들(PXL1) 보다 적을 수 있다.
제3 화소들(PXL3)은 제3 화소 영역(AA3)에 위치하며, 각각 제3 주사선(S3) 및 제3 데이터선(D3)과 연결될 수 있다.
제3 주사 구동부(230)는 제3 주사선들(S3)을 통하여 제3 화소들(PXL3)로 제3 주사 신호를 공급할 수 있다.
예를 들어, 제3 주사 구동부(230)는 제3 주사 신호를 순차적으로 제3 주사선들(S3)에 공급할 수 있다.
제3 주사 구동부(230)는 제3 주변 영역(NA3)에 위치할 수 있다. 예를 들어, 제3 주사 구동부(230)는 제3 화소 영역(AA3)의 일측(예를 들어, 도 2를 기준으로 우측)과 인접한 제3 주변 영역(NA3)에 위치하거나, 제3 화소 영역(AA3)의 타측(예를 들어, 도 2를 기준으로 우측)과 인접한 제3 주변 영역(NA3)에 위치할 수 있다.
제3 화소 영역(AA3)은 제1 화소 영역(AA1) 보다 작은 면적을 가지므로, 제3 화소들(PXL3)의 개수는 제1 화소들(PXL1)의 개수보다 적을 수 있으며, 제3 주사선들(S3)의 길이는 제1 주사선들(S1)에 비해 짧을 수 있다.
또한, 하나의 제3 주사선(S3)에 연결된 제3 화소들(PXL3)의 개수는 하나의 제1 주사선(S1)에 연결된 제1 화소들(PXL1) 보다 적을 수 있다.
주사 신호는 화소들(PXL1, PXL2, PXL3)에 포함되는 트랜지스터가 턴-온될 수 있도록 게이트 온 전압(예를 들면, 로우 레벨의 전압)으로 설정될 수 있다.
제1 주사 구동부(210)와 제2 주사 구동부(220)는 제1 구동 신호에 대응하여 동작할 수 있다.
이를 위하여, 제1 신호선(250)은 제1 주사 구동부(210)와 제2 주사 구동부(220)로 제1 구동 신호를 공급할 수 있다.
이때, 제1 신호선(250)은 주변 영역(NA1, NA2)에 위치할 수 있다.
제3 주사 구동부(230)는 제2 구동 신호에 대응하여 동작할 수 있다.
이를 위하여, 제2 신호선(260)은 제3 주사 구동부(230)로 제2 구동 신호를 공급할 수 있다.
이때, 제2 신호선(260)은 주변 영역(NA1, NA3)에 위치할 수 있다.
제1 신호선(250)과 제2 신호선(260)은 별도의 구성 요소(예를 들어, 타이밍 제어부(미도시))로부터 각각 제1 구동 신호와 제2 구동 신호를 공급받을 수 있으며, 이를 위해 제1 화소 영역(AA1)의 하측에 존재하는 제1 주변 영역(NA1)을 향해 길게 연장될 수 있다.
또한, 제1 신호선(250)과 제2 신호선(260)은 각각 복수개가 형성될 수 있다. 제1 구동 신호와 제2 구동 신호는 클럭 신호로 설정될 수 있다.
데이터 구동부(400)는 데이터선들(D1, D2, D3)을 통하여 화소들(PXL1, PXL2, PXL3)로 데이터 신호를 공급할 수 있다.
제2 데이터선들(D2)은 제1 데이터선들(D1)의 일부와 연결되고, 제3 데이터선들(D3)은 제1 데이터선들(D1)의 다른 일부와 연결될 수 있다.
예를 들어, 제2 데이터선들(D2)은 일부의 제1 데이터선들(D1)로부터 연장 형성되고, 제3 데이터선들(D3)은 다른 일부의 제1 데이터선들(D1)로부터 연장 형성될 수 있다.
데이터 구동부(400)는 제1 주변 영역(NA1)에 위치할 수 있으며, 특히 제1 주사 구동부(210)와 중첩되지 않는 위치(예를 들어, 도 2를 기준으로 제1 화소 영역(AA1)의 하측)에 존재할 수 있다.
데이터 구동부(400)의 설치는 칩 온 글래스(Chip On Glass), 칩 온 플라스틱(Chip On Plastic), 테이프 캐리어 패키지(Tape Carrier Package), 칩 온 필름(Chip On Film) 등 다양한 방식에 의하여 이루어질 수 있다.
예를 들어, 데이터 구동부(400)는 기판(100) 상에 직접 실장되거나, 별도의 구성 요소(예를 들어, 연성 회로 기판(Flexible Printed Circuit Board))를 통해 기판(100)과 연결될 수 있다.
도 3은 본 발명의 일 실시예에 따라 신호선에 설치된 로드 매칭 저항을 나타낸 도면이다.
도 3을 참조하면, 본 발명의 실시예에 의한 표시 장치(10)는 주사 구동부들(210, 220, 230)로 구동 신호들(CLK1, CLK2)을 공급하기 위한 복수개의 제1 신호선들(250a, 250b)과 제2 신호선들(260a, 260b)을 포함할 수 있다.
구동 신호들(CLK1, CLK2)은 제1 클럭 신호(CLK1)와 제2 클럭 신호(CLK2)를 포함할 수 있다.
예를 들어, 제1 클럭 신호(CLK1)와 제2 클럭 신호(CLK2)는 서로 다른 위상(phase)을 가질 수 있다.
제1 신호선들(250a, 250b)은 제1 주사 구동부(210)와 제2 주사 구동부(220)로 클럭 신호들(CLK1, CLK2)을 공급할 수 있다.
예를 들어, 첫번째 제1 신호선(250a)은 제1 클럭 신호(CLK1)를 제1 주사 구동부(210)와 제2 주사 구동부(220)로 공급하며, 두번째 제1 신호선(250b)은 제2 클럭 신호(CLK2)를 제1 주사 구동부(210)와 제2 주사 구동부(220)로 공급할 수 있다.
제2 신호선들(260a, 260b)은 제3 주사 구동부(230)로 클럭 신호들(CLK1, CLK2)을 공급할 수 있다.
예를 들어, 첫번째 제2 신호선(260a)은 제1 클럭 신호(CLK1)를 제3 주사 구동부(230)로 공급하고, 두번째 제2 신호선(260b)은 제2 클럭 신호(CLK2)를 제3 주사 구동부(230)로 공급할 수 있다.
제1 주사 구동부(210)는 제1 주사선들(S11~S1k)의 일단에 연결될 수 있으며, 상기 제1 주사선들(S11~S1k)로 제1 주사 신호를 공급할 수 있다.
제1 주사 구동부(210)는 다수의 주사 스테이지 회로들(SST11~SST1k)를 포함할 수 있다.
제1 주사 구동부(210)의 주사 스테이지 회로들(SST11~SST1k)은 각각 제1 주사선들(S11~S1k)의 일단에 연결되고, 각각 제1 주사선들(S11~S1k)로 제1 주사 신호를 공급할 수 있다.
이때, 주사 스테이지 회로들(SST11~SST1k)은 외부로부터 공급되는 클럭 신호들(CLK1, CLK2)에 대응하여 동작될 수 있다. 또한, 주사 스테이지 회로들(SST11~SST1k)은 동일한 회로로 구현될 수 있다.
주사 스테이지 회로들(SST11~SST1k)은 이전 주사 스테이지 회로의 출력 신호(즉, 주사 신호) 또는 스타트 펄스를 공급받을 수 있다.
예를 들어, 첫번째 주사 스테이지 회로(SST11)는 스타트 펄스를 공급받고, 나머지 주사 스테이지 회로들(SST12~SST1k)은 이전 스테이지 회로의 출력 신호를 공급받을 수 있다.
도 3에 도시된 바와 같이, 제1 주사 구동부(210)의 첫번째 주사 스테이지 회로(SST11)는 제2 주사 구동부(220)의 마지막 주사 스테이지 회로(SST2j)로부터 출력되는 신호를 스타트 펄스로 사용할 수 있다.
다른 실시예에서, 제1 주사 구동부(210)의 첫번째 주사 스테이지 회로(SST11)는 제2 주사 구동부(220)의 마지막 주사 스테이지 회로(SST2j)로부터 출력되는 신호를 입력받지 않고, 별도의 스타트 펄스를 입력받을 수도 있다.
주사 스테이지 회로들(SST11~SST1k)은 각각 제1 구동 전원(VDD1)과 제2 구동 전원(VSS1)을 공급받을 수 있다.
여기서, 제1 구동 전원(VDD1)은 게이트 오프 전압, 예를 들면 하이 레벨의 전압으로 설정될 수 있다. 그리고, 제2 구동 전원(VSS1)은 게이트 온 전압, 예를 들면 로우 레벨의 전압으로 설정될 수 있다.
제1 화소 영역(AA1)에 위치하는 제1 화소들(PXL1)은 제1 데이터선들(D11~Do)을 통하여 데이터 구동부(400)로부터 데이터 신호를 공급받을 수 있다.
또한, 제1 화소들(PXL1)은 제1 화소 전원(ELVDD) 및 제2 화소 전원(ELVSS)을 공급받을 수 있다.
이와 같은 제1 화소들(PXL1)은 제1 주사선들(S11~S1k)로 제1 주사 신호가 공급될 때 제1 데이터선들(D11~Do)로부터 데이터 신호를 공급받을 수 있으며, 데이터 신호를 공급받은 제1 화소들(PXL1)은 제1 화소 전원(ELVDD)으로부터 유기 발광 다이오드(미도시)를 경유하여 제2 화소 전원(ELVSS)으로 흐르는 전류량을 제어할 수 있다.
또한, 한 라인(행 또는 열)에 위치하는 제1 화소들(PXL1)의 개수는 그 위치에 따라 변화할 수 있다.
한편, 도 3을 참조하면, 제2 주사 구동부(220)는 제2 주사선들(S21~S2j)의 일단에 연결될 수 있다.
제2 주사 구동부(220)는 다수의 주사 스테이지 회로들(SST21~SST2j)을 포함할 수 있다.
제2 주사 구동부(220)의 주사 스테이지 회로들(SST21~SST2j)은 각각 제2 주사선들(S21~S2j)의 일단에 연결되고, 각각 제2 주사선들(S21~S2j)로 제2 주사 신호를 공급할 수 있다.
이때, 주사 스테이지 회로들(SST21~SST2j)은 외부로부터 공급되는 클럭 신호들(CLK1, CLK2)에 대응하여 동작될 수 있다. 또한, 주사 스테이지 회로들(SST21~SST2j)은 동일한 회로로 구현될 수 있다.
주사 스테이지 회로들(SST21~SST2j)은 이전 주사 스테이지 회로의 출력 신호(즉, 주사 신호) 또는 스타트 펄스(SSP1)를 공급받을 수 있다.
예를 들어, 첫번째 주사 스테이지 회로(SST21)는 스타트 펄스(SSP1)를 공급받고, 나머지 주사 스테이지 회로들(SST22~SST2j)은 이전 스테이지 회로의 출력 신호를 공급받을 수 있다.
또한, 제2 주사 구동부(220)의 마지막 주사 스테이지 회로(SST2j)는 제1 주사 구동부(210)의 첫번째 주사 스테이지 회로(SST11)로 출력 신호를 공급할 수 있다.
주사 스테이지 회로들(SST21~SST2j)은 각각 제1 구동 전원(VDD1)과 제2 구동 전원(VSS1)을 공급받을 수 있다.
여기서, 제1 구동 전원(VDD1)은 게이트 오프 전압, 예를 들면 하이 레벨의 전압으로 설정될 수 있다. 그리고, 제2 구동 전원(VSS1)은 게이트 온 전압, 예를 들면 로우 레벨의 전압으로 설정될 수 있다.
제2 화소 영역(AA2)에 위치하는 제2 화소들(PXL2)은 제2 데이터선들(D21~D2p)을 통하여 데이터 구동부(400)로부터 데이터 신호를 공급받을 수 있다.
예를 들어, 제2 데이터선들(D21~D2p)은 일부의 제1 데이터선들(D11~Dm-1)과 연결될 수 있다.
또한, 제2 화소들(PXL2)은 제1 화소 전원(ELVDD) 및 제2 화소 전원(ELVSS)을 공급받을 수 있다.
이와 같은 제2 화소들(PXL2)은 제2 주사선들(S21~S2j)로 제2 주사 신호가 공급될 때 제2 데이터선들(D21~D2p)로부터 데이터 신호를 공급받을 수 있으며, 데이터 신호를 공급받은 제2 화소들(PXL2)은 제1 화소 전원(ELVDD)으로부터 유기 발광 다이오드(미도시)를 경유하여 제2 화소 전원(ELVSS)으로 흐르는 전류량을 제어할 수 있다.
또한, 한 라인(행 또는 열)에 위치하는 제2 화소들(PXL2)의 개수는 그 위치에 따라 변화할 수 있다.
한편, 도 3을 참조하면, 제3 주사 구동부(230)는 제3 주사선들(S31~S3j)의 일단에 연결될 수 있다.
제3 주사 구동부(230)는 다수의 주사 스테이지 회로들(SST31~SST3j)을 포함할 수 있다.
제3 주사 구동부(230)의 주사 스테이지 회로들(SST31~SST3j)은 각각 제3 주사선들(S31~S3j)의 일단에 연결되고, 각각 제3 주사선들(S31~S3j)로 제3 주사 신호를 공급할 수 있다.
이때, 주사 스테이지 회로들(SST31~SST3j)은 외부로부터 공급되는 클럭 신호들(CLK1, CLK2)에 대응하여 동작될 수 있다. 또한, 주사 스테이지 회로들(SST31~SST3j)은 동일한 회로로 구현될 수 있다.
주사 스테이지 회로들(SST31~SST3j)은 이전 주사 스테이지 회로의 출력 신호(즉, 주사 신호) 또는 스타트 펄스(SSP1)를 공급받을 수 있다.
예를 들어, 첫번째 주사 스테이지 회로(SST31)는 스타트 펄스(SSP1)를 공급받고, 나머지 주사 스테이지 회로들(SST32~SST3j)은 이전 스테이지 회로의 출력 신호를 공급받을 수 있다.
주사 스테이지 회로들(SST31~SST3j)은 각각 제1 구동 전원(VDD1)과 제2 구동 전원(VSS1)을 공급받을 수 있다.
여기서, 제1 구동 전원(VDD1)은 게이트 오프 전압, 예를 들면 하이 레벨의 전압으로 설정될 수 있다. 그리고, 제2 구동 전원(VSS1)은 게이트 온 전압, 예를 들면 로우 레벨의 전압으로 설정될 수 있다.
제3 화소 영역(AA3)에 위치하는 제3 화소들(PXL3)은 제3 데이터선들(D31~D3q)을 통하여 데이터 구동부(400)로부터 데이터 신호를 공급받을 수 있다.
예를 들어, 제3 데이터선들(D31~D3q)은 일부의 제1 데이터선들(Dn+1~Do)과 연결될 수 있다.
또한, 제3 화소들(PXL3)은 제1 화소 전원(ELVDD) 및 제2 화소 전원(ELVSS) 및 초기화 전원(Vint)을 공급받을 수 있다.
이와 같은 제3 화소들(PXL3)은 제3 주사선들(S31~S3j)로 제3 주사 신호가 공급될 때 제3 데이터선들(D31~D3q)로부터 데이터 신호를 공급받을 수 있으며, 데이터 신호를 공급받은 제3 화소들(PXL3)은 제1 화소 전원(ELVDD)으로부터 유기 발광 다이오드(미도시)를 경유하여 제2 화소 전원(ELVSS)으로 흐르는 전류량을 제어할 수 있다.
또한, 한 라인(행 또는 열)에 위치하는 제3 화소들(PXL3)의 개수는 그 위치에 따라 변화할 수 있다.
한편, 제1 주사선들(S11~S1k)의 로드와 제2 주사선들(S21~S2j)의 로드는 상이할 수 있다.
즉, 제1 주사선들(S11~S1k)의 길이가 제2 주사선들(S21~S2j) 보다 길고, 제1 화소들(PXL1)의 개수가 제2 화소들(PXL2) 보다 많으므로, 제1 주사선들(S11~S1k)의 로드는 제2 주사선들(S21~S2j) 보다 크게 설정될 수 있다.
또한, 제1 주사선들(S11~S1k)이 갖는 정전용량은 제2 주사선들(S21~S2j) 보다 클 수 있다.
이는 제1 주사 신호 및 제2 주사 신호의 시정수(time constant) 차이를 야기하며, 이러한 차이는 결국 제1 화소들(PXL1)과 제2 화소들(PXL2)의 휘도 차이를 발상시킬 수 있다.
따라서, 본 발명의 실시예에 의한 제1 신호선들(250a, 250b)에는 로드 매칭 저항들(253a, 253b)이 설치될 수 있다.
이를 통해, 제1 주사선들(S11~S1k)과 제2 주사선들(S21~S2j)의 로드 매칭이 가능하며, 제1 화소 영역(AA1)과 제2 화소 영역(AA2)의 휘도가 균일해 질 수 있다.
예를 들어, 첫번째 제1 신호선(250a)은 제1 서브 신호선(251a), 제2 서브 신호선(252a), 및 제1 로드 매칭 저항(253a)을 포함할 수 있다.
제1 서브 신호선(251a)은 제1 주사 구동부(210)와 연결되며, 상기 제1 주사 구동부(210)로 제1 클럭 신호(CLK1)를 공급할 수 있다.
제2 서브 신호선(252a)은 제2 주사 구동부(220)와 연결되며, 상기 제2 주사 구동부(220)로 제1 클럭 신호(CLK1)를 공급할 수 있다.
제1 로드 매칭 저항(253a)은 제1 서브 신호선(251a)과 제2 서브 신호선(252a) 사이에 연결될 수 있다.
제1 서브 신호선(251a)의 일단은 제1 클럭 신호(CLK1)를 입력받고, 제1 서브 신호선(251a)의 타단은 제1 로드 매칭 저항(253a)에 연결될 수 있다.
이에 따라, 제1 서브 신호선(251a)은, 제1 클럭 신호(CLK1)를 입력받고, 상기 제1 클럭 신호(CLK1)를 제1 로드 매칭 저항(253a)을 통해 제2 서브 신호선(252a)으로 전달할 수 있다.
두번째 제1 신호선(250b) 역시 첫번째 제1 신호선(250a)과 동일하게, 제1 서브 신호선(251b), 제2 서브 신호선(252b), 및 제1 로드 매칭 저항(253b)을 포함할 수 있다.
제1 서브 신호선(251b)은 제1 주사 구동부(210)와 연결되며, 상기 제1 주사 구동부(210)로 제2 클럭 신호(CLK2)를 공급할 수 있다.
제2 서브 신호선(252b)은 제2 주사 구동부(220)와 연결되며, 상기 제2 주사 구동부(220)로 제2 클럭 신호(CLK2)를 공급할 수 있다.
제1 로드 매칭 저항(253b)은 제1 서브 신호선(251b)과 제2 서브 신호선(252b) 사이에 연결될 수 있다.
제1 서브 신호선(251b)의 일단은 제2 클럭 신호(CLK2)를 입력받고, 제1 서브 신호선(251b)의 타단은 제1 로드 매칭 저항(253b)에 연결될 수 있다.
이에 따라, 제1 서브 신호선(251b)은, 제2 클럭 신호(CLK2)를 입력받고, 상기 제2 클럭 신호(CLK2)를 제1 로드 매칭 저항(253b)을 통해 제2 서브 신호선(252b)으로 전달할 수 있다.
결국, 제1 로드 매칭 저항들(253a, 253b)은 제1 주사 구동부(210)의 첫번째 주사 스테이지 회로(SST11)와 제2 주사 구동부(220)의 마지막 주사 스테이지 회로(SST2j) 사이에 연결될 수 있다.
도 4는 본 발명의 일 실시예에 의한 제1 신호선의 단면을 나타낸 도면이다.
도 4에서는 설명의 편의를 위하여 첫번째 제1 신호선(250a)을 예시적으로 도시하였다.
도 4를 참조하면, 제1 로드 매칭 저항(253a)은 기판(100) 상에 위치할 수 있다.
제1 로드 매칭 저항(253a)의 상측에는 절연막(106)이 위치할 수 있으며, 절연막(106)의 상측에는 제1 서브 신호선(251a)과 제2 서브 신호선(252a)이 위치할 수 있다.
이때, 제1 서브 신호선(251a)과 제2 서브 신호선(252a)은 절연막(106)에 형성된 컨택홀들(ch1, ch2)를 통해 각각 제1 로드 매칭 저항(253a)과 연결될 수 있다.
제1 로드 매칭 저항(253a)은 제1 서브 신호선(251a)과 제2 서브 신호선(252a)에 비해 높은 저항을 갖는 물질로 이루어질 수 있다.
예를 들어, 제1 로드 매칭 저항(253a)은 화소들(PXL1, PXL2, PXL3)에 포함된 트랜지스터의 게이트 전극 또는 반도체층과 동일한 물질로 형성될 수 있다.
또한, 제1 서브 신호선(251a)과 제2 서브 신호선(252a)은 화소들(PXL1, PXL2, PXL3)에 포함된 트랜지스터의 소스 및 드레인 전극과 동일한 물질로 형성될 수 있다.
도 4에서는 설명의 편의를 위하여 첫번째 제1 신호선(250a)을 도시하였으나, 두번째 제1 신호선(250b)도 이와 동일한 구조를 가질 수 있다.
도 5는 본 발명의 일 실시예에 의한 제1 신호선과 제2 주사 구동부를 나타낸 도면이다.
도 5를 참조하면, 제1 신호선들(250a, 250b)에 포함된 제2 서브 신호선들(252a, 252b)에는 추가적인 적어도 하나의 로드 매칭 저항들(254a, 254b)이 설치될 수 있다.
제2 주사선들(S21~S2j)의 로드는 서로 상이하게 설정될 수 있다. 예를 들어, 제2 화소 영역(AA2)의 형태에 따라 제2 주사선들(S21~S2j)의 길이는 서로 상이할 수 있으며, 또한 각각의 제2 주사선들(S21~S2j)에 연결된 화소들(PXL2)의 개수 역시 상이할 수 있다.
이 경우, 제2 주사선들(S21~S2j)의 로드 매칭을 위한 추가적인 로드 매칭 저항들(254a, 254b)이 필요할 수 있다.
이를 위하여, 제2 서브 신호선들(252a, 252b)은 각각 다수의 신호선들로 분리될 수 있으며, 분리된 신호선들 사이에는 로드 매칭 저항들(254a, 254b)이 연결될 수 있다.
결국, 로드 매칭 저항들(254a, 254b)은 인접한 두 개의 스테이지 회로(예를 들어, SST22와 SST23, SST2j-2와 SST2j-1) 사이에 연결될 수 있다.
로드 매칭 저항들(254a, 254b)은 도 4에서 설명한 제1 로드 매칭 저항(253a)과 동일한 재질 및 구조를 가질 수 있다.
여기서는 제1 신호선들(250a, 250b)에 포함된 제2 서브 신호선들(252a, 252b)을 대상으로 설명을 진행하였으나, 제1 신호선들(250a, 250b)에 포함된 제1 서브 신호선들(251a, 251b)에도 추가적인 로드 매칭 저항이 설치될 수 있다.
도 6은 본 발명의 일 실시예에 따라 주사선들에 설치된 로드 매칭 저항을 나타낸 도면이다.
도 6에서는 상술한 실시예(예를 들어, 도 3)와 비교하여 변경된 부분을 중심으로 설명을 진행하며, 상술한 실시예와 중복되는 부분에 대해서는 설명을 생략하도록 한다.
제1 주사선들(S11~S1k)과 제2 주사선들(S21~S2j)의 로드 매칭을 위하여, 제2 주사선들(S21~S2j)에 제1 로드 매칭 저항들(R21~R2j)이 설치될 수 있다.
제1 로드 매칭 저항들(R21~R2j)은 제2 주사 구동부(220)와 제2 주사선들(S21~S2j) 사이에 연결될 수 있다.
제1 로드 매칭 저항들(R21~R2j)은 동일한 저항 값 또는 상이한 저항 값을 가질 수 있다.
예를 들어, 제2 주사선들(S21~S2j) 중 적어도 일부는 서로 로드가 상이할 수 있으므로, 그와 관련된 제1 로드 매칭 저항들(R21~R2j) 중 적어도 일부는 서로 다른 저항 값을 가질 수 있다.
보다 구체적으로, 제1 로드 매칭 저항들(R21~R2j)은 제2 주사 구동부(220)에 포함된 주사 스테이지 회로들(SST21~SST2j)의 출력단과 제2 주사선들(S21~S2j) 사이에 연결될 수 있다
제1 로드 매칭 저항들(R21~R2j)은 제2 주사선들(S21~S2j)에 비해 높은 저항을 갖는 물질로 이루어질 수 있다.
예를 들어, 제2 주사선들(S21~S2j)이 화소들(PXL1, PXL2, PXL3)에 포함된 트랜지스터의 소스 및 드레인 전극과 동일한 물질로 형성되고, 제1 로드 매칭 저항들(R21~R2j)은 화소들(PXL1, PXL2, PXL3)에 포함된 트랜지스터의 게이트 전극 또는 반도체층과 동일한 물질로 형성될 수 있다.
또한, 제2 주사선들(S21~S2j)이 화소들(PXL1, PXL2, PXL3)에 포함된 트랜지스터의 게이트 전극과 동일한 물질로 형성되고, 제1 로드 매칭 저항들(R21~R2j)은 화소들(PXL1, PXL2, PXL3)에 포함된 트랜지스터의 반도체층과 동일한 물질로 형성될 수 있다.
도 7은 도 3에 도시된 주사 스테이지 회로의 일 실시예를 나타낸 도면이다.
도 7에서는 설명의 편의를 위하여, 제1 주사 구동부(210)의 주사 스테이지 회로들(SST11, SST12)을 도시하기로 한다.
도 7을 참조하면, 첫번째 주사 스테이지 회로(SST11)는 제1 구동 회로(1210), 제2 구동 회로(1220), 및 출력부(1230)를 포함할 수 있다.
출력부(1230)는 제1 노드(N1) 및 제2 노드(N2)의 전압에 대응하여 출력 단자(1006)로 공급되는 전압을 제어할 수 있다. 이를 위하여, 출력부(1230)는 제5 트랜지스터(M5) 및 제6 트랜지스터(M6)를 포함할 수 있다.
제5 트랜지스터(M5)는 제1 구동 전원(VDD1)이 입력되는 제4 입력 단자(1004)와 출력 단자(1006) 사이에 연결되며, 게이트 전극이 제1 노드(N1)에 연결될 수 있다. 이와 같은 제5 트랜지스터(M5)는 제1 노드(N1)에 인가되는 전압에 대응하여 제4 입력 단자(1004)와 출력 단자(1006)의 접속을 제어할 수 있다.
제6 트랜지스터(M6)는 출력 단자(1006)와 제3 입력 단자(1003) 사이에 연결되며, 게이트 전극이 제2 노드(N2)에 연결될 수 있다. 이와 같은 제6 트랜지스터(M6)는 제2 노드(N2)에 인가되는 전압에 대응하여 출력 단자(1006)와 제3 입력 단자(1003)의 접속을 제어할 수 있다.
이와 같은 출력부(1230)는 버퍼로 구동될 수 있다. 추가적으로, 제5 트랜지스터(M5) 및/또는 제6 트랜지스터(M6)는 상호 병렬 연결된 복수의 트랜지스터로 이루어질 수 있다.
제1 구동 회로(1210)는 제1 입력 단자(1001) 내지 제3 입력 단자(1003)로 공급되는 신호들에 대응하여 제3 노드(N3)의 전압을 제어할 수 있다.
이를 위하여, 제1 구동 회로(1210)는 제2 트랜지스터(M2) 내지 제4 트랜지스터(M4)를 포함할 수 있다.
제2 트랜지스터(M2)는 제1 입력 단자(1001)와 제3 노드(N3) 사이에 연결되며, 게이트 전극이 제2 입력 단자(1002)에 연결될 수 있다. 이와 같은 제2 트랜지스터(M2)는 제2 입력 단자(1002)로 공급되는 신호에 대응하여 제1 입력 단자(1001)와 제3 노드(N3)의 접속을 제어할 수 있다.
제3 트랜지스터(M3)와 제4 트랜지스터(M4)는 제3 노드(N3)와 제4 입력 단자(1004) 사이에 직렬로 연결될 수 있다. 실제로, 제3 트랜지스터(M3)는 제4 트랜지스터(M4)와 제3 노드(N3) 사이에 연결되며, 게이트 전극이 제3 입력 단자(1003)에 연결될 수 있다. 이와 같은 제3 트랜지스터(M3)는 제3 입력 단자(1003)로 공급되는 신호에 대응하여 제4 트랜지스터(M4)와 제3 노드(N3)의 접속을 제어할 수 있다.
제4 트랜지스터(M4)는 제3 트랜지스터(M3)와 제4 입력 단자(1004) 사이에 연결되며, 게이트 전극이 제1 노드(N1)에 연결될 수 있다. 이와 같은 제4 트랜지스터(M4)는 제1 노드(N1)의 전압에 대응하여 제3 트랜지스터(M3)와 제4 입력 단자(1004)의 접속을 제어할 수 있다.
제2 구동 회로(1220)는 제2 입력 단자(1002) 및 제3 노드(N3)의 전압에 대응하여 제1 노드(N1)의 전압을 제어할 수 있다. 이를 위하여, 제2 구동 회로(1220)는 제1 트랜지스터(M1), 제7 트랜지스터(M7), 제8 트랜지스터(M8), 제1 커패시터(C1) 및 제2 커패시터(C2)를 포함할 수 있다.
제1 커패시터(C1)는 제2 노드(N2)와 출력 단자(1006) 사이에 연결될 수 있다. 이와 같은 제1 커패시터(C1)는 제6 트랜지스터(M6)의 턴-온 및 턴-오프에 대응하는 전압을 충전한다.
제2 커패시터(C2)는 제1 노드(N1)와 제4 입력 단자(1004) 사이에 연결될 수 있다. 이와 같은 제2 커패시터(C2)는 제1 노드(N1)에 인가되는 전압을 충전할 수 있다.
제7 트랜지스터(M7)는 제1 노드(N1)와 제2 입력 단자(1002) 사이에 연결되며, 게이트 전극이 제3 노드(N3)에 연결될 수 있다. 이와 같은 제7 트랜지스터(M7)는 제3 노드(N3)의 전압에 대응하여 제1 노드(N1)와 제2 입력 단자(1002)의 접속을 제어할 수 있다.
제8 트랜지스터(M8)는 제1 노드(N1)와 제2 구동 전원(VSS1)이 공급되는 제5 입력 단자(1005) 사이에 위치되며, 게이트 전극이 제2 입력 단자(1002)에 연결될 수 있다. 이와 같은 제8 트랜지스터(M8)는 제2 입력 단자(1002)의 신호에 대응하여 제1 노드(N1)와 제5 입력 단자(1005)의 접속을 제어할 수 있다.
제1 트랜지스터(M1)는 제3 노드(N3)와 제2 노드(N2) 사이에 연결되며, 게이트 전극이 제5 입력 단자(1005)에 연결될 수 있다. 이와 같은 제1 트랜지스터(M1)는 턴-온 상태를 유지하면서 제3 노드(N3) 및 제2 노드(N2)의 전기적 접속을 유지할 수 있다. 추가적으로 제1 트랜지스터(M1)는 제2 노드(N2)의 전압에 대응하여 제3 노드(N3)의 전압 하강 폭을 제한할 수 있다. 다시 말하여, 제2 노드(N2)의 전압이 제2 구동 전원(VSS1)보다 낮은 전압으로 하강하더라도 제3 노드(N3)의 전압은 제2 구동 전원(VSS1)에서 제1 트랜지스터(M1)의 문턱전압을 감한 전압보다 낮아지지 않는다. 이와 관련한 자세한 설명은 후술하기로 한다.
두번째 주사 스테이지 회로(SST12)와 나머지 주사 스테이지 회로들(SST13~SST1k)는 상기 첫번째 주사 스테이지 회로(SST11)과 동일한 구성을 가질 수 있다.
또한, j(j는 홀수 또는 짝수)번째 주사 스테이지 회로(SST1j)의 제2 입력 단자(1002)는 제1 클럭 신호(CLK1), 제3 입력 단자(1003)는 제2 클럭 신호(CLK2)를 공급받을 수 있다. j+1번째 주사 스테이지 회로(SST1j+1)의 제2 입력 단자(1002)는 제2 클럭 신호(CLK2), 제3 입력 단자(1003)는 제1 클럭 신호(CLK1)를 공급받을 수 있다.
제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)는 동일한 주기를 가지며 위상이 서로 중첩되지 않는다. 일례로, 하나의 제1 주사선(S1)으로 주사 신호가 공급되는 기간을 1수평 기간(1H) 이라고 할 때, 클럭 신호(CLK1, CLK2) 각각은 2H의 주기를 가지며 서로 다른 수평 기간에 공급될 수 있다.
도 7에서는 제1 주사 구동부(210)에 포함된 스테이지 회로를 대상으로 설명하였으나, 제1 주사 구동부(210) 이외에 다른 주사 구동부(예를 들어, 제2 주사 구동부(220)와 제3 주사 구동부(230))에 포함된 스테이지 회로들도 동일한 구성을 가질 수 있다.
도 8은 도 7에 도시된 주사 스테이지 회로의 구동방법을 나타낸 파형도이다. 도 8에서는 설명의 편의를 위하여, 첫번째 주사 스테이지(SST11)를 이용하여 동작 과정을 설명하기로 한다.
도 8을 참조하면, 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)는 2수평 기간(2H)의 주기를 가지며, 서로 다른 수평 기간에 공급될 수 있다. 다시 말하여, 제2 클럭 신호(CLK2)는 제1 클럭 신호(CLK1)에서 반주기(즉, 1수평 기간)만큼 쉬프트된 신호로 설정될 수 있다. 그리고, 제1 입력 단자(1001)로 공급되는 제1 스타트 펄스(SSP1)는 제2 입력 단자(1002)로 공급되는 클럭 신호, 즉 제1 클럭 신호(CLK1)와 동기되도록 공급된다.
추가적으로, 제1 스타트 펄스(SSP1)가 공급될 때 제1 입력 단자(1001)는 제2 구동 전원(VSS1)의 전압으로 설정되고, 제1 스타트 펄스(SSP1)가 공급되지 않을 때 제1 입력 단자(1001)는 제1 구동 전원(VDD1)의 전압으로 설정될 수 있다. 그리고, 제2 입력 단자(1002) 및 제3 입력 단자(1003)로 클럭 신호(CLK1, CLK2)가 공급될 때 제2 입력 단자(1002) 및 제3 입력 단자(1003)는 제2 구동 전원(VSS1)의 전압으로 설정되고, 클럭 신호(CLK1, CLK2)가 공급되지 않을 때 제2 입력 단자(1002) 및 제3 입력 단자(1003)는 제1 구동 전원(VDD1)의 전압으로 설정될 수 있다.
동작과정을 상세히 설명하면, 먼저 제1 클럭 신호(CLK1)와 동기되도록 제1 스타트 펄스(SSP1)가 공급된다.
제1 클럭 신호(CLK1)가 공급되면 제2 트랜지스터(M2) 및 제8 트랜지스터(M8)가 턴-온될 수 있다. 제2 트랜지스터(M2)가 턴-온되면 제1 입력 단자(1001)와 제3 노드(N3)가 전기적으로 연결될 수 있다. 여기서, 제1 트랜지스터(M1)는 항상 턴-온 상태로 설정되기 때문에 제2 노드(N2)는 제3 노드(N3)와 전기적 접속을 유지할 수 있다.
제1 입력 단자(1001)와 제3 노드(N3)가 전기적으로 접속되면 제1 입력 단자(1001)로 공급되는 제1 스타트 펄스(SSP)에 의하여 제3 노드(N3) 및 제2 노드(N2)가 로우 레벨의 전압으로 설정될 수 있다. 제3 노드(N3) 및 제2 노드(N2)가 로우 레벨의 전압으로 설정되면 제6 트랜지스터(M6) 및 제7 트랜지스터(M7)가 턴-온될 수 있다.
제6 트랜지스터(M6)가 턴-온되면 제3 입력 단자(1003)와 출력 단자(1006)가 전기적으로 접속될 수 있다. 여기서, 제3 입력 단자(1003)는 하이 레벨의 전압으로 설정(즉, 제2 클럭 신호(CLK2)가 공급되지 않음)되고, 이에 따라 출력 단자(1006)로도 하이 레벨의 전압이 출력될 수 있다. 제7 트랜지스터(M7)가 턴-온되면 제2 입력 단자(1002)와 제1 노드(N1)가 전기적으로 접속될 수 있다. 그러면, 제2 입력 단자(1002)로 공급되는 제1 클럭 신호(CLK1)의 전압, 즉 로우 레벨의 전압이 제1 노드(N1)로 공급될 수 있다.
추가적으로, 제1 클럭 신호(CLK1)가 공급되면 제8 트랜지스터(M8)가 턴-온될 수 있다. 제8 트랜지스터(M8)가 턴-온되면 제1 노드(N1)로 제2 구동 전원(VSS1)의 전압이 공급된다. 여기서, 제2 구동 전원(VSS1)의 전압은 제1 클럭 신호(CLK1)와 동일(또는 유사)한 전압으로 설정되고, 이에 따라 제1 노드(N1)는 안정적으로 로우 레벨의 전압을 유지할 수 있다.
제1 노드(N1)가 로우 레벨의 전압으로 설정되면 제4 트랜지스터(M4) 및 제5 트랜지스터(M5)가 턴-온될 수 있다. 제4 트랜지스터(M4)가 턴-온되면 제4 입력 단자(1004)와 제3 트랜지스터(M3)가 전기적으로 접속될 수 있다. 여기서, 제3 트랜지스터(M3)가 턴-오프 상태로 설정되기 때문에 제4 트랜지스터(M4)가 턴-온되더라도 제3 노드(N3)는 안정적으로 로우 레벨의 전압을 유지할 수 있다.
제5 트랜지스터(M5)가 턴-온되면 출력 단자(1006)로 제1 구동 전원(VDD1)의 전압이 공급된다. 여기서, 제1 구동 전원(VDD1)의 전압은 제3 입력 단자(1003)로 공급되는 하이 레벨의 전압과 동일한 전압으로 설정되고, 이에 따라 출력 단자(1006)는 안정적으로 하이 레벨의 전압을 유지할 수 있다.
이후, 제1 스타트 신호(SSP1) 및 제1 클럭 신호(CLK1)의 공급이 중단 될 수 있다. 제1 클럭 신호(CLK1)의 공급이 중단되면 제2 트랜지스터(M2) 및 제8 트랜지스터(M8)가 턴-오프 될 수 있다. 이때, 제1 커패시터(C1)에 저장된 전압에 대응하여 제6 트랜지스터(M6) 및 제7 트랜지스터(M7)는 턴-온 상태를 유지한다. 즉, 제1 커패시터(C1)에 저장된 전압에 의하여 제2 노드(N2) 및 제3 노드(N3)는 로우 레벨의 전압을 유지한다.
제6 트랜지스터(M6)가 턴-온 상태를 유지하는 경우 출력 단자(1006)와 제3 입력 단자(1003)는 전기적 접속을 유지할 수 있다. 제7 트랜지스터(M7)가 턴-온 상태를 유지하는 경우 제1 노드(N1)는 제2 입력 단자(1002)와 전기적 접속을 유지할 수 있다. 여기서, 제2 입력 단자(1002)의 전압은 제1 클럭 신호(CLK1)의 공급 중단에 대응하여 하이 레벨의 전압으로 설정되고, 이에 따라 제1 노드(N1)도 하이 레벨의 전압으로 설정될 수 있다. 제1 노드(N1)로 하이 레벨의 전압이 공급되면 제4 트랜지스터(M4) 및 제5 트랜지스터(M5)가 턴-오프 될 수 있다.
이후, 제3 입력 단자(1003)로 제2 클럭 신호(CLK2)가 공급될 수 있다. 이때, 제6 트랜지스터(M6)가 턴-온 상태로 설정되기 때문에 제3 입력 단자(1003)로 공급된 제2 클럭 신호(CLK2)는 출력 단자(1006)로 공급될 수 있다. 이 경우, 출력 단자(1006)는 제2 클럭 신호(CLK2)를 주사 신호로서 첫 번째 제1 주사선(S11)으로 출력할 수 있다.
한편, 제2 클럭 신호(CLK2)가 출력 단자(1006)로 공급되는 경우 제1 커패시터(C1)의 커플링에 의하여 제2 노드(N2)의 전압이 제2 구동 전원(VSS1)보다 낮은 전압으로 하강되고, 이에 따라 제6 트랜지스터(M6)는 안정적으로 턴-온 상태를 유지할 수 있다.
한편, 제2 노드(N2)의 전압이 하강되더라도 제1 트랜지스터(M1)에 의하여 제3 노드(N3)는 대략 제2 구동 전원(VSS1)(실제로, 제2 구동 전원(VSS1)에서 제1 트랜지스터(M1)의 문턱전압을 감한 전압)의 전압을 유지할 수 있다.
첫 번째 제1 주사선(S11)으로 주사 신호가 출력된 후 제2 클럭 신호(CLK2)의 공급이 중단 될 수 있다. 제2 클럭 신호(CLK2)의 공급이 중단되면 출력 단자(1006)는 하이 레벨의 전압을 출력할 수 있다. 그리고, 제2 노드(N2)의 전압은 출력 단자(1006)의 하이 레벨의 전압에 대응하여 대략 제2 구동 전원(VSS1)의 전압으로 상승할 수 있다.
이후, 제1 클럭 신호(CLK1)가 공급될 수 있다. 제1 클럭 신호(CLK1)가 공급되면 제2 트랜지스터(M2) 및 제8 트랜지스터(M8)가 턴-온될 수 있다. 제2 트랜지스터(M2)가 턴-온되면 제1 입력 단자(1001)와 제3 노드(N3)가 전기적으로 접속될 수 있다. 이때, 제1 입력 단자(1001)로는 제1 스타트 펄스(SSP1)가 공급되지 않고, 이에 따라 제1 입력 단자(1001)는 하이 레벨의 전압으로 설정될 수 있다. 따라서, 제1 트랜지스터(M1)가 턴-온되면 제3 노드(N3) 및 제2 노드(N2)로 하이 레벨의 전압이 공급되고, 이에 따라 제6 트랜지스터(M6) 및 제7 트랜지스터(M7)가 턴-오프될 수 있다.
제8 트랜지스터(M8)가 턴-온되면 제2 구동 전원(VSS1)이 제1 노드(N1)로 공급되고, 이에 따라 제4 트랜지스터(M4) 및 제5 트랜지스터(M5)가 턴-온될 수 있다. 제5 트랜지스터(M5)가 턴-온되면 출력 단자(1006)로 제1 구동 전원(VDD1)의 전압이 공급될 수 있다. 이후, 제4 트랜지스터(M4) 및 제5 트랜지스터(M5)는 제2 커패시터(C2)에 충전된 전압에 대응하여 턴-온 상태를 유지하고, 이에 따라 출력 단자(1006)는 제1 구동 전원(VDD1)의 전압을 안정적으로 공급받을 수 있다.
추가적으로 제2 클럭 신호(CLK2)가 공급될 때 제3 트랜지스터(M3)가 턴-온될 수 있다. 이때, 제4 트랜지스터(M4)가 턴-온 상태로 설정되기 때문에 제3 노드(N3) 및 제2 노드(N2)로 제1 구동 전원(VDD1)의 전압이 공급될 수 있다. 이 경우, 제6 트랜지스터(M6) 및 제7 트랜지스터(M7)는 안정적으로 턴-오프 상태를 유지할 수 있다.
두번째 주사 스테이지 회로(SST12)는 제2 클럭 신호(CLK2)와 동기되도록 첫번째 주사 스테이지 회로(SST11)의 출력 신호(즉, 주사 신호)를 공급받을 수 있다. 이 경우, 두번째 주사 스테이지 회로(SST12)는 제1 클럭 신호(CLK1)와 동기되도록 두번째 제1 주사선(S12)으로 주사 신호를 출력할 수 있다. 실제로, 본 발명의 주사 스테이지들 회로들(SST)은 상술한 과정을 반복하면서 주사선들로 주사 신호를 순차적으로 출력할 수 있다.
한편, 제1 트랜지스터(M1)는 제2 노드(N2)의 전압과 무관하게 제3 노드(N3)의 전압 하강폭을 제한하고, 이에 따라 제조비용 및 구동의 신뢰성을 확보할 수 있다.
도 9는 도 3에 도시된 제1 화소의 일 실시예를 나타낸 도면이다.
도 9에서는 설명의 편의성을 위하여 m번째 데이터선(Dm)과 i번째 제1 주사선(S1i)에 접속된 제1 화소(PXL1)를 도시하기로 한다.
도 9를 참조하면, 본 발명의 일 실시예에 의한 제1 화소(PXL1)는 유기 발광 다이오드(OLED)와, 데이터선(Dm) 및 주사선(S1i)에 접속되어 유기 발광 다이오드(OLED)를 제어하기 위한 화소 회로(PC)를 포함할 수 있다.
유기 발광 다이오드(OLED)의 애노드는 화소 회로(PC)에 접속되고, 캐소드는 제2 화소 전원(ELVSS)에 접속된다.
이와 같은 유기 발광 다이오드(OLED)는 화소 회로(PC)로부터 공급되는 전류에 대응하여 소정 휘도의 빛을 생성할 수 있다.
화소 회로(PC)는 주사선(S1i)으로 주사 신호가 공급될 때 데이터선(Dm)으로 공급되는 데이터 신호를 저장할 수 있으며, 상기 저장된 데이터 신호에 대응하여 유기 발광 다이오드(OLED)로 공급되는 전류량을 제어할 수 있다.
예를 들어, 화소 회로(PC)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(T1)는 데이터선(Dm)과 제2 트랜지스터(T2) 사이에 연결될 수 있다.
예를 들어, 제1 트랜지스터(T1)는 게이트 전극이 주사선(S1i)에 접속되고, 제1 전극은 데이터선(Dm)에 접속되며, 제2 전극은 제2 트랜지스터(T2)의 게이트 전극에 접속될 수 있다.
제1 트랜지스터(T1)는 주사선(S1i)으로부터 주사 신호가 공급될 때 턴-온되어, 데이터선(Dm)으로부터의 데이터 신호를 스토리지 커패시터(Cst)로 공급할 수 있다.
이 때, 스토리지 커패시터(Cst)는 데이터 신호에 대응되는 전압을 충전할 수 있다.
제2 트랜지스터(T2)는 제1 화소 전원(ELVDD)과 유기 발광 다이오드(OLED) 사이에 연결될 수 있다.
예를 들어, 제2 트랜지스터(T2)는 게이트 전극이 스토리지 커패시터(Cst)의 제1 전극 및 제1 트랜지스터(T1)의 제2 전극에 연결되고, 제1 전극은 스토리지 커패시터(Cst)의 제2 전극 및 제1 화소 전원(ELVDD)에 연결되며, 제2 전극은 유기 발광 다이오드(OLED)의 애노드에 연결될 수 있다.
이와 같은 제2 트랜지스터(T2)는 구동 트랜지스터로서, 스토리지 커패시터(Cst)에 저장된 전압값에 대응하여 제1 화소 전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제2 화소 전원(ELVSS)으로 흐르는 전류량을 제어할 수 있다.
이때, 유기 발광 다이오드(OLED)는 제2 트랜지스터(T2)로부터 공급되는 전류량에 대응되는 빛을 생성할 수 있다.
여기서, 트랜지스터들(T1, T2)의 제1 전극은 소스 전극 및 드레인 전극 중 어느 하나로 설정되고, 트랜지스터들(T1, T2)의 제2 전극은 제1 전극과 다른 전극으로 설정될 수 있다. 예를 들어, 제1 전극이 소스 전극으로 설정되면 제2 전극은 드레인 전극으로 설정될 수 있다.
한편, 제2 화소(PXL1) 및 제3 화소(PXL2)는 제1 화소(PXL1)와 동일한 회로로 구현될 수 있다. 따라서, 제2 화소(PXL2) 및 제3 화소(PXL3)에 대한 상세한 설명은 생략하기로 한다.
또한, 도 9에서는 설명된 화소 구조는 주사선을 이용하는 하나의 예에 해당할 뿐이므로, 본 발명의 화소(PXL1, PXL2, PXL3)가 상기 화소 구조에 한정되는 것은 아니다. 실제로, 화소는 유기 발광 다이오드(OLED)로 전류를 공급할 수 있는 회로 구조를 가지며, 현재 공지된 다양한 구조 중 어느 하나로 선택될 수 있다.
본 발명에서 유기 발광 다이오드(OLED)는 구동 트랜지스터로부터 공급되는 전류량에 대응하여 적색, 녹색 및 청색을 포함한 다양한 광을 생성할 수 있지만, 이에 한정되지는 않는다. 일례로, 유기 발광 다이오드(OLED)는 구동 트랜지스터로부터 공급되는 전류량에 대응하여 백색 광을 생성할 수도 있다. 이 경우, 별도의 컬러 필터 등을 이용하여 컬러 영상을 구현할 수 있다.
도 10은 본 발명의 일 실시예에 의한 표시 장치를 나타낸 도면이다.
도 10에서는 상술한 실시예(예를 들어, 도 2)와 비교하여 변경된 부분을 중심으로 설명을 진행하며, 상술한 실시예와 중복되는 부분에 대해서는 설명을 생략하도록 한다.
특히, 도 10과 관련된 표시 장치(10)는 상술한 실시예(예를 들어, 도 2)와 비교하여 제4 주사 구동부(240)를 더 포함하므로, 이를 중심으로 설명을 진행하도록 한다.
제4 주사 구동부(240)는 제1 주변 영역(NA1)에 위치하여, 제1 주사선들(S1)로 제1 주사 신호를 공급할 수 있다.
예를 들어, 제1 주사 구동부(210)는 제1 화소 영역(AA1)의 일측(예를 들어, 도 10을 기준으로 좌측)과 인접한 제1 주변 영역(NA1)에 위치하고, 제4 주사 구동부(240)는 제1 화소 영역(AA1)의 타측(예를 들어, 도 10을 기준으로 우측)과 인접한 제2 주변 영역(NA2)에 위치할 수 있다.
제1 주사 구동부(210)와 제4 주사 구동부(240)는 제1 주사선들(S1)의 적어도 일부를 구동시킬 수 있으며, 필요에 따라 제1 주사 구동부(210)와 제4 주사 구동부(240) 중 어느 하나는 생략될 수 있다.
제2 신호선(260)은 제3 주사 구동부(230)와 제4 주사 구동부(240)로 제2 구동 신호를 공급할 수 있다.
도 11은 본 발명의 일 실시예에 따라 신호선에 설치된 로드 매칭 저항을 나타낸 도면이다.
도 11에서는 상술한 실시예(예를 들어, 도 3)와 비교하여 변경된 부분을 중심으로 설명을 진행하며, 상술한 실시예와 중복되는 부분에 대해서는 설명을 생략하도록 한다.
특히, 도 11과 관련된 표시 장치(10)는 상술한 실시예(예를 들어, 도 3)와 비교하여 제4 주사 구동부(240)를 더 포함하므로, 이를 중심으로 설명을 진행하도록 한다.
도 11을 참고하면, 제1 주사 구동부(210)는 제1 주사선들(S11~S1k)의 일단에 연결되고, 제4 주사 구동부(240)는 제1 주사선들(S11~S1k)의 타단에 연결될 수 있다.
즉, 제1 주사선들(S11~S1k)은 제1 주사 구동부(210)와 제4 주사 구동부(240) 사이에 연결될 수 있다.
주사 신호의 지연을 방지하기 위하여, 제1 주사 구동부(210)와 제4 주사 구동부(240)는 동일한 주사선에 대하여 동시에 제1 주사 신호를 공급할 수 있다.
예를 들어, 첫번째 제1 주사선(S11)은 제1 주사 구동부(210)와 제4 주사 구동부(240)로부터 동시에 제1 주사 신호를 공급받고, 그 후 두번째 제1 주사선(S12)이 제1 주사 구동부(210)와 제4 주사 구동부(240)로부터 동시에 제1 주사 신호를 공급받을 수 있다.
이와 같이, 제1 주사 구동부(210)와 제4 주사 구동부(240)는 제1 주사선들(S11~S1k)에 대하여 순차적으로 제1 주사 신호를 공급할 수 있다.
제4 주사 구동부(240)는 다수의 주사 스테이지 회로들(SST11~SST1k)를 포함할 수 있다.
제4 주사 구동부(240)의 주사 스테이지 회로들(SST11~SST1k)은 각각 제1 주사선들(S11~S1k)의 타단에 연결되고, 각각 제1 주사선들(S11~S1k)로 제1 주사 신호를 공급할 수 있다.
제4 주사 구동부(240)의 주사 스테이지 회로들(SST11~SST1k)은 제1 주사 구동부(210)와 그 구성이 동일하므로, 자세한 설명은 생략하도록 한다.
제2 신호선들(260a, 260b)은 제3 주사 구동부(230)와 제4 주사 구동부(240)로 클럭 신호들(CLK1, CLK2)을 공급할 수 있다.
예를 들어, 첫번째 제2 신호선(260a)은 제1 클럭 신호(CLK1)를 제3 주사 구동부(230)와 제4 주사 구동부(240)로 공급하고, 두번째 제2 신호선(260b)은 제2 클럭 신호(CLK2)를 제3 주사 구동부(230)와 제4 주사 구동부(240)로 공급할 수 있다.
이때, 제1 주사선들(S11~S1k)의 로드와 제3 주사선들(S31~S3j)의 로드는 상이할 수 있다.
즉, 제1 주사선들(S11~S1k)의 길이가 제3 주사선들(S31~S3j) 보다 길고, 제1 화소들(PXL1)의 개수가 제3 화소들(PXL3) 보다 많으므로, 제1 주사선들(S11~S1k)의 로드는 제3 주사선들(S31~S3j) 보다 크게 설정된다.
따라서, 제1 신호선들(250a, 250b)과 동일하게, 제2 신호선들(260a, 260b)에는 로드 매칭 저항들(263a, 263b)이 설치될 수 있다.
이를 통해, 제1 주사선들(S11~S1k)과 제3 주사선들(S31~S3j)의 로드 매칭이 가능하며, 제1 화소 영역(AA1)과 제3 화소 영역(AA3)의 휘도가 균일해 질 수 있다.
예를 들어, 첫번째 제2 신호선(260a)은 제1 서브 신호선(261a), 제2 서브 신호선(262a), 및 제2 로드 매칭 저항(263a)을 포함할 수 있다.
제1 서브 신호선(261a)은 제4 주사 구동부(240)와 연결되며, 상기 제4 주사 구동부(240)로 제1 클럭 신호(CLK1)를 공급할 수 있다.
제2 서브 신호선(262a)은 제3 주사 구동부(230)와 연결되며, 상기 제3 주사 구동부(230)로 제1 클럭 신호(CLK1)를 공급할 수 있다.
제2 로드 매칭 저항(263a)은 제1 서브 신호선(261a)과 제2 서브 신호선(262a) 사이에 연결될 수 있다.
제1 서브 신호선(261a)의 일단은 제1 클럭 신호(CLK1)를 입력받고, 제1 서브 신호선(261a)의 타단은 제2 로드 매칭 저항(263a)에 연결될 수 있다.
이에 따라, 제1 서브 신호선(261a)은, 제1 클럭 신호(CLK1)를 입력받고, 상기 제1 클럭 신호(CLK1)를 제2 로드 매칭 저항(263a)을 통해 제2 서브 신호선(262a)으로 전달할 수 있다.
두번째 제2 신호선(260b) 역시 첫번째 제2 신호선(260a)과 동일하게, 제1 서브 신호선(261b), 제2 서브 신호선(262b), 및 제2 로드 매칭 저항(263b)을 포함할 수 있다.
제1 서브 신호선(261b)은 제4 주사 구동부(240)와 연결되며, 상기 제4 주사 구동부(240)로 제2 클럭 신호(CLK2)를 공급할 수 있다.
제2 서브 신호선(262b)은 제3 주사 구동부(230)와 연결되며, 상기 제3 주사 구동부(230)로 제2 클럭 신호(CLK2)를 공급할 수 있다.
제2 로드 매칭 저항(263b)은 제1 서브 신호선(261b)과 제2 서브 신호선(262b) 사이에 연결될 수 있다.
제1 서브 신호선(261b)의 일단은 제2 클럭 신호(CLK2)를 입력받고, 제1 서브 신호선(261b)의 타단은 제2 로드 매칭 저항(263b)에 연결될 수 있다.
이에 따라, 제1 서브 신호선(261b)은, 제2 클럭 신호(CLK2)를 입력받고, 상기 제2 클럭 신호(CLK2)를 제2 로드 매칭 저항(263b)을 통해 제2 서브 신호선(262b)으로 전달할 수 있다.
결국, 제2 로드 매칭 저항들(263a, 263b)은 제4 주사 구동부(240)의 첫번째 주사 스테이지 회로(SST11)와 제3 주사 구동부(230)의 마지막 주사 스테이지 회로(SST3j) 사이에 연결될 수 있다.
제2 신호선들(260a, 260b)은 앞서 도 4와 관련하여 설명한 제1 신호선들(250a, 250b)과 동일한 재질 및 구조를 가질 수 있다.
제1 로드 매칭 저항들(253a, 253b)에 대해서는 도 3과 관련하여 이미 설명하였으므로, 여기서는 자세한 설명을 생략하도록 한다.
도 5에서 설명한 바와 동일하게, 제2 신호선들(260a, 260b)에 포함된 제1 서브 신호선들(261a, 261b) 및 제2 서브 신호선들(262a, 262b)에도 추가적인 로드 매칭 저항이 설치될 수 있다.
도 12는 본 발명의 일 실시예에 따라 주사선들에 설치된 로드 매칭 저항을 나타낸 도면이다.
도 12에서는 상술한 실시예(예를 들어, 도 6 및 도 11)와 비교하여 변경된 부분을 중심으로 설명을 진행하며, 상술한 실시예와 중복되는 부분에 대해서는 설명을 생략하도록 한다.
제1 주사선들(S11~S1k)과 제3 주사선들(S31~S3j)의 로드 매칭을 위하여, 제3 주사선들(S31~S3j)에 제2 로드 매칭 저항들(R31~R3j)이 설치될 수 있다.
제2 로드 매칭 저항들(R31~R3j)은 제3 주사 구동부(230)와 제3 주사선들(S31~S3j) 사이에 연결될 수 있다.
제2 로드 매칭 저항들(R31~R3j)은 동일한 저항 값 또는 상이한 저항 값을 가질 수 있다.
예를 들어, 제3 주사선들(S31~S3j) 중 적어도 일부는 서로 로드가 상이할 수 있으므로, 그와 관련된 제2 로드 매칭 저항들(R31~R3j) 중 적어도 일부는 서로 다른 저항 값을 가질 수 있다.
보다 구체적으로, 제2 로드 매칭 저항들(R31~R3j)은 제3 주사 구동부(230)에 포함된 주사 스테이지 회로들(SST31~SST3j)의 출력단과 제3 주사선들(S31~S3j) 사이에 연결될 수 있다
제2 로드 매칭 저항들(R31~R3j)은 제3 주사선들(S31~S3j)에 비해 높은 저항을 갖는 물질로 이루어질 수 있다.
예를 들어, 제3 주사선들(S31~S3j)이 화소들(PXL1, PXL2, PXL3)에 포함된 트랜지스터의 소스 및 드레인 전극과 동일한 물질로 형성되고, 제2 로드 매칭 저항들(R31~R3j)은 화소들(PXL1, PXL2, PXL3)에 포함된 트랜지스터의 게이트 전극 또는 반도체층과 동일한 물질로 형성될 수 있다.
또한, 제3 주사선들(S31~S3j)이 화소들(PXL1, PXL2, PXL3)에 포함된 트랜지스터의 게이트 전극과 동일한 물질로 형성되고, 제2 로드 매칭 저항들(R31~R3j)은 화소들(PXL1, PXL2, PXL3)에 포함된 트랜지스터의 반도체층과 동일한 물질로 형성될 수 있다.
제1 로드 매칭 저항들(R21~R2j)에 대해서는 도 6과 관련하여 이미 설명하였으므로, 여기서는 자세한 설명을 생략하도록 한다.
도 13은 본 발명의 일 실시예에 의한 표시 장치를 나타낸 도면이다.
도 13에서는 상술한 실시예(예를 들어, 도 2 및 도 10)와 비교하여 변경된 부분을 중심으로 설명을 진행하며, 상술한 실시예와 중복되는 부분에 대해서는 설명을 생략하도록 한다.
도 13을 참조하면, 본 발명의 일 실시예에 의한 표시 장치(10)는 기판(100), 제1 화소들(PXL1), 제2 화소들(PXL2), 제3 화소들(PXL3), 제1 주사 구동부(210), 제2 주사 구동부(220), 제3 주사 구동부(230), 제4 주사 구동부(240), 제1 발광 구동부(310), 제2 발광 구동부(320), 제3 발광 구동부(330), 제4 발광 구동부(340)를 포함할 수 있다.
제1 화소들(PXL1)은 제1 화소 영역(AA1)에 위치하며, 각각 제1 주사선(S1), 제1 발광 제어선(E1), 및 제1 데이터선(D1)과 연결될 수 있다.
제1 주사 구동부(210)와 제4 주사 구동부(240)는 제1 주사선들(S1)을 통하여 제1 화소들(PXL1)로 제1 주사 신호를 공급할 수 있다.
제1 주사 구동부(210)와 제4 주사 구동부(240)는 제1 주변 영역(NA1)에 위치할 수 있다.
예를 들어, 제1 주사 구동부(210)는 제1 화소 영역(AA1)의 일측(예를 들어, 도 13을 기준으로 좌측)과 인접한 제1 주변 영역(NA1)에 위치하고, 제4 주사 구동부(240)는 제1 화소 영역(AA1)의 타측(예를 들어, 도 13을 기준으로 우측)과 인접한 제2 주변 영역(NA2)에 위치할 수 있다.
제1 주사 구동부(210)와 제4 주사 구동부(240)는 제1 주사선들(S1)의 적어도 일부를 구동시킬 수 있으며, 필요에 따라 제1 주사 구동부(210)와 제4 주사 구동부(240) 중 어느 하나는 생략될 수 있다.
제1 발광 구동부(310)와 제4 발광 구동부(340)는 제1 발광 제어선들(E1)을 통하여 제1 화소들(PXL1)로 제1 발광 제어 신호를 공급할 수 있다.
예를 들어, 제1 발광 구동부(310)와 제4 발광 구동부(340)는 제1 발광 제어 신호를 순차적으로 제1 발광 제어선들(E1)에 공급할 수 있다.
제1 발광 구동부(310)와 제4 발광 구동부(340)는 제1 주변 영역(NA1)에 위치할 수 있다.
예를 들어, 제1 발광 구동부(310)는 제1 화소 영역(AA1)의 일측(예를 들어, 도 13을 기준으로 좌측)과 인접한 제1 주변 영역(NA1)에 위치하고, 제4 발광 구동부(340)는 제1 화소 영역(AA1)의 타측(예를 들어, 도 13을 기준으로 우측)과 인접한 제1 주변 영역(NA1)에 위치할 수 있다.
제1 발광 구동부(310)와 제4 발광 구동부(340)는 제1 발광 제어선들(E1)의 적어도 일부를 구동시킬 수 있으며, 필요에 따라 제1 발광 구동부(310)와 제4 발광 구동부(340) 중 어느 하나는 생략될 수 있다.
도 13에서는 제1 발광 구동부(310)가 제1 주사 구동부(210)의 외측에 위치하는 것을 도시하였으나, 그와 반대로 제1 발광 구동부(310)가 제1 주사 구동부(210)의 내측에 위치할 수도 있다.
또한, 도 13에서는 제4 발광 구동부(340)가 제4 주사 구동부(240)의 외측에 위치하는 것을 도시하였으나, 그와 반대로 제4 발광 구동부(340)가 제4 주사 구동부(240)의 내측에 위치할 수도 있다.
제2 화소들(PXL2)은 제2 화소 영역(AA2)에 위치하며, 각각 제2 주사선(S2), 제2 발광 제어선(E2), 및 제2 데이터선(D2)과 연결될 수 있다.
제2 주사 구동부(220)는 제2 주사선들(S2)을 통하여 제2 화소들(PXL2)로 제2 주사 신호를 공급할 수 있다.
제2 주사 구동부(220)는 제2 화소 영역(AA2)의 일측(예를 들어, 도 13을 기준으로 좌측)과 인접한 제2 주변 영역(NA2)에 위치할 수 있다.
제2 발광 구동부(320)는 제2 발광 제어선들(E2)을 통하여 제2 화소들(PXL2)로 제2 발광 제어 신호를 공급할 수 있다.
예를 들어, 제2 발광 구동부(320)는 제2 발광 제어 신호를 순차적으로 제2 발광 제어선들(E2)에 공급할 수 있다.
제2 발광 구동부(320)는 제2 화소 영역(AA2)의 일측(예를 들어, 도 13을 기준으로 좌측)과 인접한 제2 주변 영역(NA2)에 위치할 수 있다.
즉, 제2 주사 구동부(220)와 제2 발광 구동부(320)는 모두 제2 화소 영역(AA2)의 일측(예를 들어, 도 13을 기준으로 좌측)과 인접한 제2 주변 영역(NA2)에 위치할 수 있다.
이때, 제2 발광 구동부(320)는 도 13에 도시된 바와 같이 제2 주사 구동부(220)의 외측에 위치할 수 있으나, 그와 반대로 제2 발광 구동부(320)는 제2 주사 구동부(220)의 내측에 위치할 수도 있다.
또한, 제2 주사 구동부(220)와 제2 발광 구동부(320)의 위치는 변경될 수 있는데, 예를 들어 제2 주사 구동부(220)와 제2 발광 구동부(320)는 모두 제2 화소 영역(AA2)의 타측(예를 들어, 도 13을 기준으로 우측)에 위치할 수도 있다.
제2 화소 영역(AA2)은 제1 화소 영역(AA1) 보다 작은 면적을 가지므로, 제2 주사선(S2) 및 제2 발광 제어선(E2)의 길이는 제1 주사선(S1) 및 제1 발광 제어선(E1)에 비해 짧을 수 있다.
또한, 하나의 제2 발광 제어선들(E2)에 연결된 제2 화소들(PXL2)의 개수는 하나의 제1 발광 제어선들(E1)에 연결된 제1 화소들(PXL1) 보다 적을 수 있다.
제3 화소들(PXL3)은 제3 화소 영역(AA3)에 위치하며, 각각 제3 주사선(S3), 제3 발광 제어선(E3), 및 제3 데이터선(D3)과 연결될 수 있다.
제3 주사 구동부(230)는 제3 주사선들(S3)을 통하여 제3 화소들(PXL3)로 제3 주사 신호를 공급할 수 있다.
제3 주사 구동부(230)는 제3 화소 영역(AA3)의 일측(예를 들어, 도 13을 기준으로 우측)과 인접한 제3 주변 영역(NA3)에 위치할 수 있다.
제3 발광 구동부(330)는 제3 발광 제어선들(E3)을 통하여 제3 화소들(PXL3)로 제3 발광 제어 신호를 공급할 수 있다.
예를 들어, 제3 발광 구동부(330)는 제3 발광 제어 신호를 순차적으로 제3 발광 제어선들(E3)에 공급할 수 있다.
제3 발광 구동부(330)는 제3 화소 영역(AA3)의 일측(예를 들어, 도 13을 기준으로 우측)과 인접한 제3 주변 영역(NA3)에 위치할 수 있다.
즉, 제3 주사 구동부(230)와 제3 발광 구동부(330)는 모두 제3 화소 영역(AA3)의 일측(예를 들어, 도 13를 기준으로 우측)과 인접한 제3 주변 영역(NA3)에 위치할 수 있다.
이때, 제3 발광 구동부(330)는 도 13에 도시된 바와 같이 제3 주사 구동부(230)의 외측에 위치할 수 있으나, 그와 반대로 제3 발광 구동부(330)는 제3 주사 구동부(230)의 내측에 위치할 수도 있다.
또한, 제3 주사 구동부(230)와 제3 발광 구동부(330)의 위치는 변경될 수 있는데, 예를 들어 제3 주사 구동부(230)와 제3 발광 구동부(330)는 모두 제3 화소 영역(AA3)의 타측(예를 들어, 도 13을 기준으로 좌측)에 위치할 수도 있다.
제3 화소 영역(AA3)은 제1 화소 영역(AA1) 보다 작은 면적을 가지므로, 제3 주사선(S3) 및 제3 발광 제어선(E3)의 길이는 제1 주사선(S1) 및 제1 발광 제어선(E1)에 비해 짧을 수 있다.
또한, 하나의 제3 발광 제어선들(E3)에 연결된 제3 화소들(PXL3)의 개수는 하나의 제1 발광 제어선들(E1)에 연결된 제1 화소들(PXL1) 보다 적을 수 있다.
이와 같은 발광 제어신호는 화소들(PXL1, PXL2, PXL3)의 발광 시간을 제어하기 위하여 사용된다. 이를 위하여, 발광 제어신호는 주사신호보다 넓은 폭으로 설정될 수 있다.
추가적으로, 발광 제어신호는 화소들(PXL1, PXL2, PXL3)에 포함되는 트랜지스터가 턴-오프될 수 있도록 게이트 오프 전압(예를 들면, 하이 레벨의 전압)으로 설정되고, 주사 신호는 화소들(PXL1, PXL2, PXL3)에 포함되는 트랜지스터가 턴-온될 수 있도록 게이트 온 전압(예를 들면, 로우 레벨의 전압)으로 설정될 수 있다.
제1 주사 구동부(210)와 제2 주사 구동부(220)는 제1 구동 신호에 대응하여 동작할 수 있다.
이를 위하여, 제1 신호선(250)은 제1 주사 구동부(210)와 제2 주사 구동부(220)로 제1 구동 신호를 공급할 수 있다.
이때, 제1 신호선(250)은 주변 영역(NA1, NA2)에 위치할 수 있다.
제3 주사 구동부(230)와 제4 주사 구동부(240)는 제2 구동 신호에 대응하여 동작할 수 있다.
이를 위하여, 제2 신호선(260)은 제3 주사 구동부(230)와 제4 주사 구동부(240)로 제2 구동 신호를 공급할 수 있다.
이때, 제2 신호선(260)은 주변 영역(NA1, NA3)에 위치할 수 있다.
제1 신호선(250)과 제2 신호선(260)은 별도의 구성 요소(예를 들어, 타이밍 제어부(미도시))로부터 각각 제1 구동 신호와 제2 구동 신호를 공급받을 수 있으며, 이를 위해 제1 화소 영역(AA1)의 하측을 향해 길게 연장될 수 있다.
또한, 제1 신호선(250)과 제2 신호선(260)은 각각 복수개가 형성될 수 있다. 제1 구동 신호와 제2 구동 신호는 클럭 신호로 설정될 수 있다.
제1 발광 구동부(310)와 제2 발광 구동부(320)는 제3 구동 신호에 대응하여 동작할 수 있다.
이를 위하여, 제3 신호선(350)은 제1 발광 구동부(310)와 제2 발광 구동부(320)로 제3 구동 신호를 공급할 수 있다.
이때, 제3 신호선(350)은 주변 영역(NA1, NA2)에 위치할 수 있다.
제3 발광 구동부(330)와 제4 발광 구동부(340)는 제4 구동 신호에 대응하여 동작할 수 있다.
이를 위하여, 제4 신호선(360)은 제3 발광 구동부(330)와 제4 발광 구동부(340)로 제4 구동 신호를 공급할 수 있다.
이때, 제4 신호선(360)은 주변 영역(NA1, NA3)에 위치할 수 있다.
제3 신호선(350)과 제4 신호선(360)은 별도의 구성 요소(예를 들어, 타이밍 제어부(미도시))로부터 각각 제3 구동 신호와 제4 구동 신호를 공급받을 수 있으며, 이를 위해 제1 화소 영역(AA1)의 하측을 향해 길게 연장될 수 있다.
또한, 제3 신호선(350)과 제4 신호선(360)은 각각 복수개가 형성될 수 있다. 제3 구동 신호와 제4 구동 신호는 클럭 신호로 설정될 수 있다.
도 14는 본 발명의 일 실시예에 따라 신호선에 설치된 로드 매칭 저항을 나타낸 도면이다.
도 14에서는 상술한 실시예(예를 들어, 도 11)와 비교하여 변경된 부분을 중심으로 설명을 진행하며, 상술한 실시예와 중복되는 부분에 대해서는 설명을 생략하도록 한다.
특히, 제1 내지 제4 주사 구동부(210~240)에 대해서는 이미 도 11과 관련하여 이미 설명하였으므로, 도 14에서는 그 표시를 생략하였으며, 그에 대한 자세한 설명 역시 생략하도록 한다.
도 14를 참조하면, 본 발명의 실시예에 의한 표시 장치(10)는 발광 구동부들(310, 320, 330, 340)로 구동 신호들(CLK1, CLK2)을 공급하기 위한 복수개의 제3 신호선들(350a, 350b)과 제4 신호선들(360a, 360b)을 포함할 수 있다.
구동 신호들(CLK3, CLK4)은 제3 클럭 신호(CLK3)와 제4 클럭 신호(CLK4)를 포함할 수 있다.
예를 들어, 제3 클럭 신호(CLK3)와 제4 클럭 신호(CLK4)는 서로 다른 위상(phase)을 가질 수 있다.
제3 신호선들(350a, 350b)은 제1 발광 구동부(310)와 제2 발광 구동부(320)로 클럭 신호들(CLK3, CLK4)을 공급할 수 있다.
예를 들어, 첫번째 제3 신호선(350a)은 제3 클럭 신호(CLK3)를 제1 발광 구동부(310)와 제2 발광 구동부(320)로 공급하며, 두번째 제3 신호선(350b)은 제4 클럭 신호(CLK4)를 제1 발광 구동부(310)와 제2 발광 구동부(320)로 공급할 수 있다.
제4 신호선들(360a, 360b)은 제3 발광 구동부(330)와 제4 발광 구동부(340)로 클럭 신호들(CLK3, CLK4)을 공급할 수 있다.
예를 들어, 첫번째 제4 신호선(360a)은 제3 클럭 신호(CLK3)를 제3 발광 구동부(330)와 제4 발광 구동부(340)로 공급하고, 두번째 제4 신호선(360b)은 제4 클럭 신호(CLK4)를 제3 발광 구동부(330)와 제4 발광 구동부(340)로 공급할 수 있다.
제1 발광 구동부(310)는 제1 발광 제어선들(E11~E1k)의 일단에 연결되고, 제4 발광 구동부(340)는 제1 발광 제어선들(E11~E1k)의 타단에 연결될 수 있다.
즉, 제1 발광 제어선들(E11~E1k)은 제1 발광 구동부(310)와 제4 발광 구동부(340) 사이에 연결될 수 있다.
발광 제어 신호의 지연을 방지하기 위하여, 제1 발광 구동부(310)와 제4 발광 구동부(340)는 동일한 발광 제어선에 대하여 동시에 제1 발광 제어 신호를 공급할 수 있다.
예를 들어, 첫번째 제1 발광 제어선(E11)은 제1 발광 구동부(310)와 제4 발광 구동부(340)로부터 동시에 제1 발광 제어 신호를 공급받고, 그 후 두번째 제1 발광 제어선(E12)이 제1 발광 구동부(310)와 제4 발광 구동부(340)로부터 동시에 제1 발광 제어 신호를 공급받을 수 있다.
이와 같이, 제1 발광 구동부(310)와 제4 발광 구동부(340)는 제1 발광 제어선들(E11~E1k)에 대하여 순차적으로 제1 발광 제어 신호를 공급할 수 있다.
제1 발광 구동부(310)는 다수의 발광 스테이지 회로들(EST11~EST1k)를 포함할 수 있다.
제1 발광 구동부(310)의 발광 스테이지 회로들(EST11~EST1k)은 각각 제1 발광 제어선들(E11~E1k)의 일단에 연결되고, 각각 제1 발광 제어선들(E11~E1k)로 제1 발광 제어 신호를 공급할 수 있다.
이때, 발광 스테이지 회로들(EST11~EST1k)은 외부로부터 공급되는 클럭 신호들(CLK3, CLK4)에 대응하여 동작될 수 있다. 또한, 발광 스테이지 회로들(EST11~EST1k)은 동일한 회로로 구현될 수 있다.
발광 스테이지 회로들(EST11~EST1k)은 이전 발광 스테이지 회로의 출력 신호(즉, 발광 제어 신호) 또는 스타트 펄스를 공급받을 수 있다.
예를 들어, 첫번째 발광 스테이지 회로(EST11)는 스타트 펄스를 공급받고, 나머지 발광 스테이지 회로들(EST12~EST1k)은 이전 스테이지 회로의 출력 신호를 공급받을 수 있다.
도 14에 도시된 바와 같이, 제1 발광 구동부(310)의 첫번째 발광 스테이지 회로(EST11)는 제2 발광 구동부(320)의 마지막 발광 스테이지 회로(EST2j)로부터 출력되는 신호를 스타트 펄스로 사용할 수 있다.
다른 실시예에서, 제1 발광 구동부(310)의 첫번째 발광 스테이지 회로(EST11)는 제2 발광 구동부(320)의 마지막 발광 스테이지 회로(EST2j)로부터 출력되는 신호를 입력받지 않고, 별도의 스타트 펄스를 입력받을 수도 있다.
발광 스테이지 회로들(EST11~EST1k)은 각각 제3 구동 전원(VDD2)과 제4 구동 전원(VSS2)을 공급받을 수 있다.
여기서, 제3 구동 전원(VDD2)은 게이트 오프 전압, 예를 들면 하이 레벨의 전압으로 설정될 수 있다. 그리고, 제4 구동 전원(VSS2)은 게이트 온 전압, 예를 들면 로우 레벨의 전압으로 설정될 수 있다.
또한, 제3 구동 전원(VDD2)은 제1 구동 전원(VDD1)과 동일한 전압을 가질 수 있고, 제4 구동 전원(VSS2)은 제2 구동 전원(VSS1)과 동일한 전압을 가질 수 있다.
제4 발광 구동부(340)는 다수의 발광 스테이지 회로들(EST11~EST1k)를 포함할 수 있다.
제4 발광 구동부(340)의 발광 스테이지 회로들(EST11~EST1k)은 각각 제1 발광 제어선들(E11~E1k)의 타단에 연결되고, 각각 제1 발광 제어선들(E11~E1k)로 제1 발광 제어 신호를 공급할 수 있다.
제4 발광 구동부(340)의 발광 스테이지 회로들(EST11~EST1k)은 제1 발광 구동부(310)와 그 구성이 동일하므로, 자세한 설명은 생략하도록 한다.
또한, 제1 화소들(PXL1)은 제1 화소 전원(ELVDD), 제2 화소 전원(ELVSS), 및 초기화 전원(Vint)을 공급받을 수 있다.
제2 발광 구동부(320)는 제2 발광 제어선들(E21~E2j)의 일단에 연결될 수 있다.
제2 발광 구동부(320)는 다수의 발광 스테이지 회로들(EST21~EST2j)을 포함할 수 있다.
제2 발광 구동부(320)의 발광 스테이지 회로들(EST21~EST2j)은 각각 제2 발광 제어선들(E21~E2j)의 일단에 연결되고, 각각 제2 발광 제어선들(E21~E2j)로 제2 발광 제어 신호를 공급할 수 있다.
이때, 발광 스테이지 회로들(EST21~EST2j)은 외부로부터 공급되는 클럭 신호들(CLK3, CLK4)에 대응하여 동작될 수 있다. 또한, 발광 스테이지 회로들(EST21~EST2j)은 동일한 회로로 구현될 수 있다.
발광 스테이지 회로들(EST21~EST2j)은 이전 발광 스테이지 회로의 출력 신호(즉, 발광 제어 신호) 또는 스타트 펄스(SSP2)를 공급받을 수 있다.
예를 들어, 첫번째 발광 스테이지 회로(EST21)는 스타트 펄스(SSP2)를 공급받고, 나머지 발광 스테이지 회로들(EST22~EST2j)은 이전 스테이지 회로의 출력 신호를 공급받을 수 있다.
또한, 제2 발광 구동부(320)의 마지막 발광 스테이지 회로(EST2j)는 제1 발광 구동부(310)의 첫번째 발광 스테이지 회로(EST11)로 출력 신호를 공급할 수 있다.
발광 스테이지 회로들(EST21~EST2j)은 각각 제3 구동 전원(VDD2)과 제4 구동 전원(VSS2)을 공급받을 수 있다.
여기서, 제3 구동 전원(VDD2)은 게이트 오프 전압, 예를 들면 하이 레벨의 전압으로 설정될 수 있다. 그리고, 제4 구동 전원(VSS2)은 게이트 온 전압, 예를 들면 로우 레벨의 전압으로 설정될 수 있다.
또한, 제2 화소들(PXL2)은 제1 화소 전원(ELVDD), 제2 화소 전원(ELVSS), 및 초기화 전원(Vint)을 공급받을 수 있다.
제3 발광 구동부(330)는 제3 발광 제어선들(E31~E3j)의 일단에 연결될 수 있다.
제3 발광 구동부(330)는 다수의 발광 스테이지 회로들(EST31~EST3j)을 포함할 수 있다.
제3 발광 구동부(330)의 발광 스테이지 회로들(EST31~EST3j)은 각각 제3 발광 제어선들(E31~E3j)의 일단에 연결되고, 각각 제3 발광 제어선들(E31~E3j)로 제3 발광 제어 신호를 공급할 수 있다.
이때, 발광 스테이지 회로들(EST31~EST3j)은 외부로부터 공급되는 클럭 신호들(CLK3, CLK4)에 대응하여 동작될 수 있다. 또한, 발광 스테이지 회로들(EST31~EST3j)은 동일한 회로로 구현될 수 있다.
발광 스테이지 회로들(EST31~EST3j)은 이전 발광 스테이지 회로의 출력 신호(즉, 발광 제어 신호) 또는 스타트 펄스(SSP2)를 공급받을 수 있다.
예를 들어, 첫번째 발광 스테이지 회로(EST31)는 스타트 펄스(SSP2)를 공급받고, 나머지 발광 스테이지 회로들(EST32~EST3j)은 이전 스테이지 회로의 출력 신호를 공급받을 수 있다.
또한, 제3 발광 구동부(330)의 마지막 발광 스테이지 회로(EST3j)는 제4 발광 구동부(340)의 첫번째 발광 스테이지 회로(EST11)로 출력 신호를 공급할 수 있다.
발광 스테이지 회로들(EST31~EST3j)은 각각 제3 구동 전원(VDD2)과 제4 구동 전원(VSS2)을 공급받을 수 있다.
여기서, 제3 구동 전원(VDD2)은 게이트 오프 전압, 예를 들면 하이 레벨의 전압으로 설정될 수 있다. 그리고, 제4 구동 전원(VSS2)은 게이트 온 전압, 예를 들면 로우 레벨의 전압으로 설정될 수 있다.
또한, 제3 화소들(PXL3)은 제1 화소 전원(ELVDD), 제2 화소 전원(ELVSS), 및 초기화 전원(Vint)을 공급받을 수 있다.
제1 발광 제어선들(E11~E1k)의 로드와 제2 발광 제어선들(E21~E2j)의 로드는 상이할 수 있다.
즉, 제1 발광 제어선들(E11~E1k)의 길이가 제2 발광 제어선들(E21~E2j) 보다 길고, 제1 화소들(PXL1)의 개수가 제2 화소들(PXL2) 보다 많으므로, 제1 발광 제어선들(E11~E1k)의 로드는 제2 발광 제어선들(E21~E2j) 보다 크게 설정될 수 있다.
또한, 제1 발광 제어선들(E11~E1k)이 갖는 정전용량은 제2 발광 제어선들(E21~E2j) 보다 클 수 있다.
이는 제1 발광 제어 신호 및 제2 발광 제어 신호의 시정수(time constant) 차이를 야기하며, 이러한 차이는 결국 제1 화소들(PXL1)과 제2 화소들(PXL2)의 휘도 차이를 야기할 수 있다.
따라서, 본 발명의 실시예에 의한 제3 신호선들(350a, 350b)에는 로드 매칭 저항들(353a, 353b)이 설치될 수 있다.
이를 통해, 제1 발광 제어선들(E11~E1k)과 제2 발광 제어선들(E21~E2j)의 로드 매칭이 가능하며, 제1 화소 영역(AA1)과 제2 화소 영역(AA2)의 휘도가 균일해 질 수 있다.
예를 들어, 첫번째 제3 신호선(350a)은 제1 서브 신호선(351a), 제2 서브 신호선(352a), 및 제3 로드 매칭 저항(353a)을 포함할 수 있다.
제1 서브 신호선(351a)은 제1 발광 구동부(310)와 연결되며, 상기 제1 발광 구동부(310)로 제3 클럭 신호(CLK3)를 공급할 수 있다.
제2 서브 신호선(352a)은 제2 발광 구동부(320)와 연결되며, 상기 제2 발광 구동부(320)로 제4 클럭 신호(CLK4)를 공급할 수 있다.
제3 로드 매칭 저항(353a)은 제1 서브 신호선(351a)과 제2 서브 신호선(352a) 사이에 연결될 수 있다.
제1 서브 신호선(351a)의 일단은 제3 클럭 신호(CLK3)를 입력받고, 제1 서브 신호선(351a)의 타단은 제3 로드 매칭 저항(353a)에 연결될 수 있다.
이에 따라, 제1 서브 신호선(351a)은, 제3 클럭 신호(CLK3)를 입력받고, 상기 제3 클럭 신호(CLK3)를 제3 로드 매칭 저항(353a)을 통해 제2 서브 신호선(352a)으로 전달할 수 있다.
두번째 제3 신호선(350b) 역시 첫번째 제3 신호선(350a)과 동일하게, 제1 서브 신호선(351b), 제2 서브 신호선(352b), 및 제3 로드 매칭 저항(353b)을 포함할 수 있다.
제1 서브 신호선(351b)은 제1 발광 구동부(310)와 연결되며, 상기 제1 발광 구동부(310)로 제4 클럭 신호(CLK4)를 공급할 수 있다.
제2 서브 신호선(352b)은 제2 발광 구동부(320)와 연결되며, 상기 제2 발광 구동부(320)로 제4 클럭 신호(CLK4)를 공급할 수 있다.
제3 로드 매칭 저항(353b)은 제1 서브 신호선(351b)과 제2 서브 신호선(352b) 사이에 연결될 수 있다.
제1 서브 신호선(351b)의 일단은 제4 클럭 신호(CLK4)를 입력받고, 제1 서브 신호선(351b)의 타단은 제3 로드 매칭 저항(353b)에 연결될 수 있다.
이에 따라, 제1 서브 신호선(351b)은, 제4 클럭 신호(CLK4)를 입력받고, 상기 제4 클럭 신호(CLK4)를 제3 로드 매칭 저항(353b)을 통해 제2 서브 신호선(352b)으로 전달할 수 있다.
결국, 제3 로드 매칭 저항들(353a, 353b)은 제1 발광 구동부(310)의 첫번째 발광 스테이지 회로(EST11)와 제2 발광 구동부(320)의 마지막 발광 스테이지 회로(EST2j) 사이에 연결될 수 있다.
한편, 제1 발광 제어선들(E11~E1k)의 로드와 제3 발광 제어선들(E31~E3j)의 로드 역시 상이할 수 있다.
즉, 제1 발광 제어선들(E11~E1k)의 길이가 제3 발광 제어선들(E31~E3j) 보다 길고, 제1 화소들(PXL1)의 개수가 제3 화소들(PXL3) 보다 많으므로, 제1 발광 제어선들(E11~E1k)의 로드는 제3 발광 제어선들(E31~E3j) 보다 크게 설정된다.
따라서, 제3 신호선들(350a, 350b)과 동일하게, 제4 신호선들(360a, 360b)에는 로드 매칭 저항들(363a, 363b)이 설치될 수 있다.
이를 통해, 제1 발광 제어선들(E11~E1k)과 제3 발광 제어선들(E31~E3j)의 로드 매칭이 가능하며, 제1 화소 영역(AA1)과 제3 화소 영역(AA3)의 휘도가 균일해 질 수 있다.
예를 들어, 첫번째 제4 신호선(360a)은 제1 서브 신호선(361a), 제2 서브 신호선(362a), 및 제4 로드 매칭 저항(363a)을 포함할 수 있다.
제1 서브 신호선(361a)은 제4 발광 구동부(340)와 연결되며, 상기 제4 발광 구동부(340)로 제3 클럭 신호(CLK3)를 공급할 수 있다.
제2 서브 신호선(362a)은 제3 발광 구동부(330)와 연결되며, 상기 제3 발광 구동부(330)로 제4 클럭 신호(CLK4)를 공급할 수 있다.
제4 로드 매칭 저항(363a)은 제1 서브 신호선(361a)과 제2 서브 신호선(362a) 사이에 연결될 수 있다.
제1 서브 신호선(361a)의 일단은 제3 클럭 신호(CLK3)를 입력받고, 제1 서브 신호선(361a)의 타단은 제4 로드 매칭 저항(363a)에 연결될 수 있다.
이에 따라, 제1 서브 신호선(361a)은, 제3 클럭 신호(CLK1)를 입력받고, 상기 제3 클럭 신호(CLK3)를 제4 로드 매칭 저항(363a)을 통해 제2 서브 신호선(362a)으로 전달할 수 있다.
두번째 제4 신호선(360b) 역시 첫번째 제4 신호선(360a)과 동일하게, 제1 서브 신호선(361b), 제2 서브 신호선(362b), 및 제4 로드 매칭 저항(363b)을 포함할 수 있다.
제1 서브 신호선(361b)은 제4 발광 구동부(340)와 연결되며, 상기 제4 발광 구동부(340)로 제4 클럭 신호(CLK4)를 공급할 수 있다.
제2 서브 신호선(362b)은 제3 발광 구동부(330)와 연결되며, 상기 제3 발광 구동부(330)로 제4 클럭 신호(CLK4)를 공급할 수 있다.
제4 로드 매칭 저항(363b)은 제1 서브 신호선(361b)과 제2 서브 신호선(362b) 사이에 연결될 수 있다.
제1 서브 신호선(361b)의 일단은 제4 클럭 신호(CLK4)를 입력받고, 제1 서브 신호선(361b)의 타단은 제4 로드 매칭 저항(363b)에 연결될 수 있다.
이에 따라, 제1 서브 신호선(361b)은, 제4 클럭 신호(CLK4)를 입력받고, 상기 제4 클럭 신호(CLK4)를 제4 로드 매칭 저항(363b)을 통해 제2 서브 신호선(362b)으로 전달할 수 있다.
결국, 제4 로드 매칭 저항들(363a, 363b)은 제4 발광 구동부(340)의 첫번째 발광 스테이지 회로(EST11)와 제3 발광 구동부(330)의 마지막 발광 스테이지 회로(EST3j) 사이에 연결될 수 있다.
제3 신호선들(350a, 350b)과 제4 신호선들(360a, 360b)은 앞서 도 4와 관련하여 설명한 제1 신호선들(250a, 250b)과 동일한 재질 및 구조를 가질 수 있다.
도 15는 본 발명의 일 실시예에 의한 제3 신호선과 제2 발광 구동부를 나타낸 도면이다.
도 15를 참조하면, 제3 신호선들(350a, 350b)에 포함된 제2 서브 신호선들(352a, 352b)에는 추가적인 적어도 하나의 로드 매칭 저항들(354a, 354b)이 설치될 수 있다.
제2 발광 제어선들(E21~E2j)의 로드는 서로 상이하게 설정될 수 있다. 예를 들어, 제2 화소 영역(AA2)의 형태에 따라 제2 발광 제어선들(E21~E2j)의 길이는 서로 상이할 수 있으며, 또한 각각의 제2 발광 제어선들(E21~E2j)에 연결된 화소들(PXL2)의 개수 역시 상이할 수 있다.
이 경우, 제2 발광 제어선들(E21~E2j)의 로드 매칭을 위한 추가적인 로드 매칭 저항들(354a, 354b)이 필요할 수 있다.
이를 위하여, 제2 서브 신호선들(352a, 352b)은 각각 다수의 신호선들로 분리될 수 있으며, 분리된 신호선들 사이에는 로드 매칭 저항들(354a, 354b)이 연결될 수 있다.
결국, 로드 매칭 저항들(354a, 354b)은 인접한 두 개의 스테이지 회로(예를 들어, EST22와 EST23, EST2j-2와 EST2j-1) 사이에 연결될 수 있다.
로드 매칭 저항들(354a, 354b)은 도 4에서 설명한 제1 로드 매칭 저항(353a)과 동일한 재질 및 구조를 가질 수 있다.
여기서는 제3 신호선들(350a, 350b)에 포함된 제2 서브 신호선들(352a, 352b)을 대상으로 설명을 진행하였으나, 제3 신호선들(350a, 350b)에 포함된 제1 서브 신호선들(351a, 351b), 제4 신호선들(360a, 360b)에 포함된 제1 서브 신호선들(361a, 361b)과 제2 서브 신호선들(362a, 362b)에도 추가적인 로드 매칭 저항이 설치될 수 있다.
도 16은 본 발명의 일 실시예에 따라 발광 제어선에 설치된 로드 매칭 저항을 나타낸 도면이다.
도 16에서는 상술한 실시예(예를 들어, 도 12)와 비교하여 변경된 부분을 중심으로 설명을 진행하며, 상술한 실시예와 중복되는 부분에 대해서는 설명을 생략하도록 한다.
특히, 제1 내지 제4 발광 구동부(310~340)에 대해서는 이미 도 12와 관련하여 이미 설명하였으므로, 도 16에서는 그 표시를 생략하였으며, 그에 대한 자세한 설명 역시 생략하도록 한다.
제1 발광 제어선들(E11~E1k)과 제2 발광 제어선들(E21~E2j)의 로드 매칭을 위하여, 제2 발광 제어선들(E21~E2j)에 제3 로드 매칭 저항들(R41~R4j)이 설치될 수 있다.
제3 로드 매칭 저항들(R41~R4j)은 제2 발광 구동부(320)와 제2 발광 제어선들(E21~E2j) 사이에 연결될 수 있다.
제3 로드 매칭 저항들(R41~R4j)은 동일한 저항 값 또는 상이한 저항 값을 가질 수 있다.
예를 들어, 제2 발광 제어선들(E21~E2j) 중 적어도 일부는 서로 로드가 상이할 수 있으므로, 그와 관련된 제3 로드 매칭 저항들(R41~R4j) 중 적어도 일부는 서로 다른 저항 값을 가질 수 있다.
보다 구체적으로, 제3 로드 매칭 저항들(R41~R4j)은 제2 발광 구동부(320)에 포함된 발광 스테이지 회로들(EST21~EST2j)의 출력단과 제2 발광 제어선들(E21~E2j) 사이에 연결될 수 있다
제3 로드 매칭 저항들(R41~R4j)은 제2 발광 제어선들(E21~E2j)에 비해 높은 저항을 갖는 물질로 이루어질 수 있다.
예를 들어, 제2 발광 제어선들(E21~E2j)이 화소들(PXL1, PXL2, PXL3)에 포함된 트랜지스터의 소스 및 드레인 전극과 동일한 물질로 형성되고, 제3 로드 매칭 저항들(R41~R4j)은 화소들(PXL1, PXL2, PXL3)에 포함된 트랜지스터의 게이트 전극 또는 반도체층과 동일한 물질로 형성될 수 있다.
또한, 제2 발광 제어선들(E21~E2j)이 화소들(PXL1, PXL2, PXL3)에 포함된 트랜지스터의 게이트 전극과 동일한 물질로 형성되고, 제3 로드 매칭 저항들(R41~R4j)은 화소들(PXL1, PXL2, PXL3)에 포함된 트랜지스터의 반도체층과 동일한 물질로 형성될 수 있다.
제1 발광 제어선들(E11~E1k)과 제3 발광 제어선들(E31~E3j)의 로드 매칭을 위하여, 제3 발광 제어선들(E31~E3j)에 제4 로드 매칭 저항들(R51~R5j)이 설치될 수 있다.
제4 로드 매칭 저항들(R51~R5j)은 제3 발광 구동부(330)와 제3 발광 제어선들(E31~E3j) 사이에 연결될 수 있다.
제4 로드 매칭 저항들(R51~R5j)은 동일한 저항 값 또는 상이한 저항 값을 가질 수 있다.
예를 들어, 제3 발광 제어선들(E31~E3j) 중 적어도 일부는 서로 로드가 상이할 수 있으므로, 그와 관련된 제4 로드 매칭 저항들(R51~R5j) 중 적어도 일부는 서로 다른 저항 값을 가질 수 있다.
보다 구체적으로, 제4 로드 매칭 저항들(R51~R5j)은 제3 발광 구동부(330)에 포함된 발광 스테이지 회로들(EST31~EST3j)의 출력단과 제3 발광 제어선들(E31~E3j) 사이에 연결될 수 있다
제4 로드 매칭 저항들(R51~R5j)은 제3 발광 제어선들(E31~E3j)에 비해 높은 저항을 갖는 물질로 이루어질 수 있다.
예를 들어, 제3 발광 제어선들(E31~E3j)이 화소들(PXL1, PXL2, PXL3)에 포함된 트랜지스터의 소스 및 드레인 전극과 동일한 물질로 형성되고, 제4 로드 매칭 저항들(R51~R5j)은 화소들(PXL1, PXL2, PXL3)에 포함된 트랜지스터의 게이트 전극 또는 반도체층과 동일한 물질로 형성될 수 있다.
또한, 제3 발광 제어선들(E31~E3j)이 화소들(PXL1, PXL2, PXL3)에 포함된 트랜지스터의 게이트 전극과 동일한 물질로 형성되고, 제4 로드 매칭 저항들(R51~R5j)은 화소들(PXL1, PXL2, PXL3)에 포함된 트랜지스터의 반도체층과 동일한 물질로 형성될 수 있다.
도 17은 도 14에 도시된 발광 스테이지 회로의 일 실시예를 나타낸 도면이다.
도 17에서는 설명의 편의를 위하여, 제1 발광 구동부(310)의 발광 스테이지 회로들(EST11, EST12)을 도시하기로 한다.
도 17를 참조하면, 첫번째 발광 스테이지 회로(EST11)는 제1 구동 회로(2100), 제2 구동 회로(2200), 제3 구동 회로(2300) 및 출력부(2400)를 포함할 수 있다.
제1 구동 회로(2100)는 제1 입력 단자(2001) 및 제2 입력 단자(2002)로 공급되는 신호들에 대응하여 제22 노드(N22) 및 제21 노드(N21)의 전압을 제어할 수 있다. 이를 위하여, 제1 구동 회로(2100)는 제11 트랜지스터(M11) 내지 제13 트랜지스터(M13)를 포함할 수 있다.
제11 트랜지스터(M11)는 제1 입력 단자(2001)와 제21 노드(N21) 사이에 연결되며, 게이트 전극이 제2 입력 단자(2002)에 연결될 수 있다. 이와 같은 제11 트랜지스터(M11)는 제2 입력 단자(2002)로 제3 클럭 신호(CLK3)가 공급될 때 턴-온될 수 있다.
제12 트랜지스터(M12)는 제2 입력 단자(2002)와 제22 노드(N22) 사이에 연결되며, 게이트 전극이 제21 노드(N21)에 연결될 수 있다. 이와 같은 제12 트랜지스터(M12)는 제21 노드(N21)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다.
제13 트랜지스터(M13)는 제4 구동 전원(VSS2)을 공급받는 제5 입력 단자(2005)와 제22 노드(N22) 사이에 연결되며, 게이트 전극이 제2 입력 단자(2002)에 연결될 수 있다. 이와 같은 제13 트랜지스터(M13)는 제2 입력 단자(2002)로 제3 클럭 신호(CLK3)가 공급될 때 턴-온될 수 있다.
제2 구동 회로(2200)는 제3 입력 단자(2003)로 공급되는 신호 및 제22 노드(N22)의 전압에 대응하여 제21 노드(N21) 및 제23 노드(N23)의 전압을 제어할 수 있다. 이를 위하여, 제2 구동 회로(2200)는 제14 트랜지스터(M14) 내지 제17 트랜지스터(M17), 제11 커패시터(C11) 및 제12 커패시터(C12)를 포함할 수 있다.
제14 트랜지스터(M14)는 제15 트랜지스터(M15)와 제21 노드(N21) 사이에 연결되며, 게이트 전극이 제3 입력 단자(2003)에 연결될 수 있다. 이와 같은 제14 트랜지스터(M14)는 제3 입력 단자(2003)로 제4 클럭 신호(CLK4)가 공급될 때 턴-온될 수 있다.
제15 트랜지스터(M15)는 제3 구동 전원(VDD2)을 공급받는 제4 입력 단자(2004)와 제14 트랜지스터(M14) 사이에 연결되며, 게이트 전극이 제22 노드(N22)에 연결될 수 있다. 이와 같은 제15 트랜지스터(M15)는 제22 노드(N22)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다.
제16 트랜지스터(M16)는 제17 트랜지스터(M17)의 제1 전극과 제3 입력 단자(2003) 사이에 연결되며, 게이트 전극이 제22 노드(N22)에 연결될 수 있다. 이와 같은 제16 트랜지스터(M16)는 제22 노드(N22)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다.
제17 트랜지스터(M17)는 제16 트랜지스터(M16)의 제1 전극과 제23 노드(N23) 사이에 연결되며, 게이트 전극이 제3 입력 단자(2003)에 연결될 수 있다. 이와 같은 제17 트랜지스터(M17)는 제3 입력 단자(2003)로 제4 클럭 신호(CLK4)가 공급될 때 턴-온될 수 있다.
제11 커패시터(C11)는 제21 노드(N21)와 제3 입력 단자(2003) 사이에 연결될 수 있다.
제12 커패시터(C12)는 제22 노드(N22)와 제17 트랜지스터(M17)의 제1 전극 사이에 연결될 수 있다.
제3 구동 회로(2300)는 제21 노드(N21)의 전압에 대응하여 제23 노드(N23)의 전압을 제어할 수 있다. 이를 위하여, 제3 구동 회로(2300)는 제18 트랜지스터(M18) 및 제13 커패시터(C13)를 포함할 수 있다.
제18 트랜지스터(M18)는 제3 구동 전원(VDD2)을 공급받는 제4 입력 단자(2004)와 제23 노드(N23) 사이에 연결되며, 게이트 전극이 제21 노드(N21)에 연결될 수 있다. 이와 같은 제18 트랜지스터(M18)는 제21 노드(N21)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다.
제13 커패시터(C13)는 제3 구동 전원(VDD2)을 공급받는 제4 입력 단자(2004)과 제23 노드(N23) 사이에 연결될 수 있다.
출력부(2400)는 제21 노드(N21) 및 제23 노드(N23)의 전압에 대응하여 출력 단자(2006)로 공급되는 전압을 제어할 수 있다. 이를 위하여, 출력부(2400)는 제19 트랜지스터(M19) 및 제20 트랜지스터(M20)를 포함할 수 있다.
제19 트랜지스터(M19)는 제3 구동 전원(VDD2)을 공급받는 제4 입력 단자(2004)와 출력 단자(2006) 사이에 연결되며, 게이트 전극이 제23 노드(N23)에 연결될 수 있다. 이와 같은 제19 트랜지스터(M19)는 제23 노드(N23)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다.
제20 트랜지스터(M20)는 출력 단자(2006)와 제4 구동 전원(VSS2)을 공급받는 제5 입력 단자(2005) 사이에 위치되며, 게이트 전극이 제21 노드(N21)에 연결될 수 있다. 이와 같은 제20 트랜지스터(M20)는 제21 노드(N21)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다. 이와 같은 출력부(2400)는 버퍼로 구동될 수 있다.
추가적으로, 제19 트랜지스터(M19) 및/또는 제20 트랜지스터(M20)는 상호 병렬 연결된 복수의 트랜지스터로 이루어질 수 있다.
두번째 발광 스테이지 회로(EST12)와 나머지 발광 스테이지 회로들(EST13~EST1k)는 상기 첫번째 발광 스테이지 회로(EST11)과 동일한 구성을 가질 수 있다.
j번째 발광 스테이지 회로(EST1j)의 제2 입력 단자(2002)는 제3 클럭 신호(CLK3), 제3 입력 단자(2003)는 제4 클럭 신호(CLK4)를 공급받을 수 있다. j+1번째 발광 스테이지 회로(EST1j+1)의 제2 입력단자(2002)는 제4 클럭 신호(CLK4), 제3 입력 단자(2003)는 제3 클럭 신호(CLK3)를 공급받을 수 있다.
제3 클럭 신호(CLK3) 및 제4 클럭 신호(CLK4)는 동일한 주기를 가지며 위상이 서로 중첩되지 않는다. 일례로, 클럭 신호(CLK3, CLK4) 각각은 2H의 주기를 가지며 서로 다른 수평 기간에 공급될 수 있다.
도 17에서는 제1 발광 구동부(310)에 포함된 스테이지 회로를 대상으로 설명하였으나, 제1 발광 구동부(310) 이외에 다른 발광 구동부(예를 들어, 제2 발광 구동부(320), 제3 발광 구동부(330), 제4 발광 구동부(340))에 포함된 스테이지 회로들도 동일한 구성을 가질 수 있다.
도 18은 도 17에 도시된 발광 스테이지 회로의 구동방법을 나타낸 파형도이다. 도 18에서는 설명의 편의를 위하여 첫번째 발광 스테이지 회로(EST11)를 이용하여 동작과정을 설명하기로 한다.
도 18을 참조하면, 제3 클럭 신호(CLK3) 및 제4 클럭 신호(CLK4)는 2수평 기간(2H)의 주기를 가지며, 서로 다른 수평 기간에 공급될 수 있다. 다시 말하여, 제4 클럭 신호(CLK4)는 제3 클럭 신호(CLK3)에서 반주기(즉, 1수평 기간(1H))만큼 쉬프트된 신호로 설정될 수 있다.
제2 스타트 펄스(SSP2)가 공급될 때 제1 입력 단자(2001)는 제3 구동 전원(VDD2)의 전압으로 설정되고, 제2 스타트 펄스(SSP2)가 공급되지 않을 때 제1 입력 단자(2001)는 제4 구동 전원(VSS2)의 전압으로 설정될 수 있다. 그리고, 제2 입력 단자(2002) 및 제3 입력 단자(2003)로 클럭 신호(CLK)가 공급될 때 제2 입력 단자(2002) 및 제3 입력 단자(2003)는 제4 구동 전원(VSS2)의 전압으로 설정되고, 클럭 신호(CLK)가 공급되지 않을 때 제2 입력 단자(2002) 및 제3 입력 단자(2003)는 제3 구동 전원(VDD2)의 전압으로 설정될 수 있다.
제1 입력 단자(2001)로 공급되는 제2 스타트 펄스(SSP2)는 제2 입력 단자(2002)로 공급되는 클럭 신호, 즉 제3 클럭 신호(CLK3)와 동기되도록 공급될 수 있다. 그리고, 제2 스타트 펄스(SSP2)는 제3 클럭 신호(CLK3) 보다 넓은 폭을 갖도록 설정될 수 있다. 일례로, 제2 스타트 펄스(SSP2)는 4수평 기간(4H) 동안 공급될 수 있다.
동작과정을 상세히 설명하면, 먼저 제1 시간(t1)에는 제2 입력 단자(2002)로 제3 클럭 신호(CLK3)가 공급될 수 있다. 제2 입력 단자(2002)로 제3 클럭 신호(CLK3)가 공급되면 제11 트랜지스터(M11) 및 제13 트랜지스터(M13)가 턴-온될 수 있다.
제11 트랜지스터(M11)가 턴-온되면 제1 입력 단자(2001)와 제21 노드(N21)가 전기적으로 접속될 수 있다. 이때, 제1 입력 단자(2001)로 제2 스타트 펄스(SSP2)가 공급되지 않기 때문에 제21 노드(N21)로는 로우 레벨의 전압이 공급될 수 있다.
제21 노드(N21)로 로우 레벨의 전압이 공급되면 제12 트랜지스터(M12), 제18 트랜지스터(M18) 및 제20 트랜지스터(M20)가 턴-온될 수 있다.
제18 트랜지스터(M18)가 턴-온되면 제23 노드(N23)로 제3 구동 전원(VDD2)이 공급되고, 이에 따라 제19 트랜지스터(M19)가 턴-오프될 수 있다.
이때, 제13 커패시터(C13)는 제3 구동 전원(VDD2)에 대응되는 전압을 충전하고, 이에 따라 제1 시간(t1) 이후에도 제19 트랜지스터(M19)는 안정적으로 턴-오프 상태를 유지할 수 있다.
제20 트랜지스터(M20)가 턴-온되면 제4 구동 전원(VSS2)의 전압이 출력 단자(2006)로 공급될 수 있다. 따라서, 제1 시간(t1)에는 첫번째 제1 발광 제어선(E11)으로 발광 제어신호가 공급되지 않는다.
제12 트랜지스터(M12)가 턴-온되면 제22 노드(N22)로 제3 클럭 신호(CLK3)가 공급될 수 있다. 그리고, 제13 트랜지스터(M13)가 턴-온되면 제4 구동 전원(VSS2)의 전압이 제22 노드(N22)로 공급될 수 있다. 여기서, 제3 클럭 신호(CLK3)는 제4 구동 전원(VSS2)의 전압으로 설정되고, 이에 따라 제22 노드(N22)는 안정적으로 제4 구동 전원(VSS2)의 전압으로 설정될 수 있다. 한편, 제22 노드(N22)의 전압이 제4 구동 전원(VSS2)으로 설정될 때 제17 트랜지스터(M17)는 턴-오프 상태로 설정될 수 있다. 따라서, 제22 노드(N22)의 전압과 무관하게 제23 노드(N23)는 제3 구동 전원(VDD2)의 전압을 유지할 수 있다.
제2 시간(t2)에는 제2 입력 단자(2002)로 제3 클럭 신호(CLK3)의 공급이 중단될 수 있다. 제3 클럭 신호(CLK3)의 공급이 중단되면 제11 트랜지스터(M11) 및 제13 트랜지스터(M13)가 턴-오프될 수 있다. 이때, 제21 노드(N21)의 전압은 제11 커패시터(C11)에 의하여 로우 레벨의 전압을 유지하고, 이에 따라 제12 트랜지스터(M12), 제18 트랜지스터(M18)는 및 제20 트랜지스터(M20)는 턴-온 상태를 유지할 수 있다.
제12 트랜지스터(M12)가 턴-온되면 제2 입력 단자(2002)와 제22 노드(N22)가 전기적으로 접속될 수 있다. 이때, 제22 노드(N22)는 하이 레벨의 전압으로 설정될 수 있다.
제18 트랜지스터(M18)가 턴-온되면 제23 노드(N23)로 제3 구동 전원(VDD2)의 전압이 공급되고, 이에 따라 제19 트랜지스터(M19)는 턴-오프 상태을 유지할 수 있다.
제20 트랜지스터(M20)가 턴-온되면 출력 단자(2006)로는 제4 구동 전원(VSS2)의 전압이 공급될 수 있다.
제3 시간(t3)에는 제3 입력 단자(2003)로 제4 클럭 신호(CLK4)가 공급될 수 있다. 제3 입력 단자(2003)로 제4 클럭 신호(CLK4)가 공급되면 제14 트랜지스터(M14) 및 제17 트랜지스터(M17)가 턴-온될 수 있다.
제17 트랜지스터(M17)가 턴-온되면 제12 커패시터(C12)와 제23 노드(N23)가 전기적으로 접속될 수 있다. 이때, 제23 노드(N23)는 제3 구동 전원(VDD2)의 전압을 유지할 수 있다. 그리고, 제14 트랜지스터(M14)가 턴-온될 때 제15 트랜지스터(M15)가 턴-오프 상태로 설정되기 때문에 제14 트랜지스터(M14)가 턴-온되더라도 제21 노드(N21)의 전압이 변화되지 않는다.
제3 입력 단자(2003)로 제4 클럭 신호(CLK4)가 공급되면 제11 커패시터(C11)의 커플링에 의하여 제21 노드(N21)가 제4 구동 전원(VSS2)보다 낮은 전압으로 하강될 수 있다. 이와 같은 제21 노드(N21)이 전압이 제4 구동 전원(VSS2)보다 낮은 전압으로 하강되는 경우 제18 트랜지스터(M18) 및 제20 트랜지스터(M20)의 구동 특성이 향상될 수 있다.(PMOS 트랜지스터는 더 낮은 전압 레벨을 인가 받을수록 좋은 구동특성을 갖는다)
제4 시간(t4)에는 제1 입력 단자(2001)로 제2 스타트 펄스(SSP2)가 공급되고, 제2 입력 단자(2002)로 제3 클럭 신호(CLK3)가 공급될 수 있다.
제2 입력 단자(2002)로 제3 클럭 신호(CLK3)가 공급되면 제11 트랜지스터(M11) 및 제13 트랜지스터(M13)가 턴-온될 수 있다. 제11 트랜지스터(M11)가 턴-온되면 제1 입력 단자(2001)와 제21 노드(N21)가 전기적으로 접속될 수 있다. 이때, 제1 입력 단자(2001)로 제2 스타트 펄스(SSP2)가 공급되지 때문에 제21 노드(N21)로 하이 레벨의 전압이 공급될 수 있다. 제21 노드(N21)로 하이 레벨의 전압이 공급되면 제12 트랜지스터(M12), 제18 트랜지스터(M18) 및 제20 트랜지스터(M20)가 턴-오프될 수 있다.
제13 트랜지스터(M13)가 턴-온되면 제4 구동 전원(VSS2)의 전압이 제22 노드(N22)로 공급될 수 있다. 이때, 제14 트랜지스터(M14)가 턴-오프 상태로 설정되기 때문에 제21 노드(N21)는 하이 레벨의 전압을 유지할 수 있다. 그리고, 제17 트랜지스터(M17)가 턴-오프 상태로 설정되기 때문에 제23 노드(N23)의 전압은 제13 커패시터(C13)에 의하여 하이 레벨의 전압을 유지할 수 있다. 따라서, 제19 트랜지스터(M19)는 턴-오프 상태를 유지할 수 있다.
제5 시간(t5)에는 제3 입력 단자(2003)로 제4 클럭 신호(CLK4)가 공급될 수 있다. 제3 입력 단자(2003)로 제4 클럭 신호(CLK4)가 공급되면 제14 트랜지스터(M14), 제17 트랜지스터(M17)가 턴-온될 수 있다. 또한, 제22 노드(N22)가 제4 구동 전원(VSS2)의 전압으로 설정되기 때문에 제15 트랜지스터(M15) 및 제16 트랜지스터(M16)가 턴-온될 수 있다.
제16 트랜지스터(M16) 및 제7 트랜지스터(M7)가 턴-온되면 제4 클럭 신호(CLK4)가 제23 노드(N23)로 공급될 수 있다. 제4 클럭 신호(CLK4)가 제23 노드(N3)로 공급되면 제19 트랜지스터(M19)가 턴-온될 수 있다. 제19 트랜지스터(M19)가 턴-온되면 제3 구동 전원(VDD2)의 전압이 출력 단자(2006)로 공급된다. 출력 단자(2006)로 공급된 제3 구동 전원(VDD2)의 전압은 발광 제어신호로써 첫번째 제1 발광 제어선(E11)으로 공급될 수 있다.
한편, 제23 노드(N23)로 제4 클럭 신호(CLK4)의 전압이 공급되면 제12 커패시터(C12)의 커플링에 의하여 제22 노드(N22)의 전압이 제4 구동 전원(VSS2)보다 낮은 전압으로 하강되고, 이에 따라 제22 노드(N22)와 접속된 트랜지스터들의 구동 특성이 향상될 수 있다.
제14 트랜지스터(M14) 및 제15 트랜지스터(M15)가 턴-온되면 제21 노드(N21)로 제3 구동 전원(VDD2)의 전압이 공급될 수 있다. 제21 노드(N21)로 제3 구동 전원(VDD2)의 전압이 공급되고, 이에 따라 제20 트랜지스터(M20)가 턴-오프 상태를 유지할 수 있다. 따라서, 첫번째 제1 발광 제어선(E11)으로 제3 구동 전원(VDD2)의 전압이 안정적으로 공급될 수 있다.
제6 시간(t6)에는 제2 입력 단자(2002)로 제3 클럭 신호(CLK3)가 공급될 수 있다. 제2 입력 단자(2002)로 제3 클럭 신호(CLK3)가 공급되면 제11 트랜지스터(M11) 및 제13 트랜지스터(M13)가 턴-온될 수 있다.
제11 트랜지스터(M11)가 턴-온되면 제21 노드(N21)와 제1 입력 단자(2001)가 전기적으로 접속되고, 이에 따라 제21 노드(N21)가 로우 레벨의 전압으로 설정될 수 있다. 제21 노드(N21)가 로우 레벨의 전압으로 설정되면 제18 트랜지스터(M18) 및 제20 트랜지스터(M20)가 턴-온될 수 있다.
제18 트랜지스터(M18)가 턴-온되면 제23 노드(N23)로 제3 구동 전원(VDD2)의 전압이 공급되고, 이에 따라 제19 트랜지스터(M19)가 턴-오프될 수 있다. 제20 트랜지스터(M20)가 턴-온되면 출력 단자(2006)로 제4 구동 전원(VSS2)의 전압이 공급될 수 있다. 출력 단자(2006)로 공급된 제4 구동 전원(VSS2)의 전압은 첫번째 제1 발광 제어선(E11)으로 공급되고, 이에 따라 발광 제어신호의 공급이 중단될 수 있다.
실제로, 본 발명의 발광 스테이지들 회로들(EST)은 상술한 과정을 반복하면서 발광 제어선들로 발광 제어신호를 순차적으로 출력할 수 있다.
도 19는 도 13에 도시된 제1 화소의 일 실시예를 나타낸 도면이다.
도 19에서는 설명의 편의를 위하여 m번째 데이터선(Dm) 및 i번째 제1 주사선(S1i)에 접속된 제1 화소(PXL1)를 도시하기로 한다.
도 19를 참조하면, 본 발명의 실시예에 의한 제1 화소(PXL1)는 유기 발광 다이오드(OLED), 제1 트랜지스터(T1) 내지 제7 트랜지스터(T7) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
유기 발광 다이오드(OLED)의 애노드는 제6 트랜지스터(T6)를 경유하여 제1 트랜지스터(T1)에 접속되고, 캐소드는 제2 화소 전원(ELVSS)에 접속될 수 있다. 이와 같은 유기 발광 다이오드(OLED)는 제1 트랜지스터(T1)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성할 수 있다.
유기 발광 다이오드(OLED)로 전류가 흐를 수 있도록 제1 화소 전원(ELVDD)은 제2 화소 전원(ELVSS)보다 높은 전압으로 설정될 수 있다.
제7 트랜지스터(T7)는 초기화 전원(Vint)과 유기 발광 다이오드(OLED)의 애노드 사이에 접속될 수 있다. 그리고, 제7 트랜지스터(T7)의 게이트 전극은 i+1번째 제1 주사선(S1i+1)에 접속될 수 있다. 이와 같은 제7 트랜지스터(T7)는 i+1번째 제1 주사선(S1i+1)으로 주사신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 유기 발광 다이오드(OLED)의 애노드로 공급할 수 있다. 여기서, 초기화 전원(Vint)은 데이터 신호보다 낮은 전압으로 설정될 수 있다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)와 유기 발광 다이오드(OLED) 사이에 접속될 수 있다. 그리고, 제6 트랜지스터(T6) 게이트 전극은 i번째 제1 발광 제어선(E1i)에 접속될 수 있다. 이와 같은 제6 트랜지스터(T6)는 i번째 제1 발광 제어선(E1i)으로 발광 제어신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온될 수 있다.
제5 트랜지스터(T5)는 제1 화소 전원(ELVDD)과 제1 트랜지스터(T1) 사이에 접속될 수 있다. 그리고, 제5 트랜지스터(T5)의 게이트 전극은 i번째 제1 발광 제어선(E1i)에 접속될 수 있다. 이와 같은 제5 트랜지스터(T5)는 i번째 제1 발광 제어선(E1i)으로 발광 제어신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온될 수 있다.
제1 트랜지스터(T1; 구동 트랜지스터)의 제1 전극은 제5 트랜지스터(T5)를 경유하여 제1 화소 전원(ELVDD)에 접속되고, 제 2전극은 제6 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)의 애노드에 접속될 수 있다. 그리고, 제1 트랜지스터(T1)의 게이트 전극은 제10 노드(N10)에 접속될 수 있다. 이와 같은 제1 트랜지스터(T1)는 제10 노드(N10)의 전압에 대응하여, 제1 화소 전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제2 화소 전원(ELVSS)으로 흐르는 전류량을 제어할 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극과 제10 노드(N10) 사이에 접속될 수 있다. 그리고, 제3 트랜지스터(T3)의 게이트 전극은 i번째 제1 주사선(S1i)에 접속될 수 있다. 이와 같은 제3 트랜지스터(T3)는 i번째 제1 주사선(S1i)으로 주사신호가 공급될 때 턴-온되어 제1 트랜지스터(T1)의 제2 전극과 제10 노드(N10)를 전기적으로 접속시킬 수 있다. 따라서, 제3 트랜지스터(T3)가 턴-온될 때 제1 트랜지스터(T1)는 다이오드 형태로 접속될 수 있다.
제4 트랜지스터(T4)는 제10 노드(N10)와 초기화 전원(Vint) 사이에 접속될 수 있다. 그리고, 제4 트랜지스터(T4)의 게이트 전극은 i-1번째 제1 주사선(S1i-1)에 접속될 수 있다. 이와 같은 제4 트랜지스터(T4)는 i-1번째 제1 주사선(S1i-1)으로 주사신호가 공급될 때 턴-온되어 제10 노드(N10)로 초기화 전원(Vint)의 전압을 공급할 수 있다.
제2 트랜지스터(T2)는 m번째 데이터선(Dm)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속될 수 있다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 i번째 제1 주사선(S1i)에 접속될 수 있다. 이와 같은 제2 트랜지스터(T2)는 i번째 제1 주사선(S1i)으로 주사신호가 공급될 때 턴-온되어 m번째 데이터선(Dm)과 제1 트랜지스터(T1)의 제1 전극을 전기적으로 접속시킬 수 있다.
스토리지 커패시터(Cst)는 제1 화소 전원(ELVDD)과 제10 노드(N10) 사이에 접속될 수 있다. 이와 같은 스토리지 커패시터(Cst)는 데이터 신호 및 제1 트랜지스터(T1)의 문턱전압에 대응하는 전압을 저장할 수 있다.
한편, 제2 화소(PXL1) 및 제3 화소(PXL2)는 제1 화소(PXL1)와 동일한 회로로 구현될 수 있다. 따라서, 제2 화소(PXL2) 및 제3 화소(PXL3)에 대한 상세한 설명은 생략하기로 한다.
또한, 도 19에서는 설명된 화소 구조는 주사선과 발광 제어선을 이용하는 하나의 예에 해당할 뿐이므로, 본 발명의 화소(PXL1, PXL2, PXL3)가 상기 화소 구조에 한정되는 것은 아니다. 실제로, 화소는 유기 발광 다이오드(OLED)로 전류를 공급할 수 있는 회로 구조를 가지며, 현재 공지된 다양한 구조 중 어느 하나로 선택될 수 있다.
본 발명에서 유기 발광 다이오드(OLED)는 구동 트랜지스터로부터 공급되는 전류량에 대응하여 적색, 녹색 및 청색을 포함한 다양한 광을 생성할 수 있지만, 이에 한정되지는 않는다. 일례로, 유기 발광 다이오드(OLED)는 구동 트랜지스터로부터 공급되는 전류량에 대응하여 백색 광을 생성할 수도 있다. 이 경우, 별도의 컬러 필터 등을 이용하여 컬러 영상을 구현할 수 있다.
추가적으로, 본 발명에서는 설명의 편의를 위하여 트랜지스터들을 P형(P-type)으로 도시하였지만, 이에 한정되지는 않는다. 다시 말하여, 트랜지스터들은 N형(N-type)으로 형성될 수도 있다.
또한, 트랜지스터의 게이트 오프 전압과 게이트 온 전압은 트랜지스터의 타입에 따라 다른 레벨의 전압으로 설정될 수 있다.
예를 들어, P형의 트랜지스터의 경우, 게이트 오프 전압과 게이트 온 전압은 각각 하이 레벨의 전압과 로우 레벨의 전압으로 설정될 수 있으며, N형의 트랜지스트의 경우, 게이트 오프 전압과 게이트 온 전압은 각각 로우 레벨의 전압과 하이 레벨의 전압으로 설정될 수 있다.
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 표시 장치 100: 기판
210: 제1 주사 구동부 220: 제2 주사 구동부
230: 제3 주사 구동부 240: 제4 주사 구동부
310: 제1 발광 구동부 320: 제2 발광 구동부
330: 제3 발광 구동부 340: 제4 발광 구동부
AA1: 제1 화소 영역 AA2: 제2 화소 영역
AA3: 제3 화소 영역 NA1: 제1 주변 영역
NA2: 제2 주변 영역 NA3: 제3 주변 영역
PXL1: 제1 화소 PXL2: 제2 화소
PXL3: 제3 화소

Claims (36)

  1. 제1 화소 영역 및 상기 제1 화소 영역 보다 작은 면적을 갖는 제2 화소 영역을 포함하는 기판;
    상기 제1 화소 영역에 위치하며, 제1 주사선들과 연결되는 제1 화소들;
    상기 제2 화소 영역에 위치하며, 제2 주사선들과 연결되는 제2 화소들;
    상기 제1 주사선들로 제1 주사 신호를 각각 공급하는 스테이지들을 포함하는 제1 주사 구동부;
    상기 제2 주사선들로 제2 주사 신호를 각각 공급하는 스테이지들을 포함하는 제2 주사 구동부; 및
    상기 제1 주사 구동부 및 상기 제2 주사 구동부로 제1 구동 신호를 공급하는 제1 신호선을 포함하고,
    상기 제1 신호선은,
    상기 제1 주사 구동부의 상기 스테이지들로 상기 제1 구동 신호를 공급하는 제1 서브 신호선;
    상기 제2 주사 구동부의 상기 스테이지들로 상기 제1 구동 신호를 공급하는 제2 서브 신호선; 및
    상기 제1 서브 신호선과 상기 제2 서브 신호선 사이에 연결되는 제1 로드 매칭 저항을 포함하고,
    상기 제1 서브 신호선은, 상기 제1 구동 신호를 입력받고, 상기 제1 구동 신호를 상기 제1 로드 매칭 저항을 통해 상기 제2 서브 신호선으로 전달하는 표시 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 제2 화소들의 개수는, 상기 제1 화소들의 개수보다 적은 표시 장치.
  4. 제1항에 있어서,
    상기 제2 주사선들의 길이는, 상기 제1 주사선들보다 짧은 표시 장치.
  5. 제1항에 있어서,
    상기 제1 구동 신호는, 클럭 신호인 것을 특징으로 하는 표시 장치.
  6. 제1항에 있어서,
    상기 기판은, 상기 제1 화소 영역보다 작은 면적을 갖는 제3 화소 영역을 더 포함하는 표시 장치.
  7. 제6항에 있어서,
    상기 제3 화소 영역에 위치하며, 제3 주사선들과 연결되는 제3 화소들;
    상기 제3 주사선들로 제3 주사 신호를 공급하는 제3 주사 구동부; 및
    상기 제3 주사 구동부로 제2 구동 신호를 공급하는 제2 신호선을 더 포함하는 표시 장치.
  8. 제6항에 있어서,
    상기 제2 화소 영역과 상기 제3 화소 영역은, 상기 제1 화소 영역의 일측에서 서로 이격되어 위치하는 표시 장치.
  9. 제7항에 있어서,
    상기 제1 주사선들로 상기 제1 주사 신호를 공급하는 제4 주사 구동부를 더 포함하는 표시 장치.
  10. 제9항에 있어서,
    상기 제1 주사 구동부는, 상기 제1 주사선들의 일단에 연결되며,
    상기 제4 주사 구동부는, 상기 제1 주사선들의 타단에 연결되는 표시 장치.
  11. 제10항에 있어서,
    상기 제1 주사 구동부와 상기 제4 주사 구동부는, 동일한 제1 주사선에 대하여 동시에 제1 주사 신호를 공급하는 표시 장치.
  12. 제9항에 있어서,
    상기 제2 신호선은,
    상기 제4 주사 구동부로 상기 제2 구동 신호를 공급하는 제3 서브 신호선;
    상기 제2 주사 구동부로 상기 제2 구동 신호를 공급하는 제4 서브 신호선; 및
    상기 제3 서브 신호선과 상기 제4 서브 신호선 사이에 연결되는 제2 로드 매칭 저항을 포함하는 표시 장치.
  13. 제12항에 있어서,
    상기 제3 서브 신호선은, 상기 제2 구동 신호를 입력받고, 상기 제2 구동 신호를 상기 제2 로드 매칭 저항을 통해 상기 제4 서브 신호선으로 전달하는 표시 장치.
  14. 제12항에 있어서,
    상기 제3 화소들의 개수는, 상기 제1 화소들의 개수보다 적은 표시 장치.
  15. 제12항에 있어서,
    상기 제3 주사선들의 길이는, 상기 제1 주사선들보다 짧은 표시 장치.
  16. 제7항에 있어서,
    상기 제2 구동 신호는 클럭 신호인 것을 특징으로 하는 표시 장치.
  17. 제1항에 있어서,
    제1 발광 제어선들을 통하여 상기 제1 화소들로 제1 발광 제어 신호를 공급하는 제1 발광 구동부;
    제2 발광 제어선들을 통하여 상기 제2 화소들로 제2 발광 제어 신호를 공급하는 제2 발광 구동부; 및
    상기 제1 발광 구동부와 상기 제2 발광 구동부로 제3 구동 신호를 공급하는 제3 신호선을 더 포함하는 표시 장치.
  18. 제17항에 있어서,
    상기 제3 신호선은,
    상기 제1 발광 구동부로 상기 제3 구동 신호를 공급하는 제5 서브 신호선;
    상기 제2 발광 구동부로 상기 제3 구동 신호를 공급하는 제6 서브 신호선; 및
    상기 제5 서브 신호선 및 상기 제6 서브 신호선 사이에 연결되는 제3 로드 매칭 저항을 포함하는 표시 장치.
  19. 제18항에 있어서
    상기 제5 서브 신호선은, 상기 제3 구동 신호를 입력받고, 상기 제3 구동 신호를 상기 제3 로드 매칭 저항을 통해 상기 제6 서브 신호선으로 전달하는 표시 장치.
  20. 제18항에 있어서,
    상기 제2 발광 제어선들의 길이는, 상기 제1 발광 제어선들 보다 짧은 표시 장치.
  21. 제19항에 있어서,
    상기 제3 구동 신호는, 클럭 신호인 것을 특징으로 하는 표시 장치.
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
KR1020160061626A 2016-05-19 2016-05-19 표시 장치 Active KR102582642B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020160061626A KR102582642B1 (ko) 2016-05-19 2016-05-19 표시 장치
US15/420,382 US10388227B2 (en) 2016-05-19 2017-01-31 Display device
EP17170530.4A EP3246911B1 (en) 2016-05-19 2017-05-11 Display device
CN202210771232.1A CN114999389A (zh) 2016-05-19 2017-05-18 显示装置
CN201710350850.8A CN107403604B (zh) 2016-05-19 2017-05-18 显示装置
US16/524,273 US10522089B2 (en) 2016-05-19 2019-07-29 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160061626A KR102582642B1 (ko) 2016-05-19 2016-05-19 표시 장치

Publications (2)

Publication Number Publication Date
KR20170131760A KR20170131760A (ko) 2017-11-30
KR102582642B1 true KR102582642B1 (ko) 2023-09-26

Family

ID=58701503

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160061626A Active KR102582642B1 (ko) 2016-05-19 2016-05-19 표시 장치

Country Status (4)

Country Link
US (2) US10388227B2 (ko)
EP (1) EP3246911B1 (ko)
KR (1) KR102582642B1 (ko)
CN (2) CN114999389A (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102566782B1 (ko) * 2016-03-09 2023-08-16 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
KR102513988B1 (ko) 2016-06-01 2023-03-28 삼성디스플레이 주식회사 표시 장치
US11847973B2 (en) 2016-06-01 2023-12-19 Samsung Display Co., Ltd. Display device capable of displaying an image of uniform brightness
KR102518746B1 (ko) * 2016-06-01 2023-04-07 삼성디스플레이 주식회사 표시 장치
KR102511947B1 (ko) 2016-06-17 2023-03-21 삼성디스플레이 주식회사 스테이지 및 이를 이용한 유기전계발광 표시장치
CN107093406B (zh) * 2017-06-28 2019-04-23 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
KR102357393B1 (ko) * 2017-07-13 2022-02-03 삼성디스플레이 주식회사 디스플레이 장치
CN107481669A (zh) * 2017-09-08 2017-12-15 武汉天马微电子有限公司 一种显示面板及显示装置
CN107611142B (zh) * 2017-09-11 2020-06-09 上海天马有机发光显示技术有限公司 显示面板及显示装置
CN107346650A (zh) * 2017-09-14 2017-11-14 厦门天马微电子有限公司 显示面板、显示装置和扫描驱动方法
KR102397411B1 (ko) * 2017-09-28 2022-05-16 삼성디스플레이 주식회사 표시 장치
EP3477705B1 (en) * 2017-10-30 2021-04-07 LG Display Co., Ltd. Display device
US10769991B2 (en) * 2017-11-02 2020-09-08 Samsung Display Co., Ltd. Display device
CN108039142B (zh) * 2017-11-30 2021-11-30 武汉天马微电子有限公司 一种显示面板、显示屏及显示装置
KR102460550B1 (ko) * 2017-12-04 2022-10-31 삼성디스플레이 주식회사 표시 패널
TWI697887B (zh) * 2018-03-21 2020-07-01 奕力科技股份有限公司 顯示裝置
KR102597504B1 (ko) * 2018-04-23 2023-11-06 삼성디스플레이 주식회사 표시장치
CN108564916A (zh) 2018-04-27 2018-09-21 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
CN108597436A (zh) * 2018-05-09 2018-09-28 昆山国显光电有限公司 显示面板及显示装置
US10748981B1 (en) * 2018-06-22 2020-08-18 Apple Inc. Signal routing in organic light-emitting diode displays
CN108665845B (zh) * 2018-06-28 2021-04-30 厦门天马微电子有限公司 显示面板和显示装置
CN109065550B (zh) 2018-07-25 2020-12-22 武汉华星光电技术有限公司 薄膜晶体管阵列面板及显示装置
US20220006051A1 (en) * 2018-09-27 2022-01-06 Sharp Kabushiki Kaisha Display device
CN109285494B (zh) * 2018-10-31 2021-10-15 厦门天马微电子有限公司 异形阵列基板、显示面板和显示装置
KR102633064B1 (ko) 2018-11-12 2024-02-06 삼성디스플레이 주식회사 스테이지 및 이를 포함하는 발광 제어 구동부
KR102644863B1 (ko) * 2019-03-19 2024-03-11 삼성디스플레이 주식회사 표시 장치
CN110164869B (zh) * 2019-04-12 2021-07-30 上海中航光电子有限公司 显示面板和显示装置
CN109949737B (zh) * 2019-05-14 2022-02-25 武汉天马微电子有限公司 一种显示面板及显示装置
CN111009209B (zh) * 2019-12-27 2023-01-10 厦门天马微电子有限公司 一种显示面板、其驱动方法及显示装置
KR102746149B1 (ko) * 2020-04-21 2024-12-27 삼성디스플레이 주식회사 표시 장치
CN111489646B (zh) * 2020-04-23 2022-07-19 京东方科技集团股份有限公司 一种补偿电路、像素驱动电路及显示装置
CN111489682A (zh) * 2020-04-24 2020-08-04 京东方科技集团股份有限公司 像素电路及其制造方法、显示面板和显示装置
WO2022046148A1 (en) * 2020-08-24 2022-03-03 Google Llc Display clock signaling with reduced power consumption
CN112201201A (zh) * 2020-10-28 2021-01-08 武汉华星光电技术有限公司 显示驱动电路及显示装置
US12008949B2 (en) * 2021-12-30 2024-06-11 Sitronix Technology Corp. Driver for display panel
CN114898709A (zh) * 2022-05-26 2022-08-12 维信诺科技股份有限公司 显示面板和显示装置
US20250104644A1 (en) * 2023-03-08 2025-03-27 Chengdu Boe Optoelectronics Technology Co., Ltd. Scan driver circuit and control method thereof, display panel, display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160005346A1 (en) * 2014-07-07 2016-01-07 Samsung Display Co., Ltd. Display device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4357413B2 (ja) * 2002-04-26 2009-11-04 東芝モバイルディスプレイ株式会社 Ｅｌ表示装置
KR20040050523A (ko) 2002-12-10 2004-06-16 엘지.필립스 엘시디 주식회사 액정표시소자
KR100674919B1 (ko) 2004-11-06 2007-01-26 삼성전자주식회사 팬-아웃 라인 저항에 무관하게 개선된 화질을 제공하는ｌｃｄ용 게이트 구동 집적 회로
KR100688798B1 (ko) * 2004-11-17 2007-03-02 삼성에스디아이 주식회사 발광 표시장치 및 그의 구동방법
KR100812073B1 (ko) * 2006-11-09 2008-03-07 삼성에스디아이 주식회사 차동 신호 전송 시스템 및 이를 구비한 평판표시장치
WO2008062575A1 (fr) * 2006-11-21 2008-05-29 Sharp Kabushiki Kaisha Substrat de matrice actif, panneau d'affichage et affichage
KR20080060886A (ko) 2006-12-27 2008-07-02 엘지디스플레이 주식회사 유기전계발광소자 디스플레이 구동방법 및 이의 구동장치
KR101365912B1 (ko) * 2006-12-28 2014-02-24 엘지디스플레이 주식회사 표시장치
KR101376654B1 (ko) 2007-07-09 2014-03-21 엘지디스플레이 주식회사 액정표시장치
EP2187379A4 (en) * 2007-08-10 2011-09-14 Sharp Kk DISPLAY, DISPLAY CONTROL, DISPLAY CONTROL PROCEDURE, LIQUID CRYSTAL DISPLAY AND TV RECEIVER
CN101779227B (zh) * 2007-10-24 2012-03-28 夏普株式会社 显示面板和显示装置
JP2009258275A (ja) * 2008-04-15 2009-11-05 Sony Corp 表示装置および出力バッファ回路
KR100959594B1 (ko) * 2008-05-01 2010-05-27 닛뽕빅터 가부시키가이샤 액정 표시 장치 및 이에 이용되는 영상 표시 방법
JP2012003925A (ja) * 2010-06-16 2012-01-05 Sony Corp 表示装置
KR102050511B1 (ko) * 2012-07-24 2019-12-02 삼성디스플레이 주식회사 표시 장치
KR102072201B1 (ko) * 2013-06-28 2020-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 구동 방법
KR102048437B1 (ko) * 2013-08-30 2019-11-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 이용한 디스플레이 장치
KR101588975B1 (ko) * 2014-06-24 2016-01-29 엘지디스플레이 주식회사 네로우 베젤을 갖는 표시장치의 패널 어레이
KR102162257B1 (ko) * 2014-07-31 2020-10-07 엘지디스플레이 주식회사 디스플레이 장치
US10062317B2 (en) * 2014-10-16 2018-08-28 Lg Display Co., Ltd. Panel array for display device with narrow bezel
KR102322005B1 (ko) * 2015-04-20 2021-11-05 삼성디스플레이 주식회사 데이터 구동 장치 및 이를 포함하는 표시 장치
CN107611142B (zh) * 2017-09-11 2020-06-09 上海天马有机发光显示技术有限公司 显示面板及显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160005346A1 (en) * 2014-07-07 2016-01-07 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US20190355310A1 (en) 2019-11-21
US10522089B2 (en) 2019-12-31
CN107403604B (zh) 2022-07-19
EP3246911A1 (en) 2017-11-22
KR20170131760A (ko) 2017-11-30
US20170337876A1 (en) 2017-11-23
EP3246911B1 (en) 2020-11-18
US10388227B2 (en) 2019-08-20
CN107403604A (zh) 2017-11-28
CN114999389A (zh) 2022-09-02

Similar Documents

Publication Publication Date Title
KR102582642B1 (ko) 표시 장치
KR102526724B1 (ko) 표시 장치
US11398189B2 (en) Display device
EP3255629B1 (en) Display device
US12322345B2 (en) Display device
EP3252751B1 (en) Display device
US9454934B2 (en) Stage circuit and organic light emitting display device using the same
KR102589759B1 (ko) 표시장치
KR102509004B1 (ko) 표시 장치
KR20170136128A (ko) 표시장치
US11847973B2 (en) Display device capable of displaying an image of uniform brightness

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160519

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210504

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20160519

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220719

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230127

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230622

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230920

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230921

End annual number: 3

Start annual number: 1

PG1601 Publication of registration