KR102579678B1

KR102579678B1 - 데이터 구동 회로 및 이를 포함하는 표시 장치

Info

Publication number: KR102579678B1
Application number: KR1020160049383A
Authority: KR
Inventors: 김원태; 조구희
Original assignee: 삼성디스플레이 주식회사
Priority date: 2016-04-22
Filing date: 2016-04-22
Publication date: 2023-09-19
Anticipated expiration: 2036-04-22
Also published as: US10490153B2; US20170309244A1; KR20170121376A

Abstract

데이터 구동 회로는 제N 입력 노드로부터 제N 데이터 전압을 입력 받는 제1 입력 단자 및 서로 연결된 제2 입력 단자 및 제1 출력 단자를 포함하고 제N 데이터 라인에 상기 제N 데이터 전압을 출력하는 제N 증폭기, 상기 제N 입력 노드와 상기 제1 입력 단자 사이에 연결되는 제1 스위치, 및 상기 제1 입력 단자와 상기 제2 입력 단자 사이에 연결되는 제2 스위치를 포함한다. 이에 따라, 데이터 구동 회로에서 채널별로 출력 타이밍이 다른 경우, 다른 채널들의 출력으로 인한 데이터 전압의 왜곡을 줄일 수 있다.

Description

데이터 구동 회로 및 이를 포함하는 표시 장치{DATA DRIVER AND DISPLAY APPARATUS INCLUDING THE SAME}

본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 표시 품질을 향상시킬 수 있는 데이터 구동 회로 및 이를 포함하는 표시 장치에 관한 것이다.

일반적으로, 액정 표시 장치는 픽셀 전극을 포함하는 제1 기판, 공통 전극을 포함하는 제2 기판 및 상기 기판들 사이에 개재되는 액정층을 포함한다. 상기 두 전극에 전압을 인가하여 상기 액정층에 전계를 생성하고, 이 전계의 세기를 조절하여 상기 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다.

상기 액정 표시 장치는 표시 패널 및 패널 구동부를 포함한다. 상기 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들 및 상기 게이트 라인들 및 상기 데이터 라인들에 연결되는 복수의 픽셀들을 포함한다. 상기 패널 구동부는 상기 게이트 라인들 각각에 게이트 신호를 제공하는 게이트 구동부 및 상기 데이터 라인들 각각에 데이터 전압을 제공하는 데이터 구동부를 포함한다.

상기 게이트 구동부는 복수의 스위칭 소자들을 포함한다. 상기 스위칭 소자들은 클럭 신호 등에 의해 제어되어 상기 게이트 신호를 생성한다. 상기 표시 패널 내의 상대적인 위치에 따라 RC 딜레이에 의해 상기 게이트 신호에 딜레이가 발생한다. 이로 인해 상기 표시 패널 내의 상대적인 위치에 따라 상기 픽셀들의 충전율이 달라진다.

이러한 문제를 해결하기 위해, 상기 데이터 구동부는 하나의 수평 구간에 대해서 상기 데이터 라인들 각각에 대해 서로 다른 타이밍을 갖도록 상기 데이터 전압을 출력한다.

이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 표시 품질을 향상시키는 데이터 구동 회로를 제공하는 것이다.

본 발명의 다른 목적은 상기 데이터 구동 회로를 포함하는 표시 장치를 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 실시예들에 따른 데이터 구동 회로는 N 입력 노드로부터 제N 데이터 전압을 입력 받는 제1 입력 단자 및 서로 연결된 제2 입력 단자 및 제1 출력 단자를 포함하고 제N 데이터 라인에 상기 제N 데이터 전압을 출력하는 제N 증폭기, 상기 제N 입력 노드와 상기 제1 입력 단자 사이에 연결되는 제1 스위치, 및 상기 제1 입력 단자와 상기 제2 입력 단자 사이에 연결되는 제2 스위치를 포함한다.

본 발명의 일 실시예에 있어서, 제N-1 데이터 라인에 제N-1 데이터 전압을 출력하는 제N-1 증폭기를 더 포함하고, 상기 제N-1 증폭기는 제1 수평 구간에 대응하여 제1 시점에 상기 제N-1 데이터 전압의 출력을 개시하며, 상기 제N 증폭기는 상기 제1 수평 구간에 대응하여 상기 제1 시점보다 지연된 제2 시점에 상기 제N 데이터 전압의 출력을 개시하고, 상기 제1 스위치는 상기 제1 시점에 열려 있으며, 상기 제2 스위치는 상기 제1 시점에 닫혀 있을 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 스위치는 상기 제2 시점에 닫히고, 상기 제2 스위치는 상기 제2 시점에 열릴 수 있다.

본 발명의 일 실시예에 있어서, 상기 제N-1 증폭기는 제3 시점에 상기 제N-1 데이터 전압의 출력을 종료하고, 상기 제N 증폭기는 상기 제3 시점보다 지연된 제4 시점에 상기 제N 데이터 전압의 출력을 종료하며, 상기 제1 스위치는 상기 제3 시점에 열려 있고, 상기 제2 스위치는 상기 제3 시점에 닫힐 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 스위치는 상기 제4 시점에 닫히고, 상기 제2 스위치는 상기 제4 시점에 열릴 수 있다.

본 발명의 일 실시예에 있어서, 제N+1 입력 노드로부터 제N+1 데이터 전압을 입력 받는 제3 입력 단자 및 서로 연결된 제4 입력 단자 및 제2 출력 단자를 포함하고 상기 제1 수평 구간에 대응하여 상기 제2 시점보다 지연된 제3 시점에 제N+1 데이터 라인에 상기 제N+1 데이터 전압의 출력을 개시하는 제N+1 증폭기, 상기 제N+1 입력 노드와 상기 제3 입력 단자 사이에 연결되고 상기 제1 시점 및 상기 제2 시점에 열려 있는 제3 스위치, 및 상기 제3 입력 단자와 상기 제4 입력 단자 사이에 연결되고 상기 제1 시점 및 상기 제2 시점에 닫혀 있는 제4 스위치를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제3 스위치는 상기 제3 시점에 닫히고, 상기 제4 스위치는 상기 제3 시점에 열릴 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 및 제2 스위치들은 제N 인에이블 신호에 의해 제어되고, 상기 제N 인에이블 신호에 따라 서로 반대로 동작할 수 있다.

상기한 본 발명의 다른 목적을 실현하기 위한 실시예들에 따른 표시 장치는 복수의 게이트 라인들 및 제N 데이터 라인을 포함하고 영상을 표시하는 표시 패널, 상기 게이트 라인들에 게이트 신호들을 출력하는 게이트 구동부, 및 제N 입력 노드로부터 제N 데이터 전압을 입력 받는 제1 입력 단자 및 서로 연결된 제2 입력 단자 및 제1 출력 단자를 포함하고 상기 제N 데이터 라인에 상기 제N 데이터 전압을 출력하는 제N 증폭기, 상기 제N 입력 노드와 상기 제1 입력 단자 사이에 연결되는 제1 스위치, 및 상기 제1 입력 단자와 상기 제2 입력 단자 사이에 연결되는 제2 스위치를 포함하는 데이터 구동부를 포함한다.

본 발명의 일 실시예에 있어서, 상기 표시 패널은 제N-1 데이터 라인을 더 포함하고, 상기 데이터 구동부는 상기 제N-1 데이터 라인에 제N-1 데이터 전압을 출력하는 제N-1 증폭기를 더 포함하며, 상기 제N-1 증폭기는 제1 수평 구간에 대응하여 제1 시점에 상기 제N-1 데이터 전압의 출력을 개시하고, 상기 제N 증폭기는 상기 제1 수평 구간에 대응하여 상기 제1 시점보다 지연된 제2 시점에 상기 제N 데이터 전압의 출력을 개시하며, 상기 제1 스위치는 상기 제1 시점에 열려 있고, 상기 제2 스위치는 상기 제1 시점에 닫혀 있을 수 있다.

본 발명의 일 실시예에 있어서, 상기 제N 데이터 라인은 상기 제N-1 데이터 라인보다 상기 게이트 구동부로부터 멀리 떨어져 있을 수 있다.

본 발명의 일 실시예에 있어서, 상기 제N-1 증폭기는 제3 시점에 상기 제N-1 데이터 전압의 출력을 종료하고, 상기 제N 증폭기는 상기 제3 시점보다 지연된 제4 시점에 상기 제N 데이터 전압의 출력을 종료하며, 상기 제1 스위치는 상기 제3 시점에 열려 있고, 상기 제2 스위치는 상기 제3 시점에 닫혀 있을 수 있다.

본 발명의 일 실시예에 있어서, 상기 표시 패널은 제N+1 데이터 라인을 더 포함하고, 상기 데이터 구동부는 제N+1 입력 노드로부터 제N+1 데이터 전압을 입력 받는 제3 입력 단자 및 서로 연결된 제4 입력 단자 및 제2 출력 단자를 포함하고 상기 제1 수평 구간에 대응하여 상기 제2 시점보다 지연된 제3 시점에 상기 제N+1 데이터 라인에 상기 제N+1 데이터 전압의 출력을 개시하는 제N+1 증폭기, 상기 제N+1 입력 노드와 상기 제3 입력 단자 사이에 연결되고 상기 제1 시점 및 상기 제2 시점에 열려 있는 제3 스위치, 및 상기 제3 입력 단자와 상기 제4 입력 단자 사이에 연결되고 상기 제1 시점 및 상기 제2 시점에 닫혀 있는 제4 스위치를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제N+1 데이터 라인은 상기 제N-1 및 제N 데이터 라인들보다 상기 게이트 구동부로부터 멀리 떨어져 있을 수 있다.

본 발명의 일 실시예에 있어서, 상기 데이터 구동부는 상기 제1 시점 및 상기 제2 시점을 기초로 제N 인에이블 신호를 생성하고, 상기 제1 및 제2 스위치들은 상기 제N 인에이블 신호에 의해 제어되며, 상기 제N 인에이블 신호에 따라 서로 반대로 동작할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 스위치는 상기 제N 인에이블 신호가 하이 레벨일 때 닫히고 로우 레벨일 때 열리며, 상기 제N 인에이블 신호는 상기 제1 시점에 상기 로우 레벨을 갖고 상기 제2 시점에 상기 하이 레벨을 가질 수 있다.

본 발명의 실시예들에 따른 데이터 구동 회로 및 이를 포함하는 표시 장치에 따르면, 데이터 구동 회로에서 채널별로 출력 타이밍이 다른 경우, 출력 타이밍이 빠른 채널들에서 데이터 전압들이 출력되는 동안 나머지 채널들의 증폭기에서는 스위치를 이용하여 디코더로부터의 입력을 차단함으로써, 다른 채널들의 출력으로 인한 데이터 전압의 왜곡을 줄일 수 있다. 이에 따라, 표시 장치의 표시 품질을 향상시킬 수 있다.

도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 본 발명의 실시예들에 따른 표시 장치에 포함되는 표시 패널 및 데이터 구동부를 나타내는 블록도이다.
도 3a는 본 발명의 실시예들에 따른 데이터 구동부의 일부를 나타내는 회로도이다.
도 3b 및 3c는 도 3a의 데이터 구동부에 포함되는 스위치들의 동작에 따른 본 발명의 실시예들에 따른 데이터 구동부의 일부의 등가 회로를 나타내는 회로도들이다.
도 4는 도 3a의 데이터 구동부에서 출력되는 데이터 전압들의 출력 개시 시점의 일 예를 나타내는 도면이다.
도 5는 본 발명의 실시예들에 따른 데이터 구동부에서 출력되는 데이터 전압들의 출력 개시 시점이도 4와 같은 경우의 데이터 전압들 및 인에이블 신호들을 나타내는 파형도이다.
도 6은 도 3a의 데이터구동부에서 출력되는 데이터 전압들의 출력 개시 시점의 다른 예를 나타내는 도면이다.
도 7은 본 발명의 실시예들에 따른 데이터 구동부에서 출력되는 데이터 전압들의 출력 개시 시점이도 6과 같은 경우의 데이터 전압들 및 인에이블 신호들을 나타내는 파형도이다.

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.

도 1을 참조하면, 표시 장치는 표시 패널(100) 및 구동부를 포함한다. 상기 구동부는 타이밍 컨트롤러(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다.

상기 표시 패널(100)은 영상을 표시하는 표시부 및 상기 표시부에 이웃하여 배치되는 주변부를 포함한다.

상기 표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 상기 게이트 라인들(GL) 및 상기 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 상기 게이트 라인들(GL)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인들(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된다.

상기 픽셀들 각각은 스위칭 소자(미도시), 상기 스위칭 소자에 전기적으로 연결된 액정 캐패시터(미도시) 및 스토리지 캐패시터(미도시)를 포함할 수 있다. 상기 픽셀들은 매트릭스 형태로 배치될 수 있다.

상기 표시 패널(100)에 대해서는 도 2를 참조하여 상세히 후술한다.

상기 타이밍 컨트롤러(200)는 외부의 장치(미도시)로부터 입력 영상 데이터(RGB) 및 입력 제어 신호(CONT)를 수신한다. 상기 입력 영상 데이터(RGB)는 적색 영상 데이터(R), 녹색 영상 데이터(G) 및 청색 영상 데이터(B)를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호 및 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.

상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(RGB) 및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3) 및 데이터 신호(DAT)를 생성한다.

상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 게이트 구동부(300)의 동작을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성한다. 상기 타이밍 컨트롤러(200)는 상기 제1 제어 신호(CONT1)를 상기 게이트 구동부(300)에 출력한다. 상기 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.

상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 데이터 구동부(500)의 동작을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성한다. 상기 타이밍 컨트롤러(200)는 상기 제2 제어 신호(CONT2)를 상기 데이터 구동부(500)에 출력한다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.

상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(RGB)를 근거로 상기 데이터 신호(DAT)를 생성한다. 상기 타이밍 컨트롤러(200)는 상기 데이터 신호(DAT)를 상기 데이터 구동부(500)에 출력한다. 상기 데이터 신호(DAT)는 상기 입력 영상 데이터(RGB)와 실질적으로 동일한 영상 데이터일 수도 있고, 상기 입력 영상 데이터(RGB)를 보정하여 발생된 보정 영상 데이터일 수도 있다. 예를 들어, 상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(RGB)에 대한 화질 보정, 얼룩 보정, 색 특성 보상(Adaptive Color Correction, 이하, ACC라 칭함) 및/또는 능동 커패시턴스 보상(Dynamic Capacitance Compensation, 이하, DCC라 칭함) 등을 선택적으로 수행하여 상기 데이터 신호(DAT)를 발생할 수 있다.

상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 상기 제3 제어 신호(CONT3)를 생성한다. 상기 타이밍 컨트롤러(200)는 상기 제3 제어 신호(CONT3)를 상기 감마 기준 전압 생성부(400)에 출력한다.

상기 게이트 구동부(300)는 상기 타이밍 컨트롤러(200)로부터 입력 받은 상기 제1 제어 신호(CONT1)에 응답하여 상기 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GL)에 순차적으로 출력한다.

상기 게이트 신호들은 상기 게이트 라인들(GL)의 RC 딜레이 등으로 인해 상기 게이트 구동부(300)에서 멀어질수록 지연될 수 있다.

상기 게이트 구동부(300)는 상기 표시 패널(100)에 직접 실장(mounted)되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다. 한편, 상기 게이트 구동부(300)는 상기 표시 패널(100)의 상기 주변부에 집적(integrated)될 수 있다.

상기 감마 기준 전압 생성부(400)는 상기 타이밍 컨트롤러(200)로부터 입력 받은 상기 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성한다. 상기 감마 기준 전압 생성부(400)는 상기 감마 기준 전압(VGREF)을 상기 데이터 구동부(500)에 제공한다. 상기 감마 기준 전압(VGREF)은 각각의 데이터 신호(DAT)에 대응하는 값을 갖는다.

본 발명의 일 실시예에서, 상기 감마 기준 전압 생성부(400)는 상기 타이밍 컨트롤러(200) 내에 배치되거나 상기 데이터 구동부(500) 내에 배치될 수 있다.

상기 데이터 구동부(500)는 상기 타이밍 컨트롤러(200)로부터 상기 제2 제어 신호(CONT2) 및 상기 데이터 신호(DAT)를 입력 받고, 상기 감마 기준 전압 생성부(400)로부터 상기 감마 기준 전압(VGREF)을 입력 받는다. 상기 데이터 구동부(500)는 상기 데이터 신호(DAT)를 상기 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압들로 변환한다. 상기 데이터 구동부(500)는 상기 데이터 전압들을 상기 데이터 라인들(DL)에 출력한다.

상기 데이터 구동부(500)는 하나의 수평 구간에 대응하여 상기 데이터 라인들(DL) 각각에 서로 다른 시점에 상기 데이터 전압들을 출력할 수 있다. 예를 들어, 상기 데이터 구동부(500)는 하나의 수평 구간에 대응하여 상기 게이트 구동부(300)로부터 떨어진 거리에 따라 상기 데이터 전압들의 출력 개시 시점을 조절할 수 있다.

상기 데이터 구동부(500)는 상기 표시 패널(100)에 직접 실장되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다. 한편, 상기 데이터 구동부(500)는 상기 표시 패널(100)의 상기 주변부에 집적될 수도 있다.

본 발명에서 상기 데이터 구동부(500)는 데이터 구동 회로와 실질적으로 동일한 의미로 사용된다.

상기 데이터 구동부(500)에 대해서는 도 2 및 3a 내지 3c를 참조하여 상세히 후술한다.

도 2는 본 발명의 실시예들에 따른 표시 장치에 포함되는 표시 패널 및 데이터 구동부를 나타내는 블록도이다.

도 1 및 2를 참조하면, 상기 데이터 구동부(500)는 복수의 데이터 구동 칩들을 포함할 수 있다. 예를 들어, 상기 데이터 구동부(500)는 제1 데이터 구동 칩(501) 및 제2 데이터 구동 칩(502)을 포함할 수 있다. 도시하지는 않았으나, 상기 데이터 구동부(500)는 데이터 구동 칩을 더 포함할 수 있다.

상기 표시 패널(100)은 복수의 게이트 라인들 및 복수의 데이터 라인들을 포함할 수 있다. 예를 들어, 상기 표시 패널(100)은 제1 및 제2 내지 제M 게이트 라인들(GL1, GL2 ~ GLM)을 포함할 수 있다. 상기 제1 내지 제M 게이트 라인들(GL1 ~ GLM)은 상기 제1 방향(D1)으로 연장될 수 있다. 상기 표시 패널(100)은 제1, 제2 내지 제N, 제N+1 및 제N+2 내지 제2N 데이터 라인들(DL1, DL2 ~ DLN, DLN+1, DLN+2 ~ DL2N)을 포함할 수 있다. 상기 제1 내지 제2N 데이터 라인들(DL1 ~ DL2N)은 상기 제2 방향(D2)으로 연장될 수 있다.

상기 제1 데이터 구동 칩(501)은 상기 제1 내지 제N 데이터 라인들(DL1 ~ DLN)에 연결되어 상기 제1 내지 제N 데이터 라인들(DL1 ~ DLN)에 데이터 전압들을 출력할 수 있다.

상기 제2 데이터 구동 칩(502)은 상기 제N+1 내지 제2N 데이터 라인들(DLN+1 ~ DL2N)에 연결되어 상기 제N+1 내지 제2N 데이터 라인들(DLN+1 ~ DL2N)에 데이터 전압들을 출력할 수 있다.

도 3a는 본 발명의 실시예들에 따른 데이터 구동부의 일부를 나타내는 회로도이다.

도 1, 2 및 3a를 참조하면, 상기 제1 데이터 구동 칩(501)은 상기 제1 및 제2 내지 제N 데이터 라인들(DL1, DL2 ~ DLN) 각각에 대응하는 제1 및 제2 내지 제N 증폭기들(AMP1, AMP2 ~ AMP3)을 포함한다. 예를 들어, 상기 제1 증폭기(AMP1)는 제1 출력 단자(Y1)를 통해 상기 제1 데이터 라인(DL1)과 연결된다. 상기 제2 증폭기(AMP2)는 제2 출력 단자(Y2)를 통해 상기 제2 데이터 라인(DL2)과 연결된다. 상기 제N 증폭기(AMPN)는 제N 출력 단자(YN)를 통해 상기 제N 데이터 라인(DLN)과 연결된다.

상기 제1 데이터 구동 칩(501)은 상기 제1 및 제2 내지 제N 증폭기들(AMP1, AMP2 ~ AMP3) 각각에 대응하여 제1 스위치들(SW1_1, SW1_2 ~ SW1_N) 및 제2 스위치들(SW2_1, SW2_2 ~ SW2_N)을 포함한다. 예를 들어, 상기 제1 데이터 구동 칩(501)은 상기 제1 증폭기(AMP1)에 대응하여 제1 스위치(SW1_1) 및 제2 스위치(SW2_1)를 포함한다. 상기 제1 데이터 구동 칩(501)은 상기 제2 증폭기(AMP2)에 대응하여 제1 스위치(SW1_2) 및 제2 스위치(SW2_2)를 포함한다. 상기 제1 데이터 구동 칩(501)은 상기 제N 증폭기(AMPN)에 대응하여 제1 스위치(SW1_N) 및 제2 스위치(SW2_N)를 포함한다.

상기 제1 증폭기(AMP1)는 반전 단자, 비반전 단자 및 상기 제1 출력 단자(Y1)를 포함한다. 상기 반전 단자는 상기 제1 출력 단자(Y1)와 연결된다. 상기 제1 증폭기(AMP1)는 상기 비반전 단자를 통해 제1 입력 노드(IN1)로부터 제1 데이터 전압을 입력 받는다. 상기 제1 증폭기(AMP1)는 상기 제1 데이터 전압을 상기 제1 출력 단자(Y1)를 통해 상기 제1 데이터 라인(DL1)에 출력한다. 상기 제1 스위치(SW1_1)는 상기 제1 입력 노드(IN1)와 상기 비반전 단자 사이에 연결된다. 상기 제2 스위치(SW2_1)는 상기 반전 단자와 상기 비반전 단자 사이에 연결된다. 상기 제1 스위치(SW1_1) 및 상기 제2 스위치(SW2_1)는 제1 인에이블 신호(EN1)에 의해 제어될 수 있다. 상기 제1 스위치(SW1_1) 및 상기 제2 스위치(SW2_1)는 상기 제1 인에이블 신호(EN1)에 따라 서로 반대로 동작할 수 있다. 예를 들어, 상기 제1 스위치(SW1_1)는 상기 제1 인에이블 신호(EN1)가 하이 레벨일 때 닫히고 로우 레벨일 때 열리며, 상기 제2 스위치(SW2_1)는 상기 제1 인에이블 신호(EN1)가 하이 레벨일 때 열리고 로우 레벨일 때 닫힐 수 있다. 도시하지는 않았으나, 상기 반전 단자와 상기 비반전 단자의 연결 관계 및 역할은 서로 바뀔 수 있다.

상기 제2 증폭기(AMP2)는 반전 단자, 비반전 단자 및 상기 제2 출력 단자(Y2)를 포함한다. 상기 반전 단자는 상기 제2 출력 단자(Y2)와 연결된다. 상기 제2 증폭기(AMP2)는 상기 비반전 단자를 통해 제2 입력 노드(IN2)로부터 제2 데이터 전압을 입력 받는다. 상기 제2 증폭기(AMP2)는 상기 제2 데이터 전압을 상기 제2 출력 단자(Y2)를 통해 상기 제2 데이터 라인(DL2)에 출력한다. 상기 제1 스위치(SW1_2)는 상기 제2 입력 노드(IN2)와 상기 비반전 단자 사이에 연결된다. 상기 제2 스위치(SW2_2)는 상기 반전 단자와 상기 비반전 단자 사이에 연결된다. 상기 제1 스위치(SW1_2) 및 상기 제2 스위치(SW2_2)는 제2 인에이블 신호(EN2)에 의해 제어될 수 있다. 상기 제1 스위치(SW1_2) 및 상기 제2 스위치(SW2_2)는 상기 제2 인에이블 신호(EN2)에 따라 서로 반대로 동작할 수 있다. 예를 들어, 상기 제1 스위치(SW1_2)는 상기 제2 인에이블 신호(EN2)가 하이 레벨일 때 닫히고 로우 레벨일 때 열리며, 상기 제2 스위치(SW2_2)는 상기 제2 인에이블 신호(EN2)가 하이 레벨일 때 열리고 로우 레벨일 때 닫힐 수 있다. 도시하지는 않았으나, 상기 반전 단자와 상기 비반전 단자의 연결 관계 및 역할은 서로 바뀔 수 있다.

상기 제N 증폭기(AMPN)는 반전 단자, 비반전 단자 및 상기 제N 출력 단자(YN)를 포함한다. 상기 반전 단자는 상기 제N 출력 단자(YN)와 연결된다. 상기 제N 증폭기(AMPN)는 상기 비반전 단자를 통해 제N 입력 노드(INN)로부터 제N 데이터 전압을 입력 받는다. 상기 제N 증폭기(AMPN)는 상기 제N 데이터 전압을 상기 제N 출력 단자(YN)를 통해 상기 제N 데이터 라인(DLN)에 출력한다. 상기 제1 스위치(SW1_N)는 상기 제N 입력 노드(INN)와 상기 비반전 단자 사이에 연결된다. 상기 제2 스위치(SW2_N)는 상기 반전 단자와 상기 비반전 단자 사이에 연결된다. 상기 제1 스위치(SW1_N) 및 상기 제2 스위치(SW2_N)는 제N 인에이블 신호(ENN)에 의해 제어될 수 있다. 상기 제1 스위치(SW1_N) 및 상기 제2 스위치(SW2_N)는 상기 제N 인에이블 신호(ENN)에 따라 서로 반대로 동작할 수 있다. 예를 들어, 상기 제1 스위치(SW1_N)는 상기 제N 인에이블 신호(ENN)가 하이 레벨일 때 닫히고 로우 레벨일 때 열리며, 상기 제2 스위치(SW2_N)는 상기 제N 인에이블 신호(ENN)가 하이 레벨일 때 열리고 로우 레벨일 때 닫힐 수 있다. 도시하지는 않았으나, 상기 반전 단자와 상기 비반전 단자의 연결 관계 및 역할은 서로 바뀔 수 있다.

상기 제1 스위치들(SW1_1 ~ SW1_N) 및 상기 제2 스위치들(SW2_1 ~ SW2_N)의 동작 및 상기 제1 내지 제N 인에이블 신호들(EN1 ~ ENN)에 대해서는 도 5 및 7을 참조하여 상세히 후술한다.

도시하지는 않았으나, 상기 제1 데이터 구동 칩(501)은 쉬프트 레지스터, 래치, 디코더, 레벨 쉬프터 등을 더 포함할 수 있다. 상기 디코더는 상기 제1 내지 제N 입력 노드들(IN1 ~ INN) 각각에 상기 제1 내지 제N 데이터 전압들 각각을 제공할 수 있다.

상기 제1 데이터 구동 칩(501)의 구성은 상기 제2 데이터 구동 칩(502)에도 실질적으로 동일하게 적용될 수 있다.

도 3b 및 3c는 도 3a의 데이터 구동부에 포함되는 스위치들의 동작에 따른 본 발명의 실시예들에 따른 데이터 구동부의 일부의 등가 회로를 나타내는 회로도들이다.

구체적으로, 도 3b는 도 3a의 제1 스위치들(SW1_1 ~ SW1_N)이 닫히고 제2 스위치들(SW2_1 ~ SW2_N)이 열린 경우를 나타내는 회로도이고, 도 3c는 도 3a의 제1 스위치들(SW1_1 ~ SW1_N)이 열리고 제2 스위치들(SW2_1 ~ SW2_N)이 닫힌 경우를 나타내는 회로도이다.

도 3b를 참조하면, 제1 내지 제N 증폭기들(AMP1 ~ AMPN)은 일반적인 데이터 구동부의 증폭기들처럼 동작한다. 즉, 상기 제1 내지 제N 증폭기들(AMP1 ~ AMPN)은 각각 제1 내지 제N 입력 노드들(IN1 ~ INN)로부터 데이터 전압을 입력 받아, 제1 내지 제N 출력 단자들(Y1 ~ YN)에 출력한다.

도 3c를 참조하면, 제1 내지 제N 증폭기들(AMP1 ~ AMPN)은 일반적인 데이터 구동부의 증폭기들과 다르게 동작한다. 즉, 상기 제1 내지 제N 증폭기들(AMP1 ~ AMPN)은 각각 제1 내지 제N 입력 노드들(IN1 ~ INN)로부터 연결이 끊어진다. 대신, 상기 제1 내지 제N 증폭기들(AMP1 ~ AMPN)은 각각 제1 내지 제N 출력 단자들(Y1 ~ YN)의 전압을 피드백 받는다.

도 4는 도 3a의 데이터 구동부에서 출력되는 데이터 전압들의 출력 개시 시점의 일 예를 나타내는 도면이다. 도 5는 본 발명의 실시예들에 따른 데이터 구동부에서 출력되는 데이터 전압들의 출력 개시 시점이 도 4와 같은 경우의 데이터 전압들 및 인에이블 신호들을 나타내는 파형도이다.

도 1, 2, 3a 내지 3c, 4 및 5를 참조하면, 상기 게이트 구동부(300)는 상기 제1 게이트 라인(GL1)에 제1 게이트 신호를 출력할 수 있다. 상기 제1 게이트 신호가 출력되는 동안 상기 제1 게이트 라인(GL1)에 연결된 픽셀들에 데이터 전압들이 충전된다. 상기 제1 게이트 라인(GL1)에 연결된 상기 픽셀들에 상기 데이터 전압들이 충전되는 구간을 제1 수평 구간이라 한다.

상기 제1 데이터 구동 칩(501)은 상기 제1 수평 구간에 대응하여 상기 제1 내지 제N 데이터 라인들(DL1 ~ DLN) 각각에 상기 제1 내지 제N 출력 단자(Y1 ~ YN)들을 통해 상기 제1 내지 제N 데이터 전압들을 출력할 수 있다. 상기 제1 데이터 구동 칩(501)은 상기 제1 수평 구간에 대응하여 상기 제1 내지 제N 데이터 전압들을 서로 다른 시점에 출력할 수 있다. 상기 제1 데이터 구동 칩(501)은 상기 제1 내지 제N 데이터 라인들(DL1 ~ DLN) 각각이 상기 게이트 구동부(300)로부터 떨어진 거리에 따라 상기 제1 내지 제N 데이터 전압들 각각의 출력 시점을 결정할 수 있다.

예를 들어, 상기 제1 증폭기(AMP1)는 상기 제1 수평 구간에 대응하여 상기 제1 출력 단자(Y1)에 제1 개시 시점(RT1)에 상기 제1 데이터 전압의 출력을 개시하고, 제1 종료 시점(FT1)에 상기 제1 데이터 전압의 출력을 종료할 수 있다. 상기 제2 증폭기(AMP2)는 상기 제1 수평 구간에 대응하여 상기 제2 출력 단자(Y2)에 제2 개시 시점(RT2)에 상기 제2 데이터 전압의 출력을 개시하고, 제2 종료 시점(FT2)에 상기 제2 데이터 전압의 출력을 종료할 수 있다. 상기 제2 개시 시점(RT2) 및 상기 제2 종료 시점(FT2)은 각각 상기 제1 개시 시점(RT1) 및 상기 제1 종료 시점(FT1)보다 제1 딜레이(DLY2_1)만큼 지연된 시점들일 수 있다. 상기 제N 증폭기(AMPN)는 상기 제1 수평 구간에 대응하여 상기 제N 출력 단자(YN)에 제N 개시 시점(RTN)에 상기 제N 데이터 전압의 출력을 개시하고, 제N 종료 시점(FTN)에 상기 제N 데이터 전압의 출력을 종료할 수 있다. 상기 제N 개시 시점(RTN) 및 상기 제N 종료 시점(FTN)은 각각 상기 제1 개시 시점(RT1) 및 상기 제1 종료 시점(FT1)보다 제2 딜레이(DLYN_1)만큼 지연된 시점들일 수 있다. 이 경우, 상기 게이트 구동부(300)는 상기 제1 데이터 라인(DL1)에 가장 인접하여 위치할 수 있다.

상기 제1 인에이블 신호(EN1)는 상기 제1 수평 구간에 대응하여 계속 하이 레벨을 가질 수 있다. 즉, 상기 제1 증폭기(AMP1)의 상기 제1 스위치(SW1_1)는 상기 제1 수평 구간에 대응하여 계속 닫혀 있고, 상기 제1 증폭기(AMP1)의 상기 제2 스위치(SW2_1)는 상기 제1 수평 구간에 대응하여 계속 열려 있을 수 있다.

상기 제2 인에이블 신호(EN2)는 상기 제1 수평 구간에 대응하여 상기 제1 개시 시점(RT1) 및 상기 제1 종료 시점(FT1)에서 로우 레벨을 가질 수 있다. 상기 제2 인에이블 신호(EN2)는 상기 제1 수평 구간에 대응하여 상기 제1 개시 시점(RT1)부터 상기 제2 개시 시점(RT2)까지 및 상기 제1 종료 시점(FT1)부터 상기 제2 종료 시점(FT2)까지 로우 레벨을 가질 수 있다. 즉, 상기 제2 증폭기(AMP2)의 상기 제1 스위치(SW1_2)는 상기 제1 개시 시점(RT1) 및 상기 제1 종료 시점(FT1)에서 열려 있고 상기 제2 개시 시점(RT2) 및 상기 제2 종료 시점(FT2)에서 닫힐 수 있다. 상기 제2 증폭기(AMP2)의 상기 제2 스위치(SW2_2)는 상기 제1 개시 시점(RT1) 및 상기 제1 종료 시점(FT1)에서 닫혀 있고 상기 제2 개시 시점(RT2) 및 상기 제2 종료 시점(FT2)에서 열릴 수 있다.

상기 제N 인에이블 신호(ENN)는 상기 제1 수평 구간에 대응하여 상기 제1 및 제2 개시 시점들(RT1, RT2) 및 상기 제1 및 제2 종료 시점들(FT1, FT2)에서 로우 레벨을 가질 수 있다. 상기 제N 인에이블 신호(ENN)는 상기 제1 수평 구간에 대응하여 상기 제1 개시 시점(RT1)부터 상기 제N 개시 시점(RTN)까지 및 상기 제1 종료 시점(FT1)부터 상기 제N 종료 시점(FTN)까지 로우 레벨을 가질 수 있다. 즉, 상기 제N 증폭기(AMPN)의 상기 제1 스위치(SW1_N)는 상기 제1 및 제2 개시 시점들(RT1, RT2) 및 상기 제1 및 제2 종료 시점들(FT1, FT2)에서 열려 있고 상기 제N 개시 시점(RTN) 및 상기 제N 종료 시점(FTN)에서 닫힐 수 있다. 상기 제N 증폭기(AMPN)의 상기 제2 스위치(SW2_N)는 상기 제1 및 제2 개시 시점들(RT1, RT2) 및 상기 제1 및 제2 종료 시점들(FT1, FT2)에서 닫혀 있고 상기 제N 개시 시점(RTN) 및 상기 제N 종료 시점(FTN)에서 열릴 수 있다.

도 6은 도 3a의 데이터 구동부에서 출력되는 데이터 전압들의 출력 개시 시점의 다른 예를 나타내는 도면이다. 도 7은 본 발명의 실시예들에 따른 데이터 구동부에서 출력되는 데이터 전압들의 출력 개시 시점이 도 6과 같은 경우의 데이터 전압들 및 인에이블 신호들을 나타내는 파형도이다.

도 1, 2, 3a 내지 3c, 6 및 7을 참조하면, 상기 게이트 구동부(300)는 상기 제1 게이트 라인(GL1)에 제1 게이트 신호를 출력할 수 있다. 상기 제1 게이트 신호가 출력되는 동안 상기 제1 게이트 라인(GL1)에 연결된 픽셀들에 데이터 전압들이 충전된다. 상기 제1 게이트 라인(GL1)에 연결된 상기 픽셀들에 상기 데이터 전압들이 충전되는 구간을 제1 수평 구간이라 한다.

예를 들어, 상기 제N 증폭기(AMPN)는 상기 제1 수평 구간에 대응하여 상기 제N 출력 단자(YN)에 제N 개시 시점(RTN)에 상기 제N 데이터 전압의 출력을 개시하고, 제N 종료 시점(FTN)에 상기 제N 데이터 전압의 출력을 종료할 수 있다. 상기 제2 증폭기(AMP2)는 상기 제1 수평 구간에 대응하여 상기 제2 출력 단자(Y2)에 제2 개시 시점(RT2)에 상기 제2 데이터 전압의 출력을 개시하고, 제2 종료 시점(FT2)에 상기 제2 데이터 전압의 출력을 종료할 수 있다. 상기 제2 개시 시점(RT2) 및 상기 제2 종료 시점(FT2)은 각각 상기 제N 개시 시점(RTN) 및 상기 제N 종료 시점(FTN)보다 제1 딜레이(DLY2_N)만큼 지연된 시점들일 수 있다. 상기 제1 증폭기(AMP1)는 상기 제1 수평 구간에 대응하여 상기 제1 출력 단자(Y1)에 제1 개시 시점(RT1)에 상기 제1 데이터 전압의 출력을 개시하고, 제1 종료 시점(FT1)에 상기 제1 데이터 전압의 출력을 종료할 수 있다. 상기 제1 개시 시점(RT1) 및 상기 제1 종료 시점(FT1)은 각각 상기 제N 개시 시점(RTN) 및 상기 제N 종료 시점(FTN)보다 제2 딜레이(DLY1_N)만큼 지연된 시점들일 수 있다. 이 경우, 상기 게이트 구동부(300)는 상기 제N 데이터 라인(DLN)에 가장 인접하여 위치할 수 있다.

상기 제N 인에이블 신호(ENN)는 상기 제1 수평 구간에 대응하여 계속 하이 레벨을 가질 수 있다. 즉, 상기 제N 증폭기(AMPN)의 상기 제1 스위치(SW1_N)는 상기 제1 수평 구간에 대응하여 계속 닫혀 있고, 상기 제N 증폭기(AMPN)의 상기 제2 스위치(SW2_N)는 상기 제1 수평 구간에 대응하여 계속 열려 있을 수 있다.

상기 제2 인에이블 신호(EN2)는 상기 제1 수평 구간에 대응하여 상기 제N 개시 시점(RTN) 및 상기 제N 종료 시점(FTN)에서 로우 레벨을 가질 수 있다. 상기 제2 인에이블 신호(EN2)는 상기 제1 수평 구간에 대응하여 상기 제N 개시 시점(RTN)부터 상기 제2 개시 시점(RT2)까지 및 상기 제N 종료 시점(FTN)부터 상기 제2 종료 시점(FT2)까지 로우 레벨을 가질 수 있다. 즉, 상기 제2 증폭기(AMP2)의 상기 제1 스위치(SW1_2)는 상기 제N 개시 시점(RTN) 및 상기 제N 종료 시점(FTN)에서 열려 있고 상기 제2 개시 시점(RT2) 및 상기 제2 종료 시점(FT2)에서 닫힐 수 있다. 상기 제2 증폭기(AMP2)의 상기 제2 스위치(SW2_2)는 상기 제N 개시 시점(RTN) 및 상기 제N 종료 시점(FTN)에서 닫혀 있고 상기 제2 개시 시점(RT2) 및 상기 제2 종료 시점(FT2)에서 열릴 수 있다.

상기 제1 인에이블 신호(EN1)는 상기 제1 수평 구간에 대응하여 상기 제N 및 제2 개시 시점들(RTN, RT2) 및 상기 제N 및 제2 종료 시점들(FTN, FT2)에서 로우 레벨을 가질 수 있다. 상기 제1 인에이블 신호(EN1)는 상기 제1 수평 구간에 대응하여 상기 제N 개시 시점(RTN)부터 상기 제1 개시 시점(RT1)까지 및 상기 제N 종료 시점(FTN)부터 상기 제1 종료 시점(FT1)까지 로우 레벨을 가질 수 있다. 즉, 상기 제1 증폭기(AMP1)의 상기 제1 스위치(SW1_1)는 상기 제N 및 제2 개시 시점들(RTN, RT2) 및 상기 제N 및 제2 종료 시점들(FTN, FT2)에서 열려 있고 상기 제1 개시 시점(RT1) 및 상기 제1 종료 시점(FT1)에서 닫힐 수 있다. 상기 제1 증폭기(AMP1)의 상기 제2 스위치(SW2_1)는 상기 제N 및 제2 개시 시점들(RTN, RT2) 및 상기 제N 및 제2 종료 시점들(FTN, FT2)에서 닫혀 있고 상기 제1 개시 시점(RT1) 및 상기 제1 종료 시점(FT1)에서 열릴 수 있다.

본 발명은 표시 장치 및 이를 포함하는 다양한 장치 및 시스템에 적용될 수 있다. 따라서 본 발명은 휴대폰, 스마트 폰, PDA, PMP, 디지털 카메라, 캠코더, PC, 서버 컴퓨터, 워크스테이션, 노트북, 디지털 TV, 셋-탑 박스, 음악 재생기, 휴대용 게임 콘솔, 네비게이션 시스템, 스마트 카드, 프린터 등과 같은 다양한 전자기기에 유용하게 이용될 수 있다.

이상 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100: 표시 패널 200: 타이밍 컨트롤러
300: 게이트 구동부 400: 감마 기준 전압 생성부
500: 데이터 구동부

Claims

제N 입력 노드로부터 제N 데이터 전압을 입력 받는 제1 입력 단자 및 서로 연결된 제2 입력 단자 및 제1 출력 단자를 포함하고, 제N 데이터 라인에 상기 제N 데이터 전압을 출력하는 제N 증폭기;
상기 제N 입력 노드와 상기 제1 입력 단자 사이에 연결되는 제1 스위치; 및
상기 제1 입력 단자와 상기 제2 입력 단자 사이에 연결되는 제2 스위치를 포함하고,
상기 제1 및 제2 스위치들은 제N 인에이블 신호에 의해 제어되고, 상기 제N 인에이블 신호에 따라 서로 반대로 동작하는 것을 특징으로 하는 데이터 구동 회로.
제1항에 있어서,
제N-1 데이터 라인에 제N-1 데이터 전압을 출력하는 제N-1 증폭기를 더 포함하고,
상기 제N-1 증폭기는 제1 수평 구간에 대응하여 제1 시점에 상기 제N-1 데이터 전압의 출력을 개시하며, 상기 제N 증폭기는 상기 제1 수평 구간에 대응하여 상기 제1 시점보다 지연된 제2 시점에 상기 제N 데이터 전압의 출력을 개시하고,
상기 제1 스위치는 상기 제1 시점에 열려 있으며, 상기 제2 스위치는 상기 제1 시점에 닫혀 있는 것을 특징으로 하는 데이터 구동 회로.
제N 입력 노드로부터 제N 데이터 전압을 입력 받는 제1 입력 단자 및 서로 연결된 제2 입력 단자 및 제1 출력 단자를 포함하고, 제N 데이터 라인에 상기 제N 데이터 전압을 출력하는 제N 증폭기;
상기 제N 입력 노드와 상기 제1 입력 단자 사이에 연결되는 제1 스위치; 및
상기 제1 입력 단자와 상기 제2 입력 단자 사이에 연결되는 제2 스위치를 포함하고,
제N-1 데이터 라인에 제N-1 데이터 전압을 출력하는 제N-1 증폭기를 더 포함하고,
상기 제N-1 증폭기는 제1 수평 구간에 대응하여 제1 시점에 상기 제N-1 데이터 전압의 출력을 개시하며, 상기 제N 증폭기는 상기 제1 수평 구간에 대응하여 상기 제1 시점보다 지연된 제2 시점에 상기 제N 데이터 전압의 출력을 개시하고,
상기 제1 스위치는 상기 제1 시점에 열려 있으며, 상기 제2 스위치는 상기 제1 시점에 닫혀 있으며,
상기 제1 스위치는 상기 제2 시점에 닫히고, 상기 제2 스위치는 상기 제2 시점에 열리는 것을 특징으로 하는 데이터 구동 회로.
제N 입력 노드로부터 제N 데이터 전압을 입력 받는 제1 입력 단자 및 서로 연결된 제2 입력 단자 및 제1 출력 단자를 포함하고, 제N 데이터 라인에 상기 제N 데이터 전압을 출력하는 제N 증폭기;
상기 제N 입력 노드와 상기 제1 입력 단자 사이에 연결되는 제1 스위치; 및
상기 제1 입력 단자와 상기 제2 입력 단자 사이에 연결되는 제2 스위치를 포함하고,
제N-1 데이터 라인에 제N-1 데이터 전압을 출력하는 제N-1 증폭기를 더 포함하고,
상기 제N-1 증폭기는 제1 수평 구간에 대응하여 제1 시점에 상기 제N-1 데이터 전압의 출력을 개시하며, 상기 제N 증폭기는 상기 제1 수평 구간에 대응하여 상기 제1 시점보다 지연된 제2 시점에 상기 제N 데이터 전압의 출력을 개시하고,
상기 제1 스위치는 상기 제1 시점에 열려 있으며, 상기 제2 스위치는 상기 제1 시점에 닫혀 있으며,
상기 제N-1 증폭기는 제3 시점에 상기 제N-1 데이터 전압의 출력을 종료하고, 상기 제N 증폭기는 상기 제3 시점보다 지연된 제4 시점에 상기 제N 데이터 전압의 출력을 종료하며,
상기 제1 스위치는 상기 제3 시점에 열려 있고, 상기 제2 스위치는 상기 제3 시점에 닫혀 있는 것을 특징으로 하는 데이터 구동 회로.
제4항에 있어서,
상기 제1 스위치는 상기 제4 시점에 닫히고, 상기 제2 스위치는 상기 제4 시점에 열리는 것을 특징으로 하는 데이터 구동 회로.
제N 입력 노드로부터 제N 데이터 전압을 입력 받는 제1 입력 단자 및 서로 연결된 제2 입력 단자 및 제1 출력 단자를 포함하고, 제N 데이터 라인에 상기 제N 데이터 전압을 출력하는 제N 증폭기;
상기 제N 입력 노드와 상기 제1 입력 단자 사이에 연결되는 제1 스위치; 및
상기 제1 입력 단자와 상기 제2 입력 단자 사이에 연결되는 제2 스위치를 포함하고,
제N-1 데이터 라인에 제N-1 데이터 전압을 출력하는 제N-1 증폭기를 더 포함하고,
상기 제N-1 증폭기는 제1 수평 구간에 대응하여 제1 시점에 상기 제N-1 데이터 전압의 출력을 개시하며, 상기 제N 증폭기는 상기 제1 수평 구간에 대응하여 상기 제1 시점보다 지연된 제2 시점에 상기 제N 데이터 전압의 출력을 개시하고,
상기 제1 스위치는 상기 제1 시점에 열려 있으며, 상기 제2 스위치는 상기 제1 시점에 닫혀 있으며,
제N+1 입력 노드로부터 제N+1 데이터 전압을 입력 받는 제3 입력 단자 및 서로 연결된 제4 입력 단자 및 제2 출력 단자를 포함하고, 상기 제1 수평 구간에 대응하여 상기 제2 시점보다 지연된 제3 시점에 제N+1 데이터 라인에 상기 제N+1 데이터 전압의 출력을 개시하는 제N+1 증폭기;
상기 제N+1 입력 노드와 상기 제3 입력 단자 사이에 연결되고, 상기 제1 시점 및 상기 제2 시점에 열려 있는 제3 스위치; 및
상기 제3 입력 단자와 상기 제4 입력 단자 사이에 연결되고, 상기 제1 시점 및 상기 제2 시점에 닫혀 있는 제4 스위치를 더 포함하는 데이터 구동 회로.
제6항에 있어서,
상기 제3 스위치는 상기 제3 시점에 닫히고, 상기 제4 스위치는 상기 제3 시점에 열리는 것을 특징으로 하는 데이터 구동 회로.
삭제
복수의 게이트 라인들 및 제N 데이터 라인을 포함하고, 영상을 표시하는 표시 패널;
상기 게이트 라인들에 게이트 신호들을 출력하는 게이트 구동부; 및
제N 입력 노드로부터 제N 데이터 전압을 입력 받는 제1 입력 단자 및 서로 연결된 제2 입력 단자 및 제1 출력 단자를 포함하고 상기 제N 데이터 라인에 상기 제N 데이터 전압을 출력하는 제N 증폭기, 상기 제N 입력 노드와 상기 제1 입력 단자 사이에 연결되는 제1 스위치, 및 상기 제1 입력 단자와 상기 제2 입력 단자 사이에 연결되는 제2 스위치를 포함하는 데이터 구동부를 포함하고,
상기 제1 및 제2 스위치들은 제N 인에이블 신호에 의해 제어되고, 상기 제N 인에이블 신호에 따라 서로 반대로 동작하는 것을 특징으로 하는 표시 장치.
제9항에 있어서,
상기 표시 패널은 제N-1 데이터 라인을 더 포함하고,
상기 데이터 구동부는 상기 제N-1 데이터 라인에 제N-1 데이터 전압을 출력하는 제N-1 증폭기를 더 포함하며,
상기 제N-1 증폭기는 제1 수평 구간에 대응하여 제1 시점에 상기 제N-1 데이터 전압의 출력을 개시하고, 상기 제N 증폭기는 상기 제1 수평 구간에 대응하여 상기 제1 시점보다 지연된 제2 시점에 상기 제N 데이터 전압의 출력을 개시하며,
상기 제1 스위치는 상기 제1 시점에 열려 있고, 상기 제2 스위치는 상기 제1 시점에 닫혀 있는 것을 특징으로 하는 표시 장치.
복수의 게이트 라인들 및 제N 데이터 라인을 포함하고, 영상을 표시하는 표시 패널;
상기 게이트 라인들에 게이트 신호들을 출력하는 게이트 구동부; 및
제N 입력 노드로부터 제N 데이터 전압을 입력 받는 제1 입력 단자 및 서로 연결된 제2 입력 단자 및 제1 출력 단자를 포함하고 상기 제N 데이터 라인에 상기 제N 데이터 전압을 출력하는 제N 증폭기, 상기 제N 입력 노드와 상기 제1 입력 단자 사이에 연결되는 제1 스위치, 및 상기 제1 입력 단자와 상기 제2 입력 단자 사이에 연결되는 제2 스위치를 포함하는 데이터 구동부를 포함하고,
상기 표시 패널은 제N-1 데이터 라인을 더 포함하고,
상기 데이터 구동부는 상기 제N-1 데이터 라인에 제N-1 데이터 전압을 출력하는 제N-1 증폭기를 더 포함하며,
상기 제N-1 증폭기는 제1 수평 구간에 대응하여 제1 시점에 상기 제N-1 데이터 전압의 출력을 개시하고, 상기 제N 증폭기는 상기 제1 수평 구간에 대응하여 상기 제1 시점보다 지연된 제2 시점에 상기 제N 데이터 전압의 출력을 개시하며,
상기 제1 스위치는 상기 제1 시점에 열려 있고, 상기 제2 스위치는 상기 제1 시점에 닫혀 있으며,
상기 제N 데이터 라인은 상기 제N-1 데이터 라인보다 상기 게이트 구동부로부터 멀리 떨어져 있는 것을 특징으로 하는 표시 장치.
복수의 게이트 라인들 및 제N 데이터 라인을 포함하고, 영상을 표시하는 표시 패널;
상기 게이트 라인들에 게이트 신호들을 출력하는 게이트 구동부; 및
제N 입력 노드로부터 제N 데이터 전압을 입력 받는 제1 입력 단자 및 서로 연결된 제2 입력 단자 및 제1 출력 단자를 포함하고 상기 제N 데이터 라인에 상기 제N 데이터 전압을 출력하는 제N 증폭기, 상기 제N 입력 노드와 상기 제1 입력 단자 사이에 연결되는 제1 스위치, 및 상기 제1 입력 단자와 상기 제2 입력 단자 사이에 연결되는 제2 스위치를 포함하는 데이터 구동부를 포함하고,
상기 표시 패널은 제N-1 데이터 라인을 더 포함하고,
상기 데이터 구동부는 상기 제N-1 데이터 라인에 제N-1 데이터 전압을 출력하는 제N-1 증폭기를 더 포함하며,
상기 제N-1 증폭기는 제1 수평 구간에 대응하여 제1 시점에 상기 제N-1 데이터 전압의 출력을 개시하고, 상기 제N 증폭기는 상기 제1 수평 구간에 대응하여 상기 제1 시점보다 지연된 제2 시점에 상기 제N 데이터 전압의 출력을 개시하며,
상기 제1 스위치는 상기 제1 시점에 열려 있고, 상기 제2 스위치는 상기 제1 시점에 닫혀 있으며,
상기 제1 스위치는 상기 제2 시점에 닫히고, 상기 제2 스위치는 상기 제2 시점에 열리는 것을 특징으로 하는 표시 장치.
복수의 게이트 라인들 및 제N 데이터 라인을 포함하고, 영상을 표시하는 표시 패널;
상기 게이트 라인들에 게이트 신호들을 출력하는 게이트 구동부; 및
제N 입력 노드로부터 제N 데이터 전압을 입력 받는 제1 입력 단자 및 서로 연결된 제2 입력 단자 및 제1 출력 단자를 포함하고 상기 제N 데이터 라인에 상기 제N 데이터 전압을 출력하는 제N 증폭기, 상기 제N 입력 노드와 상기 제1 입력 단자 사이에 연결되는 제1 스위치, 및 상기 제1 입력 단자와 상기 제2 입력 단자 사이에 연결되는 제2 스위치를 포함하는 데이터 구동부를 포함하고,
상기 표시 패널은 제N-1 데이터 라인을 더 포함하고,
상기 데이터 구동부는 상기 제N-1 데이터 라인에 제N-1 데이터 전압을 출력하는 제N-1 증폭기를 더 포함하며,
상기 제N-1 증폭기는 제1 수평 구간에 대응하여 제1 시점에 상기 제N-1 데이터 전압의 출력을 개시하고, 상기 제N 증폭기는 상기 제1 수평 구간에 대응하여 상기 제1 시점보다 지연된 제2 시점에 상기 제N 데이터 전압의 출력을 개시하며,
상기 제1 스위치는 상기 제1 시점에 열려 있고, 상기 제2 스위치는 상기 제1 시점에 닫혀 있으며,
상기 제N-1 증폭기는 제3 시점에 상기 제N-1 데이터 전압의 출력을 종료하고, 상기 제N 증폭기는 상기 제3 시점보다 지연된 제4 시점에 상기 제N 데이터 전압의 출력을 종료하며,
상기 제1 스위치는 상기 제3 시점에 열려 있고, 상기 제2 스위치는 상기 제3 시점에 닫혀 있는 것을 특징으로 하는 표시 장치.
제13항에 있어서,
상기 제1 스위치는 상기 제4 시점에 닫히고, 상기 제2 스위치는 상기 제4 시점에 열리는 것을 특징으로 하는 표시 장치.
복수의 게이트 라인들 및 제N 데이터 라인을 포함하고, 영상을 표시하는 표시 패널;
상기 게이트 라인들에 게이트 신호들을 출력하는 게이트 구동부; 및
제N 입력 노드로부터 제N 데이터 전압을 입력 받는 제1 입력 단자 및 서로 연결된 제2 입력 단자 및 제1 출력 단자를 포함하고 상기 제N 데이터 라인에 상기 제N 데이터 전압을 출력하는 제N 증폭기, 상기 제N 입력 노드와 상기 제1 입력 단자 사이에 연결되는 제1 스위치, 및 상기 제1 입력 단자와 상기 제2 입력 단자 사이에 연결되는 제2 스위치를 포함하는 데이터 구동부를 포함하고,
상기 표시 패널은 제N-1 데이터 라인을 더 포함하고,
상기 데이터 구동부는 상기 제N-1 데이터 라인에 제N-1 데이터 전압을 출력하는 제N-1 증폭기를 더 포함하며,
상기 제N-1 증폭기는 제1 수평 구간에 대응하여 제1 시점에 상기 제N-1 데이터 전압의 출력을 개시하고, 상기 제N 증폭기는 상기 제1 수평 구간에 대응하여 상기 제1 시점보다 지연된 제2 시점에 상기 제N 데이터 전압의 출력을 개시하며,
상기 제1 스위치는 상기 제1 시점에 열려 있고, 상기 제2 스위치는 상기 제1 시점에 닫혀 있으며,
상기 표시 패널은 제N+1 데이터 라인을 더 포함하고,
상기 데이터 구동부는 제N+1 입력 노드로부터 제N+1 데이터 전압을 입력 받는 제3 입력 단자 및 서로 연결된 제4 입력 단자 및 제2 출력 단자를 포함하고 상기 제1 수평 구간에 대응하여 상기 제2 시점보다 지연된 제3 시점에 상기 제N+1 데이터 라인에 상기 제N+1 데이터 전압의 출력을 개시하는 제N+1 증폭기, 상기 제N+1 입력 노드와 상기 제3 입력 단자 사이에 연결되고 상기 제1 시점 및 상기 제2 시점에 열려 있는 제3 스위치, 및 상기 제3 입력 단자와 상기 제4 입력 단자 사이에 연결되고 상기 제1 시점 및 상기 제2 시점에 닫혀 있는 제4 스위치를 더 포함하는 것을 특징으로 하는 표시 장치.
제15항에 있어서,
상기 제N+1 데이터 라인은 상기 제N-1 및 제N 데이터 라인들보다 상기 게이트 구동부로부터 멀리 떨어져 있는 것을 특징으로 하는 표시 장치.
제15항에 있어서,
상기 제3 스위치는 상기 제3 시점에 닫히고, 상기 제4 스위치는 상기 제3 시점에 열리는 것을 특징으로 하는 표시 장치.
제10항에 있어서,
상기 데이터 구동부는 상기 제1 시점 및 상기 제2 시점을 기초로 상기 제N 인에이블 신호를 생성하고,
상기 제1 및 제2 스위치들은 상기 제N 인에이블 신호에 의해 제어되는 것을 특징으로 하는 표시 장치.
제18항에 있어서,
상기 제1 스위치는 상기 제N 인에이블 신호가 하이 레벨일 때 닫히고 로우 레벨일 때 열리며,
상기 제N 인에이블 신호는 상기 제1 시점에 상기 로우 레벨을 갖고 상기 제2 시점에 상기 하이 레벨을 갖는 것을 특징으로 하는 표시 장치.