[go: up one dir, main page]

KR102575369B1 - 반도체 제조 방법 및 반도체 제조 장치 - Google Patents

반도체 제조 방법 및 반도체 제조 장치 Download PDF

Info

Publication number
KR102575369B1
KR102575369B1 KR1020217026681A KR20217026681A KR102575369B1 KR 102575369 B1 KR102575369 B1 KR 102575369B1 KR 1020217026681 A KR1020217026681 A KR 1020217026681A KR 20217026681 A KR20217026681 A KR 20217026681A KR 102575369 B1 KR102575369 B1 KR 102575369B1
Authority
KR
South Korea
Prior art keywords
temperature
wafer
transition metal
organic compound
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020217026681A
Other languages
English (en)
Other versions
KR20220083637A (ko
Inventor
요시히데 야마구치
기요히코 사토
Original Assignee
주식회사 히타치하이테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 히타치하이테크 filed Critical 주식회사 히타치하이테크
Publication of KR20220083637A publication Critical patent/KR20220083637A/ko
Application granted granted Critical
Publication of KR102575369B1 publication Critical patent/KR102575369B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/0003—Radiation pyrometry, e.g. infrared or optical thermometry for sensing the radiant heat transfer of samples, e.g. emittance meter
    • G01J5/0007—Radiation pyrometry, e.g. infrared or optical thermometry for sensing the radiant heat transfer of samples, e.g. emittance meter of wafers or semiconductor substrates, e.g. using Rapid Thermal Processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Light Receiving Elements (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

처리실(1)을 구비한 반도체 제조 장치(100)를 이용한 반도체 제조 방법으로서, 천이 금속 원소를 함유하는 천이 금속 함유막이 표면에 형성된 웨이퍼(2)가 재치(載置)된 처리실 내에 착체화 가스를 공급하고, 착체화 가스의 성분인 유기 화합물을 천이 금속 함유막에 흡착시키는 제1 공정과, 유기 화합물이 천이 금속 함유막에 흡착한 웨이퍼를 가열하고, 유기 화합물과 천이 금속 원소를 반응시켜서 유기 금속 착체로 변환하고, 유기 금속 착체를 탈리시키는 제2 공정을 갖고, 유기 화합물은 루이스 염기성을 갖고, 천이 금속 원소와 2좌 이상의 배위 결합을 형성할 수 있는 다좌 배위자 분자이다.

Description

반도체 제조 방법 및 반도체 제조 장치
본 발명은, 천이 금속 원소를 함유하는 막이 형성된 웨이퍼를 처리해서 반도체 디바이스를 제조하는 반도체 제조 방법 및 반도체 제조 장치에 관한 것이다.
최첨단의 반도체 디바이스에 대한 소형화, 고속·고성능화, 전력절약화의 요구는 점점 가속되고 있고, 다양한 새로운 재료의 채용이 진행되고 있다. 예를 들면, Cu(구리) 배선의 일렉트로마이그레이션이나 W(텅스텐) 배선의 높은 저항률이 반도체 배선의 추가적인 미세화의 장벽이 된다고 해서, Co(코발트)나 Ru(루테늄) 등의 다종다양한 천이 금속이 차세대의 배선 재료의 후보로 되어 있다. 이와 같은 천이 금속 원소를 포함하는 도체막을 차세대 반도체 미세 배선으로서 이용하기 위해서는, 나노미터 레벨의 초고정밀도의 가공(성막 및 에칭)이 불가결하다.
천이 금속 원소를 포함하는 도체막을 포함하는 막 구조를 가공해서 반도체 디바이스의 회로 구조를 형성하는 기술의 예로서, 일본국 특개2008-244039호 공보(특허문헌 1)에 개시된 것이 있다. 특허문헌 1에서는, 금속 실리사이드 혹은 금속 단체(單體)를 게이트 재료로서 이용하기 위한 횡방향의 에칭(트리밍) 방법으로서, 게이트부의 표면을 산화시킨 후에, 유기산을 포함하는 가스에 폭로하면서 가열하는 기술이 개시되어 있다. 또한, Co를 산화해서 CoO(산화코발트)로 한 후에 340℃로 가열하면서 아세트산 증기에 폭로하면, CoO가 휘발성을 갖는 Co(CH3COO)2(아세트산코발트)로 변환되어 기상(氣相) 중에 방출되는 것이 기재되어 있다.
한편, 일본국 특개2017-59824호 공보(특허문헌 2)에서는, Pt 등의 귀금속 원소를 포함하는 재료를, 함할로겐 물질과 NO(일산화질소)와의 혼합 가스와 불화니트로실(NOF) 등에서 선택되는 전(前)처리 가스와 반응시켜서 표면에 고체 화합물을 형성시킨 후에, β-디케톤과 반응시켜서 에칭하는 기술이 개시되어 있다. 특허문헌 2에는, 전처리 가스 중에 포함되는 NOF 혹은 전처리 가스의 성분으로부터 반응 용기 내에서 생성하는 NOFx(x=1∼3)와 Pt 등 귀금속을 포함하는 재료를 50℃ 이상 150℃ 이하에서 반응시켜서 생성하는 고체 화합물은 Pt와 N과 O와 F를 포함하는 Pt 화합물이고, 이 Pt 화합물이 β-디케톤과 반응해서 휘발성이 높은 β-디케톤과 Pt의 착체가 생성되고, 이 착체가 기화하는 취지의 기재가 있다. 또, 특허문헌 2에 예시되어 있는 귀금속은, Au, Pt, Pd, Rh, Ir, Ru, Os이고, 모두 천이 금속으로 분류된다.
일본국 특개2008-244039호 공보 일본국 특개2017-59824호 공보
발명자들은, 다종다양한 천이 금속 원소를 포함하는 재료의 나노미터 레벨의 초고정세의 가공의 기술에 대하여 검토하는 과정에서, 특히 최첨단의 3차원 디바이스에서 보이는, 이종(異種) 재료가 수십층에 걸쳐서 적층된 다층막을 고정밀도로 가공하는 기술의 검토, 검증을 진행해 왔다. 이 검토에 있어서, 이종 재료가 다중으로 적층된 다층막을 고온으로 가열하면, 이종 재료의 막 사이에서 확산이 발생하거나, 재료가 서로 다른, 따라서 팽창 계수가 서로 다른 막이 적층되어 있음에 의해 다층막에 어긋남이 발생하는 것과 같은 문제가 발생하는 것을 알 수 있었다. 이 때문에, 이종 재료가 다중으로 적층된 다층막의 가공에는, 비교적 저온에서 실시 가능한 에칭 기술이 필요하다는 지견을 얻었다.
특허문헌 1, 특허문헌 2에 개시된 기술은, 400℃ 이하에서 선택적인 에칭을 실현할 수 있기 때문에, 상기 지견으로부터는 유망한 기술이다. 그러나, 이들 종래 기술에 대하여 상세한 검증을 행한 결과, 다음과 같이, 모두 개선해야 할 과제가 있는 것을 알 수 있었다.
특허문헌 1에 개시된 기술에서는, 천이 금속의 아세트산염은 휘발성을 갖고는 있지만, 고온 하에서는 반드시 안정적이지는 않다. 보다 구체적으로는, 아세트산코발트는 220℃ 부근부터 열분해하는 것이 알려져 있다. 즉, 340℃ 가열 하의 산화코발트를 아세트산 증기에 폭로함에 의해, 산화코발트가 아세트산코발트로 변환된 후에 휘발 제거된다는 반응 기구에 의해서 산화코발트의 에칭이 진행되는 한편, 에칭 반응의 중간 생성물인 아세트산코발트가 열분해 등의 이상 반응을 일으켜서 Co와 C를 포함하는 잔사를 발생해 버린다.
그 결과, 산화코발트막의 표면의 적어도 일부는 아세트산코발트가 분해한 잔사의 미립자가 부착한 상태로 된다. 이와 같은 잔사의 미립자가 부착한 영역의 개소의 바로 아래의 처리 대상막에서는 에칭이 저해되거나 처리의 진행이 정지하는 한편, 잔사의 미립자가 부착하고 있지 않은 영역의 개소에서는 에칭이 상대적으로 진행된다. 이 결과, 에칭 처리 종료 후의 처리 대상의 막의 표면에는 잔사의 입자의 부착량에 따라서 요철이 발생한다. 이 요철에 의해서 웨이퍼 표면의 면내의 방향에 대하여 가공 후의 형상에 큰 불균일이 발생하기 때문에, 반도체 디바이스의 성능상 요구되는 정세한 가공 정밀도가 얻어지지 않아, 처리의 수율이나 효율이 손상되어 버린다.
특허문헌 2에 개시된 기술에서는, 발명자들의 검토에 따르면, 귀금속 원소가 아닌 천이 금속 원소, 예를 들면, Zr(지르코늄) 등에 적용한 경우에는, 휘발성이 높은 착체는 검출 한계 이하의 양밖에 생성하지 않아, 실용적인 에칭 속도를 얻는 것은 곤란하였다. Zr은 NOF와의 반응에서는 N, O를 포함하지 않는 고체 화합물인 ZrF4(불화지르코늄)를 생성한다. Pt와 NOF의 반응에서 얻어지는 N, O를 포함하는 고체 화합물과 비교하면, ZrF4는 β-디케톤과의 반응성이 낮다. 따라서, 휘발성 물질을 생성하는 반응이 충분히 진행되지 않는다. 이 때문에, 귀금속 이외의 천이 금속 원소를 함유하는 막의 에칭 처리에는 응용할 수 없어, 적용 가능한 재료에 제약이 있다.
본 발명의 목적은, 천이 금속 원소를 함유하는 막을 높은 가공 정밀도로, 또한 고속으로 처리함에 의해 반도체 디바이스를 제조하는 효율이나 수율을 향상시키는 반도체 제조 방법 또는 반도체 제조 장치를 제공하는 것에 있다.
본 발명의 일 실시태양인 반도체 제조 방법은, 처리실을 구비한 반도체 제조 장치를 이용한 반도체 제조 방법으로서, 천이 금속 원소를 함유하는 천이 금속 함유막이 표면에 형성된 웨이퍼가 재치(載置)된 처리실 내에 착체화 가스를 공급하고, 착체화 가스의 성분인 유기 화합물을 천이 금속 함유막에 흡착시키는 제1 공정과, 유기 화합물이 천이 금속 함유막에 흡착한 웨이퍼를 가열하고, 유기 화합물과 천이 금속 원소를 반응시켜서 유기 금속 착체로 변환하고, 유기 금속 착체를 탈리시키는 제2 공정을 갖고, 유기 화합물은 루이스 염기성을 갖고, 천이 금속 원소와 2좌 이상의 배위 결합을 형성할 수 있는 다좌 배위자 분자이다.
또한, 본 발명의 일 실시태양인 반도체 제조 장치는, 내부에 처리실이 마련되는 챔버와, 처리실 내에 배치되고, 천이 금속 원소를 함유하는 천이 금속 함유막이 표면에 형성된 웨이퍼가 재치되는 웨이퍼 스테이지와, 유기 화합물을 성분으로서 포함하는 약액을 수용하는 탱크를 구비하고, 약액을 기화시킨 유기 가스를 착체화 가스로서 처리실에 공급하는 착체화 가스 공급기와, 웨이퍼를 가열하는 히터와, 제어부를 구비하고,
제어부는, 웨이퍼가 재치된 처리실 내에 착체화 가스 공급기로부터 착체화 가스를 공급하고, 착체화 가스의 성분인 유기 화합물을 천이 금속 함유막에 흡착시키는 제1 공정과, 히터에 의해 유기 화합물이 천이 금속 함유막에 흡착한 웨이퍼를 가열하고, 유기 화합물과 천이 금속 원소를 반응시켜서 유기 금속 착체로 변환하고, 유기 금속 착체를 탈리시키는 제2 공정을 실행하고,
유기 화합물은 루이스 염기성을 갖고, 천이 금속 원소와 2좌 이상의 배위 결합을 형성할 수 있는 다좌 배위자 분자이다.
천이 금속을 함유하는 막의 표면의 거칠어짐을 억제하면서 에칭 처리를 실현한다.
그 밖의 과제와 신규의 특징은, 본 명세서의 기술 및 첨부 도면으로부터 명백해질 것이다.
도 1은 반도체 제조 장치의 전체 구성의 개략을 나타내는 도면.
도 2는 처리 대상의 막을 에칭하는 처리의 플로차트.
도 3은 에칭 처리의 시간의 추이에 대한 동작의 흐름을 모식적으로 나타내는 타임차트.
도 4는 에칭 처리의 시간의 추이에 대한 동작의 흐름을 모식적으로 나타내는 타임차트.
도 5는 에칭 처리의 시간의 추이에 대한 동작의 흐름을 모식적으로 나타내는 타임차트.
발명자들은, 천이 금속을 함유하는 막의 에칭이 진행되고 있는 동안의 반응 기구에 대하여 다양한 관점에서 검증 및 재검토를 행하여, 처리 대상의 막에 대해서, 그 천이 금속 원소의 가수(價數)를 제어하고, 특정의 분자 구조를 갖는 루이스 염기를 포함하는 유기 가스에 폭로시켰을 때, 열안정성이 높고, 고휘발성의 유기 금속 착체를 생성할 수 있다는 현상을 발견했다. 본 발명은, 이 현상을 활용해서 고효율적인 에칭을 실현하는 것이다.
루이스 염기는, 그 정의에 따라, 공여 가능한 비공유 전자쌍을 분자 내에 갖고 있다. 루이스 염기는 처리 대상의 막의 천이 금속 원소의 양전하에 이 비공유 전자쌍을 공여함에 의해서, 전자 공여+역공여형의 강고한 배위 결합을 형성해서 열적으로 안정한 유기 금속 착체(착체 화합물)를 형성한다. 또한, 생성된 유기 금속 착체의 내부에서는, 처리 대상의 막의 금속 원소의 양전하가 유기 가스 중에 포함되어 있는 루이스 염기로부터 공여되는 비공유 전자쌍에 의해서 전하적으로 중화된다. 이와 같이 해서 전하 중화됨에 의해, 인접 분자 간에 작용하는 정전적 인력이 소멸해서 휘발성(승화성)을 높일 수 있다.
이하, 본 발명의 실시형태를 도 1 내지 5를 이용해서 설명한다. 또, 본 명세서 및 도면에 있어서, 실질적으로 동일한 기능을 갖는 구성 요소에 대해서는, 동일한 부호를 부여함에 의해 중복하는 설명을 생략하는 것으로 한다.
도 1은, 반도체 제조 장치의 전체 구성의 개략을 모식적으로 나타내는 종단면도이다.
처리실(1)은 원통형의 금속제 용기인 베이스 챔버(11)에 의해 구성되며, 그 중에는 피처리 시료인 웨이퍼(2)를 재치하기 위한 웨이퍼 스테이지(4)(이하, 스테이지(4)로 기재함)가 설치되어 있다. 플라스마원에는 ICP(Inductively Coupled Plasma : 유도 결합 플라스마) 방전 방식을 이용하고 있고, 처리실(1)의 위쪽에는, 석영 챔버(12)와 ICP 코일(34) 및 고주파 전원(20)을 구비한 플라스마원이 설치되어 있다. ICP 코일(34)은, 석영 챔버(12)의 외측에 설치되어 있다.
ICP 코일(34)에는 플라스마 생성을 위한 고주파 전원(20)이 정합기(22)를 통해서 접속되어 있다. 고주파 전력의 주파수는 13.56MHz 등의, 수십 MHz의 주파수대를 이용하는 것으로 한다. 석영 챔버(12)의 상부에는 천판(天板)(6)이 설치되어 있다. 천판(6)에는 샤워플레이트(5)가 설치되어 있고, 그 하부에는 가스 분산판(17)이 설치되어 있다. 처리실(1) 내에 웨이퍼(2)의 처리를 위하여 공급되는 가스(처리 가스)는 가스 분산판(17)의 외주(外周)로부터 처리실(1) 내에 도입된다.
처리 가스는, 집적 매스 플로 컨트롤러 제어부(51) 내에 배치되고 가스종마다 설치된 매스 플로 컨트롤러(50)에 의해서 공급하는 유량이 조정된다. 도 1의 예에서는, 적어도 Ar, O2, H2가 처리 가스로서 처리실(1)에 공급되고, 이들 가스종의 각각에 대응해서 매스 플로 컨트롤러(50-1, 50-2, 50-3)가 구비되어 있다. 또, 공급되는 가스는 이들로 한정되지 않는다. 또한, 집적 매스 플로 컨트롤러 제어부(51)에는, 후술하는 바와 같이 웨이퍼(2) 이면과 웨이퍼(2)가 재치되는 스테이지(4)의 유전체막 상면 사이에 공급되는 He 가스의 유량을 조절하는 매스 플로 컨트롤러(50-4)도 배치되어 있다.
본 실시예에서는, 처리 가스의 적어도 일부로서 액체 원료로부터 생성된 착체화 가스가 이용된다. 착체화 가스는, 착체화 가스 공급기(47)에 의해 액체 원료를 기화시킨 것이다. 착체화 가스 공급기(47) 내부에는 액체 원료인 약액(44)을 수용하는 탱크(45)가 있고, 주위를 덮는 히터(46)에 의해서 약액(44)이 가열되어, 탱크(45) 상부에 원료의 증기가 충만한다. 약액(44)은, 웨이퍼(2) 상에 이미 형성되어 있는 천이 금속 원소를 함유하는 막(이하, 천이 금속 함유막이라 함)을 휘발성의 유기 금속 착체로 변환하기 위한 성분인 착체화 가스의 원료액이고, 생성한 원료 증기는 매스 플로 컨트롤러(50-5)로 유량이 제어되고, 소정의 유량, 속도로 도입됨에 의해, 처리실(1) 내에서 처리에 적합한 원하는 농도의 가스로 된다. 원료 증기가 처리실(1) 내에 도입되지 않는 동안은, 밸브(53, 54)를 닫고, 액체 원료를 처리실(1)로부터 차단한다. 또한 원료 증기를 흘려보내는 배관은, 배관 내에서 원료 증기가 응축하지 않도록 배관을 가열하는 것이 바람직하다.
처리실(1)을 감압하기 위하여, 처리실(1)의 하부는 진공 배기 배관(16)에 의해서 배기 기구(15)와 접속되어 있다. 배기 기구(15)는, 예를 들면, 터보 분자 펌프나 메커니컬 부스터 펌프나 드라이 펌프로 구성되는 것으로 한다. 또한, 처리실(1)이나 방전 영역(3)의 압력을 조정하기 위하여, 처리실(1) 내로부터 배출되는 내부의 가스나 플라스마의 입자의 유량을 진공 배기 배관(16)의 유로 단면적(진공 배기 배관(16)의 축 방향에 수직인 면에서의 단면적)을 증감시켜서 조절한다. 이 때문에, 유로 내를 가로지르는 방향으로 축이 배치되고, 축 둘레로 회전하는 복수 매의 판 형상의 플랩이나, 유로 내부를 그 축 방향을 가로질러서 이동하는 판 부재로 구성된 조압(調壓) 기구(14)가 배기 기구(15)의 상류측에 설치되어 있다.
스테이지(4)와 ICP 플라스마원을 구성하는 석영 챔버(12) 사이에는, 웨이퍼(2)를 가열하기 위한 IR(Infrared : 적외선) 램프 유닛이 설치되어 있다. IR 램프 유닛은, 스테이지(4)의 상면 위쪽에서 링 형상으로 배치된 IR 램프(62), IR 램프(62)의 위쪽에서 IR 램프(62)를 덮도록 배치되고, IR광을 반사하는 반사판(63), IR광 투과창(74)을 구비하고 있다. IR 램프(62)는, 베이스 챔버(11) 또는 원통형의 스테이지(4)의 상하 방향의 중심축의 둘레에 동심(同心) 형상 또는 나선 형상으로 배치된 다중의 원 형상의 램프가 이용된다. IR 램프(62)로부터 방사되는 광은, 가시광으로부터 적외광 영역의 광을 주로 하는 광으로 하고, 여기에서는 이와 같은 광을 IR광이라 한다. 도 1에 나타내는 구성예에서는, IR 램프(62)로서 3주(周)분의 IR 램프(62-1, 62-2, 62-3)가 설치되어 있지만, 2주, 4주 등으로 해도 된다.
IR 램프(62)에는 IR 램프용 전원(64)이 접속되어 있고, 고주파 전원(20)에서 발생하는 플라스마 생성용의 고주파 전력의 노이즈가 IR 램프용 전원(64)에 유입하지 않도록 하기 위한 고주파컷 필터(25)가 설치되어 있다. 또한, IR 램프용 전원(64)은, IR 램프(62-1, 62-2, 62-3)에 공급하는 전력을 서로 독립적으로 제어할 수 있는 기능을 갖고, 웨이퍼(2)의 가열량의 직경 방향 분포를 조절할 수 있다.
IR 램프 유닛의 중앙에는, 매스 플로 컨트롤러(50)로부터 석영 챔버(12)의 내부에 공급된 가스를 처리실(1)에 흘려보내기 위한, 가스의 유로(75)가 형성되어 있다. 가스의 유로(75)에는, 석영 챔버(12)의 내부에서 발생시킨 플라스마 중에서 생성된 이온이나 전자를 차폐하고, 중성의 가스나 중성의 라디칼만을 투과시켜서 웨이퍼(2)에 조사하기 위한, 복수의 구멍이 뚫린 슬릿판(이온 차폐판)(78)이 배치되어 있다.
스테이지(4)에는, 스테이지(4)를 냉각하기 위한 냉매의 유로(39)가 내부에 형성되어 있고, 칠러(38)에 의해서 냉매가 순환 공급된다. 또한, 웨이퍼(2)를 정전 흡착에 의해서 스테이지(4)에 고정하기 위하여, 판 형상의 전극판인 정전 흡착용 전극(30)이 스테이지(4)에 삽입되어 있고, 각각에 정전 흡착용의 DC(Direct Current : 직류) 전원(31)이 접속되어 있다.
또한, 웨이퍼(2)를 효율적으로 냉각하기 위하여, 스테이지(4)에 재치된 웨이퍼(2)의 이면과 스테이지(4) 상면 사이에, He 가스가 공급된다. He 가스는 개폐 밸브(52)가 배치된 공급 경로를 통해 공급되고, 매스 플로 컨트롤러(50-4)에 의해서 유량, 속도가 적절하게 조절된다. He 가스는, 공급 경로와 연통(連通)해서 연결된 스테이지(4) 내부의 통로를 통해 웨이퍼(2)가 놓이는 스테이지(4) 상면에 배치된 개구로부터 웨이퍼(2) 이면과 스테이지(4) 상면 사이의 극간에 도입된다. 이에 의해, 웨이퍼(2)와 스테이지(4) 및 내부의 유로(39)를 흐르는 냉매 사이의 열전달을 촉진한다.
또한, 정전 흡착용 전극(30)을 작동시켜서 웨이퍼(2)를 정전 흡착한 채로 가열이나 냉각을 행해도, 웨이퍼(2)의 이면에 흠집이 나지 않도록 하기 위하여, 스테이지(4)의 웨이퍼 재치면은 폴리이미드 등의 수지로 코팅되어 있다.
스테이지(4)의 내부에는, 스테이지(4)의 온도를 측정하기 위한 열전쌍(70)이 설치되어 있고, 이 열전쌍은 열전쌍 온도계(71)에 접속되어 있다. 또한, 웨이퍼(2)의 온도를 측정하기 위한 광파이버(92-1, 92-2)가, 각각 웨이퍼(2)의 중심부 부근, 웨이퍼(2)의 직경 방향 미들 부근, 웨이퍼(2)의 외주 부근의 3개소에 설치되어 있다. 광파이버(92-1)는, 외부 IR광원(93)으로부터의 IR광을 웨이퍼(2)의 이면에까지 유도해서 웨이퍼(2)의 이면에 조사한다. 한편, 광파이버(92-2)는, 광파이버(92-1)에 의해서 조사된 IR광 중 웨이퍼(2)에서 흡수 및 반사된 IR광을 모아서 분광기(96)에 전송한다.
구체적으로는, 외부 IR광원(93)에서 생성된 외부 IR광은, 광로를 온/오프시키기 위한 광로 스위치(94)에 전송된 후, 광분배기(95)에서 광로가 복수(이 예에서는 3개)로 분기되고, 3계통의 광파이버(92-1)를 통해서 웨이퍼(2)의 이면측의 각각의 위치에 조사된다. 또한, 웨이퍼(2)에서 흡수 및 반사된 IR광은 광파이버(92-2)에 의해서 분광기(96)에 전송되고, 검출기(97)에서 스펙트럼 강도의 파장 의존성의 데이터를 얻는다. 얻어진 스펙트럼 강도의 파장 의존성의 데이터는 제어부(40)의 연산부(41)에 보내지고, 흡수 파장이 산출되고, 이를 기준으로 웨이퍼(2)의 온도를 구할 수 있다. 또, 광파이버(92-2)의 도중에는 광멀티플렉서(98)가 설치되어 있고, 웨이퍼 중심, 웨이퍼 미들, 웨이퍼 외주의 어느 계측점에 있어서의 광을 분광 계측할지를 전환할 수 있도록 되어 있다. 이에 의해 연산부(41)에서는, 웨이퍼 중심, 웨이퍼 미들, 웨이퍼 외주마다의 각각의 온도를 구할 수 있다.
도 1에 있어서, 60은 석영 챔버(12)를 덮는 용기이고, 81은 스테이지(4)와 베이스 챔버(11)의 저면 사이에서 진공 봉지(封止)하기 위한 O링이다.
제어부(40)는, 고주파 전원(20)으로부터 ICP 코일(34)에의 고주파 전력 공급의 온/오프를 제어한다. 또한, 집적 매스 플로 컨트롤러 제어부(51)를 제어해서, 각각의 매스 플로 컨트롤러(50)로부터 석영 챔버(12)의 내부에 공급하는 가스의 종류 및 유량을 조정한다. 이 상태에서 제어부(40)는 배기 기구(15)를 작동시킴과 함께 조압 기구(14)를 제어해서, 처리실(1)의 내부가 원하는 압력으로 되도록 조정한다.
또한, 제어부(40)는, 정전 흡착용의 DC 전원(31)을 작동시켜서 웨이퍼(2)를 스테이지(4)에 정전 흡착시키고, He 가스를 웨이퍼(2)와 스테이지(4) 사이에 공급하는 매스 플로 컨트롤러(50-4)를 작동시킨 상태에서, 열전쌍 온도계(71)에서 측정한 스테이지(4)의 내부의 온도, 및/또는 검출기(97)에서 계측한 웨이퍼(2)의 중심부 부근, 반경 방향 미들부 부근, 외주 부근의 스펙트럼 강도 정보에 의거해서 연산부(41)에서 구한 웨이퍼(2)의 온도 분포 정보에 의거해서, 웨이퍼(2)의 온도가 소정의 온도 범위로 되도록 IR 램프용 전원(64), 칠러(38)를 제어한다.
다음으로, 도 2 내지 도 4를 이용해서, 본 실시예의 반도체 제조 장치가 웨이퍼(2)를 처리하는 흐름에 대하여 설명한다. 도 2는, 도 1에 나타내는 반도체 제조 장치가 웨이퍼 상에 형성된 처리 대상의 막을 에칭하는 처리의 플로차트이다. 처리 대상의 막은 천이 금속 함유막이다. 에칭 처리에 따른 반도체 제조 장치(100)의 각 공정에서 실시되는, 처리실(1) 내에의 처리 가스의 도입, 배기나 IR 램프(62)의 IR광의 조사에 의한 웨이퍼(2)의 가열 등의 동작은 제어부(40)에 의해서 제어된다.
베이스 챔버(11)의 측벽에는, 다른 진공 용기인 진공 반송 용기가 연결되어 있다. 진공 반송 용기 내부에는, 복수의 암(arm)을 구비한 반송 로봇이 배치되어 있다. 웨이퍼(2)는 암 선단의 핸드 상에 유지되고, 진공 반송 용기의 반송용의 공간 내를 반송되고, 베이스 챔버(11)의 게이트를 통해 처리실(1) 내에 도입된다. 스테이지(4)의 웨이퍼(2)의 재치면을 구성하는 상면에는, 산화알루미늄이나 산화이트륨을 포함하는 유전체제의 막이 배치되어 있다. 웨이퍼(2)는, 스테이지(4)의 유전체막 상에 유지되고, 유전체막 내에 배치된 텅스텐 등 금속제의 막에 공급된 직류 전력에 의해 일어난 정전기력에 의한 막 상면의 파지(把持)력에 의해서 흡착 고정된다.
웨이퍼(2)의 상면에는, 미리 반도체 디바이스의 회로의 구조를 구성하는 패턴 형상으로 가공된 천이 금속 함유막을 포함하는 적층막 구조가 형성되어 있고, 처리 대상의 막(천이 금속 함유막)의 표면의 일부가 노출된 상태로 되어 있다.
천이 금속 함유막으로서는, 예를 들면, 산화란탄(La2O3), 코발트, 구리, 텅스텐, 티타늄, 산화하프늄 등을 들 수 있지만, 여기에 예시한 천이 금속 원소를 함유하는 막으로 한정되는 것은 아니다. 처리 대상의 막을 포함하는 막 구조는, 공지의 스퍼터법, PVD(물리적 기상 성장 : Physical Vapor Deposition)법, ALD(원자층 퇴적 : Atomic Layer Deposition)법, CVD(화학적 기상 성장 : Chemical Vapor Deposition)법 등을 이용해서 원하는 회로를 구성할 수 있는 막두께로 되도록 성막된다. 또한, 회로의 패턴에 따른 형상으로 되도록 포토리소그래피 기술을 사용해서 가공되어 있는 경우도 있다.
반도체 제조 장치(100)는, 표면에 노출된 처리 대상의 천이 금속 함유막을 선택적인 에칭에 의해서 제거한다. 이 선택 에칭 시에, 이하에 설명하는 바와 같은 플라스마를 이용하지 않은 드라이 에칭 기술을 적용한다. 또, 에칭 처리에 앞서, 천이 금속 함유막의 천이 금속 원소의 가수를 조정하기 위하여, 산화 혹은 환원 처리를 행하는 경우도 있다. 천이 금속 원소의 가수에 따라서는, 착체화 가스와 결합해서 유기 금속 착체를 형성하지 않기 때문이다. 따라서, 본 실시예에서 처리 대상으로 하는 천이 금속 함유막은 산화막이어도 되고, 금속막이어도 된다. 어느 막이어도 에칭 처리에 있어서, 산화 또는 환원 처리를 행해서 막 중의 천이 금속 원소를 적절한 가수로 제어함에 의해, 본 실시예의 에칭 처리를 적용할 수 있다. 이 천이 금속 원소의 가수를 조정하는 처리는, 에칭 처리할 막두께에 따라, 후술하는 에칭 처리의 1사이클마다 실행해도 된다.
스테이지(4)에 웨이퍼(2)가 유지된 상태에서, 웨이퍼(2)와 스테이지(4) 사이의 극간에 매스 플로 컨트롤러(50-4)에 의해 유량 또는 속도가 조절된 He 가스가 스테이지(4) 상면의 개구로부터 도입되고, 양자 사이의 열전달이 촉진되어 웨이퍼(2)의 온도가 조절된다. 웨이퍼(2)의 온도(이하, 기판 온도라 함)가 제1 온도 T1 또는 그 이하에 도달한(본 예에서는 냉각된) 것이 제어부(40)에 의해 검출되면, 처리 대상의 천이 금속 함유막의 에칭 처리가 개시된다. 제어부(40)는 광파이버(92)를 이용한 분광 계측에 의해 웨이퍼(2)의 온도를 측정해서 기판 온도로 해도 되고, 열전쌍 온도계(71)가 계측한 스테이지(4)의 온도로부터 기판 온도를 추정해도 된다.
스텝 S101은, 웨이퍼(2)의 표면에 형성된 처리 대상의 천이 금속 함유막에 대하여, 에칭되어야 할 나머지 막두께를 판정하는 스텝이다. 본 스텝에서는, 웨이퍼(2)가 반입되고 나서 처음으로 에칭 처리를 실시하는 경우 및 이미 에칭 처리가 실시되어 있는 경우의 양쪽의 경우에 있어서, 제조되는 반도체 디바이스의 설계, 사양의 값을 적절히 참조해서, 처리 대상의 막의 나머지 막두께(이하, 가공 잔량이라 함)가 제어부(40)에 있어서 산출된다. 제어부(40)의 연산부(41)는, 제어부(40)의 기억 장치에 저장된 소프트웨어를 판독하고, 그 알고리즘에 따라, 처리실(1)에 반입되기 전의 웨이퍼(2)에 실시된 처리에 의한 누적의 가공의 양(누적 가공량)의 값과 처리실(1)에 반입된 후에 실시된 처리에 의한 누적의 가공의 양을 산출하고, 웨이퍼(2)의 설계, 사양의 값에 의거해서 추가의 가공이 필요한지의 여부를 판정한다.
가공 잔량이 0 또는 0으로 간주할 수 있을 정도로 충분히 작은 것으로 해서 미리 정해진 허용값 δ0보다 작다고 판정된 경우에는, 처리 대상의 막의 에칭 처리를 종료한다. 한편, 가공 잔량이 0이 아니(혹은 허용값 δ0 이상)라고 판정된 경우에는, 스텝 S102로 이행한다. 스텝 S102에서는, 가공 잔량이 소정의 문턱값과 비교되어 이보다 많은지 적은지(큰지 작은지)가 판정된다. 문턱값보다 많다고 판정된 경우에는 스텝 S103B로 이행하고, 적다고 판정된 경우에는 스텝 S103A로 이행한다.
반도체 제조 장치(100)에 있어서 처리실(1)에 반송된 웨이퍼(2)에 대해서 도 2에 나타난 처리가 1회 이상 실시된 결과로서의 누적 가공량은, 스텝 S102∼스텝 S109로 이루어지는 한 그룹의 처리 사이클의 누적 횟수와, 미리 취득된 당해 처리 사이클 1회당의 가공량(가공 레이트)으로부터 간이적으로 구할 수 있다. 웨이퍼(2)의 표면 분석이나 도시하지 않은 나머지 막두께의 검출기로부터의 출력에 의해, 혹은 이들의 조합으로부터 가공량을 산출해도 된다.
스텝 S102에서 가공 잔량이 소정의 문턱값보다 크다고 판정된 경우에는, 스텝 S103B로 이행해서, 스텝 S106B까지의 공정(공정 B)을 실시한다. 한편, 스텝 S102에서 가공 잔량이 소정의 문턱값 이하로 판정된 경우에는, 스텝 S103A로 이행해서, 스텝 S107A까지의 공정(공정 A)을 실시한다. 공정 A 또는 공정 B에 의해, 처리 대상의 막의 에칭 처리가 실시되어, 나머지 막두께가 저감된다.
이하, 도 2와 함께, 도 3 또는 도 4를 참조해서, 반도체 제조 장치(100)에 의한 천이 금속 함유막을 에칭하는 처리의 흐름을 설명한다. 도 3 및 도 4는, 반도체 제조 장치가 실시하는 웨이퍼 상의 처리 대상의 천이 금속 함유막의 에칭 처리의 시간의 추이에 대한 동작의 흐름을 모식적으로 나타내는 타임차트이고, 도 3에는 「가공 잔량>문턱값」의 경우(스텝 S102)에 실시되는 공정 B의 타임차트, 도 4에는 「가공 잔량≤문턱값」의 경우(스텝 S102)에 실시되는 공정 A의 타임차트를 나타내고 있다. 각각, 에칭 처리 중의 웨이퍼(2)의 가열 및 냉각, 가스 공급 및 배기의 동작을 모식적으로 나타내고 있고, 실제로 발생하는 온도, 온도 구배나 필요한 제어 시간은 피에칭재(천이 금속 함유막), 착체화재(유기 화합물)의 종류, 반도체 디바이스의 구조 등에 의존해서 서로 다른 것으로 된다.
스텝 S102의 판정 결과가 「가공 잔량>문턱값」으로 된 경우에는, 스텝 S103B로 이행해서, 처리실(1) 내부에 착체화 가스의 공급이 개시된다. 착체화 가스는, 천이 금속 함유막을, 휘발성을 갖는 유기 금속 착체로 변환하기 위한 유기물을 포함하는 가스이고, 탱크(45)에 모인 약액(44)의 증기가 착체화 가스 공급 매스 플로 컨트롤러(50-5)에 의해, 유량 또는 속도가 처리에 적합한 범위 내의 값으로 되도록 조절되어 공급된다. 착체화 가스의 공급 조건(공급량, 공급 압력, 공급 시간, 가스 온도 등)이나 착체화 가스의 종류는, 당해 천이 금속 함유막의 원소 조성, 형상, 막두께, 착체화 가스의 비점을 고려해서 결정된다. 제어부(40)가 그 기억 장치 내에 저장된 소프트웨어에 기재된 알고리즘에 따라 공급 조건을 선택하고, 공급 조건에 따른 지령 신호를 각 기구에 발신한다.
스텝 S103B는, 처리 대상의 천이 금속 함유막의 표면에 착체화 가스의 입자의 물리 흡착층을 형성시키는 공정이다. 이 공정은, 기판 온도를 착체화 가스의 비점과 동등하거나 그보다도 낮은 온도 범위(도 3에서는 제1 온도 T1)로 유지해서 실시된다. 1회의 공정에서 에칭하는 필요 최소한의 층수의 물리 흡착층이 형성되었을 때에 본 스텝을 종료한다. 이 층수는, 원하는 가공 정밀도와 가공량을 고려해서 선택된다. 형성되는 물리 흡착층은 주로 처리 대상의 막의 표면 상태나 온도, 가스의 압력으로 결정되기 때문에, 공급 조건에 따라서 미리 정해진 시간이 경과했을 때 스텝 S104B로 이행한다.
스텝 S104B에서는, 착체화 가스의 공급은 계속한 채로 IR 램프(62)에 IR 램프용 전원(64)으로부터 전력을 공급해서 IR광을 방사시킨다. IR광에 의해 웨이퍼(2)가 가열되고, 기판 온도는 신속히 제2 온도 T2로 승온한다. 웨이퍼(2)가 제1 온도 T1보다 높은 제2 온도 T2까지 승온되어 유지되고 있는 기간에 있어서, 천이 금속 함유막의 재료의 반응성이 활성화되고, 막에의 착체화 가스의 입자의 흡착의 상태가 물리 흡착으로부터 화학 흡착으로 변화한다.
다음의 스텝 S105B에서는, 착체화 가스의 공급은 계속한 채로, IR 램프(62)에 의해 웨이퍼(2)를 더 가열하여, 기판 온도를 제2 온도 T2보다 높은 제4 온도 T4까지 승온한다. 웨이퍼(2)가 승온되고, 막에 화학 흡착한 착체화 가스의 입자에 활성화 에너지가 부여됨에 의해, 막의 유기 금속 착체에의 변환이 개시된다. 웨이퍼(2)가 제2 온도 T2보다 높은 제4 온도 T4까지 승온되어 유지되고 있는 기간에 있어서는, (1) 천이 금속 함유막 표면에 생성한 유기 금속 착체가 휘발해서, 막 표면으로부터 탈리하여 제거되는 제1 현상, 및 (2) 계속적으로 공급되고 있는 착체화 가스가 천이 금속 함유막과 반응해서 휘발성의 유기 금속 착체로 변환되는 제2 현상이 병행해서 진행된다. 이 기간에서의 처리 대상의 막 표면의 특정의 작은 영역을 미시적으로 보면, 당해 영역의 막 표면에서 (1)→(2)→(1)→(2)와 같은 순으로 막 표면의 착체의 휘발(탈리)에 의한 제거와 새로운 착체의 변환 및 형성이 단속적 혹은 단계적으로 현상이 진행되고 있다. 그러나, 처리 대상의 막을 전체적으로 본 경우에는, 실질적으로 연속적인 에칭이 진행되고 있다고 파악할 수 있다.
소정의 기간, 착체화 가스가 웨이퍼(2)에 공급되고, 기판 온도가 제4 온도 T4로 유지됨에 의해, 실질적으로 연속적인 에칭이 계속되고, 원하는 에칭양에 달한 후, 스텝 S106B로 이행해서 착체화 가스의 공급을 정지한다. 한편, 처리실(1) 내는 배기 기구(15)에 의해 진공 배기 배관(16)을 통해 계속 배기되고 있고, 스텝 S106B에 있어서의 착체화 가스의 공급의 정지, 웨이퍼(2)의 냉각(S108)을 포함하는 복수의 공정에 있어서도 배기가 계속해서 행해짐에 의해, 처리실(1) 내의 가스나 생성물의 입자가 처리실(1)의 외부로 배출된다.
이에 대해서, 스텝 S102의 판정 결과가 「가공 잔량≤문턱값」으로 된 경우에는, 스텝 S103A로 이행해서, 처리실(1) 내부에 착체화 가스의 공급이 개시된다. 스텝 S103A에 있어서 필요 최소한의 층수의 물리 흡착층이 형성된 후, 스텝 S104A로 이행해서, IR 램프(62)로부터의 IR광의 조사에 의해 웨이퍼(2)를 가열해서 기판 온도를 신속히 제2 온도 T2로 승온시킨다.
공정 B와 마찬가지로, 공정 A에 있어서도 착체화 가스의 공급 조건이나 착체화 가스의 종류는, 당해 천이 금속 함유막의 원소 조성, 형상, 막두께, 착체화 가스의 비점을 고려해서 결정되고, 제어부(40)가 그 기억 장치 내에 저장된 소프트웨어에 기재된 알고리즘에 따라 공급 조건을 선택하고, 공급 조건에 따른 지령 신호를 각 기구에 발신한다. 웨이퍼(2)가 제1 온도 T1보다 높은 제2 온도 T2까지 승온되어 유지되고 있는 기간에 있어서, 천이 금속 함유막 표면의 재료의 반응성이 활성화되고, 공정 B의 경우와 마찬가지로, 막 표면에의 착체화 가스의 입자의 흡착의 상태가 물리 흡착으로부터 화학 흡착으로 변화한다.
착체화 가스가 천이 금속 함유막에 화학 흡착한 상태에서는, 착체화 가스의 분자와 천이 금속 함유막에 포함되는 천이 금속 원자는 화학적인 결합으로 강고하게 고정되어 있다. 환언하면, 착체화 가스 분자는, 천이 금속 함유막의 표면에 「핀 고정」되어 있다고 할 수 있고, 그 결과로서, 화학 흡착한 착체화 가스 분자의 확산 속도는 느리다.
다음의 스텝 S105A에서는 착체화 가스 공급을 정지하고, 처리실(1)의 내부를 배기한다. 처리실(1)의 내부를 배기함에 의해, 천이 금속 함유막에 화학 흡착하고 있는 상태의 착체화 가스를 남기는 것 외에는, 미흡착 상태나 물리 흡착 상태로 되어 있는 착체화 가스는 모두 처리실(1)의 밖으로 배기·제거된다.
다음으로, 제어부(40)로부터의 지령 신호에 의해 스텝 S104A로부터 계속해서 웨이퍼(2)에 조사하는 IR 램프(62)로부터의 IR광의 조사량이 크게 되어, 기판 온도를 제3 온도 T3으로 승온시킨다(스텝 S106A). 그 후, 웨이퍼(2)는 제3 온도 T3으로 소정의 기간만큼 유지된다. 웨이퍼(2)가 제3 온도 T3까지 승온되어 유지되고 있는 기간에 있어서, 천이 금속 함유막 표면에 화학 흡착하고 있는 상태의 착체화 가스의 입자는, 막 표면의 재료와의 반응에 의해 휘발성의 유기 금속 착체로 서서히 변환된다. 이때, 화학 흡착에 의해 고정된 착체화 가스 이외의 착체화 가스는 처리실(1) 내에 존재하고 있지 않으므로, 생성하는 유기 금속 착체층의 두께는, 화학 흡착층의 두께와 동등 혹은 그 이하로 된다.
그 후, IR 램프(62)로부터의 IR광의 조사량이 더 증대되어, 기판 온도를 제4 온도 T4로 승온시키고(스텝 S107A), 그 후, 웨이퍼(2)는 제4 온도 T4로 소정의 기간만큼 유지한다. 웨이퍼(2)가 제4 온도 T4까지 승온되어 유지되고 있는 기간에 있어서, 막 표면에 형성된 유기 금속 착체가 탈리함에 의해, 처리 대상의 막 표면으로부터 제거된다.
이상 설명한, 스텝 S103A→스텝 S104A→스텝 S105A→스텝 S106A→스텝 S107A의 일련의 스텝으로 구성되는 공정 A와, 스텝 S103B→스텝 S104B→스텝 S105B→스텝 S106B의 일련의 스텝으로 구성되는 공정 B는, 웨이퍼(2)의 천이 금속 함유막의 표면에 화학 흡착층을 생성할 때까지는 마찬가지이지만, 화학 흡착층이 유기 금속 착체로 변환되는 그 후의 스텝 이후는 서로 다른 동작의 흐름을 갖고 있다.
공정 A에서는, 착체화 가스의 공급을 정지한 상태에서 기판 온도가 제4 온도 T4까지 승온, 유지되는 기간에, 화학 흡착층으로부터 변환된 1층∼수층 정도의 유기 금속 착체의 탈리가 종료되고, 그 바로 아래에 있는 천이 금속 함유막이 노출됨에 의해 반응은 종식된다. 이에 대해서, 공정 B에서는 착체화 가스의 공급을 계속한 채로 기판 온도가 제4 온도 T4까지 승온, 유지되기 때문에, 화학 흡착층으로부터 변환된 1층∼수층 정도의 유기 금속 착체의 탈리가 종료되고, 그 바로 아래에 있는 미반응의 천이 금속 함유막이 노출되어도, 노출된 막은 제4 온도 T4로 가온되어 활성도가 증가되어 있으므로, 착체화 가스와 천이 금속 함유막이 접촉하면 물리 흡착, 화학 흡착, 착체 변환의 과정이 한번에 진행되고, 착체화 가스의 접촉으로부터 바로 유기 금속 착체에의 변환이 발생한다. 또한, 생성한 유기 금속 착체가 신속히 탈리함으로써, 전체적으로 연속적인 처리 대상의 막의 에칭이 진행된다.
이 때문에, 공정 B의 기판 온도가 제4 온도 T4까지 승온, 유지된 기간에 있어서의 에칭 처리에서는, 천이 금속 함유막의 고활성의 미소의 영역, 예를 들면, 금속 결정립계나 특정의 결정 방위 등이 우선적으로 유기 금속 착체로 변환되어 제거된다는 현상을 나타내고, 요철이 증대해서 조면화(粗面化)가 진행된다. 이는, 착체화 가스의 접촉으로부터 바로 유기 금속 착체에의 변환이 발생하기 때문에, 우연히 착체화 가스가 접촉한 막의 표면이 고활성 영역이면 바로 유기 금속 착체로 변환되어 제거되는 한편, 착체화 가스가 접촉한 막의 표면이 고활성 영역이 아니면 물리 흡착을 일으키지 않고 착체화 가스의 성분인 유기 화합물이 막 표면으로부터 떨어져 버리기 때문이다.
이에 대해서, 공정 A의 에칭 처리에서는, 화학 흡착층을 형성하는 것은 기판 온도를 제2 온도 T2로 승온하고, 유지하고 있는 기간으로 한정되어 있다. 이와 같은 비교적 저온에서의 화학 흡착층의 형성 과정에서는 화학 흡착층이 자기조직적으로 면 배향 성장함에 의해서, 처리 후의 천이 금속 함유막의 표면은 평탄화가 진행된다. 즉, 물리 흡착으로부터 화학 흡착에의 변화는, 입체 구조를 갖는 착체화 가스의 분자가 특정의 방향으로 막 표면에 배향 흡착하고 있는 경우에 신속히 진행된다. 막 표면의 활성도가 높지 않은 상태에서는, 물리 흡착에 의해서 유지된 착체화 가스는, 막 표면으로부터 떨어지지 않고, 특정의 방향으로 바뀌어서 안정화(면 배향 성장)함에 의해, 막 표면의 미시적인 활성도의 영향이 에칭 처리 결과에 나타나는 것을 억제할 수 있다.
또, 공정 A, 공정 B의 어느 경우에 있어서도, 제4 온도 T4는, 착체화 가스 분자 분해 개시 온도 및 유기 금속 착체 분자의 분해 개시 온도보다도 낮으며, 또한, 유기 금속 착체 분자의 기산(기화 증산) 개시 온도와 같거나 또는 보다 높아지도록 설정된다. 또, 유기 금속 착체가 천이 금속 함유막으로부터 탈리하는 현상은 엄밀하게는 휘발, 승화 등이 있을 수 있지만, 여기에서는 현상의 구별은 중요하지는 않기 때문에, 포괄적으로 기화, 혹은 기산으로 표현하는 경우도 있다. 유기 금속 착체 분자의 분해 개시 온도와 기산 개시 온도의 온도차가 작고, 반도체 제조 장치(100)의 사양, 예를 들면, 스테이지(4) 상면의 면 방향에 대한 온도의 균일성에 대해서 불충분한 경우에는, 유기 금속 착체 분자의 기산 개시 온도를 저하시키기 위한 기존의 방법, 예를 들면, 평균 자유 공정을 넓히기 위해서 처리실(1) 내를 감압하는 등의 방법을 적용해도 된다.
공정 A 또는 공정 B가 종료되면, 스텝 S108로 이행해서 웨이퍼(2)의 냉각을 개시한다. 스텝 S109에 있어서 제1 온도 T1에 기판 온도가 도달한 것을, 광파이버(92)를 이용한 분광 계측, 혹은 열전쌍 온도계(71)의 출력으로부터 제어부(40)가 검출할 때까지 웨이퍼(2)의 냉각을 계속한다.
스텝 S108에서는, 스테이지(4)와 웨이퍼(2) 사이에 냉각 가스를 공급하는 것이 바람직하다. 냉각 가스로서는, 예를 들면 He나 Ar 등이 바람직하고, He 가스를 공급하면 짧은 시간에 냉각할 수 있으므로 가공 생산성이 높아진다. 단, 스테이지(4)의 내부에는 칠러(38)에 접속된 냉매의 유로(39)가 마련되어 있으므로, 스테이지(4)의 위에 정전 흡착하고 있으면, 냉각 가스를 흘려보내지 않은 상태에서도 웨이퍼(2)를 냉각할 수 있다.
제어부(40)는, 웨이퍼(2)의 온도가 제1 온도 T1에 도달한 것을 검출하면, 스텝 S101로 되돌아가서 가공 잔량이 0에 도달했는지의 여부를 판정한다. 가공 잔량이 0에 도달했다고 판정되면 웨이퍼(2)의 처리 대상의 막의 에칭 처리가 종료되고, 0보다 크다고 판정된 경우에는 다시 스텝 S102로 이행해서 공정 A 또는 공정 B의 어느 하나의 처리가 실시된다.
웨이퍼(2)의 처리를 종료하는 경우는, 제어부(40)로부터의 지령 신호에 따라서, 매스 플로 컨트롤러(50-4)로부터 He 가스의 공급 경로를 통해 스테이지(4) 상면의 개구로부터 스테이지(4) 상면과 웨이퍼(2) 이면 사이의 극간에 공급되고 있던 He 가스의 공급이 정지된다. 또한, He 가스 공급 경로와 진공 배기 배관(16) 사이를 연통하는 폐기 가스 경로 상에 배치된 밸브(52)를 폐색 상태로부터 개방 상태로 하고, 당해 극간의 He 가스를 처리실(1) 외로 배출함에 의해 극간 내의 압력을 처리실(1) 내의 압력과 동(同) 정도로 함과 함께, 정전기의 제거를 포함하는 웨이퍼(2)의 정전 흡착의 해제를 실시한다. 이후, 베이스 챔버(11)의 게이트가 개방되어 진공 반송 용기로부터 진입한 반송 로봇의 암 선단에 웨이퍼(2)가 전달된다. 다음으로 처리해야 할 웨이퍼(2)가 있는 경우에는 다시 반송 로봇의 암이 미처리의 웨이퍼(2)를 유지해서 진입하고, 처리해야 할 웨이퍼(2)가 없는 경우에는 게이트가 폐색되고, 반도체 제조 장치(100)에 의한 반도체 디바이스를 제조하는 운전이 정지된다.
또, 공정 A 또는 공정 B에서 설정되는 제2 온도, 제4 온도는, 공정 A, B 사이에서 같은 값이어도 되고 서로 달라도 된다. 또한, 처리 대상의 막을 에칭하기 위하여, 도 2에 나타나는 공정 A 또는 공정 B를 포함하는 사이클을 1회 이상 반복하여 실시할 경우, 제1∼제4 온도는 사이클 사이에서 같아도 되고 서로 달라도 된다. 이들 온도는, 웨이퍼(2)의 에칭 처리 전에 사전에 신중하게 검토되어, 제1∼제4 온도의 각각에 대하여, 적절한 온도 범위가 설정되어 있다. 제어부(40)는 그 기억 장치에 저장된 설정된 온도 범위의 정보를 판독하고, 반도체 제조 장치(100)에 요구되는 성능이나 대상의 웨이퍼(2)의 사양에 따라서 각 사이클의 공정 A, 공정 B의 웨이퍼(2)의 처리의 조건의 하나로서 각 스텝의 온도를 설정한다.
다음으로, 반도체 제조 장치(100)에서 실시되는 반도체 제조 방법을, 구체예를 들면서 설명한다.
우선, 웨이퍼(2)의 에칭 처리(도 2)를 개시하기 전에, 웨이퍼(2)를 스테이지(4) 상에 흡착하여 유지한 후, 처리실(1)의 내부를 감압해서 웨이퍼(2)를 가열한다. 웨이퍼(2)가 가열되어 기판 온도가 상승함에 의해, 웨이퍼(2)의 표면에 흡착되어 있는 기체(수증기 등)나 이물이 탈리한다. 웨이퍼(2)의 표면에 흡착되어 있는 가스 성분이 충분히 탈리한 것이 확인되면, 처리실(1) 내부는 감압된 상태인 채로, 웨이퍼(2)의 가열을 정지하고, 웨이퍼(2)의 냉각을 개시한다. 이 공정에 있어서 가열이나 냉각은 공지의 수단을 이용하면 된다. 또, 이물 제거에는, 처리실(1) 내에 형성한 플라스마에 의한 표면의 회화(灰化)(애싱)나 클리닝 등의 공지의 방법을 이용해도 된다.
기판 온도가 저하해서 미리 정해진 제1 온도 T1 혹은 그 이하에 도달한 것이 제어부(40)에서 검출되면, 도 2에 나타난 플로차트에 따라서 웨이퍼(2)의 처리가 행해진다. 또, 웨이퍼(2)가 처리의 개시 전, 예를 들면 처리실(1) 내에 반입되기 전에, 웨이퍼(2)의 처리 대상의 천이 금속 함유막을 처리할 때의 가스의 종류나 유량, 처리실(1) 내의 압력 등의 처리의 조건, 소위 처리의 레시피가 제어부(40)에 있어서 선택된다. 예를 들면, 웨이퍼(2)의 각인 등을 이용해서 각 웨이퍼(2)의 ID 번호를 취득하고, 제어부(40)에 접속된 도시하지 않은 네트워크 등 통신용의 설비를 통해 생산 관리 데이터베이스로부터 데이터를 참조해서 당해 번호에 대응하는 웨이퍼(2)의 처리의 내력이나 에칭 처리의 대상의 막의 조성이나 두께, 당해 대상의 막을 에칭하는 양(목표로 하는 나머지 막두께, 에칭하는 깊이)이나 에칭의 종점의 조건 등의 데이터를 취득한다.
예를 들면, 웨이퍼(2)에 실시하는 처리가, 초기의 두께가 소정의 문턱값보다 작은 0.3㎚의 산화란탄막을 제거하는 에칭 처리인 경우에는, 란탄(3+) 및 산소(2-)의 이온 반경은 각각 약 1.0옹스트롬, 약 1.3옹스트롬이므로, 거의 원자 또는 분자층 1층분의 산화란탄을 제거하는 처리인 것이 판정되고, 도 2의 스텝 S102에 있어서의 「가공 잔량≤문턱값」으로 판정된 후에 이행하는 공정 A의 플로에 따라서 막의 처리를 실시하도록, 제어부(40)로부터 반도체 제조 장치(100)를 구성하는 각부(各部)에 그 동작을 조절하는 지령 신호가 발신된다.
한편, 웨이퍼(2)에 실시하는 처리가, 소정의 문턱값을 초과하는 3㎚의 산화란탄막을 제거하는 처리인 경우에는, 약 10층분 혹은 그 이상의 산화란탄층을 제거해야만 한다. 공정 A의 플로에 의해 예를 들면 1층씩 에칭하는 경우에는, 공정 A의 플로를 10회 이상 반복하게 되어, 생산성이 손상되어 버릴 우려가 있다. 그래서, 우선, 복수 층(예를 들면 5∼6층)을 함께 제거하고, 그 후에 남는 막층을 1층씩 제거하는 처리를 행한다. 구체적으로는, 스텝 S102에서 「가공 잔량>문턱값」으로 판정해서 스텝 S103B로 이행하고, 공정 B의 플로에 따라서 처리 대상의 막을 처리한 후, 공정 A의 플로를 적어도 1회 실시한다.
공정 A 및 공정 B의 최초의 스텝인 스텝 S103A, S103B는, 천이 금속 함유막의 표면에 착체화 가스의 물리 흡착층을 형성시키는 처리이고, 착체화 가스의 비점과 동등하거나 그보다도 낮은 온도로 웨이퍼(2)를 유지해서 실시된다. 착체화 가스의 상세는 후술하지만, 루이스 염기를 포함하는 유기 화합물을 주된 유효 성분으로서 포함하는 가스(유기 가스)이다. 이와 같은 유기 화합물로서, 예를 들면, 비점 약 200℃의 유기 화합물을 이용하는 경우에는, 180℃ 정도, 혹은 최고 온도가 약 200℃까지인 온도 범위에서 실시한다.
유기 가스의 성분으로서 살리실알데히드(비점 약 200℃)를 사용할 경우, 바람직한 제1 온도 T1은 100℃ 정도 내지 180℃이고, 더 바람직하게는 120℃ 내지 160℃의 범위이다. 제1 온도 T1이 100℃를 하회하면, 온도를 승강시키기 위한 시간이 오래 걸리기 때문에, 생산성이 낮아져 버릴 우려가 있다. 한편, 제1 온도 T1이 180℃를 상회하면, 살리실알데히드의 흡착의 효율이 저하해 버려서 단시간에 흡착을 행하게 하기 위하여 살리실알데히드의 가스의 유량을 크게 해야만 해서, 운전의 비용이 증대해 버릴 우려가 있다.
천이 금속 함유막의 표면에 물리 흡착층이 형성된 후, 스텝 S104A, S104B에 있어서 웨이퍼(2)는 신속히 제2 온도 T2로 승온되고, 천이 금속 함유막의 표면의 착체화 가스의 흡착 상태를 물리 흡착 상태로부터 화학 흡착 상태로 변화시킨다. 이 공정에 있어서의 승온에 의해, 막의 표면에 흡착한 착체화 가스의 입자의 흡착 상태로 변화를 일으키기 위한 활성화 에너지가 부여된다.
제2 온도 T2는, 천이 금속 함유막의 표면의 상태와 착체화재의 특성(반응성)의 양자의 영향을 고려해서 결정된다. 예를 들면, 처리 대상막으로서의 산화란탄막에 대해서 살리실알데히드를 주성분으로 하는 착체화용의 유기 가스가 공급되었을 경우, 제2 온도 T2의 바람직한 범위는 120℃ 내지 210℃ 정도로 된다. 제2 온도 T2가 120℃보다도 낮으면 화학 흡착층에의 변환에 요하는 시간이 오래 걸리고, 제2 온도 T2가 210℃를 초과하면 화학 흡착 상태에서 멈추지 않고 유기 금속 착체로까지 변환되어 버려서, 막두께의 제어성이 저하해 버릴 우려가 높아진다.
에칭양이 클 경우, 예를 들면, 3㎚를 초과하는 막두께의 산화란탄막을 에칭으로 제거하는 경우에는, 공정 B의 플로에 따라서, 살리실알데히드 등의 착체화 가스의 공급을 유지한 채로, 적외선 가열을 더 계속해서 제4 온도 T4로까지 승온시킨다(스텝 S105B). 제4 온도 T4는, 천이 금속 함유막의 천이 금속 원소와 착체화 가스가 반응해서 생성하는 휘발성 유기 금속 착체나 착체화 가스의 열분해가 발생하는 온도보다도 낮으며, 또한 유기 금속 착체가 기화를 개시하는 온도와 같거나 또는 그 이상의 온도로 설정된다. 스텝 S106B에서 착체화 가스의 공급이 정지될 때까지의 기간, 웨이퍼(2)의 온도가 제4 온도 T4 이상의 온도로 유지되고, 웨이퍼(2) 상면의 천이 금속 함유막의 표면이 실질적으로 연속해서 에칭된다.
에칭양이 적을 경우, 예를 들면, 0.3㎚의 막두께의 산화란탄막을 에칭으로 제거하는 경우에는, 공정 A의 플로에 따라서, 살리실알데히드 등의 착체화 가스의 공급을 정지하고, 처리실(1)의 내부를 배기해서 처리에 영향을 미치는 입자를 배출한(스텝 S105A) 후에, 웨이퍼(2)를 가열해서 제3 온도 T3까지 승온시킨다(스텝 S106A). 천이 금속 함유막의 온도가 제3 온도 T3으로 되어 소정 기간 유지됨으로써 막 표면에 생성된 화학 흡착층이 유기 금속 착체로 변환된다.
제3 온도 T3은, 제2 온도 T2와 동등 또는 이보다 높으며, 또한 유기 금속 착체 분자의 기산 개시 온도보다도 낮은 범위 내의 온도로 설정된다. 반도체 제조 장치(100)의 온도 제어의 안정성이나 기판 온도의 온도 계측 정밀도 등을 고려해서, 전술한 적정 온도 범위 내에서 설정한다. 천이 금속 함유막으로서 산화란탄막, 착체화 가스로서 살리실알데히드를 주성분으로 하는 혼합 가스를 이용하는 에칭 처리의 경우에서는, 유기 금속 착체 분자의 기산 개시 온도는 약 320℃이므로, 제3 온도 T3의 적정 온도 범위는 120℃ 내지 310℃이다.
IR 램프(62)로부터의 IR광의 웨이퍼(2)에의 조사가 계속되고, 웨이퍼(2)의 온도가 스텝 S106A에서 설정되는 제3 온도 T3으로 소정의 기간 유지된 후에, 스텝 S107A에 있어서 IR광의 조사 강도를 더 크게 해서 웨이퍼(2)의 온도를 제4 온도 T4로 승온시킨다. 웨이퍼(2)의 온도가 제4 온도 T4로 유지됨에 의해, 화학 흡착층으로부터 변환된 1 내지 수층 정도의 유기 금속 착체가 휘발하여 제거된다.
유기 금속 착체가 제거되어 그 바로 아래에 있는 천이 금속 함유막 혹은 천이 금속 함유막의 밑에 배치되어 있는 실리콘 화합물 등의 층이 노출된 시점에서, 반응은 종식한다. 또, 천이 금속 함유막으로서 산화란탄막, 에칭용 유기 가스로서 살리실알데히드를 주성분으로 하는 혼합 가스를 이용한 처리의 경우, 제4 온도 T4의 바람직한 범위는 310℃ 내지 390℃이다. 제4 온도 T4가 310℃보다도 저온이면 기화하는 속도가 느려 처리의 효율이 손상되어 버리고, 반대로 제4 온도 T4가 390℃를 초과하면 유기 금속 착체가 분해할 우려가 높아지기 때문이다.
도 5는, 반도체 제조 장치가 실시하는 웨이퍼 상의 처리 대상의 천이 금속 함유막의 에칭 처리의 시간의 추이에 대한 동작의 흐름을 모식적으로 나타내는 타임차트이고, 공정 A의 대체 플로로서 위치 부여된다. 이 때문에, 도 5에는 도 2의 플로차트의 스텝에 상당하는 타이밍을, 대응하는 스텝의 부호를 C로 치환한 부호에 의해 표시하고 있다. 단, 도 5의 타임차트의 동작의 흐름은 도 2의 플로차트의 플로대로가 아니라, 공정 A와의 비교를 위하여, 참고 정보로서 표시하고 있다.
제어부(40)는 웨이퍼(2)의 온도가 미리 규정된 제1 온도 T1 혹은 그 이하인 것을 검지한 후, 처리실(1) 내에 처리용의 가스로서의 유기 가스를 공급해서, 처리 대상의 천이 금속 함유막의 표면에 유기 가스의 입자를 흡착시켜서 물리 흡착층을 형성시키는 처리(스텝 S103C)가 개시된다. 본 처리에서는, 스텝 S103C의 개시 후, 바로 IR 램프(62)에 전력을 공급해서 IR광을 방사시키고, 이에 의해 웨이퍼(2)를 가열해서 기판 온도를 신속히 제2 온도 T2로 승온시킨다. 이에 의해, 처리 대상의 막의 표면의 유기 가스의 입자의 흡착 상태가 물리 흡착 상태로부터 화학 흡착 상태로 변화한다.
미리 정해진 기간, 웨이퍼(2)가 제2 온도 T2로 유지되면서, 처리실(1) 내의 웨이퍼 상면에의 유기 가스의 공급이 계속된다. 이 때문에, 이 기간에는, 천이 금속 함유막의 표면에 유기 가스의 성분의 물리 흡착층이 형성되는 반응과 당해 물리 흡착층이 화학 흡착층으로 전환되는 전환 반응이 병렬해서 연속적으로 진행된다.
전술한 바와 같이, 천이 금속 함유막의 표면에 형성된 화학 흡착층을 통해서 천이 금속 함유막의 내부에 유기 가스 분자가 확산하는 속도는 느리므로, 화학 흡착층의 막두께는 처리 시간에 대해서 포화한다. 기판 온도를 제2 온도 T2로 유지하면서, 소정 기간 유기 가스의 공급을 계속하고, 화학 흡착층의 막두께가 포화한 후에 유기 가스의 공급을 정지한다(S105C).
반도체 제조 장치(100)는, 유기 가스를 공급 개시 전부터 배기 기구(15), 조압 기구(14)에 의해 처리실(1)의 내부압을 감압 상태로 유지하고 있다. 이 때문에, 유기 가스의 공급을 정지하면, 막 표면에 화학 흡착하고 있는 유기 가스를 남기는 것 외에, 미흡착 상태나 물리 흡착 상태로 되어 있는 유기 가스는 모두 처리실(1)의 밖으로 배기·제거된다. 또, 처리실(1)의 내벽 등에 물리 흡착한 유기 가스를 처리실(1)의 밖으로의 배기·제거를 촉진하기 위하여, 소량의 Ar 가스를 처리실(1) 내부에 계속 공급하는 것이 바람직하다.
Ar 가스의 공급량이나 처리실(1) 내의 압력은, 피가공막이나 에칭용 유기 가스의 조성에 따라서 적절한 조정이 필요하지만, 살리실알데히드를 주성분으로 하는 에칭용 유기 가스를 이용해서 산화란탄막을 에칭하는 경우에는, Ar 공급량 200sccm 이하, 처리실 내 압력은 0.5 내지 3Torr 정도가 바람직하고, 더 바람직하게는, Ar 공급량은 개략 100sccm, 처리실 내 압력은 1.5Torr 정도이다. 처리실 내 압력이 3Torr을 상회할 때 Ar 공급량은 200sccm을 초과해서 커지고, 처리실(1) 내에서의 에칭용 유기 가스의 유효 농도가 낮아져서 피가공막 표면에의 흡착 효율이 저하하여, 에칭 속도의 저하를 초래할 우려가 높아진다. 한편, 처리실 내 압력이 0.5Torr을 하회하면, 처리실(1) 내에서의 에칭용 유기 가스의 체류 시간이 짧아지기 때문에, 에칭용 유기 가스의 사용 효율이 저하하기 쉬워진다.
다음으로, IR 램프(62)를 사용한 적외선 가열에 의해, 제4 온도 T4로까지 승온시키고(S107C), 소정의 기간, 개략 그 온도로 유지한다. 제4 온도 T4에의 승온 및 온도 유지의 과정에서 화학 흡착층으로부터 유기 금속 착체에의 변환과 유기 금속 착체의 휘발 제거가 진행된다.
유기 금속 착체의 휘발 제거가 종료되고, 그 바로 아래에 있는 천이 금속 함유막 혹은 천이 금속 함유막의 밑에 배치되어 있는 실리콘 화합물 등의 층이 노출된 시점에서 1사이클분의 에칭이 종료된다. 그 후, IR 램프(62)를 사용한 적외선 가열을 정지함에 의해, 웨이퍼(2)로부터의 방열에 의해서 온도가 내려가기 시작한다. 기판 온도가 제2 온도 T2 혹은 그 이하의 온도에 도달하면(S108), 1사이클분의 처리가 종료되게 된다.
이후, 스텝 S103C로부터 시작되는 제2회째 이후의 사이클 처리를 반복함에 의해, 소정 막두께의 에칭을 실현할 수 있다. 도 4에 나타낸 공정 A의 플로와 비교하면, 제3 온도 T3에 관한 온도 계층을 줄이고, 특히 시간이 걸리는 스텝 S108(냉각 스텝)의 온도폭을 (T4-T1)로부터 (T4-T2)로 좁힘에 의해서 1사이클당의 시간을 단축할 수 있다. 제3 온도 T3에 관한 온도 계층을 줄임에 의해, 공정 A의 플로보다도 에칭 후의 표면에 러프니스가 발생할 우려는 있지만, 실용상 문제가 없을 정도로 억제하는 것은 가능하다.
또, 도 5의 타이밍 차트의 동작의 흐름을 도 3 또는 도 4의 타이밍 차트의 흐름과 조합시키는 것도 가능하다. 예를 들면, 공정 A에 있어서 제3 온도 T3으로 유지하는 기간을 없애고, 착체화 가스의 공급을 정지하고, 여분의 착체화 가스를 처리실(1)로부터 배기한 후, 바로 제4 온도 T4로 승온해도 된다. 또한, 공정 A, 공정 B에 있어서, 도 5의 타이밍 차트의 동작과 같이, 냉각 후(스텝 S109)의 온도를 제2 온도 T2로 고정해도 된다.
계속해서, 바람직한 에칭용 유기 가스의 성분에 대하여 설명한다.
에칭용 유기 가스의 주된 유효 성분은, 천이 금속 원자에 대해서 적어도 2좌 이상의 배위 결합을 형성할 수 있는 유기 화합물, 소위 다좌 배위자 분자로서, 할로겐을 포함하지 않으며, 또한, 이하의 분자 구조식(1)∼(3)의 어느 하나를 갖는 유기 화합물이다. 에칭용 유기 가스로 하는 유기 화합물은, 1종류 혹은 복수 종류의 유기 화합물의 혼합물이어도 되고, 필요에 따라서, 이들을 적절한 희석재에 용해시켜서 약액(44)으로 한다. 희석재에 용해시킴에 의해, 희석재가 하기에 나타나는 분자 구조식으로 표시되는 성분의 기화를 촉진하고, 또한 기화한 희석재가 캐리어 가스로서 기능함에 의해, 유기 가스의 원활한 공급이 가능해진다.
분자 구조식(1)은 (화 1)에 나타나는 분자 구조이다. 벤젠환 등을 갖는 방향족 화합물이고, 방향족환에 적어도 하나의 카르보닐기가 결합하고 있고, 카르보닐기가 결합한 방향족환 상의 탄소 원자에 인접 접속하고 있는 탄소 원자 상에 루이스 염기성을 갖는 치환기(Y-X)인 OH기, OCH3기, NH2기, N(CH3)2기 등을 갖는다. 방향족환에 결합하는 카르보닐기로서는 Z의 위치에 OH나 NH2가 아닌, H 혹은 CH3이 결합한 화합물이 바람직하다.
[화 1]
Figure 112021096625151-pct00001
분자 구조식(2)은 (화 2)에 나타나는 분자 구조이고, 적어도 하나의 루이스 염기성을 갖는 N(질소 원자)을 방향족환 내에 갖고 있고, N 원자에 인접해서 접속하고 있는 탄소 원자 상에 C=C 결합 혹은 C=O 결합을 갖는 치환기(C=R2)가 결합한 화합물이다.
[화 2]
Figure 112021096625151-pct00002
분자 구조식(3)은 (화 3)에 예시되는 지방족 트리아민(n=1), 지방족 테트라아민(n=2), 지방족 펜타아민(n=3)으로서, 임의의 2개의 N 원자 간에 C2 탄소쇄를 갖는 화합물이다.
[화 3]
Figure 112021096625151-pct00003
(화 1)에 나타나는 분자 구조는, 벤젠환에 적어도 하나의 카르보닐기가 결합하고 있고, 카르보닐기의 탄소 원자로부터 3원자 떨어진 장소에 비공유 전자쌍을 갖는 원자(Y)가 결합되어 있다. (화 1)에서는 루이스 염기성의 비공유 전자쌍을 갖는 원자로서 O 또는 N을 예시했다. 원자(Y)를 S, P 등 다른 비공유 전자쌍을 갖는 원자로 치환하는 것도 가능하지만, 그 경우에는 각각 대응하는 유기 금속 착체의 기산 개시 온도가 상승하는 점에 유의해서 프로세스의 조정이 필요해진다.
(화 1)에 나타나는 분자 구조에서는 카르보닐기에 비공유 전자쌍을 갖지 않는 H 혹은 CH3이 결합하고 있다. 카르보닐기에 비공유 전자쌍을 갖는 O 혹은 N이 결합하고 있을 경우, 예를 들면, Z=OH의 경우에는 그 비점이 높아져서 에칭용 유기 가스로서 공급하는 것이 곤란해지는 경향이 강해진다. 또, (화 1)에 있어서, X=H, Y=O, Z=H, R=H의 경우가 살리실알데히드이다.
살리실알데히드에서는, 원자(Y), 즉 O의 비공유 전자쌍과 카르보닐기의 O의 비공유 전자쌍이 천이 금속 원소에 공여되는 형으로 2개의 배위 결합이 생성되어 유기 금속 착체로 된다. 배위 결합은, 전자 공여+역공여형의 강고한 결합이고, 또한 그 결합을 2개소에 형성하고 있기 때문에, 얻어지는 살리실알데히드 금속 착체는 열적으로 안정적인 착체 화합물로 된다. 예를 들면, 종래 기술에서 예시되어 있던 아세트산이나 포름산과 천이 금속 원소의 반응에서 얻어지는 천이 금속의 아세트산염이나 천이 금속의 포름산염에서는 결합이 1개이다. 2개의 배위 결합에 의해서 결합함에 의해, 본 실시예에서 예시하는 에칭용 유기 가스를 이용해서 중간 생성하는 유기 금속 착체는, 이들 카르복시산염류와 비교해서 열적인 안정성이 현저하게 개선되어 있다.
또한, 살리실알데히드의 경우로 말하자면, 카르보닐기의 탄소 원자로부터 3원자 떨어진 장소에 있는 OH기(치환기(Y-X))는 브뢴스테드산성을 나타내는 치환기이지만, 카르보닐기가 갖는 전자 흡인적인 특성 및 카르보닐기 O 원자의 루이스 염기성에 의해서, 분자 내에서 부분적으로 중화된 상태로 되어 있다. 분자 구조에 극성기를 가지면 일반적으로 분자 간 인력은 커지지만, 분자 내에서 부분적으로 전하 중화함으로써 그 영향을 억제할 수 있다.
(화 1)에 나타나는 분자 구조에 있어서, 그 방향족성을 담당하는 부분 분자 구조인 벤젠환도 중간 생성되는 유기 금속 착체의 열안정성을 높이고 있다. 벤젠환을 나프탈렌환, 트로폴론환 등의 다른 방향족 구조로 치환하는 것도 가능하지만, 다른 방향족 구조로 치환하는 경우에는 각각 대응하는 유기 금속 착체의 기산 개시 온도가 상승하는 점에 유의해서 프로세스의 조정이 필요해진다.
(화 2)에 나타나는 분자 구조는, 피리딘환의 N 원자의 인접 탄소 원자에 측쇄가 결합하고 있고, 그 측쇄에는, C=C(탄소-탄소 2중 결합) 또는 C=O(탄소-산소 2중 결합)과 루이스 염기성을 나타내는 비공유 전자쌍을 갖는 원자(Y)가 결합되어 있다. (화 2)에서는 루이스 염기성의 비공유 전자쌍을 갖는 원자(Y)로서 O 또는 N을 예시하고 있다.
측쇄가 탄소-탄소 2중 결합일 경우, 피리딘환의 N 원자의 2개 옆의 탄소 원자로부터 연장되는 탄소쇄(R1)와 연결되어 있어도 상관없다. 측쇄가 탄소-탄소 2중 결합으로 피리딘환의 N 원자의 2개 옆의 탄소 원자로부터 연장되는 탄소와 연결되어 있는 예로서, X=H, Y=O, R1∼R2=벤젠환인 퀴놀리놀을 들 수 있다. 퀴놀리놀에서는, 원자(Y)인 O의 비공유 전자쌍과 피리딘환의 N의 비공유 전자쌍이 천이 금속 원소에 공여되는 형으로 2개의 배위 결합을 생성해서 퀴놀리놀 금속 착체가 형성된다.
분자 구조식(1)의 경우와 마찬가지로, 배위 결합은 전자 공여+역공여형의 강고한 결합이고, 또한 그 결합을 2개소에 형성하고 있기 때문에, 얻어지는 유기 금속 착체는 열적으로 안정적인 착체 화합물이다. 또한, 퀴놀리놀의 경우로 말하자면, 피리딘환의 N 원자로부터 3원자 떨어진 장소에 있는 OH기(치환기(Y-X))는 브뢴스테드산성을 나타내는 치환기이지만, 피리딘환의 N 원자가 갖는 루이스 염기성에 의해서, 분자 내에서 부분적으로 중화된 상태로 되어 있고, 퀴놀리놀 분자 간의 인력 억제, 즉, 퀴놀리놀의 휘발성을 높이는 것을 통해, 에칭용 유기 가스 공급기(47) 및 제어부(40)의 부하를 낮추고, 또한, 에칭 가스 공급 배관의 가온을 생략할 수 있는 경우가 있다.
(화 2)에 나타나는 분자 구조에 있어서, X=H, Y=O, R1=H, R2=O의 경우가 피콜린산이다. 피콜린산에서는, 원자(Y)인 O의 비공유 전자쌍과 피리딘환의 N의 비공유 전자쌍이 천이 금속 원소에 공여되는 형으로 2개의 배위 결합이 생성되어 유기 금속 착체를 형성한다. 따라서, 얻어지는 피콜린산 금속 착체는 열적으로 안정적인 착체 화합물이다. 또한, 피콜린산도 퀴놀리놀의 경우와 마찬가지로, 피리딘환의 N 원자로부터 3원자 떨어진 장소에 있는 OH기는 브뢴스테드산성을 나타내는 치환기이지만, 피리딘환의 N 원자가 갖는 루이스 염기성에 의해서, 분자 내에서 부분적으로 중화된 상태로 되어 있다.
(화 2)에서는, 루이스 염기성을 나타내는 방향족환 구조로서 피리딘환으로 한 예를 나타내고 있지만, 피리딘환 대신에, 피롤환, 피라졸환, 이미다졸환, 퓨란환, 옥사졸환, 인돌환, 퀴놀린환, 쿠마린환 등을 이용하는 것도 가능하다. 단, 이들의 대체 구조를 갖는 유기 재료는, 일반적으로 피리딘환 구조의 재료보다도 고가로 되는 경우가 많은 점에 유의할 필요가 있다.
(화 3)에 나타나는 분자 구조는 지방족 다관능 아민이고, 보다 상세하게는, 에틸렌이민(CH2-CH2-NX-)의 3량체, 4량체, 혹은 5량체와 그 유도체이다. 에틸렌이민은 루이스 염기성을 나타내는 비공유 전자쌍을 갖는 N 원자가 C2쇄의 양옆에 결합한 구조이고, (화 3)에 나타나는 분자 구조에서는 N 원자에는 H 또는 CH3의 어느 하나가 결합한다. 에틸렌이민 C2쇄의 양쪽에 있는 N 원자 상의 비공유 전자쌍이 천이 금속 원소에 공여되는 형으로 배위 결합을 생성함에 의해 유기 금속 착체를 형성한다. (화 3)에 나타나는 분자 구조는, 방향족환과 같은 내열 구조를 갖지 않지만, 적어도 3개의 전자 공여+역공여형의 강고한 결합에 의해 천이 금속 원소와 결합함에 의해, 열적으로 안정적인 착체 화합물이 얻어진다.
1 : 처리실 2 : 웨이퍼
3 : 방전 영역 4 : 웨이퍼 스테이지
5 : 샤워플레이트 6 : 천판
11 : 베이스 챔버 12 : 석영 챔버
14 : 조압 기구 15 : 배기 기구
16 : 진공 배기 배관 17 : 가스 분산판
20 : 고주파 전원 22 : 정합기
25 : 고주파컷 필터 30 : 정전 흡착용 전극
31 : DC 전원 34 : ICP 코일
38 : 칠러 39 : 냉매의 유로
40 : 제어부 41 : 연산부
44 : 약액 45 : 탱크
46 : 히터 47 : 착체화 가스 공급기
50 : 매스 플로 컨트롤러 51 : 집적 매스 플로 컨트롤러 제어부
52, 53, 54 : 밸브 60 : 용기
62 : IR 램프 63 : 반사판
64 : IR 램프용 전원 70 : 열전쌍
71 : 열전쌍 온도계 74 : IR광 투과창
75 : 가스의 유로 78 : 슬릿판
81 : O링 92 : 광파이버
93 : 외부 IR광원 94 : 광로 스위치
95 : 광분배기 96 : 분광기
97 : 검출기 98 : 광멀티플렉서
100 : 반도체 제조 장치

Claims (17)

  1. 처리실을 구비한 반도체 제조 장치를 이용한 반도체 제조 방법으로서,
    천이 금속 원소를 함유하는 천이 금속 함유막이 표면에 형성된 웨이퍼가 재치(載置)된 상기 처리실 내에 착체화(錯體化) 가스를 공급하고, 상기 착체화 가스의 성분인 유기 화합물을 상기 천이 금속 함유막에 흡착시키는 제1 공정과,
    상기 유기 화합물이 상기 천이 금속 함유막에 흡착한 상기 웨이퍼를 가열하고, 상기 유기 화합물과 상기 천이 금속 원소를 반응시켜서 유기 금속 착체로 변환하고, 상기 유기 금속 착체를 탈리시키는 제2 공정을 갖고,
    상기 유기 화합물은 루이스 염기성을 갖고, 상기 천이 금속 원소와 2좌 이상의 배위 결합을 형성할 수 있는 다좌 배위자 분자이고,
    상기 유기 화합물은, 카르보닐기가 결합한 방향족 화합물이고, 상기 카르보닐기가 결합한 방향족환 상의 탄소 원자에 인접하는 상기 방향족환 상의 탄소 원자에 루이스 염기성을 갖는 치환기를 구비하는 유기 화합물인 반도체 제조 방법.
  2. 처리실을 구비한 반도체 제조 장치를 이용한 반도체 제조 방법으로서,
    천이 금속 원소를 함유하는 천이 금속 함유막이 표면에 형성된 웨이퍼가 재치된 상기 처리실 내에 착체화 가스를 공급하고, 상기 착체화 가스의 성분인 유기 화합물을 상기 천이 금속 함유막에 흡착시키는 제1 공정과,
    상기 유기 화합물이 상기 천이 금속 함유막에 흡착한 상기 웨이퍼를 가열하고, 상기 유기 화합물과 상기 천이 금속 원소를 반응시켜서 유기 금속 착체로 변환하고, 상기 유기 금속 착체를 탈리시키는 제2 공정을 갖고,
    상기 유기 화합물은 루이스 염기성을 갖고, 상기 천이 금속 원소와 2좌 이상의 배위 결합을 형성할 수 있는 다좌 배위자 분자이고,
    상기 유기 화합물은, 지방족 트리아민, 지방족 테트라아민, 지방족 펜타아민의 어느 하나인 반도체 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 공정을 통해, 상기 처리실 내에 상기 착체화 가스를 공급하고,
    상기 제1 공정은, 상기 웨이퍼를 제1 온도로 유지해서 상기 착체화 가스를 공급하는 제1 기간과, 상기 웨이퍼를 가열하고, 상기 제1 온도보다도 높은 제2 온도로 유지해서 상기 착체화 가스를 공급하는 제2 기간을 갖고,
    상기 제1 기간에 있어서의 상기 제1 온도는, 상기 유기 화합물의 상기 천이 금속 함유막의 표면에 물리 흡착층이 형성되도록 설정되고, 상기 제2 기간에 있어서의 상기 제2 온도는, 상기 유기 화합물의 상기 천이 금속 함유막에의 흡착 상태가 물리 흡착 상태로부터 화학 흡착 상태로 변화하도록 설정되는 반도체 제조 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 제1 공정에 있어서, 상기 처리실 내에 상기 착체화 가스의 공급을 개시함과 함께, 상기 웨이퍼를 가열하고, 제2 온도로 유지해서 상기 착체화 가스의 공급을 계속하고,
    상기 제2 온도는, 상기 천이 금속 함유막의 표면에 물리 흡착층이 형성되는 반응과 상기 물리 흡착층이 화학 흡착층으로 전환되는 전환 반응이 병렬해서 발생하도록 설정되는 반도체 제조 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 제1 공정 및 상기 제2 공정을 통해, 상기 처리실 내에 상기 착체화 가스를 공급하고,
    상기 제2 공정에 있어서, 상기 웨이퍼를 가열하고, 제4 온도로 유지하고,
    상기 제4 온도는, 상기 유기 화합물의 열분해가 발생하는 온도 및 상기 유기 금속 착체의 열분해가 발생하는 온도보다도 낮으며, 또한 상기 유기 금속 착체가 기화하는 온도 이상의 온도로 설정되는 반도체 제조 방법.
  6. 제1항 또는 제2항에 있어서,
    상기 제1 공정 종료 후, 상기 천이 금속 함유막에 화학 흡착하고 있지 않은 유기 화합물을 상기 처리실로부터 배기한 후, 상기 제2 공정을 개시하는 반도체 제조 방법.
  7. 제6항에 있어서,
    상기 제2 공정은, 상기 웨이퍼를 가열하고, 제3 온도로 유지하는 제3 기간과, 상기 웨이퍼를 가열하고, 상기 제3 온도보다도 높은 제4 온도로 유지하는 제4 기간을 갖고,
    상기 제3 기간에 있어서의 상기 제3 온도는, 상기 제1 공정에 있어서의 상기 웨이퍼의 온도 이상이며, 또한 상기 유기 금속 착체가 기화하는 온도보다도 낮은 온도로 설정되고, 상기 제4 기간에 있어서의 상기 제4 온도는, 상기 유기 화합물의 열분해가 발생하는 온도 및 상기 유기 금속 착체의 열분해가 발생하는 온도보다도 낮으며, 또한 상기 유기 금속 착체가 기화하는 온도 이상의 온도로 설정되는 반도체 제조 방법.
  8. 제6항에 있어서,
    상기 제2 공정에 있어서, 상기 웨이퍼를 가열하고, 제4 온도로 유지하고,
    상기 제4 온도는, 상기 유기 화합물의 열분해가 발생하는 온도 및 상기 유기 금속 착체의 열분해가 발생하는 온도보다도 낮으며, 또한 상기 유기 금속 착체가 기화하는 온도 이상의 온도로 설정되는 반도체 제조 방법.
  9. 제1항에 있어서,
    상기 유기 화합물은, (화 1)로 표시되는 분자 구조를 갖고,
    [화 1]
    Figure 112022122008696-pct00004

    (화 1)에 있어서, X는 H, CH3, H2, (CH3)2의 어느 하나, Y는 O 또는 N, Z는 H 또는 CH3, R은 H, CH3, C2H5, C3H7, C4H9의 어느 하나인 반도체 제조 방법.
  10. 제1항에 있어서,
    상기 유기 화합물은, 방향족환 상에 루이스 염기성을 갖는 질소 원자를 갖는 방향족 화합물이고, 상기 질소 원자에 인접하는 탄소 원자에 C=C 결합 또는 C=O 결합을 갖는 치환기가 결합한 유기 화합물인 반도체 제조 방법.
  11. 제10항에 있어서,
    상기 유기 화합물은, (화 2)로 표시되는 분자 구조를 갖고,
    [화 2]
    Figure 112021096625151-pct00005

    (화 2)에 있어서, X는 H, CH3, H2, (CH3)2의 어느 하나, Y는 O 또는 N, R1은 H, CH3, 탄소쇄의 어느 하나, R2는 O 또는 탄소쇄의 어느 하나인 반도체 제조 방법.
  12. 내부에 처리실이 마련되는 챔버와,
    상기 처리실 내에 배치되고, 천이 금속 원소를 함유하는 천이 금속 함유막이 표면에 형성된 웨이퍼가 재치되는 웨이퍼 스테이지와,
    유기 화합물을 성분으로서 포함하는 약액을 수용하는 탱크를 구비하고, 상기 약액을 기화시킨 유기 가스를 착체화 가스로서 상기 처리실에 공급하는 착체화 가스 공급기와,
    상기 웨이퍼를 가열하는 히터와,
    제어부를 구비하고,
    상기 제어부는, 상기 웨이퍼가 재치된 상기 처리실 내에 상기 착체화 가스 공급기로부터 착체화 가스를 공급하고, 상기 착체화 가스의 성분인 유기 화합물을 상기 천이 금속 함유막에 흡착시키는 제1 공정과, 상기 히터에 의해 상기 유기 화합물이 상기 천이 금속 함유막에 흡착한 상기 웨이퍼를 가열하고, 상기 유기 화합물과 상기 천이 금속 원소를 반응시켜서 유기 금속 착체로 변환하고, 상기 유기 금속 착체를 탈리시키는 제2 공정을 실행하고,
    상기 유기 화합물은 루이스 염기성을 갖고, 상기 천이 금속 원소와 2좌 이상의 배위 결합을 형성할 수 있는 다좌 배위자 분자이고,
    상기 유기 화합물은, 카르보닐기가 결합한 방향족 화합물이고, 상기 카르보닐기가 결합한 방향족환 상의 탄소 원자에 인접하는 상기 방향족환 상의 탄소 원자에 루이스 염기성을 갖는 치환기를 구비하는 유기 화합물인 반도체 제조 장치.
  13. 내부에 처리실이 마련되는 챔버와,
    상기 처리실 내에 배치되고, 천이 금속 원소를 함유하는 천이 금속 함유막이 표면에 형성된 웨이퍼가 재치되는 웨이퍼 스테이지와,
    유기 화합물을 성분으로서 포함하는 약액을 수용하는 탱크를 구비하고, 상기 약액을 기화시킨 유기 가스를 착체화 가스로서 상기 처리실에 공급하는 착체화 가스 공급기와,
    상기 웨이퍼를 가열하는 히터와,
    제어부를 구비하고,
    상기 제어부는, 상기 웨이퍼가 재치된 상기 처리실 내에 상기 착체화 가스 공급기로부터 착체화 가스를 공급하고, 상기 착체화 가스의 성분인 유기 화합물을 상기 천이 금속 함유막에 흡착시키는 제1 공정과, 상기 히터에 의해 상기 유기 화합물이 상기 천이 금속 함유막에 흡착한 상기 웨이퍼를 가열하고, 상기 유기 화합물과 상기 천이 금속 원소를 반응시켜서 유기 금속 착체로 변환하고, 상기 유기 금속 착체를 탈리시키는 제2 공정을 실행하고,
    상기 유기 화합물은 루이스 염기성을 갖고, 상기 천이 금속 원소와 2좌 이상의 배위 결합을 형성할 수 있는 다좌 배위자 분자이고,
    상기 유기 화합물은, 지방족 트리아민, 지방족 테트라아민, 지방족 펜타아민의 어느 하나인 반도체 제조 장치.
  14. 제12항 또는 제13항에 있어서,
    상기 제어부는, 상기 제1 공정 및 상기 제2 공정을 통해, 상기 착체화 가스 공급기로부터 상기 처리실 내에 상기 착체화 가스를 공급하고, 상기 제2 공정에 있어서, 상기 히터에 의해 상기 웨이퍼를 가열하고, 제4 온도로 유지하고,
    상기 제4 온도는, 상기 유기 화합물의 열분해가 발생하는 온도 및 상기 유기 금속 착체의 열분해가 발생하는 온도보다도 낮으며, 또한 상기 유기 금속 착체가 기화하는 온도 이상의 온도로 설정되는 반도체 제조 장치.
  15. 제12항 또는 제13항에 있어서,
    상기 처리실을 배기하는 배기 기구를 갖고,
    상기 제어부는, 상기 제1 공정 종료 후에 상기 배기 기구에 의한 상기 처리실의 배기를 계속하면서, 상기 착체화 가스 공급기에 의한 상기 착체화 가스의 공급을 정지함에 의해, 상기 천이 금속 함유막에 화학 흡착하고 있지 않은 유기 화합물을 상기 처리실로부터 배기하는 반도체 제조 장치.
  16. 제15항에 있어서,
    상기 제어부는, 상기 제2 공정에 있어서, 상기 히터에 의해 상기 웨이퍼를 가열하고, 제4 온도로 유지하고,
    상기 제4 온도는, 상기 유기 화합물의 열분해가 발생하는 온도 및 상기 유기 금속 착체의 열분해가 발생하는 온도보다도 낮으며, 또한 상기 유기 금속 착체가 기화하는 온도 이상의 온도로 설정되는 반도체 제조 장치.
  17. 제12항 또는 제13항에 있어서,
    상기 웨이퍼 스테이지의 온도를 검출하는 온도계와,
    상기 웨이퍼에 적외광을 조사하고, 상기 웨이퍼에서 흡수 및 반사된 적외광의 스펙트럼 강도를 검출하는 검출기를 갖고,
    상기 제어부는, 상기 온도계로 검지한 상기 웨이퍼 스테이지의 온도로부터 추정한, 또는 상기 검출기로 검지한 상기 웨이퍼의 온도에 의거해, 상기 히터를 제어하는 반도체 제조 장치.
KR1020217026681A 2020-12-10 2020-12-10 반도체 제조 방법 및 반도체 제조 장치 Active KR102575369B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/046047 WO2022123725A1 (ja) 2020-12-10 2020-12-10 半導体製造方法及び半導体製造装置

Publications (2)

Publication Number Publication Date
KR20220083637A KR20220083637A (ko) 2022-06-20
KR102575369B1 true KR102575369B1 (ko) 2023-09-07

Family

ID=81973482

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217026681A Active KR102575369B1 (ko) 2020-12-10 2020-12-10 반도체 제조 방법 및 반도체 제조 장치

Country Status (6)

Country Link
US (1) US20230027528A1 (ko)
JP (1) JP7307175B2 (ko)
KR (1) KR102575369B1 (ko)
CN (1) CN114916240A (ko)
TW (1) TWI789900B (ko)
WO (1) WO2022123725A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7572168B2 (ja) * 2020-05-29 2024-10-23 大陽日酸株式会社 混合ガス供給装置、金属窒化膜の製造装置、及び金属窒化膜の製造方法
JP7568870B2 (ja) 2022-08-23 2024-10-16 株式会社日立ハイテク 半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018500767A (ja) 2014-12-18 2018-01-11 ザ リージェンツ オブ ザ ユニバーシティ オブ コロラド，ア ボディー コーポレイトＴＨＥ ＲＥＧＥＮＴＳ ＯＦ ＴＨＥ ＵＮＩＶＥＲＳＩＴＹ ＯＦ ＣＯＬＯＲＡＤＯ，ａ ｂｏｄｙ ｃｏｒｐｏｒａｔｅ 逐次的な自己制御熱反応を使用する原子層エッチング（ａｌｅ）の新規の方法
JP2020501373A (ja) * 2016-12-09 2020-01-16 エーエスエム アイピー ホールディング ビー．ブイ． 熱原子層エッチングプロセス

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101004899B1 (ko) * 2005-02-01 2010-12-28 미쓰이 가가쿠 가부시키가이샤 부재의 접합방법 및 복합 필름과 그들의 용도
JP5145743B2 (ja) 2007-03-27 2013-02-20 富士通セミコンダクター株式会社 半導体装置の製造方法
KR102071726B1 (ko) * 2010-10-22 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 유기금속 착체, 발광 소자, 발광 장치, 전자 장치 및 조명 장치
JP5811540B2 (ja) * 2011-01-25 2015-11-11 東京エレクトロン株式会社 金属膜の加工方法及び加工装置
TWI591211B (zh) * 2013-03-13 2017-07-11 應用材料股份有限公司 蝕刻包含過渡金屬的膜之方法
US9418836B2 (en) * 2014-01-14 2016-08-16 Az Electronic Materials (Luxembourg) S.A.R.L. Polyoxometalate and heteropolyoxometalate compositions and methods for their use
US9540736B2 (en) * 2014-07-29 2017-01-10 Applied Materials, Inc. Methods of etching films with reduced surface roughness
JP6777851B2 (ja) 2015-09-15 2020-10-28 セントラル硝子株式会社 ドライエッチング方法、半導体素子の製造方法及びチャンバークリーニング方法
JP6980406B2 (ja) * 2017-04-25 2021-12-15 株式会社日立ハイテク 半導体製造装置及び半導体装置の製造方法
JP6936700B2 (ja) * 2017-10-31 2021-09-22 株式会社日立ハイテク 半導体製造装置及び半導体装置の製造方法
WO2020157954A1 (ja) * 2019-02-01 2020-08-06 株式会社日立ハイテクノロジーズ エッチング方法およびプラズマ処理装置
JP6905149B2 (ja) * 2019-02-14 2021-07-21 株式会社日立ハイテク 半導体製造装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018500767A (ja) 2014-12-18 2018-01-11 ザ リージェンツ オブ ザ ユニバーシティ オブ コロラド，ア ボディー コーポレイトＴＨＥ ＲＥＧＥＮＴＳ ＯＦ ＴＨＥ ＵＮＩＶＥＲＳＩＴＹ ＯＦ ＣＯＬＯＲＡＤＯ，ａ ｂｏｄｙ ｃｏｒｐｏｒａｔｅ 逐次的な自己制御熱反応を使用する原子層エッチング（ａｌｅ）の新規の方法
JP2020501373A (ja) * 2016-12-09 2020-01-16 エーエスエム アイピー ホールディング ビー．ブイ． 熱原子層エッチングプロセス

Also Published As

Publication number Publication date
CN114916240A (zh) 2022-08-16
TWI789900B (zh) 2023-01-11
KR20220083637A (ko) 2022-06-20
JP7307175B2 (ja) 2023-07-11
US20230027528A1 (en) 2023-01-26
JPWO2022123725A1 (ko) 2022-06-16
TW202223999A (zh) 2022-06-16
WO2022123725A1 (ja) 2022-06-16

Similar Documents

Publication Publication Date Title
TWI768789B (zh) 半導體製造方法
KR20170044014A (ko) 로우-k 알루미늄 함유 에칭 정지막들의 형성을 위한 방법들
KR102575369B1 (ko) 반도체 제조 방법 및 반도체 제조 장치
US20170309514A1 (en) Oxidizing treatment of aluminum nitride films in semiconductor device manufacturing
JP7225318B2 (ja) 試料の処理方法およびプラズマ処理装置
KR102286359B1 (ko) 플라스마 처리 장치 및 그것을 이용한 피처리 시료의 처리 방법
JP7523553B2 (ja) エッチング方法およびエッチング装置
KR102790112B1 (ko) 반도체 제조 방법 및 반도체 제조 장치
TWI880307B (zh) 半導體裝置之製造方法及半導體製造裝置

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20210823

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220810

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230608

PG1601 Publication of registration