[go: up one dir, main page]

KR102571843B1 - 기판 처리 방법 및 기판 처리 장치 - Google Patents

기판 처리 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR102571843B1
KR102571843B1 KR1020217002507A KR20217002507A KR102571843B1 KR 102571843 B1 KR102571843 B1 KR 102571843B1 KR 1020217002507 A KR1020217002507 A KR 1020217002507A KR 20217002507 A KR20217002507 A KR 20217002507A KR 102571843 B1 KR102571843 B1 KR 102571843B1
Authority
KR
South Korea
Prior art keywords
module
substrate
processing
cor
cooling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020217002507A
Other languages
English (en)
Other versions
KR20210024108A (ko
Inventor
와타루 나카고미
다츠야 무코야마
시게루 구보타
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20210024108A publication Critical patent/KR20210024108A/ko
Application granted granted Critical
Publication of KR102571843B1 publication Critical patent/KR102571843B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

기판 처리 장치를 이용하여 기판을 처리하는 기판 처리 방법으로서, 상기 기판 처리 장치는, 기판에 COR 처리를 행하는 COR 모듈과, 기판에 가열 처리를 행하는 가열 모듈과, 기판에 냉각 처리를 행하는 냉각 모듈을 갖고, 상기 기판 처리 방법은, 상기 COR 모듈에 있어서 감압 분위기하에서 기판에 COR 처리를 행하는 COR 처리 공정과, 그 후, 상기 가열 모듈에 기판을 반송하고, 당해 가열 모듈에 있어서 감압 분위기하에서 기판을 가열 처리하는 가열 처리 공정과, 그 후, 상기 냉각 모듈에 기판을 반송하고, 당해 냉각 모듈에 있어서 대기 분위기하에서 기판을 냉각 처리하는 냉각 처리 공정을 갖고, 동일한 기판에 대해서 상기 COR 처리 공정, 상기 가열 처리 공정 및 상기 냉각 처리 공정을 포함하는 처리 사이클을 반복하여 행한다.

Description

기판 처리 방법 및 기판 처리 장치
(관련 출원의 상호 참조)
본원은, 2018년 7월 4일에 일본에 출원된 특허출원 2018-127730호에 근거하여, 우선권을 주장하고, 그 내용을 여기에 원용한다.
본 개시는, 기판 처리 방법 및 기판 처리 장치에 관한 것이다.
특허문헌 1에는, 반입출부에 인접하여 마련된 2개의 로드 록실과, 각 로드 록실에 각각 인접하여 마련된 PHT 처리 장치와, 각 PHT 처리 장치에 인접하여 마련된 COR 처리 장치를 구비한 가스 처리 장치가 개시되어 있다. 특허문헌 1에 기재된 가스 처리 장치에 의하면, 프로세스 콘트롤러로부터의 지령에 의해, 복수매의 웨이퍼가 연속적으로 각 처리 장치에 반송되도록 제어된다.
일본 특허공개 2008-160000호 공보
본 개시에 따른 기술은, 기판 처리 장치에 있어서 동일한 기판에 대해서 COR 처리 및 가열 처리를 반복하여 행하는 데에 있어서, 이러한 반복 처리를 효율 좋게 행한다.
본 개시의 일 태양은, 기판 처리 장치를 이용하여 기판을 처리하는 기판 처리 방법으로서, 상기 기판 처리 장치는, 기판에 COR 처리를 행하는 COR 모듈과, 기판에 가열 처리를 행하는 가열 모듈과, 기판에 냉각 처리를 행하는 냉각 모듈을 갖고, 상기 기판 처리 방법은, 상기 COR 모듈에 있어서 감압 분위기하에서 기판에 COR 처리를 행하는 COR 처리 공정과, 그 후, 상기 가열 모듈에 기판을 반송하고, 당해 가열 모듈에 있어서 감압 분위기하에서 기판을 가열 처리하는 가열 처리 공정과, 그 후, 상기 냉각 모듈에 기판을 반송하고, 당해 냉각 모듈에 있어서 대기 분위기하에서 기판을 냉각 처리하는 냉각 처리 공정을 갖고, 동일한 기판에 대해서 상기 COR 처리 공정, 상기 가열 처리 공정 및 상기 냉각 처리 공정을 포함하는 처리 사이클을 반복하여 행한다.
본 개시의 일 태양에 의하면, 기판 처리 장치에 있어서 동일한 기판에 대해서 COR 처리 및 가열 처리를 반복하여 행하는 데에 있어서, 이러한 반복 처리를 효율 좋게 행할 수 있다.
도 1은 본 실시형태에 따른 기판 처리 장치의 구성의 개략을 나타내는 평면도이다.
도 2는 제 1 실시형태에 따른 웨이퍼의 반송 레시피를 모식적으로 나타내는 설명도이다.
도 3은 제 2 실시형태에 따른 웨이퍼의 반송 레시피를 모식적으로 나타내는 설명도이다.
도 4는 제 3 실시형태에 따른 웨이퍼의 반송 레시피를 모식적으로 나타내는 설명도이다.
반도체 디바이스의 제조 프로세스에 있어서는, 반도체 웨이퍼(이하, 「웨이퍼」라고 하는 경우가 있다)를 수납한 처리 모듈을 감압 상태로 하고, 당해 웨이퍼에 소정의 처리를 행하는 다양한 처리 공정이 행해진다. 또, 이들 복수의 처리 공정은, 예를 들면 공통의 반송 모듈의 주위에 처리 모듈을 복수 배치한 기판 처리 장치를 이용하여 행해진다.
기판 처리 장치에서 행해지는 상기 소정의 처리로서는, 특허문헌 1에 개시되어 있는 바와 같이, 예를 들면 COR(Chemical Oxide Removal) 처리나 PHT(Post Heat Treatment) 처리 등을 들 수 있다. COR 처리는, 웨이퍼 상에 형성된 산화막과 처리 가스를 반응시키는 처리이다. PHT 처리는, COR 처리에 있어서 생성된 생성물을 가열하여 기화시키는 가열 처리이다. 그리고, 이들 COR 처리와 PHT 처리를 연속적으로 행하는 것에 의해, 웨이퍼 상에 형성된 산화막의 에칭이 행해진다.
그런데, COR 처리는 저온 환경하(예를 들면 20℃ 정도)에서 행해지는 경우가 있다. 이와 같은 저온 환경하에서 COR 처리를 행하는 경우, 한 번의 COR 처리로 에칭할 수 있는 두께는 제한된다. 이 때문에, 원하는 에칭 두께를 달성하기 위해서, 동일한 웨이퍼에 대해서 COR 처리와 PHT 처리를 복수회 반복하여 행하는 경우가 있다.
또, 이와 같이 처리를 반복하여 행하는 경우, PHT 처리로 가열된 웨이퍼에 대해서, 다시 저온 환경하의 COR 처리를 행하기 위해서는, 당해 가열된 웨이퍼를 냉각하고 나서, COR 처리를 행하는 COR 모듈에 반송할 필요가 있다. 이하, 이 웨이퍼의 냉각 처리를, 「CST(Cooling Storage) 처리」라고 한다. 이러한 경우, 웨이퍼의 냉각 처리를 행하는 CST 모듈은, 냉각 효율의 관점에서 대기압하에 배치된다.
이와 같이, COR 처리, PHT 처리 및 CST 처리로 이루어지는 처리 사이클을 반복하여 행하는 것이 요구되는 경우가 있다. 그러나, 종래, 이 반복 사이클을 효율적으로 행하는 것까지는 고려되고 있지 않다.
그래서, 본 개시에 따른 기술은, 기판 처리 장치에 있어서 COR 처리, PHT 처리 등을 반복하여 행하는 데에 있어서, 이러한 반복 처리를 효율 좋게 행한다. 구체적으로는, 복수회 실시되는 처리 사이클을, 복수의 장치를 넘지 않고, 하나의 기판 처리 장치로 행한다. 그리고, 기판 처리 장치에서는, 복수의 모듈에 복수회 웨이퍼를 반송하는, 이른바 멀티 비짓 반송을 행함으로써, 복수회의 처리 사이클을 실현한다.
이하, 본 실시형태에 따른 기판 처리 장치의 구성에 대해, 도면을 참조하면서 설명한다. 한편, 본 명세서에 있어서, 실질적으로 동일한 기능 구성을 갖는 요소에 있어서는, 동일한 부호를 붙이는 것에 의해 중복 설명을 생략한다.
<기판 처리 장치>
도 1은, 본 실시형태에 따른 기판 처리 장치의 구성의 개략을 나타내는 평면도이다. 본 실시형태에 있어서는, 기판 처리 장치(1)가, 기판으로서의 웨이퍼 W에 COR 처리, PHT 처리, 및 CST 처리를 행하기 위한 각종 처리 모듈을 구비하는 경우에 대해 설명한다. 한편, 본 개시의 기판 처리 장치의 모듈 구성은 이에 한정되지 않고, 임의로 선택될 수 있다.
도 1에 나타내는 바와 같이 기판 처리 장치(1)는, 대기부(10)와 감압부(11)가 로드 록 모듈(20a, 20b)을 통하여 일체로 접속된 구성을 갖고 있다. 대기부(10)는, 대기압 분위기하에 있어서 웨이퍼 W에 소정의 처리를 행하는 복수의 대기 모듈을 구비한다. 감압부(11)는, 감압 분위기하에 있어서 웨이퍼 W에 소정의 처리를 행하는 복수의 감압 모듈을 구비한다.
로드 록 모듈(20a)은, 대기부(10)의 후술하는 로더 모듈(30)로부터 반송된 웨이퍼 W를, 감압부(11)의 후술하는 트랜스퍼 모듈(40)에 인도하기 위해, 웨이퍼 W를 일시적으로 유지한다. 로드 록 모듈(20a)은, 2매의 웨이퍼 W를 겹치도록 유지하는 상부 스토커(21a)와 하부 스토커(21b)를 갖고 있다.
또, 로드 록 모듈(20a)은, 게이트 밸브(22a)가 마련된 게이트(22b)를 통하여 후술하는 로더 모듈(30)에 접속되어 있다. 이 게이트 밸브(22a)에 의해, 로드 록 모듈(20a)과 로더 모듈(30)의 사이의 기밀성의 확보와 서로의 연통을 양립한다. 또, 로드 록 모듈(20a)은, 게이트 밸브(23a)가 마련된 게이트(23b)를 통하여 후술하는 트랜스퍼 모듈(40)에 접속되어 있다. 이 게이트 밸브(23a)에 의해, 로드 록 모듈(20a)과 트랜스퍼 모듈(40)의 사이의 기밀성의 확보와 서로의 연통을 양립한다.
또한, 로드 록 모듈(20a)에는 가스를 공급하는 급기부(도시하지 않음)와 가스를 배출하는 배기부(도시하지 않음)가 접속되고, 당해 급기부와 배기부에 의해 내부가 대기압 분위기와 감압 분위기로 전환 가능하게 구성되어 있다. 즉 로드 록 모듈(20a)은, 대기압 분위기의 대기부(10)와, 감압 분위기의 감압부(11)의 사이에서, 적절히 웨이퍼 W를 수수(授受)할 수 있도록 구성되어 있다.
한편, 로드 록 모듈(20b)은 로드 록 모듈(20a)과 마찬가지의 구성을 갖고 있다. 즉, 로드 록 모듈(20b)은, 상부 스토커(24a)와 하부 스토커(24b), 로더 모듈(30)측의 게이트 밸브(25a)와 게이트(25b), 트랜스퍼 모듈(40)측 게이트 밸브(26a)와 게이트(26b)를 갖고 있다.
대기부(10)는, 웨이퍼 반송 기구(도시하지 않음)를 구비한 로더 모듈(30)과, 복수의 웨이퍼 W를 보관 가능한 후프(31)를 탑재하는 로드 포트(32)와, 웨이퍼 W를 냉각하는 CST 모듈(33)과, 웨이퍼 W의 수평 방향의 방향을 조절하는 오리엔터 모듈(34)을 갖고 있다.
로더 모듈(30)은 내부가 직사각형의 하우징으로 이루어지고, 하우징의 내부는 대기압 분위기로 유지되어 있다. 로더 모듈(30)의 하우징의 긴 변을 구성하는 일측면에는, 복수, 예를 들면 3개의 로드 포트(32)가 나란히 설치되어 있다. 로더 모듈(30)의 하우징의 긴 변을 구성하는 타측면에는, 로드 록 모듈(20a, 20b)과 CST 모듈(33)이 나란히 설치되어 있다. 로더 모듈(30)의 하우징의 짧은 변을 구성하는 일측면에는, 오리엔터 모듈(34)이 배치되어 있다. 한편, CST 모듈(33)과 오리엔터 모듈(34)의 배치나 수는, 본 실시형태로 한정되는 것은 아니고, 임의로 설계할 수 있다. 또, 로더 모듈(30)은, 하우징의 내부에 있어서 그 길이 방향으로 이동 가능한 웨이퍼 반송 기구(도시하지 않음)를 갖고 있다. 웨이퍼 반송 기구는 로드 포트(32)에 탑재된 후프(31), 로드 록 모듈(20a, 20b), CST 모듈(33), 및 오리엔터 모듈(34)과의 사이에서 웨이퍼 W를 반송할 수 있다. 한편, 웨이퍼 반송 기구의 구성은, 후술하는 웨이퍼 반송 기구(50)의 구성과 마찬가지이다.
후프(31)는 복수의, 예를 들면 1로트 25매의 웨이퍼 W를 등간격으로 다단으로 겹치도록 하여 수용한다. 또, 로드 포트(32)에 탑재된 후프(31)의 내부는, 예를 들면, 대기나 질소 가스 등으로 채워져 밀폐되어 있다.
CST 모듈(33)은, 로드 록 모듈(20b)에 인접하여 배치되고, 로더 모듈(30)에 접속되어 있다. CST 모듈(33)은, 복수, 예를 들면 후프(31)에 수용되는 매수 이상의 웨이퍼 W를 등간격으로 다단으로 겹치도록 하여 수용할 수 있고, 당해 복수의 웨이퍼 W를 냉각한다. 구체적으로 CST 모듈(33)은, 후술의 PHT 모듈(42)에 있어서 가열된 웨이퍼 W의 냉각 처리를 행한다.
오리엔터 모듈(34)은, 웨이퍼 W를 회전시켜 수평 방향의 방향의 조절을 행한다. 구체적으로, 오리엔터 모듈(34)은, 후술하는 처리 사이클을 반복하여 행하는 데에 있어서 , 당해 처리 사이클마다, 기준 위치(예를 들면 노치 위치)로부터의 수평 방향으로부터의 방향이 동일해지도록 조절된다.
감압부(11)는, 2매의 웨이퍼 W를 동시에 반송하는 트랜스퍼 모듈(40)과, 트랜스퍼 모듈(40)로부터 반송된 웨이퍼 W에 COR 처리를 행하는 COR 모듈(41)과, PHT 처리를 행하는 PHT 모듈(42)을 갖고 있다. 트랜스퍼 모듈(40), COR 모듈(41), 및 PHT 모듈(42)의 내부는, 각각 감압 분위기로 유지된다.
감압부(11)에 있어서는, 웨이퍼 W에 대해서 일련의 처리, 본 실시형태에 있어서는 COR 처리와 PHT 처리가 순차적으로 행해진다. 이러한 일련의 처리를 행하는 하나의 COR 모듈(41) 및 하나의 PHT 모듈(42)은, 하나의 「감압 모듈군」을 구성하고 있고, 즉, 감압부(11)에 있어서는 하나의 감압 모듈군에 의해 일련의 처리가 행해진다.
트랜스퍼 모듈(40)에는, 상기 감압 모듈군이 복수, 본 실시형태에 있어서는 예를 들면 3개, 당해 트랜스퍼 모듈(40)의 길이 방향을 따라 마련되어 있다. 이하의 설명에 있어서는, 이러한 3개의 감압 모듈군을, 대기부(10)측부터 차례로 감압 모듈군 A, B, C로 한다. 또, 감압 모듈군 A, B, C를 구성하는 COR 모듈 및 PHT 모듈을 각각, COR 모듈(41A, 41B, 41C) 및 PHT 모듈(42A, 42B, 42C)로 한다. 한편, 감압 모듈군을 구성하는 COR 모듈(41)과 PHT 모듈(42)의 조합은 임의로 설정할 수 있다. 예를 들면 후술의 제 2 실시형태와 같이, COR 모듈(41B)과 PHT 모듈(42A)로부터, 감압 모듈군 Ba를 구성해도 된다.
트랜스퍼 모듈(40)은 내부가 직사각형의 하우징으로 이루어지고, 로드 록 모듈(20a)에 반입된 웨이퍼 W를 하나의 감압 모듈군에 반송하고, 순차적으로 COR 처리와 PHT 처리를 실시한 후, 로드 록 모듈(20b)을 통하여 대기부(10)에 반출한다.
COR 모듈(41)의 내부에는, 2매의 웨이퍼 W를 수평 방향으로 나란히 탑재하는 2개의 스테이지(43a, 43b)가 마련되어 있다. COR 모듈(41)은, 스테이지(43a, 43b)에 웨이퍼 W를 나란히 탑재하는 것에 의해, 2매의 웨이퍼 W에 대해서 동시에 COR 처리를 행한다. 또, COR 모듈(41)에는, 처리 가스나 퍼지 가스 등을 공급하는 급기부(도시하지 않음)와 가스를 배출하는 배기부(도시하지 않음)가 접속되어 있다.
PHT 모듈(42)의 내부에는, 2매의 웨이퍼 W를 수평 방향으로 나란히 탑재하는 2개의 스테이지(44a, 44b)가 마련되어 있다. PHT 모듈(42)은, 스테이지(44a, 44b)에 웨이퍼 W를 나란히 탑재하는 것에 의해, 2매의 웨이퍼 W에 대해서 동시에 PHT 처리를 행한다. 또, PHT 모듈(42)에는, 가스를 공급하는 급기부(도시하지 않음)와 가스를 배출하는 배기부(도시하지 않음)가 접속되어 있다.
트랜스퍼 모듈(40)의 내부에는, 웨이퍼 W를 반송하는 웨이퍼 반송 기구(50)가 마련되어 있다. 웨이퍼 반송 기구(50)는, 2매의 웨이퍼 W를 겹치도록 유지하여 이동하는 반송 암(51a, 51b)과, 반송 암(51a, 51b)을 회전 가능하게 지지하는 회전대(52)와, 회전대(52)를 탑재한 회전 탑재대(53)를 갖고 있다. 또, 트랜스퍼 모듈(40)의 내부에는, 트랜스퍼 모듈(40)의 길이 방향으로 연신되는 가이드 레일(54)이 마련되어 있다. 회전 탑재대(53)는 가이드 레일(54) 상에 마련되고, 웨이퍼 반송 기구(50)를 가이드 레일(54)을 따라 이동 가능하게 구성되어 있다.
트랜스퍼 모듈(40)은, 전술한 바와 같이 게이트 밸브(23a, 26a)를 통하여 로드 록 모듈(20a, 20b)에 접속되어 있다. 또, 트랜스퍼 모듈(40)에는, 게이트 밸브(55a)가 마련된 게이트(55b)를 통하여 COR 모듈(41)이 접속되어 있다. 이러한 게이트 밸브(55a)에 의해, 트랜스퍼 모듈(40)과 COR 모듈(41)의 사이의 기밀성의 확보와 서로의 연통을 양립한다. 또한, 트랜스퍼 모듈(40)에는, 게이트 밸브(56a)가 마련된 게이트(56b)를 통하여 PHT 모듈(42)이 접속되어 있다. 이러한 게이트 밸브(56a)에 의해, 트랜스퍼 모듈(40)과 PHT 모듈(42)의 사이의 기밀성의 확보와 서로의 연통을 양립한다.
트랜스퍼 모듈(40)에서는, 로드 록 모듈(20a)에 있어서 상부 스토커(21a)와 하부 스토커(21b)에 겹치도록 유지된 2매의 웨이퍼 W를, 반송 암(51a)에서도 겹치도록 수취하고, COR 모듈(41)에 반송한다. 또, COR 처리가 실시된 2매의 웨이퍼 W를, 반송 암(51a)이 겹치도록 유지하고, PHT 모듈(42)에 반송한다. 또 나아가, PHT 처리가 실시된 2매의 웨이퍼 W를, 반송 암(51b)이 겹치도록 유지하고, 로드 록 모듈(20b)에 반출한다.
이상의 기판 처리 장치(1)에는 제어부(60)가 마련되어 있다. 제어부(60)는, 예를 들면 컴퓨터이고, 프로그램 저장부(도시하지 않음)를 갖고 있다. 프로그램 저장부에는, 기판 처리 장치(1)에 있어서의 웨이퍼 W의 처리를 제어하는 프로그램이 저장되어 있다. 또, 프로그램 저장부에는, 각종 처리를 프로세서에 의해 제어하기 위한 제어 프로그램이나, 처리 조건에 따라 기판 처리 장치(1)의 각 구성부에 웨이퍼 W를 반송하기 위한 프로그램, 즉, 반송 레시피가 저장되어 있다. 한편, 상기 프로그램은, 컴퓨터로 판독 가능한 기억 매체에 기록되어 있던 것으로서, 당해 기억 매체로부터 제어부(60)에 인스톨된 것이어도 된다.
<제 1 실시형태>
본 실시형태에 따른 기판 처리 장치(1)는 이상과 같이 구성되어 있고, 다음에, 기판 처리 장치(1)에 있어서의 웨이퍼 처리에 대해, 웨이퍼 W의 반송 레시피를 따라 설명한다. 도 2는, 제 1 실시형태에 따른 웨이퍼 W의 반송 레시피를 모식적으로 나타낸 설명도이다. 한편, 본 실시형태에 있어서 웨이퍼 처리는, 후프(31)에 수용된 1로트(25매)의 웨이퍼 W에 대해서, 연속적으로 2매엽(枚葉)으로 처리를 행한다. 여기에서, 도 2에 있어서의 W1∼W25는, 이러한 1로트(25매)의 웨이퍼 W에 대해서, 웨이퍼 처리가 행해지는 순번으로 1∼25의 번호를 붙인 것이다. 또, 도 2에 있어서의 WD는, 2매엽으로 행해지는 웨이퍼 처리에 있어서 웨이퍼 W25와 쌍이 되어 처리되는 더미 웨이퍼이다. 또 나아가, 도면 중의 굵은 테두리선은, 연속적으로 행해지는 웨이퍼 처리의 처리 단위를 둘러싸 나타낸 것이다. 이하의 설명에 있어서는, 이 웨이퍼 처리의 처리 단위를 처리 그룹이라고 하고, 본 실시형태에서는 웨이퍼 W1∼W25 및 더미 웨이퍼 WD가 하나의 처리 그룹을 구성하고 있다.
먼저, 1로트(25매)의 웨이퍼 W를 수납한 후프(31)가 로드 포트(32)에 탑재된다. 그 후, 로더 모듈(30)에 의해, 후프(31)로부터 2매의 웨이퍼 W1, W2가 취출되고, 로드 록 모듈(20a)에 반입된다. 로드 록 모듈(20a)에 2매의 웨이퍼 W가 반입되면, 게이트 밸브(22a)가 닫혀지고, 로드 록 모듈(20a) 내가 밀폐되어, 감압된다. 그 후, 게이트 밸브(23a)가 개방되고, 로드 록 모듈(20a)의 내부와 트랜스퍼 모듈(40)의 내부가 연통된다.
다음에, 로드 록 모듈(20a)과 트랜스퍼 모듈(40)이 연통하면, 웨이퍼 반송 기구(50)의 반송 암(51a)에 의해 2매의 웨이퍼 W1, W2가 겹치도록 유지되고, 로드 록 모듈(20a)로부터 트랜스퍼 모듈(40)에 반입된다. 계속해서, 웨이퍼 반송 기구(50)가 COR 모듈(41A) 앞까지 이동한다.
다음에, 게이트 밸브(55a)가 개방되고, 2매의 웨이퍼 W1, W2를 유지하는 반송 암(51a)이 COR 모듈(41A)에 진입한다. 그리고, 반송 암(51a)으로부터 스테이지(43a, 43b)의 각각에, 1매씩 웨이퍼 W1, W2가 탑재된다. 그 후, 반송 암(51a)은 COR 모듈(41A)로부터 퇴출한다.
다음에, 반송 암(51a)이 COR 모듈(41A)로부터 퇴출하면, 게이트 밸브(55a)가 닫혀지고, COR 모듈(41A)에 있어서 2매의 웨이퍼 W1, W2에 대해서 COR 처리가 행해진다(도 2의 스텝 1).
다음에, COR 모듈(41A)에 있어서의 COR 처리가 종료되면, 게이트 밸브(55a)가 개방되고, 반송 암(51a)이 COR 모듈(41A)에 진입한다. 그리고, 스테이지(43a, 43b)로부터 반송 암(51a)에 2매의 웨이퍼 W1, W2가 수수되고, 반송 암(51a)에서 2매의 W1, W2가 겹치도록 유지된다. 그 후, 반송 암(51a)은 COR 모듈(41A)로부터 퇴출하고, 게이트 밸브(55a)가 닫혀진다.
다음에, 웨이퍼 반송 기구(50)가 PHT 모듈(42A) 앞까지 이동한다. 계속해서, 게이트 밸브(56a)가 개방되고, 2매의 웨이퍼 W1, W2를 유지하는 반송 암(51a)이 PHT 모듈(42A)에 진입한다. 그리고, 반송 암(51a)으로부터 스테이지(44a, 44b)의 각각에, 1매씩 웨이퍼 W1, W2가 탑재된다. 그 후, 반송 암(51a)은 PHT 모듈(42A)로부터 퇴출한다. 계속해서, 게이트 밸브(56a)가 닫혀지고, 2매의 웨이퍼 W1, W2에 대해서 PHT 처리가 행해진다(도 2의 스텝 2).
또 이때, 후프(31)로부터 다음의 2매의 웨이퍼 W3, W4가 취출되고, 로드 록 모듈(20a)에 반입되고, 트랜스퍼 모듈(40)을 통하여 COR 모듈(41A)에 반송된다. 계속해서, 2매의 웨이퍼 W3, W4에 대해서 COR 처리가 행해진다(도 2의 스텝 2).
다음에, 웨이퍼 W1, W2의 PHT 처리가 종료되면, 게이트 밸브(56a)가 개방되고, 반송 암(51b)이 PHT 모듈(42A)에 진입한다. 그리고, 스테이지(44a, 44b)로부터 반송 암(51b)에 2매의 웨이퍼 W1, W2가 수수되고, 반송 암(51b)에서 2매의 웨이퍼 W1, W2가 유지된다. 그 후, 반송 암(51b)은 PHT 모듈(42A)로부터 퇴출하고, 게이트 밸브(56a)가 닫혀진다.
그 후, 게이트 밸브(26a)가 개방되고, 웨이퍼 반송 기구(50)에 의해 2매의 웨이퍼 W1, W2가 로드 록 모듈(20b)에 반입된다. 로드 록 모듈(20b) 내에 웨이퍼 W1, W2가 반입되면, 게이트 밸브(26a)가 닫혀지고, 로드 록 모듈(20b) 내가 밀폐되어, 대기 개방된다. 그 후, 로더 모듈(30)에 의해, 2매의 웨이퍼 W1, W2가 CST 모듈(33)에 수납되고, CST 처리가 행해진다(도 2의 스텝 3).
이때, COR 처리가 종료된 2매의 웨이퍼 W3, W4가 반송 암(51a)에 의해 PHT 모듈(42A)에 반송된다. 계속해서, 2매의 웨이퍼 W3, W4에 대해서 PHT 처리가 행해진다(도 2의 스텝 3). 또 나아가, 후프(31)로부터 다음의 2매의 웨이퍼 W5, W6이 취출되고, 로드 록 모듈(20a)에 반입되고, 트랜스퍼 모듈(40)을 통하여 COR 모듈(41A)에 반송된다. 계속해서, 2매의 웨이퍼 W5, W6에 대해서 COR 처리가 행해진다(도 2의 스텝 3).
CST 모듈(33)에 반송된 2매의 웨이퍼 W1, W2는, 소정 시간(예를 들면 1분 )의 CST 처리가 완료되면, 로더 모듈(30)에 의해 로드 포트(32)에 탑재된 후프(31)에 수납되고, 다른 웨이퍼 W3∼W25의 처리가 완료되기까지 대기 상태가 된다.
이와 같이, 일련의 COR 처리, PHT 처리, 및 CST 처리로 이루어지는 「처리 사이클」이, 모든 웨이퍼 W1∼W25 및 더미 웨이퍼 WD에 대해서 순차적으로 행해진다(도 2의 스텝 4∼15).
웨이퍼 W에 대한 일련의 처리 사이클은 이상과 같지만, 전술한 바와 같이, 한 번의 처리 사이클에 있어서의 웨이퍼 W의 에칭량에는 제한이 있다. 이 때문에, 하나의 웨이퍼 W에 대해서 당해 처리 사이클을 반복하여 행하고, 원하는 에칭량을 얻을 필요가 있다.
그래서, 일련의 처리 사이클이 종료되고, 후프(31)에 수납된 2매의 웨이퍼 W1, W2는, 마지막 2매의 웨이퍼 W25, WD의 COR 모듈(41A)에 있어서의 COR 처리가 종료되고, PHT 모듈(42A)에 반송될 때에, 재차 COR 모듈(41A)에 반송된다. 즉, 처리 그룹을 구성하는 1로트 내 모든 웨이퍼 W의 COR 처리가 종료되고, COR 모듈(41A)을 재차 이용할 수 있게 되는 타이밍에서, 웨이퍼 W1, W2가 COR 모듈(41A)에 재반입되고, COR 처리된다(도 2의 스텝 14).
이와 같이, 1로트 내의 마지막 웨이퍼 W25와 더미 웨이퍼 WD의 COR 처리가 종료되고, PHT 모듈(42)에 반송되는 타이밍에서, 재차, 일련의 처리 사이클을 개시하는 것에 의해, 효율 좋게 처리 사이클을 반복할 수 있다.
한편, 동일한 처리 사이클을 실행할 수 있는 다른 감압 모듈군이 마련되어 있는 경우, 이러한 다른 감압 모듈군을 이용하여 처리 사이클을 반복하도록 제어되어도 된다. 즉, 예를 들면 도 2의 스텝 27에 나타내는 바와 같이, 반복되는 다음의 처리 사이클을, 감압 모듈군 A가 아니라, 감압 모듈군 B에 있어서 실행하도록 제어해도 된다. 이와 같이, 다른 감압 모듈군에 있어서 처리 사이클을 재개하는 경우여도, 전술한 바와 같이 효율 좋게 다음의 처리 사이클을 개시할 수 있다.
처리 사이클을 반복하는 횟수는 임의이지만, 본 실시형태에서는 예를 들면 6회이다. 그리고, 2매의 웨이퍼 W1, W2에 대해서 소정 횟수의 처리 사이클이 종료되면(도 2의 스텝 68), 로더 모듈(30)에 있어서 2매의 웨이퍼 W1, W2는 후프(31)에 수납되고, 대기 상태가 된다. 그리고, 모든 웨이퍼 W1∼W25에 대해서의 소정 횟수의 처리 사이클이 종료되고(도 2의 스텝 80), 마지막 웨이퍼 W25가 후프(31)에 수납되면, 기판 처리 장치(1)에 있어서의 일련의 웨이퍼 처리가 종료된다.
이상, 본 실시형태에 의하면, 기판 처리 장치(1)에서 일련의 처리 사이클을 반복하는 데에 있어서, PHT 처리에 있어서 승온된 웨이퍼 W를 한 번 냉각하고 나서 COR 모듈(41)에 반입하기 때문에, 효율 좋게 처리 사이클을 반복할 수 있다.
또, 본 실시형태에 의하면, CST 모듈(33)에서 CST 처리가 행해진 웨이퍼 W는, 그 후 후프(31)에 대기한다. 이 때문에, 예를 들면 CST 모듈(33)에서 웨이퍼 W가 충분히 냉각되지 않는 경우에도, 후프(31)에서의 대기 중에 당해 웨이퍼 W가 냉각되어, 후속의 COR 처리에 대한 영향을 작게 할 수 있다.
한편, 본 실시형태에 있어서는, CST 모듈(33), 및 다음의 처리 사이클을 행하기까지의 대기 장소로서의 로드 포트(32)는 대기부(10), 즉 대기압 분위기하에 마련되었지만, CST 모듈(33), 및 대기 장소의 배치는 이에 한정되지 않는다. 예를 들면, CST 모듈(33), 및 웨이퍼 W의 대기 장소로서의 버퍼 공간은 감압부(11)의 임의의 장소에 마련되어도 된다. 이에 의해, 하나의 처리 사이클을 행하는 동안에 대기압 분위기하와 감압 분위기하의 사이에서 왕복할 필요가 없어져, 반송 효율을 향상시킬 수 있다.
단, CST 모듈(33)의 내부가 대기 분위기로 유지되는 경우, 감압 분위기하에 유지하는 경우와 비교하여 냉각 효율이 높다. 또, 웨이퍼 W의 CST 모듈(33)에 대한 반송 시간 및 CST 모듈(33)에 있어서의 CST 처리에 걸리는 시간은, COR 처리 및 PHT 처리에 걸리는 시간에 비해 짧다. 이상의 관점을 감안하면, CST 모듈(33)은 대기부(10), 즉, 대기압 분위기하에 마련되는 것이 바람직하다.
또, 본 실시형태에 있어서 웨이퍼 W는, 소정 횟수의 처리 사이클의 전부에 있어서, 동일한 수평 방향의 방향, 즉, 기준 위치(예를 들면 노치 위치)로부터의 동일 각도의 방향으로 처리가 행해지고 있었다. 여기에서, 예를 들면 COR 모듈(33)의 특성에 따라서는, 웨이퍼 W 면내에서 에칭량에 치우침이 생기는 경우가 있다. 이러한 경우에, 전술한 바와 같이 웨이퍼 W에 대해서 동일한 수평 방향의 방향으로 처리가 반복되면, 최종적으로 웨이퍼 W에 실시되는 에칭이 면내 불균일하게 되어 버릴 우려가 있다. 그래서, 웨이퍼 W에 대해서 반복의 처리 사이클이 행해지는 경우, 당해 처리 사이클마다, 오리엔터 모듈(34)에 의해 기준 위치로부터의 웨이퍼 W의 수평 방향의 방향을 소정 각도 변동시키도록 조절해도 된다.
여기에서, 소정 각도란, 소정 횟수의 처리 사이클이 모두 종료되었을 때에, 정확히 웨이퍼 W가 합계 1회전되도록 설정되는 것이 바람직하다. 예를 들면, 도 2에 나타내는 바와 같이 본 실시형태에 있어서는, 일련의 처리 사이클은 합계 6회 반복된다. 이러한 경우, 360도/(소정의 횟수 6회)=60도, 각 처리 사이클이 실행되기 전에 웨이퍼 W를 회전시키는 것이 바람직하다. 이에 의해, 웨이퍼 W에 대한 에칭을 면내 균일하게 할 수 있다.
<제 2 실시형태>
상기 제 1 실시형태에 있어서는, 1로트 내의 마지막 웨이퍼 W의 COR 처리가 종료되었을 때에, 1로트 내의 최초의 웨이퍼 W의 다음의 처리 사이클을 개시하도록 제어했다. 한편으로, 도 1에 나타내는 바와 같이 기판 처리 장치(1)가, 동일한 웨이퍼 처리를 실행 가능한 감압 모듈군을 복수 구비하고 있는 경우, 이미 처리 사이클을 실행하고 있는 하나의 감압 모듈군과, 다른 감압 모듈군을 병행 가동하도록 제어해도 된다. 예를 들면 도 2에 나타내는 제 1 실시형태에 있어서는, 감압 모듈군 C는 스텝 53으로부터, 감압 모듈군 B의 동작의 종료 후에 가동하도록 제어되었지만, 당해 스텝 53보다도 전에 감압 모듈군 B와 병행하여 가동시킬 수 있다.
도 3은, 제 2 실시형태에 따른 웨이퍼 W의 반송 레시피를 모식적으로 나타낸 설명도이다. 한편, 도 3에 있어서 상기 제 1 실시형태와 동일한 동작에 대해서는(예를 들면 도 3의 스텝 42까지), 그 설명을 생략한다.
여기에서, 제 2 실시형태에 있어서는, 제 1 실시형태의 감압 모듈군 B(COR 모듈(41B)과 PHT 모듈(42B)) 대신에, COR 모듈(41B)과 PHT 모듈(42A)로 구성되는 감압 모듈군 Ba를 이용한다. 이러한 경우, 감압 모듈군 A와 감압 모듈군 Ba에서는 PHT 모듈(42A)이 공통되고 있고, 당해 감압 모듈군 A와 감압 모듈군 Ba를 병행 가동시킬 수 없다.
한편, 도 3에 나타내는 스텝 43에서는, 기판 처리 장치(1)에 감압 모듈군 Ba, C가 마련되어 있기 때문에, 이들 감압 모듈군 Ba와 감압 모듈군 C를 병행 가동시킬 수 있다. 이러한 스텝 43이란, 1로트 내의 최초의 2매의 웨이퍼 W1, W2의 4회째의 처리 사이클이 종료되고, CST 모듈(33)로부터 반출되는 타이밍이다. 이때, 동일한 처리 사이클을 실행 가능한 감압 모듈군 C가 가동하고 있지 않는 상태이기 때문에, 이러한 감압 모듈군 C를 이용하여, 웨이퍼 W1, W2에 대한 다음의 처리 사이클을 개시시킨다. 즉, 상기 제 1 실시형태에 있어서 처리 대기 상태(예를 들면 도 2의 스텝 43∼스텝 52)에 있던 웨이퍼 W1, W2의, 다음의 처리 사이클의 개시의 타이밍을 빠르게 할 수 있다.
이와 같이, 제 2 실시형태에 의하면, 빈 상태였던 다른 감압 모듈군을 병행하여 가동시켜, 웨이퍼 W의 처리 대기 상태를 단축하는 것에 의해 웨이퍼 처리를 더 효율적으로 행할 수 있다. 예를 들면 도 3에 의하면, 감압 모듈군 Ba 및 감압 모듈군 C를 병행 가동시키는 것에 의해, 제 1 실시형태와 비교하여 10 스텝의 단축을 도모할 수 있다.
한편, 도 3의 예에 의하면, 감압 모듈군 Ba, C를 병행 가동시켰지만, 감압 모듈군 Ba 대신에 감압 모듈군 B를 이용하는 경우에는, 감압 모듈군 A 및 감압 모듈군 B를 병행 가동시켜도 된다. 또, 감압 모듈군 A, B의 병행 가동, 및 감압 모듈군 B, C의 병행 가동을 한 번에 행하도록 제어해도 된다. 이에 의해, 웨이퍼 처리의 효율을 더 좋게 할 수 있다.
또 나아가, 제 2 실시형태에 있어서는, 웨이퍼 W의 반송 경로로서, 감압 모듈군 A, Ba, C의 각각에 대해 연속하여 2회씩, 즉, 감압 모듈군 A, A, Ba, Ba, C, C의 순번으로 처리 사이클을 행하고 있었다. 그러나, 웨이퍼 W의 반송 경로는 이에 한정되는 것은 아니고, 예를 들면 감압 모듈군 A, Ba, C, A, Ba, C의 순번으로 처리 사이클을 행하도록 제어해도 된다. 이와 같이 제어를 행하는 것에 의해, 상기 감압 모듈군의 병행 가동의 효과를 더 적합하게 누릴 수 있다.
<제 3 실시형태>
상기 제 1 실시형태 및 제 2 실시형태에 의하면, 하나의 처리 사이클이 완료된 웨이퍼 W는, 대기압 분위기하에 마련된 후프(31)에 있어서, 다른 웨이퍼 W의 처리 사이클이 종료되고 다음의 처리 사이클이 개시되기 때까지 대기 상태로 되어 있었다. 이 점에서, 웨이퍼 W의 표면의 산화를 억제하기 위해서는, 당해 웨이퍼 W의 표면이 대기압 분위기에 폭로되는 시간을 가능한 한 짧게 하는 것이 바람직하다.
그래서, 상기 제 1 실시형태 및 제 2 실시형태에 있어서는 각 로트(25매) 단위를 처리 그룹으로서 웨이퍼 처리를 행했지만, 이러한 로트 단위를, 나아가 소정 매수의 처리 그룹으로 분할하여, 웨이퍼 처리를 행하도록 해도 된다. 도 4는, 제 3 실시형태에 따른 웨이퍼 W의 반송 레시피를 모식적으로 나타낸 설명도이다.
도 4에 나타내는 바와 같이 1로트 25매의 웨이퍼 W를, 나아가 소정 매수, 본 실시형태에 있어서는 6매씩의 처리 그룹으로 분할하여 웨이퍼 처리를 행한다. 이와 같이, 웨이퍼 W의 처리 그룹을, 1로트(25매)보다도 적은 그룹으로 분할하는 것에 의해 하나의 웨이퍼 W에 대한 복수회의 처리 사이클을 연속적으로 행할 수 있기 때문에, 웨이퍼 W의 대기압 분위기에의 폭로 시간을 짧게할 수 있다. 예를 들면 도 4의 예에 의하면, 2매의 웨이퍼 W1, W2는 CST 모듈(33)에 있어서의 CST 처리가 완료된 후(도 4의 스텝 3), 즉시 COR 모듈(41)에 반입되기 때문에(도 4의 스텝 4), 대기 시간을 단축할 수 있다.
한편, 본 실시형태에 있어서의 소정 매수, 즉 그룹화되는 웨이퍼 W의 매수는, 이하에 의해 결정할 수 있다.
CST 모듈(33)에 있어서의 CST 처리의 종료 후, 후프(31)에 있어서의 대기 시간을 최적화하기 위해서는, 당해 CST 처리의 종료 후, 즉시 COR 모듈(41)에 반입되도록 제어되는 것이 바람직하다.
CST 처리 공정으로부터, 다음의 처리 사이클에 있어서의 COR 처리 공정에 처리 대기 없이 이행하기 위한 처리 그룹의 매수는, 하나의 처리 사이클에 있어서 실행되는 공정수, 및 하나의 모듈 내에 있어서 처리할 수 있는 웨이퍼 W의 매수에 따라 구할 수 있다. 여기에서 예를 들면, 본 실시형태에 의하면, 하나의 처리 사이클에 있어서 실행되는 처리 공정은, COR 처리 공정, PHT 처리 공정, 및 CST 처리 공정의 합계 3개의 처리 공정이다. 또, COR 모듈(41)과 PHT 모듈(42)은 각각, 2매엽으로 웨이퍼 처리를 행한다. 그래서, 본 실시형태에서는 「처리 공정수 3×2매엽=6매」를, 처리 그룹을 구성하는 매수로 하면, CST 처리 공정으로부터 COR 처리 공정에 처리 대기 없이 이행할 수 있다. 이에 의해, 처리 도중의 웨이퍼 W가 대기압 분위기에 폭로되어, 표면이 산화되는 것을 억제할 수 있다. 한편, CST 모듈(33)은, 1로트의 25매 이상의 웨이퍼 W를 수용할 수 있고, 웨이퍼 W의 대기 시간에 영향을 주는 것은 아니다.
게다가, 이와 같이 소정 매수의 웨이퍼 W의 처리 그룹으로 나누는 것에 의해, 예를 들면 당해 처리 그룹을 처리 중에 하나의 모듈로 이상이 발생해도, 영향을 받는 웨이퍼 W의 수를 억제할 수 있다.
한편, 본 실시형태에 있어서의, 1로트(25매)의 기판의 소정 매수의 그룹에의 분할은, 상기 제 2 실시형태에 있어서의 복수의 감압 모듈군의 병행 가동과 동시에 실행해도 된다. 예를 들면, 도 4의 스텝 13∼스텝 19 등에 나타내는 바와 같이, 하나의 그룹의 기판과 다른 그룹의 기판을, 감압 모듈군 A, C를 이용하여 병행 가동하도록 제어해도 된다. 이에 의해, 제 1 실시형태로부터 14 스텝, 제 2 실시형태로부터 4 스텝의 단축을 더 도모할 수 있다.
또, 본 개시에 의하면, 예를 들면 처리 그룹의 수가 홀수가 된 경우여도, 더미 웨이퍼 WD를 이용하는 것에 의해, 각 모듈 내에 있어서 웨이퍼 처리에 치우침이 생기는 경우는 없다.
이번 개시된 실시형태는 모든 점에서 예시이고 제한적인 것은 아니라고 생각되어야 한다. 상기의 실시형태는, 첨부의 청구범위 및 그 주지를 일탈하는 일 없이, 다양한 형태로 생략, 치환, 변경되어도 된다.
예를 들면, 전술한 감압 모듈군 A, B, C는, COR 모듈 및 PHT 모듈에 의해 구성되는 예로 설명을 실시했지만, 적절히, 임의의 처리 장치로 변경될 수 있다. 예를 들면 감압 모듈군은, COR 모듈 대신에, 리모트 플라즈마를 이용한 에칭을 행하는 RST 모듈을 구비한 것이어도 된다. 이와 같이 COR 모듈과 상이한 RST 모듈을 이용한 경우에도, 각 모듈에 있어서의 처리 분위기가 안정된 상태에서 처리를 행할 수 있다.
또, 예를 들면, 전술한 각 모듈에 있어서는, 웨이퍼 W가 2매엽으로 처리되도록 구성되었지만, 예를 들면 1매엽, 또는 3매엽 이상으로 처리되도록 구성되어도 된다.
한편, 이하와 같은 구성도 본 개시의 기술적 범위에 속한다.
(1) 기판 처리 장치를 이용하여 기판을 처리하는 기판 처리 방법으로서, 상기 기판 처리 장치는, 기판에 COR 처리를 행하는 COR 모듈과, 기판에 가열 처리를 행하는 가열 모듈과, 기판에 냉각 처리를 행하는 냉각 모듈을 갖고, 상기 기판 처리 방법은, 상기 COR 모듈에 있어서 감압 분위기하에서 기판에 COR 처리를 행하는 COR 처리 공정과, 그 후, 상기 가열 모듈에 기판을 반송하고, 당해 가열 모듈에 있어서 감압 분위기하에서 기판을 가열 처리하는 가열 처리 공정과, 그 후, 상기 냉각 모듈에 기판을 반송하고, 당해 냉각 모듈에 있어서 대기 분위기하에서 기판을 냉각 처리하는 냉각 처리 공정을 갖고, 상기 COR 처리 공정, 상기 가열 처리 공정 및 상기 냉각 처리 공정을 포함하는 처리 사이클을 반복하여 행하는, 기판 처리 방법.
이와 같이, 하나의 기판에 대해서 복수회의 처리 사이클을 반복하여 행하므로, 필요한 기판의 처리 성능을 적절히, 효율적으로 만족시킬 수 있다.
(2) 상기 기판 처리 장치는, 하나의 상기 COR 모듈과 하나의 상기 가열 모듈을 포함하는 감압 모듈군을 복수 갖고, 하나의 감압 모듈군에 있어서의 처리와 다른 감압 모듈군에 있어서의 처리를 병행하여 행하는, (1)에 기재된 기판 처리 방법.
이와 같이, 복수의 감압 모듈군을 포함하고, 이러한 감압 모듈군을 병행하여 가동시키는 것에 의해, 기판 처리를 효율적으로 행하고, 스루풋(throughput)을 향상시킬 수 있다.
(3) 상기 처리 사이클은, 소정 매수의 기판으로 구성된 그룹마다 행해지는, (1) 또는 (2)에 기재된 기판 처리 방법.
이와 같이, 적절한 그룹화를 행하는 것에 의해, 기판 처리를 효율적으로 행하는 것이 가능하게 된다.
(4) 상기 그룹에 있어서의 기판의 소정 매수는, 상기 처리 사이클의 공정수와, 상기 COR 모듈 또는 상기 가열 모듈에서 처리되는 기판의 매수에 따라 결정되는, (3)에 기재된 기판 처리 방법.
이러한 그룹을 행하는 것에 의해, 장치 내에 있어서의 처리 대기 기판의 발생을 억제할 수 있어, 기판 처리의 효율을 높일 수 있다.
(5) 상기 그룹에 있어서의 기판의 소정 매수는, 1로트에 포함되는 기판의 매수인, (3)에 기재된 기판 처리 방법.
이러한 그룹을 행하는 것에 의해, 기판 처리에 관한 냉각 처리를 적절히 행할 수 있어, 기판 처리의 효율을 높일 수 있다.
(6) 상기 처리 사이클은, 상기 COR 처리 공정 전에, 기판을 회전시켜 수평 방향의 방향을 조절하는 위치 조절 공정을 갖고, 상기 처리 사이클마다, 상기 위치 조절 공정에 있어서 기준 위치로부터의 기판의 방향을 소정 각도 변동시키고, 상기 소정 각도는, 360도를 상기 처리 사이클의 반복수로 나누어서 결정되는, (1)∼(5) 중 어느 하나에 기재된 기판 처리 방법.
이에 의해, 기판 처리의 면내 균일성을 향상시킬 수 있다.
(7) 기판을 처리하는 기판 처리 장치로서, 감압 분위기하에서 기판에 COR 처리를 행하는 COR 모듈과, 감압 분위기하에서 기판에 가열 처리를 행하는 가열 모듈과, 대기 분위기하에서 기판에 냉각 처리를 행하는 냉각 모듈과, 상기 COR 처리, 상기 가열 처리 및 상기 냉각 처리를 차례로 행하는 처리 사이클을 반복하여 행하도록, 상기 COR 모듈, 상기 가열 모듈 및 상기 냉각 모듈을 제어하는 제어부를 갖는, 기판 처리 장치.
1: 기판 처리 장치
33: CST 모듈(냉각 모듈)
41: COR 모듈
42: PHT 모듈(가열 모듈)
W: 웨이퍼

Claims (7)

  1. 기판 처리 장치를 이용하여 기판을 처리하는 기판 처리 방법으로서,
    상기 기판 처리 장치는,
    기판에 COR 처리를 행하는 COR 모듈과,
    기판에 가열 처리를 행하는 가열 모듈과,
    기판에 냉각 처리를 행하는 냉각 모듈을 갖고,
    상기 기판 처리 방법은,
    상기 COR 모듈에 있어서 감압 분위기하에서 기판에 COR 처리를 행하는 COR 처리 공정과,
    그 후, 상기 가열 모듈에 기판을 반송하고, 당해 가열 모듈에 있어서 감압 분위기하에서 기판을 가열 처리하는 가열 처리 공정과,
    그 후, 상기 냉각 모듈에 기판을 반송하고, 당해 냉각 모듈에 있어서 대기 분위기하에서 기판을 냉각 처리하는 냉각 처리 공정을 갖고,
    동일한 기판에 대해서 상기 COR 처리 공정, 상기 가열 처리 공정 및 상기 냉각 처리 공정을 포함하는 처리 사이클을 반복하여 행하며,
    상기 처리 사이클은, 상기 COR 처리 공정 전에, 기판을 회전시켜 수평 방향의 방향을 조절하는 위치 조절 공정을 갖고,
    상기 처리 사이클마다, 상기 위치 조절 공정에 있어서 기준 위치로부터의 기판의 방향을 소정 각도 변동시키고,
    상기 소정 각도는, 360도를 상기 처리 사이클의 반복수로 나누어서 결정되는
    기판 처리 방법.
  2. 제 1 항에 있어서,
    상기 기판 처리 장치는, 하나의 상기 COR 모듈과 하나의 상기 가열 모듈을 포함하는 감압 모듈군을 복수 갖고,
    하나의 감압 모듈군에 있어서의 처리와 다른 감압 모듈군에 있어서의 처리를 병행하여 행하는 기판 처리 방법.
  3. 제 1 항에 있어서,
    상기 처리 사이클은, 소정 매수의 기판으로 구성된 그룹마다 행해지는 기판 처리 방법.
  4. 제 3 항에 있어서,
    상기 그룹에 있어서의 기판의 소정 매수는, 상기 처리 사이클의 공정수와, 상기 COR 모듈 또는 상기 가열 모듈에서 처리되는 기판의 매수에 따라 결정되는 기판 처리 방법.
  5. 제 3 항에 있어서,
    상기 그룹에 있어서의 기판의 소정 매수는, 1로트에 포함되는 기판의 매수인 기판 처리 방법.
  6. 삭제
  7. 기판을 처리하는 기판 처리 장치로서,
    감압 분위기하에서 기판에 COR 처리를 행하는 COR 모듈과,
    감압 분위기하에서 기판에 가열 처리를 행하는 가열 모듈과,
    대기 분위기하에서 기판에 냉각 처리를 행하는 냉각 모듈과,
    동일한 기판에 대해서 상기 COR 처리, 상기 가열 처리 및 상기 냉각 처리를 차례로 행하는 처리 사이클을 반복하여 행하도록, 상기 COR 모듈, 상기 가열 모듈 및 상기 냉각 모듈을 제어하는 제어부를 가지며,
    상기 처리 사이클은, 상기 COR 처리 전에, 기판을 회전시켜 수평 방향의 방향을 조절하는 위치 조절 공정을 갖고,
    상기 제어부는,
    상기 처리 사이클마다, 상기 위치 조절 공정에 있어서 기준 위치로부터의 기판의 방향을 소정 각도 변동시키고,
    상기 소정 각도를, 360도를 상기 처리 사이클의 반복수로 나누어서 결정하는,
    기판 처리 장치.
KR1020217002507A 2018-07-04 2019-06-25 기판 처리 방법 및 기판 처리 장치 Active KR102571843B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018127730A JP7137976B2 (ja) 2018-07-04 2018-07-04 基板処理方法及び基板処理装置
JPJP-P-2018-127730 2018-07-04
PCT/JP2019/025154 WO2020008954A1 (ja) 2018-07-04 2019-06-25 基板処理方法及び基板処理装置

Publications (2)

Publication Number Publication Date
KR20210024108A KR20210024108A (ko) 2021-03-04
KR102571843B1 true KR102571843B1 (ko) 2023-08-28

Family

ID=69059600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217002507A Active KR102571843B1 (ko) 2018-07-04 2019-06-25 기판 처리 방법 및 기판 처리 장치

Country Status (4)

Country Link
JP (1) JP7137976B2 (ko)
KR (1) KR102571843B1 (ko)
TW (1) TWI838381B (ko)
WO (1) WO2020008954A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7546427B2 (ja) * 2020-09-24 2024-09-06 東京エレクトロン株式会社 搬送方法及び処理システム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017147417A (ja) * 2016-02-19 2017-08-24 東京エレクトロン株式会社 基板処理方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135517A (ja) 2006-11-28 2008-06-12 Tokyo Electron Ltd 基板処理装置の制御装置、制御方法および制御プログラムを記憶した記憶媒体
JP5084250B2 (ja) 2006-12-26 2012-11-28 東京エレクトロン株式会社 ガス処理装置およびガス処理方法ならびに記憶媒体
JP5538291B2 (ja) 2011-04-13 2014-07-02 パナソニック株式会社 プラズマ処理装置及びプラズマ処理方法
JP6643045B2 (ja) 2015-11-05 2020-02-12 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP6854611B2 (ja) 2016-01-13 2021-04-07 東京エレクトロン株式会社 基板処理方法、基板処理装置及び基板処理システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017147417A (ja) * 2016-02-19 2017-08-24 東京エレクトロン株式会社 基板処理方法

Also Published As

Publication number Publication date
TWI838381B (zh) 2024-04-11
KR20210024108A (ko) 2021-03-04
WO2020008954A1 (ja) 2020-01-09
JP7137976B2 (ja) 2022-09-15
JP2020009835A (ja) 2020-01-16
TW202015135A (zh) 2020-04-16

Similar Documents

Publication Publication Date Title
KR100575320B1 (ko) 기판처리장치
CN102064123B (zh) 半导体被处理基板的真空处理系统及半导体被处理基板的真空处理方法
JPH1084029A (ja) 処理システム
JP6131320B2 (ja) 基板処理装置、プログラム及び半導体装置の製造方法
JP4494523B2 (ja) インライン型ウェハ搬送装置および基板搬送方法
KR102567822B1 (ko) 기판 처리 장치 및 기판 처리 방법
CN106716617B (zh) 基板搬送方法和处理系统
KR102487802B1 (ko) 기판 세정 장치 및 기판 세정 방법
KR102571843B1 (ko) 기판 처리 방법 및 기판 처리 장치
KR101142211B1 (ko) 웨이퍼 핸들링 방법 및 시스템
JP4581602B2 (ja) 真空処理装置
WO2022065077A1 (ja) 搬送方法及び処理システム
WO2021054167A1 (ja) 搬送装置及び搬送方法
JP7175151B2 (ja) 搬送方法
JP6417916B2 (ja) 基板搬送方法、基板処理装置、及び記憶媒体
KR20120117316A (ko) 기판처리장치
JP7445509B2 (ja) 基板処理装置及び基板搬送方法
JPH11145251A (ja) 基板処理装置
KR102034706B1 (ko) 기판처리시스템 및 기판처리방법

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20210126

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20221113

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230526

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230824

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230824

End annual number: 3

Start annual number: 1

PG1601 Publication of registration