[go: up one dir, main page]

KR102569301B1 - 박막 트랜지스터 기판 - Google Patents

박막 트랜지스터 기판 Download PDF

Info

Publication number
KR102569301B1
KR102569301B1 KR1020150112258A KR20150112258A KR102569301B1 KR 102569301 B1 KR102569301 B1 KR 102569301B1 KR 1020150112258 A KR1020150112258 A KR 1020150112258A KR 20150112258 A KR20150112258 A KR 20150112258A KR 102569301 B1 KR102569301 B1 KR 102569301B1
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
electrode
protrusions
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150112258A
Other languages
English (en)
Other versions
KR20160030439A (ko
Inventor
차오 쿠앙-핀
추 시아-칭
선 밍-치엔
Original Assignee
이노럭스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이노럭스 코포레이션 filed Critical 이노럭스 코포레이션
Publication of KR20160030439A publication Critical patent/KR20160030439A/ko
Application granted granted Critical
Publication of KR102569301B1 publication Critical patent/KR102569301B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L29/786—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/425—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer having different crystal properties in different TFTs or within an individual TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

기판; 및 상기 기판 상에 배치되는 복수의 박막 트랜지스터 유닛들을 포함하고, 복수의 박막 트랜지스터 유닛들 각각은, 상기 기판 상에 배치되고 폴리실리콘으로 제조되는 활성층, 상기 활성층 위에 배치된 절연층; 및 상기 절연층 위에 배치된 소스 전극 및 드레인 전극을 포함하고, 상기 절연층은 상기 활성층에 상응하는 제1 영역 및 상기 활성층 밖의 영역에 상응하는 제2 영역을 포함하고, 상기 제1 영역의 조도는 상기 제2 영역의 조도보다 더 큰, 박막 트랜지스터 기판이 개시되어 있다.

Description

박막 트랜지스터 기판{THIN FILM TRANSISTOR SUBSTRATE}
본 출원은 2014년 9월 10일 출원된 대만 특허출원 번호 103131121호를 우선권 주장하며, 그 내용이 참조에 의해 본 명세서에 포함된다.
본 발명은 박막 트랜지스터(TFT) 기판에 관한 것이고, 더욱 자세하게는 절연층의 화소 및 접촉 면적의 저장 능력을 증가시킬 수 있는 TFT 기판에 관한 것이다.
근년, 모든 디스플레이 장치는 디스플레이 기술이 진보함에 따라서 부피가 적고, 두께가 얇으며 또 경량을 갖는 것으로 개발되고 있다. 따라서, 통상의 음극선관(CRT) 디스플레이는 액정 디스플레이(LCD) 장치 및 유기 발광 다이오드(OLED) 디스플레이 장치와 같은 평판(flat panel) 디스플레이 장치로 교체되고 있다. 상기 평판 디스플레이 장치는 다양한 분야에 적용될 수 있다. 예를 들어, 휴대폰, 노트북, 비데오 카메라, 카메라, 음악 플레이어, 내비게이션 장치, 텔레비젼과 같은 매일 사용되는 장치는 상기 평판 디스플레이 패널을 구비할 수 있다.
상기 LCD 장치 및 OLED 디스플레이 장치는 시판되고 있고 또 특히 LCD 장치에 대한 기술은 상당히 성숙되어 있지만, 디스플레이 장치가 개발됨에 따라서 모든 제조자들은 소비자의 요구를 만족하는 개선된 디스플레이 품질을 갖는 디스플레이 장치를 개발하려 하고 있다. 특히, TFT 기판의 구조는 디스플레이 품질에 관련된 일개 인자이다.
상기 LCD 장치 및 OLED 디스플레이 장치는 잘 개발되어 시판되고 있지만, 소비자의 요구를 만족하는 개선된 디스플레이 품질을 갖는 디스플레이 장치를 개발하는 것이 여전히 필요하다.
본 발명의 목적은 절연층의 화소 및 접촉 면적에서 저장 능력이 증가될 수 있는 박막 트랜지스터(TFT) 기판을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 제1 관점은 기판; 및 상기 기판 위에 배치되고, 각각 상기 기판 상에 배치되고 폴리실리콘으로 제조되는 활성층, 상기 활성층 위에 배치된 절연층, 및 상기 절연층 위에 배치된 소스 전극 및 드레인 전극을 포함하는 복수의 박막 트랜지스터(TFT) 유닛들을 포함하고, 상기 절연층은 상기 활성층에 상응하는 제1 영역 및 상기 활성층 밖의 영역에 상응하는 제2 영역을 포함하고, 상기 제1 영역의 조도는 상기 제2 영역의 조도보다 더 큰, 박막 트랜지스터 기판을 제공한다.
본 발명의 제1 관점의 TFT 기판에서, 상기 TFT 유닛들은 각각 상기 절연층 상에 배치되고, 복수의 제1 돌출부들(protrusions)을 갖는 금속층을 더 포함할 수 있다.
본 발명의 제1 관점의 TFT 기판에서, 상기 금속층은 제1 두께를 갖고, 상기 제2 돌출부들은 각각 상기 제1 돌출부의 상단과 상기 금속층의 평균 표면 사이의 거리인 제1 높이를 갖고, 상기 제1 돌출부의 제1 높이는 상기 금속층의 제1 두께의 10% 내지 30%일 수 있다.
본 발명의 제1 관점의 TFT 기판에서, 상기 절연층은 복수의 제2 돌출부들을 가질 수 있다.
본 발명의 제1 관점의 TFT 기판에서, 상기 절연층은 제2 두께를 갖고, 상기 제2 돌출부들은 각각 상기 제2 돌출부의 상단과 상기 절연층의 평균 표면 사이의 거리인 제2 높이를 가지며, 또 상기 제2 돌출부들의 제2 높이는 상기 절연층의 제2 두께의 30% 내지 70%일 수 있다.
본 발명의 제1 관점의 TFT 기판에서, 상기 절연층은 복수의 제2 돌출부들을 가질 수 있고, 상기 금속층의 제1 돌출부들의 일부는 상기 절연층의 제2 돌출부들에 상응할 수 있다.
본 발명의 제1 관점의 TFT 기판에서, 상기 활성층은 측면을 갖고, 상기 활성층의 측면에 상응하는 절연층의 곡률은 그의 측면의 곡률보다 더 클 수 있다.
또한, 본 발명의 제2 관점은 기판; 및 상기 기판 위에 배치되고, 각각 상기 기판 위에 배치되고 폴리실리콘으로 제조되는 활성층, 상기 활성층 위에 배치된 절연층, 및 상기 절연층 위에 배치된 소스 전극 및 드레인 전극을 포함하는 복수의 박막 트랜지스터 유닛들을 포함하고, 상기 절연층은 복수의 제2 돌출부들을 갖는, 다른 TFT 기판을 또한 제공한다.
본 발명의 제2 관점의 TFT 기판에서, 상기 절연층은 제2 두께를 갖고, 상기 제2 돌출부들은 각각 상기 제2 돌출부의 상단과 상기 절연층의 평균 표면 사이의 거리인 제2 높이를 가지며, 상기 제2 돌출부들의 제2 높이 상기 절연층의 제2 두께의 30% 내지 70%일 수 있다.
본 발명의 제2 관점의 TFT 기판에서, 상기 박막 트랜지스터 유닛들은 각각 상기 절연층 상에 배치되고 복수의 제1 돌출부들을 갖는 금속층을 더 포함할 수 있다.
본 발명의 제2 관점의 TFT 기판에서, 상기 금속층은 제1 두께를 갖고, 상기 제2 돌출부들은 각각 상기 제1 돌출부의 상단과 상기 금속층의 평균 표면 사이의 거리인 제1 높이를 갖고, 상기 제1 돌출부의 제1 높이는 상기 금속층의 제1 두께의 10% 내지 30%일 수 있다.
본 발명의 제2 관점의 TFT 기판에서, 상기 금속층의 제1 돌출부들의 일부는 상기 절연층의 제2 돌출부들에 상응할 수 있다.
본 발명의 제2 관점의 TFT 기판에서, 상기 절연층은 상기 활성층에 상응하는 제1 영역 및 상기 활성층 밖의 영역에 상응하는 제2 영역을 포함할 수 있고, 상기 제1 영역의 조도는 제2 영역의 조도보다 더 클 수 있다.
본 발명의 제2 관점의 TFT 기판에서, 상기 활성층은 측면을 갖고, 상기 활성층의 측면에 상응하는 절연층의 곡률은 그의 측면의 곡률보다 더 클 수 있다.
본 발명의 제1 및 제2 관점의 모든 TFT 기판에서, 상기 절연층의 표면은 복수의 제2 돌출부들이 위에 형성된 울퉁불퉁한 형상이도록 설계되어, 다른 층들에 대한 절연층의 접촉 면적 증가를 초래한다. 따라서, 상기 절연층과 다른 층들 사이의 접착은 증가할 수 있어, 이들 사이의 박리가 또한 예방될 수 있다. 또한, 본 발명의 제1 및 제2 관점의 모든 TFT 기판에서, 상기 절연층 상에 위치한 금속층의 표면은 또한 복수의 제1 돌출부들이 위에 형성된 울퉁불퉁한 형상이도록 설계되어, 상기 금속층의 표면 증가를 초래한다. 따라서, 상기 금속층은 증가된 능력을 가질 수 있어 화소의 저장 능력을 더욱 증가시킨다.
본 발명의 다른 목적, 이점 및 신규 특징은 첨부한 도면을 참조할 때 하기 상세한 설명으로부터 더욱 명백해질 것이다.
도 1은 본 발명의 일개의 바람직한 실시양태에 따른 OLED 디스플레이 장치의 단면도이다;
도 2는 본 발명의 일개의 바람직한 실시양태에 따른 OLED 디스플레이 장치의 레이아웃을 도시하는 개략도이다;
도 3은 본 발명의 일개의 바람직한 실시양태에 따른 OLED 디스플레이 장치의 TFT 기판의 단면도이다;
도 4는 본 발명의 일개의 바람직한 실시양태에 따른 OLED 디스플레이 장치의 일부 TFT 기판을 도시하는 단면도이다; 및
도 5는 본 발명의 일개의 바람직한 실시양태에 따른 OLED 디스플레이 장치의 일부 TFT 기판을 도시하는 단면도이다.
본 발명은 예시적 방식으로 기재되며, 또 사용된 용어는 제한을 의미하기 보다는 설명을 의도하는 것을 의미한다. 상술한 가르침의 측면에서 다수의 변형과 변이가 가능하다. 따라서, 첨부된 특허청구범위 내에서, 본 발명은 자세하게 기재된 것과 다르게 실시될 수 있음을 의미한다.
도 1은 본 발명의 일개의 바람직한 실시양태에 따른 OLED 디스플레이 장치의 단면도이다. 상기 OLED 디스플레이 장치를 제조하는 공정 동안, 제1 기판(11) 및 제2 기판(12)이 먼저 제공된다. 상기 제1 기판(11) 상에 유기 발광 다이오드(OLED) 유닛들(15) 및 화소 규정층들(16)이 배치되며, 각 화소 규정층(16)은 2개의 인접한 OLED 유닛들(15) 사이에 배치된다. 또한, 복수의 스페이서들(14)이 상기 제2 기판(12) 위에 배치되며, 또 밀봉재(13)(본 실시양태에서는 프릿 밀봉재)가 상기 제2 기판(12) 주변에 미리 형성되며, 이는 분배 공정 및 소결 공정을 통하여 상기 제2 기판(12) 위에 고정되어 형성된다. 이어, 상기 제1 기판(11)은 상기 제2 기판(12)과 조립되며, 상기 제2 기판(12) 상의 스페이서들(14)은 화소 규정층(16)의 화소 개구(161) 밖의 영역들에 상응한다. 레이저 공정을 통하여 상기 제1 기판(11) 위에 밀봉재(13)가 접착된 후, 본 실시양태의 OLED 디스플레이 장치가 얻어진다.
본 발명의 실시양태에서, 상기 제1 기판(11) 및 상기 제2 기판(12)은 유리 기판이다. 또한, 본 발명의 실시양태의 OLED 디스플레이 장치는 디스플레이 영역(A) 및 비-디스플레이 영역(B)을 포함하고, 상기 비-디스플레이 영역(B)은 회로가 위에 형성된 영역이다. 또한, 본 발명의 실시양태에서, OLED 유닛들(15)은 각각 적색, 녹색 및 청색광을 방출할 수 있다; 그러나 본 발명은 그에 한정되지 않는다. 예컨대, 상기 OLED 유닛들(15)은 백색 OLED 유닛들일 수 있고, 또 컬러 필터 유닛(도면에 도시되지 않음)은 제1 기판(11) 또는 제2 기판(12)의 측면 상에 또한 배치된다.
도 2는 본 실시양태의 OLED 디스플레이 장치의 레이아웃을 도시하는 개략도이다. 도 2에 도시된 바와 같이, 본 실시양태의 OLED 디스플레이 장치에서, 각 화소 유닛은 제1 전극 및 제2 전극에 연결된, 스캔 라인, 데이터 라인, 커패시터 라인, 서플라이 라인, 스위칭 TFT 유닛(도 2에서 스위칭 TFT로 도시됨), 구동 TFT 유닛(도 2에서 구동 TFT로 도시됨), 저장 커패시터, 및 OLED 유닛(도 2에서 OLED로 도시됨)을 각각 포함한다.
도 3은 본 실시양태의 OLED 디스플레이 장치의 일부 디스플레이 영역을 도시하는 단면도이다. 도 1 및 도 3에 도시된 바와 같이, 본 실시양태의 OLED 디스플레이 장치는 제1 기판(11) 및 그에 대향하는 제2 기판(12)을 포함한다. 본 발명의 실시양태에서, 상기 OLED 디스플레이 장치에 사용된 TFT 유닛들은 저온 폴리실리콘( Low Temperture Poly-Silicon, LTPS) TFT 유닛들이다. 도 3에 도시된 바와 같이, 도 1의 디스플레이 영역(A)에서, 제1 기판(11)이 먼저 제공되고, 그 위에 버퍼층(101)이 형성되며, 또 상기 버퍼층(101) 위에 활성층(103)이 또한 형성된다. 본 발명의 실시양태에서, 상기 활성층(103)은 무정형 실리콘을 어닐링하는 것에 의해 형성된 폴리실리콘으로 제조된다. 이어, 제1 절연층(104), 제2 절연층(105), 제1 금속층(111), 제3 절연층(112) 및 제4 절연층(114)이 순차적으로 상기 제1 기판(11) 상에 형성된다. 본 실시양태에서, TFT 영역들(TFT1, TFT2)에 위치한 상기 제1 금속층(111)은 게이트 전극으로 작용한다. 상기 제1 절연층(104) 및 상기 제2 절연층(105)은 게이트 절연층으로 작용하며, 이들은 실리콘 산화물 및 실리콘 질화물과 같은 당해 분야에 일반적으로 사용되는 절연 물질로 제조된다. 또한, 상기 제3 절연층(112) 및 상기 제4 절연층(114)은 당해 분야에 일반적으로 사용되는 상술한 절연 물질에 의해 또한 제조될 수 있다. 이어, 제2 금속층(116)이 상기 제4 절연층(114) 위에 형성된다. 본 실시양태에서, 상기 TFT 영역들(TFT1, TFT2)에 위치한 상기 제2 금속층(116)은 또한 상기 제3 절연층(112) 및 상기 제4 절연층(114)을 통하여 통과하며, 또 상기 제1 절연층(104) 및 상기 제2 절연층(105)을 통하여 선택적으로 침투하여 활성층(103)에 전기적으로 연결되는 소스 전극 및 드레인 전극으로서 사용된다. 상술한 공정 이후, 본 실시양태의 TFT 기판이 얻어진다. 본 발명의 실시양태에서, 상기 TFT 기판은 2개의 TFT 영역들(TFT1, TFT2)울 포함하고, 상기 TFT 영역(TFT1)은 도 2에 도시된 스위칭 TFT에 상응하고, 또 TFT 영역(TFT2)은 도 2에 도시된 구동 TFT에 상응한다. 또한, 본 발명의 실시양태에서, TFT 영역들(TFT1, TFT2)을 제외하고, 커패시터 영역(C)이 또한 형성되며, 이는 도 2에 도시된 저장 커패시터에 상응한다.
도 1 및 도 3에 도시된 바와 같이, TFT 기판이 형성된 후, 보호층(115), 평면층(117), 제1 전극(151) 및 화소 규정층(16)이 그 위에 순차적으로 형성되며, 상기 제1 전극(151)은 상기 평면층(117) 위에 형성될 뿐만 아니라 상기 평면층(117)의 평면층 개구(117a) 내에 형성되며, 상기 보호층(115)의 보호층 개구(115a)가 상기 제2 금속층(116)에 전기적으로 연결된다. 또한, 화소 규정층(16)은 화소 개구(161)를 갖도록 형성된다. 이어, 유기 발광층(152) 및 제2 전극(153)은 화소 규정층(16) 및 제1 전극(151) 위에 뿐만 아니라 화소 개구(161) 내에 순차적으로 형성되어 본 실시양태의 OLED 유닛(15)을 완성한다. 따라서, 도 1 및 도 3에 도시된 바와 같이, 본 실시양태의 OLED 유닛(15)은 순차적으로 적층된, 제1 전극(151), 유기 발광층(152) 및 제2 전극(153)을 포함하고, 상기 제1 전극(151)은 제2 금속층(116)에 전기적으로 연결된다. 또한, 상기 화소 규정층(16)은 제1 전극(151)과 유기 발광층(152) 사이에 위치하고, 발광 영역은 상기 화소 규정층(16)의 화소 개구(161)에 의해 규정된다.
본 발명의 실시양태에서, 상기 제1 금속층(111) 및 상기 제2 금속층(116)은 회로로 사용된다. 예컨대, 도 3에 도시된 바와 같이, 본 실시양태에서 제1 금속층(111)은 TFT 유닛의 게이트 전극으로 사용되고, 상기 제2 금속층(116)은 그의 소스 전극 및 드레인 전극으로 사용된다. 또한, 제1 금속층(111)에 의해 동시에 형성된 게이트 전극 및 스캔 라인(도면에 도시되지 않음)은 서로에 대해 전기적으로 연결되며, 상기 제2 금속층(116)에 의해 동시에 형성된 소스 및 드레인 전극 및 데이터 라인(도면에 도시되지 않음)은 서로에 대해 전기적으로 연결된다. 본 발명의 실시양태에서, 상기 제1 금속층(111) 및 상기 제2 금속층(116)은 금속, 합금, 금속 산화물, 금속 옥시질화물과 같은 당해 분야에 일반적으로 사용되는 도전 물질, 및 당해 분야에 일반적으로 사용된 다른 전극 물질일 수 있고; 바람직하게는 금속이다. 본 발명의 실시양태에서, 상기 제1 금속층(111)은 Mo로 제조되고, 상기 제2 금속층(116)은 제1 기판(11)에 대면하는 측면으로부터 순차적으로 적층된 Ti 층, Al 층 및 다른 Ti 층을 갖는 복합 금속층이다. 또한, 보호층(115)은 실리콘 산화물 및 실리콘 질화물과 같은 당해 분야에서 일반적으로 사용되는 절연 물질로 제조된다.
본 발명의 실시양태에서, 상기 제1 전극(151)은 당해 분야에 일반적으로 사용되는 반사전극용 물질로 제조될 수 있고, 상기 제2 전극(153)은 당해 분야에 일반적으로 사용되는 투명 또는 반투명 전극용 물질로 제조될 수 있다. 상기 반사전극용 물질은 Ag, Ge, Al, Cu, Mo, Ti, Sn, AlNd, ACX 또는 APC일 수 있다, 투명 전극용 물질은 ITO 및 IZO와 같은 투명한 도전성 산화물(Transparent Conductive Oxides, TCO)일 수 있고, 반투명 전극은 Mg/Ag 합금 박막 전극, Au 박막 전극, Pt 박막 전극 및 Al 박막 전극과 같은 금속 박막 전극일 수 있다. 또한, 본 실시양태에서 사용된 상기 제2 전극(153)은, 필요한 경우, 투명 전극 및 반투명 전극의 복합 전극(예컨대, TCO 전극 및 Pt 박막 전극의 복합 전극)이다. 본 실시양태에서는 제1 전극(151), 유기 발광층(152) 및 제2 전극(153)을 포함하는 OLED 유닛 만이 존재하지만, 본 발명은 이에 한정되지 않는다. 당해 분야에 일반적으로 사용되는 다른 OLED 유닛들, 예컨대, 전자수송층, 전자주입층, 정공수송층, 정공주입층, 및/또는 정공 및 전자의 조합을 용이하게 할 수 있는 다른 층들을 포함하는 OLED 유닛도 본 발명의 OLED 디스플레이 패널에 적용될 수 있다.
도 4 및 5는 본 실시양태의 OLED 디스플레이 장치의 일부 TFT 기판을 도시하는 단면도로서, 각각 도 3에 도시된 TFT 영역들(FT1, TFT 2)의 확대도이다. 도 4 및 5에 도시된 바와 같이, 활성층(103)이 형성된 후, 제1 절연층(104), 제2 절연층(105), 제1 금속층(111), 제3 절연층(112) 및 제4 절연층(114)을 형성하기 위한 개별 공정들 동안, 상기 층들이 당해 분야에 공지된 증착 공정에 의해 형성된 후 패턴화된 마스크를 사용하여 이들 층들 각각을 에칭하여, 제1 절연층(104), 제2 절연층(105), 제1 금속층(111), 제3 절연층(112) 및 제4 절연층(114) 각각이 돌출부를 갖는 울퉁불퉁한 표면을 갖는다.
더욱 자세하게는, 도 4 및 도 5에 도시된 바와 같이, 상기 제1 절연층(104), 제2 절연층(105), 제3 절연층(112) 및 제4 절연층(114) 각각은 활성층(103)에 상응하는 제1 영역(R1) 및 활성층(103) 밖의 영역에 상응하는 제2 영역(R2)을 포함하고, 상기 제1 영역의 조도(R1)는 상기 제2 영역(R2)의 조도보다 더 크다.
또한, 도 4 및 도 5에 도시된 바와 같이, 상기 제1 절연층(104), 제2 절연층(105), 제3 절연층(112) 및 제4 절연층(114) 각각은 복수의 제2 돌출부들(1041, 1051, 1121, 1141)를 갖는다. 본 실시양태에서, 제2 돌출부(1041)의 상단 및 제2 돌출부(1041)에 가까운 제1 절연층(104)의 평균 표면(104a) 사이의 거리인 제2 높이(H2)는 각각 500 nm ~ 1500 nm이고; 각 제2 돌출부(1051)의 상단 및 제2 돌출부(1051)에 가까운 제2 절연층(105)의 평균 표면(105a) 사이의 거리인 제2 높이 (H3)는 각각 500 nm ~ 1500 nm이며; 각 제2 돌출부(1121)의 상단 및 제2 돌출부(1121)에 가까운 제3 절연층(112)의 평균 표면(112a) 사이의 거리인 제2 높이(H4)는 각각 500 nm ~ 1500 nm이고; 또 각 제2 돌출부(1141)의 상단 및 제2 돌출부(1141)에 가까운 제4 절연층(114)의 평균 표면(114a) 사이의 거리인 제2 높이(H5)는 각각 500 nm ~ 1500 nm이다.
또한, 도 4 및 도 5에 도시된 바와 같이, 상기 제1 절연층(104)은 제2 두께(T2)를 갖고, 또 상기 제2 돌출부들(1041)의 제2 높이(H2)는 제1 절연층(104)의 제2 두께(T2)의 30% 내지 70%이다; 상기 제2 절연층(105)은 제2 두께(T3)를 갖고, 또 상기 제2 돌출부(1051)의 제2 높이(H3)는 제2 절연층(105)의 제2 두께(T3)의 20% 내지 50%이며; 상기 제3 절연층(112)은 제2 두께(T4)를 갖고, 또 상기 제2 돌출부(1121)의 제2 높이(H4)는 제3 절연층(112)의 제2 두께(T4)의 10% 내지 40%이고; 또 상기 제4 절연층(114)은 제2 두께(T5)를 갖고, 또 상기 제2 돌출부(1141)의 제2 높이(H5)는 제4 절연층(114)의 제2 두께(T5)의 5% 내지 30%이다.
상기 설명한 바와 같이, 본 발명의 TFT 기판에서, 제1 절연층, 제2 절연층, 제3 절연층 및 제4 절연층은 제2 돌출부들이 위에 형성되어 있는 울퉁불퉁한 형상으로 존재하는 표면을 갖도록 설계되므로, 다른 층들에 대한 상기 절연층들의 접촉 면적이 증가될 수 있다. 따라서, 상기 절연층들과 다른 층들의 접착이 향상될 수 있고, 또 이들 사이의 박리는 더욱 방지될 수 있다.
또한, 도 4 및 도 5에 도시된 바와 같이, 본 실시양태의 TFT 기판에서, 제1 금속층(111)은 또한 돌출부가 위에 형성된 울퉁불퉁한 표면을 갖는다. 본 실시양태에서, 제1 금속층(111)은 복수의 제1 돌출부들(1111)을 더 가질 수 있고, 각 제1 돌출부(1111)의 상단 및 제1 돌출부들(1111)에 가까운 제1 금속층(111)의 평균 표면(111a) 사이의 거리인 제1 높이(H1)는 각각 500 nm ~ 1500 nm이다. 또한, 상기 제1 금속층(111)은 제1 두께(T1)를 갖고, 제1 돌출부(1111)의 제1 높이(H1)는 제1 금속층(111)의 제1 두께(T1)의 10% 내지 30%이다.
상술한 바와 같이, 본 발명의 TFT 기판에서, 상기 금속층은 제1 돌출부들이 위에 형성되어 있는 울퉁불퉁한 형상으로 존재하는 표면을 갖도록 설계되므로, 금속층의 면적이 증가될 수 있다. 따라서, 상기 금속층은 증가된 능력을 가져 화소의 저장 능력을 더욱 증가시킬 수 있다.
또한, 도 4 및 도 5에 도시된 바와 같이, 제1 절연층(104)의 제2 돌출부(1041), 제2 절연층(105)의 제2 돌출부(1051), 제3 절연층(112)의 제2 돌출부(1121), 제4 절연층(114)의 제2 돌출부(1141), 및 제1 금속층(111)의 제1 돌출부(1111)의 위치는 서로 대응하거나 대응하지 않을 수 있고, 장치 요건에 따라서 조정될 수 있다.
또한, 도 4 및 도 5에 도시된 바와 같이, 상기 활성층(103)은 측면(1032)을 갖고, 또 제1 절연층(104)의 경사 표면(1042), 제2 절연층(105)의 경사 표면(1052), 제3 절연층(112)의 경사 표면(1122) 및 제4 절연층(114)의 경사 표면(1142) 각각은 활성층(103)의 측면(1032)에 대응한다. 본 실시양태에서, 상기 경사 표면(1042, 1052, 1122, 1142) 중의 하나의 곡률은 그의 측면(1032)의 곡률보다 더 크다.
본 발명에서, 용어 "평균 표면"은 샘플의 최적 표면을 지칭하며, 평가 길이 내에서 기록된 평균 라인으로부터 프로필 높이 편차의 절대값의 산술평균 또는 제곱 평균으로부터 얻은 평균 표면일 수 있다.
본 발명의 상술한 실시양태로부터 얻어진 TFT 기판은 OLED 디스플레이 장치뿐만 아니라 LCD 장치에 적용될 수 있다. 또한, 본 발명에 의해 제공된 디스플레이 장치는 휴대폰, 노트북, 카메라, 비디오 카메라, 음악 플레이어, 내비게이션 시스템, 또는 텔레비젼과 같은 화상을 표시하기 위한 전자장치에 적용될 수 있다.
본 발명은 바람직한 실시양태로 설명되었지만, 이후의 특허청구된 본 발명의 정신과 범위로부터 벗어나지 않는 한 다수의 다른 변형과 변이가 행해질 수 있음을 알 수 있을 것이다.

Claims (14)

  1. 기판; 및
    상기 기판 상에 배치되는 복수의 박막 트랜지스터 유닛들을 포함하고,
    상기 복수의 박막 트랜지스터 유닛들 각각은, 상기 기판 상에 배치되고 폴리실리콘으로 제조되는 활성층, 상기 활성층 위에 배치된 제1 절연층, 상기 제1 절연층 위에 배치되고 복수의 제1 돌출부들을 갖는 게이트 전극, 상기 게이트 전극 위에 배치되고 복수의 돌출부들을 갖는 제2 절연층, 상기 제1 절연층 위에 배치된 소스 전극 및 드레인 전극, 상기 소스 전극 또는 상기 드레인 전극에 전기적으로 연결되는 제1 전극, 상기 제1 전극 상에 배치되는 유기 발광층, 상기 유기 발광층 상에 배치되는 제2 전극을 포함하고,
    상기 제1 절연층은 상기 활성층에 상응하는 제1 영역 및 상기 활성층 밖의 영역에 상응하는 제2 영역을 포함하고, 상기 제1 영역의 조도는 상기 제2 영역의 조도보다 더 큰, 디스플레이 장치.
  2. 삭제
  3. 제1항에 있어서, 상기 게이트 전극은 제1 두께를 갖고, 상기 복수의 제1 돌출부들은 각각 제1 돌출부의 상단과 상기 게이트 전극의 평균 표면 사이의 거리인 제1 높이를 갖고, 상기 제1 돌출부의 제1 높이는 상기 게이트 전극의 제1 두께의 10% 내지 30%인, 디스플레이 장치.
  4. 제1항에 있어서, 상기 제1 절연층은 복수의 제2 돌출부들을 갖는, 디스플레이 장치.
  5. 제4항에 있어서, 상기 제1 절연층은 제2 두께를 갖고, 상기 복수의 제2 돌출부들은 각각 제2 돌출부의 상단과 상기 제1 절연층의 평균 표면 사이의 거리인 제2 높이를 가지며, 상기 제2 돌출부의 제2 높이는 상기 제1 절연층의 제2 두께의 30% 내지 70%인, 디스플레이 장치.
  6. 제1항에 있어서, 상기 제1 절연층은 복수의 제2 돌출부들을 갖고, 상기 게이트 전극의 제1 돌출부들의 일부는 상기 제1 절연층의 제2 돌출부들에 상응하는, 디스플레이 장치.
  7. 제1항에 있어서, 상기 활성층은 측면을 갖고, 상기 활성층의 측면에 상응하는 상기 제1 절연층의 곡률은 상기 활성층의 측면의 곡률보다 큰, 디스플레이 장치.
  8. 기판; 및
    상기 기판 상에 배치되는 복수의 박막 트랜지스터 유닛들을 포함하고,
    상기 복수의 박막 트랜지스터 유닛들 각각은, 상기 기판 상에 배치되고 폴리실리콘으로 제조되는 활성층, 상기 활성층 위에 배치된 제1 절연층, 상기 제1 절연층 위에 배치되고 복수의 제1 돌출부들을 갖는 게이트 전극, 상기 게이트 전극 위에 배치되고 복수의 돌출부들을 갖는 제2 절연층, 및 상기 제1 절연층 위에 배치된 소스 전극 및 드레인 전극, 상기 소스 전극 또는 상기 드레인 전극에 전기적으로 연결되는 제1 전극, 상기 제1 전극 상에 배치되는 유기 발광층, 상기 유기 발광층 상에 배치되는 제2 전극을 포함하고,
    상기 제1 절연층은 복수의 제2 돌출부들을 갖는, 디스플레이 장치.
  9. 제8항에 있어서, 상기 제1 절연층은 제2 두께를 갖고, 상기 복수의 제2 돌출부들은 각각 제2 돌출부의 상단과 상기 제1 절연층의 평균 표면 사이의 거리인 제2 높이를 갖고, 상기 제2 돌출부의 제2 높이는 상기 제1 절연층의 제2 두께의 30% 내지 70%인, 디스플레이 장치.
  10. 삭제
  11. 제8항에 있어서, 상기 게이트 전극은 제1 두께를 갖고, 상기 복수의 제1 돌출부들은 각각 제1 돌출부의 상단과 상기 게이트 전극의 평균 표면 사이의 거리인 제1 높이를 갖고, 상기 제1 돌출부의 제1 높이는 상기 게이트 전극의 제1 두께의 10% 내지 30%인, 디스플레이 장치.
  12. 제8항에 있어서, 상기 게이트 전극의 제1 돌출부들의 일부는 상기 제1 절연층의 제2 돌출부들에 상응하는, 디스플레이 장치.
  13. 제8항에 있어서, 상기 제1 절연층은 상기 활성층에 상응하는 제1 영역 및 상기 활성층 밖의 영역에 상응하는 제2 영역을 포함하고, 상기 제1 영역의 조도는 상기 제2 영역의 조도보다 더 큰, 디스플레이 장치.
  14. 제8항에 있어서, 상기 활성층은 측면을 갖고, 상기 활성층의 측면에 상응하는 제1 절연층의 곡률은 상기 활성층의 측면의 곡률보다 큰, 디스플레이 장치.
KR1020150112258A 2014-09-10 2015-08-10 박막 트랜지스터 기판 Active KR102569301B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103131121 2014-09-10
TW103131121A TWI570899B (zh) 2014-09-10 2014-09-10 薄膜電晶體基板

Publications (2)

Publication Number Publication Date
KR20160030439A KR20160030439A (ko) 2016-03-18
KR102569301B1 true KR102569301B1 (ko) 2023-08-21

Family

ID=52685256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150112258A Active KR102569301B1 (ko) 2014-09-10 2015-08-10 박막 트랜지스터 기판

Country Status (4)

Country Link
US (2) US9449989B2 (ko)
JP (1) JP3195570U (ko)
KR (1) KR102569301B1 (ko)
TW (1) TWI570899B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI570899B (zh) 2014-09-10 2017-02-11 群創光電股份有限公司 薄膜電晶體基板
US20170338290A1 (en) * 2016-05-23 2017-11-23 Shenzhen China Star Optoelectronics Technology Co. Ltd. Woled display device
CN106024804A (zh) * 2016-05-31 2016-10-12 武汉华星光电技术有限公司 阵列基板、显示器及阵列基板的制备方法
KR102393888B1 (ko) * 2016-07-26 2022-05-04 삼성디스플레이 주식회사 표시 장치
TWI648573B (zh) 2017-09-11 2019-01-21 友達光電股份有限公司 陣列基板
US10438975B1 (en) * 2018-03-13 2019-10-08 Innolux Corporation Display device and method for preparing the same
WO2019176040A1 (ja) * 2018-03-15 2019-09-19 シャープ株式会社 アクティブマトリクス基板および表示デバイス
KR20220033612A (ko) * 2020-09-08 2022-03-17 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220097677A (ko) * 2020-12-30 2022-07-08 삼성디스플레이 주식회사 표시 장치의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120154704A1 (en) * 2009-08-25 2012-06-21 Sharp Kabushiki Kaisha Photosensor, semiconductor device, and liquid crystal panel
US20120193625A1 (en) 2011-01-28 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001147446A (ja) * 1999-11-19 2001-05-29 Hitachi Ltd 液晶表示装置とその製造方法
KR100764273B1 (ko) * 2001-05-31 2007-10-05 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 제조방법
JP2003332350A (ja) * 2002-05-17 2003-11-21 Hitachi Ltd 薄膜半導体装置
US7551247B2 (en) * 2004-06-09 2009-06-23 Sharp Kabushiki Kaisha Reflection type display device and method with pixel electrodes having predetermined dimensions and relationships to each other as to gap width therebetween on both short and long sides and pitch of cubic corner cubes
JP2006091063A (ja) * 2004-09-21 2006-04-06 Casio Comput Co Ltd 液晶表示素子
KR20060053587A (ko) * 2004-11-17 2006-05-22 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN100381925C (zh) 2005-03-11 2008-04-16 友达光电股份有限公司 一种液晶显示装置及其下基板的制造方法
KR101822012B1 (ko) * 2010-12-07 2018-01-26 삼성디스플레이 주식회사 유기전계발광 표시 장치 및 그 제조 방법
KR101519916B1 (ko) * 2011-04-07 2015-05-13 엘지디스플레이 주식회사 유기 전계 발광 표시 장치 및 그의 제조 방법
TWI570899B (zh) 2014-09-10 2017-02-11 群創光電股份有限公司 薄膜電晶體基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120154704A1 (en) * 2009-08-25 2012-06-21 Sharp Kabushiki Kaisha Photosensor, semiconductor device, and liquid crystal panel
US20120193625A1 (en) 2011-01-28 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and semiconductor device

Also Published As

Publication number Publication date
US20160071887A1 (en) 2016-03-10
US20160351646A1 (en) 2016-12-01
US9449989B2 (en) 2016-09-20
TW201611249A (zh) 2016-03-16
US10192943B2 (en) 2019-01-29
TWI570899B (zh) 2017-02-11
KR20160030439A (ko) 2016-03-18
JP3195570U (ja) 2015-01-29

Similar Documents

Publication Publication Date Title
KR102569301B1 (ko) 박막 트랜지스터 기판
US12156436B2 (en) Electronic device comprising a light emitting layer and a second metal layer that covers a part of a second insulating layer
KR101957547B1 (ko) 디스플레이 패널
CN110034156A (zh) 发光显示装置及其制造方法
CN104134678A (zh) 有机发光二极管显示器
US20190237491A1 (en) Display device
US20190294280A1 (en) Manufacturing method for display panel, display panel and display device
CN103531610A (zh) 一种底发射基板、显示装置及该基板的制造方法
KR101958525B1 (ko) 유기발광 다이오드의 애노드 연결구조 및 그 제작방법
US9806142B2 (en) Display device
CN204179081U (zh) 薄膜晶体管基板
CN105428365B (zh) 薄膜晶体管基板
CN106158902B (zh) 显示面板
CN204760383U (zh) 显示面板

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150810

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200713

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20150810

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220120

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20220726

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20220120

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20220726

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20220315

Comment text: Amendment to Specification, etc.

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20221129

Patent event code: PE09021S01D

AMND Amendment
PX0701 Decision of registration after re-examination

Patent event date: 20230620

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20230130

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20221027

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20220726

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20220315

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230817

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230817

End annual number: 3

Start annual number: 1

PG1601 Publication of registration