KR102549921B1

KR102549921B1 - 칩 안테나 모듈

Info

Publication number: KR102549921B1
Application number: KR1020180082716A
Authority: KR
Inventors: 박주형; 한명우; 류정기; 임대기; 김남기
Original assignee: 삼성전기주식회사
Priority date: 2018-07-17
Filing date: 2018-07-17
Publication date: 2023-06-29
Anticipated expiration: 2038-07-17
Also published as: KR20200008716A; CN110729558A; CN110729558B; US20200028238A1; US10965004B2

Abstract

본 발명의 일 실시예에 따른 칩 안테나 모듈은 복수의 층으로 구성되는 기판, 유전체로 형성되는 몸체부, 상기 몸체부의 반대 면에 각각 배치되는 접지부, 및 방사부를 포함하고, 상기 기판의 일면에 실장되어, 무선 신호를 방사하는 칩 안테나, 및 상기 기판의 복수의 층 중 적어도 하나의 층에 배치되는 보조 패치; 를 포함하고, 상기 보조 패치는 상기 방사부의 하부에 배치될 수 있다.

Description

칩 안테나 모듈{CHIP ANTENNA MODULE}

본 발명은 칩 안테나 모듈에 관한 것이다.

5G　통신 시스템은 보다 높은 데이터 전송율을 달성하기 위해 보다 높은 주파수(mmWave) 대역들, 가령 10Ghz　내지 100GHz　대역들에서 구현되는 것으로 간주된다. 무선파의 전파 손실을 줄이고 전송 거리를 늘리기 위해, 빔포밍, 대규모 MIMO(multiple-input multiple-output), 전차원(full dimensional) MIMO(FD-MIMO), 어레이 안테나, 아날로그 빔포밍, 대규모 스케일의 안테나 기법들이　5G　통신 시스템에서 논의되고 있다.

한편, 무선 통신을 지원하는 핸드폰, PDA, 네비게이션, 노트북 등 이동통신 단말기는 CDMA, 무선랜, DMB, NFC(Near Field Communication) 등의 기능이 부가되는 추세로 발전하고 있으며, 이러한 기능들을 가능하게 하는 중요한 부품 중 하나가 안테나이다.

한편, 밀리미터파 통신 대역에서는 파장이 수 mm 정도로 작아지기 때문에 종래의 안테나를 이용하기 어렵다. 따라서 밀리미터파 통신 대역에 적합한 칩 안테나 모듈이 요구되고 있다.

한국등록특허 제1355865호

본 발명의 목적은 밀리미터파 통신 대역에서 이용할 수 있는 칩 안테나 모듈을 제공하는 데에 있다.

본 발명의 일 실시예에 따른 칩 안테나 모듈은 복수의 층으로 구성되는 기판, 유전체로 형성되는 몸체부, 상기 몸체부의 반대 면에 각각 배치되는 접지부, 및 방사부를 포함하고, 상기 기판과 수평한 방향으로 무선 신호를 방사하는 칩 안테나, 및 상기 기판의 복수의 층 중 적어도 하나의 층에 배치되는 보조 패치; 를 포함하고, 상기 보조 패치는 상기 방사부의 하부에 배치될 수 있다.

본 발명의 칩 안테나 모듈은 배선 형태의 다이폴 안테나가 아닌, 칩 안테나를 사용하므로 모듈 크기를 최소화할 수 있다. 또한, 송/수신 효율을 개선할 수 있다.

도 1a 및 도 1b은 본 발명의 실시예에 따른 칩 안테나의 사시도
도 2는 도 1a에 도시된 칩 안테나의 분해 사시도.
도 3은 도 1a에 A-A′에 따른 단면도.
도 4는 칩 안테나의 방사 패턴을 측정한 그래프.
도 5 내지 도 9은 도 1a의 변형 실시예에 따른 칩 안테나를 도시한 사시도.
도 10은 도 1a에 도시된 칩 안테나를 구비하는 칩 안테나 모듈의 부분 분해 사시도.
도 11는 도 10에 도시된 칩 안테나의 저면도.
도 12는 도 10의 I-I′에 따른 단면도.
도 13은 본 발명의 다양한 실시예에 따른 제1 보조 패치의 확대도.
도 14은 본 발명의 다양한 실시예에 따른 제2 보조 패치의 확대도.
도 15은 본 실시예의 칩 안테나 모듈이 탑재된 휴대 단말기를 개락적으로 도시한 사시도.

본 발명의 상세한 설명에 앞서, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시 예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시 예에 불과할 뿐, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명한다. 이때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음을 유의해야 한다. 또한, 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.

또한, 본 명세서에서 상측, 하측, 측면 등의 표현은 도면에 도시를 기준으로 설명한 것이며, 해당 대상의 방향이 변경되면 다르게 표현될 수 있음을 미리 밝혀둔다.

본 명세서에 기재된 칩 안테나 모듈은 고주파 영역에서 동작하며, 밀리미터파 통신 대역에서 동작할 수 있다. 예를 들어, 칩 안테나 모듈은 20GHz ~ 60GHz 사이의 주파수 대역에서 동작할 수 있다. 또한, 본 명세서에 기재된 칩 안테나 모듈은 무선신호를 수신 또는 송수신하도록 구성된 전자기기에 탑재될 수 있다. 예를 들어, 칩 안테나는 휴대용 전화기, 휴대용 노트북, 드론 등에 탑재될 수 있다.

도 1a은 본 발명의 실시예에 따른 칩 안테나의 사시도이고, 도 1b는 본 발명의 다른 실시예에 따른 칩 안테나의 사시도이고, 도 2는 도 1a의 실시예에 따른 칩 안테나의 분해 사시도이고, 도 3는 도 1a의 A-A′에 따른 단면도이다.

도 1a, 도 1b, 도 2 및 도 3을 참조하여 본 실시예에 따른 칩 안테나를 설명한다.

칩 안테나(100)는 전체적으로 육면체 형상으로 형성되며, 솔더와 같은 도전성 접착제 등을 통해 기판 상에 실장될 수 있다.

칩 안테나(100)는 몸체부(120), 방사부(130a), 접지부(130b), 및 도파기(130c)를 포함한다.

몸체부(120)는 방사부(130a), 접지부(130b) 사이에 배치되는 제1 블록(120a), 방사부(130a)와 도파기(130b) 사이에 배치되는 제2 블록(120b)을 포함한다.

제1 블록(120a)과 제2 블록(120b)은 모두 육면체 형상을 가지며, 유전체(dielectric substance)로 형성된다. 예컨대, 몸체부(120)는 유전율을 가지는 폴리머 또는 세라믹 소결체로 형성될 수 있다.

본 실시예에 따른 칩 안테나는 밀리미터파 통신 대역에서 사용되는 칩 안테나이다. 따라서, 파장의 길이에 대응하여, 방사부(130a), 제1 블록(120a), 및 접지부(130b)가 형성하는 전체 폭(W4+W1+W3)이 2 mm 이하로 형성된다. 또한, 본 실시예에 따른 칩 안테나는 상기 주파수 대역에서 공진 주파수를 조절하기 위해, 길이(L)가 0.5mm ~ 2mm의 범위 내에서 선택적으로 형성될 수 있다.

제1 블록(120a)의 유전율이 3.5 미만인 경우, 칩 안테나(100)가 정상적으로 동작하기 위해서는 방사부(130a)와 접지부(130b) 사이의 거리가 증가되어야 한다. 테스트 결과, 제1 블록(120a)의 유전율이 3.5 미만인 경우, 20GHz ~ 60GHz 대역의 동작을 위하여, 칩 안테나(100)는 방사부(130a), 제1 블록(120a), 및 접지부(130b)가 형성하는 전체 폭(W4+W1+W3)이 2mm 이상으로 형성되어야 정상적으로 기능하는 것으로 측정되었다. 다만, 2mm 보다 크게 칩 안테나를 구성하는 경우, 칩 안테나의 전체 크기가 증가되므로 박형의 휴대 기기에 탑재되기 어렵다. 또한, 제1 블록(120a)의 유전율이 25를 초과하는 경우, 칩 안테나의 사이즈가 0.3mm 이하로 작아져야 하며, 이 경우 안테나의 성능이 오히려 저하되는 것으로 측정되었다.

따라서, 전체 폭(W4+W1+W3)을 2mm 이하로 구성하면서 안테나의 성능을 유지하기 위해 본 실시예에서 제1 블록(120a)은 유전율이 3.5 이상, 25 이하인 유전체로 제조될 수 있다.

제2 블록(120b)은 제1 블록(120a)과 동일한 재질로 형성된다. 제2 블록(120b)의 폭(W2)은 제1 블록(120a) 폭(W1)의 50 ~ 60% 크기로 구성된다. 또한, 제2 블록(120b)의 길이(L)와 두께(T)는 제1 블록과 동일하게 구성된다. 따라서, 제2 블록(120b)은 제1 블록(120a)과 동일한 재질, 동일한 길이 및 동일한 두께로 구성되며, 폭에 있어서만 차이를 가진다.

다만, 실시예에 따라, 제2 블록(120b)은 제1 블록(120a)과 다른 재질로 형성될 수 있다. 일 예로, 제2 블록(120b)은 제1 블록(120a)과 유전율이 다른 재질로 형성될 수 있으며, 구체적으로, 제2 블록(120b)은 제1 블록(120a)보다 높은 유전율을 갖는 재질로 형성될 수 있다.

방사부(130a)는 제1 면이 제1 블록(120a)의 제1 면에 결합된다. 그리고 접지부(130b)는 제1 블록(120a)의 제2 면에 결합된다. 여기서 제1 면과 제2 면은 육면체로 형성되는 제1 블록(120a)에서 반대 방향을 향하는 두 면을 의미한다.

또한, 방사부(130a)의 제2 면은 제2 블록(120b)의 제1 면에 결합되며, 도파기(130c)는 제2 블록(120b)의 제2 면에 결합된다. 제2 블록(120b)의 제1 면과 제2 면은 육면체로 형성되는 제2 블록(120b)에서 반대 방향을 향하는 두 면을 의미한다.

본 실시예에서 제1 블록(120a)의 폭(W1)은 제1 블록(120a)의 제1 면과 제2 면 사이의 거리로 정의된다. 그리고, 제2 블록(120b)의 폭(W2)은 제2 블록(120b)의 제1 면과 제2 면 사이의 거리로 정의된다. 따라서, 제1 면에서 제2 면을 향하는 방향(또는 제2 면에서 제1 면을 향하는 방향)은 제1 블록(120a) 또는 칩 안테나의 폭 방향으로 정의된다. 그리고, 접지부(130b)의 폭(W3)과 방사부(130a)의 폭(W4), 도파기(130c)의 폭(W5)은 상기한 칩 안테나의 폭 방향의 거리로 정의된다. 이에 따라, 방사부(130a)의 폭(W4)은 제1 블록(120a)의 제1 면에 접합되는 방사부(130a)의 접합면에서 제2 블록(120b)과의 접합면까지의 최단 거리를 의미하고, 접지부(130b)의 폭(W3)은 제1 블록(120a)의 제2 면에 접합되는 접지부(130b)의 접합면(제1 면)에서 상기 접합면의 반대면(제2 면)까지의 최단 거리를 의미한다. 또한, 도파기(130c)의 폭(W5)은 제2 블록(120b)에 접합되는 도파기(130c)의 접합면에서 상기 접합면의 반대면까지의 최단 거리를 의미한다.

방사부(130a)는 제1 블록(120a)의 6면 중 한 면에만 접촉하며 제1 블록(120a)에 결합된다. 마찬가지로, 접지부(130b)도 제1 블록(120a)의 6면 중 한 면에만 접촉하며 제1 블록(120a)에 결합된다.

이처럼, 방사부(130a)와 접지부(130b)는 제1 블록(120a)의 제1 면과 제2 면 외에 다른 면에는 배치되지 않으며, 제1 블록(120a)을 사이에 두고 서로 평행하게 배치된다.

방사부(130a)와 접지부(130b)가 제1 블록(120a)의 제1 면과 제2 면에만 결합되는 경우, 칩 안테나는 방사부(130a)와 접지부(130b) 사이의 제1 블록(120a)의 유전체로 인하여 커패시턴스를 가지므로, 커플링 안테나를 설계하거나, 공진주파수를 튜닝할 수 있다.

도파기(130c)는 방사부(130a)와 동일한 크기로 형성되며 제2 블록(120b)의 6면 중 한 면, 일 예로, 제2 면에 접촉하며 제2 블록(120b)에 결합된다. 따라서 도파기(130c)는 제2 블록(120b)에 의해 방사부(130a)와 이격 배치되며, 방사부(130a)와 나란하게 배치된다. 전술한 바와 같이, 제2 블록(120b)의 폭(W2)이 제1 블록(120a)의 폭(W1)보다 좁으므로, 방사부(130a)는 접지부(130b)보다 도파기(130c) 측에 인접하게 배치된다.

한편, 도 1b를 참조하면, 실시예에 따라, 칩 안테나는 제2 블록(120b)과 도파기(130c)가 생략된 형태로 구현될 수 있다. 이하, 설명의 편의상, 도 1a의 실시예를 중심으로 본 발명의 칩 안테나를 설명하도록 한다. 다만, 도 1a의 실시예에 따른 칩 안테나의 설명이 도 1b의 실시예에 따른 칩 안테나에 적용될 수 있음은 물론이다.

도 4는 칩 안테나의 방사 패턴을 측정한 그래프로, 도 4(a)는 도 1b의 실시예에 따른 칩 안테나의 방사 패턴을 측정한 그래프이며, 도 4(b)는 도 1a의 실시예에 따른 칩 안테나의 방사 패턴을 측정한 그래프이다.

본 측정에 이용된 칩 안테나는, 방사부(130a), 접지부(130b), 도파기(130c)의 폭(W3, W4, W5)이 각각 0.2mm, 제1 블록(120a)의 폭(W1)이 0.6mm, 제2 블록(120b)의 폭(W2)이 0.3mm로 구성되고, 두께(T)는 0.5mm로 구성되었다.

도 4(a)를 참조하면, 도 1b의 실시예에 따른 칩 안테나는 28GHz에서 3.54dBi이고, 도 4(b)를 참조하면, 도 1a의 실시예에 따른 칩 안테나는 28GHz에서 4.25dBi이다. 즉, 도 1b의 실시예에 비하여, 도 1a의 실시예에 따른 칩 안테나에서 이득(Gain)이 개선되는 것을 확인하였다. 따라서, 본 실시예와 같이 칩 안테나가 도파기(130c)를 포함하는 경우, 방사 효율이 현저하게 증가함을 알 수 있다.

한편, 본 실시예에 따른 칩 안테나는 방사부(130a)의 폭(W4)과 접지부(130b)의 폭(W3)이 증가할수록 반사 손실(S11)이 감소하는 것으로 측정되었다. 그리고, 방사부(130a)의 폭(W4)과 접지부(130b)의 폭(W3)이 100㎛ 이하인 구간에서 높은 감소율로 반사 손실(S11)이 감소하고, 방사부(130a)의 폭(W4)과 접지부(130b)의 폭(W3)이 100㎛를 초과하는 구간에서는 상대적으로 낮은 감소율로 반사 손실(S11)이 감소하는 것으로 측정되었다. 따라서, 본 실시예에서 방사부(130a)의 폭(W4)과 접지부(130b)의 폭(W3)은 각각 100㎛이상으로 규정된다.

또한, 방사부(130a)의 폭(W4)과 접지부(130b)의 폭(W3)이 제1 블록(120a)의 폭(W1)보다 크게 형성되는 경우, 외부 충격이나 기판 실장 시 방사부(130a)나 접지부(130b)가 몸체부(120)로부터 박리될 수 있다. 따라서, 본 실시예에서, 방사부(130a)나 접지부(130b)의 최대 폭(W4, W3)은 제1 블록(120a) 폭(W1)의 50% 이하로 규정된다.

박형의 휴대 기기에 칩 안테나를 탑재하기 위해서, 전술한 바와 같이 방사부(130a), 제1 블록(120a), 및 접지부(130b)가 형성하는 전체 폭(W4+W1+W3)은 2mm 이하로 형성될 필요가 있다. 방사부(130a)와 접지부(130b)를 동일한 폭으로 구성하는 경우, 방사부(130a)나 접지부(130b)의 최대 폭은 대략 500㎛, 최소 폭은 100㎛로 규정된다. 다만, 본 발명의 구성이 이에 한정되는 것은 아니며, 방사부(130a)와 접지부(130b)의 폭이 서로 다른 경우, 상기한 최대 폭은 변경될 수 있다.

한편, 본 실시예의 칩 안테나(100)는 길이(L)를 증가시키는 경우, 반사 손실(S11)이 감소될 수 있으나, 동시에 공진 주파수가 낮아진다. 따라서, 칩 안테나는 길이(L)는 공진 주파수를 최적화하거나, 반사 손실(S11)을 줄이기 위해 조정될 수 있다.

방사부(130a), 접지부(130b), 도파기(130c)는 모두 동일한 재질로 형성될 수 있다. 도 3을 참조하면, 방사부(130a), 접지부(130b), 도파기(130c)는 각각 제1 도체(131)와 제2 도체(132)를 포함할 수 있다.

제1 도체(131)는 제1 블록(120a) 또는 제2 블록(120b)에 직접 접합되는 도체이며 블록 형태로 형성된다. 그리고, 제2 도체(132)는 제1 도체(132)의 표면을 따라 막(layer)의 형태로 형성된다.

제1 도체(131)는 인쇄공정 또는 도금 공정을 통해 제1 블록(120a) 또는 제2 블록(120b) 상에 형성되며, Ag, Au, Cu, Al, Pt, Ti, Mo, Ni, W 중에서 선택된 1종이거나 혹은 2종 이상의 합금으로 구성될 수 있다. 또한, 금속에 폴리머(polymer), 글라스(glass) 등의 유기물이 함유된 전도성 페이스트나 전도성 에폭시로 구성하는 것도 가능하다.

제2 도체(132)는 도금 공정을 통해 제1 도체(131)의 표면에 형성될 수 있다. 제2 도체(132)는 니켈(Ni) 층과 주석(Sn) 층을 차례로 적층하거나, 아연(Zn) 층과 주석(Sn) 층을 차례로 적층하여 형성할 수 있으나 이에 한정되는 것은 아니다. 제1 도체(131)는 제1 블록(120a) 및 제2 블록(120b)과 동일한 두께 및 동일한 높이로 형성된다. 따라서, 도 3에 도시된 바와 같이 방사부(130a), 접지부(130b), 도파기(130c)의 두께(t2)는 제1 도체(131)의 표면에 형성된 제2 도체(132)에 의해 제1 블록(120a)의 두께(t1)보다 두껍게 형성될 수 있다.

이와 같이 구성되는 본 실시예에 따른 칩 안테나(100)는 20GHz 이상 60GHz 이하의 고주파 대역에서 사용할 수 있으며, 방사부(130a), 제1 블록(120a), 및 접지부(130b)가 형성하는 전체 폭(W4+W1+W3)이나, 전체 길이(L)가 2mm 이하의 크기로 형성되어 박형의 휴대 기기에 용이하게 탑재될 수 있다. 또한, 방사부(130a)와 접지부(130b)가 각각 제1 블록(120a)의 한 면에만 접촉하므로 공진 주파수의 튜닝이 용이하다. 더하여, 본 실시예에 따른 칩 안테나(100)는 도파기(130c)를 구비하며 접지부(130b)가 반사기(reflector)의 기능을 수행하므로, 빔 직진성과 이득을 향상시킬 수 있어 방사 효율을 높일 수 있다.

한편, 실시예에 따라, 제1 블록(120a)과 방사부(130a) 사이, 그리고 제1 블록(120a)과 접지부(130b) 사이 각각에 접합부가 배치될 수 있다. 또한, 제2 블록(120b)과 방사부(130a) 사이, 그리고 제2 블록(120b)과 도파기(130c) 사이 각각에 접합부가 배치될 수 있다.

접합부는 제1 도체(131)와 몸체부(120)를 상호 접합한다. 따라서, 방사부(130a), 접지부(130b), 도파기(130c)는 접합부를 매개로 하여 몸체부(120)에 접합될 수 있다.

접합부는 방사부(130a), 접지부(130b), 도파기(130c)를 몸체부(120)에 견고하게 결합시키기 위해 구비된다. 따라서, 접합부는 방사부(130a), 접지부(130b), 도파기(130c)의 제1 도체(131) 및 몸체부(120)와 용이하게 접합될 수 있는 재질로 형성될 수 있다.

예를 들어, 접합부는 Cu, Ti, Pt, Mo, W, Fe, Ag, Au, Cr 중 적어도 하나가 이용될 수 있다. 또한, 은 페이스트(Ag-paste), 구리 페이스트(Cu-paste), 은-구리 페이스트(Ag-Cu paste), 니켈 페이스트(Ni-Paste), 솔더 페이트스(solder paste) 중 어느 하나를 이용하여 형성할 수 있다.

또한, 접합부는 유기 화학물, 유리(glass), SiO₂ 및 그래핀(graphene) 또는 산화 그래핀(graphene oxide) 등의 물질로 형성될 수 있다.

접합부는 하나의 층(layer)로 형성될 수 있으며, 예들 들어, 10㎛ ~ 50㎛의 두께로 형성될 수 있다. 다만, 이에 한정되지 않으며, 복수의 층을 적층하여 접합부를 형성하는 등 다양한 변형이 가능하다. 한편, 본 발명에 따른 칩 안테나는 전술한 구성으로 한정되지 않으며 다양한 변형이 가능하다.

도 5 내지 도 9은 도 1a의 변형 실시예에 따른 칩 안테나를 도시한 사시도이다.

도 5에 도시된 칩 안테나는 도파기(130c)의 길이(L2)가 방사부(130a)의 길이(L1)보다 짧게 형성된다. 예컨대, 도파기(130c)의 길이(L2)는 방사부(130a) 길이보다 5% 짧게 형성될 수 있으나 이에 한정되는 것은 아니다. 이 경우, 도파기(130c)의 중심은 방사부(130a)의 중심과 일직선상에 배치된다.

도 6에 도시된 칩 안테나는 도파기(130c)와 함께 제2 블록(120b)도 방사부(130a) 길이(L1)보다 짧게 형성된다. 본 실시예에서, 제2 블록(120b)은 도파기(130c)와 동일한 길이(L2)로 형성된다. 따라서, 도파기(130c)와 제2 블록(120b)은 방사부(130a) 길이보다 5% 짧게 형성될 수 있으나 이에 한정되는 것은 아니다. 예들 들어, 제2 블록(120b)을 도파기(130c)보다 길게 형성하거나 짧게 형성하는 등 다양한 변형이 가능하다.

도 7에 도시된 칩 안테나는 접지부(130b)의 폭(W3)이 방사부(130a)의 폭(W4)보다 두껍게 형성된다. 접지부(130b)는 반사기(reflector)로 기능하므로, 폭(W3)을 증가시킴으로써 길이를 연장하는 효과를 볼 수 있다.

본 발명에 따른 칩 안테나는 야기 우다(Yagi-Uda) 안테나와 유사한 구조를 가진다. 따라서, 야기 우다 안테나와 마찬가지로 복사기로 기능하는 방사부(130a)에서 전자기파를 방사하고, 도파기(130c)는 방사부(130a)에서 방사된 전자기파로 인해 유도된 전자기파를 방사하게 된다. 이 때, 위상차에 의해 방사부(130a)와 도파기(130c)에 의해 형성된 파장은 보강 간섭을 일으켜 안테나의 이득을 증가시킨다. 그리고, 방사부(130a)의 반대측(접지부 방향)으로 방사되는 전자기파는 반사기로 기능하는 접지부(130b)에 의해 도파기(130c) 측으로 반사되어 방사 효율을 높인다.

일반적인 야기 우다(Yagi-Uda) 안테나는 반사기를 복사기보다 길게 형성한다. 다만, 본 발명에 따른 칩 안테나는 크기가 제한되므로, 접지부(130b)의 폭(W3)을 방사부(130a)의 폭(W4)보다 두껍게 형성한다. 예컨대, 접지부(130b)의 폭(W3)은 방사부(130a) 폭(W4)의 150%로 형성될 수 있으나 이에 한정되는 것은 아니다.

도 8에 도시된 칩 안테나는 접지부가 서로 이격 배치되는 제1 접지부(130b1)와 제2 접지부(130b2)를 포함한다. 그리고, 방사부는 서로 이격 배치되는 제1 방사부(130a1)와 제2 방사부(130a2)를 포함하며, 도파기도 서로 이격 배치되는 제1 도파기(130c1)와 제2 도파기(130c2)를 포함한다.

제1 접지부(130b1)와 제1 방사부(130a1), 제1 도파기(130c1)는 모두 일직선 상에 배치된다. 마찬가지로, 제2 접지부(130b2)와 제2 방사부(130a2), 제2 도파기(130c2)도 모두 일직선상에 배치된다. 이와 같이 구성되는 칩 안테나는 하나의 칩 안테나 내에서 다이폴 안테나 구조가 구현될 수 있다.

따라서, 도 10에 도시된 바와 같이 다이폴 안테나 구조를 구성하기 위해 2개의 칩 안테나가 아닌, 하나의 칩 안테나만 이용할 수 있다.

한편, 본 실시예에서는 제1 블록(120a)은 하나의 몸체로 구성되나, 제2 블록(120b)은 2개로 분리되어 제1 방사부(130a1)와 제1 도파기(130c1) 사이, 그리고 제2 방사부(130a2)와 제2 도파기(130c2) 사이에 각각 배치된다. 다만, 본 발명의 구성이 이에 한정되는 것은 아니며, 후술되는 도 9의 제2 블록처럼 하나의 몸체로 구성하는 등 다양한 변형이 가능하다.

또한, 도 5 및 도 6에 도시된 실시예와 유사하게, 제1 도파기(130c1)와 제2 도파기(130c2)의 길이는 각각 제1 방사부(130a1)와 제2 방사부(130a2)보다 짧게 형성될 수 있다.

도 9에 도시된 칩 안테나는 방사부가 서로 이격 배치되는 제1 방사부(130a1)와 제2 방사부(130a2)를 포함하며, 도파기는 서로 이격 배치되는 제1 도파기(130c1)와 제2 도파기(130c2)를 포함한다. 그리로 접지부(130b)는 하나의 몸체로 구성된다.

또한, 제1 블록(120a)은 하나의 몸체로 구성되어 방사부(130a1, 130a2)와 접지부(130b) 사이에 배치되고, 제2 블록(120b)도 하나의 몸체로 구성되어 방사부(130a1, 130a2)와 도파기(130c1, 130c2) 사이에 배치된다.

이와 같이 구성되는 칩 안테나는 접지부(130b)의 길이가 방사부(130a1, 130a2)의 길이보다 길게 형성되므로, 전자기파의 반사 효율을 높일 수 있다.

한편, 도 5 및 도 6에 도시된 실시예와 유사하게, 제1 도파기(130c1)와 제2 도파기(130c2)의 길이는 각각 제1 방사부(130a1)와 제2 방사부(130a2)보다 짧게 형성될 수 있다.

도 10은 도 1a에 도시된 칩 안테나를 구비하는 칩 안테나 모듈의 부분 분해 사시도이고, 도 11는 도 10에 도시된 칩 안테나의 저면도이다. 또한, 도 12는 도 10의 I-I′에 따른 단면도이다.

도 10 내 도 12를 참조하면, 본 실시예에 따른 칩 안테나 모듈(1)은 기판(10), 전자 소자(50), 및 칩 안테나(100)를 포함한다.

기판(10)은 무선 안테나에 필요한 회로 또는 전자부품이 탑재되는 회로 기판일 수 있다. 예를 들어, 기판(10)은 하나 이상의 전자부품을 내부에 수용하거나 하나 이상의 전자부품이 표면에 탑재된 PCB일 수 있다. 따라서 기판(10)에는 전자부품들을 전기적으로 연결하는 회로 배선이 구비될 수 있다.

따라서, 기판(10)은 다수의 절연층과 다수의 배선층이 반복적으로 적층되어 형성된 다층 기판일 수 있다. 다만, 실시예에 따라, 기판(10)은 하나의 절연층 양면에 배선층이 형성된 양면 기판일 수 있다.

본 실시예의 기판(10)으로는 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 인쇄 회로 기판, 연성 기판, 세라믹 기판, 유리 기판 등)이 이용될 수 있다.

기판(10)의 상부면인 제1 면은 소자 실장부(11a)와 접지 영역(11b), 급전 영역(11c)으로 구분될 수 있다.

소자 실장부(11a)는 전자 소자(50)가 실장되는 영역으로 후술되는 접지 영역(11b)의 내부에 배치된다. 소자 실장부(11a)에는 전자 소자(50)가 전기적으로 연결되는 다수의 접속 패드(12a)가 배치된다.

접지 영역(11b)은 접지층이 배치되는 영역으로, 소자 실장부(11a)를 둘러싸는 형태로 배치된다. 본 실시예에서, 소자 실장부(11a)는 사각 형상으로 형성된다. 따라서, 접지 영역(11b)은 소자 실장부(11a)를 둘러싸도록 배치된다.

소자 실장부(11a)의 둘레를 따라 접지 영역(11b)이 배치됨에 따라, 소자 실장부(11a)의 접속 패드(12a)는 기판(10)의 절연층을 관통하는 층간 접속 도체(18)를 통해 외부나 다른 구성 요소들과 전기적으로 연결된다.

접지 영역(11b)에는 다수의 접지 패드(12b)가 형성된다. 접지층이 최상위 배선층에 배치되는 경우, 접지 패드(12b)는 접지층을 덮는 절연 보호층(19)을 부분적으로 개방함으로써 형성할 수 있다. 다만, 이에 한정되지 않으며, 접지층이 최상위 배선층이 아닌 다른 배선층들 사이에 배치된 경우, 접지 패드(12b)를 최상위 배선층에 배치하고 층간 접속 도체(18)를 통해 접지 패드(12b)와 접지층이 연결되도록 구성하는 것도 가능하다. 접지 패드(12b)는 후술되는 급전 패드(12c)와 쌍을 이루도록 배치된다. 따라서, 급전 패드(12c)와 인접한 위치에 배치된다.

급전 영역(11c)은 접지 영역(11b)의 외측에 배치된다. 본 실시예에서는 접지 영역(11b)의 2개의 변 외측에 급전 영역(11c)이 형성된다. 따라서, 급전 영역(11c)은 기판의 테두리를 따라 배치된다. 다만, 본 발명의 구성이 이에 한정되는 것은 아니다.

급전 영역(11c)에는 다수의 급전 패드(12c)와 다수의 더미 패드(12d)가 배치된다. 급전 패드(12c)는 접속 패드(12a)와 마찬가지로 최상위 배선층에 배치되며, 절연층(17)을 관통하는 층간 접속 도체(18), 특히, 급전 비아(18b)를 통해 전자 소자(50)나 다른 구성 요소들과 전기적으로 연결된다.

다수의 더미 패드(12d)는 급전 패드(12c)와 마찬가지로 최상위 배선층에 배치될 수 있다. 다만, 기판의 다른 구성 요소들과 전기적으로 연결되지 않으며, 기판에 실장되는 칩 안테나(100)의 도파기(130c)와 접합된다.

더미 패드(12d)는 도파기(130c)와 기판(10) 내의 회로를 전기적으로 연결하기 위해 구비되는 구성이 아닌, 칩 안테나(100)를 기판(10)에 보다 견고하게 접합시키기 위해 구비되는 구성에 해당한다. 따라서, 급전 패드(12c)와 접지 패드(12a)만으로 칩 안테나(100)가 기판(10)에 견고하게 고정될 수 있다면, 더미 패드(12d)는 생략될 수 있다. 이 경우, 도파기(130c)는 기판(10)과 접촉할 수 있으나, 전기적으로는 연결되지 않는다.

한편, 기판(10)의 내층에는 보조 패치(13)가 마련될 수 있다. 보조 패치(13)는 급전 패드(12c)의 하부, 즉, 방사부(130a)의 하부에 마련되는 제1 보조 패치(13a), 및 더미 패드(12d)의 하부, 즉, 도파기(130c)의 하부에 마련되는 제2 보조 패치(13b) 중 적어도 하나를 포함할 수 있다. 제1 보조 패치(13a)는 칩 안테나(100)의 실장 방향의 하부에서, 방사부(130a)에 대응되게 형성되고, 제2 보조 패치(13b)는 칩 안테나(100)의 실장 방향의 하부에서, 도파기(130c)에 대응되게 형성된다.

참고로, 도 1a의 실시예에 따른 칩 안테나의 경우, 제1 보조 패치(13a) 및 제2 보조 패치(13b) 중 적어도 하나를 포함할 수 있다. 또한, 도 1b의 실시예에 따른 칩 안테나의 경우, 제1 보조 패치(13a)가 포함되거나, 제1 보조 패치(13a)가 포함되지 않을 수 있다. 즉, 도 1b의 실시예에 따른 칩 안테나의 경우, 제1 보조 패치(13a)를 선택적으로 포함할 수 있다.

제1 보조 패치(13a)는 적어도 하나 구비되어, 기판(10)의 복수의 내층 중 적어도 하나의 층에 마련된다. 일 예로, 제1 보조 패치(13a)는 방사부(130a)와 동일하거나 유사한 길이로 형성될 수 있다. 다만, 이에 한정되지 않으며, 실시예에 따라, 제1 보조 패치(13a)는 방사부(130a) 보다 짧게 형성될 수 있고, 이와 달리, 길게 형성될 수 있다.

본 실시예에서, 제1 보조 패치(13a) 중 급전 비아(18b)와 연결되는 배선층(16)과 동일한 층에 마련되는 제1 보조 패치는, 상기 배선층(16)과 일부 이격되어 형성될 수 있다. 다만, 실시예에 따라, 제1 보조 패치(13a) 중 급전 비아(18b)와 연결되는 배선층(16)과 동일한 층에 마련되는 제1 보조 패치가, 상기 배선층(16)과 연결되는 형태로 형성될 수 있음은 물론이다.

본 발명의 일 실시예에 따른 칩 안테나 모듈은 급전 패드(12c)의 하부에 제1 보조 패치를 마련하여, 급전 패드(12c)와 연결되는 방사부(130a)의 방사 특성을 향상시킬 수 있다.

한편, 제2 보조 패치(13b)는 적어도 하나 구비되어, 기판(10)의 복수의 내층 중 적어도 하나의 층에 마련된다. 일 예로, 제2 보조 패치(13b)는 도파기(130c)와 동일하거나 유사한 길이로 형성될 수 있다. 다만, 이에 한정되지 않으며, 실시예에 따라, 제2 보조 패치(13b)는 도파기(130c)의 길이 보다 짧게 형성될 수 있고, 이와 달리, 길게 형성될 수 있다.

본 발명의 일 실시예에 따른 칩 안테나 모듈은 더미 패드(12d)의 하부에 제2 보조 패치를 마련하여, 더미 패드(12d)와 연결되는 도파기(130c)의 방사 특성을 향상시킬 수 있다.

한편, 제1 보조 패치(13a) 및 제2 보조 패치(13b)는 기판(10)의 동일한 층에 마련될 수 있다. 방사부(130a) 및 도파기(130c)의 방사 특성을 각각 보조하는 제1 보조 패치(13a) 및 제2 보조 패치(13b)를 동일한 층에 마련함으로써, 균형되고 안정적인 방사 특성을 확보할 수 있다. 다만, 실시예에 따라, 제1 보조 패치(13a) 및 제2 보조 패치(13b)가 기판(10)의 서로 다른 층에 마련될 수 있고, 이와 달리, 제1 보조 패치(13a) 중 일부와 제2 보조 패치(13b) 중 일부가 동일한 층에 마련되고, 제1 보조 패치(13a) 중 나머지와 제2 보조 패치(13b) 중 나머지가 서로 다른 층에 마련될 수 있다.

도 13은 본 발명의 다양한 실시예에 따른 제1 보조 패치의 확대도이다.

도 13을 참조하면, 본 발명의 다양한 실시예에 따른 제1 보조 패치(13a)는 복수 개 구비될 수 있다. 이하, 설명의 편의상, 복수의 제1 보조 패치(13a)가 5개의 제1 보조 패치(13a1~13a5)로 구성되는 것으로 가정한다.

도 13(a)을 참조하면, 복수의 제1 보조 패치(13a1~13a5)는 기판(10)의 서로 다른 층에 마련될 수 있다.

서로 다른 층에 마련되는 복수의 제1 보조 패치(13a1~13a5)는 기판(10)의 두께 방향으로 연장되는 제1 보조 비아를 통해 연결될 수 있다.

실시예에 따라, 제1 보조 비아는 제1 보조 패치(13a1~13a5) 중 일부 제1 보조 패치와 연결되고, 나머지 제1 보조 패치와 분리되어, 복수의 제1 보조 패치(13a1~13a5) 중 일부 제1 보조 패치는 전기적으로 연결되고, 나머지 제1 보조 패치는 전기적으로 분리될 수 있다.

실시예에 따라, 제1 보조 비아는 기판(10)의 상부면 측으로 연장되어, 급전 비아(18b)와 연결되는 배선층(16) 또는 급전 패드(12c)와 연결될 수 있다. 따라서, 제1 보조 패치(13a)와 연결되는 제1 보조 비아는 방사부(130a)와 전기적으로 연결될 수 있다. 다만, 제1 보조 패치(13a)와 연결되는 제1 보조 비아는 방사부(130a)와 전기적으로 분리될 수 있음은 물론이다.

실시예에 따라, 제1 보조 비아는 적어도 하나 구비될 수 있고, 제1 보조 비아가 하나 구비되는 경우, 하나의 제1 보조 비아는 복수의 제1 보조 패치(13a1~13a5)의 길이 방향의 중앙 영역에 배치될 수 있고, 제1 보조 비아가 두 개 구비되는 경우, 두 개의 제1 보조 비아는 복수의 제1 보조 패치(13a1~13a5)의 길이 방향의 서로 다른 가장자리 영역에 배치될 수 있다. 또한, 제1 보조 비아가 세 개 이상 구비되는 경우, 세 개 이상의 제1 보조 비아는 복수의 제1 보조 패치(13a1~13a5)의 길이 방향을 따라 이격되어, 일 예로, 등간격으로 배치될 수 있다. 다만, 본 발명의 실시예가 상술한 예에 한정되는 것은 아니고, 제1 보조 비아의 수 및 위치는 다양하게 변경될 수 있다.

보다 구체적으로, 도 13(b)를 참조하면, 서로 다른 층에 마련되는 복수의 제1 보조 패치(13a1~13a5)는 기판(10)의 두께 방향으로 연장되는 하나의 제1 보조 비아(Via_sub1)를 통해 연결될 수 있다. 하나의 제1 보조 비아(Via_sub1)는 복수의 제1 보조 패치(13a1~13a5)의 길이 방향의 중앙 영역에 배치될 수 있다.

또한, 도 13(c)를 참조하면, 복수의 제1 보조 패치(13a1~13a5)는 두 개의 제1 보조 비아(Via_sub1)를 통해 연결될 수 있다. 두 개의 제1 보조 비아(Via_sub1)는 복수의 제1 보조 패치(13a1~13a5)의 길이 방향의 서로 다른 가장자자리 영역에 배치될 수 있다.

또한, 도 13(d)를 참조하면, 복수의 제1 보조 패치(13a1~13a5) 중 제1-1 보조 패치(13a1) 및 제1-2 보조 패치(13a2)는 제1 보조 비아(Via_sub1)를 통해 상호 연결되고, 제1-4 보조 패치(13a4) 및 제1-5 보조 패치(13a5)는 제1 보조 비아(Via_sub1)를 통해 상호 연결된다. 제1-3 보조 패치(13a3)는 제1 보조 비아(Via_sub1)와 분리되어, 나머지 제1 보조 패치와 전기적으로 분리될 수 있다.

도 14은 본 발명의 다양한 실시예에 따른 제2 보조 패치의 사시도이다.

도 14을 참조하면, 본 발명의 다양한 실시예에 따른 제2 보조 패치(13b)는 복수 개 구비될 수 있다. 이하, 설명의 편의상, 복수의 제2 보조 패치(13b)가 5개의 제2 보조 패치(13b1~13b5)로 구성되는 것으로 가정한다.

도 14(a)을 참조하면, 복수의 제2 보조 패치(13b1~13b5)는 기판(10)의 서로 다른 층에 마련될 수 있다.

서로 다른 층에 마련되는 복수의 제2 보조 패치(13b1~13b5)는 기판(10)의 두께 방향으로 연장되는 제2 보조 비아를 통해 연결될 수 있다.

실시예에 따라, 제2 보조 비아는 제2 보조 패치(13b1~13b5) 중 일부 제2 보조 패치와 연결되고, 나머지 제2 보조 패치와 분리되어, 복수의 제2 보조 패치(13b1~13b5) 중 일부 제2 보조 패치는 전기적으로 연결되고, 나머지 제2 보조 패치는 전기적으로 분리될 수 있다.

실시예에 따라, 제2 보조 비아는 기판(10)의 상부면 측으로 연장되어, 더미 패드(12d)와 연결될 수 있다. 따라서, 제2 보조 패치(13b)와 연결되는 제2 보조 비아는 도파기(130c)와 전기적으로 연결될 수 있다. 다만, 제2 보조 패치(13b)와 연결되는 제2 보조 비아가 도파기(130c)와 전기적으로 분리될 수 있음은 물론이다.

실시예에 따라, 제2 보조 비아는 적어도 하나 구비될 수 있고, 제2 보조 비아가 하나 구비되는 경우, 하나의 제2 보조 비아는 복수의 제2 보조 패치(13b1~13b5)의 길이 방향의 중앙 영역에 배치될 수 있고, 제2 보조 비아가 두 개 구비되는 경우, 두 개의 제2 보조 비아는 복수의 제2 보조 패치(13b1~13b5)의 길이 방향의 서로 다른 가장자리 영역에 배치될 수 있다. 또한, 제2 보조 비아가 세 개 이상 구비되는 경우, 세 개 이상의 제2 보조 비아는 복수의 제2 보조 패치(13b1~13b5)의 길이 방향을 따라 이격되어, 일 예로, 등간격으로 배치될 수 있다. 다만, 본 발명의 실시예가 상술한 예에 한정되는 것은 아니고, 제2 보조 비아의 수 및 위치는 다양하게 변경될 수 있다.

보다 구체적으로, 도 14(b)를 참조하면, 서로 다른 층에 마련되는 복수의 제2 보조 패치(13b1~13b5)는 기판(10)의 두께 방향으로 연장되는 하나의 제2 보조 비아(Via_sub)를 통해 연결될 수 있다. 하나의 제2 보조 비아(Via_sub)는 복수의 제2 보조 패치(13b1~13b5)의 길이 방향의 중앙 영역에 배치될 수 있다.

또한, 도 14(c)를 참조하면, 복수의 제2 보조 패치(13b1~13b5)는 두 개의 제2 보조 비아(Via_sub)를 통해 연결될 수 있다. 두 개의 제2 보조 비아(Via_sub)는 복수의 제2 보조 패치(13b1~13b5)의 길이 방향의 서로 다른 가장자자리 영역에 배치될 수 있다.

또한, 도 14(d)를 참조하면, 복수의 제2 보조 패치(13b1~13b5) 중 제1-1 보조 패치(13b1) 및 제1-2 보조 패치(13b2)는 제2 보조 비아(Via_sub)를 통해 상호 연결되고, 제1-4 보조 패치(13b4) 및 제1-5 보조 패치(13b5)는 제2 보조 비아(Via_sub)를 통해 상호 연결된다. 제1-3 보조 패치(13b3)는 제2 보조 비아(Via_Sub)와 분리되어, 나머지 제2 보조 패치와 전기적으로 분리될 수 있다.

이와 같이 구성되는 소자 실장부(11a)와 접지 영역(11b), 급전 영역(11c)은 상부에 접지층(16a)의 형상이나 위치에 따라 각 영역들이 구분되며, 최상위 절연층 상부에 적층 배치되는 절연 보호층에 의해 보호된다. 또한, 접속 패드(12a)나 접지 패드(12b), 급전 패드(12c), 더미 패드(12d)는 절연 보호층(19)이 제거된 개구부를 통해 패드 형태로 외부에 노출된다.

한편, 본 실시예에서 급전 패드(12c)는 방사부(130a)의 하부면(또는 접합면)과 동일하거나 유사한 길이로 형성된다. 다만, 이에 한정되지 않으며, 급전 패드(12c)의 면적을 칩 안테나(100)의 방사부(130a)의 하부면(또는 접합면) 면적의 절반 이하로 형성하는 것도 가능하다. 이 경우, 급전 패드(12c)는 선(line)이 아닌 점(point)의 형상으로 형성되며 방사부(130a)의 하부면 전체에 접합되지 않고, 방사부(130a)의 하부면 중 일부분에만 접합된다. 또한, 마찬가지로, 더미 패드(12d)는 도파기(130c)와 동일하거나 유사한 길이로 형성될 수 있고, 이와 달리, 다른 길이를 가질 수 있다.

기판(10)의 내부나 하부면인 제2 면에는 패치 안테나(90)가 배치된다. 패치 안테나(90)는 기판(10)에 구비되는 배선층(16)에 의해 구성될 수 있다. 다만, 이에 한정되는 것은 아니다.

도 11 및 도 12를 참조하면, 패치 안테나(90)는 급전 전극(92)과 무급전 전극(94)으로 구성되는 급전부(91)를 포함한다.

본 실시예에서 패치 안테나(90)는 다수의 급전부(91)가 기판(10)의 제2 면 측에 분산 배치된다. 본 실시예에서는 4개의 급전부(91)가 구비되나, 이에 한정되는 것은 아니다.

본 실시예에서 패치 안테나(90)는 일부(예컨대, 무급전 전극)가 기판(10)의 제2 면에 배치되도록 구성된다. 다만, 이에 한정되지 않으며, 패치 안테나(90) 전체를 기판(10)의 내부에 배치하는 등 다양한 변형이 가능하다.

급전 전극(92)은 일정한 면적을 갖는 편평한 편 형태의 금속층으로 형성되며, 하나의 도체판으로 구성된다. 급전 전극(92)은 다각형 구조를 가질 수 있으며 본 실시예에서는 사각 형상으로 형성된다. 다만, 원 형상으로 형성하는 등 다양한 변형이 가능하다.

급전 전극(92)은 층간 접속 도체(18)를 통해 전자 소자(50)와 연결될 수 있다. 이때, 층간 접속 도체(18)는 후술되는 제2 접지층(97b)을 관통하여 전자 소자(50)와 연결될 수 있다.

무급전 전극(94)은 급전 전극(92)과 일정 거리 이격 배치되며, 일정한 면적을 갖는 편평한 하나의 도체판으로 구성된다. 무급전 전극(94)은 급전 전극(92)과 동일하거나 유사한 면적을 갖는다. 실시예에 따라, 무급전 전극(94)은 급전 전극(92)보다 넓은 면적으로 형성되어 급전 전극(92) 전체와 대면하도록 배치될 수 있다.

무급전 전극(94)은 급전 전극(92)보다 기판(10)의 표면 측에 배치되어 도파기(director)로 기능한다. 따라서, 무급전 전극(94)은 기판(10)의 최하부에 배치되는 배선층(16)에 배치될 수 있으며, 이 경우 무급전 전극(94)은 절연층(17)의 하부면 배치되는 절연 보호층(19)에 의해 보호된다.

또한, 본 실시예의 기판(10)은 접지구조(95)를 포함한다. 접지구조(95)는 급전부(91)의 주변에 배치되어 급전부(91)를 내부에 수용하는 용기 형태로 구성된다. 이를 위해, 접지구조(95)는 제1 접지층(97a), 제2 접지층(97b), 및 접지 비아(18a)를 포함한다.

도 12를 참조하면, 제1 접지층(97a)은 무급전 전극(94)과 동일한 평면 상에 배치되며, 무급전 전극(94)을 감싸는 형태로 무급전 전극(94)의 주위에 배치된다. 이때, 제1 접지층(97a)은 무급전 전극(94)과 일정 거리 이격되어 배치된다.

제2 접지층(97b)은 제1 접지층(97a)과 다른 배선층(16)에 배치된다. 예를 들어, 제2 접지층(97b)은 급전 전극(92)과 기판(10)의 제1 면 사이에 배치될 수 있다. 이 경우, 급전 전극(92)은 무급전 전극(94)과 제2 접지층(97b) 사이에 배치된다.

제2 접지층(97b)은 해당 배선층(16)에 전체적으로 배치될 수 있으며, 급전 전극(92)과 연결되는 층간 접속 도체(18)가 배치되는 부분에만 부분적으로 제거될 수 있다.

접지 비아(18a)는 제1 접지층(97a)과 제2 접지층(97b)을 전기적으로 연결하는 층간 접속 도체로, 급전부(91)의 둘레를 따라 급전부(91)를 둘러싸는 형태로 다수개가 배치된다. 본 실시예에서는 하나의 열로 접지 비아들(18a)이 배치되는 경우를 예로 들고 있으나, 필요에 따라 다수의 열로 접지 비아(18a)를 배치하는 등 다양한 변형이 가능하다.

이와 같은 구성에 따라 급전부(91)는 제1 접지층(97a)과 제2 접지층(97b), 그리고 접지 비아(18a)에 의해 용기 형상으로 형성되는 접지구조(95) 내에 배치된다. 이때, 일렬로 배치되는 복수의 접지 비아 (18a)는 상기한 용기 형상의 측면을 획정한다.

본 실시예의 급전부들(91)은 각각 상기 용기 형상 내에 배치된다. 따라서 각 급전부들(91) 간의 간섭은 접지구조(95)에 의해 차단된다. 예컨대, 기판(10)의 수평 방향을 따라 전달되는 노이즈는 복수의 접지 비아(18a)가 구성하는 용기 형상의 측면에 의해 차단될 수 있다.

접지 비아들(18a)이 상기한 캐비티의 측면을 형성함에 따라, 급전부(91)는 인접한 다른 급전부들(91)과 격리된다. 또한, 용기 형상의 접지구조(95)가 반사기(reflector) 역할을 하므로, 패치 안테나(90)의 방사 특성을 높일 수 있다.

이와 같이 구성되는 패치 안테나(90)의 급전부(91)는 기판(10)의 두께 방향(예컨대 하부 방향)으로 무선 신호를 방사한다.

한편 도 12을 참조하면, 본 실시예에서 제1 접지층(97a)과 제2 접지층(97b)은 기판(10)의 제1 면에서 규정되는 급전 영역(도 11의 11c)과 마주보는 영역에는 배치되지 않는다. 이는 후술되는 칩 안테나에서 방사되는 무선 신호와 접지구조(95) 간의 간섭을 최소화하기 위한 구성이나 이에 한정되는 것은 아니다.

또한, 본 실시예에서는 패치 안테나(90)가 급전 전극(92)과 무급전 전극(94)을 포함하여 구성되는 경우를 예로 들고 있으나, 필요에 따라 급전 전극(92)만 구비하도록 구성하는 등 다양한 변형이 가능하다.

이와 같이 구성되는 패치 안테나(90)는 기판(10)의 두께 방향(즉 기판에 수직한 방향)으로 무선 신호를 방사한다.

전자 소자(50)는 기판(10)의 소자 실장부(11a)에 실장된다. 본 실시예에서는 하나의 전자 소자(50)가 실장되는 경우를 예로 들고 있으나, 필요에 따라 다수의 전자 소자들이 실장될 수도 있다.

전자 소자(50)는 적어도 하나의 능동 소자를 포함하며, 예를 들어 안테나의 급전부에 방사 신호를 인가하는 신호 처리 소자를 포함할 수 있다. 또한, 필요에 따라 수동 소자를 포함할 수도 있다.

칩 안테나(100)는 전술한 실시예의 칩 안테나 중 어느 하나가 이용될 수 있으며, 솔더와 같은 도전성 접착제 등을 통해 기판에 실장된다.

본 실시예의 칩 안테나(100)는 접지부(130b)가 접지 영역에 실장되고, 방사부(130a)와 도파기(130c)는 급전 영역에 실장된다. 보다 구체적으로, 칩 안테나(100)의 접지부(130b), 방사부(130a), 및 도파기(130c)는 각각 기판(10)의 접지 패드(12b), 급전 패드(12c), 및 더미 패드(12d)에 접합되며 실장된다.

이와 같이 구성되는 본 실시예에 따른 칩 안테나 모듈은 칩 안테나를 이용하여 수평 편파를 방사하고, 패치 안테나를 이용하여 수직 편파를 방사한다. 즉, 칩 안테나들은 기판의 모서리와 인접한 위치에 배치되어 기판의 면 방향(예컨대 기판의 수평 방향)으로 전파를 방사하고, 패치 안테나는 기판의 제2 면에 배치되어 기판의 두께 방향(예컨대 기판의 수직 방향)으로 전파를 방사한다. 따라서 전파의 방사 효율을 높일 수 있다. 또한, 본 실시예에 따른 칩 안테나 모듈은 쌍으로 배치되는 2개의 칩 안테나들이 다이폴 안테나로 기능할 수 있다.

쌍으로 배치되는 2개의 칩 안테나들(100)은 일정 간격 이격 배치되며, 하나의 다이폴 안테나 구조를 제공한다. 여기서, 2개의 칩 안테나들(100)이 이격되는 거리는 0.2mm ~ 0.5mm로 규정될 수 있다. 상기한 이격 거리가 0.2mm 미만인 경우, 2개의 칩 안테나들 사이에 간섭이 발생할 수 있으며, 0.5mm 이상인 경우, 다이폴 안테나로서의 기능이 저하될 수 있다.

한편, 칩 안테나 대신 기판의 배선층을 이용하여 다이폴 안테나를 구성하는 것도 고려해 볼 수 있다. 다만, 이 경우 다이폴 안테나는 방사부의 길이가 해당 주파수의 반파장 길이로 형성되어야 하므로, 다이폴 안테나가 배치되는 급전 영역이 기판에서 차지하는 크기가 비교적 넓다.

반면에, 본 실시예와 같이 칩 안테나를 이용하는 경우, 제1 블록의 유전율(예컨대, 10 이상)을 통해 칩 안테나의 크기를 최소화할 수 있다.

예를 들어, 다이폴 안테나를 기판의 제1 면에 배선 패턴으로 형성하는 경우, 다이폴 안테나의 급전 라인은 접지 영역에서부터 1 mm 이상 이격 배치되어야 한다. 반면에 칩 안테나를 적용하는 경우, 급전 패드는 접지 영역으로부터 1 mm 이하로 설계가 가능하다.

따라서, 다이폴 안테나를 이용하는 경우에 비해 급전 영역의 크기를 줄일 수 있으며, 이에 칩 안테나 모듈의 전체 크기를 최소화할 수 있다.

한편, 칩 안테나(100)의 방사부(130a)와 접지 영역(11b) 간의 이격 거리(P)가 0.2mm 미만인 경우, 칩 안테나(100)의 공진 주파수가 변할 수 있다. 따라서 본 실시예에서 칩 안테나(100)의 방사부(130a)와 기판(10)의 접지 영역(11b)은 0.2mm 이상, 1mm 이하의 범위로 이격될 수 있다.

또한, 칩 안테나(100)는 기판의 수직 방향을 따라 패치 안테나와 대면하지 않는 위치에 배치된다. 본 발명을 설명함에 있어서, 칩 안테나(100)는 기판의 수직 방향을 따라 패치 안테나와 대면하지 않는 위치란, 기판의 수직 방향을 따라 칩 안테나(100)를 기판(10)의 제2 면에 투영하였을 때, 칩 안테나가 패치 안테나와 서로 겹쳐지지 않도록 배치되는 위치를 의미한다.

본 실시예에서는 칩 안테나(100)가 접지구조(95)와도 대면하지 않도록 배치된다. 다만, 이에 한정되는 것은 아니며, 필요에 따라 접지구조(95)와 부분적으로 대면하도록 배치될 수 있다.

이러한 구성을 통해, 본 실시예에 따른 칩 안테나 모듈은 칩 안테나(100)와 패치 안테나(90) 간의 간섭을 최소화한다.

도 15은 본 실시예의 칩 안테나 모듈이 탑재된 휴대 단말기를 개락적으로 도시한 사시도이다.

도 15을 참조하면, 본 실시예의 칩 안테나 모듈(1)은 휴대 단말기(200)의 모서리 부분에 배치된다. 이때, 칩 안테나 모듈(1)은 칩 안테나(100)가 휴대 단말기(200)의 모서리(또는 꼭지점)와 인접하도록 배치된다.

본 실시예에서는 휴대 단말기의 네 모서리에 모두 칩 안테나 모듈이 배치되는 경우를 예로 들고 있으나, 이에 한정되는 것은 아니며, 휴대 단말기의 내부 공간이 부족한 경우, 휴대 단말기의 대각 방향으로 두 개의 칩 안테나 모듈만 배치하는 등 칩 안테나 모듈의 배치 구조는 필요에 따라 다양한 형태로 변형될 수 있다.

또한, 칩 안테나 모듈은 급전 영역이 휴대 단말기의 테두리와 인접하게 배치되도록 휴대 단말기에 결합된다. 이에 칩 안테나 모듈의 칩 안테나를 통해 방사되는 전파는 휴대 단말기의 외부를 향해 휴대 단말의 면 방향으로 방사된다. 그리고 칩 안테나 모듈의 패치 안테나를 통해 방사되는 전파는 휴대 단말기의 두께 방향으로 방사된다.

이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다. 또한, 각 실시예들은 서로 조합되어 실시될 수 있다.

1: 칩 안테나 모듈
100: 칩 안테나
10: 기판
13: 보조 패치
13a: 제1 보조 패치
13b: 제2 보조 패치
120: 몸체부
120a: 제1 블록
120b: 제2 블록
130a: 방사부
130b: 접지부
130c: 도파기

Claims

복수의 층으로 구성되는 기판;
유전체로 형성되는 몸체부, 상기 몸체부의 반대 면에 각각 배치되는 접지부, 및 방사부를 포함하고, 상기 기판의 일면에 실장되어, 무선 신호를 방사하는 칩 안테나; 및
상기 기판의 복수의 층 중 적어도 하나의 층에 배치되는 보조 패치; 를 포함하고,
상기 보조 패치는 상기 방사부의 하부에 배치되는 칩 안테나 모듈.
제1항에 있어서, 상기 보조 패치는,
상기 칩 안테나의 실장 방향의 하부에서, 상기 방사부에 대응되게 형성되는 칩 안테나 모듈.
제1항에 있어서,
상기 보조 패치의 길이는 상기 방사부의 길이와 동일한 칩 안테나 모듈.
제1항에 있어서, 상기 보조 패치는,
상기 복수의 층 중 서로 다른 층들에 복수 개 마련되는 칩 안테나 모듈.
제4항에 있어서,
상기 복수의 보조 패치를 연결하는 보조 비아; 를 더 포함하는 칩 안테나 모듈.
제5항에 있어서,
상기 복수의 보조 패치 중 일부 보조 패치는 상기 보조 비아를 통해 연결되고, 나머지 보조 패치는 상기 일부 보조 패치와 전기적으로 분리되는 칩 안테나 모듈.
제5항에 있어서,
상기 보조 비아는 상기 방사부와 전기적으로 연결되는 칩 안테나 모듈.
제5항에 있어서,
상기 보조 비아는 상기 방사부와 전기적으로 분리되는 칩 안테나 모듈.
제5항에 있어서,
상기 보조 비아는 상기 복수의 보조 패치의 길이 방향의 중앙 영역에 배치되는 칩 안테나 모듈.
제5항에 있어서,
상기 보조 비아는 두 개 구비되고, 상기 두 개의 보조 비아는 복수의 보조 패치의 길이 방향의 서로 다른 가장자리 영역에 배치되는 칩 안테나 모듈.
제5항에 있어서,
상기 보조 비아는 복수 개 구비되고, 상기 복수의 보조 비아는 복수의 보조 패치의 길이 방향을 따라 이격되어 배치되는 칩 안테나 모듈.
복수의 층으로 구성되는 기판;
유전체로 형성되는 제1 블록 및 제2 블록을 포함하는 몸체부, 및 상기 제1 블록과 제2 블록의 사이에 마련되는 방사부, 상기 제1 블록을 사이에 두고 상기 방사부와 마주하여 배치되는 접지부, 및 상기 제2 블록을 사이에 두고 상기 방사부와 마주하여 배치되는 도파기를 포함하는 칩 안테나; 및
상기 기판의 복수의 층 중 적어도 하나의 층에 배치되는 보조 패치; 를 포함하고,
상기 보조 패치는 상기 방사부 및 도파기 중 적어도 하나의 하부에 배치되는 칩 안테나 모듈.
제12항에 있어서,
상기 보조 패치는 상기 방사부의 하부에 배치되는 제1 보조 패치 및 상기 도파기의 하부에 배치되는 제2 보조 패치 중 적어도 하나를 포함하는 칩 안테나 모듈.
제13항에 있어서,
상기 제1 보조 패치는 상기 칩 안테나의 실장 방향의 하부에서, 상기 방사부에 대응되게 형성되고,
상기 제2 보조 패치는 상기 칩 안테나의 실장 방향의 하부에서, 상기 도파기에 대응되게 형성되는 칩 안테나 모듈.
제13항에 있어서,
상기 제1 보조 패치의 길이는 상기 방사부의 길이와 동일하고,
상기 제2 보조 패치의 길이는 상기 도파기의 길이와 동일한 칩 안테나 모듈.
제12항에 있어서,
상기 보조 패치는, 상기 복수의 층 중 서로 다른 층들에 복수 개 마련되는 칩 안테나 모듈.
제12항에 있어서,
상기 복수의 보조 패치를 연결하는 보조 비아; 를 더 포함하는 칩 안테나 모듈.
제17항에 있어서,
상기 복수의 보조 패치 중 일부 보조 패치는 상기 보조 비아를 통해 연결되고, 나머지 보조 패치는 상기 일부 보조 패치와 전기적으로 분리되는 칩 안테나 모듈.
제17항에 있어서,
상기 보조 비아는 상기 복수의 보조 패치의 길이 방향의 중앙 영역에 배치되는 칩 안테나 모듈.
제17항에 있어서,
상기 보조 비아는 두 개 구비되고, 상기 두 개의 보조 비아는 복수의 보조 패치의 길이 방향의 서로 다른 가장자리 영역에 배치되는 칩 안테나 모듈.
제17항에 있어서,
상기 보조 비아는 복수 개 구비되고, 상기 복수의 보조 비아는 복수의 보조 패치의 길이 방향을 따라 이격되어 배치되는 칩 안테나 모듈.