[go: up one dir, main page]

KR102549530B1 - Fabrication method of electric device and electric device - Google Patents

Fabrication method of electric device and electric device Download PDF

Info

Publication number
KR102549530B1
KR102549530B1 KR1020160077488A KR20160077488A KR102549530B1 KR 102549530 B1 KR102549530 B1 KR 102549530B1 KR 1020160077488 A KR1020160077488 A KR 1020160077488A KR 20160077488 A KR20160077488 A KR 20160077488A KR 102549530 B1 KR102549530 B1 KR 102549530B1
Authority
KR
South Korea
Prior art keywords
particles
electronic component
pads
pad
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160077488A
Other languages
Korean (ko)
Other versions
KR20180000038A (en
Inventor
변중배
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160077488A priority Critical patent/KR102549530B1/en
Publication of KR20180000038A publication Critical patent/KR20180000038A/en
Application granted granted Critical
Publication of KR102549530B1 publication Critical patent/KR102549530B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/04Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation using electrically conductive adhesives
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/118Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/102Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding of conductive powder, i.e. metallic powder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

전자 장치는 제1 전자 부품, 상기 제1 전자 부품 상에 제공되는 제2 전자 부품 및 이방성 도전층을 포함한다. 상기 제1 전자 부품은 제1 베이스 기판 및 상기 제1 베이스 기판 상에 제공되는 복수의 제1 패드들을 포함한다. 상기 이방성 도전층은 상기 제1 전자 부품 및 상기 제2 전자 부품을 서로 결합한다. 상기 이방성 도전층은 제1 접착부 및 제2 접착부를 포함하는 접착층 및 복수의 도전 입자들을 포함한다. 상기 제1 접착부는 평면 상에서 상기 제1 패드들 중 대응하는 제1 패드와 중첩한다. 상기 제2 접착부는 평면상에서 상기 제1 접착부와 인접한다. 상기 도전 입자들은 상기 접착층 내에 제공된다. 상기 도전 입자들은 상기 제1 접착부에 제공되는 복수의 활성 입자들 및 상기 제2 접착부에 제공되고 상기 활성 입자들과 상이한 복수의 비활성 입자들을 포함한다.An electronic device includes a first electronic component, a second electronic component provided on the first electronic component, and an anisotropic conductive layer. The first electronic component includes a first base substrate and a plurality of first pads provided on the first base substrate. The anisotropic conductive layer couples the first electronic component and the second electronic component to each other. The anisotropic conductive layer includes an adhesive layer including a first adhesive portion and a second adhesive portion and a plurality of conductive particles. The first bonding portion overlaps a corresponding first pad among the first pads on a plane. The second adhesive portion is adjacent to the first adhesive portion on a plane. The conductive particles are provided in the adhesive layer. The conductive particles include a plurality of active particles provided in the first adhesive portion and a plurality of inactive particles provided in the second adhesive portion and different from the active particles.

Description

전자 장치의 제조 방법 및 전자 장치{FABRICATION METHOD OF ELECTRIC DEVICE AND ELECTRIC DEVICE}Electronic device manufacturing method and electronic device {FABRICATION METHOD OF ELECTRIC DEVICE AND ELECTRIC DEVICE}

본 발명은 전자 장치의 제조 방법 및 전자 장치에 관한 것으로, 보다 상세하게는 이방성 도전 필름에 의해 기판들이 결합된 전자 장치의 제조 방법 및 전자 장치에 관한 것이다.The present invention relates to a method for manufacturing an electronic device and an electronic device, and more particularly, to a method and electronic device for manufacturing an electronic device in which substrates are bonded by an anisotropic conductive film.

일반적으로, 전자 장치는 2개 이상의 전자 부품들을 포함한다. 예컨대, 휴대 전화기, 노트북 컴퓨터, 텔레비전과 같은 전자 장치는 영상을 생성하는 표시 패널, 메인 배선기판, 및 플렉서블 배선기판 등을 포함한다.Generally, an electronic device includes two or more electronic components. For example, electronic devices such as mobile phones, notebook computers, and televisions include a display panel generating an image, a main wiring board, and a flexible wiring board.

2개의 전자 부품들은 서로 전기적으로 연결된다. 패드부들의 결합을 통해서, 2개의 전자 부품들은 전기적으로 연결된다. 2개의 전자 부품들의 패드부들을 전기적으로 연결하는 공정(이하, 접착 공정)은 2개의 전자 부품들의 패드부들을 정렬 및 결합시키는 단계를 포함한다.The two electronic components are electrically connected to each other. Through the coupling of the pad parts, the two electronic components are electrically connected. A process of electrically connecting the pad parts of the two electronic components (hereinafter referred to as an bonding process) includes aligning and bonding the pad parts of the two electronic components.

본 발명의 목적은 제조 과정에서 발생하는 쇼트(Short) 등의 불량을 줄일 수 있는 이방성 도전 필름에 의해 전자 부품들이 결합된 전자 장치의 제조 방법을 제공하는 것이다.An object of the present invention is to provide a manufacturing method of an electronic device in which electronic components are coupled by an anisotropic conductive film capable of reducing defects such as shorts occurring during manufacturing.

본 발명의 또 다른 목적은 제조 과정에서 발생하는 쇼트(Short) 등의 불량을 줄일 수 있는 이방성 도전 필름에 의해 전자 부품들이 결합된 전자 장치를 제공하는 것이다.Another object of the present invention is to provide an electronic device in which electronic components are coupled by an anisotropic conductive film capable of reducing defects such as shorts occurring during manufacturing.

본 발명의 일 실시예에 따른 전자 장치의 제조 방법은 제1 전자 부품 및 제2 전자 부품을 준비하는 단계, 이방성 도전 필름(ACF: Anisotropic Conducting Film)을 준비하는 단계, 상기 이방성 도전 필름을 상기 제1 전자 부품 상에 배치하는 단계 및 상기 제1 전자 부품 및 상기 제2 전자 부품이 결합되도록 상기 이방성 도전 필름에 열 또는 압력을 가하는 단계를 포함한다. 상기 제1 전자 부품은 제1 베이스 기판 및 상기 제1 베이스 기판 상에 제공되는 복수의 제1 패드들을 포함한다. 상기 이방성 도전 필름은 제1 부분 및 상기 제1 부분과 인접하는 제2 부분을 포함하는 베이스층, 상기 제1 부분에 제공되는 복수의 활성 입자들 및 상기 제2 부분에 제공되고 상기 활성 입자들과 상이한 복수의 비활성 입자들을 포함한다. 상기 이방성 도전 필름을 배치하는 단계에서, 상기 이방성 도전 필름을 상기 제1 부분이 상기 제1 패드들 중 대응하는 제1 패드와 중첩하고, 상기 제2 부분이 상기 제1 패드와 비중첩하도록 배치한다.A manufacturing method of an electronic device according to an embodiment of the present invention includes preparing a first electronic component and a second electronic component, preparing an anisotropic conducting film (ACF), and applying the anisotropic conductive film to the first electronic component. Disposing on one electronic component and applying heat or pressure to the anisotropic conductive film so that the first electronic component and the second electronic component are coupled. The first electronic component includes a first base substrate and a plurality of first pads provided on the first base substrate. The anisotropic conductive film includes a base layer including a first portion and a second portion adjacent to the first portion, a plurality of active particles provided on the first portion, and a plurality of active particles provided on the second portion and It contains a plurality of different inert particles. In the disposing of the anisotropic conductive film, the first portion of the anisotropic conductive film overlaps with a corresponding first pad among the first pads, and the second portion of the anisotropic conductive film is disposed such that it does not overlap with the first pad. .

상기 이방성 도전 필름을 준비하는 단계에서 상기 이방성 도전 필름은 상기 제1 부분 및 상기 제1 부분과 인접하는 제2 부분을 포함하는 베이스층 및 상기 베이스층 내에 제공되는 복수의 도전 입자들을 준비하는 단계 및 상기 제2 부분에 상기 비활성 입자들을 형성하도록 상기 제2 부분에 제공되는 도전 입자들을 식각하는 도전 입자 식각 단계를 통해 제조될 수 있다.In the preparing of the anisotropic conductive film, the anisotropic conductive film includes preparing a base layer including the first portion and a second portion adjacent to the first portion and a plurality of conductive particles provided in the base layer; and It may be manufactured through a conductive particle etching step of etching the conductive particles provided in the second portion to form the inactive particles in the second portion.

본 발명의 일 실시예에 따른 전자 장치의 제조 방법에서 상기 도전 입자 식각 단계는 상기 베이스층 상에 제공되고, 상기 제2 부분과 중첩하고, 상기 제1 부분과 중첩하지 않는 복수의 개구부들이 정의된 마스크(mask)를 제공하는 단계를 더 포함할 수 있다.In the manufacturing method of an electronic device according to an embodiment of the present invention, the conductive particle etching step is provided on the base layer, and a plurality of openings overlapping the second portion and not overlapping the first portion are defined. A step of providing a mask may be further included.

상기 도전 입자 식각 단계는 플라즈마를 통한 건식 식각(Dry etching) 또는 식각 용액을 통한 습식 식각(Wet etching)으로 수행될 수 있다.The etching of the conductive particles may be performed by dry etching using plasma or wet etching using an etching solution.

상기 도전 입자 식각 단계에서 상기 활성 입자들 실질적으로 구(球) 형태인 제1 금속 입자이고, 상기 비활성 입자들 각각은 상기 제1 금속 입자와 상이하고 실질적으로 구(球) 형태를 가지지 않는 제2 금속 입자일 수 있다.In the conductive particle etching step, the active particles are substantially spherical first metal particles, and each of the inactive particles is a second metal particle that is different from the first metal particle and does not have a substantially spherical shape. It may be a metal particle.

상기 도전 입자 식각 단계에서 상기 도전 입자들 각각은 제1 코어 및 상기 제1 코어를 전면적으로 커버하는 제1 금속 쉘을 포함하고, 상기 비활성 입자들 각각은 제2 코어 및 상기 제2 코어의 적어도 일부를 외부로 노출시키는 제2 금속 쉘을 포함할 수 있다.In the conductive particle etching step, each of the conductive particles includes a first core and a first metal shell entirely covering the first core, and each of the inactive particles includes a second core and at least a portion of the second core. It may include a second metal shell exposing to the outside.

상기 도전 입자들을 제공하는 단계에서 상기 도전 입자들 각각은 금속을 포함할 수 있다.In the providing of the conductive particles, each of the conductive particles may include a metal.

상기 도전 입자들을 제공하는 단계에서 상기 도전 입자들 각각은 니켈(Ni), 금(Au), 은(Ag), 코발트(Co), 크롬(Cr), 철(Fe), 구리(Cu), 알루미늄(Al), 주석(Sn) 및 아연(Zn) 중 적어도 어느 하나를 포함할 수 있다.In the providing of the conductive particles, each of the conductive particles includes nickel (Ni), gold (Au), silver (Ag), cobalt (Co), chromium (Cr), iron (Fe), copper (Cu), aluminum It may include at least one of (Al), tin (Sn), and zinc (Zn).

상기 베이스층을 제공하는 단계에서 상기 베이스층은 에폭시 수지, 아크릴 수지, 페놀 수지, 멜라민 수지, 디알릴프탈레이트 수지, 우레아 수지, 폴리이미드 수지, 폴리스틸렌 수지, 폴리우레탄 수지, 폴리에틸렌 수지 및 폴리아세트산비닐 수지 중 적어도 하나 이상을 포함할 수 있다.In the step of providing the base layer, the base layer may include an epoxy resin, an acrylic resin, a phenol resin, a melamine resin, a diallylphthalate resin, a urea resin, a polyimide resin, a polystyrene resin, a polyurethane resin, a polyethylene resin, and a polyvinyl acetate resin. It may include at least one or more of them.

본 발명의 일 실시예에 따른 전자 장치는 제1 전자 부품, 상기 제1 전자 부품 상에 제공되는 제2 전자 부품 및 이방성 도전층을 포함한다. 상기 제1 전자 부품은 제1 베이스 기판 및 상기 제1 베이스 기판 상에 제공되는 복수의 제1 패드들을 포함한다. 상기 이방성 도전층은 상기 제1 전자 부품 및 상기 제2 전자 부품을 서로 결합한다. 상기 이방성 도전층은 제1 접착부 및 제2 접착부를 포함하는 접착층 및 복수의 도전 입자들을 포함한다. 상기 제1 접착부는 평면 상에서 상기 제1 패드들 중 대응하는 제1 패드와 중첩한다. 상기 제2 접착부는 평면상에서 상기 제1 접착부와 인접한다. 상기 도전 입자들은 상기 접착층 내에 제공된다. 상기 도전 입자들은 상기 제1 접착부에 제공되는 복수의 활성 입자들 및 상기 제2 접착부에 제공되고 상기 활성 입자들과 상이한 복수의 비활성 입자들을 포함한다.An electronic device according to an embodiment of the present invention includes a first electronic component, a second electronic component provided on the first electronic component, and an anisotropic conductive layer. The first electronic component includes a first base substrate and a plurality of first pads provided on the first base substrate. The anisotropic conductive layer couples the first electronic component and the second electronic component to each other. The anisotropic conductive layer includes an adhesive layer including a first adhesive portion and a second adhesive portion and a plurality of conductive particles. The first bonding portion overlaps a corresponding first pad among the first pads on a plane. The second adhesive portion is adjacent to the first adhesive portion on a plane. The conductive particles are provided in the adhesive layer. The conductive particles include a plurality of active particles provided in the first adhesive portion and a plurality of inactive particles provided in the second adhesive portion and different from the active particles.

상기 제2 전자 부품은 제2 베이스 기판 및 상기 제2 베이스 기판 상에 제공되는 복수의 제2 패드들을 포함할 수 있다.The second electronic component may include a second base substrate and a plurality of second pads provided on the second base substrate.

상기 활성 입자들은 상기 제1 접착부에서 상기 제1 패드들 및 상기 제2 패드들 각각을 서로 전기적으로 연결하고, 상기 비활성 입자들은 상기 제2 접착부에서 상기 제1 패드들 및 상기 제2 패드들 사이를 절연시킬 수 있다.The active particles electrically connect each of the first pads and the second pads to each other in the first adhesive portion, and the inactive particles pass between the first pads and the second pads in the second adhesive portion. can be insulated.

상기 활성 입자들 각각은 실질적으로 구(球) 형태인 제1 금속 입자이고, 상기 비활성 입자들 각각은 상기 제1 금속 입자와 상이하고 실질적으로 구(球) 형태를 가지지 않는 제2 금속 입자일 수 있다.Each of the active particles may be a first metal particle having a substantially spherical shape, and each of the inactive particles may be a second metal particle that is different from the first metal particle and does not have a substantially spherical shape. there is.

상기 활성 입자들 각각은 제1 코어 및 상기 제1 코어를 전면적으로 커버하는 제1 금속 쉘을 포함하고, 상기 비활성 입자들 각각은 제2 코어 상기 제2 코어의 적어도 일부가 외부로 노출되도록 배치되는 제2 금속 쉘을 포함할 수 있다.Each of the active particles includes a first core and a first metal shell entirely covering the first core, and each of the inactive particles is disposed such that at least a portion of the second core is exposed to the outside. A second metal shell may be included.

본 발명의 일 실시예에 따른 전자 장치의 제조 방법은 제조 과정에서 발생하는 쇼트 등의 불량을 줄일 수 있다.The manufacturing method of an electronic device according to an embodiment of the present invention can reduce defects such as short circuits occurring in the manufacturing process.

본 발명의 일 실시예에 따른 전자 장치는 제조 과정에서 발생하는 쇼트 등의 불량을 줄일 수 있다.An electronic device according to an embodiment of the present invention can reduce defects such as a short circuit occurring during a manufacturing process.

도 1은 본 발명의 일 실시예에 따른 전자 장치의 평면도이다.
도 2는 도 1의 Ⅰ-'선에 따른 단면도이다.
도 3a는 본 발명의 일 실시예에 따른 제2 전자 부품의 측면도이다.
도 3b는 본 발명의 일 실시예에 따른 제2 전자 부품의 평면도이다.
도 4a는 도 1에 도시된 2개의 전자 부품들의 분리된 패드부들을 도시한 평면도이다.
도 4b는 도 1에 도시된 2개의 전자 부품들의 결합된 패드부들을 도시한 평면도이다.
도 5는 도 4b의 Ⅱ-Ⅱ'선에 대응하는 개략적인 단면도이다.
도 6a는 본 발명의 일 실시예에 따른 활성 입자의 개략적인 단면도이다.
도 6b는 본 발명의 일 실시예에 따른 비활성 입자의 개략적인 단면도이다.
도 7a는 본 발명의 또 다른 실시예에 따른 활성 입자의 개략적인 단면도이다.
도 7b는 본 발명의 또 다른 실시예에 따른 비활성 입자의 개략적인 단면도이다.
도 8a는 본 발명의 일 실시예에 따른 전자 장치의 제조 방법을 도시한 순서도이다.
도 8b는 본 발명의 일 실시예에 따른 이방성 도전 필름의 제조 방법을 도시한 순서도이다.
도 9a 내지 도 9f는 도 5에 도시된 구조를 형성하기 위한 전자 장치의 제조 방법을 단계적으로 도시한 것이다.
1 is a plan view of an electronic device according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view taken along line Ⅰ-' in FIG. 1 .
3A is a side view of a second electronic component according to an embodiment of the present invention.
3B is a plan view of a second electronic component according to an embodiment of the present invention.
FIG. 4A is a plan view illustrating separated pad parts of the two electronic components shown in FIG. 1 .
FIG. 4B is a plan view illustrating coupled pad parts of the two electronic components shown in FIG. 1 .
5 is a schematic cross-sectional view corresponding to line II-II' of FIG. 4B.
6A is a schematic cross-sectional view of an active particle according to an embodiment of the present invention.
Figure 6b is a schematic cross-sectional view of an inert particle according to an embodiment of the present invention.
7A is a schematic cross-sectional view of an active particle according to another embodiment of the present invention.
7B is a schematic cross-sectional view of an inert particle according to another embodiment of the present invention.
8A is a flowchart illustrating a method of manufacturing an electronic device according to an embodiment of the present invention.
8B is a flowchart illustrating a method of manufacturing an anisotropic conductive film according to an embodiment of the present invention.
9A to 9F show a method of manufacturing an electronic device for forming the structure shown in FIG. 5 step by step.

이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.The above objects, other objects, features and advantages of the present invention will be easily understood through the following preferred embodiments in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided so that the disclosed content will be thorough and complete and the spirit of the present invention will be sufficiently conveyed to those skilled in the art.

각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.Like reference numerals have been used for like elements throughout the description of each figure. In the accompanying drawings, the dimensions of the structures are shown enlarged than actual for clarity of the present invention. Terms such as first and second may be used to describe various components, but the components should not be limited by the terms. These terms are only used for the purpose of distinguishing one component from another. For example, a first element may be termed a second element, and similarly, a second element may be termed a first element, without departing from the scope of the present invention. Singular expressions include plural expressions unless the context clearly dictates otherwise.

본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "하부에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.In this application, the terms "include" or "have" are intended to designate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, but one or more other features It should be understood that the presence or addition of numbers, steps, operations, components, parts, or combinations thereof is not precluded. In addition, when a part such as a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the case where it is "directly on" the other part, but also the case where another part is present in the middle. Conversely, when a part such as a layer, film, region, plate, etc. is said to be "under" another part, this includes not only the case where it is "directly below" the other part, but also the case where another part is in the middle.

이하에서는 본 발명의 일 실시예에 따른 전자 장치에 대해서 설명한다.Hereinafter, an electronic device according to an embodiment of the present invention will be described.

도 1은 본 발명의 일 실시예에 따른 전자 장치의 평면도이다. 도 2a는 도 1의 I-I'선에 따른 단면도이다. 도 3a는 본 발명의 일 실시예에 따른 제2 전자 부품의 측면도이다. 도 3b는 본 발명의 일 실시예에 따른 제2 전자 부품의 평면도이다.1 is a plan view of an electronic device according to an embodiment of the present invention. FIG. 2A is a cross-sectional view taken along line II′ of FIG. 1 . 3A is a side view of a second electronic component according to an embodiment of the present invention. 3B is a plan view of a second electronic component according to an embodiment of the present invention.

도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 전자 장치(10)는 제1 내지 제3 전자 부품들(110, 120, 130)을 포함한다. 제1 내지 제3 전자 부품들(110, 120, 130)은 전기적으로 연결된다. 본 실시예에서, 제1 전자 부품(110)은 전기 광학 패널, 제2 전자 부품(120)은 연결 배선기판, 제3 전자 부품(130)은 메인 회로기판일 수 있다. 본 실시예는 3개의 제2 전자 부품들(120)을 포함하는 전자 장치(10)를 예시적으로 도시하였으나, 본 발명은 이에 제한되지 않는다. 용도 또는 크기에 따라 전자 장치(10)는 1개 또는 2개의 제2 전자 부품(120)을 포함하거나, 4개 이상의 제2 전자 부품(120)을 포함할 수도 있다.Referring to FIGS. 1 and 2 , an electronic device 10 according to an embodiment of the present invention includes first to third electronic components 110 , 120 , and 130 . The first to third electronic components 110, 120 and 130 are electrically connected. In this embodiment, the first electronic component 110 may be an electro-optical panel, the second electronic component 120 may be a connection wiring board, and the third electronic component 130 may be a main circuit board. Although this embodiment shows the electronic device 10 including three second electronic components 120 as an example, the present invention is not limited thereto. Depending on the purpose or size, the electronic device 10 may include one or two second electronic components 120 or four or more second electronic components 120 .

도 1에 도시된 것과 같이, 전기 광학 패널(110, 이하, 표시 패널)은 복수의 화소들(PX)에 구동 신호를 인가함으로써 원하는 영상을 표시하는 표시 패널일 수 있다. 복수의 화소들(PX)은 직교하는 제1 방향(DR1)과 제2 방향(DR2)을 따라 매트릭스 형태로 배치될 수 있다. 본 발명의 일 실시예에서, 화소들(PX) 각각은 레드 컬러, 그린 컬러 또는 블루 중 적어도 어느 하나를 표시할 수 있다. 본 발명의 일 실시예에서, 화소들(PX)은 화이트 컬러, 시안 컬러, 또는 마젠타 컬러를 중 적어도 어느 하나를 표시할 수 있다. 화소들(PX)은 표시 패널(110)의 표시부로 정의될 수 있다.As shown in FIG. 1 , the electro-optical panel 110 (hereinafter referred to as a display panel) may be a display panel that displays a desired image by applying a driving signal to a plurality of pixels PX. The plurality of pixels PX may be arranged in a matrix form along the orthogonal first and second directions DR1 and DR2 . In one embodiment of the present invention, each of the pixels PX may display at least one of red color, green color, and blue color. In one embodiment of the present invention, the pixels PX may display at least one of white color, cyan color, and magenta color. The pixels PX may be defined as the display portion of the display panel 110 .

화소들(PX)의 종류에 따라서 표시 패널(110)은 액정표시 패널, 유기발광 표시 패널, 또는 전기습윤 표시 패널 등 중 어느 하나 일 수 있다. 이하, 본 실시예에서 표시 패널(110)은 유기발광 표시 패널일 수 있다.Depending on the type of pixels PX, the display panel 110 may be any one of a liquid crystal display panel, an organic light emitting display panel, and an electrowetting display panel. Hereinafter, in this embodiment, the display panel 110 may be an organic light emitting display panel.

평면상에서, 표시 패널(110)은 복수의 화소들(PX)이 배치된 표시영역(DA), 표시영역(DA)을 감싸는 비표시영역(BA), 및 제2 전자 부품(120)이 결합되는 실장영역(MA)으로 구분될 수 있다. 본 발명의 일 실시예에서, 비표시영역(BA)과 실장영역(MA)은 구분되지 않을 수 있다. 비표시영역(BA)은 생략되거나, 실장영역(MA)은 비표시영역(BA)의 일부분일 수 있다.On a plane, the display panel 110 includes a display area DA in which a plurality of pixels PX are disposed, a non-display area BA surrounding the display area DA, and the second electronic component 120 are combined. It can be divided into a mounting area (MA). In one embodiment of the present invention, the non-display area BA and the mounting area MA may not be distinguished. The non-display area BA may be omitted, or the mounting area MA may be a part of the non-display area BA.

도 2에 도시된 것과 같이, 표시 패널(110)은 표시 기판(112), 표시 기판(112) 상에 배치된 표시소자층(114), 및 표시소자층(114) 상에 배치된 봉지층(116)을 포함할 수 있다. 표시 기판(112)은 제1 베이스 기판(도 5의 110-BS) 및 게이트 배선들(미도시) 및 데이터 배선들(미도시)을 구성하는 복수의 절연층, 기능층, 도전층을 포함할 수 있다. 표시소자층(114)은 복수의 화소들(PX)을 구성하는 복수의 절연층, 기능층, 도전층을 포함할 수 있다. 표시소자층(114)은 영상을 생성하는 표시부일 수 있다. 봉지층(116)은 표시소자층(114) 상에 배치되어 표시소자층(114)을 보호할 수 있다.As shown in FIG. 2 , the display panel 110 includes a display substrate 112, a display element layer 114 disposed on the display substrate 112, and an encapsulation layer disposed on the display element layer 114 ( 116) may be included. The display substrate 112 may include a first base substrate (110-BS in FIG. 5) and a plurality of insulating layers, functional layers, and conductive layers constituting gate wires (not shown) and data wires (not shown). can The display device layer 114 may include a plurality of insulating layers, functional layers, and conductive layers constituting the plurality of pixels PX. The display element layer 114 may be a display unit that generates an image. The encapsulation layer 116 may be disposed on the display element layer 114 to protect the display element layer 114 .

비표시영역(BA)에는 광을 차단하는 블랙 매트릭스(미도시)가 배치될 수 있다. 비표시영역(BA)에는 복수의 화소들(PX)에 게이트 신호를 공급하기 위한 게이트 구동 회로(미도시)가 구비될 수 있다. 본 발명의 일 실시예에서 비표시영역(BA)에는 데이터 구동 회로(미도시)가 구비될 수 있다. 실장영역(MA)에는 제2 전자 부품(120)으로부터 공급되는 신호를 수신하기 위한 입력 패드부(도 4a의 IPP-110)가 배치된다. 입력 패드부에는 복수의 입력 패드들(도 4a의 IPD-110)이 배치된다. 입력 패드들 각각에는 제1 신호 배선(도 5의 SL-110)들이 연결될 수 있다.A black matrix (not shown) may be disposed in the non-display area BA to block light. A gate driving circuit (not shown) may be provided in the non-display area BA to supply a gate signal to the plurality of pixels PX. In one embodiment of the present invention, a data driving circuit (not shown) may be provided in the non-display area BA. An input pad unit (IPP-110 in FIG. 4A ) for receiving a signal supplied from the second electronic component 120 is disposed in the mounting area MA. A plurality of input pads (IPD-110 in FIG. 4A) are disposed in the input pad unit. First signal wires (SL-110 in FIG. 5) may be connected to each of the input pads.

도 1 및 도 2에 도시된 것과 같이, 제2 전자 부품(120)은 플렉서블 배선기판(122) 및 데이터 구동회로(125)를 포함할 수 있다. 데이터 구동회로(125)는 적어도 하나의 구동칩을 포함할 수 있다. 데이터 구동회로(125)는 플렉서블 배선기판(122)의 배선들에 전기적으로 연결될 수 있다. 데이터 구동회로(125)와 플렉서블 배선기판(122)는 이방성 도전층(140)에 의해 전기적으로 연결될 수 있다.As shown in FIGS. 1 and 2 , the second electronic component 120 may include a flexible wiring board 122 and a data driving circuit 125 . The data driving circuit 125 may include at least one driving chip. The data driving circuit 125 may be electrically connected to wires of the flexible wiring board 122 . The data driving circuit 125 and the flexible wiring board 122 may be electrically connected by the anisotropic conductive layer 140 .

제2 전자 부품(120)이 데이터 구동회로(125)를 포함하는 경우, 표시 패널(110)의 패드부(미도시)는 데이터 배선들에 전기적으로 연결되는 데이터 패드전극들 및 제어신호 배선들과 전기적으로 연결되는 제어신호 패드전극들을 포함할 수 있다. 데이터 배선들은 화소들(PX)에 연결되고, 제어신호 배선들은 게이트 구동 회로에 연결될 수 있다. 본 실시예에서 제2 전자 부품(120)은 칩 온 필름(Chip On Film) 구조를 도시하였으나, 이에 제한되지 않는다. 예를 들어, 제2 전자 부품(120)에는 데이터 구동회로(125)가 포함되지 않고 플렉서블 배선기판(122) 만이 포함될 수 있다. 이러한 경우, 데이터 구동회로(125)는 제1 전자 부품(110)의 실장 영역(MA) 또는 제3 전자 부품(130)에 포함될 수 있다.When the second electronic component 120 includes the data driving circuit 125, the pad portion (not shown) of the display panel 110 includes data pad electrodes and control signal wires electrically connected to the data wires. Control signal pad electrodes electrically connected to each other may be included. Data lines may be connected to the pixels PX, and control signal lines may be connected to the gate driving circuit. In this embodiment, the second electronic component 120 has a chip on film structure, but is not limited thereto. For example, the second electronic component 120 may include only the flexible wiring board 122 without including the data driving circuit 125 . In this case, the data driving circuit 125 may be included in the mounting area MA of the first electronic component 110 or the third electronic component 130 .

도 3a 및 도 3b를 참조하면, 플렉서블 배선기판(122)은 절연층(미도시), 복수의 패드들(CPD, IPD-120, OPD-120) 및 복수의 제2 신호 배선(SL-120)들을 포함한다. 패드들(CPD, IPD-120, OPD-120) 및 제2 신호 배선(SL-120)들은 절연층 상에 배치될 수 있다. 절연층은 폴리이미드를 포함할 수 있다.3A and 3B, the flexible wiring board 122 includes an insulating layer (not shown), a plurality of pads (CPD, IPD-120, OPD-120) and a plurality of second signal wires (SL-120). include them The pads CPD, IPD-120, and OPD-120 and the second signal wires SL-120 may be disposed on the insulating layer. The insulating layer may include polyimide.

패드들(CPD, IPD-120, OPD-120)은 데이터 구동회로(125)의 접속 단자들(미도시)에 접속되는 접속 패드들(CPD), 제3 전자 부품(130)에 접속되는 입력 패드들(IPD-120), 및 표시 패널(110)에 접속되는 출력 패드들(OPD-120)을 포함할 수 있다. 입력 패드들(IPD-120)은 플렉서블 배선기판(122)의 일측에 배치된 입력 패드부(IPP-120)로 정의되고, 출력 패드들(OPD-120)은 플렉서블 배선기판(122)의 타측에 배치된 출력 패드부(OPP-120)로 정의될 수 있다. 본 실시예에서 접속 패드들(CPD)은 데이터 구동회로(125)의 양측에 중첩하게 정렬되어 있으나, 이와 달리 접속 패드들(CPD)은 데이터 구동회로(125)의 접속 단자들에 대응하게 랜덤하게 배열될 수 있다.The pads CPD, IPD-120, and OPD-120 include connection pads CPD connected to connection terminals (not shown) of the data driving circuit 125 and input pads connected to the third electronic component 130. IPD-120, and output pads OPD-120 connected to the display panel 110. The input pads (IPD-120) are defined as input pad units (IPP-120) disposed on one side of the flexible wiring board 122, and the output pads (OPD-120) are on the other side of the flexible wiring board 122. It may be defined as the arranged output pad part OPP-120. In this embodiment, the connection pads CPD are aligned to overlap each other on both sides of the data driving circuit 125, but otherwise, the connection pads CPD are randomly arranged to correspond to the connection terminals of the data driving circuit 125. can be arranged

본 실시예에서 하나의 패드행을 포함하는 입력 패드부(IPP-120) 및 출력 패드부(OPP-120)를 예시적으로 도시하였다. 패드행은 제1 방향(DR1)을 따라 나열된 복수의 패드들을 포함한다. 도시하지는 않았으나, 본 발명의 또 다른 실시예에서 입력 패드부(IPP-120) 및 출력 패드부(OPP-120) 각각은 복수의 패드행들을 포함할 수 있다.In this embodiment, an input pad unit (IPP-120) and an output pad unit (OPP-120) including one pad row are exemplarily illustrated. The pad row includes a plurality of pads arranged along the first direction DR1 . Although not shown, in another embodiment of the present invention, each of the input pad unit (IPP-120) and the output pad unit (OPP-120) may include a plurality of pad rows.

제2 신호 배선(SL-120)들 중 일부는 접속 패드들(CPD)과 입력 패드들(IPD-120)을 연결하고, 다른 일부는 접속 패드들(CPD)과 출력 패드들(OPD-120)을 연결한다. 도시되지 않았으나, 제2 신호 배선(SL-120)들은 입력 패드들(IPD-120) 중 일부와 출력 패드들(OPD-120) 중 일부를 직접 연결할 수도 있다.Some of the second signal wires SL-120 connect the connection pads CPD and the input pads IPD-120, and others connect the connection pads CPD and the output pads OPD-120. connect Although not shown, the second signal lines SL- 120 may directly connect some of the input pads IPD- 120 and some of the output pads OPD- 120.

플렉서블 배선기판(122)은 후술하는 부품 결합 공정시 이용되는 얼라인 마크(AM2, AM20)를 포함할 수 있다. 도 3b에는 복수의 패드들(CPD, IPD-120, OPD-120)과 이격된 4개의 제1 얼라인 마크들(AM2)과 입력 패드들(IPD-120)과 출력 패드들(OPD-120)에 연결된 4개의 제2 얼라인 마크들(AM20)을 예시적으로 도시하였다. 제1 및 제2 얼라인 마크들(AM2, AM20) 중 어느 하나 이상은 생략될 수 있다.The flexible wiring board 122 may include alignment marks AM2 and AM20 used in a component coupling process to be described later. 3B shows four first alignment marks AM2 spaced apart from the plurality of pads CPD, IPD-120, and OPD-120, input pads IPD-120, and output pads OPD-120. Four second alignment marks AM20 connected to are shown as an example. At least one of the first and second alignment marks AM2 and AM20 may be omitted.

본 발명의 일 실시예에서, 입력 패드들(IPD-120) 및 출력 패드들(OPD-120)이 노출된 면은 플렉서블 배선기판(122)의 결합면(CS)으로 정의되고, 결합면에 마주하는 면은 비결합면(NCS)으로 정의된다. 본 실시예에서, 데이터 구동회로(125)는 결합면(CS) 상에 배치되는 것으로 도시하였으나 이에 제한되지 않고, 데이터 구동회로(125)는 비결합면(NCS) 상에 배치될 수도 있다.In one embodiment of the present invention, the exposed surface of the input pads (IPD-120) and the output pads (OPD-120) is defined as a bonding surface (CS) of the flexible wiring board 122, and faces the bonding surface. The surface to be bonded is defined as the non-bonded surface (NCS). In this embodiment, the data driving circuit 125 is illustrated as being disposed on the coupling surface CS, but is not limited thereto, and the data driving circuit 125 may be disposed on the non-coupling surface NCS.

다시 도 1 및 도 2를 참조하면, 제3 전자 부품(130)은 표시 패널(110) 또는 데이터 구동회로(125)에 영상 데이터, 제어신호, 전원전압 등을 제공한다. 제3 전자 부품(130)은 플렉서블 배선기판(122)과 다른 배선 기판으로, 능동소자 및 수동소자들을 포함할 수 있다. 제3 전자 부품(130)은 플렉서블 배선기판 또는 리지드 배선기판으로, 플렉서블 배선기판(122)에 연결되는 패드부(미도시)를 포함한다.Referring back to FIGS. 1 and 2 , the third electronic component 130 provides image data, a control signal, a power supply voltage, and the like to the display panel 110 or the data driving circuit 125 . The third electronic component 130 is a wiring board different from the flexible wiring board 122 and may include active elements and passive elements. The third electronic component 130 is a flexible wiring board or a rigid wiring board, and includes a pad part (not shown) connected to the flexible wiring board 122 .

도 1 내지 도 3b를 참조하면, 플렉서블 배선기판(122)의 출력 패드부(OPP-120)와 표시 패널(110)의 패드부는 이방성 도전층(140)에 의해 전기적으로 연결될 수 있다. 플렉서블 배선기판(122)의 입력 패드부(IPP-120)와 제3 전자 부품(130)의 패드부(미도시) 또한, 이방성 도전층(140)에 의해 전기적으로 연결될 수 있다.Referring to FIGS. 1 to 3B , the output pad part OPP- 120 of the flexible wiring board 122 and the pad part of the display panel 110 may be electrically connected by the anisotropic conductive layer 140 . The input pad part (IPP-120) of the flexible wiring board 122 and the pad part (not shown) of the third electronic component 130 may also be electrically connected by the anisotropic conductive layer 140.

표시 패널(110)의 패드부는 플렉서블 배선기판(122)의 출력 패드들(OPD-120)에 대응하는 패드들을 포함할 수 있다. 또한, 제3 전자 부품(130)의 패드부는 플렉서블 배선기판(122)의 입력 패드들(IPD-120)에 대응하는 패드들을 포함할 수 있다.The pad part of the display panel 110 may include pads corresponding to the output pads OPD-120 of the flexible wiring board 122 . Also, the pad part of the third electronic component 130 may include pads corresponding to the input pads IPD-120 of the flexible wiring board 122 .

이하, 표시 패널(110)의 패드부와 플렉서블 배선기판(122)의 출력 패드부(OPP-120)를 참조하여 제1 내지 제3 전자 부품(110, 120, 130)의 전기적 연결 구조를 좀 더 구체적으로 설명한다. 제2 전자 부품(120)과 제3 전자 부품(130)의 전기적 연결 구조는 후술하는 표시 패널(110)의 입력 패드부(IPP-110)와 플렉서블 배선기판(122)의 출력 패드부(OPP-120)의 전기적 연결 구조에 대응할 수 있다. 제2 전자 부품(120)에서 플렉서블 배선기판(122) 및 데이터 구동회로(125)의 전기적 연결 구조 또한 후술하는 표시 패널(110)의 입력 패드부(IPP-110)와 플렉서블 배선기판(122)의 출력 패드부(OPP-120)의 전기적 연결 구조에 대응할 수 있다. 본 실시예에 따른 전자 장치(10)는 제1 내지 제3 전자 부품들(110, 120, 130)을 포함하는 것으로 설명되었으나, 본 발명의 일 실시예에 따르면, 제1 전자 부품(110) 및 제3 전자 부품(130) 중 어느 하나가 생략될 수 있다.Hereinafter, the electrical connection structure of the first to third electronic components 110, 120, and 130 will be described in more detail with reference to the pad portion of the display panel 110 and the output pad portion (OPP-120) of the flexible wiring board 122. Explain in detail. The electrical connection structure of the second electronic component 120 and the third electronic component 130 is an input pad portion (IPP-110) of the display panel 110 and an output pad portion (OPP-110) of the flexible wiring board 122, which will be described later. 120) may correspond to the electrical connection structure. The electrical connection structure of the flexible wiring board 122 and the data driving circuit 125 in the second electronic component 120 is also described below. It may correspond to the electrical connection structure of the output pad unit OPP-120. Although the electronic device 10 according to this embodiment has been described as including the first to third electronic components 110, 120, and 130, according to an embodiment of the present invention, the first electronic component 110 and Any one of the third electronic components 130 may be omitted.

도 4a는 도 1에 도시된 2개의 전자 부품들의 분리된 패드부들을 도시한 평면도이다. 도 4b는 도 1에 도시된 2개의 전자 부품들의 결합된 패드부들을 도시한 평면도이다.FIG. 4A is a plan view illustrating separated pad parts of the two electronic components shown in FIG. 1 . FIG. 4B is a plan view illustrating coupled pad parts of the two electronic components shown in FIG. 1 .

도 4a에 도시된 것과 같이, 표시 패널(110)은 플렉서블 배선기판(122)의 출력 패드부(OPP-120)에 대응하는 입력 패드부(IPP-110)를 포함한다. 입력 패드부(IPP-110)는 플렉서블 배선기판(122)의 출력 패드들(OPD-120)에 대응하는 입력 패드들(IPD-110)을 포함한다. 본 실시예에서, 입력 패드들(IPD-110)과 출력 패드들(OPD-120)은 1:1 대응되는 것으로 도시하였으나, 이에 제한되지 않는다. 본 발명의 다른 실시예에서, 입력 패드부(IPP-110)와 출력 패드부(OPP-120)는 서로 다른 개수의 패드들 및 서로 다른 개수의 패드행을 포함할 수도 있다.As shown in FIG. 4A , the display panel 110 includes an input pad part (IPP- 110 ) corresponding to the output pad part (OPP- 120 ) of the flexible wiring board 122 . The input pad unit IPP-110 includes input pads IPD-110 corresponding to the output pads OPD-120 of the flexible wiring board 122. In this embodiment, the input pads (IPD-110) and the output pads (OPD-120) are illustrated as being in 1:1 correspondence, but are not limited thereto. In another embodiment of the present invention, the input pad unit IPP-110 and the output pad unit OPP-120 may include different numbers of pads and different numbers of pad rows.

표시 패널(110)은 플렉서블 배선기판(122)의 제1 및 제2 얼라인 마크들(AM2, AM20)에 대응하는 제1 및 제2 얼라인 마크들(AM1, AM10)을 포함할 수 있다. 제1 및 제2 얼라인 마크들(AM1, AM10) 중 어느 하나는 생략될 수 있다.The display panel 110 may include first and second alignment marks AM1 and AM10 corresponding to the first and second alignment marks AM2 and AM20 of the flexible wiring board 122 . Any one of the first and second alignment marks AM1 and AM10 may be omitted.

도 4b에 도시된 것과 같이, 플렉서블 배선기판(122)의 출력 패드들(OPD-120)과 표시 패널(110)의 입력 패드들(IPD-110)은 이방성 도전층(140)을 사이에 두고 전기적으로 연결된다. 플렉서블 배선기판(122)의 제1 및 제2 얼라인 마크들(AM2, AM20)과 표시 패널(110)의 제1 및 제2 얼라인 마크들(AM1, AM10)은 후술하는 부품 결합 공정에서 출력 패드부(OPP-120) 및 입력 패드부(IPP-110)의 위치를 정렬시키는 데에 이용된다.As shown in FIG. 4B , the output pads OPD-120 of the flexible wiring board 122 and the input pads IPD-110 of the display panel 110 are electrically connected with the anisotropic conductive layer 140 therebetween. connected to The first and second alignment marks AM2 and AM20 of the flexible wiring board 122 and the first and second alignment marks AM1 and AM10 of the display panel 110 are output in a component combining process described later. It is used to align the positions of the pad part OPP-120 and the input pad part IPP-110.

도 5는 도 4b의 Ⅱ-Ⅱ'선에 대응하는 개략적인 단면도이다.5 is a schematic cross-sectional view corresponding to line II-II' of FIG. 4B.

도 4a, 도 4b 및 도 5를 참조하면, 제1 전자 부품(110)은 이방성 도전층(140)을 사이에 두고 제2 전자 부품(120)과 결합한다. 구체적으로, 제1 전자 부품(110)의 제1 패드들 및 제2 전자 부품(120)의 제2 패드들이 이방성 도전층(140)을 사이에 두고 결합한다. 본 실시예에서, 표시 패널(110)의 입력 패드부(IPP-110)와 플렉서블 배선기판(122)의 출력 패드부(OPP-120)가 이방성 도전층(140)에 의해 결합될 수 있다.Referring to FIGS. 4A, 4B, and 5 , the first electronic component 110 is coupled to the second electronic component 120 with the anisotropic conductive layer 140 interposed therebetween. Specifically, the first pads of the first electronic component 110 and the second pads of the second electronic component 120 are coupled with the anisotropic conductive layer 140 interposed therebetween. In this embodiment, the input pad part (IPP- 110 ) of the display panel 110 and the output pad part (OPP- 120 ) of the flexible wiring board 122 may be coupled by the anisotropic conductive layer 140 .

표시 패널(110)의 입력 패드부(IPP-110)에는 복수의 입력 패드들(IPD-110), 제1 신호 배선들(SL-110) 및 제1 절연층(110-IL)이 포함될 수 있다. 제1 신호 배선들(SL-110)은 제1 베이스 기판(110-BS) 상에 배치될 수 있다. 제1 절연층(110-IL)은 제1 베이스 기판(110-BS) 상에 배치될 수 있다. 제1 절연층(110-IL)은 배리어층, 패시베이션층들을 포함할 수 있다. 입력 패드들(IPD-110)은 제1 절연층(110-IL)상에 배치되고, 제1 절연층(110-IL)에 정의된 복수의 관통홀(110-ILOP)들을 통해 제1 신호 배선들(SL-110)과 연결될 수 있다. 제1 절연층(110-IL)은 폴리이미드를 포함할 수 있다.The input pad part IPP- 110 of the display panel 110 may include a plurality of input pads IPD- 110, first signal lines SL- 110, and a first insulating layer 110-IL. . The first signal wires SL- 110 may be disposed on the first base substrate 110 -BS. The first insulating layer 110 -IL may be disposed on the first base substrate 110 -BS. The first insulating layer 110 -IL may include barrier layers and passivation layers. The input pads IPD-110 are disposed on the first insulating layer 110-IL, and the first signal wires are provided through the plurality of through holes 110-ILOP defined in the first insulating layer 110-IL. It can be connected to (SL-110). The first insulating layer 110 -IL may include polyimide.

플렉서블 배선기판(122)의 제2 절연층(120-IL) 상에 출력 패드들(OPD-120)이 배치된다. 도시하지는 않았으나, 제2 절연층(120-IL) 상에 제2 신호 배선들(도 3b의 SL-120) 및 솔더 레지스트층(미도시)이 배치될 수 있다. 출력 패드들(OPD-120)은 솔더 레지스트층에 형성된 관통홀들을 통해 노출될 수 있다. 출력 패드들(OPD-120)은 제2 신호 배선들과 연결될 수 있다. 제2 절연층(120-IL)은 폴리이미드를 포함할 수 있다. 도시하지는 않았으나, 플렉서블 배선기판(122)은 제2 절연층(120-IL)이 배치되는 제2 베이스 기판(미도시)을 더 포함할 수 있다. 또는, 제2 절연층(120-IL)이 제2 베이스 기판에 해당할 수 있다.Output pads OPD- 120 are disposed on the second insulating layer 120 -IL of the flexible wiring board 122 . Although not shown, second signal wires (SL-120 in FIG. 3B) and a solder resist layer (not shown) may be disposed on the second insulating layer 120-IL. The output pads OPD- 120 may be exposed through through-holes formed in the solder resist layer. The output pads OPD- 120 may be connected to the second signal wires. The second insulating layer 120 -IL may include polyimide. Although not shown, the flexible wiring board 122 may further include a second base substrate (not shown) on which the second insulating layer 120 -IL is disposed. Alternatively, the second insulating layer 120 -IL may correspond to the second base substrate.

이방성 도전층(140)은 복수의 도전 입자(141)들 및 접착층(142)을 포함한다. 접착층(142)은 평면 상에서 표시 패널(110)의 입력 패드(IPD-110)들과 중첩하는 제1 접착부(142-1) 및 평면 상에서 제1 접착부(142-1)와 인접하는 제2 접착부(142-2)를 포함한다. 도전 입자(141)들은 접착층(142) 내에 배치된다. 도전 입자(141)들은 제1 접착부(142-1)에 배치되는 복수의 활성 입자(141-1)들 및 제2 접착부(142-2)에 배치되고 활성 입자(141-1)들과 상이한 복수의 비활성 입자(141-2)들을 포함한다.The anisotropic conductive layer 140 includes a plurality of conductive particles 141 and an adhesive layer 142 . The adhesive layer 142 includes a first adhesive portion 142-1 overlapping the input pads IPD-110 of the display panel 110 on a flat surface and a second adhesive portion adjacent to the first adhesive portion 142-1 on a flat surface ( 142-2). Conductive particles 141 are disposed in the adhesive layer 142 . The conductive particles 141 include a plurality of active particles 141-1 disposed on the first adhesive portion 142-1 and a plurality of active particles 141-1 disposed on the second adhesive portion 142-2 and different from the active particles 141-1. of the inactive particles 141-2.

활성 입자(141-1)들 각각은 전기 전도성을 가질 수 있다. 활성 입자(141-1)들 각각은 도전성 미립자일 수 있다. 활성 입자(141-1)들 각각은 금속을 포함할 수 있다. 구체적으로, 활성 입자(141-1)들 각각은 니켈(Ni), 철(Fe), 구리(Cu), 알루미늄(Al), 주석(Sn), 아연(Zn), 크롬(Cr), 코발트(Co), 은(Ag), 또는 금(Au) 중 적어도 하나 이상을 포함할 수 있다. 활성 입자(141-1)들 각각은 금속을 포함하는 구 형태의 금속 입자일 수 있다. 활성 입자(141-1)들 각각은 코어 및 코어를 둘러싸는 쉘을 포함하는 코어-쉘(Core-Shell) 구조일 수 있다.Each of the active particles 141-1 may have electrical conductivity. Each of the active particles 141-1 may be conductive particles. Each of the active particles 141-1 may include a metal. Specifically, each of the active particles 141-1 includes nickel (Ni), iron (Fe), copper (Cu), aluminum (Al), tin (Sn), zinc (Zn), chromium (Cr), cobalt ( Co), silver (Ag), or gold (Au) may include at least one or more. Each of the active particles 141-1 may be a spherical metal particle containing metal. Each of the active particles 141-1 may have a core-shell structure including a core and a shell surrounding the core.

비활성 입자(141-2)들 각각은 비전도성일 수 있다. 비활성 입자(141-2)들 각각은 활성 입자(141-1)들의 일부가 식각되어 도전성을 잃은 형태일 수 있다.Each of the inactive particles 141-2 may be non-conductive. Each of the inactive particles 141-2 may have a form in which conductivity is lost as a part of the active particles 141-1 are etched.

접착층(142)은 절연성 고분자를 포함할 수 있다. 접착층(142)은 예를 들어, 에폭시 수지, 아크릴 수지, 페놀 수지, 멜라민 수지, 디알릴프탈레이트 수지, 우레아 수지, 폴리이미드 수지, 폴리스틸렌 수지, 폴리우레탄 수지, 폴리에틸렌 수지 및 폴리아세트산비닐 수지 중 적어도 하나 이상을 포함할 수 있다. 특히, 접착층(142)은 에폭시 수지 또는 아크릴 수지 중 적어도 하나 이상을 포함할 수 있다. 에폭시(epoxy) 수지는 비스페놀A(bisphenol A)와 에테르(ether, -C-O-C-)결합의 반복 구조를 갖고, 말단부에 에폭시(epoxy) 반응기를 가지는 페녹시 중합체(Phenoxy polymer)로 구성될 수 있다. 아크릴(acryl) 수지는 우레탄(urethane)결합(-NHCO-O) 연결구조를 갖고, 말단부에 아크릴레이트(acrylate)나, 메타아크릴레이트(methacrylate) 반응기의 우레탄 (메타)아크릴레이트 중합체(urethane (meta)acrylate polymer)로 구성될 수 있다.The adhesive layer 142 may include an insulating polymer. The adhesive layer 142 may include, for example, at least one of an epoxy resin, an acrylic resin, a phenol resin, a melamine resin, a diallylphthalate resin, a urea resin, a polyimide resin, a polystyrene resin, a polyurethane resin, a polyethylene resin, and a polyvinyl acetate resin. may contain more than In particular, the adhesive layer 142 may include at least one of an epoxy resin and an acrylic resin. The epoxy resin may be composed of a phenoxy polymer having a repeating structure of bisphenol A and ether (-C-O-C-) bonds and having an epoxy reactive group at a terminal portion. Acrylic resin has a urethane bond (-NHCO-O) connection structure, and acrylate or methacrylate reactive urethane (meta) acrylate polymer (urethane (meta) ) acrylate polymer).

이방성 도전층(140)은 표시 패널(110) 및 플렉서블 배선기판(122)을 서로 결합한다. 이방성 도전층(140)은 표시 패널(110)의 입력 패드부(IPP-110) 및 플렉서블 배선기판(122)의 출력 패드부(OPP-120)를 서로 결합할 수 있다. 구체적으로, 이방성 도전층(140)의 제1 접착부(142-1) 내에 배치되는 활성 입자(141-1)들이 입력 패드(IPD-110)들 각각과 출력 패드(OPD-120)들 각각을 서로 전기적으로 연결할 수 있다. 활성 입자(141-1)들은 입력 패드(IPD-110)들 및 출력 패드(OPD-120)들 각각에 모두 접촉할 수 있다. 활성 입자(141-1)들 각각은 전기 전도성을 가져, 입력 패드(IPD-110)들 각각에서 발생한 전기 신호를 출력 패드(OPD-120)들 각각에 전달할 수 있다. 또는, 활성 입자(141-1)들 각각은 출력 패드(OPD-120)들 각각에서 발생한 전기 신호를 입력 패드(IPD-110)들 각각에 전달할 수 있다. 본 실시예에서는 입력 패드(IPD-110)들 및 출력 패드(OPD-120)들의 면적 및 위치가 동일하게 대응되는 것으로 도시하였으나, 이에 한정되지 않고 입력 패드(IPD-110)들 및 출력 패드(OPD-120)들 각각은 활성 입자(141-1)들에 의해 전기적으로 연결되는 다양한 형태로 제공될 수 있다.The anisotropic conductive layer 140 couples the display panel 110 and the flexible wiring board 122 to each other. The anisotropic conductive layer 140 may couple the input pad part (IPP-110) of the display panel 110 and the output pad part (OPP-120) of the flexible wiring board 122 to each other. Specifically, the active particles 141-1 disposed in the first bonding portion 142-1 of the anisotropic conductive layer 140 connect each of the input pads IPD-110 and each of the output pads OPD-120 to each other. can be electrically connected. The active particles 141-1 may contact each of the input pads IPD-110 and the output pads OPD-120. Each of the active particles 141-1 has electrical conductivity, so that an electrical signal generated from each of the input pads (IPD-110) can be transmitted to each of the output pads (OPD-120). Alternatively, each of the active particles 141-1 may transfer an electric signal generated from each of the output pads OPD-120 to each of the input pads IPD-110. In this embodiment, the areas and positions of the input pads (IPD-110) and the output pads (OPD-120) are shown to correspond identically, but are not limited thereto, and the input pads (IPD-110) and the output pads (OPD-120) are not limited thereto. -120) may be provided in various forms electrically connected by the active particles 141-1.

제1 접착부(142-1) 내의 활성 입자(141-1)들은 각각 대응하는 입력 패드(IPD-110)들 및 출력 패드(OPD-120)들 사이에 제공되어, 각각 대응하는 입력 패드(IPD-110) 및 출력 패드(OPD-120)를 전기적으로 연결할 수 있다. 각각 대응하지 않는 입력 패드(IPD-110) 및 출력 패드(OPD-120) 사이에는 제2 접착부(142-2)가 제공된다. 여기서 각각 대응하는 입력 패드(IPD-110) 및 출력 패드(OPD-120)는 평면상에서 서로 중첩하는 입력 패드(IPD-110) 및 출력 패드(OPD-120)를 의미할 수 있다. 각각 대응하지 않는 입력 패드(IPD-110) 및 출력 패드(OPD-120)는 평면상에서 서로 중첩하지 않는 입력 패드(IPD-110) 및 출력 패드(OPD-120)를 의미할 수 있다. 제2 접착부(142-2) 내의 비활성 입자(141-2)들은 비전도성을 가지므로, 각각 대응하지 않는 입력 패드(IPD-110) 및 출력 패드(OPD-120) 사이에는 전기적으로 연결되지 않는다. 이를 통해, 제조 공정상 발생하는 패드(IPD-110, OPD-120)들 간 쇼트(Short)에 의한 불량을 방지할 수 있다.The active particles 141-1 in the first adhesive part 142-1 are provided between the corresponding input pads IPD-110 and output pads OPD-120, respectively, so that the corresponding input pads IPD-120 respectively correspond to each other. 110) and the output pad (OPD-120) can be electrically connected. A second adhesive portion 142-2 is provided between the input pad (IPD-110) and the output pad (OPD-120) that do not correspond to each other. Here, the corresponding input pads (IPD-110) and output pads (OPD-120) may refer to input pads (IPD-110) and output pads (OPD-120) overlapping each other on a plane. Input pads (IPD-110) and output pads (OPD-120) that do not correspond to each other may refer to input pads (IPD-110) and output pads (OPD-120) that do not overlap each other on a plane. Since the inactive particles 141-2 in the second adhesive part 142-2 are non-conductive, they are not electrically connected between the input pad (IPD-110) and the output pad (OPD-120) that do not correspond to each other. Through this, defects due to shorts between the pads (IPD-110 and OPD-120) occurring in the manufacturing process can be prevented.

도 6a는 본 발명의 일 실시예에 따른 활성 입자의 개략적인 단면도이다. 도 6b는 본 발명의 일 실시예에 따른 비활성 입자의 개략적인 단면도이다.6A is a schematic cross-sectional view of an active particle according to an embodiment of the present invention. Figure 6b is a schematic cross-sectional view of an inert particle according to an embodiment of the present invention.

도 6a를 참조하면, 도전 입자(141)들 각각은 실질적으로 구(球) 형태를 가지는 제1 금속 입자일 수 있다. 도전 입자(141)들 중 제1 접착부(142-1)에 배치되는 활성 입자(141-1)들이 제1 금속 입자와 같은 형태일 수 있다. 활성 입자(141-1)들 각각은 구(球) 형태를 가지거나, 압력에 의해 구 형태가 눌려진 타원구(楕圓球; Ellipsoid) 형태일 수 있다. 도 6a에서는 도전 입자(141)들이 표면에 돌출이 없는 구 형태를 가지는 것으로 예시적으로 도시하였으나, 이에 한정되지 않고 도전 입자(141)들은 표면에 다양한 형태의 돌출부(미도시)를 포함할 수 있다.Referring to FIG. 6A , each of the conductive particles 141 may be a first metal particle having a substantially spherical shape. Among the conductive particles 141 , the active particles 141 - 1 disposed on the first adhesive portion 142 - 1 may have the same shape as the first metal particles. Each of the active particles 141-1 may have a spherical shape or an ellipsoid shape in which the spherical shape is pressed by pressure. In FIG. 6A, the conductive particles 141 are illustrated as having a spherical shape without protrusion on the surface, but are not limited thereto, and the conductive particles 141 may include various types of protrusions (not shown) on the surface. .

도 6b를 참조하면, 도전 입자(141)들은 각각은 제1 금속 입자와 상이하고 실질적으로 구(球) 형태를 가지지 않는 제2 금속 입자일 수 있다. 도전 입자(141)들 중 제2 접착부(142-2)에 위치하는 비활성 입자(141-2)들이 제2 금속 입자와 같은 형태일 수 있다. 비활성 입자(141-2)들 각각은 활성 입자(141-1)들과 상이한 형태를 가진다. 여기서, 상이한 형태는 실질적으로 구 형태를 가지지 않는 것을 의미하고, 단순히 부피가 감소한 구 형태를 가지는 경우 닮은 형태로 보아 이에 해당하지 않는다. 예시적으로, 도 6b에 도시된 바와 같이 비활성 입자(141-2)들 각각은 활성 입자(141-1)들의 하부 일부만이 잔류하는 구결(球缺; Sphere Cap) 형태일 수 있다. 다만 이에 한정되지 않고, 실질적으로 구(球)의 일부분이 상실된 다양한 형태일 수 있다. 비활성 입자(141-2)들 각각은 표면에 복수의 요철(凹凸)들을 가질 수 있다. 다만, 비활성 입자(141-2)들의 형태는 이에 한정되지 않고 다양한 형태일 수 있다. 비활성 입자(141-2)들은 활성 입자(141-1)들에 비하여 부피가 약 0% 초과 약 50% 이하일 수 있다.Referring to FIG. 6B , each of the conductive particles 141 may be a second metal particle that is different from the first metal particle and does not have a substantially spherical shape. Among the conductive particles 141 , the inactive particles 141 - 2 positioned on the second adhesive portion 142 - 2 may have the same shape as the second metal particles. Each of the inactive particles 141-2 has a shape different from that of the active particles 141-1. Here, the different shape means that it does not have a substantially spherical shape, and when it simply has a spherical shape with a reduced volume, it does not correspond to this in view of the similar shape. Illustratively, as shown in FIG. 6B , each of the inactive particles 141-2 may have a sphere cap shape in which only a lower part of the active particles 141-1 remains. However, it is not limited thereto, and may have various shapes in which a portion of the sphere is substantially lost. Each of the inactive particles 141-2 may have a plurality of irregularities on its surface. However, the shape of the inactive particles 141-2 is not limited thereto and may have various shapes. The volume of the inactive particles 141-2 may be greater than about 0% and less than about 50% of the volume of the active particles 141-1.

도 7a는 본 발명의 또 다른 실시예에 따른 활성 입자의 개략적인 단면도이다. 도 7b는 본 발명의 또 다른 실시예에 따른 비활성 입자의 개략적인 단면도이다.7A is a schematic cross-sectional view of an active particle according to another embodiment of the present invention. 7B is a schematic cross-sectional view of an inert particle according to another embodiment of the present invention.

도 7a를 참조하면, 도전 입자(141)들 각각은 제1 코어(141-1C) 및 제1 코어(141-1C)를 둘러싸는 제1 금속 쉘(141-1S)을 포함하는 코어-쉘(Core-Shell) 구조일 수 있다. 제1 코어(141-1C)는 폴리스티렌 수지 또는 아크릴 수지 등의 절연성 고분자일 수 있다. 제1 금속 쉘(141-1S)은 니켈 또는 금 등의 도전성 금속 박막을 피복시킨 것일 수 있다. 도전 입자(141)들 중 제1 접착부(142-1)에 배치되는 활성 입자(141-1)들이 도 7a에 도시된 바와 같은 형태일 수 있다. 도 7a에서는 도전 입자(141)들의 제1 금속 쉘(141-1S) 표면에 돌출이 없는 매끈한 형태를 가지는 것으로 예시적으로 도시하였으나, 이에 한정되지 않고 제1 금속 쉘(141-1S) 표면에 다양한 형태의 돌출부(미도시)를 포함할 수 있다.Referring to FIG. 7A , each of the conductive particles 141 includes a core-shell including a first core 141-1C and a first metal shell 141-1S surrounding the first core 141-1C ( Core-Shell) structure. The first core 141-1C may be an insulating polymer such as polystyrene resin or acrylic resin. The first metal shell 141-1S may be coated with a conductive metal thin film such as nickel or gold. Among the conductive particles 141, the active particles 141-1 disposed on the first adhesive portion 142-1 may have a shape as shown in FIG. 7A. In FIG. 7A, the surface of the first metal shell 141-1S of the conductive particles 141 is illustrated as having a smooth shape without protrusion, but is not limited thereto, and the surface of the first metal shell 141-1S has various shapes. It may include a protrusion (not shown) of the form.

도 7b를 참조하면, 도전 입자(141)들 각각은 제2 코어(141-2C) 및 제2 코어(141-2C)의 적어도 일부가 노출되도록 배치되는 제2 금속 쉘(141-2S)을 포함할 수 있다. 도전 입자(141)들 중 제2 접착부(142-2)에 위치하는 비활성 입자(141-2)들이 도 7b에 도시된 바와 같은 형태일 수 있다. 도 7b에서는 비활성 입자(141-2)의 하부 일부분을 커버하는 제2 금속 쉘(141-2S)이 배치되는 것을 예시로 도시하였으나, 이에 한정되지 않고 제2 금속 쉘(141-2S)은 다양한 형태로 부분적으로 배치되거나 혹은 배치되지 않을 수도 있다. 제2 금속 쉘(141-2S)은 표면에 복수의 요철(凹凸)들을 가질 수 있다.Referring to FIG. 7B , each of the conductive particles 141 includes a second core 141-2C and a second metal shell 141-2S disposed to expose at least a portion of the second core 141-2C. can do. Among the conductive particles 141, the inactive particles 141-2 positioned on the second adhesive portion 142-2 may have a shape as shown in FIG. 7B. In FIG. 7B, the second metal shell 141-2S covering the lower part of the inactive particle 141-2 is shown as an example, but is not limited thereto, and the second metal shell 141-2S has various shapes. It may or may not be partially disposed as . The second metal shell 141-2S may have a plurality of irregularities on its surface.

이하에서는 본 발명의 일 실시예에 따른 전자 장치의 제조 방법에 대해서 설명한다.Hereinafter, a method of manufacturing an electronic device according to an embodiment of the present invention will be described.

도 8a는 본 발명의 일 실시예에 따른 전자 장치의 제조 방법을 도시한 순서도이다. 도 8b는 본 발명의 일 실시예에 따른 이방성 도전 필름의 제조 방법을 도시한 순서도이다.8A is a flowchart illustrating a method of manufacturing an electronic device according to an embodiment of the present invention. 8B is a flowchart illustrating a method of manufacturing an anisotropic conductive film according to an embodiment of the present invention.

도 8a에 도시된 것과 같이, 본 발명의 일 실시예에 따른 전자 장치의 제조 방법은 복수의 제1 패드들을 포함하는 제1 전자 부품 및 제2 전자 부품을 준비하는 단계(S100), 제1 부분 및 제2 부분을 포함하는 베이스층, 제1 부분에 제공되는 복수의 활성 입자들 및 제2 부분에 제공되는 복수의 비활성 입자들을 포함하는 이방성 도전 필름(ACF: Anisotropic Conducting Film)을 준비하는 단계(S200), 제1 부분이 제1 패드들 중 대응하는 제1 패드와 중첩하고 제2 부분이 제1 패드와 비중첩하도록 이방성 도전 필름을 배치하는 단계(S300), 및 제1 전자 부품 및 제2 전자 부품이 결합되도록 이방성 도전 필름에 열 또는 압력을 가하는 단계(S400)를 포함한다. 도 8b에 도시된 것과 같이, 이방성 도전 필름을 준비하는 단계(S300)에서 이방성 도전 필름은 베이스층 및 베이스층 내에 제공되는 복수의 도전 입자들을 준비하는 단계(S210), 제2 부분에 비활성 입자들을 형성하도록 제2 부분에 제공되는 도전 입자들을 식각하는 도전 입자 식각 단계(S220)를 포함한다.As shown in FIG. 8A , a method of manufacturing an electronic device according to an embodiment of the present invention includes preparing a first electronic component and a second electronic component including a plurality of first pads ( S100 ), a first part and preparing an anisotropic conducting film (ACF) including a base layer including a second portion, a plurality of active particles provided on the first portion, and a plurality of inactive particles provided on the second portion ( S200), disposing the anisotropic conductive film such that the first portion overlaps the corresponding first pad and the second portion does not overlap the first pad (S300), and the first electronic component and the second and applying heat or pressure to the anisotropic conductive film to couple the electronic components (S400). As shown in FIG. 8B, in the step of preparing an anisotropic conductive film (S300), the anisotropic conductive film is a step of preparing a base layer and a plurality of conductive particles provided in the base layer (S210), inactive particles in the second part and a conductive particle etching step ( S220 ) of etching the conductive particles provided to the second portion to form.

도 9a 내지 도 9f는 도 5에 도시된 구조를 형성하기 위한 전자 장치의 제조 방법을 단계적으로 도시한 것이다.9A to 9F show a method of manufacturing an electronic device for forming the structure shown in FIG. 5 step by step.

도 1 및 도 9a 내지 도 9f를 참조하면, 본 실시예에서 제1 전자 부품(110)은 전기 광학 패널(이하, 표시 패널)이고, 제2 전자 부품(120)은 연결 배선 기판일 수 있다. 제2 전자 부품(120)은 플렉서블 배선기판(122) 및 데이터 구동회로(125)를 포함할 수 있다. 제1 전자 부품(110)에 포함되는 복수의 제1 패드들은 표시 패널(110)에 포함되는 복수의 입력 패드들(IPD-110)일 수 있다. 제2 전자 부품(120)에 포함되는 복수의 제2 패드들은 플렉서블 배선기판(122)에 포함되는 복수의 출력 패드들(OPD-120)일 수 있다.Referring to FIGS. 1 and 9A to 9F , in this embodiment, the first electronic component 110 may be an electro-optical panel (hereinafter referred to as a display panel), and the second electronic component 120 may be a connection wiring board. The second electronic component 120 may include a flexible wiring board 122 and a data driving circuit 125 . The plurality of first pads included in the first electronic component 110 may be a plurality of input pads (IPD-110) included in the display panel 110 . The plurality of second pads included in the second electronic component 120 may be a plurality of output pads OPD- 120 included in the flexible wiring board 122 .

도 9a 내지 도 9c에서는 본 발명의 일 실시예에 따른 이방성 도전 필름을 준비하는 단계(S200)에서 이방성 도전 필름(140')의 제조 방법에 대해서 설명한다.9A to 9C describe a method of manufacturing the anisotropic conductive film 140' in the step of preparing the anisotropic conductive film (S200) according to an embodiment of the present invention.

도 8b 및 도 9a를 참조하면, 본 발명의 일 실시예에 따른 이방성 도전 필름(140')의 제조 방법에서 베이스층(142') 및 베이스층(142') 내에 배치되는 복수의 도전 입자(141)들이 준비된다(S210).8B and 9A, in the manufacturing method of the anisotropic conductive film 140' according to an embodiment of the present invention, a base layer 142' and a plurality of conductive particles 141 disposed in the base layer 142' ) are prepared (S210).

베이스층(142')은 제1 부분(142'-1) 및 제1 부분(142'-1)과 인접하는 제2 부분(142'-2)을 포함한다. 베이스층(142')은 절연성 고분자를 포함할 수 있다. 베이스층(142')은 예를 들어, 에폭시 수지, 아크릴 수지, 우레아 수지, 폴리이미드 수지, 폴리스틸렌 수지, 폴리우레탄 수지, 폴리에틸렌 수지 및 폴리아세트산비닐 수지 중 적어도 하나 이상을 포함할 수 있다. 특히, 베이스층(142')은 에폭시 수지 또는 아크릴 수지 중 적어도 하나 이상을 포함할 수 있다. 에폭시(epoxy) 수지는 비스페놀A(bisphenol A)와 에테르(ether,-C-O-C-)결합의 반복 구조를 갖고, 말단부에 에폭시(epoxy) 반응기를 가지는 페녹시 중합체(Phenoxy polymer)로 구성될 수 있다. 아크릴(acryl) 수지는 우레탄(urethane)결합(-NHCO-O) 연결구조를 갖고, 말단부에 아크릴레이트(acrylate)나, 메타아크릴레이트(methacrylate) 반응기의 우레탄 (메타)아크릴레이트 중합체(urethane (meta)acrylate polymer)로 구성될 수 있다.The base layer 142' includes a first portion 142'-1 and a second portion 142'-2 adjacent to the first portion 142'-1. The base layer 142' may include an insulating polymer. The base layer 142 ′ may include, for example, at least one of an epoxy resin, an acrylic resin, a urea resin, a polyimide resin, a polystyrene resin, a polyurethane resin, a polyethylene resin, and a polyvinyl acetate resin. In particular, the base layer 142' may include at least one of an epoxy resin and an acrylic resin. The epoxy resin may be composed of a phenoxy polymer having a repeating structure of bisphenol A and ether (-C-O-C-) bonds and having an epoxy reactive group at a terminal portion. Acrylic resin has a urethane bond (-NHCO-O) connection structure, and acrylate or methacrylate reactive urethane (meta) acrylate polymer (urethane (meta) ) acrylate polymer).

베이스층(142') 내에는 복수의 도전 입자(141)들이 제공된다. 도시하지는 않았으나, 베이스층(142') 및 도전 입자(141)들을 준비하는 단계(S210)는 베이스층(142')을 구성하는 절연성 고분자에 복수의 도전 입자(141)들을 혼합하는 단계를 더 포함할 수 있다.A plurality of conductive particles 141 are provided in the base layer 142'. Although not shown, the step of preparing the base layer 142' and the conductive particles 141 (S210) further includes mixing the plurality of conductive particles 141 with the insulating polymer constituting the base layer 142'. can do.

도전 입자(141)들 각각은 도전 물질을 포함할 수 있다. 도전 입자(141)들 각각은 금속을 포함할 수 있다. 구체적으로, 도전 입자(141)들 각각은 니켈(Ni), 철(Fe), 구리(Cu), 알루미늄(Al), 주석(Sn), 아연(Zn), 크롬(Cr), 코발트(Co), 은(Ag), 또는 금(Au) 중 적어도 어느 하나 이상을 포함할 수 있다.Each of the conductive particles 141 may include a conductive material. Each of the conductive particles 141 may include a metal. Specifically, each of the conductive particles 141 includes nickel (Ni), iron (Fe), copper (Cu), aluminum (Al), tin (Sn), zinc (Zn), chromium (Cr), or cobalt (Co). , silver (Ag), or gold (Au).

도 8b, 도 9b 및 도 9c를 참조하면, 본 발명의 일 실시예에 따른 이방성 도전 필름(140')의 제조 방법은 도전 입자(141)들 중 제2 부분(142'-2)에 제공되는 도전 입자들을 식각하는 단계(S220)를 포함한다.Referring to FIGS. 8B, 9B, and 9C, a method of manufacturing an anisotropic conductive film 140' according to an embodiment of the present invention is provided to a second portion 142'-2 of conductive particles 141. Etching the conductive particles (S220) is included.

도전 입자 식각 단계(S220)는 건식 식각(Dry etching) 또는 습식 식각(Wet etching)으로 수행될 수 있다. 건식 식각은 플라즈마를 통하여 도전 입자(141)들의 도전 물질을 휘발시켜 수행될 수 있다. 습식 식각은 용해성 화학 물질인 식각 용액(EM)을 통하여 도전 입자(141)들의 도전 물질을 용해시켜 수행될 수 있다. 도 9b 및 도 9c에서는 식각 용액(EM)을 통한 습식 식각을 예시적으로 도시하였으나, 이에 한정되지 않고 건식 식각 등 다양한 방법으로 도전 입자 식각 단계(S220)가 수행될 수 있다.The conductive particle etching step ( S220 ) may be performed by dry etching or wet etching. Dry etching may be performed by volatilizing the conductive material of the conductive particles 141 through plasma. Wet etching may be performed by dissolving the conductive material of the conductive particles 141 through an etching solution (EM), which is a soluble chemical. In FIGS. 9B and 9C , the wet etching through the etching solution (EM) is illustratively illustrated, but the conductive particle etching step ( S220 ) may be performed by various methods, such as dry etching, without being limited thereto.

도전 입자 식각 단계(S220)에서 제1 부분(142'-1)에 제공되는 도전 입자(141)들이 식각되지 않고, 제2 부분(142'-2)에 제공되는 도전 입자(141)들만이 선택적으로 식각된다. 제2 부분(142'-2)에 제공되는 도전 입자(141)들만이 선택적으로 식각되기 위하여, 건식 식각의 경우 플라즈마를 처리하는 시간 간격을 두어, 제2 부분(142'-2)에 제공되는 도전 입자(141)들이 식각되도록 한다. 습식 식각의 경우 식각 용액(EM)을 제2 부분(142'-2)에 선택적으로 적용하여 제2 부분(142'-2)에 제공되는 도전 입자(141)들이 식각되도록 한다. 또는, 도 6c에 도시된 바와 같이, 제1 부분(142'-1)과 중첩하지 않고 제2 부분(142'-2)과 중첩하도록 정의된 복수의 개구부(MS-OP)들을 포함하는 마스크(MS)를 제공하여, 도전 입자 식각 단계(S220)에서 플라즈마 또는 식각 용액(EM)이 제1 부분(142'-1)에 제공되는 도전 입자(141)들에 도달하지 못하도록 차단할 수 있다.In the conductive particle etching step (S220), the conductive particles 141 provided to the first portion 142'-1 are not etched, and only the conductive particles 141 provided to the second portion 142'-2 are selectively is etched into In order to selectively etch only the conductive particles 141 provided to the second portion 142'-2, in the case of dry etching, a plasma treatment time interval is provided so that the second portion 142'-2 is provided with Conductive particles 141 are etched. In the case of wet etching, the etching solution (EM) is selectively applied to the second portion 142'-2 so that the conductive particles 141 provided on the second portion 142'-2 are etched. Alternatively, as shown in FIG. 6C, a mask including a plurality of openings MS-OP defined to overlap the second portion 142'-2 without overlapping the first portion 142'-1 ( MS) may be provided to block the plasma or etching solution (EM) from reaching the conductive particles 141 provided in the first portion 142'-1 in the conductive particle etching step (S220).

도 9d 내지 도 9f에서는 본 발명의 일 실시예에 따른 전자 장치의 제조 방법을 순차적으로 도시한 것이다.9D to 9F sequentially illustrate a manufacturing method of an electronic device according to an embodiment of the present invention.

도 8a 및 도 9d를 참조하면, 본 발명의 일 실시예에 따른 전자 장치의 제조 방법은 표시 패널 및 플렉서블 배선기판을 준비하는 단계(S100), 이방성 도전 필름을 준비하는 단계(S200) 및 이방성 도전 필름의 제1 부분(142'-1)이 표시 패널의 입력 패드(IPD-110)와 중첩하고, 제2 부분(142'-2)이 입력 패드(IPD-110)와 비중첩하도록 이방성 도전 필름을 표시 패널(110)상에 배치하는 단계(S300)를 포함한다.8A and 9D , the manufacturing method of an electronic device according to an embodiment of the present invention includes preparing a display panel and a flexible wiring board (S100), preparing an anisotropic conductive film (S200), and anisotropic conductive An anisotropic conductive film such that the first portion 142'-1 of the film overlaps the input pad IPD-110 of the display panel and the second portion 142'-2 does not overlap the input pad IPD-110. and disposing on the display panel 110 (S300).

도 9c 및 도 9d를 참조하면, 도전 입자 식각 단계(S220)에서 식각을 통해 제2 부분(142'-2)에 도전성을 잃은 복수의 비활성 입자(141-2)들이 제공될 수 있다. 제1 부분(142'-1)에 제공되는 도전 입자(141)들은 도전 입자 식각 단계(S220)에서 식각되지 않으므로, 제1 부분(142'-1)에는 도전성을 갖는 복수의 활성 입자(141-1)들이 제공될 수 있다.Referring to FIGS. 9C and 9D , in the conductive particle etching step (S220), a plurality of inactive particles 141-2 that lose conductivity may be provided to the second portion 142'-2 through etching. Since the conductive particles 141 provided to the first portion 142'-1 are not etched in the conductive particle etching step (S220), the plurality of active particles 141-1 having conductivity are included in the first portion 142'-1. 1) may be provided.

활성 입자(141-1)들은 전기 전도성을 가질 수 있다. 활성 입자(141-1)들 각각은 실질적으로 구 형태를 가지는 금속 입자일 수 있다. 활성 입자(141-1)들 각각은 구 형태를 가지거나, 압력에 의해 눌려진 타원구(楕圓球) 형태를 가질 수 있다. 또는 활성 입자(141-1)들 각각은 코어 및 코어를 둘러싸는 금속 쉘을 포함하는 코어-쉘(Core-Shell) 구조일 수 있다. 활성 입자(141-1)들 각각은 도전 물질로 충진된 것이거나, 금속 쉘을 가짐으로써 도전성을 가지고 입력 패드(IPD-110) 및 출력 패드(OPD-120) 간을 전기적으로 연결할 수 있다.The active particles 141-1 may have electrical conductivity. Each of the active particles 141-1 may be a metal particle having a substantially spherical shape. Each of the active particles 141-1 may have a spherical shape or an elliptical sphere pressed by pressure. Alternatively, each of the active particles 141-1 may have a core-shell structure including a core and a metal shell surrounding the core. Each of the active particles 141-1 may be filled with a conductive material or have a metal shell to have conductivity and electrically connect between the input pad (IPD-110) and the output pad (OPD-120).

비활성 입자(141-2)들 각각은 활성 입자(141-1)의 적어도 일부가 식각되어 입력 패드(IPD-110) 및 출력 패드(OPD-120) 간을 절연시킬 수 있다. 예를 들어, 비활성 입자(141-2) 각각은 금속 구 형태의 활성 입자(141-1)의 상부가 식각된 구결(球缺; Sphere Cap) 형태를 가질 수 있다. 비활성 입자(141-2) 각각은 활성 입자(141-1)에 비해 부피가 약 0% 초과 50% 이하일 수 있다. 또는, 비활성 입자(141-2) 각각은 코어-쉘(Core-Shell) 구조를 갖는 활성 입자(141-1)에서 금속 쉘이 식각 되고 절연성을 가지는 코어가 적어도 일부 노출되어, 입력 패드(IPD-110) 및 출력 패드(OPD-120) 간을 절연시킬 수 있다. 도시되지는 않았으나, 비활성 입자(141-2)의 표면에는 식각 공정에 의해 복수의 요철(凹凸)들이 형성될 수 있다.In each of the inactive particles 141-2, at least a portion of the active particle 141-1 may be etched to insulate between the input pad (IPD-110) and the output pad (OPD-120). For example, each of the inactive particles 141-2 may have a sphere cap shape in which an upper part of the metal sphere-shaped active particle 141-1 is etched. Each of the inactive particles 141-2 may have a volume greater than about 0% and less than or equal to 50% of the volume of the active particle 141-1. Alternatively, in each of the inactive particles 141-2, the metal shell of the active particle 141-1 having a core-shell structure is etched and at least a portion of the insulating core is exposed, so that the input pad (IPD-1) 110) and the output pad (OPD-120) can be insulated. Although not shown, a plurality of irregularities may be formed on the surface of the inactive particles 141-2 by an etching process.

다시 도 8a 및 도 9d를 참조하면, 본 발명의 일 실시예에 따른 전자 장치의 제조 방법에서 이방성 도전 필름(140')의 제1 부분(142'-1)이 입력 패드(IPD-110)와 중첩하고, 제2 부분(142'-2)이 입력 패드(IPD-110)와 비중첩하도록 이방성 도전 필름(140')이 표시 패널(110) 상에 배치된다(S300). 이에 따라, 제1 부분(142'-1)에 제공되는 활성 입자들(141-1) 또한 입력 패드(IPD-110)와 중첩하고, 제2 부분(142'-2)에 제공되는 비활성 입자들(141-2)은 입력 패드(IPD-110)와 비중첩하도록 배치된다. 도시되지는 않았으나, 플렉서블 배선기판(122)이 표시 패널(110) 및 이방성 도전 필름(140') 상에 준비될 수도 있다.Referring back to FIGS. 8A and 9D , in the manufacturing method of an electronic device according to an embodiment of the present invention, the first part 142'-1 of the anisotropic conductive film 140' is connected to the input pad IPD-110. The anisotropic conductive film 140' is disposed on the display panel 110 so that it overlaps and the second part 142'-2 does not overlap the input pad IPD-110 (S300). Accordingly, the active particles 141-1 provided on the first portion 142'-1 also overlap the input pad IPD-110, and the inactive particles provided on the second portion 142'-2 141-2 is arranged so as not to overlap with the input pad (IPD-110). Although not shown, a flexible wiring board 122 may be prepared on the display panel 110 and the anisotropic conductive film 140'.

도 8a, 도 9e 및 도 9f를 참조하면, 본 발명의 일 실시예에 따른 전자 장치의 제조 방법은 표시 패널(110) 및 플렉서블 배선기판(도 5의 122)을 결합하는 단계(S400)를 포함한다.Referring to FIGS. 8A, 9E, and 9F, the manufacturing method of an electronic device according to an embodiment of the present invention includes a step (S400) of combining a display panel 110 and a flexible wiring board (122 in FIG. 5). do.

도 8a 및 도 9e를 참조하면, 부품 결합 단계(S400)는 이방성 도전 필름(140')에 열 또는 압력을 가하여 이방성 도전층(도 5의 300)을 형성하여 수행된다. 이방성 도전 필름(140')에 열 또는 압력이 가해지면, 제1 부분(142'-1) 내에 제공된 활성 입자(141-1)들이 입력 패드(IPD-110)들에 압착되어, 외부 전기 신호를 입력 패드(IPD-110)들로 전달할 수 있다. 제1 베이스 기판(110-BS)에서 입력 패드(IPD-110)가 제공되지 않은 부분의 경우 제2 부분(142'-2)이 열 또는 압력에 의해 충진 및 경화 되어 플렉서블 배선기판(도 5의 122)과 접착하도록 한다. 도시되지는 않았으나, 플렉서블 배선기판(122)이 이방성 도전 필름(140') 상에 배치된 후 열 또는 압력이 가해져 표시 패널(110) 및 플렉서블 배선기판(122)의 결합이 수행될 수도 있다.Referring to FIGS. 8A and 9E , the component bonding step ( S400 ) is performed by forming an anisotropic conductive layer ( 300 in FIG. 5 ) by applying heat or pressure to the anisotropic conductive film 140'. When heat or pressure is applied to the anisotropic conductive film 140', the active particles 141-1 provided in the first part 142'-1 are compressed to the input pads IPD-110, thereby generating an external electrical signal. It can be transmitted to the input pads (IPD-110). In the case of the portion of the first base substrate 110-BS where the input pad (IPD-110) is not provided, the second portion 142'-2 is filled and cured by heat or pressure to form a flexible wiring board (FIG. 5). 122). Although not shown, after the flexible wiring board 122 is disposed on the anisotropic conductive film 140 ′, heat or pressure may be applied to couple the display panel 110 and the flexible wiring board 122 .

도 8a 및 도 9f를 참조하면, 부품 결합 단계(S400)를 거쳐 표시 패널(110) 및 플렉서블 배선기판(122)이 이방성 도전층(140)을 사이에 두고 서로 결합된다. 이에 따라, 도 5에서 도시되었던 것과 같은 구조를 형성할 수 있다. 플렉서블 배선기판(122)은 복수의 출력 패드(OPD-120)들을 포함할 수 있다. 이방성 도전층(140)은 제1 접착부(142-1) 및 제2 접착부(142-2)를 포함하는 접착층(142), 및 접착층(142) 내에 제공되는 복수의 도전 입자(141)들을 포함한다. 도전 입자(141)들은 제1 접착부(142-1) 내에 제공되는 복수의 활성 입자(141-1)들 및 제2 접착부(142-2) 내에 제공되는 복수의 비활성 입자(141-2)들을 포함할 수 있다. 입력 패드(IPD-110)들은 이방성 도전층(140)에 의해 출력 패드(OPD-120)들과 결합할 수 있다. 구체적으로, 입력 패드(IPD-110)들은 접착층(142)의 제1 접착부(142-1)에 의해 출력 패드(OPD-120)들과 결합할 수 있다. 제1 접착부(142-1) 내에 제공되는 활성 입자(141-1)들은 입력 패드(IPD-110)들과 출력 패드(OPD-120)들을 서로 전기적으로 연결할 수 있다. 활성 입자(141-1)들은 입력 패드(IPD-110) 및 출력 패드(OPD-120) 각각에 모두 접촉할 수 있다. 제2 접착부(142-2) 내에 제공되는 비활성 입자(141-2)들 각각은 비전도성을 가지므로, 비활성 입자(141-2)들 각각은 입력 패드(IPD-110)들 및 출력 패드(OPD-120)들을 전기적으로 연결하지 않는다.Referring to FIGS. 8A and 9F , the display panel 110 and the flexible wiring board 122 are coupled to each other with the anisotropic conductive layer 140 interposed therebetween through a component bonding step (S400). Accordingly, a structure as shown in FIG. 5 may be formed. The flexible wiring board 122 may include a plurality of output pads OPD-120. The anisotropic conductive layer 140 includes an adhesive layer 142 including a first adhesive portion 142-1 and a second adhesive portion 142-2, and a plurality of conductive particles 141 provided in the adhesive layer 142. . The conductive particles 141 include a plurality of active particles 141-1 provided in the first adhesive portion 142-1 and a plurality of inactive particles 141-2 provided in the second adhesive portion 142-2. can do. The input pads IPD-110 may be coupled to the output pads OPD-120 by the anisotropic conductive layer 140. Specifically, the input pads IPD-110 may be combined with the output pads OPD-120 by the first adhesive portion 142-1 of the adhesive layer 142. The active particles 141-1 provided in the first adhesive portion 142-1 may electrically connect the input pads IPD-110 and the output pads OPD-120 to each other. The active particles 141-1 may contact both the input pad (IPD-110) and the output pad (OPD-120), respectively. Since each of the inactive particles 141-2 provided in the second adhesive part 142-2 has non-conductive properties, each of the inactive particles 141-2 is input pad (IPD-110) and output pad (OPD-110). -120) are not electrically connected.

제1 접착부(142-1) 내의 활성 입자(141-1)들은 각각 대응하는 입력 패드(IPD-110)들 및 출력 패드(OPD-120)들 사이에 제공되어, 각각 대응하는 입력 패드(IPD-110) 및 출력 패드(OPD-120)를 전기적으로 연결한다. 각각 대응하지 않는 입력 패드(IPD-110) 및 출력 패드(OPD-120) 사이에는 제2 접착부(142-2)가 제공된다. 여기서 각각 대응하는 입력 패드(IPD-110) 및 출력 패드(OPD-120)는 평면상에서 서로 중첩하는 입력 패드(IPD-110) 및 출력 패드(OPD-120)를 의미할 수 있다. 각각 대응하지 않는 입력 패드(IPD-110) 및 출력 패드(OPD-120)는 평면상에서 서로 중첩하지 않는 입력 패드(IPD-110) 및 출력 패드(OPD-120)를 의미할 수 있다. 제2 접착부(142-2) 내의 비활성 입자(141-2)들은 비전도성을 가지므로, 각각 대응하지 않는 입력 패드(IPD-110) 및 출력 패드(OPD-120) 사이는 전기적으로 연결되지 않는다. 이를 통해, 제조 공정상 발생하는 패드(IPD-110, OPD-120)들 간 쇼트(Short)에 의한 불량을 방지할 수 있다.The active particles 141-1 in the first adhesive part 142-1 are provided between the corresponding input pads IPD-110 and output pads OPD-120, respectively, so that the corresponding input pads IPD-120 respectively correspond to each other. 110) and the output pad (OPD-120) are electrically connected. A second adhesive portion 142-2 is provided between the input pad (IPD-110) and the output pad (OPD-120) that do not correspond to each other. Here, the corresponding input pads (IPD-110) and output pads (OPD-120) may refer to input pads (IPD-110) and output pads (OPD-120) overlapping each other on a plane. Input pads (IPD-110) and output pads (OPD-120) that do not correspond to each other may refer to input pads (IPD-110) and output pads (OPD-120) that do not overlap each other on a plane. Since the inactive particles 141-2 in the second adhesive part 142-2 have non-conductive properties, there is no electrical connection between the input pad (IPD-110) and the output pad (OPD-120) that do not correspond to each other. Through this, defects due to shorts between the pads (IPD-110 and OPD-120) occurring in the manufacturing process can be prevented.

이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징으로 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although the embodiments of the present invention have been described with reference to the accompanying drawings, those skilled in the art can implement the present invention in other specific forms without changing its technical spirit or essential features. You will understand that there is Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive.

10: 전자 장치 110: 제1 전자 부품
120: 제2 전자 부품 130: 제3 전자 부품
140: 이방성 도전층 141: 도전 입자
141-1: 활성 입자 141-2: 비활성 입자
142: 접착층 142-1: 제1 접착부
142-2: 제2 접착부 IPD-110: 입력 패드
OPD-120: 출력 패드
10: electronic device 110: first electronic component
120: second electronic component 130: third electronic component
140: anisotropic conductive layer 141: conductive particles
141-1: active particles 141-2: inactive particles
142: adhesive layer 142-1: first adhesive portion
142-2: second adhesive part IPD-110: input pad
OPD-120: Output Pad

Claims (16)

제1 베이스 기판 및 상기 제1 베이스 기판 상에 제공되는 복수의 제1 패드들을 포함하는 제1 전자 부품 및 제2 전자 부품을 준비하는 단계;
제1 부분 및 상기 제1 부분과 인접하는 제2 부분을 포함하는 베이스층, 상기 제1 부분에 제공되는 복수의 활성 입자들 및 상기 제2 부분에 제공되고 상기 활성 입자들과 상이한 복수의 비활성 입자들을 포함하는 이방성 도전 필름(ACF: Anisotropic Conducting Film)을 준비하는 단계;
상기 제1 부분이 상기 제1 패드들 중 대응하는 제1 패드와 중첩하고, 상기 제2 부분이 상기 제1 패드와 비중첩하도록 상기 이방성 도전 필름을 상기 제1 전자 부품 상에 배치하는 단계; 및
상기 제1 전자 부품 및 상기 제2 전자 부품이 결합되도록 상기 이방성 도전 필름에 열 및 압력 중 적어도 하나를 가하는 단계를 포함하는 전자 장치의 제조 방법.
preparing a first electronic component and a second electronic component including a first base substrate and a plurality of first pads provided on the first base substrate;
A base layer comprising a first portion and a second portion adjacent to the first portion, a plurality of active particles provided in the first portion, and a plurality of inactive particles provided in the second portion and different from the active particles preparing an anisotropic conducting film (ACF) containing them;
disposing the anisotropic conductive film on the first electronic component such that the first portion overlaps a corresponding first one of the first pads and the second portion does not overlap the first pad; and
and applying at least one of heat and pressure to the anisotropic conductive film so that the first electronic component and the second electronic component are coupled.
제1항에 있어서,
상기 이방성 도전 필름을 준비하는 단계에서
상기 이방성 도전 필름은
상기 제1 부분 및 상기 제1 부분과 인접하는 제2 부분을 포함하는 베이스층 및 상기 베이스층 내에 제공되는 복수의 도전 입자들을 준비하는 단계; 및
상기 제2 부분에 상기 비활성 입자들을 형성하도록 상기 제2 부분에 제공되는 도전 입자들을 식각하는 도전 입자 식각 단계를 통해 제조되는 전자 장치의 제조 방법.
According to claim 1,
In the step of preparing the anisotropic conductive film
The anisotropic conductive film
preparing a base layer including the first portion and a second portion adjacent to the first portion and a plurality of conductive particles provided in the base layer; and
A method of manufacturing an electronic device manufactured through a conductive particle etching step of etching conductive particles provided in the second portion to form the inactive particles in the second portion.
제2항에 있어서,
상기 도전 입자 식각 단계는
상기 베이스층 상에 제공되고,
상기 제2 부분과 중첩하고, 상기 제1 부분과 중첩하지 않는 복수의 개구부들이 정의된 마스크(mask)를 제공하는 단계를 더 포함하는 전자 장치의 제조 방법.
According to claim 2,
The conductive particle etching step
Provided on the base layer,
The method of manufacturing an electronic device further comprising providing a mask defining a plurality of openings overlapping the second portion and not overlapping the first portion.
제2항에 있어서,
상기 도전 입자 식각 단계는
플라즈마를 통한 건식 식각(Dry etching) 또는 식각 용액을 통한 습식 식각(Wet etching)으로 수행되는 전자 장치의 제조 방법.
According to claim 2,
The conductive particle etching step
A method of manufacturing an electronic device performed by dry etching using plasma or wet etching using an etching solution.
제2항에 있어서,
상기 도전 입자 식각 단계에서
상기 활성 입자들 각각은
실질적으로 구(球) 형태인 제1 금속 입자이고,
상기 비활성 입자들 각각은
상기 제1 금속 입자와 상이하고 실질적으로 구(球) 형태를 가지지 않는 제2 금속 입자인 전자 장치의 제조 방법.
According to claim 2,
In the conductive particle etching step
Each of the active particles is
A first metal particle having a substantially spherical shape,
Each of the inert particles is
A method of manufacturing an electronic device, wherein the second metal particle is different from the first metal particle and does not have a substantially spherical shape.
제2항에 있어서,
상기 도전 입자 식각 단계에서
상기 활성 입자들 각각은
제1 코어; 및
상기 제1 코어를 전면적으로 커버하는 제1 금속 쉘을 포함하고,
상기 비활성 입자들 각각은
제2 코어; 및
상기 제2 코어의 적어도 일부를 외부로 노출시키는 제2 금속 쉘을 포함하는 전자 장치의 제조 방법.
According to claim 2,
In the conductive particle etching step
Each of the active particles is
a first core; and
Including a first metal shell entirely covering the first core,
Each of the inert particles is
a second core; and
A method of manufacturing an electronic device including a second metal shell exposing at least a portion of the second core to the outside.
제2항에 있어서,
상기 도전 입자들을 제공하는 단계에서
상기 도전 입자들 각각은
금속을 포함하는 전자 장치의 제조 방법.
According to claim 2,
In the step of providing the conductive particles
Each of the conductive particles is
A method of manufacturing an electronic device containing metal.
제7항에 있어서,
상기 도전 입자들을 제공하는 단계에서
상기 도전 입자들 각각은
니켈(Ni), 금(Au), 은(Ag), 코발트(Co), 크롬(Cr), 철(Fe), 구리(Cu), 알루미늄(Al), 주석(Sn) 및 아연(Zn) 중 적어도 어느 하나를 포함하는 전자 장치의 제조 방법.
According to claim 7,
In the step of providing the conductive particles
Each of the conductive particles is
Among nickel (Ni), gold (Au), silver (Ag), cobalt (Co), chromium (Cr), iron (Fe), copper (Cu), aluminum (Al), tin (Sn) and zinc (Zn) A method of manufacturing an electronic device including at least one of the above.
제2항에 있어서,
상기 베이스층을 제공하는 단계에서
상기 베이스층은
에폭시 수지, 아크릴 수지, 페놀 수지, 멜라민 수지, 디알릴프탈레이트 수지, 우레아 수지, 폴리이미드 수지, 폴리스틸렌 수지, 폴리우레탄 수지, 폴리에틸렌 수지 및 폴리아세트산비닐 수지 중 적어도 하나 이상을 포함하는 전자 장치의 제조 방법.
According to claim 2,
In the step of providing the base layer
the base layer
Method for manufacturing an electronic device comprising at least one of an epoxy resin, an acrylic resin, a phenol resin, a melamine resin, a diallylphthalate resin, a urea resin, a polyimide resin, a polystyrene resin, a polyurethane resin, a polyethylene resin, and a polyvinyl acetate resin .
제1 베이스 기판 및 상기 제1 베이스 기판 상에 제공되는 복수의 제1 패드들을 포함하는 제1 전자 부품;
상기 제1 전자 부품 상에 제공되는 제2 전자 부품; 및
상기 제1 전자 부품 및 상기 제2 전자 부품을 서로 결합하는 이방성 도전층을 포함하고,
상기 이방성 도전층은
평면 상에서 상기 제1 패드들 중 대응하는 제1 패드와 중첩하는 제1 접착부 및 평면 상에서 상기 제1 패드와 비중첩하는 제2 접착부를 포함하는 접착층; 및
상기 접착층 내에 제공되는 복수의 도전 입자들을 포함하고,
상기 도전 입자들은
상기 제1 접착부에 제공되는 복수의 활성 입자들; 및
상기 제2 접착부에 제공되고 상기 활성 입자들과 상이한 복수의 비활성 입자들을 포함하고,
상기 활성 입자들 각각은
제1 코어; 및
상기 제1 코어를 전면적으로 커버하는 제1 금속 쉘을 포함하고,
상기 비활성 입자들 각각은
제2 코어; 및
상기 제2 코어의 적어도 일부가 외부로 노출되도록 배치되는 제2 금속 쉘을 포함하는 전자 장치.
a first electronic component including a first base substrate and a plurality of first pads provided on the first base substrate;
a second electronic component provided on the first electronic component; and
an anisotropic conductive layer coupling the first electronic component and the second electronic component to each other;
The anisotropic conductive layer is
an adhesive layer including a first adhesive portion overlapping a corresponding one of the first pads on a plane and a second adhesive portion non-overlapping the first pad on a plane; and
Including a plurality of conductive particles provided in the adhesive layer,
The conductive particles are
a plurality of active particles provided on the first adhesive portion; and
Provided in the second adhesive portion and comprising a plurality of inactive particles different from the active particles,
Each of the active particles is
a first core; and
Including a first metal shell entirely covering the first core,
Each of the inert particles is
a second core; and
An electronic device comprising a second metal shell disposed to expose at least a portion of the second core to the outside.
제10항에 있어서,
상기 제2 전자 부품은
제2 베이스 기판; 및
상기 제2 베이스 기판 상에 제공되는 복수의 제2 패드들을 포함하는 전자 장치.
According to claim 10,
The second electronic component
a second base substrate; and
An electronic device comprising a plurality of second pads provided on the second base substrate.
제11항에 있어서,
상기 활성 입자들은
상기 제1 접착부에서 상기 제1 패드 및 상기 제2 패드들 중 평면상에서 상기 제1 패드와 중첩하는 제2 패드를 서로 전기적으로 연결하고,
상기 비활성 입자들은
상기 제2 접착부에서 상기 제1 패드 및 상기 제2 패드들 중 평면상에서 상기 제1 패드와 중첩하지 않는 제2 패드 사이를 절연시키는 전자 장치.
According to claim 11,
The active particles are
electrically connecting a second pad overlapping the first pad on a plane among the first pad and the second pad in the first adhesive part to each other;
The inert particles are
The electronic device that insulates between the first pad and a second pad that does not overlap the first pad on a plane among the second pads in the second adhesive part.
제1 베이스 기판 및 상기 제1 베이스 기판 상에 제공되는 복수의 제1 패드들을 포함하는 제1 전자 부품;
상기 제1 전자 부품 상에 제공되는 제2 전자 부품; 및
상기 제1 전자 부품 및 상기 제2 전자 부품을 서로 결합하는 이방성 도전층을 포함하고,
상기 이방성 도전층은
평면 상에서 상기 제1 패드들 중 대응하는 제1 패드와 중첩하는 제1 접착부 및 평면 상에서 상기 제1 패드와 비중첩하는 제2 접착부를 포함하는 접착층; 및
상기 접착층 내에 제공되는 복수의 도전 입자들을 포함하고,
상기 도전 입자들은
상기 제1 접착부에 제공되는 복수의 활성 입자들; 및
상기 제2 접착부에 제공되고 상기 활성 입자들과 상이한 복수의 비활성 입자들을 포함하고,
상기 활성 입자들 각각은
실질적으로 구(球) 형태인 제1 금속 입자이고,
상기 비활성 입자들 각각은
상기 제1 금속 입자와 상이하고 실질적으로 구(球) 형태를 가지지 않는 제2 금속 입자인 전자 장치.
a first electronic component including a first base substrate and a plurality of first pads provided on the first base substrate;
a second electronic component provided on the first electronic component; and
an anisotropic conductive layer coupling the first electronic component and the second electronic component to each other;
The anisotropic conductive layer
an adhesive layer including a first adhesive portion overlapping a corresponding one of the first pads on a plane and a second adhesive portion non-overlapping the first pad on a plane; and
Including a plurality of conductive particles provided in the adhesive layer,
The conductive particles are
a plurality of active particles provided on the first adhesive portion; and
Provided in the second adhesive portion and comprising a plurality of inactive particles different from the active particles,
Each of the active particles is
A first metal particle having a substantially spherical shape,
Each of the inert particles is
An electronic device that is a second metal particle that is different from the first metal particle and does not have a substantially spherical shape.
삭제delete 제10항에 있어서,
상기 제1 전자 부품은
이미지를 표시하는 표시 패널을 포함하고,
상기 제2 전자 부품은
플렉서블 배선기판 및 데이터 구동회로 중 적어도 어느 하나를 포함하는 전자 장치.
According to claim 10,
The first electronic component is
a display panel for displaying an image;
The second electronic component
An electronic device including at least one of a flexible wiring board and a data driving circuit.
제10항에 있어서,
상기 제1 전자 부품은
표시 패널에 영상 데이터, 제어신호, 또는 전원전압을 제공하는 메인 회로기판을 포함하고,
상기 제2 전자 부품은
플렉서블 배선기판 및 데이터 구동회로 중 적어도 어느 하나를 포함하는 전자 장치.
According to claim 10,
The first electronic component is
A main circuit board providing image data, control signals, or power supply voltage to the display panel;
The second electronic component
An electronic device including at least one of a flexible wiring board and a data driving circuit.
KR1020160077488A 2016-06-21 2016-06-21 Fabrication method of electric device and electric device Active KR102549530B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160077488A KR102549530B1 (en) 2016-06-21 2016-06-21 Fabrication method of electric device and electric device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160077488A KR102549530B1 (en) 2016-06-21 2016-06-21 Fabrication method of electric device and electric device

Publications (2)

Publication Number Publication Date
KR20180000038A KR20180000038A (en) 2018-01-02
KR102549530B1 true KR102549530B1 (en) 2023-06-30

Family

ID=61004449

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160077488A Active KR102549530B1 (en) 2016-06-21 2016-06-21 Fabrication method of electric device and electric device

Country Status (1)

Country Link
KR (1) KR102549530B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102781957B1 (en) 2020-07-07 2025-03-18 삼성전자주식회사 Display module and method for manufacturing thereof
KR20220166406A (en) 2021-06-09 2022-12-19 삼성디스플레이 주식회사 Display device and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005128528A (en) 2003-10-24 2005-05-19 Samsung Sdi Co Ltd Interconnector, display device, and interconnector connection method
KR100613026B1 (en) * 2005-03-26 2006-08-16 엘에스전선 주식회사 Electroconductive particle for anisotropic conductive films, its manufacturing method, and anisotropic conductive film using the same
KR101219139B1 (en) 2009-12-24 2013-01-07 제일모직주식회사 Anisotropic conductive paste and film, circuit connecting structure body comprising the same
JP2015201435A (en) 2014-03-31 2015-11-12 デクセリアルズ株式会社 Anisotropic conductive film and manufacturing method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090029084A (en) * 2007-09-17 2009-03-20 엘지전자 주식회사 Anisotropic conductive film and display device including same
KR100946597B1 (en) * 2008-03-03 2010-03-09 엘지이노텍 주식회사 Electroconductive particle structure with excellent pressing property, its manufacturing method, and anisotropic conductive film using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005128528A (en) 2003-10-24 2005-05-19 Samsung Sdi Co Ltd Interconnector, display device, and interconnector connection method
KR100613026B1 (en) * 2005-03-26 2006-08-16 엘에스전선 주식회사 Electroconductive particle for anisotropic conductive films, its manufacturing method, and anisotropic conductive film using the same
KR101219139B1 (en) 2009-12-24 2013-01-07 제일모직주식회사 Anisotropic conductive paste and film, circuit connecting structure body comprising the same
JP2015201435A (en) 2014-03-31 2015-11-12 デクセリアルズ株式会社 Anisotropic conductive film and manufacturing method thereof

Also Published As

Publication number Publication date
KR20180000038A (en) 2018-01-02

Similar Documents

Publication Publication Date Title
US20250237900A1 (en) Display apparatus
CN107360670B (en) Printed circuit board and display device including the same
WO2018176545A1 (en) Display module and terminal
TWI538074B (en) Flexible circuit board, method of fabricating the same, and semiconductor package
KR102258746B1 (en) Chip-on-film package having bending part
US8917227B2 (en) Display
KR102760231B1 (en) Display device, method of manufacturing the display device and method of attaching electoronic device
CN106879172B (en) Printed circuit board and display device having the same
KR102322539B1 (en) Semiconductor package and display apparatus comprising the same
CN106652786B (en) Printed circuit board and display device including the same
KR20080020858A (en) Chip film package and display panel assembly including the same
CN113130463A (en) Light-emitting substrate, preparation method thereof and display device
CN106851972B (en) Printed circuit board and display device including the same
KR20170053212A (en) Conductive adhesive film and method of attaching using the same
CN107785331A (en) Packaging structure and manufacturing method thereof
WO2005067398A2 (en) Driver chip and display apparatus
KR102549530B1 (en) Fabrication method of electric device and electric device
WO2022160220A1 (en) Wiring substrate, array substrate, and light emitting module
KR101981173B1 (en) Bonding apparatus and method for display device
CN222073792U (en) Display substrate and display device
KR20160088512A (en) Electric device and method of bonding thereof
CN112530291A (en) Drive chip, drive module and display device
KR20120063202A (en) Semiconductor package and display panel assembly including the same
CN214671527U (en) Drive chip, drive module and display device
CN114744017A (en) Display panel, manufacturing method thereof, and mobile terminal

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160621

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210621

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20160621

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20221025

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230404

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230626

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230627

End annual number: 3

Start annual number: 1

PG1601 Publication of registration